KR102576965B1 - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR102576965B1
KR102576965B1 KR1020160046387A KR20160046387A KR102576965B1 KR 102576965 B1 KR102576965 B1 KR 102576965B1 KR 1020160046387 A KR1020160046387 A KR 1020160046387A KR 20160046387 A KR20160046387 A KR 20160046387A KR 102576965 B1 KR102576965 B1 KR 102576965B1
Authority
KR
South Korea
Prior art keywords
gate
driving circuit
substrate
circuit connection
disposed
Prior art date
Application number
KR1020160046387A
Other languages
Korean (ko)
Other versions
KR20170118509A (en
Inventor
김세영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160046387A priority Critical patent/KR102576965B1/en
Publication of KR20170118509A publication Critical patent/KR20170118509A/en
Application granted granted Critical
Publication of KR102576965B1 publication Critical patent/KR102576965B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 고화질 대면적 표시장치에있어서, 과도한 전류에 의해서 게이트 구동회로가 실장되는 게이트 연성필름이 타버리는 번트(burnt)현상을 방지할 수 있으며, 이에 따라 화상 품질을 향상시키고 신뢰성이 저하되는 것을 방지할 수 있다.
이와 같은 본 발명은 전원 공급부가 배치된 인쇄회로보드와 인쇄회로보드와 연결되는 기판 및 기판 상에 제1 방향으로 배열된 복수의 게이트 라인들을 포함한다. 또한, 기판의 일 측에서 복수의 게이트 라인들과 연결되고, 게이트 구동 회로가 각각 실장된 제1 게이트 연성필름들 및 기판의 타 측에서 복수의 게이트 라인들과 연결되고, 게이트 구동회로가 각각 실장된 제2 게이트 연성필름들을 포함하고, 전원 공급부로부터의 구동 전압을 상기 제1 게이트 연성필름들의 게이트 구동회로들을 거쳐 상기 제2 게이트 연성필름들의 게이트 구동회로들에 공급하는 제1 전원 공급 배선을 포함한다.The present invention, in a high-definition large-area display device, can prevent the burnt phenomenon in which the gate flexible film on which the gate driving circuit is mounted due to excessive current is burned, thereby improving image quality and reducing reliability. It can be prevented.
The present invention includes a printed circuit board on which a power supply unit is disposed, a substrate connected to the printed circuit board, and a plurality of gate lines arranged in a first direction on the substrate. In addition, first gate flexible films are connected to a plurality of gate lines on one side of the substrate and each has a gate driving circuit mounted thereon, and are connected to a plurality of gate lines on the other side of the substrate and each has a gate driving circuit mounted thereon. and a first power supply line that supplies a driving voltage from a power supply to the gate driving circuits of the second gate flexible films through the gate driving circuits of the first gate flexible films. do.

Description

표시장치{DISPLAY DEVICE}Display device {DISPLAY DEVICE}

본 발명은 표시장치에 관한 것이다.The present invention relates to a display device.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 표시장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms, and in recent years, liquid crystal displays (LCDs), plasma displays (PDPs: plasma display panels), and organic light emitting devices are increasing. Various display devices such as diode displays (OLED: Organic Light Emitting Diode) are being used.

표시장치는 표시패널, 게이트 구동부, 및 데이터 구동부를 구비한다. 표시패널은 데이터라인들, 게이트라인들, 데이터라인들과 게이트라인들의 교차부에 형성되어 게이트라인들에 게이트신호들이 공급될때 데이터라인들의 데이터전압들을 공급받는 다수의 화소들을 포함한다. 화소들은 데이터전압들에 따라 소정의 밝기로 발광한다. 게이트 구동부는 게이트라인들에 게이트신호들을 공급한다. 게이트 구동부는 게이트라인들에 게이트전압들을 공급하기 위한 복수의 게이트 구동회로(integrated circuit)를 포함할 수 있다. 게이트 구동회로는 칩(chip) 형태로 형성될 수 있다.The display device includes a display panel, a gate driver, and a data driver. The display panel includes data lines, gate lines, and a plurality of pixels formed at intersections of the data lines and the gate lines to receive data voltages of the data lines when gate signals are supplied to the gate lines. Pixels emit light with a predetermined brightness according to data voltages. The gate driver supplies gate signals to the gate lines. The gate driver may include a plurality of gate driver circuits (integrated circuits) for supplying gate voltages to the gate lines. The gate driving circuit may be formed in the form of a chip.

최근에는 대면적 표시장치가 제품으로 많이 출시되고 있으며, 대면적 표시장치는 UHD(Ultra High Definition) 이상의 고화질로 구현된다. UHD 해상도를 갖는 고화질 대면적 표시장치는 FHD 해상도를 갖는 표시장치에 비해 게이트 라인들의 개수가 2배 증가하며, 이로 인해 게이트 구동회로의 개수 역시 2배 증가한다. 그러므로, UHD 해상도를 갖는 고화질 대면적 표시장치의 경우, 게이트 구동회로들에 전원을 공급하기 위해 전원 공급 배선에 과도한 전류가 흐를 수 있다. 이 경우, 게이트 구동회로가 실장되는 게이트 연성필름이 타버리는 번트(burnt)가 발생할 수 있다. UHD는 3840 x 2160의 해상도를 가리키며, FHD는 1920 x 1080의 해상도를 가리킨다.Recently, many large-area display devices have been released as products, and large-area display devices are implemented with high definition (UHD) or higher definition. A high-definition large-area display device with UHD resolution doubles the number of gate lines compared to a display device with FHD resolution, which also doubles the number of gate driving circuits. Therefore, in the case of a high-definition large-area display device with UHD resolution, excessive current may flow through the power supply wiring to supply power to the gate driving circuits. In this case, burnt may occur in which the gate flexible film on which the gate driving circuit is mounted is burned. UHD refers to a resolution of 3840 x 2160, and FHD refers to a resolution of 1920 x 1080.

본 발명은 전술한 문제점을 해결하고자 안출된 것으로, 고화질 대면적 표시장치에서 게이트 구동 패드에 과전류가 흐르는 것을 방지하는 표시장치를 제공하는 것을 기술적 과제로 한다.The present invention was developed to solve the above-mentioned problems, and its technical task is to provide a display device that prevents overcurrent from flowing through a gate driving pad in a high-definition large-area display device.

상술한 기술적 과제를 달성하기 위한 본 발명은 전원 공급부가 배치된 인쇄회로보드와 인쇄회로보드와 연결되는 기판 및 기판 상에 제1 방향으로 배열된 복수의 게이트 라인들을 포함한다. 또한, 기판의 일 측에서 복수의 게이트 라인들과 연결되고, 게이트 구동 회로가 각각 실장된 제1 게이트 연성필름들 및 기판의 타 측에서 복수의 게이트 라인들과 연결되고, 게이트 구동회로가 각각 실장된 제2 게이트 연성필름들을 포함하고, 전원 공급부로부터의 구동 전압을 상기 제1 게이트 연성필름들의 게이트 구동회로들을 거쳐 상기 제2 게이트 연성필름들의 게이트 구동회로들에 공급하는 제1 전원 공급 배선을 포함하는 표시장치를 제공한다.The present invention for achieving the above-described technical problem includes a printed circuit board on which a power supply unit is disposed, a substrate connected to the printed circuit board, and a plurality of gate lines arranged in a first direction on the substrate. In addition, first gate flexible films are connected to a plurality of gate lines on one side of the substrate and each has a gate driving circuit mounted thereon, and are connected to a plurality of gate lines on the other side of the substrate and each has a gate driving circuit mounted thereon. and a first power supply line that supplies a driving voltage from a power supply to the gate driving circuits of the second gate flexible films through the gate driving circuits of the first gate flexible films. Provides a display device that

본 발명의 일 예에 따른 표시장치는 LOG 배선에의해서 제1 기판의 양측에 배치된 게이트 구동부 양쪽으로 전원 공급부로부터 공급되는 구동 전압이 공급됨으로써, 고화질 대면적 표시장치 구현을 위해서 게이트 구동회로들에 전원을 공급하기 위해 전원 공급 배선에 과도한 전류가 흐르는 것을 방지할 수 있다. In the display device according to an example of the present invention, the driving voltage supplied from the power supply is supplied to both sides of the gate driver disposed on both sides of the first substrate by the LOG wiring, thereby providing gate driver circuits to implement a high-definition large-area display device. To supply power, excessive current can be prevented from flowing through the power supply wiring.

본 발명의 일 예에 따른 표시장치는 제1 전원 공급 배선과 제2 전원 공급 배선에 의해서, 구동 전압이 구동회로 연결배선을 거쳐 양방향으로 흐르기 때문에, 한쪽으로 전류 밀도가 증가하거나, 하단에 전류량이 집중되는 현상을 방지할 수 있다.In the display device according to an example of the present invention, the driving voltage flows in both directions through the driving circuit connection wiring by the first power supply wiring and the second power supply wiring, so the current density increases on one side or the current density increases on the lower side. Concentration can be prevented.

본 발명의 일 예에 따른 표시장치는 과도한 전류에 의해서 게이트 구동회로가 실장되는 게이트 연성필름이 타버리는 번트(burnt)현상을 방지할 수 있다.The display device according to one example of the present invention can prevent the burnt phenomenon in which the gate flexible film on which the gate driving circuit is mounted is burned due to excessive current.

본 발명의 일 예에 따른 표시장치는 화상 품질을 향상시키고 신뢰성이 저하되는 것을 방지할 수 있다.A display device according to an example of the present invention can improve image quality and prevent reliability from deteriorating.

본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects that can be obtained from the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description below. .

도 1은 본 발명의 일 예에 따른 표시장치를 보여주는 사시도이다.
도 2는 도 1의 제1 기판의 표시영역과 비 표시영역, 게이트 구동부, 데이터 구동부, 전원 공급부 및 타이밍 제어부를 보여주는 평면도이다.
도 3은 본 발명의 일 예에 따른 표시장치가 유기발광표시장치로 구현되는 경우 화소의 단면도이다.
도 4는 본 발명의 일 예에 따른 표시장치가 액정표시장치로 구현되는 경우 화소의 단면도이다.
도 5는 본 발명의 일 예에 따른 표시장치의 전원 공급 배선을 보여주는 평면도이다.1 is a perspective view showing a display device according to an example of the present invention.
FIG. 2 is a plan view showing the display area, non-display area, gate driver, data driver, power supply, and timing control unit of the first substrate of FIG. 1.
Figure 3 is a cross-sectional view of a pixel when the display device according to an example of the present invention is implemented as an organic light emitting display device.
Figure 4 is a cross-sectional view of a pixel when the display device according to an example of the present invention is implemented as a liquid crystal display device.
Figure 5 is a plan view showing power supply wiring of a display device according to an example of the present invention.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다. The meaning of terms described in this specification should be understood as follows.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제 1", "제 2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. "포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. "적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다. "상에"라는 용어는 어떤 구성이 다른 구성의 바로 상면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.Singular expressions should be understood to include plural expressions unless the context clearly defines otherwise, and terms such as “first”, “second”, etc. are used to distinguish one element from another element. The scope of rights should not be limited by these terms. Terms such as “include” or “have” should be understood as not precluding the presence or addition of one or more other features, numbers, steps, operations, components, parts, or combinations thereof. The term “at least one” should be understood to include all possible combinations from one or more related items. For example, “at least one of the first, second, and third items” means each of the first, second, or third items, as well as two of the first, second, and third items. It means a combination of all items that can be presented from more than one. The term “on” means not only the case where a component is formed directly on top of another component, but also the case where a third component is interposed between these components.

이하에서는 본 발명에 따른 표시장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.Hereinafter, a preferred example of a display device according to the present invention will be described in detail with reference to the attached drawings. In adding reference numerals to components in each drawing, identical components may have the same reference numerals as much as possible even if they are shown in different drawings. Additionally, when describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

도 1은 본 발명의 일 예에 따른 표시장치를 보여주는 사시도이고, 도 2는 도 1의 제1 기판의 표시영역과 비 표시영역, 게이트 구동부, 데이터 구동부, 전원 공급부 및 타이밍 제어부를 보여주는 평면도이다.FIG. 1 is a perspective view showing a display device according to an example of the present invention, and FIG. 2 is a plan view showing a display area, a non-display area, a gate driver, a data driver, a power supply unit, and a timing control unit of the first substrate of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 일 예에 따른 표시장치는 표시 패널(10), 게이트 구동부(20), 데이터 구동부(30), 소스 인쇄회로보드(40), 제어 인쇄회로보드(50), 전원 공급부(60), 타이밍 제어부(70), 및 연성회로기판(80)을 포함한다.Referring to Figures 1 and 2, the display device according to an example of the present invention includes a display panel 10, a gate driver 20, a data driver 30, a source printed circuit board 40, and a control printed circuit board ( 50), a power supply unit 60, a timing control unit 70, and a flexible circuit board 80.

상기 표시 패널(10)은 제1 기판(11) 및 제2 기판(12)을 포함한다. 상기 제1 기판(11)의 크기는 제2 기판(12)의 크기보다 크기 때문에, 제1 기판(11)의 일부는 제2 기판(12)에 의해 덮이지 않고 노출될 수 있다. 이와 같이, 제2 기판(12)에 의해 덮이지 않고 노출된 제1 기판(11)의 일부에는 소스 연성필름들(31)과 같은 필름들이 마련된다.The display panel 10 includes a first substrate 11 and a second substrate 12. Since the size of the first substrate 11 is larger than that of the second substrate 12, a portion of the first substrate 11 may be exposed without being covered by the second substrate 12. In this way, films such as source flexible films 31 are provided on a portion of the first substrate 11 that is exposed and not covered by the second substrate 12.

상기 제1 기판(11)에는 제1 방향으로 배열된 복수의 게이트 라인들(G1~Gn, n은 2 이상의 양의 정수), 상기 제1 방향과 교차되는 제2 방향으로 배열된 복수의 데이터 라인들(D1~Dm, m은 2 이상의 양의 정수), 및 데이터 라인들(D1~Dm)과 게이트 라인들(G1~Gn)의 교차 영역에 배치되는 화소(P)들을 포함하는 표시영역(DA)이 형성된다. 상기 표시 패널(10)은 표시영역(DA)과 비 표시영역(NDA)으로 구분될 수 있다. 상기 표시 영역(DA)은 화소(P)들이 마련되어 화상이 표시되는 영역이다. 상기 비 표시영역(NDA)은 표시영역(DA)의 주변에 마련되는 영역으로, 화상이 표시되지 않는 영역이다.The first substrate 11 includes a plurality of gate lines (G1 to Gn, n is a positive integer of 2 or more) arranged in a first direction, and a plurality of data lines arranged in a second direction crossing the first direction. (D1 to Dm, m is a positive integer of 2 or more), and a display area (DA) including pixels (P) disposed in the intersection area of the data lines (D1 to Dm) and the gate lines (G1 to Gn). ) is formed. The display panel 10 may be divided into a display area (DA) and a non-display area (NDA). The display area DA is an area where pixels P are provided and an image is displayed. The non-display area NDA is an area provided around the display area DA and is an area where images are not displayed.

상기 화소(P)들 각각은 데이터 라인들(D1~Dm) 중 어느 하나와 게이트 라인들(G1~Gn) 중 어느 하나에 접속될 수 있다. 이로 인해, 상기 화소(P)들 각각은 게이트 라인에 게이트 신호가 공급될때 데이터 라인의 데이터 전압을 공급받으며, 공급된 데이터 전압에 따라 소정의 밝기로 발광한다.Each of the pixels P may be connected to one of the data lines D1 to Dm and one of the gate lines G1 to Gn. Because of this, each of the pixels P receives the data voltage of the data line when a gate signal is supplied to the gate line, and emits light with a predetermined brightness according to the supplied data voltage.

상기 표시 패널(10)의 제2 기판(12) 상에는 블랙매트릭스, 컬러필터 등을 포함하는 컬러필터 어레이가 형성될 수 있다. 상기 표시 패널(10)의 제2 기판(12)에는 상부 편광판이 부착된다. 다중 시각 표시장치가 액정표시장치로 구현되는 경우, 제1 기판(11)에는 하부 편광판이 부착되며, 상부 편광판의 광투과축과 하부 편광판의 광투과축은 직교되도록 형성될 수 있다. 또한, 상기 제1 기판(11) 및 제2 기판(12)에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 또한, 상기 표시 패널(10)의 제1 기판(11)과 제2 기판(12) 사이에는 액정셀의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성된다.A color filter array including a black matrix, a color filter, etc. may be formed on the second substrate 12 of the display panel 10. An upper polarizer is attached to the second substrate 12 of the display panel 10. When the multi-view display device is implemented as a liquid crystal display device, a lower polarizer is attached to the first substrate 11, and the light transmission axis of the upper polarizer and the light transmission axis of the lower polarizer may be formed to be orthogonal. Additionally, an alignment film is formed on the first substrate 11 and the second substrate 12 to set a pre-tilt angle of the liquid crystal. Additionally, a spacer is formed between the first substrate 11 and the second substrate 12 of the display panel 10 to maintain a cell gap of the liquid crystal cell.

상기 게이트 구동부(20)는 타이밍 제어부(70)로부터 입력되는 게이트 제어신호에 따라 게이트 라인들(G1~Gn)에 게이트 신호들을 공급한다. 구체적으로, 상기 게이트 구동부(20)는 게이트 제어신호(GCS)를 입력받고, 게이트 제어신호(GCS)에 따라 게이트 신호들을 생성하여 게이트 라인들(G1~Gn)에 공급한다.The gate driver 20 supplies gate signals to the gate lines G1 to Gn according to the gate control signal input from the timing controller 70. Specifically, the gate driver 20 receives the gate control signal GCS, generates gate signals according to the gate control signal GCS, and supplies them to the gate lines G1 to Gn.

이러한, 상기 게이트 구동부(20)는 복수의 게이트 구동회로(25)들을 포함할 수 있으며, 상기 게이트 구동회로(25)들은 게이트 연성필름들(21, 22) 상에 실장될 수 있다. 상기 게이트 연성필름들(21, 22) 각각은 테이프 캐리어 패키지(tape carrier package) 또는 칩온 필름(chip on film)일 수 있다. 상기 게이트 연성필름들(21, 22)은 이방성 도전 필름(anisotropic conductive flim)을 이용하여 TAB(tape automated bonding) 방식으로 표시 패널(10)의 비 표시영역(NDA)에 부착될 수 있으며, 이로 인해 게이트 구동회로들(25)은 게이트 라인들(G1~Gn)에 연결될 수 있다. 이때, 상기 게이트 연성필름들(21, 22)은 제1 기판(11)의 일 측에서 복수의 게이트 라인들(G1~Gn)과 연결되고, 게이트 구동회로(25)가 각각 실장된 제1 게이트 연성필름들(21), 및 제1 기판(11)의 타 측에서 복수의 게이트 라인들(G1~Gn)과 연결되고, 게이트 구동회로(25)가 각각 실장된 제2 게이트 연성필름들(22)을 포함한다.The gate driver 20 may include a plurality of gate driver circuits 25, and the gate driver circuits 25 may be mounted on the gate flexible films 21 and 22. Each of the gate flexible films 21 and 22 may be a tape carrier package or a chip on film. The gate flexible films 21 and 22 may be attached to the non-display area (NDA) of the display panel 10 using an anisotropic conductive film (TAB) using a tape automated bonding (TAB) method, thereby Gate driving circuits 25 may be connected to gate lines G1 to Gn. At this time, the gate flexible films 21 and 22 are connected to a plurality of gate lines (G1 to Gn) on one side of the first substrate 11, and the first gate on which the gate driving circuit 25 is each mounted. The flexible films 21 and second gate flexible films 22 are connected to a plurality of gate lines G1 to Gn on the other side of the first substrate 11 and each has a gate driving circuit 25 mounted thereon. ) includes.

상기 데이터 구동부(30)는 데이터라인들(D1~Dm)에 접속된다. 상기 데이터 구동부(30)는 타이밍 제어부(70)로부터 디지털 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 입력받고, 상기 데이터 제어신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터전압들로 변환한다. 상기 데이터 구동부(30)는 아날로그 데이터전압들을 데이터라인들(D1~Dm)에 공급한다. 상기 데이터 구동부(30)는 적어도 하나의 소스 구동회로(35)를 포함할 수 있다.The data driver 30 is connected to data lines D1 to Dm. The data driver 30 receives digital video data (DATA) and a data control signal (DCS) from the timing control unit 70, and converts the digital video data (DATA) into analog data voltages according to the data control signal (DCS). Convert to The data driver 30 supplies analog data voltages to the data lines D1 to Dm. The data driver 30 may include at least one source driver circuit 35.

상기 소스 구동회로(35)는 구동 칩으로 제작될 수 있다. 상기 소스 구동회로(35)는 소스 연성필름들(31) 상에 각각 실장될 수 있다. 소스 연성필름들(31)들 각각은 테이프 캐리어 패키지 또는 칩온 필름으로 구현될 수 있으며, 휘어지거나 구부러질 수 있다. 소스 연성필름들(31)들 각각은 이방성 도전 필름을 이용하여 TAB 방식으로 표시패널(10)의 비 표시영역에 부착될 수 있으며, 이로 인해 소스 구동회로(35)들은 데이터라인들(D1~Dm)에 연결될 수 있다.The source driving circuit 35 may be manufactured as a driving chip. The source driving circuit 35 may be mounted on each of the source flexible films 31. Each of the source flexible films 31 may be implemented as a tape carrier package or a chip-on film, and may be bent or curved. Each of the source flexible films 31 can be attached to the non-display area of the display panel 10 using an anisotropic conductive film using a TAB method, and as a result, the source driving circuit 35 is connected to the data lines D1 to Dm. ) can be connected to.

상기 소스 구동회로(35)들 각각은 COG(chip on glass) 방식 또는 COP(chip on plastic) 방식으로 제1 기판(11) 상에 직접 접착되어 데이터라인들(D1~Dm)에 연결될 수 있다.Each of the source driving circuits 35 may be directly attached to the first substrate 11 using a chip on glass (COG) method or a chip on plastic (COP) method and connected to the data lines D1 to Dm.

또한, 소스 연성필름들(31)들은 소스 인쇄회로보드(printed circuit board, 40) 상에 부착될 수 있다. 소스 인쇄회로보드(40)들은 휘어지거나 구부러질 수 있는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다. 소스 인쇄회로보드(40)들은 하나 또는 복수 개로 마련될 수 있다.Additionally, the source flexible films 31 may be attached on a source printed circuit board (printed circuit board, 40). The source printed circuit boards 40 may be flexible printed circuit boards that can be bent or bent. One or more source printed circuit boards 40 may be provided.

상기 제어 인쇄회로보드(50)는 FFC(flexible flat cable)나 FPC(flexible printed circuit)와 같은 연성회로기판(80)에 의해서 상기 소스 인쇄회로보드(40)와 연결될 수 있다.The control printed circuit board 50 may be connected to the source printed circuit board 40 by a flexible circuit board 80 such as a flexible flat cable (FFC) or a flexible printed circuit (FPC).

상기 전원 공급부(60)는 게이트 구동부(20) 및 타이밍 제어부(70)에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 입력한다. 상기 게이트 로우 전압(VGL)은 0V 이하의 전압이고, 게이트 하이 전압(VGH)은 15V 이상의 전압일 수 있다. 이때, 본 발명의 일 예에 따른 표시장치의 전원 공급부(60)는 후술되는 LOG 배선에 의해서, 상기 전원 공급부(60)로부터 공급되는 구동 전압이 제1 기판(11)의 양측에 배치된 게이트 구동부(20) 양쪽으로 공급될 수 있다.The power supply unit 60 inputs a gate high voltage (VGH) and a gate low voltage (VGL) to the gate driver 20 and the timing control unit 70. The gate low voltage (VGL) may be a voltage of 0V or less, and the gate high voltage (VGH) may be a voltage of 15V or more. At this time, the power supply unit 60 of the display device according to an example of the present invention is a gate driver disposed on both sides of the first substrate 11 with a driving voltage supplied from the power supply unit 60 through the LOG wiring, which will be described later. (20) Can be supplied on both sides.

상기 타이밍 제어부(70)는 외부의 시스템 보드(미도시)로부터 비디오 데이터(DATA)와 타이밍 신호들(TS)을 입력받는다. 상기 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.The timing control unit 70 receives video data (DATA) and timing signals (TS) from an external system board (not shown). The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.

상기 타이밍 제어부(70)는 타이밍 신호(TS)들과 EEPROM(electrically erasable programmable read-only memory)과 같은 메모리에 저장된 구동 타이밍 정보에 기초하여 게이트 구동부(20)의 동작 타이밍을 제어하기 위한 스타트 신호(VST), 온 클럭 신호(on_CLK), 및 오프 클럭 신호(off_CLK)를 생성하고, 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성한다. 상기 타이밍 제어부(70)는 비디오 데이터(DATA)와 데이터 제어신호(DCS)를 데이터 구동부(20)에 공급한다.The timing control unit 70 provides a start signal ( VST), an on clock signal (on_CLK), and an off clock signal (off_CLK) are generated, and a data control signal (DCS) for controlling the operation timing of the data driver 20 is generated. The timing control unit 70 supplies video data (DATA) and a data control signal (DCS) to the data driver 20.

이와 같은, 본 발명의 일 예에 따른 표시장치는 후술되는 LOG 배선에 의해서 제1 기판(11)의 양측에 배치된 게이트 구동부(20) 양쪽으로 전원 공급부(60)로부터 공급되는 구동 전압이 공급된다. 따라서, 본 발명의 일 예에 따른 표시장치는 고화질 대면적 표시장치 구현을 위해서 게이트 구동회로(25)들에 전원을 공급하기 위해 전원 공급 배선에 과도한 전류가 흐르는 것을 방지할 수 있다. 따라서, 본 발명의 일 예에 따른 표시장치는 과도한 전류에 의해서 게이트 구동회로(25)가 실장되는 게이트 연성필름이 타버리는 번트(burnt)현상을 방지할 수 있으며, 이에 따라 표시장치의 화상 품질을 향상시키고 신뢰성이 저하되는 것을 방지할 수 있다.In the display device according to an example of the present invention, the driving voltage supplied from the power supply unit 60 is supplied to both sides of the gate driver 20 disposed on both sides of the first substrate 11 by LOG wiring, which will be described later. . Accordingly, the display device according to an example of the present invention can prevent excessive current from flowing through the power supply wiring to supply power to the gate driving circuits 25 in order to implement a high-definition large-area display device. Therefore, the display device according to an example of the present invention can prevent the burnt phenomenon in which the gate flexible film on which the gate driving circuit 25 is mounted due to excessive current is burned, thereby improving the image quality of the display device. It can improve and prevent reliability from deteriorating.

도 3은 본 발명의 일 예에 따른 표시장치가 유기발광표시장치로 구현되는 경우 화소의 단면도이다.Figure 3 is a cross-sectional view of a pixel when the display device according to an example of the present invention is implemented as an organic light emitting display device.

도 3을 참조하면, 본 발명의 일 예에 따른 표시장치의 화소는 제1 기판(11), 버퍼층(110), 박막 트랜지스터(T), 보호층(170), 제1 평탄화층(180), 제2 평탄화층(200), 제1 애노드 전극(210), 뱅크(220), 유기 발광층(230), 캐소드 전극(240), 봉지층(250), 블랙매트릭스(270), 컬러 필터(280), 및 제2 기판(12)을 포함한다.Referring to FIG. 3, the pixel of the display device according to an example of the present invention includes a first substrate 11, a buffer layer 110, a thin film transistor (T), a protective layer 170, a first planarization layer 180, Second planarization layer 200, first anode electrode 210, bank 220, organic light emitting layer 230, cathode electrode 240, encapsulation layer 250, black matrix 270, color filter 280 , and a second substrate 12.

상기 제1 기판(11)은 유리가 주로 이용되지만, 구부리거나 휠 수 있는 투명한 플라스틱, 예로서, 폴리이미드가 이용될 수 있다. 상기 폴리이미드를 제1 기판(11)의 재료로 이용할 경우에는, 상기 제1 기판(11) 상에서 고온의 증착 공정이 이루어짐을 감안할 때, 고온에서 견딜 수 있는 내열성이 우수한 폴리이미드가 이용될 수 있다.The first substrate 11 is mainly made of glass, but a transparent plastic that can be bent or bent, for example, polyimide, can be used. When using polyimide as a material for the first substrate 11, considering that a high temperature deposition process is performed on the first substrate 11, polyimide with excellent heat resistance that can withstand high temperatures can be used. .

상기 버퍼층(110)은 제1 기판(11) 상에 배치된다. 이러한, 버퍼층(110)은 외부의 수분이나 습기가 유기 발광 표시장치의 내부로 침투하는 것을 방지한다. 이때, 버퍼층(110)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.The buffer layer 110 is disposed on the first substrate 11. This buffer layer 110 prevents external moisture or humidity from penetrating into the interior of the organic light emitting display device. At this time, the buffer layer 110 may be made of silicon oxide or silicon nitride.

상기 박막 트랜지스터(T)는 버퍼층(110) 상에 배치된다. 이러한, 박막 트랜지스터(T)는 액티브층(120), 게이트 절연층(130), 게이트 전극(140), 층간 절연층(150), 소스 전극(160a) 및 드레인 전극(160b)을 포함한다. The thin film transistor T is disposed on the buffer layer 110. This thin film transistor (T) includes an active layer 120, a gate insulating layer 130, a gate electrode 140, an interlayer insulating layer 150, a source electrode 160a, and a drain electrode 160b.

상기 액티브층(120)은 게이트 전극(140)과 중첩되도록, 버퍼층(110) 상에 배치된다.The active layer 120 is disposed on the buffer layer 110 to overlap the gate electrode 140.

상기 게이트 절연층(130)은 액티브층(120) 상에 배치된다. 이러한, 게이트 절연층(130)은 액티브층(120)과 게이트 전극(140)을 절연시킨다. 이때, 게이트 절연층(130)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다. The gate insulating layer 130 is disposed on the active layer 120. This gate insulating layer 130 insulates the active layer 120 and the gate electrode 140. At this time, the gate insulating layer 130 may be made of an inorganic insulating material, such as a silicon oxide film (SiOX), a silicon nitride film (SiNX), or a multilayer thereof, but is not limited thereto.

상기 게이트 전극(140)은 게이트 절연층(130) 상에 배치된다. 이때, 게이트 전극(140)은 게이트 절연층(130)을 사이에 두고, 액티브층(120)과 중첩되도록 배치된다. 이러한, 게이트 전극(140)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. The gate electrode 140 is disposed on the gate insulating layer 130. At this time, the gate electrode 140 is arranged to overlap the active layer 120 with the gate insulating layer 130 interposed therebetween. The gate electrode 140 is made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). Alternatively, it may be a single layer or a multi-layer made of an alloy thereof, but is not limited thereto.

상기 층간 절연층(150)은 게이트 전극(140) 상에 배치된다. 이러한, 층간 절연층(150)은 게이트 절연층(130)과 동일한 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중막으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.The interlayer insulating layer 150 is disposed on the gate electrode 140. The interlayer insulating layer 150 may be formed of the same inorganic insulating material as the gate insulating layer 130, for example, silicon oxide (SiOX), silicon nitride (SiNX), or a multilayer thereof, but is necessarily limited thereto. It doesn't work.

상기 소스 전극(160a) 및 드레인 전극(160b)은 층간 절연층(150) 상에서 서로 마주하면서 이격되어 배치된다. 이때, 소스 전극(160a) 및 드레인 전극(160b) 각각은 층간 절연층(150)에 형성된 컨택홀을 통해 액티브층(120)과 연결된다. 이러한 소스 전극(160a) 및 드레인 전극(160b)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수 있지만, 이에 한정되지 않는다. The source electrode 160a and the drain electrode 160b are disposed to face each other and be spaced apart from each other on the interlayer insulating layer 150. At this time, each of the source electrode 160a and the drain electrode 160b is connected to the active layer 120 through a contact hole formed in the interlayer insulating layer 150. These source electrodes 160a and drain electrodes 160b are made of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper. (Cu), or an alloy thereof, and may be made of a single layer or two or more layers of the metal or alloy, but is not limited thereto.

상기한 바와 같이 구성되는 박막 트랜지스터(T)는 제1 기판(11) 상에서 각각의 화소 영역 마다 형성될 수 있다. 또한, 박막 트랜지스터(T)의 구성은 앞서 설명한 예에 한정되지 않고, 당업자가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변형 가능하다.The thin film transistor T configured as described above may be formed in each pixel area on the first substrate 11. In addition, the configuration of the thin film transistor T is not limited to the example described above, and can be modified in various ways to known configurations that can be easily implemented by those skilled in the art.

상기 보호층(170)은 층간 절연층(150), 소스 전극(160a), 및 드레인 전극(160b) 상에 전체적으로 배치된다. 이러한, 보호층(170)은 실리콘 산화물 또는 실리콘 질화물과 같은 무기계 절연물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 포토아크릴(Photo acryl) 또는 벤조사이클로부텐(BCB) 등과 같은 유기계 절연물질로 이루어질 수도 있다.The protective layer 170 is entirely disposed on the interlayer insulating layer 150, the source electrode 160a, and the drain electrode 160b. The protective layer 170 may be made of an inorganic insulating material such as silicon oxide or silicon nitride, but is not necessarily limited thereto, and may be made of an organic insulating material such as photo acryl or benzocyclobutene (BCB). It may be possible.

상기 제1 평탄화층(180)은 보호층(170) 상에 배치되고, 제2 평탄화층(200)은 제1 평탄화층(180) 상에 배치된다. 이러한 제1 평탄화층(180)은 보호층(170)의 상부를 평탄화하고, 제2 평탄화층(200)은 상기 제1 평탄화층(180) 상부를 평탄화한다. 이때, 제1 및 제2 평탄화층(180, 200)은 예를 들어, 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin)등으로 이루어질 수 있다.The first planarization layer 180 is disposed on the protective layer 170, and the second planarization layer 200 is disposed on the first planarization layer 180. This first planarization layer 180 planarizes the upper part of the protective layer 170, and the second planarization layer 200 planarizes the upper part of the first planarization layer 180. At this time, the first and second planarization layers 180 and 200 are made of, for example, acryl resin, epoxy resin, phenolic resin, polyamides resin, polyE. It may be made of polyimides resin, etc.

상기 제1 애노드 전극(210)은 제2 평탄화층(200) 상에 배치된다. 이러한, 제1 애노드 전극(210)은 컨택홀을 통해서 노출된 드레인 전극(160b)과 연결된다.The first anode electrode 210 is disposed on the second planarization layer 200. This first anode electrode 210 is connected to the exposed drain electrode 160b through a contact hole.

상기 뱅크(220)는 제2 평탄화층(200) 상에 배치된다. 이때, 뱅크(220)는 제1 애노드 전극(210)의 일측 및 타측과 중첩될 수 있다. 이러한, 뱅크(220)는 화소(P)의 영역을 정의하는 역할을 할 수 있다. 이와 같은 뱅크(220)는 폴리이미드계 수지(polyimides resin), 아크릴계 수지(acryl resin), 벤조사이클로뷰텐(BCB) 등과 같은 유기막으로 이루어질 수 있다.The bank 220 is disposed on the second planarization layer 200. At this time, the bank 220 may overlap one side and the other side of the first anode electrode 210. The bank 220 may serve to define the area of the pixel P. Such a bank 220 may be made of an organic film such as polyimide resin, acryl resin, or benzocyclobutene (BCB).

상기 유기 발광층(230)은 제1 애노드 전극(210) 상에 배치된다. 이러한, 유기 발광층(230)은 정공 주입층(Hole Injecting Layer), 정공 수송층(Hole Transporting Layer), 발광층(Emitting Layer), 전자 수송층(Electron Transporting Layer), 및 전자 주입층(Electron Injecting Layer)의 조합으로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니고, 당업계에 공지된 다양한 구조로 변경될 수 있다.The organic light emitting layer 230 is disposed on the first anode electrode 210. This organic light-emitting layer 230 is a combination of a hole injection layer, a hole transport layer, an emitting layer, an electron transport layer, and an electron injection layer. It may be composed of, but is not necessarily limited to, and may be changed to various structures known in the art.

상기 캐소드 전극(240)은 유기 발광층(230) 상에 배치된다. 이때, 캐소드 전극(240)은 유기 발광층(230)에서부터 연장되어 뱅크(200) 상에도 배치될 수 있다. 이러한, 캐소드 전극(240)은 상부 발광 방식의 유기 발광 표시장치에서 투명 전도성 금속으로 형성된다. 이와 같은 투명 전도성 금속은 저항이 크기 때문에 후술되는 제2 애노드 전극(215)을 통해 제2 보조 전극(190)과 전기적으로 연결하여 저항을 낮춘다.The cathode electrode 240 is disposed on the organic light emitting layer 230. At this time, the cathode electrode 240 may extend from the organic emission layer 230 and be disposed on the bank 200. The cathode electrode 240 is formed of a transparent conductive metal in a top-emission organic light emitting display device. Since this transparent conductive metal has high resistance, it is electrically connected to the second auxiliary electrode 190 through the second anode electrode 215, which will be described later, to lower the resistance.

상기 봉지층(encapsulation layer; 250)은 캐소드 전극(240) 상에 전체적으로 배치된다. 이러한 봉지층(250)은 외부에서 유입될 수 있는 수분 등의 침투를 막아 유기 발광층(230)의 열화를 방지한다. 이때, 봉지층(250)은 구리(Cu) 및 알루미늄(Al) 등의 금속 또는 그들의 합금으로 이루어질 수 있으나, 반드시 그러한 것은 아니고 당업계에 공지된 다양한 재료가 이용될 수 있다.The encapsulation layer (250) is disposed entirely on the cathode electrode (240). This encapsulation layer 250 prevents deterioration of the organic light-emitting layer 230 by blocking the infiltration of moisture, etc., which may enter from the outside. At this time, the encapsulation layer 250 may be made of metals such as copper (Cu) and aluminum (Al) or alloys thereof, but this is not necessarily the case and various materials known in the art may be used.

상기 블랙매트릭스(270)은 봉지층(250)과 제2 기판(12) 사이에 배치된다. 이러한 블랙매트릭스(270)은 유기 발광층(230)과 중첩되지 않도록 컬러 필터(280) 측면에 배치되어, 광이 비 표시영역으로 새어나가는 것을 방지한다.The black matrix 270 is disposed between the encapsulation layer 250 and the second substrate 12. The black matrix 270 is disposed on the side of the color filter 280 so as not to overlap the organic light emitting layer 230, thereby preventing light from leaking into the non-display area.

상기 컬러 필터(280)는 봉지층(250)과 제2 기판(12) 사이에 배치된다. 이러한, 컬러 필터(280)는 유기 발광층(230) 상에 배치되어, 상기 유기 발광층(230)에서 발광하는 광의 색을 변환시킨다. 이때, 컬러 필터(280)는 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터로 이루어질 수 있다.The color filter 280 is disposed between the encapsulation layer 250 and the second substrate 12. The color filter 280 is disposed on the organic light-emitting layer 230 to change the color of light emitted from the organic light-emitting layer 230. At this time, the color filter 280 may be composed of a red color filter, a green color filter, and a blue color filter.

도 4는 본 발명의 일 예에 따른 표시장치가 액정표시장치로 구현되는 경우 화소의 단면도이다.Figure 4 is a cross-sectional view of a pixel when the display device according to an example of the present invention is implemented as a liquid crystal display device.

도 4를 참조하면, 본 발명의 일 예에 따른 표시장치의 화소는 제1 기판(11), 상기 제1 기판(11)과 대향하며, 블랙매트릭스(270) 및 컬럼스페이서(185)가 형성되어 있는 제2 기판(12), 상기 제2 기판(12)에 형성되며, 상기 컬럼스페이서(185)와 마주보는 제1 배향막(161), 상기 제2 기판(12)에 형성되며, 상기 컬럼스페이서(185)가 형성된 제2 배향막(162)및 상기 제1 배향막(161) 및 제2 배향막(162)사이에 액정층(155)을 포함한다.Referring to FIG. 4, the pixel of the display device according to an example of the present invention includes a first substrate 11, facing the first substrate 11, and a black matrix 270 and a column spacer 185 are formed. A second substrate 12, formed on the second substrate 12, and facing the column spacer 185, a first alignment layer 161, formed on the second substrate 12, the column spacer ( 185) and a liquid crystal layer 155 between the first and second alignment layers 161 and 162.

먼저, 상기 제1 기판(11)에는 게이트라인들(미도시) 및 데이터라인들(미도시)의 교차영역 마다 화소(P)가 형성되어 있다. 상기 화소(P)는 박막 트랜지스터(T), 공통전극(135) 및 화소전극(125)을 포함한다.First, pixels P are formed on the first substrate 11 at each intersection of gate lines (not shown) and data lines (not shown). The pixel (P) includes a thin film transistor (T), a common electrode 135, and a pixel electrode 125.

상기 제1 전극 및 제2 전극 상에는 상기 박막 트랜지스터(T)를 덮는 제1 보호막(105) 및 평탄화막(115)이 형성된다. 상기 제1 보호막(105) 및 평탄화막(115)에는 상기 박막 트랜지스터(T)의 제2전극을 노출시키기 위한 제1 콘택홀이 형성되어 있다,A first protective film 105 and a planarization film 115 covering the thin film transistor T are formed on the first electrode and the second electrode. A first contact hole is formed in the first protective film 105 and the planarization film 115 to expose the second electrode of the thin film transistor T.

상기 공통전극(135)은 상기 평탄화막(115) 상에 형성된다. 상기 공통전극(135)에는 액정을 구동하기 위한, 공통전압(Vcom)이 인가된다. 상기 공통전극(135) 상에는 상기 공통전극(135)을 덮는 제2 보호막(145)이 형성된다.The common electrode 135 is formed on the planarization film 115. A common voltage (Vcom) for driving the liquid crystal is applied to the common electrode 135. A second protective film 145 is formed on the common electrode 135 to cover the common electrode 135.

상기 화소전극(125)은 상기 공통전극(135)을 덮는 상기 제2 보호막(145) 상에 형성된다. 이때, 상기 화소전극(125)은 박막 트랜지스터(T)의 제2 전극과 연결된다.The pixel electrode 125 is formed on the second protective film 145 covering the common electrode 135. At this time, the pixel electrode 125 is connected to the second electrode of the thin film transistor (T).

상기 제2 기판(12)은 블랙매트릭스(270) 와 컬러 필터(280)를 포함한다. 또한, 제2 기판(12)은 상기 제2 기판(12)과 제1 기판(11) 사이의 셀갭(Cell gap)을 유지하기 위한 컬럼스페이서(185)를 포함할 수 있다.The second substrate 12 includes a black matrix 270 and a color filter 280. Additionally, the second substrate 12 may include a column spacer 185 to maintain a cell gap between the second substrate 12 and the first substrate 11.

상기 제1 기판(11) 및 제2 기판(12)에는 상기 액정층(155)에 구비된 액정(151)들을 배향시키기 위한 제1 배향막(161) 및 제2 배향막(162)이 형성된다.A first alignment layer 161 and a second alignment layer 162 are formed on the first substrate 11 and the second substrate 12 to align the liquid crystals 151 provided in the liquid crystal layer 155.

상기 제1 배향막(161) 및 제2 배향막(162)사이에는 액정층(155)이 구비된다. 예를 들어, 상기 액정층(155)은 제1 배향막(161)을 포함하는 제1 기판(11) 상에 액정(151)이 적하됨으로써 형성될 수 있다. 상기 액정 표시패널에서는 상기 액정층(155)에 구비된 액정(151)이 갖는 여러 가지 성질들 중, 상기 액정(151)에 전압을 가하면 분자의 배열이 변하는 성질을 이용하여 화상이 표시된다. A liquid crystal layer 155 is provided between the first alignment layer 161 and the second alignment layer 162. For example, the liquid crystal layer 155 may be formed by dropping the liquid crystal 151 on the first substrate 11 including the first alignment layer 161. In the liquid crystal display panel, among the various properties of the liquid crystal 151 provided in the liquid crystal layer 155, an image is displayed using the property that the arrangement of molecules changes when a voltage is applied to the liquid crystal 151.

도 5는 본 발명의 일 예에 따른 표시장치의 전원 공급 배선을 보여주는 평면도이다.Figure 5 is a plan view showing power supply wiring of a display device according to an example of the present invention.

도 5를 참조하면, 본 발명의 일 예에 따른 표시장치는 제1 전원 공급 배선 및 제2 전원 공급 배선을 포함한다. 도 5에서 제1 전원 공급 배선은 점선으로 표시되어 있고, 제2 전원 공급 배선은 두꺼운 실선으로 표시되어 있다.Referring to FIG. 5, a display device according to an example of the present invention includes a first power supply wire and a second power supply wire. In Figure 5, the first power supply wire is indicated with a dotted line, and the second power supply wire is indicated with a thick solid line.

상기 제1 전원 공급 배선은 전원 공급부(60)로부터의 구동 전압을 상기 제1 게이트 연성필름들(21)의 게이트 구동회로(25)들을 거쳐 상기 제2 게이트 연성필름들(22)의 게이트 구동회로(25)들에 공급한다. 이러한, 상기 제1 전원 공급 배선은 제1 PCB 배선(PCB1), 제1 구동회로 연결배선(COF1), 제2 구동회로 연결배선(COF2), 제1 LOG 배선(LOG1), 제2 LOG 배선(LOG2), 제3 LOG 배선(LOG3), 및 제4 LOG 배선(LOG4)을 포함한다.The first power supply line transmits a driving voltage from the power supply unit 60 through the gate driving circuits 25 of the first gate flexible films 21 to the gate driving circuits of the second gate flexible films 22. (25) It is supplied to fields. The first power supply wiring includes the first PCB wiring (PCB1), the first driving circuit connection wiring (COF1), the second driving circuit connecting wiring (COF2), the first LOG wiring (LOG1), and the second LOG wiring ( LOG2), the third LOG wiring (LOG3), and the fourth LOG wiring (LOG4).

상기 제1 PCB 배선(PCB1)은 전원 공급부(60)로부터의 구동 전압을 제어 인쇄회로보드(50), 제1 연성회로기판(81), 제1 소스 인쇄회로보드(41), 및 소스 연성필름들(31) 중 제1 게이트 연성필름들(21)과 인접한 소스 연성필름을 거쳐, 제4 LOG 배선(LOG4)에 공급한다.The first PCB wiring (PCB1) controls the driving voltage from the power supply unit 60, the printed circuit board 50, the first flexible printed circuit board 81, the first source printed circuit board 41, and the source flexible film. It is supplied to the fourth LOG wiring (LOG4) through the source flexible film adjacent to the first gate flexible films 21 among the fields 31.

상기 제1 구동회로 연결배선(COF1)은 제1 게이트 연성 필름들(21) 상에 배치된다. 이러한, 상기 제1 구동회로 연결배선(COF1)은 제1 게이트 연성 필름들(21) 상에 배치된 게이트 구동회로(25)들을 연결한다. 이때, 상기 제1 구동회로 연결배선(COF1)들 중 데이터 구동부(30)와 인접한 제1 구동회로 연결배선(COF1)은 제4 LOG 배선(LOG4)과 연결된다.The first driving circuit connection wire COF1 is disposed on the first gate flexible films 21 . The first driving circuit connection wire COF1 connects the gate driving circuits 25 disposed on the first gate flexible films 21 . At this time, among the first driving circuit connection wires (COF1), the first driving circuit connection wire (COF1) adjacent to the data driver 30 is connected to the fourth LOG wire (LOG4).

상기 제2 구동회로 연결배선(COF2)은 제2 게이트 연성 필름들(22) 상에 배치된다. 이러한, 상기 제2 구동회로 연결배선(COF2)은 제2 게이트 연성 필름들(22) 상에 배치된 게이트 구동회로(25)들을 연결한다. 이때, 상기 제2 구동회로 연결배선(COF2)들 중 데이터 구동부(30)와 인접한 제2 구동회로 연결배선(COF2)은 제8 LOG 배선(LOG8)과는 연결되지 않는다.The second driving circuit connection wire COF2 is disposed on the second gate flexible films 22 . The second driving circuit connection wire COF2 connects the gate driving circuits 25 disposed on the second gate flexible films 22. At this time, among the second driving circuit connection wires (COF2), the second driving circuit connection wire (COF2) adjacent to the data driver 30 is not connected to the eighth LOG wire (LOG8).

상기 제1 LOG 배선(LOG1)은 제1 기판(11) 상에 배치되며, 상기 제1 구동회로 연결배선들(COF1)을 연결한다.The first LOG wire (LOG1) is disposed on the first substrate 11 and connects the first driving circuit connection wires (COF1).

상기 제2 LOG 배선(LOG2)은 제1 기판(11) 상에 배치되며, 상기 제2 구동회로 연결배선들(COF2)을 연결한다.The second LOG wire (LOG2) is disposed on the first substrate 11 and connects the second driving circuit connection wires (COF2).

상기 제3 LOG 배선(LOG3)은 제1 기판(11) 상에 배치되며, 상기 제1 구동회로 연결배선들(COF1)과 상기 제2 구동회로 연결배선들(COF2)을 연결한다. 이때, 상기 제3 LOG 배선(LOG3)은 데이터 구동부(30)가 배치된 제1 기판(11)의 일 측과 마주보는 타 측의 최 외곽에 배치될 수 있다. 상기 제3 LOG 배선(LOG3)은 제1 기판(11)의 최 외곽에 배치됨으로써, 표시영역(DA)을 넓게 확보할 수 있다. 이러한, 상기 제3 LOG 배선(LOG3)은 상기 제1 구동회로 연결배선들(COF1)과 상기 제2 구동회로 연결배선들(COF2)을 연결함으로써, 전원 공급부(60)로부터 공급되는 구동 전압이 제1 기판(11)의 양측에 배치된 게이트 구동부(20) 양쪽으로 공급될 수 있다. The third LOG wire (LOG3) is disposed on the first substrate 11 and connects the first driving circuit connection wires (COF1) and the second driving circuit connection wires (COF2). At this time, the third LOG wire LOG3 may be disposed at the outermost edge of one side of the first substrate 11 on which the data driver 30 is disposed and the other side facing the other side. The third LOG wire LOG3 is disposed at the outermost edge of the first substrate 11, thereby securing a wide display area DA. The third LOG wire (LOG3) connects the first driving circuit connection wires (COF1) and the second driving circuit connection wires (COF2), so that the driving voltage supplied from the power supply unit 60 is 1 It can be supplied to both sides of the gate driver 20 disposed on both sides of the substrate 11.

상기 제4 LOG 배선(LOG4)은 제1 기판(11) 상에 배치되며, 제1 PCB 배선(PCB1)과 인접한 제1 구동회로 연결배선(COF1)을 연결한다.The fourth LOG wire (LOG4) is disposed on the first substrate 11 and connects the first PCB wire (PCB1) and the adjacent first driving circuit connection wire (COF1).

이와 같은, 본 발명의 일 예에 따른 표시장치는 제3 LOG 배선(LOG3)에 의해서 제1 기판(11)의 양측에 배치된 게이트 구동부(20) 양쪽으로 전원 공급부(60)로부터 공급되는 구동 전압이 공급됨으로써, 고화질 대면적 표시장치 구현을 위해서 게이트 구동회로(25)들에 전원을 공급하기 위해 전원 공급 배선에 과도한 전류가 흐르는 것을 방지할 수 있다. 따라서, 본 발명의 일 예에 따른 표시장치는 과도한 전류에 의해서 게이트 구동회로(25)가 실장되는 게이트 연성필름이 타버리는 번트(burnt)현상을 방지할 수 있으며, 이에 따라 표시장치의 화상 품질을 향상시키고 신뢰성이 저하되는 것을 방지할 수 있다.As such, the display device according to an example of the present invention has a driving voltage supplied from the power supply unit 60 to both sides of the gate driver 20 disposed on both sides of the first substrate 11 by the third LOG wire LOG3. By supplying this, it is possible to prevent excessive current from flowing through the power supply wiring to supply power to the gate driving circuits 25 in order to implement a high-definition large-area display device. Therefore, the display device according to an example of the present invention can prevent the burnt phenomenon in which the gate flexible film on which the gate driving circuit 25 is mounted due to excessive current is burned, thereby improving the image quality of the display device. It can improve and prevent reliability from deteriorating.

상기 제2 전원 공급 배선은 전원 공급부(60)로부터의 구동 전압을 상기 제2 게이트 연성필름들(22)의 게이트 구동회로(25)들을 거쳐 상기 제1 게이트 연성필름들(21)의 게이트 구동회로(25)들에 공급한다. 이러한, 상기 제2 전원 공급 배선은 제2 PCB 배선(PCB2), 제3 구동회로 연결배선(COF3), 제4 구동회로 연결배선(COF4), 제5 LOG 배선(LOG5), 제6 LOG 배선(LOG6), 제7 LOG 배선(LOG7), 및 제8 LOG 배선(LOG8)을 포함한다.The second power supply line transmits a driving voltage from the power supply unit 60 through the gate driving circuits 25 of the second gate flexible films 22 to the gate driving circuits of the first gate flexible films 21. (25) It is supplied to fields. The second power supply wiring includes the second PCB wiring (PCB2), the third driving circuit connecting wiring (COF3), the fourth driving circuit connecting wiring (COF4), the fifth LOG wiring (LOG5), and the sixth LOG wiring ( LOG6), the 7th LOG wiring (LOG7), and the 8th LOG wiring (LOG8).

상기 제2 PCB 배선(PCB2)은 전원 공급부(60)로부터의 구동 전압을 제어 인쇄회로보드(50), 제2 연성회로기판(82), 제2 소스 인쇄회로보드(42), 및 소스 연성필름들(31) 중 제2 게이트 연성필름들(22)과 인접한 소스 연성필름을 거쳐, 제8 LOG 배선(LOG8)에 공급한다.The second PCB wiring (PCB2) controls the driving voltage from the power supply unit 60, the printed circuit board 50, the second flexible printed circuit board 82, the second source printed circuit board 42, and the source flexible film. It is supplied to the eighth LOG wiring (LOG8) through the source flexible film adjacent to the second gate flexible films 22 among the fields 31.

상기 제3 구동회로 연결배선(COF3)은 제2 게이트 연성 필름들(22) 상에 배치된다. 이러한, 상기 제3 구동회로 연결배선(COF1)은 제2 게이트 연성 필름들(22) 상에 배치된 게이트 구동회로(25)들을 연결한다. 이때, 상기 제3 구동회로 연결배선(COF3)들 중 데이터 구동부(30)와 인접한 제3 구동회로 연결배선(COF3)은 제8 LOG 배선(LOG8)과 연결된다.The third driving circuit connection wire COF3 is disposed on the second gate flexible films 22 . The third driving circuit connection wire COF1 connects the gate driving circuits 25 disposed on the second gate flexible films 22. At this time, among the third driving circuit connection wires (COF3), the third driving circuit connection wire (COF3) adjacent to the data driver 30 is connected to the eighth LOG wire (LOG8).

상기 제4 구동회로 연결배선(COF4)은 제1 게이트 연성 필름들(21) 상에 배치된다. 이러한, 상기 제4 구동회로 연결배선(COF4)은 제1 게이트 연성 필름들(21) 상에 배치된 게이트 구동회로(25)들을 연결한다. 이때, 상기 제4 구동회로 연결배선(COF4)들 중 데이터 구동부(30)와 인접한 제4 구동회로 연결배선(COF4)은 제4 LOG 배선(LOG4)과는 연결되지 않는다.The fourth driving circuit connection wire COF4 is disposed on the first gate flexible films 21 . The fourth driving circuit connection wire COF4 connects the gate driving circuits 25 disposed on the first gate flexible films 21 . At this time, among the fourth driving circuit connection wires (COF4), the fourth driving circuit connection wire (COF4) adjacent to the data driver 30 is not connected to the fourth LOG wire (LOG4).

상기 제5 LOG 배선(LOG5)은 제1 기판(11) 상에 배치되며, 상기 제3 구동회로 연결배선들(COF3)을 연결한다.The fifth LOG wire (LOG5) is disposed on the first substrate 11 and connects the third driving circuit connection wires (COF3).

상기 제6 LOG 배선(LOG6)은 제1 기판(11) 상에 배치되며, 상기 제4 구동회로 연결배선들(COF4)을 연결한다.The sixth LOG wire (LOG6) is disposed on the first substrate 11 and connects the fourth driving circuit connection wires (COF4).

상기 제7 LOG 배선(LOG7)은 제1 기판(11) 상에 배치되며, 상기 제3 구동회로 연결배선들(COF3)과 상기 제4 구동회로 연결배선들(COF4)을 연결한다. 이때, 상기 제7 LOG 배선(LOG7)은 데이터 구동부(30)가 배치된 제1 기판(11)의 일 측과 마주보는 타 측의 최 외곽에 배치될 수 있다. 상기 제7 LOG 배선(LOG7)은 제1 기판(11)의 최 외곽에 배치됨으로써, 표시영역(DA)을 넓게 확보할 수 있다. 이러한, 상기 제7 LOG 배선(LOG7)은 상기 제3 구동회로 연결배선들(COF3)과 상기 제4 구동회로 연결배선들(COF4)을 연결함으로써, 전원 공급부(60)로부터 공급되는 구동 전압이 제1 기판(11)의 양측에 배치된 게이트 구동부(20) 양쪽으로 공급될 수 있다. The seventh LOG wire (LOG7) is disposed on the first substrate 11 and connects the third driving circuit connection wires (COF3) and the fourth driving circuit connection wires (COF4). At this time, the seventh LOG wire LOG7 may be disposed at the outermost edge of one side of the first substrate 11 on which the data driver 30 is disposed and the other side facing the other side. The seventh LOG wire LOG7 is disposed at the outermost edge of the first substrate 11, thereby securing a wide display area DA. The seventh LOG wire (LOG7) connects the third driving circuit connection wires (COF3) and the fourth driving circuit connection wires (COF4), so that the driving voltage supplied from the power supply unit 60 is 1 It can be supplied to both sides of the gate driver 20 disposed on both sides of the substrate 11.

상기 제8 LOG 배선(LOG8)은 제1 기판(11) 상에 배치되며, 제2 PCB 배선(PCB2)과 인접한 제3 구동회로 연결배선(COF3)을 연결한다.The eighth LOG wiring (LOG8) is disposed on the first substrate 11 and connects the second PCB wiring (PCB2) and the adjacent third driving circuit connection wiring (COF3).

이와 같은, 본 발명의 일 예에 따른 표시장치는 제7 LOG 배선(LOG7)에 의해서 제1 기판(11)의 양측에 배치된 게이트 구동부(20) 양쪽으로 전원 공급부(60)로부터 공급되는 구동 전압이 공급됨으로써, 고화질 대면적 표시장치 구현을 위해서 게이트 구동회로(25)들에 전원을 공급하기 위해 전원 공급 배선에 과도한 전류가 흐르는 것을 방지할 수 있다. 특히, 본 발명의 일 예에 따른 표시장치는 제1 전원 공급 배선과 제2 전원 공급 배선에 의해서, 구동 전압이 구동회로 연결배선을 거쳐 양방향으로 흐르기 때문에, 한쪽으로 전류 밀도가 증가하거나, 하단에 전류량이 집중되는 현상을 방지할 수 있다. 따라서, 본 발명의 일 예에 따른 표시장치는 과도한 전류에 의해서 게이트 구동회로(25)가 실장되는 게이트 연성필름이 타버리는 번트(burnt)현상을 방지할 수 있으며, 이에 따라 표시장치의 화상 품질을 향상시키고 신뢰성이 저하되는 것을 방지할 수 있다.As such, the display device according to an example of the present invention has a driving voltage supplied from the power supply unit 60 to both sides of the gate driver 20 disposed on both sides of the first substrate 11 by the seventh LOG wire LOG7. By supplying this, it is possible to prevent excessive current from flowing through the power supply wiring to supply power to the gate driving circuits 25 in order to implement a high-definition large-area display device. In particular, in the display device according to an example of the present invention, the driving voltage flows in both directions through the driving circuit connection wiring by the first power supply wiring and the second power supply wiring, so the current density increases on one side or at the bottom. Concentration of current can be prevented. Therefore, the display device according to an example of the present invention can prevent the burnt phenomenon in which the gate flexible film on which the gate driving circuit 25 is mounted due to excessive current is burned, thereby improving the image quality of the display device. It can improve and prevent reliability from deteriorating.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made without departing from the technical spirit of the present invention. . Accordingly, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, but are for illustrative purposes, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of protection of the present invention should be interpreted in accordance with the claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of rights of the present invention.

10: 표시패널 20: 게이트 구동부
30: 데이터 구동부 40: 소스 인쇄회로보드
50: 제어 인쇄회로보드 60: 전원 공급부
70: 타이밍 제어부 80: 연성회로기판10: display panel 20: gate driver
30: data driver 40: source printed circuit board
50: Control printed circuit board 60: Power supply unit
70: Timing control unit 80: Flexible circuit board

Claims (10)

전원 공급부가 배치된 인쇄회로보드;
상기 인쇄회로보드와 연결되는 기판;
상기 기판 상에 제1 방향으로 배열된 복수의 게이트 라인들;
상기 기판의 일 측에서 상기 복수의 게이트 라인들과 연결되고, 게이트 구동 회로가 각각 실장된 제1 게이트 연성필름들;
상기 기판의 타 측에서 상기 복수의 게이트 라인들과 연결되고, 상기 게이트 구동회로가 각각 실장된 제2 게이트 연성필름들;
상기 전원 공급부로부터의 구동 전압을 상기 제1 게이트 연성필름들의 게이트 구동회로들을 거쳐 상기 제2 게이트 연성필름들의 게이트 구동회로들에 공급하는 제1 전원 공급 배선;
상기 제1 전원 공급배선과 이격되어 상기 전원 공급부로부터 구동 전압을 상기 제2 게이트 연성필름들의 상기 게이트 구동회로들을 거쳐 상기 제1 게이트 연성필름들의 상기 게이트 구동회로들에 공급하는 제2 전원 공급배선;
상기 제1 게이트 연성 필름들 상에 배치된 제1 구동회로 연결배선;
상기 제2 게이트 연성 필름들 상에 배치된 제2 구동회로 연결배선;
상기 제2 게이트 연성 필름들 상에 배치된 제3 구동회로 연결배선; 및
상기 제1 게이트 연성 필름들 상에 배치된 제4 구동회로 연결배선;을 포함하며,
상기 제1 전원 공급배선은, 상기 인쇄회로보드 및 소스 연성필름 상에 배치된 제1PCB배선; 및 상기 제1 PCB배선과 인접한 상기 제1 구동회로 연결배선을 연결하는 제4 LOG배선을 포함하며,
상기 제2 전원 공급배선은, 상기 인쇄회로보드 및 상기 소스 연성필름 상에 배치된 제2PCB배선; 및 상기 제2 PCB배선과 인접한 상기 제3 구동회로 연결배선을 연결하는 제8LOG배선을 포함하며,
상기 소스 연성필름과 인접한 상기 제2 구동회로 연결배선은 상기 제8 LOG배선과는 연결되지 않으며, 상기 소스 연성필름과 인접한 상기 제4 구동회로 연결배선은 상기 제4 LOG배선과 연결되지 않은 표시장치.A printed circuit board on which a power supply unit is placed;
A board connected to the printed circuit board;
a plurality of gate lines arranged in a first direction on the substrate;
First gate flexible films connected to the plurality of gate lines on one side of the substrate and each having a gate driving circuit mounted thereon;
second gate flexible films connected to the plurality of gate lines on the other side of the substrate and each having the gate driving circuit mounted thereon;
a first power supply line that supplies a driving voltage from the power supply unit to gate driving circuits of the second gate flexible films via gate driving circuits of the first gate flexible films;
a second power supply wiring that is spaced apart from the first power supply wiring and supplies a driving voltage from the power supply unit to the gate driving circuits of the first gate flexible films via the gate driving circuits of the second gate flexible films;
a first driving circuit connection wire disposed on the first gate flexible films;
a second driving circuit connection wire disposed on the second gate flexible films;
a third driving circuit connection wire disposed on the second gate flexible films; and
It includes a fourth driving circuit connection wire disposed on the first gate flexible films,
The first power supply wiring includes a first PCB wiring disposed on the printed circuit board and the source flexible film; And a fourth LOG wire connecting the first PCB wire and the adjacent first driving circuit connection wire,
The second power supply wiring includes a second PCB wiring disposed on the printed circuit board and the source flexible film; And an 8th LOG wire connecting the second PCB wire and the adjacent third driving circuit connection wire,
The second driving circuit connection wire adjacent to the source flexible film is not connected to the eighth LOG wire, and the fourth driving circuit connection wire adjacent to the source flexible film is not connected to the fourth LOG wire. . 제 1 항에 있어서,
상기 제1 전원 공급 배선은,
상기 제1 게이트 연성 필름들 상에 배치된 상기 제1 구동회로 연결배선;
상기 기판 상에 배치되며, 상기 제1 구동회로 연결배선들을 연결하는 제1 LOG 배선;
상기 제2 게이트 연성 필름들 상에 배치된 상기 제2 구동회로 연결배선; 및
상기 기판 상에 배치되며, 상기 제2 구동회로 연결배선들을 연결하는 제2 LOG배선들을 포함하는 표시장치.According to claim 1,
The first power supply wiring is,
The first driving circuit connection wire disposed on the first gate flexible films;
a first LOG wire disposed on the substrate and connecting the first driving circuit connection wires;
The second driving circuit connection wire disposed on the second gate flexible films; and
A display device including second LOG wires disposed on the substrate and connecting the second driving circuit connection wires. 제 2 항에 있어서,
상기 제1 전원 공급 배선은,
상기 기판 상에 배치되며, 상기 제1 구동회로 연결배선들과 상기 제2 구동회로 연결배선들을 연결하는 제3 LOG 배선을 더 포함하는 표시장치.According to claim 2,
The first power supply wiring is,
The display device further includes a third LOG wire disposed on the substrate and connecting the first driving circuit connection wires and the second driving circuit connection wires. 제 3 항에 있어서,
상기 기판 상에 상기 제1 방향과 교차되는 제2 방향으로 배열된 복수의 데이터 라인들; 및
상기 기판 상에 부착되며, 상기 데이터 라인들에 연결되는 상기 소스 연성필름들을 더 포함하는 표시장치.According to claim 3,
a plurality of data lines arranged on the substrate in a second direction crossing the first direction; and
A display device further comprising the source flexible films attached to the substrate and connected to the data lines. 삭제delete 삭제delete 제 3 항 또는 제4항에 있어서,
상기 제2 전원 공급 배선은,
상기 제2 게이트 연성 필름들 상에 배치된 상기 제3 구동회로 연결배선;
상기 기판 상에 배치되며, 상기 제3 구동회로 연결배선들을 연결하는 제5 LOG 배선;
상기 제1 게이트 연성 필름들 상에 배치된 상기 제4 구동회로 연결배선;
상기 기판 상에 배치되며, 상기 제4 구동회로 연결배선들을 연결하는 제6 LOG 배선; 및
상기 기판 상에 배치되며, 상기 제3 구동회로 연결배선들과 상기 제4 구동회로 연결배선들을 연결하는 제7 LOG 배선을 포함하는 표시장치.According to claim 3 or 4,
The second power supply wiring is,
the third driving circuit connection wire disposed on the second gate flexible films;
a fifth LOG wire disposed on the substrate and connecting the third driving circuit connection wires;
the fourth driving circuit connection wire disposed on the first gate flexible films;
a sixth LOG wire disposed on the substrate and connecting the fourth driving circuit connection wires; and
A display device including a seventh LOG wire disposed on the substrate and connecting the third driving circuit connection wires and the fourth driving circuit connection wires. 삭제delete 제 7 항에 있어서,
상기 제3 LOG 배선 및 상기 제7 LOG 배선은 상기 기판의 최 외곽에 배치되는 표시장치.According to claim 7,
The third LOG wire and the seventh LOG wire are disposed on the outermost side of the substrate. 삭제delete
KR1020160046387A 2016-04-15 2016-04-15 Display device KR102576965B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160046387A KR102576965B1 (en) 2016-04-15 2016-04-15 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160046387A KR102576965B1 (en) 2016-04-15 2016-04-15 Display device

Publications (2)

Publication Number Publication Date
KR20170118509A KR20170118509A (en) 2017-10-25
KR102576965B1 true KR102576965B1 (en) 2023-09-11

Family

ID=60299997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160046387A KR102576965B1 (en) 2016-04-15 2016-04-15 Display device

Country Status (1)

Country Link
KR (1) KR102576965B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102542873B1 (en) * 2017-12-26 2023-06-14 엘지디스플레이 주식회사 Display device
KR102615606B1 (en) * 2018-11-12 2023-12-18 엘지디스플레이 주식회사 Organic light emitting display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002005A1 (en) 2005-06-29 2007-01-04 Lg.Philips Lcd Co., Ltd Liquid crystal display device and method of driving the same
US20070152943A1 (en) 2005-12-29 2007-07-05 Kwang Hee Hwang Liquid crystal display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226513B1 (en) * 2006-04-05 2013-01-25 엘지디스플레이 주식회사 Liquid crystal display panel
KR101233145B1 (en) * 2006-06-19 2013-02-14 엘지디스플레이 주식회사 Liquid crystal display device
KR101034718B1 (en) * 2009-10-13 2011-05-17 삼성모바일디스플레이주식회사 Organic Light Emitting Display Device
WO2013114495A1 (en) * 2012-02-01 2013-08-08 パナソニック株式会社 El display apparatus and wiring board used therein
KR102190441B1 (en) * 2014-06-26 2020-12-11 엘지디스플레이 주식회사 Liquid crystal display device including power supply unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070002005A1 (en) 2005-06-29 2007-01-04 Lg.Philips Lcd Co., Ltd Liquid crystal display device and method of driving the same
US20070152943A1 (en) 2005-12-29 2007-07-05 Kwang Hee Hwang Liquid crystal display device

Also Published As

Publication number Publication date
KR20170118509A (en) 2017-10-25

Similar Documents

Publication Publication Date Title
JP6456903B2 (en) Organic light emitting display
KR102132697B1 (en) Curved Display Device
KR101736930B1 (en) Flexible organic light emitting display device
US9373299B2 (en) Display device and method of forming a display device
US10355063B2 (en) Organic light emitting display panel and organic light emitting diode display device including the same
US9897846B2 (en) Liquid crystal display device
US10211271B2 (en) Organic light emitting display device
WO2019111477A1 (en) Display device
KR102568932B1 (en) Electroluminescence display
KR102654664B1 (en) Organic light emitting display device
KR102598833B1 (en) Organic light emitting display device
US11557644B2 (en) Transparent display panel and transparent display device including the same
US11101329B2 (en) Display device
KR102532721B1 (en) Transparent display device
KR102576965B1 (en) Display device
JP5209109B2 (en) Display device
US20200274093A1 (en) Display device
KR102484901B1 (en) Organic Light Emitting Diode Display Device
KR102625443B1 (en) Organic lighting emitting display
KR102262709B1 (en) Flat panel display device
US20240107803A1 (en) Display apparatus
US20220208934A1 (en) Display Apparatus
JP5179806B2 (en) Display device
JP2022098890A (en) Multi-display
KR20240058601A (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant