KR102573550B1 - Light Emitting Display Device and Manufacturing Method thereof - Google Patents
Light Emitting Display Device and Manufacturing Method thereof Download PDFInfo
- Publication number
- KR102573550B1 KR102573550B1 KR1020180103536A KR20180103536A KR102573550B1 KR 102573550 B1 KR102573550 B1 KR 102573550B1 KR 1020180103536 A KR1020180103536 A KR 1020180103536A KR 20180103536 A KR20180103536 A KR 20180103536A KR 102573550 B1 KR102573550 B1 KR 102573550B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode layer
- color filter
- light emitting
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Abstract
본 발명은 하부기판, 서브 픽셀들 및 봉지층을 가지고, 봉지층은 제1 컬러필터층 및 제2 컬러필터층과, 그 사이에 무기막을 갖는 전계발광표시장치를 제공한다. 하부기판은 트랜지스터부를 갖는다. 서브 픽셀들은 트랜지스터부 상에 위치하는 발광다이오드를 갖는다. 제1 컬러필터층 및 제2 컬러필터층은 사이에 무기막을 개시하여 봉지층의 수분 침투 방지 기능을 돕는다. 또한 주변 서브 픽셀들로 입사하는 빛을 차단하여 혼색을 방지할 수 있다.The present invention provides an electroluminescent display device having a lower substrate, subpixels, and an encapsulation layer, the encapsulation layer having a first color filter layer and a second color filter layer, and an inorganic layer therebetween. The lower substrate has a transistor unit. The sub-pixels have light emitting diodes positioned on the transistor unit. An inorganic film is formed between the first color filter layer and the second color filter layer to help prevent moisture permeation of the encapsulation layer. In addition, color mixing may be prevented by blocking light incident on neighboring sub-pixels.
Description
본 발명은 전계발광표시장치 및 이의 제조방법에 관한 것이다.The present invention relates to an electroluminescent display device and a manufacturing method thereof.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 전계발광표시장치, 액정표시장치 및 플라즈마표시장치 등과 같은 다양한 형태의 표시장치에 대한 사용이 증가하고 있다.As information technology develops, the market for display devices, which are communication media between users and information, is growing. Accordingly, the use of various types of display devices such as electroluminescent display devices, liquid crystal display devices, and plasma display devices is increasing.
표시장치에는 복수의 서브 픽셀을 포함하는 표시 패널, 표시 패널을 구동하는 구동부 및 표시 패널에 전원을 공급하는 전원 공급부 등이 포함된다. 구동부에는 표시 패널에 스캔신호(또는 게이트신호)를 공급하는 스캔구동부 및 표시 패널에 데이터신호를 공급하는 데이터 구동부 등이 포함된다.The display device includes a display panel including a plurality of subpixels, a driving unit driving the display panel, and a power supply unit supplying power to the display panel. The driver includes a scan driver for supplying a scan signal (or gate signal) to the display panel and a data driver for supplying a data signal to the display panel.
전계발광표시장치는 서브 픽셀들에 스캔신호 및 데이터신호 등이 공급되면, 선택된 서브 픽셀의 발광다이오드가 빛을 발광하게 됨으로써 영상을 표시할 수 있게 된다. 발광다이오드는 유기물을 기반으로 구현되거나 무기물을 기반으로 구현된다.When a scan signal and a data signal are supplied to sub-pixels, the light emitting diode of the selected sub-pixel emits light, thereby displaying an image. A light emitting diode is implemented based on an organic material or an inorganic material.
전계발광표시장치는 서브 픽셀 내부에 포함된 발광다이오드로부터 생성된 빛을 기반으로 영상을 표시하므로 차세대 표시장치로 각광받는 등 다양한 장점을 지니고 있다. 그런데 종래 제안된 전계발광표시장치는 초고해상도로 구현하기 위해 발광다이오드의 전류 누설(Leakage)을 낮추면서 개구율을 향상해야 하는 문제가 남아 있다.The electroluminescent display has various advantages such as being in the limelight as a next-generation display device because it displays an image based on light generated from a light emitting diode included in a sub-pixel. However, conventionally proposed electroluminescent display devices have a problem of improving an aperture ratio while reducing current leakage of light emitting diodes in order to realize ultra-high resolution.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 초고해상도 구현에 적합하도록 고개구율을 가지면서 우수한 전기적 특성을 나타낼 수 있는 구조를 제공하는 것이다. The present invention to solve the problems of the background art described above is to provide a structure that can exhibit excellent electrical characteristics while having a high aperture ratio suitable for implementation of ultra-high resolution.
또한 하부전극층과 컬러필터 사이의 간격을 최소화하여 혼색을 방지하고, 적층된 복수개의 컬러필터층 사이에 무기막을 개시하여, 수분 등의 침투를 방지하는 봉지 기능을 향상시킬 수 있다. 또한 복수의 컬러필터층 적용을 통해 색 순도를 향상시키고, 인접한 서브픽셀로의 광 누설을 방지할 수 있다.In addition, it is possible to prevent color mixture by minimizing the distance between the lower electrode layer and the color filter, and to improve the sealing function of preventing penetration of moisture or the like by initiating an inorganic film between the plurality of stacked color filter layers. In addition, color purity may be improved and light leakage to adjacent subpixels may be prevented by applying a plurality of color filter layers.
상술한 과제 해결 수단으로 본 발명은 트랜지스터부, 하부절연층, 평탄화층, 연결전극층, 희생층, 하부전극층 및 상부전극층을 포함하는 전계발광표시장치를 제공한다. 트랜지스터부는 하부기판 상에 위치한다. 하부절연층은 트랜지스터부 상에 위치한다. 평탄화층은 하부절연층 상에 위치하고 트랜지스터부의 전극을 일부 노출하는 콘택홀을 갖는다. 연결전극층은 평탄화층의 상부 표면과 콘택홀에 위치한다. 희생층은 평탄화층의 상부 표면에서 연결전극층의 일부를 노출하며 발광영역을 정의한다. 하부전극층은 희생층을 통해 노출된 연결전극층 상에 위치하고 희생층과 이격된다. 유기 발광층은 희생층 및 하부전극층 상에 위치한다. 상부전극층은 유기 발광층 상에 위치한다. As a means for solving the above problems, the present invention provides an electroluminescent display device including a transistor unit, a lower insulating layer, a planarization layer, a connection electrode layer, a sacrificial layer, a lower electrode layer, and an upper electrode layer. The transistor unit is located on the lower substrate. The lower insulating layer is located on the transistor unit. The planarization layer is located on the lower insulating layer and has contact holes partially exposing electrodes of the transistor unit. The connection electrode layer is located on the upper surface of the planarization layer and the contact hole. The sacrificial layer exposes a portion of the connection electrode layer on the upper surface of the planarization layer and defines a light emitting region. The lower electrode layer is positioned on the connection electrode layer exposed through the sacrificial layer and spaced apart from the sacrificial layer. The organic light emitting layer is positioned on the sacrificial layer and the lower electrode layer. The upper electrode layer is positioned on the organic light emitting layer.
하부전극층의 끝단은 정 테이퍼 형상을 가질 수 있다.An end of the lower electrode layer may have a regular taper shape.
하부전극층의 끝단은 정 테이퍼 형상을 갖되, 테이퍼 각도가 45°를 넘지 않을 수 있다.An end of the lower electrode layer may have a regular taper shape, but the taper angle may not exceed 45°.
하부전극층의 끝단과 희생층의 끝단은 서로 마주보는 형상을 가질 수 있다. An end of the lower electrode layer and an end of the sacrificial layer may have shapes facing each other.
희생층은 하부전극층의 끝단을 덮는 희생층의 단차부와 인접하여 평탄면을 가질 수 있다. 희생층의 평탄면은 하부전극층의 평탄면보다 낮게 형성될 수 있다. The sacrificial layer may have a flat surface adjacent to a stepped portion of the sacrificial layer covering an end of the lower electrode layer. A flat surface of the sacrificial layer may be lower than a flat surface of the lower electrode layer.
콘택홀은 트랜지스터부의 전극과 하부전극층 간의 전기적 연결을 돕는 통로를 제공할 수 있다.The contact hole may provide a passage for electrical connection between the electrode of the transistor unit and the lower electrode layer.
콘택홀은 하부기판 상에 배치된 서브 픽셀들 간의 상하 경계영역에 위치하고, 서브 픽셀들 간의 상하 경계영역은 비표시영역으로서 스캔라인이 배치된 영역으로 정의될 수 있다.The contact hole is located in an upper and lower boundary area between subpixels disposed on the lower substrate, and the upper and lower boundary area between the subpixels may be defined as a non-display area where a scan line is disposed.
서브 픽셀들은 하부전극층이 형성되지 않은 외곽영역을 모두 둘러싸도록 폐곡선 형태로 형성된 패턴홀을 각각 더 포함할 수 있다.Each of the sub-pixels may further include a pattern hole formed in a closed curve shape to surround all of the outer region where the lower electrode layer is not formed.
패턴홀은 그 내부에 하부전극층, 유기 발광층 및 상부전극층이 위치하고, 패턴홀 내부에 위치하는 하부전극층, 유기 발광층 및 상부전극층의 두께는 평탄화층의 상부 표면에 위치하는 하부전극층, 유기 발광층 및 상부전극층의 두께보다 얇을 수 있다.The pattern hole has a lower electrode layer, an organic light emitting layer, and an upper electrode layer located therein, and the thickness of the lower electrode layer, the organic light emitting layer, and the upper electrode layer located inside the pattern hole is the lower electrode layer, the organic light emitting layer, and the upper electrode layer located on the upper surface of the planarization layer. may be thinner than the thickness of
상부전극층의 상부에는 봉지층이 위치할 수 있다. 봉지층은 외부 충격 및 수분에 의한 유기 발광층의 손상을 방지할 수 있다. 봉지층은 상부 전극층에 접하는 산화금속층 및 제1 무기막, 제1 무기막에 접하는 제1 컬러필터층, 제1 컬러필터층 상부에 배치된 제2 무기막, 제2 무기막 상부에 배치된 제2 컬러필터층과, 제2 컬러필터층 상부에 배치된 제3 무기막을 포함할 수 있다. An encapsulation layer may be positioned above the upper electrode layer. The encapsulation layer may prevent damage to the organic light emitting layer due to external impact and moisture. The encapsulation layer includes a metal oxide layer and a first inorganic film in contact with the upper electrode layer, a first color filter layer in contact with the first inorganic film, a second inorganic film disposed on the first color filter layer, and a second color filter disposed on the second inorganic film. A filter layer and a third inorganic layer disposed on the second color filter layer may be included.
제1 내지 제3 무기막 및 제1 내지 제2 컬러필터층의 굴절률은 각각 다를 수 있다. 제1 내지 제3 무기막 각각과 인접한 제1 내지 제 2 컬러필터층 각각의 굴절률은 0.1 이하의 차이를 가질 수 있다. Refractive indices of the first to third inorganic layers and the first to second color filter layers may be different from each other. A refractive index of each of the first to third color filter layers adjacent to each of the first to third inorganic layers may have a difference of 0.1 or less.
제1 컬러필터층의 두께는 제2 컬러필터층의 두께와 같거나, 제2 컬러필터층의 두께보다 클 수 있다. The thickness of the first color filter layer may be equal to or greater than the thickness of the second color filter layer.
산화금속층 및 제 1 무기막은 상부전극층의 단차(Profile)를 따라 형성될 수 있다. 제 1 컬러필터층의 하면은 하부 구조에서 생겨난 단차(Profile)를 따라 형성될 수 있다. 제 1 컬러필터층의 상면은 평탄한 형상을 가질 수 있다. 즉, 제1 컬러필터층은 상부전극층, 희생층 및 패턴홀 등의 하부 구조에 의해, 위치에 따라 다른 두께를 가질 수 있다. The metal oxide layer and the first inorganic layer may be formed along the profile of the upper electrode layer. The lower surface of the first color filter layer may be formed along a profile created in a lower structure. An upper surface of the first color filter layer may have a flat shape. That is, the first color filter layer may have a different thickness according to positions due to lower structures such as the upper electrode layer, the sacrificial layer, and the pattern hole.
제1 컬러필터층은 컨택홀 상부에서 연결전극층을 향해 돌출한 제1 돌출부를 가질 수 있다. 제 1 컬러필터층은 패턴홀 상부에서 기판을 향해 돌출한 제 2 돌출부를 추가로 가질 수 있다. The first color filter layer may have a first protrusion protruding toward the connection electrode layer from an upper portion of the contact hole. The first color filter layer may further have a second protrusion protruding toward the substrate from an upper portion of the pattern hole.
제2 돌출부의 높이는 제 1 돌출부의 높이보다 클 수 있다. A height of the second protrusion may be greater than a height of the first protrusion.
다른 측면에서 본 발명은 트랜지스터부를 갖는 하부기판, 트랜지스터부 상에 위치하는 발광다이오드를 갖는 서브 픽셀들, 및 트랜지스터부의 전극과 발광다이오드의 전극 간의 전기적인 연결을 돕는 콘택홀을 포함하는 전계발광표시장치의 제조방법을 제공한다. 전계발광표시장치의 제조방법은 트랜지스터부 상에 하부절연층을 형성하는 단계, 하부절연층 상에 트랜지스터부의 전극을 일부 노출하는 콘택홀을 갖는 평탄화층을 형성하는 단계, 평탄화층의 상부 표면과 콘택홀에 위치하고, 트랜지스터부의 전극과 발광다이오드의 전극을 전기적으로 연결하는 연결전극층을 형성하는 단계, 평탄화층 상에 연결전극층을 덮는 희생층을 형성하는 단계, 희생층 상에 분리층을 형성하고, 분리층과 희생층의 일부를 제거하여 연결전극층을 노출하는 단계, 분리층 및 노출된 연결전극층 상에 하부전극층을 형성하는 단계, 희생층 및 하부전극층이 노출되도록 분리층을 제거하는 단계, 희생층 및 하부전극층 상에 유기 발광층을 형성하는 단계, 및 유기 발광층 상에 상부전극층을 형성하는 단계, 상부전극층의 상부에 봉지층을 형성하는 단계를 포함하고, 봉지층의 형성 단계는 상부전극층의 단차(Profile)를 따라 상부 전극층에 접하는 산화금속층 및 제1 무기막을 형성하는 단계, 제1 무기막 상부에 제1 컬러필터층을 형성하는 단계, 제1 컬러필터층 상부에 제2 무기막을 형성하는 단계, 제2 무기막 상부에 제2 컬러필터층을 형성하는 단계, 제2 컬러필터층 상부에 제3 무기막을 형성하는 단계를 포함한다. In another aspect, the present invention provides an electroluminescent display device including a lower substrate having a transistor unit, sub-pixels having a light emitting diode disposed on the transistor unit, and a contact hole for electrical connection between an electrode of the transistor unit and an electrode of the light emitting diode. Provides a manufacturing method of. A method of manufacturing an electroluminescent display device includes forming a lower insulating layer on a transistor unit, forming a planarization layer having a contact hole partially exposing an electrode of a transistor unit on the lower insulation layer, and contacting an upper surface of the planarization layer. Forming a connection electrode layer located in the hole and electrically connecting the electrode of the transistor unit and the electrode of the light emitting diode, forming a sacrificial layer covering the connection electrode layer on the planarization layer, forming a separation layer on the sacrificial layer, and separating Exposing the connection electrode layer by removing a portion of the layer and the sacrificial layer, forming a lower electrode layer on the separation layer and the exposed connection electrode layer, removing the separation layer so that the sacrificial layer and the lower electrode layer are exposed, the sacrificial layer and The step of forming an organic light emitting layer on the lower electrode layer, the step of forming an upper electrode layer on the organic light emitting layer, and the step of forming an encapsulation layer on top of the upper electrode layer, wherein the step of forming the encapsulation layer is the step of the upper electrode layer (Profile Forming a metal oxide layer and a first inorganic film in contact with the upper electrode layer along ), forming a first color filter layer on the first inorganic film, forming a second inorganic film on the first color filter layer, a second inorganic film Forming a second color filter layer on the upper part of the film, and forming a third inorganic film on the upper part of the second color filter layer.
하부전극층은 분리층의 언더컷 구조에 의해 희생층과 이격된다. The lower electrode layer is spaced apart from the sacrificial layer by the undercut structure of the separation layer.
하부전극층의 끝단과 희생층의 끝단은 정 테이퍼 형상을 가질 수 있다.An end of the lower electrode layer and an end of the sacrificial layer may have a regular taper shape.
본 발명은 하부전극층의 셀프 얼라인이 가능한 뱅크리스 구조 및 서브 픽셀 영역의 외곽에 배치된 콘택홀 구조를 기반으로 발광다이오드의 전류 누설(Leakage)을 낮추면서 개구율을 향상할 수 있는 효과가 있다. 또한, 본 발명은 초고해상도 구현에 적합하도록 고개구율을 가지면서 우수한 전기적 특성을 나타낼 수 있는 구조를 제공하는 효과가 있다. 또한 하부전극층과 컬러필터 사이의 간격을 최소화하여 혼색을 방지하고, 적층된 복수개의 컬러필터층 사이에 무기막을 개시하여, 수분 등의 침투를 방지하는 봉지 기능을 향상시킬 수 있다. 또한 복수의 컬러필터층 적용을 통해 색 순도를 향상시킬 수 있다.The present invention has an effect of improving an aperture ratio while reducing current leakage of a light emitting diode based on a bankless structure capable of self-aligning a lower electrode layer and a contact hole structure disposed outside a subpixel area. In addition, the present invention has an effect of providing a structure capable of exhibiting excellent electrical characteristics while having a high aperture ratio suitable for implementation of ultra-high resolution. In addition, it is possible to prevent color mixture by minimizing the distance between the lower electrode layer and the color filter, and to improve the sealing function of preventing penetration of moisture or the like by initiating an inorganic film between the plurality of stacked color filter layers. In addition, color purity may be improved by applying a plurality of color filter layers.
도 1은 유기전계발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 개략적인 회로 구성도.
도 3은 도 2의 일부를 구체화한 회로 구성 예시도.
도 4는 표시 패널의 단면 예시도.
도 5는 본 발명의 실시예에 따른 유기전계발광표시장치의 구현을 위한 서브 픽셀의 개략적인 평면도.
도 6은 도 5의 A1-A2 영역의 단면도.
도 7은 도 5의 B1-B2 영역의 단면도.
도 8은 본 발명의 실시예에 따라 유기 발광층과 상부전극층을 형성하는 방법을 설명하기 위한 단면도.
도 9는 뱅크층에 대한 설계치와 공정치에 대한 실험 결과를 설명하기 위한 도면.
도 10은 종래 기술 대비 실시예의 개구율 비교를 위한 도면.
도 11은 애노드전극의 크기 및 애노드전극 끝단의 테이퍼 각도에 따른 전류량 변화에 대한 실험시료들을 나타낸 도면.
도 12 내지 도 14는 도 11의 실험시료별 전류량 변화를 나타낸 시뮬레이션 결과 그래프.
도 15는 본 발명의 실시예에 따른 콘택홀의 평면도 및 단면 사진.
도 16은 다른 실시예에 따른 연결전극층과 하부전극층 간의 중첩도를 나타낸 예시도.
도 17 내지 도 23는 본 발명의 실시예에 따른 유기전계발광표시장치의 구현을 위한 서브 픽셀의 개략적인 공정단면도.1 is a schematic block diagram of an organic light emitting display device;
2 is a schematic circuit configuration diagram of a subpixel;
3 is an exemplary circuit configuration diagram in which a portion of FIG. 2 is embodied;
4 is a cross-sectional view of a display panel;
5 is a schematic plan view of a sub-pixel for implementing an organic light emitting display device according to an embodiment of the present invention.
6 is a cross-sectional view of the area A1-A2 of FIG. 5;
7 is a cross-sectional view of a region B1-B2 of FIG. 5;
8 is a cross-sectional view for explaining a method of forming an organic light emitting layer and an upper electrode layer according to an embodiment of the present invention.
9 is a diagram for explaining experimental results for design values and process values for a bank layer;
10 is a view for comparing the aperture ratio of the embodiment to the prior art.
11 is a view showing experimental samples for the change in the amount of current according to the size of the anode electrode and the taper angle of the tip of the anode electrode.
12 to 14 are simulation result graphs showing changes in current amount for each experimental sample of FIG. 11;
15 is a plan view and cross-sectional photograph of a contact hole according to an embodiment of the present invention.
16 is an exemplary view showing an overlap between a connection electrode layer and a lower electrode layer according to another embodiment;
17 to 23 are schematic process cross-sectional views of sub-pixels for implementing an organic light emitting display device according to an embodiment of the present invention.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.Hereinafter, specific details for the implementation of the present invention will be described with reference to the accompanying drawings.
이하에서 설명되는 전계발광표시장치는 텔레비젼, 영상 플레이어, 개인용 컴퓨터(PC), 홈시어터, 스마트폰, 가상현실기기(VR) 등으로 구현될 수 있다. 그리고 이하에서 설명되는 전계발광표시장치는 유기발광다이오드(발광소자)를 기반으로 구현된 유기전계발광표시장치(Organic Light Emitting Display Device)를 일례로 설명한다. 그러나 이하에서 설명되는 전계발광표시장치는 무기발광다이오드를 기반으로 구현될 수도 있다.The electroluminescent display device described below may be implemented as a television, an image player, a personal computer (PC), a home theater, a smart phone, a virtual reality device (VR), and the like. In addition, the light emitting display device described below will be described as an example of an organic light emitting display device implemented based on an organic light emitting diode (light emitting device). However, the electroluminescent display device described below may be implemented based on inorganic light emitting diodes.
도 1은 유기전계발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 개략적인 회로 구성도이고, 도 3은 도 2의 일부를 구체화한 회로 구성 예시도이며, 도 4는 표시 패널의 단면 예시도이다.1 is a schematic block diagram of an organic light emitting display device, FIG. 2 is a schematic circuit configuration diagram of a subpixel, FIG. 3 is a circuit configuration example in which a part of FIG. 2 is embodied, and FIG. 4 is a display panel This is a cross-sectional example.
도 1에 도시된 바와 같이, 유기전계발광표시장치는 타이밍 제어부(180), 데이터 구동부(130), 스캔 구동부(140), 표시 패널(110) 및 전원 공급부(160)를 포함한다.As shown in FIG. 1 , the organic light emitting display device includes a
타이밍 제어부(180)는 영상 처리부(미도시)로부터 데이터신호(DATA)와 더불어 데이터 인에이블 신호, 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호 등을 공급받는다. 타이밍 제어부(180)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.The
데이터 구동부(130)는 타이밍 제어부(180)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(180)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 디지털 데이터신호를 아날로그 데이터신호(또는 데이터전압)로 변환하여 출력한다. 데이터 구동부(130)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.The
스캔 구동부(140)는 타이밍 제어부(180)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔신호를 출력한다. 스캔 구동부(140)는 스캔라인들(GL1 ~ GLm)을 통해 스캔신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(110)에 게이트인패널(Gate In Panel) 방식(박막 공정으로 트랜지스터를 형성하는 방식)으로 형성된다.The
전원 공급부(160)는 고전위전압과 저전위전압 등을 출력한다. 전원 공급부(160)로부터 출력된 고전위전압과 저전위전압 등은 표시 패널(110)에 공급된다. 고전위전압은 제1전원라인(EVDD)을 통해 표시 패널(110)에 공급되고 저전위전압은 제2전원라인(EVSS)을 통해 표시 패널(110)에 공급된다.The
표시 패널(110)은 데이터 구동부(130)로부터 공급된 데이터신호(DATA), 스캔 구동부(140)로부터 공급된 스캔신호 그리고 전원 공급부(160)로부터 공급된 전원을 기반으로 영상을 표시한다. 표시 패널(110)은 영상을 표시할 수 있도록 동작하며 빛을 발광하는 서브 픽셀들(SP)을 포함한다.The
서브 픽셀들(SP)은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함하거나 백색 서브 픽셀, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀을 포함한다. 서브 픽셀들(SP)은 발광 특성에 따라 하나 이상의 다른 발광 면적을 가질 수 있다.The subpixels SP include a red subpixel, a green subpixel, and a blue subpixel, or include a white subpixel, a red subpixel, a green subpixel, and a blue subpixel. The subpixels SP may have one or more different light emitting areas according to light emitting characteristics.
도 2에 도시된 바와 같이, 하나의 서브 픽셀은 데이터라인(DL1), 스캔라인(GL1)의 교차영역에 위치하며, 구동 트랜지스터(DR)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)와 유기 발광다이오드(OLED)를 포함한다.As shown in FIG. 2 , one sub-pixel is located at the intersection of the data line DL1 and the scan line GL1, and the programming unit SC for setting the voltage between the gate and source of the driving transistor DR. ) and organic light emitting diodes (OLEDs).
서브 픽셀을 구성하는 트랜지스터들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 서브 픽셀을 구성하는 트랜지스터들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. 유기발광 다이오드(OLED)는 애노드(ANO), 캐소드(CAT), 및 애노드(ANO)와 캐소드(CAT) 사이에 개재된 유기 발광층을 포함한다. 애노드(ANO)는 구동 트랜지스터(DR)와 접속된다.Transistors constituting a sub-pixel may be implemented as p-type or n-type transistors. In addition, the semiconductor layer of the transistors constituting the subpixel may include amorphous silicon, polysilicon, or oxide. The organic light emitting diode (OLED) includes an anode (ANO), a cathode (CAT), and an organic light emitting layer interposed between the anode (ANO) and the cathode (CAT). The anode ANO is connected to the driving transistor DR.
프로그래밍부(SC)는 적어도 하나 이상의 스위칭 트랜지스터와, 적어도 하나 이상의 커패시터를 포함할 수 있다. 스위칭 트랜지스터는 스캔라인(GL1)으로부터의 스캔신호에 응답하여 턴 온 됨으로써, 데이터라인(DL1)으로부터의 데이터전압을 커패시터의 일측 전극에 인가한다. 구동 트랜지스터(DR)는 커패시터에 충전된 전압의 크기에 따라 전류량을 제어하여 유기 발광다이오드(OLED)의 발광량을 조절한다. 유기 발광다이오드(OLED)의 발광량은 구동 트랜지스터(DR)로부터 공급되는 전류량에 비례한다. 또한, 서브 픽셀은 제1전원라인(EVDD)과 제2전원라인(EVSS)에 연결되며, 이들로부터 고전위전압과 저전위전압을 공급받는다.The programming unit SC may include at least one switching transistor and at least one capacitor. The switching transistor is turned on in response to a scan signal from the scan line GL1, thereby applying a data voltage from the data line DL1 to one electrode of the capacitor. The driving transistor DR controls the amount of current according to the magnitude of the voltage charged in the capacitor to adjust the amount of light emitted from the organic light emitting diode OLED. The amount of light emitted from the organic light emitting diode OLED is proportional to the amount of current supplied from the driving transistor DR. In addition, the sub-pixel is connected to the first power line EVDD and the second power line EVSS, and receives a high potential voltage and a low potential voltage from them.
도 3의 (a)에 도시된 바와 같이, 서브 픽셀은 앞서 설명한 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst) 및 유기 발광다이오드(OLED)뿐만 아니라 내부보상회로(CC)를 포함할 수 있다. 내부보상회로(CC)는 보상신호라인(INIT)에 연결된 하나 이상의 트랜지스터들을 포함할 수 있다. 내부보상회로(CC)는 구동 트랜지스터(DR)의 게이트-소스전압을 문턱전압이 반영된 전압으로 세팅하여, 유기발광 다이오드(OLED)가 발광할 때에 구동 트랜지스터(DR)의 문턱전압에 의한 휘도 변화를 배제시킨다. 이 경우, 스캔라인(GL1)은 스위칭 트랜지스터(SW)와 내부보상회로(CC)의 트랜지스터들을 제어하기 위해 적어도 2개의 스캔라인(GL1a, GL1b)을 포함하게 된다.As shown in (a) of FIG. 3, the sub-pixel includes the aforementioned switching transistor (SW), driving transistor (DR), capacitor (Cst), and organic light emitting diode (OLED) as well as an internal compensation circuit (CC). can do. The internal compensation circuit CC may include one or more transistors connected to the compensation signal line INIT. The internal compensation circuit (CC) sets the gate-source voltage of the driving transistor (DR) to a voltage in which the threshold voltage is reflected, so that when the organic light emitting diode (OLED) emits light, the luminance change due to the threshold voltage of the driving transistor (DR) is reduced. Exclude. In this case, the scan line GL1 includes at least two scan lines GL1a and GL1b to control the switching transistor SW and the transistors of the internal compensation circuit CC.
도 3의 (b)에 도시된 바와 같이, 서브 픽셀은 스위칭 트랜지스터(SW1), 구동 트랜지스터(DR), 센싱 트랜지스터(SW2), 커패시터(Cst) 및 유기 발광다이오드(OLED)를 포함할 수 있다. 센싱 트랜지스터(SW2)는 내부보상회로(CC)에 포함될 수 있는 트랜지스터로서, 서브 픽셀의 보상 구동을 위해 센싱 동작을 수행한다.As shown in (b) of FIG. 3 , the sub-pixel may include a switching transistor SW1 , a driving transistor DR, a sensing transistor SW2 , a capacitor Cst, and an organic light emitting diode OLED. The sensing transistor SW2 is a transistor that may be included in the internal compensation circuit CC, and performs a sensing operation for compensation driving of a sub-pixel.
스위칭 트랜지스터(SW1)는 제1스캔라인(GL1a)을 통해 공급된 스캔신호에 응답하여, 데이터라인(DL1)을 통해 공급되는 데이터전압을 제1노드(N1)에 공급하는 역할을 한다. 그리고 센싱 트랜지스터(SW2)는 제2스캔라인(GL1b)을 통해 공급된 센싱신호에 응답하여, 구동 트랜지스터(DR)와 유기 발광다이오드(OLED) 사이에 위치하는 제2노드(N2)를 초기화하거나 센싱하는 역할을 한다.The switching transistor SW1 serves to supply the data voltage supplied through the data line DL1 to the first node N1 in response to the scan signal supplied through the first scan line GL1a. Also, the sensing transistor SW2 initializes or senses the second node N2 located between the driving transistor DR and the organic light emitting diode OLED in response to the sensing signal supplied through the second scan line GL1b. play a role
한편, 앞서 도 3에서 소개된 서브 픽셀의 회로 구성은 이해를 돕기 위한 것일 뿐이다. 즉, 본 발명의 서브 픽셀의 회로 구성은 이에 한정되지 않고, 2T(Transistor)1C(Capacitor), 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수 있다.Meanwhile, the circuit configuration of the sub-pixel introduced in FIG. 3 is only for easy understanding. That is, the circuit configuration of the subpixel of the present invention is not limited thereto, and may be variously configured such as 2T (Transistor) 1C (Capacitor), 3T1C, 4T2C, 5T2C, 6T2C, 7T2C, and the like.
도 4에 도시된 바와 같이, 표시 패널(110)은 하부기판(110a), 상부기판(110b), 표시영역(AA), 패드부(PAD), 밀봉부재(170) 등을 포함한다. 하부기판(110a)은 투명수지나 유리, 실리콘 등으로 선택될 수 있고, 상부기판(110b)은 빛을 투과시킬 수 있는 투명 수지나 유리 무기막 혹은 유기막 등으로 선택될 수 있다. 표시영역(AA)은 빛을 발광하는 서브 픽셀들로 이루어진다. 패드부(PAD)는 외부 기판과의 전기적인 연결을 도모하기 위한 패드들로 이루어진다.As shown in FIG. 4 , the
표시영역(AA)은 하부기판(110a)의 거의 모든 면을 차지하도록 배치되고, 패드부(PAD)는 하부기판(110a)의 일측 외곽에 배치된다. 표시영역(AA)은 하부기판(110a)과 상부기판(110b) 사이에 존재하는 밀봉부재(170)에 의해 밀봉되어 수분이나 산소 등으로부터 보호된다. 반면 패드부(PAD)는 외부로 노출된다. 본 발명이 적용될 수 있는 다양한 밀봉 구조의 또다른 예로 표시영역(AA)은 제1기판(110a)과 제2기판(110b) 사이에 존재하는 밀봉부재(170)에 의해 밀봉될 수 있고, 제1기판(110a)과 제2기판(110b) 만으로도 밀봉될 수 있다. 그러나 표시 패널(110)의 밀봉 구조는 다양하게 구현될 수 있으므로 이에 한정되지 않는다.The display area AA is disposed to occupy almost the entire surface of the
한편, 유기전계발광표시장치는 하부기판(110a) 방향으로 빛을 출사하는 하부발광(Bottom Emission)과 상부기판(110b) 방향으로 빛을 출사하는 상부발광(Top Emission)형 등으로 구분된다. 그런데 종래에 제안된 유기전계발광표시장치는 초고해상도로 구현하기 위해 유기발광다이오드의 전류 누설(Leakage)을 낮추면서 개구율을 향상해야 하는 문제가 남아 있어 다음과 같은 구조를 제안한다.Meanwhile, the organic light emitting display device is classified into a bottom emission type that emits light in the direction of the
도 5는 본 발명의 실시예에 따른 유기전계발광표시장치의 구현을 위한 서브 픽셀의 개략적인 평면도이고, 도 6은 도 5의 A1-A2 영역의 단면도이며, 도 7은 도 5의 B1-B2 영역의 단면도이고, 도 8은 본 발명의 실시예에 따라 유기 발광층과 상부전극층을 형성하는 방법을 설명하기 위한 단면도이다.5 is a schematic plan view of a sub-pixel for implementing an organic light emitting display device according to an embodiment of the present invention, FIG. 6 is a cross-sectional view of an area A1-A2 in FIG. 5, and FIG. 7 is a cross-sectional view of area B1-B2 in FIG. 8 is a cross-sectional view illustrating a method of forming an organic light emitting layer and an upper electrode layer according to an embodiment of the present invention.
도 5 및 도 6에 도시된 바와 같이, 제N서브 픽셀(SPn)은 개구율을 향상하기 위해 뱅크층을 없앤 뱅크리스(Bank-less) 방식으로 형성된다. 개구율은 제N서브 픽셀(SPn)의 영역에서 실질적으로 빛을 출사할 수 있는 발광영역(EMA)의 크기(또는 면적)에 대응된다. 제N서브 픽셀(SPn)의 발광영역(EMA)은 뱅크층이 아닌 희생층(120)에 의해 정의된다. 발광영역(EMA)을 제외한 나머지 영역은 비발광영역(NEMA)이다. As shown in FIGS. 5 and 6 , the Nth sub-pixel SPn is formed in a bank-less method in which a bank layer is removed to improve an aperture ratio. The aperture ratio corresponds to the size (or area) of the light emitting area EMA that can substantially emit light in the area of the Nth sub-pixel SPn. The light emitting area EMA of the Nth sub-pixel SPn is defined by the
또한, 제N서브 픽셀(SPn)의 내부에서 상하 경계영역에 콘택홀(CH)을 형성한다. 서브 픽셀들 간의 상하 경계영역은 예컨대 제N+1서브 픽셀(SPn+1)의 영역과 제N서브 픽셀(SPn)의 영역 사이로 정의된다. 서브 픽셀들 간의 상하 경계영역에 해당하는 제N+1서브 픽셀(SPn+1)의 영역과 제N서브 픽셀(SPn)의 영역 사이는 비발광영역으로서 통상 스캔라인이 배치된 영역으로 정의된다.In addition, contact holes CH are formed in the upper and lower boundary regions of the Nth sub-pixel SPn. An upper and lower boundary area between the subpixels is defined, for example, between the area of the N+1th subpixel SPn+1 and the area of the Nth subpixel SPn. A non-emission area between the area of the N+1 th sub-pixel SPn+1 and the area of the N-th sub-pixel SPn corresponding to the upper and lower boundary areas between the sub-pixels is defined as an area where a scan line is disposed.
콘택홀(CH)은 트랜지스터부(TFTA)와 유기 발광다이오드(OLED)의 간의 전기적인 접촉(전기적인 연결)을 위한 통로이다. 콘택홀(CH)은 제N서브 픽셀(SPn)의 내부에 배치될 수 있고 본 발명 적용의 또 다른 예시로는, 개구율 향상을 위해 발광영역(EMA)의 외곽영역에 배치되도록 형성될 수 있다. 개구율 향상을 위해 서브 픽셀들 간의 상하 경계영역에 절반씩 걸치도록 형성되는 것이 더 바람직하다. 콘택홀(CH)은 세로 방향이 긴 직사각형 형상을 일례로 하였으나 이에 한정되지 않는다. 제N서브 픽셀(SPn)의 외곽영역은 비발광영역으로서 유기 발광다이오드(OLED)의 하부전극층(122)이 형성되지 않은 영역으로 정의된다.The contact hole CH is a passage for electrical contact (electrical connection) between the transistor unit TFT and the organic light emitting diode OLED. The contact hole CH may be disposed inside the Nth sub-pixel SPn, and as another example of application of the present invention, may be formed to be disposed outside the light emitting area EMA to improve an aperture ratio. In order to improve the aperture ratio, it is more preferable that the sub-pixels are formed so as to cover half of the upper and lower boundary regions between the sub-pixels. The contact hole CH has a rectangular shape with a long vertical direction as an example, but is not limited thereto. The outer area of the Nth sub-pixel SPn is a non-emission area and is defined as an area in which the
트랜지스터부(TFTA)에 포함된 구동 트랜지스터의 전극층(116)과 유기 발광다이오드(OLED)의 하부전극층(122)은 이들 사이에 위치하는 연결전극층(119)에 의해 전기적으로 연결된다. 트랜지스터부(TFTA)에 포함된 구동 트랜지스터의 구조는 매우 다양하다. 따라서, 본 발명에서는 간략히 구동 트랜지스터의 전극층(116)만 도시하고, 제N서브 픽셀(SPn)의 단면 구조를 중심으로 본 발명의 실시예를 더욱 자세히 설명한다.The
하부기판(110a) 상에는 구동 트랜지스터 등을 포함하는 트랜지스터부(TFTA)가 위치한다. 트랜지스터부(TFTA) 상에는 구동 트랜지스터의 전극층(116)을 일부 노출하는 하부절연층(117)이 위치한다. 구동 트랜지스터의 전극층(116)은 소오스전극 또는 드레인전극이다. 하부절연층(117)은 트랜지스터부(TFTA)를 보호하는 보호층 역할을 한다.A transistor unit TFT including a driving transistor and the like is positioned on the
하부절연층(117) 상에는 구동 트랜지스터의 전극층(116)을 일부 노출하는 평탄화층(118)이 위치한다. 콘택홀(CH)은 구동 트랜지스터의 전극층(116)이 노출되도록 하부절연층(117)과 평탄화층(118)을 형성한 이후의 식각 공정에 의해 형성될 수 있으나 이에 한정되지 않는다.A
평탄화층(118) 상에는 연결전극층(119)이 위치한다. 연결전극층(119)은 평탄화층(118)의 상부 표면에 위치하면서 콘택홀(CH)의 내부에 위치하는 구동 트랜지스터의 전극층(116)에 연결되도록 형성된다. 연결전극층(119)은 콘택홀(CH)과 발광영역(EMA)에 대응하여 위치한다. 콘택홀이 서브 픽셀들 간의 상하 경계영역에 걸치도록 형성되는 경우, 연결전극층(119)은 제N서브 픽셀(SPn)의 영역에 위치하는 부분과 제N+1서브 픽셀(SPn+1)의 영역에 위치하는 부분을 포함할 수 있다. 연결전극층(119)에서 제N+1서브 픽셀(SPn+1)의 영역에 위치하는 부분은 공정 편차 및 접촉저항을 줄이기 위해 더 돌출된 부분이지만 이는 제N서브 픽셀(SPn)의 발광영역(EMA)의 일부와 콘택홀(CH)의 일부만 덮도록 형성될 수도 있다.A
평탄화층(118) 상에는 연결전극층(119)의 일부를 노출하는 희생층(120)이 위치한다. 희생층(120)은 평탄화층(118)의 상부 표면에 위치하는 연결전극층(119)의 일부만 노출하고 콘택홀(CH)을 포함하는 나머지 영역을 모두 덮도록 형성된다. 희생층(120)을 통해 노출된 연결전극층(119) 상에는 하부전극층(122)이 위치한다. 하부전극층(122)은 연결전극층(119) 상에만 형성된다. 제N서브 픽셀(SPn)의 발광영역(EMA)은 희생층(120)을 통해 노출된 연결전극층(119) 부분 또는 연결전극층(119) 상에 위치하는 하부전극층(122) 부분으로 정의된다.A
하부전극층(122)의 끝단은 정 테이퍼 형상을 가질 수 있다.An end of the
하부전극층(122)의 끝단은 정 테이퍼 형상을 갖되, 테이퍼 각도가 45°를 넘지 않을 수 있다.An end of the
하부전극층(122)의 끝단과 희생층(120)의 끝단은 서로 마주보는 형상을 가질 수 있다. 하부전극층(122)의 끝단과 희생층(120)의 끝단은 서로 이격하도록 형성될 수 있다. 일반적인 화소 구조에서 인접하는 하부전극층(122) 사이에 위치하는 화소정의막(Bank)은 하부전극층(122)의 평탄면보다 높게 형성되고, 후속 공정들에서 화소정의막(Bank)의 높이로 인한 단차를 채우도록 봉지층이 형성된다. An end of the
그러나, 본 발명에서처럼 봉지층 내 혹은 봉지층 상부에 컬러필터층이 형성되는 경우, 컬러필터층과 하부전극층 사이의 거리가 멀어지면 인접한 서브픽셀의 컬러필터로 빛이 누설되어 혼색이 발생할 수 있다. 혼색을 방지하기 위해서는 컬러필터층과 하부전극층 사이의 거리를 최소화 할 필요가 있다. However, when the color filter layer is formed in the encapsulation layer or on the upper portion of the encapsulation layer as in the present invention, when the distance between the color filter layer and the lower electrode layer increases, light leaks to the color filter of an adjacent subpixel, and color mixing may occur. In order to prevent color mixing, it is necessary to minimize the distance between the color filter layer and the lower electrode layer.
본 발명의 구조에서는 분리층(121)이 제거되며 희생층(120)은 하부전극층(122)의 끝단을 덮는 희생층의 단차부와 인접하여 평탄면을 가질 수 있다. 희생층(120)의 평탄면은 하부전극층(122)의 평탄면보다 낮게 형성될 수 있다. 서브 픽셀의 사이 영역에 존재하는 희생층(120)의 평탄면 부분이 하부전극층(122)의 평탄면 보다 낮게 형성됨으로써, 희생층(120)과 하부전극층(122)의 상부에 적층되는 구조들의 단차가 작아질 수 있다.In the structure of the present invention, the
다시 말해, 희생층(120)과 하부전극층(122) 상부에 단차를 따라 형성된 산화금속층(미도시), 제 1 무기막(131), 제 1 컬러필터층(132)이 형성될 수 있고, 희생층(120)의 평탄면 상부에 배치된 제 1 컬러필터층(132)이 기판으로부터 가지는 거리는 하부전극층(122) 상부에 형성된 제1 컬러필터층(132)이 기판으로부터 가지는 거리보다 작거나 같을 수 있다. In other words, a metal oxide layer (not shown), a first
희생층(120) 및 하부전극층(122) 상에는 유기 발광층(123)이 위치한다. 유기 발광층(123)은 하부기판(110a)의 표시영역을 모두 덮도록 형성된다. 유기 발광층(123)은 발광층과 기능층(정공주입층, 정공수송층, 전자수송층, 전자주입층 등) 또는 발광층, 기능층 및 전하 생성층을 포함하는 구조로 형성된다. 유기 발광층(123) 상에는 상부전극층(124)이 위치한다. 상부전극층(124)은 유기 발광층(123)을 모두 덮도록 형성된다.An
상부전극층(124)의 상부에는 봉지층(130)이 위치할 수 있다. 봉지층은 외부 충격 및 수분에 의한 유기 발광층의 손상을 방지할 수 있다. 봉지층은 상부 전극층에 접하는 산화금속층(미도시) 및 제1 무기막(131), 제1 무기막(131)에 접하는 제1 컬러필터층(132), 제1 컬러필터층(132) 상부에 배치된 제2 무기막(133), 제2 무기막(133) 상부에 배치된 제2 컬러필터층(134)과, 제2 컬러필터층 (134)상부에 배치된 제3 무기막(135)을 포함할 수 있다. An
상부전극층(124)의 상부에는 산화금속층(미도시) 및 제 1 무기막(131)으로 이루어진 제1 다이어드(Dyad), 제1 컬러필터층(132) 및 제 2 무기막(133)으로 이루어진 제 2 다이어드(Dyad), 제2 컬러필터층(134) 및 제 3 무기막(135)으로 이루어진 제 3 다이어드(Dyad)로 총 3층의 다이어드(Dyad)를 가지도록 봉지층을 구성할 수 있어, 수분에 의한 유기발광층의 손상을 방지할 수 있다. On top of the
2개 이하의 다이어드(Dyad)로 적층된 경우 외부 수분에 의해 유기발광층의 손상이 발생할 확률이 급격히 높아지므로, 전계발광표시장치의 구조는3개 이상의 다이어드(Dyad)를 적층하는 것이 요구된다. When two or less dyads are stacked, the probability of damage to the organic light emitting layer by external moisture increases rapidly, so the structure of the electroluminescent display device requires stacking three or more dyads. .
유기발광층에서 생성된 빛은 봉지층의 제1 내지 제3 무기막(131,133,135) 및 제 1, 2 컬러필터층(132,134) 각각을 지나며 층간의 굴절률차에 의해 갇혀 측면으로 손실 될 수 있는데, 이를 방지하기 위하여 제1 내지 제3 무기막(131,133,135) 및 제1, 2 컬러필터층(132,134)의 굴절률은 각각 다를 수 있다. 제1 내지 제3 무기막 각각과 인접한 제1, 2 컬러필터층(132,134) 각각의 굴절률은 0.1 이하의 차이를 가질 수 있다. 인접한 층이 0.1 이하의 굴절률을 가지도록 배치함으로써 정면 및 측면으로 감쇄되는 빛의 양을 줄일 수 있어, 정면에서의 광 효율을 향상시킬 수 있다. Light generated in the organic light emitting layer passes through the first to third
유기발광층(123)에서 생성된 빛은 제 1 컬러필터층을(132) 통과하며 각 서브픽셀에 맞는 컬러를 나타내게 된다. 유기발광층(123)에서 측면방향으로 발광하는 빛은 인접한 서브픽셀의 컬러필터까지 전달되어, 원래 구동하려던 서브 픽셀과 상이한 컬러를 나타낼 수 있는데, 본 발명에 따른 전계발광표시장치는 제 1 컬러필터층(132)과 상이한 컬러의 제 2 컬러필터층(134)을 통과하며 상쇄되게 된다. Light generated in the organic
제1 컬러필터층(132)의 두께는 제2 컬러필터층(134)의 두께와 같거나, 제2 컬러필터층(134)의 두께보다 클 수 있다. 유기발광층(123)에 더 가까운 층을 통과하는 빛의 지향각이 그 다음 층들을 지나는 빛보다 작은 지향각을 가지므로, 혼색 방지에 더 효과적일 수 있다. 특히 제 1 컬러필터층(132)은 컬러를 구현하는 역할을 하고, 제2 컬러필터층(134)은 혼색방지의 역할을 수행하므로, 제 2 컬러필터층(134)의 두께는 제1 컬러필터층(132)의 두께보다 작을 수 있다. The thickness of the first
같은 서브 픽셀에 대응되는 제1 컬러필터층(132)과 제 2 컬러필터층(134)은 서로 같은 컬러일 수 있다. The first
제2 무기막(133)을 사이에 두고 배치된 제1 컬러필터층(132)과 제 2 컬러필터층(134)의 구성을 통해, 인접한 서브 픽셀 사이 영역에 별도의 블랙 매트릭스(BM) 없이도 측면광의 누설로 인한 혼색을 방지할 수 있다. 한편, 하부전극층(122)은 서브 픽셀들의 영역마다 구분되도록 형성된다. 하지만, 유기 발광층(123)이 서브 픽셀별로 구분되지 않고 표시영역을 모두 덮도록 형성된 경우, 유기 발광층(123)은 유기 발광다이오드(OLED)의 전류 누설(Leakage)을 야기하는 통로 역할을 하게 된다.Through the configuration of the first
제N서브 픽셀(SPn)은 개구율 향상과 더불어 유기발광다이오드(OLED)의 전류 누설을 낮추기 위해 제N서브 픽셀(SPn)의 내에 하부로 함몰된 패턴홀(LH)을 형성한다. 패턴홀(LH)은 제N서브 픽셀(SPn)의 외곽영역을 모두 둘러싸도록 폐곡선 형태(또는 직사각형 형태)로 형성된다. 패턴홀(LH)은 콘택홀(CH)과 함께 형성된다. 따라서, 패턴홀(LH)은 결국 서브 픽셀들의 경계영역을 둘러싸도록 형성된다.In the Nth sub-pixel SPn, a pattern hole LH recessed downward is formed in the Nth sub-pixel SPn in order to improve an aperture ratio and reduce current leakage of the organic light emitting diode OLED. The pattern hole LH is formed in a closed curve shape (or rectangular shape) so as to surround the entire outer area of the Nth sub-pixel SPn. The pattern hole LH is formed together with the contact hole CH. Accordingly, the pattern hole LH is eventually formed to surround the boundary area of the subpixels.
도 7에 도시된 바와 같이, 패턴홀(LH)은 하부기판(110a) 상에 위치하는 하부절연층(117)과 하부절연층(117) 상에 위치하는 평탄화층(118)을 모두 관통하는 깊이로 형성된다. 즉, 패턴홀(LH)은 트랜지스터부(TFTA)의 일부를 노출하도록 형성된다. 그러나 이는 하나의 예시일 뿐, 패턴홀(LH)은 하부절연층(117)을 관통하지 않고 하부절연층(117)의 일부를 노출하는 형태로 형성될 수도 있다.As shown in FIG. 7 , the pattern hole LH has a depth penetrating both the lower insulating
패턴홀(LH)의 내부에는 희생층(120), 유기 발광층(123) 및 상부전극층(124)이 모두 형성된다. 패턴홀(LH)은 크기가 작으면서 깊고 경사진 내부 구조를 갖는다. 이 때문에, 패턴홀(LH)의 내부에 형성된 층들은 패턴홀(LH)의 외부에 형성된 층들 대비 얇은 두께를 갖게 된다. 덧붙여, 희생층(120), 유기 발광층(123) 및 상부전극층(124)을 동일한 두께로 형성하더라도 패턴홀(LH)의 구조적 특징으로 인하여 패턴홀(LH)의 내부와 외부에서 각기 다른 두께를 가지며 형성된다.The
유기 발광층(123) 또는 유기 발광층(123) 및 상부전극층(124)은 패턴홀(LH)에 의해 얇은 두께를 갖는 영역을 가지므로 서브 픽셀들 간의 전류 누설(Leakage)을 야기하는 통로를 좁힐 수 있다. 그러므로 도 6과 같은 구조로 패턴홀(LH)을 형성하면 유기 발광다이오드의 전류 누설을 이전 대비 더욱 낮출 수 있게 된다.Since the organic
산화금속층(미도시) 및 제 1 무기막(131)은 상부전극층(124)의 단차(Profile)를 따라 형성될 수 있다. 제 1 컬러필터층(132)의 하면은 하부 구조에서 생겨난 단차(Profile)를 따라 형성될 수 있다. 제 1 컬러필터층(132)의 상면은 평탄한 형상을 가질 수 있다. 즉, 제1 컬러필터층(132)은 상부전극층, 희생층 및 패턴홀 등의 하부 구조에 의해, 위치에 따라 다른 두께를 가질 수 있다. 제2 컬러필터층(134)은 제1 컬러필터층(132)에 의해 평탄화된 이후 형성되기 때문에 전 영역에 걸쳐 동일한 두께를 가질 수 있다.The metal oxide layer (not shown) and the first
제1 컬러필터층(132)은 컨택홀 상부에서 하부기판을 향해 돌출하여 컨택홀 내부를 일부 채우는 제1 돌출부를 가질 수 있다. 제 1 컬러필터층은 패턴홀 상부에서 하부기판을 향해 돌출하여 패턴홀 내부를 일부 채우는 제 2 돌출부를 추가로 가질 수 있다.The first
유기발광층에서 발광되는 빛 중에서 인접한 서브픽셀의 영역으로 누설되는 빛은 제1 돌출부 또는 제2 돌출부를 통과하며 컬러필터를 통과한 것과 같이 일부 파장만 투과하도록 필터링되며, 광경로를 따라 인접한 서브픽셀의 제1 컬러필터층 혹은 제 2 컬러필터층을 지나며 완전히 상쇄될 수 있다. Among the light emitted from the organic light emitting layer, the light leaking to the adjacent sub-pixel area passes through the first protrusion or the second protrusion and is filtered to transmit only some wavelengths, as in the case of passing through a color filter. It can be completely offset by passing through the first color filter layer or the second color filter layer.
컨택홀 상부에 배치된 제1 돌출부 또는 패턴홀 상부에 배치된 제 1 돌출부는 각각 서브 픽셀간의 혼색을 방지하는 역할을 할 수 있다. The first protrusions disposed above the contact hole or the first protrusions disposed above the pattern hole may serve to prevent color mixing between subpixels.
도 8 (a)에 도시된 바와 같이, 본 발명의 실시예는 희생층(120) 상에 분리층(121)을 형성하고, 연결전극층(119)을 노출하도록 패터닝할 때 분리층(121)의 하부에 언더컷(Under-Cut)을 형성한다. 언더컷 구조에 의해 분리층(121)은 희생층(120) 대비 발광영역(EMA)의 내측을 향해 돌출된다. 희생층(120)은 언더컷 생성 시 제거된 끝단이 완만한 테이퍼 각도를 갖는다.As shown in FIG. 8 (a), in the embodiment of the present invention, when forming the
도 8 (b)에 도시된 바와 같이 하부전극층(122)을 형성한 이후 리프트 오프(Lift off) 공정을 통해 분리층(121)을 모두 제거한 후 유기 발광다이오드(OLED) 증착 공정을 완료하기 위해 유기 발광층(123) 및 상부전극층(124)을 형성한다.As shown in FIG. 8 (b), after the
도 8과 같이 언더컷(Under-Cut)을 갖는 분리층(121)을 기반으로 하부전극층(122)을 형성하면, 하부전극층(122)은 서브 픽셀들마다 셀프 얼라인(Self-Align)되며 연결전극층(119) 상에만 형성된다. 하부전극층(122)은 분리층(121)에 의해 희생층(120)과 인접하는 끝단(에지)의 테이퍼(Taper) 각도가 완만해진다. 하부전극층(122)은 분리층(121)의 구조로 인하여, 발광영역(EMA)을 정의하는 희생층(120)과 이격 배치된다. 즉, 희생층(120)의 끝단과 하부전극층(122)의 끝단은 완만한 정 테이퍼 형상을 갖는다.When the
그리고 콘택홀(CH)의 경사 구조로 인하여, 콘택홀(CH) 내부에 위치하는 유기 발광층(유기물)의 두께가 감소하게 되어 전류 누설 문제 또한 감소된다. 하부전극층(122) 끝단의 테이퍼 각도는 유기 발광다이오드의 전기적 특성과 관계하는데 이에 대한 설명은 이하에서 다룬다.In addition, due to the inclined structure of the contact hole CH, the thickness of the organic light emitting layer (organic material) located inside the contact hole CH is reduced, thereby reducing current leakage. The taper angle at the end of the
본 발명의 실시예를 위와 같이 형성하는 이유와 관련된 부연 설명을 하면 다음과 같다.A further explanation related to the reason for forming the embodiment of the present invention as described above is as follows.
도 9는 뱅크층에 대한 설계치와 공정치에 대한 실험 결과를 설명하기 위한 도면이며, 도 10은 종래 기술 대비 실시예의 개구율 비교를 위한 도면이고, 도 11은 애노드전극의 크기 및 애노드전극 끝단의 테이퍼 각도에 따른 전류량 변화에 대한 실험시료들을 나타낸 도면이며, 도 12 내지 도 14는 도 11의 실험시료별 전류량 변화를 나타낸 시뮬레이션 결과 그래프이다.9 is a view for explaining the experimental results for design values and process values for the bank layer, FIG. 10 is a view for comparing the aperture ratio of the prior art and the embodiment, and FIG. 11 is the size of the anode electrode and the taper angle of the tip of the
도 9 (a)는 설계치이고, 도 9 (b)는 공정치를 나타낸다. 도 9에 도시된 바와 같이, 유기기판(GLS) 상에 애노드전극(AN)을 이격 형성하고 이들 사이에 뱅크층(BNK)을 형성하였다. 이상적으로는 설계치와 공정치 간에 L1 = L3 그리고 L2 = L4는 아니더라도 L1 ≒ L3 그리고 L2 ≒ L4 정도의 편차가 나타나야한다.Fig. 9 (a) is a design value, and Fig. 9 (b) shows a process value. As shown in FIG. 9 , anode electrodes AN are spaced apart on the organic substrate GLS, and a bank layer BNK is formed therebetween. Ideally, there should be a deviation of L1 ≒ L3 and L2 ≒ L4, if not L1 = L3 and L2 = L4, between the design value and the process value.
그러나 실제 공정을 진행하면 L1 < L3 그리고 L2 < L4 정도의 편차가 발생하는 것처럼 설계치와 공정치 간에는 공정 편차가 존재한다. 이와 같은 문제로 인하여, 뱅크층 기반의 공정 방식은 서브 픽셀의 개구율을 향상하기 어려운 점이 많다.However, there is a process deviation between the design value and the process value, just as deviations of the order of L1 < L3 and L2 < L4 occur during the actual process. Due to this problem, it is difficult to improve the aperture ratio of the sub-pixel in the bank layer-based processing method.
이와 달리, 희생층과 분리층 기반의 공정 방식은 셀프 얼라인 방식으로 서브 픽셀마다 하부전극층을 분리형성(픽셀레이션)할 수 있기 때문에 뱅크층 기반의 공정 방식 대비 공정 편차 발생률이 낮고 픽셀레이션 측면에서도 우수한 점이 많다. 즉, 희생층과 분리층 기반의 공정 방식은 고해상도 구현 시 뱅크층 기반의 공정 방식보다 개구율을 향상하기 용이하다.In contrast, the process method based on the sacrificial layer and the separation layer has a lower rate of process deviation compared to the bank layer-based process method and is also There are many excellent points. That is, the process method based on the sacrificial layer and the separation layer is easier to improve the aperture ratio than the process method based on the bank layer when implementing a high resolution.
도 10의 (a)는 종래의 서브 픽셀 구조이고, 도 10의 (b)는 본 발명의 일 실시예에 따른 서브 픽셀 구조이다. 도 10에 도시된 바와 같이, 실시예는 희생층(120)과 분리층(121) 기반의 구조(b)를 채택함과 더불어 콘택홀(CH)의 위치를 서브 픽셀들의 경계영역으로 변경한다. 그 결과, 실시예는 종래 제안된 뱅크층(BNK) 기반(a)의 구조 대비 발광영역(EMA)의 크기를 더욱 향상할 수 있는 이점을 얻었다.10(a) shows a conventional sub-pixel structure, and FIG. 10(b) shows a sub-pixel structure according to an embodiment of the present invention. As shown in FIG. 10 , the embodiment adopts the structure (b) based on the
이처럼, 실시예는 픽셀레이션의 용이성과 함께 기존에 콘택홀이 차지하던 영역까지 발광영역으로 사용할 수 있는 구조를 갖기 때문에 발광영역(EMA)의 크기를 더욱 향상할 수 있게 된다.As such, the embodiment can further improve the size of the light emitting area EMA because it has a structure that can be used as a light emitting area up to the area previously occupied by contact holes along with ease of pixelation.
이와 더불어, 실시예는 희생층 및 분리층에 의해 마련된 언더컷 구조를 기반으로 하부전극층의 크기 및 하부전극층 끝단의 테이퍼 각도 조절이 가능하다. 이와 관련된 실험시료를 소개하면 다음과 같다. 다만, 이하에 소개되는 실험은 애노드전극, 유기 발광층 및 캐소드전극만 포함하는 수동형(구동 트랜지스터 등이 생략된 구조) 유기 발광다이오드를 기반으로 하였음을 참조한다.In addition, in the embodiment, the size of the lower electrode layer and the taper angle of the end of the lower electrode layer can be adjusted based on the undercut structure provided by the sacrificial layer and the separation layer. The related experimental samples are introduced as follows. However, it should be noted that the experiment introduced below was based on a passive (structure in which a driving transistor or the like is omitted) organic light emitting diode including only an anode electrode, an organic light emitting layer, and a cathode electrode.
도 11에 도시된 실험시료들(a 내지 c)은 수동형 유기 발광다이오드로서, 유리기판 혹은 실리콘 기판(GLS) 상에 위치하는 애노드전극(AN), 유기 발광층(EML) 및 캐소드전극(CA)을 포함하는 한다. 도 11의 실험시료들(a 내지 c)은 애노드전극(AN)의 크기 및 애노드전극(AN) 끝단의 테이퍼 각도에 따른 전류량 변화를 알아보기 위해 사용된 구조를 간략히 도시한 것이다.Experimental samples (a to c) shown in FIG. 11 are passive organic light emitting diodes, and include an anode electrode (AN), an organic light emitting layer (EML), and a cathode electrode (CA) positioned on a glass substrate or silicon substrate (GLS). should include Experimental samples (a to c) in FIG. 11 briefly show the structure used to find out the change in the amount of current according to the size of the anode electrode (AN) and the taper angle of the tip of the anode electrode (AN).
실험시료들(a 내지 c)의 애노드전극(AN)의 폭은 L1 > L2 > L3 관계를 갖는다. 도면에서는 실험시료들(a 내지 c)을 3개만 도시하였다. 그러나 하나의 실험시료당 애노드전극(AN) 끝단의 테이퍼 각도가 다른 4개의 시료를 더 포함한다. 이때, 애노드전극(AN)의 끝단 테이퍼 각도는 10°, 30°, 45°, 90°로 각각 제작되었다. 그리고 이들의 실험시료별 전류량 변화 시뮬레이션 결과는 도 12 내지 도 14에 도시된 바와 같다.The widths of the anode electrodes AN of the experimental samples (a to c) have a relation of L1 > L2 > L3. In the drawing, only three experimental samples (a to c) are shown. However, four more samples with different taper angles at the tip of the anode electrode (AN) were included per one experimental sample. At this time, the tip taper angles of the anode electrode AN were manufactured as 10°, 30°, 45°, and 90°, respectively. And the current amount change simulation results for each experimental sample are as shown in FIGS. 12 to 14 .
실험시료들의 결과에 따르면 애노드전극(AN)의 끝단 테이퍼 각도는 10°~ 45°를 갖는 것이 유기 발광다이오드의 전기적 특성 향상에 좋은 결과를 나타냈다. 그러므로 애노드전극(AN)의 끝단은 정 테이퍼 형상을 갖되, 테이퍼 각도가 45°를 넘지 않는 수준으로 형성하는 것이 바람직하다.According to the results of the experimental samples, having the taper angle at the tip of the anode electrode (AN) in the range of 10° to 45° showed good results in improving the electrical characteristics of the organic light emitting diode. Therefore, it is preferable that the tip of the anode electrode AN has a regular taper shape, but the taper angle does not exceed 45°.
실시예는 하부전극층의 크기 및 하부전극층 끝단의 테이퍼 각도 조절이 가능하다. 따라서, 실시예의 구조와 위의 실험예를 참고하면, 하부전극층의 크기 및 하부전극층 끝단의 테이퍼 각도를 최적화하여 유기 발광다이오드의 전기적 특성 또한 향상 가능할 수 있다.In the embodiment, the size of the lower electrode layer and the taper angle of the end of the lower electrode layer can be adjusted. Therefore, referring to the structure of the embodiment and the above experimental example, the electrical characteristics of the organic light emitting diode may also be improved by optimizing the size of the lower electrode layer and the taper angle of the tip of the lower electrode layer.
도 15는 본 발명의 실시예에 따른 콘택홀의 평면도 및 단면 사진이고, 도 16은 다른 실시예에 따른 연결전극층과 하부전극층 간의 중첩도를 나타낸 예시도이다.15 is a plan view and cross-sectional photograph of a contact hole according to an embodiment of the present invention, and FIG. 16 is an exemplary view showing an overlapping view between a connection electrode layer and a lower electrode layer according to another embodiment.
실시예는 구조적 특성상 콘택홀 내에 위치하는 유기 발광층의 두께 감소가 가능하므로 전류 누설 가능성 또한 낮출 수 있는데, 이를 증명하는 구조도는 도 15에 도시된 콘택홀(CH)과 그 주변의 사진을 참조하면 더욱 명확해질 것이다. 또한, 실시예는 연결전극층과 하부전극층 간의 접촉 시 필요한 중첩영역 또한 조절할 수 있는데, 이는 도 16을 참조하면 더욱 명확해질 것이다.In the embodiment, the thickness of the organic light emitting layer located in the contact hole can be reduced due to its structural characteristics, so the possibility of current leakage can also be reduced. It will become clear. In addition, the embodiment can also adjust the overlapping area required for contact between the connection electrode layer and the lower electrode layer, which will become clearer with reference to FIG. 16 .
도 16 (a)는 연결전극층(119)과 하부전극층(122)이 일부만 중첩(OVR)하는 접촉 구조를 나타낸 것이다. 그리고 도 16 (b)는 연결전극층(119)과 하부전극층(122)이 절반만 중첩(OVR)하는 접촉 구조를 나타낸 것이다. 그리고 도 16 (c)는 연결전극층(119)과 하부전극층(122)이 모두 중첩(OVR)하는 접촉 구조를 나타낸 것이다.16 (a) shows a contact structure in which the
연결전극층(119)과 하부전극층(122) 간의 중첩(OVR) 관계는 설계 시 사용되는 전극층 재료의 전기적 및 광학적 특성에 따라 달라질 수 있다. 도 16 (c)와 같은 구조는 다른 구조들 대비 접촉저항을 더 줄일 수 있게 됨은 물론 평탄도 향상 측면에서도 유리하다.An overlapping (OVR) relationship between the
이하, 실시예에 따른 제조방법을 설명하면 다음과 같다. 다만, 패턴홀 부분은 콘택홀과 동일한 공정에 의해 형성될 수 있는바 이 부분은 생략하는 대신 도 7의 설명을 참고한다.Hereinafter, the manufacturing method according to the embodiment will be described. However, since the pattern hole portion may be formed by the same process as the contact hole, the description of FIG. 7 is referred to instead of omitting this portion.
도 17 내지 도 22는 본 발명의 실시예에 따른 유기전계발광표시장치의 구현을 위한 서브 픽셀의 개략적인 공정단면도이다.17 to 22 are schematic process cross-sectional views of sub-pixels for implementing an organic light emitting display device according to an embodiment of the present invention.
도 17에 도시된 바와 같이, 하부기판(110a) 상에 구동 트랜지스터 등을 포함하는 트랜지스터부(TFTA)를 형성한다. 트랜지스터부(TFTA) 상에 하부절연층(117)을 형성한다. 하부절연층(117) 상에 평탄화층(118)을 형성하고, 구동 트랜지스터의 전극층(116)의 일부가 노출되도록 식각하여 콘택홀(CH)을 형성한다.As shown in FIG. 17 , a transistor unit TFT including a driving transistor and the like is formed on the
평탄화층(118) 상에 연결전극층(119)을 형성한다. 이때, 연결전극층(119)이 평탄화층(118)의 상부 표면에 위치하면서 콘택홀(CH)의 내부에 위치하는 구동 트랜지스터의 전극층(116)에 연결되도록 패터닝한다. 이로 인하여, 연결전극층(119)은 콘택홀(CH)과 발광영역(EMA)에 대응하여 위치하게 된다. 평탄화층(118) 상에 희생층(120)을 형성한다. 희생층(120)은 연결전극층(119)을 덮으며 평탄화층(118) 상에 형성된다.A
도 18에 도시된 바와 같이, 희생층(120) 상에 분리층(121)을 형성하고, 발광영역(EMA)으로 정의할 영역을 노출시키 위한 식각 공정을 진행한다. 도 19에 도시된 바와 같이, 식각 공정에 의해 분리층(121)의 하부에는 언더컷(UC)이 형성된다. 분리층(121)의 하부에 언더컷(UC)을 마련하기 위해 제거되는 부분은 희생층(120)이다. 희생층(120)은 발광영역(EMA)보다 더 광범위하게 연결전극층(119)을 노출하도록 분리층(121)의 내측으로 인입된다.As shown in FIG. 18 , the
도 20에 도시된 바와 같이, 분리층(121) 상에 하부전극층(122)을 형성한다. 하부전극층(122)은 분리층(121)에 의해 서브 픽셀마다 분리형성(픽셀레이션)된다. 하부전극층(122)은 발광영역(EMA)에 대응되는 영역만 차지하며 연결전극층(119) 상에 형성된다.As shown in FIG. 20 , a
도 21에 도시된 바와 같이, 분리층(121)을 제거한다. 분리층(121)은 리프트 오프(Lift off) 공정을 통해 제거될 수 있으나 이에 한정되지 않는다. 분리층(121)이 제거됨에 따라 하부기판(110a)의 최 상층에는 희생층(120)과 하부전극층(122)이 노출된다.As shown in FIG. 21, the
도 22에 도시된 바와 같이, 희생층(120) 및 하부전극층(122) 상에 유기 발광층(123)을 형성한다. 유기 발광층(123)은 하부기판(110a)의 표시영역을 모두 덮도록 형성된다. 유기 발광층(123)은 발광층과 기능층(정공주입층, 정공수송층, 전자수송층, 전자주입층 등) 또는 발광층, 기능층 및 전하 생성층을 포함하는 구조로 형성된다. 유기 발광층(123) 상에 상부전극층(124)을 형성한다. 상부전극층(124)은 유기 발광층(123)을 모두 덮도록 형성된다.As shown in FIG. 22 , an
이상 본 발명은 하부전극층(122)의 셀프 얼라인이 가능한 뱅크리스 구조 및 서브 픽셀 영역의 외곽에 배치된 콘택홀 구조를 기반으로 발광다이오드의 전류 누설(Leakage)을 낮추면서 개구율을 향상할 수 있는 효과가 있다. 또한, 본 발명은 초고해상도 구현에 적합하도록 고개구율을 가지면서 우수한 전기적 특성을 나타낼 수 있는 구조를 제공하는 효과가 있다.As described above, the present invention is based on the bankless structure of the
도 23에 도시된 바와 같이, 상부전극층(124)의 상부에 봉지층(130)을 형성한다. 봉지층(130)의 형성 단계는 상부전극층(124)의 단차(Profile)를 따라 상부 전극층(124)에 접하는 산화금속층 및 제1 무기막(131)을 형성하는 단계, 제1 무기막(131) 상부에 제1 컬러필터층(132)을 형성하는 단계, 제1 컬러필터층(132) 상부에 제2 무기막(133)을 형성하는 단계, 제2 무기막(133) 상부에 제2 컬러필터층(134)을 형성하는 단계, 제2 컬러필터층(134) 상부에 제3 무기막(135)을 형성하는 단계를 포함한다.As shown in FIG. 23 , an
제 1 컬러필터층(132)의 하면은 하부 구조에서 생겨난 단차(Profile)를 따라 형성될 수 있다. 제 1 컬러필터층(132)의 상면은 평탄한 형상을 가질 수 있다. 즉, 제1 컬러필터층(132)은 상부전극층(124), 희생층(120) 및 패턴홀(LH) 등의 하부 구조에 의해, 위치에 따라 다른 두께를 가질 수 있다.The lower surface of the first
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described with reference to the accompanying drawings, the above-described technical configuration of the present invention can be changed into other specific forms by those skilled in the art without changing the technical spirit or essential features of the present invention. It will be appreciated that this can be implemented. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. In addition, the scope of the present invention is indicated by the claims to be described later rather than the above detailed description. In addition, all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention.
TFTA: 트랜지스터부 OLED: 유기 발광다이오드
CH: 콘택홀 117: 하부절연층
118: 평탄화층 119: 연결전극층
120: 희생층 121: 분리층
122: 하부전극층 123: 유기 발광층
124: 상부전극층TFTA: transistor part OLED: organic light emitting diode
CH: contact hole 117: lower insulating layer
118: planarization layer 119: connection electrode layer
120: sacrificial layer 121: separation layer
122: lower electrode layer 123: organic light emitting layer
124: upper electrode layer
Claims (12)
상기 트랜지스터부 상의 하부절연층;,
상기 하부절연층 상에 위치하고 상기 트랜지스터부의 전극을 일부 노출하는 콘택홀을 갖는 평탄화층;
상기 평탄화층의 상부 표면과 상기 콘택홀에 위치하는 연결전극층;
상기 평탄화층의 상부 표면에서 상기 연결전극층의 일부를 노출하며 발광영역을 정의하는 희생층;
상기 희생층을 통해 노출된 상기 연결전극층 상에 위치하고 상기 희생층과 이격된 하부전극층;
상기 희생층 및 상기 하부전극층 상의 유기 발광층;
상기 유기 발광층 상의 상부전극층 및
상기 상부전극층 상의 봉지층을 포함하고
상기 봉지층은 제1 무기막, 제1 컬러필터층, 제2 무기막, 제2 컬러필터층, 제3 무기막을 포함하고,
상기 제1 컬러필터층과 상기 제2 컬러필터층은 중첩되며 서로 같은 컬러로 구비된 전계발광표시장치.a transistor unit on the lower substrate;
a lower insulating layer on the transistor unit;
a planarization layer disposed on the lower insulating layer and having a contact hole partially exposing an electrode of the transistor unit;
a connection electrode layer positioned on an upper surface of the planarization layer and the contact hole;
a sacrificial layer exposing a portion of the connection electrode layer on the upper surface of the planarization layer and defining a light emitting region;
a lower electrode layer positioned on the connection electrode layer exposed through the sacrificial layer and spaced apart from the sacrificial layer;
an organic light emitting layer on the sacrificial layer and the lower electrode layer;
An upper electrode layer on the organic light emitting layer and
Including an encapsulation layer on the upper electrode layer,
The encapsulation layer includes a first inorganic film, a first color filter layer, a second inorganic film, a second color filter layer, and a third inorganic film,
The first color filter layer and the second color filter layer overlap each other and have the same color as each other.
상기 하부전극층의 끝단은 정 테이퍼 형상을 갖는 전계발광표시장치.According to claim 1,
An end of the lower electrode layer has a positive taper shape.
상기 하부전극층의 끝단은
상기 희생층의 끝단과 서로 마주보는 형상을 가지는 전계발광표시장치. According to claim 1,
The end of the lower electrode layer is
An electroluminescence display device having a shape facing an end of the sacrificial layer.
상기 하부전극층의 끝단은
상기 희생층의 끝단과 서로 이격하여 배치된 전계발광표시장치.According to claim 1,
The end of the lower electrode layer is
An electroluminescent display device disposed to be spaced apart from an end of the sacrificial layer.
상기 콘택홀은
상기 트랜지스터부의 전극과 상기 하부전극층 간의 전기적 연결을 돕는 통로를 제공하는 전계발광표시장치.According to claim 1,
The contact hole is
An electroluminescent display device providing a passage for electrical connection between electrodes of the transistor unit and the lower electrode layer.
상기 평탄화층은
상기 하부전극층이 형성되지 않은 외곽영역을 모두 둘러싸도록 폐곡선 형태로 형성된 패턴홀을 더 포함하는 전계발광표시장치.According to claim 1,
The planarization layer is
The electroluminescent display device further comprises a pattern hole formed in a closed curve shape to surround all of the outer area where the lower electrode layer is not formed.
상기 패턴홀은
그 내부에 상기희생층, 상기 유기 발광층 및 상기 상부전극층이 위치하고,
상기 패턴홀 내부에 위치하는 상기희생층, 상기 유기 발광층 및 상기 상부전극층의 두께는 상기 평탄화층의 상부 표면에 위치하는 상기 희생층, 상기 유기 발광층 및 상기 상부전극층의 두께보다 얇은 전계발광표시장치.According to claim 6,
The pattern hole
The sacrificial layer, the organic light emitting layer and the upper electrode layer are located therein,
The sacrificial layer, the organic light emitting layer, and the upper electrode layer positioned inside the pattern hole are thinner than the sacrificial layer, the organic light emitting layer, and the upper electrode layer positioned on the upper surface of the planarization layer.
상기 제1 컬러필터층은 상기 제2 컬러필터층보다 큰 두께를 가지는 전계발광표시장치. According to claim 1,
The first color filter layer has a greater thickness than the second color filter layer.
상기 제 1 컬러필터층은
상기 콘택홀 상부에서 하부 기판을 향하여 돌출한 제1 돌출부; 및
상기 패턴홀 상부에서 하부 기판을 향하여 돌출한 제 2돌출부를 가지는 전계발광표시장치. According to claim 6,
The first color filter layer is
a first protrusion protruding from an upper portion of the contact hole toward a lower substrate; and
An electroluminescence display having a second protrusion protruding from an upper portion of the pattern hole toward a lower substrate.
상기 제 2 돌출부의 높이는 상기 제 1 돌출부의 높이보다 높은 전계발광표시장치.According to claim 9
The height of the second protrusion is higher than that of the first protrusion.
상기 제 1 컬러필터층의 굴절률과 제 2 무기막의 굴절률 차이가 0.1 이하인 전계발광표시장치.According to claim 1
The electroluminescent display device wherein the difference between the refractive index of the first color filter layer and the refractive index of the second inorganic film is 0.1 or less.
상기 하부절연층 상에 상기 트랜지스터부의 전극을 일부 노출하는 콘택홀을 갖는 평탄화층을 형성하는 단계;
상기 평탄화층의 상부 표면과 상기 콘택홀에 위치하고, 상기 트랜지스터부의 전극과 발광다이오드의 전극을 전기적으로 연결하는 연결전극층을 형성하는 단계;
상기 평탄화층 상에 상기 연결전극층을 덮는 희생층을 형성하는 단계;
상기 희생층 상에 분리층을 형성하고, 상기 분리층과 상기 희생층의 일부를 제거하여 상기 연결전극층을 노출하는 단계;
상기 분리층 및 상기 노출된 연결전극층 상에 하부전극층을 형성하는 단계;
상기 희생층 및 상기 하부전극층이 노출되도록 상기 분리층을 제거하는 단계;
상기 희생층 및 상기 하부전극층 상에 유기 발광층을 형성하는 단계;
상기 유기 발광층 상에 상부전극층을 형성하는 단계; 및
상기 상부전극층의 상부에 봉지층을 형성하는 단계를 포함하고,
상기 봉지층의 형성 단계는
상기 상부전극층의 단차(Profile)를 따라 상기 상부 전극층에 접하는 산화금속층 및 제1 무기막을 형성하는 단계;
상기 제1 무기막 상부에 제1 컬러필터층을 형성하는 단계;
상기 제1 컬러필터층 상부에 제2 무기막을 형성하는 단계;
상기 제2 무기막 상부에 제2 컬러필터층을 형성하는 단계; 및
상기 제2 컬러필터층 상부에 제3 무기막을 형성하는 단계를 포함하고,
상기 제1 컬러필터층과 상기 제2 컬러필터층은 중첩되며 서로 같은 컬러로 구비된 전계발광표시장치의 제조방법.forming a lower insulating layer on the transistor unit;
forming a planarization layer having a contact hole partially exposing an electrode of the transistor unit on the lower insulating layer;
forming a connection electrode layer disposed on an upper surface of the planarization layer and the contact hole and electrically connecting an electrode of the transistor unit and an electrode of the light emitting diode;
forming a sacrificial layer covering the connection electrode layer on the planarization layer;
forming a separation layer on the sacrificial layer and exposing the connection electrode layer by removing portions of the separation layer and the sacrificial layer;
forming a lower electrode layer on the separation layer and the exposed connection electrode layer;
removing the separation layer to expose the sacrificial layer and the lower electrode layer;
forming an organic light emitting layer on the sacrificial layer and the lower electrode layer;
forming an upper electrode layer on the organic light emitting layer; and
Forming an encapsulation layer on top of the upper electrode layer,
Formation of the encapsulation layer
forming a metal oxide layer and a first inorganic film in contact with the upper electrode layer along a profile of the upper electrode layer;
forming a first color filter layer on the first inorganic layer;
forming a second inorganic layer on the first color filter layer;
forming a second color filter layer on the second inorganic layer; and
Forming a third inorganic layer on the second color filter layer;
wherein the first color filter layer and the second color filter layer overlap each other and have the same color as each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180103536A KR102573550B1 (en) | 2018-08-31 | 2018-08-31 | Light Emitting Display Device and Manufacturing Method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180103536A KR102573550B1 (en) | 2018-08-31 | 2018-08-31 | Light Emitting Display Device and Manufacturing Method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200025724A KR20200025724A (en) | 2020-03-10 |
| KR102573550B1 true KR102573550B1 (en) | 2023-08-31 |
Family
ID=69800572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180103536A KR102573550B1 (en) | 2018-08-31 | 2018-08-31 | Light Emitting Display Device and Manufacturing Method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102573550B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180180920A1 (en) * | 2016-08-19 | 2018-06-28 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and liquid crystal display apparatus |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101310917B1 (en) * | 2008-07-17 | 2013-09-25 | 엘지디스플레이 주식회사 | Organic Light Emitting Display and Manufacturing Method of the same |
| KR101676770B1 (en) * | 2014-10-22 | 2016-11-17 | 삼성디스플레이 주식회사 | Liquid crystal display and method of manufacturing the same |
| KR101723880B1 (en) * | 2015-08-31 | 2017-04-07 | 엘지디스플레이 주식회사 | Organic Light Emitting Diode Display Device And Method Of Fabricating Organic Light Emitting Diode Display Device |
| KR102512274B1 (en) * | 2016-08-12 | 2023-03-22 | 삼성디스플레이 주식회사 | Organic light emitting display device |
| KR102626690B1 (en) * | 2016-09-30 | 2024-01-17 | 엘지디스플레이 주식회사 | Display device, method for manufacturing the same, and head mounted display including the same |
| KR20180047559A (en) * | 2016-10-31 | 2018-05-10 | 엘지디스플레이 주식회사 | Organic light emitting display device |
| KR102662681B1 (en) * | 2016-12-26 | 2024-04-30 | 엘지디스플레이 주식회사 | Display device with integrated touch screen and method for fabricating the same |
-
2018
- 2018-08-31 KR KR1020180103536A patent/KR102573550B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180180920A1 (en) * | 2016-08-19 | 2018-06-28 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and liquid crystal display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200025724A (en) | 2020-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6731997B2 (en) | OLED display | |
| US9543368B2 (en) | OLED array substrate having black matrix, manufacturing method and display device thereof | |
| US11063096B2 (en) | Organic light emitting diode display device | |
| US20200321409A1 (en) | Display panel, display device and method for driving display panel | |
| CN110010644B (en) | Light emitting display device and method of manufacturing the same | |
| US10692958B2 (en) | Organic light emitting diode display | |
| KR102468861B1 (en) | Light Emitting Display Device | |
| US11264585B2 (en) | Flexible display device with improved packaging structure and manufacturing method thereof | |
| KR20140083557A (en) | Organic light emitting display and manufacturing method thereof | |
| EP3462514B1 (en) | Electroluminescent display device | |
| JP6680855B2 (en) | Display panel and OLED display | |
| KR102374753B1 (en) | Light Emitting Display Device and Manufacturing Method thereof | |
| KR102511045B1 (en) | Light Emitting Display Device | |
| TWI755199B (en) | Display device | |
| KR102393788B1 (en) | Organic light emitting display device | |
| KR102573550B1 (en) | Light Emitting Display Device and Manufacturing Method thereof | |
| US20220208906A1 (en) | Display device and method of manufacturing same | |
| KR102409120B1 (en) | Organic light emitting display device | |
| KR101948897B1 (en) | Organic light emitting display device and method for manufacturing the same | |
| KR20220061522A (en) | Display apparatus and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |