KR102568516B1 - Array Substrate For Display Device And Method Of Fabricating The Same - Google Patents
Array Substrate For Display Device And Method Of Fabricating The Same Download PDFInfo
- Publication number
- KR102568516B1 KR102568516B1 KR1020160056903A KR20160056903A KR102568516B1 KR 102568516 B1 KR102568516 B1 KR 102568516B1 KR 1020160056903 A KR1020160056903 A KR 1020160056903A KR 20160056903 A KR20160056903 A KR 20160056903A KR 102568516 B1 KR102568516 B1 KR 102568516B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- thin film
- film transistor
- source electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은, 기판 상부에 배치되고 서로 이격되는 소스전극 및 드레인전극과, 소스전극 및 드레인전극과 동일층, 동일물질로 이루어지는 차광층과, 소스전극, 드레인전극 및 차광층 상부에 배치되는 층간절연층과, 층간절연층 상부에 배치되고 소스전극 및 드레인전극에 양단부가 연결되는 액티브층과, 액티브층 상부에 순차적으로 배치되는 게이트절연층 및 게이트전극과, 게이트전극 상부에 순차적으로 배치되는 보호층 및 평탄화층을 포함하는 표시장치용 어레이기판을 제공한다. 소스전극 및 드레인전극을 액티브층 하부에 형성하고, 소스전극 및 드레인전극과 동일층, 동일물질로 이루어지는 차광층을 구동 박막트랜지스터 하부에 선택적으로 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되고 박막트랜지스터의 오동작이 방지된다. In the present invention, a source electrode and a drain electrode disposed on a substrate and spaced apart from each other, a light shielding layer made of the same material and the same layer as the source electrode and the drain electrode, and an interlayer insulation disposed on the source electrode, the drain electrode, and the light shielding layer layer, an active layer disposed on the interlayer insulating layer and having both ends connected to the source electrode and the drain electrode, a gate insulating layer and a gate electrode sequentially disposed on the active layer, and a protective layer sequentially disposed on the gate electrode and a planarization layer. By forming the source electrode and the drain electrode under the active layer, and selectively forming a light blocking layer made of the same material and on the same layer as the source and drain electrode under the driving thin film transistor, the manufacturing process is simplified and the manufacturing time is reduced. Cost is reduced and malfunction of the thin film transistor is prevented.
Description
본 발명은 표시장치에 관한 것으로, 특히 소스전극 및 드레인전극과 동일층, 동일물질로 이루어지는 차광층이 구동 박막트랜지스터 하부에 선택적으로 형성되는 표시장치용 어레이기판 및 그 제조방법에 관한 것이다.The present invention relates to a display device, and more particularly, to an array substrate for a display device in which a light blocking layer made of the same material as and on the same layer as a source electrode and a drain electrode is selectively formed under a driving thin film transistor, and a manufacturing method thereof.
평판표시장치(flat panel display: FPD) 중 하나인 유기발광다이오드(organic light emitting diode: OLED) 표시장치는 높은 휘도와 낮은 동작 전압 특성을 갖는다. An organic light emitting diode (OLED) display device, which is one of flat panel displays (FPDs), has characteristics of high luminance and low operating voltage.
그리고, 스스로 빛을 내는 자체 발광형이기 때문에 대조비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(micro second) 정도로 동화상 구현이 쉽고, 시야각의 제한이 없으며 저온에서도 안정적이고, 직류 5 내지 15V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.In addition, since it is a self-luminous type that emits light by itself, the contrast ratio is large, it is possible to implement an ultra-thin display, and the response time is about a few microseconds, so it is easy to implement a moving picture, and there is no limit to the viewing angle, and even at low temperatures. Since it is stable and driven with a low voltage of 5 to 15V DC, it is easy to manufacture and design a driving circuit.
또한, 유기발광다이오드 표시장치의 제조공정은 증착(deposition) 및 인캡슐레이션(encapsulation)이 전부라고 할 수 있기 때문에, 제조공정이 매우 단순하다. In addition, since the manufacturing process of the organic light emitting diode display device can be said to be all of deposition and encapsulation, the manufacturing process is very simple.
이러한 유기발광다이오드 표시장치의 각 화소영역에는 스위칭 박막트랜지스터, 구동 박막트랜지스터, 센싱 박막트랜지스터 등 다수의 박막트랜지스터가 형성되는데, 이를 도면을 참조하여 설명한다.A plurality of thin film transistors such as a switching thin film transistor, a driving thin film transistor, and a sensing thin film transistor are formed in each pixel area of the organic light emitting diode display, which will be described with reference to the drawings.
도 1은 종래의 유기발광다이오드 표시장치의 어레이기판을 도시한 단면도이다.1 is a cross-sectional view showing an array substrate of a conventional organic light emitting diode display device.
도 1에 도시한 바와 같이, 종래의 유기발광다이오드 표시장치용 어레이기판(10)은, 기판(20)과, 기판(20) 상부에 형성되는 스위칭 박막트랜지스터(Tsw) 및 구동 박막트랜지스터(Tdr)와, 구동 박막트랜지스터(Tdr)에 연결되는 발광다이오드(Del)를 포함한다.As shown in FIG. 1, a
구체적으로, 기판(20) 상부의 각 화소영역(P)에는 차광층(22)이 형성되고, 차광층(22) 상부의 제1기판(20) 전면에는 버퍼층(24)이 형성된다. Specifically, a
차광층(22)에 대응되는 버퍼층(24) 상부에는 액티브층(26)이 형성되고, 액티브층(26) 상부에는 게이트절연층(28)이 형성된다.An
액티브층(26)에 대응되는 게이트절연층(28) 상부에는 게이트전극(30)이 형성되고, 게이트전극(30) 상부의 기판(20) 전면에는 층간절연층(32)이 형성되는데, 층간절연층(32)은 액티브층(26)의 양단부를 노출하는 콘택홀을 갖는다. A
액티브층(26)의 양단부에 대응되는 층간절연층(32) 상부에는 서로 이격되는 소스전극(34) 및 드레인전극(36)이 형성되는데, 소스전극(34) 및 드레인전극(36)은 각각 층간절연층(32)의 콘택홀을 통하여 액티브층(26)의 양단부에 연결된다.A
여기서, 액티브층(26), 게이트전극(30), 소스전극(34) 및 드레인전극(36)은 구동 박막트랜지스터(thin film transistor: TFT)(Tdr)를 구성하고, 차광층(22)은 구동 박막트랜지스터(Tdr)의 액티브층(26)으로 입사되는 빛을 차단하는 역할을 한다.Here, the
한편, 각 화소영역(P)에는 구동 박막트랜지스터(Tdr)에 연결되는 스위칭 박막트랜지스터(Tsw)가 형성되는데, 스위칭 박막트랜지스터(Tsw)는 차광층(22)을 제외하고 구동 박막트랜지스터(Tdr)와 동일한 구조를 가질 수 있다. Meanwhile, a switching thin film transistor (Tsw) connected to the driving thin film transistor (Tdr) is formed in each pixel region (P). may have the same structure.
소스전극(34) 및 드레인전극(36) 상부의 기판(20) 전면에는 보호층(38)이 형성되고, 보호층(38) 상부의 기판(20) 전면에는 평탄화층(40)이 형성되는데, 보호층(38)은 소스전극(34)을 노출하는 콘택홀을 갖고, 평탄화층(40)은 보호층(38)의 콘택홀 및 소스전극(34)을 노출하는 개구부를 갖는다.A
도시하지는 않았지만, 보호층(38) 및 평탄화층(40) 사이에는 각 화소영역(P)에 대응되는 적, 녹, 청 컬러필터를 포함하는 컬러필터층이 형성될 수도 있다.Although not shown, a color filter layer including red, green, and blue color filters corresponding to each pixel region P may be formed between the
평탄화층(40) 상부에는 제1전극(42)이 형성되는데, 제1전극(42)은 보호층(38) 및 평탄화층(40)의 콘택홀을 통하여 소스전극(34)에 연결된다. A
제1전극(42) 상부에는 뱅크층(44)이 형성되는데, 뱅크층(44)은 제1전극(42) 가장자리부를 덮고 제1전극(42)의 중앙부를 노출하는 개구부를 갖는다. A
개구부를 통하여 노출되는 제1전극(42) 상부에는 발광층(46)이 형성되고, 발광층(46) 상부의 기판(20) 전면에는 제2전극(50)이 형성된다. A
제1전극(42), 발광층(46) 및 제2전극(48)은 발광다이오드(Del)를 구성한다. The
이러한 유기발광다이오드 표시장치용 어레이기판(10)은, 차광층(22) 형성을 위한 제1마스크공정, 액티브층(26) 형성을 위한 제2마스크공정, 게이트층(30) 형성을 위한 제3마스크공정, 층간절연층(32)의 콘택홀 형성을 위한 제4마스크공정, 소스전극(34) 및 드레인전극(36) 형성을 위한 제5마스크공정, 보호층(38)의 콘택홀 형성을 위한 제6마스크공정, 평탄화층(40)의 개구부 형성을 위한 제7마스크공정, 제1전극(42) 형성을 위한 제8마스크공정, 뱅크층(44)의 개구부 형성을 위한 제9마스크공정의 총 9개의 마스크공정을 통하여 제조되며, 적, 녹, 청 컬러필터를 포함하는 컬러필터층을 형성할 경우 총 12개의 마스크공정을 통하여 제조된다.The
따라서, 증착 및 노광식각 공정이 과다하여 유기발광다이오드 표시장치용 어레이기판(10)의 제조공정이 복잡하고, 제조시간 및 제조비용이 증가하는 문제가 있다. Therefore, there are problems in that the manufacturing process of the
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 차광층과 액티브층을 하나의 마스크공정을 통하여 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되는 표시장치용 어레이기판 및 그 제조방법을 제공하는 것을 목적으로 한다. The present invention has been proposed to solve these problems, and by forming a light blocking layer and an active layer through a single mask process, a manufacturing process is simplified, manufacturing time is reduced and manufacturing cost is reduced, and an array substrate for a display device and the same It is an object of the present invention to provide a manufacturing method.
그리고, 본 발명은, 소스전극 및 드레인전극을 액티브층 하부에 형성하고, 소스전극 및 드레인전극과 동일층, 동일물질로 이루어지는 차광층을 구동 박막트랜지스터 하부에 선택적으로 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되고 박막트랜지스터의 오동작이 방지되는 표시장치용 어레이기판 및 그 제조방법을 제공하는 것을 다른 목적으로 한다. In the present invention, the manufacturing process is simplified by forming a source electrode and a drain electrode under the active layer, and selectively forming a light blocking layer made of the same material and the same layer as the source and drain electrodes under the driving thin film transistor. Another object is to provide an array substrate for a display device and a method for manufacturing the same, in which manufacturing time is reduced, manufacturing cost is reduced, and malfunction of a thin film transistor is prevented.
위와 같은 과제의 해결을 위해, 본 발명은, 기판과, 상기 기판 상부에 배치되고 서로 이격되는 소스전극 및 드레인전극과, 상기 소스전극 및 상기 드레인전극과 동일층, 동일물질로 이루어지는 차광층과, 상기 소스전극, 상기 드레인전극 및 상기 차광층 상부에 배치되는 층간절연층과, 상기 층간절연층 상부에 배치되고 상기 소스전극 및 상기 드레인전극에 양단부가 연결되는 액티브층과, 상기 액티브층 상부에 순차적으로 배치되는 게이트절연층 및 게이트전극과, 상기 게이트전극 상부에 순차적으로 배치되는 보호층 및 평탄화층을 포함하는 표시장치용 어레이기판을 제공한다. In order to solve the above problems, the present invention, a substrate, a source electrode and a drain electrode disposed on the substrate and spaced apart from each other, the same layer as the source electrode and the drain electrode, a light blocking layer made of the same material, An interlayer insulating layer disposed on the source electrode, the drain electrode, and the light blocking layer, an active layer disposed on the interlayer insulating layer and having both ends connected to the source electrode and the drain electrode, and sequentially on the active layer Provided is an array substrate for a display device including a gate insulating layer and a gate electrode disposed in a , and a protective layer and a planarization layer sequentially disposed on the gate electrode.
그리고, 상기 차광층은 상기 소스전극으로부터 연장될 수 있다.And, the light blocking layer may extend from the source electrode.
또한, 상기 소스전극, 상기 드레인전극, 상기 액티브층 및 상기 게이트전극은 구동 박막트랜지스터를 구성하고, 상기 기판 상부에는 상기 구동 박막트랜지스터에 연결되는 스위칭 박막트랜지스터가 배치되고, 상기 차광층은 상기 구동 박막트랜지스터 하부에 선택적으로 배치될 수 있다.In addition, the source electrode, the drain electrode, the active layer and the gate electrode constitute a driving thin film transistor, and a switching thin film transistor connected to the driving thin film transistor is disposed on the substrate, and the light blocking layer is the driving thin film transistor. It can be selectively placed under the transistor.
그리고, 상기 표시장치용 어레이기판은, 상기 평탄화층 상부에 배치되고 상기 액티브층의 일단부에 연결되는 제1전극과, 상기 제1전극의 가장자리부를 덮고 상기 제1전극의 중앙부를 노출하는 뱅크층과, 상기 뱅크층을 통하여 노출되는 상기 제1전극 상부에 배치되는 발광층과, 상기 발광층 상부에 배치되는 제2전극을 더 포함할 수 있다.The array substrate for the display device includes a first electrode disposed on the planarization layer and connected to one end of the active layer, and a bank layer covering an edge of the first electrode and exposing a central portion of the first electrode. and a light emitting layer disposed above the first electrode exposed through the bank layer, and a second electrode disposed above the light emitting layer.
또한, 상기 표시장치용 어레이기판은, 상기 보호층 및 상기 평탄화층 사이에 배치되는 컬러필터층을 더 포함할 수 있다.In addition, the array substrate for the display device may further include a color filter layer disposed between the passivation layer and the planarization layer.
한편, 본 발명은, 기판 상부에 서로 이격되는 소스전극 및 드레인전극과, 상기 소스전극 및 상기 드레인전극과 동일층, 동일물질로 이루어지는 차광층을 형성하는 단계와, 상기 소스전극, 상기 드레인전극 및 상기 차광층 상부에 층간절연층을 형성하는 단계와, 상기 층간절연층 상부에 상기 소스전극 및 상기 드레인전극에 양단부가 연결되는 액티브층을 형성하는 단계와, 상기 액티브층 상부에 게이트절연층 및 게이트전극을 순차적으로 형성하는 단계와, 상기 게이트전극 상부에 보호층 및 평탄화층을 순차적으로 형성하는 단계를 포함하는 표시장치용 어레이기판의 제조방법을 제공한다.On the other hand, the present invention, the step of forming a source electrode and a drain electrode spaced apart from each other on a substrate, and a light blocking layer made of the same layer and the same material as the source electrode and the drain electrode, the source electrode, the drain electrode and Forming an interlayer insulating layer on top of the light blocking layer, forming an active layer having both ends connected to the source electrode and the drain electrode on top of the interlayer insulating layer, and forming a gate insulating layer and a gate on the top of the active layer. Provided is a method of manufacturing an array substrate for a display device comprising sequentially forming electrodes and sequentially forming a passivation layer and a planarization layer on the gate electrode.
그리고, 상기 차광층은 상기 소스전극으로부터 연장될 수 있다.And, the light blocking layer may extend from the source electrode.
또한, 상기 소스전극, 상기 드레인전극, 상기 액티브층 및 상기 게이트전극은 구동 박막트랜지스터를 구성하고, 상기 기판 상부에는 상기 구동 박막트랜지스터에 연결되는 스위칭 박막트랜지스터가 배치되고, 상기 차광층은 상기 구동 박막트랜지스터 하부에 선택적으로 배치될 수 있다.In addition, the source electrode, the drain electrode, the active layer and the gate electrode constitute a driving thin film transistor, and a switching thin film transistor connected to the driving thin film transistor is disposed on the substrate, and the light blocking layer is the driving thin film transistor. It can be selectively placed under the transistor.
그리고, 상기 표시장치용 어레이기판의 제조방법은, 상기 평탄화층 상부에 상기 액티브층의 일단부에 연결되는 제1전극을 형성하는 단계와, 상기 제1전극의 가장자리부를 덮고 상기 제1전극의 중앙부를 노출하는 뱅크층을 형성하는 단계와, 상기 뱅크층을 통하여 노출되는 상기 제1전극 상부에 발광층을 형성하는 단계와, 상기 발광층 상부에 제2전극을 형성하는 단계를 더 포함할 수 있다.Further, the method of manufacturing the array substrate for the display device includes forming a first electrode connected to one end of the active layer on the planarization layer, covering the edge of the first electrode and the central portion of the first electrode. The method may further include forming a bank layer exposing the , forming a light emitting layer on top of the first electrode exposed through the bank layer, and forming a second electrode on the light emitting layer.
또한, 상기 표시장치용 어레이기판의 제조방법은, 상기 보호층 및 상기 평탄화층 사이에 컬러필터층을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing the array substrate for the display device may further include forming a color filter layer between the passivation layer and the planarization layer.
본 발명은, 액티브층을 하나의 마스크공정을 통하여 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되는 효과를 갖는다. The present invention has an effect of simplifying the manufacturing process, reducing manufacturing time, and reducing manufacturing cost by forming the active layer through one mask process.
그리고, 본 발명은, 소스전극 및 드레인전극을 액티브층 하부에 형성하고, 소스전극 및 드레인전극과 동일층, 동일물질로 이루어지는 차광층을 구동 박막트랜지스터 하부에 선택적으로 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되고 박막트랜지스터의 오동작이 방지되는 효과를 갖는다. In the present invention, the manufacturing process is simplified by forming a source electrode and a drain electrode under the active layer, and selectively forming a light blocking layer made of the same material and the same layer as the source and drain electrodes under the driving thin film transistor. Manufacturing time is reduced, manufacturing cost is reduced, and malfunction of the thin film transistor is prevented.
도 1은 종래의 유기발광다이오드 표시장치의 어레이기판을 도시한 단면도.
도 2는 본 발명의 제1실시예에 따른 표시장치용 어레이기판의 화소영역의 등가회로도.
도 3은 본 발명의 제1실시예에 따른 표시장치용 어레이기판을 도시한 단면도.
도 4a 내지 도 4h는 본 발명의 제1실시예에 따른 표시장치용 어레이기판의 제조방법을 설명하기 위한 단면도.
도 5는 본 발명의 제2실시예에 따른 표시장치용 어레이기판의 화소영역의 등가회로도.
도 6은 본 발명의 제2실시예에 따른 표시장치용 어레이기판을 도시한 단면도.
도 7a 내지 도 7h는 본 발명의 제2실시예에 따른 표시장치용 어레이기판의 제조방법을 설명하기 위한 단면도.1 is a cross-sectional view showing an array substrate of a conventional organic light emitting diode display device.
2 is an equivalent circuit diagram of a pixel area of an array substrate for a display device according to a first embodiment of the present invention.
3 is a cross-sectional view showing an array substrate for a display device according to a first embodiment of the present invention.
4A to 4H are cross-sectional views illustrating a method of manufacturing an array substrate for a display device according to a first embodiment of the present invention.
5 is an equivalent circuit diagram of a pixel area of an array substrate for a display device according to a second embodiment of the present invention.
6 is a cross-sectional view showing an array substrate for a display device according to a second embodiment of the present invention.
7A to 7H are cross-sectional views illustrating a method of manufacturing an array substrate for a display device according to a second embodiment of the present invention.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치용 어레이기판 및 그 제조방법을 설명하는데, 유기발광다이오드 표시장치를 예로 들어 설명한다. Hereinafter, an array substrate for a display device and a manufacturing method thereof according to the present invention will be described with reference to the accompanying drawings, taking an organic light emitting diode display as an example.
도 2는 본 발명의 제1실시예에 따른 표시장치용 어레이기판의 화소영역의 등가회로도이고, 도 3은 본 발명의 제1실시예에 따른 표시장치용 어레이기판을 도시한 단면도이다.2 is an equivalent circuit diagram of a pixel area of an array substrate for a display device according to a first embodiment of the present invention, and FIG. 3 is a cross-sectional view showing an array substrate for a display device according to the first embodiment of the present invention.
도 2 및 도 3에 도시한 바와 같이, 본 발명의 제1실시예에 따른 유기발광다이오드 표시장치용 어레이기판(110)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(미도시), 센싱배선(미도시), 데이터배선(DL), 파워배선(PL), 기준배선(RL)이 형성된다.As shown in FIGS. 2 and 3 , in the
그리고, 각 화소영역(P)에는, 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse), 스토리지 커패시터(Cst) 및 발광다이오드(Del)가 형성된다.Also, in each pixel region P, a switching thin film transistor Tsw, a driving thin film transistor Tdr, a sensing thin film transistor Tse, a storage capacitor Cst, and a light emitting diode Del are formed.
스위칭 박막트랜지스터(Tsw)의 게이트전극, 소스전극 및 드레인전극은 각각 게이트배선, 데이터배선(DL) 및 구동 박막트랜지스터(Tdr)의 게이트전극에 연결되고, 구동 박막트랜지스터(Tdr)의 게이트전극, 소스전극 및 드레인전극은 각각 스위칭 박막트랜지스터(Tsw)의 드레인전극, 발광다이오드(Del)의 양극 및 파워배선(PL)에 연결된다.The gate electrode, source electrode and drain electrode of the switching thin film transistor (Tsw) are respectively connected to the gate line, data line (DL) and the gate electrode of the driving thin film transistor (Tdr), and the gate electrode and source of the driving thin film transistor (Tdr) The electrode and the drain electrode are connected to the drain electrode of the switching thin film transistor Tsw, the anode of the light emitting diode Del, and the power line PL, respectively.
센싱 박막트랜지스터(Tse)의 게이트전극, 소스전극 및 드레인전극은 각각 센싱배선, 구동 박막트랜지스터(Tdr)의 소스전극 및 기준배선(RL)에 연결되고, 스토리지 커패시터(Cst)는 구동 박막트랜지스터(Tdr)의 게이트전극 및 소스전극 사이에 연결된다.The gate electrode, source electrode, and drain electrode of the sensing thin film transistor Tse are respectively connected to the sensing line, the source electrode and the reference line RL of the driving thin film transistor Tdr, and the storage capacitor Cst is connected to the driving thin film transistor Tdr. ) is connected between the gate electrode and the source electrode.
발광다이오드(Del)의 양극 및 음극은 각각 구동 박막트랜지스터(Tdr)의 소스전극 및 저전위전압(Vss)에 연결된다.The anode and cathode of the light emitting diode Del are connected to the source electrode and the low potential voltage Vss of the driving thin film transistor Tdr, respectively.
스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr) 및 센싱 박막트랜지스터(Tse)는 각각 액티브층(126), 게이트전극(130), 소스전극(134) 및 드레인전극(136)을 포함하고, 발광다이오드(Del)는 제1전극(142), 발광층(146) 및 제2전극(148)을 포함한다. The switching thin film transistor (Tsw), the driving thin film transistor (Tdr), and the sensing thin film transistor (Tse) include an
그리고, 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr) 및 센싱 박막트랜지스터(Tse)의 액티브층 하부에는 각각 차광층(122)이 형성되는데, 차광층(122)은 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr) 및 센싱 박막트랜지스터(Tse)의 액티브층으로 입사되는 빛을 차단하여 누설전류가 생성되는 것을 방지하는 역할을 하고, 전기적 안정성을 위하여 구동 박막트랜지스터(Tdr)의 소스전극 및 센싱 박막트랜지스터(Tse)의 소스전극에 연결된다.In addition, a
구체적으로, 기판(120) 상부의 각 화소영역(P)에는 차광층(122)이 형성되고, 차광층(122) 상부에는 동일형상의 버퍼층(124) 및 액티브층(126)이 순차적으로 형성된다.Specifically, a
액티브층(126) 상부에는 동일형상의 게이트절연층(128) 및 게이트전극(130)이 형성되고, 게이트전극(130) 상부의 기판(120) 전면에는 층간절연층(132)이 형성되는데, 층간절연층(132)은 액티브층(126)의 양단부를 노출하는 콘택홀을 갖는다. A
다른 실시예에서는 게이트절연층(128)이 기판(120) 전면에 형성될 수도 있다.In another embodiment, the
액티브층(126)의 양단부에 대응되는 층간절연층(132) 상부에는 서로 이격되는 소스전극(134) 및 드레인전극(136)이 형성되는데, 소스전극(134) 및 드레인전극(136)은 각각 층간절연층(132)의 콘택홀을 통하여 액티브층(126)의 양단부에 연결된다.A
한편, 각 화소영역(P)에는 구동 박막트랜지스터(Tdr)에 연결되는 스위칭 박막트랜지스터(Tsw) 및 센싱 박막트랜지스터(Tse)가 형성되는데, 스위칭 박막트랜지스터(Tsw) 및 센싱 박막트랜지스터(Tse)는 차광층(122)을 포함하여 구동 박막트랜지스터(Tdr)와 동일한 구조를 가질 수 있다. Meanwhile, in each pixel region P, a switching thin film transistor Tsw and a sensing thin film transistor Tse connected to the driving thin film transistor Tdr are formed. The switching thin film transistor Tsw and the sensing thin film transistor Tse block light. Including the
소스전극(134) 및 드레인전극(136) 상부의 기판(120) 전면에는 보호층(138) 및 평탄화층(140)이 순차적으로 형성되는데, 보호층(138) 및 평탄화층(140)은 소스전극(134)을 노출하는 콘택홀을 갖는다.A
도시하지는 않았지만, 보호층(138) 및 평탄화층(140) 사이에는 각 화소영역(P)에 대응되는 적, 녹, 청 컬러필터를 포함하는 컬러필터층이 형성될 수도 있다.Although not shown, a color filter layer including red, green, and blue color filters corresponding to each pixel region P may be formed between the
평탄화층(140) 상부에는 제1전극(142)이 형성되는데, 제1전극(142)은 보호층(138) 및 평탄화층(140)의 콘택홀을 통하여 소스전극(134)에 연결된다. A
제1전극(142) 상부에는 뱅크층(144)이 형성되는데, 뱅크층(144)은 제1전극(142) 가장자리부를 덮고 제1전극(142)의 중앙부를 노출하는 개구부를 갖는다. A
뱅크층(144)의 개구부를 통하여 노출되는 제1전극(142) 상부에는 발광층(146)이 형성되고, 발광층(146) 상부의 기판(120) 전면에는 제2전극(150)이 형성된다. The
발광층(146)은 홀주입층(hole injecting layer: HIL), 홀수송층(hole transporting layer: HTL), 발광물질층(emitting material layer: EML), 전자수송층(electron transporting layer: ETL) 및 전자주입층(electron injecting layer: EIL)을 포함할 수 있다.The
이러한 유기발광다이오드 표시장치용 어레이기판(110)에서는, 게이트배선의 게이트신호(Vg)에 따라 스위칭 박막트랜지스터(Tsw)가 턴-온(turn-on) 되면, 데이터배선(DL)의 데이터신호(Vdata)가 스위칭 박막트랜지스터(Tsw)를 통하여 구동 박막트랜지스터(Tdr)의 게이트전극에 인가되고, 구동 박막트랜지스터(Tdr)는 파워배선(PL)의 고전위전압(Vdd)을 이용하여 데이터신호(Vdata)에 대응되는 전류를 발광다이오드(Del)에 공급한다.In such an organic light emitting diode display
그리고, 센싱배선의 센싱신호(Vs)에 따라 센싱 박막트랜지스터(Tse)가 턴-온 되면, 기준배선(RL)의 기준전압(Vref)이 구동 박막트랜지스터(Tdr)의 소스전극에 인가되고, 스토리지 커패시터(Cst)에는 구동 박막트랜지스터(Tdr)의 문턱전압이 저장된다. And, when the sensing thin film transistor (Tse) is turned on according to the sensing signal (Vs) of the sensing line, the reference voltage (Vref) of the reference line (RL) is applied to the source electrode of the driving thin film transistor (Tdr), and the storage The threshold voltage of the driving thin film transistor Tdr is stored in the capacitor Cst.
스토리지 커패시터(Cst)에 저장된 구동 박막트랜지스터(Tdr)의 문턱전압은 센싱 박막트랜지스터(Tse)를 통하여 데이터구동부(미도시) 및 타이밍제어부(미도시)에 전달되고, 타이밍제어부는 데이터신호(Vdata)에 구동 박막트랜지스터(Tdr)의 문턱전압을 부가하여 새로운 데이터신호(Vdata)를 생성하여 화소영역(P)에 공급한다.The threshold voltage of the driving thin film transistor (Tdr) stored in the storage capacitor (Cst) is transferred to a data driver (not shown) and a timing control unit (not shown) through the sensing thin film transistor (Tse), and the timing control unit generates a data signal (Vdata). A new data signal Vdata is generated by adding the threshold voltage of the driving thin film transistor Tdr and supplied to the pixel region P.
이상과 같이, 본 발명의 제1실시예에 따른 표시장치용 어레이기판(110)에서는, 하나의 마스크공정으로 차광층(122), 버퍼층(124) 및 액티브층(126)을 형성하고 하나의 마스크공정으로 보호층(138) 및 평탄화층(140)에 콘택홀을 형성함으로써, 총 7개의 마스크공정으로 어레이기판(110)을 제조할 수 있으며, 그 결과 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다.As described above, in the
이러한 유기발광다이오드 표시장치용 어레이기판(110)은 총 7개의 마스크공정을 통하여 제조될 수 있는데, 이를 도면을 참조하여 설명한다.The
도 4a 내지 도 4h는 본 발명의 제1실시예에 따른 표시장치용 어레이기판의 제조방법을 설명하기 위한 단면도이다.4A to 4H are cross-sectional views illustrating a method of manufacturing an array substrate for a display device according to a first embodiment of the present invention.
도 4a에 도시한 바와 같이, 기판(120) 상부에 차광물질층(미도시), 버퍼물질층(미도시) 및 액티브물질층(미도시)을 순차적으로 형성하고, 반투과마스크를 이용하는 제1마스크공정을 통하여 차광층(122), 버퍼층(124) 및 액티브층(126)을 형성한다. As shown in FIG. 4A, a light blocking material layer (not shown), a buffer material layer (not shown), and an active material layer (not shown) are sequentially formed on the
반투과마스크는 투과부, 반투과부 및 차단부를 갖는데, 차단부가 액티브층(126)이 형성될 영역에 대응되고 반투과부가 차광층(122)이 형성될 영역에 대응되도록 반투과마스크를 정렬한 상태에서 노광 및 현상하여 제1포토레지스터 패턴을 형성하고, 제1포토레지스터 패턴을 식각마스크로 이용하여 액티브물질층, 버퍼물질층 및 차광물질층을 식각함으로써 차광층(122)을 형성한다. 이후, 애슁(ashing)을 통하여 제1포토레지스터 패턴의 가장자리부를 부분적으로 제거하여 제2포토레지스터 패턴을 형성하고, 제2포토레지스터 패턴을 식각마스크로 이용하여 액티브물질층 및 버퍼물질층을 식각함으로써 차광층(122) 내부의 상부에 버퍼층(124) 및 액티브층(126)을 형성한다.The semi-transmissive mask has a transmissive portion, a semi-transmissive portion, and a blocking portion. In a state in which the semi-transmissive mask is aligned such that the blocking portion corresponds to the area where the
이와 같이, 하나의 마스크공정으로 차광층(122), 버퍼층(124) 및 액티브층(126)을 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다. In this way, by forming the
이때, 버퍼층(124) 및 액티브층(126)은 동일한 제2포토레지스터 패턴을 이용하여 형성되므로, 동일한 형상을 갖게 된다. At this time, since the
도 4b에 도시한 바와 같이, 액티브층(126) 상부에 게이트절연물질층(미도시) 및 게이트물질층(미도시)을 순차적으로 형성하고, 제2마스크공정을 통하여 게이트절연층(128) 및 게이트전극(130)을 형성한다.As shown in FIG. 4B, a gate insulating material layer (not shown) and a gate material layer (not shown) are sequentially formed on the
다른 실시예에서는 게이트절연물질층은 식각하지 않고 게이트전극물질층만 식각할 수 있으며, 이 경우 게이트절연층(128)은 기판(120) 전면에 형성될 수 있다.In another embodiment, only the gate electrode material layer may be etched without etching the gate insulating material layer. In this case, the
도 4c에 도시한 바와 같이, 게이트전극(130) 상부에 층간절연층(132)을 형성하고, 제3마스크공정을 통하여 층간절연층(132)에 액티브층(126)의 양단부를 노출하는 콘택홀을 형성한다. As shown in FIG. 4C, the
도 4d에 도시한 바와 같이, 층간절연층(132) 상부에 소스드레인물질층(미도시)을 형성하고, 제4마스크공정을 통하여 서로 이격되는 소스전극(134) 및 드레인전극(136)을 형성하는데, 소스전극(134) 및 드레인전극(136)은 각각 층간절연층(132)의 콘택홀을 통하여 액티브층(126)의 양단부에 연결된다.As shown in FIG. 4D, a source-drain material layer (not shown) is formed on the
도 4e에 도시한 바와 같이, 소스전극(134) 및 드레인전극(136) 상부에 보호층(138) 및 평탄화층(140)을 순차적으로 형성하고, 제5마스크공정을 통하여 평탄화층(140) 및 보호층(138)에 소스전극(134)을 노출하는 콘택홀을 형성한다. As shown in FIG. 4E, a
이와 같이, 하나의 마스크공정으로 보호층(138) 및 평탄화층(140)에 콘택홀을 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다.As described above, by forming contact holes in the
도시하지는 않았지만, 추가적인 3개의 마스크공정을 통하여 보호층(138) 및 평탄화층(140) 사이에 각 화소영역(P)에 대응되는 적, 녹, 청 컬러필터를 포함하는 컬러필터층을 형성할 수도 있다.Although not shown, a color filter layer including red, green, and blue color filters corresponding to each pixel region P may be formed between the
도 4f에 도시한 바와 같이, 평탄화층(140) 상부에 전극물질(미도시)을 형성하고, 제6마스크공정을 통하여 제1전극(142)을 형성하는데, 제1전극(142)은 보호층(138) 및 평탄화층(140)의 콘택홀을 통하여 소스전극(134)에 연결된다. As shown in FIG. 4F, an electrode material (not shown) is formed on the
도 4g에 도시한 바와 같이, 제1전극(142) 상부에 뱅크층(144)을 형성하고, 제7마스크공정을 통하여 뱅크층(144)에 제1전극(142)의 가장자리부를 덮고 제1전극(142)의 중앙부를 노출하는 개구부를 형성한다. As shown in FIG. 4G, the
도 4h에 도시한 바와 같이, 뱅크층(144)의 개구부를 통하여 노출되는 제1전극(142) 상부에 발광층(146)을 형성하고, 발광층(146) 상부의 기판(120) 전면에 제2전극(150)을 형성한다. As shown in FIG. 4H, the
발광층(146)은 쉐도우마스크(shadow mask)를 이용하는 열증착(thermal evaporation) 공정으로 형성되거나 잉크젯과 같은 용액 공정(soluble process)을 통하여 형성될 수 있다. The
이상과 같이, 본 발명의 제1실시예에 따른 표시장치용 어레이기판(110)의 제조방법에서는, 하나의 마스크공정으로 차광층(122), 버퍼층(124) 및 액티브층(126)을 형성하고 하나의 마스크공정으로 보호층(138) 및 평탄화층(140)에 콘택홀을 형성함으로써, 총 7개의 마스크공정으로 어레이기판(110)을 제조할 수 있으며, 그 결과 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다.As described above, in the method of manufacturing the
그런데, 본 발명의 제1실시예에 따른 표시장치용 어레이기판(110)에서는, 차광층(122)과 액티브층(126)을 하나의 마스크공정으로 형성하므로, 구동 박막트랜지스터(Tdr)의 액티브층(126) 하부뿐만 아니라 스위칭 박막트랜지스터(Tsw)의 액티브층 하부와 센싱 박막트랜지스터(Tse)의 액티브층 하부에도 차광층(122)이 형성된다. By the way, in the
이러한 차광층(122)은 박막트랜지스터의 채널에 영향을 미쳐 박막트랜지스터의 문턱전압이 음의 방향으로 이동하게 하는데(negative Vth shift), 특히 문턱전압 변동에 의하여 스위칭 박막트랜지스터(Tsw)가 턴-오프 구간에 턴-온 되어 다른 화소영역(P)의 데이터신호(Vdata)가 해당 화소영역(P)에 함께 인가되어 데이터 섞임 현상이 발생하고 영상의 표시품질이 저하될 수 있다. The
그리고, 버퍼층(124)이 기판(120) 전면에 형성되지 않고 액티브층(126)과 동일한 형상으로 형성되므로, 게이트전극(130)과 차광층(122) 사이에는 게이트절연층(126)만이 존재하게 되어 게이트전극(130)과 차광층(122) 사이에 전기적 단락(electrical shortage)이 발생할 수 있다.Also, since the
또한, 종래에 비하여 마스크공정 수는 감소하지만, 증착공정은 감소하지 않으므로, 화학기상증착(chemical vapor deposition: CVD) 장치의 가동은 감소하지 않고, 제조비용 감소가 제한적일 수 있다. In addition, since the number of mask processes is reduced compared to the prior art, but the number of deposition processes is not reduced, the operation of a chemical vapor deposition (CVD) device does not decrease, and manufacturing cost reduction may be limited.
이러한 단점을 보완하기 위하여, 다른 실시예에서는 소스전극 및 드레인전극과 동일층, 동일물질로 차광층을 형성할 수 있는데, 이를 도면을 참조하여 설명한다.In order to compensate for this disadvantage, in another embodiment, a light blocking layer may be formed of the same material and the same layer as the source and drain electrodes, which will be described with reference to the drawings.
도 5는 본 발명의 제2실시예에 따른 표시장치용 어레이기판의 화소영역의 등가회로도이고, 도 6은 본 발명의 제2실시예에 따른 표시장치용 어레이기판을 도시한 단면도로서, 제1실시예와 동일한 부분에 대한 설명은 생략한다.5 is an equivalent circuit diagram of a pixel area of an array substrate for a display device according to a second embodiment of the present invention, and FIG. 6 is a cross-sectional view showing an array substrate for a display device according to a second embodiment of the present invention. Description of the same parts as the embodiment is omitted.
도 5 및 도 6에 도시한 바와 같이, 본 발명의 제2실시예에 따른 유기발광다이오드 표시장치용 어레이기판(210)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트배선(미도시), 센싱배선(미도시), 데이터배선(DL), 파워배선(PL), 기준배선(RL)이 형성된다.As shown in FIGS. 5 and 6, in the
그리고, 각 화소영역(P)에는, 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse), 스토리지 커패시터(Cst) 및 발광다이오드(Del)가 형성된다.Also, in each pixel region P, a switching thin film transistor Tsw, a driving thin film transistor Tdr, a sensing thin film transistor Tse, a storage capacitor Cst, and a light emitting diode Del are formed.
스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr) 및 센싱 박막트랜지스터(Tse)는 각각 액티브층(226), 게이트전극(230), 소스전극(234) 및 드레인전극(236)을 포함하고, 발광다이오드(Del)는 제1전극(242), 발광층(246) 및 제2전극(248)을 포함한다. Each of the switching thin film transistor (Tsw), the driving thin film transistor (Tdr) and the sensing thin film transistor (Tse) includes an
그리고, 구동 박막트랜지스터(Tdr)의 액티브층(226) 하부에는 차광층(222)이 형성되는데, 차광층(222)은 구동 박막트랜지스터(Tdr)의 액티브층(226)으로 입사되는 빛을 차단하여 누설전류가 생성되는 것을 방지하는 역할을 하고, 전기적 안정성을 위하여 구동 박막트랜지스터(Tdr)의 소스전극(234)에 연결된다.A
예를 들어, 차광층(222)은 소스전극(234)으로부터 연장되며, 소스전극(234) 및 드레인전극(236)과 동일층, 동일물질로 형성될 수 있다.For example, the
구체적으로, 기판(220) 상부의 각 화소영역(P)에는 소스전극(234), 드레인전극(236) 및 차광층(222)이 형성되고, 차광층(222) 상부의 기판(220) 전면에는 층간절연층(232)이 형성되는데, 층간절연층(132)은 소스전극(234) 및 드레인전극(236)을 노출하는 콘택홀을 갖는다.Specifically, a
소스전극(234) 및 드레인전극(236)에 대응되는 층간절연층(232) 상부에는 액티브층(226)이 형성되는데, 액티브층(226)의 양단부는 층간절연층(232)의 콘택홀을 통하여 소스전극(234) 및 드레인전극(236)에 연결된다.An
액티브층(226) 상부에는 동일형상의 게이트절연층(228) 및 게이트전극(230)이 형성되는데, 다른 실시예에서는 게이트절연층(228)이 기판(220) 전면에 형성될 수도 있다.A
한편, 각 화소영역(P)에는 구동 박막트랜지스터(Tdr)에 연결되는 스위칭 박막트랜지스터(Tsw) 및 센싱 박막트랜지스터(Tse)가 형성되는데, 스위칭 박막트랜지스터(Tsw) 및 센싱 박막트랜지스터(Tse)는 차광층(222)을 제외하고는 구동 박막트랜지스터(Tdr)와 동일한 구조를 가질 수 있다. Meanwhile, in each pixel region P, a switching thin film transistor Tsw and a sensing thin film transistor Tse connected to the driving thin film transistor Tdr are formed. The switching thin film transistor Tsw and the sensing thin film transistor Tse block light. Except for the
게이트전극(230) 상부의 기판(220) 전면에는 보호층(238) 및 평탄화층(240)이 순차적으로 형성되는데, 보호층(238) 및 평탄화층(240)은 액티브층(226)의 일단부를 노출하는 콘택홀을 갖는다. A
도시하지는 않았지만, 보호층(238) 및 평탄화층(240) 사이에는 각 화소영역(P)에 대응되는 적, 녹, 청 컬러필터를 포함하는 컬러필터층이 형성될 수도 있으며, 이 경우 색재현성이 개선된다.Although not shown, a color filter layer including red, green, and blue color filters corresponding to each pixel region P may be formed between the
평탄화층(240) 상부에는 제1전극(242)이 형성되는데, 제1전극(242)은 보호층(238) 및 평탄화층(240)의 콘택홀을 통하여 액티브층(226)의 일단부에 연결된다. A
제1전극(242) 상부에는 뱅크층(244)이 형성되는데, 뱅크층(244)은 제1전극(242) 가장자리부를 덮고 제1전극(242)의 중앙부를 노출하는 개구부를 갖는다. A
뱅크층(244)의 개구부를 통하여 노출되는 제1전극(242) 상부에는 발광층(246)이 형성되고, 발광층(246) 상부의 기판(220) 전면에는 제2전극(250)이 형성된다. An
발광층(246)은 홀주입층(hole injecting layer: HIL), 홀수송층(hole transporting layer: HTL), 발광물질층(emitting material layer: EML), 전자수송층(electron transporting layer: ETL) 및 전자주입층(electron injecting layer: EIL)을 포함할 수 있다.The
이상과 같이, 본 발명의 제2실시예에 따른 표시장치용 어레이기판(210)에서는, 하나의 마스크공정으로 소스전극(234), 드레인전극(236) 및 차광층(222)을 형성하고 하나의 마스크공정으로 보호층(238) 및 평탄화층(240)에 콘택홀을 형성함으로써, 총 7개의 마스크공정으로 어레이기판(210)을 제조할 수 있으며, 그 결과 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다.As described above, in the
또한, 소스전극(234) 및 드레인전극(236)을 액티브층(226) 하부에 형성하고, 소스전극(234) 및 드레인전극(236)과 동일층, 동일물질로 이루어지는 차광층(222)을 구동 박막트랜지스터(Tdr) 하부에만 선택적으로 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되고 스위칭 박막트랜지스터(Tsw) 및 센싱 박막트랜지스터(Tse)의 오동작이 방지된다. In addition, the
그리고, 제1실시예에 비하여 차광물질층의 증착 및 버퍼물질층의 증착이 생략되므로, 증착공정의 수가 감소되어 제조비용이 절감된다.In addition, since the deposition of the light blocking material layer and the deposition of the buffer material layer are omitted compared to the first embodiment, the number of deposition processes is reduced, thereby reducing manufacturing cost.
이러한 유기발광다이오드 표시장치용 어레이기판(210)은 총 7개의 마스크공정을 통하여 제조될 수 있는데, 이를 도면을 참조하여 설명한다.The
도 7a 내지 도 7h는 본 발명의 제2실시예에 따른 표시장치용 어레이기판의 제조방법을 설명하기 위한 단면도이다.7A to 7H are cross-sectional views illustrating a method of manufacturing an array substrate for a display device according to a second embodiment of the present invention.
도 7a에 도시한 바와 같이, 기판(220) 상부에 소스드레인전극물질층(미도시)을 형성하고, 제1마스크공정을 통하여 소스전극(234), 드레인전극(236) 및 차광층(222)을 형성한다. As shown in FIG. 7A, a source-drain electrode material layer (not shown) is formed on the
이와 같이, 하나의 마스크공정으로 소스전극(234), 드레인전극(236) 및 차광층(222)을 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다. In this way, by forming the
그리고, 차광층(222)은 소스전극(234)으로부터 연장되어 구동 박막트랜지스터(Tdr)의 액티브층(226) 하부에만 선택적으로 형성될 수 있으며, 이에 따라 스위칭 박막트래지스터(Tsw) 및 센싱 박막트랜지스터(Tse)의 오동작을 방지할 수 있다. Further, the
도 7b에 도시한 바와 같이, 소스전극(234), 드레인전극(236) 및 차광층(222) 상부에 층간절연층(232)을 형성하고, 제2마스크공정을 통하여 층간절연층(232)에 소스전극(234) 및 드레인전극(236)을 노출하는 콘택홀을 형성한다.As shown in FIG. 7B, an
도 7c에 도시한 바와 같이, 소스전극(234) 및 드레인전극(236)에 대응되는 층간절연층(232) 상부에 액티브물질층(미도시)을 형성하고, 제3마스크공정을 통하여 액티브층(226)을 형성하는데, 액티브층(226)의 양단부는 층간절연층(232)의 콘택홀을 통하여 소스전극(234) 및 드레인전극(236)에 연결된다.As shown in FIG. 7C, an active material layer (not shown) is formed on the
도 7d에 도시한 바와 같이, 액티브층(226) 상부에 게이트절연물질층(미도시) 및 게이트물질층(미도시)을 순차적으로 형성하고, 제4마스크공정을 통하여 게이트절연층(228) 및 게이트전극(230)을 형성한다.As shown in FIG. 7D, a gate insulating material layer (not shown) and a gate material layer (not shown) are sequentially formed on the
다른 실시예에서는 게이트절연물질층은 식각하지 않고 게이트전극물질층만 식각할 수 있으며, 이 경우 게이트절연층(228)은 기판(220) 전면에 형성될 수 있다.In another embodiment, only the gate electrode material layer may be etched without etching the gate insulating material layer. In this case, the
도 7e에 도시한 바와 같이, 게이트전극(230) 상부에 보호층(238) 및 평탄화층(240)을 순차적으로 형성하고, 제5마스크공정을 통하여 평탄화층(240) 및 보호층(238)에 액티브층(226)의 일단부를 노출하는 콘택홀을 형성한다. As shown in FIG. 7E, a
이와 같이, 하나의 마스크공정으로 보호층(238) 및 평탄화층(240)에 콘택홀을 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다.As described above, by forming contact holes in the
도시하지는 않았지만, 추가적인 3개의 마스크공정을 통하여 보호층(238) 및 평탄화층(240) 사이에 각 화소영역(P)에 대응되는 적, 녹, 청 컬러필터를 포함하는 컬러필터층을 형성할 수도 있으며, 이 경우 색재현성이 개선된다..Although not shown, a color filter layer including red, green, and blue color filters corresponding to each pixel region P may be formed between the
도 7f에 도시한 바와 같이, 평탄화층(240) 상부에 전극물질(미도시)을 형성하고, 제6마스크공정을 통하여 제1전극(242)을 형성하는데, 제1전극(242)은 보호층(238) 및 평탄화층(240)의 콘택홀을 통하여 소스전극(234)에 연결된다. As shown in FIG. 7F, an electrode material (not shown) is formed on the
도 7g에 도시한 바와 같이, 제1전극(242) 상부에 뱅크층(244)을 형성하고, 제7마스크공정을 통하여 뱅크층(244)에 제1전극(242)의 가장자리부를 덮고 제1전극(242)의 중앙부를 노출하는 개구부를 형성한다. As shown in FIG. 7G, a
도 7h에 도시한 바와 같이, 뱅크층(244)의 개구부를 통하여 노출되는 제1전극(242) 상부에 발광층(246)을 형성하고, 발광층(246) 상부의 기판(220) 전면에 제2전극(250)을 형성한다. As shown in FIG. 7H, the
발광층(246)은 쉐도우마스크(shadow mask)를 이용하는 열증착(thermal evaporation) 공정으로 형성되거나 잉크젯과 같은 용액 공정(soluble process)을 통하여 형성될 수 있다. The
이상과 같이, 본 발명의 제2실시예에 따른 표시장치용 어레이기판(210)의 제조방법에서는, 하나의 마스크공정으로 소스전극(234), 드레인전극(236) 및 차광층(222)을 형성하고 하나의 마스크공정으로 보호층(238) 및 평탄화층(240)에 콘택홀을 형성함으로써, 총 7개의 마스크공정으로 어레이기판(210)을 제조할 수 있으며, 그 결과 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감된다.As described above, in the method of manufacturing the
또한, 소스전극(234) 및 드레인전극(236)을 액티브층(226) 하부에 형성하고, 소스전극(234) 및 드레인전극(236)과 동일층, 동일물질로 이루어지는 차광층(222)을 구동 박막트랜지스터(Tdr) 하부에만 선택적으로 형성함으로써, 제조공정이 단순해지고 제조시간이 감소되고 제조비용이 절감되고 스위칭 박막트랜지스터(Tsw) 및 센싱 박막트랜지스터(Tse)의 오동작이 방지된다. In addition, the
그리고, 제1실시예에 비하여 차광물질층의 증착 및 버퍼물질층의 증착이 생략되므로, 증착공정의 수가 감소되어 제조비용이 절감된다. In addition, since the deposition of the light blocking material layer and the deposition of the buffer material layer are omitted compared to the first embodiment, the number of deposition processes is reduced, thereby reducing manufacturing cost.
제1 및 제2실시예에서는 유기발광다이오드 표시장치에 적용되는 어레이기판(110, 210)을 예로 들었으나, 다른 실시예에서는 액정표시장치, 터치 표시장치에 본 발명의 어레이기판을 적용할 수도 있으며, 그 경우 발광다이오드(Del)의 제1전극(142, 242)은 화소전극의 역할을 할 수 있다. In the first and second embodiments, the
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to preferred embodiments of the present invention, those skilled in the art will variously modify and change the present invention within the scope not departing from the technical spirit and scope of the present invention described in the claims below. You will understand that it can be done.
210: 어레이기판 220: 기판
234: 소스전극 236: 드레인전극
222: 차광층 226: 액티브층
230: 게이트전극 242: 제1전극
246: 발광층 248: 제2전극210: array substrate 220: substrate
234: source electrode 236: drain electrode
222: light blocking layer 226: active layer
230: gate electrode 242: first electrode
246: light emitting layer 248: second electrode
Claims (11)
상기 기판 상부에 배치되고 서로 이격되는 소스전극 및 드레인전극과;
상기 소스전극 및 상기 드레인전극과 동일층, 동일물질로 이루어지고 상기 소스전극으로부터 수평으로 연장되는 차광층과;
상기 소스전극, 상기 드레인전극 및 상기 차광층 상부에 배치되는 층간절연층과;
상기 층간절연층 상부에 배치되고 상기 소스전극 및 상기 드레인전극에 양단부가 연결되는 액티브층과;
상기 액티브층 상부에 순차적으로 배치되는 게이트절연층 및 게이트전극과;
상기 게이트전극 상부에 순차적으로 배치되는 보호층 및 평탄화층과;
상기 평탄화층 상부에 배치되고 상기 액티브층의 일단부에 연결되는 제1전극과;
상기 제1전극의 가장자리부를 덮고 상기 제1전극의 중앙부를 노출하는 뱅크층과;
상기 뱅크층을 통하여 노출되는 상기 제1전극 상부에 배치되는 발광층과;
상기 발광층 상부에 배치되는 제2전극
을 포함하고,
상기 소스전극 및 상기 드레인전극은 상기 액티브층의 테두리 안쪽에 배치되고,
상기 제1전극은 상기 보호층 및 상기 평탄화층의 콘택홀을 통하여 상기 액티브층의 일단부의 상면에 접촉되는 표시장치용 어레이기판.
a substrate;
a source electrode and a drain electrode disposed on the substrate and spaced apart from each other;
a light blocking layer made of the same material as the source electrode and the drain electrode and extending horizontally from the source electrode;
an interlayer insulating layer disposed on the source electrode, the drain electrode, and the light blocking layer;
an active layer disposed on the interlayer insulating layer and having both ends connected to the source electrode and the drain electrode;
a gate insulating layer and a gate electrode sequentially disposed on the active layer;
a passivation layer and a planarization layer sequentially disposed on the gate electrode;
a first electrode disposed on the planarization layer and connected to one end of the active layer;
a bank layer covering an edge of the first electrode and exposing a central portion of the first electrode;
a light emitting layer disposed above the first electrode exposed through the bank layer;
A second electrode disposed on the light emitting layer
including,
The source electrode and the drain electrode are disposed inside the rim of the active layer,
The first electrode contacts an upper surface of one end of the active layer through contact holes of the passivation layer and the planarization layer.
상기 소스전극, 상기 드레인전극, 상기 액티브층 및 상기 게이트전극은 구동 박막트랜지스터를 구성하고,
상기 기판 상부에는 상기 구동 박막트랜지스터에 연결되는 스위칭 박막트랜지스터가 배치되고,
상기 차광층은 상기 구동 박막트랜지스터 하부에 선택적으로 배치되는 표시장치용 어레이기판.
According to claim 1,
The source electrode, the drain electrode, the active layer and the gate electrode constitute a driving thin film transistor,
A switching thin film transistor connected to the driving thin film transistor is disposed on the substrate,
The light blocking layer is selectively disposed under the driving thin film transistor.
상기 보호층 및 상기 평탄화층 사이에 배치되는 컬러필터층을 더 포함하는 표시장치용 어레이기판.
According to claim 1,
An array substrate for a display device further comprising a color filter layer disposed between the passivation layer and the planarization layer.
상기 소스전극, 상기 드레인전극 및 상기 차광층 상부에 층간절연층을 형성하는 단계와;
상기 층간절연층 상부에 상기 소스전극 및 상기 드레인전극에 양단부가 연결되는 액티브층을 형성하는 단계와;
상기 액티브층 상부에 게이트절연층 및 게이트전극을 순차적으로 형성하는 단계와;
상기 게이트전극 상부에 보호층 및 평탄화층을 순차적으로 형성하는 단계와;
상기 평탄화층 상부에 상기 액티브층의 일단부에 연결되는 제1전극을 형성하는 단계와;
상기 제1전극의 가장자리부를 덮고 상기 제1전극의 중앙부를 노출하는 뱅크층을 형성하는 단계와;
상기 뱅크층을 통하여 노출되는 상기 제1전극 상부에 발광층을 형성하는 단계와;
상기 발광층 상부에 제2전극을 형성하는 단계
를 포함하고,
상기 소스전극 및 상기 드레인전극은 상기 액티브층의 테두리 안쪽에 배치되고,
상기 제1전극은 상기 보호층 및 상기 평탄화층의 콘택홀을 통하여 상기 액티브층의 일단부의 상면에 접촉되는 표시장치용 어레이기판의 제조방법.
forming a source electrode and a drain electrode spaced apart from each other on a substrate, and a light blocking layer made of the same layer and material as the source electrode and the drain electrode and extending horizontally from the source electrode;
forming an interlayer insulating layer on the source electrode, the drain electrode, and the light blocking layer;
forming an active layer on top of the interlayer insulating layer, both ends of which are connected to the source electrode and the drain electrode;
sequentially forming a gate insulating layer and a gate electrode on the active layer;
sequentially forming a passivation layer and a planarization layer on the gate electrode;
forming a first electrode connected to one end of the active layer on the planarization layer;
forming a bank layer covering an edge of the first electrode and exposing a central portion of the first electrode;
forming a light emitting layer on top of the first electrode exposed through the bank layer;
Forming a second electrode on the light emitting layer
including,
The source electrode and the drain electrode are disposed inside the rim of the active layer,
The first electrode is in contact with the upper surface of one end of the active layer through contact holes of the passivation layer and the planarization layer.
상기 소스전극, 상기 드레인전극, 상기 액티브층 및 상기 게이트전극은 구동 박막트랜지스터를 구성하고,
상기 기판 상부에는 상기 구동 박막트랜지스터에 연결되는 스위칭 박막트랜지스터가 배치되고,
상기 차광층은 상기 구동 박막트랜지스터 하부에 선택적으로 배치되는 표시장치용 어레이기판의 제조방법.
According to claim 6,
The source electrode, the drain electrode, the active layer and the gate electrode constitute a driving thin film transistor,
A switching thin film transistor connected to the driving thin film transistor is disposed on the substrate,
The light blocking layer is selectively disposed under the driving thin film transistor.
상기 보호층 및 상기 평탄화층 사이에 컬러필터층을 형성하는 단계를 더 포함하는 표시장치용 어레이기판의 제조방법.
According to claim 6,
The method of manufacturing an array substrate for a display device further comprising forming a color filter layer between the passivation layer and the planarization layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056903A KR102568516B1 (en) | 2016-05-10 | 2016-05-10 | Array Substrate For Display Device And Method Of Fabricating The Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160056903A KR102568516B1 (en) | 2016-05-10 | 2016-05-10 | Array Substrate For Display Device And Method Of Fabricating The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20170126632A KR20170126632A (en) | 2017-11-20 |
KR102568516B1 true KR102568516B1 (en) | 2023-08-18 |
Family
ID=60809359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160056903A KR102568516B1 (en) | 2016-05-10 | 2016-05-10 | Array Substrate For Display Device And Method Of Fabricating The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102568516B1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102461758B1 (en) * | 2017-12-28 | 2022-10-31 | 엘지디스플레이 주식회사 | Bidirectional touch display panel |
KR102570648B1 (en) | 2018-05-04 | 2023-08-24 | 삼성디스플레이 주식회사 | Display device and manufacturing method thereof |
KR102657529B1 (en) * | 2018-11-02 | 2024-04-12 | 엘지디스플레이 주식회사 | Organic light-emitting display device |
KR102531674B1 (en) | 2018-12-31 | 2023-05-12 | 삼성디스플레이 주식회사 | Display panel |
KR20200110573A (en) | 2019-03-15 | 2020-09-24 | 삼성디스플레이 주식회사 | Display device |
CN110098227B (en) * | 2019-04-24 | 2021-07-06 | 深圳市华星光电半导体显示技术有限公司 | OLED display panel and manufacturing method thereof |
KR20200144162A (en) * | 2019-06-17 | 2020-12-29 | 삼성디스플레이 주식회사 | Display apharatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101073301B1 (en) * | 2009-07-15 | 2011-10-12 | 삼성모바일디스플레이주식회사 | Organic Light emitting Display device and fabrication method thereof |
KR101679850B1 (en) * | 2009-11-23 | 2016-11-25 | 엘지디스플레이 주식회사 | Organic light emitting diodde desplay device |
KR101608637B1 (en) * | 2011-08-02 | 2016-04-04 | 엘지디스플레이 주식회사 | Liquid crystal display device with a built-in touch screen and method for manufacturing the same |
KR20150141452A (en) * | 2014-06-10 | 2015-12-18 | 송학성 | Array Substrate For Display Device Including Oxide Thin Film Transistor And Method Of Fabricating The Same |
KR102230943B1 (en) * | 2014-08-14 | 2021-03-24 | 엘지디스플레이 주식회사 | Organic lighting emitting display device with light absorption and fabricating thereof |
-
2016
- 2016-05-10 KR KR1020160056903A patent/KR102568516B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20170126632A (en) | 2017-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11716877B2 (en) | Organic light-emitting display device and method of manufacturing the same | |
KR102568516B1 (en) | Array Substrate For Display Device And Method Of Fabricating The Same | |
US10332919B2 (en) | Organic light-emitting diode (OLED) array substrate and manufacturing method thereof and display device | |
KR102124025B1 (en) | Organic Light Emitting Diode Display Device and Method of Fabricating the Same | |
KR102584253B1 (en) | Organic light emitting display apparatus and method for manufacturing the same | |
US9391292B2 (en) | Display device, method of manufacturing the same, and method of repairing the same | |
KR102578834B1 (en) | Organic Light Emitting Display Device | |
US7948167B2 (en) | Organic light emitting device and manufacturing method thereof | |
US9590177B2 (en) | Organic light-emitting display panel and fabrication method thereof | |
KR20190092650A (en) | organic light emitting display device and Manufacturing method of the same | |
US8330353B2 (en) | Organic light emitting device and manufacturing method thereof | |
KR20060125303A (en) | Display device and manufacturing method of the same | |
US8013523B2 (en) | Organic light emitting device and manufacturing method thereof | |
KR101592012B1 (en) | Organic light emitting device and manufacturing method thereof | |
KR101978779B1 (en) | Organic Light Emitting Diode Display And Method For Manufacturing The Same | |
KR102355605B1 (en) | Organic Light Emitting Diode Display Device and Method of Fabricating the Same | |
KR20160058297A (en) | Organic Light Emitting Diode Display Device and Method of Fabricating the Same | |
KR20160053383A (en) | Thin Film Transistor Array Substrate and Organic Light Emitting Diode Display Device Having The Same | |
KR20160055344A (en) | Organic Light Emitting Diode Display Device | |
KR100746163B1 (en) | Display device and manufacturing method thereof | |
KR100808085B1 (en) | Organic electroluminescence device and method for fabricating thereof | |
KR20180061777A (en) | Organic Light Emitting Diode Display Device | |
CN115280537A (en) | Display substrate, preparation method thereof and display device | |
JP5402481B2 (en) | Display device, electronic apparatus, and display device manufacturing method | |
KR100573138B1 (en) | Flat display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |