KR102562952B1 - Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure - Google Patents

Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure Download PDF

Info

Publication number
KR102562952B1
KR102562952B1 KR1020150191650A KR20150191650A KR102562952B1 KR 102562952 B1 KR102562952 B1 KR 102562952B1 KR 1020150191650 A KR1020150191650 A KR 1020150191650A KR 20150191650 A KR20150191650 A KR 20150191650A KR 102562952 B1 KR102562952 B1 KR 102562952B1
Authority
KR
South Korea
Prior art keywords
reference power
subpixels
supplying
signal
light emitting
Prior art date
Application number
KR1020150191650A
Other languages
Korean (ko)
Other versions
KR20170081015A (en
Inventor
최기민
김홍석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191650A priority Critical patent/KR102562952B1/en
Publication of KR20170081015A publication Critical patent/KR20170081015A/en
Application granted granted Critical
Publication of KR102562952B1 publication Critical patent/KR102562952B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명을 적용하면, 유기 발광 다이오드 표시 장치의 표시 패널에는 각각이 복수의 서브 픽셀을 포함하는 복수의 픽셀, 및 복수의 서브 픽셀의 각각에 센스 신호를 공급하는 복수의 센스 신호 라인이 포함된다. 복수의 서브 픽셀의 각각에 스캔 신호를 공급하는 복수의 스캔 신호 라인, 복수의 서브 픽셀의 각각에 데이터 신호를 공급하는 복수의 데이터 라인이 더 포함된다. 여기에 복수의 서브 픽셀의 각각에 기준전원 신호를 공급하는 기준전원 라인이 포함된다. 여기에 기준전원 라인과 복수의 서브 픽셀의 각각의 사이에 도전 배선이 배치된다. 이 도전 배전은 기준전원 신호의 공급을 위한 광차단층(light shield layer)이 포함되어 있다. 이에 따라 광차단층이 레이저 커팅에 의해 쉽게 제어될 수 있음으로 해서 리페어 공정이 수월해진다.When the present invention is applied, a display panel of an organic light emitting diode display includes a plurality of pixels each including a plurality of subpixels and a plurality of sense signal lines supplying a sense signal to each of the plurality of subpixels. A plurality of scan signal lines supplying scan signals to each of the plurality of subpixels and a plurality of data lines supplying data signals to each of the plurality of subpixels are further included. Here, a reference power line for supplying a reference power signal to each of a plurality of subpixels is included. Here, conductive wires are disposed between the reference power supply line and each of the plurality of subpixels. This conductive distribution includes a light shield layer for supplying a reference power signal. Accordingly, since the light blocking layer can be easily controlled by laser cutting, the repair process becomes easy.

Description

리페어 구조를 가지는 유기 발광 다이오드 표시 장치, 그 표시 패널 및 그 배선 구조{Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure}Organic light emitting diode display device having a repair structure, display panel thereof, and wiring structure thereof

본 발명은 리페어 구조를 가지는 유기 발광 다이오드 표시 장치, 그 표시 패널 및 배선 구조에 관한 것으로, 상세하게는 기준전원 신호의 공급 및 레이저 커팅이 가능한 광차단층(light shield layer)을 포함하며, 기준전원 라인과 복수의 서브 픽셀의 각각의 사이에 배치된 도전 배선을 포함하는 리페어 구조를 가지는 유기 발광 다이오드 표시 장치, 그 표시 패널 및 배선 구조에 관한 것이다.
The present invention relates to an organic light emitting diode display device having a repair structure, a display panel thereof, and a wiring structure, and more particularly, includes a light shield layer capable of supplying a reference power signal and laser cutting, and a reference power line The present invention relates to an organic light emitting diode display having a repair structure including a conductive wire disposed between a plurality of subpixels and a conductive wire disposed between each of a plurality of subpixels, a display panel thereof, and a wiring structure.

유기발광 다이오드(OLED)를 발광시켜 화상을 표시하는 유기발광 다이오드 표시 장치는 구동방식에 따라 수동 매트릭스(Passive Matrix) 방식과 능동 매트릭스(Active Matrix) 방식으로 나눌 수 있다.Organic light emitting diode display devices that display images by emitting light from organic light emitting diodes (OLEDs) can be divided into a passive matrix method and an active matrix method according to a driving method.

수동 매트릭스 방식은 별도의 박막 트랜지스터(thin film transistor, 이하 "TFT"라 함)를 구비하지 않으면서 매트릭스 형태로 픽셀이 배열된 구성을 포함하며, 소비전력이 높아지게 되고 해상도 면에서도 한계가 있다.The passive matrix method includes a configuration in which pixels are arranged in a matrix form without a separate thin film transistor (hereinafter referred to as “TFT”), and has high power consumption and a limitation in terms of resolution.

반면에, 능동 매트릭스 방식은 매트릭스 형태로 배열된 픽셀 각각에 TFT가 형성된 구성을 포함하며, TFT의 스위칭 구동과 스토리지 커패시터(Cst)의 전압 충전에 의해 각각의 픽셀을 구동한다.On the other hand, the active matrix method includes a configuration in which TFTs are formed in each of the pixels arranged in a matrix form, and each pixel is driven by switching driving of the TFT and voltage charging of the storage capacitor Cst.

따라서, 소비전력이 낮고 해상도 면에서도 수동 매트릭스 방식과 대비하여 이점이 있다. 고해상도 및 대면적을 요구하는 표시소자에는 능동 매트릭스 방식의 유기발광소자가 적합하다. 참고로, 이하 본 명세서에서는 '능동 매트릭스 방식의 유기발광 다이오드 표시 장치'를 간략하게 '유기발광 다이오드 표시 장치'로 칭하도록 한다.Therefore, there is an advantage compared to the passive matrix method in terms of low power consumption and resolution. An active matrix type organic light emitting device is suitable for a display device requiring high resolution and a large area. For reference, in the present specification, an 'active matrix type organic light emitting diode display' will be simply referred to as an 'organic light emitting diode display'.

도 1은 일반적인 유기전계 발광소자의 표시영역 일부에 대한 평면도로서, 전체 픽셀들 중에서 하나의 단위 픽셀을 나타내는 도면이다.1 is a plan view of a portion of a display area of a general organic light emitting device, and is a diagram showing one unit pixel among all pixels.

도 1에서는 각 픽셀 영역 내에서 픽셀 회로가 형성된 영역을 픽셀 회로 영역(DA)으로 정의하였다. 픽셀 회로는 드라이빙 TFT(20), 스캔 TFT(30) 및 센스 TFT(40)를 포함한다. 그리고, 유기발광 다이오드(OLED)가 형성된 영역을 발광 영역(EA)으로 정의하였다.In FIG. 1 , an area where a pixel circuit is formed in each pixel area is defined as a pixel circuit area DA. The pixel circuit includes a driving TFT 20, a scanning TFT 30 and a sensing TFT 40. And, the area where the organic light emitting diode (OLED) is formed is defined as the light emitting area (EA).

도 1을 참조하면, 구동전원 라인(VDD line)과 데이터 라인(data line)은 수직 방향으로 형성되어 있고, 게이트 인(gate line) 및 센스신호 라인(sense line)은 수평 방향으로 형성되어 있다.Referring to FIG. 1 , a driving power line (VDD line) and a data line are formed in a vertical direction, and a gate line and a sense signal line are formed in a horizontal direction.

데이터 라인(data line)과 게이트 라인(gate line)이 교차되어 발광 영역(EA)이 정의된다. 발광 영역에는 복수의 픽셀이 형성되어 있으며, 레드 픽셀, 그린 픽셀, 블루 픽셀 및 화이트 픽셀이 모여 하나의 단위 픽셀(10)을 구성한다. 게이트 라인(gate line)과 센스신호 라인(sense line) 사이에 픽셀 회로 영역(DA)이 정의된다.The light emitting area EA is defined by crossing the data line and the gate line. A plurality of pixels are formed in the light emitting region, and a red pixel, a green pixel, a blue pixel, and a white pixel are gathered to form one unit pixel 10 . A pixel circuit area DA is defined between the gate line and the sense signal line.

드라이빙 TFT(20)의 소스 전극은 구동전원 라인(VDD line)과 연결되고, 드레인 전극은 유기발광 다이오드(OLED)의 애노드 전극과 연결된다. 그리고, 드라이빙 TFT(20)의 게이트 전극은 스캔 TFT(30)의 드레인 전극과 연결된다. 스캔 TFT(30)의 게이트 전극은 게이트 라인(gate line)과 연결되고, 소스 전극은 데이터 라인(data line)과 연결된다. 센스 TFT(40)의 게이트 전극은 센스신호 라인에 연결되고, 드레인 전극은 드라이빙 TFT(20)의 드레인 전극에 연결되고, 소스 전극은 기준전원 라인(Ref line)에 연결된다.The source electrode of the driving TFT 20 is connected to the driving power supply line (VDD line), and the drain electrode is connected to the anode electrode of the organic light emitting diode (OLED). Also, the gate electrode of the driving TFT 20 is connected to the drain electrode of the scan TFT 30 . A gate electrode of the scan TFT 30 is connected to a gate line, and a source electrode is connected to a data line. The gate electrode of the sense TFT 40 is connected to the sense signal line, the drain electrode is connected to the drain electrode of the driving TFT 20, and the source electrode is connected to the reference power supply line (Ref line).

도 2는 휘점 불량이 발생한 픽셀을 리페어하여 암점화시킨 것을 나타내는 도면이다.FIG. 2 is a diagram showing that a pixel having a defective bright point is repaired and turned into a dark point.

도 2를 참조하면, 픽셀의 유기발광 다이오드(OLED) 및 픽셀 회로를 제조하는 과정에서 각 TFT들의 특성 저하와, 라인들 및 레이어들 간의 쇼트 발생으로 인해 각 픽셀이 정상적으로 구동되지 않는 불량이 발생될 수 있다.Referring to FIG. 2 , in the process of manufacturing an organic light emitting diode (OLED) of a pixel and a pixel circuit, a defect in which each pixel is not normally driven may occur due to deterioration of characteristics of each TFT and occurrence of a short circuit between lines and layers. can

하나의 픽셀 영역에 형성된 드라이빙 TFT(20), 스캔 TFT(30) 또는 센스 TFT(40)가 정상적으로 구동되지 않을 경우, 유기발광 다이오드로 전류가 인가되지 않아 암점화 불량이 발생할 수 있다. 또한, 드라이빙 TFT(20)의 소스 전극과 드레인 전극이 쇼트되는 경우, 드라이빙 TFT(20)가 정상적으로 구동되지 않고 소스 전극으로 인가된 전압이 바로 드레인 전극으로 직접 인가될 수 있다. 이 경우, 드라이빙 TFT(20)가 오프(off)되지 않고 계속 온(on) 상태가 유지되어 유기발광 다이오드(OLED)가 계속 점등하는 휘점 불량이 발생할 수 있다.When the driving TFT 20 , the scanning TFT 30 , or the sensing TFT 40 formed in one pixel area is not normally driven, current is not applied to the organic light emitting diode, and darkening defects may occur. Also, when the source electrode and drain electrode of the driving TFT 20 are short-circuited, the driving TFT 20 is not normally driven and the voltage applied to the source electrode may be directly applied to the drain electrode. In this case, since the driving TFT 20 is not turned off but kept on, a bright spot defect in which the organic light emitting diode (OLED) is continuously turned on may occur.

이와 같이, 특정 픽셀에 암점화 또는 휘점화 불량이 발생하는 경우, 암점화된 픽셀 영역은 리페어가 불가하므로 암점화된 상태 그대로 둔다.In this way, when a dark point or bright point defect occurs in a specific pixel, the dark point pixel area is left as it is because it is impossible to repair it.

그리고, 휘점화된 픽셀 영역은, 휘점화된 픽셀을 구동시키는 픽셀 회로의 드라이빙 TFT(20)와 유기발광 다이오드(OLED)의 애노드 전극이 연결되는 "A" 지점을 레이저 컷팅을 통해 끊는다. 즉, 스토리지 커패시터와 유기발광 다이오드(OLED)의 애노드 전극 사이의 개구 영역에서 레이저 컷팅을 수행하여 드라이빙 TFT(20)와 유기발광 다이오드(OLED)의 애노드 전극의 연결을 끊는다.And, in the bright pixel area, the “A” point where the driving TFT 20 of the pixel circuit driving the bright pixel and the anode electrode of the organic light emitting diode (OLED) are connected is cut through laser cutting. That is, laser cutting is performed in an open area between the storage capacitor and the anode electrode of the organic light emitting diode (OLED) to disconnect the driving TFT 20 from the anode electrode of the organic light emitting diode (OLED).

또한, 센스 TFT(40)의 드레인 전극과 드라이빙 TFT(20)가 연결되는 "B" 지점을 레이저 컷팅을 통해 끊는다. 또한, 휘점화 불량이 발생한 픽셀의 발광 영역(EA)에 형성된 유기발광 다이오드(OLED)에 웰딩(welding)을 진행하여 애노드 전극과 캐소드 전극을 도통시켜 유기발광 다이오드(OLED)를 암점화 시킨다.In addition, the “B” point where the drain electrode of the sense TFT 40 and the driving TFT 20 are connected is cut through laser cutting. In addition, welding is performed on the organic light emitting diode (OLED) formed in the light emitting area (EA) of the pixel where the bright lighting failure occurs to conduct the anode electrode and the cathode electrode to darken the organic light emitting diode (OLED).

이때, 암점화를 통한 리페어 공정에서 레이저 컷팅의 성공률을 높이기 위해서는 설계적인 마진을 충분히 확보하는 것이 필요하다. 그러나 설계적 마진에는 한계가 있을 수 있다. 따라서, 설계적인 마진을 최소화하면서 암점화를 실행하여 성공률을 높일 수 있는 리페어 방안이 필요하다.At this time, in order to increase the success rate of laser cutting in the repair process through darkening, it is necessary to sufficiently secure a design margin. However, the design margin may have limits. Therefore, there is a need for a repair method capable of increasing the success rate by performing dark ignition while minimizing the design margin.

또한 종래의 경우에는 레이저 커팅을 위한 리페어 포인트가 소스/드레인 메탈층으로 이루어져 있음에 따라 일회의 레이저 커팅으로 완료되지 않고 여러번의 레이저 커팅이 시도되어야 하는 문제점이 있다.
In addition, in the conventional case, since the repair point for laser cutting is composed of source/drain metal layers, there is a problem in that multiple laser cuttings must be attempted without being completed with one laser cutting.

본 발명이 해결하고자 하는 과제는 본 발명은 유기 발광 다이오드 표시 장치에서 설계적 마진을 최소화하면서 휘점화된 픽셀을 암점화를 통해 리페어하기 위한 암점화 리페어 구조를 가지는 유기 발광 다이오드 표시 장치, 그 표시 패널 및 배선 구조를 제공하는데 있다.An object to be solved by the present invention is an organic light emitting diode display device having a dark point repair structure for repairing a bright point pixel through dark point while minimizing a design margin in the organic light emitting diode display device, and a display panel thereof and a wiring structure.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
The problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the description below to which the proposed embodiment belongs. will be.

본 발명의 일측면에 의한 유기 발광 다이오드 표시 장치의 표시 패널에는 각각이 복수의 서브 픽셀을 포함하는 복수의 픽셀, 및 복수의 서브 픽셀의 각각에 센스 신호를 공급하는 복수의 센스 신호 라인이 포함된다. 복수의 서브 픽셀의 각각에 스캔 신호를 공급하는 복수의 스캔 신호 라인, 복수의 서브 픽셀의 각각에 데이터 신호를 공급하는 복수의 데이터 라인이 더 포함된다. 여기에 복수의 서브 픽셀의 각각에 기준전원 신호를 공급하는 기준전원 라인이 포함된다. 여기에 기준전원 라인과 복수의 서브 픽셀의 각각의 사이에 도전 배선이 배치된다. 이 도전 배전에는 기준전원 신호의 공급을 위한 광차단층(light shield layer)이 포함되어 있다.A display panel of an organic light emitting diode display according to an aspect of the present invention includes a plurality of pixels each including a plurality of subpixels and a plurality of sense signal lines supplying a sense signal to each of the plurality of subpixels. . A plurality of scan signal lines supplying scan signals to each of the plurality of subpixels and a plurality of data lines supplying data signals to each of the plurality of subpixels are further included. Here, a reference power line for supplying a reference power signal to each of a plurality of subpixels is included. Here, conductive wires are disposed between the reference power supply line and each of the plurality of subpixels. This conductive distribution includes a light shield layer for supplying a reference power signal.

본 발명의 다른 측면에 의하면, 리페어 구조를 가지는 유기 발광 다이오드 표시 장치용 배선 구조가 제공된다. 배선 구조에는 기판위에 위치하는 광차단층이 위치한다. 광차단층의 제1 영역상에는 픽셀 영역이 위치하고, 픽셀 영역과 이격되어 광차단층의 제2 영역상에 기준 전원 라인 영역이 위치한다. 여기에서 픽셀 영역은 광차단층 위에 위치하는 소스/드레인 메탈층을 포함하며, 소스/드레인 메탈층은 광차단층을 통해 기준 전원 라인 영역과 전기적으로 연결되어 있다.
According to another aspect of the present invention, a wiring structure for an organic light emitting diode display having a repair structure is provided. A light blocking layer positioned on the substrate is positioned in the wiring structure. A pixel area is positioned on the first area of the light blocking layer, and a reference power line area is positioned on the second area of the light blocking layer, spaced apart from the pixel area. Here, the pixel area includes a source/drain metal layer positioned on the light blocking layer, and the source/drain metal layer is electrically connected to the reference power line area through the light blocking layer.

본 발명에 의하면, 기준전원 신호의 공급 및 레이저 커팅이 가능한 광차단층(light shield layer)을 포함하며, 기준전원 라인과 복수의 서브 픽셀의 각각의 사이에 배치된 도전 배선을 포함하고 있다. According to the present invention, a light shield layer capable of supplying a reference power signal and laser cutting is included, and a conductive wire disposed between the reference power line and each of the plurality of subpixels.

이에 따라 휘점 불량이 발생한 픽셀의 리페어시에 레이저 커팅을 통해 광차단층을 손쉽게 제거할 수 있음에 따라 설계적인 마진을 최소화하면서 암점화를 실행하여 리페어를 수행할 수 있다.
Accordingly, as the light-blocking layer can be easily removed through laser cutting when repairing a pixel having a defective bright spot, it is possible to perform repair by executing dark spot while minimizing a design margin.

도 1은 일반적인 유기전계 발광소자의 표시영역 일부에 대한 평면도이다.
도 2는 휘점 불량이 발생한 픽셀을 리페어하여 암점화시킨 것을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 유기발광 다이오드 표시 장치를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 유기발광 다이오드 표시 장치의 픽셀구조를 설명하기 위한 회로도이다.
도 5는 본 발명의 일실시예에 따른 유기발광 다이오드 표시 장치의 픽셀회로의 배선 형상을 설명하기 위한 도면이다.
도 6은 도 5에서 기준전원 라인과 제2 스위칭 TFT(ST2)를 연결하는 도전 배선을 설명하기 위한 도면이다.
도 7은 도 6에서 B-B' 단면도이다.1 is a plan view of a portion of a display area of a general organic light emitting device.
2 is a view for explaining that a pixel having a defective bright point is repaired and turned into a dark point.
3 is a diagram for explaining an organic light emitting diode display according to an exemplary embodiment of the present invention.
4 is a circuit diagram for explaining a pixel structure of an organic light emitting diode display according to an exemplary embodiment of the present invention.
5 is a diagram for explaining a wiring shape of a pixel circuit of an organic light emitting diode display according to an exemplary embodiment of the present invention.
FIG. 6 is a diagram for explaining a conductive wire connecting the reference power line and the second switching TFT ST2 in FIG. 5 .
FIG. 7 is a BB′ cross-sectional view in FIG. 6 .

본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can make various changes and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. However, this is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, or substitutes included in the spirit and technical scope of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시 예에 따른 유기발광 다이오드 표시 장치를 설명하기 위한 도면이다.3 is a diagram for explaining an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 일실시예에 따른 유기 발광 다이오드 표시 장치(100)는 표시 패널(110) 및 구동 회로부를 포함하여 구성된다.Referring to FIG. 3 , an organic light emitting diode display 100 according to an exemplary embodiment includes a display panel 110 and a driving circuit unit.

구동 회로부는 데이터 드라이버(130), 게이트 드라이버(120), 타이밍 컨트롤러(140), 메모리(141) 및 전원 공급부를 포함하며, 복수의 구동집적회로(Drive IC)가 실장된 인쇄회로기판 및 COF(Chip on Film)에 형성된다. 구동 회로부는 FOG(Film on Glass)를 이용하여 표시 패널(110)에 전원 및 구동신호를 공급한다.The driving circuit unit includes a data driver 130, a gate driver 120, a timing controller 140, a memory 141, and a power supply unit, and a printed circuit board on which a plurality of drive integrated circuits (Drive ICs) are mounted and a COF ( Chip on Film). The driving circuit unit supplies power and driving signals to the display panel 110 using Film on Glass (FOG).

타이밍 컨트롤러(140)는 영상 데이터를 프레임 단위로 정렬하여 데이터 드라이버(130)에 공급한다. 또한, 타이밍 컨트롤러(140)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블(DE), 클럭(DCLK)과 같은 타이밍 동기 신호(TSS)에 기초하여 데이터 드라이버(130)와 게이트 드라이버(120)를 드라이빙 모드로 동작시켜 입력된 영상을 표시한다.The timing controller 140 arranges the image data in units of frames and supplies them to the data driver 130 . In addition, the timing controller 140 controls the data driver 130 and the data driver 130 based on timing synchronization signals TSS such as the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the data enable DE, and the clock DCLK. The input image is displayed by operating the gate driver 120 in the driving mode.

또한, 타이밍 컨트롤러(140)는 데이터 드라이버(130)와 게이트 드라이버(120)를 센싱 모드로 동작시켜 각 서브 픽셀에 형성된 드라이빙 TFT(DT)의 특성(문턱전압/이동도)의 센싱이 이루어지도록 한다.In addition, the timing controller 140 operates the data driver 130 and the gate driver 120 in a sensing mode so that the characteristics (threshold voltage/mobility) of the driving TFT (DT) formed in each sub-pixel are sensed. .

게이트 드라이버(120)는 타이밍 컨트롤러(140)의 모드 제어에 따라 드라이빙 모드와 센싱 모드로 동작한다. 게이트 드라이버(120)는 드라이빙 모드 시, 게이트 드라이버(120)는 타이밍 컨트롤러(140)로부터 공급되는 게이트 제어 신호(GCS)에 따라 1 수평 기간마다 게이트 온 전압 레벨의 스캔 신호(scan)를 생성한다. 게이트 드라이버(120)는 생성된 스캔 신호(scan)를 복수의 게이트 라인(GL)에 순차적으로 공급한다. 그리고, 게이트 드라이버(120)는 센싱 모드 시, 게이트 드라이버(120)는 게이트 온 전압 레벨의 센스 신호(sense)를 생성한다. 그리고, 센스 신호(sense)를 복수의 센스 신호 라인(SL)에 순차적으로 공급한다.The gate driver 120 operates in a driving mode and a sensing mode according to the mode control of the timing controller 140 . In the driving mode, the gate driver 120 generates a gate-on voltage level scan signal every horizontal period according to the gate control signal GCS supplied from the timing controller 140 . The gate driver 120 sequentially supplies the generated scan signal scan to the plurality of gate lines GL. Also, when the gate driver 120 is in the sensing mode, the gate driver 120 generates a gate-on voltage level sense signal. Then, the sense signal (sense) is sequentially supplied to the plurality of sense signal lines (SL).

이러한 게이트 드라이버(120)는 복수의 게이트 라인(GL1-GLm), 복수의 센스 신호 라인(SL1-SLm) 및 전원 라인(PL1-PLn, EVDD 라인)과 연결되어 있다. 게이트 드라이버(120)는 집적 회로(IC) 형태로 형성되어 연성 케이블을 통해 표시 패널(110)에 연결되거나, 또는 각 픽셀(P)의 트랜지스터를 형성할 때, 동일한 공정을 통해 표시 패널(110)의 어레이 기판의 비 표시 영역에 직접 형성될 수도 있다.The gate driver 120 is connected to a plurality of gate lines GL1 to GLm, a plurality of sense signal lines SL1 to SLm, and power lines PL1 to PLn and EVDD lines. The gate driver 120 is formed in the form of an integrated circuit (IC) and is connected to the display panel 110 through a flexible cable, or when forming a transistor of each pixel P, the display panel 110 through the same process. may be directly formed in the non-display area of the array substrate.

데이터 드라이버(130)는 복수의 데이터 라인(DL1 내지 DLn)에 연결되어 있고, 타이밍 컨트롤러(140)의 모드 제어에 따라 표시 모드와 센싱 모드로 동작한다. 데이터 드라이버(130)는 타이밍 컨트롤러(140)에서 공급되는 보정된 영상 데이터를 데이터 전압(Vdata)으로 변환하여 데이터 라인(DL)에 공급한다.The data driver 130 is connected to a plurality of data lines DL1 to DLn, and operates in a display mode and a sensing mode according to mode control of the timing controller 140 . The data driver 130 converts the corrected image data supplied from the timing controller 140 into a data voltage Vdata and supplies it to the data line DL.

메모리(141)에는 전체 픽셀(P)의 드라이빙 TFT(DT)의 문턱전압(Vth)의 쉬프트를 보상하기 위한 초기 보상 값이 저장되어 있다. 또한, 표시 패널(110)의 구동에 따른 각 픽셀(P)의 드라이빙 TFT(DT)의 문턱전압(Vth)의 쉬프트를 보상하기 위한 경시 보상 데이터가 메모리(141)에 저장되어 있다. 메모리(141)에 저장된 경시 보상 데이터를 로딩하여 경시 보상이 수행될 수 있다. 타이밍 컨트롤러(140)는 메모리(141)로부터 드라이빙 TFT(DT)의 문턱전압(Vth)의 쉬프트를 보상하기 위한 초기 보상 값을 로딩하고, 로딩된 보상 값을 보정된 영상 데이터에 반영한다.An initial compensation value for compensating for a shift in the threshold voltage Vth of the driving TFT DT of all pixels P is stored in the memory 141 . In addition, time-lapse compensation data for compensating for a shift in the threshold voltage Vth of the driving TFT DT of each pixel P according to driving of the display panel 110 is stored in the memory 141 . Time compensation may be performed by loading time compensation data stored in the memory 141 . The timing controller 140 loads an initial compensation value for compensating for a shift in the threshold voltage (Vth) of the driving TFT (DT) from the memory 141 and reflects the loaded compensation value to the corrected image data.

표시패널(110)은 각각이 복수의 서브 픽셀을 포함하는 복수의 픽셀, 및 복수의 서브 픽셀의 각각에 센스 신호를 공급하는 복수의 센스 신호 라인(SL1-SLm)이 포함된다. 복수의 서브 픽셀의 각각에 스캔 신호를 공급하는 복수의 스캔 신호 라인(GL1-GLm), 복수의 서브 픽셀의 각각에 데이터 신호를 공급하는 복수의 데이터 라인(DL1-DLn)이 더 포함된다. 여기에 복수의 서브 픽셀의 각각에 기준전원 신호를 공급하는 기준전원 라인(RL1-RLn)이 포함된다. 여기에 기준전원 라인과 복수의 서브 픽셀의 각각의 사이에 도전 배선이 배치된다. 이 도전 배전에는 기준전원 신호의 공급을 위한 광차단층(light shield layer)이 포함될 수 있다. 도전 배선은 레이저 커팅을 통한 리페어 포인트로 사용되기 위한 설계 마진을 가진다. The display panel 110 includes a plurality of pixels, each of which includes a plurality of subpixels, and a plurality of sense signal lines SL1 to SLm for supplying a sense signal to each of the plurality of subpixels. A plurality of scan signal lines GL1 to GLm for supplying scan signals to each of the plurality of subpixels and a plurality of data lines DL1 to DLn for supplying data signals to each of the plurality of subpixels are further included. Here, reference power lines RL1 to RLn for supplying a reference power signal to each of a plurality of subpixels are included. Here, conductive wires are disposed between the reference power supply line and each of the plurality of subpixels. This conductive distribution may include a light shield layer for supplying a reference power signal. The conductive wire has a design margin for use as a repair point through laser cutting.

표시 패널(110)은 복수의 유기 발광 다이오드(OLED)와 복수의 유기 발광 다이오드(OLED)를 발광시키기 위한 픽셀 회로들이 형성된 어레이 기판과, 복수의 유기 발광 다이오드(OLED)를 봉지하는 봉지 기판을 포함한다.The display panel 110 includes an array substrate on which a plurality of organic light emitting diodes (OLEDs) and pixel circuits for emitting light of the plurality of organic light emitting diodes (OLEDs) are formed, and an encapsulation substrate for sealing the plurality of organic light emitting diodes (OLEDs). do.

표시 패널(110)은 복수의 픽셀이 매트릭스 형태로 배열되어 화상이 표시되는 액티브 영역(active area)과, 복수의 링크 라인 및 로그 라인들이 형성된 비 표시 영역(non-display area)을 포함한다.The display panel 110 includes an active area in which a plurality of pixels are arranged in a matrix form to display an image, and a non-display area in which a plurality of link lines and log lines are formed.

어레이 기판의 액티브 영역에는 복수의 게이트 라인(GL1-GLm), 복수의 센스 신호 라인(SL1-SLm), 복수의 데이터 라인(DL1-DLn), 복수의 전원 라인(PL1-PLn, EVDD 라인) 및 복수의 기준 전원 라인(RL1-RLn)이 형성되어 있고, 이러한 라인들에 의해 복수의 픽셀(P)이 정의된다. 레드, 그린, 블루 및 화이트 픽셀이 모여 하나의 단위 픽셀을 구성한다.In the active region of the array substrate, a plurality of gate lines GL1-GLm, a plurality of sense signal lines SL1-SLm, a plurality of data lines DL1-DLn, a plurality of power lines PL1-PLn and EVDD lines, and A plurality of reference power lines RL1 to RLn are formed, and a plurality of pixels P are defined by these lines. Red, green, blue, and white pixels are gathered to form one unit pixel.

복수의 픽셀(P) 각각에는 유기 발광 다이오드(OLED) 및 유기 발광 다이오드(OLED)를 발광시키기 위한 픽셀회로가 형성되어 있다. 픽셀 회로는 드라이빙 TFT, 스캔 TFT 및 센스 TFT를 포함한다.An organic light emitting diode (OLED) and a pixel circuit for emitting light from the organic light emitting diode (OLED) are formed in each of the plurality of pixels (P). The pixel circuit includes a driving TFT, a scanning TFT and a sensing TFT.

게이트 라인(GL)에는 게이트 드라이버(120)로부터 스캔 신호(게이트 구동 신호)가 인가된다. 그리고, 센스 신호 라인(SL)에는 게이트 드라이버(120)로부터 센싱 신호(sense)가 인가된다.A scan signal (gate driving signal) is applied to the gate line GL from the gate driver 120 . A sensing signal (sense) is applied from the gate driver 120 to the sense signal line (SL).

복수의 데이터 라인(DL)에는 데이터 드라이버(130)로부터 데이터 전압(이 인가된다. 데이터 전압(Vdata)은 픽셀(P)의 드라이빙 TFT(DT)의 문턱전압(Vth)의 쉬프트를 보상하기 위한 보상 전압이 포함될 수 있다.A data voltage (Vdata) is applied to the plurality of data lines (DL) from the data driver 130. The data voltage (Vdata) compensates for a shift in the threshold voltage (Vth) of the driving TFT (DT) of the pixel (P). voltage may be included.

기준 전원 라인(RL)에는 데이터 드라이버(130)로부터 표시 기준 전원 또는 센싱 프리차징 전압이 선택적으로 공급될 수 있다. 표시 기준 전원은 각 픽셀(P)의 데이터 충전 기간 동안 각 기준 전원 라인(RL)에 공급된다. 센싱 프리차징 전압은 각 픽셀(P)의 드라이빙 TFT(DT)의 문턱전압/이동도를 센싱하는 센싱 기간에 기준전원 라인(RL)에 공급될 수 있다.Display reference power or sensing precharging voltage may be selectively supplied from the data driver 130 to the reference power line RL. Display reference power is supplied to each reference power line RL during the data charging period of each pixel P. The sensing precharging voltage may be supplied to the reference power line RL during a sensing period in which the threshold voltage/mobility of the driving TFT DT of each pixel P is sensed.

도 4는 본 발명의 일실시예에 따른 유기발광 다이오드 표시 장치의 픽셀구조를 설명하기 위한 회로도이다. 도 4에서는 표시 패널에 형성된 외부 보상 방식의 픽셀들 중에서 하나의 픽셀의 등가 회로를 표시하고 있다.4 is a circuit diagram for explaining a pixel structure of an organic light emitting diode display according to an exemplary embodiment of the present invention. 4 shows an equivalent circuit of one pixel among pixels of an external compensation method formed on the display panel.

도 4를 참조하면, 표시 패널의 각 픽셀은 입력되는 데이터 전류(Ioled)에 의해 발광하는 유기발광 다이오드(OLED)와, 유기발광 다이오드(OLED)를 구동시키기 위한 픽셀 회로(PC)를 포함한다. 또한, 표시 패널에는 유기 발광 다이오드(OLED)와 픽셀 회로(PC)에 구동 전원 및 신호를 공급하기 위한 복수의 라인들이 형성되어 있다.Referring to FIG. 4 , each pixel of the display panel includes an organic light emitting diode (OLED) that emits light by an input data current (Ioled) and a pixel circuit (PC) for driving the organic light emitting diode (OLED). Also, a plurality of lines are formed in the display panel to supply driving power and signals to the organic light emitting diode (OLED) and the pixel circuit (PC).

여기서, 픽셀 회로(PC)는 제1 스위칭 TFT(ST1), 제2 스위칭 TFT(ST2), 드라이빙 TFT(DT) 및 커패시터(Cst)를 포함한다. 그리고, 복수의 라인들은 데이터 라인(DL), 게이트 라인(GL), 구동전원 라인(PL), 센스신호 라인(SL), 기준전원 라인(RL)을 포함한다.Here, the pixel circuit PC includes a first switching TFT (ST1), a second switching TFT (ST2), a driving TFT (DT), and a capacitor (Cst). Also, the plurality of lines include a data line DL, a gate line GL, a driving power line PL, a sense signal line SL, and a reference power line RL.

제1 스위칭 TFT(ST1)은 게이트 라인(GL)에 공급되는 스캔 신호(게이트 구동 신호)에 따라 스위칭된다. 제1 스위칭 TFT(ST1)가 턴온되어 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)이 드라이빙 TFT(DT)에 공급된다.The first switching TFT ST1 is switched according to the scan signal (gate driving signal) supplied to the gate line GL. The first switching TFT (ST1) is turned on and the data voltage (Vdata) supplied to the data line (DL) is supplied to the driving TFT (DT).

드라이빙 TFT(DT)는 제1 스위칭 트랜지스터(ST1)로부터 공급되는 데이터 전압(Vdata)에 따라 스위칭된다. 드라이빙 TFT(DT)의 스위칭에 의해 유기발광 다이오드(OLED)로 흐르는 데이터 전류(Ioled)를 제어한다.The driving TFT (DT) is switched according to the data voltage (Vdata) supplied from the first switching transistor (ST1). The data current Ioled flowing through the organic light emitting diode OLED is controlled by the switching of the driving TFT DT.

게이트 라인(GL)을 통해 스캔 신호가 인가되면 제1 스위칭 TFT(ST1)가 턴온(turn-on) 되고, 이때 제1 스위칭 TFT(ST1)로부터의 신호가 드라이빙 TFT(DT)의 게이트 전극에 입력되어 드라이빙 TFT(DT)가 턴온된다. 드라이빙 TFT(DT)가 턴온되면 구동전원 라인(PL)을 통해 인가된 구동 전류가 유기발광 다이오드(OLED)에 입력되어, 유기 발광 다이오드(OLED)가 발광하게 된다.When a scan signal is applied through the gate line GL, the first switching TFT ST1 is turned on, and at this time, a signal from the first switching TFT ST1 is input to the gate electrode of the driving TFT DT. and the driving TFT (DT) is turned on. When the driving TFT (DT) is turned on, the driving current applied through the driving power line (PL) is input to the organic light emitting diode (OLED), so that the organic light emitting diode (OLED) emits light.

외부 보상을 위해서, 게이트 라인(GL)과 동일 방향으로 형성된 센스신호 라인(SL)이 형성되어 있다. 센스신호 라인(SL)에 인가되는 센스신호(sense)에 따라 스위칭되는 제2 스위칭 TFT(ST2)가 형성되어 있다. 제2 스위칭 TFT(ST2)의 스위칭에 의해 유기발광 다이오드(OLED)로 공급되는 데이터 전류(Ioled)를 데이터 드라이브 IC의 ADC(analog to digital converter)를 이용하여 센싱한다. ADC에서 센싱된 각 픽셀의 센싱 값에 따라 각 픽셀에 공급되는 데이터 전압을 보상하여 드라이빙 TFT(DT)의 문턱전압(Vth) 및 이동도(mobility) 특성의 변화를 보상한다.For external compensation, a sense signal line SL is formed in the same direction as the gate line GL. A second switching TFT (ST2) that is switched according to the sense signal (sense) applied to the sense signal line (SL) is formed. A data current (Ioled) supplied to the organic light emitting diode (OLED) by the switching of the second switching TFT (ST2) is sensed using an analog to digital converter (ADC) of the data drive IC. The data voltage supplied to each pixel is compensated according to the sensing value of each pixel sensed by the ADC to compensate for changes in the threshold voltage (Vth) and mobility characteristics of the driving TFT (DT).

도 5는 본 발명의 일실시예에 따른 유기발광 다이오드 표시 장치의 픽셀회로의 배선 형상을 설명하기 위한 도면이다. 도 5에서는 표시 패널에 형성된 외부 보상 방식의 픽셀들 중에서 하나의 픽셀의 등가 회로도 함께 표시하고 있다.5 is a diagram for explaining a wiring shape of a pixel circuit of an organic light emitting diode display according to an exemplary embodiment of the present invention. FIG. 5 also shows an equivalent circuit of one pixel among pixels of the external compensation method formed on the display panel.

도 5를 참조하면, 픽셀 회로 배선에는 제1 스위칭 TFT(ST1) 배선, 제2 스위칭 TFT(ST2) 배선, 드라이빙 TFT(DT) 배선 및 커패시터(Cst) 배선이 형성되어 있다. 또한 데이터 라인(DL) 배선, 구동전원 라인(PL) 배선, 기준전원 라인(RL) 배선이 형성되어 있다.Referring to FIG. 5 , a first switching TFT (ST1) wiring, a second switching TFT (ST2) wiring, a driving TFT (DT) wiring, and a capacitor (Cst) wiring are formed in the pixel circuit wiring. In addition, data line (DL) wiring, driving power line (PL) wiring, and reference power line (RL) wiring are formed.

제1 스위칭 TFT(ST1) 배선은 게이트 라인(GL)에 공급되는 스캔 신호(게이트 구동 신호)에 따라 제1 스위칭 TFT(ST1)가 스위칭되도록 형성되어 있다. 제1 스위칭 TFT(ST1) 배선이 턴온되면 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)이 드라이빙 TFT(DT) 배선에 공급되도록 배선이 형성되어 있다.The wiring of the first switching TFT (ST1) is formed such that the first switching TFT (ST1) is switched according to the scan signal (gate driving signal) supplied to the gate line (GL). When the first switching TFT (ST1) wiring is turned on, the wiring is formed so that the data voltage Vdata supplied to the data line DL is supplied to the driving TFT (DT) wiring.

제2 스위칭 TFT(ST2) 배선은 센스신호 라인(SL)에 인가되는 센스신호(sense)에 따라 제2 스위칭 TFT(ST2)가 스위칭되도록 형성되어 있다.The wiring of the second switching TFT (ST2) is formed such that the second switching TFT (ST2) is switched according to a sense signal applied to the sense signal line (SL).

드라이빙 TFT(DT) 배선은 제1 스위칭 트랜지스터(ST1)로부터 공급되는 데이터 전압(Vdata)에 따라 드라이빙 TFT(DT)가 스위칭되도록 형성되어 있다.The driving TFT (DT) wiring is formed so that the driving TFT (DT) is switched according to the data voltage (Vdata) supplied from the first switching transistor (ST1).

드라이빙 TFT(DT) 배선은 제1 스위칭 TFT(ST1)로부터의 신호가 드라이빙 TFT(DT)의 게이트 전극에 입력되어 드라이빙 TFT(DT)가 턴온되도록 형성되어 있다. 제1 스위칭 TFT(ST1) 배선은 게이트 라인(GL)을 통해 스캔 신호가 인가될 때 제1 스위칭 TFT(ST1)가 턴온(turn-on)되도록 형성되어 있다.The driving TFT (DT) wiring is formed such that a signal from the first switching TFT (ST1) is input to the gate electrode of the driving TFT (DT) to turn on the driving TFT (DT). The wiring of the first switching TFT (ST1) is formed so that the first switching TFT (ST1) is turned on when a scan signal is applied through the gate line (GL).

드라이빙 TFT(DT) 배선은 드라이빙 TFT(DT)가 턴온되면 구동전원 라인(PL)을 통해 인가된 구동 전류가 유기발광 다이오드(OLED)에 입력되어, 유기 발광 다이오드(OLED)가 발광하게 되도록 형성되어 있다.The driving TFT (DT) wiring is formed so that when the driving TFT (DT) is turned on, the driving current applied through the driving power supply line (PL) is input to the organic light emitting diode (OLED) so that the organic light emitting diode (OLED) emits light. there is.

제2 스위칭 TFT(ST2) 배선은 구동전원 라인(PL) 배선과 연결되어 있다. 제2 스위칭 TFT(ST2) 배선과 기준전원 라인(RL) 배선을 연결하는 도전 배선(220)에는 리페어 포인트(221)가 형성되어 있다. The second switching TFT (ST2) wiring is connected to the driving power line (PL) wiring. A repair point 221 is formed in the conductive wiring 220 connecting the second switching TFT (ST2) wiring and the reference power line (RL) wiring.

도전 배선(220)은 광차단층(light shield layer) 배선으로 이루어져 있다. 광차단층 배선은 광차단층을 포함하고 있는 도전 배선이다. 광차단층 배선은 기준전원 라인(RL) 배선에 연결되어 기준전원 라인(RL)로부터 기준전원 신호를 제2 스위칭 TFF(ST2)에 공급한다. 광차단층은 도전성을 가지면서도 두께가 얇기 때문에 레이저 커팅이 용이한 장점이 있다. 도전 배선(220)은 리페어 포인트(221)에 레이저가 조사되면 레이저 커팅을 통해 끊어질 수 있다.The conductive wire 220 is made of a light shield layer wire. The light blocking layer wiring is a conductive wiring including a light blocking layer. The light blocking layer wiring is connected to the reference power line (RL) wiring and supplies a reference power signal from the reference power line (RL) to the second switching TFF (ST2). Since the light blocking layer has conductivity and is thin, laser cutting is easy. The conductive wire 220 may be cut through laser cutting when laser is irradiated to the repair point 221 .

따라서, 휘점화된 픽셀 영역은, 휘점화된 픽셀을 구동시키는 픽셀 회로의 제2 스위칭 TFT(ST2)와 기준전원 라인(RL)이 연결되는 리페어 포인트(221)를 레이저 컷팅을 통해 끊음으로써 암점화를 수행할 수 있다.Therefore, the bright pixel area is darkened by cutting the repair point 221 connecting the second switching TFT (ST2) of the pixel circuit driving the bright pixel and the reference power line (RL) through laser cutting. can be performed.

도 6은 도 5에서 기준전원 라인과 제2 스위칭 TFT(ST2)를 연결하는 도전 배선을 설명하기 위한 도면이다.FIG. 6 is a diagram for explaining a conductive wire connecting the reference power line and the second switching TFT ST2 in FIG. 5 .

도 6을 참조하면, 기준전원 라인과 제2 스위칭 TFT(ST2)의 부분 확대영역(200)에 기준전원 라인 배선과 제2 스위칭 TFT(ST2) 배선을 연결하는 도전 배선(220)이 형성되어 있다. 도전 배선(220)의 B-B' 단면도를 도 7에서 설명하도록 한다.Referring to FIG. 6 , a conductive wire 220 connecting the reference power line wire and the second switching TFT (ST2) wire is formed in the partially enlarged area 200 of the reference power line and the second switching TFT (ST2). . A BB' cross-section of the conductive wire 220 will be described with reference to FIG. 7 .

도 7은 본 발명의 일실시예에 따른 도전 배선의 층 구조를 설명하기 위한 도면으로서, 도 6에서 B-B' 단면도이다.FIG. 7 is a diagram for explaining a layer structure of a conductive wire according to an embodiment of the present invention, and is a cross-sectional view taken along line B-B' in FIG. 6 .

도 7을 참조하면, 유기발광다이오드 표시장치는 구동 박막트랜지스터(DTr), 스위칭 박막트랜지스터(미도시) 및 유기 발광 다이오드가 형성된 기판(201)을 포함한다.Referring to FIG. 7 , the organic light emitting diode display device includes a driving thin film transistor (DTr), a switching thin film transistor (not shown), and a substrate 201 on which the organic light emitting diode is formed.

기판(201)은 픽셀 영역(A), 도전 배선 영역(B), 기준전원 라인 영역(C)으로 구분될 수 있다. The substrate 201 may be divided into a pixel area (A), a conductive wiring area (B), and a reference power line area (C).

즉, 기판(201)위에 광차단층(202)이 위치하고, 광차단층(202)의 제1 영역상에는 픽셀 영역(A)이 위치하고, 픽셀 영역(A)과 이격되어 광차단층(202)의 제2 영역상에 기준 전원 라인 영역(C)이 위치한다. 여기에서 픽셀 영역(A)은 광차단층(202) 위에 위치하는 소스/드레인 메탈층(201)을 포함하며, 소스/드레인 메탈층(210)은 광차단층(202)을 통해 기준 전원 라인 영역(C)과 전기적으로 연결되어 있다. 따라서, 복수의 서브 픽셀의 각각에는 기판(201), 기판(201)위에 배치된 소스/드레인 메탈층(210)이 포함되며, 기판(201)과 소스/드레인 메탈층(210)의 사이에 도전 배선의 광차단층(202)이 연장 배치된다.That is, the light blocking layer 202 is positioned on the substrate 201, the pixel area A is positioned on the first area of the light blocking layer 202, and the second area of the light blocking layer 202 is spaced apart from the pixel area A. A reference power line area (C) is located on the top. Here, the pixel area (A) includes a source/drain metal layer 201 positioned on the light blocking layer 202, and the source/drain metal layer 210 passes through the light blocking layer 202 to the reference power line area (C). ) is electrically connected to Therefore, each of the plurality of sub-pixels includes a substrate 201 and a source/drain metal layer 210 disposed on the substrate 201, and conduction is conducted between the substrate 201 and the source/drain metal layer 210. The light blocking layer 202 of the wiring is extended.

픽셀 영역(A)은 기판(201), LS층(202), 버퍼층(203), 액티브 영역(209), 소스/드레인 메탈층(210), 보호층(206), 평탄화층(207), 픽셀층(211), 뱅크층(208)을 포함한다.The pixel area (A) includes a substrate 201, an LS layer 202, a buffer layer 203, an active region 209, a source/drain metal layer 210, a protective layer 206, a planarization layer 207, a pixel A layer 211 and a bank layer 208 are included.

도전배선 영역(B)은 기판(201), LS층(202), 버퍼층(203), 층간 절연막(204), 보호층(206), 평탄화층(207), 뱅크층(208)을 포함한다.The conductive wiring region B includes a substrate 201, an LS layer 202, a buffer layer 203, an interlayer insulating film 204, a protective layer 206, a planarization layer 207, and a bank layer 208.

기준전원라인 영역(C)은 기판(201), LS층(202), 버퍼층(203), 층간 절연막(204), 소스/드레인 메탈층(205), 보호층(206), 평탄화층(207), 뱅크층(208)을 포함한다.The reference power line region (C) includes a substrate 201, an LS layer 202, a buffer layer 203, an interlayer insulating film 204, a source/drain metal layer 205, a protective layer 206, and a planarization layer 207. , including the bank layer 208.

여기서, 기판(201)은 유리기판 또는 얇은 플렉서블(flexibility) 기판일 수 있다. 플렉서블(flexibility) 기판은 폴리 에테르 술폰(Polyethersulfone :PES), 폴리 에틸렌 나프탈레이트(polyethylenenaphthalate :PEN), 폴리 에틸렌 테레프탈레이트(polyethylene terephthalate : PET), 폴리 카보네이트(polycarbonate : PC)및 폴리 이미드(polyimide : PI) 중 어느 하나로 이루어질 수 있다.Here, the substrate 201 may be a glass substrate or a thin flexible substrate. Flexible substrates include polyethersulfone (PES), polyethylenenaphthalate (PEN), polyethylene terephthalate (PET), polycarbonate (PC) and polyimide (polyimide: PI) may be made of any one of them.

기판(201)상에 빛을 차단하는 역할을 하는 광차단층(light shield layer, LS)(202)이 형성된다. A light shield layer (LS) 202 serving to block light is formed on the substrate 201 .

광차단층(202)은 픽셀 영역(A)과 기준 전원 라인 영역(C)사이에 레이저 커팅을 통한 리페어 포인트로 사용되기 위한 설계 마진을 가지도록 형성된다.The light blocking layer 202 is formed between the pixel area (A) and the reference power line area (C) to have a design margin for use as a repair point through laser cutting.

예를 들어, 광차단층(202)은 600Å - 1000Å의 두께를 가지며, MoTi를 포함하여 형성될 수 있다.For example, the light blocking layer 202 may have a thickness of 600 Å - 1000 Å and include MoTi.

광차단층(202)위에 버퍼층(203)이 형성될 수 있다. 버퍼층(203)은 무기절연물질, 예를 들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어질 수 있다.A buffer layer 203 may be formed on the light blocking layer 202 . The buffer layer 203 may be made of an inorganic insulating material, for example, silicon oxide (SiO2) or silicon nitride (SiNx).

버퍼층(203)은, 기판(201)이 유리기판일 경우에 형성되는 것으로, 반도체층(미도시됨)의 결정화시 유리기판의 내부로부터 나오는 알카리 이온의 방출에 의한 반도체층의 특성 저하를 방지하는 역할을 한다.The buffer layer 203 is formed when the substrate 201 is a glass substrate, and prevents degradation of the characteristics of the semiconductor layer due to the release of alkali ions from the inside of the glass substrate during crystallization of the semiconductor layer (not shown). play a role

버퍼층(203)위에 층간 절연막(204, ILD)이 형성된다. 층간 절연막(204, ILD)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)의 단일막으로 형성될 수 있고, 산화 실리콘(SiO2)으로 형성된 제1 막과 질화 실리콘(SiNx)으로 형성된 제2 막으로 형성될 수도 있다. 층간 절연막(204, ILD)는 복수의 서브 픽셀의 각각과 기준전원 라인을 전기적으로 절연한다.An interlayer insulating film 204 (ILD) is formed on the buffer layer 203 . The interlayer insulating film 204 (ILD) may be formed of a single film of silicon oxide (SiO2) or silicon nitride (SiNx), and includes a first film formed of silicon oxide (SiO2) and a second film formed of silicon nitride (SiNx). may be formed. The interlayer insulating film 204 (ILD) electrically insulates each of the plurality of subpixels from the reference power line.

픽셀 영역의 경우, LS층(202)상에 소스/드레인 메탈층(210)이 형성되어 있다. 소스/드레인 메탈층(210)으로 드라이빙 TFT(D-TFT) 영역에 소스(S) 및 드레인(D)이 형성된다.In the case of the pixel area, a source/drain metal layer 210 is formed on the LS layer 202 . A source (S) and a drain (D) are formed in the driving TFT (D-TFT) region with the source/drain metal layer 210 .

액티브 영역(209)은 IGO(indium-gallium oxide), IZO (indium-zinc oxide) 또는 IGZO(amorphous indium-gallium zinc oxide)와 같은 산화물로 형성된다.The active region 209 is formed of an oxide such as indium-gallium oxide (IGO), indium-zinc oxide (IZO), or amorphous indium-gallium zinc oxide (IGZO).

액티브 영역(209)과 중첩되는 영역의 식각 방지층(미도시됨)을 관통하여 드라이빙 TFT(DTFT)의 소스(S)와 드레인(D)이 형성된다. 드라이빙 TFT(D-TFT) 영역에 형성된 소스/드레인 메탈층(210)은 액티브 영역(209)상에서 패터닝되어 일측은 드레인(D)이 되고, 타측은 소스(S)가 된다.The source (S) and drain (D) of the driving TFT (DTFT) are formed through an anti-etching layer (not shown) in the region overlapping the active region 209 . The source/drain metal layer 210 formed in the driving TFT (D-TFT) region is patterned on the active region 209 to become a drain (D) on one side and a source (S) on the other side.

소스/드레인 메탈층(210)은 몰리브덴(Mo), 티타늄(Ti) 또는 구리(Cu)를 재료로 이용하여 단일층(single layer) 구조로 형성될 수 있다. 다른 예로서, 소스/드레인 메탈층(210)은 복층(multi layer) 구조로 형성될 수 있다.The source/drain metal layer 210 may be formed in a single layer structure using molybdenum (Mo), titanium (Ti), or copper (Cu) as a material. As another example, the source/drain metal layer 210 may have a multi-layer structure.

제1 층은 몰리브덴-티타늄(MoTi)의 합금을 재료로 이용하여 형성되고, 제2 층은 구리(Cu)를 재료로 이용하여 형성될 수 있다. 이때, 소스/드레인 메탈층(210)은 데이터 라인(data line)과 동일 메탈을 재료로 한 동일 마스크 공정으로 함께 형성된다. 여기서, 드라이빙 TFT(D-TFT)의 드레인(D)과 VDD 라인(VDD line)이 연결되어 있다.The first layer may be formed using a molybdenum-titanium (MoTi) alloy as a material, and the second layer may be formed using copper (Cu) as a material. In this case, the source/drain metal layer 210 is formed with the same mask process using the same metal as the data line. Here, the drain (D) of the driving TFT (D-TFT) is connected to the VDD line (VDD line).

드라이빙 TFT(D-TFT)의 소스 전극/드레인 전극을 덮도록 보호막(206, PAS)이 형성되어 있다. 보호막(206, PAS)은 산화 실리콘(SiO2) 물질로 형성된다. 따라서, 보호막(206, PAS)은 복수의 서브 픽셀의 각각과 기준 전원 라인을 덮게 된다.A protective film 206 (PAS) is formed to cover the source electrode/drain electrode of the driving TFT (D-TFT). The protective layer 206 (PAS) is formed of a silicon oxide (SiO2) material. Accordingly, the passivation layer 206 (PAS) covers each of the plurality of subpixels and the reference power line.

보호막(206, PAS)위에는 평탄화층(207)이 형성된다. 각 픽셀 영역을 구분시키기 위해서 픽셀 영역의 비발광 부분에 뱅크(208)가 형성된다.A planarization layer 207 is formed on the protective film 206 (PAS). A bank 208 is formed in a non-emission portion of the pixel area to separate each pixel area.

도전 배선은 이와 같은 구조를 가지고 있기 때문에 기판(201)쪽에서 레이져가 조사되어 레이저 커팅이 수행될 수 있다.Since the conductive wiring has such a structure, laser cutting can be performed by irradiating a laser from the substrate 201 side.

여기에서 광차단층(202)은 대략 600Å - 1000Å의 두께로 형성되어 있기때문에 종래에 도전 배선을 구성하던 소스/드레인 메탈층이 6000Å의 두께로 형성되는 것에 비하여 거의 1/10 수준이 된다. 따라서, 레이저 커팅이 훨씬 더 용이하다.Here, since the light blocking layer 202 is formed to a thickness of approximately 600 Å - 1000 Å, it is approximately 1/10 of the thickness of the source/drain metal layer constituting the conventional conductive wiring, which is formed to a thickness of 6000 Å. Thus, laser cutting is much easier.

한편, 픽셀 영역은 메탈성분이 ITO로 이루어져 있으며, 1140Å의 두께를 가질 수있다. 소스/드레인 메탈층은 Cu/MoTi로 이루어져 있으며 6000/300Å의 두께를 가질 수 있다. 게이트층은 Cu/MoTi로 이루어져 있으며 4500/300Å의 두께를 가질 수 있다. 엑티브 레이어는 IGZO로 이루어질 수 있으며 400Å의 두께를 가질 수 있다.Meanwhile, in the pixel region, the metal component is made of ITO and may have a thickness of 1140 Å. The source/drain metal layer is made of Cu/MoTi and may have a thickness of 6000/300 Å. The gate layer is made of Cu/MoTi and may have a thickness of 4500/300 Å. The active layer may be made of IGZO and may have a thickness of 400 Å.

이와 같이 도전 배선의 배선 구조에 광차단층(202)를 포함하고 있기 때문에 기준전원 라인(RL)로부터 기준전원 신호를 제2 스위칭 TFF(ST2)에 공급할 수 있다.As such, since the light blocking layer 202 is included in the wiring structure of the conductive wiring, a reference power signal can be supplied from the reference power line RL to the second switching TFF (ST2).

광차단층(202)은 도전성을 가지면서도 두께가 얇기 때문에 레이저 커팅이 용이한 장점이 있다. 레이저가 조사되면 광차단층(202)는 최소의 설계 마진으로 레이저 커팅을 통해 끊어질 수 있다.Since the light blocking layer 202 has conductivity and is thin, laser cutting is easy. When a laser is irradiated, the light blocking layer 202 can be cut through laser cutting with a minimum design margin.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.Embodiments according to the present invention have been described above, but these are only examples, and those skilled in the art will understand that various modifications and embodiments of equivalent range are possible therefrom. Therefore, the true technical protection scope of the present invention should be defined by the following claims.

Claims (11)

각각이 복수의 서브 픽셀을 포함하는 복수의 픽셀, - 상기 복수의 서브 픽셀의 각각은 제1 스위칭 TFT, 제2 스위칭 TFT, 드라이빙 TFT 및 커패시터를 포함함;
상기 복수의 서브 픽셀의 각각에 센스 신호를 공급하는 복수의 센스 신호 라인;
상기 복수의 서브 픽셀의 각각에 스캔 신호를 공급하는 복수의 스캔 신호 라인;
상기 복수의 서브 픽셀의 각각에 데이터 신호를 공급하는 복수의 데이터 라인;
상기 복수의 서브 픽셀의 각각에 기준전원 신호를 공급하는 기준 전원 라인; 및
상기 기준 전원 라인에 연결되어 상기 기준 전원 라인으로부터 기준 전원 신호를 상기 복수의 서브 픽셀의 각각의 상기 제2 스위칭 TFT에 공급하며, 광차단층으로 이루어진 도전 배선을 포함하는 리페어 구조를 가지고,
상기 복수의 서브 픽셀의 각각은,
기판, 상기 기판 위에 배치된 상기 제2 스위칭 TFT의 소스/드레인 메탈층을 포함하되,
상기 기판과 상기 소스/드레인 메탈층의 사이에 상기 도전 배선이 연장 배치되어 있는 리페어 구조를 가지고,
상기 소스/드레인 메탈층은 상기 도전 배선을 통해 상기 기준 전원 라인에 연결되는 유기 발광 다이오드 표시 장치의 표시 패널.
a plurality of pixels each including a plurality of sub-pixels, each of the plurality of sub-pixels including a first switching TFT, a second switching TFT, a driving TFT and a capacitor;
a plurality of sense signal lines supplying a sense signal to each of the plurality of subpixels;
a plurality of scan signal lines supplying a scan signal to each of the plurality of subpixels;
a plurality of data lines supplying data signals to each of the plurality of subpixels;
a reference power line supplying a reference power signal to each of the plurality of subpixels; and
It is connected to the reference power supply line to supply a reference power signal from the reference power line to the second switching TFT of each of the plurality of sub-pixels, and has a repair structure including a conductive wire made of a light blocking layer,
Each of the plurality of subpixels,
A substrate and a source/drain metal layer of the second switching TFT disposed on the substrate,
It has a repair structure in which the conductive wiring is extended and disposed between the substrate and the source/drain metal layer,
The source/drain metal layer is connected to the reference power line through the conductive wire.
 삭제delete 삭제delete 제1 항에 있어서,
상기 기판 위에 배치된 버퍼층을 더 포함하며,
상기 기판과 상기 버퍼층 사이에 상기 광차단층이 배치되는 리페어 구조를 가지는 유기 발광 다이오드 표시 장치의 표시 패널.
According to claim 1,
Further comprising a buffer layer disposed on the substrate,
A display panel of an organic light emitting diode display having a repair structure in which the light blocking layer is disposed between the substrate and the buffer layer.
 제4 항에 있어서,
상기 버퍼층 위에 배치되며 상기 복수의 서브 픽셀의 각각과 상기 기준 전원 라인을 전기적으로 절연하기 위한 층간 절연층을 포함하는 리페어 구조를 가지는 유기 발광 다이오드 표시 장치의 표시 패널.
According to claim 4,
A display panel of an organic light emitting diode display having a repair structure including an interlayer insulating layer disposed on the buffer layer and configured to electrically insulate each of the plurality of subpixels from the reference power line.
 제5 항에 있어서, 상기 층간 절연층 위에 배치되며 상기 복수의 서브 픽셀의 각각과 상기 기준 전원 라인을 덮는 보호층을 더 포함하는 리페어 구조를 가지는 유기 발광 다이오드 표시 장치의 표시 패널.
The display panel of claim 5 , further comprising a protective layer disposed on the interlayer insulating layer and covering each of the plurality of subpixels and the reference power line.
 삭제delete 복수의 픽셀 영역을 포함하는 표시 패널;
상기 복수의 픽셀 영역 각각에 게이트 신호를 게이트 구동부;
상기 복수의 픽셀 영역 각각에 데이터 신호를 공급하는 데이터 구동부; 및
상기 게이트 구동부에 게이트 제어신호를 공급하고 상기 데이터 구동부에 데이터 제어 신호 및 영상 데이터를 공급하는 타이밍 컨트롤러를 포함하고,
상기 표시 패널은,
각각이 복수의 서브 픽셀을 포함하는 복수의 픽셀, - 상기 복수의 서브 픽셀의 각각은 제1 스위칭 TFT, 제2 스위칭 TFT, 드라이빙 TFT 및 커패시터를 포함함;
상기 복수의 서브 픽셀의 각각에 센스 신호를 공급하는 복수의 센스 신호 라인;
상기 복수의 서브 픽셀의 각각에 스캔 신호를 공급하는 복수의 스캔 신호 라인;
상기 복수의 서브 픽셀의 각각에 데이터 신호를 공급하는 복수의 데이터 라인;
상기 복수의 서브 픽셀의 각각에 기준전원 신호를 공급하는 기준 전원 라인; 및
상기 기준 전원 라인에 연결되어 상기 기준 전원 라인으로부터 기준 전원 신호를 상기 복수의 서브 픽셀의 각각의 상기 제2 스위칭 TFT에 공급하며, 광차단층으로 이루어진 도전 배선을 포함하는 리페어 구조를 가지고,
상기 복수의 서브 픽셀의 각각은,
기판, 상기 기판 위에 배치된 상기 제2 스위칭 TFT의 소스/드레인 메탈층을 포함하되,
상기 기판과 상기 소스/드레인 메탈층의 사이에 상기 도전 배선이 연장 배치되어 있는 리페어 구조를 가지고,
상기 소스/드레인 메탈층은 상기 도전 배선을 통해 상기 기준 전원 라인에 연결되는 유기 발광 다이오드 표시 장치.
a display panel including a plurality of pixel areas;
a gate driver to apply a gate signal to each of the plurality of pixel areas;
a data driver supplying a data signal to each of the plurality of pixel areas; and
a timing controller supplying a gate control signal to the gate driver and supplying a data control signal and image data to the data driver;
The display panel,
a plurality of pixels each including a plurality of sub-pixels, each of the plurality of sub-pixels including a first switching TFT, a second switching TFT, a driving TFT and a capacitor;
a plurality of sense signal lines supplying a sense signal to each of the plurality of subpixels;
a plurality of scan signal lines supplying a scan signal to each of the plurality of subpixels;
a plurality of data lines supplying data signals to each of the plurality of subpixels;
a reference power line supplying a reference power signal to each of the plurality of subpixels; and
It is connected to the reference power supply line to supply a reference power signal from the reference power line to the second switching TFT of each of the plurality of sub-pixels, and has a repair structure including a conductive wire made of a light blocking layer,
Each of the plurality of subpixels,
A substrate and a source/drain metal layer of the second switching TFT disposed on the substrate,
It has a repair structure in which the conductive wiring is extended and disposed between the substrate and the source/drain metal layer,
The source/drain metal layer is connected to the reference power line through the conductive wire.
 삭제delete 삭제delete 제8 항에 있어서, 상기 광차단층은 600Å- 1000Å의 두께를 가지며, MoTi를 포함하는 리페어 구조를 가지는 유기 발광 다이오드 표시 장치.
The organic light emitting diode display of claim 8 , wherein the light blocking layer has a thickness of 600 Å to 1000 Å and has a repair structure including MoTi.
KR1020150191650A 2015-12-31 2015-12-31 Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure KR102562952B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191650A KR102562952B1 (en) 2015-12-31 2015-12-31 Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191650A KR102562952B1 (en) 2015-12-31 2015-12-31 Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure

Publications (2)

Publication Number Publication Date
KR20170081015A KR20170081015A (en) 2017-07-11
KR102562952B1 true KR102562952B1 (en) 2023-08-03

Family

ID=59354716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191650A KR102562952B1 (en) 2015-12-31 2015-12-31 Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure

Country Status (1)

Country Link
KR (1) KR102562952B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109785804B (en) * 2017-11-13 2021-04-09 咸阳彩虹光电科技有限公司 Display method, display unit and display
KR102439714B1 (en) 2017-12-28 2022-09-01 엘지디스플레이 주식회사 Organic light emitting diode display apparatus and method of repairing the same
KR102518747B1 (en) 2017-12-28 2023-04-07 삼성디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method Thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140444B1 (en) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 Organic Light Emitting Display Device

Also Published As

Publication number Publication date
KR20170081015A (en) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102145850B1 (en) Organic light emitting display device and repair method of pixel
US10714561B2 (en) Display device
US9093023B1 (en) Organic light emitting display device and pixel repairing method
KR101581368B1 (en) Organic light emitting display and method of repairing the same
KR20150052934A (en) Organic Light Emitting Display Device
US10867542B2 (en) Electroluminescence display
US20180090554A1 (en) Organic Electroluminescent Display Device
KR102568932B1 (en) Electroluminescence display
KR20170026969A (en) Display Device
KR102562952B1 (en) Organic Light Emitting Diode display apparatus, display panel and wiring structure having repair structure
KR20160083532A (en) Organic Light Emitting Display Device and Method For Repairing Of Pixel
KR102468369B1 (en) Organic light emitting display and repairing method of the same
KR20220125863A (en) Display apparatus
US11017717B2 (en) Organic light emitting display device and method for driving the same
KR102242350B1 (en) Organic Light Emitting Display Device
US20230209928A1 (en) Display device
KR102652076B1 (en) Display Device
KR102646400B1 (en) Display Device
KR20180057762A (en) Electroluminescent Display Device
KR20230071401A (en) Organic light emitting pannel and including organic light emitting display
KR20220076173A (en) Electroluminescent display apparatus and manufacturing method of thereof
KR20200072334A (en) Display Apparatus
KR20210085904A (en) Organic Light Emitting Display Device
KR20170065941A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant