KR102560302B1 - 게이트 구동 장치 및 이를 포함하는 표시 장치 - Google Patents

게이트 구동 장치 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102560302B1
KR102560302B1 KR1020220139031A KR20220139031A KR102560302B1 KR 102560302 B1 KR102560302 B1 KR 102560302B1 KR 1020220139031 A KR1020220139031 A KR 1020220139031A KR 20220139031 A KR20220139031 A KR 20220139031A KR 102560302 B1 KR102560302 B1 KR 102560302B1
Authority
KR
South Korea
Prior art keywords
gate
signal
clock
voltage
signals
Prior art date
Application number
KR1020220139031A
Other languages
English (en)
Other versions
KR20220151576A (ko
Inventor
이대식
남양욱
김유미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220139031A priority Critical patent/KR102560302B1/ko
Publication of KR20220151576A publication Critical patent/KR20220151576A/ko
Application granted granted Critical
Publication of KR102560302B1 publication Critical patent/KR102560302B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는 표시 패널, 전압 생성부, 게이트 제어부, 게이트 구동부, 데이터 구동부 및 타이밍 제어부를 포함한다. 게이트 제어부에 로우 레벨을 갖는 수직 개시 신호 및 클럭 제어 신호들이 공급되는 경우, 게이트 제어부는 게이트 오프 전압의 전압 레벨을 갖는 게이트 클럭 신호들을 출력한다.

Description

게이트 구동 장치 및 이를 포함하는 표시 장치 {GATE DRIVING DEVICE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 게이트 구동 장치 및 이를 포함하는 표시 장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 디스플레이 장치들이 개발되고 있다. 평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display; LCD), 전계 방출 디스플레이 장치(Field Emission Display; FED), 플라즈마 디스플레이 패널(Plasma Display Panel; PDP) 및 유기 발광 디스플레이 장치(Organic Light Emitting Display; OLED) 등이 있다.
표시 장치는 영상을 표시하는 표시 패널 및 이를 구동하기 위한 구동부를 포함한다. 예를 들어, 액정 표시 장치는 복수의 게이트 라인들 및 상기 게이트 라인들과 교차하는 데이터 라인들에 의해 복수의 화소부가 형성된 액정 표시 패널, 상기 게이트 라인들에 게이트 신호를 출력하는 게이트 구동 회로 및 상기 데이터 라인들에 데이터 신호를 출력하는 데이터 구동 회로를 포함한다.
최근에는 표시 패널의 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동 회로를 표시 기판 상에 집적하는 방식이 사용되고 있다. 게이트 구동 회로를 액정 표시 패널의 기판 상에 직접 형성함으로써, 부품 수 및 부피를 감소시키고, 생산 원가를 낮출 수 있다.
본 발명의 일 목적은 표시 품질을 향상시킬 수 있는 게이트 구동 장치를 제공하는 것이다.
본 발명의 다른 목적은 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다.
그러나, 본 발명이 목적은 상술한 목적으로 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 데이터 라인들, 게이트 라인들 및 상기 데이터 라인들 및 상기 게이트 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널, 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압을 생성하는 전압 생성부, 상기 게이트 구동 전압 및 게이트 제어 신호들에 기초하여 게이트 클럭 신호들을 생성하는 게이트 제어부, 상기 게이트 클럭 신호들에 기초하여 게이트 신호를 생성하고, 상기 게이트 라인을 통해 상기 게이트 신호를 상기 화소들에 공급하는 게이트 구동부, 상기 데이터 라인을 통해 데이터 신호를 상기 화소들에 공급하는 데이터 구동부 및 상기 게이트 제어부에 상기 게이트 제어 신호들을 공급하고, 상기 데이터 구동부에 데이터 제어 신호들을 공급하는 타이밍 제어부를 포함할 수 있다. 상기 게이트 제어 신호들은 수직 개시 신호 및 클럭 제어 신호들을 포함하고, 상기 게이트 제어부에 로우 레벨을 갖는 상기 수직 개시 신호 및 상기 클럭 제어 신호들이 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기게이트 클럭 신호들을 출력할 수 있다.
일 실시예에 의하면, 상기 클럭 제어 신호들은 제1 클럭 제어 신호 및 제2 클럭 제어 신호를 포함하고, 상기 게이트 제어부는 상기 게이트 구동 전압 및 상기 수직 개시 신호에 기초하여 게이트 개시 신호를 생성하고, 상기 게이트 구동 전압 및 상기 제1 클럭 제어 신호에 기초하여 제1 클럭 신호 및 제1 클럭바 신호를 생성하며, 상기 게이트 구동 전압 및 상기 제2 클럭 제어 신호에 기초하여 제2 클럭 신호 및 제2 클럭바 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부에 상기 로우 레벨을 갖는 상기 수직 개시 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호가 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 상기 제1 클럭 제어 신호와 상기 제2 클럭 제어 신호의 논리 연산을 수행하는 제1 OR 게이트 및 상기 수직 개시 신호와 상기 제1 OR 게이트의 출력 신호의 논리 연산을 수행하는 제2 OR 게이트를 포함할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 프레임의 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 상기 타이밍 제어부의 페일 모드 동작 시 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 프레임의 블랭크 구간에서 로우 레벨을 갖는 블랭크 신호에 기초하여 상기 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 구동부는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호에 기초하여 상기 게이트 신호들을 생성할 수 있다.
일 실시예에 의하면, 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호는 상기 게이트 온 전압과 상기 게이트 오프 전압 사이를 스윙하는 신호일 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 프레임의 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 게이트 클럭 신호들을 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 상기 타이밍 제어부의 페일 모드 동작 시 상기 게이트 오프 전압의 전압 레벨을 갖는 사익 게이트 클럭 신호들을 출력할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 게이트 구동 장치는 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압을 생성하는 전압 생성부, 상기 게이트 구동 전압 및 게이트 제어 신호들에 기초하여 게이트 클럭 신호들을 생성하는 게이트 제어부 및 상기 게이트 클럭 신호들에 기초하여 게이트 신호를 생성하는 게이트 구동부를 포함할 수 있다. 상기 게이트 제어 신호들은 수직 개시 신호 및 클럭 제어 신호들을 포함하고, 상기 게이트 제어부에 로우 레벨을 갖는 상기 수직 개시 신호 및 상기 클럭 제어 신호들이 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 게이트 클럭 신호들을 출력할 수 있다.
일 실시예에 의하면, 상기 클럭 제어 신호들은 제1 클럭 제어 신호 및 제2 클럭 제어 신호를 포함하고, 상기 게이트 제어부는 상기 게이트 구동 전압 및 상기 수직 개시 신호에 기초하여 게이트 개시 신호를 생성하고, 상기 게이트 구동 전압 및 상기 제1 클럭 제어 신호에 기초하여 제1 클럭 신호 및 제1 클럭바 신호를 생성하며, 상기 게이트 구동 전압 및 상기 제2 클럭 제어 신호에 기초하여 제2 클럭 신호 및 제2 클럭바 신호를 생성할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부에 상기 로우 레벨을 갖는 상기 수직 개시 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호가 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 상기 제1 클럭 제어 신호와 상기 제2 클럭 제어 신호의 논리 연산을 수행하는 제1 OR 게이트 및 상기 수직 개시 신호와 상기 제1 OR 게이트의 출력 신호의 논리 연산을 수행하는 제2 OR 게이트를 포함할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 프레임의 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 제어부는 상기 타이밍 제어부의 페일 모드 동작 시 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면,상기 게이트 제어부는 프레임의 블랭크 구간에서 로우 레벨을 갖는 블랭크 신호에 기초하여 상기 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력할 수 있다.
일 실시예에 의하면, 상기 게이트 구동부는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호에 기초하여 상기 게이트 신호들을 생성할 수 있다.
일 실시예에 의하면,상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호는 상기 게이트 온 전압과 상기 게이트 오프 전압 사이를 스윙하는 신호일 수 있다.
본 발명의 실시예들에 따른 게이트 구동 장치 및 이를 포함하는 표시 게이트 신호를 생성하는 게이트 구동부 및 게이트 구동부를 제어하는 게이트 클럭 신호들을 생성하는 게이트 제어부를 포함하고, 게이트 제어부에 로우 레벨을 갖는 수직 개시 신호 및 클럭 제어 신호들이 공급되는 경우, 게이트 제어부는 게이트 오프 전압의 전압 레벨을 갖는 게이트 클럭 신호들을 출력함으로써, 게이트 온 전압과 게이트 오프 전압의 차지 쉐어링으로 인해 게이트 클럭 신호들의 전압 레벨이 상승하는 것을 방지할 수 있다. 따라서, 표시 장치의 표시 품질이 향상될 수 있다.
다만, 본 발명의 효과는 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 게이트 제어부의 동작을 설명하기 위한 타이밍도이다.
도 3은 도 1의 표시 장치에 포함되는 게이트 구동부의 일 예를 나타내는 도면이다.
도 4는 도 1의 표시 장치에 포함되는 게이트 제어부의 일 예를 나타내는 도면이다.
도 5a 및 도 5b는 도 1의 표시 장치에 포함되는 게이트 제어부의 동작의 일 예를 설명하기 위한 타이밍도들이다.
도 6은 도 1의 표시 장치에 포함되는 게이트 제어부의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 7은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 8은 도 7의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 도 1의 표시 장치에 포함되는 게이트 제어부의 동작을 설명하기 위한 타이밍도이며, 도 3은 도 1의 표시 장치에 포함되는 게이트 구동부의 일 예를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 전압 생성부(120), 게이트 제어부(130), 게이트 구동부(140), 데이터 구동부(150) 및 타이밍 제어부(160)를 포함할 수 있다.
표시 패널(110)은 데이터 라인(DL)들, 게이트 라인(GL)들 및 복수의 화소(PX)들을 포함할 수 있다. 게이트 라인(GL)들은 제1 방향(D1)으로 연장하고, 제1 방향(D1)에 수직한 제2 방향(D2)으로 배열될 수 있다. 데이터 라인(DL)들은 제2 방향(D2)으로 연장하고, 제1 방향(D1)으로 배열될 수 있다. 제1 방향(D1)은 표시 패널(110)의 장변과 평행할 수 있고, 제2 방향(D2)은 표시 패널(110)의 단변과 평행할 수 있다. 각각의 화소(PX)들은 데이터 라인(DL)들과 게이트 라인(GL)들이 교차되는 영역에 형성될 수 있다. 일 실시예에서, 각각의 화소(PX)들은 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터, 박막 트랜지스터에 연결된 액정 캐패시터 및 스토리지 캐패시터를 포함할 수 있다. 따라서, 상기 표시 패널(110)은 액정 표시 패널(110)일 수 있다고, 상기 표시 장치(100)는 액정 표시 장치(100)일 수 있다. 다른 실시예에서, 각각의 화소(PX)들은 게이트 라인(GL) 및 데이터 라인(DL)에 전기적으로 연결된 박막 트랜지스터, 박막 트랜지스터에 연결된 저장 캐패시터, 캐패시터에 연결된 구동 트랜지스터, 및 구동 트랜지스터에 연결되는 유기 발광 다이오드를 포함할 수 있다. 표시 패널(110)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 상기 화소(PX)들이 형성되어 영상을 표시할 수 있다. 비표시 영역(NDA)에는 상기 화소(PX)들을 동작시키기 위한 신호를 생성하거나 공급하는 회로 및 배선들이 형성될 수 있다.
전압 생성부(120)는 외부로부터 직류 전원(VDD)을 공급받아 표시 패널(110)을 동작시키는데 필요한 복수 개의 전압들을 생성할 수 있다. 전압 생성부(120)는 게이트 제어부(130)에 공급되는 게이트 구동 전압(DVG), 데이터 구동부(150)에 공급되는 데이터 구동 전압(DVD) 및 표시 패널(110)에 공급되는 패널 구동 전압(DVP)을 생성할 수 있다. 전압 생성부(120)는 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압(DVG)을 생성하여 게이트 제어부(130)에 공급할 수 있다. 게이트 온 전압 및 게이트 오프 전압은 게이트 라인(GL)에 인가되는 게이트 신호를 생성하기 위한 구동 전압이다. 전압 생성부(120)는 아날로그 전원 전압, 디지털 전원 전압 등을 포함하는 데이터 구동 전압(DVD)을 생성하여 데이터 구동부(150)에 공급할 수 있다. 아날로그 전원 전압 및 디지털 전원 전압은 데이터 라인(DL)에 인가되는 데이터 신호(DS)를 생성하기 위한 구동 전압이다. 전압 생성부(120)는 공통 전압, 스토리지 전압 등을 포함하는 패널 구동 전압(DVP)을 생성하여 표시 패널(110)에 공급할 수 있다. 공통 전압은 화소(PX)에 포함되는 액정 캐패시터에 인가되는 구동 전압이고, 스토리지 전압은 화소(PX)에 포함되는 스토리지 캐패시터에 인가되는 구동 전압일 수 있다. 스토리지 전압은 공통 전압과 동일할 수 있다.
게이트 제어부(130)는 게이트 구동 전압(DVG) 및 게이트 제어 신호(CTLG)들에 기초하여 게이트 클럭 신호(CKG)들을 생성할 수 있다. 게이트 제어부(130)는 전압 생성부(120)로부터 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압(DVG)을 수신할 수 있다. 게이트 제어부(130)는 타이밍 제어부(160)로부터 수직 개시 신호 및 클럭 제어 신호들을 포함하는 게이트 제어 신호(CTLG)들을 수신할 수 있다. 게이트 제어부(130)는 타이밍 제어부(160)에서 제공된 수직 개시 신호에 응답하여 게이트 온 전압 및 게이트 오프 전압을 이용하여 게이트 개시 신호를 생성할 수 있다. 게이트 제어부(130)는 타이밍 제어부(160)에서 제공된 클럭 제어 신호들에 응답하여 게이트 온 전압 및 게이트 오프 전압을 이용하여 클럭 신호들 및 클럭바 신호들을 생성할 수 있다. 게이트 제어부(130)는 타이밍 제어부(160)로부터 적어도 하나 이상의 클럭 제어 신호를 공급받을 수 있다. 예를 들어, 게이트 제어부(130)는 타이밍 제어부(160)로부터 제1 클럭 제어 신호 및 제2 클럭 제어 신호를 공급받을 수 있다. 또는, 게이트 제어부(130)는 신호 발생기를 포함하여 타이밍 제어부(160)로부터 하나의 클럭 제어 신호를 공급받고, 신호 발생기를 통해 제1 클럭 제어 신호 및 제2 클럭 제어 신호를 생성할 수 있다. 제2 클럭 신호는 제1 클럭 신호가 일정 시간 지연된 신호일 수 있다. 게이트 제어부(130)는 제1 클럭 제어 신호에 응답하여 게이트 온 전압 및 게이트 오프 전압을 이용하여 제1 클럭 신호 및 제1 클럭바 신호를 생성하고, 제2 클럭 제어 신호에 응답하여 게이트 온 전압 및 게이트 오프 전압을 이용하여 제2 클럭 신호 및 제2 클럭바 신호를 생성할 수 있다. 제1 클럭 신호, 제1 클럭바 신호, 제2 클럭 신호 및 제2 클럭바 신호는 게이트 온 전압과 게이트 오프 전압 사이를 스윙하는 신호일 수 있다.
도 2를 참조하면, 게이트 개시 신호(STVP)는 수직 개시 신호(STV)에 응답하여 프레임이 시작되는 시점에 게이트 온 전압(H2)으로 활성화되고, 이후 액티브 구간(AP) 및 블랭크 구간(BP)에서 게이트 오프 전압(L2)을 가질 수 있다. 이 때, 수직 개시 신호(STV)의 게이트 오프 전압(L2)은 수직 개시 신호(STV)의 로우 레벨(L1)보다 낮고, 수직 개시 신호(STV)의 게이트 온 전압(H2)은 수직 개시 신호(STV)의 하이 레벨(H1)보다 높을 수 있다. 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)는 액티브 구간(AP) 동안 하이 레벨(H1)의 전압과 로우 레벨(L1)의 전압 사이를 스윙하고, 블랭크 구간(BP) 동안 로우 레벨(L1)의 전압을 가질 수 있다. 제1 클럭 신호(CKV1) 및 제1 클럭바 신호(CKVB1)는 제1 클럭 제어 신호(CPV1)에 응답하여 액티브 구간(AP) 동안 게이트 온 전압(H2)과 게이트 오프 전압(L2) 사이를 스윙하고, 블랭크 구간(BP) 동안 게이트 오프 전압(L2)을 가질 수 있다. 이 때, 제1 클럭 신호(CKV1)와 제1 클럭바 신호(CKVB1)는 반대의 위상을 가질 수 있다. 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)는 제2 클럭 제어 신호(CPV2)에 응답하여 액티브 구간(AP) 동안 게이트 온 전압(H2)과 게이트 오프 전압(L2) 사이를 스위칭하고, 블랭크 구간(BP) 동안 게이트 오프 전압(L2)을 가질 수 있다. 이 때, 제2 클럭 신호(CKV2)와 제2 클럭바 신호(CKVB2)는 반대의 위상을 가질 수 있다. 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 게이트 오프 전압(L2)은 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)의 로우 레벨(L1)보다 낮고, 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 게이트 온 전압(H2)은 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)의 하이 레벨(H1)보다 높을 수 있다. 수직 개시 신호(STV) 및 클럭 제어 신호들이 로우 레벨(L1)을 가지는 경우, 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)는 게이트 오프 전압(L2) 레벨을 가질 수 있다. 이 때, 수직 개시 신호(STV) 및 클럭 제어 신호들이 로우 레벨(L1)을 유지하는 시간이 길어질수록 게이트 제어부(130) 내에서 게이트 온 전압(H2)과 게이트 오프 전압(L2)의 차지 쉐어링(charge sharing)으로 인해 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)가 게이트 오프 전압(L2)의 전압 레벨을 유지하지 못하고 상승할 수 있다. 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압 레벨이 상승함에 따라 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)에 응답하여 동작하는 게이트 구동부(140)가 동작하여 표시 패널(110)에 이상 화면이 표시되는 문제점이 있다. 본 발명의 실시예들에 따른 표시 장치(100)는 게이트 제어부(130)에 로우 레벨(L1)을 갖는 수직 개시 신호(STV) 및 클럭 제어 신호들이 공급되는 경우, 게이트 오프 전압(L2)의 전압 레벨을 갖는 게이트 클럭 신호(CKG)들을 출력함으로써, 표시 패널(110)에 이상 화면이 표시되는 것을 방지할 수 있다.
게이트 제어부(130)에 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 공급되는 경우, 게이트 제어부(130)는 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 출력할 수 있다. 예를 들어, 게이트 제어부(130)는 제1 클럭 제어 신호(CPV1)와 제2 클럭 제어 신호(CPV2)의 논리 연산을 수행하는 제1 OR 게이트 및 게이트 개시 신호(STVP)와 제1 OR 게이트의 출력 신호의 논리 연산을 수행하는 제2 OR게이트를 포함할 수 있다. 일 실시예에서, 프레임의 블랭크 구간(BP)에서 상기 게이트 제어부(130)에 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 공급될 수 있다. 게이트 제어부(130)는 하이 레벨(H1)을 갖는 수직 개시 신호(STV)가 공급되는 액티브 구간(AP) 전까지 프레임의 블랭크 구간(BP)에서 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)에 기초하여 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 다른 실시예에서, 프레임의 액티브 구간(AP) 중 주파수 변경, 정전기(electrostatic discharge; ESD) 등으로 인해 타이밍 제어부(160)가 페일 모드(fail mode)로 동작하는 경우, 게이트 제어부(130)에 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 공급될 수 있다. 게이트 제어부(130)는 하이 레벨(H1)을 갖는 제1 클럭 제어 신호(CPV1) 또는 제2 클럭 제어 신호(CPV2)가 공급되기 전까지 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)에 기초하여 게이트 오프 전압(L2) 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 또 다른 실시예에서, 게이트 제어부(130)는 프레임의 블랭크 구간(BP)에서 로우 레벨(L1)을 갖는 블랭크 신호에 기초하여 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 출력할 수 있다. 예를 들어, 블랭크 신호는 타이밍 제어부(160)에서 공급되고, 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭 신호(CKV2)를 게이트 오프 전압(L2)의 전압 레벨로 마스킹하는 마스킹 신호일 수 있다. 이하, 도 4 내지 도 6을 참조하여 표시 장치(100)의 게이트 제어부(130)에 대해 자세히 후술하도록 한다.
게이트 구동부(140)는 게이트 클럭 신호(CKG)들에 기초하여 게이트 신호를 생성하고, 게이트 라인(GL)을 통해 게이트 신호를 화소(PX)들에 공급할 수 있다. 게이트 구동부(140)는 표시 패널(110)의 비표시 영역(NDA)에 형성될 수 있다. 게이트 구동부(140)는 게이트 개시 신호(STVP), 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)에 동기된 복수의 게이트 신호들을 순차적으로 출력할 수 있다. 도 3을 참조하면, 게이트 구동부(140)는 복수의 스테이지들(142, 144, 146)을 포함할 수 있다. 각각의 스테이지는 게이트 제어부(130)로부터 게이트 개시 신호(STVP), 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 포함하는 게이트 클럭 신호(CKG)들을 공급받을 수 있다. 각각의 스테이지들(142, 144, 146)은 표시 영역(DA)으로 연장되는 게이트 라인(GL)들의 일단부와 연결될 수 있다. 제1 스테이지(142)는 게이트 개시 신호(STVP), 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV2)에 응답하여 제1 게이트 라인(GL)에 공급되는 제1 게이트 신호(GS1)를 생성할 수 있다. 제2 스테이지(144)는 제1 스테이지(142)에서 공급되는 캐리 신호, 제1 클럭바 신호(CKVB1) 및 제2 클럭바 신호(CKVB2)에 응답하여 제2 게이트 라인(GL)에 공급되는 제2 게이트 신호(GS2)를 생성할 수 있다. 제3 스테이지(146)는 제2 스테이지(144)에서 공급되는 캐리 신호, 제1 클럭 신호(CKV1) 및 제2 클럭 신호(CKV2)에 응답하여 제3 게이트 라인(GL)에 공급되는 제3 게이트 신호(GS3)를 생성할 수 있다. 게이트 구동부(140)의 스테이지들(142, 144, 146)은 이와 같은 방법으로 게이트 라인(GL)들에 순차적으로 게이트 신호들을 공급할 수 있다.
도 1에는 게이트 구동 전압(DVG)을 생성하는 전압 생성부(120), 게이트 클럭 신호(CKG)들을 생성하는 게이트 제어부(130) 및 게이트 신호를 생성하는 게이트 구동부(140)를 각각의 구성 요소로 도시하였으나, 전압 생성부(120), 게이트 제어부(130) 및 게이트 구동부(140)는 하나의 게이트 구동 장치로 구현될 수도 있다.
데이터 구동부(150)는 데이터 라인(DL)을 통해 데이터 신호(DS)를 화소(PX)들에 공급할 수 있다. 데이터 구동부(150)는 타이밍 제어부(160)에서 공급되는 데이터 제어 신호(CTLD) 및 제2 영상 데이터(RGB2)에 기초하여 데이터 신호(DS)들을 생성할 수 있다. 데이터 제어 신호(CTLD)는 수평 개시 신호 및 데이터 클럭 신호를 포함할 수 있다. 데이터 구동부(150)는 타이밍 제어부(160)로부터 공급되는 수평 개시 신호 및 데이터 클럭 신호에 응답하여 제2 영상 데이터(RGB2)에 상응하는 데이터 신호(DS)를 표시 패널(110)의 데이터 라인(DL)들로 출력할 수 있다.
타이밍 제어부(160)는 게이트 제어부(130) 및 데이터 구동부(150)를 제어하는 게이트 제어 신호(CTLG) 및 데이터 제어 신호(CTLD)를 생성할 수 있다. 타이밍 제어부(160)는 외부 장치에서 공급되는 제1 영상 데이터(RGB1)를 제2 영상 데이터(RGB2)로 변환하고, 제2 영상 데이터(RGB2)의 구동 타이밍을 제어하는 게이트 제어 신호(CTLG) 및 데이터 제어 신호(CTLD)를 생성할 수 있다. 타이밍 제어부(160)는 제1 영상 데이터(RGB1)의 화질을 보정하는 알고리즘을 적용하여 제1 영상 데이터(RGB1)를 제2 영상 데이터(RGB2)로 변환할 수 있다. 타이밍 제어부(160)는 외부 장치로부터 제어 신호를 수신하고, 게이트 구동부(140)에 공급되는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)를 포함하는 게이트 제어 신호(CTLG)를 생성할 수 있다. 또한, 타이밍 제어부(160)는 데이터 구동부(150)에 공급되는 수평 개시 신호 및 데이터 클럭 신호를 포함하는 데이터 제어 신호(CTLD)를 생성할 수 있다. 타이밍 제어부(160)는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)를 포함하는 게이트 제어 신호(CTLG)를 게이트 제어부(130)에 공급하고, 수평 개시 신호 및 데이터 클럭 신호를 포함하는 데이터 제어 신호(CTLD)를 데이터 구동부(150)에 공급할 수 있다.
상술한 바와 같이, 도 1의 표시 장치(100)는 게이트 신호를 생성하는 게이트 구동부(140) 및 게이트 구동부(140)를 제어하는 게이트 클럭 신호(CKG)들을 생성하는 게이트 제어부(130)를 포함하고, 게이트 제어부(130)에 로우 레벨(L1)을 갖는 수직 개시 신호(STV) 및 클럭 제어 신호들(CPV1, CPV2)이 공급되는 경우, 게이트 제어부(130)는 게이트 오프 전압(L2)의 전압 레벨을 갖는 게이트 클럭 신호(CKG)들을 출력함으로써, 게이트 온 전압(H2)과 게이트 오프 전압(L2)의 차지 쉐어링으로 인해 게이트 클럭 신호(CKG)들의 전압 레벨이 상승하는 것을 방지할 수 있다. 따라서, 표시 장치(100)의 표시 품질이 향상될 수 있다.
도 4는 도 1의 표시 장치에 포함되는 게이트 제어부의 일 예를 나타내는 도면이고, 도 5a 및 도 5b는 도 1의 표시 장치에 포함되는 게이트 제어부의 동작의 일 예를 설명하기 위한 타이밍도들이다.
도 4를 참조하면, 게이트 제어부는 제1 OR 게이트(132) 및 제2 OR 게이트(134)를 포함할 수 있다. 제1 OR 게이트(132)는 제1 클럭 제어 신호(CPV1)와 제2 클럭 제어 신호(CPV2)의 논리 연산을 수행할 수 있다. 즉, 제1 OR 게이트(132)는 제1 클럭 제어 신호(CPV1)와 제2 클럭 제어 신호(CPV2)가 로우 레벨을 갖는 경우, 로우 레벨을 갖는 신호를 출력하고, 제1 클럭 제어 신호(CPV1)와 제2 클럭 제어 신호(CPV2) 중 적어도 하나가 하이 레벨을 갖는 경우, 하이 레벨을 갖는 신호를 출력할 수 있다. 도 4에는 제1 OR 게이트(132)에 제1 클럭 제어 신호(CPV1)와 제2 클럭 제어 신호(CPV2)가 입력되는 것을 도시하였으나, 제1 OR 게이트(132)의 입력은 이에 한정되지 않는다. 예를 들어, 제1 OR 게이트(132)에는 제1 내지 제4 클럭 제어 신호가 더 입력될 수 있다. 제1 OR 게이트(132)는 제1 내지 제4 클럭 제어 신호 모두 로우 레벨을 갖는 경우, 로우 레벨을 갖는 신호를 출력하고, 제1 내지 제4 클럭 제어 신호 중 하나라도 하이 레벨을 갖는 경우, 하이 레벨을 갖는 신호를 출력할 수 있다.
제2 OR 게이트(134)는 제1 OR 게이트(132)의 출력 신호와 수직 개시 신호(STV)의 논리 연산을 수행할 수 있다. 즉, 제2 OR 게이트(134)는 제1 OR 게이트(132)의 출력 신호와 수직 개시 신호(STV)가 로우 레벨을 갖는 경우, 로우 레벨을 갖는 신호를 출력 신호(VOUT)로 출력하고, 제1 OR 게이트(132)의 출력 신호와 수직 개시 신호(STV) 중 적어도 하나가 하이 레벨을 갖는 경우, 하이 레벨을 갖는 신호를 출력 신호(VOUT)로 출력할 수 있다. 제2 OR 게이트(134)의 출력 신호(VOUT)가 로우 레벨을 갖는 경우, 게이트 제어부는 게이트 오프 전압의 전압 레벨을 갖는 제1 클럭 신호, 제1 클럭바 신호, 제2 클럭 신호 및 제2 클럭바 신호를 출력할 수 있다.
도 5a 및 도 5b를 참조하면, 게이트 제어부는 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 공급되는 경우, 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 출력할 수 있다.
도 5a를 참조하면, 프레임의 액티브 구간(AP)에서 게이트 제어부에 하이 레벨(H1)을 갖는 수직 개시 신호(STV)가 공급되고, 하이 레벨(H1)의 전압과 로우 레벨(L1)의 전압 사이를 스윙하는 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력될 수 있다. 게이트 제어부는 수직 개시 신호(STV)에 응답하여 게이트 온 전압(H2)의 전압 레벨 및 게이트 오프 전압(L2)의 전압 레벨을 갖는 게이트 개시 신호(STVP)를 생성하고, 제1 클럭 제어 신호(CPV1)에 응답하여 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨 사이를 스윙하는 제1 클럭 신호(CKV1) 및 제1 클럭바 신호(CKVB1)를 생성하며, 제2 클럭 제어 신호(CPV2)에 응답하여 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨 사이를 스윙하는 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 프레임의 블랭크 구간(BP)에서 게이트 제어부에 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력될 수 있다. 로우 레벨(L1)을 갖는 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력되는 시간이 길어질수록, 게이트 제어부 내에서 게이트 온 전압(H2)과 게이트 오프 전압(L2)의 차지 쉐어링으로 인해 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압 레벨이 상승할 수 있다. 게이트 제어부는 블랭크 구간(BP) 동안 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 따라서, 블랭크 구간(BP) 동안 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압 레벨이 상승하여 게이트 구동부가 동작하는 것을 방지할 수 있다. 게이트 제어부는 블랭크 구간(BP)이 끝나고, 하이 레벨(H1)을 갖는 수직 개시 신호(STV)에 응답하여 제1 클럭 신호(CKV1)에 상응하는 제1 클럭 신호(CKV1) 및 제1 클럭바 신호(CKVB1)를 생성하고, 제2 클럭 신호(CKV2)에 상응하는 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다.
도 5b를 참조하면, 프레임의 액티브 구간(AP)에서 게이트 제어부에 하이 레벨(H1)을 갖는 수직 개시 신호(STV)가 공급되고, 하이 레벨(H1)의 전압과 로우 레벨(L1)의 전압 사이를 스윙하는 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력될 수 있다. 표시 장치의 프레임 주파수가 변경되거나, 외부 충격(예를 들면, 정전기) 등으로 인해 타이밍 제어부가 페일 모드로 동작하는 경우, 로우 레벨(L1)을 갖는 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력될 수 있다. 로우 레벨(L1)을 갖는 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력되는 시간이 길어질수록, 게이트 제어부 내에서 게이트 온 전압(H2)과 게이트 오프 전압(L2)의 차지 쉐어링으로 인해 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압 레벨이 상승할 수 있다. 게이트 제어부는 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 입력되는 경우, 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 따라서, 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어가 공급되는 페일 모드 동안 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압 레벨이 상승하여 게이트 구동부가 동작하는 것을 방지할 수 있다. 게이트 제어부는 하이 레벨(H1)의 전압과 로우 레벨(L1)의 전압을 스윙하는 제1 클럭 제어 신호(CPV1) 또는 제2 클럭 제어 신호(CPV2)가 입력되는 경우 (즉, 페일 모드가 끝나는 경우), 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨을 스윙하는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1) 및 제2 클럭 제어 신호(CPV2)가 로우 레벨(L1)을 갖는 경우, 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성함으로써, 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압이 상승하여 게이트 구동부가 동작하는 것을 방지할 수 있다. 따라서, 표시 패널에 불량 영상이 표시되는 것을 방지할 수 있다.
도 6은 도 1의 표시 장치에 포함되는 게이트 제어부의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 6을 참조하면, 게이트 구동부에 프레임의 액티브 구간(AP)에서 하이 레벨(H1)을 갖고, 블랭크 구간(BP)에서 로우 레벨(L1)을 갖는 블랭크 신호(Blank)가 입력될 수 있다. 블랭크 신호(Blank)는 타이밍 제어부로부터 공급될 수 있다. 또는, 게이트 구동부는 신호 발생기를 구비하고, 상기 신호 발생기에서 블랭크 신호(Blank)를 생성할 수 있다. 게이트 제어부는 액티브 구간(AP)에서 수직 개시 신호(STV)에 응답하여 게이트 온 전압(H2)의 전압 레벨 및 게이트 오프 전압(L2)의 전압 레벨을 갖는 게이트 개시 신호(STVP)를 생성하고, 제1 클럭 제어 신호(CPV1)에 응답하여 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨 사이를 스윙하는 제1 클럭 신호(CKV1) 및 제1 클럭바 신호(CKVB1)를 생성하며, 제2 클럭 제어 신호(CPV2)에 응답하여 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨 사이를 스윙하는 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 프레임의 블랭크 구간(BP)에서 게이트 제어부에 로우 레벨(L1)을 갖는 수직 개시 신호(STV), 제1 클럭 제어 신호(CPV1), 제2 클럭 제어 신호(CPV2) 및 블랭크 신호(Blank)가 입력될 수 있다. 게이트 제어부는 블랭크 신호(Blank)가 하이 레벨(H1)을 갖는 액티브 구간(AP) 동안 수직 개시 신호(STV)에 응답하여 게이트 온 전압(H2)의 전압 레벨 및 게이트 오프 전압(L2)의 전압 레벨을 갖는 게이트 개시 신호(STVP)를 생성하고, 제1 클럭 제어 신호(CPV1)에 응답하여 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨 사이를 스윙하는 제1 클럭 신호(CKV1) 및 제1 클럭바 신호(CKVB1)를 생성하며, 제2 클럭 제어 신호(CPV2)에 응답하여 게이트 온 전압(H2)의 전압 레벨과 게이트 오프 전압(L2)의 전압 레벨 사이를 스윙하는 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 게이트 제어부는 블랭크 구간(BP)에서 로우 레벨(L1)을 갖는 블랭크 신호(Blank)에 응답하여 게이트 오프 전압(L2)의 전압 레벨을 갖는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 생성할 수 있다. 예를 들어, 블랭킹 신호는 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭 신호(CKV2)를 게이트 오프 전압(L2)의 전압 레벨로 마스킹하는 마스킹 신호일 수 있다. 게이트 제어부는 블랭킹 구간 동안 로우 레벨(L1)을 갖는 블랭킹 신호에 기초하여 게이트 오프 전압(L2)의 전압 레벨을 갖는 제 1 클럭 신호, 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)를 출력함으로써, 블랭크 구간(BP) 동안 제1 클럭 신호(CKV1), 제1 클럭바 신호(CKVB1), 제2 클럭 신호(CKV2) 및 제2 클럭바 신호(CKVB2)의 전압 레벨이 상승하여 게이트 구동부가 동작하는 것을 방지할 수 있다.
도 7은 도 1의 표시 장치를 포함하는 전자 기기를 나타내는 블록도이고, 도 8은 도 7의 전자 기기가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 7 및 도 8을 참조하면, 전자 기기(200)는 프로세서(210), 메모리 장치(220), 저장 장치(230), 입출력 장치(240), 파워 서플라이(250) 및 표시 장치(260)를 포함할 수 있다. 이 때, 표시 장치(260)는 도 1의 표시 장치(100)에 상응할 수 있다. 나아가, 전자 기기(200)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 한편, 도 8에 도시된 바와 같이, 전자 기기(200)는 스마트폰(300)으로 구현될 수 있으나, 전자 기기(200)가 그에 한정되는 것은 아니다.
프로세서(210)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 일 실시예에서, 프로세서(210)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(210)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 또한, 프로세서(210)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(220)는 전자 기기(200)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(220)는 EPROM, EEPROM, 플래시 메모리, PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(230)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(240)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 표시 장치(260)는 입출력 장치(240) 내에 구비될 수도 있다. 파워 서플라이(250)는 전자 기기(200)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(260)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
상술한 바와 같이, 표시 장치(260)는 표시 패널, 전압 생생성부, 게이트 제어부, 게이트 구동부, 데이터 구동부 및 타이밍 제어부를 포함할 수 있다. 표시 패널은 데이터 라인들, 게이트 라인들 및 복수의 화소들을 포함할 수 있다. 전압 생성부는 외부로부터 전류 전원을 공급받아 표시 패널을 동작시키는데 필요한 복수 개의 전압들을 생성할 수 있다. 전압 생성부는 게이트 제어부에 공급되는 게이트 구동 전압, 데이터 구동부에 공급되는 데이터 구동 전압 및 표시 패널에 공급되는 패널 구동 전압을 생성할 수 있다. 전압 생성부는 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압을 생성하여 게이트 제어부에 공급할 수 있다. 전압 생성부는 아날로그 전원 전압, 디지털 전원 전압 등을 포함하는 데이터 구동 전압을 생성하여 데이터 구동부에 공급할 수 있다. 게이트 제어부는 게이트 구동 전압 및 게이트 제어 신호들에 기초하여 게이트 클럭 신호들을 생성할 수 있다. 게이트 제어부는 전압 생성부로부터 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압을 수신할 수 있다. 게이트 제어부는 타이밍 제어부로부터 수직 개시 신호 및 클럭 제어 신호들을 포함하는 게이트 제어 신호들을 수신할 수 있다. 게이트 제어부는 타이밍 제어부에서 제공된 수직 개시 신호에 응답하여 게이트 온 전압 및 게이트 오프 전압을 이용하여 게이트 개시 신호를 생성할 수 있다. 게이트 제어부는 타이밍 제어부에서 제공된 클럭 제어 신호들에 응답하여 게이트 온 전압 및 게이트 오프 전압을 이용하여 클럭 신호들 및 클럭바 신호들을 생성할 수 있다. 게이트 제어부에 로우 레벨을 갖는 수직 개시 신호, 제1 클럭 제어 신호 및 제2 클럭 제어 신호가 공급되는 경우, 게이트 제어부는 게이트 오프 전압의 전압 레벨을 갖는 제1 클럭 신호, 제1 클럭바 신호, 제2 클럭 신호 및 제2 클럭바 신호를 출력할 수 있다. 예를 들어, 게이트 제어부는 제1 클럭 제어 신호와 제2 클럭 제어 신호의 논리 연산을 수행하는 제1 OR 게이트 및 게이트 개시 신호와 제1 OR 게이트의 출력 신호의 논리 연산을 수행하는 제2 OR게이트를 포함할 수 있다. 일 실시예에서, 게이트 제어부는 프레임의 블랭크 구간에서 로우 레벨을 갖는 수직 개시 신호, 제1 클럭 제어 신호 및 제2 클럭 제어 신호에 기초하여 게이트 오프 전압의 전압 레벨을 갖는 제1 클럭 신호, 제1 클럭바 신호, 제2 클럭 신호 및 제2 클럭바 신호를 생성할 수 있다. 다른 실시예에서, 액티브 구간 중 주파수 변경, 정전기 등으로 인해 타이밍 제어부가 페일 모드로 동작하는 경우, 게이트 제어부는 페일 모드 동안 로우 레벨을 갖는 수직 개시 신호, 제1 클럭 제어 신호 및 제2 클럭 제어 신호에 기초하여 게이트 오프 전압 레벨을 갖는 제1 클럭 신호, 제1 클럭바 신호, 제2 클럭 신호 및 제2 클럭바 신호를 생성할 수 있다. 또 다른 실시예에서, 게이트 제어부는 프레임의 블랭크 구간에서 로우 레벨을 갖는 블랭크 신호에 기초하여 게이트 오프 전압의 전압 레벨을 갖는 제1 클럭 신호, 제1 클럭바 신호, 제2 클럭 신호 및 제2 클럭바 신호를 출력할 수 있다. 게이트 구동부는 게이트 클럭 신호들에 기초하여 게이트 신호를 생성하고, 게이트 라인을 통해 게이트 신호를 화소들에 공급할 수 있다. 데이터 구동부는 데이터 라인을 통해 데이터 신호를 화소들에 공급할 수 있다. 타이밍 제어부는 게이트 제어부 및 데이터 구동부를 제어하는 게이트 제어 신호 및 데이터 제어 신호를 생성할 수 있다.
상술한 바와 같이, 도 7의 전자 기기는 로우 레벨을 갖는 수직 개시 신호 및 클럭 제어 신호들이 공급되는 경우, 게이트 오프 전압의 전압 레벨을 갖는 게이트 클럭 신호들을 출력하는 게이트 제어부를 포함하는 표시 장치(260)를 구비함으로써, 게이트 온 전압과 게이트 오프 전압의 차지 쉐어링으로 인해 게이트 클럭 신호들의 전압 레벨이 상승하는 것을 방지할 수 있다. 따라서, 전자 기기(200)에 포함되는 표시 장치(260)의 표시 품질이 향상될 수 있다.
본 발명은 표시 장치를 구비한 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 타블렛 PC, 피디에이(PDA), 피엠피(PMP), MP3 플레이어, 네비게이션, 비디오폰, 헤드 마운트 디스플레이(Head Mount Display; HMD) 장치 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치 110: 표시 패널
120: 전압 생성부 130: 게이트 제어부
140: 게이트 구동부 150: 데이터 구동부
160: 타이밍 제어부 200: 전자 기기

Claims (12)

  1. 데이터 라인들, 게이트 라인들 및 상기 데이터 라인들 및 상기 게이트 라인들에 연결되는 복수의 화소들을 포함하는 표시 패널;
    게이트온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압을 생성하는 전압 생성부;
    상기 게이트 구동 전압 및 게이트 제어 신호들에 기초하여 게이트 클럭 신호들을 생성하는 게이트 제어부;
    상기 게이트 클럭 신호들에 기초하여 게이트 신호를 생성하고, 상기 게이트 신호를 상기 게이트 라인들로 공급하는 게이트 구동부;
    데이터신호를 상기 데이터 라인들로 공급하는 데이터 구동부; 및
    상기 게이트 제어부에 상기 게이트 제어 신호들을 공급하고, 상기 데이터 구동부에 데이터 제어 신호들을 공급하는 타이밍 제어부를 포함하고,
    상기 게이트 제어 신호들은 수직 개시 신호 및 클럭 제어 신호들을 포함하고, 상기 게이트 제어부에 로우 레벨을 갖는 상기 수직 개시 신호 및 상기 로우 레벨을 갖는 상기 클럭 제어 신호들이 동시에 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 게이트 클럭 신호들을 출력하며,
    상기 게이트 오프 전압의 전압 레벨을 갖는 상기 게이트 클럭 신호들은 프레임의 블랭크 구간 또는 상기 타이밍 제어부의 페일 모드 동작 시에 상기 로우 레벨을 갖는 상기 수직 개시 신호와 상기 로우 레벨을 갖는 상기 클럭 제어 신호들에 의해서만 결정되고,
    상기 클럭 제어 신호들은 제1 클럭 제어 신호 및 제2 클럭 제어 신호를 포함하며,
    상기 게이트 제어부는 상기 게이트 구동 전압 및 상기 수직 개시 신호에 기초하여 게이트 개시 신호를 생성하고, 상기 게이트 구동 전압 및 상기 제1 클럭 제어 신호에 기초하여 제1 클럭 신호 및 제1 클럭바 신호를 생성하며, 상기 게이트 구동 전압 및 상기 제2 클럭 제어 신호에 기초하여 제2 클럭 신호 및 제2 클럭바 신호를 생성하고,
    상기 게이트 제어부는 상기 제1 클럭 제어 신호와 상기 제2 클럭 제어 신호의 논리 연산을 수행하는 제1 OR 게이트 및 상기 수직 개시 신호와 상기 제1 OR 게이트의 출력 신호의 논리 연산을 수행하는 제2 OR 게이트를 포함하고, 상기 프레임의 상기 블랭크 구간 또는 상기 타이밍 제어부의 상기 페일 모드 동작 시에 상기 제1 OR 게이트 및 상기 제2 OR 게이트를 동작시키는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서, 상기 게이트 제어부에 상기 로우 레벨을 갖는 상기 수직 개시 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호가 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력하는 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서, 상기 게이트 제어부는 상기 프레임의 상기 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서, 상기 게이트 제어부는 상기 타이밍 제어부의 상기 페일 모드 동작 시 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력하는 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서, 상기 게이트 구동부는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호에 기초하여 상기 게이트 신호들을 생성하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서, 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호는 상기 게이트 온 전압과 상기 게이트 오프 전압 사이를 스윙하는 신호인 것을 특징으로 하는 표시 장치.
  7. 게이트 온 전압 및 게이트 오프 전압을 포함하는 게이트 구동 전압을 생성하는 전압 생성부
    상기 게이트 구동 전압 및 게이트 제어 신호들에 기초하여 게이트 클럭 신호들을 생성하는 게이트 제어부 및
    상기 게이트 클럭 신호들에 기초하여 게이트 신호를 생성하는 게이트 구동부를 포함하고,
    상기 게이트 제어 신호들은 수직 개시 신호 및 클럭 제어 신호들을 포함하고, 상기 게이트 제어부에 로우 레벨을 갖는 상기 수직 개시 신호 및 상기 로우 레벨을 갖는 상기 클럭 제어 신호들이 동시에 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 게이트 클럭 신호들을 출력하며,
    상기 게이트 오프 전압의 전압 레벨을 갖는 상기 게이트 클럭 신호들은 프레임의 블랭크 구간 또는 타이밍 제어부의 페일 모드 동작 시에 상기 로우 레벨을 갖는 상기 수직 개시 신호와 상기 로우 레벨을 갖는 상기 클럭 제어 신호들에 의해서만 결정되고,
    상기 클럭 제어 신호들은 제1 클럭 제어 신호 및 제2 클럭 제어 신호를 포함하며,
    상기 게이트 제어부는 상기 게이트 구동 전압 및 상기 수직 개시 신호에 기초하여 게이트 개시 신호를 생성하고, 상기 게이트 구동 전압 및 상기 제1 클럭 제어 신호에 기초하여 제1 클럭 신호 및 제1 클럭바 신호를 생성하며, 상기 게이트 구동 전압 및 상기 제2 클럭 제어 신호에 기초하여 제2 클럭 신호 및 제2 클럭바 신호를 생성하고,
    상기 게이트 제어부는 상기 제1 클럭 제어 신호와 상기 제2 클럭 제어 신호의 논리 연산을 수행하는 제1 OR 게이트 및 상기 수직 개시 신호와 상기 제1 OR 게이트의 출력 신호의 논리 연산을 수행하는 제2 OR 게이트를 포함하고, 상기 프레임의 상기 블랭크 구간 또는 상기 타이밍 제어부의 상기 페일 모드 동작 시에 상기 제1 OR 게이트 및 상기 제2 OR 게이트를 동작시키는 것을 특징으로 하는 게이트 구동 장치.
  8. 제7 항에 있어서, 상기 게이트 제어부에 상기 로우 레벨을 갖는 상기 수직 개시 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호가 공급되는 경우, 상기 게이트 제어부는 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력하는 것을 특징으로 하는 게이트 구동 장치.
  9. 제7 항에 있어서, 상기 게이트 제어부는 상기 프레임의 상기 블랭크 구간에서 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력하는 것을 특징으로 하는 게이트 구동 장치.
  10. 제7 항에 있어서, 상기 게이트 제어부는 상기 타이밍 제어부의 상기 페일 모드 동작 시 상기 게이트 오프 전압의 전압 레벨을 갖는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호를 출력하는 것을 특징으로 하는 게이트 구동 장치.
  11. 제7 항에 있어서, 상기 게이트 구동부는 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호에 기초하여 상기 게이트 신호들을 생성하는 것을 특징으로 하는 게이트 구동 장치.
  12. 제7 항에 있어서, 상기 제1 클럭 신호, 상기 제1 클럭바 신호, 상기 제2 클럭 신호 및 상기 제2 클럭바 신호는 상기 게이트 온 전압과 상기 게이트 오프 전압 사이를 스윙하는 신호인 것을 특징으로 하는 게이트 구동 장치.
KR1020220139031A 2018-02-14 2022-10-26 게이트 구동 장치 및 이를 포함하는 표시 장치 KR102560302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220139031A KR102560302B1 (ko) 2018-02-14 2022-10-26 게이트 구동 장치 및 이를 포함하는 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180018556A KR20190098891A (ko) 2018-02-14 2018-02-14 게이트 구동 장치 및 이를 포함하는 표시 장치
KR1020220139031A KR102560302B1 (ko) 2018-02-14 2022-10-26 게이트 구동 장치 및 이를 포함하는 표시 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180018556A Division KR20190098891A (ko) 2018-02-14 2018-02-14 게이트 구동 장치 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20220151576A KR20220151576A (ko) 2022-11-15
KR102560302B1 true KR102560302B1 (ko) 2023-07-28

Family

ID=65440854

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180018556A KR20190098891A (ko) 2018-02-14 2018-02-14 게이트 구동 장치 및 이를 포함하는 표시 장치
KR1020220139031A KR102560302B1 (ko) 2018-02-14 2022-10-26 게이트 구동 장치 및 이를 포함하는 표시 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180018556A KR20190098891A (ko) 2018-02-14 2018-02-14 게이트 구동 장치 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US10916167B2 (ko)
EP (2) EP4207177A1 (ko)
KR (2) KR20190098891A (ko)
CN (1) CN110164379B (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01195497A (ja) * 1988-01-29 1989-08-07 Nec Corp 表示制御回路
KR101432818B1 (ko) * 2007-12-07 2014-08-26 엘지디스플레이 주식회사 액정표시장치의 구동 장치 및 그 구동 방법
KR101252090B1 (ko) * 2008-09-17 2013-04-12 엘지디스플레이 주식회사 액정표시장치
KR101542509B1 (ko) 2008-12-24 2015-08-06 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR101542506B1 (ko) * 2009-03-02 2015-08-06 삼성디스플레이 주식회사 액정 표시 장치
KR101591055B1 (ko) * 2009-09-08 2016-02-03 삼성디스플레이 주식회사 데이터 구동부, 표시 장치 및 표시 장치의 구동 방법
TW201214372A (en) 2010-09-21 2012-04-01 Chunghwa Picture Tubes Ltd Display device
KR20140023711A (ko) * 2012-08-17 2014-02-27 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102082408B1 (ko) * 2013-05-15 2020-02-28 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
KR102193053B1 (ko) * 2013-12-30 2020-12-21 삼성디스플레이 주식회사 표시 패널
CN104537970B (zh) 2014-11-27 2017-03-15 上海天马微电子有限公司 栅极驱动单元、栅极驱动电路及驱动方法、显示装置
KR102278325B1 (ko) * 2015-01-21 2021-07-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동회로
KR102435257B1 (ko) 2015-08-04 2022-08-25 삼성디스플레이 주식회사 게이트 보호회로 및 이를 포함하는 표시장치
KR102446668B1 (ko) 2016-01-19 2022-09-26 삼성디스플레이 주식회사 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치
KR102486445B1 (ko) * 2016-04-01 2023-01-10 삼성디스플레이 주식회사 표시 장치
CN105913822B (zh) * 2016-06-23 2018-07-17 京东方科技集团股份有限公司 Goa信号判断电路及判断方法、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
CN110164379A (zh) 2019-08-23
KR20220151576A (ko) 2022-11-15
EP3528238A1 (en) 2019-08-21
US20190251888A1 (en) 2019-08-15
US10916167B2 (en) 2021-02-09
KR20190098891A (ko) 2019-08-23
CN110164379B (zh) 2023-10-13
EP4207177A1 (en) 2023-07-05

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
KR102524598B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
CN112397028A (zh) 像素电路
KR102415275B1 (ko) 유기 발광 표시 장치의 화소 및 이를 포함하는 유기 발광 표시 장치
KR102217614B1 (ko) 표시 장치 및 이를 포함하는 전자기기
KR102423007B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20210028774A (ko) 스캔 드라이버 및 표시 장치
KR102584643B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20160117758A (ko) 표시 장치
KR102557278B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
KR20140083399A (ko) 유기 발광 표시 장치 및 이의 동시 발광 구동 방법
US11942045B2 (en) Display device and method of driving display device
KR102458374B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102383116B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102621010B1 (ko) 표시 장치, 이를 포함하는 전자 기기 및 이의 구동 방법
KR102525548B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR102660588B1 (ko) 표시 장치 및 이의 구동 방법
KR102560302B1 (ko) 게이트 구동 장치 및 이를 포함하는 표시 장치
KR102566690B1 (ko) 스캔 구동부 및 이를 포함하는 표시 장치
US20240212632A1 (en) Display device and method of driving display device
US20230105490A1 (en) Pixel and display device including the same
KR20230120164A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR20240029669A (ko) 표시 장치
KR20240008446A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20240003014A (ko) 표시 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant