KR102553811B1 - Mpc-based all-in-one pcb test module for high frequency semiconductor memory test - Google Patents
Mpc-based all-in-one pcb test module for high frequency semiconductor memory test Download PDFInfo
- Publication number
- KR102553811B1 KR102553811B1 KR1020210035689A KR20210035689A KR102553811B1 KR 102553811 B1 KR102553811 B1 KR 102553811B1 KR 1020210035689 A KR1020210035689 A KR 1020210035689A KR 20210035689 A KR20210035689 A KR 20210035689A KR 102553811 B1 KR102553811 B1 KR 102553811B1
- Authority
- KR
- South Korea
- Prior art keywords
- mpc
- test
- socket
- board
- connectors
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Abstract
본 발명은 MPC 기반 일체형 PCB 테스트 모듈에 관한 것으로, 보다 구체적으로는 반도체 세대별 적합한 검사장비의 성능 고도화 필요에 따라 DDR 5까지 고주파 테스트 대응이 가능하고 다이렉트 콘택트 적용을 통해 불필요한 공정을 제외하여 테스트 에러의 확률을 낮추는 동시에 전체 과정 시간 또한 단축되는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈에 관한 것이다.
본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈은, 반도체 소자와 접속하기 위해 복수의 접속 단자와 해당 반도체 소자를 전기적으로 연결하여 테스트하기 위한 복수의 테스트 소켓을 구비하는 소켓 보드; 상기 소켓 보드와 접속하는 복수의 MPC 커넥터; 및 상기 복수의 MPC 커넥터와 연결되고, 해당 MPC 커넥터와 연결된 소켓 보드에 기초한 테스트 패턴 신호를 통해 반도체 소자를 테스트하는 통합 제어보드;를 포함하는 것일 수 있다.The present invention relates to an MPC-based all-in-one PCB test module, and more specifically, it is possible to respond to high-frequency tests up to DDR 5 according to the need to improve the performance of inspection equipment suitable for each semiconductor generation, and eliminates test errors by excluding unnecessary processes through direct contact application. It relates to an MPC-based all-in-one PCB test module for high-frequency semiconductor memory testing that reduces the probability of
An MPC-based integrated PCB test module for testing a high-frequency semiconductor memory according to an embodiment of the present invention includes a plurality of connection terminals to connect to a semiconductor device and a plurality of test sockets to electrically connect and test the semiconductor device. socket board; a plurality of MPC connectors connected to the socket board; and an integrated control board connected to the plurality of MPC connectors and configured to test the semiconductor device through a test pattern signal based on a socket board connected to the corresponding MPC connector.
Description
본 발명은 MPC 기반 일체형 PCB 테스트 모듈에 관한 것으로, 보다 구체적으로는 반도체 세대별 적합한 검사장비의 성능 고도화 필요에 따라 DDR 5까지 고주파 테스트 대응이 가능하고 다이렉트 콘택트 적용을 통해 불필요한 공정을 제외하여 테스트 에러의 확률을 낮추는 동시에 전체 과정 시간 또한 단축되는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈에 관한 것이다.The present invention relates to an MPC-based all-in-one PCB test module, and more specifically, it is possible to respond to high-frequency tests up to DDR 5 according to the need to improve the performance of inspection equipment suitable for each semiconductor generation, and eliminates test errors by excluding unnecessary processes through direct contact application. It relates to an MPC-based all-in-one PCB test module for high-frequency semiconductor memory testing that reduces the probability of
오늘날 반도체 검사 장비의 경우, 반도체 공정의 미세화(3nm), 고집적화, 고속화 시대에 진입하면서, 반도체의 개발 속도가 장비 개발 속도를 추월하였고, 장비 기술 개발이 따라 주어야만 반도체 제조가 가능한 시대로 변화하였다. In the case of semiconductor inspection equipment today, as the semiconductor process is miniaturized (3nm), highly integrated, and high-speed, the semiconductor development speed has surpassed the equipment development speed, and it has changed to an era in which semiconductor manufacturing is possible only when equipment technology development follows.
또한, 반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.In addition, after the semiconductor device goes through a manufacturing process, an inspection is performed to determine good or bad electrical performance. The quality test of a semiconductor device is performed in a state in which a semiconductor test socket formed to be electrically contacted with a terminal of the semiconductor device is inserted between the semiconductor device and the test circuit board. Also, the semiconductor test socket is used in a burn-in test process during the manufacturing process of the semiconductor device as well as the final pass/fail test of the semiconductor device.
또한, 반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화 되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호 간의 간격도 미세하게 형성하는 방법이 요구되고 있다. In addition, with the development of semiconductor device integration technology and the miniaturization trend, the size and spacing of terminals of semiconductor devices, that is, leads, are also miniaturized, and accordingly, a method of forming a small space between conductive patterns of a test socket is required. there is.
또한, 반도체 생산장비와 검사장비 개발의 불균형으로 인해 반도체 세대별 적합한 검사장비의 성능 고도화가 필요한데, 이에 따라, 검사장비 성능 고도화를 위한 핵심 부품 국산화 필요하며, High Frequency Test를 위해 장비의 성능뿐만이 아니라 Electrical Transmission Line의 SI(Signal Integrity) 성능이 매우 중요하게 되었으며, 이를 결정짓는 Cable 조립체와 PCB 성능 또한 반드시 향상되어야 한다.In addition, due to the imbalance between semiconductor production equipment and inspection equipment development, it is necessary to upgrade the performance of inspection equipment suitable for each semiconductor generation. Accordingly, it is necessary to localize core parts to improve the performance of inspection equipment. SI (Signal Integrity) performance of the Electrical Transmission Line has become very important, and the cable assembly and PCB performance that determines this must also be improved.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 반도체 세대별 적합한 검사장비의 성능 고도화 필요에 따라 DDR 5까지 고주파 테스트 대응이 가능하고 다이렉트 콘택트 적용을 통해 불필요한 공정을 제외하여 테스트 에러의 확률을 낮추는 동시에 전체 과정 시간 또한 단축되는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 제공하고자 한다.The present invention is intended to solve the above-mentioned problems, and according to the need to improve the performance of inspection equipment suitable for each semiconductor generation, it is possible to respond to high-frequency tests up to DDR 5 and to reduce the probability of test errors by excluding unnecessary processes through the application of direct contact. It is intended to provide an MPC-based all-in-one PCB test module for high-frequency semiconductor memory testing that also shortens the entire process time.
또한, 반도체 테스트 장비 내 Board to Board를 연결하는 전송선로는 Cable 조립체로 되어 있으며 Cable 조립체를 장착(조립) 하기 위한 별도의 공정이 필요 없는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 제공하고자 한다.In addition, the transmission line connecting Board to Board in the semiconductor test equipment is made of a cable assembly, and we are trying to provide an MPC-based all-in-one PCB test module for high-frequency semiconductor memory test that does not require a separate process to mount (assemble) the cable assembly. do.
또한, PCB 내에서의 패턴의 길이의 차이로 인한 TPD(Time domain Propagation Delay)의 차이가 발생할 수 있음에 따라 패턴의 길이를 줄이는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 제공하고자 한다.In addition, since a difference in TPD (Time domain Propagation Delay) may occur due to a difference in the length of the pattern in the PCB, it is intended to provide an MPC-based integrated PCB test module for a high-frequency semiconductor memory test that reduces the length of the pattern.
또한, MPC에서 JACK이라는 중간 매개체가 없어져 공정 단순화, 제조비용(납기 포함) 절감 및 테스트 비용 절감(소요시간 포함)이 되는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 제공하고자 한다.In addition, it is intended to provide an MPC-based all-in-one PCB test module for high-frequency semiconductor memory test that simplifies the process, reduces manufacturing cost (including delivery time), and reduces test cost (including required time) by eliminating the intermediate medium called JACK in MPC.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.However, the technical problem to be achieved by the present embodiment is not limited to the technical problems described above, and other technical problems may exist.
본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈은, 반도체 소자와 접속하기 위해 복수의 접속 단자와 해당 반도체 소자를 전기적으로 연결하여 테스트하기 위한 복수의 테스트 소켓을 구비하는 소켓 보드; 상기 소켓 보드와 접속하는 복수의 MPC 커넥터; 및 상기 복수의 MPC 커넥터와 연결되고, 해당 MPC 커넥터와 연결된 소켓 보드에 기초한 테스트 패턴 신호를 통해 반도체 소자를 테스트하는 통합 제어보드;를 포함하는 것일 수 있다.An MPC-based integrated PCB test module for testing a high-frequency semiconductor memory according to an embodiment of the present invention includes a plurality of connection terminals to connect to a semiconductor device and a plurality of test sockets to electrically connect and test the semiconductor device. socket board; a plurality of MPC connectors connected to the socket board; and an integrated control board connected to the plurality of MPC connectors and configured to test the semiconductor device through a test pattern signal based on a socket board connected to the corresponding MPC connector.
상기 소켓 보드는, 상기 복수의 접속 단자가 배치되는 콘택트 영역과 회로 패턴을 구비하고 테스트 소켓이 실장되는 베이스 기판을 더 포함하는 것일 수 있다.The socket board may further include a base substrate having a contact area and a circuit pattern on which the plurality of connection terminals are disposed and on which a test socket is mounted.
상기 소켓 보드는, 베이스 기판 상에서 상기 콘택트 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들에 접속되는 복수의 콘택트 패드를 더 포함하는 것일 수 있다.The socket board may further include a plurality of contact pads formed in an array on the base substrate in the contact area, connected to the circuit pattern, each having a rectangular shape, disposed in an oblique shape, and connected to the connection terminals. there is.
상기 복수의 MPC 커넥터는, 소켓 보드와 전기적 연결을 위한 적어도 하나 이상의 제1 MPC 커넥터와, 제1 커넥터와 통합 제어보드의 전기적 연결을 위한 적어도 하나 이상의 제2 MPC 커넥터로 구성되는 것일 수 있다.The plurality of MPC connectors may include at least one first MPC connector for electrical connection with the socket board and at least one second MPC connector for electrical connection between the first connector and the integrated control board.
상기 복수의 MPC 커넥터는, 적어도 하나 이상의 제1 MPC 커넥터와 상기 적어도 하나 이상의 제2 MPC 커넥터가 일대일로 대응되는 것일 수 있다.The plurality of MPC connectors may correspond to at least one first MPC connector and at least one second MPC connector in a one-to-one correspondence.
상기 일체형 PCB 테스트 모듈은, 통합 제어보드를 기구적으로 지지하며 외부 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드를 더 포함하는 것일 수 있다.The integrated PCB test module may further include a backplane board that mechanically supports the integrated control board and includes a communication interface for connection to an external server.
상기 통합 제어보드는, 백플레인 보드를 통해 외부 서버로부터 테스트 프로그램을 수신받아 복수의 MPC 커넥터로부터 수신되는 전기적 신호를 기초로 테스트 패턴 신호를 생성하는 것일 수 있다.The integrated control board may receive a test program from an external server through a backplane board and generate a test pattern signal based on electrical signals received from a plurality of MPC connectors.
본 발명에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈은, 반도체 세대별 적합한 검사장비의 성능 고도화 필요에 따라 DDR 5까지 고주파 테스트 대응이 가능하고 다이렉트 콘택트 적용을 통해 불필요한 공정을 제외하여 테스트 에러의 확률을 낮추는 동시에 전체 과정 시간 또한 단축되는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 제공할 수 있다.MPC-based all-in-one PCB test module for high-frequency semiconductor memory test according to the present invention can respond to high-frequency tests up to DDR 5 according to the need to upgrade the performance of inspection equipment suitable for each semiconductor generation, and tests by excluding unnecessary processes through direct contact application It is possible to provide an MPC-based all-in-one PCB test module for high-frequency semiconductor memory test that reduces the probability of error and shortens the entire process time.
또한, 반도체 테스트 장비 내 Board to Board를 연결하는 전송선로는 Cable 조립체로 되어 있으며 Cable 조립체를 장착(조립) 하기 위한 별도의 공정이 필요 없다.In addition, the transmission line connecting board to board in the semiconductor test equipment is made of a cable assembly, and a separate process for mounting (assembling) the cable assembly is not required.
또한, PCB 내에서의 패턴의 길이의 차이로 인한 TPD(Time domain Propagation Delay)의 차이가 발생할 수 있음에 따라 패턴의 길이를 줄일 수 있다.In addition, since a difference in time domain propagation delay (TPD) may occur due to a difference in the length of the pattern in the PCB, the length of the pattern may be reduced.
또한, MPC에서 JACK이라는 중간 매개체가 없어져 공정 단순화, 제조비용(납기 포함) 절감 및 테스트 비용 절감(소요시간 포함)이 이루어 질 수 있다.In addition, since the intermediate medium called JACK is eliminated in MPC, process simplification, manufacturing cost (including delivery time) reduction, and test cost reduction (including lead time) can be achieved.
다만, 본 발명의 효과가 상술한 효과들로 제한되는 것은 아니며, 언급되지 아니한 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and effects not mentioned will be clearly understood by those skilled in the art from this specification and the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 개략적으로 도시한 도면
도 2는 본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈의 MPC 커넥터를 개략적으로 도시한 도면
도 3은 본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈의 MPC 커넥터 연결을 개략적으로 도시한 도면1 is a schematic diagram of an MPC-based integrated PCB test module for a high-frequency semiconductor memory test according to an embodiment of the present invention.
2 schematically shows an MPC connector of an MPC-based integrated PCB test module for a high-frequency semiconductor memory test according to an embodiment of the present invention.
Figure 3 is a diagram schematically showing the MPC connector connection of the MPC-based integrated PCB test module for high-frequency semiconductor memory test according to an embodiment of the present invention
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims should not be construed as being limited to ordinary or dictionary meanings, and the inventors may appropriately define the concept of terms in order to explain their invention in the best way. It should be interpreted as a meaning and concept consistent with the technical idea of the present invention based on the principle that there is.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in this specification and the configurations shown in the drawings are only one of the most preferred embodiments of the present invention, and do not represent all the technical ideas of the present invention, so that they can be substituted at the time of this application. It should be understood that there may be many equivalents and variations.
그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 설정된 용어들로서 이는 생산자의 의도 또는 관례에 따라 달라질 수 있으므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이고, 본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 생략하기로 한다.In addition, the terms to be described later are terms set in consideration of functions in the present invention, which may vary according to the intention or custom of the producer, so the definitions should be made based on the contents throughout this specification, and in this specification related to the present invention If it is determined that a detailed description of a well-known configuration or function may obscure the gist of the present invention, a detailed description thereof will be omitted.
이하, 도면을 참조로 하여 본 발명인 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 설명하기로 한다.Hereinafter, an MPC-based integrated PCB test module for testing a high-frequency semiconductor memory according to the present invention will be described with reference to the drawings.
도 1은 본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈을 개략적으로 도시한 도면이고, 도 2는 본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈의 MPC 커넥터를 개략적으로 도시한 도면이고, 도 3은 본 발명의 일 실시예에 따른 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈의 MPC 커넥터 연결을 개략적으로 도시한 도면이다.1 is a diagram schematically illustrating an MPC-based integrated PCB test module for testing a high-frequency semiconductor memory according to an embodiment of the present invention, and FIG. 2 is an MPC-based test module for a high-frequency semiconductor memory according to an embodiment of the present invention. It is a diagram schematically showing the MPC connector of the integrated PCB test module, and FIG. 3 is a diagram schematically showing the MPC connector connection of the MPC-based integrated PCB test module for high frequency semiconductor memory test according to an embodiment of the present invention.
도 1, 2 및 3을 참조하면, 본 발명은 기본적으로 소켓 보드(20), MPC 커넥터(11) 및 통합 제어보드(10)를 포함하는 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈로 구성될 수 있다.1, 2 and 3, the present invention is basically composed of an MPC-based integrated PCB test module for testing a high-frequency semiconductor memory including a
보다 구체적으로, 상기 고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈은, 반도체 소자와 접속하기 위해 복수의 접속 단자와 해당 반도체 소자를 전기적으로 연결하여 테스트하기 위한 복수의 테스트 소켓을 구비하는 소켓 보드(20), 상기 소켓 보드와 접속하는 복수의 MPC 커넥터(11) 및 상기 복수의 MPC 커넥터와 연결되고, 해당 MPC 커넥터와 연결된 소켓 보드에 기초한 테스트 패턴 신호를 통해 반도체 소자를 테스트하는 통합 제어보드(10)를 포함하는 것일 수 있다.More specifically, the MPC-based integrated PCB test module for the high-frequency semiconductor memory test includes a socket board having a plurality of connection terminals to connect to a semiconductor device and a plurality of test sockets for electrically connecting and testing the corresponding semiconductor device. (20), a plurality of
또한, 본 발명의 일 실시예에 따른 소켓 보드(20)는 반도체 소자들의 신뢰성을 검사하기 위하여 상기 반도체 소자들을 검사하는 테스터와 테스트 소켓에 수납된 상기 반도체 소자들을 전기적으로 연결하는데 사용될 수 있다.In addition, the
또한, 구체적으로, 상기 소켓 보드(20)는 상기 반도체 소자들과 전기적으로 연결되며 복수의 소켓 보드(20)에 실장되는 복수의 테스트 소켓을 포함할 수 있다.Also, in detail, the
또한, 상기 복수의 소켓 보드(20)은 상기 테스터와 전기적으로 연결될 수 있다. Also, the plurality of
또한, 각각의 소켓 보드(20)에는 상기 테스트 소켓이 실장되며, 상기 소켓 보드(20)는 실장된 테스트 소켓과 전기적으로 연결될 수 있다. 여기서, 상기 복수의 테스트 소켓은 상기 복수의 소켓 보드(20) 상에 어레이 형태로 배치될 수도 있다.In addition, the test socket is mounted on each
또한, 하나의 소켓 보드(20)에 하나의 테스트 소켓이 실장되나 상기 소켓 보드(20)에 두 개 이상의 테스트 소켓이 실장될 수도 있다.In addition, one test socket is mounted on one
또한, 상기 테스트 소켓은 소켓 기판과, 상기 소켓 기판을 관통하여 구비된 복수의 접속 단자를 포함할 수도 있는데, 상기 접속 단자들은 상기 반도체 소자에 접속되며 상기 소켓 보드(20)는 상기 테스트 소켓을 통해 상기 반도체 소자와 전기적으로 연결될 수 있다.In addition, the test socket may include a socket substrate and a plurality of connection terminals provided through the socket substrate. The connection terminals are connected to the semiconductor device and the
또한, 상기 소켓 보드(20)는, 상기 복수의 접속 단자가 배치되는 콘택트 영역과 회로 패턴을 구비하고 테스트 소켓이 실장되는 베이스 기판을 더 포함하고, 베이스 기판 상에서 상기 콘택트 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들에 접속되는 복수의 콘택트 패드를 더 포함할 수 있는데, 상기 소켓 보드(20)는 회로 패턴(미도시)을 구비하고 상기 테스트 소켓이 실장되는 베이스 기판과, 상기 베이스 기판 상에 형성되며 상기 테스트 소켓에 접속되는 복수의 콘택트 패드를 포함한다.In addition, the
또한, 상기 소켓 보드(20)의 베이스 기판은 상기 테스트 소켓의 복수의 접속단자가 배치되는 콘택트 영역을 구비할 수 있다.In addition, the base substrate of the
또한, 여기서 상기 복수의 콘택트 패드는 상기 콘택트 영역에 형성되며, 어레이 형태로 배치된다. Also, here, the plurality of contact pads are formed in the contact region and arranged in an array form.
또한, 상기 복수의 콘택트 패드는 상기 회로 패턴과 연결되며, 상기 복수의 접촉 단자에 접속되며, 상기 복수의 콘택트 패드는 상기 복수의 접촉 단자와 일대일 대응하여 접속될 수도 있다.Also, the plurality of contact pads may be connected to the circuit pattern and connected to the plurality of contact terminals, and the plurality of contact pads may be connected to the plurality of contact terminals in a one-to-one correspondence.
또한, 각각의 콘택트 패드는 사각 형상을 가지며 사선 형태로 배치될 수도 있으며, 일례로, 상기 각각의 콘택트 패드는 직사각 형상을 가질 수 있으며, 장변들이 상기 복수의 콘택 패드의 열 방향으로 연장된 임의의 가상선에 대해 45도 내지 50도로 기울어지게 배치될 수도 있다.In addition, each contact pad may have a rectangular shape and may be arranged in an oblique shape. For example, each contact pad may have a rectangular shape, and long sides may extend in a column direction of the plurality of contact pads. It may also be disposed inclined at 45 degrees to 50 degrees with respect to the imaginary line.
또한, 이와 같이, 상기 복수의 콘택트 패드 간의 간격을 현저하게 넓게 확보할 수 있음에 따라 상기 소켓 보드(20)는 테스트 소켓의 복수의 접속 단자와 소켓 보드(20)의 복수의 콘택트 패드 간의 접촉 불량과 해당 접촉 불량으로 인한 쇼트를 방지할 수 있다.In addition, as the distance between the plurality of contact pads can be secured remarkably wide in this way, the
또한, 상기 소켓 보드(20)는 상기 복수의 접속 단자와 상기 콘택트 패드 간의 접촉 불량을 방지하기 위해 상기 테스트 소켓의 복수의 접속 단자의 위치를 가이드 하기 위한 복수의 가이드 범프를 더 포함할 수도 있다.In addition, the
또한, 상기 복수의 가이드 범프는 상기 콘택트 영역에 형성되며, 절연 물질로 이루어질 수 있으며, 복수의 가이드 범프는 사선 형태로 배치될 수 있으며 각각 사각 형상을 가질 수도 있다.Also, the plurality of guide bumps are formed in the contact area and may be made of an insulating material, and the plurality of guide bumps may be arranged in an oblique shape or each may have a rectangular shape.
또한, 각각의 가이드 범프는 상기 복수의 콘택트 패드 중 대각선 방향으로 서로 인접한 두 개의 콘택트 패드 사이에 위치할 수도 있다.Also, each guide bump may be positioned between two contact pads diagonally adjacent to each other among the plurality of contact pads.
또한, 상기 복수의 가이드 범프는 인접한 두개의 콘택트 패드 사이에서 격벽과 같은 역할을 할 수 있으며, 상기 접속 단자가 상기 콘택트 패드에 접촉될 경우 상기 접속 단자에 대응하는 콘택트 패드의 주변에 위치하는 복수의 가이드 범프에 의해 상기 접속 단자의 위치가 가이드 될 수도 있다.In addition, the plurality of guide bumps may serve as a barrier between two adjacent contact pads, and when the connection terminal comes into contact with the contact pad, the plurality of guide bumps located around the contact pad corresponding to the connection terminal Positions of the connection terminals may be guided by guide bumps.
또한, 상기 접속 단자가 상기 복수의 콘택트 패드 중에서 대응하는 콘택트 패드 이외에 다른 콘택트 패드에 접촉되지 않도록 상기 대응하는 콘택트 패드 상에 정위치 될 수도 있음에 따라, 상기 소켓 보드(20)는 상기 복수의 접속 단자와 상기 복수의 콘택트 패드 간의 접촉 불량으로 인한 쇼트 발생을 방지하고 상기 복수의 접속 단자와 상기 복수의 콘택트 패드 간의 콘택트 안정성을 더욱 향상시킬 수 있다.In addition, as the connection terminal may be positioned on the corresponding contact pad so that it does not come into contact with other contact pads other than the corresponding contact pad among the plurality of contact pads, the
또한, 상기 각각의 가이드 범프는 절연성 잉크로 이루어질 수도 있으며, 이에 따라, 상기 복수의 가이드 범프가 실크 스크린 방식으로 상기 베이스 기판 상에 형성될 수도 있음에 따라, 실크 스크린 방식으로 상기 복수의 가이드 범프를 형성할 경우 그 공정 과정이 매우 단순하고 상기 복수의 가이드 범프의 위치 조절이 용이하며 상기 복수의 가이드 범프가 상기 베이스 기판 상에서 정확한 위치에 형성될 수도 있다.In addition, each of the guide bumps may be made of insulating ink, and thus, as the plurality of guide bumps may be formed on the base substrate by a silk screen method, the plurality of guide bumps may be formed by a silk screen method. In the case of formation, the process is very simple, position control of the plurality of guide bumps is easy, and the plurality of guide bumps may be formed at precise positions on the base substrate.
또한, 상기 각각의 가이드 범프는 상기 복수의 접속 단자의 위치를 가이드 할 수 있는 적정 두께를 확보하기 위해 서로 다른 종류의 잉크로 이루어진 제1 및 제2 잉크층으로 이루어질 수도 있다. In addition, each of the guide bumps may be formed of first and second ink layers made of different types of ink in order to secure an appropriate thickness capable of guiding the positions of the plurality of connection terminals.
또한, 여기서, 상기 제1 잉크층은 상기 베이스 기판 상면에 형성되며, 상기 제2 잉크층는 상기 제1 잉크층 상에 형성될 수도 있음에 따라, 상기 가이드 범프는 서로 다른 종류의 잉크로 이루어진 복수의 잉크층을 구비됨으로써, 상기 콘택트 패드의 두께 보다 더 두껍게 형성될 수도 있으며, 상기 복수의 접속 단자들의 위치를 보다 정확하게 할 수도 있다.In addition, since the first ink layer may be formed on the upper surface of the base substrate and the second ink layer may be formed on the first ink layer, the guide bump may be formed of a plurality of inks of different types. By providing the ink layer, it may be formed thicker than the thickness of the contact pad, and the positions of the plurality of connection terminals may be made more accurate.
또한, 상기 제1 잉크층은 각인용 잉크로 이루어질 수 있으며, 상기 제2 잉크층은 피에스알(PSR) 잉크로 이루어질 수도 있다.In addition, the first ink layer may be made of ink for marking, and the second ink layer may be made of PSR ink.
본 발명의 일 실시예에 따른 상기 복수의 MPC 커넥터(11)는 소켓 보드(20)와 전기적 연결을 위한 적어도 하나 이상의 제1 MPC 커넥터와, 제1 커넥터와 통합 제어보드(10)의 전기적 연결을 위한 적어도 하나 이상의 제2 MPC 커넥터로 구성되고, 적어도 하나 이상의 제1 MPC 커넥터와 상기 적어도 하나 이상의 제2 MPC 커넥터가 일대일로 대응되는 것을 특징으로 한다.The plurality of
또한, 상기 제2 MPC 커넥터와 1:1로 대응되는 하나 이상의 제4 및 제5 MPC 커넥터를 포함할 수도 있으며, 상기 적어도 하나 이상의 제4 및 제5 MPC 커넥터는 상기 적어도 하나 이상의 복수의 MPC 커넥터(11) 중 하나와 일대일로 대응되는 것이 바람직하다.In addition, one or more fourth and fifth MPC connectors corresponding to the second MPC connector in a 1:1 ratio may be included, and the at least one fourth and fifth MPC connectors may include the at least one plurality of MPC connectors ( 11) is preferably one-to-one.
또한, 적어도 하나 이상의 복수의 MPC 커넥터(11) 중 하나와 나머지 하나의 MPC 커넥터(11)는 일대다(多)로 대응되도록 구성할 수도 있다.In addition, one of the plurality of
또한, 상기 설명되는 복수의 MPC 커넥터(11)는 내부에 전기적 접촉을 위한 전도성 물질을 포함하는 소켓이나 리셉터클 또는 일반적인 커넥터를 모두 지칭하는 용어로서 사용된다.In addition, the plurality of
또한, 소켓 보드(20), 통합 제어보드(10)에는 하나 이상의 제1 MPC 커넥터와 하나 이상의 제1 MPC 커넥터를 구비하지만 설명의 편의상 소켓 보드(20)와 제1 MPC 커넥터에 대해서만 설명하면, 제1 MPC 커넥터는 소켓 보드(20)에 하나 이상이 대응되어 배치되며, 소켓 보드(20)의 회로 패턴을 통하여 소켓 보드(20)의 다수의 전기적 접촉부에 대응되어 전기적으로 연결된다.In addition, the
또한, 본 발명은 복수의 MPC 커넥터(11)를 연결하기 위한 케이블을 포함할 수도 있으며, 해당 케이블은 특히 고주파 신호의 전송을 위한 케이블로서 구성되는 것이 바람직할 수도 있다.In addition, the present invention may include a cable for connecting a plurality of
본 발명의 일 실시예에 따른 상기 일체형 PCB 테스트 모듈은, 통합 제어보드(10)를 기구적으로 지지하며 외부 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드(30)를 더 포함하고, 상기 통합 제어보드(10)는, 백플레인 보드(30)를 통해 외부 서버로부터 테스트 프로그램을 수신받아 복수의 MPC 커넥터로부터 수신되는 전기적 신호를 기초로 테스트 패턴 신호를 생성하는 것을 특징으로 한다.The integrated PCB test module according to an embodiment of the present invention further includes a
또한, 상기 통합 제어보드(10)는, 상기 테스트 프로그램을 수신받아 상기 기대치 신호를 생성하고 복수의 MPC 커넥터 전기적 신호와 비교하여 도출된 테스트 패턴 신호를 기초로 반도체 소자의 동작을 테스트하는 필드 어레이를 포함할 수도 있다.In addition, the
또한, 신호 왜곡을 최소화하며 상기 테스트 패턴 신호를 백플레인 보드(30)로 전달할 수도 있다.In addition, the test pattern signal may be transferred to the
또한, 상기 통합 제어보드(10)는, 해당 제어보드와의 인터페이스를 위한 제어 인터페이스부를 포함할 수도 있으며, 필드 어레이의 테스트 패턴 신호가 일체형 PCB 테스트 모듈의 전반적인 신호 왜곡을 최소화하며 전달될 수 있는 인터페이스를 제공한다. In addition, the
또한, 제어 인터페이스부는 임피던스 매칭 등의 종단을 위한 저항을 포함할 수 있다. Also, the control interface unit may include a resistor for termination of impedance matching or the like.
또한, 제어 인터페이스부는 기준이 되는 기대치 신호를 생성하여 필드 어레이에 공급할 수도 있다. 해당 기준이 되는 기대치 신호를 기초로 수신된 테스트 프로그램을 통해 최종적인 기대치 신호를 생성할 수도 있다.Also, the control interface unit may generate an expected value signal serving as a reference and supply the generated signal to the field array. A final expected value signal may be generated through the received test program based on the corresponding standard expected value signal.
또한, 제어 인터페이스부는 기대치 신호, 복수의 MPC 커넥터 전기적 신호 및 테스트 패턴 신호 사이의 위상차를 0으로 만들어 동일한 위상을 가지는 신호를 통합 제어보드(10)에 전달할 수도 있다.In addition, the control interface unit may make the phase difference between the expected value signal, the plurality of MPC connector electrical signals, and the test pattern signal zero to transmit signals having the same phase to the
또한, 상기 백플레인 보드(30)는 전기적인 신호로 변화된 값을 외부 서버와 송수신하기 위한 통신 인터페이스부를 포함하며, 해당 통신 인터페이스부는 외부 서버로부터 테스트 프로그램을 수신도 가능하다.In addition, the
또한, 상기 외부 서버는 소정의 사용자 인터페이스를 제공하여 사용자가 테스트될 반도체 소자의 특성에 맞는 테스트 프로그램을 작성할 수 있는 환경을 제공할 수도 있다. In addition, the external server may provide a predetermined user interface to provide an environment in which a user can create a test program suitable for characteristics of a semiconductor device to be tested.
또한, 외부 서버는 상기 테스트 프로그램을 송신하며 반도체 소자 테스트를 수행한 후 테스트 결과를 송신받아 분석할 수 있는 사용자 인터페이스를 제공할 수도 있다.In addition, the external server may transmit the test program, perform a semiconductor device test, and then provide a user interface capable of receiving and analyzing test results.
또한, 상기 통신 인터페이스부는 외부 서버 상호간 온라인 네트워크를 통해 접속하기 위한 유무선 통신수단을 구비하며, 해당 유무선 통신수단은 NFC(Near Field Communication), 블루투스(Bluetooth), WiFi, RF 통신 모듈, LoRa(Long Range), ZigBee, 3G/LTE 모듈, 시리얼(USB) 통신, 이더넷 통신 등의 다양한 유무선 통신수단을 포함하는 것으로 해석되어야 하며, 제조사 서버 및 클라우드 서버에서 제공하는 각종 기능을 실행하기 위한 소프트웨어, 애플리케이션 등을 구비할 수 있다.In addition, the communication interface unit includes a wired/wireless communication means for connecting external servers to each other through an online network, and the wired/wireless communication means includes Near Field Communication (NFC), Bluetooth, WiFi, RF communication module, and LoRa (Long Range). ), ZigBee, 3G/LTE module, serial (USB) communication, and Ethernet communication, etc. can be provided
또한, 상기 온라인 네트워크라 함은 유선 공중망, 무선 이동 통신망, 또는 휴대 인터넷 등과 통합된 코어 망일 수도 있고, TCP/IP 프로토콜 및 그 상위 계층에 존재하는 여러 서비스, 즉 HTTP(Hyper Text Transfer Protocol), HTTPS(Hyper Text Transfer Protocol Secure), Telnet, FTP(File Transfer Protocol), DNS(Domain Name System), SMTP(Simple Mail Transfer Protocol) 등을 제공하는 전 세계적인 개방형 컴퓨터 네트워크 구조를 의미할 수 있으며, 이러한 예에 한정하지 않고 다양한 형태로 데이터를 송수신할 수 있는 데이터 통신망을 포괄적으로 의미하는 것이다.In addition, the online network may be a core network integrated with a wired public network, a wireless mobile communication network, or a mobile Internet, etc., and various services existing in the TCP/IP protocol and its upper layer, that is, HTTP (Hyper Text Transfer Protocol), HTTPS (Hyper Text Transfer Protocol Secure), Telnet, FTP (File Transfer Protocol), DNS (Domain Name System), SMTP (Simple Mail Transfer Protocol), etc. It comprehensively means a data communication network capable of transmitting and receiving data in various forms without limitation.
또한, 상기 백플레인 보드(30)는 기대치 신호, 복수의 MPC 커넥터 전기적 신호 및 테스트 패턴 신호 등을 저장하기 위한 메모리부를 포함할 수도 있다. In addition, the
또한, 상기 메모리 부는 내장 메모리 또는 외장 메모리를 포함할 수 있으며, 내장 메모리는, 예를 들면, 휘발성 메모리(예를 들면, DRAM(dynamic RAM), SRAM(static RAM), SDRAM(synchronous dynamic RAM) 등) 또는 비휘발성 메모리(non-volatile Memory, 예를 들면, OTPROM(one time programmable ROM), PROM(programmable ROM), EPROM(erasable and programmable ROM), EEPROM(electrically erasable and programmable ROM), mask ROM, flash ROM, NAND flash memory, NOR flash memory 등) 중 적어도 하나를 포함할 수 있다. In addition, the memory unit may include a built-in memory or an external memory, and the built-in memory may include, for example, volatile memory (eg, dynamic RAM (DRAM), static RAM (SRAM), synchronous dynamic RAM (SDRAM), etc.) ) or non-volatile memory (eg OTPROM (one time programmable ROM), PROM (programmable ROM), EPROM (erasable and programmable ROM), EEPROM (electrically erasable and programmable ROM), mask ROM, flash ROM, NAND flash memory, NOR flash memory, etc.).
또한, 내장 메모리는 Solid State Drive (SSD)일 수도 있다. 그리고 외장 메모리는 flash drive, 예를 들면, CF(compact flash), SD(secure digital), Micro-SD(micro secure digital), Mini-SD(mini secure digital), xD(extreme digital) 또는 Memory Stick 등을 더 포함할 수 있다. Also, the built-in memory may be a Solid State Drive (SSD). And external memory is a flash drive, for example, CF (compact flash), SD (secure digital), Micro-SD (micro secure digital), Mini-SD (mini secure digital), xD (extreme digital) or Memory Stick, etc. may further include.
또한, 외장 메모리는 다양한 인터페이스를 통하여 백플레인 보드(30)와 기능적으로 연결될 수도 있다.Also, the external memory may be functionally connected to the
또한, 다양한 실시 예에 따르면, 보드/커넥터 혹은 부(예: 수단들 또는 그 기능들) 또는 설명(예: 동작들)의 적어도 일부는, 예컨대, 프로그래밍의 형태로 컴퓨터로 읽을 수 있는 저장매체(computer-readable storage media)에 저장된 명령어로 구현될 수 있다. In addition, according to various embodiments, at least a part of a board/connector or unit (eg, means or functions thereof) or description (eg, operations) may be stored in a computer-readable storage medium (eg, in the form of programming). It may be implemented as instructions stored in computer-readable storage media).
또한, 여기서 상기 명령어는, 하나 이상의 프로세서에 의해 실행될 경우, 상기 하나 이상의 프로세서가 상기 명령어에 해당하는 기능을 수행할 수 있다.Also, when the command is executed by one or more processors, the one or more processors may perform a function corresponding to the command.
또한, 컴퓨터로 읽을 수 있는 저장매체는, 예를 들면, 상기 메모리부가 될 수 있다. Also, the computer-readable storage medium may be, for example, the memory unit.
또한, 상기 프로그래밍의 적어도 일부는, 예를 들면, 상기 프로세서에 의해 구현(implement)(예: 실행)될 수 있다. In addition, at least part of the programming may be implemented (eg, executed) by the processor, for example.
또한, 상기 프로그래밍의 적어도 일부는 하나 이상의 기능을 수행하기 위한, 예를 들면, 모듈, 프로그램, 루틴, 명령어 세트 (sets of instructions) 또는 프로세스 등을 포함할 수 있다.Also, at least part of the programming may include, for example, a module, program, routine, set of instructions, or process for performing one or more functions.
또한, 상기 컴퓨터로 판독 가능한 기록 매체에는 하드디스크, 플로피디스크 및 자기 테이프와 같은 마그네틱 매체(Magnetic Media)와, CD-ROM(Compact Disc Read Only Memory), DVD(Digital Versatile Disc)와 같은 광기록 매체(Optical Media)와, 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media)와, 그리고 ROM(Read Only Memory), RAM(Random Access Memory), 플래시 메모리 등과 같은 프로그램 명령(예: 프로그래밍)을 저장하고 수행하도록 특별히 구성된 하드웨어 장치 혹은 수단이 포함될 수 있다. In addition, the computer-readable recording medium includes magnetic media such as hard disks, floppy disks, and magnetic tapes, and optical recording media such as CD-ROM (Compact Disc Read Only Memory) and DVD (Digital Versatile Disc). (Optical Media), Magneto-Optical Media such as Floptical Disk, and program instructions such as ROM (Read Only Memory), RAM (Random Access Memory), flash memory, etc. (eg : a hardware device or means specially configured to store and perform programming).
또한, 프로그램 명령에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함할 수 있으며, 상술한 하드웨어 장치 혹 수단은 본 발명의 다양한 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지다.In addition, the program command may include high-level language codes that can be executed by a computer using an interpreter, as well as machine language codes such as those produced by a compiler, and the above-described hardware device or means may perform operations of various embodiments of the present invention. It can be configured to act as one or more pieces of software to perform and vice versa.
이상에서 첨부된 도면을 참조하여 본 발명을 설명함에 있어 특정형상 및 방향을 위주로 설명하였으나, 본 발명은 그 발명에 속하는 기술분야에서 통상의 지식을 가진 사람에 의하여 다양한 변형 및 변경이 가능하고, 이러한 변형 및 변경은 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.In the above description of the present invention with reference to the accompanying drawings, the specific shape and direction have been mainly described, but the present invention can be variously modified and changed by a person having ordinary knowledge in the technical field belonging to the invention, and these Modifications and changes should be construed as being included in the scope of the present invention.
20 : 소켓 보드 11 : MPC 커넥터
10 : 통합 제어보드 30 : 백플레인 보드20: socket board 11: MPC connector
10: integrated control board 30: backplane board
Claims (7)
상기 소켓 보드와 접속하는 복수의 MPC 커넥터; 및
상기 복수의 MPC 커넥터와 연결되고, 해당 MPC 커넥터와 연결된 소켓 보드에 기초한 테스트 패턴 신호를 통해 반도체 소자를 테스트하는 통합 제어보드;를 포함하는 것을 특징으로 하며,
상기 소켓 보드는,
상기 복수의 접속 단자가 배치되는 콘택트 영역과 회로 패턴을 구비하고 테스트 소켓이 실장되는 베이스 기판;
상기 베이스 기판 상에서 상기 콘택트 영역에 어레이 형태로 형성되며 상기 회로 패턴과 연결되고 각각 사각 형상을 가지며 사선 형태로 배치되고 상기 접속 단자들에 접속되는 복수의 콘택트 패드; 및
상기 테스트 소켓의 복수의 접속 단자의 위치를 가이드 하고, 상기 복수의 콘택트 패드 중 대각선 방향으로 서로 인접한 두 개의 콘택트 패드 사이에 위치하는 복수의 가이드 범프;를 포함하며,
상기 가이드 범프는,
서로 다른 종류의 잉크로 이루어진 제1 잉크층 및 제2 잉크층을 포함하며,
상기 제1 잉크층은,
상기 베이스 기판 상면에 형성되고 각인용 잉크로 이루어지며,
상기 제2 잉크층은,
상기 제1 잉크층 상에 형성되고 피에스알(PSR) 잉크로 이루어지는,
고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈.
a socket board having a plurality of connection terminals for connection with a semiconductor device and a plurality of test sockets for testing by electrically connecting the corresponding semiconductor device;
a plurality of MPC connectors connected to the socket board; and
An integrated control board connected to the plurality of MPC connectors and testing a semiconductor device through a test pattern signal based on a socket board connected to the corresponding MPC connector.
The socket board,
a base substrate having a contact area where the plurality of connection terminals are disposed and a circuit pattern, and on which a test socket is mounted;
a plurality of contact pads formed in an array on the base substrate in the contact area, connected to the circuit pattern, each having a rectangular shape, disposed in an oblique shape, and connected to the connection terminals; and
a plurality of guide bumps which guide positions of the plurality of connection terminals of the test socket and are positioned between two contact pads diagonally adjacent to each other among the plurality of contact pads;
The guide bump,
It includes a first ink layer and a second ink layer made of different types of ink,
The first ink layer,
It is formed on the upper surface of the base substrate and made of ink for engraving,
The second ink layer,
Formed on the first ink layer and made of PSR ink,
MPC-based all-in-one PCB test module for high frequency semiconductor memory test.
상기 복수의 MPC 커넥터는,
소켓 보드와 전기적 연결을 위한 적어도 하나 이상의 제1 MPC 커넥터와,
제1 커넥터와 통합 제어보드의 전기적 연결을 위한 적어도 하나 이상의 제2 MPC 커넥터로 구성되는 것을 특징으로 하는,
고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈.
The method of claim 1,
The plurality of MPC connectors,
At least one first MPC connector for electrical connection with the socket board;
Characterized in that it consists of at least one or more second MPC connectors for electrical connection between the first connector and the integrated control board.
MPC-based all-in-one PCB test module for high frequency semiconductor memory test.
상기 복수의 MPC 커넥터는,
적어도 하나 이상의 제1 MPC 커넥터와 상기 적어도 하나 이상의 제2 MPC 커넥터가 일대일로 대응되는 것을 특징으로 하는,
고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈.
The method of claim 1,
The plurality of MPC connectors,
Characterized in that the at least one first MPC connector and the at least one second MPC connector correspond one-to-one,
MPC-based all-in-one PCB test module for high frequency semiconductor memory test.
상기 일체형 PCB 테스트 모듈은,
통합 제어보드를 기구적으로 지지하며 외부 서버와의 접속을 위한 통신 인터페이스부를 포함하는 백플레인 보드를 더 포함하는 것을 특징으로 하는,
고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈.
The method of claim 1,
The integrated PCB test module,
Characterized in that it further comprises a backplane board that mechanically supports the integrated control board and includes a communication interface for connection with an external server.
MPC-based all-in-one PCB test module for high frequency semiconductor memory test.
상기 통합 제어보드는,
백플레인 보드를 통해 외부 서버로부터 테스트 프로그램을 수신받아 복수의 MPC 커넥터로부터 수신되는 전기적 신호를 기초로 테스트 패턴 신호를 생성하는 것을 특징으로 하는,
고주파 반도체 메모리 테스트를 위한 MPC 기반 일체형 PCB 테스트 모듈.
The method of claim 6,
The integrated control board,
Characterized in that a test program is received from an external server through a backplane board and a test pattern signal is generated based on electrical signals received from a plurality of MPC connectors.
MPC-based all-in-one PCB test module for high frequency semiconductor memory test.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210035689A KR102553811B1 (en) | 2021-03-19 | 2021-03-19 | Mpc-based all-in-one pcb test module for high frequency semiconductor memory test |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210035689A KR102553811B1 (en) | 2021-03-19 | 2021-03-19 | Mpc-based all-in-one pcb test module for high frequency semiconductor memory test |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220130884A KR20220130884A (en) | 2022-09-27 |
| KR102553811B1 true KR102553811B1 (en) | 2023-07-07 |
Family
ID=83451771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210035689A KR102553811B1 (en) | 2021-03-19 | 2021-03-19 | Mpc-based all-in-one pcb test module for high frequency semiconductor memory test |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102553811B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524292B1 (en) * | 2005-06-10 | 2005-10-26 | 주식회사 유니테스트 | Semiconductor test interface |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604161B1 (en) * | 2004-06-18 | 2006-07-25 | 주식회사 유니테스트 | A semiconductor component tester capable of testing multiple semiconductor component simultaneously |
| JP2008076308A (en) * | 2006-09-22 | 2008-04-03 | Advantest Corp | Interface device for electronic component test equipment |
| US8174021B2 (en) | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| KR102227591B1 (en) | 2012-10-17 | 2021-03-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
-
2021
- 2021-03-19 KR KR1020210035689A patent/KR102553811B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524292B1 (en) * | 2005-06-10 | 2005-10-26 | 주식회사 유니테스트 | Semiconductor test interface |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220130884A (en) | 2022-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10060949B2 (en) | Probe device of vertical probe card | |
| JP2006098376A (en) | Inspection unit | |
| JP2004325306A (en) | Coaxial probe for inspection, and inspection unit using the same | |
| JP2000323629A (en) | Assembling method of interposer assembly | |
| KR100817083B1 (en) | Probe card | |
| JP2018538693A (en) | Circuit board with pocket | |
| JP2000088920A (en) | Interface unit for inspection apparatus | |
| CN101315411A (en) | System, method and apparatus for testing circuit combination | |
| KR102553811B1 (en) | Mpc-based all-in-one pcb test module for high frequency semiconductor memory test | |
| US4488111A (en) | Coupling devices for operations such as testing | |
| US8058888B2 (en) | Test apparatus for electronic device package and method for testing electronic device package | |
| KR101993740B1 (en) | Testing device for validating stacked semiconductor devices | |
| KR20170002895A (en) | Interface for connecting probe card and tester | |
| US9470714B2 (en) | Testing apparatus for flash memory chip | |
| KR101455540B1 (en) | Probe card | |
| KR101480129B1 (en) | Probe card for wafer testing and printed circuit board thereof | |
| JP2005149854A (en) | Probe, ic socket, and semiconductor circuit | |
| US6845424B2 (en) | Memory pass-band signaling | |
| TW202222108A (en) | Connecting circuit boards | |
| JP2012141274A (en) | Ceramic substrate for probe card and manufacturing method thereof | |
| US20180348286A1 (en) | Method for testing electrical connection to module connector on printed circuit board or other structure and related apparatus | |
| US7233157B2 (en) | Test board for high-frequency system level test | |
| KR101885465B1 (en) | SSD BIST apparatus | |
| CN111161788A (en) | Aging testing device of memory | |
| KR100907097B1 (en) | Inter-connecting structure for semiconductor test and semiconductor tester using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |