KR102552113B1

KR102552113B1 - 집적 회로 개시 장치

Info

Publication number: KR102552113B1
Application number: KR1020187000890A
Authority: KR
Inventors: 요세프 후베르투스 헤라르더스 숄테스; 윌헬머스 코넬리스 프린세; 마르커스 요하네스 반 데르 란스
Original assignee: 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
Priority date: 2015-06-26
Filing date: 2016-06-27
Publication date: 2023-07-06
Also published as: CN107923728B; BR112017028155A2; AU2016281426A1; BR112017028155B1; CA2990014A1; WO2016209081A1; EP3314200B1; RU2723258C1; US10480910B2; KR20180020212A; AU2016281426B2; US20180172410A1; CN107923728A; EP3314200A1; ZA201708649B; ES2743958T3; CA2990014C

Abstract

본 발명의 일 실시 양태에 따르면, 전기 절연층이 제공되는 회로 기판; 상기 절연층 사에 증착된 전기 전도성 브릿지 회로; 접촉 영역들로 패터닝 되는 상기 브릿지 회로 및 상기 접촉 영역들을 연결하는 브릿지 구조, -상기 브릿지 구조는 상기 접촉 영역들이 접촉하는 개시 회로에 의해 상기 브릿지 구조하 녹을 때 플라즈마를 형성하기 위해 배열되는-; 및 상기 기판으로부터 밀려 나가는 비행편을 형성하기 위한 상기 브릿지 구조 상에 스핀 코팅된 중합체 층을 포함하는 집적 회로 개시 장치(integrated circuit initiator device)가 제공된다.

Description

집적 회로 개시 장치

본 발명은 개시 장치 및 그 제조 방법에 관한 것이다.

현대의 방어 작전들에서, 군수품들은 다양한 요구사항들을 만족해야한다. 그 외에도, 적응형 군수품들 또는 예를 들어, 확장가능한(scalable) 기능(functionality)을 처리하는 군수품들과 같은 새로운 타입들의 군수품들에 대한 필요가 있다. 이러한 종류의 기능을 가능하게하기 위해서는, 빠르고(마이크로 초), 신뢰성있고, 작은 기폭 관들이 필요하다. 대부분의 군수품들에서, 기폭약들(primary explosives) 및 종래의 기계 부품(part)들을 가진 표준 개시 장치들이 사용되는데, 둘 모두 종종 물품(article)의 민감도에 대한 문제의 원인이 되고, 많은 양의 불발(dud)들 때문에, 또한, 전장(battle field)에서 원치 않는 많은 불발 장치들(unexploded devices)을 야기한다. 소위 폭발형 박막 기폭관(Exploding Foil Initiator, EFI)들은 본질적으로 더 안전하기 때문에(기폭약 대신에 이차 폭발물(secondary explosive)이 사용되기 때문에), 표준 기폭관들을 뛰어 넘는 큰 장점들을 가지고 있고, 밀리 초 대신에 마이크로 초 내로 더 신뢰성 있게 동작한다. 그들은 또한 스마트 군수품들 개발을 위한 새로운 기회들을 준다. 왜냐하면, 이차 폭발물들이 사용되기 때문에, EFI는 부스터/메인(booster/main) 충전 라인과 함께 배치될 수 있고, 완전한 전자 폭발 기폭관(electronic exploding initiator)이 사용될 수 있다. 현재, EFI들은 비싸고 타이밍 의존적인 군수품 시스템들에서만 사용된다. US4862803으로부터 집적 실리콘 폭발 기폭관이 알려졌다. 그러나, 상기 장치는 부분적으로만 실리콘으로 집적되어 있고, 에피택셜(epitaxial) 실리콘으로 형성된 비행편(flyer)를 가지고 있다. 이 물질은 높은 플라즈마 온도에서 분해되므로, 장치를 덜 적합하게 만든다. 그러므로, 더 작은 EFI의 개발은 바람직하지만 소형화(miniaturize)될 수 있기 전에 시스템의 개선이 필요하다.

WO9324803는 집적 장 효과(field effect) 기폭관을 개시한다. 개시 전위(initiation electric potential)는 패스(path)에 접촉하는 폭발성 물질의 개시를 야기하기 위한 패스의 증발(vaporization)을 일으키기 충분한 패스에서 전도를 향상시키도록 게이트에 인가된다. 그러나, 이런 타입의 전도성 브릿지는 게이트된(gated) 장 효과 트랜지스터 회로가 증발 전에 충분히 큰 전류를 수신하기 위한 브릿지 구조에서 흡수할 수 있는 에너지의 제한된 양 때문에 박막 기폰관으로서 제한된 효과를 겪는다.

본 발명의 일 양태에서, 청구항 제1항에 나열된 특징들이 제공된다. 특히, 집적 회로 개시 장치(integrated circuit initiator device)는

전기 절연층이 제공되는 회로 기판(circuit substrate); 상기 절연층 상에 증착된 전기 전도성 브릿지 회로; 접촉 영역들(contact areas) 및 상기 접촉 영역들과 연결되는 브릿지 구조로 패터닝되는 상기 브릿지 회로, 상기 브릿지 구조가 상기 접촉 영역들에 접촉하는 개시 회로(initiator circuit)에 의해 녹을(fuse) 때 플라즈마를 형성하기 위해 배열되는 상기 브릿지 구조; 및 상기 기판으로부터 밀려 나가는(propelled away) 비행편(flyer)을 형성하기 위한, 상기 브릿지 구조 상에 스핀 코팅된 중합체 층(polymer layer)을 포함한다. 상기 브릿지 회로 패턴(bridge circuit pattern)은 상기 전기 절연층 상에 에피택셜하게(epitaxially) 증착되는 도핑된 실리콘(doped silicon) 층에 패턴되고, 상기 도핑된 실리콘 층은 3족 원소에 속하는 도펀트(dopant)를 포함하고, 상기 브릿지 회로 패턴은 2* 10^^-5 ohm.m. 미만의 옴 저항(ohmic resistance)을 가진다.

이러한 방법으로 상기 구조는 훌륭한 기폭관 특성을 가지고, 집적 실리콘 제조 공정에 의해 완전히 대량 생산될 수 있다는 것이 밝혀졌다.

본 발명의 실시예들은 지금 대응하는 부분들을 나타내는 참조 부호들(reference symbols)에 대응하는 첨부된 개략적인 도면들(schematic drawings)을 참조하여, 단지 예로서 설명될 것이다.
도 1은 개시 장치의 실시예를 나타낸다;
도 2는 본 발명의 일 실시예의 평면도를 나타낸다;
도 3A 및 B는 도 1에 따른 실시예의 제1 및 제2 단면도들을 나타낸다;
도 4A 및 B는 상기 개시 회로의 개략적인 그래프를 나타낸다; 및
도 5는 본 발명에 따른 또 다른 실시예의 개략적인 단면도를 나타낸다;
도 6은 개시 장치를 제조하기위한 개략적인 단계들을 나타낸다.

다르게 정의되지 않는 한, 여기에 사용되는 모든 용어들(기술적 및 과학적 용어들을 포함하는)은 설명 및 도면들의 문맥에서 읽히는 바와 같이 본 개시가 속하는 기술 분야의 통상의 기술자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 또한, 일반적으로 사용되는 사전들에서 정의되는 것과 같은 용어들은, 관련된 기술의 맥락에서 그들의 의미와 일치하는 의미를 가지는 것으로 해석되어야 하고, 여기에서 명확히 정의되지 않는한 이상적이거나 지나치게 형식적인 의미로 해석되지 않을 것이다. 몇몇 경우들에서, 잘 알려진 장치들 및 방법들의 상세한 설명은 본 시스템들 및 방법들의 설명을 모호하지(obscure) 않게 하도록 생략될(omitted) 수 있다. 특정한 실시예들을 설명하기 위해 사용된 용어(terminology)는 본 발명의 제한을 의도하지 않는다. 여기에 사용된 바와 같이, 단수 형태 "하나(a)", "하나(an)" 및 "그(the)"는 문맥이 명확하게 다르게 나타내지 않는 한, 복수 형태를 또한 포함하는 것으로 의도된다. "및/또는"의 용어는 하나 이상의 관련된 나열된 항목들의 임의의 그리고 모든 조합을 포함한다. 또한, "포함한다" 및/또는"포함하는"의 용어들은 언급된 특징들의 존재를 명시하지만 하나 이상의 다른 특징들의 부가 또는 존재를 배제하지 않는 것으로 이해될 것이다. 여기에 언급된 모든 출판물, 특허 출원들, 특허들, 및 다른 참조 문헌들은 그들 전체가 참조 문헌으로 포함된다. 충돌이 있는 경우, 정의들을 포함한 본 명세서가 지배(control)할 것이다.

용어 "집적 회로 개시 장치(integrated circuit initiator device)"는 바람직하게는 개시 장치가 층을 이룬 기판 장치(layered substrate device)에 도달하기 위한 층 증착 기술들(layer deposition techniques)에 의해 집적되어(integrally) 생산되는 것을, -브릿지 회로(bridge circuit) 및 비행편(flyer) 이 집적되는- 나타낸다. 중합체 층은 몇 개의 첨가제들(additives)을 포함할 수 있다. 그것은 25-35 미크론 정도의 얇은 시트들(sheets)로 이용될 수 있다. 그것은 바람직하게 매우 낮은 열 전도도(thermal conductivity) 및 높은 절연 성능(insulating capability)을 가진다. 예를 들어, 폴리이미드(polyimide, PI) -또한 Kapton이라는 이름으로 잘알려진-,는 어두운 갈색(dark brown)이고 얇지만 상대적으로 큰 시트들에서 이용할 수 있다. 대안으로, 페릴렌(Parylene)이 적합할 수 있다.

용어 "스핀 코팅(spin coating)"은 종래의 방식으로 사용되는데, 기판은 코팅된 층을 형성하기 위해서, 높은 회전 주파수에서 회전되고 높은 온도에서 경화(cure)된다. 25-35 미크론의 원하는 두께에 따라서 물질(material)의 몇 개의 층들, 예를 들어 2-15 층들, 이 적용될(applied) 수 있다. 경화 공정(process)에 따라, 층은 1/3로 수축(shrink)될 수 있으며, 이는 층들의 수를 증가시킴으로써 설명될 수 있다. 비행편/브릿지 배치(configuration) 생산품(production)의 조립(assemblage)에서 중요한 면(aspect)은 브릿지 근처에서 중합체 층들 사이에 트랩(trap)될 수 있는 공기의 존재이다. 1200-1500 볼트의 전압은 브릿지 물질(bridge material) 그 자체에 흐르는 전류 대신에 두 개의 전송 라인들(transmission lines) 표면 사이의 갭(gap)을 연결할 수 있다. 따라서, 브릿지를 따라서 트랩된 에어 갭이 브릿지가 적절하게 작동(functioning)하는 것을 막을 수 있다. 스핀 코팅 및 그 후의(subsequent) 경화 공정(curing process)에 의해 공기 포함물들이 방지될 수 있어 브릿지의 기능을 향상시킬 수 있다. 스핀 코팅에 더하여, 다른 응용 기술들, 예를 들어 스퍼터링(sputtering) 또는 라미네이팅(laminating)이 동일한 효과를 달성하는 것이 실행 가능할 수 있다.

제품(product)은 그 뒤 경화된다 높은 온도에서 경화된다. 경화 공정은 온도에 의존한다. 예를 들어, 폴리이미드 층(polyimide layer)의 생산(production)은 350 °C에서 1시간 동안 가열되고 그 후 350 °C에서 50분 동안 경화될 수 있다.

"회로 기판(circuit substrate)"은 실리콘(silicon) 또는 실리콘과 같은 기판(예를 들어, 파이렉스(pyrex))일 수 있다. "개시 회로(initiator circuit)"는 브릿지 구조(bridge structure)를 녹임(fusing)으로써 매우 낮은 인덕턴스(inductance)를 가지는 개시 장치를 폭발(detonating)시키는데 적합한 종래의 회로일 수 있다. 개시 회로 및 브릿지는, 예를 들어 실리콘 비아 연결들(silicon via connections)을 통한, MEMs 장치 또는 단일 칩(single chip) 상에서 커플링(coupled)되어 결합될 수 있다.

예시들은 도 4에서 설명된다.

도 1은 제1 및 제2 폭발 스테이지(explosive stage)(40, 42)의 설정(setting)에서 마이크로칩 기반의 폭발 개시 장치(exploding initiator device, 10)를 나타낸다. 예를 들어, 폭발 개시 회로(30)는 브릿지 회로(12)를 통해 단락(shorted)될 때, 브릿지 구조가 녹을(fused) 때 플라즈마를 형성한다. 개시 회로(30)는 브릿지로 전류를 방전하여 가열하고, 나노초(nanoseconds) 이내에 그것을 증발(vaporize)시킴으로써, 비행편(flyer, 13)은 배럴 구조(barrel structure, 20)를 통해서 상기 형성된 플라즈마에 의해 기판(11)으로부터 밀려나간다(propelled away). 예를 들어, 개시 회로(30)는 높은 전압으로 충전되는 작은 캐패시터(C), 스위치(S), 전송 라인(transmission line, T), 폭발 포일(exploding foil, 12) 및 폭발물(explosive, 40)을 포함한다. 캐패시터(C)가 전송 라인(T)을 통해 포일로 방전될 때, 포일(12)은 폭발하여 HNS IV와 같은 2차 폭발물(secondary explosive, 30)을 개시하기에 충분한 3 km/s이 훨씬 넘는 속도로 비행편(13)을 추진할(propel) 것이다. 드라이버 폭발물(driver explosive, 40)은 부스터 폭발물(booster explosive, 42)을 개시하는 2차 비행편(secondary flyer, 41)을 가속한다.

더 효율적인 시스템은 시스템에서 더 적은 에너지가 사용되고, 부품들(components)이 더 작아지고, 시스템에 다운 스케일링(down-scaling)의 기회를 제공하는 것이다. 솔리드 스테이트 스위치(solid state switch)의 사용은 효율을 증가시키고 예를 들어 종종 사용되는 스파크 갭(spark gap) 보다 더 효율적이다. 게다가, 효율적이고, 저렴한 마이크로칩 기반의 브릿지는 드라이버 충전(driver charge)의 개시를 위한 소스를 생산하는 비행편 물질을 포함하여 제공된다. 도 1이 드라이버(40) 및 부스터 폭발물(42)에 대한 실시예를 보여주고 있지만, 마이크로칩 기반 폭발 개시 장치(10)는

모든 유형들의 폭발물질들, 추진제들(propellants) 또는 불꽃놀이 기술들(pyrotechnics)을 개시 또는 점화할 수 있고, 또는 멀티 포인트 개시(multi-point initiation) 및 다중 폭발물들(multiple explosives) 또는 개시, 연소(combustion), 폭발(detonation) 또는 이와 유사한 임의의 에너지 변환 응용(energy conversion application)일 수 있는 프라이머(primer)를 갖는 더 복잡한 개시 방식들(initiator schemes) 에 적용될 수 있다. 응용 분야들은 폭발물(explosives), 연소 시스템들(combustion systems), 불꽃 놀이 시스템들(pyrotechnic systems), 에어백 시스템(airbag systems)들, 추진체들(propellants)의 분야에 있을 수 있다.

시스템의 비행편을 추진시키는 플라즈마를 형성할 브릿지 물질(12)은 전기적 개시 회로(30)의 전체 힘들(total dynamics)이 최적화(optimized)되어 캐패시터의 대부분의 에너지가 절반 사이클(halve cycle) 내에 EFI의 브릿지(12)에 들어갈 수 있도록 상대적으로 낮은 저항을 가진다. 예를 들어, 일부 응용들에서 제한 없이 저항은 2 W 근방에서 브릿지 저항을 위한 최대 값을 가질 것으로 보인다.

그러나, 약 0,20-0,25 mm의 폭발물(HNS IV 또는 V)의 임계 폭발 지름(critical detonation diameter) 때문에, 상당한 크기의 비행편이 형성되어야만 한다. 따라서, 또한, 아래의(underlying) 브릿지는 같은 자릿수(order of magnitude)의 크기(size)를 가져야만 한다. 높은 온도를 가진 플라즈마가 형성되어야 하기 때문에, 더 큰 브릿지는 더 많은 가열시킬 물질 및 더 많은 에너지를 의미한다. 그러나, 비열(specific heat)은 이 계산에서 중요한 역할을 한다. 아래의 표는 알루미늄(Aluminium) 또는 실리콘(Silicon)으로 만든 브릿지와 비교하여 구리(copper) 브릿지의 가열의 차이를 나타낸다. 계산을 위해 200 x 300 x 5 크기의 브릿지가 채용되었다.

표 2 브릿지의 최종 온도의 계산 및 파라미터들

파라미터(Parameter)	Copper	Silicon	Aluminum
밀도(Density)	8.96	2.339	2.7	g/cm3
길이(Length)	0.02	0.02	0.02	Cm
폭(Width)	0.03	0.03	0.03	Cm
높이(Height)	0.0005	0.0005	0.0005	Cm
부피(Volume)	0.0000003	0.0000003	0.0000003	cm3
질량(Mass)	2.69E-06	7.017E-07	8.1E-07	G
몰 질량(Molaire massa)	63.546	28.06	26.98	G
몰 수(# of moles)	4.23001E-08	2.50071E-08	3.002E-08	Mol
몰 부피(Molar volume)	7.10E-06	1.21E-05	1.00E-05	m3/mole
기체 부피(Volume gas)	3.0033E-13	3.03E-13	3.00E-13	m3

녹는점(Melting Temperature)	1357	1683	933	Kelvin
끓는 점(Boiling Temperature )	2843	3553	2743	Kelvin

시스템에 사용되는 에너지(Energy used in system)	1.20E-01	1.20E-01	1.20E-01	J
비열(Specific heat)	3.80E-01	7.10E-01	0.88	J/gK
녹는점(Melting temperature)	1357	1683	933	K
녹기까지의 에너지(Energy up to melting)	1.39E-03	8.38E-04	6.65E-04	J
용융 엔탈피(Enthalpy for melting)	1.31E+04	5.05E+04	1.07E+04	J/mole
용융을 위한 에너지(Energy for melting)	5.52E-04	1.26E-03	3.22E-04	J
액체 가열 에너지(Energy heating liquid)	1.52E-03	9.32E-04	1.29E-03	J
기화 엔탈피(Enthalpy of vaporization)	3.00E+05	3.84E+05	2.84E+05	J/mole
기화를 위한 에너지(Energy for vaporization)	1.27E-02	9.60E-03	8.53E-03

합계(Totaal)	1.62E-02	1.26E-02	1.08E-02	J
남은 에너지(Energy left)	1,04E-01	1,07E-01	1,09E-01	J
전체 온도 증가(Total temperature increase)	1,02E+05	2,16E+05	1,53E+05	K

밀도 및 부피 값을 가지고, 브릿지 구조의 질량이 계산될 수 있다. 몰 질량 및 몰 부피 값을 이용하여, 고체 브릿지로부터 형성된 기체의 부피가 계산될 수 있다. 두 물질질들 모두 3 10^-13 m³의 기체를 거의 동일하게 제공한다. 플라즈마를 형성하기 위해 제1 물질들은 녹는점까지 가열되고, 용융 상(melting phase)을 거쳐, 끓는점까지 가열되고 그 후에 증발되어야만한다. 비열, 기화 엔탈피 등을 위한 적절한 값들의 사용하여 브릿지를 기화시키는데 필요한 에너지의 양이 계산되었다. 이용가능한 0.012 J의 에너지를 취하여, 모든 물질들에 대한 플라즈마의 최대 온도가 결정된다. 알루미늄 및 실리콘의 비열이 구리보다 약 2배(about factor of 2)이지만 알루미늄의 질량은 약 3배(about a factor 3)정도 작다. 이것은 알루미늄의 최대 온도(150,000 K)가 구리의 최대 온도(102,000 K)보다 약 1.5배 크고, 실리콘의 경우 심지어 2배(216,000 K) 크다는 것을 의미한다. 따라서, 이것은 브릿지 기반 물질로서 알루미늄이 예를 들어 구리보다 더 나은 선택이지만, 놀랍게도 실리콘은 더 나은 물질인 한편 동일한 양의 기체를 생산한다는 것을 보여준다. 실리콘이 브릿지로 사용될 때, 약 216,000 K의 최대 온도는 동일한 양의 에너지를 가지고 도달될 수 있다. 온도가 더 높을수록 기체의 음속이 더 높아지고, 따라서 비행편의 이론적인 최대 속도(theoretical maximum velocity)가 높아진다.

저항은 형태, 두께 및 길이-폭 비율에 크게 의존하고, 다소 낮아야 한다. 높은 저항은 브릿지에 큰 전류가 흐르지 않게 하고 시스템의 가열이 의도한 대로 이루어 지지 않도록 한다. 따라서, 몇 개의 작동 시스템들에서 구리 또는 알루미늄과 같은 금속들이 사용되었다.

또다른 중요한 요소는 플라즈마 상(plasma phase) 동안에 브릿지의 저항이다. 바람직하게, 그것은 이전에 언급한 것과 동일한 이유로 더 높은 값으로 오르지 않는다. 더 큰 저항은 전기적 처리의 효율을 감소시킬 것이고 모든 에너지가 특정 시간 내에 브릿지에 인가되지는 않을 것이다. 플라즈마 상 동안, 저항은 시스템에서 전류를 증가시키고, 폭발이 발생할 때까지 플라즈마의 빠른 가열할 수 있는 크기의 수준으로 바람직하게 떨어진다. 또한, 이러한 측면에서 금속 브릿지들의 저항뿐만 아니라 실리콘 브릿지도 회로 빠르게 떨어지고 큰 전류가 회로를 통과한다는 것을 알 수 있다.

그러나, 발명자들은 놀랍게도 금속 그래프들과 실리콘 저항 그래프가 다르다는 것을 발견했다. 온도가 증가하기 때문에, 저항은 금속 브릿지에 대해 하나의 피크(one peak)를 가진다. 우선, 그것은 증가하고 난 후 플라즈마로 넘어가고 저항은 낮은 값으로 떨어지고 큰 전류가 브릿지로 흐를 수 있다. 그러나, 고도로 도핑된 실리콘 브릿지는 두 개의 피크들(two peaks)을 가진다. 하나의 피크는 저항의 증가와 그 후의 떨어짐들(drops)을 제공하는 도핑된 물질의 금속 특성의 결과이고, 두 번째 피크는 저항의 증가와 그후의 떨어짐을 제공하는 실리콘의 플라즈마피케이션 공정(plasmafication process)에 기인한다. 이러한, 두 번째 피크 이후에 저항은 매우 낮은 값으로 떨어진다. Al 및 Cu와 같은 금속들은 이러한 복적에서 적합하게 사용될 수 있지만 매우 높게 도핑된 실리콘(extremely high doped silicon)이 더 효과적으로 보인다. 예를 들어, 약 1-4 *10¹⁹ atoms B/cm³의 범위가 Si에 도핑될 수 있고, 약 5 -10 *10²⁰ atoms/cm³의 범위가 SiGe에 도핑될 수 있다. 이론에 구애되지 않고, 도핑된 실리콘에서의 단계적인 플라즈마피케이션 공정(plasmafication process)은 플라즈마피케이션에 앞서 브릿지 회로에서의 전류 경로를 최적화시키는 것으로 생각된다.

도 2는 회로 기판, 예를 들어 도 1에서 도시된 유형의 실리콘 기판, 상에 게공되는 브릿지 회로(12)의 더 자세한 실시예를 나타낸다. 상대적으로 낮은 충격 임피던스(shock impedance)를 가진 물질로부터 높은 충격 임피던스를 가진 물질까지의 충격(shock)은 큰 부분에 반영될(reflected) 것이다. 높은 충격 임피던스를 가지는 기판 물질들은, 예를 들어 유리, 세라믹들(ceramics) 또는 실리콘은 높은 물질 음속을 가진다. 대부분의 이러한 물질들은 또한 평평한 표면(flat surface)이 확보되도록 제조(manufactured)되거나 기계 가공(machined) 될 수 있다. 세라믹들 또는 실리콘은 이러한 물질들의 높은 음속으로 인해서 큰 충격 임피던스를 가진다. 따라서, 폭발 포일로부터의 충격은 캡톤 탬퍼(Kapton tamper) 물질 대신에 실리콘 탬퍼(silicon tamper) 물질에 의해 대부분 반사될 것이다.

이해를 쉽게하기 위해서 이 부분 평면도에는 비행편 층이 나타나지 않지만, 도 3A 및 B는 비행편 층(13)의 방향을 나타낸다. 브릿지 회로(12)는 브릿지 구조(121a) 및 접촉 영역들(contact areas, 121b)을 포함하는 패터닝된 층 아래에 있는 전기 절연층(120) 상에 형성된다. 브릿지 구조(121a)는 전기적으로 접촉 영역(121b)와 연결되고, 브릿지 구조(121a)가 개시 회로에 의해 녹을 때 플라즈마를 형성하기 위해서 배열(arranged)된다. 바람직한 예시에서, 금속 상호 접속 패드들(metal interconnection pads, 122)은 브릿지 회로(120)의 접촉 영역(121b) 위에 놓이(overlie)지만, 다른 적합한 개시 회로로의 연결도 실현 가능하다. 브릿지 구조는 접촉 영역들(I)로부터 접촉 영역들(I) 사이에서 최단 연결 경로(i)를 따라서 전류 흐름의 방향을 정의하는 브릿징 존(III)으로 연장되는 테이퍼드 존들(II)에 의해 형성된다. 브릿징 존(III)은 바람직하게 최단 연결 경로(i)를 가로지르는(transverse) 연장선(elongation)을 가진다. 즉, 적어도 브릿징 존(III)의 적어도 일부는 바람직하게 평행한 변들의 길이에 의해 정의되고, 그것의 길이 l 보다 긴, 반대쪽 평행한 변들 사이에서 정의되는 폭 w를 가진다. 더 바람직한 실시예에서 브릿지 존은 전류 흐름을 최적화하고 브릿지 구조(121), 특히 브릿징 존(III)에서의 플라즈마 형성을 최적화하기 위해서 브릿징 존(III)과 테이퍼드 존(II) 사이의 중간 존(intermediate zone, IIIa)에서 둥근 모서리들(rounded edges)을 통해 테이퍼드존(II)에 연결된다.

도 3A 및 3B는 라인 A 및 B 각각을 따라 도2에 따른 실시예의 제1 및 제2 단면도들을 나타낸다. 도 3A는 다이싱 영역들(dicing areas, 111) 및 아래의 브릿지 회로(12)로 경계지어지는 실리콘 기판(11)을 나타낸다. 캡톤(폴리이미드) 층(13)은 브릿지 구조(12)에 실질적인 등각(substantially conformal)이고 위에 놓여져 제공되는 것으로 나타난다.

브릿지 회로(12)는 절연층으로서 라인 A를 따라 형성된다. 전기 절연층은 예를 들어 실리콘 기판(11)의 전체 표면 영역 위를 실질적으로 덮는 실리콘 다이옥사이드 층이다. 절연층(120) 상에서, 브릿지 회로층(121)이 형성된다. 패터닝된 Cu 또는 Al 층들과 같은 몇개의 물질들이 적합할수 있지만, 청구항 제1항에 따른 개시 장치가 바람직하고, 브릿지 회로 패턴은 전기 절연층 상에 에피택셜하게 증착된 도핑된 실리콘 층에 패터닝된다.

도핑된 실리콘층(121)은 5족 원소(group V element)에 속하는 도펀트를 포함할 수 있지만, 이 도핑 기술을 위해서 3족 원소(element of group III)가 사용되었다. 예를 들어, 도핑은 부가적인 원자가 전자들(additional valence electrons)을 포함하기 위해서 인(phosphor) 또는 붕소(Boron)로부터 제공될 수 있다. 도핑 레벨들은 회로 특성들에 의존해서 최적화 될수 있고 이론적 최대 레벨들까지 사용되었다. 이러한 레벨들에서, 브릿지 회로 패턴은 바람직하게 1* 10^^-5Wm 미만의 매우 낮은 옴 저항을 가진다. 브릿지 회로 패턴(121)은 바람직하게 4 μm 미만의 층 두께를 가진다.

브릿지 회로 층(12)의 접촉 영역들은 위에 놓인(overlying) 금속 상호 접속 패드들(122)로 제공된다. 패드들(122)은 아래에 설명된 개시회로에 전송 라인을 통해서 전기적으로 연결될 수 있다.

도 3A에서 폴리이미드 층(13)은 브릿지 회로 패턴을 직접적으로 덮고 있는데, 특히 지 구조(121a)는 개시 회로가 언로드(unload)될 때 플라즈마로 녹을 것이고 캡톤층(kapton layer, 13)이 영역 F에서 비행편으로 터질 것이다. 도 3B에서 접촉 영역들(121b)는 금속 상호 접속 패드들(122)에 의해서 겹쳐지고(overlapped), 캡톤 층(13)은 브릿지 회로 패턴(121 a,b)아래에 있는 절연층(120) 상에서 직접적으로 회전된다는 것이 나타난다.

청구항 제1항에 따른 개시 장치에 있어서, 중합체 층은 50 미크론 미만의 층 두께를 가진다.

도 4(A 및 B)는 포일(foil)의 일반적인(generic) 셋업(set up)을 나타내고, L 및 R은 본질적으로 거의 기생적(parasitic)이다, 즉, 가능한 낮고, 스위치 S를 닫은 후에, 브릿지 회로(12)에서 에너지가 언로드(unloads)된다. 브릿지의 저항은 EFI의 전체 기능에 있어서 중요하다, 왜냐하면 그것이 브릿지를 가로지르는(over) 스위치를 닫은 후에, 캐패시터의 동적인 방전의 일부이기 때문이다. EFI 시스템의 전기 회로는 캐패시터(C), 스위치(S) 및 전송 라인을 포함하고 모두 마이크로회로(microcircuitry)에 의해 제공될 수 있다. 회로는 기생 인덕션(induction) L 및 저항/임피던스(Resistance/impedance) R을 가진다.

그러한 시스템의 전류는 다음과 같이 설명될 수 있다:

(5.1)

Uo 캐패시터에 걸리는 전압,

w = (1/LC) 원 주파수(circular frequency)

L=회로의 인덕션 및

t = (2L/R) 회로의 시간 상수(time constant).

이러한 방전의 예시는 도 4B에서 나타나 있듯이, C=250 nF, R = 200 mW 및 L = 20 nH에 대한 2kV 방전에 해당한다.

다른 실시예들.

도 5는 실시예를 나타낸다. 마이크로 칩 기반 EFI 폭발 기폭관(EFI exploding initiator, 100)은 폭발 기폭관의 일부들, 특히 브릿지(12), 솔리드 스테이트 스위치(solid state switch)를 포함하는 개시 회로(30), 연결부들(connections), 배럴(barrel, 20) 및 금속 컵 및 중합체 하우징의 일부인 펠릿 홀더(pellet holder, 55)를 포함하는 HNS 펠릿(pellet)을 위한 하우징을 포함하는 배럴 하우징(50)으로 제공된다. 도면에서 단면도에 모든 부품들(components)이 도시된다. 브릿지(12)와 개시 회로(30) 사이의 연결은 구리(copper)로 만들어진 평평한 전송 라인들(flat transmission lines)에 의해 제공된다. 전체 크기는 주로 약 10mm의 높이를 갖는 HNS 펠릿의 크기에 의해 지배된다.

도 6은 전기 절연층을 가진기판(S1)을 제공하는 단계; 상기 절연층 상에 전기 전도성 브릿지 회로 층(electrical conducting bridge circuit layer, S2)을 증착하는 단계; 선택적으로 EPI 층 상부에 알루미늄 랜드들을 스퍼터링하고, 몇 개의 식각 및 세정 단계들(S3)에서 브릿지 회로 층을 접촉 영역들 및 상기 접촉 영역들을 연결하는 브릿지 구조를 포함하는 브릿지 회로로 패터닝하는-상기 브릿지 구조는 상기 브릿지 구조가 상기 접촉 영역들에 접촉하는 개시 회로에 의해 녹을 때 플라즈마를 형성하기 위해 배열되는- 단계; 및 기판으로부터 밀려 나가는 비행편을 형성하기 위해서 상기 브릿지 구조 상에 중합체 층, 바람직하게는 2회 이상의 코팅을 반복하여, 예를 들어 2-15 회, 스핀 코팅(S4)하는 단계를 개략적으로 나타낸다.

브릿지 회로는 접촉 영역들을 연결하는 브릿지 구조 및 접촉 영역들을 포함하도록 패터닝되고, 그에 의해 브릿지 구조가 접촉 영역들에 접촉하는 개시 회로에 의해 녹을 때 플라즈마를 형성하기 위해 배열된다.

전체 공정은 통상의 기술자에게 알려진 (에피택셜) 실리콘 공정으로 수행된다. 그 결과 생산은 대량 생산 가능한 정밀하고 재현성 있는 제품들을 제공할 수 있다. 이 공정의 다른 특징들 및 이점들은 다음과 같다. 금속들의 두꺼운 층들의 증기 증착(Vapor deposition)은 층의 장력(tension)을 야기한다. 스퍼터링 공정이 더 나은 해결책일 수 있다.

예를 들어 알루미늄에 대해서, 수 미크론의 층들이 가능하지만 몇 개의 공정 단계가 필요하고 오류가 200-300 nm 범위로 추정된다. 또한, 캡톤 층은 몇개의 층들에서 처리될 수 있다. 2 % 내의 층들의 크기의 오류들은 가능해야하지만, 층 두께는 기화(vaporization), 스퍼터링 및 식각(etching) 공정의 민감성(sensitivity)으로 인해 더 문제가 된다.

실리콘 기반 브릿지의 상부에 폴리 이미드 층의 다른 조립 기술들은 덜 적절할 수 있고 브릿지 회로를 파괴할 수 있다. 이 목적을 위해, 액체 폴리이미드(높은 온도에서 경화된(cured))의 스피닝 기술이 유리하다. 액체 폴리이미드와 상이한 생산 기술들이 이 솔리드 스테이트 장치에 사용되었다. 경화 공정은 온도에 의존한다. 폴리이미드 층의 두께는 물질의 점성(viscosity of the material)과 웨이퍼(wafer)의 회전 속도체 강하게 의존한다. 칩 상의 상이한 층들 간의 높이 차이 때문에(브릿지 층 상의 약 7 미크론 높은 Al 층과 3-4 미크론 낮은 SiO2 층), 스피닝 공정은 PI 층이 Al 층 위 보다 브릿지 위에 2-3 미크론 두껍게 만든다. 이러한 차이는 경화하는 동안 중합체 층의 수축(shrinkage)을 염두에 두고 복팔하는 브릿지 주변에서 올바른 층 두께를 얻기 위해서 고려될 수 있다.

표 1 경화 공정의 함수로서의 PI 특성들.

화학(Chemistry)	폴리이미드(Polyimide)
특성/경화 조건(Property / Cure Condition)	200°C / 180 m	220°C / 180 m	240°C / 180 m	250°C/90 min	350°C/60 min
인장 강도(Tensile Strength), UTS, MPa	139 +/- 15%	147 +/- 15%	149 +/- 15%	145 +/- 15%	162 +/- 15%
인장 탄성률(Tensile Modulus), GPa	3 +/- 15%	2.9 +/- 15%	2.9 +/- 15%	3.2 +/- 15%	3.3 +/- 15%
파단 연신율(Elongation @ break)	41% +/- 15%	55% +/- 15%	68% +/- 15%	72% +/- 15%	85% +/- 15%
열팽창 계수1(CTE1), ppm/°C (25°C-125°C)	37.87	32.59	30.52
열팽창 계수2(CTE2), ppm/°C (100°C-200°C)	51.78	60.24	61.15	59	52
유리전이온도(Tg), °C (DMA)	235	240	245	248	265
2 % 분해 온도(Decomposition Temperature), 2%	285	298	305
5 % 분해 온도(Decomposition Temperature, 5%)	315	325	330		441

개시된 제품 및 공정들은 아무런 힘 없이, 적용될 수 있고 웨이퍼의 회전을 수용할 수 있다는 장점을 가진다. 그것은 액체 상태에 적용될 수 있고, 층 아래로 공기가 트랩되지 않을 것이다. 경화 온도 및 시간에 따라, 최대 변형률 및 인장 강도와 같은 물질 특성들이 변할 수 있다.

층 두께는 약 100 미크론까지 필요한 임의의 두께로 변경될 수 있다.

층 두께의 오차는 +/- 1.0 미크론 정도일 수 있다.

표준 마스크 기술을 이용하여 폴리이미드는 웨이퍼/다이(wafer/die) 상에 임의의 형태 또는 위치에 적용될 수 있다.

예시적인 실시예들은 시스템 및 방법에 대해 도시되었지만, 또한, 유사한 기능 및 결과, 예를 들어 일부 부품들이 결합되거나 하나 이상의 대체 부품들로 분리되는, 를 달성하기 위해서 본 개시의 이점을 가지는 통상의 기술자에 의해 대안적인 방법들이 고려될 수 있다.

예를 들어, 상술한 논의는 단순히 본 시스템의 예를 의도한 것이고 임의의 특정 실시예 또는 실시예들의 그룹으로 첨부된 청구항들을 한정하는 것으로 해석되어서는 안된다. 따라서, 본 시스템은 특정 예시적 실시예들을 참조하여 특히 상세하게 설명되었지만, 또한 아래의 청구항들에서 설명되는 바와 같은 본 발명의 시스템 및 방법들의 범위를 벗어나지 않고 통상의 기술자에 의해 다양한 변형들(modifications) 및 대안 실시예들이(alternative embodiments) 고안될 수 있음을 이해해야 한다. 따라서, 본 명세서들 및 도면들은 예시적인 방식으로 간주되어야 하고 첨부된 청구항의 범위를 제한하는 것으로 의도되지 않는다.

첨부된 청구항들을 해석함에 있어서, "포함하는"이라는 단어는 주어진 청구항에 열거된 것 이외의 다른 요소들 또는 행위드르이 존재를 배제하지 않는 것으로 이해되어야 한다; "하나(a)" 또는 "하나(an)"라는 단어는 그러한 요소들의 복수의 존재를 배제하지 않는다; 청구항들에서 임의의 참조 부호들은 그들의 범위를 제한하지 않는다; 몇개의 "수단(means)"는 동일하거나 상이한 항목(들) 또는 구현된 구조 또는 기능으로 나타낼 수 있다; 임의의 개시된 장치들 또는 그 일부들은 명시적으로 달리 언급되지 않는 한 함께 결합되거나 다른 부분들로 분리될 수 있다. 특정 조치들(certain measures)이 서로 다른 청구항들에서 언급된다는 단순한 사실만으로 이러한 수단들의 조합이 유리하게 사용될 수 없음을 가리키지는 않는다.

Claims

전기 절연층이 제공된 회로 기판;
상기 절연층 상에 증착된(deposited) 전기 전도성 브릿지 회로;
접촉 영역들(contact areas) 및 상기 접촉 영역들을 연결하는 브릿지 구조로 패터닝되는 상기 브릿지 회로, 상기 브릿지 구조가 상기 접촉 영역들에 접촉하는 개시 회로(initiator circuit)에 의해 녹을(fuse) 때 플라즈마를 형성하기 위해 배열되는 상기 브릿지 구조;
상기 형성된 플라즈마에 의해 상기 기판으로부터 밀려 나가는(propelled away) 비행편(flyer)을 형성하기 위한, 상기 브릿지 구조 상에 스핀 코팅된 중합체 층
을 포함하고,
상기 브릿지 회로 패턴은 상기 전기 절연층 상에 에피택셜하게(epitaxially) 증착되는 도핑된 실리콘 층에 패터닝되고(patterened), 상기 도핑된 실리콘(doped silicon) 층은 3족 원소에 속하는 도펀트(dopant)를 포함하고, 상기 브릿지 회로 패턴은 2* 10^^-5 ohm.m. 미만의 옴 저항(ohmic resistance)을 가지는
집적 회로 개시 장치
제1항에 있어서,
상기 중합체 층은 50 미크론(micron) 미만의 층 두께를 가지는
집적 회로 개시 장치
제2항에 있어서,
상기 중합체 층은 패터닝되는
집적 회로 개시 장치.
제1항에 있어서,
상기 브릿지 회로 패턴은 4 미크론 미만의 층 두께를 가지는
집적 회로 개시 장치.
제1항에 있어서,
상기 브릿지 구조는 접촉 영역들로부터 상기 접촉 영역들 사이에서 최단 연결 경로(shortest connection path)를 따라서 전류 흐름의 방향을 정의하는 브릿징 존으로 연장되는 테이퍼드 존들(tapered zones)에 의해 형성되고;
상기 브릿징 존은 상기 최단 연결 경로를 가로지르는(traverse) 연장선(elongation)을 가지는
집적 회로 개시 장치.
제5항에 있어서,
상기 브릿징 존은 둥근 모서리들(rounded edges)을 통해서 상기 테이퍼드 존들에 연결되는
집적 회로 개시 장치.
제1항에 있어서,
상기 전기 절연층은 실리콘 다이옥사이드(silicon dioxide) 층인
집적 회로 개시 장치.
제1항에 있어서,
상기 접촉 영역들은 금속 상호 접속 패드들(metal interconnection pads)로 제공되는
집적 회로 개시 장치.
제8항에 있어서,
상기 금속 상호 접속 패드들은 테이퍼드 존들로 연장되는 알루미늄 증착(deposition)에 의해 형성되는
집적 회로 개시 장치.
제1항 내지 제9항 중 어느 한 항에 있어서,
상기 비행편을 가이드(guide)하기 위한 배럴 구조(barrel structure)를 더 포함하는
집적 회로 개시 장치.