KR102549000B1

KR102549000B1 - 전자 패널, 전자 패널의 검사 장치 및 그것의 검사 방법

Info

Publication number: KR102549000B1
Application number: KR1020180136736A
Authority: KR
Inventors: 조대연; 박종우; 최영태; 문지호; 이주희; 정윤재
Original assignee: 삼성디스플레이 주식회사
Priority date: 2018-11-08
Filing date: 2018-11-08
Publication date: 2023-06-29
Also published as: US11545627B2; KR20200053727A; CN111162101A; US20200152881A1

Abstract

전자 패널의 검사 회로는 입력 감지 유닛의 패드들과 전기적으로 연결되는 신호 검사 패드들, 표시 유닛의 전원 패턴과 전기적으로 연결되는 전원 검사 패드, 상기 신호 검사 패드들로 검사 신호를 제공하는 검사 회로, 감지 전원 전압을 발생하는 전압 발생기 및 상기 감지 전원 전압의 전압 레벨을 변경해서 상기 전원 검사 패드로 제공하는 리플 제어기를 포함한다.

Description

전자 패널, 전자 패널의 검사 장치 및 그것의 검사 방법{TESTING DEVICE OF ELECTRONIC PANEL AND TESTING METHOD OF THE SAME}

본 발명은 전자 패널을 검사하는 장치에 관한 것으로 좀 더 구체적으로는 입력 감지 유닛을 구비한 전자 패널을 검사하는 검사 장치에 관한 것이다.

유기 발광 표시 장치는 자발광 소자인 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 휘도 및 색순도가 뛰어나 차세대 표시 장치로 주목받고 있다. 이와 같은 유기 발광 표시 장치는 적색 화소들, 녹색 화소들 및 청색 화소들을 이용하여 표시 패널을 구성하며, 이를 통해 다양한 컬러 영상을 표시한다.

유기 발광 표시 장치는 영상을 표시하는 표시 유닛과 외부 입력을 감지하여 외부 입력의 위치나 세기 정보를 출력하는 입력 감지 유닛을 포함하는 전자 패널을 구비한다. 유기 발광 표시 장치를 제조하는 과정에서 유기 발광 표시 장치를 구성하는 전자 패널이 정상적으로 동작하는 지를 검사하는 단계가 필요하다.

본 발명은 표시 유닛의 동작 환경에 따라 입력 감지 유닛의 동작 상태를 검사할 수 있는 검사 장치를 제공하는데 있다.

본 발명의 다른 목적은 표시 유닛의 동작 환경에 따라 입력 감지 유닛의 동작 상태를 검사할 수 있는 검사 방법을 제공하는데 있다.

이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 검사 장치는: 입력 감지 유닛의 패드들과 전기적으로 연결되는 신호 검사 패드들, 표시 유닛의 전원 패턴과 전기적으로 연결되는 전원 검사 패드, 상기 신호 검사 패드들로 검사 신호를 제공하는 검사 회로, 감지 전원 전압을 발생하는 전압 발생기 및 상기 감지 전원 전압의 전압 레벨을 변경해서 상기 전원 검사 패드로 제공하는 리플 제어기를 포함한다.

이 실시예에 있어서, 상기 리플 제어기는 상기 감지 전원 전압에 리플 노이즈를 포함하여 상기 전원 검사 패드로 출력할 수 있다.

이 실시예에 있어서, 상기 신호 검사 패드들은 검사 전송 신호 패드들 및 검사 수신 신호 패드들을 포함할 수 있다.

이 실시예에 있어서, 상기 검사 회로는, 상기 검사 전송 신호 패드들로 검사 전송 신호를 출력하고, 상기 검사 수신 신호 패드들로부터 검사 수신 신호를 수신할 수 있다.

이 실시예에 있어서, 상기 검사 회로는 상기 검사 전송 신호에 동기해서 상기 감지 전원 전압의 전압 레벨을 선택하기 위한 스위칭 신호들을 더 출력할 수 있다.

이 실시예에 있어서, 상기 검사 회로는 상기 감지 전원 전압의 전압 레벨을 선택하기 위한 스위칭 신호들을 더 출력할 수 있다.

이 실시예에 있어서, 상기 리플 제어기는, 상기 스위칭 신호들에 응답해서 상기 감지 전원 전압의 전압 레벨을 변경할 수 있다.

이 실시예에 있어서, 상기 리플 제어기는, 제1 노드와 제2 노드 사이에 병렬로 연결되고, 상기 스위칭 신호들에 응답해서 동작하는 복수의 전류 제어기들을 포함하되, 상기 제1 노드는 상기 감지 전원 전압을 수신하고, 상기 제2 노드는 제2 전압을 수신할 수 있다.

이 실시예에 있어서, 상기 복수의 전류 제어기들 각각은, 상기 제1 노드와 연결된 일단 및 타단을 포함하는 저항 및 상기 저항의 상기 타단과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극; 및 상기 스위칭 신호들 중 대응하는 스위칭 신호와 연결된 게이트 전극을 포함하는 트랜지스터를 포함할 수 있다.

본 발명의 다른 특징에 따른 전자 패널은 표시 영역 및 상기 표시 영역에 인접한 주변 영역을 포함하는 표시 유닛 및 상기 표시 유닛 상에 배치되고, 상기 표시 영역에 중첩하는 감지 영역에 인가되는 외부 입력을 감지하는 입력 감지 유닛을 포함한다. 상기 표시 유닛은, 상기 주변 영역에 배치되고, 전원 전압을 수신하는 전원 패드 및 상기 주변 영역에 배치되고, 상기 전원 패드와 전기적으로 연결된 전원 패턴을 포함한다. 상기 입력 감지 유닛은, 상기 감지 영역 주변의 비감지 영역에 배치되고, 감지 전원 전압을 수신하는 감지 패드 및 상기 비감지 영역에 배치되고, 상기 감지 패드와 전기적으로 연결된 전원 라인을 포함한다. 상기 전원 라인과 상기 전원 패턴은 전기적으로 연결된다.

이 실시예에 있어서, 상기 전원 라인과 상기 전원 패턴은 상면에서 볼 때 서로 중첩할 수 있다.

이 실시예에 있어서, 상기 표시 유닛은 상기 표시 영역에 배치된 복수의 화소들을 포함할 수 있다. 상기 화소들 각각은, 반도체 패턴, 상기 반도체 패턴과 이격된 제어 전극, 상기 반도체 패턴에 접속된 입력 전극, 및 상기 입력 전극과 동일 층 상에 배치되고 상기 반도체 패턴에 접속된 출력 전극을 포함하고, 절연층에 의해 커버되는 트랜지스터 및 상기 절연층 상에 배치되고, 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 유기발광소자를 포함한다. 상기 전원 패턴은 상기 출력 전극과 동일 층 상에 배치될 수 있다.

이 실시예에 있어서, 상기 전원 패턴은 상기 제2 전극과 전기적으로 연결될 수 있다.

이 실시예에 있어서, 상기 절연층은, 상기 제1 전극과 상기 출력 전극 사이에 배치되고 상기 출력 전극을 커버하는 제1 층, 상기 제1 층 상에 배치된 제2 층, 및 상기 제2 층 상에 배치되고 상기 제1 전극이 배치되는 제3 층을 포함할 수 있다.

이 실시예에 있어서, 상기 전원 패턴은 노말 모드동안 상기 전원 패드들을 통해 상기 전원 전압을 수신하고, 테스트 모드동안 상기 감지 패드 및 전원 라인을 통해 상기 감지 전원 전압을 수신할 수 있다.

이 실시예에 있어서, 상기 테스트 모드 동안 상기 감지 전원 전압은 리플 노이즈를 포함할 수 있다.

이 실시예에 있어서, 상기 입력 감지 유닛은, 상기 비감지 영역에 배치되고, 검사 전송 신호를 수신하는 감지 신호 패드들을 더 포함하며, 상기 테스트 모드 동안 상기 검사 전송 신호를 수신할 수 있다.

본 발명의 다른 특징에 따른 검사 장치는 입력 감지 유닛의 패드들과 전기적으로 연결되는 신호 검사 패드들 및 표시 유닛의 전원 패턴과 전기적으로 연결되는 전원 검사 패드를 포함하고, 상기 검사 장치의 검사 방법은: 상기 신호 검사 패드들 중 제1 패드들로 검사 전송 신호를 출력하는 단계, 감지 전원 전압을 발생하는 단계, 상기 감지 전원 전압의 전압 레벨을 변경하는 단계 및 상기 신호 검사 패드들 중 제2 패드들로부터 검사 수신 신호를 수신하는 단계를 포함한다.

이 실시예에 있어서, 상기 감지 전원 전압의 전압 레벨을 변경하는 단계는, 상기 검사 전송 신호에 동기해서 상기 감지 전원 전압의 전압 레벨을 변경하는 것을 포함할 수 있다.

이 실시예에 있어서, 상기 감지 전원 전압의 전압 레벨을 변경하는 단계는 상기 감지 전원 전압에 리플 노이즈를 부가하는 것을 포함할 수 있다.

이와 같은 구성을 갖는 검사 장치는 표시 유닛으로 전원 전압을 제공하면서 입력 감지 유닛의 동작 상태를 검사할 수 있다. 특히, 전원 전압의 전압 레벨 변화에 따른 입력 감지 유닛의 특성 검사가 가능하므로 입력 감지 유닛의 불량을 용이하게 검출할 수 있다.

도 1은 본 발명의 예시적인 실시예에 따른 전자 패널의 일부 구성들을 분리하여 도시한 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 패널을 간략히 도시한 평면도이다.
도 3a는 도 2에 도시된 XX영역을 간략히 도시한 단면도이다.
도 3b는 도 2에 도시된 YY영역을 간략히 도시한 단면도이다.
도 4는 검사 단계에서 전자 패널의 표시 유닛에 검사 회로 기판이 연결된 것을 예시적으로 보여주는 도면이다.
도 5는 검사 단계에서 전자 패널의 입력 감지 유닛에 검사 회로 기판이 연결된 것을 예시적으로 보여주는 도면이다.
도 6은 도 5에 도시된 전자 패널을 I-I'선을 따라 잘라 도시한 단면도이다.
도 7은 본 발명의 실시예에 따른 제2 검사 회로 기판의 회로 구성을 보여주는 블록도이다.
도 8은 도 7에 도시된 리플 제어기의 일 실시예에 따른 회로 구성을 보여주는 도면이다.
도 9는 도 7에 도시된 제2 검사 회로 기판의 동작을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 예시적인 실시예에 따른 검사 장치의 검사 방법을 보여주는 플로우차트이다.

본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.

"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.

"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.

도 1은 본 발명의 예시적인 실시예에 따른 전자 패널의 일부 구성들을 분리하여 도시한 분해 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 패널을 간략히 도시한 평면도이다. 도 3a는 도 2에 도시된 XX영역을 간략히 도시한 단면도이다. 도 3b는 도 2에 도시된 YY영역을 간략히 도시한 단면도이다.

도 1 및 도 2를 참조하면, 전자 패널(100)은 표시 유닛(110) 및 입력 감지 유닛(120)을 포함할 수 있다. 도 1에는 용이한 설명을 위해 표시 유닛(210)과 입력 감지 유닛(220)을 분리하여 도시하였다.

표시 유닛(110)은 표시 영역(DA) 및 주변 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 생성하여 표시할 수 있다. 주변 영역(NDA)은 표시 영역(DA)에 인접한다. 주변 영역(NDA)은 표시 영역(DA)의 가장 자리를 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NDA)은 표시 영역(DA))의 가장 자리 일부에만 인접할 수도 있고, 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

표시 유닛(110)은 표시 영역(DA)에 영상을 생성하여 표시할 수 있다. 표시 유닛(110)은 베이스 기판(BS) 및 화소(PX)를 포함할 수 있다. 표시 영역(DA) 및 주변 영역(NDA)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.

화소들(PX)은 표시 영역(DA)에 배치된다. 화소들(PX)은 제1 방향(D1) 및 제2 방향(D2)을 따라 배열되어, 매트릭스 형상으로 서로 이격되어 배열될 수 있다. 화소들(PX) 각각은 전기적 신호를 수신하여 영상을 구성하는 광들을 각각 표시한다.

화소들(PX) 각각은 복수의 신호 라인들에 연결된다. 신호 라인들은 게이트 라인들(GL), 데이터 라인들(DL), 및 전원 라인들(PL)을 포함할 수 있다.

게이트 라인들(GL)은 각각 제1 방향(D1)을 따라 연장되고, 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 게이트 라인들(GL)은 화소들(PX)에 게이트 신호들을 전달한다.

데이터 라인들(DL)은 게이트 라인들(GL)과 절연 교차할 수 있다. 본 실시예에서, 데이터 라인들(DL)은 제2 방향(D2)을 따라 각각 연장되고, 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다. 데이터 라인들(DL)은 화소들(PX)에 데이터 신호들을 전달한다.

전원 라인들(PL)은 게이트 라인들(GL) 및 데이터 라인들(DL)과 절연될 수 있다. 본 실시예에서, 전원 라인들(PL)은 제1 방향(D1)을 따라 각각 연장되고 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 전원 라인들(PL)은 화소들(PX)에 제1 전원 신호를 전달한다.

화소들(PX) 각각은 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 커패시터(CP), 및 발광 소자(OLD)를 포함할 수 있다. 제1 트랜지스터(TR1)는 게이트 라인들(GL) 중 대응되는 게이트 라인에 의해 제공되는 게이트 신호에 의해 턴-온 되어 데이터 라인들(DL) 중 대응되는 데이터 라인에 의해 제공되는 데이터 신호를 커패시터(CP)에 제공한다.

커패시터(CP)는 전원 라인(PL)으로부터 제공되는 제1 전원 전압(ELVDD)과 데이터 신호 사이의 전위차에 대응되는 전압을 충전한다. 제2 트랜지스터(TR2)는 커패시터(CP)에 충전된 전압에 의해 턴-온 되어 전원 라인(PL)으로부터 제공되는 제1 전원 전압(ELVDD)을 발광 소자(OLD)에 제공한다.

발광 소자(OLD)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(ED)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.

발광 소자(OLD)는 전원 단자(VSS)와 연결되어 제1 전원 전압(ELVDD)과 상이한 제2 전원 전압(ELVSS)를 제공받는다. 발광 소자(OLD)에는 제2 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 전압(ELVSS) 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(OLD)는 구동 전류에 대응하는 광을 생성할 수 있다.

한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

신호 라인들(GL, DL, PL)은 베이스 기판(BS) 상에 배치된다. 신호 라인들(GL, DL, PL)은 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 포함할 수 있다. 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)은 각각 서로 상이한 전기적 신호를 전달할 수 있다.

게이트 라인(GL)은 제1 방향(D1)을 따라 연장된다. 게이트 라인(GL)은 복수로 제공되어 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있으나, 용이한 설명을 위해 단일의 게이트 라인(GL)을 예시적으로 도시하였다.

한편, 표시 유닛(110)은 베이스 기판(BS)에 실장되어 게이트 라인(GL)에 전기적 신호를 제공하는 게이트 구동 회로(GV)를 포함하다.

게이트 구동 회로(GV)는 적어도 하나의 구동 트랜지스터(TR-D) 및 복수의 도전 라인들(CL, VIN)을 포함할 수 있다. 구동 트랜지스터(TR-D)는 제2 트랜지스터(TR2)와 동일한 구조로 도시되었으나, 이에 한정되지 않고 제2 트랜지스터(TR2)와 상이한 구조를 가질 수도 있다. 도전 라인들(CL, VIN)은 구동 트랜지스터(TR-D) 등에 연결되어 전자 회로를 구성한다. 게이트 구동 회로(GV)는 게이트 라인들(GL)과 연결될 수 있다.

제1 전원 패턴(PP1)은 주변 영역(NDA)에 배치된다. 제1 전원 패턴(PP1)은 제1 방향(D1)을 따라 연장된 연장된 장변 및 제2 방향(D2)을 따라 연장된 단변을 가진 사각 형상을 가질 수 있다. 제2 전원 패턴(PP2)은 주변 영역(NDA)에 배치된다. 제1 전원 패턴(PP1)과 제2 전원 패턴(PP2)은 평면상에서 서로 이격되어 배치될 수 있다. 제1 전원 패턴(PP1) 및 제2 전원 패턴(PP2)의 형상 및 배치 위치는 도 1 및 도 2에 한정되지 않고 다양하게 변경될 수 있다.

복수의 표시 패드들(PDD, PDP1, PDP2)은 주변 영역(NDA)에 배치된다. 비 표시 영역(NDA) 중 표시 패드들(PDD, PDP1, PDP2)이 배치된 영역은 제1 패드 영역(PA1)으로 정의될 수 있다. 제1 패드 영역(PA1)에는 화소(PX)를 구동하기 위한 회로 기판(미 도시됨)이 결합될 수 있다. 또한 검사 단계에서 제1 패드 영역(PA1)에는 검사 회로 기판(미 도시됨)이 결합될 수 있다. 회로 기판 또는 검사 회로 기판은 제1 패드 영역(PA1)에 배치된 표시 패드들(PDD, PDP1, PDP2)을 통해 전자 패널(100)에 전기적으로 접속된다.

표시 패드들(PDD, PDP1, PDP2)은 데이터 패드(PDD) 및 전원 패드들(PDP1, PDP2)을 포함할 수 있다.

전원 패드들(PDP1, PDP2) 중 전원 패드(PDP1)은 제1 전원 패턴(PP1)과 연결된다. 제1 전원 패턴(PP1)은 전원 패드(PDP1)를 통해 외부에서 제공되는 제1 전원 전압(ELVDD)을 수신할 수 있다. 제2 전원 패턴(PP2)은 전원 패드(PDP2) 통해 외부에서 제공되는 제2 전원 전압(ELVSS)을 수신할 수 있다.

입력 감지 유닛(120)은 표시 유닛(110) 상에 배치된다. 입력 감지 유닛(120)은 외부 입력을 감지하여 외부 입력의 위치나 세기 정보를 얻을 수 있다. 입력 감지 유닛(120)은 감지 절연층(SS), 감지 전극(SE), 복수의 감지 라인들(SL1, SL2), 및 복수의 감지 패드들(PDT, PDP3)을 포함할 수 있다.

입력 감지 유닛(120)은 감지 영역(SA) 및 비감지 영역(NSA)을 포함할 수 있다. 감지 영역(SA)은 외부 입력을 감지 가능한 영역일 수 있다. 감지 영역(SA)은 표시 영역(DA)과 중첩할 수 있다.

비감지 영역(NSA)은 감지 영역(SA)에 인접한다. 비감지 영역(NSA)은 감지 영역(SA)의 가장 자리를 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비감지 영역(NSA)은 감지 영역(SA)의 가장 자리 일부에만 인접할 수도 있고, 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.

감지 전극(SE)은 감지 영역(SA)에 배치된다. 감지 전극(SE)은 서로 상이한 전기적 신호를 수신하는 제1 감지 전극(SP1) 및 제2 감지 전극(SP2)을 포함할 수 있다. 감지 전극(SE)은 제1 감지 전극(SP1)과 제2 감지 전극(SP2) 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 얻을 수 있다.

제1 감지 전극(SP1)은 제1 방향(D1)을 따라 연장된다. 제1 감지 전극(SP1)은 복수로 제공되어 제2 방향(D2)을 따라 서로 이격되어 배열될 수 있다. 제2 감지 전극(SP2)은 제2 방향(D2)을 따라 연장된다. 제2 감지 전극(SP2)은 복수로 제공되어 제1 방향(D1)을 따라 서로 이격되어 배열될 수 있다.

제1 및 제2 감지 라인들(SL1, SL2) 및 감지 패드들(PDT, PDP3)은 비감지 영역(NSA)에 배치된다. 감지 패드들(PDT)은 제1 감지 라인(SL1) 및 제2 감지 라인(SL2)에 연결된다. 제1 감지 라인(SL1)은 제1 감지 전극(SP1)과 감지 패드(PDT)를 연결하여 감지 패드(PDT)를 통해 외부에서 제공되는 전기적 신호를 제1 감지 전극(SP1)에 전달한다. 제2 감지 라인(SL2)은 제2 감지 전극(SP2)과 감지 패드(PDT)를 연결하여 제2 감지 전극(SP2)으로부터의 전기적 신호를 감지 패드(PDT)를 통해 외부로 전달한다.

비감지 영역(NSA) 중 감지 패드들(PDT, PDP3)이 배치된 영역은 제2 패드 영역(PA2)으로 정의될 수 있다. 제2 패드 영역(PA2)에는 제1 감지 전극(SP1) 및 제2 감지 전극(SP2)을 구동하기 위한 회로 기판(미 도시됨)이 결합될 수 있다. 또한 검사 단계에서 제2 패드 영역(PA2)에는 검사 회로 기판(미 도시됨)이 결합될 수 있다. 회로 기판 또는 검사 회로 기판은 제2 패드 영역(PA2)에 배치된 감지 패드들(PDT, PDP3)을 통해 전자 패널(100)에 전기적으로 접속된다.

한편, 본 실시예에서, 감지 패드(PDP3)는 표시 유닛(110)의 제2 전원 패턴(PP2)과 전기적으로 연결될 수 있다. 즉, 감지 패드(PDP3)와 표시 유닛(110)은 서로 상이한 층 상에 배치되나 전기적으로 연결될 수 있다.

도 2 내지 도 3b를 참조하면, 베이스 기판(BS)은 절연 기판일 수 있다. 예를 들어, 베이스 기판(BS)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 보조층(BL)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 보조층(BL)은 무기물을 포함한다. 보조층(BL)은 배리어층(barrier layer) 및/또는 버퍼층(buffer layer)을 포함할 수 있다. 이에 따라, 보조층(BL)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소(PX)에 침투되는 것을 방지하거나, 화소(PX)가 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.

화소(PX)는 표시 영역(DA)에 배치될 수 있다. 본 실시예에서, 화소(PX)는 도 2에 도시된 화소(PX)의 등가 회로도의 구성들 중 제2 트랜지스터(TR2)와 발광 소자(OLD)를 예시적으로 도시하였다. 제1 내지 제4 절연층들(10, 20, 30, 40) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.

제2 트랜지스터(TR2)는 베이스 기판(BS) 상에 배치되고, 제어 전극(CE), 입력 전극(IE), 출력 전극(OE), 및 반도체 패턴(SP)을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(10)을 사이에 두고 반도체 패턴(SP)으로부터 이격되어 배치되고, 커패시터(CP)의 일 전극과 연결된다. 입력 전극(IE) 및 출력 전극(OE) 각각은 제2 절연층(20) 상에 배치되어 제1 절연층(10) 및 제2 절연층(20)을 관통하여 반도체 패턴(SP)에 접속된다. 입력 전극(IE)은 커패시터(CP)의 다른 일 전극과 연결되고 출력 전극(OE)은 발광 소자(OLD)와 연결된다.

발광 소자(OLD)는 제2 트랜지스터(TR2)와 전원 단자(VSS)에 각각 연결된다. 발광 소자(OLD)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함한다. 제1 전극(E1)은 제3 절연층(30) 상에 배치되고 제3 절연층(30)을 관통하여 제2 트랜지스터(TR2)에 접속된다. 발광층(EL)은 제4 절연층(40)에 의해 노출된 제1 전극(E1)을 커버한다. 발광층(EL)은 전위차에 대응하여 광을 생성하는 발광 물질을 포함할 수 있다. 예를 들어, 발광층(EL)은 유기발광물질 또는 양자점을 포함할 수 있다.

제2 전극(E2)은 발광층(EL) 상에 배치된다. 제2 전극(E2)은 표시 영역(DA) 전면에 형성될 수 있다. 제2 전극(E2)은 표시 영역(DA)으로부터 주변 영역(NDA)까지 연장되어 접속 패턴(E-CNT)에 접속될 수 있다. 접속 패턴(E-CNT)은 전원 단자(VSS)와 대응될 수 있다.

전원 단자(VSS)는 발광 소자(OLD)에 제2 전원 전압(ELVSS)을 제공한다. 제2 전원 전압(ELVSS)은 제1 전원 전압(ELVDD)과 상이한 전위를 가질 수 있다. 발광 소자(OLD)는 제2 트랜지스터(TR2)로부터 제공되는 데이터 신호와 전원 단자(VSS)로부터 제공되는 제2 전원 전압(ELVSS) 사이의 전위 차에 대응되는 광을 생성하여 발한다.

게이트 구동 회로(GV)는 적어도 하나의 구동 트랜지스터(TR-D), 복수의 도전 라인들(CL, VIN)을 포함할 수 있다. 구동 트랜지스터(TR-D)는 제2 트랜지스터(TR2)와 동일한 구조로 도시되었으나, 이에 한정되지 않고 제2 트랜지스터(TR2)와 상이한 구조를 가질 수도 있다. 도전 라인들(CL, VIN)은 구동 트랜지스터(TR-D) 등에 연결되어 전자 회로를 구성한다.

게이트 라인들(GL)은 표시 영역(DA)으로부터 연장되어 주변 영역(NDA)에 배치된 게이트 구동 회로(GV)와 연결될 수 있다. 게이트 구동 회로(GV)는 게이트 라인들(GL)을 통해 전기적 신호, 예를 들어 게이트 신호를 화소들(PX) 각각에 제공할 수 있다.

본 실시예에서, 게이트 구동 회로(GV)는 단일의 구성으로 도시되었으나, 이에 한정되지 않고, 게이트 구동 회로(GV)는 복수로 제공되어 표시 영역(DA)을 사이에 두고 제1 방향(D1)에서 서로 이격되어 배치될 수도 있다. 또한, 본 실시예에서 게이트 구동 회로(GV)는 베이스 기판(BS) 상에 직접 형성된 것으로 도시되었으나, 이에 한정되지 않고, 게이트 구동 회로(GV)는 별도로 제공되는 회로 기판에 실장되어 제공될 수도 있다. 이때, 게이트 구동 회로(GV)는 도전성 점착 부재를 통해 표시 유닛(110)에 접속될 수 있다. 본 발명의 일 실시예에 따른 게이트 구동 회로(GV)는 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

제1 도전 패턴(CP1)은 데이터 라인들(DL) 및 데이터 패드들(PDD)을 연결한다. 제1 도전 패턴(CP1)은 제2 방향(D2)을 따라 각각 연장되고 제1 방향(D1)을 따라 서로 이격되어 배열된 복수의 라인 패턴들을 포함할 수 있다.

본 실시예에서, 제1 도전 패턴(CP1)은 데이터 라인들(DL)과 상이한 층 상에 배치될 수 있다. 예를 들어, 제1 도전 패턴(CP1)은 제어 전극(CE), 즉 게이트 라인들(GL)과 동일한 층 상에 배치될 수 있다. 이때, 데이터 라인들(DL)로부터 연장된 데이터 라인 접속단(DL-P)은 제2 절연층(20)에 형성된 컨택홀(CH)을 통해 제1 절연층(10)과 제2 절연층(20) 사이에 배치된 제1 도전 패턴(CP1)에 접속될 수 있다.

다만, 이는 예시적으로 도시한 것이고, 제1 도전 패턴(CP1)은 데이터 라인들(DL)과 동일한 층 상에 배치될 수도 있다. 예를 들어, 제1 도전 패턴(CP1)은 데이터 라인들(DL)과 일체로 형성되어 데이터 라인들(DL)의 일부분으로 제공되거나 별도의 브릿지 패턴 등을 통해 데이터 라인들(DL) 각각에 연결될 수도 있다. 본 발명의 일 실시예에 따른 제1 도전 패턴(CP1)은 데이터 라인들(DL)에 접속될 수 있다면 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

제1 전원 패턴(PP1)은 주변 영역(NDA)에 배치되어 표시 영역(DA)으로부터 연장된 전원 라인들(PL)과 연결될 수 있다. 전원 라인들(PL)은 단일의 제1 전원 패턴(PP1)에 연결되어 화소들(PX) 각각에 대해 동일한 전위의 제1 전원 전압(ELVDD)을 제공할 수 있다.

제2 전원 패턴(PP2)은 발광 소자(OLD)와 연결되어 제2 전원 신호를 제공한다. 접속 단자(E-CNT)는 제2 전원 패턴(PP2)까지 연장되어 제2 전극(E2)과 제2 전원 패턴(PP2)을 전기적으로 연결시킨다. 화소들(PX) 각각에 도시된 전원 단자(VSS)는 실질적으로 제2 패턴(CP22)에 접속되는 단자일 수 있다. 제2 패턴(CP22)은 화소들(PX) 각각에 대해 실질적으로 동일한 전위의 제2 전원 전압(ELVSS)을 제공할 수 있다.

본 실시예에서, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1)과 다른 층 상에 배치된다. 본 실시예에서, 제2 도전 패턴(CP2)은 제1 도전 패턴(CP1) 상에 배치될 수 있다. 제2 도전 패턴(CP2)은 팬 아웃 영역(FOA)에서 제1 도전 패턴(CP1)과 평면상에서 중첩하도록 배치될 수 있다.

제2 도전 패턴(CP2)과 제1 도전 패턴(CP1)은 팬 아웃 영역(FOA)에서 절연 교차한다. 제1 도전 패턴(CP1)은 제2 도전 패턴(CP2)의 제1 패턴(CP21)과 제2 패턴(CP22) 각각에 절연 교차할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.

봉지층(TFE)은 제4 절연층(40) 상에 배치되어 발광 소자(OLD)를 봉지한다. 봉지층(TFE)은 제3 방향(D3)을 따라 순차적으로 적층된 제1 무기막(IOL1), 유기막(OL), 및 제2 무기막(IOL2)을 포함할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 봉지층(TFE)은 무기막 및 유기막을 더 포함할 수도 있고, 제1 무기막(IOL1), 유기막(OL), 및 제2 무기막(IOL2) 중 적어도 어느 하나가 생략될 수도 있다.

본 실시예에서, 유기막(OL)은 게이트 구동 회로(GV)가 배치된 영역까지 연장되나, 제1 패턴(CP21) 및 제2 패턴(CP22)과 비 중첩한 것으로 도시되었다. 다만, 이는 예시적으로 도시된 것이고, 유기막(OL)은 제2 도전 패턴(CP2)과 평면상에서 중첩되는 영역까지 연장되어 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.

제1 패드 영역(PA1)에는 복수의 패드들(PDD, PDP1, PDP2)이 배치될 수 있다. 패드들(PDD, PDP1, PDP2)은 제1 방향(D1)을 따라 서로 이격되어 배열된다. 제1 패드 영역(PA1)은 회로 기판(미 도시됨)이 접속되는 영역일 수 있다. 패드들(PDD, PDP1, PDP2)은 회로 기판으로부터 제공되는 신호들을 각각 수신할 수 있다.

데이터 패드들(PDD) 각각은 제1 도전 패턴(CP1)에 연결된다. 패드들(PDD)은 회로 기판으로부터 제공되는 데이터 신호들을 데이터 라인들(DL)에 각각 제공하는 데이터 패드들일 수 있다.

본 실시예에서, 데이터 패드들(PDD)은 제1 도전 패턴(CP1)과 다른 층 상에 배치될 수 있다. 예를 들어, 데이터 패드들(PDD)은 제2 절연층(20) 상에 배치되어 제2 절연층(20)을 관통하여 제1 도전 패턴(CP1)에 접속될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 데이터 패드들(PDD)은 제1 도전 패턴(CP1)과 동일한 층 상에 배치될 수 있으며, 제1 도전 패턴(CP1)과 일체로 형성될 수도 있다.

한편, 제1 전원 패턴(PP1) 및 제2 전원 패턴(PP2)은 제1 패드 영역(PA1)에 구비된 제1 전원 패드(PDP1) 및 제2 전원 패드(PDP2)을 통해 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 각각 제공받을 수 있다.

도 4는 검사 단계에서 전자 패널의 표시 유닛에 검사 회로 기판이 연결된 것을 예시적으로 보여주는 도면이다.

도 4를 참조하면, 액티브 영역(AA)은 도 1에 도시된 표시 유닛(110)의 표시 영역(DA) 및 입력 감지 유닛(120)의 감지 영역(SA)을 포함하는 영역일 수 있다. 감지 영역(SA)은 표시 영역(DA)과 중첩할 수 있다.

제1 검사 회로 기판(400)은 연성 회로 기판(Flexible Printed Circuit Board, FPCB)으로 구현될 수 있으며, 일단의 저면에 패드부(미 도시됨)를 구비한다. 검사 회로 기판(400)의 패드부는 표시 유닛(110)의 제1 패드 영역(PA1)에 접속될 수 있다.

도면에 도시되지 않았으나, 제1 검사 회로 기판(400)은 표시 유닛(110)에 대한 검사를 위한 검사 회로를 포함할 수 있다. 제1 검사 회로 기판(400)의 검사 회로는 표시 유닛(110)에 배열된 발광 소자(OLD)를 구동하기 위한 구동 신호들을 제공할 수 있다. 또한, 도면에 도시되지 않았으나, 제1 검사 회로 기판(400)의 검사 회로에 의해 구동 신호들이 표시 유닛(110)으로 제공되는 동안, 색차계 또는 분광기를 이용하여 발광 소자(OLD)의 색좌표, 효율, 소비 전류 등의 색특성을 측정하고, 플리커 등의 화질 검사도 수행할 수 있다.

표시 유닛(110)에 대한 검사가 완료되면 입력 감지 유닛(120)에 대한 검사가 수행될 수 있다.

도 5는 검사 단계에서 전자 패널의 입력 감지 유닛에 검사 회로 기판이 연결된 것을 예시적으로 보여주는 도면이다.

도 5를 참조하면, 제2 검사 회로 기판(500)(또는 검사 장치)은 연성 회로 기판(Flexible Printed Circuit Board, FPCB)으로 구현될 수 있으며, 일단의 저면에 패드부(미 도시됨)를 구비한다. 제2 검사 회로 기판(500)의 패드부는 입력 감지 유닛(120)의 제2 패드 영역(PA2)에 접속될 수 있다.

제2 검사 회로 기판(500)은 입력 감지 유닛(120)에 대한 검사를 위한 감지 검사 회로(510)를 포함할 수 있다. 감지 검사 회로(510)는 입력 감지 유닛(120)에 배열된 감지 전극(SE) 및 복수의 감지 라인들(SL1, SL2)(도 1에 도시됨)에 대한 특성 및 양불 검사를 수행할 수 있다. 감지 검사 회로(510)는 집적 회로(integrated circuit, IC)로 구현될 수 있다.

도 3a에 도시된 바와 같이, 제2 전원 패턴(PP2)과 전기적으로 연결되는 제2 전극(E2)은 표시 유닛(110)의 상측에 배치되고, 입력 감지 유닛(120)과 근접하게 위치한다. 제2 전원 패턴(PP2)으로 제공되는 제2 전원 전압(ELVSS)의 전압 레벨이 변화하면 입력 감지 유닛(120)의 감지 특성이 변화될 수 있다. 예를 들어, 표시 유닛(110)에 표시되는 영상이 화이트 영상에서 블랙 영상으로 또는 블랙 영상에서 화이트 영상으로 변화할 때 표시 유닛(110)의 소비 전류 변화량이 커질 수 있다. 이러한 소비 전류 변화는 제2 전원 전압(ELVSS)의 전압 레벨을 변경하는 요인이 되며, 제2 전원 전압(ELVSS)에 리플을 유발한다.

제2 전원 전압(ELVSS)의 전압 레벨이 변화함에 따라 감지 전극(SE)과 제2 전극(E2) 사이의 커패시턴스가 달라지면 제1 감지 전극(SP1)과 제2 감지 전극(SP2) 사이의 정전 용량에 변화가 생기므로 외부 입력에 대한 정보에 왜곡이 생길 수 있다.

따라서 입력 감지 유닛(120)에 대한 검사 단계에서 제1 검사 회로 기판(400)은 표시 유닛(110)에 접속하고 동시에 제2 검사 회로 기판(500)은 입력 감지 유닛(120)에 접속시킨 후 입력 감지 유닛(120)에 대한 검사를 수행하는 것이 필요하다.

그러나, 제1 검사 회로 기판(400)과 제2 검사 회로 기판(500)을 전자 패널(100)에 동시에 연결하는데 물리적 어려움이 있고, 종래의 검사 단계들을 변경해야 하는 어려움이 있다.

본 실시예의 제2 검사 회로 기판(500)은 표시 유닛(110)의 제2 전원 패턴(PP2)으로 제공하기 위한 제2 전원 전압(ELVSS)을 출력한다. 특히, 제2 전원 전압(ELVSS)은 표시 유닛(110)의 동작 특성에 기인한 리플 노이즈를 포함할 수 있다. 따라서, 제2 전원 전압(ELVSS)에 리플 노이즈가 포함된 상태에서 입력 감지 유닛(120)의 특성 및 양불 검사를 수행할 수 있다.

도 1 및 도 5에 도시된 바와 같이, 입력 감지 유닛(120)의 비감지 영역(NSA)에는 감지 패드(PDP3)와 전기적으로 연결된 제2 전원 라인(VSL)이 배치된다.

도 6은 도 5에 도시된 전자 패널을 I-I'선을 따라 잘라 도시한 단면도이다.

도 6을 참조하면, 제2 전원 라인(VSL)은 표시 유닛(110)의 제3 절연층(30) 및 제4 절연층(40)에 형성된 컨택홀(CH1)을 통해 제2 전원 패턴(PP2)에 접속될 수 있다. 상면에서 볼 때 제2 전원 라인(VSL)은 제2 전원 패턴(PP2)과 중첩할 수 있다.

도 5 및 도 6을 참조하면, 제2 검사 회로 기판(500)의 감지 검사 회로(510)로부터 제공되는 제2 전원 전압(ELVSS)은 제2 전원 라인(VSL)을 통해 제2 전원 패턴(PP2)으로 제공될 수 있다.

따라서 감지 검사 회로(510)는 표시 유닛(110)으로 제2 전원 전압(ELVSS)을 제공하면서 입력 감지 유닛(110)의 동작 상태를 검사할 수 있다. 특히, 제2 전원 전압(ELVSS)의 전압 레벨 변화에 따른 입력 감지 유닛(120)의 특성 검사가 가능하므로 입력 감지 유닛(120)의 불량을 용이하게 검출할 수 있다.

도 7은 본 발명의 실시예에 따른 제2 검사 회로 기판의 회로 구성을 보여주는 블록도이다. 도 7에는 본 발명의 실시예와 관련된 회로 구성들만을 도시하고 설명하나 이에 한정되지 않는다.

도 7을 참조하면, 제2 검사 회로 기판(500)은 감지 검사 회로(510), 신호 검사 패드들(STP) 및 전원 검사 패드(PTP)를 포함한다. 신호 검사 패드들(STP)은 검사 전송 신호 패드들(TX1-TXi) 및 검사 수신 신호 패드들(RX1-RXj)을 포함한다.

감지 검사 회로(510)는 검사 회로(610), 전압 발생기(620) 및 리플 제어기(630)를 포함한다.

검사 회로(610)는 검사 전송 신호 패드들(TX1-TXi)로 검사 전송 신호를 출력하고, 검사 수신 신호 패드들(RX1-RXj)로부터 검사 수신 신호를 수신한다.

전압 발생기(620)는 감지 전원 전압(S_ELVSS)을 발생한다. 전압 발생기(620)는 검사 회로(610)의 동작에 필요한 전압들을 더 발생할 수 있다. 전압 발생기(620)는 DC-DC 컨버터로 구현될 수 있다.

리플 제어기(630)는 감지 전원 전압(S_ELVSS)의 전압 레벨을 변경해서 전원 검사 패드(PTP)로 출력한다. 이 실시예에서 리플 제어기(630)는 리플 노이즈가 포함된 감지 전원 전압(S_ELVSS)을 전원 검사 패드(PTP)로 출력할 수 있다. 또한 리플 제어기(630)는 검사 전송 신호 패드들(TX1-TXi)로 제공되는 검사 전송 신호들 중 어느 하나에 동기해서 감지 전원 전압(S_ELVSS)의 전압 레벨을 변경할 수 있다.

본 실시예에서, 리플 제어기(630)는 검사 회로(610)로부터의 스위칭 신호들(SW1-SWk)에 응답해서 감지 전원 전압(S_ELVSS)의 전압 레벨을 변경할 수 있다. 검사 회로(610)는 검사 전송 신호 패드들(TX1-TXi)로 제공되는 검사 전송 신호들 중 어느 하나에 동기해서 스위칭 신호들(SW1-SWk)을 출력할 수 있다.

도 8은 도 7에 도시된 리플 제어기의 일 실시예에 따른 회로 구성을 보여주는 도면이다.

도 8을 참조하면, 리플 제어기(630)는 복수의 전류 제어기들(810-830)을 포함한다. 복수의 전류 제어기들(810-830)은 제1 노드(N1)와 제2 노드(N2) 사이에 병렬로 연결되고, 스위칭 신호들(SW1-SWk)에 응답해서 동작한다.

제1 노드(N1)는 감지 전원 전압(S_ELVSS)을 수신하고, 제2 노드(N2)는 접지 전압(또는 제2 전압)을 수신할 수 있다.

복수의 전류 제어기들(810-830) 각각은 저항 및 스위칭 트랜지스터를 포함한다. 전류 제어기(810)의 저항(R1)의 일단은 제1 노드(N1)와 연결된다. 전류 제어기(810)의 스위칭 트랜지스터(ST1)는 저항(R1)의 타단과 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 스위칭 신호(SW1)와 연결된 게이트 전극을 포함한다. 전류 제어기(820)의 저항(R2)의 일단은 제1 노드(N1)와 연결된다. 전류 제어기(820)의 스위칭 트랜지스터(ST2)는 저항(R2)의 타단과 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 스위칭 신호(SW2)와 연결된 게이트 전극을 포함한다. 전류 제어기(830)의 저항(Rk)의 일단은 제1 노드(N1)와 연결된다. 전류 제어기(830)의 스위칭 트랜지스터(STk)는 저항(Rk)의 타단과 연결된 제1 전극, 제2 노드(N2)와 연결된 제2 전극 및 스위칭 신호(SWk)와 연결된 게이트 전극을 포함한다.

전류 제어기들(810-830) 내 스위칭 트랜지스터들(ST1-STk)이 스위칭 신호들(SW1-SWk)에 응답해서 턴 온/오프 됨에 따라 제1 노드(N1)와 제2 노드(N2) 사이의 저항값이 달라지고, 그 결과 제1 노드(N1)와 제2 노드(N2) 사이의 전류량이 변화한다. 이와 같이, 스위칭 트랜지스터들(ST1-STk)의 온/오프를 제어함에 따라 감지 전원 전압(S_ELVSS)의 전압 레벨이 변경될 수 있다.

도 9는 도 7에 도시된 제2 검사 회로 기판의 동작을 설명하기 위한 타이밍도이다.

도 7 내지 도 9를 참조하면, 검사 회로(610)는 검사 전송 신호 패드들(TX1-TXi)로 검사 전송 신호를 출력한다. 도 9에는 검사 전송 신호 패드(TX1)로 제공되는 검사 전송 신호만을 도시하나, 검사 회로(610)는 검사 전송 신호 패드들(TX1-TXi)로 검사 전송 신호를 순차적으로 또는 동시에 전송할 수 있다.

검사 회로(610)는 검사 전송 신호 패드(TX1)로 출력되는 검사 전송 신호의 천이 시점에 스위칭 신호들(SW1-SWk)을 출력한다. 검사 회로(610)는 스위칭 신호들(SW1-SWk)의 출력 순서 및 펄스 폭을 조절함으로써 감지 전원 전압(S_ELVSS)의 전압 레벨을 다양하게 변경할 수 있다.

예를 들어, 도 1에 도시된 표시 유닛(110)에 표시되는 영상이 화이트 영상에서 블랙 영상으로 또는 블랙 영상에서 화이트 영상으로 변화할 때 표시 유닛(110)의 소비 전류 변화량이 커질 수 있다. 표시 유닛(110)에 표시되는 영상이 화이트 영상에서 블랙 영상으로 변화하는 것으로 가정하면, 표시 유닛(110)의 제2 전원 패턴(PP2)의 전압 레벨은 노말 레벨(예를 들면, -3V)보다 낮아질 것이다. 표시 유닛(110)에 표시되는 영상이 블랙 영상에서 화이트 영상으로 변화하는 것으로 가정하면, 표시 유닛(110)의 제2 전원 패턴(PP2)의 전압 레벨은 노말 레벨(예를 들면, -3V)보다 높아질 것이다.

이러한 전압 레벨 변화를 고려하여, 검사 회로(610)는 감지 전원 전압(S_ELVSS)의 전압 레벨이 노말 레벨(예를 들면, -3V)보다 낮거나 높게 변화하도록 스위칭 신호들(SW1-SWk)을 출력할 수 있다.

또한 입력 감지 유닛(120)의 특성을 보다 정확하게 검사하기 위하여 검사 회로(610)는 검사 전송 신호 패드(TX1)로 출력되는 검사 전송 신호의 액티브 구간에 감지 전원 전압(S_ELVSS)의 전압 레벨이 변화하도록 스위칭 신호들(SW1-SWk)을 출력할 수 있다.

도 10은 본 발명의 예시적인 실시예에 따른 검사 장치의 검사 방법을 보여주는 플로우차트이다. 설명의 편의를 위하여 도 1 내지 도 7에 도시된 전자 패널(100) 및 제2 검사 회로 기판(500)를 참조하여 설명하나, 본 발명의 검사 방법은 이에 한정되지 않는다.

도 10을 참조하면, 검사 회로(610, 도 7에 도시됨)는 검사 전송 신호를 검사 전송 신호 패드들(TX1-TXi)로 출력한다(1010).

전압 발생기(620, 도 7에 도시됨)는 감지 전원 전압(S_ELVSS)을 발생한다(1020).

리플 제어기(630, 도 7에 도시됨)은 감지 전원 전압(S_ELVSS)의 리플 노이즈를 변경한다(1030). 감지 전원 전압(S_ELVSS)은 전원 검사 패드(PTP)를 통해 입력 감지 유닛(120)으로 제공된다. 입력 감지 유닛(120)의 감지 패드(PDP3)를 통해 수신되는 감지 전원 전압(S_ELVSS)은 제2 전원 라인(VSL)을 통해 표시 유닛(110)의 제2 전원 패턴(PP2)으로 제공된다.

검사 회로(610)는 검사 수신 신호 패드들(RX1-RXj)로부터 검사 수신 신호를 수신한다(1040).

이와 같은 검사 방법에 의하면, 표시 유닛(110)의 제2 전원 패턴(PP2)에 감지 전원 전압(S_ELVSS)을 제공하면서 입력 감지 유닛(120)의 특성 및 양불 검사를 수행할 수 있다. 특히, 감지 전원 전압(S_ELVSS)에 리플 노이즈를 포함함으로써 입력 감지 유닛(120)에 대한 검사 정확도를 향상시킬 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

100: 전자 패널
110: 표시 유닛
120: 입력 감지 유닛
500: 제2 검사 회로 기판
510: 감지 검사 회로
610: 검사 회로
620: 전압 발생기
630: 리플 제어기

Claims

입력 감지 유닛의 패드들과 전기적으로 연결되는 신호 검사 패드들;
표시 유닛의 전원 패턴과 전기적으로 연결되는 전원 검사 패드;
상기 신호 검사 패드들로 검사 신호를 제공하는 검사 회로;
노말 레벨을 갖는 감지 전원 전압을 발생하는 전압 발생기; 및
상기 감지 전원 전압의 전압 레벨을 변경해서 상기 전원 검사 패드로 제공하는 리플 제어기를 포함하되,
상기 리플 제어기는 상기 감지 전원 전압의 상기 전압 레벨이 상기 노말 레벨보다 높거나 낮은 레벨로 변경되도록 상기 감지 전원 전압에 리플 노이즈를 포함하여 상기 전원 검사 패드로 출력하는 검사 장치.
삭제
제 1 항에 있어서,
상기 신호 검사 패드들은 검사 전송 신호 패드들 및 검사 수신 신호 패드들을 포함하는 검사 장치.
제 3 항에 있어서,
상기 검사 회로는,
상기 검사 전송 신호 패드들로 검사 전송 신호를 출력하고, 상기 검사 수신 신호 패드들로부터 검사 수신 신호를 수신하는 검사 장치.
제 4 항에 있어서,
상기 검사 회로는 상기 검사 전송 신호에 동기해서 상기 감지 전원 전압의 전압 레벨을 선택하기 위한 스위칭 신호들을 더 출력하는 검사 장치.
제 1 항에 있어서,
상기 검사 회로는 상기 감지 전원 전압의 전압 레벨을 선택하기 위한 스위칭 신호들을 더 출력하는 검사 장치.
제 6 항에 있어서,
상기 리플 제어기는,
상기 스위칭 신호들에 응답해서 상기 감지 전원 전압의 전압 레벨을 변경하는 검사 장치.
제 6 항에 있어서,
상기 리플 제어기는,
제1 노드와 제2 노드 사이에 병렬로 연결되고, 상기 스위칭 신호들에 응답해서 동작하는 복수의 전류 제어기들을 포함하되,
상기 제1 노드는 상기 감지 전원 전압을 수신하고, 상기 제2 노드는 제2 전압을 수신하는 검사 장치.
제 8 항에 있어서,
상기 복수의 전류 제어기들 각각은,
상기 제1 노드와 연결된 일단 및 타단을 포함하는 저항; 및
상기 저항의 상기 타단과 연결된 제1 전극, 상기 제2 노드와 연결된 제2 전극; 및 상기 스위칭 신호들 중 대응하는 스위칭 신호와 연결된 게이트 전극을 포함하는 트랜지스터를 포함하는 검사 장치.
표시 영역 및 상기 표시 영역에 인접한 주변 영역을 포함하는 표시 유닛; 및
상기 표시 유닛 상에 배치되고, 상기 표시 영역에 중첩하는 감지 영역에 인가되는 외부 입력을 감지하는 입력 감지 유닛을 포함하고,
상기 표시 유닛은,
상기 주변 영역에 배치되고, 전원 전압을 수신하는 전원 패드; 및
상기 주변 영역에 배치되고, 상기 전원 패드와 전기적으로 연결된 전원 패턴을 포함하고,
상기 입력 감지 유닛은,
상기 감지 영역 주변의 비감지 영역에 배치되고, 감지 전원 전압을 수신하는 감지 패드; 및
상기 비감지 영역에 배치되고, 상기 감지 패드와 전기적으로 연결된 전원 라인을 포함하며,
상기 전원 라인과 상기 전원 패턴은 전기적으로 연결되고,
테스트 모드동안 상기 감지 전원 전압의 전압 레벨은 노말 레벨보다 높거나 낮은 레벨로 변경되어서 상기 감지 패드로 제공되는 전자 패널.
제 10 항에 있어서,
상기 전원 라인과 상기 전원 패턴은 상면에서 볼 때 서로 중첩하는 전자 패널.
제 10 항에 있어서,
상기 표시 유닛은 상기 표시 영역에 배치된 복수의 화소들을 포함하며,
상기 화소들 각각은,
반도체 패턴, 상기 반도체 패턴과 이격된 제어 전극, 상기 반도체 패턴에 접속된 입력 전극, 및 상기 입력 전극과 동일 층 상에 배치되고 상기 반도체 패턴에 접속된 출력 전극을 포함하고, 절연층에 의해 커버되는 트랜지스터; 및
상기 절연층 상에 배치되고, 제1 전극, 상기 제1 전극 상에 배치된 제2 전극, 및 상기 제1 전극과 상기 제2 전극 사이에 배치된 발광층을 포함하는 유기발광소자를 포함하고,
상기 전원 패턴은 상기 출력 전극과 동일 층 상에 배치되는 전자 패널.
제 12 항에 있어서,
상기 전원 패턴은 상기 제2 전극과 전기적으로 연결되는 전자 패널.
제 12 항에 있어서,
상기 절연층은,
상기 제1 전극과 상기 출력 전극 사이에 배치되고 상기 출력 전극을 커버하는 제1 층;
상기 제1 층 상에 배치된 제2 층; 및
상기 제2 층 상에 배치되고 상기 제1 전극이 배치되는 제3 층을 포함하는 전자 패널.
제 12 항에 있어서,
상기 전원 패턴은 노말 모드동안 상기 전원 패드를 통해 상기 전원 전압을 수신하고, 테스트 모드동안 상기 감지 패드 및 전원 라인을 통해 상기 감지 전원 전압을 수신하는 전자 패널.
제 15 항에 있어서,
상기 테스트 모드 동안 상기 감지 전원 전압은 리플 노이즈를 포함하는 전자 패널.
제 15 항에 있어서,
상기 입력 감지 유닛은,
상기 비감지 영역에 배치되고, 검사 전송 신호를 수신하는 감지 신호 패드들을 더 포함하며,
상기 테스트 모드 동안 상기 검사 전송 신호를 수신하는 전자 패널.
입력 감지 유닛의 패드들과 전기적으로 연결되는 신호 검사 패드들 및 표시 유닛의 전원 패턴과 전기적으로 연결되는 전원 검사 패드를 포함하는 검사 장치의 검사 방법에 있어서:
상기 신호 검사 패드들 중 제1 패드들로 검사 전송 신호를 출력하는 단계;
감지 전원 전압을 발생하는 단계;
상기 감지 전원 전압의 전압 레벨을 변경하는 단계; 및
상기 신호 검사 패드들 중 제2 패드들로부터 검사 수신 신호를 수신하는 단계를 포함하되,
상기 감지 전원 전압의 상기 전압 레벨을 변경하는 단계는 상기 감지 전원 전압의 상기 전압 레벨이 노말 레벨보다 높거나 낮은 레벨로 변경되도록 상기 감지 전원 전압에 리플 노이즈를 부가하여 상기 전원 검사 패드로 제공하는 것을 포함하는 검사 장치의 검사 방법.
제 18 항에 있어서,
상기 감지 전원 전압의 전압 레벨을 변경하는 단계는,
상기 검사 전송 신호에 동기해서 상기 감지 전원 전압의 전압 레벨을 변경하는 것을 포함하는 검사 장치의 검사 방법.
삭제