KR102546556B1 - 반도체 소자 패키지 및 이를 포함하는 광조사장치 - Google Patents

반도체 소자 패키지 및 이를 포함하는 광조사장치 Download PDF

Info

Publication number
KR102546556B1
KR102546556B1 KR1020180060495A KR20180060495A KR102546556B1 KR 102546556 B1 KR102546556 B1 KR 102546556B1 KR 1020180060495 A KR1020180060495 A KR 1020180060495A KR 20180060495 A KR20180060495 A KR 20180060495A KR 102546556 B1 KR102546556 B1 KR 102546556B1
Authority
KR
South Korea
Prior art keywords
electrode
disposed
substrate
recess
reflective member
Prior art date
Application number
KR1020180060495A
Other languages
English (en)
Other versions
KR20190135254A (ko
Inventor
오정훈
김기철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180060495A priority Critical patent/KR102546556B1/ko
Priority to PCT/KR2019/005126 priority patent/WO2019231115A1/ko
Priority to US17/057,497 priority patent/US12021167B2/en
Publication of KR20190135254A publication Critical patent/KR20190135254A/ko
Application granted granted Critical
Publication of KR102546556B1 publication Critical patent/KR102546556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 기판; 상기 기판 상에 배치되는 전극; 상기 전극 상에 배치되는 반도체 소자 및 보호 소자; 상기 기판 상에 배치되며, 상기 기판의 가장자리를 따라 상기 전극과 이격하여 배치되는 더미전극; 상기 더미전극 상에 배치되며, 외측면, 상기 반도체 소자를 둘러싸며 캐비티를 구성하는 내측면, 및 상기 기판과 마주보는 하면을 포함하는 반사부재; 및 상기 반사부재 상에 배치되어 상기 캐비티를 덮는 투광부재를 포함하고, 상기 내측면은, 상기 기판에 인접하는 제1 면; 및 상기 제1 면으로부터 상기 투광부재를 향해 연장되며, 파라볼릭 형상을 포함하는 제2 면을 포함하고, 상기 반사부재의 하면은 상기 더미전극과 상기 내측면 사이에서 상기 보호 소자 상에 배치되는 제1 리세스를 포함하는 반도체 소자 패키지를 개시한다.

Description

반도체 소자 패키지 및 이를 포함하는 광조사장치{SEMICONDUCTOR DEVICE PACKAGE AND LIGHT IRRADIATION APPARATUS INCLUDING THE SAME}
실시 예는 반도체 소자 패키지 및 이를 포함하는 광조사장치에 관한 것이다.
노광기는 빛에 반응하는 물질인 감광액(photo-resist)이 코팅된 시료 위에 원하는 패턴이 형성된 마스크를 올려놓고 자외선을 조사하여 감광막에 원하는 패턴을 전사시키는 장치이다.
예를 들어, 전자기기의 주요 부품으로 내장되는 반도체 소자나 회로기판(PCB) 및 디스플레이 패널은 노광 공정에서 포토리소그래피(Photolithography) 기술을 이용하여 미세 회로 패턴을 형성할 수 있다.
이러한 자외선 노광 장치의 광원으로는 수은 자외선 램프, 할로겐 램프 등이 이용될 수 있는데, 이러한 램프들은 효율이 떨어지고, 고가인 문제점이 있다.
최근에는 자외선 노광 장치의 광원으로 반도체 소자 패키지가 채택되고 있다. GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자, 각종 다이오드 등으로 다양하게 사용될 수 있다.
노광기나 경화기와 같은 광조사장치용 반도체 소자 패키지는 조사되는 에너지를 극대화하기 위하여 광학적 유효면적(fill factor)을 최대한 크게 형성할 필요가 있다. 하지만, 종래 사각형 형태의 반도체 소자 패키지는 광학적 유효면적에 한계가 있었다.
또한, 반도체 소자 패키지는 광 균일성을 위해 복수 개가 조밀하게 배치되므로 상대적으로 패키지의 사이즈가 작다. 따라서, 전극 면적도 작아져 보호 소자를 배치할 면적에 제약이 발생한다. 또한, 보호 소자의 전기적 연결이 불안정해지는 문제가 있다.
실시 예는 광학적 유효면적이 큰 반도체 소자 패키지를 제공한다.
실시 예는 보호 소자의 실장 면적 및 와이어 본딩 면적이 확보된 반도체 소자 패키지를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 반도체 소자 패키지는, 기판; 상기 기판 상에 배치되는 전극; 상기 전극 상에 배치되는 반도체 소자 및 보호 소자; 상기 기판 상에 배치되며, 상기 기판의 가장자리를 따라 상기 전극과 이격하여 배치되는 더미전극; 상기 더미전극 상에 배치되며, 외측면, 상기 반도체 소자를 둘러싸며 캐비티를 구성하는 내측면, 및 상기 기판과 마주보는 하면을 포함하는 반사부재; 및 상기 반사부재 상에 배치되어 상기 캐비티를 덮는 투광부재를 포함하고, 상기 내측면은, 상기 기판에 인접하는 제1 면; 및 상기 제1 면으로부터 상기 투광부재를 향해 연장되며, 파라볼릭 형상을 포함하는 제2 면을 포함하고, 상기 반사부재의 하면은 상기 더미전극과 상기 내측면 사이에서 상기 보호 소자 상에 배치되는 제1 리세스를 포함할 수 있다.
상기 반사부재의 외측면의 수평 단면은 육각형을 포함할 수 있다.
상기 기판의 수평 단면은 육각형을 포함할 수 있다.
상기 투광부재는, 상기 반사부재 상에 배치되는 판부; 상기 판부 상에 배치되는 제1 렌즈부; 및 상기 판부의 하부에 배치되는 제2 렌즈부를 포함하고, 상기 판부는 상기 반사부재가 배치되는 제1 단차부를 포함하고, 상기 제1 렌즈부 및 상기 제2 렌즈부의 최대 직경은 상기 캐비티의 최대 직경보다 작을 수 있다.
상기 전극은, 상기 기판 상에 배치되며, 상기 반도체 소자 및 상기 보호 소자가 배치되는 제1 전극; 및 상기 기판 상에 배치되는 제2 전극을 포함하고, 상기 반도체 소자를 상기 제2 전극과 전기적으로 연결하는 제1 와이어; 및 상기 보호 소자를 상기 제2 전극과 전기적으로 연결하는 제2 와이어를 포함하고, 상기 제2 전극은 상기 제1 전극에 대하여 상기 기판의 상면과 평행한 제1 방향으로 이격하여 배치되고, 상기 제2 전극은 상기 제1 방향으로 상기 반도체 소자와 중첩되고, 상기 보호 소자는 상기 제1 방향과 수직한 제2 방향으로 상기 반도체 소자와 어긋나게 배치되고, 상기 제1 전극은 상기 반도체 소자와 상기 보호 소자 사이에 배치되는 홈을 포함할 수 있다.
상기 제1 전극 및 상기 제2 전극은 상기 제1 리세스와 상하 방향으로 중첩되고, 상기 제1 리세스의 측면은 상기 제1 전극 및 상기 제2 전극과 이격하여 배치될 수 있다.
상기 제1 리세스의 상면은 상기 보호 소자와 상기 제2 와이어 상에 배치되는 서브 리세스를 포함하고, 상기 기판의 상면에서부터 상기 서브 리세스의 상면까지의 높이는 상기 기판의 상면에서부터 상기 제1 리세스의 상면까지의 높이보다 클 수 있다.
상기 기판의 하부에 배치되는 제1 패드 및 제2 패드; 상기 기판을 관통하여 상기 제1 전극과 상기 제1 패드를 연결하는 제1 관통전극; 및 상기 기판을 관통하여 상기 제2 전극과 상기 제2 패드를 연결하는 제2 관통전극을 포함하고, 상기 제1 패드와 상기 제2 패드는 상기 반사부재의 상기 제2 방향으로의 중심선을 기준으로 대칭적으로 배치되고, 상기 반사부재의 하면은 상기 제1 리세스와 마주보게 배치되는 제2 리세스를 포함하고, 상기 제1 전극, 상기 제1 관통전극 및 상기 제1 패드는 상기 제2 리세스와 상하 방향으로 중첩될 수 있다.
상기 반사부재의 하면은 상기 더미전극의 내측에 배치되어 상기 더미전극에 의해 고정되는 돌출부를 포함할 수 있다.
본 발명의 다른 특징에 따른 광조사장치는, 회로기판; 및 상기 회로기판 상에 배치되는 복수의 반도체 소자 패키지를 포함하고, 상기 반도체 소자 패키지는, 기판; 상기 기판 상에 배치되는 전극; 상기 전극 상에 배치되는 반도체 소자 및 보호 소자; 상기 기판 상에 배치되며, 상기 기판의 가장자리를 따라 상기 전극과 이격하여 배치되는 더미전극; 상기 더미전극 상에 배치되며, 외측면, 상기 반도체 소자를 둘러싸며 캐비티를 구성하는 내측면, 및 상기 기판과 마주보는 하면을 포함하는 반사부재; 및 상기 반사부재 상에 배치되어 상기 캐비티를 덮는 투광부재를 포함하고, 상기 내측면은, 상기 기판에 인접하는 제1 면; 및 상기 제1 면으로부터 상기 투광부재를 향해 연장되며, 파라볼릭 형상을 포함하는 제2 면을 포함하고, 상기 반사부재의 하면은 상기 더미전극과 상기 내측면 사이에서 상기 보호 소자 상에 배치되는 제1 리세스를 포함할 수 있다.
실시 예에 따르면, 복수의 반도체 소자 패키지가 조밀하게 배치된 광조사장치에서 광학적 유효면적이 크게 형성될 수 있다.
또한, 반도체 소자 패키지 내에 보호 소자의 실장 면적 및 와이어 본딩 영역을 확보할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지를 나타낸 단면도이고,
도 2는 도 1의 분해 단면도이고,
도 3은 도 1의 사시도이고,
도 4는 도 3의 분해 사시도이고,
도 5는 전극 배치를 나타낸 도면이고,
도 6은 반도체 소자의 유테틱 본딩시 보호 소자의 실장이 어려워지는 문제를 설명하기 위한 도면이고,
도 7은 본 발명의 일 실시 예에 따른 반도체 소자 패키지를 상하 방향으로 중첩하여 나타낸 도면이고,
도 8은 도 7에서 관통전극의 변형 예이고,
도 9는 기판과 반사부재의 결합 관계를 보여주는 도면이고,
도 10은 도 1의 반도체 소자의 개념도이고,
도 11은 종래의 광조사장치의 개념도이고,
도 12는 본 발명의 일 실시 예에 따른 광조사장치의 개념도이고,
도 13은 본 발명의 일 실시 예에 따른 광조사장치의 전기적 연결 관계를 나타낸 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 2는 도 1의 분해 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 반도체 소자 패키지는 기판(10), 반도체 소자(20), 반사부재(40) 및 투광부재(50)를 포함할 수 있고, 반사부재(40)의 내측면(220)은 제1 면(221)과, 제1 면(221)으로부터 투광부재(50)를 향해 연장되는 제2 면(222)을 포함할 수 있다.
기판(10)은 절연성 물질로 제작될 수 있다. 예시적으로, 기판(10)은 AlN, 산화 알루미늄(Al2O3) 등의 세라믹을 포함할 수 있다. 방열 특성을 보다 향상시키기 위해 AlN을 포함하는 기판(!0)을 사용할 수 있지만, 반드시 이에 한정되는 것은 아니다.
기판(10)은 하나의 층(single layer)으로만 이루어질 수 있다. 기판(10)이 복수의 층으로 이루어진 경우, 복수의 층을 적층하는 과정에서 얼라인 공차가 발생할 수 있기 때문이다. 이 경우, 기판(10)에 보호 소자 등을 매립하는 것은 가능하지 않다. 그러나, 반드시 이에 한정되는 것은 아니고, 기판(10)은 복수의 층(multiple layer)을 포함할 수도 있다.
기판(10)의 상면에는 제1 전극(111) 및 제2 전극(112)이 배치될 수 있다. 제1 전극(111) 및 제2 전극(112)은 Ti, Ru, Rh, Ir, Mg, W, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중 적어도 하나를 포함할 수 있다. 예시적으로, 제1 전극(111)과 제2 전극(112)은 W/Ti/Ni/Cu/Pd/Au 순으로 적층된 구조를 가질 수도 있다.
기판(10)의 상면에는 더미전극(113)이 배치될 수 있다. 더미전극(113)은 기판(10)의 가장자리를 따라 제1 전극(111) 및 제2 전극(112)과 이격하여 배치될 수 있다. 더미전극(113)은 제1 전극(111) 및 제2 전극(112)과 전기적으로 절연될 수 있다. 더미전극(113)은 제1 전극(111) 및 제2 전극(112)과 동일한 조성을 가질 수 있다. 예를 들어, 제1 전극(111), 제2 전극(112) 및 더미전극(113)은 기판(10) 상에 전극층을 형성한 후 패터닝하여 제작될 수 있다.
더미전극(113)의 두께는 제1 전극(111) 및 제2 전극(112)의 두께와 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 더미전극(113)의 두께는 제1 전극(111) 및 제2 전극(112)의 두께보다 두꺼울 수도 있다.
기판(10)의 하부에는 제1 패드(121), 제2 패드(122) 및 제3 패드(123)가 배치될 수 있다. 제3 패드(123)는 제1 패드(121)와 제2 패드(122) 사이에 배치될 수 있다. 제1 패드(121)는 제1 관통전극(131)을 통해 제1 전극(111)과 연결될 수 있고, 제2 패드(122)는 제2 관통전극(132)을 통해 제2 전극(112)과 연결될 수 있다. 제1 관통전극(131) 및 제2 관통전극(132)은 기판(10)을 상하 방향으로 관통할 수 있다.
반도체 소자(20)는 제1 전극(111) 상에 배치될 수 있고, 와이어를 통해 제2 전극(112)과 전기적으로 연결될 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 반도체 소자(20)는 와이어를 통해 제1 전극(111) 및 제2 전극(112)과 전기적으로 연결될 수도 있다. 또한, 반도체 소자(20)는 플립칩으로 구현되어 제1 전극(111)과 제2 전극(112) 상에 배치되거나, 서브 마운트(미도시) 상에 배치되어 와이어를 통해 제1 전극(111)과 제2 전극(112)과 전기적으로 연결될 수도 있다.
반도체 소자(20)는 자외선 파장대의 광을 출력할 수 있다. 예시적으로, 반도체 소자(20)는 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수도 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 반도체 소자(20)는 노광에 필요한 파장대의 광을 출력하도록 제작될 수 있다. 파장범위는 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다.
반사부재(40)는 더미전극(113) 상에 배치될 수 있다. 반사부재(40)는 외측면(210), 내측면(220) 및 하면(230)을 포함할 수 있다.
내측면(220)은 반도체 소자(20)를 둘러싸며 캐비티(41)를 구성할 수 있다. 캐비티(41)는 반사부재(40)를 상하 방향으로 관통하여, 기판(10)의 상면의 적어도 일부를 노출시킬 수 있다.
캐비티(41)는 에어 갭(air gap)을 포함할 수 있다. 에어 갭은 공기가 채워진 공간을 의미할 수 있고, 하나의 에어 갭이 캐비티(41)의 전체 영역에 걸쳐 형성될 수 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 캐비티(41) 내에는 공기 이외의 다양한 가스(예: 질소)가 충전될 수도 있으며, 고분자 수지 등이 충전될 수도 있다.
내측면(220)은 기판(10)에 인접하는 제1 면(221)과, 제1 면(221)으로부터 투광부재(50)를 향해 연장되는 제2 면(222)을 포함할 수 있다.
제1 면(221)은 기판(10)의 상면과 수직할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 제1 면(221)은 기판(10)의 상면에 대하여 89도 내지 91도의 경사를 가질 수도 있다. 기판(10)의 상면에서부터 제1 면(221)의 상단까지의 높이(H1)는 280㎛ 내지 320㎛일 수 있고, 예시적으로 300㎛일 수 있다. 높이(H1)가 280㎛ 이상인 경우 반사부재(40)의 제작 시 깨짐 등을 개선할 수 있고, 높이(H1)가 320㎛ 이하인 경우 패키지의 사이즈가 커지는 문제를 개선할 수 있다.
제2 면(222)은 기판(10)으로부터 멀어질수록 폭이 증가하는 형상을 가질 수 있다. 또한, 제2 면(222)은 곡률을 가질 수도 있다. 예시적으로, 제2 면(222)은 파라볼릭(parabolic) 형상을 가질 수 있다. 이 경우, 반도체 소자(20)에서 방출된 광은 제2 면(222)에서 상향 반사될 수 있다. 또한, 광속이 증가하고 균일한 배광을 가질 수 있다. 그러나, 반드시 이에 한정되는 것은 아니다.
하면(230)은 기판(10)의 상면과 마주보게 배치될 수 있다. 하면(230)은 제1 리세스(231)를 포함할 수 있고, 제2 리세스(232)를 더 포함할 수도 있다. 기판(10)의 상면에서부터 제1 리세스(231)의 상면(231a)까지의 높이는 기판(10)의 상면에서부터 반사부재(40)의 하면(230)까지의 높이보다 클 수 있다. 기판(10)의 상면에서부터 제2 리세스(232)의 상면(232a)까지의 높이는 기판(10)의 상면에서부터 반사부재(40)의 하면(230)까지의 높이보다 클 수 있다. 기판(10)의 상면에서부터 제1 리세스(231)의 상면(231a)까지의 높이는 기판(10)의 상면에서부터 제2 리세스(232)의 상면(232a)까지의 높이와 동일하거나, 상이할 수 있다.
제1 리세스(231)는 제1 면(221)에 연결될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 제1 리세스(231)는 제1 면(221)의 외측에 이격하여 배치될 수도 있다. 예를 들어, 더미전극(113)의 두께가 제1 전극(111) 및 제2 전극(112)의 두께보다 충분히 큰 경우, 제1 리세스(231)는 후술하는 서브 리세스(233)의 위치에만 형성될 수도 있다.
제1 리세스(231)와 제2 리세스(232)는 반도체 소자(20)를 사이에 두고 서로 마주보게 배치될 수 있다. 이 경우, 제1 리세스(231)와 제2 리세스(232)는 제1 면(221)에 연결될 수 있다.
제1 리세스(231)의 상면(231a)은 서브 리세스(233)를 포함할 수 있다. 기판(10)의 상면에서부터 서브 리세스(233)의 상면(233a)까지의 높이는 기판(10)의 상면에서부터 제1 리세스(231)의 상면(231a)까지의 높이보다 클 수 있다.
반사부재(40)는 자외선 광을 반사할 수 있는 다양한 물질로 제작될 수 있다. 예시적으로, 반사부재(40)는 알루미늄(Al)을 포함하는 경우에는 자외선 파장대에서 높은 반사율을 나타낼 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 반사부재(40)의 내측면(220)에 자외선 광을 반사할 수 있는 물질, 예를 들어 알루미늄(Al)을 포함하는 반사층(미도시)을 배치할 수도 있다.
반사부재(40)는 더미전극(113) 상에 부착될 수 있다. 기판(10)은 절연성 물질을 포함할 수 있는 반면 더미전극(113)은 도전성 물질을 포함할 수 있기 때문에, 반사부재(40)는 기판(10)에 부착되는 경우보다 더미전극(113)에 부착되는 경우에 부착력이 개선될 수 있다. 반사부재(40)와 더미전극(113) 사이에는 접착층(미도시)이 배치될 수 있다. 접착층은 솔더(solder)를 포함할 수 있지만, 반드시 이에 한정되는 것은 아니고, 에폭시 또는 실리콘 계열의 접착물질 등을 포함할 수도 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 내측면(220)에 반사층(미도시)이 배치될 수도 있다.
투광부재(50)는 반사부재(40) 상에 배치되어 캐비티(41)를 덮을 수 있다. 투광부재(50)는 판부(300) 및 제1 렌즈부(310)를 포함할 수 있고, 제2 렌즈부(320)를 더 포함할 수 있다.
판부(300)는 반사부재(40) 상에 배치될 수 있다. 판부(300)는 상면과 하면이 평행하게 배치될 수 있다. 판부(300)는 측면과 하면이 만나는 하단 모서리부에 배치되는 제1 단차부(301)를 포함할 수 있다.
제1 단차부(301)에는 반사부재(40)가 배치될 수 있다. 즉, 단차부(301)의 상면(301a)은 반사부재(40) 상에 배치될 수 있고, 단차부(310)의 측면(301b)은 반사부재(40)의 내측면(220)과 마주보게 배치될 수 있다. 단차부(310)의 측면(301b)은 수직면 또는 경사면일 수 있다. 반사부재(40)의 내측면(220)은 제2 면(222)으로부터 투광부재(50)를 향해 연장되며 단차부(310)의 측면(301b)과 동일한 경사를 가지는 제3 면(미도시)을 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
단차부(310)의 상면(301a)과 반사부재(40) 사이에는 접착층(미도시)이 배치될 수 있다. 접착층은 UV 경화성 수지를 포함할 수 있지만, 반드시 이에 한정되는 것은 아니다.
제1 렌즈부(310)는 판부(300) 상에 배치될 수 있고, 제2 렌즈부(320)는 판부(300)의 하부에 배치될 수 있다.
제1 렌즈부(310)의 최대 직경은 캐비티(41)의 최대 직경보다 작을 수 있다. 따라서, 반도체 소자(20)에서 상향 조사된 광은 제1 렌즈부(310)에 의해 집광되는 반면, 제2 면(222)에서 상향 반사된 광은 제1 렌즈부(310)의 외측에서 판부(300)를 투과하여 상향 조사될 수 있다.
제2 렌즈부(320)의 최대 직경은 캐비티(41)의 최대 직경보다 작을 수 있다. 제2 렌즈부(320)로 인해 반사부재(40)의 상하 방향의 두께가 감소하여 패키지 사이즈가 커지는 문제를 개선할 수 있다.
투광부재(50)는 자외선 파장대의 광을 투과할 수 있는 재질이면 특별히 제한하지 않는다. 예시적으로, 투광부재(50)는 쿼츠(Quartz) 또는 글라스와 같이 자외선 파장 투과율이 높은 광학 재료를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
도 3은 도 1의 사시도이다.
도 3을 참조하면, 반사부재(40)는 육각기둥 형상일 수 있다. 따라서, 반사부재(40)의 외측면(220)의 수평 단면은 육각형 형상을 포함할 수 있다. 수평 단면은 기판(10)의 상면과 평행하게 자른 단면을 의미할 수 있다. 특히, 패키지의 광학적 유효면적을 극대화하고, 또한 복수의 패키지를 최대한 조밀하게 배치하기 위해서는, 반사부재(40)의 외측면(220)의 수평 단면은 정육각형 형상인 것이 바람직하다.
도 4는 도 3의 분해 사시도이다.
도 4를 참조하면, 기판(10)의 수평 단면은 육각형, 바람직하게는 정육각형을 포함할 수 있다.
제1 전극(10) 상에는 반도체 소자(20)와 보호 소자(30)가 배치될 수 있다. 보호 소자(30)는 제너 다이오드를 포함할 수 있지만, 반드시 이에 한정되는 것은 아니고, 정전기 등 순간 고전압으로부터 반도체 소자(20)를 보호할 수 있는 다른 보호 소자를 포함할 수도 있다.
더미전극(113)은 기판(10)의 가장자리를 따라 배치될 수 있다. 더미전극(113)은 제1 전극(111) 및 제2 전극(112)과 이격하여 배치되어 전기적으로 절연될 수 있다.
도 5는 전극 배치를 나타낸 도면이고, 도 6은 반도체 소자의 유테틱 본딩시 보호 소자의 실장이 어려워지는 문제를 설명하기 위한 도면이다.
도 5를 참조하면, 제1 전극(111)은 반도체 소자(20)가 배치되는 제1 서브영역(111a) 및 보호 소자(30)가 배치되는 제2 서브영역(111b)을 포함할 수 있다. 또한, 제1 서브영역(111a)과 제2 서브영역(111b)을 연결하는 연장부(111c)를 포함할 수 있다.
제1 서브영역(111a)은 대각 방향으로 배치되는 복수의 홈(111d)을 포함할 수 있다.
복수의 홈(111d)은 반도체 소자(20)가 배치되는 영역을 인식할 수 있는 얼라인(align)용 홈일 수 있다. 복수의 홈(111d)에 의해 기판(10)의 상면이 노출될 수 있다. 즉, 복수의 홈(111d)은 기판(100)의 상면을 노출시키는 홀(hole)일 수 있다.
복수의 홈(111d)은 반도체 소자(20)의 제1 모서리(V1)와 마주보는 제1 홈(111d) 및 반도체 소자(200)의 제3 모서리(V3)와 마주보는 제2 홈(111d)을 포함할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 반도체 소자(20)의 제2 모서리(V2) 및 제4 모서리(V4)와 마주보는 홈(111d)을 더 포함할 수도 있다.
반도체 소자(20)는 제1 홈(111d)과 제2 홈(111d)의 내부에 포위되는 최대 크기의 사각형(TR1) 영역 내에 배치될 수 있다. 예시적으로, 반도체 소자(20)가 수직형인 경우 P형 전극패드(466)는 제1 와이어(W1, W2)에 의해 제2 전극(112)과 전기적으로 연결될 수 있다. 이때, P형 전극패드(466)는 2개인 것을 예시하였지만, 반드시 이에 한정되는 것은 아니다.
반도체 소자(20)는 금속층에 의해 제1 전극(111)과 전기적으로 연결될 수 있다. 구체적으로, 반도체 소자(20)의 도전성 기판과 제1 전극(111) 사이에는 합금층이 배치될 수 있다. 합금층은 Au, In, Cu, Sn, Ni 중 적어도 하나를 포함할 수 있다. 예시적으로, 합금층은 Au-In, Cu-Sn, In-Sn, Au-Cu, Au-Sn, Ni-Sn 과 같은 유테틱 금속(Eutectic metal)을 포함할 수 있다. 유테틱 본딩은 열 방출이 우수한 장점이 있다. 그러나, 전기적 연결 방식은 반드시 이에 한정되는 것은 아니고 솔더 페이스트와 같이 반도체 소자를 전기적으로 연결하는 다양한 방식이 모두 포함될 수도 있다. 이하에서는 유테틱 본딩을 예로 설명한다.
유테틱 본딩은 유테틱 금속을 사각형(TR1) 영역에 도포한 후, 그 위에 반도체 소자(20)를 배치할 수 있다. 그러나, 유테틱 금속은 유동성이 좋아 사각형(TR1) 영역의 외측으로 흐르는 문제가 있다.
도 6과 같이 유테틱 금속(EB1)이 흘러 보호 소자(30)의 와이어 본딩 영역을 덮을 수 있다. 이 경우 제2 와이어(W3)가 유테틱 금속(EB1)에 의해 제대로 본딩되지 않는 문제가 발생할 수 있다.
일반적으로 노광용 반도체 소자 패키지는 복수 개가 조밀하게 배치되어 균일한 광을 타겟에 조사하여야 하므로 패키지의 사이즈를 줄이는 것이 중요할 수 있다. 따라서, 패키지 내의 전극 면적도 줄어들 수 있다.
노광용 반도체 소자 패키지는 전극 면적이 작으므로 유테틱 금속이 반도체 소자(20)의 외측으로 흐르면 보호 소자(30)를 실장할 면적을 확보하기 어려운 문제가 있다.
다시 도 5를 참조하면, 보호 소자(30)는 제2 서브영역(111b)에 배치되고, 제2 와이어(W3)를 통해 제2 전극(112)과 전기적으로 연결될 수 있다.
보호 소자(30)는 제2 방향(Y축 방향)으로 제2 전극(112)과 중첩되도록 배치되므로, 반도체 소자(20)와는 제2 방향(Y축 방향)으로 어긋나게 배치될 수 있다. 따라서, 유테틱 금속이 반도체 소자(20)의 외측으로 흘러도 보호 소자(30)의 실장 면적을 확보할 수 있다. 또한, 제2 전극(112)과 연결되는 제2 와이어(W3)의 끝단은 제1 와이어(W1, W2)의 끝단보다 제1 방향(X축 방향)으로 반도체 소자(20)에서 멀리 떨어져 배치될 수 있다.
제1 홈(111d)은 유테틱 금속이 제2 서브영역(111b)으로 흐르는 것을 방지하기 위해 반도체 소자(20)와 보호 소자(30) 사이에 배치될 수 있다. 따라서, 제1 홈(111d)에 의해 유테틱 금속은 보호 소자(30)가 배치되는 영역으로 흐르는 것이 차단될 수 있다. 구체적으로, 제1 홈(111d)은 반도체 소자(20)의 제1 모서리(V1)와 보호 소자(30) 사이에 배치될 수 있다
제1 홈(111d)은 반도체 소자(20)의 실장영역을 지시하는 동시에 유테틱 금속이 보호 소자(30)의 실장 영역으로 흐르는 것을 방지하는 댐(dam) 역할을 수행할 수 있다.
홈(111d)은 "┐"과 같은 꺽쇠 형상일 수 있으나, 반드시 이에 한정되는 것은 아니다. 예시적으로, 홈(111d)은 막대 형상이거나 원호 형상일 수도 있다. 또는, 제1 전극(111) 내에 개구 형태로 배치되어 기판의 상면을 노출 시킬 수 있다. 즉, 반도체 소자(20)가 실장되는 위치를 지시하는 동시에 유테틱 금속이 보호 소자(30)의 실장영역으로 흐르는 것을 방지하는 역할을 수행할 수 있다면 홈(111d)의 형상은 특별히 한정되지 않는다.
제1 서브영역(111a)은 제2 전극(112)과 제1 방향(X축 방향)으로 중첩되는 영역일 수 있다. 또한, 제2 서브영역(111b)은 제2 전극(112)과 제2 방향(Y축 방향)으로 중첩되는 영역일 수 있다. 즉, 제2 서브영역(111b)은 제1 서브영역(111a)에서 제1 방향(X축 방향)으로 돌출될 수 있다.
제2 전극(112)과 제1 서브영역(111a) 사이에는 제1 이격영역(114)이 형성될 수 있고, 제2 전극(112)과 제2 서브영역(111b) 사이에는 제2 이격영역(115)이 형성될 수 있다. 즉, 제2 전극(112)은 제1 방향(X축 방향)과 제2 방향(Y축 방향)으로 제1 전극(111)과 이격하여 배치될 수 있다. 이때, 제1 홈(111d)은 제1 이격영역(114) 및 제2 이격영역(115)과 연결될 수 있다. 즉, 제1 홈(111d)은 제2 전극(112)과 대각 방향으로 배치됨으로써 반도체 소자(20)와 보호 소자(30) 사이에 배치될 수 있다.
반도체 소자(20)의 면적은 제1 전극(111)의 면적의 30% 내지 50%일 수 있다. 반도체 소자(20)의 면적이 30% 보다 작은 경우 반도체 소자(20)의 사이즈가 작아져 광 출력이 약해지는 문제가 있으며, 반도체 소자(20)의 면적이 50% 보다 큰 경우 보호 소자(30)를 실장할 공간을 확보하기 어려운 문제가 있다.
도 7은 본 발명의 일 실시 예에 따른 반도체 소자 패키지를 상하 방향으로 중첩하여 나타낸 도면이다.
도 7을 참조하면, 보호 소자(30)는 제1 면(221)의 외측에 배치될 수 있다. 구체적으로, 보호 소자(30)는 반사부재(40)의 외측면(210)과 제1 면(221) 사이에 배치될 수 있다.
제1 전극(111) 및 제2 전극(112)은 제1 리세스(231)와 상하 방향으로 중첩될 수 있다. 따라서, 제1 리세스(231)의 측면(231b)의 내측에 배치되는 보호 소자(30)가 전기적으로 연결될 수 있는 영역이 확보될 수 있다. 이때, 제1 리세스(231) 및 서브 리세스(233)는 보호 소자(30)와 제2 와이어(W3) 상에 배치되어, 기판(10)의 상면과 반사부재(40)의 하면 사이에 보호 소자(30)와 제2 와이어(W3)를 위한 공간을 제공할 수 있다. 즉, 보호 소자(30) 및 제2 와이어(W3)는 제1 리세스(231)의 상면 및 측면(231b)과 이격하여 배치될 수 있고, 서브 리세스(233)의 상면 및 측면(233b)과도 이격하여 배치될 수 있다.
제1 리세스(231)의 측면(231b)은 제1 전극(111) 및 제2 전극(112)과 이격하여 배치될 수 있다. 따라서, 반사부재(40)는 전기적으로 절연될 수 있다. 서브 리세스(233)의 측면(233b)은 제1 리세스(231)의 측면(231b)과 연결될 수 있다. 즉, 서브 리세스(233)는 제1 리세스(231)의 측면(231b)으로부터 제2 방향(Y축 방향)으로 연장될 수 있다.
제2 전극(112), 제2 관통전극(132) 및 제2 패드(122)는 제1 리세스(231)와 상하 방향으로 중첩될 수 있다. 즉, 제2 관통전극(132)은 제1 리세스(231)의 측면(231b)의 내측에 배치될 수 있다. 따라서, 제2 전극(112)의 전부 또는 대부분 영역이 제1 리세스(231)와 상하 방향으로 중첩되게 배치된 경우 제2 관통전극(132)이 연결될 수 있는 영역을 충분히 확보할 수 있다. 또한, 제3 패드(123)의 면적이 증가하여 방열 성능이 개선될 수 있다.
제2 전극(112) 상에 배치되는 제1 와이어(W1, W2)의 끝단은 제1 면(221)의 내측에 배치될 수 있다. 즉, 제2 전극(112)의 일부는 제1 면(221)의 내측으로 연장될 수 있다. 따라서, 제1 와이어(W1, W2)의 공간 확보를 위해 추가적인 서브 리세스를 가공할 필요가 없게 되는 장점이 있다.
반사부재(40)의 내측면(220)은 반사부재(40)의 제1 방향(X축 방향)의 중심선(L1)과 제2 방향(Y축 방향)의 중심선(L2)이 교차하는 점을 중심으로 회전대칭을 이룰 수 있다. 즉, 캐비티의 수평 단면은 원형을 포함할 수 있다. 또한, 반도체 소자(20)는 반사부재(40)의 제1 방향(X축 방향)의 중심선(L1)과 제2 방향(Y축 방향)의 중심선(L2)이 교차하는 점에 배치될 수 있다. 따라서, 패키지를 회전하여도 광학적 특성이 균일하게 유지될 수 있다. 한편, 보호 소자(30)는 제1 면(221)의 외측에 배치되어 캐비티를 통해 노출되지 않기 때문에, 패키지의 회전 각도에 따라 보호 소자(30)의 위치가 달라지더라도 패키지 전체의 광학적 특성이 변경되는 문제를 개선할 수 있다.
제1 패드(121)와 제2 패드(122)는 반사부재(40)의 제2 방향(Y축 방향)의 중심선(L2)을 기준으로 대칭적인 형상 및 배치를 가질 수 있다. 따라서, 패키지 실장 시에 솔더(solder)가 쏠리는 문제를 개선할 수 있다. 특히, 복수의 패키지를 서로 다른 각도로 회전시켜 실장하는 경우에 복수의 패키지의 광학적 특성을 상호간 동일하게 하기 위해서는 매우 중요한 문제일 수 있다.
제1 전극(111), 제1 관통전극(131) 및 제1 패드(121)는 제2 리세스(232)와 상하 방향으로 중첩될 수 있다. 즉, 제1 관통전극(131)은 제2 리세스(232)의 측면(232b)의 내측에 배치될 수 있다. 따라서, 제1 패드(121)와 제2 패드(122)가 반사부재(40)의 제2 방향(Y축 방향)의 중심선(L2)을 기준으로 대칭적인 형상 및 배치를 가져, 제1 패드(121)가 제1 면(221)의 내측 영역과 상하 방향으로 중첩되지 않는 경우에도 제1 관통전극(131)을 통해 제1 전극(111)과 전기적으로 연결할 수 있다.
제1 전극(111)은 한 쌍의 곡률부(111e)를 포함할 수 있다. 곡률부(111e)는 제1 면(221)의 내측에 이격하여 배치될 수 있다. 한 쌍의 곡률부(111e)는 제1 면(221)과의 이격 거리가 서로 동일할 수 있다. 즉, 한 쌍의 곡률부(111e)는 제1 방향(X축 방향)의 중심선(L1)을 기준으로 대칭적인 형상 및 배치를 가질 수 있다. 곡률부(111e)는 기판(10)과 반사부재(40) 간의 얼라인(align) 확인을 위한 것일 수 있다. 곡률부(111e)는 제1 면(221)의 동심원의 일부일 수 있지만, 반드시 이에 한정되는 것은 아니다.
제1 리세스(231)와 제2 리세스(232)는 제1 면(221)을 따라 서로 이격하여 형성될 수도 있지만, 반드시 이에 한정되는 것은 아니고, 일체로 형성될 수도 있다. 즉, 하나의 리세스가 제1 면(221)을 따라 배치될 수도 있다.
기판(10)은 반사부재(40)의 외측으로 돌출되는 테두리부(11)를 포함할 수 있다. 따라서, 패키지 다이싱(dicing) 공정 시에 반사부재(40)의 깨짐 등의 문제를 개선할 수 있다.
반도체 소자(20)의 복수의 측면 중 제1 리세스(231) 및 제2 리세스(232)와 마주보는 2개의 측면, 즉 Y축 방향으로 연장되는 2개의 측면은 이와 마주보는 기판(10)의 측면 및 반사부재(40)의 외측면(210)과 평행하게 배치될 수 있다. 반도체 소자(20)의 복수의 측면 중 곡률부(111e)와 마주보는 2개의 측면, 즉 X축 방향으로 연장되는 2개의 측면은 이와 마주보는 기판(10)의 측면 및 반사부재(40)의 외측면(210)과 평행하지 않고 경사지게 배치될 수 있다.
도 8은 도 7에서 관통전극의 변형 예이다.
도 7 및 도 8을 참조하면, 제1 관통전극(131) 및 제2 관통전극(132)은 도 7에서와 같이 반사부재(40)의 제1 방향(X축 방향)의 중심선(L1) 상에 배치될 수 있다. 예시적으로, 제1 관통전극(131) 및 제2 관통전극(132)은 반사부재(40)의 제2 방향(Y축 방향)의 중심선(L2)을 기준으로 대칭적으로 배치될 수도 있다.
그러나, 반드시 이에 한정되는 것은 아니고, 제2 관통전극(132)은 도 8에서와 같이 반사부재(40)의 제1 방향(X축 방향)의 중심선(L1)과 이격하여 배치될 수도 있다.
예시적으로, 제2 관통전극(132)은 반사부재(40)의 제1 방향(X축 방향)의 중심선(L1)을 기준으로 보호 소자(30)의 반대 측에 배치될 수 있다. 그 결과, 보호 소자(30)와 제2 관통전극(132) 사이의 제2 방향(Y축 방향)으로의 거리가 증가할 수 있다. 따라서, 제2 와이어(W3)의 본딩 영역이 확장될 수 있다. 또한, 제2 전극(112) 상에 배치되는 제2 와이어(W3)의 끝단이 제2 관통전극(132)과 상하 방향으로 중첩되는 것을 방지할 수 있다. 이 경우, 제1 관통전극(131) 및 제2 관통전극(132)은 반사부재(40)의 제2 방향(Y축 방향)의 중심선(L2)을 기준으로 비대칭적으로 배치될 수 있지만, 반드시 이에 한정되는 것은 아니고, 제1 관통전극(131)도 반사부재(40)의 제1 방향(X축 방향)의 중심선(L1)과 이격하여 배치됨으로써 서로 대칭적으로 배치될 수도 있다.
도 9는 기판과 반사부재의 결합 관계를 보여주는 도면이다.
도 7 및 도 9를 참조하면, 기판(10) 상에는 더미전극(113)이 배치될 수 있고, 반사부재(40)의 하면(230)은 돌출부(235)를 포함할 수 있다. 돌출부(235)는 더미전극(113)의 내측에 삽입될 수 있다. 따라서, 기판(10)과 반사부재(40)의 조립이 용이해지고 얼라인이 개선될 수 있다. 또한, 조립 후 반사부재(40)가 기판(10)에 대해 회전하는 것을 억제할 수 있다.
한 쌍의 돌출부(235)는 제1 방향(X축 방향)의 중심선(L1)을 기준으로 대칭적인 형상 및 배치를 가질 수 있다.
더미전극(113)의 두께는 80㎛ 내지 100㎛일 수 있고, 예시적으로 90㎛일 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 100㎛를 초과할 수도 있다. 돌출부(235)의 두께는 60㎛ 내지 70㎛일 수 있지만, 반드시 이에 한정되는 것은 아니다. 더미전극(113)의 두께는 돌출부(235)의 두께와 동일하거나 두꺼울 수 있다.
도 10은 도 1의 반도체 소자의 개념도이다.
도 10을 참조하면, 반도체 소자(20)는 발광 구조물(420), 발광 구조물(420)의 제1 도전형 반도체층(424)과 전기적으로 연결되는 제1 전극(442, 465), 및 제2 도전형 반도체층(427)과 전기적으로 연결되는 제2 전극(446, 450)을 포함할 수 있다.
발광 구조물(420)은 제1 도전형 반도체층(424), 제2 도전형 반도체층(427), 및 제1 도전형 반도체층(424)과 제2 도전형 반도체층(427) 사이에 배치되는 활성층(426)을 포함할 수 있다.
제1 도전형 반도체층(424)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(424)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(424)은 n형 반도체층일 수 있다.
활성층(426)은 제1 도전형 반도체층(424)과 제2 도전형 반도체층(427) 사이에 배치된다. 활성층(426)은 제1 도전형 반도체층(424)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(427)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(426)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(426)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quant㎛ Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(426)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(427)은 활성층(426) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(427)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(427)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(427)은 p형 반도체층일 수 있다.
발광 구조물(420)은 복수의 리세스(428)를 포함할 수 있다.
복수의 리세스(428)는 제2 도전형 반도체층(427)의 하부면에서 활성층(426)을 관통하여 제1 도전형 반도체층(424)의 일부 영역까지 배치될 수 있다. 리세스(428)의 내부에는 제1 절연층(431)이 배치되어 제1 도전층(465)을 제2 도전형 반도체층(427) 및 활성층(426)과 전기적으로 절연시킬 수 있다.
제1 전극(442, 465)은 제1 컨택전극(442)과 제1 도전층(465)을 포함할 수 있다. 제1 컨택전극(442)은 리세스(428)의 상면에 배치되어 제1 도전형 반도체층(424)과 전기적으로 연결될 수 있다.
발광 구조물(420)은 알루미늄 조성이 높아지면 발광 구조물(420) 내에서 전류 분산 특성이 저하될 수 있다. 또한, 활성층(426)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 주로 발생할 수 있다.
자외선 반도체 소자는 청색 GaN 반도체 소자에 비해 전류 분산 특성이 떨어진다. 따라서, 자외선 반도체 소자는 청색 GaN 반도체 소자에 비해 상대적으로 많은 제1 컨택전극(442)을 배치할 필요가 있다.
반도체 소자의 일측 모서리 영역에는 제2 전극패드(466)가 배치될 수 있다.
제2 전극패드(466)의 하부에서 제1 절연층(431)이 일부 오픈되어 제2 도전층(450)과 제2 컨택전극(446)이 전기적으로 연결될 수 있다.
패시베이션층(480)은 발광 구조물(420)의 상부면과 측면에 형성될 수 있다. 패시베이션층(480)은 제2 컨택전극(446)과 인접한 영역이나 제2 컨택전극(446)의 하부에서 제1 절연층(431)과 접촉할 수 있다.
제1 절연층(431)은 제1 컨택전극(442)을 활성층(426) 및 제2 도전형 반도체층(427)과 전기적으로 절연시킬 수 있다. 또한, 제1 절연층(431)은 제2 도전층(450)을 제1 도전층(465)과 전기적으로 절연시킬 수 있다.
제1 절연층(431)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 제1 절연층(431)은 단층 또는 다층으로 형성될 수 있다. 예시적으로, 제1 절연층(431)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 제1 절연층(431)은 다양한 반사 구조를 포함할 수 있다.
제1 절연층(431)이 반사기능을 수행하는 경우, 활성층(426)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 자외선 반도체 소자는 청색광을 방출하는 반도체 소자에 비해 리세스(428)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.
제2 전극(446, 450)은 제2 컨택전극(446) 및 제2 도전층(450)을 포함할 수 있다.
제2 컨택전극(446)은 제2 도전형 반도체층(427)의 하부면과 접촉할 수 있다. 제2 컨택전극(446)은 상대적으로 자외선 광 흡수가 적은 도전성 산화 전극을 포함할 수 있다. 예시적으로, 도전성 산화 전극은 ITO일 수 있으나, 반드시 이에 한정되는 것은 아니다.
제2 도전층(450)은 제2 도전형 반도체층(427)에 전류를 주입할 수 있다. 또한, 제2 도전층(450)은 활성층(426)에서 출사되는 광을 반사할 수 있다.
제2 도전층(450)은 제2 컨택전극(446)을 덮을 수 있다. 따라서, 제2 전극패드(466), 제2 도전층(450), 및 제2 컨택전극(446)은 하나의 전기적 채널을 형성할 수 있다.
제2 도전층(450)은 제2 컨택전극(446)을 감싸고, 제1 절연층(431)의 측면과 하면에 접할 수 있다. 제2 도전층(450)은 제1 절연층(431)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(450)이 제1 절연층(431)의 측면 및 하면과 접하는 경우, 제2 컨택전극(446)의 열적, 전기적 신뢰성이 향상될 수 있다. 또한, 제1 절연층(431)과 제2 컨택전극(446) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
제2 절연층(432)은 제2 도전층(450)을 제1 도전층(465)과 전기적으로 절연시킬 수 있다. 제1 도전층(465)은 제2 절연층(432)을 관통하여 제1 컨택전극(442)과 전기적으로 연결될 수 있다.
발광 구조물(420)의 하부면과 리세스(428)의 형상을 따라 제1 도전층(465)과 접합층(460)이 배치될 수 있다. 제1 도전층(465)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로, 제1 도전층(465)은 알루미늄을 포함할 수 있다. 제1 도전층(465)이 알루미늄을 포함하는 경우, 활성층(426)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
접합층(460)은 도전성 재료를 포함할 수 있다. 예시적으로, 접합층(460)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(470)은 제1 도전형 반도체층(424)에 전류를 주입할 수 있도록 도전성 물질로 이루어질 수 있다. 예시적으로, 도전성 기판(470)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(470)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우, 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
도전성 기판(470)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(420)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(420)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
이상에서, 반도체 소자(20)는 수직형 구조인 것으로 설명되었지만, 반드시 이에 한정되는 것은 아니고, 플립칩 또는 수평형 구조일 수도 있다. 보호 소자(30)도 이와 마찬가지로 플립칩, 수직형 또는 수평형 구조일 수 있다.
도 11은 종래의 광조사장치의 개념도이고, 도 12는 본 발명의 일 실시 예에 따른 광조사장치의 개념도이고, 도 13은 본 발명의 일 실시 예에 따른 광조사장치의 전기적 연결 관계를 나타낸 개념도이다.
도 11을 참조하면, 종래의 광조사장치는 회로기판(1) 상에 복수의 반도체 소자 패키지(2)가 실장되는데, 반도체 소자 패키지(2)는 사각형 형태일 수 있다. 이때, 광학적 유효면적의 최대 값은 약 41.81%일 수 있다. 광학적 유효면적은 캐비티의 면적(A)을 반도체 소자 패키지(2)가 실장되는 단위 면적(B)으로 나눈 값으로 정의될 수 있다.
예시적으로, 단위 면적(B)이 54.76mm2인 경우, 단위 면적(B) 중 캐비티의 면적(A), 반사부재의 면적 및 회로기판(1)의 면적은 각각 22.90mm2, 15.54mm2 및 16.32mm2일 수 있다.
도 12를 참조하면, 본 발명의 일 실시 예에 따른 광조사장치는 회로기판(1) 상에 복수의 반도체 소자 패키지(2)가 실장되는데, 반도체 소자 패키지(2)는 육각형 형태일 수 있다. 이때, 광학적 유효면적의 최대 값은 약 55.71%일 수 있다. 즉, 종래의 광조사장치와 비교하여 광학적 유효면적이 크게 형성될 수 있다.
예시적으로, 단위 면적(B)이 47.42mm2인 경우, 단위 면적(B) 중 캐비티의 면적(A), 반사부재의 면적 및 회로기판(1)의 면적은 각각 26.42mm2, 13.62mm2 및 7.38mm2일 수 있다.
도 13을 참조하면, 회로기판(1)에 복수의 반도체 소자 패키지(2)가 실장된 경우, 반도체 소자 패키지(2)의 제1 패드(121) 및 제2 패드(122)는 배선(3)을 통해 다른 반도체 소자 패키지(2)의 제1 패드(121) 및 제2 패드(122)에 직렬 또는 병렬로 연결될 수 있다.
이때, 회로기판(1)에 복수의 반도체 소자 패키지(2)를 상호간 연결하는 배선 설계를 가능하게 하기 위해서는, 복수의 반도체 소자 패키지(2)는 서로 다른 각도로 회전된 상태로 실장될 수 있다.
즉, 반도체 소자 패키지(2)가 육각형 형태를 가지게 되면, 복수의 반도체 소자 패키지(2)의 전기적 연결을 위한 배선 설계가 복잡해지는 문제가 있다. 회로기판(1)은 복수의 반도체 소자 패키지(2)가 실장되는 결과 방열 특성을 고려하여 단층의 메탈 PCB를 사용하는 것이 일반적이므로, 배선 설계를 최대한 간단하게 할 필요가 있는데, 이러한 배선 설계가 가능하기 위해서는 패키지 실장 시에 복수의 반도체 소자 패키지(2)는 서로 다른 각도로 회전된 상태로 실장될 수 있다. 따라서, 패키지의 회전 각도에 따라 패키지 전체의 광학적 특성이 동일하게 유지될 필요가 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 기판;
    상기 기판 상에 배치되는 전극;
    상기 전극 상에 배치되는 반도체 소자 및 보호 소자;
    상기 기판 상에 배치되며, 상기 기판의 가장자리를 따라 상기 전극과 이격하여 배치되는 더미전극;
    상기 더미전극 상에 배치되며, 외측면, 상기 반도체 소자를 둘러싸며 캐비티를 구성하는 내측면, 및 상기 기판과 마주보는 하면을 포함하는 반사부재; 및
    상기 반사부재 상에 배치되어 상기 캐비티를 덮는 투광부재를 포함하고,
    상기 내측면은,
    상기 기판에 인접하는 제1 면; 및
    상기 제1 면으로부터 상기 투광부재를 향해 연장되며, 파라볼릭 형상을 포함하는 제2 면을 포함하고,
    상기 반사부재의 하면은 상기 더미전극과 상기 내측면 사이에서 상기 보호 소자 상에 배치되는 제1 리세스를 포함하는 반도체 소자 패키지.
  2. 제1항에 있어서,
    상기 반사부재의 외측면의 수평 단면은 육각형을 포함하는 반도체 소자 패키지.
  3. 제1항에 있어서,
    상기 기판의 수평 단면은 육각형을 포함하는 반도체 소자 패키지.
  4. 제1항에 있어서,
    상기 투광부재는,
    상기 반사부재 상에 배치되는 판부;
    상기 판부 상에 배치되는 제1 렌즈부; 및
    상기 판부의 하부에 배치되는 제2 렌즈부를 포함하고,
    상기 판부는 상기 반사부재가 배치되는 제1 단차부를 포함하고,
    상기 제1 렌즈부 및 상기 제2 렌즈부의 최대 직경은 상기 캐비티의 최대 직경보다 작은 반도체 소자 패키지.
  5. 제1항에 있어서,
    상기 전극은,
    상기 기판 상에 배치되며, 상기 반도체 소자 및 상기 보호 소자가 배치되는 제1 전극; 및
    상기 기판 상에 배치되는 제2 전극을 포함하고,
    상기 반도체 소자를 상기 제2 전극과 전기적으로 연결하는 제1 와이어; 및
    상기 보호 소자를 상기 제2 전극과 전기적으로 연결하는 제2 와이어를 포함하고,
    상기 제2 전극은 상기 제1 전극에 대하여 상기 기판의 상면과 같은 높이에서 평행한 제1 방향으로 이격하여 배치되고,
    상기 제2 전극은 상기 제1 방향으로 상기 반도체 소자와 중첩되고,
    상기 보호 소자는 상기 제1 방향과 수직한 제2 방향으로 상기 반도체 소자와 어긋나게 배치되고,
    상기 제1 전극은 상기 반도체 소자와 상기 보호 소자 사이에 배치되는 홈을 포함하는 반도체 소자 패키지.
  6. 제5항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 제1 리세스와 상하 방향으로 중첩되고,
    상기 제1 리세스의 측면은 상기 제1 전극 및 상기 제2 전극과 이격하여 배치되는 반도체 소자 패키지.
  7. 제5항에 있어서,
    상기 제1 리세스의 상면은 상기 보호 소자와 상기 제2 와이어 상에 배치되는 서브 리세스를 포함하고,
    상기 기판의 상면에서부터 상기 서브 리세스의 상면까지의 높이는 상기 기판의 상면에서부터 상기 제1 리세스의 상면까지의 높이보다 큰 반도체 소자 패키지.
  8. 제5항에 있어서,
    상기 기판의 하부에 배치되는 제1 패드 및 제2 패드;
    상기 기판을 관통하여 상기 제1 전극과 상기 제1 패드를 연결하는 제1 관통전극; 및
    상기 기판을 관통하여 상기 제2 전극과 상기 제2 패드를 연결하는 제2 관통전극을 포함하고,
    상기 제1 패드와 상기 제2 패드는 상기 반사부재의 상기 제2 방향으로의 중심선을 기준으로 대칭적으로 배치되고,
    상기 반사부재의 하면은 상기 제1 리세스와 마주보게 배치되는 제2 리세스를 포함하고,
    상기 제1 전극, 상기 제1 관통전극 및 상기 제1 패드는 상기 제2 리세스와 상하 방향으로 중첩되는 반도체 소자 패키지.
  9. 제1항에 있어서,
    상기 반사부재의 하면은 상기 더미전극의 내측에 배치되어 상기 더미전극에 의해 고정되는 돌출부를 포함하는 반도체 소자 패키지.
  10. 회로기판; 및
    상기 회로기판 상에 배치되는 복수의 반도체 소자 패키지를 포함하고,
    상기 반도체 소자 패키지는,
    기판;
    상기 기판 상에 배치되는 전극;
    상기 전극 상에 배치되는 반도체 소자 및 보호 소자;
    상기 기판 상에 배치되며, 상기 기판의 가장자리를 따라 상기 전극과 이격하여 배치되는 더미전극;
    상기 더미전극 상에 배치되며, 외측면, 상기 반도체 소자를 둘러싸며 캐비티를 구성하는 내측면, 및 상기 기판과 마주보는 하면을 포함하는 반사부재; 및
    상기 반사부재 상에 배치되어 상기 캐비티를 덮는 투광부재를 포함하고,
    상기 내측면은,
    상기 기판에 인접하는 제1 면; 및
    상기 제1 면으로부터 상기 투광부재를 향해 연장되며, 파라볼릭 형상을 포함하는 제2 면을 포함하고,
    상기 반사부재의 하면은 상기 더미전극과 상기 내측면 사이에서 상기 보호 소자 상에 배치되는 제1 리세스를 포함하는 광조사장치.
KR1020180060495A 2018-05-28 2018-05-28 반도체 소자 패키지 및 이를 포함하는 광조사장치 KR102546556B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180060495A KR102546556B1 (ko) 2018-05-28 2018-05-28 반도체 소자 패키지 및 이를 포함하는 광조사장치
PCT/KR2019/005126 WO2019231115A1 (ko) 2018-05-28 2019-04-29 반도체 소자 패키지 및 이를 포함하는 광조사장치
US17/057,497 US12021167B2 (en) 2018-05-28 2019-04-29 Semiconductor device package and light irradiation device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060495A KR102546556B1 (ko) 2018-05-28 2018-05-28 반도체 소자 패키지 및 이를 포함하는 광조사장치

Publications (2)

Publication Number Publication Date
KR20190135254A KR20190135254A (ko) 2019-12-06
KR102546556B1 true KR102546556B1 (ko) 2023-06-22

Family

ID=68698606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060495A KR102546556B1 (ko) 2018-05-28 2018-05-28 반도체 소자 패키지 및 이를 포함하는 광조사장치

Country Status (3)

Country Link
US (1) US12021167B2 (ko)
KR (1) KR102546556B1 (ko)
WO (1) WO2019231115A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102472710B1 (ko) * 2018-06-05 2022-11-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
WO2021168596A1 (zh) * 2020-02-24 2021-09-02 张胜翔 一种手扶梯扶手紫外线灭菌模组
CN113675319B (zh) * 2021-08-05 2023-03-28 华引芯（武汉）科技有限公司 紫外半导体封装结构、封装器件及制备方法
CN114203888B (zh) * 2021-11-01 2024-02-20 佛山中科产业技术研究院 一种紫外led封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049854A1 (ja) 2010-10-14 2012-04-19 パナソニック株式会社 発光装置及びこれを用いた面光源装置
JP2014049440A (ja) 2012-08-30 2014-03-17 Lg Innotek Co Ltd 光学レンズ、発光素子、及びこれを備えた照明装置
JP2014241456A (ja) 2014-10-01 2014-12-25 日亜化学工業株式会社 発光装置
WO2016103547A1 (ja) 2014-12-26 2016-06-30 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2017135148A (ja) 2016-01-25 2017-08-03 スタンレー電気株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1146572A3 (en) * 2000-03-14 2005-03-23 Toyoda Gosei Co., Ltd. Light source device
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP4747726B2 (ja) 2004-09-09 2011-08-17 豊田合成株式会社 発光装置
KR100798433B1 (ko) * 2006-07-06 2008-01-28 (주)싸이럭스 발광소자
KR100817060B1 (ko) * 2006-09-22 2008-03-27 삼성전자주식회사 카메라 모듈 및 그 제조 방법
KR101041018B1 (ko) * 2008-11-21 2011-06-16 고견채 반사갓과 램프 일체형 엘이디 램프
NL1036360C2 (nl) * 2008-12-23 2010-06-24 Anteryon B V Optische eenheid.
KR101789825B1 (ko) 2011-04-20 2017-11-20 엘지이노텍 주식회사 자외선 발광 다이오드를 이용한 발광소자 패키지
KR101557402B1 (ko) * 2014-10-20 2015-10-08 주식회사 루멘스 발광 소자 패키지 및 백라이트 유닛
KR102486032B1 (ko) * 2015-11-04 2023-01-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 이를 구비한 조명 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012049854A1 (ja) 2010-10-14 2012-04-19 パナソニック株式会社 発光装置及びこれを用いた面光源装置
JP2014049440A (ja) 2012-08-30 2014-03-17 Lg Innotek Co Ltd 光学レンズ、発光素子、及びこれを備えた照明装置
JP2014241456A (ja) 2014-10-01 2014-12-25 日亜化学工業株式会社 発光装置
WO2016103547A1 (ja) 2014-12-26 2016-06-30 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
JP2017135148A (ja) 2016-01-25 2017-08-03 スタンレー電気株式会社 半導体装置

Also Published As

Publication number Publication date
US20210210655A1 (en) 2021-07-08
KR20190135254A (ko) 2019-12-06
US12021167B2 (en) 2024-06-25
WO2019231115A1 (ko) 2019-12-05

Similar Documents

Publication Publication Date Title
US10998479B2 (en) Light emitting diode
US10270007B2 (en) Light emitting diode, method for manufacturing the same, and light emitting device module having the same
US10290789B2 (en) Light emitting device, manufacturing method for the light emitting device, and lighting module having the light emitting device
KR102546556B1 (ko) 반도체 소자 패키지 및 이를 포함하는 광조사장치
US10249798B2 (en) Light emitting device
US9728698B2 (en) Light emitting device package having improved heat dissipation efficiency
US20170148968A1 (en) Light emitting diode and light emitting device including the same
US20060049335A1 (en) Solid state device and light-emitting element
KR102437770B1 (ko) 발광소자 패키지 및 광원 장치
KR102432214B1 (ko) 발광소자 패키지
KR20160015685A (ko) 보호 소자를 포함하는 발광 다이오드 칩 및 이를 포함하는 발광 장치
KR102432024B1 (ko) 발광소자 패키지 및 광원 장치
KR101403632B1 (ko) 반도체 발광소자
KR102528014B1 (ko) 발광소자 패키지 및 조명 장치
US10811566B2 (en) Light emitting device, method for producing light emitting device, and light emitting module
US20210183836A1 (en) Semiconductor element package and light-emitting device comprising same
KR20170109440A (ko) 발광 소자 패키지 및 이를 포함하는 광원 어레이
KR102455086B1 (ko) 발광소자 패키지 및 광원장치
US10672954B2 (en) Light emitting device package
KR102271173B1 (ko) 반도체 소자
CN110544703B (zh) 发光器件封装
KR102520094B1 (ko) 발광 소자 패키지
US20230327048A1 (en) Light-emitting device
KR20190065011A (ko) 발광소자 패키지
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant