KR102542723B1 - Ser 예측을 위한 시뮬레이션 방법 및 시스템 - Google Patents

Ser 예측을 위한 시뮬레이션 방법 및 시스템 Download PDF

Info

Publication number
KR102542723B1
KR102542723B1 KR1020160140943A KR20160140943A KR102542723B1 KR 102542723 B1 KR102542723 B1 KR 102542723B1 KR 1020160140943 A KR1020160140943 A KR 1020160140943A KR 20160140943 A KR20160140943 A KR 20160140943A KR 102542723 B1 KR102542723 B1 KR 102542723B1
Authority
KR
South Korea
Prior art keywords
simulation
module
information
charge
netlist
Prior art date
Application number
KR1020160140943A
Other languages
English (en)
Other versions
KR20180046105A (ko
Inventor
유딧 몽가
전종욱
켄 마치다
권의희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160140943A priority Critical patent/KR102542723B1/ko
Priority to US15/645,227 priority patent/US10783306B2/en
Priority to TW106123433A priority patent/TWI760347B/zh
Priority to CN201711033038.9A priority patent/CN108009310B/zh
Publication of KR20180046105A publication Critical patent/KR20180046105A/ko
Application granted granted Critical
Publication of KR102542723B1 publication Critical patent/KR102542723B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Ceramic Engineering (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Algebra (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

SER 예측을 위한 시뮬레이션 방법 및 시스템이 제공된다. 시뮬레이션 방법은 3차원 반도체 소자를 포함하는 반도체 회로의 레이아웃(layout) 및 넷리스트(netlist) 정보를 입력받고, 상기 레이아웃 및 넷리스트 정보에 기초하여 시뮬레이션 환경(simulation environment)을 생성하고, 상기 시뮬레이션 환경에 기초하여 입자 충돌 시뮬레이션을 수행하여 전하 축적 정보를 생성하고, 상기 전하 축적 정보로부터 집적된 전하량을 연산하는 것을 포함한다.

Description

SER 예측을 위한 시뮬레이션 방법 및 시스템{SIMULATION METHOD AND SYSTEM FOR PREDICTING SER}
본 발명은 SER(Soft Error Rate) 예측을 위한 시뮬레이션 방법 및 시스템 에 관한 것이다
소프트 에러(soft error), 특히 칩 레벨 소프트 에러(Chip-level soft error)는 입자(particle)가 칩(chip)에 충돌할 때 발생할 수 있다. 소프트 에러는 인해 방사성 방출(radioactive emission) 및 우주 선(cosmic ray)으로 인한 이온화(ionization)로 인한 데이터 손실을 일으킬 수 있다. 이와 같은 소프트 에러를 처리하기 위해서는 SER(Soft Error Rate)를 예측의 정확도를 높이는 것이 필요된다.
특히, 채널이 기존의 평면 반도체 소자(planar semiconductor device)와는 다른 3차원 구조를 따라 형성되는 3차원 반도체 소자(3D structure semiconductor device)에 적합한 SER 예측 기술이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, 3차원 반도체 소자에 대한 SER 예측의 정확도를 높이기 위한 입자 충돌 시뮬레이션 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 3차원 반도체 소자에 대한 SER 예측의 정확도를 높이기 위한 입자 충돌 시뮬레이션 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 시뮬레이션 방법은, 3차원 반도체 소자를 포함하는 반도체 회로의 레이아웃(layout) 및 넷리스트(netlist) 정보를 입력받고, 레이아웃 및 넷리스트 정보에 기초하여 시뮬레이션 환경(simulation environment)을 생성하고, 시뮬레이션 환경에 기초하여 입자 충돌 시뮬레이션을 수행하여 전하 축적 정보를 생성하고, 전하 축적 정보로부터 집적된 전하량을 연산하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 시뮬레이션 시스템은, 3차원 반도체 소자를 포함하는 반도체 회로의 레이아웃(layout) 및 넷리스트(netlist) 정보를 입력받고, 레이아웃 및 넷리스트 정보에 기초하여 시뮬레이션 환경(simulation environment)을 생성하는 전처리 모듈; 시뮬레이션 환경에 기초하여 입자 충돌 시뮬레이션을 수행하여 전하 축적 정보를 생성하는 입자 충돌 시뮬레이션 모듈; 및 전하 축적 정보로부터 집적된 전하량을 연산하는 전하 집적 시뮬레이션 모듈을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 시뮬레이션 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전처리 모듈을 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 입자 충돌 시뮬레이션 모듈을 설명하기 위한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 입자 충돌 시뮬레이션 모듈의 일 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 입자 충돌 시뮬레이션 모듈의 다른 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전하 집적 시뮬레이션 모듈을 설명하기 위한 블록도이다.
도 7은 도 6의 전하 집적 시뮬레이션 모듈이 연산하는 전하량을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 SPICE 모듈을 설명하기 위한 블록도이다.
도 9는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전하 집적 시뮬레이션 모듈의 다른 동작을 설명하기 위한 도면이다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 시뮬레이션 환경에 대한 다른 실시예를 설명하기 위한 도면이다.
이하에서 사용되는 사용되는 '부' 또는 '모듈'이라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '부' 또는 '모듈'은 어떤 역할들을 수행한다. 그렇지만 '부' 또는 '모듈'은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '부' 또는 '모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '부' 또는 '모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함할 수 있다. 구성요소들과 '부' 또는 '모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '부' 또는 '모듈'들로 결합되거나 추가적인 구성요소들과 '부' 또는 '모듈'들로 더 분리될 수 있다.
도 1은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 시뮬레이션 시스템(1)은 전처리 모듈(100), 입자 충돌 시뮬레이션 모듈(200) 및 전하 집적 시뮬레이션 모듈(300)을 포함한다. 본 발명의 몇몇의 실시예에서, 시뮬레이션 시스템(1)은 SPICE 모듈(400)을 더 포함할 수 있다.
전처리 모듈(100)은 3차원 반도체 소자를 포함하는 반도체 회로의 레이아웃(layout) 및 넷리스트(netlist) 정보를 입력받고, 레이아웃 및 넷리스트 정보에 기초하여 시뮬레이션 환경(simulation environment)을 생성한다.
구체적으로, 전처리 모듈(100)은 레이아웃 및 넷리스트 정보에 기초하여 전하량을 측정하기 위한 센서티브 노드(sensitive node) 또는 센서티브 영역(sensitive region)의 위치를 검출하고, 입자 충돌 시뮬레이션을 위해 필요한 3차원 시뮬레이션 환경을 생성한다.
여기서 시뮬레이션 환경은 FEOL(Front-End-Of-Line) 레이어 정보, MOL(Middle-Of-Line) 레이어 정보 및 BEOL(Back-End-Of-Line) 레이어 정보 중 적어도 하나를 포함하며, 후술할 몬테 카를로(Monte-Carlo) 시뮬레이션 기법을 적용하기 위해 이용될 수 있다.
본 발명의 몇몇의 실시예에서, 3차원 반도체 소자는, 핀펫(FinFET) 반도체 소자, 나노 와이어(nanowire) 반도체 소자, 나노 시트(nanosheet) 반도체 소자 등을 포함하나, 본 발명의 범위가 이에 한정되는 것은 아니다.
입자 충돌 시뮬레이션 모듈(200)은 전처리 모듈(100)에서 생성된 시뮬레이션 환경에 기초하여 입자 충돌 시뮬레이션을 수행하여 전하 축적 정보를 생성한다.
구체적으로, 입자 충돌 시뮬레이션 모듈(200)은 알파 입자(alpha particle), 중성자(neutron)와 같은 입자들을 생성하고, 그 초기 위치 및 속도 등을 설정한 후, 3차원 반도체 소자에 상기 입자들을 충돌시키는 시뮬레이션을 수행한다. 입자 충돌 시뮬레이션 모듈(200)은 특히 전처리 모듈(100)에서 검출한 센서티브 노드 또는 센서티브 영역에 대해 입자 충돌 시뮬레이션을 수행한다.
본 발명의 몇몇의 실시예에서, 입자 충돌 시뮬레이션 모듈(200)은 입자 충돌 시뮬레이션을 위해 몬테 카를로(Monte-Carlo) 시뮬레이션 기법을 이용하지만, 본 발명의 범위가 이에 한정되는 것은 아니다.
입자 충돌 시뮬레이션 모듈(200)은 입자 충돌 시뮬레이션을 수행한 결과를 이용하여 입자 충돌 후 에너지 분포를 연산하고, 이를 전하 집적 시뮬레이션 모듈(300)에 전하 축적 정보로서 제공한다.
전하 집적 시뮬레이션 모듈(300)은 입자 충돌 시뮬레이션 모듈(300)로부터 생성된 전하 축적 정보로부터 집적된 전하량을 연산한다. 전하 집적 시뮬레이션 모듈(300)은 특히 전처리 모듈(100)에서 검출한 센서티브 노드 또는 센서티브 영역에 대해 집적된 전하량을 연산한다.
구체적으로, 전하 집적 시뮬레이션 모듈(300)은 3차원 반도체 소자에 특화된 모델링 프레임워크를 이용하여 전하 집적 분포를 모델링한 후, 이로부터 집적된 전하량을 연산한다.
SPICE(Simulation Program Integrated Circuit Emphasis) 모듈(400)은 레이아웃 및 넷리스트 정보와 시뮬레이션 환경을 입력받아 SPICE 시뮬레이션을 수행하여 FIT(Failure-In-Time)을 예측한다.
본 발명의 몇몇의 실시예에서, SPICE 모듈(400)은 SPICE 시뮬레이션을 수행한 SER 예측 결과를 FIT 외에도, 예컨대 MTBF(Mean Time Between Failures) 등과 같은 다양한 표현으로 제공할 수 있다.
본 발명의 다양한 실시예에 따르면, 3차원 반도체 소자에 대한 SER 예측의 정확도를 높일 수 있고, 이에 따라 방사성 방출 및 우주 선으로 인해 발생하는 소프트 에러로 인한 데이터 손실을 줄일 수 있다.
도 2는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전처리 모듈을 설명하기 위한 블록도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 시뮬레이션 시스템(1)의 전처리 모듈(100)은 회로 분석 모듈(110), 센서티브 노드 검출 모듈(120), 센서티브 영역 검출 모듈(130) 및 시뮬레이션 환경 생성 모듈(140)을 포함한다.
회로 분석 모듈(110)은 레이아웃 및 넷리스트 정보(10)를 입력받고, 이로부터 3차원 반도체 소자를 포함하는 반도체 회로를 분석한다.
예를 들어, 회로 분석 모듈(110)은 반도체 회로의 입력단, 출력단, 전원 공급 노드, 접지 노드와 같은 회로의 구성 요소 및 그 연결 관계에 관한 분석을 수행할 수 있다.
회로 분석 모듈(110)은 이외에도 공유 디퓨전(shared diffusion), 3차원 반도체 소자의 타입, 3차원 구조물에 관한 정보, 디퓨전의 위치 등과 같은 반도체 회로에 대한 다양한 정보를 분석할 수 있다.
센서티브 노드 검출 모듈(120)은 레이아웃 및 넷리스트 정보(10)로부터 전하량을 측정하기 위한 대상 노드에 해당하는 센서티브 노드를 검출한다.
센서티브 노드는 반도체 회로에 따라 결정될 수 있다. 예를 들어, 반도체 회로가 SRAM(Static Random Access Memory)에 해당하는 경우, 센서티브 노드 검출 모듈(120)은 전원 또는 접지에 접속되지 않는 노드를 센서티브 노드로 결정할 수 있다.
다른 예로서, 반도체 회로가 마스터/슬레이브 플립 플롭에 해당하는 경우, 센서티브 노드 검출 모듈(120)은 입력부, 클럭, 출력부, 내부 노드 등의 다양한 상태(status)들 사이의 상호 상관(cross correlation)을 고려하여 센서티브 노드를 결정할 수도 있다.
또 다른 예로서, 반도체 회로가 순차 회로(sequential circuit)에 해당하는 경우, 센서티브 노드 검출 모듈(120)은 전원 또는 접지에 접속되지 않는 노드를 센서티브 노드로 결정하거나, 클럭 경로(clocking path) 상에 있는 노드를 센서티브 노드로 결정할 수도 있다.
그러나 본 발명의 범위는 이와 같은 예들에 한정되지 않으며, 센서티브 노드 검출 모듈(120)은 레이아웃 및 넷리스트 정보(10)에 기초하여 반도체 회로의 유형 또는 기능에 따라 적절히 센서티브 노드를 결정할 수 있다.
센서티브 영역 검출 모듈(130)은 레이아웃 및 넷리스트 정보(10)로부터 전하량을 측정하기 위한 대상 영역에 해당하는 센서티브 영역을 검출한다.
예를 들어, 핀펫 반도체 소자의 경우, 핀(Fin) 영역에 축적된 전하만이 드레인 노드에 의해 흡수되기 때문에, 센서티브 영역 검출 모듈(130)은 (예컨대, 핀/나노 와이어 등의 레이어 위치를 이용하여) 레이아웃 및 이온들의 방사 분포 프로파일(radial distribution profile)로부터 전하량을 측정하기 위한 영역을 근사적으로 설정한 센서티브 영역을 결정한다.
시뮬레이션 환경 생성 모듈(140)은 센서티브 노드 또는 센서티브 영역에 대해 입자 충돌 시뮬레이션을 수행하기 위해 필요한 3차원 시뮬레이션 환경(20)을 생성한다.
시뮬레이션 환경(20)은 FEOL 레이어 정보, MOL 레이어 정보 및 BEOL 레이어 정보 중 적어도 하나를 포함할 수 있다.
예를 들어, MOL 레이어 정보 또는 BEOL 레이어 정보는 ILD(Inter-Layer Dielectrics), 금속 라인, 비아(via), 컨택(contact) 등에 대한 구성 물질, 면적, 두께, 높이, 위치 등의 정보를 포함할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
한편, 예를 들어, FEOL 레이어 정보는 핀 영역, 나노 와이어 영역, 나노 시트 영역 또는 격리 영역에 대한 프로파일(예컨대, 형상, 두께, 높이 등)에 관한 정보를 포함할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이와 같은 정보들은 후술할 몬테 카를로(Monte-Carlo) 시뮬레이션 기법을 적용하기 위해 이용될 수 있다.
시뮬레이션 환경 생성 모듈(140)로부터 생성된 시뮬레이션 환경(20)은 입자 충돌 시뮬레이션 모듈(200)에 제공될 수 있다.
도 3은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 입자 충돌 시뮬레이션 모듈을 설명하기 위한 블록도이고, 도 4는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 입자 충돌 시뮬레이션 모듈의 일 동작을 설명하기 위한 도면이고, 도 5는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 입자 충돌 시뮬레이션 모듈의 다른 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 시뮬레이션 시스템(1)의 입자 충돌 시뮬레이션 모듈(200)은 입자 생성 모듈(210), 입자 충돌 모듈(220) 및 에너지 연산 모듈(230)을 포함한다.
입자 생성 모듈(210)은 입자 충돌 시뮬레이션을 위한 입자들을 생성한다. 구체적으로, 입자 생성 모듈(210)은 알파 입자 또는 중성자의 위치 및 속도를 설정하고, 그 초기 위치를 결정한다.
예를 들어, 입자 생성 모듈(210)은, 반도체 소자의 주변에 큰 볼륨(volume), 즉, 입자 방사 볼륨(particle emission volume)이 존재하는 것으로 가정하고, 랜덤하게 분포된 위치 및 속도 벡터를 갖는 다수의 입자들을 생성한다.
예를 들어, 시뮬레이션이 수행될 입자의 개수는 예컨대 하기 식 (1)에 의해 랜덤으로 결정될 수 있다:
Figure 112016104709721-pat00001
(1)
여기서 λ는 입자의 평균 개수이다.
본 발명의 몇몇의 실시예에서, 알파 입자의 경우, 위치(x, y) 및 속도 벡터(θ, φ)의 균일 랜덤 분포(uniform random distribution)를 따르도록 설정될 수 있다. 그리고 본 발명의 몇몇의 실시예에서, 중성자의 경우에는 반응물(예컨대, Mg, Al, He)이 랜덤하게 분포된 (x, y, z, θ, φ)를 따르도록 설정될 수 있다.
그런데 다수의 입자들 모두가 반도체 소자와 충돌하는 것은 아니다. 또한, 반도체 소자에 충돌하는 입자들 중 일부는 센서티브 노드 또는 센서티브 영역을 벗어난 곳에서 충돌을 일으킬 수 있다.
본 발명의 다양한 실시예에 따른 시뮬레이션 방법 및 시스템이 주요한 관심을 갖는 것은, 앞서 센서티브 노드 검출 모듈(120) 또는 센서티브 영역 검출 모듈(130)에 의해 결정된 센서티브 노드 또는 센서티브 영역에서 반도체 소자와 충돌하는 입자들이다. 이와 같은 입자들에 한해서, 후술하는 에너지 연산 모듈(230)이 충돌 후 에너지 분포를 연산하게 된다.
도 5를 함께 참조하면, 반도체 소자는 기판(700) 및 복수의 핀(F21 내지 F23, F31 내지 F33)을 포함하고, 복수의 핀(F21 내지 F23, F31 내지 F33) 사이에는 STI(Shallow Trench Isolation)가 형성될 수 있다. 한편 복수의 핀(F21 내지 F23)을 포함하는 반도체 소자와 복수의 핀(F31 내지 F33)을 포함하는 반도체 소자를 분리하기 위해 DTI(Deep Trench Isolation)가 형성될 수 있다.
여기서 전하량 측정 대상이 되는 센서티브 영역은 영역(A1)에서 STI에 해당하는 영역(A2)을 제외한 영역으로 설정될 수 있다. 또한, 센서티브 영역은 영역(B1)에서 STI에 해당하는 영역(B2) 및 DTI에 해당하는 영역(B3)을 제외한 영역으로 설정될 수 있다.
본 발명의 몇몇의 실시예에서, 입자 생성 모듈(210)은 쁘아송(Poisson) 분포를 따르는 입자들을 생성할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
입자 충돌 모듈(220)은 입자 생성 모듈(210)에서 생성된 알파 입자 또는 중성자를 3차원 반도체 소자에 충돌시킨다.
도 4를 함께 참조하면, 반도체 소자는 기판(600)과 절연막(610), 그리고 복수의 핀(F11, F12, F13)을 포함할 수 있다.
입자 충돌 모듈(220)에서 생성된 입자(P)는 임의의 위치(x, y, z)와 속도 벡터(θ, φ)를 가진 상태로 초기화되고, 반도체 소자의 핀(F13)에 충돌하는 것으로 시뮬레이션될 수 있다. 핀(F13)에 충돌한 입자(P)는 지점(S)를 통해 핀(F13)을 관통하여 지나갈 수 있다.
이와 같이 물질을 통과하는 입자에 대해서는, 예컨대 GEANT4(https://geant4.web.cern.ch)와 같은 툴킷을 이용하여 시뮬레이션을 수행할 수도 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
이후 에너지 연산 모듈(230)은 입자 충돌 모듈(220)에 의해 알파 입자 또는 중성자가 3차원 반도체 소자에 충돌한 후의 에너지 분포를 연산하여, 그 결과를 전하 축적 정보(30)로서 전하 집적 시뮬레이션 모듈(300)에 전달한다.
BEOL 레이어에서 손실된 입자의 에너지, 그리고 FEOL 레이어에서 축적된 에너지는 LET(Linear Energy Transfer) 모델을 이용하여 연산될 수 있다. 에너지 연산 모듈(230)은 여러 가지 입자 또는 물질에 대해 서로 다른 파라미터들을 이용하는, 하기 식 (2)와 같은 위치-의존적 LET 모델을 이용한다:
Figure 112016104709721-pat00002
(2)
BEOL 레이어에서 손실된 입자의 에너지는 FEOL 레이어에서의 초기 에너지를 연산하기 위해 이용될 수 있다. 입자의 위치 및 속도 벡터가 랜덤하게 분포하기 때문에, FEOL 레이어와 충돌하는 입자의 에너지 역시 랜덤하게 분포한다.
도 6은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전하 집적 시뮬레이션 모듈을 설명하기 위한 블록도이고, 도 7은 도 6의 전하 집적 시뮬레이션 모듈이 연산하는 전하량을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 시뮬레이션 시스템(1)의 전하 집적 시뮬레이션 모듈(300)은 축적 전하량 연산 모듈(310), 소오스 전하량 연산 모듈(320) 및 집적 전하량 연산 모듈(330)을 포함한다.
축적 전하량 연산 모듈(310)은 입자 충돌 시뮬레이션 모듈(200)로부터 제공 받은 전하 축적 정보(30)로부터, 반도체 회로 중 센서티브 노드(드레인 노드)에 대한 제1 축적 전하량(Qdep)을 연산한다.
제1 축적 전하량(Qdep)은 하기 식 (3)에 의해 연산될 수 있다:
Figure 112016104709721-pat00003
(3)
여기서 λ는 정규화 상수(normalization constant)이고, Ep는 e-h 쌍(예컨대 3.6 eV)을 생성하기 위해 필요한 에너지이고, q는 기초 전하(elementary charge)이고, LET는 선형 에너지 전달이고, zo는 핀 영역에서 입자가 이동한 거리이고, R(x, y)는 e-h 쌍의 방사 분포(radial distribution)이다. R(x, y)는 예컨대 GEANT4(https://geant4.web.cern.ch)와 같은 툴킷을 이용하여 근사될 수 있다.
제1 축적 전하량(Qdep)은 핀 영역, 나노 와이어 영역 또는 나노 시트 영역에 축적된 총 전하량이다. 앞서 언급한 바와 같이, 본 발명의 다양한 실시예에 따른 시뮬레이션 방법 및 시스템은 STI, DTI와 같은 영역에 대해서는 전하량 연산을 하지 않고, 핀 영역, 나노 와이어 영역 또는 나노 시트 영역에 대해서만 전하량을 연산한다.
다음으로 소오스 전하량 연산 모듈(320)은 입자 충돌 시뮬레이션 모듈(200)로부터 제공 받은 전하 축적 정보(30)로부터, 반도체 회로 중 소오스 노드에 대한 제2 축적 전하량(Qsource)을 연산한다.
제2 축적 전하량(Qsource)은 하기 식 (4)에 의해 연산될 수 있다:
Figure 112016104709721-pat00004
(4)
이후 집적 전하량 연산 모듈(330)은 제1 축적 전하량(Qdep) 및 제2 축적 전하량(Qsource)으로부터, 예컨대 하기 식 (5)에 의해 총 집적된 전하량(Qcoll)을 연산한다:
Figure 112016104709721-pat00005
(5)
도 7을 함께 참조하면, 제1 축적 전하량(Qdep)은 도 7의 원통(840)으로 표시한 영역의 전하량에 해당하고, 제2 축적 전하량(Qsource)은 그 중 소오스(810)에 대해 축적된(deposited) 전하량에 해당한다. 상기 식 (5)에 의해 연산된 총 집적된 전하량(Qcoll)은 드레인(830)에 대해 집적된(collected) 전하량에 해당한다.
이와 같은 총 집적된 전하량(Qcoll)은 앞서 설명한 시뮬레이션 환경을 더욱 정교하게 설정함으로써 그 연산의 정확도를 높일 수 있다. 예를 들어, 시뮬레이션 환경 모듈(140)이 핀의 두께, 높이, 형상, 피치(pitch), 채널의 길이, 소오스 및 드레인의 너비, 격리 영역(예컨대, STI, DTI 등)의 분포를 고려하여 더욱 정교한 시뮬레이션 환경을 생성할수록, 총 집적된 전하량(Qcoll)의 연산 정확도가 상승할 수 있다.
도 8은 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 SPICE 모듈을 설명하기 위한 블록도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 시뮬레이션 시스템(1)의 SPICE 모듈(400)은 SPICE 넷리스트 생성 모듈(410), 이온화 전류 제공 모듈(420) 및 SPICE 시뮬레이션 모듈(430)을 포함한다.
SPICE 넷리스트 생성 모듈(410)은 레이아웃 및 넷리스트 정보(10) 및 시뮬레이션 환경(20)을 입력받아 SPICE 넷리스트를 생성한다.
이온화 전류 제공 모듈(420)은 SPICE 시뮬레이션 모듈(430)에 이온화 전류 정보를 제공하고, SPICE 시뮬레이션 모듈(430)은 SPICE 넷리스트와 상기 이온화 전류 정보에 기초하여 SPICE 시뮬레이션을 수행하여 FIT(Failure-In-Time)을 예측한다.
도 9는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전하 집적 시뮬레이션 모듈의 다른 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 반도체 소자는 기판(900) 및 복수의 핀(F21 내지 F23, F31 내지 F33)을 포함하고, 복수의 핀(F21 내지 F23, F31 내지 F33) 사이에는 STI가 형성될 수 있다. 한편 복수의 핀(F21 내지 F23)을 포함하는 반도체 소자와 복수의 핀(F31 내지 F33)을 포함하는 반도체 소자를 분리하기 위해 DTI가 형성될 수 있다.
여기서 핀(F22)을 포함하는 센서티브 노드를 제1 센서티브 노드(N1)라 하고, 핀(F32)을 포함하는 센서티브 노드를 제2 센서티브 노드(N2)라 하고, 입자 충돌 모듈(220)에서 생성된 하나의 입자(P)가 제1 센서티브 노드(N1)와 제2 센서티브 노드(N2)를 관통하는 경우가 있을 수 있다.
이 경우, 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전하 집적 시뮬레이션 모듈(300)은 식 (5)를 이용하여 총 집적된 전하량과, 각각의 센서티브 노드(N1, N2)에 대한 전류를 연산한다.
이와 같은 경우, SPICE 모듈(400)은 상기 연산된 전류 정보를 이용하여, 즉, 각각의 센서티브 노드(N1, N2)에 대한 복수의 전류 원(current source)을 이용하여 SPICE 시뮬레이션을 수행할 수 있다.
도 10a 내지 도 10d는 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 시뮬레이션 환경에 대한 다른 실시예를 설명하기 위한 도면이다.
도 10a를 참조하면, 본 발명의 일 실시예에 따른 시뮬레이션 시스템은 SER에 대해 변동성(variability)을 반영할 수 있다.
구체적으로, 본 발명의 일 실시예에 따른 시뮬레이션 시스템의 전처리 모듈(100)은 반도체 제조 공정 상의 변동성을 사용자로부터 제공받아 이를 시뮬레이션에 반영하기 위한 복수의 시뮬레이션 환경(20a, 20b)을 생성할 수 있다.
본 발명의 몇몇의 실시예에서, 반도체 제조 공정 상의 변동성은 공정 파라미터(5)로서 수치화되어 제공될 수 있다. 전처리 모듈(100), 구체적으로 시뮬레이션 환경 생성 모듈(140)은 센서티브 노드 또는 센서티브 영역에 대해 입자 충돌 시뮬레이션을 수행하기 위해 필요한 3차원 시뮬레이션 환경(20)을 생성한 후, 예컨대 사용자로부터 제공 받은 공정 파라미터(5)를 반영한 제1 시뮬레이션 환경(20a) 및 제2 시뮬레이션 환경(20b)을 생성할 수 있다.
본 발명의 몇몇의 실시예에서, 공정 파라미터(5)는 본 발명의 범위에 제한되지 않는 분포를 가질 수 있고, 제1 시뮬레이션 환경(20a)은 상기 분포 중 제1 값을 갖는 제1 공정 파라미터를 반영한 것으로 생성되고, 제2 시뮬레이션 환경(20b)은 상기 분포 중 제1 값과 다른 제2 값을 갖는 제2 공정 파라미터를 반영한 것으로 생성될 수 있다.
도 10b 내지 10d를 참조하면, 만일 사용자로부터 핀의 두께에 대한 공정 변동 값으로 ±3σ를 제공받았다고 가정하자. 이 경우 본 발명의 일 실시예에 따른 시뮬레이션 시스템은 자동적으로(automatically) 서로 다른 핀의 두께를 갖는 시뮬레이션 환경을 복수 개 생성할 수 있다. 예를 들어, 이 경우 본 발명의 일 실시예에 따른 시뮬레이션 시스템은 도 10b의 핀의 두께(TFIN - 3σ)를 반영한 제1 시뮬레이션 환경과, 도 10c의 핀의 두께(TFIN)를 반영한 제2 시뮬레이션 환경과, 도 10d의 핀의 두께(TFIN + 3σ)를 반영한 제3 시뮬레이션 환경을 생성할 수 있다. 이후 본 발명의 일 실시예에 따른 시뮬레이션 시스템은 상기 제1 내지 제3 시뮬레이션 환경을 이용하여, 평균 시뮬레이션 또는 최악의 경우(worst case) 시뮬레이션 등 더 심층적이고 다양한 시뮬레이션을 수행할 수 있다.
지금까지 설명한 본 발명의 다양한 실시예들에 따르면, 3차원 반도체 소자에 대한 SER 예측의 정확도를 높일 수 있고, 이에 따라 방사성 방출 및 우주 선으로 인해 발생하는 소프트 에러로 인한 데이터 손실을 줄일 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 시뮬레이션 시스템 10: 레이아웃 및 넷리스트 정보
20: 시뮬레이션 환경 30: 전하 축적 정보
40: 전하 분포 정보 50: FIT 예측 정보
100: 전처리 모듈 110: 회로 분석 모듈
120: 센서티브 노드 검출 모듈 130: 센서티브 영역 검출 모듈
140: 시뮬레이션 환경 생성 모듈 200: 입자 충돌 시뮬레이션 모듈
210: 입자 생성 모듈 220: 입자 충돌 모듈
230: 에너지 연산 모듈 300: 전하 집적 시뮬레이션 모듈
310: 축적 전하량 연산 모듈 320: 소오스 전하량 연산 모듈
330: 집적 전하량 연산 모듈 400: SPICE 모듈
410: SPICE 넷리스트 생성 모듈 420: 이온화 전류 제공 모듈
430: SPICE 시뮬레이션 모듈

Claims (20)

  1. 3차원 반도체 소자에 대한 시뮬레이션 시스템의 시뮬레이션 방법에 있어서,
    상기 3차원 반도체 소자를 포함하는 반도체 회로의 레이아웃(layout) 및 넷리스트(netlist) 정보를 입력받고,
    상기 레이아웃 및 넷리스트 정보에 기초하여 시뮬레이션 환경(simulation environment)을 생성하고,
    상기 시뮬레이션 환경에 기초하여 입자 충돌 시뮬레이션을 수행하여 전하 축적 정보를 생성하고,
    상기 레이아웃 및 넷리스트 정보로부터 전하량을 측정하기 위한 센서티브 노드(sensitive node) 또는 센서티브 영역(sensitive region)을 검출하고,
    상기 전하 축적 정보에 기초하여 상기 센서티브 노드 또는 상기 센서티브 영역에 관련된 집적된 전하량을 연산하고,
    상기 집적된 전하량에 기초하여 상기 반도체 회로를 생성하는 것을 포함하며,
    상기 센서티브 노드는 전원 또는 접지에 접속되지 않은 노드인, 시뮬레이션 방법.
  2. 제1항에 있어서,
    상기 집적된 전하량을 연산하는 것은 상기 센서티브 노드(sensitive node)의 전하량을 측정하는 것을 포함하는 시뮬레이션 방법.
  3. 제1항에 있어서,
    상기 집적된 전하량을 연산하는 것은 상기 센서티브 영역(sensitive region)의 전하량을 측정하는 것을 포함하는 시뮬레이션 방법.
  4. 제1항에 있어서,
    상기 시뮬레이션 환경은 FEOL(Front-End-Of-Line) 레이어 정보, MOL(Middle-Of-Line) 레이어 정보 및 BEOL(Back-End-Of-Line) 레이어 정보 중 적어도 하나를 포함하는 시뮬레이션 방법.
  5. 제1항에 있어서,
    상기 시뮬레이션 환경은 제1 시뮬레이션 환경 및 제2 시뮬레이션 환경을 포함하고,
    상기 제1 시뮬레이션 환경은 제1 값을 갖는 공정 파라미터를 반영하고,
    상기 제2 시뮬레이션 환경은 상기 제1 값과 다른 제2 값을 갖는 상기 공정 파라미터를 반영하는 시뮬레이션 방법.
  6. 제1항에 있어서,
    상기 입자 충돌 시뮬레이션을 수행하는 것은,
    몬테 카를로(Monte-Carlo) 시뮬레이션 기법을 이용하여 수행되는 시뮬레이션 방법.
  7. 제1항에 있어서,
    상기 입자 충돌 시뮬레이션을 수행하는 것은,
    쁘아송(Poisson) 분포를 따르는 알파 입자(alpha particle) 또는 중성자(neutron)의 위치 및 속도를 설정하고, 그 초기 위치를 결정하는 것을 포함하는 시뮬레이션 방법.
  8. 제7항에 있어서,
    상기 입자 충돌 시뮬레이션을 수행하는 것은,
    상기 알파 입자 또는 중성자를 상기 3차원 반도체 소자에 충돌시키고,
    충돌 후 에너지 분포를 연산하는 것을 포함하는 시뮬레이션 방법.
  9. 제1항에 있어서,
    상기 집적된 전하량를 연산하는 것은,
    상기 전하 축적 정보로부터 상기 반도체 회로 중 드레인 노드에 대한 제1 축적 전하량을 연산하고,
    상기 전하 축적 정보로부터 상기 반도체 회로 중 소오스 노드에 대한 제2 축적 전하량을 연산하고,
    상기 제1 축적 전하량 및 상기 제2 축적 전하량으로부터 상기 집적된 전하량을 연산하는 것을 포함하는 시뮬레이션 방법.
  10. 제1항에 있어서,
    상기 레이아웃 및 넷리스트 정보와 상기 시뮬레이션 환경을 입력받고,
    SPICE(Simulation Program Integrated Circuit Emphasis) 넷리스트를 생성하고,
    이온화 전류 정보를 제공받고,
    상기 SPICE 넷리스트와 상기 이온화 전류 정보에 기초하여 SPICE 시뮬레이션을 수행하여 FIT(Failure-In-Time)을 예측하는 것을 더 포함하는 시뮬레이션 방법.
  11. 3차원 반도체 소자를 포함하는 반도체 회로의 레이아웃(layout) 및 넷리스트(netlist) 정보를 입력받고, 상기 레이아웃 및 넷리스트 정보에 기초하여 시뮬레이션 환경(simulation environment)을 생성하는 전처리 모듈;
    상기 시뮬레이션 환경에 기초하여 입자 충돌 시뮬레이션을 수행하여 전하 축적 정보를 생성하는 입자 충돌 시뮬레이션 모듈; 및
    상기 전하 축적 정보로부터 집적된 전하량을 연산하는 전하 집적 시뮬레이션 모듈을 포함하고,
    상기 전처리 모듈은,
    상기 레이아웃 및 넷리스트 정보로부터 전하량을 측정하기 위한 센서티브 노드(sensitive node)를 검출하는 센서티브 노드 검출 모듈을 포함하고,
    상기 센서티브 노드는 전원 또는 접지에 접속되지 않은 노드인 시뮬레이션 시스템.
  12. 삭제
  13. 제11항에 있어서,
    상기 전처리 모듈은,
    상기 레이아웃 및 넷리스트 정보로부터 전하량을 측정하기 위한 센서티브 영역(sensitive region)을 검출하는 것을 센서티브 영역 검출 모듈을 포함하는 시뮬레이션 시스템.
  14. 제11항에 있어서,
    상기 시뮬레이션 환경은 FEOL(Front-End-Of-Line) 레이어 정보, MOL(Middle-Of-Line) 레이어 정보 및 BEOL(Back-End-Of-Line) 레이어 정보 중 적어도 하나를 포함하는 시뮬레이션 시스템.
  15. 제11항에 있어서,
    상기 시뮬레이션 환경은 제1 시뮬레이션 환경 및 제2 시뮬레이션 환경을 포함하고,
    상기 제1 시뮬레이션 환경은 제1 값을 갖는 공정 파라미터를 반영하고,
    상기 제2 시뮬레이션 환경은 상기 제1 값과 다른 제2 값을 갖는 상기 공정 파라미터를 반영하는 시뮬레이션 시스템.
  16. 제11항에 있어서,
    상기 입자 충돌 시뮬레이션을 수행하는 것은,
    몬테 카를로(Monte-Carlo) 시뮬레이션 기법을 이용하여 수행되는 시뮬레이션 시스템.
  17. 제11항에 있어서,
    상기 입자 충돌 시뮬레이션 모듈은,
    쁘아송(Poisson) 분포를 따르는 알파 입자(alpha particle) 또는 중성자(neutron)의 위치 및 속도를 설정하고, 그 초기 위치를 결정하는 입자 생성 모듈을 포함하는 시뮬레이션 시스템.
  18. 제17항에 있어서,
    상기 입자 충돌 시뮬레이션 모듈은,
    상기 알파 입자 또는 중성자를 상기 3차원 반도체 소자에 충돌시키는 입자 충돌 모듈; 및
    충돌 후 에너지 분포를 연산하는 에너지 연산 모듈을 포함하는 시뮬레이션 시스템.
  19. 제11항에 있어서,
    상기 전하 집적 시뮬레이션 모듈은,
    상기 전하 축적 정보로부터 상기 반도체 회로 중 드레인 노드에 대한 제1 축적 전하량을 연산하는 축적 전하량 연산 모듈;
    상기 전하 축적 정보로부터 상기 반도체 회로 중 소오스 노드에 대한 제2 축적 전하량을 연산하는 소오스 전하량 연산 모듈; 및
    상기 제1 축적 전하량 및 상기 제2 축적 전하량으로부터 상기 집적된 전하량을 연산하는 집적 전하량 연산 모듈을 포함하는 시뮬레이션 시스템.
  20. 제11항에 있어서,
    상기 레이아웃 및 넷리스트 정보와 상기 시뮬레이션 환경을 입력받아 SPICE(Simulation Program Integrated Circuit Emphasis) 넷리스트를 생성하는 SPICE 넷리스트 생성 모듈;
    이온화 전류 정보를 제공받는 이온화 전류 제공 모듈; 및
    상기 SPICE 넷리스트와 상기 이온화 전류 정보에 기초하여 SPICE 시뮬레이션을 수행하여 FIT(Failure-In-Time)을 예측하는 SPICE 시뮬레이션 모듈을 포함하는 SPICE 모듈을 포함하는 시뮬레이션 시스템.
KR1020160140943A 2016-10-27 2016-10-27 Ser 예측을 위한 시뮬레이션 방법 및 시스템 KR102542723B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160140943A KR102542723B1 (ko) 2016-10-27 2016-10-27 Ser 예측을 위한 시뮬레이션 방법 및 시스템
US15/645,227 US10783306B2 (en) 2016-10-27 2017-07-10 Simulation methods and systems for predicting SER
TW106123433A TWI760347B (zh) 2016-10-27 2017-07-13 粒子撞擊模擬方法
CN201711033038.9A CN108009310B (zh) 2016-10-27 2017-10-26 粒子撞击模拟方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160140943A KR102542723B1 (ko) 2016-10-27 2016-10-27 Ser 예측을 위한 시뮬레이션 방법 및 시스템

Publications (2)

Publication Number Publication Date
KR20180046105A KR20180046105A (ko) 2018-05-08
KR102542723B1 true KR102542723B1 (ko) 2023-06-12

Family

ID=62022431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160140943A KR102542723B1 (ko) 2016-10-27 2016-10-27 Ser 예측을 위한 시뮬레이션 방법 및 시스템

Country Status (4)

Country Link
US (1) US10783306B2 (ko)
KR (1) KR102542723B1 (ko)
CN (1) CN108009310B (ko)
TW (1) TWI760347B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546213B2 (ja) * 2017-04-13 2019-07-17 ファナック株式会社 回路構成最適化装置及び機械学習装置
KR102580947B1 (ko) * 2018-06-29 2023-09-20 삼성전자주식회사 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법
CN111753488B (zh) * 2019-03-11 2024-05-14 江苏久创电气科技有限公司 基于入射粒子的线性能量转移分布估算触发器软错误率的方法
US11010532B2 (en) 2019-04-29 2021-05-18 Samsung Electronics Co., Ltd. Simulation method and system
US11573873B1 (en) * 2020-07-21 2023-02-07 Synopsys, Inc. Adaptive cell-aware test model for circuit diagnosis
US11593542B2 (en) * 2021-02-26 2023-02-28 Fermi Research Alliance, Llc Soft error-mitigating semiconductor design system and associated methods
US20230315953A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Using deep reinforcement learning for time constraint management at a manufacturing system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116361A1 (en) 2003-11-28 2005-06-02 Hironobu Fukui Metal oxide semiconductor (MOS) type semiconductor device and manufacturing method thereof
US20070226572A1 (en) 2005-11-07 2007-09-27 Ming Zhang Soft error rate analysis system
US20080077376A1 (en) * 2006-09-25 2008-03-27 Iroc Technologies Apparatus and method for the determination of SEU and SET disruptions in a circuit caused by ionizing particle strikes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4374792B2 (ja) 2001-03-19 2009-12-02 日本電気株式会社 宇宙線ソフトエラー率の計算方法
JP2004153152A (ja) 2002-10-31 2004-05-27 Nec Corp 宇宙線ソフトエラー率計算方法及び計算装置
US6914447B2 (en) 2003-04-23 2005-07-05 Texas Instruments Incorporated High activity, spatially distributed radiation source for accurately simulating semiconductor device radiation environments
JP2006013008A (ja) 2004-06-23 2006-01-12 Nec Corp ソフトエラー率計算方法及び計算装置
US7238547B2 (en) * 2005-04-04 2007-07-03 International Business Machines Corporation Packaging integrated circuits for accelerated detection of transient particle induced soft error rates
US7381635B2 (en) * 2005-07-18 2008-06-03 International Business Machines Corporation Method and structure for reduction of soft error rates in integrated circuits
US20070044003A1 (en) 2005-08-04 2007-02-22 Jack Doweck Method and apparatus of detecting and correcting soft error
US7644311B2 (en) * 2006-03-31 2010-01-05 Integrated Device Technology, Inc. Logic soft error rate prediction and improvement
US7499308B2 (en) 2007-03-21 2009-03-03 International Business Machines Corporation Programmable heavy-ion sensing device for accelerated DRAM soft error detection
US20080281572A1 (en) 2007-05-10 2008-11-13 Ruchir Puri Integrated circuit (ic) design method and method of analyzing radiation-induced single-event upsets in cmos logic designs
US8239801B2 (en) * 2008-12-31 2012-08-07 Lsi Corporation Architecturally independent noise sensitivity analysis of integrated circuits having a memory storage device and a noise sensitivity analyzer
DE102010040035A1 (de) * 2010-03-04 2011-09-08 Robert Bosch Gmbh Verbesserungen der Rückwärts-Analyse zur Bestimmung von Fehlermaskierungsfaktoren
JP5585221B2 (ja) 2010-06-08 2014-09-10 株式会社日立製作所 シミュレーション装置およびその方法
US8633109B2 (en) 2010-08-04 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Soft error rate (SER) reduction in advanced silicon processes
US8639992B2 (en) 2011-05-16 2014-01-28 GlobalFoundries, Inc. Soft error rate detector
US8949101B2 (en) * 2011-10-12 2015-02-03 International Business Machines Corporation Hardware execution driven application level derating calculation for soft error rate analysis
US8582352B2 (en) * 2011-12-06 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for FinFET SRAM cells
CN103729503B (zh) * 2013-12-23 2017-03-15 中国空间技术研究院 一种基于复合敏感体积模型的器件在轨单粒子翻转率预示方法
CN104778324A (zh) * 2015-04-16 2015-07-15 合肥工业大学 一种延缓老化并容忍软错误的集成电路选择性加固方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116361A1 (en) 2003-11-28 2005-06-02 Hironobu Fukui Metal oxide semiconductor (MOS) type semiconductor device and manufacturing method thereof
US20070226572A1 (en) 2005-11-07 2007-09-27 Ming Zhang Soft error rate analysis system
US20080077376A1 (en) * 2006-09-25 2008-03-27 Iroc Technologies Apparatus and method for the determination of SEU and SET disruptions in a circuit caused by ionizing particle strikes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kiamehr et al. Radiation-Induced Soft Error Analysis of SRAMs in SOI FinFET Technology: A Device to Circuit Approach. Proceedings of the 51st Annual Design Automation Conference, 1-6 page, 2014.06.*

Also Published As

Publication number Publication date
CN108009310B (zh) 2023-08-25
TW201816640A (zh) 2018-05-01
US10783306B2 (en) 2020-09-22
CN108009310A (zh) 2018-05-08
KR20180046105A (ko) 2018-05-08
US20180121587A1 (en) 2018-05-03
TWI760347B (zh) 2022-04-11

Similar Documents

Publication Publication Date Title
KR102542723B1 (ko) Ser 예측을 위한 시뮬레이션 방법 및 시스템
Yu et al. RWCap: A floating random walk solver for 3-D capacitance extraction of very-large-scale integration interconnects
Weller et al. General framework for single event effects rate prediction in microelectronics
US20080281572A1 (en) Integrated circuit (ic) design method and method of analyzing radiation-induced single-event upsets in cmos logic designs
KR20190023670A (ko) 반도체 집적회로의 수율 예측 장치, 및 이를 이용한 반도체 장치 제조 방법
Srinivasan et al. Parameter-free, predictive modeling of single event upsets due to protons, neutrons, and pions in terrestrial cosmic rays
Bandman Comparative study of cellular-automata diffusion models
CN109657272A (zh) 单粒子效应评估方法和装置
Li et al. Accelerating soft-error-rate (ser) estimation in the presence of single event transients
Glorieux et al. Random-walk drift-diffusion charge-collection model for reverse-biased junctions embedded in circuits
Xiong et al. Intelligent optimization strategy based on statistical machine learning for spacecraft thermal design
Tskhakaya et al. PIC/MC code BIT1 for plasma simulations on HPC
Yao et al. Statistical analysis of soft error rate in digital logic design including process variations
Dai et al. An information-theoretic analysis of quantum-dot cellular automata for defect tolerance
Monga et al. Charge-collection modeling for SER simulation in FinFETs
Gorbunov et al. Semi-empirical method for estimation of single-event upset cross section for SRAM dice cells
Lu et al. Layout-aware laser fault injection simulation and modeling: From physical level to gate level
Schvittz et al. Methods for susceptibility analysis of logic gates in the presence of single event transients
US10339240B2 (en) Adaptive high sigma yield prediction
Beroulle et al. Laser-induced fault effects in security-dedicated circuits
Tran et al. Scalable parallelization for the solution of phonon Boltzmann Transport Equation
Radmilović‐Radjenović et al. The surface charging effects in three‐dimensional simulation of the profiles of plasma‐etched nanostructures
Yu Probabilistic Analysis for Modeling and Simulating Digital Circuits.
JP2011040649A (ja) 半導体デバイスのソフトエラー率の検証方法
Noltsis et al. Failure probability of a FinFET-based SRAM cell utilizing the most probable failure point

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant