KR102540894B1 - 발광장치 및 그의 제조방법 - Google Patents

발광장치 및 그의 제조방법 Download PDF

Info

Publication number
KR102540894B1
KR102540894B1 KR1020180078428A KR20180078428A KR102540894B1 KR 102540894 B1 KR102540894 B1 KR 102540894B1 KR 1020180078428 A KR1020180078428 A KR 1020180078428A KR 20180078428 A KR20180078428 A KR 20180078428A KR 102540894 B1 KR102540894 B1 KR 102540894B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting element
emitting device
nled
Prior art date
Application number
KR1020180078428A
Other languages
English (en)
Other versions
KR20200005693A (ko
Inventor
이승훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180078428A priority Critical patent/KR102540894B1/ko
Priority to US16/503,807 priority patent/US11411143B2/en
Priority to CN201910602800.3A priority patent/CN110690240A/zh
Publication of KR20200005693A publication Critical patent/KR20200005693A/ko
Priority to US17/864,282 priority patent/US20220352426A1/en
Application granted granted Critical
Publication of KR102540894B1 publication Critical patent/KR102540894B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예에 따른 발광장치는 발광영역을 포함할 수 있다 기판; 상기 발광영역에 배치되는 제1 전극; 상기 발광영역에 상기 제1 전극과 이격되어 배치되는 제2 전극; 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 발광 소자; 상기 발광 소자의 일단을 상기 제1 전극에 연결시키기 위한 제1 컨택 전극; 및 상기 발광 소자의 타단을 상기 제2 전극에 연결시키기 위한 제2 컨택 전극을 포함하고, 상기 제1 컨택 전극 및 상기 제2 컨택 전극은 상기 제1 전극 및 상기 제2 전극보다 크거나 같은 두께를 가질 수 있다.

Description

발광장치 및 그의 제조방법{LIGHT EMITTING DEVICE AND METHOD FABRICATING THE SAME}
본 발명의 실시예는 발광장치 및 그의 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 LED를 다양한 발광장치에 적용하기 위한 연구가 활발히 진행되고 있다. 이러한 연구의 일환으로서, 무기 결정 구조, 일례로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 LED를 제작하는 기술이 개발되고 있다.
일례로, LED는 자발광 표시패널의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다. 이러한 막대형 LED를 이용한 발광장치를 제조하기 위해서는, 막대형 LED를 원하는 위치에 정렬한 후 후속 공정이 진행되는 동안에도 막대형 LED가 정렬된 위치에서 이탈되지 않도록 안착시킬 수 있는 방안이 마련되어야 한다.
본 발명이 이루고자 하는 기술적 과제는, 화질을 향상시키고, 제조 공정을 개선할 수 있는 발광장치 및 그의 제조방법을 제공하는 것이다.
본 발명의 실시예에 따른 발광장치는 발광영역을 포함할 수 있다 기판; 상기 발광영역에 배치되는 제1 전극; 상기 발광영역에 상기 제1 전극과 이격되어 배치되는 제2 전극; 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 발광 소자; 상기 발광 소자의 일단을 상기 제1 전극에 연결시키기 위한 제1 컨택 전극; 및 상기 발광 소자의 타단을 상기 제2 전극에 연결시키기 위한 제2 컨택 전극을 포함하고, 상기 제1 컨택 전극 및 상기 제2 컨택 전극은 상기 제1 전극 및 상기 제2 전극보다 크거나 같은 두께를 가질 수 있다.
또한, 상기 기판과 상기 제1 전극 및 상기 제2 전극 사이에 각각 배치되는 벽 구조물들을 더 포함할 수 있다.
또한, 상기 제1 전극 및 상기 제2 전극은 상기 벽 구조물들을 전체적으로 커버할 수 있다.
또한, 상기 발광 소자의 상기 일단은 상기 제1 전극 상에 배치되고, 상기 발광 소자의 상기 타단은 상기 제2 전극 상에 배치될 수 있다.
또한, 상기 제1 전극 및 상기 제2 전극 상에 각각 배치되는 벽 구조물들을 더 포함할 수 있다.
또한, 상기 발광 소자는, 마이크로 스케일 혹은 나노 스케일을 가지는 원기둥 형상 혹은 다각 기둥 형상을 가질 수 있다.
또한, 상기 제1 컨택 전극 및 상기 제2 컨택 전극은, 투명 전극일 수 있다.
또한, 상기 제1 전극, 상기 제2 전극, 상기 제1 컨택 전극, 상기 제2 컨택 전극 및 상기 발광 소자를 보호하기 위한 보호층을 더 포함할 수 있다.
또한, 상기 제1 전극의 일단은 상기 제1 컨택 전극에 의해 커버되고, 상기 제2 전극의 일단은 상기 제2 컨택 전극에 의해 커버되고, 상기 제1 전극의 타단 및 상기 제2 전극의 타단은 상기 보호층에 의해 커버될 수 있다.
또한, 상기 발광 소자의 일단은 상기 제1 컨택 전극에 의해 커버되고, 상기 발광 소자의 타단은 상기 제2 컨택 전극에 의해 커버될 수 있다.
본 발명의 실시예에 따른 발광장치의 제조방법은 기판 상의 발광영역에 서로 이격되도록 제1 전극 및 제2 전극을 형성할 수 있다 단계; 상기 제1 전극 및 상기 제2 전극 상에 쉐도우 마스크를 형성할 수 있다 단계; 상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 정렬할 수 있다 단계; 상기 쉐도우 마스크를 이용한 그림자 증착법을 통해, 제1 컨택 전극 및 제2 컨택 전극을 형성할 수 있다 단계; 및 상기 쉐도우 마스크를 제거할 수 있다 단계를 포함할 수 있다.
또한, 상기 제1 전극 및 상기 제2 전극을 형성할 수 있다 상기 단계 이전에, 상기 기판 상에 벽 구조물들을 형성할 수 있다 단계를 더 포함하고, 상기 벽 구조물은 상기 기판과 상기 제1 전극 및 상기 제2 전극 사이에 각각 배치될 수 있다.
또한, 상기 제1 전극 및 상기 제2 전극은 상기 벽 구조물들을 전체적으로 커버할 수 있다.
또한, 상기 발광 소자의 일단은 상기 제1 전극 상에 배치되고, 상기 발광 소자의 타단은 상기 제2 전극 상에 배치될 수 있다.
또한, 상기 제1 전극, 상기 제2 전극, 상기 제1 컨택 전극, 상기 제2 컨택 전극 및 상기 발광 소자를 보호하기 위한 보호층을 형성할 수 있다 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 발광장치의 제조방법은 기판 상의 발광영역에 서로 이격되도록 제1 전극 및 제2 전극을 형성할 수 있다 단계; 상기 제1 전극 및 상기 제2 전극 상에 쉐도우 마스크를 형성할 수 있다 단계; 상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 정렬할 수 있다 단계; 상기 쉐도우 마스크를 이용한 그림자 증착법을 통해, 제1 컨택 전극 및 제2 컨택 전극을 형성할 수 있다 단계; 및 상기 제1 전극 및 상기 제2 전극 상에 벽 구조물들을 형성할 수 있다 단계를 포함할 수 있다.
또한, 상기 발광 소자의 일단은 상기 제1 전극 상에 배치되고, 상기 발광 소자의 타단은 상기 제2 전극 상에 배치될 수 있다.
또한, 상기 벽 구조물들은, 상기 쉐도우 마스크를 열 수축 처리하여 형성될 수 있다.
또한, 상기 벽 구조물들은, 상기 쉐도우 마스크를 용해 처리하여 형성될 수 있다.
또한, 상기 벽 구조물들, 상기 제1 전극, 상기 제2 전극, 상기 제1 컨택 전극, 상기 제2 컨택 전극 및 상기 발광 소자를 보호하기 위한 보호층을 형성할 수 있다 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 발광장치 및 그의 제조방법은 화소가 대칭 구조를 갖게 됨으로써, 향상된 화질을 갖는 영상을 표시할 수 있다.
또한, 본 발명의 실시예에 따른 발광장치 및 그의 제조방법은 제조 공정을 개선시킬 수 있다.
도 1은 본 발명의 실시예에 따른 발광장치를 나타내는 구조도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화소를 나타내는 회로도이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 화소를 나타내는 회로도이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 화소 구조체를 나타내는 평면도이다.
도 5a 및 도 5b는 도 4a에 도시된 화소 구조체의 I1-I1'에 따른 단면을 나타내는 도면이다.
도 6a 및 도 6b는 도 4b에 도시된 화소 구조체의 I2-I2'에 따른 단면을 나타내는 도면이다.
도 7은 도 4c에 도시된 화소 구조체의 I3-I3'에 따른 단면을 나타내는 도면이다.
도 8은 도 4d에 도시된 화소 구조체의 I4-I4'에 따른 단면을 나타내는 도면이다.
도 9a 및 도 9b는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 순서도이다.
도 10a 내지 도 10d는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 도면이다.
도 11a 내지 도 11e는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 도면이다.
도 12는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 순서도이다.
도 13은 본 발명의 실시예에 따른 발광 소자를 나타내는 도면이다.
이하 첨부한 도면을 참고하여 본 발명의 실시예 및 그 밖에 당업자가 본 발명의 내용을 쉽게 이해하기 위하여 필요한 사항에 대하여 상세히 기재한다. 다만, 본 발명은 청구범위에 기재된 범위 안에서 여러 가지 상이한 형태로 구현될 수 있으므로 하기에 설명하는 실시예는 표현 여부에 불구하고 예시적인 것에 불과하다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함할 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
즉, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함할 수 있다. 또한, 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다.
도 1은 본 발명의 실시예에 따른 발광장치(100)를 나타내는 구조도이다. 실시예에 따라, 도 1에서는 발광 소자를 이용한 발광장치의 일례로서 발광표시장치를 도시하였으나, 본 발명에 의한 발광장치가 발광표시장치에 한정되지는 않는다. 일례로, 본 발명에 의한 발광장치는 조명장치 등과 같은 다른 형태의 발광장치일 수도 있다.
실시예에 따라, 발광 소자는 막대형 LED(Light Emission Diode)일 수 있다.
도 1를 참조하면, 발광장치(100)는, 화소부(110), 주사 구동부(120), 데이터 구동부(130) 및 타이밍 제어부(140)를 포함할 수 있다.
화소부(110)는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 연결되는 다수의 화소(PXL)들을 포함할 수 있다.
데이터선들(D1 내지 Dm)은 제1 방향(DR1)을 따라 연장될 수 있고, 주사선들(S1 내지 Sn)은 제1 방향(DR1)과 상이한 제2 방향(DR2)을 따라 연장될 수 있다.
본 발명의 실시예에서, 화소(PXL)들 각각은 도 13에 도시된 발광 소자(nLED)를 적어도 하나 이상 포함할 수 있다.
예컨대, 화소(PXL)들 각각은 하나 이상의 제1색 발광 소자, 제2색 발광 소자 및/또는 제3색 발광 소자를 포함할 수 있다. 화소(PXL)에 포함된 발광 소자들은 주사선들(S1 내지 Sn)로부터 주사신호가 공급될 때 데이터선들(D1 내지 Dm)로부터 입력되는 데이터 신호에 대응하여 선택적으로 발광할 수 있다. 일례로, 각 프레임 기간 동안 각각의 화소(PXL)들은 입력받은 데이터 신호에 상응하는 휘도로 발광할 수 있다. 블랙 휘도에 상응하는 데이터 신호를 공급받은 화소(PXL)는 해당 프레임 기간 동안 비발광함으로써 블랙을 표시할 수 있다. 한편, 화소부(110)가 능동형 표시패널인 경우, 화소부(110)는 주사신호 및 데이터신호 외에도 제1 및 제2 화소전원을 더 공급받아 구동될 수 있다.
주사 구동부(120)는 타이밍 제어부(140)로부터 주사 제어신호를 공급받고, 이에 대응하여 주사신호들을 생성할 수 있다. 주사 구동부(120)에서 생성된 주사신호들은 주사선들(S1 내지 Sn)을 통해 화소(PXL)들로 공급될 수 있다.
데이터 구동부(130)는 타이밍 제어부(140)로부터 데이터 제어신호 및 영상 데이터를 공급받고, 이에 대응하여 데이터 신호들을 생성할 수 있다. 데이터 구동부(130)에서 생성된 데이터 신호들은 데이터선들(D1 내지 Dm)로 출력될 수 있다. 데이터선들(D1 내지 Dm)로 출력된 데이터 신호들은 상응하는 주사신호에 의해 선택된 수평 화소라인의 화소(PXL)들로 입력될 수 있다.
타이밍 제어부(140)는 외부(일례로, 영상 데이터를 송신하는 시스템)로부터 화소부(110)의 구동에 필요한 각종 제어신호 및 영상 데이터를 수신할 수 있다. 이러한 타이밍 제어부(140)는 수신한 영상 데이터를 재정렬하여 데이터 구동부(130)로 전송할 수 있다. 또한, 타이밍 제어부(140)는 주사 구동부(120) 및 데이터 구동부(130)의 구동에 필요한 주사 제어신호들 및 데이터 제어신호들을 생성하고, 생성된 주사 제어신호들 및 데이터 제어신호들을 각각 주사 구동부(120) 및 데이터 구동부(130)로 전송할 수 있다.
한편, 도 1에서는 화소부(110)를, 타이밍 제어부(140), 주사 구동부(120) 및/또는 데이터 구동부(130)와 별개의 구성요소로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 예컨대, 주사 구동부(120) 및 데이터 구동부(130) 중 적어도 하나는 화소부(110)에 일체로 집적되거나, 화소부(110) 상에 실장될 수도 있다. 예컨대, 화소부(110)는 표시패널일 수 있다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화소(PXL)를 나타내는 회로도이다. 특히, 도 2a 내지 도 2c는 수동형 발광표시패널에 적용될 수 있는 다양한 구조의 화소들을 개시한 것이다. 편의상, 도 2a 내지 도 2c에서는 제i(i는 자연수)번째 수평 화소라인 상의 제j(j는 자연수)번째 화소(PXL)를 도시하기로 한다.
화소(PXL)는 적색, 녹색 및 청색 중 어느 하나의 빛을 방출할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 실시예에 따라, 화소(PXL)는 적색, 녹색 및 청색을 제외한 다른 색상의 빛, 일례로 백색의 빛을 방출하는 화소일 수도 있다. 이 경우, 발광장치는, 화소부(도 1의 110)와 중첩되도록 배치되거나 혹은 화소부(110)와 일체로 형성된 컬러필터층을 포함할 수 있다.
도 2a를 참조하면, 화소(PXL)는 소정 색상의 빛을 방출하는 발광 소자(nLED)(예컨대, 막대형 LED)를 포함할 수 있다. 예컨대, 화소(PXL)는 적색, 녹색 및 청색 중 어느 하나의 빛을 방출할 수 있는 발광 소자(nLED)를 포함할 수 있다.
실시예에 따라, 화소(PXL)는 주사선(Si) 및 데이터선(Dj)에 연결될 수 있다. 일례로, 화소(PXL)의 제1 전극(예컨대, 애노드 전극)은 주사선(Si)에 연결되고, 제2 전극(예컨대, 캐소드 전극)은 데이터선(Dj)에 연결될 수 있다. 이러한 화소(PXL)는, 양단에 문턱전압 이상의 전압이 인가될 때, 인가된 전압의 크기에 상응하는 휘도로 발광할 수 있다. 즉, 주사선(Si)으로 인가되는 주사신호 및/또는 데이터선(Dj)으로 인가되는 데이터신호의 전압을 조절함에 의해 화소(PXL)들의 발광을 제어할 수 있다.
그러나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 발광 소자(nLED)의 연결방향은 다양하게 설정될 수 있다.
도 2b를 참조하면, 실시예에 따라 화소(PXL)는 병렬 연결된 복수의 발광 소자(nLED)들을 포함할 수 있다. 이 경우, 화소(PXL)의 휘도는 복수의 발광 소자(nLED)들의 밝기 합에 대응될 수 있다. 이와 같이 화소(PXL)가 복수의 발광 소자(nLED)들, 특히 많은 수의 발광 소자(nLED)들을 포함하도록 하면, 일부의 발광 소자(nLED)에 불량이 발생하더라도 이러한 불량이 화소(PXL) 자체의 결함으로 이어지는 것을 방지할 수 있다. 실시예에 따라, 발광 소자(nLED)들의 연결방향은 다양하게 설정될 수 있다.
도 2c를 참조하면, 실시예에 따라 화소(PXL)는 서로 다른 방향으로 연결된 복수의 발광 소자(nLED)들을 포함할 수 있다.
일례로, 화소(PXL)는, 제1 전극(애노드 전극)이 주사선(Si)에 연결되고 제2 전극(캐소드 전극)이 데이터선(Dj)에 연결되는 하나 이상의 발광 소자(nLED)와, 제1 전극(애노드 전극)이 데이터선(Dj)에 연결되고 제2 전극(캐소드 전극)이 주사선(Si)에 연결되는 하나 이상의 발광 소자(nLED)를 포함할 수 있다.
실시예에 따라, 도 2c의 화소(PXL)는 직류 구동 또는 교류 구동될 수 있다.
도 2c의 화소(PXL)들이 직류 구동되는 경우, 순방향으로 연결된 발광 소자(nLED)는 발광하고, 역방향으로 연결된 발광 소자(nLED)는 비발광할 수 있다.
한편, 도 2c의 화소(PXL)들이 교류 구동되는 경우, 인가되는 전압의 방향에 따라 순방향이 되는 복수의 발광 소자(nLED)가 발광할 수 있다. 즉, 교류 구동 시 도 2c의 화소(PXL)들에 포함된 복수의 발광 소자(nLED)는 전압 방향에 따라 교번적으로 발광할 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 화소(PXL)를 나타내는 회로도다. 특히, 도 3a 내지 도 3c는 능동형 발광표시패널에 적용될 수 있는 다양한 구조의 화소들을 개시한 것이다. 도 3a 내지 도 3c에서, 도 2a 내지 도 2c와 유사 또는 동일한 구성요소에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 3a를 참조하면, 화소(PXL)는, 발광 소자(nLED)와, 이에 연결된 화소회로(PXC)를 포함할 수 있다.
발광 소자(nLED)의 제1 전극(예컨대, 애노드 전극)은 화소회로(PXC)를 경유하여 제1 화소전원(ELVDD)에 연결되고, 제2 전극(예컨대, 캐소드 전극)은 제2 화소전원(ELVSS)에 연결될 수 있다.
제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS)은 서로 다른 전위를 가질 수 있다. 일례로, 제2 화소전원(ELVSS)은 제1 화소전원(ELVDD)의 전위보다 발광 소자(nLED)의 문턱전압 이상 낮은 전위를 가질 수 있다. 이러한 발광 소자(nLED)는 해당 화소회로(PXC)에 의해 제어되는 구동전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 3a에서는 화소(PXL)에 하나의 발광 소자(nLED)만이 포함되는 실시예를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
실시예에 따라, 도 3b 및 도 3c에 도시된 바와 같이, 화소(PXL)는 서로 병렬 연결되는 복수의 발광 소자(nLED)들을 포함할 수 있다.
실시예에 따라, 화소회로(PXC)는 제1 및 제2 트랜지스터들(M1, M2)과 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 화소회로(PXC)의 구조가 도 3a에 도시된 실시예에 한정되지는 않는다.
제1 트랜지스터(스위칭 트랜지스터)(M1)의 제1 전극은 데이터선(Dj)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 여기서, 제1 트랜지스터(M1)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 그리고, 제1 트랜지스터(M1)의 게이트 전극은 주사선(Si)에 연결될 수 있다. 이와 같은 제1 트랜지스터(M1)는, 주사선(Si)으로부터 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우전압)의 주사신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, 데이터선(Dj)으로는 해당 프레임의 데이터신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터신호는 스토리지 커패시터(Cst)에 충전될 수 있다.
제2 트랜지스터(구동 트랜지스터)(M2)의 제1 전극은 제1 화소전원(ELVDD)에 연결되고, 제2 전극은 발광 소자(nLED)의 제1 전극에 연결될 수 있다. 그리고, 제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 이와 같은 제2 트랜지스터(M2)는 제1 노드(N1)의 전압에 대응하여 발광 소자(nLED)로 공급되는 구동전류의 양을 제어한다.
스토리지 커패시터(Cst)의 일 전극은 제1 화소전원(ELVDD)에 연결되고, 다른 전극은 제1 노드(N1)에 연결될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
편의상, 도 3a에서는 데이터신호를 화소(PXL) 내부로 전달하기 위한 제1 트랜지스터(M1)와, 데이터신호의 저장을 위한 스토리지 커패시터(Cst)와, 데이터신호에 대응하는 구동전류를 발광 소자(nLED)로 공급하기 위한 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 화소(PXL)를 도시하였다. 하지만, 본 발명이 이에 한정되는 것은 아니며 화소회로(PXC)의 구조는 다양하게 변경 실시될 수 있다.
일례로, 화소회로(PXC)는 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 발광시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음은 물론이다.
또한, 도 3a 내지 도 3c에서는 화소회로(PXC)에 포함되는 트랜지스터들, 즉 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 화소회로(PXC)에 포함되는 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 3b를 참조하면, 실시예에 따라 화소(PXL)는 병렬 연결된 복수의 발광 소자(nLED)들을 포함할 수 있다. 이 경우, 화소(PXL)의 휘도는 복수의 발광 소자(nLED)들의 밝기 합에 대응될 수 있다. 이와 같이 화소(PXL)가 복수의 발광 소자(nLED)들, 특히 많은 수의 발광 소자(nLED)들을 포함하도록 하면, 일부의 발광 소자(nLED)에 불량이 발생하더라도 이러한 불량이 화소(PXL) 자체의 결함으로 이어지는 것을 방지할 수 있다. 실시예에 따라, 발광 소자(nLED)들의 연결방향은 다양하게 설정될 수 있다.
도 3c를 참조하면, 실시예에 따라 화소(PXL)는 서로 다른 방향으로 연결되는 복수의 발광 소자(nLED)들을 포함할 수도 있다. 이 경우, 화소들(142R, 142G, 142B)은 직류 또는 교류 구동될 수 있다. 이에 대해서는 앞서 도 2c에서 설명하였으므로, 상세한 설명은 생략하기로 한다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 발광장치의 화소 구조체(PXS)를 나타내는 평면도이다.
화소 구조체(PXS)는 도 2a 내지 도 2c에 도시된 화소(PXL)에 대응되는 화소 구조체(PXS)에 대한 평면 배치를 나타낸다. 그러나, 본 발명이 이에 한정되는 것은 아니다. 통상의 기술자가 적용가능한 범위에서, 아래에서 설명되는 화소 구조체(PXS)들의 평면 배치는 도 3a 내지 도 3c에 도시된 화소(PXL)에도 적용될 수 있다.
한편, 편의를 위하여 도 4a 내지 도 4d에서는 발광 소자(nLED)들이 수평 방향으로 정렬된 것으로 도시하였으나, 발광 소자(nLED)들의 배열 방향이 이에 한정되지는 않는다. 예컨대, 적어도 하나의 발광 소자(nLED)는 제1 및 제2 전극들(PE1, PE2)의 사이에 사선 방향으로 정렬되어 있을 수도 있다.
또한, 도 4a 내지 도 4d에서는 화소 구조체(PXS)가 6개의 발광 소자(nLED)들을 포함하는 것으로 도시되였으나, 본 발명은 이에 한정되지 않는다.
실시예에 따라, 각각의 화소 구조체(PXS)에 포함되는 발광 소자(nLED)의 수는 다양하게 변경 실시될 수 있다.
도 4a를 참조하면, 화소 구조체(PXS)는 제1 전극(PE1), 제2 전극(PE2), 발광영역(EA)에 배치된 적어도 하나의 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
본 발명의 실시예에 따른 발광장치는 표시장치일 수 있다. 이 경우, 발광장치는 화소(PXL)에 상응하는 발광영역(EA)을 갖는 발광표시패널을 포함할 수 있다.
제1 전극(PE1) 및 제2 전극(PE2)은 서로 이격되어 배치될 수 있다. 예컨대, 제1 전극(PE1)은 기판 상의 발광영역(EA)에 배치될 수 있다. 제2 전극(PE2)은 발광영역(EA)에 제1 전극(PE1)과 이격되어 배치될 수 있다.
적어도 하나의 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2) 사이에 배치될 수 있다.
실시예에 따라, 도 4a에 도시된 바와 같이, 적어도 하나의 발광 소자(nLED)는 기판 상에서 제1 전극(PE1) 및 제2 전극(PE2)과 동일한 평면 상에 배치될 수 있다. 적어도 하나의 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)과 이격되어 배치될 수 있다.
제1 전극(PE1) 및 제2 전극(PE2)은 투명 전극으로 구현될 수 있다.
제1 컨택 전극(CE1)은 적어도 하나의 발광 소자(nLED)의 일단을 제1 전극(PE1)에 연결시킬 수 있다. 이때, 제1 전극(PE1)의 전면(상면) 중 일부는 제1 컨택 전극(CE1)에 의해 커버될 수 있다.
제2 컨택 전극(CE2)은 적어도 하나의 발광 소자(nLED)의 타단을 제2 전극(PE2)에 연결시킬 수 있다. 이때, 제2 전극(PE2)의 전면(상면) 중 일부는 제2 컨택 전극(CE2)에 의해 커버될 수 있다.
실시예에 따라, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 투명　전극을 포함할 수 있다. 예컨대, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은　투명　전극으로써 ITO(Indium Tin Oxide) 및 IGO(Indium　gallium　oxide) 중 적어도 하나를 포함할 수 있다. 이때, 발광장치(100)는 배면 발광 표시장치로 구현될 수 있다
실시예에 따라, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 불투명 전극을 포함할 수 있다. 예컨대, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 알루미늄(aluminum), 티타늄(titanium), 크롬(chromium), 인듐(indium), 골드(gold) 및 실버(silver) 중 적어도 하나를 포함할 수 있다. 이때, 발광장치(100)는 전면 발광 표시장치 또는 배면 발광 표시장치로 구현될 수 있다.
예컨대, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 적어도 하나의 발광 소자(nLED)와 제1 전극(PE1) 및 제2 전극(PE2)을 전기적 또는 물리적으로 연결시킬 수 있다. 이때, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 발광 소자와 전극들 사이의 연결 안정성을 향상시킬 수 있다.
실시예에 따라, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 서로 다른 일함수(work function)을 가질 수 있다. 이에 따라, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)에 의한 컨택 저항(contact register)는 최소화될 수 있다.
제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 n형 컨택 전극 및 p형 컨택 전극 중 어느 하나일 수 있다. 여기서, n형 컨택 전극은 일함수가 상대적으로 낮은 전극을 의미하고, p형 컨택 전극은 일함수가 상대적으로 높은 전극을 의미한다. 예컨대, n형 컨택 전극은 알루미늄, 티타늄 크롬 등을 포함할 수 있고, p형 컨택 전극은 니켈(nikel), ITO등을 포함할 수 있다. 구동 전류는 n형 컨택 전극으로부터 발광 소자(nLED)를 경유하여 p형 컨택 전극으로 흐를 수 있다.
실시예에 따라, 제1 컨택 전극(CE1)이 n형 컨택 전극이면, 제2 컨택 전극(CE2)은 p형 컨택 전극일 수 있다. 한편, 제2 컨택 전극(CE2)이 n형 컨택 전극이면, 제1 컨택 전극(CE1)은 p형 컨택 전극일 수 있다.
제1 전극(PE1)은 제1 전극라인에 연결되고, 제2 전극(PE2)은 제2 전극라인에 연결되어 소정의 전원 또는 신호를 공급받을 수 있다.
실시예에 따라, 도 2a 내지 도 2c에 도시된 수동형 발광표시패널의 제1 전극(PE1)은 주사선(Si)에 연결되어 주사신호를 공급받고, 제2 전극(PE2)은 데이터선(Dj)에 연결되어 데이터신호를 공급받을 수 있다.
실시예에 따라, 도 3a 내지 도 3c에 도시된 능동형 발광표시패널의 경우, 제1 전극(PE1) 및 제2 전극(PE2) 중 적어도 하나는 화소회로(PXC)에 연결될 수 있다.
한편, 발광장치의 제조공정 중, 적어도 하나의 발광 소자(nLED)를 정렬하는 공정 중에는, 제1 및 제2 전극들(PE1, PE2)이 각각 도시되지 않은 제1 및 제2 쇼팅바에 전기적으로 연결될 수 있다.
제1 쇼팅바는 적어도 하나의 발광 소자(nLED)의 일단(제1 전극)에 공통으로 연결될 수 있고, 제2 쇼팅바는 적어도 하나의 발광 소자(nLED)의 타단(제2 전극)에 공통으로 연결될 수 있다.
다만, 발광장치의 제조 이후, 적어도 하나의 발광 소자(nLED)를 독립적으로 구동하고자 하는 경우, 적어도 하나의 발광 소자(nLED)의 제1 및 제2 전극들(PE1, PE2)과 제1 및 제2 쇼팅바 사이의 연결을 끊을 수 있다. 일례로, 발광표시패널의 스크라이빙 라인 외부에 제1 및 제2 쇼팅바를 형성함으로써, 스크라이빙 공정과 동시에 제1 및 제2 전극들(PE1, PE2)과 제1 및 제2 쇼팅바가 분리되도록 할 수 있다.
도 4b를 참조하면, 화소 구조체(PXS)는 제1 전극(PE1), 제2 전극(PE2), 발광영역(EA)에 배치된 적어도 하나의 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 4a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 4b에 대한 설명에서 생략된다.
실시예에 따라, 도 4b에 도시된 바와 같이, 적어도 하나의 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)과 상이한 평면 상에 배치될 수 있다. 적어도 하나의 발광 소자(nLED)의 일단은 제1 전극(PE1) 상에 배치되고, 타단은 제2 전극(PE2) 상에 배치될 수 있다.
도 4c를 참조하면, 화소 구조체(PXS)는 벽 구조물들(WL), 제1 전극(PE1), 제2 전극(PE2), 발광영역(EA)에 배치된 적어도 하나의 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 4c와 도 4a의 중복되는 내용은 아래의 도 4c에 대한 설명에서 생략된다.
실시예에 따라, 도 4c에 도시된 바와 같이, 벽 구조물들(WL)은 제1 전극(PE1) 및 제2 전극(PE2) 상에 각각 배치될 수 있다.
도 4d를 참조하면, 화소 구조체(PXS)는 벽 구조물들(WL), 제1 전극(PE1), 제2 전극(PE2), 발광영역(EA)에 배치된 적어도 하나의 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 4d와 도 4c의 중복되는 내용은 아래의 도 4d에 대한 설명에서 생략된다.
실시예에 따라, 도 4d에 도시된 바와 같이, 적어도 하나의 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)과 상이한 평면 상에 배치될 수 있다. 적어도 하나의 발광 소자(nLED)의 일단은 제1 전극(PE1) 상에 위치되고, 타단은 제2 전극(PE2) 상에 위치될 수 있다.
도 5a 및 도 5b는 도 4a에 도시된 화소 구조체(PXS)의 직선 I1-I1’에 따른 단면도를 나타낸다.
도 5a를 참조하면, 본 발명의 실시예에 따른 발광장치는 기판(ST), 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1), 제2 컨택 전극(CE2) 및 보호층(PSV)을 포함할 수 있다.
기판(ST)은 일례로 투명한 재질의 절연 기판일 수 있다. 예를 들어, 기판(ST)은 폴리에테르술폰(PES, polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethylene naphthalate), 폴리에틸렌 테레프탈레이드(PET, polyethylene terephthalate), 폴리페닐렌 설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(PAR, polyarylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, Polycarbonate), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스아세테이트 프로피오네이트(CAP, cellulose acetate propionate) 중 적어도 하나의 물질을 포함한 가요성 기판(flexible substrate)일 수 있다. 또한, 기판(ST)은 유리(glass) 및 강화 유리 중 하나의 물질을 포함하는 경성 기판(rigid substrate)일 수도 있다. 한편, 기판(ST)이 반드시 투명한 기판으로 한정되는 것은 아니다. 일례로, 기판(ST)은 불투명 및/또는 반사성 기판일 수도 있다.
실시예에 따라, 발광장치는 기판(ST) 상에 배치되는 버퍼층(미도시)을 더 포함할 수 있다.
제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상에 서로 이격되도록 배치될 수 있다.
실시예에 따라, 도 5a 및 도 5b에 도시된 바와 같이, 제1 및 제2 전극들(PE1, PE2)은 발광 소자(nLED)의 길이보다 긴 거리만큼 이격될 수 있다.
예컨대, 제1 및 제2 전극들(PE1, PE2)은 발광 소자(nLED)와 소정의 거리만큼 이격될 수 있다.
제1 및 제2 전극들(PE1, PE2)은 다양한 도전성 전극물질 중 적어도 하나로 형성될 수 있다.
실시예에 따라, 제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상의 동일한 평면 상에 배치되며, 서로 동일한 두께를 가질 수 있다.
도 5a에 도시된 바와 같이, 제1 전극(PE1)의 일단은 제1 컨택 전극(CE1)에 의해 커버되고, 제2 전극(PE2)의 일단은 제2 컨택 전극(CE2)에 의해 커버되고, 제1 전극(PE1)의 타단 및 제2 전극(PE2)의 타단은 보호층(PSV)에 의해 커버될 수 있다.
발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2) 사이에 배치될 수 있다. 예컨대, 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2) 사이에 소정의 거리만큼 이격되어 배치될 수 있다.
실시예에 따라, 발광 소자(nLED)는 기판(ST) 상에 직접 배치될 수 있다. 또한, 제1 전극(PE1) 및 제2 전극(PE2)은 발광 소자(nLED)와 동일한 두께를 가질 수 있다.
발광 소자(nLED)의 구체적인 내용은 도 13에서 설명될 것이다.
제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 발광 소자(nLED), 제1 전극(PE1) 및 제2 전극(PE2) 상에 배치될 수 있다.
제1 컨택 전극(CE1)은 발광 소자(nLED)의 일단을 제1 전극(PE1)에 연결시킬 수 있다.
제2 컨택 전극(CE2)은 발광 소자(nLED)의 타단을 제2 전극(PE2)에 연결시킬 수 있다.
실시예에 따라, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 동일한 평면 상에 배치되고, 서로 동일한 두께를 가질 수 있다.
또한, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 제1 전극(PE1) 및 제2 전극(PE2)보다 크거나 같은 두께를 가질 수 있다.
예컨대, 제1 컨택 전극(CE1)은 발광 소자(nLED)의 일단과 제1 전극(PE1)의 일단을 커버할 수 있다. 제2 컨택 전극(CE2)은 발광 소자(nLED)의 타단과 제2 전극(PE2)의 일단을 커버할 수 있다. 따라서, 발광 소자(nLED)의 양측면은 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 통해 제1 및 제2 전극들(PE1, PE2)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은, 발광 소자(nLED)로부터 방출되는 빛이 투과할 수 있도록 ITO, IZO, ITZO 등과 같은 투명 도전성 물질로 구성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 구성하는 물질은 다양하게 변경될 수 있다.
보호층(PSV)은 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)의 적어도 하나를 외부의 물리적 또는 화학적 충격으로부터 보호하기 위한 층일 수 있다.
보호층(PSV)은 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2) 상에 배치될 수 있다.
본 명세서의 다른 부분에서, 보호층(PSV)이 별도로 설명되지 않거나 도시되지 않더라도, 도 5a에 도시된 바와 같이 최상층에 배치되어 소자들을 보호하기 위한 보호층(PSV)은 본 발명의 실시예들에 적용될 수 있다.
도 5b를 참조하면, 본 발명의 실시예에 따른 발광장치는 기판(ST), 벽 구조물들(WL), 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 5a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 5b에 대한 설명에서 생략된다.
도 5b에 도시된 발광장치는, 도 5a에 도시된 발광장치에 비하여 벽 구조물들(WL)을 더 포함할 수 있다.
벽 구조물들(WL)은 기판(ST) 상에 서로 이격되도록 배치될 수 있다.
예컨대, 벽 구조물들(WL) 각각은 기판(ST)과 제1 전극(PE1) 사이에 배치되고, 기판(ST)과 제2 전극(PE2) 사이에 배치될 수 있다..
제1 전극(PE1) 및 제2 전극(PE2)은 벽 구조물들(WL) 및 기판(ST) 상에 이격되어 배치될 수 있다.
실시예에 따라, 제1 전극(PE1) 및 제2 전극(PE2)은 벽 구조물들(WL)을 전체적으로 커버할 수 있다.
도 6a 및 도 6b는 도 4b에 도시된 화소 구조체(PXS)의 직선 I2-I2’에 따른 단면도를 나타낸다.
설명의 중복을 방지하기 위하여, 도 5a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 6a에 대한 설명에서 생략된다.
도 6a에 도시된 발광 소자(nLED)의 위치는 도 5a에 도시된 실시예와 차이가 있다.
도 6a를 참조하면, 본 발명의 실시예에 따른 발광장치는 기판(ST), 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상에 서로 이격되도록 배치될 수 있다.
실시예에 따라, 도 6a 및 도 6b에 도시된 바와 같이, 제1 및 제2 전극들(PE1, PE2)은 발광 소자(nLED)의 길이보다 짧은 거리만큼 이격될 수 있다.
예컨대, 제1 및 제2 전극들(PE1, PE2)은 발광 소자(nLED)의 양단이 제1 및 제2 전극들(PE1, PE2) 상에 안정적으로 위치되면서, 제1 및 제2 전극들(PE1, PE2) 사이에 연결될 수 있는 정도의 거리만큼 이격될 수 있다.
실시예에 따라, 제1 및 제2 전극들(PE1, PE2)은 기판(ST) 상의 동일한 평면 상에 배치되며, 서로 동일한 두께를 가질 수 있다. 제1 및 제2 전극들(PE1, PE2)이 동일한 두께를 가지면, 발광 소자(nLED)가 제1 및 제2 전극들(PE1, PE2) 상에 보다 안정적으로 위치될 수 있다.
제1 및 제2 전극들(PE1, PE2)은 도 4b에 도시된 바와 같이, 발광 소자(nLED)에 평면상에서 중첩될 수 있다.
발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2) 사이에 배치될 수 있다. 예컨대, 발광 소자(nLED)의 일단은 제1 전극(PE1) 상에 배치되고, 발광 소자(nLED)의 타단은 제2 전극(PE2) 상에 배치될 수 있다.
실시예에 따라, 발광 소자(nLED)는 그의 외주면에 형성된 절연피막(14, 도 13 참조)을 포함할 수 있다. 절연피막(14)은 발광 소자(nLED)의 활성층이 제1 전극(PE1) 및 제2 전극(PE2)과 단락되는 것을 방지할 수 있다. 다만, 절연피막(14)이 발광 소자(nLED)와 제1 전극(PE1) 및 제2 전극(PE2)의 사이에 위치되면, 발광 소자(nLED)와 제1 전극(PE1) 및 제2 전극(PE2) 사이의 전기적 연결이 차단될 수 있다.
따라서, 실시예에 따라 절연피막(14)의 적어도 일부가 제거되거나, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 추가로 형성하는 등에 의해 발광 소자(nLED)를 제1 전극(PE1) 및 제2 전극(PE2)에 안정적으로 연결할 수 있다. 이때, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 발광 소자(nLED)와 제1 및 제2 전극들(PE1, PE2)을 물리적으로 연결하는 본딩 기능도 제공할 수 있다.
실시예에 따라, 발광 소자(nLED)를 안정적으로 고정시키기 위하여, 발광 소자(nLED) 및 기판(ST) 사이에는 별도의 접착 절연체, 고정체 등이 제공될 수 있다.
도 6b를 참조하면, 본 발명의 실시예에 따른 발광장치는 기판(ST), 벽 구조물들(WL), 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 6a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 6b에 대한 설명에서 생략된다.
도 6b에 도시된 발광장치는, 도 6a에 도시된 발광장치에 비하여 벽 구조물들(WL)을 더 포함할 수 있다. 이때, 도 6b에 도시된 발광 소자(nLED)의 위치는 도 5b에 도시된 실시예와 차이가 있다.
벽 구조물들(WL)은 기판(ST) 상에 서로 이격되도록 배치될 수 있다.
예컨대, 벽 구조물들(WL) 각각은 기판(ST)과 제1 전극(PE1) 사이에 배치되고, 기판(ST)과 제2 전극(PE2) 사이에 배치될 수 있다.
제1 전극(PE1) 및 제2 전극(PE2)은 벽 구조물들(WL) 및 기판(ST) 상에 이격되어 배치될 수 있다.
실시예에 따라, 제1 전극(PE1) 및 제2 전극(PE2)은 벽 구조물들(WL)을 전체적으로 커버할 수 있다.
도 7은 도 4c에 도시된 화소 구조체(PXS)의 I3-I3'에 따른 단면을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 실시예에 따른 발광장치는 벽 구조물들(WL), 기판(ST), 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1), 제2 컨택 전극(CE2) 및 보호층(PSV)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 5a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 7에 대한 설명에서 생략된다.
도 7에 도시된 발광장치는, 도 5a에 도시된 발광장치에 비하여 벽 구조물들(WL)을 더 포함할 수 있다. 이때, 도 7에 도시된 벽 구조물들(WL)의 위치는 도 5b에 도시된 실시예와 차이가 있다.
벽 구조물들(WL)은 제1 전극(PE1) 및 제2 전극(PE2) 상에 서로 이격되어 각각 배치될 수 있다.
예컨대, 벽 구조물들(WL)은 제1 전극(PE1) 중 제1 컨택 전극(CE1)이 커버하지 않은 부분 상에 배치되고, 제2 전극(PE2) 중 제2 컨택 전극(CE2)이 커버하지 않은 부분 상에 배치될 수 있다.
도 8은 도 4d에 도시된 화소 구조체(PXS)의 I4-I4'에 따른 단면을 나타내는 도면이다.
도 8을 참조하면, 본 발명의 실시예에 따른 발광장치는 벽 구조물들(WL), 기판(ST), 제1 전극(PE1), 제2 전극(PE2), 발광 소자(nLED), 제1 컨택 전극(CE1), 제2 컨택 전극(CE2) 및 보호층(PSV)을 포함할 수 있다.
설명의 중복을 방지하기 위하여, 도 6a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 8에 대한 설명에서 생략된다.
도 8에 도시된 발광장치는, 도 6a에 도시된 발광장치에 비하여 벽 구조물들(WL)을 더 포함할 수 있다. 이때, 도 8에 도시된 벽 구조물들(WL)의 위치는 도 6b에 도시된 실시예와 차이가 있다.
벽 구조물들(WL)은 제1 전극(PE1) 및 제2 전극(PE2) 상에 서로 이격되도록 배치될 수 있다.
예컨대, 벽 구조물들(WL)은 제1 전극(PE1) 중 제1 컨택 전극(CE1)이 커버하지 않은 부분 상에 배치되고, 제2 전극(PE2) 중 제2 컨택 전극(CE2)이 커버하지 않은 부분 상에 배치될 수 있다.
도 9a 및 도 9b는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 순서도이다. 도 10a 내지 도 10d는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 도면이다. 도 11a 내지 도 11e는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 도면이다.
이하에서는, 도 4a, 도 4b, 도 5a, 도 6a, 도 9a, 도 10a 내지 도 10d를 참조하여, 도 9a에 도시된 본 발명의 제1 실시예에 따른 발광장치에 제조방법이 상세하게 설명된다.
제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상의 발광영역(EA)에 서로 이격되어 형성될 수 있다(S110). 따라서, 도 10a에 도시된 바와 같이, 제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상에 직접 배치될 수 있다.
쉐도우 마스크(PR)는 제1 전극(PE1) 및 제2 전극(PE2) 상에 형성될 수 있다(S120). 쉐도우 마스크(PR)는 그림자 증착법에 이용되는 포토레지스트(Photoresist)를 의미할 수 있다. 본 명세서에서 그림자 증착법이란, 반도체 소자 공정에서 이용되는 포토리소그래피(Photolithography) 공법 중 하나를 의미할 수 있다.
도 10b에 도시된 바와 같이, 쉐도우 마스크(PR)는 포지티브 포토레지스트(Positive Photoresist) 또는 네거티브 포토레지스트(Negative Photoresist) 중 하나일 수 있다. 각각의 재료 특성에 따라, 포지티브 포토레지스트 및 네거티브 포토레지스트의 형상은 달라질 수 있다. 예컨대, 포지티브 포토레지스트는 높이 방향(예컨대, 기판(ST)에 소자들이 증착되어 높아지는 방향)으로 갈수록 그 폭이 좁아지고, 반대로 네거티브 포토레지스트는 높이 방향으로 갈수록 그 폭이 증가할 수 있다.
발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)의 사이에 정렬될 수 있다(S130). 예컨대, 제1 전극(PE1) 및 제2 전극(PE2)에 소정의 전압을 인가함으로써, 발광 소자(nLED)는 일단이 제1 전극(PE1)을 향하고, 타단이 제2 전극(PE2)을 향하도록 정렬될 수 있다.
도 4a, 도 5a 및 도 10c에 도시된 바와 같이, 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)에 이격되어 기판(ST) 상에 직접 배치될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 도 4b 및 도 6a에 도시된 바와 같이, 발광 소자(nLED)의 일단은 제1 전극(PE1) 상에 배치되고, 타단은 제2 전극(PE2) 상에 배치될 수 있다.
제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 쉐도우 증착법을 통하여, 제1 전극(PE1), 제2 전극(PE2) 및 발광 소자(nLED) 상에 형성될 수 있다(S140).
도 10d에 도시된 바와 같이, 제1 컨택 전극(CE1)을 구성하는 물질들이 화살표 방향으로 분사되면, 제2 전극(PE2) 상에 배치된 쉐도우 마스크(PR)에 의해 일부 영역이 가려지게 된다. 따라서, 제1 컨택 전극(CE1)은 제1 전극(PE1) 및 발광 소자(nLED) 상에 배치될 수 있다.
마찬가지로, 제2 컨택 전극(CE2)을 구성하는 물질들이 화살표 방향으로 분사되면, 제1 전극(PE1) 상에 배치된 쉐도우 마스크(PR)에 의해 일부 영역이 가려지게 된다. 따라서, 제2 컨택 전극(CE2)은 제2 전극(PE2) 및 발광 소자(nLED) 상에 배치될 수 있다.
도 10d에서, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2) 각각이 차례로 형성되는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 컨택 전극(CE2) 및 제1 컨택 전극(CE1) 각각이 차례로 형성될 수 있다.
네거티브 포토레지스트를 사용한 경우의 분사 방향은 포지티브 포토레지스트를 사용한 경우의 분사 방향과 달라질 수 있다. 예컨대, 기판(ST)을 기준으로, 네거티브 포토레지스트를 사용한 경우의 제1 분사각(A1)은 포지티브 포토레지스트를 사용한 경우의 제2 분사각(A2)보다 클 수 있다.
쉐도우 마스크(PR)는 제거될 수 있다(S150). 예컨대, 쉐도우 마스크(PR)의 상에 증착된 물질들은 이때 함께 제거될 수 있다.
보호층(PSV)이 형성될 수 있다(S160). 도 5a에 도시된 바와 같이, 보호층(PSV)은 제1 및 제2 전극들(PE1, PE2), 제1 및 제2 컨택 전극들(CE1, CE2) 및 발광 소자(nLED) 상에 배치될 수 있다.
이하에서는, 도 4a, 도 4b, 도 5b, 도 6b, 도 9b, 도 11a 내지 도 11e를 참조하여, 도 9b에 도시된 본 발명의 제2 실시예에 따른 발광장치에 제조방법이 상세하게 설명된다.
설명의 중복을 방지하기 위하여, 도 9a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 9b에 대한 설명에서 생략된다.
또한, 설명의 편의를 위하여, 도 11a 내지 도 11e에서는 쉐도우 마스크(PR)가 포지티브 포토레지스트인 것으로 한정하여 도시되었으나, 본 발명이 이에 한정되는 것은 아니다.
도 9b에 도시된 발광장치의 제조방법은, 도 9a에 도시된 발광장치의 제조방법에 비하여 벽 구조물들(WL)을 형성하는 단계(S100)를 더 포함할 수 있다.
벽 구조물들(WL)은 기판(ST) 상에 이격되어 형성될 수 있다(S100). 도 11a에 도시된 바와 같이, 벽 구조물들(WL)은 기판(ST) 상에 이격되어 배치될 수 있다.
제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상의 발광영역(EA)에 서로 이격되어 형성될 수 있다(S110). 예컨대, 제1 전극(PE1) 및 제2 전극(PE2)은 벽 구조물들(WL)을 각각 커버하도록 형성될 수 있다. 따라서, 도 11b에 도시된 바와 같이, 제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 및 벽 구조물들(WL) 상에 직접 배치될 수 있다. 그리고, 벽 구조물들(WL)은 기판(ST)과 제1 전극(PE1) 및 제2 전극(PE2) 사이에 각각 배치될 수 있다. 이때, 제1 전극(PE1) 및 제2 전극(PE2)은 벽 구조물들(WL)을 전체적으로 커버할 수 있다.
쉐도우 마스크(PR)는 제1 전극(PE1) 및 제2 전극(PE2) 상에 형성될 수 있다(S120).
발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)의 사이에 정렬될 수 있다(S130).
도 4a, 도 5b 및 도 11d에 도시된 바와 같이, 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)에 이격되어 기판(ST) 상에 직접 배치될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 도 4b 및 도 6b에 도시된 바와 같이, 발광 소자(nLED)의 일단은 제1 전극(PE1) 상에 배치되고, 타단은 제2 전극(PE2) 상에 배치될 수 있다.
제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 쉐도우 증착법을 통하여, 제1 전극(PE1), 제2 전극(PE2) 및 발광 소자(nLED) 상에 형성될 수 있다(S140).
도 11e에 도시된 바와 같이, 제1 컨택 전극(CE1)을 구성하는 물질들이 화살표 방향으로 분사되면, 제2 전극(PE2) 상에 배치된 쉐도우 마스크(PR)에 의해 일부 영역이 가려지게 된다. 따라서, 제1 컨택 전극(CE1)은 제1 전극(PE1) 및 발광 소자(nLED) 상에 배치될 수 있다.
마찬가지로, 제2 컨택 전극(CE2)을 구성하는 물질들이 화살표 방향으로 분사되면, 제1 전극(PE1) 상에 배치된 쉐도우 마스크(PR)에 의해 일부 영역이 가려지게 된다. 따라서, 제2 컨택 전극(CE2)은 제2 전극(PE2) 및 발광 소자(nLED) 상에 배치될 수 있다.
도 11e에서, 제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2) 각각이 차례로 형성되는 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 컨택 전극(CE2) 및 제1 컨택 전극(CE1) 각각이 차례로 형성될 수 있다.
쉐도우 마스크(PR)는 제거될 수 있다(S150). 또한, 쉐도우 마스크(PR)의 상에 증착된 물질들은 이때 함께 제거될 수 있다. 예컨대, 도 5b에 도시된 바와 같이, 제1 및 제2 전극들(PE1, PE2), 제1 및 제2 컨택 전극들(CE1, CE2) 및 발광 소자(nLED)가 적층될 수 있다.
보호층(PSV, 도 5a 참조)은 제1 및 제2 전극들(PE1, PE2), 제1 및 제2 컨택 전극들(CE1, CE2) 및 발광 소자(nLED) 상에 형성될 수 있다(S160).
도 12는 본 발명의 실시예에 따른 발광장치의 제조방법을 나타내는 순서도이다.
이하에서는, 도 4c, 도 4d, 도 7, 도 8, 도 10a 내지 도 10d를 참조하여, 도 12에 도시된 본 발명의 제3 실시예에 따른 발광장치에 제조방법이 상세하게 설명된다.
설명의 중복을 방지하기 위하여, 도 9a에서 설명된 내용과 동일하거나 유사한 내용은, 아래의 도 12에 대한 설명에서 생략된다.
제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상의 발광영역(EA)에 서로 이격되어 형성될 수 있다(S210). 따라서, 도 10a에 도시된 바와 같이, 제1 전극(PE1) 및 제2 전극(PE2)은 기판(ST) 상에 직접 배치될 수 있다.
쉐도우 마스크(PR)는 제1 전극(PE1) 및 제2 전극(PE2) 상에 형성될 수 있다(S220).
도 10b에 도시된 바와 같이, 쉐도우 마스크(PR)는 포지티브 포토레지스트(Positive Photoresist) 또는 네거티브 포토레지스트(Negative Photoresist) 중 하나일 수 있다.
발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)의 사이에 정렬될 수 있다(S230). 예컨대, 제1 전극(PE1) 및 제2 전극(PE2)에 소정의 전압을 인가함으로써, 발광 소자(nLED)는 일단이 제1 전극(PE1)을 향하고, 타단이 제2 전극(PE2)을 향하도록 정렬될 수 있다.
도 4c, 도 7 및 도 10c에 도시된 바와 같이, 발광 소자(nLED)는 제1 전극(PE1) 및 제2 전극(PE2)에 이격되어 기판(ST) 상에 직접 배치될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 도 4d 및 도 8에 도시된 바와 같이, 발광 소자(nLED)의 일단은 제1 전극(PE1) 상에 배치되고, 타단은 제2 전극(PE2) 상에 배치될 수 있다.
제1 컨택 전극(CE1) 및 제2 컨택 전극(CE2)은 쉐도우 증착법을 통하여, 제1 전극(PE1), 제2 전극(PE2) 및 발광 소자(nLED) 상에 형성될 수 있다(S240).
도 10d에 도시된 바와 같이, 제1 컨택 전극(CE1)을 구성하는 물질들이 화살표 방향으로 분사되면, 제2 전극(PE2) 상에 배치된 쉐도우 마스크(PR)에 의해 일부 영역이 가려지게 된다. 따라서, 제1 컨택 전극(CE1)은 제1 전극(PE1) 및 발광 소자(nLED) 상에 배치될 수 있다.
마찬가지로, 제2 컨택 전극(CE2)을 구성하는 물질들이 화살표 방향으로 분사되면, 제1 전극(PE1) 상에 배치된 쉐도우 마스크(PR)에 의해 일부 영역이 가려지게 된다. 따라서, 제2 컨택 전극(CE2)은 제2 전극(PE2) 및 발광 소자(nLED) 상에 배치될 수 있다.
벽 구조물들(WL)은 제1 전극(PE1) 및 제2 전극(PE2) 상에 형성될 수 있다(S250). 도 7 및 도 8에 도시된 바와 같이, 벽 구조물들(WL)은 제1 전극(PE1) 중 일부 및 제2 전극(PE2) 중 일부 상에 배치될 수 있다.
실시예에 따라, 벽 구조물들(WL)은 쉐도우 마스크(PR)를 열 수축 처리하여 형성될 수 있다. 이때, 쉐도우 마스크(PR)는 열이 가해짐에 따라, 수출되는 성질을 가질 수 있다. 즉, 열처리된 쉐도우 마스크(PR)는 벽 구조물들(WL)로 이용될 수 있다.
실시예에 따라, 벽 구조물들(WL)은 쉐도우 마스크(PR)를 용해 처리하여 형성될 수 있다. 이때, 쉐도우 마스크(PR)는 용해액에 의해 용해될 수 있다. 즉, 용해액에 의해 용해되고 남은 쉐도우 마스크(PR)는 벽 구조물들(WL)로 이용될 수 있다.
보호층(PSV, 도 5a 참조)은 벽 구조물들(WL), 제1 및 제2 전극들(PE1, PE2), 제1 및 제2 컨택 전극들(CE1, CE2) 및 발광 소자(nLED) 상에 형성될 수 있다(S260).
도 13은 본 발명의 실시예에 따른 발광 소자를 나타내는 도면이다.
도 13에서는 원기둥 형상의 발광 소자를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 13을 참조하면, 발광 소자(nLED)는 제1 및 제2 도전성 반도체층(11, 13)과, 제1 및 제2 도전성 반도체층(11, 13)의 사이에 개재된 활성층(12)을 포함한다. 일례로, 발광 소자(nLED)는 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
실시예에 따라, 도 13에서는 원기둥 형상의 발광 소자(nLED)를 도시하였으나, 발광 소자(nLED)의 형상은 다양하게 변경 실시될 수 있다. 일례로, 발광 소자(nLED)는 직육면체 형상을 비롯한 다양한 다각 기둥 형상을 가질 수도 있다. 이러한 발광 소자(nLED)는 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 라드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 가질 수 있다.
실시예에 따라, 발광 소자(nLED)는 절연피막(14)을 더 포함할 수 있다.
또한, 실시예에 따라, 발광 소자(nLED)는 제1 및 제2 전극들을 더 포함할 수 있다.
제1 전극은 제1 도전성 반도체층(11)에 전기적으로 연결되고, 제2 전극은 제2 도전성 반도체층(13)에 전기적으로 연결될 수 있다.
예컨대, 제1 전극은 절연피막(14)에 의해 커버되지 않는 제1 도전성 반도체층(11)의 일면(도 13에서, 발광 소자(nLED)의 하부면)을 통해 발광 소자(nLED)에 전기적으로 연결되고, 제2 전극은 절연피막(14)에 의해 커버되지 않는 제2 도전성 반도체층(13)의 일면(도 13에서, 발광 소자(nLED)의 상부면)을 통해 발광 소자(nLED)에 전기적으로 연결될 수 있다.
실시예에 따라, 제1 전극과 제1 도전성 반도체층(11)의 사이 및/또는 제2 전극과 제2 도전성 반도체층(13)의 사이에는 컨택 전극(미도시)이 더 포함될 수 있다.
또한, 실시예에 따라서는, 절연피막(14)이 제1 도전성 반도체층(11) 및/또는 제2 도전성 반도체층(13)의 측면 중 적어도 일 영역을 노출할 수도 있다. 즉, 본 발명의 실시예에서 절연피막(14)의 포함 여부 및/또는 그 위치가 특별히 한정되지는 않는다.
이러한 발광 소자(nLED)는 일례로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다. 다만, 본 발명의 실시예에 의한 발광 소자(nLED)의 크기가 이에 한정되는 것은 아니며, 발광 소자(nLED)가 적용되는 발광장치의 요구 조건에 부합되도록 발광 소자(nLED)의 크기가 변경될 수도 있다.
제1 도전성 반도체층(11)은 일례로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제1 도전성 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 실시예에 따라, 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일례로, 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(12)으로 이용될 수 있음은 물론이다. 발광 소자(nLED)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(nLED)가 발광하게 된다.
제2 도전성 반도체층(13)은 활성층(12) 상에 형성되며, 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일례로, 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 도전성 반도체층(13)을 구성할 수 있다.
실시예에 따라, 발광 소자(nLED)는 전술한 제1 도전성 반도체층(11), 활성층(12) 및 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다. 또한, 발광 소자(nLED)는 절연피막(14)을 더 포함할 수 있다. 다만, 실시예에 따라 절연피막(14)은 생략될 수도 있다.
절연피막(14)은 제1 도전성 반도체층(11), 활성층(12) 및/또는 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 형성된다. 일례로, 절연피막(14)은 적어도 활성층(12)의 외주면을 감싸도록 형성될 수 있다. 실시예에 따라, 절연피막(14)은 투명한 절연물질로 형성될 수 있다. 예컨대, 절연피막(14)은 SiO2, Si3N4, Al2O3및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않는다.
절연피막(14)이 형성되면, 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다. 또한, 절연피막(14)을 형성함에 의해 발광 소자(nLED)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 발광 소자들(nLED)이 밀접하여 배치되는 경우, 절연피막(14)은 발광 소자들(nLED)의 사이에서 발생할 수 있는 원치 않는 단락을 방지할 수 있다.
전술한 발광 소자(nLED)는, 다양한 발광장치의 발광원으로 이용될 수 있다. 일례로, 발광 소자(nLED)는, 조명장치나 자발광 표시패널의 발광원으로 이용될 수 있다.
본 발명의 실시예에 따른 발광장치 및 그의 제조방법은 화소가 대칭 구조를 갖게 됨으로써, 향상된 화질을 갖는 영상을 표시할 수 있다.
또한, 본 발명의 실시예에 따른 발광장치 및 그의 제조방법은 제조 공정을 개선시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 발광장치
110: 화소부
120: 주사 구동부
130: 데이터 구동부
140: 타이밍 제어부
PXL: 화소
nLED: 발광 소자

Claims (20)

  1. 발광영역을 포함하는 기판;
    상기 발광영역에 배치되는 제1 전극;
    상기 발광영역에 상기 제1 전극과 이격되어 배치되는 제2 전극;
    상기 제1 전극 및 상기 제2 전극 사이에 배치되는 발광 소자;
    상기 발광 소자의 일단을 상기 제1 전극에 연결시키기 위한 제1 컨택 전극;
    상기 발광 소자의 타단을 상기 제2 전극에 연결시키기 위한 제2 컨택 전극; 및
    상기 제1 전극 및 상기 제2 전극 상에 각각 배치되는 벽 구조물들; 을 포함하고,
    상기 제1 컨택 전극 및 상기 제2 컨택 전극은 상기 제1 전극 및 상기 제2 전극보다 크거나 같은 두께를 갖고,
    상기 벽 구조물들은 상기 제1 전극 및 상기 제2 전극과 상이한 재료를 포함하는,
    발광장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 발광 소자의 상기 일단은 상기 제1 전극 상에 배치되고, 상기 발광 소자의 상기 타단은 상기 제2 전극 상에 배치되는,
    발광장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 발광 소자는, 마이크로 스케일 혹은 나노 스케일을 가지는 원기둥 형상 혹은 다각 기둥 형상을 갖는,
    발광장치.
  7. 제1항에 있어서,
    상기 제1 컨택 전극 및 상기 제2 컨택 전극은, 투명 전극인,
    발광장치.
  8. 제1항에 있어서,
    상기 제1 전극, 상기 제2 전극, 상기 제1 컨택 전극, 상기 제2 컨택 전극 및 상기 발광 소자를 보호하기 위한 보호층을 더 포함하는,
    발광장치.
  9. 제8항에 있어서,
    상기 제1 전극의 일단은 상기 제1 컨택 전극에 의해 커버되고,
    상기 제2 전극의 일단은 상기 제2 컨택 전극에 의해 커버되고,
    상기 제1 전극의 타단 및 상기 제2 전극의 타단은 상기 보호층에 의해 커버되는,
    발광장치.
  10. 제9항에 있어서,
    상기 발광 소자의 일단은 상기 제1 컨택 전극에 의해 커버되고, 상기 발광 소자의 타단은 상기 제2 컨택 전극에 의해 커버되는,
    발광장치.
  11. 기판 상의 발광영역에 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 전극 및 상기 제2 전극 상에 쉐도우 마스크를 형성하는 단계;
    상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 정렬하는 단계;
    상기 쉐도우 마스크를 이용한 그림자 증착법을 통해, 제1 컨택 전극 및 제2 컨택 전극을 형성하는 단계; 및
    상기 쉐도우 마스크를 제거하는 단계를 포함하는,
    발광장치의 제조방법.
  12. 제11항에 있어서,
    상기 제1 전극 및 상기 제2 전극을 형성하는 단계 이전에,
    상기 기판 상에 벽 구조물들을 형성하는 단계를 더 포함하고,
    상기 벽 구조물은 상기 기판과 상기 제1 전극 및 상기 제2 전극 사이에 각각 배치되는,
    발광장치의 제조방법.
  13. 제12항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 벽 구조물들을 전체적으로 커버하는,
    발광장치의 제조방법.
  14. 제11항에 있어서,
    상기 발광 소자의 일단은 상기 제1 전극 상에 배치되고, 상기 발광 소자의 타단은 상기 제2 전극 상에 배치되는,
    발광장치의 제조방법.
  15. 제11항에 있어서,
    상기 제1 전극, 상기 제2 전극, 상기 제1 컨택 전극, 상기 제2 컨택 전극 및 상기 발광 소자를 보호하기 위한 보호층을 형성하는 단계를 더 포함하는,
    발광장치의 제조방법.
  16. 기판 상의 발광영역에 서로 이격되도록 제1 전극 및 제2 전극을 형성하는 단계;
    상기 제1 전극 및 상기 제2 전극 상에 쉐도우 마스크를 형성하는 단계;
    상기 제1 전극 및 상기 제2 전극 사이에 발광 소자를 정렬하는 단계;
    상기 쉐도우 마스크를 이용한 그림자 증착법을 통해, 제1 컨택 전극 및 제2 컨택 전극을 형성하는 단계; 및
    상기 제1 전극 및 상기 제2 전극 상에 벽 구조물들을 형성하는 단계를 포함하는,
    발광장치의 제조방법.
  17. 제16항에 있어서,
    상기 발광 소자의 일단은 상기 제1 전극 상에 배치되고, 상기 발광 소자의 타단은 상기 제2 전극 상에 배치되는,
    발광장치의 제조방법.
  18. 제16항에 있어서,
    상기 벽 구조물들은, 상기 쉐도우 마스크를 열 수축 처리하여 형성되는,
    발광장치의 제조방법.
  19. 제16항에 있어서,
    상기 벽 구조물들은, 상기 쉐도우 마스크를 용해 처리하여 형성되는,
    발광장치의 제조방법.
  20. 제16항에 있어서,
    상기 벽 구조물들, 상기 제1 전극, 상기 제2 전극, 상기 제1 컨택 전극, 상기 제2 컨택 전극 및 상기 발광 소자를 보호하기 위한 보호층을 형성하는 단계를 더 포함하는,
    발광장치의 제조방법.
KR1020180078428A 2018-07-05 2018-07-05 발광장치 및 그의 제조방법 KR102540894B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180078428A KR102540894B1 (ko) 2018-07-05 2018-07-05 발광장치 및 그의 제조방법
US16/503,807 US11411143B2 (en) 2018-07-05 2019-07-05 Light emitting device and method of fabricating the same
CN201910602800.3A CN110690240A (zh) 2018-07-05 2019-07-05 发光设备及制造其的方法
US17/864,282 US20220352426A1 (en) 2018-07-05 2022-07-13 Light emitting device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180078428A KR102540894B1 (ko) 2018-07-05 2018-07-05 발광장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20200005693A KR20200005693A (ko) 2020-01-16
KR102540894B1 true KR102540894B1 (ko) 2023-06-09

Family

ID=69101247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180078428A KR102540894B1 (ko) 2018-07-05 2018-07-05 발광장치 및 그의 제조방법

Country Status (3)

Country Link
US (2) US11411143B2 (ko)
KR (1) KR102540894B1 (ko)
CN (1) CN110690240A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210103602A (ko) * 2020-02-13 2021-08-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162675A (ja) * 1995-12-11 1997-06-20 Kazuhiko Yamanouchi 弾性表面波変換器と電子装置
JP3337405B2 (ja) * 1996-12-27 2002-10-21 シャープ株式会社 発光表示素子およびその電気配線基板への接続方法ならびに製造方法
US20070286773A1 (en) * 2002-05-16 2007-12-13 Micronit Microfluidics B.V. Microfluidic Device
TWI236166B (en) * 2004-08-03 2005-07-11 Ind Tech Res Inst Side structure of a bare LED and backlight module thereof
US20080135956A1 (en) * 2006-12-12 2008-06-12 General Electric Company Articles and assembly for magnetically directed self assembly and methods of manufacture
US7566159B2 (en) * 2007-05-31 2009-07-28 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Side-emitting LED package with improved heat dissipation
US20100001305A1 (en) * 2008-07-07 2010-01-07 Visera Technologies Company Limited Semiconductor devices and fabrication methods thereof
US9024316B2 (en) * 2008-07-09 2015-05-05 Creator Technology B.V. Electronic device comprising static induction transistor and thin film transistor, method of manufacturing an electronic device and display panel
US8872214B2 (en) * 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
EP2546900A4 (en) * 2010-03-12 2016-02-17 Sharp Kk DEVICE FOR PRODUCING A LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE, LIGHTING DEVICE, TAIL LIGHT, LIQUID CRYSTAL PANEL, DISPLAY DEVICE, METHOD FOR PRODUCING THE DISPLAY DEVICE, METHOD FOR CONTROLLING THE DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE
GB2484713A (en) * 2010-10-21 2012-04-25 Optovate Ltd Illumination apparatus
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102441566B1 (ko) * 2017-08-07 2022-09-07 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102415812B1 (ko) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20200005693A (ko) 2020-01-16
US20200013929A1 (en) 2020-01-09
US11411143B2 (en) 2022-08-09
US20220352426A1 (en) 2022-11-03
CN110690240A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
US20210265529A1 (en) Light emitting device and fabricating method thereof
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
CN110137200B (zh) 显示设备
KR102510456B1 (ko) 발광 장치 및 그의 제조 방법
KR102587215B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102493479B1 (ko) 표시 장치의 제조 방법
EP3832740A1 (en) Light emitting device, manufacturing method thereof, and display device having same
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
EP3890020A1 (en) Display device
CN111354742A (zh) 显示装置
US20220352426A1 (en) Light emitting device and method of fabricating same
KR20200006209A (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
EP3866202A1 (en) Light-emitting device, method for producing same, and display device including same
US20210151419A1 (en) Display device
EP3958318A1 (en) Display device and method for manufacturing same
KR20210044957A (ko) 표시 장치의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right