KR102540180B1 - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR102540180B1 KR102540180B1 KR1020180107006A KR20180107006A KR102540180B1 KR 102540180 B1 KR102540180 B1 KR 102540180B1 KR 1020180107006 A KR1020180107006 A KR 1020180107006A KR 20180107006 A KR20180107006 A KR 20180107006A KR 102540180 B1 KR102540180 B1 KR 102540180B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- clock signal
- signal line
- opening
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
일 실시예에 따른 표시 장치는 복수의 화소가 배열되어 있는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 표시 패널을 포함한다. 상기 표시 패널은 제1 기판, 상기 제1 기판 위에 위치하며 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선, 상기 제1 기판 위에 위치하며 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 제1 기판 위에 위치하며 상기 복수의 스테이지에 클록 신호를 전달하는 복수의 클록 신호선을 포함하는 클록 신호선 그룹, 상기 제1 기판과 마주하는 제2 기판, 그리고 상기 제2 기판 위에 위치하는 공통 전극을 포함한다. 상기 공통 전극은 상기 클록 신호선 그룹과 중첩하는 개구를 갖고, 상기 개구의 폭이 상기 클록 신호선 그룹의 폭보다 크다.
Description
본 발명은 표시 장치에 관한 것이다.
액정 표시 장치(LCD), 유기 발광 표시 장치(OLED) 같은 표시 장치는 영상이 표시되는 표시 패널(display panel)과 이를 구동하기 위한 게이트 구동부(gate driver), 데이터 구동부(data driver) 등의 구동부를 포함한다. 구동부는 별도의 칩으로 형성되어 표시 패널에 전기적으로 연결될 수 있다. 최근에는 게이트 구동부를 칩으로 형성하지 않고 표시 패널에 집적하는 기술이 사용되고 있다.
게이트 구동부는 스위칭 소자인 트랜지스터(transistor)와 저장 소자인 커패시터(capacitor)를 포함한다. 게이트 구동부가 표시 패널에 집적되는 경우, 게이트 구동부는 표시 패널의 주변 영역(peripheral area), 즉 영상이 표시되는 표시 영역(display area) 외곽의 비표시 영역에 배치될 수 있다. 게이트 구동부에는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 생성하는데 사용되는 신호들이 인가되고, 이들 신호를 전달하는 신호선들이 비표시 영역에 또한 형성될 수 있다.
신호선들 특히, 클록 신호를 전달하는 클록 신호선에 의한 RC 지연으로 인해서 게이트 구동부에서 출력되는 게이트 신호의 지연이 발생할 수 있다. 게이트 신호의 지연은 화소의 충전 시간을 감소시키고 크로스토크 등을 유발할 수 있으며, 이에 따라 표시 품질이 저하될 수 있다.
클록 신호의 로드 및 게이트 신호의 지연을 줄일 수 있는 표시 장치를 제공하는 것이다.
일 실시예에 따른 표시 장치는 복수의 화소가 배열되어 있는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 표시 패널을 포함한다. 상기 표시 패널은 제1 기판, 상기 제1 기판 위에 위치하며 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선, 상기 제1 기판 위에 위치하며 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부, 상기 제1 기판 위에 위치하며 상기 복수의 스테이지에 클록 신호를 전달하는 복수의 클록 신호선을 포함하는 클록 신호선 그룹, 상기 제1 기판과 마주하는 제2 기판, 그리고 상기 제2 기판 위에 위치하는 공통 전극을 포함한다. 상기 공통 전극은 상기 클록 신호선 그룹과 중첩하는 개구를 갖고, 상기 개구의 폭이 상기 클록 신호선 그룹의 폭보다 크다.
상기 개구는 상기 게이트 구동부와 나란하게 뻗어 있는 상기 클록 신호선 그룹의 부분과 중첩할 수 있다.
상기 개구는 장변이 상기 게이트 구동부와 나란하게 뻗어 있는 직사각형일 수 있다.
상기 게이트 구동부는 제1 방향으로 뻗어 있을 수 있고, 상기 복수의 클록 신호선은 상기 제1 방향과 교차하는 제2 방향으로 소정 간격으로 이격되어 있을 수 있다. 상기 복수의 클록 신호선 중 상기 게이트 구동부로부터 가장 멀리 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상일 수 있다. 상기 복수의 클록 신호선 중 상기 게이트 구동부로부터 가장 가까이 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상일 수 있다.
상기 표시 패널은 상기 제1 기판과 상기 제2 기판 사이에 위치하며, 상기 제1 기판과 상기 제2 기판을 합착하는 밀봉재를 더 포함할 수 있다. 상기 밀봉재는 상기 개구를 완전히 덮을 수 있다.
상기 표시 패널은 상기 제2 기판 위에 위치하는 차광 부재를 더 포함할 수 있고, 상기 차광 부재는 상기 개구와 중첩할 수 있고 상기 개구보다 큰 폭을 가질 수 있다.
상기 차광 부재는 상기 제2 기판과 상기 공통 전극 사이에 위치할 수 있고, 상기 밀봉재와 상기 개구가 중첩하는 영역에서, 상기 밀봉재의 상면이 상기 차광 부재와 접할 수 있다.
상기 표시 패널은 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 더 포함할 수 있고, 상기 액정층은 상기 개구와 이격되어 있을 수 있다.
상기 표시 패널은 상기 복수의 클록 신호선과 상기 복수의 스테이지를 연결하는 복수의 연결선을 더 포함할 수 있다. 상기 복수의 연결선 중 적어도 하나는 상기 클록 신호선 그룹과 상기 게이트 구동부 사이에 위치하는 저항 조절부를 포함할 수 있다.
상기 표시 패널은 상기 게이트 구동부에 저전압을 전달하는 신호선을 더 포함할 수 있다. 상기 저항 조절부는 클록 신호선 그룹과 상기 신호선 사이에 위치할 수 있다.
상기 개구는 상기 제2 기판의 일단까지 형성되어 있을 수 있다.
일 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 제1 방향으로 길게 위치하며 게이트 신호를 생성 및 출력하는 게이트 구동부, 상기 제1 기판 위에 상기 제1 방향으로 뻗어 있는 복수의 클록 신호선을 포함하는 클록 신호선 그룹, 상기 제1 기판과 마주하는 제2 기판, 상기 제2 기판 위에 위치하며 개구를 가진 공통 전극, 그리고 상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 포함한다. 상기 제1 방향과 교차하는 제2 방향으로 상기 개구의 폭이 상기 클록 신호선 그룹의 폭보다 크다.
상기 개구는 상기 클록 신호선 그룹과 중첩할 수 있다.
상기 개구는 상기 게이트 구동부와 나란하게 상기 제1 방향으로 뻗어 있는 상기 클록 신호선 그룹의 부분과 중첩할 수 있다.
상기 개구는 장변이 상기 제1 방향으로 뻗어 있는 직사각형일 수 있다.
상기 복수의 클록 신호선 중 상기 게이트 구동부로부터 가장 멀리 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상일 수 있고, 상기 게이트 구동부로부터 가장 가까이 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상일 수 있다.
상기 표시 장치는 상기 제1 기판과 상기 제2 기판을 합착하는 밀봉재를 더 포함할 수 있다. 상기 밀봉재는 상기 개구를 완전히 덮을 수 있다.
상기 표시 장치는 상기 제2 기판과 상기 공통 전극 사이에 위치하는 차광 부재를 더 포함할 수 있다. 상기 차광 부재는 상기 개구와 중첩할 수 있다.
상기 밀봉재와 상기 개구가 중첩하는 영역에서, 상기 밀봉재의 상면이 상기 차광 부재와 접할 수 있다.
실시예들에 따르면 게이트 신호의 지연을 개선할 수 있고, 이에 따라 게이트 구동부의 신뢰성 및 동작 마진을 확보할 수 있고 화소의 충전률을 개선할 수 있다. 실시예들에 따른 표시 장치는 표시 패널의 대형화, 고해상도화, 좁은 베젤 등 다양한 요구에 부합할 수 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에서 A 영역의 일 실시예의 확대도이다.
도 3은 도 2에서 III-III' 선을 따라 취한 단면도이다.
도 4는 도 2에서 IV-IV' 선을 따라 취한 단면도이다.
도 5는 일 실시예에 따른 게이트 신호의 파형을 나타내는 그래프이다.
도 6은 도 1에서 A 영역의 일 실시예의 확대도이다.
도 7은 도 6에서 VII-VII' 선을 따라 취한 단면도이다.
도 8은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 9는 도 6에서 IX-IX' 선을 따라 취한 단면도이다.
도 10은 일 실시예에 따른 게이트 구동부의 한 스테이지의 회로도이다.
도 11은 일 실시예에 따른 표시 장치의 한 화소 영역의 배치도이다.
도 12는 도 11에서 XII-XII' 선을 따라 취한 단면도이다.
도 2는 도 1에서 A 영역의 일 실시예의 확대도이다.
도 3은 도 2에서 III-III' 선을 따라 취한 단면도이다.
도 4는 도 2에서 IV-IV' 선을 따라 취한 단면도이다.
도 5는 일 실시예에 따른 게이트 신호의 파형을 나타내는 그래프이다.
도 6은 도 1에서 A 영역의 일 실시예의 확대도이다.
도 7은 도 6에서 VII-VII' 선을 따라 취한 단면도이다.
도 8은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 9는 도 6에서 IX-IX' 선을 따라 취한 단면도이다.
도 10은 일 실시예에 따른 게이트 구동부의 한 스테이지의 회로도이다.
도 11은 일 실시예에 따른 표시 장치의 한 화소 영역의 배치도이다.
도 12는 도 11에서 XII-XII' 선을 따라 취한 단면도이다.
첨부한 도면을 참고로 하여, 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기서 설명하는 실시예들로 한정되지 않는다.
명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 부여한다. 도면에서 여러 층 및 영역의 두께나 크기는 이들의 배치와 상대적 위치를 명확하게 나타내기 위해 확대하거나 축소하여 도시되어 있을 수 있다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서에서 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서에서 "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
본 발명의 실시예들에 따른 표시 장치에 대하여 도면들을 참고로 하여 상세하게 설명한다. 액정 표시 장치를 위주로 설명하겠지만, 본 발명은 액정 표시 장치 외의 표시 장치에 적용될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이다.
도 1을 참고하면, 표시 장치는 표시 패널(300), 데이터 구동부(460), 게이트 구동부(500) 및 신호 제어부(600)를 포함한다.
표시 패널(300)은 영상을 표시하는 표시 영역(DA)과 표시 영역(DA) 주변의 비표시 영역(NA)을 포함한다. 표시 패널(300)에는 외부로부터 신호들을 인가받아 영상을 표시하는데 사용되는 여러 소자들과 배선들이 기판 위에 형성되어 있다.
표시 영역(DA)에는 영상을 표시하는 화소들(PX)이 배치되어 있고, 화소들(PX)에 신호를 인가하기 위한 게이트선들(G1-Gn)과 데이터선들(D1-Dm)이 배치되어 있다. 데이터선(D1-Dm)은 대략 제1 방향(x)으로 뻗어 있고, 게이트선들(G1-Gn)은 대략 제2 방향(y)으로 뻗어 있다. 게이트선들(G1-Gn)과 데이터선들(D1-Dm)은 서로 절연되게 교차되어 있을 수 있다.
액정 표시 장치의 경우, 화소(PX)는 트랜지스터, 액정 커패시터, 그리고 유지 커패시터를 포함한다. 액정 커패시터는 화소 전극, 공통 전극 및 액정층으로 구성될 수 있다. 트랜지스터의 제어 전극(제어 단자, 게이트 전극 등으로 불릴 수 있음)는 게이트선에 연결되고, 트랜지스터의 제1 전극(입력 단자, 소스 전극 등으로 불릴 수 있음)는 데이터선에 연결되며, 트랜지스터의 제2 전극(출력 단자, 드레인 전극 등으로 불릴 수 있음)는 액정 커패시터의 화소 전극과 유지 커패시터의 제1 전극에 연결될 수 있다. 액정 커패시터의 공통 전극은 공통 전압을 인가받을 수 있고, 유지 커패시터의 제2 전극은 유지 전압을 인가 받을 수 있다.
비표시 영역(NA)에는 게이트선들(G1-Gn)에 게이트 신호를 인가하는 게이트 구동부(500)가 배치되어 있다. 게이트 구동부(500)는 비표시 영역(NA)에 집적되어 있을 수 있다. 게이트 구동부(500)는 제1 방향(x)으로 길게 형성되어 있을 수 있다. 표시 영역(DA)의 데이터선들(D1-Dm)은 표시 패널(300)에 접합된 연성 인쇄회로기판(flexible printed circuit board, FPCB)(450) 위에 실장된 집적회로(IC) 칩일 수 있는 데이터 구동부(460)로부터 데이터 신호, 즉 화소(PX)에 인가되는 데이터 전압을 인가 받을 수 있다.
게이트 구동부(500) 및 데이터 구동부(460)는 신호 제어부(600)에 의하여 제어될 수 있다. FPCB(450) 외측에는 인쇄회로기판(PCB)(400)이 위치하여 신호 제어부(600)로부터의 신호들을 데이터 구동부(460) 및 게이트 구동부(500)로 전달할 수 있다. 신호 제어부(600)로부터 게이트 구동부(500)로 제공되는 신호들은 표시 패널(300)에 위치하는 구동부 제어 신호선(driver control signal line, DCL)을 통해 게이트 구동부(500)로 전달된다. 신호 제어부(600)에서 구동부 제어 신호선(DCL)을 통해 게이트 구동부(500)로 제공되는 신호는 수직 개시 신호, 클록 신호 등의 신호들과 특정 레벨의 저전압을 제공하는 신호들을 포함할 수 있다. 몇몇 신호는 신호 제어부(600)가 아닌 다른 장치로부터 제공될 수도 있다.
구동부 제어 신호선(DCL)은 예컨대 게이트 구동부(500)에 가깝게 위치하는 FPCB(450)에 연결되어 있을 수 있다. 구동부 제어 신호선(DCL)은 예컨대 비표시 영역(NA)에서 게이트 구동부(500)와 나란하게 뻗어 있을 수 있다. 예컨대, 구동부 제어 신호선(DCL)과 게이트 구동부(500)는 제1 방향(x)으로 뻗어 있을 수 있다. 다만, 구동부 제어 신호선(DCL)에서 게이트 구동부(500) 아래쪽에 있는 부분은 제1 방향(x)과 다른 방향, 예컨대 대략 사선 방향으로 뻗어 있을 수 있다.
도면의 복잡화를 피하기 위해 도 1에서 구동부 제어 신호선(DCL)이 2개의 선으로 도시되어 있으나, 구동부 제어 신호선(DCL)은 게이트 구동부(500)로 전달되는 신호의 종류에 대응하는 개수의 신호선들을 포함할 수 있고, 그보다 많거나 적은 수의 신호선들을 포함할 수도 있다. 구동부 제어 신호선(DCL)의 신호선들은 게이트 구동부(500)보다 표시 영역(DA)으로부터 외곽에 게이트 구동부(500)와 나란하게 위치할 수 있지만, 이에 제한되지 않으며, 예컨대 어떤 신호선(예컨대, 제1 저전압을 전달하는 신호선)은 게이트 구동부(500)와 표시 영역(DA) 사이에 위치할 수 있고, 어떤 신호선은 게이트 구동부(500)를 통과하도록 위치할 수도 있다.
게이트 구동부(500)는 수직 개시 신호, 클록 신호들 및 게이트 오프 전압에 준하는 저전압을 구동부 제어 신호선(DCL)을 통해 전달받아 게이트 신호(게이트 온 전압 및 게이트 오프 전압)를 생성하여 게이트선들(G1-Gn)에 인가한다. 클록 신호들은 구동부 제어 신호선(DCL) 중 클록 신호선 그룹(CSG)을 통해 전달된다. 클록 신호선 그룹(CSG)은 게이트 구동부(500)보다 표시 패널(300)의 외곽에 위치할 수 있다.
클록 신호선 그룹(CSG)이 하나의 선으로 도시되어 있지만, 클록 신호선 그룹(CSG)은 게이트 구동부(500)로 전달되는 클록 신호의 개수에 대응하는 개수의 클록 신호선들을 포함할 수 있다. 게이트 구동부(500)는 이들 신호를 이용하여 게이트 신호를 생성하고 출력하는 스테이지들(ST1-STn)을 포함한다. 스테이지들(ST1-STn)은 게이트선들(G1-Gn)과 일대 일로 연결되어 있다. 스테이지들(ST1-STn)은 종속적으로 연결되어 있을 수 있고, 스테이지들(ST1-STn)은 프레임마다 게이트선들(G1-Gn)에 게이트 신호를 순차적으로 출력할 수 있다. 스테이지들(ST1-STn)은 게이트선들(G1-Gn)에 n개의 게이트 신호를 1번째 스테이지(ST1)으로부터 n번째 스테이지(STn)까지 순차적으로 출력할 수 있지만, 그 반대로, n번째 스테이지(STn)부터 1번째 스테이지(ST1)까지 순차적으로 출력할 수도 있다.
게이트 구동부(500)는 표시 영역(DA)의 좌측 및/또는 우측에 위치할 수 있고, 상측 및/또는 하측에 위치할 수도 있다. 도시된 실시예에서 게이트 구동부(500)의 표시 영역(DA)의 좌측에 위치하고 있는데, 우측에도 더 위치할 있다.
각각의 스테이지는 트랜지스터들 및 적어도 하나의 커패시터를 포함한다. 각각의 스테이지가 차지하는 영역은 대략 직사각형일 수 있다. 따라서 각각의 스테이지를 도 1에서 동일한 면적과 모양의 직사각형으로 블록화하여 도시하였다.
표시 패널(300)의 비표시 영역(NA)에는 공통 전압선(VC)이 위치한다. 공통 전압선(VC)은 구동부 제어 신호선(DCL)보다 표시 패널(300)의 외곽에 위치할 수 있고, 표시 패널(300)의 가장자리를 둘러 위치할 수 있다. 공통 전압선(VC)은 연성 인쇄회로기판(450) 등을 통해 입력되는 공통 전압을 공통 전극으로 전달할 수 있다.
도 2는 도 1에서 A 영역의 일 실시예의 확대도이고, 도 3은 도 2에서 III-III' 선을 따라 취한 단면도이고, 도 4는 도 2에서 IV-IV' 선을 따라 취한 단면도이다. 도 5는 일 실시예에 따른 게이트 신호의 파형을 나타내는 그래프이다.
도 2 및 도 3에는 표시 패널(300)에서 게이트 구동부(500)가 위치하는 쪽의 가장자리 부분이 좀더 구체적으로 도시된다. 게이트 구동부(500)가 포함하는 스테이지들(ST1-STn)은 4개의 스테이지(ST)의 일부가 간단하게 도시된다.
표시 패널(300)은 제1 기판(110) 및 이와 마주하는 제2 기판(210)을 포함한다. 제1 기판(110)과 제2 기판(210)에는 액정층(3)이 위치할 수 있다. 제1 기판(110)과 제2 기판(210)은 이들 사이에 위치하는 밀봉재(sealant)(50)에 의해 합착되어 있다. 밀봉재(50)는 표시 영역(DA)을 둘러 비표시 영역(NA)에 위치할 수 있다. 밀봉재(50)는 액정층(3)의 액정 물질이 표시 패널(300) 외부로 빠져나가거나 수분, 산소 등의 불순물이 외부에서 액정층(3)으로 침투하는 것을 차단할 수 있다.
제1 기판(110) 위에는 공통 전압선(VC)이 위치하고, 클록 신호선 그룹(CSG), 저전압을 전달하는 신호선(S1), 수직 개시 신호를 전달하는 신호선(S2) 등을 포함하는 구동부 제어 신호선(DCL)이 또한 위치한다. 클록 신호선 그룹(CSG)은 복수의 클록 신호선(C1-C16)을 포함한다. 클록 신호선 그룹(CSG)은 16개의 클록 신호선(C1-C16)을 포함할 수 있고, 클록 신호선들(C1-C16)은 서로 평행하게 제1 방향(x)으로 뻗어 있을 수 있다. 클록 신호선들(C1-C16)은 서로 동일한 폭을 가질 수 있고, 동일한 간격으로 이격되어 있을 수 있다.
클록 신호선들(C1-C16) 중 클록 신호선(C1)은 게이트 구동부(500)로부터 가장 멀리 위치하고, 클록 신호선(C16)은 게이트 구동부(500)에 가장 가깝게 위치한다. 클록 신호선들(C1-C16) 통해, 예컨대 1 수평 주기(1H)만큼 순차적으로 위상 지연된 16개의 클록 신호들이 게이트 구동부(500)로 전달될 수 있다. 게이트 구동부(500)의 스테이지들(ST1-STn)은 16개의 연속적인 스테이지를 반복 주기로 클록 신호선들(C1-C16)에 연결되어 클록 신호를 입력 받을 수 있다.
각각의 클록 신호는 8H의 펄스 폭(하이 레벨)을 가질 수 있다. 각각의 클록 신호는 듀티비(duty ratio)가 50%일 수 있고, 16H의 주기를 가질 수 있다. 이 경우, 게이트 구동부(500)의 각각의 스테이지(ST1-STn)는 8H의 폭을 갖는 게이트 온 전압을 출력할 수 있고, 인접하는 스테이지(ST1-STn)가 출력하는 게이트 온 전압은 7H 동안 중첩할 수 있다. 이와 같이 다수의 클록 신호들을 사용하여 게이트 신호를 생성할 경우, 각각의 게이트선(G1-Gn)에 인가되는 게이트 신호의 게이트 온 전압이 인가되는 기간을 증가시켜, 액정 표시 장치에서 화소의 충전 시간을 증가시킬 수 있다.
실시예에 따라서 16개보다 보다 적거나 많은 수의 클록 신호가 사용될 수 있고, 이에 따라 제1 기판(110) 위에는 16개보다 적거나 또는 많은 수의 클록 신호선을 포함할 수 있으며, 예컨대 4개, 6개, 8개, 10개, 12개 등의 클록 신호선을 포함할 수 있다.
공통 전압선(VC) 및 구동부 제어 신호선(DCL) 위에 제1 절연층(140)이 위치할 수 있고, 제1 절연층(140) 위에 제2 절연층(180)이 위치할 수 있다.
제2 기판(210) 위에는 차광 부재(BM)가 위치하고, 차광 부재(BM) 위에는 공통 전극(CE)이 위치한다. 여기서 제2 기판(210) 위에 위치한다는 제2 기판(210)의 면들 중 제1 기판(110)을 향하는 면 위에 위치하는 것을 의미한다.
차광 부재(BM)는 비표시 영역(NA)에서 구동부 제어 신호선(DCL), 공통 전압선(VC), 게이트 구동부(500) 등을 가리도록 형성될 수 있다. 차광 부재(BM)는 표시 영역(DA)에서 화소(PX)를 제외한 영역의 적어도 일부를 가리도록 형성될 수 있다. 공통 전극(CE)은 제2 기판(210)을 전체적으로 덮도록 위치할 수 있지만, 공통 전극(CE)에는 클록 신호선 그룹(CSG)과 중첩하는 영역에 개구(OPN)가 형성되어 있다. 다시 말해, 공통 전극(CE)은 클록 신호선 그룹(CSG)과 중첩하는 영역에서는 형성되어 있지 않다.
도 1을 또한 참고하면, 개구(OPN)는 클록 신호선 그룹(CSG)에서 적어도 게이트 구동부(500)와 나란하게 제1 방향(x)으로 뻗어 있는 부분과 중첩하도록 형성될 수 있다. 개구(OPN)는 장변이 게이트 구동부(500)와 나란하게 뻗어 있는 대략 직사각형일 수 있다. 공통 전극(CE)이 클록 신호선 그룹(CSG)과 중첩할 경우 공통 전극(CE)의 전압이 클록 신호선 그룹(CSG)을 통해 전달되는 클록 신호에 영향을 줄 수 있다. 즉, 공통 전극(CE)과 클록 신호선 그룹(CSG) 간의 커패시턴스(capacitance)로 인해 클록 신호의 로드(load)가 증가한다. 이로 인해 클록 신호의 RC 지연이 증가하여, 게이트 구동부(500)의 출력 파형에 영향을 주고, 결과적으로 화소의 충전률을 저하시킬 수 있다. 일 실시예에 따르면 클록 신호선 그룹(CSG)과 중첩하는 영역에서 공통 전극(CE)이 제거되어 있어, 공통 전극(CE)과 클록 신호선 그룹(CSG) 사이의 커패시턴스가 줄어듦으로써 클록 신호의 로드를 감소시킬 수 있다. 따라서 게이트 구동부(500)의 마진을 확보할 수 있고, 화소의 충전률을 증가시킬 수 있다.
한 시뮬레이션 결과에 따르면, 82인치 QUHD (7,680 X 4,320 화소) 액정 표시 패널에서 공통 전극(CE)이 클록 신호선 그룹(CSG)과 중첩하는 개구(OPN)를 포함하는 경우는 공통 전극(CE)이 개구(OPN)를 포함하지 않고 클록 신호선 그룹(CSG)과 완전히 중첩하는 경우보다 클록 신호 로드가 약 1/3 정도 감소함을 확인할 수 있었다 (약 13pF에서 약 4.2pF으로 감소함). 그 결과, 도 5를 참고하면, 개구(OPN)를 포함하는 경우 게이트 구동부(500)에서 출력되는 게이트 신호에서 게이트 온 전압의 라이징(rising) 시간 및 폴링(falling) 시간이 개구(OPN)를 포함하지 않는 경우보다 빨라지고, 이에 따라 화소의 충전률을 증가시킬 수 있다. 참고로, 도 5는 마지막 스테이지(STn)에서 출력되는 게이트 신호의 파형을 나타낸다.
공통 전극(CE)이 클록 신호선 그룹(CSG), 특히 양측단에 위치하는 클록 신호선(C1, C16)에 주는 영향을 최소화하기 위해서, 공통 전극(CE)의 개구(OPN)의 폭은 클록 신호선 그룹(CSG)의 폭보다 클 수 있다. 여기서 클록 신호선 그룹(CSG)의 폭은 클록 신호선들(C1-C16) 중 가장 좌측 클록 신호선(C1)의 좌변과 가장 우측 클록 신호선(C16)의 우변 사이의 거리를 의미한다. 클록 신호선 그룹(CSG)의 제1 방향(x)으로 뻗어 있는 부분은 개구(OPN) 내에 위치할 수 있다.
개구(OPN)의 폭은 클록 신호선 그룹(CSG)의 폭보다 약 40μm 이상 클 수 있다. 예컨대, 평면도에서 클록 신호선(C1)과 공통 전극(CE)의 제2 방향(y)으로 거리(d1)는 약 20μm 이상일 수 있고, 클록 신호선(C16)과 공통 전극(CE)의 제2 방향(y)로 거리(d2)는 약 20μm 이상일 수 있다. 거리(d1, d2)가 20μm보다 작으면 공통 전극(CE)과 클록 신호선(C1, C16) 간의 커패시턴스와 공통 전극(CE)과 다른 클록 신호선들(C2-C15) 간의 커패시턴스의 차이가 표시 품질에 영향을 줄 만큼 증가할 수 있다. 즉, 커패시턴스 차이로 인해 클록 신호선(C1, C16)을 통해 전달되는 클록 신호의 로드와 다른 클록 신호선들(C2-C15)을 통해 전달되는 클록 신호들의 로드에 있어 차이가 발생하고, 클록 신호선(C1, C16)을 통해 클록 신호를 전달받는 스테이지들이 출력하는 게이트 신호와 클록 신호선들(C2-C16)을 통해 클록 신호를 전달받는 스테이지들이 출력하는 게이트 신호의 파형이 다를 수 있다. 이로 인해 특정 게이트선들에 연결되어 있는 화소들과 다른 게이트선들에 연결되어 있는 화소들 간의 충전률 차이가 발생하여, 화소들의 휘도 불균일을 초래할 수 있다.
밀봉재(50)는 클록 신호선 그룹(CSG)과 중첩하고, 공통 전극(CE)의 개구(OPN)와 또한 중첩한다. 밀봉재(50)는 개구(OPN)를 완전히 덮도록 형성되어 있다. 밀봉재(50)와 개구(OPN)가 중첩하는 영역에서 밀봉재(50)의 상면은 차광 부재(BM)와 접할 수 있다. 만약 개구(OPN)가 없다면 공통 전극(CE)으로 덮여 있을 제2 기판(210) 위의 차광 부재(BM)의 부분이 밀봉재(50)에 의해 덮여 있으므로, 차광 부재(BM)는 액정 물질과 만날 수 없고, 따라서 차광 부재(BM)가 액정 물질과 반응하여 액정 물질이 오염되는 것을 방지할 수 있다. 평면도에서 밀봉재(50)와 공통 전극(CE)의 중첩하는 부분의 폭(w)은 약 400μm 이상으로 설계될 수 있다. 이것은 밀봉재(50)의 형성 및/또는 제1 기판(110)과 제2 기판(210)의 합착 시 공정 편차를 고려한 폭이다.
밀봉재(50)는 광 경화성 밀봉 물질 또는 열 경화성 밀봉 물질로 형성될 수 있다. 예컨대, 제1 기판(110) 및 제2 기판(210) 중 어느 하나에 밀봉 물질을 드로잉(drawing)하고 다른 하나에 액정 물질을 적하한 후 제1 기판(110)과 제2 기판(210)을 합착하고, 밀봉 물질에 자외선 같은 광이나 열을 조사하여 밀봉 물질을 경화시킴으로써 밀봉재(50)을 형성할 수 있다.
밀봉재(50)가 광 경화성 밀봉 물질로 형성되는 경우, 밀봉 물질에 UV 같은 광이 조사되기 위해서는 광이 밀봉 물질까지 도달할 수 있어야 한다. 그런데 제2 기판(210)에는 차광 부재(BM)가 위치하므로, 제2 기판(210) 쪽에서 광을 조사하면 광이 밀봉 물질에 도달하기 어렵다. 제1 기판(110) 위에도 클록 신호선 그룹(CSG) 등이 위치하므로, 제1 기판(110) 쪽에서 광을 조사하더라도 광이 클록 신호선 그룹(CSG) 등에 의해 대부분 차단될 수 있다. 따라서 각각의 클록 신호선(C1-C16)은 서로 이격되어 있는 복수의 라인(L)으로 형성될 수 있다. 하나의 클록 신호선에서 복수의 라인(L)은 군데군데 가로 방향으로 연결되어 있을 수 있다. 이와 같이, 복수의 라인(L)으로 클록 신호선(C1-C16)은 형성하면, 광이 라인들(L) 사이의 틈을 통해 밀봉 물질로 조사될 수 있고, 각 라인(L)과 중첩하는 밀봉 물질에도 회절 현상에 의해 광이 도달할 수 있다. 따라서 밀봉 물질을 경화시킬 수 있는 광이 밀봉 물질 전체에 조사될 수 있다. 같은 목적으로, 클록 신호선들(C1-C16) 외에 밀봉재(50)와 중첩하는 신호선들(예컨대, 신호선(S1, S2), 공통 전압선(VC))은 복수의 라인으로 형성될 수 있다.
클록 신호선 그룹(CSG)과 게이트 구동부(500)는 나란하게 제1 방향(x)으로 뻗어 있으므로, 클록 신호선들(C1-C16)과 스테이지들(ST1-STn)은 대략 제2 방향(y)으로 뻗어 있는 연결선들(CL)에 연결되어 있다. 연결선(CL)에 의해 클록 신호선들(C1-C16)과 스테이지들(ST1-STn)은 전기적으로 연결될 수 있다. 도 4에서는 클록 신호선(C13)과 연결선(CL)의 접속에 대해 도시하고 있으며, 다른 클록 신호선들(C1-C12, C14-C16)도 도 4에 도시된 방식으로 연결선(CL)과 접속될 수 있다. 연결선(CL)은 제1 절연층(140)과 제2 절연층(180) 사이에 위치할 수 있으며, 연결선(CL)과 클록 신호선(C13)의 연결을 위해, 제2 절연층(180) 위에 위치하는 연결자(199)가 사용될 수 있다. 연결자(199)는 제1 및 제2 절연층(140, 180)에 형성된 접촉 구멍(H1)을 통해 클록 신호선(C13)과 연결되고, 제2 절연층(180)에 형성된 접촉 구멍(H2)을 통해 연결선(CL)과 연결될 수 있다. 연결선(CL) 아래에는 연결선(CL)과 같은 패턴으로 형성되며 연결선(CL)과 중첩하는 반도체선(159)이 위치할 수 있다.
클록 신호선 그룹(CSG)의 개개의 클록 신호선(C1-C16)과 게이트 구동부(500) 간의 거리 차이가 있으므로, 연결선(CL)에 의한 연결 시 연결선(CL)의 길이가 달라 저항 차이 및 이로 인한 RC 지연 차이가 발생할 수 있다. 클록 신호선들(C1-C16)에 접속되어 있는 연결선들(CL) 간의 저항 차이가 발생하지 않도록, 연결선들(CL)은 클록 신호선 그룹(CSG)과 스테이지들(ST1-STn) 사이에 저항 조절부(resistance adjusting part)(RA)를 포함할 수 있다. 본 실시예에서, 저항 조절부(RA)는 클록 신호선 그룹(CGS)과 저전압을 전달하는 신호선(S1) 사이에 위치한다. 저항 조절부(RA)는 스테이지들(ST1-STn)에 멀리 위치하는 클록 신호선들(C1-C16)에 접속되어 있는 연결선(CL)보다 스테이지들(ST1-STn)에 가깝게 위치하는 클록 신호선들(C1-C16)에 접속되어 있는 연결선(CL)에서 길게 형성될 수 있다. 따라서 클록 신호선(C16)에 접속되어 있는 연결선(CL)의 저항 조절부(RA)의 길이가 가장 길 수 있다. 스테이지들(ST1-STn)로부터 가장 멀리 위치하는 클록 신호선(C1)에 접속되어 있는 연결선(CL)은 저항 조절부(RA)를 포함하지 않거나, 가장 짧은 길이의 저항 조절부(RA)를 포함할 수 있다. 저항 조절부(RA)의 설계가 개구(OPN)에 의한 영향으로부터 자유로울 수 있도록, 저항 조절부(RA)는 개구(OPN)와 중첩하지 않을 수 있다.
도 6은 도 1에서 A 영역의 일 실시예의 확대도이고, 도 7은 도 6에서 VII-VII' 선을 따라 취한 단면도이다.
도 6 및 도 7의 실시예는 전술한 실시예와 저항 조절부(RA)의 위치에 있어서 차이가 있다. 즉, 저항 조절부(RA)는 수직 개시 신호를 전달하는 신호선(S2)과 스테이지들(ST1-STn) 사이에 위치한다. 이에 따라 클록 신호선 그룹(CGS)과 저전압을 전달하는 신호선(S1)은 좀더 가깝게 위치할 수 있다. 공통 전극(CE)에 형성된 개구(OPN)는 클록 신호선 그룹(CSG)과 중첩하지 않는다. 개구(OPN)는 수직 개시 신호를 전달하는 신호선(S2) 및 저항 조절부(RA)와 중첩하지 않을 수 있다. 개구(OPN)는 저전압을 전달하는 신호선(S1)의 일부와 중첩하거나 저전압을 전달하는 신호선(S1)과 중첩하지 않을 수 있다.
도 8은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 도면이고, 도 9는 도 8에서 IX-IX' 선을 따라 취한 단면도이다.
도 8 및 도 9의 실시예는 전술한 실시예와 비교하여, 공통 전극(CE)의 개구(OPN)의 영역에 있어서 차이가 있다. 즉, 전술한 실시예에서는 개구(OPN)의 좌측에도 공통 전극(CE)이 존재하도록 형성되어 있지만, 본 실시예에서는 개구(OPN)가 제2 기판(210)의 좌측 단까지 형성되어 있다. 제2 기판(210) 위의 공통 전극(CE)은 밀봉재(50) 내에 위치하는 도전 입자를 통해 제1 기판(110) 위의 공통 전압선(VC)과 전기적으로 연결되는데, 이러한 연결은 표시 패널(300)의 상측 및/또는 하측에서 수행될 수 있다. 따라서 본 실시예와 같이 제2 기판(210)의 좌측이나 우측에서 개구(OPN)보다 외곽으로 공통 전극(CE)이 없더라도, 공통 전극(CE)이 공통 전압선(VC)에 전기적으로 연결될 수 있다. 클록 신호선 그룹(CSG)과 중첩하는 공통 전극(CE)의 개구(OPN)와 관련된 특징은 전술한 실시예와 동일하므로, 이에 대한 설명은 생략한다.
도 10은 일 실시예에 따른 게이트 구동부의 한 스테이지의 회로도이다.
스테이지(ST)는 입력 단자들과 출력 단자들을 포함할 수 있다. 예컨대, 스테이지(ST)는 제1 클록 단자(CT1), 제2 클록 단자(CT2), 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제1 전압 단자(VT1), 제2 전압 단자(VT2), 제1 출력 단자(OT1) 및 제2 출력 단자(OT2)를 포함할 수 있다.
제1 클록 단자(CT1)는 한 클록 신호선과 연결되어 제1 클록 신호를 수신할 수 있고, 제2 클록 단자(CT2)는 다른 클록 신호선과 연결되어 제1 클록 신호와 위상이 반전된 제2 클록 신호를 수신할 수 있다. 제1 입력 단자(IN1)는 전단 스테이지의 제2 출력 단자(OT2)와 연결되어 캐리 신호를 수신할 수 있고, 제2 입력 단자(IN2)는 후단 스테이지의 제2 출력 단자(OT2)와 연결되어 캐리 신호를 수신할 수 있다. 1번째 스테이지는 전단 스테이지가 존재하지 않으므로 제1 입력 단자(IN1)로 수직 개시 신호를 수신할 수 있고, 마지막 스테이지는 후단 스테이지가 존재하지 않으므로 제2 입력 단자(IN2)로 수직 개시 신호를 수신할 수 있다. 제1 전압 단자(VT1)는 한 저전압 신호선과 연결되어 제1 저전압을 수신할 수 있고, 제2 전압 단자(VT2)는 다른 저전압 신호선과 연결되어 제1 저전압보다 낮은 레벨의 제2 저전압을 수신할 수 있다. 제1 출력 단자(OT1)는 대응하는 게이트선에 게이트 신호를 출력할 수 있다. 제2 출력 단자(OT2)는 캐리 신호를 출력할 수 있다.
스테이지(ST)는 7개의 트랜지스터(T1, T3, T4, T6, T10, T11, T15)와 1개의 커패시터(C)를 포함할 수 있다. 이러한 회로는 전술한 신호들을 수신하여 양호한 특성을 가진 게이트 신호를 생성하도록 동작 및 기능할 수 있다. 도시된 스테이지(ST)는 예시적인 것이며, 스테이지(ST)는 추가 트랜지스터를 포함하거나 어떤 트랜지스터를 포함하지 않도록 구성될 수 있고, 입력 및/또는 출력 단자의 개수 및/또는 종류도 변경될 수 있고, 입력 및/또는 출력되는 신호도 달라질 수 있다.
도 11은 일 실시예에 따른 표시 장치의 한 화소 영역의 배치도이고, 도 12는 도 11에서 XII-XII' 선을 따라 취한 단면도이다.
도 11은 복수의 화소 영역 가운데 일부분인 하나의 화소 영역을 도시하고 있고, 액정 표시 패널에는 이러한 화소 영역이 상하좌우로 배열되어 있다. 도 11 및 도 12는 표시 패널(300)의 표시 영역(DA)에 위치하는 화소(PX)를 설명하기 위한 것이며, 표시 패널(300)의 비표시 영역(NA)과의 연관성을 설명하기 위해, 도 1 내지 도 4를 교차 참고한다.
도 11 및 도 12를 참고하면, 유리 등으로 만들어질 수 있는 투명한 절연 기판인 제1 기판(110) 위에 게이트선(121), 게이트 전극(124) 및 유지 전극선(131)을 포함하는 게이트 도전체가 위치한다. 게이트 전극(124)은 게이트선(121)으로부터 한 방향으로 돌출되어 있을 수 있다. 유지 전극선(131)의 일부는 유지 커패시터의 제2 전극일 수 있다. 게이트 도전체는 몰리브덴, 알루미늄, 은, 구리, 몰리브덴, 크롬, 탄탈륨, 티타늄 등의 금속 또는 이의 합금을 포함할 수 있다. 게이트 도전체는 제1 기판(110) 위에 도전층을 형성한 후 패터닝하여 형성될 수 있다. 게이트 도전체는 전술한 구동부 제어 신호선(DCL)을 포함할 수 있다.
게이트 도전체 위에는 무기 절연 물질을 포함할 수 있는 제1 절연층(140)이 위치한다. 제1 절연층(140) 위에는 트랜지스터(TR)의 반도체층을 포함하는 반도체 패턴(154)이 위치한다. 반도체 패턴(154)은 비정질 규소, 산화물 반도체 등을 포함할 수 있다. 전술한 반도체선(159)은 반도체 패턴(154)과 동일 공정 및 동일 물질로 형성될 수 있다.
반도체 패턴(154) 위에는 데이터선(171), 트랜지스터(TR)의 제1 전극(173) 및 제2 전극(175)을 포함하는 데이터 도전체가 위치한다. 반도체 패턴(154)과 데이터선(171), 제1 전극(173) 및 제2 전극(175) 사이에는 오믹 콘택(ohmic contact)이 위치할 수 있다. 트랜지스터(TR)의 채널은 반도체 패턴(154)에서 제1 전극(173)과 제2 전극(175) 사이에 있는 부분에 형성된다. 데이터 도전체는 몰리브덴, 크롬, 구리, 알루미늄, 탄탈륨, 티타늄 등의 금속 또는 이의 합금을 포함할 수 있다. 반도체 패턴(154) 및 데이터 도전체는 제1 절연층(140) 위에 반도체층 및 도전층을 적층한 후 함께 패터닝하여 형성될 수 있다. 데이터 도전체는 전술한 연결선(CL)을 포함할 수 있다.
데이터 도전체 위에는 유기 절연 물질 및/또는 무기 절연 물질을 포함할 수 있는 제2 절연층(180)이 위치한다. 제2 절연층(180)은 다중층일 수 있고, 어느 한 층은 색 필터일 수 있다.
제2 절연층(180) 위에는 가로 줄기부(192), 세로 줄기부(193) 및 가지부(194)를 포함할 수 있는 화소 전극(PE)이 위치한다. 화소 전극(PE)은 제2 절연층(180)에 형성된 접촉 구멍(81)을 통해 제2 전극(175)에 연결될 수 있다. 화소 전극(PE)은 ITO, IZO 등과 같이 투명한 도전성 물질을 포함할 수 있다. 전술한 연결자(199)는 화소 전극(PE)과 동일 공정 및 동일 물질로 형성될 수 있다.
게이트선(121)을 통해 인가되는 게이트 온 전압에 의해 트랜지스터(TR)가 턴 온 되면, 화소 전극(PE)은 데이터선(171)을 통해 인가되는 데이터 전압을 인가받고, 이에 따라 화소(PX)는 데이터 전압으로 충전될 수 있다.
화소 전극(PE) 위에는 유리 등으로 만들어질 수 있는 투명한 절연 기판일 수 있는 제2 기판(210)이 위치한다.
제2 기판(210) 위에는 트랜지스터(TR) 등을 가리는 차광 부재(BM)가 위치하고, 차광 부재(BM) 위에는 공통 전압을 인가받는 공통 전극(CE)이 위치한다. 공통 전극(CE)은 ITO, IZO 등과 같이 투명한 도전성 물질을 포함할 수 있다. 공통 전극(CE)은 제2 기판(210) 전체에 걸쳐 위치할 수 있지만, 적어도 전술한 클록 신호선 그룹(CSG)과 중첩하는 영역에서는 위치하지 않을 수 있다. 예컨대, 공통 전극(CE)은 클록 신호선 그룹(CSG)과 중첩하는 영역에 개구(OPN)을 포함한다.
제1 기판(110)과 제2 기판(210) 사이에는 액정 분자들(31)을 포함하는 액정층(3)이 위치한다. 화소(PX)는 화소 전극(PE)과 공통 전극(CE)에 인가되는 전압에 의해 생성되는 전기장에 의해 액정 분자들(31)의 배향이 조절되고, 이에 따라 입사광의 편광을 조절함으로써 계조를 표현할 수 있다.
화소 전극(PE)과 액정층(3) 사이 및 공통 전극(CE)과 액정층(3) 사이에는 배향막(11, 21)이 위치한다. 배향막(11, 21)은 액정층(3)에 전기장이 생성되지 않았을 때 액정 분자들(31)의 초기 배향을 제어할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 통상의 기술자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
110: 제1 기판
210: 제2 기판
300: 표시 패널
400: PCB
450: FPCB
460: 데이터 구동부
500: 게이트 구동부
50: 밀봉재
BM: 차광 부재
C1-C16: 클록 신호선
CE: 공통 전극
CSG: 클록 신호선 그룹
DCL: 구동부 제어선
OPN: 개구
PX: 화소
RA: 저항 조절부
ST: 스테이지
VC: 공통 전압선
210: 제2 기판
300: 표시 패널
400: PCB
450: FPCB
460: 데이터 구동부
500: 게이트 구동부
50: 밀봉재
BM: 차광 부재
C1-C16: 클록 신호선
CE: 공통 전극
CSG: 클록 신호선 그룹
DCL: 구동부 제어선
OPN: 개구
PX: 화소
RA: 저항 조절부
ST: 스테이지
VC: 공통 전압선
Claims (20)
- 복수의 화소가 배열되어 있는 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 표시 패널을 포함하며,
상기 표시 패널은
제1 기판,
상기 제1 기판 위에 위치하며, 상기 복수의 화소에 게이트 신호를 전달하는 복수의 게이트선,
상기 제1 기판 위에 위치하며, 게이트 신호를 생성하여 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부,
상기 제1 기판 위에 위치하며, 상기 복수의 스테이지에 클록 신호를 전달하는 복수의 클록 신호선을 포함하는 클록 신호선 그룹,
상기 제1 기판과 마주하는 제2 기판, 그리고
상기 제2 기판 위에 위치하는 공통 전극
을 포함하고,
상기 공통 전극은 상기 표시 영역과 상기 비표시 영역에 걸쳐 위치하고 공통 전압을 인가받고,
상기 공통 전극은 상기 클록 신호선 그룹과 중첩하는 개구를 갖고, 상기 개구의 폭이 상기 클록 신호선 그룹의 폭보다 큰 표시 장치. - 제1항에서,
상기 개구는 상기 게이트 구동부와 나란하게 뻗어 있는 상기 클록 신호선 그룹의 부분과 중첩하는 표시 장치. - 제2항에서,
상기 개구는 장변이 상기 게이트 구동부와 나란하게 뻗어 있는 직사각형인 표시 장치. - 제2항에서,
상기 게이트 구동부는 제1 방향으로 뻗어 있고, 상기 복수의 클록 신호선은 상기 제1 방향과 교차하는 제2 방향으로 소정 간격으로 이격되어 있으며,
상기 복수의 클록 신호선 중 상기 게이트 구동부로부터 가장 멀리 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상인 표시 장치. - 제4항에서,
상기 복수의 클록 신호선 중 상기 게이트 구동부로부터 가장 가까이 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상인 표시 장치. - 제1항에서,
상기 표시 패널은 상기 제1 기판과 상기 제2 기판 사이에 위치하며, 상기 제1 기판과 상기 제2 기판을 합착하는 밀봉재를 더 포함하며,
상기 밀봉재는 상기 개구를 완전히 덮는 표시 장치. - 제6항에서,
상기 표시 패널은 상기 제2 기판 위에 위치하는 차광 부재를 더 포함하며,
상기 차광 부재는 상기 개구와 중첩하고 상기 개구보다 큰 폭을 가진 표시 장치. - 제7항에서,
상기 차광 부재는 상기 제2 기판과 상기 공통 전극 사이에 위치하고,
상기 밀봉재와 상기 개구가 중첩하는 영역에서, 상기 밀봉재의 상면이 상기 차광 부재와 접하는 표시 장치. - 제8항에서,
상기 표시 패널은 제1 기판과 상기 제2 기판 사이에 위치하는 액정층을 더 포함하며,
상기 액정층은 상기 개구와 이격되어 있는 표시 장치. - 제1항에서,
상기 표시 패널은 상기 복수의 클록 신호선과 상기 복수의 스테이지를 연결하는 복수의 연결선을 더 포함하며,
상기 복수의 연결선 중 적어도 하나는 상기 클록 신호선 그룹과 상기 게이트 구동부 사이에 위치하는 저항 조절부를 포함하는 표시 장치. - 제10항에서,
상기 표시 패널은 상기 게이트 구동부에 저전압을 전달하는 신호선을 더 포함하며,
상기 저항 조절부는 상기 클록 신호선 그룹과 상기 신호선 사이에 위치하는 표시 장치. - 제1항에서,
상기 개구는 상기 제2 기판의 일단까지 형성되어 있는 표시 장치. - 표시 영역 및 비표시 영역을 포함하는 제1 기판,
상기 제1 기판 위에 제1 방향으로 길게 위치하며, 게이트 신호를 생성 및 출력하는 게이트 구동부,
상기 제1 기판 위에 상기 제1 방향으로 뻗어 있는 복수의 클록 신호선을 포함하는 클록 신호선 그룹,
상기 제1 기판과 마주하는 제2 기판,
상기 제2 기판 위에 위치하며, 개구를 가진 공통 전극, 그리고
상기 제1 기판과 상기 제2 기판 사이에 위치하는 액정층
을 포함하며,
상기 공통 전극은 상기 표시 영역과 상기 비표시 영역에 걸쳐 위치하고 공통 전압을 인가받고,
상기 제1 방향과 교차하는 제2 방향으로 상기 개구의 폭이 상기 클록 신호선 그룹의 폭보다 큰 표시 장치. - 제13항에서,
상기 개구는 상기 클록 신호선 그룹과 중첩하는 표시 장치. - 제14항에서,
상기 개구는 상기 게이트 구동부와 나란하게 상기 제1 방향으로 뻗어 있는 상기 클록 신호선 그룹의 부분과 중첩하는 표시 장치. - 제15항에서,
상기 개구는 장변이 상기 제1 방향으로 뻗어 있는 직사각형인 표시 장치. - 제13항에서,
상기 복수의 클록 신호선 중 상기 게이트 구동부로부터 가장 멀리 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상이고, 상기 게이트 구동부로부터 가장 가까이 위치하는 클록 신호선과 상기 공통 전극의 상기 제2 방향으로 거리가 20μm 이상인 표시 장치. - 제13항에서,
상기 제1 기판과 상기 제2 기판을 합착하는 밀봉재를 더 포함하며,
상기 밀봉재는 상기 개구를 완전히 덮는 표시 장치. - 제18항에서,
상기 제2 기판과 상기 공통 전극 사이에 위치하는 차광 부재를 더 포함하며,
상기 차광 부재는 상기 개구와 중첩하는 표시 장치. - 제19항에서,
상기 밀봉재와 상기 개구가 중첩하는 영역에서, 상기 밀봉재의 상면이 상기 차광 부재와 접하는 표시 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180107006A KR102540180B1 (ko) | 2018-09-07 | 2018-09-07 | 표시 장치 |
US16/437,823 US10895790B2 (en) | 2018-09-07 | 2019-06-11 | Display device |
CN201910821694.8A CN110888277A (zh) | 2018-09-07 | 2019-09-02 | 显示设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180107006A KR102540180B1 (ko) | 2018-09-07 | 2018-09-07 | 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200029083A KR20200029083A (ko) | 2020-03-18 |
KR102540180B1 true KR102540180B1 (ko) | 2023-06-05 |
Family
ID=69720956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180107006A KR102540180B1 (ko) | 2018-09-07 | 2018-09-07 | 표시 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10895790B2 (ko) |
KR (1) | KR102540180B1 (ko) |
CN (1) | CN110888277A (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111090202B (zh) | 2020-03-22 | 2020-09-01 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN114355683A (zh) * | 2020-10-12 | 2022-04-15 | 深超光电(深圳)有限公司 | 薄膜晶体管基板以及液晶显示面板 |
CN113325637A (zh) * | 2021-05-31 | 2021-08-31 | Tcl华星光电技术有限公司 | 显示面板 |
US11948500B2 (en) | 2021-05-31 | 2024-04-02 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and manufacturing method thereof, and display device |
CN115657378B (zh) * | 2022-12-27 | 2023-04-14 | 惠科股份有限公司 | 显示面板及显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196697A (ja) * | 2000-12-26 | 2002-07-12 | Casio Comput Co Ltd | 表示パネル及び基板結合方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080056973A (ko) * | 2006-12-19 | 2008-06-24 | 삼성전자주식회사 | 액정표시패널 |
KR101427584B1 (ko) * | 2008-01-22 | 2014-08-08 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101424283B1 (ko) | 2008-05-23 | 2014-08-04 | 엘지디스플레이 주식회사 | 액정표시장치와 그 제조방법 |
KR101598951B1 (ko) | 2009-09-02 | 2016-03-02 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101341911B1 (ko) * | 2009-09-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 표시장치용 게이트 구동회로 |
KR101696393B1 (ko) * | 2010-06-15 | 2017-01-16 | 삼성디스플레이 주식회사 | 표시 패널 |
KR101835044B1 (ko) | 2010-12-06 | 2018-04-16 | 삼성디스플레이 주식회사 | 표시 장치 |
CN109565277B (zh) | 2016-08-30 | 2024-03-22 | 株式会社半导体能源研究所 | 接收差分信号的接收器、包括接收器的ic以及显示装置 |
-
2018
- 2018-09-07 KR KR1020180107006A patent/KR102540180B1/ko active IP Right Grant
-
2019
- 2019-06-11 US US16/437,823 patent/US10895790B2/en active Active
- 2019-09-02 CN CN201910821694.8A patent/CN110888277A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002196697A (ja) * | 2000-12-26 | 2002-07-12 | Casio Comput Co Ltd | 表示パネル及び基板結合方法 |
Also Published As
Publication number | Publication date |
---|---|
US10895790B2 (en) | 2021-01-19 |
US20200081289A1 (en) | 2020-03-12 |
KR20200029083A (ko) | 2020-03-18 |
CN110888277A (zh) | 2020-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102540180B1 (ko) | 표시 장치 | |
US11281058B2 (en) | Display device | |
US11796878B2 (en) | Active matrix substrate and display panel | |
KR101274037B1 (ko) | 표시 장치 | |
US9905188B2 (en) | Gate driving circuit and display device having the same | |
KR20150078248A (ko) | 표시소자 | |
US9507231B2 (en) | Display device | |
KR101628200B1 (ko) | 표시장치 | |
KR20160133059A (ko) | 표시 장치 | |
JP7159031B2 (ja) | 表示装置 | |
US20210349340A1 (en) | Display device and method for manufacturing display device | |
US11537012B2 (en) | Substrate for display device and display device | |
JP2006509231A (ja) | アクティブ・マトリックス表示装置 | |
TW202207191A (zh) | 陣列基板及顯示裝置 | |
JP2020091318A (ja) | 薄膜トランジスタ基板及び表示パネル | |
JP2010175632A (ja) | 表示素子用基板装置 | |
KR20170000029A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |