KR102534857B1 - 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 - Google Patents

탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR102534857B1
KR102534857B1 KR1020160016496A KR20160016496A KR102534857B1 KR 102534857 B1 KR102534857 B1 KR 102534857B1 KR 1020160016496 A KR1020160016496 A KR 1020160016496A KR 20160016496 A KR20160016496 A KR 20160016496A KR 102534857 B1 KR102534857 B1 KR 102534857B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
base substrate
buffer layer
layer
carbide epitaxial
Prior art date
Application number
KR1020160016496A
Other languages
English (en)
Other versions
KR20170095025A (ko
Inventor
조영득
김무성
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020160016496A priority Critical patent/KR102534857B1/ko
Publication of KR20170095025A publication Critical patent/KR20170095025A/ko
Application granted granted Critical
Publication of KR102534857B1 publication Critical patent/KR102534857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

실시예에 따른 탄화규소 에피 웨이퍼는, 베이스 기판; 상기 베이스 기판 상에 배치되는 탄화규소 에피층을 포함하고, 상기 베이스 기판과 상기 탄화규소 에피층은 적어도 일 방향으로 휘어지고, 상기 베이스 기판과 상기 탄화규소 에피층의 휨(bowing) 값은 50㎛ 이하이다.

Description

탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자{SILICON CARBIDE EPI WAFER AND SEMICONDUCTOR DEVICE COMPRISING THE SAME}
실시예는 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자에 관한 것이다.
일반적으로 기판 또는 웨이퍼(wafer)상에 다양한 박막을 형성하는 기술 중에 화학 기상 증착 방법(Chemical Vapor Deposition; CVD)이 많이 사용되고 있다. 화학 기상 증착 방법은 화학 반응을 수반하는 증착 기술로, 소스 물질의 화학 반응을 이용하여 웨이퍼 표면상에 반도체 박막이나 절연막 등을 형성한다.
이러한 화학 기상 증착 방법 및 증착 장치는 최근 반도체 소자의 미세화와 고효율, 고출력 LED 개발 등으로 박막 형성 기술 중 매우 중요한 기술로 주목 받고 있다. 현재 웨이퍼 상에 실리콘 막, 산화물 막, 실리콘 질화물 막 또는 실리콘 산질화물 막, 텅스텐 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다.
예를 들어, 탄화규소 에피 웨이퍼를 제조하기 위해, 베이스 기판이 배치되는 서셉터 내에 탄소원 및 규소원을 포함하는 소스를 투입하여, 베이스 기판 상에 탄화규소층을 증착할 수 있다.
이때, 공정 중 투입되는 불순물 등에 의해, 베이스 기판과 에피층의 격자 상수 차이가 증가할 수 있고, 이에 따라, 탄화규소 에피 웨이퍼에 휨 현상이 발생할 수 있다.
따라서, 상기 탄화규소 에피 웨이퍼의 휨 현상을 감소시키는 탄화규소 에피 웨이퍼 제조가 요구된다.
실시예는 향상된 품질 및 신뢰성을 가지는 탄화규소 에피 웨이퍼를 제공하고자 한다.
실시예에 따른 탄화규소 에피 웨이퍼는, 베이스 기판; 상기 베이스 기판 상에 배치되는 탄화규소 에피층을 포함하고, 상기 베이스 기판과 상기 탄화규소 에피층은 적어도 일 방향으로 휘어지고, 상기 베이스 기판과 상기 탄화규소 에피층의 휨(bowing) 값은 50㎛ 이하이다.
실시예들에 따른 탄화규소 에피 웨이퍼 제조 방법에 의하면, 상기 베이스 기판 및 상기 에피층을 포함하는 탄화규소 에피 웨이퍼의 휨 현상을 감소시킬 수 있다. 자세하게, 상기 베이스 기판의 에피 성장면과 반대되는 면 상에 버퍼층을 먼저 배치하고, 상기 에피 성장면 상에 에피층을 배치함으로써, 에피층 성장 공정 중 불순물 등에 의해 격장 상수 등이 변화되어도, 버퍼층이 베이스 기판을 지지할 수 있으므로, 탄화규소 에피 웨이퍼 전체적인 휨 현상을 감소시킬 수 있다.
따라서, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법에 의해 제조되는 탄화규소 에피 웨이퍼는 향상된 품질 및 신뢰성을 가질 수 있다.
도 1은 실시예에 따른 탄화규소 에피 웨이퍼의 단면을 도시한 도면이다.
도 2 및 도 3은 실시예에 따른 탄화규소 에피 웨이퍼의 휘는 방향을 설명하기 위한 도면들이다.
도 4 내지 도 7은 실시예에 따른 탄화규소 에피 웨이퍼의 제조 공정을 설명하기 위한 도면들이다.
도 8 내지 도 11은 다른 실시예에 따른 탄화규소 에피 웨이퍼의 제조 공정을 설명하기 위한 도면들이다.
도 12 및 도 13은 실시예에 따른 탄화규소 에피 웨이퍼를 포함하는 반도체 소자의 단면을 도시한 도면들이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 “상/위(on)”에 또는 “하/아래(under)”에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 실시예에 따른 탄화규소 에피 웨이퍼는, 베이스 기판(100) 및 에피층(200)을 포함할 수 있다.
상기 베이스 기판(100)은 탄화규소(SiC)를 포함할 수 있다. 이러한 탄화규소는, 밴드갭이 크고 열전도율은 실리콘에 비하여 큰 한편, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트(drift) 속도 및 내압도 크다. 이 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 소자에의 적용이 기대되는 물질이다.
상기 에피층(200)은 상기 베이스 기판(100) 상에 배치될 수 있다. 상기 에피층(200)은 호모 에피 성장에 의해 상기 베이스 기판(100) 상에 배치될 수 있다. 자세하게, 상기 에피층(200)은 상기 베이스 기판(100)과 동일 또는 유사한 격자 상수를 가지는 물질을 포함할 수 있다. 예를 들어, 상기 에피층(200)은 상기 베이스 기판(100)과 동일 또는 유사한 물질을 포함할 수 있다. 일례로, 상기 에피층(200)은 탄화규소를 포함할 수 있다.
상기 베이스 기판(100)과 상기 에피층(200)은 적어도 일 방향으로 휘어질 수 있다. 예를 들어, 도 2를 참조하면, 상기 베이스 기판(100)과 상기 에피층(200)은 제 1 방향으로 휘어질 수 있다. 또는, 도 3을 참조하면, 상기 베이스 기판(100)과 상기 에피층(200)은 상기 제 1 방향과 다른 방향인 제 2 방향으로 휘어질 수 있다.
즉, 상기 베이스 기판(100)과 상기 에피층(200)은 일 방향으로 휘어질 수 있다. 이때, 상기 베이스 기판(100)과 상기 에피층(200)의 휨 정도(bowing)는 약 50㎛ 이하일 수 있다. 자세하게, 상기 베이스 기판(100)과 상기 에피층(200)의 휨 정도(bowing)는 1㎛ 내지 약 50㎛ 일 수 있다.
이하, 도 4 내지 도 7을 참조하여, 실시예에 따른 탄화규소 에피 웨이퍼 제조방법을 상세하게 설명한다.
도 4를 참조하면, 탄화규소를 포함하는 베이스 기판(100)을 준비할 수 있다. 상기 베이스 기판(100)은 일면(101) 및 상기 일면과 반대되는 타면(102)을 포함할 수 있다
이어서, 도 5를 참조하면, 상기 베이스 기판의 상기 타면(102) 상에 버퍼층(300)을 배치할 수 있다. 자세하게. 상기 베이스 기판(100)을 서셉터 내에 배치하고, 상기 서셉터 내에 탄소 및 규소를 포함하는 연료를 투입하여, 상기 베이스 기판의 타면(102) 상에 상기 버퍼층(300)을 증착할 수 있다.
상기 탄소 및 규소를 포함하는 연료는 아르곤(Ar) 등의 불활성 기체를 통해 상기 서셉터 내부로 이동될 수 있다.
상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.
즉, 상기 버퍼층(300)은 탄화규소를 포함할 수 있다. 상기 버퍼층(300)의 두께는 약 5㎛ 이상일 수 있다. 상기 버퍼층(300)의 두께가 약 5㎛ 미만인 경우, 상기 버퍼층(300)이 상기 베이스 기판을 지지하는 힘이 약해, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 성장시 탄화규소 에피 웨이퍼에 휨이 커질 수 있다.
이어서, 도 6을 참조하면, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 배치할 수 있다. 자세하게. 상기 베이스 기판(100)을 서셉터 내에 배치하고, 상기 서셉터 내에 탄소 및 규소를 포함하는 연료를 투입하여, 상기 베이스 기판의 이일면(101) 상에 상기 에피층(200)을 증착할 수 있다.
상기 탄소 및 규소를 포함하는 연료는 아르곤(Ar) 등의 불활성 기체를 통해 상기 서셉터 내부로 이동될 수 있다.
상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.
즉, 상기 에피층(200)은 탄화규소를 포함할 수 있다.
이 때, 상기 서셉터 내부에 상기 베이스 기판을 배치할 때, 상기 베이스 기판의 일면을 아래 방향을 향하도록 배치함으로써, 서셉터 내부에서 발생하는 입자(particle) 등이 에피층의 성장면인 상기 베이스 기판의 일면으로 증착되는 것을 방지할 수 있다. 즉, 에피층의 결함 생성원인인 다운풀을 제거할 수 있으므로, 증착 공정의 신뢰도를 높일 수 있으면, 고품질의 박막을 증착할 수 있다.
이어서, 도 7을 참조하면, 상기 베이스 기판의 타면(102) 상에 배치되는 버퍼층(300)을 제거할 수 있다. 이에 따라, 상기 베이스 기판(100)에는 에피층(200)만 남겨질 수 있다.
이하, 도 8 내지 도 11을 참조하여, 다른 실시예에 따른 탄화규소 에피 웨이퍼 제조방법을 상세하게 설명한다.
도 8을 참조하면, 탄화규소를 포함하는 베이스 기판(100)을 준비할 수 있다.상기 베이스 기판(100)은 일면(101) 및 상기 일면과 반대되는 타면(102)을 포함할 수 있다.
이어서, 상기 베이스 기판의 일면(101) 및 타면(102) 상에 버퍼층(300)을 배치할 수 있다.
상기 버퍼층(300)은 적어도 하나의 층을 포함할 수 있다. 즉, 상기 버퍼층(300)은 단층 또는 다층으로 형성될 수 있다. 예를 들어, 상기 버퍼층(300)은 도 8에 도시되어 있듯이, 제 1 버퍼층(310) 및 상기 제 1 버퍼층(310) 상의 제 2 버퍼층(320)을 포함할 수 있다. 도 8에서는 상기 버퍼층(300)이 2층으로 배치되는 것에 대해 도시하였으나, 실시예는 이에 제한되지 않고, 상기 버퍼층(300)은 3층 이상의 버퍼층들을 더 포함할 수 있음은 물론이다.
상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 상기 베이스 기판(100)과 동일하거나 또는 상이한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 상기 베이스 기판(100)과 동일 또는 유사한 물질을 포함할 수 있다.
또는 상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 상기 베이스 기판(100)과 상이한 물질을 포함할 수 있다. 예를 들어, 상기 제 1 버퍼층(310) 및 상기 제 2 버퍼층(320) 중 적어도 하나의 버퍼층은 실리콘(Si), 이를 포함하는 산화물 및 질화물 중 적어도 하나의 물질을 포함할 수 있다.
상기 버퍼층(300)의 두께는 약 5㎛ 이상일 수 있다. 상기 버퍼층(300)의 두께가 약 5㎛ 미만인 경우, 상기 버퍼층(300)이 상기 베이스 기판을 지지하는 힘이 약해, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 성장시 탄화규소 에피 웨이퍼에 휨이 커질 수 있다.
이어서, 도 9를 참조하면, 상기 베이스 기판의 일면(101) 상에 배치되는 버퍼층(300)을 제거할 수 있다. 즉, 상기 베이스 기판에서 에피 성장면 상에 배치되는 버퍼층을 제거할 수 있다.
이어서, 도 10을 참조하면, 상기 베이스 기판의 일면(101) 상에 에피층(200)을 배치할 수 있다. 자세하게. 상기 베이스 기판(100)을 서셉터 내에 배치하고, 상기 서셉터 내에 탄소 및 규소를 포함하는 연료를 투입하여, 상기 베이스 기판의 이일면(101) 상에 상기 에피층(200)을 증착할 수 있다.
상기 탄소 및 규소를 포함하는 연료는 아르곤(Ar) 등의 불활성 기체를 통해 상기 서셉터 내부로 이동될 수 있다.
상기 연료는 탄소와 규소를 포함하는 액상, 기상 또는 고상 원료를 포함할 수 있다. 상기 액상 원료는 메틸트리크로로실란(methyltrichlorosilane, MTS) 또는 트리클로로실란(trichlorosilane, TCS)을 포함할 수 있다. 또한, 상기 기상 원료는 실란(SiH4), 에틸렌(C2H4) 및 염화수소(HCl) 또는 실란, 프로판(C3H8) 및 염화수소를 포함할 수 있다. 또한, 캐리어 가스로서 수소(H2)를 더 포함할 수 있다.
즉, 상기 에피층(200)은 탄화규소를 포함할 수 있다.
이 때, 상기 서셉터 내부에 상기 베이스 기판을 배치할 때, 상기 베이스 기판의 일면을 아래 방향을 향하도록 배치함으로써, 서셉터 내부에서 발생하는 입자(particle) 등이 에피층의 성장면인 상기 베이스 기판의 일면으로 증착되는 것을 방지할 수 있다. 즉, 에피층의 결함 생성원인인 다운풀을 제거할 수 있으므로, 증착 공정의 신뢰도를 높일 수 있으면, 고품질의 박막을 증착할 수 있다.
이어서, 도 11을 참조하면, 상기 베이스 기판의 타면(102) 상에 배치되는 버퍼층(300)을 제거할 수 있다. 이에 따라, 상기 베이스 기판(100)에는 에피층(200)만 남겨질 수 있다.
실시예들에 따른 탄화규소 에피 웨이퍼 제조 방법에 의하면, 상기 베이스 기판 및 상기 에피층을 포함하는 탄화규소 에피 웨이퍼의 휨 현상을 감소시킬 수 있다. 자세하게, 상기 베이스 기판의 에피 성장면과 반대되는 면 상에 버퍼층을 먼저 배치하고, 상기 에피 성장면 상에 에피층을 배치함으로써, 에피층 성장 공정 중 불순물 등에 의해 격장 상수 등이 변화되어도, 버퍼층이 베이스 기판을 지지할 수 있으므로, 탄화규소 에피 웨이퍼 전체적인 휨 현상을 감소시킬 수 있다.
따라서, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법에 의해 제조되는 탄화규소 에피 웨이퍼는 향상된 품질 및 신뢰성을 가질 수 있다.
이하, 실시예들 및 비교예들에 따른 탄화규소 에피 웨이퍼 제조 방법을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 제조예는 본 발명을 좀더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 제조예에 한정되는 것은 아니다.
실시예
서셉터 내에 탄화규소 웨이퍼를 배치시킨 후, 상기 서셉터 내에 소스가스로서, 실란, 프로판, 염화수소 및 수소를 투입하였다.
이때, 상기 탄화규소 웨이퍼의 타면 상에 먼저 제 1 탄화규소 에피층을 증착한 후, 상기 탄화규소 웨이퍼의 일면 상에 제 2 탄화규소 에피층을 증착하였다.
이어서, 상기 제 1 탄화규소 에피층을 제거한 후, 탄화규소 에피 웨이퍼의 휨을 측정하였다.
비교예
상기 탄화규소 웨이퍼의 일면 상에만 탄화규소 에피층을 증착하였다는 점을 제외하고는, 실시예와 동일한 방법으로 탄화규소 에피 웨이퍼를 제조한 후, 탄화규소 에피 웨이퍼의 휨을 측정하였다.
휨정도(bowing, ㎛)
실시예 50 이하
비교예 50 초과
표 1을 참조하면, 비교예에 따른 탄화규소 에피 웨이퍼에 비해 실시예에 따른 탄화규소 에피 웨이퍼의 휨 현상이 감소되는 것을 알 수 있다. 즉, 실시예에 따른 탄화규소 에피 웨이퍼는 제조 공정 중 버퍼층에 의해 탄화규소 기판이 지지되므로, 에피층 증착시 탄화규소 에피 웨이퍼의 전체적인 휨이 감소된느 것을 알 수 있다.
즉, 실시예에 따른 탄화규소 에피 웨이퍼 제조 방법 및 이에 의해 제조되는 탄화규소 에피 웨이퍼는 제조시, 버퍼층을 증착한 후, 에피층을 성장시키므로, 최종적으로 제조되는 탄화규소 에피 웨이퍼는 휨 현상이 감소되어 고품질 및 고효율을 가질 수 있다.
이하 도 12 및 도 13을 참조하여, 수직형 반도체 소자 및 수평형 반도체 소자의 구조를 설명한다. 도 12 및 도 13은 반도체 소자의 단면도들이다.
도 12에 도시한 바와 같이, 상기 에피층(200)의 상면에 전극(415)을 형성할 수 있다.
이러한 전극(415)은 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al), 아연(Zn) 등의 금속 물질 또는 이들의 합금 중 적어도 하나를 포함할 수 있고, 진공 증착법 등의 방법으로 형성될 수 있다.
이어서, 도 13에 도시한 반도체 소자는 수평형 반도체 소자이다.
도 13을 참조하면, 상기 제 2 에피층(220)에 전극(410, 420)이 형성된다. 이러한 전극(410, 420)은 상기 제 2 에피층(220)의 상면에 거의 수평으로 배열되는 수평 구조를 취하게 된다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 탄화규소를 포함하는 베이스 기판을 준비하는 단계;
    상기 베이스 기판의 일면과 타면 중 상기 타면 상에 버퍼층을 배치하는 단계;
    상기 베이스 기판의 상기 일면 상에 탄화규소 에피층을 배치하는 단계; 및
    상기 타면 상에 배치된 버퍼층을 제거하는 단계를 포함하는 탄화규소 에피 웨이퍼 제조 방법.
  4. 제 3항에 있어서,
    상기 버퍼층의 두께는 5㎛ 이하인 탄화규소 에피 웨이퍼 제조 방법.
  5. 제 3항에 있어서,
    상기 버퍼층은 상기 베이스 기판과 동일한 물질을 포함하는 탄화규소 에피 웨이퍼 제조 방법.
  6. 제 3항에 있어서,
    상기 버퍼층은 상기 베이스 기판과 다른 물질을 포함하는 탄화규소 에피 웨이퍼 제조 방법.
  7. 제 3항에 있어서,
    상기 버퍼층은 단층 또는 다층으로 형성되는 탄화규소 에피 웨이퍼 제조 방법.
  8. 제 3항에 있어서,
    상기 버퍼층은 상기 베이스 기판의 상기 일면 및 상기 일면과 반대되는 상기 타면 상에 배치되고,
    상기 탄화규소 에피층은 상기 일면 상에 배치되는 버퍼층을 제거한 후 배치되는 탄화규소 에피 웨이퍼 제조 방법.
KR1020160016496A 2016-02-12 2016-02-12 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자 KR102534857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160016496A KR102534857B1 (ko) 2016-02-12 2016-02-12 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160016496A KR102534857B1 (ko) 2016-02-12 2016-02-12 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170095025A KR20170095025A (ko) 2017-08-22
KR102534857B1 true KR102534857B1 (ko) 2023-05-19

Family

ID=59757759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160016496A KR102534857B1 (ko) 2016-02-12 2016-02-12 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자

Country Status (1)

Country Link
KR (1) KR102534857B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863590B (zh) * 2019-04-24 2023-05-16 世界先进积体电路股份有限公司 衬底结构及包含其半导体结构的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
KR101321654B1 (ko) * 2009-03-27 2013-10-23 도와 일렉트로닉스 가부시키가이샤 Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
KR101942528B1 (ko) * 2011-12-21 2019-04-17 엘지이노텍 주식회사 에피텍셜 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20170095025A (ko) 2017-08-22

Similar Documents

Publication Publication Date Title
KR102188493B1 (ko) 질화물 단결정 성장방법 및 질화물 반도체 소자 제조방법
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
US10128107B1 (en) Wafers having III-Nitride and diamond layers
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
KR102165614B1 (ko) 에피택셜 웨이퍼
KR102098297B1 (ko) 에피택셜 웨이퍼
JP6387799B2 (ja) 半導体基板およびその製造方法
KR102534857B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR102231643B1 (ko) 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
JP6760556B2 (ja) 半導体基板の製造方法
KR102565964B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
CN114664642B (zh) 基于iii族氮化物同质外延的hemt结构、其制备方法及应用
KR20130044789A (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
US9269776B2 (en) Semiconductor device and method for growing semiconductor crystal
KR101125327B1 (ko) 반도체 소자 및 반도체 결정 성장 방법
KR101926678B1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101942536B1 (ko) 탄화규소 에피 웨이퍼 제조 방법
KR100643155B1 (ko) 실리콘 기판-단결정 ＧａＮ 박막 적층체의 제조방법
KR102610826B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102339608B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102417484B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102399813B1 (ko) 탄화규소 에피 웨이퍼 및 그 제조방법
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
KR102288817B1 (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR101905860B1 (ko) 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant