KR102530829B1

KR102530829B1 - Chip antenna

Info

Publication number: KR102530829B1
Application number: KR1020210035906A
Authority: KR
Inventors: 정지형; 안성용
Original assignee: 삼성전기주식회사
Priority date: 2019-08-13
Filing date: 2021-03-19
Publication date: 2023-05-09
Also published as: KR20210033969A

Abstract

본 발명의 일 실시예에 따른 칩 안테나는 제1 세라믹 기판; 상기 제1 세라믹 기판과 대향 배치되는 제2 세라믹 기판; 상기 제1 세라믹 기판의 일 면에 형성되는 시드층 및 상기 시드층에 형성되는 도금층을 포함하는 제1 패치; 상기 제2 세라믹 기판에 마련되는 제2 패치; 및 상기 제1 세라믹 기판을 두께 방향으로 관통하는 비아 홀의 내부 벽을 따라 형성되는 시드층, 및 상기 비아 홀에 형성되는 시드층에 둘러싸인 형태로 형성되는 도전성 물질을 포함하는 급전 비아; 를 포함하고, 상기 제1 패치의 시드층과 상기 급전 비아의 시드층은 접속될 수 있다.A chip antenna according to an embodiment of the present invention includes a first ceramic substrate; a second ceramic substrate facing the first ceramic substrate; a first patch including a seed layer formed on one surface of the first ceramic substrate and a plating layer formed on the seed layer; a second patch provided on the second ceramic substrate; and a feed via including a seed layer formed along an inner wall of the via hole penetrating the first ceramic substrate in a thickness direction and a conductive material surrounded by the seed layer formed in the via hole. Including, the seed layer of the first patch and the seed layer of the feed via may be connected.

Description

칩 안테나{CHIP ANTENNA}Chip antenna {CHIP ANTENNA}

본 발명은 칩 안테나에 관한 것이다.The present invention relates to a chip antenna.

5G 통신 시스템은 보다 높은 데이터 전송률을 달성하기 위해 보다 높은 주파수(mmWave) 대역들, 가령 10Ghz 내지 100GHz 대역들에서 구현된다. RF 신호의 전파 손실을 줄이고 전송 거리를 늘리기 위해, 빔포밍, 대규모 MIMO(multiple-input multiple-output), 전차원 MIMO(full dimensional multiple-input multiple-output), 어레이 안테나, 아날로그 빔포밍, 대규모 스케일의 안테나 기법들이 5G 통신 시스템에서 논의되고 있다.The 5G communication system is implemented in higher frequency (mmWave) bands, such as 10Ghz to 100GHz bands, to achieve higher data rates. In order to reduce propagation loss of RF signals and increase transmission distance, beamforming, massive MIMO (multiple-input multiple-output), full dimensional MIMO (full dimensional multiple-input multiple-output), array antenna, analog beamforming, large-scale of antenna techniques are being discussed in the 5G communication system.

한편, 무선 통신을 지원하는 핸드폰, PDA, 네비게이션, 노트북 등 이동통신 단말기는 CDMA, 무선랜, DMB, NFC(Near Field Communication) 등의 기능이 부가되는 추세로 발전하고 있으며, 이러한 기능들을 가능하게 하는 중요한 부품 중 하나가 안테나이다.On the other hand, mobile communication terminals such as mobile phones, PDAs, navigation devices, and notebooks that support wireless communication are developing with a trend of adding functions such as CDMA, wireless LAN, DMB, and NFC (Near Field Communication). One of the important parts is the antenna.

다만, 5G 통신 시스템이 적용되는 GHz 대역에서는 파장이 수 mm 정도로 작아지기 때문에 종래의 안테나를 이용하기 어렵다. 따라서, 이동통신 단말기에 탑재할 수 있는 초소형의 크기이면서 GHz 대역에 적합한 칩 안테나 모듈이 요구되고 있다.However, in the GHz band to which the 5G communication system is applied, it is difficult to use a conventional antenna because the wavelength is as small as several mm. Therefore, there is a demand for a chip antenna module suitable for a GHz band and having a microminiature size that can be mounted on a mobile communication terminal.

본 발명의 과제는 패치 등과 세라믹 기판의 밀착력을 강화하고, 급전 비아의 통전 특성을 향상시킬 수 있는 칩 안테나를 제공하는 것이다.An object of the present invention is to provide a chip antenna capable of enhancing adhesion between a patch and the like and a ceramic substrate and improving the conduction characteristics of a power supply via.

본 발명의 일 실시예에 따른 칩 안테나는 제1 세라믹 기판; 상기 제1 세라믹 기판과 대향 배치되는 제2 세라믹 기판; 상기 제1 세라믹 기판의 일 면에 형성되는 시드층 및 상기 시드층에 형성되는 도금층을 포함하는 제1 패치; 상기 제2 세라믹 기판에 마련되고, 법선방향으로 상기 제1 패치에 중첩 배치되거나 상기 제1 패치에 전자기적으로 커플링되고, 상기 제1 패치와 다른 면적을 가지는 제2 패치; 및 상기 제1 세라믹 기판을 두께 방향으로 관통하는 비아 홀의 내부 벽을 따라 형성되고 상기 제1 패치의 시드층에 접하는 시드층, 및 상기 비아 홀에 형성되는 시드층에 둘러싸인 형태로 페이스트 필(fill)로 형성된 구조를 가지는 도전성 물질을 포함하는 급전 비아; 를 포함할 수 있다.A chip antenna according to an embodiment of the present invention includes a first ceramic substrate; a second ceramic substrate facing the first ceramic substrate; a first patch including a seed layer formed on one surface of the first ceramic substrate and a plating layer formed on the seed layer; a second patch provided on the second ceramic substrate, overlapping or electromagnetically coupled to the first patch in a normal direction, and having an area different from that of the first patch; and a seed layer formed along an inner wall of the via hole penetrating the first ceramic substrate in the thickness direction and in contact with the seed layer of the first patch, and a paste fill in a form surrounded by the seed layer formed in the via hole. A feed via including a conductive material having a structure formed of; can include

본 발명의 일 실시예에 따른 칩 안테나는 패치 등과 세라믹 기판의 밀착력을 강화하여, 외부 충격에 대한 강건한 내구성을 확보할 수 있다. The chip antenna according to an embodiment of the present invention can secure robust durability against external impact by strengthening adhesion between a patch and the like and a ceramic substrate.

또한, 본 발명의 일 실시예에 따른 칩 안테나는 급전 비아의 통전 특성을 향상시켜, 칩 안테나의 안정적인 동작을 담보할 수 있다.In addition, the chip antenna according to an embodiment of the present invention can secure stable operation of the chip antenna by improving the conduction characteristics of the feed vias.

도 1는 본 발명의 실시예에 따른 칩 안테나 모듈의 사시도이다.
도 2a는 도 1의 칩 안테나 모듈의 일 부분의 단면도이다.
도 2b 및 도 2c는 도 2a의 칩 안테나 모듈의 변형 실시예를 나타낸다.
도 3a는 도 1의 칩 안테나 모듈의 평면도이다.
도 3b는 도 3a의 칩 안테나 모듈의 변형 실시예를 나타낸다.
도 4a는 본 발명의 제1 실시예에 따른 칩 안테나의 사시도이다.
도 4b는 도 4a의 칩 안테나의 측면도이다.
도 4c는 도 4a의 칩 안테나의 단면도이다.
도 4d는 도 4a의 칩 안테나의 저면도이다.
도 4e는 도 4a의 칩 안테나의 변형 실시예의 사시도이다.
도 5a는 본 발명의 제2 실시예에 따른 칩 안테나의 사시도이다.
도 5b는 도 5a의 칩 안테나의 측면도이다.
도 5c는 도 5a의 칩 안테나의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 제1 패치, 제2 패치, 및 제3 패치, 급전 패드, 급전 비아, 접합 패드의 상세 구성을 나타내는 부분 단면도이다.
도 7a 및 도 7b는 본 발명의 제1 실시예 및 제2 실시예에 따른 칩 안테나의 제조 방법의 개략적인 제작 공정도를 나타낸다.
도 8는 본 발명의 일 실시예에 따른 칩 안테나 모듈이 탑재된 휴대 단말기를 개략적으로 도시한 사시도이다.1 is a perspective view of a chip antenna module according to an embodiment of the present invention.
2A is a cross-sectional view of a portion of the chip antenna module of FIG. 1;
2b and 2c show a modified embodiment of the chip antenna module of FIG. 2a.
3A is a plan view of the chip antenna module of FIG. 1;
Fig. 3b shows an alternative embodiment of the chip antenna module of Fig. 3a.
4A is a perspective view of a chip antenna according to a first embodiment of the present invention.
Fig. 4b is a side view of the chip antenna of Fig. 4a;
4C is a cross-sectional view of the chip antenna of FIG. 4A.
Fig. 4d is a bottom view of the chip antenna of Fig. 4a.
Fig. 4e is a perspective view of an alternative embodiment of the chip antenna of Fig. 4a;
5A is a perspective view of a chip antenna according to a second embodiment of the present invention.
Fig. 5b is a side view of the chip antenna of Fig. 5a;
5c is a cross-sectional view of the chip antenna of FIG. 5a.
6 is a partial cross-sectional view showing detailed configurations of a first patch, a second patch, and a third patch, a power supply pad, a power supply via, and a bonding pad according to an embodiment of the present invention.
7A and 7B show schematic manufacturing process diagrams of a method of manufacturing a chip antenna according to the first and second embodiments of the present invention.
8 is a perspective view schematically illustrating a portable terminal equipped with a chip antenna module according to an embodiment of the present invention.

본 발명의 상세한 설명에 앞서, 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 실시 예에 불과할 뿐, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.Prior to the detailed description of the present invention, the terms or words used in this specification and claims described below should not be construed as being limited to a common or dictionary meaning, and the inventors should use their own invention in the best way. It should be interpreted as a meaning and concept corresponding to the technical idea of the present invention based on the principle that it can be properly defined as a concept of a term for explanation. Therefore, the embodiments described in this specification and the configurations shown in the drawings are only the most preferred embodiments of the present invention, and do not represent all of the technical ideas of the present invention, so various alternatives can be made at the time of this application. It should be understood that there may be equivalents and variations.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음을 유의해야 한다. 또한, 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. At this time, it should be noted that the same components in the accompanying drawings are indicated by the same reference numerals as much as possible. In addition, detailed descriptions of well-known functions and configurations that may obscure the gist of the present invention will be omitted. For the same reason, some components in the accompanying drawings are exaggerated, omitted, or schematically illustrated, and the size of each component does not entirely reflect the actual size.

또한, 본 명세서에서 상측, 하측, 측면 등의 표현은 도면에 도시를 기준으로 설명한 것이며, 해당 대상의 방향이 변경되면 다르게 표현될 수 있음을 미리 밝혀둔다.In addition, expressions such as upper side, lower side, side, etc. in this specification are described based on the drawings, and it is made clear in advance that they may be expressed differently if the direction of the object is changed.

본 명세서에 기재된 칩 안테나 모듈은 고주파 영역에서 동작하며, 일 예로 3GHz 이상의 주파수 대역에서 동작할 수 있다. 또한, 본 명세서에 기재된 칩 안테나 모듈은 RF 신호를 수신 또는 송수신하도록 구성된 전자기기에 탑재될 수 있다. 일 예로, 칩 안테나는 휴대용 전화기, 휴대용 노트북, 드론 등에 탑재될 수 있다.The chip antenna module described in this specification operates in a high frequency region, and may operate in a frequency band of 3 GHz or higher, for example. In addition, the chip antenna module described in this specification may be mounted in an electronic device configured to receive or transmit/receive an RF signal. For example, the chip antenna may be mounted on a mobile phone, a portable laptop computer, a drone, or the like.

도 1는 본 발명의 실시예에 따른 칩 안테나 모듈의 사시도이고, 도 2a는 도 1의 칩 안테나 모듈의 일 부분의 단면도이고, 도 3a는 도 1의 칩 안테나 모듈의 평면도이고, 도 3b는 도 3a의 칩 안테나 모듈의 변형 실시예를 나타낸다. 1 is a perspective view of a chip antenna module according to an embodiment of the present invention, FIG. 2A is a cross-sectional view of a portion of the chip antenna module of FIG. 1, FIG. 3A is a plan view of the chip antenna module of FIG. 1, and FIG. 3B is a diagram. A modified embodiment of the chip antenna module of 3a is shown.

도 1, 도 2a, 및 도 3a를 참조하면, 본 실시예에 따른 칩 안테나 모듈(1)은 기판(10), 전자 소자(50), 및 칩 안테나(100)를 포함하고, 추가적으로, 엔드-파이어 안테나(200)를 포함할 수 있다. 기판(10)에 적어도 하나의 전자 소자(50), 복수의 칩 안테나(100), 복수의 엔드-파이어 안테나(200)가 배치될 수 있다. Referring to FIGS. 1, 2A, and 3A, the chip antenna module 1 according to the present embodiment includes a substrate 10, an electronic element 50, and a chip antenna 100, and additionally, an end- A fire antenna 200 may be included. At least one electronic element 50 , a plurality of chip antennas 100 , and a plurality of end-fire antennas 200 may be disposed on the substrate 10 .

기판(10)은 칩 안테나(100)에 필요한 회로 또는 전자부품이 탑재되는 회로 기판일 수 있다. 일 예로, 기판(10)은 하나 이상의 전자부품이 표면에 탑재된 인쇄회로기판(PCB: Printed Circuit Board)일 수 있다. 따라서, 기판(10)에는 전자부품들을 전기적으로 연결하는 회로 배선이 구비될 수 있다. 또한, 기판(10)은 연성 기판, 세라믹 기판, 및 유리 기판 등으로 구현될 수 있다. 기판(10)은 복수의 층으로 구성될 수 있다. 구체적으로, 기판(10)은 적어도 하나의 절연층(17)과 적어도 하나의 배선층(16)이 교대로 적층되어 형성된 다층 기판으로 형성될 수 있다. 적어도 하나의 배선층(16)은 기판(10)의 일 면 및 타 면에 마련되는 두 개의 외층 및 두 개의 외층 사이에 마련되는 적어도 하나의 내층을 포함할 수 있다. 일 예로, 절연층(17)은 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine)와 같은 절연 물질로 형성될 수 있다. 상기 절연 물질은 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침되어 형성될 수 있다. 실시예에 따라, 절연층(17)은 감광성 절연 수지로 형성될 수 있다.The substrate 10 may be a circuit board on which circuits or electronic components necessary for the chip antenna 100 are mounted. As an example, the substrate 10 may be a printed circuit board (PCB) on which one or more electronic components are mounted. Accordingly, circuit wiring for electrically connecting electronic components may be provided on the board 10 . In addition, the substrate 10 may be implemented as a flexible substrate, a ceramic substrate, and a glass substrate. The substrate 10 may be composed of a plurality of layers. Specifically, the substrate 10 may be formed as a multilayer substrate formed by alternately stacking at least one insulating layer 17 and at least one wiring layer 16 . The at least one wiring layer 16 may include two outer layers provided on one side and the other side of the substrate 10 and at least one inner layer provided between the two outer layers. For example, the insulating layer 17 may be formed of an insulating material such as prepreg, Ajinomoto Build-up Film (ABF), FR-4, or Bismaleimide Triazine (BT). The insulating material may be formed by impregnating a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a core material such as glass fiber (glass fiber, glass cloth, or glass fabric) with an inorganic filler. Depending on the embodiment, the insulating layer 17 may be formed of a photosensitive insulating resin.

배선층(16)은 전자 소자(50), 복수의 칩 안테나(100), 복수의 엔드 파이어 안테나(200)를 전기적으로 연결한다. 또한, 배선층(16)은 복수의 전자 소자(50), 복수의 칩 안테나(100), 복수의 엔드 파이어 안테나(200)를 외부와 전기적으로 연결할 수 있다.The wiring layer 16 electrically connects the electronic element 50 , the plurality of chip antennas 100 , and the plurality of end fire antennas 200 . In addition, the wiring layer 16 may electrically connect the plurality of electronic elements 50 , the plurality of chip antennas 100 , and the plurality of end fire antennas 200 to the outside.

배선층(16)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질로 형성될 수 있다. The wiring layer 16 is made of copper (Cu), aluminum (Al), silver (Ag), tin (Sn), gold (Au), nickel (Ni), lead (Pb), titanium (Ti), alloys thereof, or the like. of conductive materials.

절연층(17)의 내부에는 배선층(16)들을 상호 연결하기 위한 배선 비아(18)들이 배치된다. Inside the insulating layer 17, wiring vias 18 for interconnecting the wiring layers 16 are disposed.

기판(10)의 일 면, 구체적으로, 기판(10)의 상면에는 칩 안테나(100)가 실장된다. 칩 안테나(100)는 Y축 방향으로 연장되는 폭, 및 Y축 방향과 교차하는, 구체적으로, 수직하는 X축 방향으로 연장되는 너비 및 Z축 방향으로 연장되는 높이를 가진다. 칩 안테나(100)는 도 1에 도시된 바와 같이, n X 1의 구조로 배열될 수 있다. 복수의 칩 안테나(100)는 X축 방향을 따라 배열되어, 복수의 칩 안테나(100) 중 X축 방향에서 서로 인접하는 두 개의 칩 안테나(100)는 폭이 서로 마주할 수 있다. The chip antenna 100 is mounted on one surface of the substrate 10, specifically, on the upper surface of the substrate 10. The chip antenna 100 has a width extending in the Y-axis direction, a width extending in the X-axis direction crossing the Y-axis direction, specifically, a vertical direction, and a height extending in the Z-axis direction. As shown in FIG. 1 , the chip antenna 100 may be arranged in an n X 1 structure. The plurality of chip antennas 100 are arranged along the X-axis direction, and among the plurality of chip antennas 100, two chip antennas 100 adjacent to each other in the X-axis direction may face each other in width.

실시예에 따라, 칩 안테나(100)는 n X m의 구조로 배열될 수 있다. 복수의 칩 안테나(100)는 X축 방향 및 Y축 방향을 따라 배열되어, 복수의 칩 안테나(100) 중 Y축 방향에서 서로 인접하는 두 개의 칩 안테나는 너비가 서로 마주할 수 있고, X축 방향에서 서로 인접하는 두 개의 칩 안테나(100)는 폭이 서로 마주할 수 있다.Depending on the embodiment, the chip antenna 100 may be arranged in an n X m structure. The plurality of chip antennas 100 are arranged along the X-axis direction and the Y-axis direction, so that two chip antennas adjacent to each other in the Y-axis direction among the plurality of chip antennas 100 may face each other in width, and Two chip antennas 100 adjacent to each other in the direction may face each other in width.

X축 방향 및 Y축 방향 중 적어도 하나의 방향에서 인접하는 칩 안테나(100)들의 중심은, λ/2만큼 이격될 수 있다. 여기서, λ는 칩 안테나(100)들에서 송수신되는 RF 신호의 파장을 나타낸다. Centers of adjacent chip antennas 100 in at least one of the X-axis direction and the Y-axis direction may be spaced apart by λ/2. Here, λ represents the wavelength of the RF signal transmitted and received by the chip antennas 100 .

본 발명의 일 실시예에 따른 칩 안테나 모듈(1)이 20GHz~40GHz 대역에서 RF 신호를 송수신하는 경우, 인접하는 칩 안테나(100)들의 중심은 3.75mm~7.5mm만큼 이격될 수 있고, 칩 안테나 모듈(1)이 28GHz 대역에서 RF 신호를 송수신하는 경우, 5.36mm만큼 이격될 수 있다.When the chip antenna module 1 according to an embodiment of the present invention transmits and receives an RF signal in the 20GHz to 40GHz band, the centers of adjacent chip antennas 100 may be spaced apart by 3.75mm to 7.5mm, and the chip antennas 100 may be spaced apart from each other by 3.75mm to 7.5mm. When the module 1 transmits and receives an RF signal in the 28 GHz band, it may be spaced apart by 5.36 mm.

5G 통신 시스템에서 이용되는 RF 신호는 3G/4G 통신 시스템에서 이용되는 RF 신호 보다 파장이 짧고, 에너지가 큰 특성을 갖는다. 따라서, 칩 안테나(100)들 각각에서 송수신되는 RF 신호 간의 간섭을 최소화하기 위하여는 칩 안테나(100)들이 충분한 이격 거리를 가질 필요가 있다. An RF signal used in a 5G communication system has a shorter wavelength and higher energy than an RF signal used in a 3G/4G communication system. Accordingly, in order to minimize interference between RF signals transmitted and received from each of the chip antennas 100, the chip antennas 100 need to have a sufficient separation distance.

본 발명의 일 실시예에 따르면, 칩 안테나(100)들의 중심을 λ/2만큼 충분히 이격하여, 칩 안테나(100)들 각각에서 송수신되는 RF 신호의 간섭을 최소화함으로써, 칩 안테나(100)를 5G 통신 시스템에서 이용할 수 있다. According to an embodiment of the present invention, the center of the chip antennas 100 is sufficiently spaced by λ/2 to minimize interference of RF signals transmitted and received from each of the chip antennas 100, thereby making the chip antennas 100 5G available in communication systems.

한편, 실시예에 따라, 인접하는 칩 안테나(100)들의 중심 간의 이격 거리는 λ/2 보다 작을 수 있다. 후술할 바와 같이, 칩 안테나(100)들 각각은 세라믹 기판들 및 세라믹 기판들 중 일부에 마련되는 적어도 하나의 패치로 구성된다. 이 때, 세라믹 기판들을 소정의 거리 이격하거나, 세라믹 기판들 사이에 세라믹 기판들 보다 유전율이 낮은 물질을 배치하여, 칩 안테나(100)의 전체 유전율을 낮출 수 있다. 이로써, 칩 안테나(100)에서 송수신되는 RF 신호의 파장을 증가시켜, 방사 효율 및 이득을 향상시킬 수 있으므로, 인접하는 칩 안테나(100)들의 중심 간의 이격 거리를 RF 신호의 λ/2 보다 작게, 인접하는 칩 안테나(100)를 배치하는 경우에도, RF 신호 간의 간섭을 최소화할 수 있다. 본 발명의 일 실시예에 따른 칩 안테나 모듈(1)은 28GHz 대역에서 RF 신호를 송수신하는 경우, 인접하는 칩 안테나(100)들의 중심 간의 이격거리는 5.36mm 보다 작을 수 있다.Meanwhile, according to embodiments, the separation distance between centers of adjacent chip antennas 100 may be smaller than λ/2. As will be described later, each of the chip antennas 100 is composed of ceramic substrates and at least one patch provided on some of the ceramic substrates. In this case, the overall permittivity of the chip antenna 100 may be reduced by separating the ceramic substrates by a predetermined distance or by disposing a material having a lower permittivity than the ceramic substrates between the ceramic substrates. As a result, since the wavelength of the RF signal transmitted and received by the chip antenna 100 can be increased and the radiation efficiency and gain can be improved, the separation distance between the centers of the adjacent chip antennas 100 is smaller than λ/2 of the RF signal, Even when adjacent chip antennas 100 are arranged, interference between RF signals can be minimized. When the chip antenna module 1 according to an embodiment of the present invention transmits and receives an RF signal in the 28 GHz band, the distance between centers of adjacent chip antennas 100 may be smaller than 5.36 mm.

기판(10)의 상면에는 칩 안테나(100)에 급전 신호를 제공하는 급전 패드(16a)가 마련된다. 한편, 기판(10)의 복수의 층 중 어느 하나의 내층에는 접지층(16b)이 마련된다. 일 예로, 기판(10)의 상면에서 가장 인접한 하위 레이어에 배치되는 배선층(16)은 접지층(16b)으로 이용된다. 접지층(16b)은 칩 안테나(100)의 리플렉터(reflector)로 동작한다. 따라서, 접지층(16b)은 칩 안테나(100)에서 출력되는 RF 신호를 지향 방향에 해당하는 Z축 방향으로 반사하여 RF 신호를 집중시킬 수 있다. A feeding pad 16a providing a feeding signal to the chip antenna 100 is provided on the upper surface of the substrate 10 . Meanwhile, a ground layer 16b is provided on an inner layer of any one of a plurality of layers of the substrate 10 . For example, the wiring layer 16 disposed on the lower layer closest to the upper surface of the substrate 10 is used as the ground layer 16b. The ground layer 16b acts as a reflector of the chip antenna 100. Accordingly, the ground layer 16b may concentrate the RF signal by reflecting the RF signal output from the chip antenna 100 in the Z-axis direction corresponding to the directing direction.

도 2a에서, 접지층(16b)이 기판(10)의 상면의 가장 인접한 하위 레이어에 배치되는 것으로 도시되어 있다. 다만, 실시예에 따라, 접지층(16b)은 기판(10)의 상면에 마련될 수 있고, 또한, 이 외의 레이어에 마련될 수 있다.In FIG. 2A , a ground layer 16b is shown disposed on the most adjacent lower layer of the top surface of the substrate 10 . However, depending on the embodiment, the ground layer 16b may be provided on the upper surface of the substrate 10 or may be provided on other layers.

또한, 기판(10)의 상면에는 칩 안테나(100)와 접합되는 상면 패드(16c)가 마련된다. 기판(10)의 타 면, 구체적으로 하면에는 전자 소자(50)가 실장될 수 있다. 기판(10)의 하면에는 전자 소자(50)와 전기적으로 연결되는 하면 패드(16d)가 마련된다. In addition, an upper surface pad 16c bonded to the chip antenna 100 is provided on the upper surface of the substrate 10 . The electronic device 50 may be mounted on the other surface of the substrate 10, specifically, on the lower surface. A lower surface pad 16d electrically connected to the electronic device 50 is provided on the lower surface of the substrate 10 .

기판(10)의 하면에는 절연 보호층(19)이 배치될 수 있다. 절연 보호층(19)은 기판(10)의 하면에서 절연층(17)과 배선층(16)을 덮는 형태로 배치되어, 절연층(17)의 하면에 배치되는 배선층(16)을 보호한다. 일 예로, 절연 보호층(19)은 절연수지 및 무기필러를 포함할 수 있다. 절연 보호층(19)은 배선층(16)의 적어도 일부를 노출시키는 개구부를 가질 수 있다. 상기 개구부에 배치되는 솔더 볼을 통해, 전자 소자(50)는 하면 패드(16d)에 실장될 수 있다. An insulating protective layer 19 may be disposed on the lower surface of the substrate 10 . The insulating protective layer 19 is disposed on the lower surface of the substrate 10 to cover the insulating layer 17 and the wiring layer 16 to protect the wiring layer 16 disposed on the lower surface of the insulating layer 17 . For example, the insulating protective layer 19 may include an insulating resin and an inorganic filler. The insulating protection layer 19 may have an opening exposing at least a portion of the wiring layer 16 . The electronic device 50 may be mounted on the bottom pad 16d through the solder ball disposed in the opening.

도 2b 및 도 2c는 도 2a의 칩 안테나 모듈의 변형 실시예를 나타낸다. 2b and 2c show a modified embodiment of the chip antenna module of FIG. 2a.

도 2b 및 도 2c의 실시예에 따른 칩 안테나 모듈은 도 2a의 칩 안테나 모듈과 유사하므로 중복되는 설명은 생략하고 차이점을 중심으로 설명하도록 한다. Since the chip antenna module according to the embodiment of FIGS. 2B and 2C is similar to the chip antenna module of FIG. 2A , overlapping descriptions will be omitted and description will focus on differences.

도 2b를 참조하면, 기판(10)은 적어도 하나의 배선층(1210b), 적어도 하나의 절연층(1220b), 적어도 하나의 배선층(1210b)에 연결된 배선 비아(1230b), 배선 비아(1230b)에 연결된 접속패드(1240b), 솔더레지스트층(1250b)을 포함한다. 기판(10)은 구리 재배선 층(Redistribution Layer, RDL)과 유사한 구조를 가질 수 있다. 기판(10)의 상면에는 칩 안테나가 배치될 수 있다. Referring to FIG. 2B , the substrate 10 includes at least one wiring layer 1210b, at least one insulating layer 1220b, a wiring via 1230b connected to the at least one wiring layer 1210b, and a wiring via 1230b connected to the wiring via 1230b. A connection pad 1240b and a solder resist layer 1250b are included. The substrate 10 may have a structure similar to a copper redistribution layer (RDL). A chip antenna may be disposed on the upper surface of the substrate 10 .

IC(1301b), PMIC(1302b) 및 복수의 수동부품(1351b, 1352b, 1353b)은 솔더 볼(1260b)을 통해 기판의 하면에 실장될 수 있다. IC(1301b)는 칩 안테나 모듈(1)을 동작시키기 위한 IC에 해당한다. PMIC(1302b)는 전원을 생성하고, 생성한 전원을 기판(10)의 적어도 하나의 배선층(1210b)을 통해 IC(1301b)로 전달할 수 있다.The IC 1301b, the PMIC 1302b, and the plurality of passive components 1351b, 1352b, and 1353b may be mounted on the lower surface of the substrate through the solder ball 1260b. The IC 1301b corresponds to an IC for operating the chip antenna module 1. The PMIC 1302b may generate power and transfer the generated power to the IC 1301b through at least one wiring layer 1210b of the substrate 10 .

상기 복수의 수동부품(1351b, 1352b, 1353b)은 IC(1301b) 및/또는 PMIC(1302b)로 임피던스를 제공할 수 있다. 예를 들어, 상기 복수의 수동부품(1351b, 1352b, 1353b)은 MLCC(Multi Layer Ceramic Capacitor) 등과 같은 캐패시터, 인덕터, 및 칩 저항기 중 적어도 일부를 포함할 수 있다.The plurality of passive components 1351b, 1352b, and 1353b may provide impedance to the IC 1301b and/or the PMIC 1302b. For example, the plurality of passive components 1351b, 1352b, and 1353b may include at least some of a capacitor such as a multi-layer ceramic capacitor (MLCC), an inductor, and a chip resistor.

도 2c를 참조하면, 기판(10)은 적어도 하나의 배선층(1210a), 적어도 하나의 절연층(1220a), 배선 비아(1230a), 접속패드(1240a), 솔더레지스트층(1250a)을 포함할 수 있다. Referring to FIG. 2C , the substrate 10 may include at least one wiring layer 1210a, at least one insulating layer 1220a, wiring vias 1230a, connection pads 1240a, and a solder resist layer 1250a. there is.

기판(10)의 하면에는 전자 부품 패키지가 실장된다. 전자 부품 패키지는 IC(1300a), IC(1300a)의 적어도 일부를 봉합하는 봉합재(1305a), 제1 측면이 IC(1300a)를 마주하는 지지 부재(1355a), IC(1300a)와 지지 부재(1355a)에 전기적으로 연결된 적어도 하나의 배선층(1310a), 및 절연층(1280a)을 포함하는 연결 부재를 포함할 수 있다. An electronic component package is mounted on the lower surface of the substrate 10 . The electronic component package includes an IC 1300a, an encapsulant 1305a sealing at least a portion of the IC 1300a, a support member 1355a having a first side facing the IC 1300a, the IC 1300a and the support member ( A connection member including at least one wiring layer 1310a electrically connected to 1355a and an insulating layer 1280a may be included.

IC(1300a)에서 생성된 RF 신호는 적어도 하나의 배선층(1310a)을 통해 기판(10)으로 전달되어 칩 안테나 모듈(1)의 상면 방향으로 송신될 수 있으며, 칩 안테나 모듈(1)에서 수신된 RF 신호는 적어도 하나의 배선층(1310a)을 통해 IC(1300a)로 전달될 수 있다.The RF signal generated by the IC 1300a is transmitted to the substrate 10 through at least one wiring layer 1310a and transmitted toward the upper surface of the chip antenna module 1, and received by the chip antenna module 1. An RF signal may be transmitted to the IC 1300a through at least one wiring layer 1310a.

전자 부품 패키지는 IC(1300a)의 일 면 및/또는 타 면에 배치된 접속패드(1330a)를 더 포함할 수 있다. IC(1300a)의 일 면에 배치된 접속패드(1330a)는 적어도 하나의 배선층(1310a)에 전기적으로 연결될 수 있으며, IC(1300a)의 타 면에 배치된 접속패드(1330a)는 하단 배선층(1320a)을 통해 지지 부재(1355a) 또는 코어 도금 부재(1365a)에 전기적으로 연결될 수 있다. 코어 도금 부재(1365a)는 IC(1300a)에 접지를 제공할 수 있다.The electronic component package may further include connection pads 1330a disposed on one side and/or the other side of the IC 1300a. The connection pads 1330a disposed on one surface of the IC 1300a may be electrically connected to at least one wiring layer 1310a, and the connection pads 1330a disposed on the other surface of the IC 1300a may be electrically connected to the lower wiring layer 1320a. ) may be electrically connected to the support member 1355a or the core plating member 1365a. The core plating member 1365a may provide a ground to the IC 1300a.

지지 부재(1355a)는 코어 유전층(1356a), 및 코어 유전층(1356a)을 관통하고 하단 배선층(1320a)에 전기적으로 연결되는 적어도 하나의 코어 비아(1360a)를 포함할 수 있다. 상기 적어도 하나의 코어 비아(1360a)는 솔더볼(solder ball), 핀(pin), 랜드(land)와 같은 전기연결구조체(1340a)에 전기적으로 연결될 수 있다. 따라서, 지지 부재(1355a)는 기판(10)의 하면으로부터 베이스 신호 또는 전원을 공급받아서 적어도 하나의 배선층(1310a)을 통해 베이스 신호 및/또는 전원을 IC(1300a)로 전달할 수 있다.The support member 1355a may include a core dielectric layer 1356a and at least one core via 1360a passing through the core dielectric layer 1356a and electrically connected to the lower wiring layer 1320a. The at least one core via 1360a may be electrically connected to an electrical connection structure 1340a such as a solder ball, a pin, or a land. Accordingly, the support member 1355a may receive a base signal or power from the lower surface of the substrate 10 and transfer the base signal and/or power to the IC 1300a through at least one wiring layer 1310a.

IC(1300a)는 베이스 신호 및/또는 전원을 사용하여 밀리미터웨이브(mmWave) 대역의 RF 신호를 생성할 수 있다. 예를 들어, IC(1300a)는 저주파수의 베이스 신호를 전달받고 베이스 신호의 주파수 변환, 증폭, 필터링 위상제어 및 전원생성을 수행할 수 있다. IC(1300a)는 고주파 특성을 구현하기 위하여, 화합물 반도체(예: GaAs) 및 실리콘 반도체 중 하나로 형성될 수 있다. 한편, 전자 부품 패키지는 적어도 하나의 배선층(1310a)에 전기적으로 연결되는 수동부품(1350a)을 더 포함할 수 있다. 수동부품(1350a)은 지지 부재(1355a)가 제공하는 수용공간(1306a)에 배치될 수 있다. 수동부품(1350a)은 세라믹 캐패시터(Multi Layer Ceramic Capacitor, MLCC)나 인덕터, 칩저항기 중 적어도 일부를 포함할 수 있다.The IC 1300a may generate a millimeter wave (mmWave) band RF signal using a base signal and/or power. For example, the IC 1300a may receive a low-frequency base signal and perform frequency conversion, amplification, filtering phase control, and power generation of the base signal. The IC 1300a may be formed of one of a compound semiconductor (eg, GaAs) and a silicon semiconductor in order to implement high-frequency characteristics. Meanwhile, the electronic component package may further include a passive component 1350a electrically connected to at least one wiring layer 1310a. The passive component 1350a may be disposed in the accommodating space 1306a provided by the support member 1355a. The passive component 1350a may include at least a part of a multi-layer ceramic capacitor (MLCC), an inductor, or a chip resistor.

한편, 전자 부품 패키지는 지지 부재(1355a)의 측면에 배치된 코어 도금 부재(1365a, 1370a)를 포함할 수 있다. 코어 도금 부재(1365a, 1370a)는 IC(1300a)에 접지를 제공할 수 있으며, IC(1300a)의 열을 외부로 발산시키거나 IC(1300a)로 유입되는 노이즈를 제거할 수 있다.Meanwhile, the electronic component package may include core plating members 1365a and 1370a disposed on the side of the support member 1355a. The core plating members 1365a and 1370a may provide a ground to the IC 1300a, dissipate heat from the IC 1300a to the outside or remove noise introduced into the IC 1300a.

연결 부재를 제외한 전자 부품 패키지의 구성과, 연결 부재는 각각 독립적으로 제조되어 결합될 수 있으나, 설계에 따라 함께 제조될 수도 있다. 한편, 도 2c에서, 전자 부품 패키지가 전기연결구조체(1290a)와 솔더레지스트층(1285a)을 통해 기판(10)에 결합되는 것으로 도시되어 있으나, 실시예에 따라 전기연결구조체(1290a)와 솔더레지스트층(1285a)은 생략될 수 있다.The components of the electronic component package except for the connecting member and the connecting member may be independently manufactured and combined, but may also be manufactured together according to a design. Meanwhile, in FIG. 2C, the electronic component package is shown as being coupled to the substrate 10 through the electrical connection structure 1290a and the solder resist layer 1285a, but according to the embodiment, the electrical connection structure 1290a and the solder resist Layer 1285a may be omitted.

도 3a을 참조하면, 칩 안테나 모듈(1)은 적어도 하나의 엔드-파이어 안테나(200)를 추가적으로 포함할 수 있다. 엔드-파이어 안테나(200) 각각은 엔드-파이어 안테나 패턴(210), 디렉터 패턴(215) 및 엔드-파이어 피드라인(220)을 포함할 수 있다.Referring to FIG. 3A , the chip antenna module 1 may additionally include at least one end-fire antenna 200 . Each end-fire antenna 200 may include an end-fire antenna pattern 210 , a director pattern 215 and an end-fire feed line 220 .

엔드-파이어 안테나 패턴(210)은 측면 방향으로 RF 신호를 송신 또는 수신할 수 있다. 엔드-파이어 안테나 패턴(210)은 기판(10)의 측면에 배치될 수 있으며, 다이폴(dipole) 형태 또는 접힌 다이폴(folded dipole) 형태로 형성될 수 있다. 디렉터 패턴(215)은 엔드-파이어 안테나 패턴(210)에 전자기적으로 커플링되어 복수의 엔드-파이어 안테나 패턴(210)의 이득이나 대역폭을 향상시킬 수 있다. 엔드-파이어 피드라인(220)은 엔드-파이어 안테나 패턴(210)로부터 수신된 RF 신호를 전자소자 또는 IC로 전달할 수 있으며, 전자소자 또는 IC로부터 전달받은 RF 신호를 엔드-파이어 안테나 패턴(210)으로 전달할 수 있다. The end-fire antenna pattern 210 may transmit or receive RF signals in a lateral direction. The end-fire antenna pattern 210 may be disposed on a side surface of the substrate 10 and may be formed in a dipole shape or a folded dipole shape. The director pattern 215 is electromagnetically coupled to the end-fire antenna pattern 210 to improve gain or bandwidth of the plurality of end-fire antenna patterns 210 . The end-fire feed line 220 may transfer the RF signal received from the end-fire antenna pattern 210 to an electronic device or IC, and transfer the RF signal received from the electronic device or IC to the end-fire antenna pattern 210. can be forwarded to

한편, 도 3a의 배선 패턴에 의해 형성되는 엔드-파이어 안테나(200)는 도 3b에 도시된 바와 같이, 칩 형태의 엔드-파이어 안테나(200)로 구현될 수 있다. Meanwhile, the end-fire antenna 200 formed by the wiring pattern of FIG. 3A may be implemented as a chip-type end-fire antenna 200 as shown in FIG. 3B.

도 3b를 참조하면, 엔드-파이어 안테나(200) 각각은 몸체부(230), 방사부(240), 및 접지부(250)를 포함한다. Referring to FIG. 3B , each end-fire antenna 200 includes a body part 230, a radiation part 240, and a ground part 250.

몸체부(230)는 육면체 형상을 가지며, 유전체(dielectric substance)로 형성된다. 예컨대, 몸체부(230)는 소정의 유전율을 가지는 폴리머나 세라믹 소결체로 형성될 수 있다.The body portion 230 has a hexahedral shape and is formed of a dielectric substance. For example, the body portion 230 may be formed of a polymer or ceramic sintered body having a predetermined permittivity.

방사부(240)는 몸체부(230)의 제1 면에 접합되고, 접지부(250)는 몸체부(230)의 제1 면과 반대되는 제2 면에 접합된다. 방사부(240) 및 접지부(250)는 동일한 재질로 형성될 수 있다. 방사부(240) 및 접지부(250)는 Ag, Au, Cu, Al, Pt, Ti, Mo, Ni, W 중에서 선택된 1종이거나 혹은 2종 이상의 합금으로 구성될 수 있다. 방사부(240) 및 접지부(250)는 동일한 형상 및 동일한 구조로 형성될 수 있다. 방사부(240) 및 접지부(250)는 기판(10)에 실장시, 접합되는 패드의 종류에 따라 구분될 수 있다. 일 예로, 급전 패드에 접합되는 부분이 방사부(240)로 기능하고, 접지 패드에 접합되는 부분은 접지부(250)로 기능할 수 있다.The radiation part 240 is bonded to the first surface of the body part 230, and the ground part 250 is bonded to the second surface opposite to the first surface of the body part 230. The radiation part 240 and the ground part 250 may be formed of the same material. The radiation part 240 and the ground part 250 may be composed of one type selected from Ag, Au, Cu, Al, Pt, Ti, Mo, Ni, and W, or two or more types of alloys. The radiation part 240 and the ground part 250 may be formed in the same shape and structure. The radiation part 240 and the ground part 250 may be classified according to the type of pad to be bonded when mounted on the board 10 . For example, a portion bonded to the feed pad may function as the radiation portion 240 and a portion bonded to the ground pad may function as the ground portion 250 .

칩 형태의 엔드-파이어 안테나(200)는 방사부(240)와 접지부(250) 사이의 유전체로 인하여 커패시턴스를 가지므로, 상기 커패시턴스를 이용하여 커플링 안테나를 설계하거나, 공진 주파수를 튜닝할 수 있다.Since the chip-type end-fire antenna 200 has a capacitance due to the dielectric between the radiating part 240 and the ground part 250, a coupling antenna can be designed or a resonant frequency can be tuned using the capacitance. there is.

종래, 다층 기판 내에서 패턴 형태로 구현되는 패치 안테나가 충분한 안테나 특성을 확보하기 위하여는, 기판 내에 다수의 레이어가 요구되었으며, 이는 패치 안테나의 부피가 과도하게 증가되는 문제를 야기하였다. 상기 문제는 다층 기판 내에 높은 유전율을 갖는 절연체를 배치하여, 절연체의 두께를 얇게 형성하고, 안테나 패턴의 크기 및 두께를 줄이는 방식에 의해 해결되었다. Conventionally, in order to secure sufficient antenna characteristics of a patch antenna implemented in a pattern form in a multilayer substrate, a plurality of layers are required in the substrate, which causes a problem in that the volume of the patch antenna is excessively increased. The above problem has been solved by disposing an insulator having a high permittivity in a multilayer substrate, forming a thin insulator, and reducing the size and thickness of an antenna pattern.

다만, 절연체의 유전율이 높아지는 경우, RF 신호의 파장이 짧아져서, RF 신호가 유전율이 높은 절연체에 갇히게 되어, RF 신호의 방사 효율 및 이득이 현저히 감소하는 문제가 발생한다. However, when the dielectric constant of the insulator is high, the wavelength of the RF signal is shortened, and the RF signal is confined to the insulator having a high dielectric constant, so that the radiation efficiency and gain of the RF signal are significantly reduced.

본 발명의 일 실시예에 따르면, 종래 다층 기판 내에서 패턴 형태로 구현되는 패치 안테나를 칩 형태로 구현하여, 칩 안테나가 실장되는 기판의 레이어의 수를 획기적으로 감소시킬 수 있다. 이로써, 본 실시예의 칩 안테나 모듈(1)의 제조 비용 및 부피를 줄일 수 있다. According to an embodiment of the present invention, the number of layers of a substrate on which a chip antenna is mounted can be drastically reduced by implementing a patch antenna, which is conventionally implemented in a pattern form in a multilayer board, in a chip form. Thus, the manufacturing cost and volume of the chip antenna module 1 of this embodiment can be reduced.

또한, 본 발명의 일 실시예에 따르면, 칩 안테나(100)에 구비되는 세라믹 기판들의 유전율을, 기판(10)에 구비되는 절연층의 유전율 보다 높게 형성하여, 칩 안테나(100)의 소형화를 도모할 수 있다. In addition, according to an embodiment of the present invention, the dielectric constant of the ceramic substrates provided on the chip antenna 100 is higher than that of the insulating layer provided on the substrate 10, thereby miniaturizing the chip antenna 100. can do.

나아가, 칩 안테나(100)의 세라믹 기판들을 소정의 거리 이격하거나, 세라믹 기판들 사이에 세라믹 기판들 보다 유전율이 낮은 물질을 배치하여, 칩 안테나(100)의 전체 유전율을 낮출 수 있다. 이로써, 칩 안테나 모듈(1)을 소형화 하면서도, RF 신호의 파장을 증가시켜, 방사 효율 및 이득을 향상시킬 수 있다. 여기서, 칩 안테나(100)의 전체 유전율이란, 칩 안테나(100)의 세라믹 기판들 및 세라믹 기판들 사이의 갭에 의해 형성되는 유전율 또는 칩 안테나(100)의 세라믹 기판들 및 세라믹 기판들 사이에 배치되는 물질에 의해 형성되는 유전율로 이해될 수 있다. 따라서, 칩 안테나(100)의 세라믹 기판들이 소정의 거리 이격되거나, 세라믹 기판들 사이에 세라믹 기판들 보다 유전율이 낮은 물질이 배치되는 경우, 칩 안테나(100)의 전체 유전율은 세라믹 기판들의 유전율 보다 낮을 수 있다. Furthermore, the overall permittivity of the chip antenna 100 may be reduced by separating the ceramic substrates of the chip antenna 100 by a predetermined distance or by disposing a material having a lower permittivity than the ceramic substrates between the ceramic substrates. As a result, while miniaturizing the chip antenna module 1, it is possible to increase the wavelength of the RF signal and improve radiation efficiency and gain. Here, the total dielectric constant of the chip antenna 100 is the dielectric constant formed by the ceramic substrates of the chip antenna 100 and the gap between the ceramic substrates or the ceramic substrates of the chip antenna 100 and the ceramic substrates disposed between the ceramic substrates. It can be understood as the permittivity formed by the material to be. Therefore, when the ceramic substrates of the chip antenna 100 are separated by a predetermined distance or a material having a lower permittivity than the ceramic substrates is disposed between the ceramic substrates, the total permittivity of the chip antenna 100 may be lower than that of the ceramic substrates. can

도 4a는 본 발명의 제1 실시예에 따른 칩 안테나의 사시도이고, 도 4b는 도 4a의 칩 안테나의 측면도이고, 도 4c는 도 4a의 칩 안테나의 단면도이고, 도 4d는 도 4a의 칩 안테나의 저면도이고, 도 4e는 도 4a의 칩 안테나의 변형 실시예의 사시도이다.4A is a perspective view of a chip antenna according to a first embodiment of the present invention, FIG. 4B is a side view of the chip antenna of FIG. 4A, FIG. 4C is a cross-sectional view of the chip antenna of FIG. 4A, and FIG. 4D is a chip antenna of FIG. 4A , and FIG. 4e is a perspective view of a modified embodiment of the chip antenna of FIG. 4a.

도 4a, 도 4b, 도 4c, 및 도 4d를 참조하면, 본 발명의 제1 실시예에 따른 칩 안테나(100)는 제1 세라믹 기판(110a), 제2 세라믹 기판(110b), 제1 패치(120a)를 포함하고, 제2 패치(120b), 및 제3 패치(120c) 중 적어도 하나를 포함할 수 있다. Referring to FIGS. 4A, 4B, 4C, and 4D, the chip antenna 100 according to the first embodiment of the present invention includes a first ceramic substrate 110a, a second ceramic substrate 110b, and a first patch. 120a, and may include at least one of a second patch 120b and a third patch 120c.

제1 패치(120a)는 일정한 면적을 갖는 편평한 판 형태의 금속으로 형성된다. 일 예로, 제1 패치(120a)는 사각형 형상으로 형성된다. 다만, 실시예에 따라, 다각형 형상, 및 원 형상 등 다양한 형상으로 형성될 수 있다. 제1 패치(120a)는 급전 비아(131)와 연결되어, 급전 패치로 기능 및 동작할 수 있다. The first patch 120a is formed of a flat plate-shaped metal having a certain area. For example, the first patch 120a is formed in a rectangular shape. However, depending on the embodiment, it may be formed in various shapes such as a polygonal shape and a circular shape. The first patch 120a is connected to the power supply via 131 and may function and operate as a power supply patch.

제2 패치(120b), 제3 패치(120c)는 제1 패치(120a)와 일정 거리 이격되어 배치되며, 일정한 면적을 갖는 편평한 판 형태의 금속으로 형성된다. 제2 패치(120b), 제3 패치(120c)는 제1 패치(120a)와 동일하거나 다른 면적을 갖는다. 일 예로, 제2 패치(120b), 제3 패치(120c)는 제1 패치(120a) 보다 작은 면적으로 형성되어 제1 패치(120a)의 상부에 배치될 수 있다. 일 예로, 제2 패치(120b), 제3 패치(120c)는 제1 패치(120a) 보다 5%~8% 작게 형성될 수 있다. 일 예로, 제1 패치(120a), 제2 패치(120b), 및 제3 패치(120C)의 두께는 20㎛일 수 있다.The second patch 120b and the third patch 120c are spaced apart from the first patch 120a by a predetermined distance, and are formed of a flat plate-shaped metal having a predetermined area. The second patch 120b and the third patch 120c have areas equal to or different from those of the first patch 120a. For example, the second patch 120b and the third patch 120c may be formed with an area smaller than that of the first patch 120a and disposed on the first patch 120a. For example, the second patch 120b and the third patch 120c may be 5% to 8% smaller than the first patch 120a. For example, the thickness of the first patch 120a, the second patch 120b, and the third patch 120C may be 20 μm.

제2 패치(120b), 제3 패치(120c)는 제1 패치(120a)와 전자기적으로 커플링되어, 방사 패치로 기능 및 동작할 수 있다. 제2 패치(120b), 제3 패치(120c)는 RF 신호를 칩 안테나(100)의 실장 방향에 해당하는 Z 방향으로 더욱 집중시켜서 제1 패치(120a)의 이득 또는 대역폭을 향상시킬 수 있다. 칩 안테나(100)는 방사 패치로 기능하는 제2 패치(120b), 및 제3 패치(120c) 중 적어도 하나를 포함할 수 있다.The second patch 120b and the third patch 120c are electromagnetically coupled to the first patch 120a, and may function and operate as radiation patches. The second patch 120b and the third patch 120c further concentrate the RF signal in the Z direction corresponding to the mounting direction of the chip antenna 100, thereby improving the gain or bandwidth of the first patch 120a. The chip antenna 100 may include at least one of a second patch 120b and a third patch 120c functioning as a radiation patch.

제1 세라믹 기판(110a)은 소정의 유전율을 가지는 유전체로 형성될 수 있다. 일 예로, 제1 세라믹 기판(110a)은 육면체 형상의 세라믹 소결체로 형성될 수 있다. 제1 세라믹 기판(110a)은 마그네슘(Mg), 실리콘(Si), 알루미늄(Al), 칼슘(Ca), 및 티타늄(Ti)을 함유할 있다. 일 예로, 제1 세라믹 기판(110a)은 Mg₂Si0₄, MgAl₂O₄, 및 CaTiO₃를 포함할 수 있다. 다른 예로, 제1 세라믹 기판(110a)은 Mg₂Si0₄, MgAl₂O₄, 및 CaTiO₃외에도, MgTiO₃를 더 포함할 수 있고, 실시예에 따라, MgTiO₃가CaTiO₃를대체하여, 제1 세라믹 기판(110a)은 Mg₂Si0₄, MgAl₂O₄, 및 MgTiO₃를 포함할 수 있다. The first ceramic substrate 110a may be formed of a dielectric having a predetermined permittivity. For example, the first ceramic substrate 110a may be formed of a hexahedron-shaped ceramic sintered body. The first ceramic substrate 110a may contain magnesium (Mg), silicon (Si), aluminum (Al), calcium (Ca), and titanium (Ti). For example, the first ceramic substrate 110a may include Mg ₂ Si0 ₄ , MgAl ₂ O ₄ , and CaTiO ₃ . As another example, the first ceramic substrate 110a may further include MgTiO ₃ in addition to Mg ₂ Si0 ₄ , _MgAl ₂ O ₄ , and CaTiO ₃ .CaTiO ₃ Alternatively, the first ceramic substrate 110a may include Mg ₂ Si0 ₄ , MgAl ₂ O ₄ , and MgTiO ₃ .

칩 안테나 모듈(1)의 접지층(16b)과 칩 안테나(100)의 제1 패치(120a)의 거리가 λ/10~λ/20에 해당하는 경우, 접지층(16b)은 칩 안테나(100)에서 출력되는 RF 신호를 지향 방향으로 효율적으로 반사할 수 있다. When the distance between the ground layer 16b of the chip antenna module 1 and the first patch 120a of the chip antenna 100 corresponds to λ/10 to λ/20, the ground layer 16b is ) can efficiently reflect the RF signal output from the directional direction.

접지층(16b)이 기판(10)의 상면에 마련되는 경우, 칩 안테나 모듈(1)의 접지층(16b)과 칩 안테나(100)의 제1 패치(120a)의 거리는 대체적으로, 제1 세라믹 기판(110a)의 두께 및 접합 패드(140)의 두께의 합과 동일하다. When the ground layer 16b is provided on the upper surface of the substrate 10, the distance between the ground layer 16b of the chip antenna module 1 and the first patch 120a of the chip antenna 100 is generally equal to the first ceramic It is equal to the sum of the thickness of the substrate 110a and the thickness of the bonding pad 140 .

따라서, 제1 세라믹 기판(110a)의 두께는 접지층(16b)과 제1 패치(120a)의 설계 거리(λ/10~λ/20)에 따라 결정될 수 있다. 일 예로, 제1 세라믹 기판(110a)의 두께는 λ/10~λ/20의 90~95%에 해당할 수 있다. 일 예로, 제1 세라믹 기판(110a)의 유전율이 28GHz에서 5~12인 경우, 제1 세라믹 기판(110a)의 두께는 150~500㎛일 수 있다. Accordingly, the thickness of the first ceramic substrate 110a may be determined according to the design distance (λ/10 to λ/20) between the ground layer 16b and the first patch 120a. For example, the thickness of the first ceramic substrate 110a may correspond to 90 to 95% of λ/10 to λ/20. For example, when the dielectric constant of the first ceramic substrate 110a is 5 to 12 at 28 GHz, the thickness of the first ceramic substrate 110a may be 150 to 500 μm.

제1 세라믹 기판(110a)의 일 면에는 제1 패치(120a)가 마련되고, 제1 세라믹 기판(110a)의 타 면에는 급전 패드(130)가 마련된다. 급전 패드(130)는 제1 세라믹 기판(110a)의 타 면에 적어도 하나 마련될 수 있다. 급전 패드(130)의 두께는 20㎛일 수 있다.A first patch 120a is provided on one surface of the first ceramic substrate 110a, and a feeding pad 130 is provided on the other surface of the first ceramic substrate 110a. At least one feeding pad 130 may be provided on the other surface of the first ceramic substrate 110a. The power supply pad 130 may have a thickness of 20 μm.

제1 세라믹 기판(110a)의 타 면에 마련되는 급전 패드(130)는 기판(10)의 일 면에 마련되는 급전 패드(16a)와 전기적으로 연결된다. 급전 패드(130)는 제1 세라믹 기판(110a)을 두께 방향으로 관통하는 급전 비아(131)와 전기적으로 연결되고, 급전 비아(131)는 제1 세라믹 기판(110a)의 일 면에 마련되는 제1 패치(110a)에 급전 신호를 제공할 수 있다. 급전 비아(131)는 적어도 하나 마련될 수 있다. 일 예로, 급전 비아(131)는 두 개의 급전 패드(130)와 대응되도록, 두 개 마련될 수 있다. 두 개의 급전 비아(131) 중 하나의 급전 비아(131)는 수직 편파를 발생시키기 위한 급전 라인에 해당하고, 다른 하나의 급전 비아(131)는 수평 편파를 발생시키기 위한 급전 라인에 해당한다. 급전 비아(131)의 직경은 150㎛일 수 있다. 제1 세라믹 기판(110a)의 타 면에는 접합 패드(140)가 마련된다. 제1 세라믹 기판(110a)의 타 면에 마련되는 접합 패드(140)는 기판(10)의 일 면에 마련되는 상면 패드(16c)와 상호 접합된다. 일 예로, 칩 안테나(100)의 접합 패드(140)는 솔더 페이스트를 통하여, 기판(10)의 상면 패드(16c)와 접합될 수 있다. 접합 패드(140)의 두께는 20㎛일 수 있다.The feeding pad 130 provided on the other surface of the first ceramic substrate 110a is electrically connected to the feeding pad 16a provided on one surface of the substrate 10 . The feeding pad 130 is electrically connected to a feeding via 131 penetrating the first ceramic substrate 110a in a thickness direction, and the feeding via 131 is provided on one surface of the first ceramic substrate 110a. A power supply signal may be provided to one patch 110a. At least one feed via 131 may be provided. For example, two feed vias 131 may be provided to correspond to the two feed pads 130 . Among the two feeding vias 131, one feeding via 131 corresponds to a feeding line for generating vertical polarization, and the other feeding via 131 corresponds to a feeding line for generating horizontal polarization. The diameter of the feed via 131 may be 150 μm. A bonding pad 140 is provided on the other surface of the first ceramic substrate 110a. The bonding pads 140 provided on the other surface of the first ceramic substrate 110a are bonded to the top pads 16c provided on one surface of the substrate 10 . For example, the bonding pad 140 of the chip antenna 100 may be bonded to the top pad 16c of the board 10 through solder paste. The bonding pad 140 may have a thickness of 20 μm.

도 4d의 A를 참조하면, 접합 패드(140)는 복수 개 마련되어, 제1 세라믹 기판(110a)의 타 면에서, 사각형 형상의 모서리 각각에 마련될 수 있다. Referring to A of FIG. 4D , a plurality of bonding pads 140 may be provided at each corner of a quadrangular shape on the other surface of the first ceramic substrate 110a.

또한, 도 4d의 B를 참조하면, 복수의 접합 패드(140)는, 제1 세라믹 기판(110a)의 타 면에서, 사각형 형상의 일변 및 일변에 대향하는 타변 각각을 따라, 소정의 거리 이격되어 마련될 수 있다. Also, referring to B of FIG. 4D , the plurality of bonding pads 140 are spaced apart from the other surface of the first ceramic substrate 110a by a predetermined distance along one side of the rectangular shape and the other side opposite to the one side. can be provided.

또한, 도 4d의 C를 참조하면, 복수의 접합 패드(140)는, 제1 세라믹 기판(110a)의 타 면에서, 사각형 형상의 네 개의 변 각각을 따라, 소정의 거리 이격되어 마련될 수 있다. In addition, referring to C of FIG. 4D , the plurality of bonding pads 140 may be provided at a predetermined distance apart from each other along four sides of the quadrangular shape on the other surface of the first ceramic substrate 110a. .

또한, 도 4d의 D를 참조하면, 접합 패드(140)는, 제1 세라믹 기판(110a)의 타 면에서, 사각형 형상의 일변 및 일변에 대향하는 타변 각각을 따라, 일변 및 타변에 대응되는 길이를 갖는 형태로 마련될 수 있다.Also, referring to D of FIG. 4D , the bonding pad 140 has a length corresponding to one side and the other side along one side of the rectangular shape and the other side opposite to the one side, respectively, on the other surface of the first ceramic substrate 110a. It can be provided in the form of having.

또한, 도 4d의 E를 참조하면, 접합 패드(140)는, 제1 세라믹 기판(110a)의 타 면에서, 사각형 형상의 네 개의 변 각각을 따라, 네 개의 변에 대응되는 길이를 갖는 형태로 마련될 수 있다.Also, referring to E of FIG. 4D , the bonding pad 140 is formed along each of the four sides of the quadrangular shape on the other surface of the first ceramic substrate 110a and has a length corresponding to the four sides. can be provided.

한편, 도 4d의 A, B, C에서, 접합 패드(140)가 사각형 형상으로 도시되어 있으나, 실시예에 따라, 접합 패드(140)는 원형 등 다양한 형상으로 형성될 수 있다. 또한, 도 4d의 A, B, C, D, E에서, 접합 패드(140)가 사각형 형상의 네 개의 변에 인접하여 배치되는 것으로 도시되어 있으나, 실시예에 따라, 접합 패드(140)는 네 개의 변으로부터 소정의 거리 이격되어 배치될 수 있다. Meanwhile, in A, B, and C of FIG. 4D , the bonding pad 140 is shown in a rectangular shape, but according to embodiments, the bonding pad 140 may be formed in various shapes such as a circle. In addition, in A, B, C, D, and E of FIG. 4D , bonding pads 140 are illustrated as being disposed adjacent to four sides of a quadrangular shape, but according to embodiments, bonding pads 140 may have four sides. It may be arranged at a predetermined distance from the side of the dog.

제2 세라믹 기판(110b)은 소정의 유전율을 가지는 유전체로 형성될 수 있다. 일 예로, 제2 세라믹 기판(110b)은 제1 세라믹 기판(110a)과 유사한 육면체 형상의 세라믹 소결체로 형성될 수 있다. 제2 세라믹 기판(110b)은 제1 세라믹 기판(110a)과 동일한 유전율을 가질 수 있고, 실시예에 따라, 제1 세라믹 기판(110a)과 다른 유전율을 가질 수 있다. 일 예로, 제2 세라믹 기판(110b)의 유전율은 제1 세라믹 기판(110a)의 유전율 보다 높을 수 있다. 본 발명의 일 실시예에 따르면, 제2 세라믹 기판(110b)의 유전율이 제1 세라믹 기판(110a)의 유전율 보다 높은 경우, 유전율이 높은 제2 세라믹 기판(110b) 측으로 RF 신호가 방사되어, RF 신호의 이득을 향상시킬 수 있다. The second ceramic substrate 110b may be formed of a dielectric having a predetermined permittivity. For example, the second ceramic substrate 110b may be formed of a ceramic sintered body having a hexahedral shape similar to that of the first ceramic substrate 110a. The second ceramic substrate 110b may have the same dielectric constant as that of the first ceramic substrate 110a, or may have a different dielectric constant from that of the first ceramic substrate 110a according to exemplary embodiments. For example, the dielectric constant of the second ceramic substrate 110b may be higher than that of the first ceramic substrate 110a. According to an embodiment of the present invention, when the dielectric constant of the second ceramic substrate 110b is higher than that of the first ceramic substrate 110a, an RF signal is radiated toward the second ceramic substrate 110b having a high dielectric constant, and RF signal gain can be improved.

제2 세라믹 기판(110b)은 제1 세라믹 기판(110a) 보다 얇은 두께를 가질 수 있다. 제1 세라믹 기판(110a)의 두께는 제2 세라믹 기판(110b)의 두께의 1~5배에 해당할 수 있고, 바람직하게는 2~3배에 해당할 수 있다. 일 예로, 제1 세라믹 기판(110a)의 두께는 150~500㎛이고, 제2 세라믹 기판(110b)의 두께는 100~200㎛일 수 있고, 바람직하게는 제2 세라믹 기판(110b)의 두께는 50~200㎛일 수 있다. 한편, 실시예에 따라, 제2 세라믹 기판(110b)은 제1 세라믹 기판(110a)과 동일한 두께를 가질 수 있다.The second ceramic substrate 110b may have a thickness smaller than that of the first ceramic substrate 110a. The thickness of the first ceramic substrate 110a may correspond to 1 to 5 times the thickness of the second ceramic substrate 110b, and preferably may correspond to 2 to 3 times. For example, the thickness of the first ceramic substrate 110a may be 150 to 500 μm, and the thickness of the second ceramic substrate 110b may be 100 to 200 μm. Preferably, the thickness of the second ceramic substrate 110b is It may be 50 to 200 μm. Meanwhile, according to embodiments, the second ceramic substrate 110b may have the same thickness as the first ceramic substrate 110a.

본 발명의 일 실시예에 따르면, 제2 세라믹 기판(110b)의 두께에 따라, 제1 패치(120a)와 제2 패치(120b)/제3 패치(120c)가 적절한 거리를 유지하여, RF 신호의 방사 효율을 개선시킬 수 있다. According to an embodiment of the present invention, according to the thickness of the second ceramic substrate 110b, the first patch 120a and the second patch 120b/third patch 120c maintain an appropriate distance so that the RF signal of radiation efficiency can be improved.

제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)의 유전율은 기판(10)의 유전율, 구체적으로 기판(10)에 구비되는 절연층(17)의 유전율 보다 높을 수 있다. 일 예로, 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)의 유전율은 28GHz에서 5~12일 수 있고, 기판(10)의 유전율은 28GHz에서 3~4일 수 있다. 이로써, 칩 안테나의 부피를 감소시켜, 전체 칩 안테나 모듈의 소형화를 도모할 수 있다. 일 예로, 본 발명의 일 실시예에 따른 칩 안테나(100)는 3.4㎜의 길이, 3.4㎜의 폭, 0.64㎜의 높이를 가지는 소형의 칩 형태로 제조될 수 있다. 제2 세라믹 기판(110b)의 타 면에는 제2 패치(120b)가 마련되고, 제2 세라믹 기판(110b)의 일 면에는 제3 패치(120c)가 마련된다. The dielectric constant of the first ceramic substrate 110a and the second ceramic substrate 110b may be higher than the dielectric constant of the substrate 10 , specifically, the dielectric constant of the insulating layer 17 provided on the substrate 10 . For example, the dielectric constants of the first ceramic substrate 110a and the second ceramic substrate 110b may be 5 to 12 at 28 GHz, and the dielectric constant of the substrate 10 may be 3 to 4 at 28 GHz. As a result, the volume of the chip antenna can be reduced, and the miniaturization of the entire chip antenna module can be achieved. For example, the chip antenna 100 according to an embodiment of the present invention may be manufactured in the form of a small chip having a length of 3.4 mm, a width of 3.4 mm, and a height of 0.64 mm. A second patch 120b is provided on the other surface of the second ceramic substrate 110b, and a third patch 120c is provided on one surface of the second ceramic substrate 110b.

한편, 도 4e를 참조하면, 제2 세라믹 기판(110b)의 일 면에는 제3 패치(120c)와 절연되어, 제2 세라믹 기판(110b)의 가장자리 영역을 따라 형성되는 차폐 전극(120d)이 마련될 수 있다. 차폐 전극(120d)은 칩 안테나(100)가 n X 1의 구조 등의 어레이 형태로 배열되는 경우, 칩 안테나(100)들 간의 간섭을 감소시킬 수 있다. 이로써, 칩 안테나(100)가 4 X 1의 어레이 형태로 배열되는 경우, 본 발명의 일 실시예에 따른 칩 안테나 모듈(1)은 19㎜의 길이, 4.0㎜의 폭, 1.04㎜의 높이를 가지는 소형의 모듈로 제조될 수 있다. Meanwhile, referring to FIG. 4E , a shielding electrode 120d is provided on one surface of the second ceramic substrate 110b and is insulated from the third patch 120c and formed along the edge area of the second ceramic substrate 110b. It can be. The shielding electrode 120d can reduce interference between the chip antennas 100 when the chip antennas 100 are arranged in an array form such as an n×1 structure. Thus, when the chip antenna 100 is arranged in a 4 X 1 array form, the chip antenna module 1 according to an embodiment of the present invention has a length of 19 mm, a width of 4.0 mm, and a height of 1.04 mm. It can be manufactured in small modules.

제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)은 스페이서(150)를 통해, 상호 이격되어 배치될 수 있다. 스페이서(150)는, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b)의 사이에서, 제1 세라믹 기판(110a)/제2 세라믹 기판(110b)의 사각형 형상의 모서리 각각에 마련될 수 있다. 또한, 실시예에 따라, 제1 세라믹 기판(110a)/제2 세라믹 기판(110b)의 사각형 형상의 일변 및 타변에 마련되거나, 제1 세라믹 기판(110a)/제2 세라믹 기판(110b)의 사각형 형상의 네 개의 변에 마련되어, 제2 세라믹 기판(110b)을 제1 세라믹 기판(110a)의 상부에서 안정적으로 지지할 수 있다. 스페이서(150)에 의해, 제1 세라믹 기판(110a)의 일 면에 마련되는 제1 패치(120a)와 제2 세라믹 기판(110b)의 타 면에 마련되는 제2 패치(120b) 사이에는 갭이 마련될 수 있다. 상기 갭에 의해 형성되는 공간에, 1의 유전율을 가지는 공기가 채워짐에 따라, 칩 안테나(100)의 전체 유전율은 낮아질 수 있다. The first ceramic substrate 110a and the second ceramic substrate 110b may be spaced apart from each other through the spacer 150 . The spacer 150 may be provided at each corner of the square shape of the first ceramic substrate 110a/second ceramic substrate 110b between the first ceramic substrate 110a and the second ceramic substrate 110b. there is. In addition, according to embodiments, it is provided on one side and the other side of the rectangular shape of the first ceramic substrate 110a/second ceramic substrate 110b, or the rectangular shape of the first ceramic substrate 110a/second ceramic substrate 110b. It is provided on four sides of the shape to stably support the second ceramic substrate 110b above the first ceramic substrate 110a. A gap is formed between the first patch 120a provided on one surface of the first ceramic substrate 110a and the second patch 120b provided on the other surface of the second ceramic substrate 110b by the spacer 150. can be provided. As air having a permittivity of 1 is filled in the space formed by the gap, the overall permittivity of the chip antenna 100 may be lowered.

본 발명의 일 실시예에 따르면, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b)을 기판(10)의 유전율 보다 높은 물질로 형성하여 칩 안테나 모듈을 소형화 할 수 있다. 또한, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b) 사이에 갭을 마련하여, 칩 안테나(100)의 전체 유전율을 낮춤으로써, 방사 효율 및 이득을 향상시킬 수 있다. According to an embodiment of the present invention, the chip antenna module can be miniaturized by forming the first ceramic substrate 110a and the second ceramic substrate 110b with a material having a higher permittivity than the substrate 10 . In addition, radiation efficiency and gain may be improved by providing a gap between the first ceramic substrate 110a and the second ceramic substrate 110b to lower the total permittivity of the chip antenna 100 .

도 5a는 본 발명의 제2 실시예에 따른 칩 안테나의 사시도이고, 도 5b는 도 5a의 칩 안테나의 측면도이고, 도 5c는 도 5a의 칩 안테나의 단면도이다. 제2 실시예에 따른 칩 안테나는 제1 실시예에 따른 칩 안테나와 유사하므로 중복되는 설명은 생략하고, 차이점을 중심으로 설명하도록 한다. 5A is a perspective view of a chip antenna according to a second embodiment of the present invention, FIG. 5B is a side view of the chip antenna of FIG. 5A, and FIG. 5C is a cross-sectional view of the chip antenna of FIG. 5A. Since the chip antenna according to the second embodiment is similar to the chip antenna according to the first embodiment, overlapping descriptions will be omitted and differences will be mainly described.

제1 실시예에 따른 칩 안테나(100)의 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)이 스페이서(150)를 통해, 상호 이격되어 배치되는데 비하여, 제2 실시예에 따른 칩 안테나(100)의 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)은 접합층(155)을 통해, 상호 접합될 수 있다. 제2 실시예의 접합층(155)은 제1 실시예의 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b) 사이의 갭에 의해 형성되는 공간에 마련되는 것으로 이해될 수 있다.While the first ceramic substrate 110a and the second ceramic substrate 110b of the chip antenna 100 according to the first embodiment are spaced apart from each other through the spacer 150, the chip antenna according to the second embodiment The first ceramic substrate 110a and the second ceramic substrate 110b of ( 100 ) may be bonded to each other through the bonding layer 155 . It may be understood that the bonding layer 155 of the second embodiment is provided in a space formed by a gap between the first ceramic substrate 110a and the second ceramic substrate 110b of the first embodiment.

접합층(155)은 제1 세라믹 기판(110a)의 일 면 및 제2 세라믹 기판(110b)의 타 면을 덮도록 형성되어, 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)을 전체적으로 접합할 수 있다. 접합층(155)은 일 예로, 폴리머(polymer)로 형성될 수 있고, 일 예로, 폴리머는 고분자 시트를 포함할 수 있다. 접합층(155)의 유전율은 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)의 유전율 보다 낮을 수 있다. 일 예로, 접합층(155)의 유전율 28GHz에서 2~3이다. 접합층(155)의 두께는 50~200㎛ 일 수 있다.The bonding layer 155 is formed to cover one surface of the first ceramic substrate 110a and the other surface of the second ceramic substrate 110b to cover the first ceramic substrate 110a and the second ceramic substrate 110b as a whole. can be joined The bonding layer 155 may be formed of, for example, a polymer, and for example, the polymer may include a polymer sheet. The bonding layer 155 may have a permittivity lower than that of the first ceramic substrate 110a and the second ceramic substrate 110b. For example, the dielectric constant of the bonding layer 155 is 2 to 3 at 28 GHz. The thickness of the bonding layer 155 may be 50 to 200 μm.

본 발명의 일 실시예에 따르면, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b)을 기판(10)의 유전율 보다 높은 물질로 형성하여 칩 안테나 모듈을 소형화 하면서도, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b) 사이에 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b) 보다 낮은 유전율을 가지는 물질을 마련하여, 칩 안테나(100)의 전체 유전율을 낮춤으로써, 방사 효율 및 이득을 향상시킬 수 있다. According to an embodiment of the present invention, the first ceramic substrate 110a and the second ceramic substrate 110b are formed of a material having a higher permittivity than the substrate 10, thereby miniaturizing the chip antenna module and miniaturizing the first ceramic substrate 110a. ) and the second ceramic substrate 110b by providing a material having a lower dielectric constant than the first ceramic substrate 110a and the second ceramic substrate 110b to lower the overall dielectric constant of the chip antenna 100, thereby reducing the radiation efficiency. and gain can be improved.

도 6은 본 발명의 일 실시예에 따른 제1 패치, 제2 패치, 제3 패치, 급전 패드, 급전 비아, 접합 패드의 상세 구성을 나타내는 부분 단면도이다. 도 6에서, 제1 실시예의 스페이서(150) 및 제2 실시예의 접합층(155)은 설명의 편의를 위하여, 생략되어 있다. 6 is a partial cross-sectional view showing detailed configurations of a first patch, a second patch, a third patch, a power supply pad, a power supply via, and a junction pad according to an embodiment of the present invention. 6, the spacer 150 of the first embodiment and the bonding layer 155 of the second embodiment are omitted for convenience of description.

도 6을 참조하면, 제1 패치(120a)는 제1 세라믹 기판(110a)의 일면에 마련되는 시드층(SL) 및 시드층(SL) 상에 마련되는 도금층(PL)을 포함할 수 있고, 제2 패치(120b), 및 제3 패치(120c) 각각은 제2 세라믹 기판(110b)의 일면 및 타면에 마련되는 시드층(SL) 및 시드층(SL) 상에 마련되는 도금층(PL)을 포함할 수 있다. Referring to FIG. 6 , the first patch 120a may include a seed layer SL provided on one surface of the first ceramic substrate 110a and a plating layer PL provided on the seed layer SL. Each of the second patch 120b and the third patch 120c includes a seed layer SL provided on one surface and the other surface of the second ceramic substrate 110b and a plating layer PL provided on the seed layer SL. can include

급전 비아(131)는 제1 세라믹 기판(110a)을 두께 방향으로 관통하는 비아 홀의 내부 벽을 따라 형성되는 시드층(SL) 및 시드층(SL) 내에 마련되어, 시드층(SL)에 둘러싸인 형태로 형성되는 도전성 물질(CM), 일 예로 도전성 페이스트를 포함할 수 있다. 도전성 물질(CM)은 시드층(SL)으로 둘러싸인 내부 공간 전체에 형성될 수 있다. 도전성 물질(CM)은 비아 홀의 중심 영역에 마련되고, 시드층(SL)은 도전성 물질(CM)에 접속되어, 비아 홀의 가장자리 영역에 마련될 수 있다. The power supply via 131 is provided in the seed layer SL and the seed layer SL formed along the inner wall of the via hole penetrating the first ceramic substrate 110a in the thickness direction, and surrounded by the seed layer SL. The formed conductive material (CM) may include, for example, conductive paste. The conductive material CM may be formed on the entire inner space surrounded by the seed layer SL. The conductive material CM may be provided in a central region of the via hole, and the seed layer SL may be connected to the conductive material CM and provided in an edge region of the via hole.

급전 패드(130)는 제1 세라믹 기판(110a)의 타 면에 마련되는 시드층(SL) 및 시드층(SL) 상에 마련되는 도금층(PL)을 포함할 수 있다. 또한, 접합 패드(140)는 세라믹 기판에 마련되는 시드층(SL) 및 시드층(SL) 상에 마련되는 도금층(PL)을 포함할 수 있다. The feed pad 130 may include a seed layer SL provided on the other surface of the first ceramic substrate 110a and a plating layer PL provided on the seed layer SL. In addition, the bonding pad 140 may include a seed layer SL provided on the ceramic substrate and a plating layer PL provided on the seed layer SL.

제1 패치(120a)의 시드층(SL)은 급전 비아(131)의 시드층(SL)과 접속되고, 급전 패드(130)의 시드층(SL)은 급전 비아(131)의 시드층(SL)과 접속된다. 따라서, 제1 세라믹 기판(110a)에 형성되는 제1 패치(120a)의 시드층(SL)과 급전 패드(130)의 시드층(SL)은 급전 비아(131)의 시드층(SL)을 통해 상호 접속될 수 있다. The seed layer SL of the first patch 120a is connected to the seed layer SL of the feed via 131, and the seed layer SL of the feed pad 130 is connected to the seed layer SL of the feed via 131. ) is connected to Therefore, the seed layer SL of the first patch 120a formed on the first ceramic substrate 110a and the seed layer SL of the feed pad 130 are connected through the seed layer SL of the feed via 131. can be interconnected.

제1 패치(120a), 제2 패치(120b), 및 제3 패치(120c), 급전 패드(130), 급전 비아(131) 및 접합 패드(140)의 시드층(SL)은 동일한 물질로 형성될 수 있다. The seed layers SL of the first patch 120a, the second patch 120b, and the third patch 120c, the feed pad 130, the feed via 131, and the bonding pad 140 are formed of the same material. It can be.

상기 시드층(SL)은 Ti, Mo, 및 Cu 중에서 선택된 1종으로 구성되거나, 2종 이상의 합금으로 구성될 수 있다. 도금층(PL)은 Cu, Ni, 및 Sn 중에서 선택된 1종으로 구성되거나, 2종 이상의 합금으로 구성될 수 있다. 시드층(SL)은 스퍼터링 공정을 통해 형성되고, 도금층(PL)은 전해 도금 공정을 통해 형성될 수 있다. The seed layer SL may be composed of one selected from among Ti, Mo, and Cu, or two or more alloys. The plating layer PL may be composed of one selected from among Cu, Ni, and Sn, or two or more alloys. The seed layer SL may be formed through a sputtering process, and the plating layer PL may be formed through an electrolytic plating process.

급전 비아(131)의 시드층(SL)은 제1 패치(120a)의 시드층(SL) 및 급전 패드(130)의 시드층(SL)과 상호 연결되어, 일체로 형성될 수 있다. 또한, 급전 비아(131)의 도전성 물질(CM)은 제1 패치(120a)의 시드층(SL) 및 급전 패드(130)의 시드층(SL)을 두께 방향으로 관통하는 형태로 형성되어, 제1 패치(120a)의 시드층(SL)/도금층(PL) 및 급전 패드(130)의 시드층(SL)/도금층(PL)과 직접 접속될 수 있다. The seed layer SL of the feed via 131 may be integrally formed by being connected to the seed layer SL of the first patch 120a and the seed layer SL of the feed pad 130 . In addition, the conductive material CM of the feed via 131 is formed to pass through the seed layer SL of the first patch 120a and the seed layer SL of the feed pad 130 in the thickness direction, The seed layer SL/plating layer PL of one patch 120a and the seed layer SL/plating layer PL of the feed pad 130 may be directly connected.

본 발명의 일 실시예에 따르면, 제1 패치(120a), 제2 패치(120b), 및 제3 패치(120c), 급전 패드(130), 및 접합 패드(140)는 세라믹 기판과 밀착력이 강한 시드층(SL)을 포함하여, 외부 충격 등에 대한 제1 패치(120a), 제2 패치(120b), 및 제3 패치(120c), 급전 패드(130), 및 접합 패드(140)의 밀착 특성을 향상시킬 수 있다. According to an embodiment of the present invention, the first patch 120a, the second patch 120b, and the third patch 120c, the feeding pad 130, and the bonding pad 140 have strong adhesion to the ceramic substrate. Adhesion characteristics of the first patch 120a, the second patch 120b, and the third patch 120c, the power supply pad 130, and the bonding pad 140 against external impact, including the seed layer SL. can improve

또한, 본 발명의 일 실시예에 따르면, 급전 비아(131)가 제1 패치(120a) 및 급전 패드(130)의 시드층(SL)과 동일 공정에 의해 형성되는 시드층(SL)을 포함하여, 비아 홀 내의 도전성 물질(CM)이 부분적으로 채워지지 않는 현상이 발생되는 경우에도, 급전 비아(131)와 제1 패치(120a) 및 급전 패드(130)를 안정적으로 연결할 수 있다. 따라서, 급전 비아(131)의 통전 특성을 확보하여, 칩 안테나의 안정적인 동작을 담보할 수 있다. In addition, according to an embodiment of the present invention, the feed via 131 includes a seed layer SL formed by the same process as the seed layer SL of the first patch 120a and the feed pad 130. Even when the conductive material CM in the via hole is not partially filled, the feed via 131, the first patch 120a, and the feed pad 130 can be stably connected. Therefore, it is possible to ensure the stable operation of the chip antenna by securing the conduction characteristics of the power supply via 131 .

도 7a 및 도 7b는 본 발명의 제1 실시예 및 제2 실시예에 따른 칩 안테나의 제조 방법의 개략적인 제작 공정도를 나타낸다. 7A and 7B show schematic manufacturing process diagrams of a method of manufacturing a chip antenna according to the first and second embodiments of the present invention.

도 7a를 참조하면, 제1 세라믹 기판(110a) 및 제2 세라믹 기판(110b)을 마련하고(S10), 제1 세라믹 기판(110a)을 두께 방향으로 관통하는 비아 홀(VH)을 형성한다(S20).Referring to FIG. 7A , a first ceramic substrate 110a and a second ceramic substrate 110b are prepared (S10), and a via hole VH penetrating the first ceramic substrate 110a in a thickness direction is formed ( S20).

이어서, 제1 세라믹 기판(110a)의 일 면과 타 면, 제2 세라믹 기판(110b)의 일 면과 타 면, 및 비아 홀(VH)의 내부벽에 시드층(SL)을 형성하고(S30), 비아 홀(VH)에 형성되는 시드층(SL) 내에 도전성 물질(CM)을 형성한다(S40). 시드층(SL)은 스퍼터링 공정을 통해 형성되고, 도전성 물질(CM)은 페이스트 필(fill) 공정을 이용하여 형성될 수 있다. 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b)의 시드층(SL)은 동일 공정에 의해 형성된다. 따라서, 1 세라믹 기판(110a)의 일 면과 타 면, 제2 세라믹 기판(110b)의 일 면과 타 면, 및 비아 홀(VH)의 내부벽에 형성되는 시드층(SL)의 두께는 모두 동일할 수 있다. Subsequently, seed layers SL are formed on one side and the other side of the first ceramic substrate 110a, one side and the other side of the second ceramic substrate 110b, and the inner wall of the via hole VH (S30). , A conductive material CM is formed in the seed layer SL formed in the via hole VH (S40). The seed layer SL may be formed through a sputtering process, and the conductive material CM may be formed using a paste fill process. The seed layers SL of the first ceramic substrate 110a and the second ceramic substrate 110b are formed by the same process. Accordingly, the thickness of the seed layer SL formed on one surface and the other surface of the first ceramic substrate 110a, one surface and the other surface of the second ceramic substrate 110b, and the inner wall of the via hole VH are all the same. can do.

도전성 물질(CM)은 제1 세라믹 기판(110a)의 일 면과 타 면에 형성되는 시드층(SL) 측으로 연장되어, 제1 세라믹 기판(110a)의 일 면과 타 면 측에서, 단부가 외부로 노출될 수 있다. 비아 홀(VH)의 내부에 마련되는 시드층(SL)과 도전성 물질(CM)에 의해, 급전 비아(131)가 형성될 수 있다. The conductive material CM extends toward the seed layer SL formed on one side and the other side of the first ceramic substrate 110a, and ends are external to the one side and the other side of the first ceramic substrate 110a. can be exposed as The feed via 131 may be formed by the seed layer SL and the conductive material CM provided inside the via hole VH.

제1 세라믹 기판(110a)의 일 면 및 타 면의 시드층(SL)과 제2 세라믹 기판(110b)의 일 면 및 타 면의 시드층(SL) 상에 도금층(PL)을 형성한다(S50). 도금층(PL)은 전해 도금 공정을 통해 형성될 수 있다.A plating layer PL is formed on the seed layers SL on one side and the other side of the first ceramic substrate 110a and on the seed layer SL on one side and the other side of the second ceramic substrate 110b (S50). ). The plating layer PL may be formed through an electrolytic plating process.

제1 세라믹 기판(110a)의 일 면 및 타 면의 시드층(SL) 상에 형성되는 도금층(PL)은 제1 세라믹 기판(110a)의 일 면과 타 면 측에서, 단부가 외부로 노출되는 도전성 물질(CM)과 접속될 수 있다. The plating layer PL formed on the seed layer SL on one side and the other side of the first ceramic substrate 110a has an end exposed to the outside on one side and the other side of the first ceramic substrate 110a. It may be connected to the conductive material (CM).

도 7b를 참조하면, 제1 세라믹 기판(110a)의 일 면 및 타 면의 상부에 마련되는 도금층(PL)과 제2 세라믹 기판(110b)의 일 면 및 타 면의 상부에 마련되는 도금층(PL)에 감광성 필름(DFR)을 적층한다(S60).Referring to FIG. 7B , the plating layer PL provided on one side and the other side of the first ceramic substrate 110a and the plating layer PL provided on the one side and the other side of the second ceramic substrate 110b. ) is laminated with a photosensitive film (DFR) (S60).

제1 세라믹 기판(110a)의 일 면 및 타 면의 상부에 마련되는 감광성 필름(DFR)과 제2 세라믹 기판(110b)의 일 면 및 타 면의 상부에 마련되는 노광 및 현상하여 패턴(Pattern)을 형성한다(S70). A photosensitive film (DFR) provided on one side and the other side of the first ceramic substrate 110a and a pattern formed by exposure and development provided on one side and the other side of the second ceramic substrate 110b to form (S70).

패턴(Pattern)에 따라, 제1 세라믹 기판(110a)의 일 면 및 타 면의 상부에 마련되는 시드층(SL)/도금층(PL)과 제2 세라믹 기판(110b)의 일 면 및 타 면의 상부에 마련되는 시드층(SL)/도금층(PL)을 에칭하고, 패턴(Pattern)을 박리하여, 제1 패치(120a), 제2 패치(120b), 제3 패치(120c), 급전 패드(130), 접합 패드(140)가 형성될 수 있다(S80). According to the pattern, the seed layer SL/plating layer PL provided on one side and the other side of the first ceramic substrate 110a and one side and the other side of the second ceramic substrate 110b The seed layer SL/plating layer PL provided on the upper portion is etched and the pattern is peeled to form the first patch 120a, the second patch 120b, the third patch 120c, and the power supply pad ( 130), bonding pads 140 may be formed (S80).

이어서, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b) 사이에 스페이서(150)를 배치하여, 제1 실시예에 따른 칩 안테나가 제조될 수 있고, 제1 세라믹 기판(110a)과 제2 세라믹 기판(110b)을 접합층(155)으로 접합하여, 제2 실시예에 따른 칩 안테나가 제조될 수 있다.Subsequently, a spacer 150 is disposed between the first ceramic substrate 110a and the second ceramic substrate 110b to manufacture the chip antenna according to the first embodiment, and the first ceramic substrate 110a and the second ceramic substrate 110b 2 The chip antenna according to the second embodiment may be manufactured by bonding the ceramic substrate 110b with the bonding layer 155 .

도 8는 본 발명의 일 실시예에 따른 칩 안테나 모듈이 탑재된 휴대 단말기를 개락적으로 도시한 사시도이다. 8 is a perspective view schematically illustrating a portable terminal equipped with a chip antenna module according to an embodiment of the present invention.

도 8를 참조하면, 본 실시예의 칩 안테나 모듈(1)은 휴대 단말기의 가장자리에 인접하게 배치된다. 일 예로, 칩 안테나 모듈(1)은 길이 방향의 변 또는 폭 방향의 변에 마주하게 배치된다. 본 실시예에서는 휴대 단말기의 두 개의 길이 방향의 변 및 하나의 폭 방향의 변 모두에 칩 안테나 모듈이 배치되는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니며, 휴대 단말기의 내부 공간이 부족한 경우, 휴대 단말기의 대각 방향으로 두 개의 칩 안테나 모듈만 배치하는 등 칩 안테나 모듈의 배치 구조는 필요에 따라 다양한 형태로 변형될 수 있다. 칩 안테나 모듈(1)의 칩 안테나를 통해 방사되는 RF 신호는 휴대 단말기의 두께 방향으로 방사되고, 칩 안테나 모듈(1)의 엔드-파이어 안테나를 통해 방사되는 RF 신호는 휴대 단말기의 길이 방향의 변 또는 폭 방향의 변에 수직한 방향으로 방사된다. Referring to FIG. 8, the chip antenna module 1 of this embodiment is disposed adjacent to the edge of the portable terminal. For example, the chip antenna module 1 is disposed to face a side in the length direction or a side in the width direction. In this embodiment, a case in which chip antenna modules are disposed on both two lengthwise sides and one widthwise side of a portable terminal is taken as an example, but is not limited thereto, and when the internal space of the portable terminal is insufficient, The arrangement structure of the chip antenna module may be modified in various forms as needed, such as disposing only two chip antenna modules in the diagonal direction of the terminal. The RF signal radiated through the chip antenna of the chip antenna module 1 is radiated in the thickness direction of the portable terminal, and the RF signal radiated through the end-fire antenna of the chip antenna module 1 is radiated along the lengthwise direction of the portable terminal. Alternatively, it is emitted in a direction perpendicular to the side in the width direction.

이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.In the above, the present invention has been described by specific details such as specific components and limited embodiments and drawings, but these are provided to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , Those skilled in the art to which the present invention pertains may seek various modifications and variations from these descriptions.

따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention should not be limited to the above-described embodiments, and not only the claims described later, but also all modifications equivalent or equivalent to these claims belong to the scope of the spirit of the present invention. will do it

1: 칩 안테나 모듈
10: 기판
50: 전자 소자
100: 칩 안테나
200: 엔드-파이어 안테나1: chip antenna module
10: substrate
50: electronic element
100: chip antenna
200: end-fire antenna

Claims

제1 세라믹 기판,
상기 제1 세라믹 기판의 일 면에 형성되고, 제1 시드층 및 상기 제1 시드층 위에 형성되는 제1 도금층을 포함하는 제1 패치 안테나, 그리고
상기 제1 세라믹 기판을 두께 방향으로 관통하는 비아 홀의 내부 벽을 따라 형성되고, 제2 시드층 및 상기 비아 홀에 형성되는 상기 제2 시드층에 둘러싸인 도전성 물질을 포함하는 급전 비아를 포함하고,
상기 제1 패치 안테나의 상기 제1 시드층과 상기 급전 비아의 상기 제2 시드층은 같은 층으로 이루어지고,
상기 도전성 물질은 상기 제1 패치 안테나의 상기 도금층에 연결된 칩 안테나.
a first ceramic substrate;
A first patch antenna formed on one surface of the first ceramic substrate and including a first seed layer and a first plating layer formed on the first seed layer;
A power supply via formed along an inner wall of a via hole penetrating the first ceramic substrate in a thickness direction and including a second seed layer and a conductive material surrounded by the second seed layer formed in the via hole;
The first seed layer of the first patch antenna and the second seed layer of the feed via are made of the same layer,
The conductive material is connected to the plating layer of the first patch antenna.

제1항에서,
상기 제1 세라믹 기판의 타면에 형성되고, 상기 급전 비아에 연결된 피드 패드를 더 포함하고,
상기 피드 패드는 제3 시드층과 상기 시드층에 연결된 제2 도금층을 포함하는 칩 안테나.
In paragraph 1,
a feed pad formed on the other surface of the first ceramic substrate and connected to the feed via;
The feed pad includes a third seed layer and a second plating layer connected to the seed layer.

제2항에서,
상기 도전성 물질은 상기 피드 패드의 상기 제3 시드층과 상기 제2 도금층에 연결되는 칩 안테나.
In paragraph 2,
The conductive material is connected to the third seed layer and the second plating layer of the feed pad.

제1항에서,
상기 도전성 물질은 상기 제1 패치 안테나의 상기 제1 시드층을 관통하여 상기 제1 도금층에 연결되는 칩 안테나.
In paragraph 1,
The conductive material passes through the first seed layer of the first patch antenna and is connected to the first plating layer.

제4항에서,
상기 제1 세라믹 기판과 마주하는 제2 세라믹 기판, 그리고
상기 제2 세라믹 기판 위에 위치하는 제2 패치 안테나를 더 포함하고,
상기 제2 패치 안테나의 면적은 상기 제1 패치 안테나의 면적과 같거나 작은 칩 안테나.
In paragraph 4,
A second ceramic substrate facing the first ceramic substrate, and
Further comprising a second patch antenna positioned on the second ceramic substrate,
The area of the second patch antenna is equal to or smaller than the area of the first patch antenna.

제5항에서,
상기 제2 패치 안테나는 상기 제1 패치 안테나와 전자기적으로 커플링되는 칩 안테나.
In paragraph 5,
The second patch antenna is electromagnetically coupled to the first patch antenna.

제6항에서,
상기 제2 패치 안테나는 제4 시드층과 상기 제4 시드층 위에 위치하는 제3 도금층을 포함하는 칩 안테나.
In paragraph 6,
The second patch antenna includes a fourth seed layer and a third plating layer positioned on the fourth seed layer.

제1항에서,
상기 제1 패치 안테나의 상기 제1 시드층 및 상기 급전 비아의 상기 제2 시드층 각각은, Ti, Mo, 및 Cu 중에서 선택된 1종으로 구성되거나, 2종 이상의 합금으로 구성되는 칩 안테나.
In paragraph 1,
wherein each of the first seed layer of the first patch antenna and the second seed layer of the feed via is composed of one selected from Ti, Mo, and Cu, or composed of two or more alloys.

제1항에 있어서,
상기 제1 패치 안테나의 상기 제1 도금층은 Cu, Ni, 및 Sn 중에서 선택된 1종으로 구성되거나, 2종 이상의 합금으로 구성되는 칩 안테나.
According to claim 1,
The first plating layer of the first patch antenna is composed of one selected from among Cu, Ni, and Sn, or composed of two or more alloys.

제1항에서,
상기 도전성 물질은 상기 비아 홀에 페이스트 필(fill) 공정으로 형성된 구조를 가지는 칩 안테나.In paragraph 1,
The conductive material has a structure formed in the via hole by a paste fill process.