KR102530438B1 - 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법 - Google Patents

촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법 Download PDF

Info

Publication number
KR102530438B1
KR102530438B1 KR1020160117939A KR20160117939A KR102530438B1 KR 102530438 B1 KR102530438 B1 KR 102530438B1 KR 1020160117939 A KR1020160117939 A KR 1020160117939A KR 20160117939 A KR20160117939 A KR 20160117939A KR 102530438 B1 KR102530438 B1 KR 102530438B1
Authority
KR
South Korea
Prior art keywords
transistor
oxide semiconductor
layer
drain
source
Prior art date
Application number
KR1020160117939A
Other languages
English (en)
Other versions
KR20170034342A (ko
Inventor
다쿠로 오마루
나오토 구스모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170034342A publication Critical patent/KR20170034342A/ko
Priority to KR1020230057676A priority Critical patent/KR102687305B1/ko
Application granted granted Critical
Publication of KR102530438B1 publication Critical patent/KR102530438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 복수의 화소에서 트랜지스터를 공유하는 구성을 갖고, 글로벌 셔터 방식으로 촬상할 수 있는 촬상 장치를 제공한다.
복수의 화소에서 전하 검출부의 전위를 리셋하는 트랜지스터, 전하 검출부의 전위에 대응한 신호의 출력을 수행하는 트랜지스터, 및 화소를 선택하는 트랜지스터를 공유하는 구성을 갖고, 노드 AN(제 1 전하 유지부), 노드 FD(제 2 전하 유지부), 및 노드 FDX(전하 검출부)를 갖고, 노드 AN에서 취득한 촬상 데이터를 노드 FD로 전송하고, 상기 촬상 데이터를 노드 FD로부터 노드 FDX로 순차적으로 전송하고 판독하는 동작을 수행한다.

Description

촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법{IMAGING DEVICE, MODULE, ELECTRONIC DEVICE, AND METHOD OF OPERATING THE IMAGING DEVICE}
본 발명의 일 형태는, 촬상 장치 및 그 동작 방법에 관한 것이다.
다만, 본 발명의 일 형태는 상기 기술 분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태에 속하는 기술 분야는, 물건, 방법, 또는 제작 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로, 본 명세서에서 개시하는 본 발명의 일 형태에 속하는 기술 분야의 더 구체적인 예로서는, 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 동작 방법, 또는 이들의 제작 방법을 들 수 있다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 또한, 기억 장치, 표시 장치, 촬상 장치, 및 전자 기기는 반도체 장치를 갖는 경우가 있다.
트랜지스터에 적용 가능한 반도체 재료로서 산화물 반도체가 주목을 받고 있다. 예를 들어, 산화물 반도체로서 산화 아연 또는 In-Ga-Zn계 산화물 반도체를 사용하여 트랜지스터를 제작하는 기술이 개시되어 있다(특허문헌 1 및 특허문헌 2 참조).
또한, 산화물 반도체를 갖는 트랜지스터를 화소 회로의 일부에 사용하는 구성의 촬상 장치가 특허문헌 3에 개시되어 있다.
일본국 특개 제 2007-123861호 공보 일본국 특개 제 2007-96055호 공보 일본국 특개 제 2011-119711호 공보
다양한 기기에 대하여 CMOS 이미지 센서의 탑재가 진행되고 있고, 고정세(高精細) 화상의 촬상 등, CMOS 이미지 센서의 성능의 향상이 기대되고 있다. 고정세 화상을 얻기 위해서는, 고밀도로 집적화된 화소가 필요하기 때문에 화소 하나당 면적의 축소가 요구된다.
화소의 면적을 축소하는 경우, 디자인 룰의 축소뿐만 아니라, 트랜지스터 등의 디바이스의 개수를 삭감하는 것도 유효하다. 예를 들어, 화소 회로를 구성하는 트랜지스터의 일부를 복수의 화소에서 공유하는 방법 등이 있다.
또한, 촬상 장치는, 고속 동작을 하는 피사체의 촬상이어도 왜곡이 없는 화상을 촬상할 수 있는 글로벌 셔터 방식으로의 동작이 요구되고 있다. 그러나, 글로벌 셔터 방식으로는, 모든 화소에서 동시에 촬상 데이터를 취득하고, 순차적으로 판독하기 때문에, 전하 유지부에서 데이터를 장시간 유지할 필요가 있다. 또한, 화소마다 전하 유지부를 제공할 필요가 있기 때문에, 글로벌 셔터 방식으로의 동작을 전제로 하는 경우에는 복수의 화소에서 전하 유지부 등을 공유하는 회로 구성을 사용하는 것이 어려워진다.
따라서, 본 발명의 일 형태에서는, 복수의 화소에서 트랜지스터를 공유할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 복수의 화소에서 배선을 공유할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 복수의 화소에서 트랜지스터를 공유하는 구성을 갖고, 글로벌 셔터 방식으로 촬상할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 노광 기간에 앞 프레임의 데이터를 판독하는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 노이즈가 적은 화상을 촬상할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 고속 동작에 적합한 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 해상도가 높은 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 집적도가 높은 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 저조도하에서 촬상할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 넓은 온도 범위에서 사용할 수 있는 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 개구율이 높은 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 신뢰성이 높은 촬상 장치를 제공하는 것을 목적의 하나로 한다. 또는, 신규 촬상 장치 등을 제공하는 것을 목적의 하나로 한다. 또는, 상기 촬상 장치의 구동 방법을 제공하는 것을 목적의 하나로 한다. 또는, 신규 반도체 장치 등을 제공하는 것을 목적의 하나로 한다.
또한, 상술한 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한, 본 발명의 일 형태는 상술한 모든 과제를 해결할 필요는 없다. 또한, 상술한 것 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 상술한 것 외의 과제가 추출될 수 있다.
본 발명의 일 형태는, 복수의 화소에서 트랜지스터 등을 공유할 수 있는 촬상 장치에 관한 것이다.
본 발명의 일 형태는, 제 1 트랜지스터 내지 제 6 트랜지스터, 광전 변환 소자, 제 1 용량 소자, 및 제 2 용량 소자를 갖는 촬상 장치이며, 광전 변환 소자의 한쪽 전극은 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터 및 제 4 트랜지스터는 채널이 형성되는 영역에 산화물 반도체를 갖는 것을 특징으로 하는 촬상 장치이다.
또한, 본 발명의 다른 일 형태는, 제 1 화소 및 제 2 화소를 갖는 촬상 장치이며, 제 1 화소는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 1 광전 변환 소자, 제 1 용량 소자, 및 제 2 용량 소자를 포함하여 구성되고, 제 2 화소는, 제 7 트랜지스터, 제 8 트랜지스터, 제 9 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 2 광전 변환 소자, 제 3 용량 소자, 제 2 용량 소자를 포함하여 구성되고, 제 1 광전 변환 소자의 한쪽 전극은 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 트랜지스터의 게이트와 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 2 광전 변환 소자의 한쪽 전극은 제 7 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 제 8 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 9 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 3 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 4 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 5 트랜지스터의 게이트와 전기적으로 접속되고, 제 9 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 7 트랜지스터, 제 8 트랜지스터 및 제 9 트랜지스터는 채널이 형성되는 영역에 산화물 반도체를 갖는 것을 특징으로 하는 촬상 장치이다.
제 1 트랜지스터의 게이트와 제 7 트랜지스터의 게이트는 전기적으로 접속할 수 있다. 또한, 제 2 트랜지스터의 게이트와 제 8 트랜지스터의 게이트는 전기적으로 접속할 수 있다.
제 1 광전 변환 소자의 다른 쪽 전극과 제 2 광전 변환 소자의 다른 쪽 전극은 전기적으로 접속할 수 있다.
산화물 반도체는 In, Zn, 및 M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd 또는 Hf)을 갖는 것이 바람직하다. 또한, 제 5 트랜지스터 및 제 6 트랜지스터도 채널이 형성되는 영역에 산화물 반도체를 가져도 좋다.
광전 변환 소자의 광전 변환층에는 셀레늄 또는 셀레늄을 포함하는 화합물을 사용할 수 있다. 예를 들어, 셀레늄으로서는 비정질 셀레늄 또는 결정 셀레늄을 사용할 수 있다.
또한, 본 발명의 다른 일 형태는, 제 1 화소가 갖는 제 1 전하 축적부에 대한 제 1 광전 변환 소자에 의한 전하의 축적, 및 제 2 화소가 갖는 제 1 전하 축적부에 대한 제 2 광전 변환 소자에 의한 전하의 축적을 같은 타이밍으로 수행하는 제 1 단계와, 제 1 화소가 갖는 제 1 전하 축적부의 전하의 제 1 화소가 갖는 제 2 전하 축적부로의 전송, 및 제 2 화소가 갖는 제 1 전하 축적부의 전하의 제 2 화소가 갖는 제 2 전하 축적부로의 전송을 같은 타이밍으로 수행하는 제 2 단계와, 제 1 화소가 갖는 제 2 전하 축적부의 전하를 전하 검출부로 전송하고, 전하 검출부의 전위에 대응한 신호를 판독하는 제 3 단계와, 전하 검출부의 전위를 리셋하는 제 4 단계와, 제 2 화소가 갖는 제 2 전하 축적부의 전하를 전하 검출부로 전송하고, 전하 검출부의 전위에 대응한 신호를 판독하는 제 5 단계와, 전하 검출부의 전위를 리셋하는 제 6 단계를 상기 순서대로 수행하는 것을 특징으로 하는 촬상 장치의 동작 방법이다.
상기 동작 방법에 있어서, 제 1 단계 및 제 2 단계를 제 n 프레임(n은 1 이상의 자연수)에서 수행하고, 제 3 단계 내지 제 6 단계를 제 n+1 프레임에서 수행하여도 좋다
본 발명의 일 형태를 사용함으로써, 복수의 화소에서 트랜지스터를 공유할 수 있는 촬상 장치를 제공할 수 있다. 또는, 복수의 화소에서 배선을 공유할 수 있는 촬상 장치를 제공할 수 있다. 또는, 복수의 화소에서 트랜지스터를 공유하는 구성을 갖고, 글로벌 셔터 방식으로 촬상할 수 있는 촬상 장치를 제공할 수 있다. 또는, 노광 기간에 앞 프레임의 데이터를 판독하는 촬상 장치를 제공할 수 있다. 또는, 노이즈가 적은 화상을 촬상할 수 있는 촬상 장치를 제공할 수 있다. 또한, 고속 동작에 적합한 촬상 장치를 제공할 수 있다. 또는, 해상도가 높은 촬상 장치를 제공할 수 있다. 또는, 집적도가 높은 촬상 장치를 제공할 수 있다. 또는, 저조도하에서 촬상할 수 있는 촬상 장치를 제공할 수 있다. 또는, 넓은 온도 범위에서 사용할 수 있는 촬상 장치를 제공할 수 있다. 또는, 개구율이 높은 촬상 장치를 제공할 수 있다. 또는, 신뢰성이 높은 촬상 장치를 제공할 수 있다. 또는, 신규 촬상 장치 등을 제공할 수 있다. 또는, 상기 촬상 장치의 구동 방법을 제공할 수 있다. 또는, 신규 반도체 장치 등을 제공할 수 있다.
또한, 본 발명의 일 형태는 이들 효과에 한정되는 것은 아니다. 예를 들어, 본 발명의 일 형태는, 경우 또는 상황에 따라, 이들 효과 이외의 효과를 갖는 경우도 있다. 또는, 예를 들어 본 발명의 일 형태는, 경우 또는 상황에 따라, 이들 효과를 갖지 않는 경우도 있다.
도 1은 화소를 설명하기 위한 회로도.
도 2는 화소를 설명하기 위한 회로도.
도 3은 촬상 장치를 설명하기 위한 상면도 및 CDS 회로의 회로도 및 A/D 변환 회로의 블록도.
도 4는 화소 블록을 설명하기 위한 회로도.
도 5는 화소 블록을 설명하기 위한 회로도.
도 6은 화소 블록을 설명하기 위한 회로도.
도 7은 화소 블록을 설명하기 위한 회로도.
도 8은 촬상 장치의 동작을 설명하기 위한 흐름도.
도 9는 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
도 10은 촬상 장치의 동작을 설명하기 위한 도면.
도 11은 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
도 12는 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
도 13은 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
도 14는 화소를 설명하기 위한 회로도.
도 15는 화소를 설명하기 위한 회로도.
도 16은 화소 블록을 설명하기 위한 회로도.
도 17은 촬상 장치의 동작을 설명하기 위한 타이밍 차트.
도 18은 화소를 설명하기 위한 회로도.
도 19는 촬상 장치의 구성을 설명하기 위한 상면도 및 사시도.
도 20은 촬상 장치의 구성을 설명하기 위한 단면도.
도 21은 광전 변환 소자의 구성을 설명하기 위한 단면도.
도 22는 광전 변환 소자의 접속 형태를 설명하기 위한 단면도.
도 23은 광전 변환 소자의 접속 형태를 설명하기 위한 단면도.
도 24는 촬상 장치를 설명하기 위한 단면도.
도 25는 광전 변환 소자의 접속 형태를 설명하기 위한 단면도.
도 26은 촬상 장치를 설명하기 위한 단면도.
도 27은 촬상 장치를 설명하기 위한 단면도.
도 28은 촬상 장치를 설명하기 위한 단면도 및 회로도.
도 29는 촬상 장치를 설명하기 위한 단면도.
도 30은 촬상 장치를 설명하기 위한 단면도.
도 31은 촬상 장치를 설명하기 위한 단면도.
도 32는 촬상 장치의 구성을 설명하기 위한 단면도.
도 33은 촬상 장치의 구성을 설명하기 위한 단면도.
도 34는 촬상 장치의 구성을 설명하기 위한 단면도
도 35는 만곡한 촬상 장치를 설명하기 위한 도면.
도 36은 트랜지스터를 설명하기 위한 상면도 및 단면도.
도 37은 트랜지스터를 설명하기 위한 상면도 및 단면도
도 38은 트랜지스터의 채널 폭 방향의 단면을 설명하기 위한 도면.
도 39는 트랜지스터의 채널 길이 방향의 단면을 설명하기 위한 도면.
도 40은 반도체층을 설명하기 위한 상면도 및 단면도.
도 41은 트랜지스터를 설명하기 위한 상면도 및 단면도.
도 42는 트랜지스터를 설명하기 위한 상면도 및 단면도.
도 43은 트랜지스터의 채널 폭 방향의 단면을 설명하기 위한 도면.
도 44는 트랜지스터의 채널 길이 방향의 단면을 설명하기 위한 도면.
도 45는 트랜지스터를 설명하기 위한 상면도 및 단면도.
도 46은 트랜지스터를 설명하기 위한 상면도.
도 47은 산화물 반도체의 원자수비의 범위를 설명하기 위한 도면.
도 48은 InMZnO4의 결정을 설명하기 위한 도면.
도 49는 밴드도를 설명하기 위한 도면.
도 50은 CAAC-OS 및 단결정 산화물 반도체의 XRD에 의한 구조 해석을 설명하기 위한 도면, 및 CAAC-OS의 제한 시야 전자 회절 패턴을 나타낸 도면.
도 51은 CAAC-OS의 단면 TEM 이미지 및 평면 TEM 이미지, 및 그 화상 해석 이미지.
도 52는 nc-OS의 전자 회절 패턴을 나타낸 도면, 및 nc-OS의 단면 TEM 이미지.
도 53은 a-like OS의 단면 TEM 이미지.
도 54는 In-Ga-Zn 산화물의 전자 조사에 의한 결정부의 변화를 나타낸 도면.
도 55는 촬상 장치를 수납한 패키지의 사시도 및 단면도.
도 56은 촬상 장치를 수납한 패키지의 사시도 및 단면도.
도 57은 전자 기기를 설명하기 위한 도면.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 기재의 실시형태의 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 기재의 발명의 구성에 있어서, 동일 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 다른 도면 사이에서 공통적으로 이용하며, 그 반복되는 설명은 생략하는 경우가 있다. 또한, 도면을 구성하는 같은 요소의 해칭을 다른 도면 사이에서 적절히 생략 또는 변경하는 경우도 있다.
또한 '제 1', '제 2'로서 붙여지는 서수사(序數詞)는 편의상 사용하는 것이며, 공정 순서 또는 적층 순서를 가리키는 것이 아니다. 따라서, 예를 들어, '제 1'을 '제 2' 또는 '제 3' 등으로 적절히 바꿔서 설명할 수 있다. 또한, 본 명세서 등에 기재의 서수사와, 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사는 일치하지 않는 경우가 있다.
예를 들어, 본 명세서 등에 있어서, X와 Y가 접속된다고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가, 본 명세서 등에 기재되는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도, 도면 또는 문장에 기재되는 것으로 한다.
여기서, X, Y는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 직접 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가 X와 Y 사이에 접속되지 않은 경우이며, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)를 개재(介在)하지 않고, X와 Y가 접속되는 경우이다.
X와 Y가 전기적으로 접속되는 경우의 일례로서는, X와 Y의 전기적인 접속을 가능하게 하는 소자(예를 들어, 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 부하 등)가, X와 Y 사이에 하나 이상 접속되는 것이 가능하다. 또한, 스위치는, 온/오프가 제어되는 기능을 갖는다. 즉, 스위치는, 도통 상태(온 상태), 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 갖는다. 또는, 스위치는 전류를 흘리는 경로를 선택하여 전환하는 기능을 갖는다. 또한, X와 Y가 전기적으로 접속되는 경우에는 X와 Y가 직접 접속되는 경우를 포함하는 것으로 한다.
X와 Y가 기능적으로 접속되는 경우의 일례로서는, X와 Y의 기능적인 접속을 가능하게 하는 회로(예를 들어, 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(D/A 변환 회로, A/D 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 오퍼레이셔널 앰프(operational amplifier), 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가, X와 Y 사이에 하나 이상 접속되는 것이 가능하다. 또한, 일례로서 X와 Y 사이에 다른 회로를 끼워도, X로부터 출력된 신호가 Y로 전달되는 경우에는 X와 Y가 기능적으로 접속되는 것으로 한다. 또한, X와 Y가 기능적으로 접속되는 경우에는, X와 Y가 직접 접속되는 경우와 X와 Y가 전기적으로 접속되는 경우가 그 범주에 포함된다.
또한, 'X와 Y가 전기적으로 접속된다'라고 명시적으로 기재되어 있을 때는, X와 Y가 전기적으로 접속되는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하여 접속되는 경우)와, X와 Y가 기능적으로 접속되는 경우(즉, X와 Y가 다른 회로를 개재하여 기능적으로 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하지 않고 접속되는 경우)가, 본 명세서 등에 개시되는 것으로 한다. 즉, '전기적으로 접속된다'라고 명시적으로 기재되어 있을 때는, 단순히 '접속된다'라고만 명시적으로 기재되는 경우와 같은 내용이 본 명세서 등에 개시되는 것으로 한다.
또한, 예를 들어 트랜지스터의 소스(또는 제 1 단자 등)가 Z1을 통하여(또는 통하지 않고) X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2를 통하여(또는 통하지 않고) Y와 전기적으로 접속되는 경우나, 트랜지스터의 소스(또는 제 1 단자 등)가 Z1의 일부와 직접 접속되고, Z1의 다른 일부가 X와 직접 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)이 Z2의 일부와 직접 접속되고, Z2의 다른 일부가 Y와 직접 접속되는 경우에는, 이하와 같이 표현할 수 있다.
예를 들어, 'X와 Y와 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속된다'라고 표현할 수 있다. 또는 '트랜지스터의 소스(또는 제 1 단자 등)는 X와 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), 및 Y는 이 순서대로 서로 전기적으로 접속된다'라고 표현할 수 있다. 또는, 'X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y와 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서대로 제공된다'라고 표현할 수 있다. 이들의 예와 같은 표현 방법을 사용하여, 회로 구성에서의 접속의 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다.
또는, 다른 표현 방법으로서, 예를 들어, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로를 통하여 X와 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 갖지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한 트랜지스터의 소스(또는 제 1 단자 등)와 트랜지스터의 드레인(또는 제 2 단자 등) 사이의 경로이고, 상기 제 1 접속 경로는 Z1을 통한 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로를 통하여 Y와 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 갖지 않고, 상기 제 3 접속 경로는 Z2를 통한 경로이다'라고 표현할 수 있다. 또는, '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 접속 경로에 의하여 Z1을 통하여 X와 전기적으로 접속되고, 상기 제 1 접속 경로는 제 2 접속 경로를 갖지 않고, 상기 제 2 접속 경로는 트랜지스터를 통한 접속 경로를 갖고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 접속 경로에 의하여 Z2를 통하여 Y와 전기적으로 접속되고, 상기 제 3 접속 경로는 상기 제 2 접속 경로를 갖지 않는다'라고 표현할 수 있다. 또는 '트랜지스터의 소스(또는 제 1 단자 등)는 적어도 제 1 전기적 경로에 의하여 Z1을 통하여 X와 전기적으로 접속되고, 상기 제 1 전기적 경로는 제 2 전기적 경로를 갖지 않고, 상기 제 2 전기적 경로는 트랜지스터의 소스(또는 제 1 단자 등)로부터 트랜지스터의 드레인(또는 제 2 단자 등)으로의 전기적 경로이고, 트랜지스터의 드레인(또는 제 2 단자 등)은 적어도 제 3 전기적 경로에 의하여 Z2를 통하여 Y와 전기적으로 접속되고, 상기 제 3 전기적 경로는 제 4 전기적 경로를 갖지 않고, 상기 제 4 전기적 경로는 트랜지스터의 드레인(또는 제 2 단자 등)으로부터 트랜지스터의 소스(또는 제 1 단자 등)로의 전기적 경로이다'라고 표현할 수 있다. 이들의 예와 같은 표현 방법을 사용하여, 회로 구성에서의 접속 경로에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여, 기술적 범위를 결정할 수 있다.
또한, 이들 표현 방법은 일례이며, 이들 표현 방법에 한정되지 않는다. 여기서, X, Y, Z1, 및 Z2는 대상물(예를 들어, 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한, 회로도상에서는 독립되어 있는 구성 요소가 서로 전기적으로 접속되어 있는 것처럼 도시되어 있는 경우라도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하고 있는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는 하나의 도전막이 배선 및 전극의 양쪽 구성 요소의 기능을 겸한다. 따라서, 본 명세서에 있어서의 전기적으로 접속이란, 이러한 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함시킨다.
또한, '막'이라는 용어와 '층'이라는 용어는 경우 또는 상황에 따라 서로 바뀔 수 있다. 예를 들어, '도전층'이라는 용어를 '도전막'이라는 용어로 바꿀 수 있는 경우가 있다. 또는, 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 바꿀 수 있는 경우가 있다.
또한, 일반적으로 전위(전압)는 상대적인 것이며, 기준의 전위에 대한 상대적인 크기에 따라 크기가 결정된다. 따라서, '접지', 'GND', '그라운드' 등이라고 기재되는 경우에도, 반드시 전위가 0V로 한정되지 않는 것으로 한다. 예를 들어, 회로에서 가장 낮은 전위를 기준으로 하여, '접지'나 'GND'를 정의하는 경우도 있다. 또는, 회로에서 중간 정도의 전위를 기준으로 하여, '접지'나 'GND'를 정의하는 경우도 있다. 그 경우에는, 그 전위를 기준으로 하여, 양의 전위와 음의 전위가 규정된다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태인 촬상 장치에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는, 복수의 화소에 있어서 전하 검출부의 전위를 리셋하는 트랜지스터, 전하 검출부의 전위에 대응한 신호의 출력을 수행하는 트랜지스터, 및 화소를 선택하는 트랜지스터를 공유하고, 또한 글로벌 셔터 방식으로 촬상할 수 있는 촬상 장치의 회로 구성 및 동작 방법이다. 또한, 제 n 프레임(n은 1 이상의 자연수)에서 촬상 데이터를 취득하고, 제 n+1 프레임에서 상기 촬상 데이터를 판독할 수 있다.
따라서, 1 화소당 트랜지스터수를 적게 할 수 있고, 화소 면적을 작게 할 수 있다. 즉, 화소를 고집적화할 수 있다. 또한, 제 n+1 프레임에서 촬상 데이터를 판독하기 때문에, 제 n 프레임에서의 촬상 시간을 길게 할 수 있다. 그래서, 저조도하에서도 노이즈가 적고, 계조를 유지하고 다이내믹 레인지가 넓은 화상을 취득할 수 있다.
상기 촬상 장치의 화소에 사용하는 트랜지스터의 일부 또는 전체에는, 채널 형성 영역에 산화물 반도체를 갖는 트랜지스터를 사용할 수 있다. 상기 트랜지스터는 오프 전류가 작고, 화소 내에 데이터를 유지하는 메모리를 용이하게 구성할 수 있다.
도 1은 본 발명의 일 형태의 촬상 장치가 갖는 화소(20)의 회로도이다. 또한, 도 1 등에서는 트랜지스터가 n-ch형인 경우의 예를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않고, 일부의 트랜지스터를 p-ch형 트랜지스터로 치환하여도 좋다.
화소(20)에 있어서, 광전 변환 소자(PD)의 한쪽의 전극은, 트랜지스터(41)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(41)의 소스 및 드레인 중 한쪽은 트랜지스터(42)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(41)의 소스 및 드레인 중 다른 쪽은, 트랜지스터(43)의 소스 및 드레인 중 한쪽 전극과 전기적으로 접속된다. 트랜지스터(41)의 소스 및 드레인 중 다른 쪽은 용량 소자(C1)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(43)의 소스 및 드레인 중 다른 쪽은 트랜지스터(44)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(43)의 소스 및 드레인 중 다른 쪽은 트랜지스터(45)의 게이트와 전기적으로 접속된다. 트랜지스터(43)의 소스 및 드레인 중 다른 쪽은 용량 소자(C2)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(45)의 소스 및 드레인 중 한쪽은 트랜지스터(46)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
여기서, 광전 변환 소자(PD)의 한쪽 전극, 트랜지스터(41)의 소스 및 드레인 중 한쪽 및 트랜지스터(42)의 소스 및 드레인 중 한쪽이 접속되는 노드 AN을 제 1 전하 축적부로 한다. 또한, 트랜지스터(41)의 소스 및 드레인 중 다른 쪽, 트랜지스터(43)의 소스 및 드레인 중 한쪽 및 용량 소자(C1)의 한쪽 전극이 접속되는 노드 FD를 제 2 전하 축적부로 한다. 또한, 트랜지스터(43)의 소스 및 드레인 중 다른 쪽, 트랜지스터(44)의 소스 및 드레인 중 한쪽, 트랜지스터(45)의 게이트 및 용량 소자(C2) 중 한쪽 전극이 접속되는 노드 FDX를 전하 검출부로 한다.
도 1에 있어서, 광전 변환 소자(PD)의 다른 쪽 전극은 배선(71)(VPD)에 전기적으로 접속된다. 트랜지스터(42)의 소스 및 드레인 및 트랜지스터(44)의 소스 및 드레인 중 다른 쪽은 배선(72)(VRS)에 전기적으로 접속된다. 용량 소자(C1)의 다른 쪽 전극 및 용량 소자(C2)의 다른 쪽 전극은 배선(73)(VSS)에 전기적으로 접속된다. 트랜지스터(45)의 소스 및 드레인 중 다른 쪽은 배선(74)(VPI)에 전기적으로 접속된다. 트랜지스터(46)의 소스 및 드레인 중 다른 쪽은 배선(91)(OUT1)에 전기적으로 접속된다.
또한, 도 1에서는 복수의 트랜지스터 또는 복수의 용량 소자가 전기적으로 접속되는 배선을 공유하는 예가 도시되었지만, 각각이 서로 상이한 배선과 전기적으로 접속되어도 좋다.
예를 들어, 도 2의 (A)에 도시된 바와 같이, 트랜지스터(42)의 소스 및 드레인 중 다른 쪽이 배선(77)(VRS2)과 전기적으로 접속되고, 용량 소자(C2)의 다른 쪽 전극이 배선(78)(VSS2)과 전기적으로 접속되는 구성으로 하여도 좋다. 또한, 도 2의 (B)에 도시된 바와 같이, 트랜지스터(44)의 소스 및 드레인 중 다른 쪽은 배선(74)(VPI)과 전기적으로 접속하는 구성으로 하여도 좋다. 또한, 도 2의 (C)에 도시된 바와 같이, 용량 소자(C1) 및 용량 소자(C2) 중 다른 쪽 전극이 배선(73)(VPD)과 전기적으로 접속하는 구성으로 하여도 좋다. 또한, 도 2의 (D)에 도시된 바와 같이, 트랜지스터(42) 및 트랜지스터(44)의 소스 및 드레인 중 다른 쪽은 배선(74)(VPI)과 전기적으로 접속하는 구성으로 하여도 좋다. 또한, 도 2의 (E)에 도시된 바와 같이, 트랜지스터(42)의 소스 및 드레인 중 다른 쪽은 인접하는 화소의 배선(74)(VPI)과 전기적으로 접속되어도 좋다. 또한, 도 2의 (F)에 도시된 바와 같이, 트랜지스터(42) 및 트랜지스터(44)의 소스 및 드레인 중 다른 쪽은 인접하는 화소의 배선(74)(VPI)과 전기적으로 접속되어도 좋다.
배선(71)(VPD), 배선(72)(VRS), 배선(73)(VSS), 배선(74)(VPI), 배선(77)(VRS2), 및 배선(78)(VSS2)은 전원선으로서의 기능을 가질 수 있다. 예를 들어, 배선(71)(VPD), 배선(73)(VSS) 및 배선(78)(VSS2)을 저전위 전원선으로서 기능시킬 수 있다. 배선(72)(VRS), 배선(74)(VPI), 및 배선(77)(VRS2)을 고전위 전원선으로서 기능시킬 수 있다.
트랜지스터(41)의 게이트는 배선(61)(GTX)과 전기적으로 접속된다. 트랜지스터(42)의 게이트는 배선(62)(RS1)과 전기적으로 접속된다. 트랜지스터(43)의 게이트는 배선(63)(TX)과 전기적으로 접속된다. 트랜지스터(44)의 게이트는 배선(64)(RS2)과 전기적으로 접속된다. 트랜지스터(46)의 게이트는 배선(65)(SE)과 전기적으로 접속된다.
배선(61)(GTX), 배선(62)(RS1), 배선(63)(TX), 배선(64)(RS2) 및 배선(65)(SE)은 각각이 접속되는 트랜지스터의 도통을 제어하는 신호선으로서 기능시킬 수 있다. 또한, 배선(63)(TX)은 행마다 제어할 수 있다.
트랜지스터(41)는, 노드 AN의 전위를 노드 FD로 전송하기 위한 트랜지스터로서 기능시킬 수 있다. 트랜지스터(42)는, 노드 AN의 전위를 리셋하기 위한 트랜지스터로서 기능시킬 수 있다. 트랜지스터(43)는, 노드 FD의 전위를 노드 FDX로 전송하기 위한 트랜지스터로서 기능시킬 수 있다. 트랜지스터(44)는, 노드 FDX의 전위를 리셋하기 위한 트랜지스터로서 기능시킬 수 있다. 트랜지스터(45)는, 노드 FDX의 전위에 대응한 신호의 출력을 수행하기 위한 트랜지스터로서 기능시킬 수 있다. 트랜지스터(46)는, 화소(20)를 선택하기 위한 트랜지스터로서 기능시킬 수 있다.
또한, 상술한 화소(20)의 구성은 일례이며, 일부의 회로, 일부의 트랜지스터, 일부의 용량 소자, 또는 일부의 배선 등이 포함되지 않는 경우도 있다. 또는, 상술한 구성에 포함되지 않는 회로, 트랜지스터, 용량 소자, 배선 등이 포함되는 경우도 있다. 또한, 일부의 배선의 접속 형태가 상술한 구성과 다른 경우도 있다.
도 3의 (A)는 본 발명의 일 형태에 따른 촬상 장치를 설명하기 위한 도면이다. 상기 촬상 장치는 매트릭스상으로 배열된 화소 블록(21)을 갖는 화소 어레이(26), 화소 블록(21)을 구동하는 기능을 갖는 회로(22)(로 드라이버(row driver)), 화소 블록(21)의 출력 신호에 대하여 CDS(Correlated Double Sampling) 동작을 수행하기 위한 회로(23)(CDS 회로), 회로(23)로부터 출력된 아날로그 데이터를 디지털 데이터로 변환하는 기능을 갖는 회로(24)(A/D 변환 회로 등), 및 회로(24)에서 변환된 데이터를 선택하여 판독하는 기능을 갖는 회로(25)(칼럼 드라이버(column driver))를 갖는다. 또한, 회로(23)를 제공하지 않는 구성으로 할 수도 있다.
화소 블록(21)은, 예를 들어 도 3의 (B)에 도시된 바와 같이, 복수의 화소(20)(화소(20a), 화소(20b), 화소(20c), 화소(20d))를 갖는 구성으로 할 수 있다. 자세한 사항은 나중에 기재하지만, 화소 블록(21)은 상기 복수의 화소(20)에서 일부의 트랜지스터를 공유한 구성을 갖는다.
도 3의 (C)는 화소 블록(21)의 하나의 열에 접속되는 회로(23)의 회로도 및 회로(24)의 블록도이다. 회로(23)는 트랜지스터(51), 트랜지스터(52), 용량 소자(C3) 및 용량 소자(C4)를 갖는 구성으로 할 수 있다. 또한, 회로(24)는 콤퍼레이터 회로(27) 및 카운터 회로(29)를 갖는 구성으로 할 수 있다.
트랜지스터(53)는 전류원 회로로서의 기능을 갖는다. 트랜지스터(53)의 소스 및 드레인 중 한쪽에 배선(91)(OUT1)이 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽에는 전원선이 접속된다. 상기 전원선은 예를 들어 저전위 전원선으로 할 수 있다. 또한, 트랜지스터(53)의 게이트에는 바이어스 전압이 항상 인가되는 상태로 한다.
회로(23)에 있어서, 트랜지스터(51)의 소스 및 드레인 중 한쪽은 트랜지스터(52)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(51)의 소스 및 드레인 중 한쪽은 용량 소자(C3)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(52)의 소스 및 드레인 중 다른 쪽은 용량 소자(C4)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(52)의 소스 및 드레인 중 다른 쪽은, 배선(92)(OUT2)과 전기적으로 접속된다. 트랜지스터(51)의 소스 및 드레인 중 다른 쪽은, 예를 들어 기준 전위가 공급되는 고전위 전원선(CDSVDD)과 전기적으로 접속된다. 용량 소자(C4)의 다른 쪽 전극은 예를 들어 저전위 전원선(CDSVSS)과 전기적으로 접속된다.
도 1에 도시된 화소(20)와 접속된 경우의 회로(23)의 동작의 일례를 설명한다. 우선, 트랜지스터(51) 및 트랜지스터(52)를 도통시킨다. 다음에, 화소(20)로부터 배선(91)(OUT1)에 촬상 데이터의 전위를 출력하고, 배선(92)(OUT2)에 기준 전위(CDSVDD)를 유지한다. 그 후, 트랜지스터(51)를 비도통으로 하고 화소(20)로부터 배선(91)(OUT1)에 리셋 전위(여기서는 촬상 데이터의 전위보다 높은 전위, 예를 들어VDD 전위로 함)를 출력한다. 이때, 배선(92)(OUT2)은, 촬상 데이터의 전위와 리셋 전위의 차이의 절대값을 기준 전위(CDSVDD)에 가산한 전위가 된다. 따라서, 기준 전위(CDSVDD)에 실질적인 촬상 데이터의 전위를 가산한, 노이즈가 적은 전위 신호를 회로(24)에 공급할 수 있다.
또한, 리셋 전위가 촬상 데이터의 전위보다 낮은 전위(예를 들어GND 전위 등)인 경우, 배선(92)(OUT2)은 촬상 데이터의 전위와 리셋 전위의 차이의 절대값을 기준 전위(CDSVDD)로부터 감산한 전위가 된다.
회로(24)에서는, 회로(23)로부터 콤퍼레이터 회로(27)에 입력되는 신호 전위와, 소인되는 기준 전위(RAMP)가 비교된다. 그리고, 콤퍼레이터 회로(27)의 출력에 따라 카운터 회로(29)가 동작하고, 배선(93)(OUT3)에 디지털 신호가 출력된다.
도 4에 도시된 화소 블록(21a)은 화소 블록(21)의 구체적인 구성의 일례이다. 화소 블록(21a)은 배선(91)(OUT1)이 연장되는 방향(이하, 수직 방향)으로 배치된 4화소(화소(20a), 화소(20b), 화소(20c), 화소(20d))에서 트랜지스터(44), 트랜지스터(45) 및 트랜지스터(46)를 공유한다. 또한, 도 4에서는 화소 블록(21a)이 4화소를 갖는 구성을 예시하였지만, 2화소, 3화소, 또는 5화소 이상을 갖는 구성이어도 좋다.
화소 블록(21a)에 있어서, 배선(72)(VRS), 배선(74)(VPI), 배선(62)(RS1), 배선(63)(RS2) 및 배선(65)(GTX)은 4화소에서 공유할 수 있다. 또한, 이들 배선은 수직 방향으로 제공되는 다른 화소 블록(21a)과 공유할 수 있다.
또한, 화소 블록(21a)에 있어서, 배선(71)(VPD)을 기준으로 하여 선대칭이 되도록 회로를 배치함으로써, 배선의 라우팅(wiring routing)을 최소한으로 억제할 수 있고, 수직 방향 2 화소에서 배선(71)(VPD)을 공유하기 쉬운 구성으로 할 수 있다. 또한, 배선(71)(VPD)은 배선(64)(SE)이 연장되는 방향(이하, 수평 방향)으로 제공되는 다른 화소 블록(21a)과 공유할 수 있다.
또한, 배선(61a)(TX1), 배선(61b)(TX2), 배선(61c)(TX3) 및 배선(61d)(TX4)은 수평 방향으로 제공되는 다른 화소 블록(21a)과 공유할 수 있다.
도 5는, 화소 블록(21a)[m,n] 및 수평 방향으로 인접하는 화소 블록(21a)[m,n+1]의 구성을 도시한 것이다. 또한, m, n은 임의의 자연수이며, 각각 행, 열을 의미한다. 화소(20)의 동작 조건에 있어서, 배선(72)(VRS) 및 배선(74)(VPI)가 동등한 전위인 경우, 도 5에 도시된 바와 같이, 한쪽 배선을 생략하고, 다른 쪽 배선을 화소 블록(21a)[m,n] 및 화소 블록(21a)[m,n+1]에서 공유할 수 있다.
또한, 화소 블록(21)은 도 6에 도시된 화소 블록(21b)의 구성이어도 좋다. 화소 블록(21b)은, 수평 수직 방향의 총 4화소(화소(20a), 화소(20b), 화소(20c), 화소(20d))에서 트랜지스터(44), 트랜지스터(45) 및 트랜지스터(46)를 공유하는 구성이다. 화소 블록(21b)에 있어서도, 각종 배선은 수직 방향 또는 수평 방향으로 제공되는 다른 화소 블록(21b)과 공유할 수 있다.
도 7은, 화소 블록(21b)[m,n] 및 수평 방향으로 인접하는 화소 블록(21b)[m,n+1]의 구성을 도시한 것이다. 도 6에 도시된 화소 블록에서는, 배선(72)(VRS)이 수평 방향의 양쪽 단부에 위치하기 때문에, 도 7에 도시된 바와 같이, 한쪽의 배선(72)(VRS)을 생략하고, 다른 쪽의 배선(72)(VRS)을 화소 블록(21b)[m,n] 및 화소 블록(21b)[m,n+1]에서 공유할 수 있다.
다음에, 도 8에 도시된 흐름도 및 도 9에 도시된 타이밍 차트를 사용하여, 도 4에 도시된 화소 블록(21a)의 동작에 대하여 설명한다. 본 발명의 일 형태에 따른 촬상 장치는 글로벌 셔터 방식으로 동작하고, 현재의 프레임에서 촬상 데이터를 취득하면서 앞 프레임의 촬상 데이터를 판독할 수 있다.
여기서, 도 10의 (A) 내지 (C)를 사용하여 촬상 장치의 동작 방식을 설명한다. 도 10의 (A) 내지 (C)에서 "E"는 노광 동작을 수행할 수 있는 기간, "R"은 판독 동작을 수행할 수 있는 기간을 뜻한다. 또한, n은 n번째(n은 2 이상의 자연수) 프레임인 제 n 프레임을 뜻한다. 또한, n-1은 제 n 프레임의 하나 앞의 프레임, n+1은 제 n 프레임의 하나 뒤의 프레임을 뜻한다. 또한, 여기서는 화소가 매트릭스상으로 제공된 경우를 상정하여 화소 블록은 고려하지 않는다. Line[1]은 첫 번째 행의 화소, Line[M]은 M번째 행(마지막 행)의 화소를 뜻한다.
도 10의 (A)는 롤링 셔터 방식의 동작 방법을 모식화한 것이다. 롤링 셔터 방식은, 행마다 노광과 데이터의 판독을 순차적으로 수행하는 동작 방법이다. 모든 화소에 있어서 촬상의 동시성이 없기 때문에, 동체의 촬상에서는 화상에 왜곡이 생긴다.
도 10의 (B)는 글로벌 셔터 방식의 통상적인 동작 방법을 모식화한 것이다. 글로벌 셔터 방식은, 모든 화소에서 동시에 노광을 수행하고, 그 후 행마다 데이터를 판독하는 동작 방법이다. 따라서, 동체의 촬상에서도 왜곡이 없는 화상을 얻을 수 있다. 다만, 화소수가 증대하면 판독 시간도 증대되기 때문에, 노광 시간이 제한된다.
도 10의 (C)는 본 발명의 일 형태에 따른 촬상 장치에 적용하는 동작 방법을 모식화한 것이다. 상기 동작 방법은 글로벌 셔터 방식이고, 제 n 프레임에서 모든 화소의 동시 노광을 수행하고, 제 n+1 프레임에 있어서 제 n 프레임에서 취득한 데이터의 판독을 수행한다. 1 프레임 기간 내에 동일 프레임의 노광과 판독을 수행하지 않기 때문에, 종래의 글로벌 셔터 방식과 같이 판독 시간의 증대에 의하여, 노광 시간이 제한되지 않는다. 따라서, 노광 시간을 길게 할 수 있다.
도 8 및 도 9에서는, 임의의 제 n 프레임을 기준으로 하고 설명한다. 또한, 배선(71)(VPD)은 저전위("L")로 하고, 배선(72)(VRS) 및 배선(74)(VPI)은 고전위("H")로 한다.
또한, 도 9에 있어서, RS1은 배선(62)(RS1)의 전위, RS2는 배선(63)(RS2)의 전위, GTX는 배선(65)(GTX)의 전위, TX1은 배선61a(TX1)의 전위, TX4는 배선(61d)(TX4)의 전위, AN1은 화소(20a)에서의 노드 AN1의 전위, AN4는 화소(20d)에서의 노드 AN4의 전위, FD1은 화소(20a)에서의 노드 FD1의 전위, FD4는 화소(20d)에서의 노드 FD4의 전위, FDX는 노드 FDX의 전위, SE[1]는 첫 번째 행의 화소 블록(21a)에 접속되는 배선(64)(SE)의 전위, SE[M]는 마지막 행의 화소 블록(21a)에 접속되는 배선(64)(SE)의 전위이다.
우선, 촬상 데이터의 취득에 대하여 설명한다.
시각 T1에서, RS1을 "H"로 하면, AN[1:4]은 리셋되어 "H"(배선(72)(VRS)의 전위)가 된다(S1).
시각 T2에서, RS1을 "L"로 하면, 조도에 따라 AN[1:4]이 저하되기 시작한다(S2).
시각 T8에서, GTX를 "H"로 하면, 노드 AN1내지 노드 AN4의 전위가 노드 FD1 내지 노드 FD4로 각각 전송된다(S10).
시각T9에서, GTX를 "L"로 하면, FD[1:4]는 유지된다. 여기까지가 촬상 데이터의 취득 동작이다. 또한, 이때 FD[1:4]에서 유지된 촬상 데이터는 다음 프레임에서 판독된다.
다음에, 상기 촬상 데이터의 취득 동작과 동시에 수행되는 앞 프레임에서 취득한 촬상 데이터의 판독에 대하여 설명한다.
시각 T1에서, RS2를 "H"로 하면, FDX는 리셋되어 "H"(배선(72)(VRS)의 전위)가 된다(S3).
시각 T2에서, SE[1]를 "H", RS1을 "L", TX1을 "H"로 하면, 첫 번째 행의 화소 블록(21a)이 선택된다(S4). 또한, 노드 FD1의 전위가 노드 FDX로 전송되고, FD1 및 FDX에 대응하는 신호가 회로(23)에서 판독된다(S5, S6).
시각 T3에서, SE[1]를 "H", RS2를 "H", TX1을 "H"로 하면, FD1 및 FDX가 리셋되고, 또한 상기 리셋 전위에 대응하는 신호가 회로(23)에서 판독된다(S5, S7). 상술한 바와 같이, 회로(23)에서는 촬상 데이터에 대응하는 신호와 리셋 전위에 대응하는 신호의 차이를 검출할 수 있고, 노이즈가 적은 촬상 데이터를 얻을 수 있다.
시각 T3내지 T7에서, 상기와 마찬가지로 첫 번째 행의 화소 블록(21a)의 노드 FD2 내지 노드 FD4의 전위를 순차적으로 노드 FDX로 전송하고, 각각의 촬상 데이터를 판독한다(S5-S8).
그리고, 시각 T7 내지 T8의 기간에 2번째 행 내지 마지막 행의 화소 블록(21a)을 순차적으로 선택하고, 각각의 화소 블록(21a)의 촬상 데이터를 판독한다(S4-S9). 여기까지가 앞 프레임에서 취득한 촬상 데이터의 판독 동작이다.
이와 같이, 본 발명의 일 형태에 따른 촬상 장치에서는, 노드 AN(제 1 전하 유지부), 노드 FD(제 2 전하 유지부) 및 노드 FDX(전하 검출부)를 갖고, 노드 AN에서 취득한 촬상 데이터를 노드 FD로 전송하고, 상기 촬상 데이터를 노드 FD로부터 노드 FDX로 순차적으로 전송하여 판독 동작을 수행한다. 따라서, 화소 블록 내에서 일부의 트랜지스터를 공유하는 구성으로 하여도 글로벌 셔터 방식으로의 동작을 가능하게 한다.
또한, 본 발명의 일 형태에 따른 촬상 장치에서는, 촬상 데이터의 취득 동작을 수행하면서 앞 프레임의 촬상 데이터의 판독을 수행할 수 있다. 촬상 데이터를 다음 프레임에서 판독함으로써, 글로벌 셔터 방식을 사용하여도 1 프레임 기간 내에서 노광 등에 할당할 수 있는 시간을 길게 할 수 있다. 따라서, 저조도하에서도 다이내믹 레인지가 넓고, 노이즈가 적은 화상을 취득할 수 있다.
도 9에 도시된 타이밍 차트에서는, 노드 FD와 노드 FDX가 도통 상태에서 판독하는 동작을 나타내었지만, 노드 FDX와 접속되는 트랜지스터 등에 기인하는 노이즈를 삭감하기 위하여, 양쪽을 비도통으로 한 상태에서 판독하여도 좋다.
도 11에 도시된 타이밍 차트는, 노드 FD와 노드 FDX를 비도통으로 한 상태에서 판독하는 동작을 나타내고, 도 9의 타이밍 차트와는 TX1, TX4만이 상이하다. 이하에서는 대표적으로 TX1에 관한 동작을 설명한다.
시각 T1에서, RS2를 "H"로 하면, FDX는 리셋되어 "H"(배선(72)(VRS)의 전위)가 된다.
시각 T2에서, RS2를 "L", TX1을 "H 로 하면, 노드 FD1의 전위가 노드 FDX로 전송된다.
시각 T3에서, TX1을 "L"로 하면, 노드 FD1과 노드 FDX는 비도통이 되고, FDX는 유지된다. 이때, 회로(23)를 동작시켜, FDX(촬상 데이터)에 대응하는 신호를 판독한다.
시각 T4에서, RS2를 "H", TX1을 "H"로 하면, FD1 및 FDX가 리셋된다.
시각 T5에서, TX1을 "L"로 하면, 노드 FD1과 노드 FDX는 비도통이 되고, FDX는 유지된다. 이때, 회로(23)를 동작시켜, FDX(리셋 전위)에 대응하는 신호를 판독한다. 따라서, 노드 FD와 노드 FDX를 비도통으로 한 상태에서 판독할 수 있다.
또한, 본 발명의 일 형태에 따른 촬상 장치는, 1 프레임 내에서 촬상 데이터의 취득과 상기 촬상 데이터의 판독을 수행할 수도 있다. 상기 동작을 도 12에 도시된 타이밍 차트를 사용하여 설명한다.
시각 T1에서, RS1을 "H", GTX를 "H"로 하면, AN[1:4] 및 FD[1:4]는 리셋되어 "H"(배선(72)(VRS)의 전위)가 된다.
시각 T2에서, RS1을 "L", GTX를 "L"로 하면, 조도에 따라 AN[1:4]이 저하되기 시작한다.
시각 T3에서, RS2를 "H", GTX를 "H"로 하면, FDX는 리셋되어 "H"(배선(72)(VRS)의 전위)가 된다. 또한, 노드 AN1내지 노드 AN4의 전위가 노드 FD1 내지 노드 FD4로 각각 전송된다.
시각 T4에서, SE[1]를 "H", RS2를 "L", GTX를 "L", TX1을 "H"로 하면, 첫 번째 행의 화소 블록(21a)이 선택된다. 또한, 노드 FD1의 전위가 노드 FDX로 전송되고, FD1 및 FDX에 대응하는 신호가 회로(23)에서 판독된다.
시각 T5에서, SE[1]를 "H", RS2를 "H", TX1을 "H"로 하면, FD1 및 FDX가 리셋되고, 또한 상기 리셋 전위에 대응하는 신호가 회로(23)에서 판독된다. 이후는 도 9의 타이밍 차트의 설명과 마찬가지로 각 화소 및 각 화소 블록으로부터 촬상 데이터를 판독할 수 있다.
또한, 도 12에 도시된 타이밍 차트는, 노드 FD와 노드 FDX가 도통한 상태에서 판독하는 동작을 나타내었다. 노드 FD와 노드 FDX가 비도통인 상태에서 판독하는 경우에는, 도 13의 타이밍 차트에 따라 동작시키면 좋다.
화소(20)는, 도 14의 (A)에 도시된 구성이어도 좋다. 도 14의 (A)에 도시된 화소(20)는, 광전 변환 소자(PD)가 접속되는 방향이 도 1에 도시된 화소(20)와 다르다. 이 경우, 노드 AN, 노드 FD 및 노드 FDX는 리셋 시에 저전위로 하고, 광을 조사함으로써 전위를 상승시킨다. 이 구성의 경우, 배선(71)(VPD) 및 배선(74)(VPI)은 고전위("H"), 배선(72)(VRS), 배선(73)(VSS)은 저전위(L)로 하면 좋다.
또한, 도 14의 (B)에 도시된 바와 같이, 용량 소자(C2)를 생략하는 구성으로 할 수도 있다. 또한, 도 15의 (A)에 도시된 바와 같이, 트랜지스터(45)의 소스 및 드레인 중 한쪽이 배선(91)(OUT1)에 접속하는 구성이어도 좋다.
또한, 화소(20)는 도 15의 (B)에 도시된 바와 같이, 트랜지스터(42)를 제공하지 않는 구성이어도 좋다. 도 16은, 도 15의 (B)에 도시된 화소(20)에서 화소 블록(21c)을 구성한 예이다. 화소 블록(21c)에서는, 리셋 기간에서 배선(71)(VPD)을 고전위로 하고, 광전 변환 소자(PD)에 순 방향 바이어스를 가함으로써 노드 AN의 전위를 리셋할 수 있다. 상기 동작은 도 9, 도 11, 도 12 및 도 13에 도시된 타이밍 차트의 RS1이 "H"가 되는 타이밍에서 수행하면 좋다.
또한, 화소 블록(21c)의 동작에서, 1 프레임 내에서 촬상 및 판독을 수행하는 경우에는, 도 17에 도시된 타이밍 차트의 시각 T1에서 시각 T2까지의 기간에 나타낸 바와 같이, RS2, GTX, TX1, TX4를 같은 타이밍에서 "H"로 하여 노드 AN, 노드 FD 및 노드 FDX를 리셋하여도 좋다.
또한, 도 18의 (A) 및 (B)에 도시된 바와 같이, 화소(20)에 사용하는 트랜지스터는 트랜지스터(41) 내지 트랜지스터(46)에 백 게이트를 제공한 구성이어도 좋다. 도 18의 (A)는 백 게이트에 정전위를 인가하는 구성이고, 문턱 전압을 제어할 수 있다. 도 18의 (A)에서는, 일례로서 백 게이트가 저전위를 공급하는 배선(71)(VPD), 배선(73)(VSS) 또는 배선(75)(VSS2)과 접속하는 예를 나타내었지만, 어느 하나의 배선에 접속하는 구성이어도 좋다. 또한, 도 18의 (B)는 프런트 게이트와 같은 전위가 백 게이트에 인가되는 구성이고, 온 전류를 증가시키고, 또한 오프 전류를 감소시킬 수 있다. 또한, 원하는 트랜지스터가 적절한 전기 특성을 갖도록, 도 18의 (A) 및 (B)의 구성 등을 조합한 구성으로 하여도 좋다. 또한, 백 게이트가 제공되지 않는 트랜지스터가 있어도 좋다. 또한, 도 1, 도 2의 (A) 내지 (F), 도 14의 (A) 및 (B), 도 15의 (A) 및 (B), 및 18의 (A) 및 (B)의 구성은 필요에 따라 조합할 수 있다.
또한, 본 발명의 일 형태에 따른 촬상 장치는, 화소 어레이(26)와, 회로(22) 내지 회로(25)를 갖는 기판(35)의 적층 구조로 할 수 있다. 예를 들어, 도 19의 (A)를 화소 어레이(26)의 상면도, 도 19의 (B)를 기판(35)의 상면도로 하였을 때, 도 19의 (C)의 사시도와 같은 화소 어레이(26)와 기판(35)의 적층 구성으로 할 수 있다. 상기 구성으로 함으로써, 각 요소에 적합한 트랜지스터를 사용할 수 있고, 또한 촬상 장치의 면적을 작게 할 수 있다. 또한, 도 19의 (B)에서의 회로의 레이아웃은 일례이고, 다른 레이아웃이라도 좋다.
회로(22) 내지 회로(25)는, 고속 동작과 CMOS 회로의 구성을 양립시키기 위하여, 실리콘을 사용한 트랜지스터(이하, Si 트랜지스터)를 사용하여 제작되는 것이 바람직하다. 예를 들어, 기판(35)을 실리콘 기판으로 하고, 이 실리콘 기판에 상기 회로를 형성할 수 있다. 또한, 화소 어레이(26)는 산화물 반도체를 사용한 트랜지스터(이하, OS 트랜지스터)를 사용하여 제작되는 것이 바람직하다. 또한, 회로(22) 내지 회로(25)를 구성하는 일부의 트랜지스터를 화소 어레이(26)와 같은 면 위에 제공하여도 좋다.
본 발명의 일 형태에 따른 촬상 장치의 구체적인 구성예에 대하여, 도면을 참조하여 설명한다. 도 20의 (A)에 도시된 단면도는, 도 1에 도시된 화소(20)에서의 광전 변환 소자(PD), 트랜지스터(41), 트랜지스터(43), 및 용량 소자(C1)의 구체적인 접속 형태의 일례를 도시한 것이다. 또한, 도 20의 (A)에는 트랜지스터(42), 트랜지스터(44), 트랜지스터(45), 트랜지스터(46) 및 용량 소자(C2)는 도시되지 않았다. 트랜지스터(41) 내지 트랜지스터(46), 용량 소자(C1), 및 용량 소자(C2)는 층(1100)에 제공되고, 광전 변환 소자(PD)는 층(1200)에 제공될 수 있다.
본 실시형태에서 설명하는 단면도에는 배선, 전극, 및 콘택트 플러그(도전체(81))가 개별적인 요소로서 도시되었지만, 이들이 전기적으로 접속되는 경우에는 동일 요소로서 제공되는 경우도 있다. 또한, 배선과 전극이 도전체(81)를 통하여 접속되는 형태는 일례이며, 전극이 배선과 직접 접속되는 경우도 있다.
각 요소 위에는 보호막, 층간 절연막, 또는 평탄화막으로서의 기능을 갖는 절연층(82) 및 절연층(83) 등이 제공된다. 예를 들어, 절연층(82) 및 절연층(83) 등에는 산화 실리콘막, 산화질화 실리콘막 등의 무기 절연막을 사용할 수 있다. 또는, 아크릴 수지, 폴리이미드 수지 등의 유기 절연막 등을 사용하여도 좋다. 절연층(82) 및 절연층(83) 등의 상면은 필요에 따라 CMP(Chemical Mechanical Polishing)법 등으로 평탄화 처리를 수행하는 것이 바람직하다.
또한, 도면에 도시된 배선 등의 일부가 제공되지 않는 경우나, 도면에 도시되지 않은 배선이나 트랜지스터 등이 각 층에 포함되는 경우도 있다. 또한, 도면에 도시되지 않은 층이 포함되는 경우도 있다. 또한, 도면에 도시된 층의 일부가 포함되지 않는 경우도 있다.
화소(20)의 구성 요소인 트랜지스터(41) 내지 트랜지스터(46)에는, OS 트랜지스터를 사용하는 것이 바람직하다. OS 트랜지스터는 매우 낮은 오프 전류 특성을 가지므로, 촬상의 다이내믹 레인지를 확대할 수 있다. 도 1에 도시된 화소(20)의 회로 구성에서는, 광전 변환 소자(PD)에 입사되는 광의 강도가 크면 노드(AN), 노드(FD), 및 노드(FDX)의 전위가 작게 된다. OS 트랜지스터는 오프 전류가 매우 낮기 때문에, 게이트 전위가 매우 작은 경우에 있어서도 이 게이트 전위에 따른 전류를 정확하게 출력할 수 있다. 따라서, 검출할 수 있는 조도의 레인지, 즉 다이내믹 레인지를 확대할 수 있다.
또한, 트랜지스터(41), 트랜지스터(42), 트랜지스터(43), 및 트랜지스터(44)의 낮은 오프 전류 특성에 의하여, 노드(AN), 노드(FD), 및 노드(FDX)에서 전하를 유지할 수 있는 기간을 매우 길게 할 수 있다. 그러므로, 회로 구성이나 동작 방법을 복잡화시키지 않고, 모든 화소에서 전하의 축적 동작을 동시에 수행하는 글로벌 셔터 방식을 적용할 수 있다. 또한, 본 발명의 일 형태에 따른 촬상 장치는 롤링 셔터 방식으로 동작시킬 수도 있다.
OS 트랜지스터는, 실리콘을 활성 영역 또는 활성층에 사용한 트랜지스터보다 전기 특성 변동의 온도 의존성이 작기 때문에, 매우 넓은 온도 범위에서 사용할 수 있다. 따라서, OS 트랜지스터를 갖는 촬상 장치 및 반도체 장치는 자동차, 항공기, 우주선 등에 탑재하기에도 적합하다.
또한, OS 트랜지스터는, Si 트랜지스터보다 드레인 내압이 높은 특성을 갖는다. 셀레늄계 재료를 광전 변환층에 사용한 광전 변환 소자에서는, 애벌란시 증배를 이용하기 위하여 비교적 높은 전압(예를 들어 10V 이상)을 인가하여 동작시키는 것이 바람직하다. 따라서, OS 트랜지스터와 셀레늄계 재료를 광전 변환층에 사용한 광전 변환 소자를 조합함으로써 신뢰성이 높은 촬상 장치로 할 수 있다.
또한, 도 20의 (A)에는 각 트랜지스터가 백 게이트를 갖는 형태가 예시되었지만, 도 20의 (B)에 도시된 바와 같이, 백 게이트를 갖지 않는 형태여도 좋다. 또한, 도 20의 (C)에 도시된 바와 같이 일부 트랜지스터, 예를 들어 트랜지스터(41)만이 백 게이트를 갖는 형태여도 좋다. 이 백 게이트는 대향하여 제공되는 트랜지스터의 프런트 게이트와 전기적으로 접속되는 경우가 있다. 또는 이 백 게이트에 프런트 게이트와는 다른 고정 전위가 공급되는 경우가 있다. 또한, 이 백 게이트의 유무에 관한 형태는, 본 실시형태에서 설명하는 다른 화소의 구성에도 적용할 수 있다.
층(1200)에 제공되는 광전 변환 소자(PD)는, 다양한 형태의 소자를 사용할 수 있다. 도 20의 (A)에는 셀레늄계 재료를 광전 변환층(561)에 사용한 형태가 도시되었다. 셀레늄계 재료를 사용한 광전 변환 소자(PD)는 가시광에 대한 외부 양자 효율이 높은 특성을 갖는다. 또한, 셀레늄계 재료는 광 흡수 계수가 높기 때문에 광전 변환층(561)을 얇게 하기 쉽다는 이점을 갖는다. 셀레늄계 재료를 사용한 광전 변환 소자(PD)에서는, 애벌란시 증배에 의하여 증폭이 큰 고감도 센서로 할 수 있다. 즉, 셀레늄계 재료를 광전 변환층(561)에 사용함으로써 화소 면적이 축소되어도 충분한 광 전류를 얻을 수 있다. 따라서 셀레늄계 재료를 사용한 광전 변환 소자(PD)는 저조도 환경에서의 촬상에도 적합하다고 할 수 있다.
셀레늄계 재료로서는, 비정질 셀레늄 또는 결정 셀레늄을 사용할 수 있다. 결정 셀레늄은 예를 들어, 비정질 셀레늄을 성막한 후, 열 처리를 수행함으로써 얻을 수 있다. 결정 셀레늄의 결정 입경을 화소 피치보다 작게 함으로써 화소마다의 특성 편차를 저감시킬 수 있다. 또한, 결정 셀레늄은 비정질 셀레늄보다 가시광에 대한 분광 감도나 광 흡수 계수가 높은 특성을 갖는다.
도 20의 (A)에는, 광전 변환층(561)이 단층으로서 도시되었지만, 도 21의 (A)에 도시된 바와 같이 수광면 측에 정공 주입 저지층(568)으로서 산화 갈륨, 산화 세륨, 또는 In-Ga-Zn 산화물 등을 제공하여도 좋다. 또한, 도 21의 (B)에 도시된 바와 같이, 전극(566) 측에 전자 주입 저지층(569)으로서 산화 니켈 또는 황화 안티모니 등을 제공하여도 좋다. 또는, 도 21의 (C)에 도시된 바와 같이 정공 주입 저지층(568) 및 전자 주입 저지층(569)을 제공하는 구성으로 하여도 좋다. 또한, 도 1 및 도 14의 (A)에 도시된 바와 같이 화소(20)에서는 광전 변환 소자(PD)의 접속의 방향이 다른 구성으로 할 수 있다. 따라서, 도 21의 (A) 내지 (C)에 도시된 정공 주입 저지층(568) 및 전자 주입 저지층(569)을 서로 치환하는 구성이라도 좋다.
광전 변환층(561)은 구리, 인듐, 셀레늄의 화합물(CIS)을 포함하는 층이어도 좋다. 또는 구리, 인듐, 갈륨, 셀레늄의 화합물(CIGS)을 포함하는 층이어도 좋다. CIS 및 CIGS에서는 셀레늄의 단층과 마찬가지로 애벌란시 증배를 이용할 수 있는 광전 변환 소자를 형성할 수 있다.
셀레늄계 재료를 사용한 광전 변환 소자(PD)는 예를 들어 금속 재료 등으로 형성된 전극(566)과 투광성 도전층(562) 사이에 광전 변환층(561)을 갖는 구성으로 할 수 있다. 또한, CIS 및 CIGS는 p형 반도체이고, 접합을 형성하기 위하여 n형 반도체인 황화 카드뮴이나 황화 아연 등을 접하여 제공하여도 좋다.
도 20의 (A)에서는 투광성 도전층(562)과 배선(71)은 직접 접하는 구성으로 하였지만, 도 22의 (A)에 도시된 바와 같이 배선(88)을 통하여 양쪽 모두가 접하는 구성으로 하여도 좋다. 또한, 도 20의 (A)에서는 광전 변환층(561) 및 투광성 도전층(562)을 화소 회로간에서 분리하지 않는 구성으로 하였지만, 도 22의 (B)에 도시된 바와 같이 회로간에서 분리하는 구성으로 하여도 좋다. 또한, 화소간에서 전극(566)을 갖지 않는 영역에는 절연체로 격벽(567)을 제공하여 광전 변환층(561) 및 투광성 도전층(562)에 균열이 생기지 않도록 하는 것이 바람직하지만, 도 22의 (C) 및 (D)에 도시된 바와 같이 격벽(567)을 제공하지 않는 구성으로 하여도 좋다.
또한, 전극(566) 및 배선(71) 등은 다층으로 하여도 좋다. 예를 들어, 도 23의 (A)에 도시된 바와 같이, 전극(566)을 도전층(566a) 및 도전층(566b)의 2층으로 하고, 배선(71)을 도전층(71a) 및 도전층(71b)의 2층으로 할 수 있다. 도 23의 (A)에 도시된 구성에서는 예를 들어, 도전층(566a) 및 도전층(71a)을 저저항의 금속 등을 선택하여 형성하고, 도전층(566a) 및 도전층(71a)을 광전 변환층(561)과 콘택트 특성이 좋은 금속 등을 선택하여 형성하면 좋다. 이와 같은 구성으로 함으로써, 광전 변환 소자(PD)의 전기 특성을 향상시킬 수 있다. 또한, 일부 금속은 투광성 도전층(562)과 접촉함으로써 전식(電蝕)을 일으킬 수 있다. 이와 같은 금속을 도전층(71a)에 사용한 경우에도 도전층(71b)을 개재함으로써 전식을 방지할 수 있다.
도전층(566b) 및 도전층(71b)에는 예를 들어, 몰리브데넘이나 텅스텐 등을 사용할 수 있다. 또한, 도전층(566a) 및 도전층(71a)에는 예를 들어 알루미늄, 타이타늄, 또는 타이타늄 사이에 알루미늄을 끼우는 적층을 사용할 수 있다.
또한, 도 23의 (B)에 도시된 바와 같이 투광성 도전층(562)과 배선(71)은 도전체(81) 및 배선(88)을 통하여 접속되어도 좋다. 또한, 절연층(82) 등이 다층인 구성이라도 좋다. 예를 들어, 도 23의 (B)에 도시된 바와 같이, 절연층(82)이 절연층(82a) 및 절연층(82b)을 갖고, 또한 절연층(82a)과 절연층(82b)의 에칭 레이트 등이 다른 경우에는, 도전체(81)는 단차를 갖게 된다. 층간 절연막이나 평탄화막에 사용되는 그 외의 절연층이 다층인 경우에도 마찬가지로 도전체(81)는 단차를 갖게 된다. 여기서는 절연층(82)이 2층인 예를 나타내었지만, 절연층(82) 및 그 외의 절연층은 3층 이상의 구성이라도 좋다.
또한, 격벽(567)은 무기 절연체나 절연 유기 수지 등을 사용하여 형성할 수 있다. 또한, 격벽(567)은 트랜지스터 등에 대한 차광 및/또는 화소 하나당 수광부의 면적을 확정하기 위하여 흑색 등으로 착색되어도 좋다.
또한, 광전 변환 소자(PD)에는, 비정질 실리콘막이나 미결정 실리콘막 등을 사용한 pin형 다이오드 소자 등을 사용하여도 좋다.
예를 들어, 도 24는 광전 변환 소자(PD)에 pin형 박막 포토다이오드를 사용한 예이다. 상기 포토다이오드는 n형 반도체층(565), i형 반도체층(564), 및 p형 반도체층(563)이 순차적으로 적층된 구성을 갖는다. i형 반도체층(564)에는 비정질 실리콘을 사용하는 것이 바람직하다. 또한, p형 반도체층(563) 및 n형 반도체층(565)에는 각각 도전형을 부여하는 도펀트를 포함하는 비정질 실리콘 또는 미결정 실리콘 등을 사용할 수 있다. 비정질 실리콘을 광전 변환층으로 하는 포토다이오드는 가시광의 파장 영역에서의 감도가 높고, 미약한 가시광을 검지하기 쉽다.
도 24에 도시된 광전 변환 소자(PD)는 음극으로서 작용하는 n형 반도체층(565)이 트랜지스터(41)와 전기적인 접속을 갖는 전극(566)과 접하는 구성이 된 것이다. 또한, 양극으로서 작용하는 p형의 반도체층(563)이 배선(88)을 통하여 배선(71)과 전기적인 접속을 갖는다.
또한, 광전 변환 소자(PD)의 양극 및 음극과, 전극층 및 배선의 접속 형태를 반대로 하면, 도 14의 (A)에 도시된 회로도에 따른 구성으로 할 수 있다.
어떤 경우에도 p형 반도체층(563)이 수광면이 되도록 광전 변환 소자(PD)를 형성하는 것이 바람직하다. p형 반도체층(563)을 수광면으로 함으로써 광전 변환 소자(PD)의 출력 전류를 높일 수 있다.
또한, pin형의 박막 포토다이오드의 형태를 갖는 광전 변환 소자(PD)의 구성, 및 광전 변환 소자(PD) 및 배선의 접속 형태는, 도 25의 (A) 내지 (C)에 도시된 예라도 좋다. 또한, 광전 변환 소자(PD)의 구성, 광전 변환 소자(PD)와 배선의 접속 형태는 이에 한정되지 않고, 다른 형태라도 좋다.
도 25의 (A)는, 광전 변환 소자(PD)의 p형의 반도체층(563)에 접하는 투광성 도전층(562)을 제공한 구성이다. 투광성 도전층(562)은 전극으로서 작용하며, 광전 변환 소자(PD)의 출력 전류를 높일 수 있다.
투광성 도전층(562)에는, 예를 들어, 인듐 주석 산화물, 실리콘을 포함하는 인듐 주석 산화물, 아연을 포함하는 산화 인듐, 산화 아연, 갈륨을 포함하는 산화 아연, 알루미늄을 포함하는 산화 아연, 산화 주석, 불소를 포함하는 산화 주석, 안티모니를 포함하는 산화 주석, 그래핀 또는 산화 그래핀 등을 사용할 수 있다. 또한, 투광성 도전층(562)은 단층에 한정되지 않고, 상이한 막의 적층이어도 좋다.
도 25의 (B)는 투광성 도전층(562)과 배선(71)이 도전체(81) 및 배선(88)을 통하여 접속된 구성이다. 또한, 광전 변환 소자(PD)의 p형의 반도체층(563)과 배선(71)이 도전체(81) 및 배선(88)을 통하여 접속된 구성으로 할 수도 있다. 또한, 도 25의 (B)에 있어서는 투광성 도전층(562)을 제공하지 않는 구성으로 할 수도 있다.
도 25의 (C)는 광전 변환 소자(PD)를 덮는 절연층에 p형 반도체층(563)이 노출되는 개구부가 형성되고, 이 개구부를 덮는 투광성 도전층(562)과 배선(71)이 전기적인 접속을 갖는 구성이다.
또한, 광전 변환 소자(PD)에는 도 26에 도시된 바와 같이, 실리콘 기판(600)을 광전 변환층에 사용한 포토다이오드를 사용할 수도 있다.
상술한 셀레늄계 재료나 비정질 실리콘 등을 사용하여 형성한 광전 변환 소자(PD)는 성막 공정, 리소그래피 공정, 에칭 공정 등 일반적인 반도체 제작 공정을 사용하여 제작할 수 있다. 또한, 셀레늄계 재료는 고저항이고, 도 20의 (A)에 도시된 바와 같이 광전 변환층(561)을 회로간에서 분리하지 않는 구성으로 할 수도 있다. 따라서, 본 발명의 일 형태에 따른 촬상 장치는, 수율이 높고, 저렴하게 제작할 수 있다. 한편, 실리콘 기판(600)을 광전 변환층에 사용한 포토다이오드를 형성하는 경우에는, 연마 공정이나 접합 공정 등 어려운 공정이 필요하다.
또한, 본 발명의 일 형태의 촬상 장치는, 회로가 형성된 실리콘 기판(600)이 적층된 구성이라도 좋다. 예를 들어, 도 27의 (A)에 도시된 바와 같이, 실리콘 기판(600)에 활성 영역을 갖는 트랜지스터(610) 및 트랜지스터(620)를 갖는 층(1400)이 화소 회로와 중첩되는 구성으로 할 수 있다. 도 27의 (B)는 트랜지스터의 채널 폭 방향의 단면도에 상당한다.
여기서, 도 27의 (A) 및 (B)에서는 Si 트랜지스터가 fin형의 구성인 경우를 도시하였지만, 도 28의 (A)에 도시된 바와 같이 플레이너형이라도 좋다. 또는, 도 28의 (B)에 도시된 바와 같이 실리콘 박막의 활성층(650)을 갖는 트랜지스터라도 좋다. 또한, 활성층(650)은, 다결정 실리콘이나 SOI(Silicon on Insulator)의 단결정 실리콘으로 할 수 있다.
실리콘 기판(600)에 형성된 회로는, 화소 회로가 출력하는 신호를 판독하는 기능이나 상기 신호를 변환하는 처리 등을 수행하는 기능을 가질 수 있고, 예를 들어, 도 28의 (C)에 도시된 회로도와 같은 CMOS 인버터를 포함하는 구성으로 할 수 있다. 트랜지스터(610)(n-ch형) 및 트랜지스터(620)(p-ch형)의 게이트는 전기적으로 접속된다. 또한, 한쪽의 트랜지스터의 소스 및 드레인 중 한쪽은 다른 쪽의 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 또한, 양쪽 트랜지스터의 소스 및 드레인 중 다른 쪽은 각각 다른 배선에 전기적으로 접속된다.
실리콘 기판(600)에 형성된 회로는, 예를 들어, 도 3의 (A) 및 도 19의 (B)에 도시된 회로(22), 회로(23), 회로(24), 및 회로(25) 등에 상당한다.
또한, 실리콘 기판(600)은 벌크 실리콘 기판에 한정되지 않고, 저마늄, 실리콘 저마늄, 탄화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인듐 인, 질화 갈륨, 유기 반도체를 재료로 하는 기판을 사용할 수도 있다.
여기서, 도 26 및 도 27의 (A) 및 (B)에 도시된 바와 같이, 산화물 반도체를 갖는 트랜지스터가 형성되는 영역과, Si 디바이스(Si 트랜지스터 또는 Si 포토다이오드)가 형성되는 영역 사이에는 절연층(80)이 제공된다.
트랜지스터(610) 및 트랜지스터(620)의 활성 영역 근방에 제공되는 절연층 내의 수소는 실리콘의 댕글링 본드를 종단한다. 따라서, 상기 수소는 트랜지스터(610) 및 트랜지스터(620)의 신뢰성을 향상시키는 효과가 있다. 한편, 트랜지스터(41) 등의 활성층인 산화물 반도체층의 근방에 제공되는 절연층 내의 수소는, 산화물 반도체층 내에 캐리어를 생성하는 요인 중 하나가 된다. 그러므로, 상기 수소는 트랜지스터(41) 등의 신뢰성을 저하시키는 요인이 되는 경우가 있다. 따라서, 실리콘계 반도체 재료를 사용한 트랜지스터를 갖는 한쪽 층과, OS 트랜지스터를 갖는 다른 쪽의 층을 적층하는 경우, 이들 사이에 수소의 확산을 방지하는 기능을 갖는 절연층(80)을 제공하는 것이 바람직하다. 절연층(80)에 의하여, 한쪽 층에 수소를 가둠으로써 트랜지스터(610) 및 트랜지스터(620)의 신뢰성이 향상될 수 있다. 또한, 한쪽 층으로부터 다른 쪽 층으로의 수소의 확산이 억제됨으로써 트랜지스터(41) 등의 신뢰성도 향상시킬 수 있다.
절연층(80)으로서는 예를 들어 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄, 이트리아 안정화 지르코니아(YSZ) 등을 사용할 수 있다.
도 27의 (A) 및 (B)에 도시된 바와 같은 구성에서는, 실리콘 기판(600)에 형성되는 회로(예를 들어, 구동 회로)와, 트랜지스터(41) 등과, 광전 변환 소자(PD)가 중첩되도록 형성할 수 있으므로, 화소의 집적도를 높일 수 있다. 즉, 촬상 장치의 해상도를 높일 수 있다. 예를 들어, 화소 수가 4K2K, 8K4K, 또는 16K8K 등인 촬상 장치에 사용하는 것이 적합하다. 또한, 화소(20)가 갖는 트랜지스터(45) 및 트랜지스터(46)를 Si 트랜지스터로 형성하고, 트랜지스터(41), 트랜지스터(42), 트랜지스터(43), 트랜지스터(44), 및 광전 변환 소자(PD) 등과 중첩되는 영역을 갖는 구성으로 할 수도 있다.
또한, 본 발명의 일 형태에 따른 촬상 장치는, 도 29에 도시된 구성으로 할 수 있다. 도 29에 도시된 촬상 장치는 도 27의 (A)에 도시된 촬상 장치의 변형예이고, OS 트랜지스터 및 Si 트랜지스터로 CMOS 인버터를 구성하는 예를 도시하였다.
여기서, 층(1400)에 제공되는 Si 트랜지스터인 트랜지스터(620)는 p-ch형으로 하고, 층(1100)에 제공되는 OS 트랜지스터인 트랜지스터(610)는 n-ch형으로 한다. p-ch형 트랜지스터만을 실리콘 기판(600)에 제공함으로써, 웰 형성이나 n형 불순물층 형성 등의 공정을 생략할 수 있다.
또한, 도 29에 도시된 촬상 장치는, 광전 변환 소자(PD)에 셀레늄을 사용한 예를 도시하였지만, 도 24와 마찬가지로 pin형 박막 포토다이오드를 사용한 구성으로 하여도 좋다.
도 29에 도시된 촬상 장치에서, 트랜지스터(610)는 층(1100)에 형성하는 트랜지스터(41) 및 트랜지스터(43)와 동일 공정으로 제작될 수 있다. 따라서, 촬상 장치의 제직 공정을 간략화할 수 있다.
또한, 본 발명의 일 형태에 따른 촬상 장치는 도 30에 도시된 바와 같이, 실리콘 기판(660)에 형성된 광전 변환 소자(PD) 및 그 위에 형성된 OS 트랜지스터로 구성된 화소를 갖는 구성과, 이 화소에 회로가 형성된 실리콘 기판(600)이 접합된 구성으로 하여도 좋다. 이와 같은 구성으로 함으로써, 실리콘 기판(660)에 형성하는 광전 변환 소자(PD)의 실효적인 면적을 크게 하는 것이 용이하게 된다. 또한, 실리콘 기판(600)에 형성하는 회로를, 미세화한 Si 트랜지스터로 고집적화함으로써, 고성능 반도체 장치를 제공할 수 있다.
또한, 도 30의 변형예로서, 도 31에 도시된 바와 같이, OS 트랜지스터 및 Si 트랜지스터로 회로를 구성하는 형태라도 좋다. 이와 같은 구성으로 함으로써, 실리콘 기판(660)에 형성하는 광전 변환 소자(PD)의 실효적인 면적을 향상시키는 것이 용이하게 된다. 또한, 실리콘 기판(600)에 형성하는 회로를, 미세화한 Si 트랜지스터로 고집적화함으로써, 고성능 반도체 장치를 제공할 수 있다.
도 31의 구성을 갖는 경우, 실리콘 기판(600)에 형성된 Si 트랜지스터 및 그 위에 형성된 OS 트랜지스터로 CMOS 회로를 구성할 수 있다. OS 트랜지스터는 오프 전류가 매우 낮기 때문에, 정적인 누설 전류가 매우 적은 CMOS 회로를 구성할 수 있다.
또한, 본 실시형태에서의 촬상 장치가 갖는 트랜지스터 및 광전 변환 소자의 구성은 일례이다. 따라서, 예를 들어, 트랜지스터(41) 내지 트랜지스터(46) 중 하나 이상을, 활성 영역 또는 활성층에 실리콘 등을 갖는 트랜지스터로 구성할 수도 있다. 또한, 트랜지스터(610) 및 트랜지스터(620)의 양쪽 또는 한쪽을, 활성층에 산화물 반도체층을 갖는 트랜지스터로 구성할 수도 있다.
도 32의 (A)는, 촬상 장치에 컬러 필터 등을 부가한 형태의 일례의 단면도이다. 이 단면도는, 3화소분의 화소 회로를 갖는 영역의 일부를 도시한 것이다. 광전 변환 소자(PD)가 형성되는 층(1200) 위에는 절연층(2500)이 형성된다. 절연층(2500)에는 가시광에 대하여 투광성이 높은 산화 실리콘막 등을 사용할 수 있다. 또한, 패시베이션막으로서, 질화 실리콘막을 적층하는 구성으로 하여도 좋다. 또한, 반사 방지막으로서 산화 하프늄 등의 유전체막을 적층하는 구성으로 하여도 좋다.
절연층(2500) 위에는 차광층(2510)이 형성되어도 좋다. 차광층(2510)은 상부의 컬러 필터를 통과하는 광의 혼색을 방지하는 기능을 갖는다. 차광층(2510)에는 알루미늄, 텅스텐 등의 금속층이나, 이 금속층과 반사 방지막으로서의 기능을 갖는 유전체막을 적층하는 구성으로 할 수 있다.
절연층(2500) 및 차광층(2510) 위에는 평탄화막으로서 유기 수지층(2520)을 제공하는 구성으로 할 수 있다. 또한, 화소마다 컬러 필터(2530)(컬러 필터(2530a), 컬러 필터(2530b), 및 컬러 필터(2530c))가 형성된다. 예를 들어, 컬러 필터(2530a), 컬러 필터(2530b), 및 컬러 필터(2530c)에는 각각 R(적색), G(녹색), B(청색), Y(황색), C(시안), M(마젠타) 등의 색을 할당함으로써 컬러 화상을 얻을 수 있다.
컬러 필터(2530) 위에는 투광성을 갖는 절연층(2560) 등을 제공할 수 있다.
또한, 도 32의 (B)에 도시된 바와 같이, 컬러 필터(2530) 대신에 광학 변환층(2550)을 사용하여도 좋다. 이와 같은 구성으로 함으로써 다양한 파장 영역에서의 화상이 얻어지는 촬상 장치로 할 수 있다.
예를 들어, 광학 변환층(2550)에 가시광선의 파장 이하의 광을 차단하는 필터를 사용하면 적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(2550)에 근적외선의 파장 이하의 광을 차단하는 필터를 사용하면 원적외선 촬상 장치로 할 수 있다. 또한, 광학 변환층(2550)에 가시광선의 파장 이상의 광을 차단하는 필터를 사용하면, 자외선 촬상 장치로 할 수 있다.
또한, 광학 변환층(2550)에 신틸레이터를 사용하면 X선 촬상 장치 등에 사용하는, 방사선의 강약을 가시화한 화상을 얻는 촬상 장치로 할 수 있다. 피사체를 투과한 X선 등의 방사선은 신틸레이터에 입사되면 포토루미네선스라고 불리는 현상에 의하여 가시광선이나 자외광선 등의 광(형광)으로 변환된다. 그리고, 상기 광을 광전 변환 소자(PD)에 의하여 검지함으로써 화상 데이터를 취득한다. 또한, 방사선 검출기 등에 상기 구성을 갖는 촬상 장치를 사용하여도 좋다.
신틸레이터는, X선이나 감마선 등의 방사선이 조사되면 그 에너지를 흡수하여 가시광이나 자외광을 발하는 물질을 포함한다. 예를 들어, Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl:Eu, NaI, CsI, CaF2, BaF2, CeF3, LiF, LiI, ZnO를 수지나 세라믹에 분산시킨 것을 사용할 수 있다.
셀레늄계 재료를 사용한 광전 변환 소자(PD)에서는, X선 등의 방사선을 전하로 직접 변환할 수 있어 신틸레이터를 필요로 하지 않는 구성으로 할 수도 있다.
또한, 도 32의 (C)에 도시된 바와 같이, 컬러 필터(2530a), 컬러 필터(2530b), 및 컬러 필터(2530c) 위에 마이크로렌즈 어레이(2540)를 제공하여도 좋다. 마이크로렌즈 어레이(2540)가 갖는 각 렌즈를 통과하는 광이 바로 아래의 컬러 필터를 통과하여, 광전 변환 소자(PD)에 조사된다. 또한, 도 32의 (D)에 도시된 바와 같이, 광학 변환층(2550) 위에 마이크로렌즈 어레이(2540)를 제공하여도 좋다. 또한, 도 32의 (A), (B), (C), 및 (D)에 도시된 층(1200) 이외의 영역을 층(1600)으로 한다.
도 33은, 본 발명의 일 형태에 따른 화소(20) 및 도 32의 (C)에 도시된 마이크로렌즈 어레이(2540) 등의 구체적인 적층 구성을 예시한 도면이다. 도 33은, 도 27의 (A)에 도시된 화소의 구성을 사용한 예이다. 도 34는 도 31에 도시된 화소의 구성을 사용한 예이다.
이와 같이, 광전 변환 소자(PD), 화소(20)가 갖는 회로, 및 구동 회로 각각이 서로 중첩되는 영역을 갖도록 구성할 수 있으므로, 촬상 장치를 소형화할 수 있다.
또한, 도 33 및 도 34에 도시된 바와 같이 회절 격자(1500)를 제공한 구성으로 하여도 좋다. 회절 격자(1500)를 통한 피사체의 상(회절 화상)을 화소에 취득하고, 화소에서의 촬상 화상으로부터 연산 처리에 의하여 입력 화상(피사체의 상)을 구성할 수 있다. 또한, 렌즈 대신에 회절 격자(1500)를 사용함으로써 촬상 장치의 비용을 저감할 수 있다.
회절 격자(1500)는, 투광성을 갖는 재료로 형성될 수 있다. 예를 들어, 산화 실리콘막, 산화질화 실리콘막 등의 무기 절연막을 사용할 수 있다. 또는, 아크릴 수지, 폴리이미드 수지 등의 유기 절연막 등을 사용하여도 좋다. 또는, 상기 무기 절연막과 유기 절연막의 적층이라도 좋다.
또한, 회절 격자(1500)는, 감광성 수지 등을 사용한 리소그래피 공정으로 형성될 수 있다. 또한, 리소그래피 공정과 에칭 공정을 사용하여 형성할 수도 있다. 또한, 나노 임프린트 리소그래피나 레이저 스크라이빙 등을 사용하여 형성할 수도 있다.
회절 격자(1500)와 마이크로렌즈 어레이(2540) 사이에 간격 X를 제공하여도 좋다. 간격 X는 1mm 이하, 바람직하게는 100μm 이하로 할 수 있다. 또한, 이 간격은 공간이어도 좋고, 투광성을 갖는 재료를 밀봉층 또는 접착층으로서 제공하여도 좋다. 예를 들어, 질소나 희가스 등의 불활성 가스를 상기 간격에 가둘 수 있다. 또는 아크릴 수지, 에폭시 수지, 또는 폴리이미드 수지 등을 상기 간격에 제공하여도 좋다. 또는 실리콘(silicone) 오일 등의 액체를 제공하여도 좋다. 또한, 마이크로렌즈 어레이(2540)를 제공하지 않는 경우에도 컬러 필터(2530)와 회절 격자(1500) 사이에 간격 X를 제공하여도 좋다.
또한, 촬상 장치는, 도 35의 (A1) 및 도 35의 (B1)에 도시된 바와 같이 만곡시켜도 좋다. 도 35의 (A1)은 촬상 장치를 이 도면에 나타낸 이점쇄선 Y1-Y2를 따라 만곡시킨 상태를 도시한 것이다. 도 35의 (A2)는 도 35의 (A1)에 나타낸 이점쇄선 X1-X2를 따라 자른 부분의 단면도이다. 도 35의 (A3)은 도 35의 (A1)에 나타낸 이점쇄선 Y1-Y2를 따라 자른 단면도이다.
도 35의 (B1)은 촬상 장치를 이 도면에 나타낸 이점쇄선 X3-X4를 따라 만곡시키고, 또한 이 도면 중에 나타낸 이점쇄선 Y3-Y4를 따라 만곡시킨 상태를 도시한 것이다. 도 35의 (B2)는 도 35의 (B1)에 나타낸 이점쇄선 X3-X4를 따라 자른 부분의 단면도이다. 도 35의 (B3)은 도 35의 (B1)에 나타낸 이점쇄선 Y3-Y4를 따라 자른 부분의 단면도이다.
촬상 장치를 만곡시킴으로써, 상면 만곡이나 비점수차를 저감할 수 있다. 따라서, 촬상 장치와 조합하여 사용하는 렌즈 등의 광학 설계를 쉽게 할 수 있다. 예를 들어, 수차 보정을 위한 렌즈 수를 저감할 수 있으므로, 촬상 장치를 사용한 반도체 장치 등의 소형화나 경량화를 용이하게 구현할 수 있다. 또한, 촬상된 화상의 품질을 향상시킬 수 있다.
또한, 본 실시형태에서, 본 발명의 일 형태에 대하여 설명하였다. 또는, 다른 실시형태에서, 본 발명의 일 형태에 대하여 설명한다. 다만, 본 발명의 일 형태는 이들에 한정되지 않는다. 즉, 본 실시형태 및 다른 실시형태에는 다양한 발명의 형태가 기재되어 있으므로, 본 발명의 일 형태는 특정의 형태에 한정되지 않는다. 예를 들어, 본 발명의 일 형태로서 촬상 장치에 적용한 경우의 예를 설명하였지만 본 발명의 일 형태는 이에 한정되지 않는다. 경우에 따라 또는 상황에 따라 본 발명의 일 형태를 촬상 장치에 적용하지 않아도 된다. 예를 들어, 본 발명의 일 형태는 다른 기능을 갖는 반도체 장치에 적용되어도 좋다. 예를 들어, 본 발명의 일 형태로서 트랜지스터의 채널 형성 영역, 소스 드레인 영역 등이 산화물 반도체를 갖는 경우의 예를 설명하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 경우에 따라 또는 상황에 따라 본 발명의 일 형태에서의 다양한 트랜지스터, 트랜지스터의 채널 형성 영역, 또는 트랜지스터의 소스 드레인 영역 등은 다양한 반도체를 가져도 좋다. 경우에 따라 또는 상황에 따라 본 발명의 일 형태에서의 다양한 트랜지스터, 트랜지스터의 채널 형성 영역, 또는 트랜지스터의 소스 드레인 영역 등은 예를 들어, 실리콘, 저마늄, 실리콘 저마늄, 탄화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인듐 인, 질화 갈륨, 또는 유기 반도체 등 중 적어도 하나를 가져도 좋다. 또는 예를 들어, 경우에 따라 또는 상황에 따라 본 발명의 일 형태에서의 다양한 트랜지스터, 트랜지스터의 채널 형성 영역, 또는 트랜지스터의 소스 드레인 영역 등은 산화물 반도체를 갖지 않아도 된다.
본 실시형태는 다른 실시형태에 기재의 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태에 사용할 수 있는 산화물 반도체를 갖는 트랜지스터에 대하여 도면을 사용하여 설명한다. 또한, 본 실시형태에서의 도면에서는 명료화를 위하여 일부의 요소를 확대, 축소, 또는 생략하여 도시하였다.
도 36의 (A) 및 (B)는 본 발명의 일 형태에 따른 트랜지스터(101)의 상면도 및 단면도이다. 도 36의 (A)는 상면도이고, 도 36의 (A)에 도시된 일점쇄선 B1-B2 방향의 단면이 도 36의 (B)에 상당한다. 또한, 도 36의 (A)에 도시된 일점쇄선 B3-B4 방향의 단면이 도 38의 (A)에 상당한다. 또한, 일점쇄선 B1-B2 방향을 채널 길이 방향, 일점쇄선 B3-B4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(101)는 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130); 산화물 반도체층(130)과 전기적으로 접속되는 도전층(140) 및 도전층(150); 산화물 반도체층(130), 도전층(140) 및 도전층(150)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 도전층(140), 도전층(150), 절연층(160) 및 도전층(170)과 접하는 절연층(175); 절연층(175)과 접하는 절연층(180)을 갖는다. 또한, 필요에 따라 절연층(180)에 평탄화막으로서의 기능을 부가하여도 좋다.
여기서, 도전층(140)은 소스 전극층, 도전층(150)은 드레인 전극층, 절연층(160)은 게이트 절연막, 도전층(170)은 게이트 전극층으로서 각각 기능할 수 있다.
또한, 도 36의 (B)에 도시된 영역(231)은 소스 영역, 영역(232)은 드레인 영역, 영역(233)은 채널 형성 영역으로서 각각 기능할 수 있다. 영역(231) 및 영역(232)은 도전층(140) 및 도전층(150)과 각각 접하고, 도전층(140) 및 도전층(150)으로서 산소와 결합하기 쉬운 도전 재료를 사용하면, 영역(231) 및 영역(232)을 저저항화할 수 있다.
구체적으로는, 산화물 반도체층(130)과 도전층(140) 및 도전층(150)이 접함으로써 산화물 반도체층(130) 내에 산소 결손이 생기고, 이 산소 결손과 산화물 반도체층(130) 내에 잔류 또는 외부로부터 확산되는 수소와의 상호 작용에 의하여 영역(231) 및 영역(232)은 저저항의 n형이 된다.
또한 트랜지스터의 '소스'나 '드레인'의 기능은 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에서 전류의 방향이 변화하는 경우 등에는 바꿔 사용되는 경우가 있다. 따라서, 본 명세서에서, '소스' 및 '드레인'이라는 용어는 서로 바꿔 사용할 수 있다. 또한, '전극층'은 '배선'으로 바꿔 말할 수도 있다.
또한, 도전층(170)은 도전층(171) 및 도전층(172)의 2층으로 형성되는 예가 도시되었지만 1층 또는 3층 이상의 적층이어도 좋다. 이 구성은 본 실시형태에서 설명하는 다른 트랜지스터에도 적용할 수 있다.
또한, 도전층(140) 및 도전층(150)은 단층으로 형성되는 예가 도시되었지만 2층 이상의 적층이어도 좋다. 이 구성은 본 실시형태에서 설명하는 다른 트랜지스터에도 적용할 수 있다.
본 발명의 일 형태에 따른 트랜지스터는 도 36의 (C) 및 (D)에 도시된 구성을 가져도 좋다. 도 36의 (C)는 트랜지스터(102)의 상면도이고, 도 36의 (C)에 도시된 일점쇄선 C1-C2 방향의 단면이 도 36의 (D)에 상당한다. 또한, 도 36의 (C)에 도시된 일점쇄선 C3-C4 방향의 단면은 도 38의 (B)에 상당한다. 또한, 일점쇄선 C1-C2 방향을 채널 길이 방향, 일점쇄선 C3-C4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(102)는, 게이트 절연막으로서 작용하는 절연층(160)의 단부와 게이트 전극층으로서 작용하는 도전층(170)의 단부를 일치시키지 않는 점 외에는 트랜지스터(101)와 같은 구성을 갖는다. 트랜지스터(102)의 구조는 도전층(140) 및 도전층(150)이 절연층(160)으로 넓게 덮이기 때문에 도전층(140) 및 도전층(150)과, 도전층(170) 사이의 저항이 높고 게이트 누설 전류가 적다는 특징을 갖는다.
트랜지스터(101) 및 트랜지스터(102)는 도전층(170)과, 도전층(140) 및 도전층(150)이 중첩되는 영역을 갖는 톱 게이트 구조이다. 이 영역의 채널 길이 방향의 폭은 기생 용량을 작게 하기 위하여 3nm 이상 300nm 미만으로 하는 것이 바람직하다. 이 구성에서는, 산화물 반도체층(130)에 오프셋 영역이 형성되지 않기 때문에, 온 전류가 높은 트랜지스터가 형성되기 쉽다.
본 발명의 일 형태에 따른 트랜지스터는 도 36의 (E) 및 (F)에 도시된 구성을 가져도 좋다. 도 36의 (E)는 트랜지스터(103)의 상면도이고, 도 36의 (E)에 도시된 일점쇄선 D1-D2를 방향의 단면이 도 36의 (F)에 상당한다. 또한, 도 36 (E)에 도시된 일점쇄선 D3-D4 방향의 단면은 도 38의 (A)에 상당한다. 또한, 일점쇄선 D1-D2 방향을 채널 길이 방향, 일점쇄선 D3-D4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(103)는, 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130); 산화물 반도체층(130)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 산화물 반도체층(130), 절연층(160), 및 도전층(170)을 덮는 절연층(175); 절연층(175)과 접하는 절연층(180); 절연층(175) 및 절연층(180)에 제공된 개구부를 통하여 산화물 반도체층(130)과 전기적으로 접속되는 도전층(140) 및 도전층(150)을 갖는다. 또한, 필요에 따라 절연층(180), 도전층(140) 및 도전층(150)에 접하는 절연층(평탄화막) 등을 가져도 좋다.
여기서, 도전층(140)은 소스 전극층, 도전층(150)은 드레인 전극층, 절연층(160)은 게이트 절연막, 도전층(170)은 게이트 전극층으로서 각각 기능할 수 있다.
또한, 도 36의 (F)에 도시된 영역(231)은 소스 영역, 영역(232)은 드레인 영역, 영역(233)은 채널 형성 영역으로서 각각 기능할 수 있다. 영역(231) 및 영역(232)은 절연층(175)과 접하고, 예를 들어 절연층(175)으로서 수소가 포함되는 절연 재료를 사용하면 영역(231) 및 영역(232)을 저저항화할 수 있다.
구체적으로는, 절연층(175)을 형성할 때까지의 공정에 의하여 영역(231) 및 영역(232)에 생기는 산소 결손과, 절연층(175)으로부터 영역(231) 및 영역(232)으로 확산되는 수소의 상호 작용에 의하여, 영역(231) 및 영역(232)은 저저항의 n형이 된다. 또한, 수소가 포함되는 절연 재료로서는, 예를 들어 질화 실리콘이나 질화 알루미늄 등을 사용할 수 있다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 37의 (A) 및 (B)에 도시된 구성을 가져도 좋다. 도 37의 (A)는 트랜지스터(104)의 상면도이고, 도 37의 (A)에 도시된 일점쇄선 E1-E2 방향의 단면이 도 37의 (B)에 상당한다. 또한, 도 37의 (A)에 도시된 일점쇄선 E3-E4 방향의 단면은 도 38의 (A)에 상당한다. 또한, 일점쇄선 E1-E2 방향을 채널 길이 방향, 일점쇄선 E3-E4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(104)는 도전층(140) 및 도전층(150)이 산화물 반도체층(130)의 단부를 덮도록 접하는 점 외에는 트랜지스터(103)와 같은 구성을 갖는다.
또한, 도 37의 (B)에 도시된 영역(331) 및 영역(334)은 소스 영역, 영역(332) 및 영역(335)은 드레인 영역, 영역(333)은 채널 형성 영역으로서 각각 기능할 수 있다.
영역(331) 및 영역(332)은 트랜지스터(101)에서의 영역(231) 및 영역(232)과 마찬가지로 저저항화할 수 있다.
또한, 영역(334) 및 영역(335)은 트랜지스터(103)에서의 영역(231) 및 영역(232)과 마찬가지로 저저항화할 수 있다. 또한, 채널 길이 방향에서의 영역(334) 및 영역(335)의 길이가 100nm 이하, 바람직하게는 50nm 이하인 경우에는 게이트 전계의 기여에 의하여 온 전류가 크게 저하되지 않는다. 따라서, 영역(334) 및 영역(335)의 저저항화를 행하지 않는 경우도 있다.
트랜지스터(103) 및 트랜지스터(104)는 도전층(170)과, 도전층(140) 및 도전층(150)이 중첩되는 영역을 갖지 않는 자기 정렬 구조(self-aligned structure)를 갖는다. 자기 정렬 구조의 트랜지스터는 게이트 전극층과 소스 전극층 및 드레인 전극층 사이의 기생 용량이 매우 작기 때문에, 고속 동작 용도에 적합하다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 37의 (C) 및 (D)에 도시된 구성을 가져도 좋다. 도 37의 (C)는 트랜지스터(105)의 상면도이고, 도 37의 (C)에 도시된 일점쇄선 F1-F2 방향의 단면이 도 37의 (D)에 상당한다. 또한, 도 37의 (C)에 도시된 일점쇄선 F3-F4 방향의 단면은 도 38의 (A)에 상당한다. 또한, 일점쇄선 F1-F2 방향을 채널 길이 방향, 일점쇄선 F3-F4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(105)는 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130); 산화물 반도체층(130)과 전기적으로 접속되는 도전층(141) 및 도전층(151); 산화물 반도체층(130), 도전층(141), 및 도전층(151)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 산화물 반도체층(130), 도전층(141), 도전층(151), 절연층(160), 및 도전층(170)과 접하는 절연층(175); 절연층(175)과 접하는 절연층(180); 절연층(175) 및 절연층(180)에 제공된 개구부를 통하여 도전층(141) 및 도전층(151)과 각각 전기적으로 접속되는 도전층(142) 및 도전층(152)을 갖는다. 또한, 필요에 따라 절연층(180), 도전층(142), 및 도전층(152)에 접하는 절연층 등을 가져도 좋다.
여기서, 도전층(141) 및 도전층(151)은 산화물 반도체층(130)의 상면과 접하고, 측면에는 접하지 않는 구성이 된다.
트랜지스터(105)는 도전층(141) 및 도전층(151)을 갖는 점, 절연층(175) 및 절연층(180)에 제공된 개구부를 갖는 점, 및 이 개구부를 통하여 도전층(141) 및 도전층(151)과 각각 전기적으로 접속되는 도전층(142) 및 도전층(152)을 갖는 점 외에는, 트랜지스터(101)와 같은 구성을 갖는다. 도전층(140)(도전층(141) 및 도전층(142))은 소스 전극층으로서 작용시킬 수 있고, 도전층(150)(도전층(151) 및 도전층(152))은 드레인 전극층으로서 작용시킬 수 있다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 37의 (E) 및 (F)에 도시된 구성을 가져도 좋다. 도 37의 (E)는 트랜지스터(106)의 상면도이고, 도 37의 (E)에 도시된 일점쇄선 G1-G2 방향의 단면이 도 37의 (F)에 상당한다. 또한, 도 37의 (A)에 도시된 일점쇄선 G3-G4 방향의 단면은 도 38의 (A)에 상당한다. 또한, 일점쇄선 G1-G2 방향을 채널 길이 방향, 일점쇄선 G3-G4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(106)는, 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130); 산화물 반도체층(130)과 전기적으로 접속되는 도전층(141) 및 도전층(151); 산화물 반도체층(130)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 절연층(120), 산화물 반도체층(130), 도전층(141), 도전층(151), 절연층(160), 및 도전층(170)과 접하는 절연층(175); 절연층(175)과 접하는 절연층(180); 절연층(175) 및 절연층(180)에 제공된 개구부를 통하여 도전층(141) 및 도전층(151)과 각각 전기적으로 접속된 도전층(142) 및 도전층(152)을 갖는다. 또한, 필요에 따라 절연층(180), 도전층(142), 및 도전층(152)에 접하는 절연층(평탄화막) 등을 가져도 좋다.
여기서, 도전층(141) 및 도전층(151)은 산화물 반도체층(130)의 상면과 접하고, 측면에는 접하지 않는 구성이 된다.
트랜지스터(106)는 도전층(141) 및 도전층(151)을 갖는 점 외에는 트랜지스터(103)와 같은 구성을 갖는다. 도전층(140)(도전층(141) 및 도전층(142))은 소스 전극층으로서 작용시킬 수 있고, 도전층(150)(도전층(151) 및 도전층(152))은 드레인 전극층으로서 작용시킬 수 있다.
트랜지스터(105) 및 트랜지스터(106)의 구성에서는 도전층(140) 및 도전층(150)이 절연층(120)과 접하지 않는 구성이기 때문에 절연층(120) 내의 산소가 도전층(140) 및 도전층(150)에 의하여 추출되기 어렵게 되어 절연층(120)으로부터 산화물 반도체층(130) 내로 산소를 쉽게 공급할 수 있다.
또한, 트랜지스터(103)에서의 영역(231) 및 영역(232), 트랜지스터(104) 및 트랜지스터(106)에서의 영역(334) 및 영역(335)에는 산소 결손을 형성하고 도전율을 높이기 위한 불순물을 첨가하여도 좋다. 산화물 반도체층에 산소 결손을 형성하는 불순물로서는 예를 들어 인, 비소, 안티모니, 붕소, 알루미늄, 실리콘, 질소, 헬륨, 네온, 아르곤, 크립톤, 제논, 인듐, 불소, 염소, 타이타늄, 아연, 및 탄소 중 어느 것으로부터 선택되는 하나 이상을 사용할 수 있다. 상기 불순물의 첨가 방법으로서는 플라스마 처리법, 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법 등을 사용할 수 있다.
불순물 원소로서, 상기 원소가 산화물 반도체층에 첨가되면, 산화물 반도체층 내의 금속 원소와 산소의 결합이 절단되어 산소 결손이 형성된다. 산화물 반도체층에 포함되는 산소 결손과 산화물 반도체층 내에 잔존되거나 또는 나중에 첨가되는 수소의 상호 작용에 의하여, 산화물 반도체층의 도전율을 높게 할 수 있다.
불순물 원소의 첨가에 의하여 산소 결손이 형성된 산화물 반도체에 수소를 첨가하면, 산소 결손 사이트에 수소가 들어가 전도대 근방에 도너 준위가 형성된다. 결과적으로, 산화물 도전체를 형성할 수 있다. 여기서는 도전체화된 산화물 반도체를 산화물 도전체라고 한다. 또한, 산화물 도전체는 산화물 반도체와 마찬가지로 투광성을 갖는다.
산화물 도전체는 축퇴형 반도체(degenerated semiconductor)이고, 전도대단(conduction band edge)과 페르미 준위가 일치 또는 대략 일치한다고 추정된다. 그러므로 산화물 도전체층과, 소스 전극층 및 드레인 전극층으로서 기능하는 도전층과의 접촉은 옴 접촉(ohmic contact)이 되어 산화물 도전체층과, 소스 전극층 및 드레인 전극층으로서 기능하는 도전층 사이의 접촉 저항을 저감할 수 있다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 39의 (A) 내지 (F)에 도시된 채널 길이 방향의 단면도, 및 도 38 (C) 및 (D)에 도시된 채널 폭 방향의 단면도와 같이, 산화물 반도체층(130)과 기판(115) 사이에 도전층(173)을 구비하여도 좋다. 도전층(173)을 제 2 게이트 전극층(백 게이트)으로서 사용함으로써 온 전류를 더 증가시키거나 문턱 전압을 제어할 수 있다. 또한, 도 39의 (A) 내지 (F)에 도시된 단면도에서 도전층(173)의 폭을 산화물 반도체층(130)보다 짧게 하여도 좋다. 또한, 도전층(173)의 폭을 도전층(170)의 폭보다 짧게 하여도 좋다.
온 전류를 증가시키기 위해서는, 예를 들어 도전층(170)과 도전층(173)을 같은 전위로 하여 더블 게이트 트랜지스터로서 구동시키면 좋다. 또한, 문턱 전압을 제어하기 위해서는 도전층(170)과는 다른 정전위를 도전층(173)에 공급하면 좋다. 도전층(170)과 도전층(173)을 같은 전위로 하기 위해서는 예를 들어 도 38의 (D)에 도시된 바와 같이, 도전층(170)과 도전층(173)을 콘택트 홀을 통하여 전기적으로 접속하면 좋다.
또한, 도 36 및 도 37에 도시된 트랜지스터(101) 내지 트랜지스터(106)에서는 산화물 반도체층(130)이 단층인 예를 도시하였지만 산화물 반도체층(130)은 적층이라도 좋다. 트랜지스터(101) 내지 트랜지스터(106)의 산화물 반도체층(130)은 도 40의 (B) 및 (C) 또는 도 40의 (D) 및 (E)에 도시된 산화물 반도체층(130)과 서로 바꿀 수 있다.
도 40의 (A)는 산화물 반도체층(130)의 상면도이고, 도 40의 (B) 및 (C)는 2층 구조인 산화물 반도체층(130)의 단면도이다. 또한, 도 40의 (D) 및 (E)는 3층 구조의 산화물 반도체층(130)의 단면도이다.
산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c)에는 각각 조성이 상이한 산화물 반도체층 등을 사용할 수 있다.
본 발명의 일 형태에 따른 트랜지스터는 도 41의 (A) 및 (B)에 도시된 구성을 가져도 좋다. 도 41의 (A)는 트랜지스터(107)의 상면도이고, 도 41의 (A)에 도시된 일점쇄선 H1-H2 방향의 단면이 도 41의 (B)에 상당한다. 또한, 도 41의 (A)에 도시된 일점쇄선 H3-H4 방향의 단면이 도 43의 (A)에 상당한다. 또한, 일점쇄선 H1-H2 방향을 채널 길이 방향, 일점쇄선 H3-H4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(107)는, 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130a) 및 산화물 반도체층(130b)으로 이루어진 적층; 이 적층과 전기적으로 접속되는 도전층(140) 및 도전층(150); 상기 적층, 도전층(140), 및 도전층(150)과 접하는 산화물 반도체층(130c); 이 산화물 반도체층(130c)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 도전층(140), 도전층(150), 산화물 반도체층(130c), 절연층(160), 및 도전층(170)과 접하는 절연층(175); 절연층(175)과 접하는 절연층(180)을 포함한다. 또한, 필요에 따라 절연층(180)에 평탄화막으로서의 기능을 부가하여도 좋다.
트랜지스터(107)는, 영역(231) 및 영역(232)에서 산화물 반도체층(130)이 2층(산화물 반도체층(130a) 및 산화물 반도체층(130b))인 점, 영역(233)에서 산화물 반도체층(130)이 3층(산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c))인 점, 및 도전층(140) 및 도전층(150)과, 절연층(160) 사이에 산화물 반도체층의 일부(산화물 반도체층(130c))가 개재되는 점 외에는 트랜지스터(101)와 같은 구성을 갖는다.
본 발명의 일 형태에 따른 트랜지스터는 도 41의 (C) 및 (D)에 도시된 구성을 가져도 좋다. 도 41의 (C)는 트랜지스터(108)의 상면도이고, 도 41의 (C)에 도시된 일점쇄선 I1-I2 방향의 단면이 도 41의 (D)에 상당한다. 또한, 도 41의 (C)에 도시된 일점쇄선 I3-I4 방향의 단면이 도 43의 (B)에 상당한다. 또한, 일점쇄선 I1-I2 방향을 채널 길이 방향, 일점쇄선 I3-I4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(108)는, 절연층(160) 및 산화물 반도체층(130c)의 단부가 도전층(170)의 단부와 일치하지 않는 점이 트랜지스터(107)와 상이하다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 41의 (E) 및 (F)에 도시된 구성을 가져도 좋다. 도 41의 (E)는 트랜지스터(109)의 상면도이고, 도 41의 (E)에 도시된 일점쇄선 J1-J2 방향의 단면이 도 41의 (F)에 상당한다. 또한, 도 41의 (E)에 도시된 일점쇄선 J3-J4 방향의 단면이 도 43의 (A)에 상당한다. 또한, 일점쇄선 J1-J2 방향을 채널 길이 방향, 일점쇄선 J3-J4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(109)는, 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130a) 및 산화물 반도체층(130b)으로 이루어진 적층; 이 적층과 접하는 산화물 반도체층(130c); 산화물 반도체층(130c)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 상기 적층, 산화물 반도체층(130c), 절연층(160), 및 도전층(170)을 덮는 절연층(175); 절연층(175)과 접하는 절연층(180); 절연층(175) 및 절연층(180)에 제공된 개구부를 통하여 상기 적층과 전기적으로 접속되는 도전층(140) 및 도전층(150)을 포함한다. 또한, 필요에 따라 절연층(180), 도전층(140), 및 도전층(150)에 접하는 절연층(평탄화막) 등을 가져도 좋다.
트랜지스터(109)는, 영역(231) 및 영역(232)에서 산화물 반도체층(130)이 2층(산화물 반도체층(130a) 및 산화물 반도체층(130b))인 점, 영역(233)에서 산화물 반도체층(130)이 3층(산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c))인 점 외에는 트랜지스터(103)와 같은 구성을 갖는다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 42의 (A) 및 (B)에 도시된 구성을 가져도 좋다. 도 42의 (A)는 트랜지스터(110)의 상면도이고, 도 42의 (A)에 도시된 일점쇄선 K1-K2 방향의 단면이 도 42의 (B)에 상당한다. 또한, 도 42의 (A)에 도시된 일점쇄선 K3-K4 방향의 단면이 도 43의 (A)에 상당한다. 또한, 일점쇄선 K1-K2 방향을 채널 길이 방향, 일점쇄선 K3-K4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(110)는, 영역(331) 및 영역(332)에서 산화물 반도체층(130)이 2층(산화물 반도체층(130a) 및 산화물 반도체층(130b))인 점, 영역(333)에서 산화물 반도체층(130)이 3층(산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c))인 점 외에는 트랜지스터(104)와 같은 구성을 갖는다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 42의 (C) 및 (D)에 도시된 구성을 가져도 좋다. 도 42의 (C)는 트랜지스터(111)의 상면도이고, 도 42의 (C)에 도시된 일점쇄선 L1-L2 방향의 단면이 도 42의 (D)에 상당한다. 또한, 도 42의 (C)에 도시된 일점쇄선 L3-L4 방향의 단면이 도 43의 (A)에 상당한다. 또한, 일점쇄선 L1-L2 방향을 채널 길이 방향, 일점쇄선 L3-L4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(111)는, 기판(115)과 접하는 절연층(120); 절연층(120)과 접하는 산화물 반도체층(130a) 및 산화물 반도체층(130b)으로 이루어진 적층; 이 적층과 전기적으로 접속되는 도전층(141) 및 도전층(151); 상기 적층, 도전층(141), 및 도전층(151)과 접하는 산화물 반도체층(130c); 산화물 반도체층(130c)과 접하는 절연층(160); 절연층(160)과 접하는 도전층(170); 상기 적층, 도전층(141), 도전층(151), 산화물 반도체층(130c), 절연층(160), 및 도전층(170)과 접하는 절연층(175); 절연층(175)과 접하는 절연층(180); 절연층(175) 및 절연층(180)에 제공된 개구부를 통하여 도전층(141) 및 도전층(151)과 각각 전기적으로 접속되는 도전층(142) 및 도전층(152)을 포함한다. 또한, 필요에 따라 절연층(180), 도전층(142), 및 도전층(152)에 접하는 절연층(평탄화막) 등을 가져도 좋다.
트랜지스터(111)는, 영역(231) 및 영역(232)에서 산화물 반도체층(130)이 2층(산화물 반도체층(130a) 및 산화물 반도체층(130b))인 점, 영역(233)에서 산화물 반도체층(130)이 3층(산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c))인 점, 및 도전층(141) 및 도전층(151)과, 절연층(160) 사이에 산화물 반도체층의 일부(산화물 반도체층(130c))가 개재되는 점 외에는 트랜지스터(105)와 같은 구성을 갖는다.
본 발명의 일 형태에 따른 트랜지스터는 도 42의 (E) 및 (F)에 도시된 구성을 가져도 좋다. 도 42의 (E)는 트랜지스터(112)의 상면도이고, 도 42의 (E)에 도시된 일점쇄선 M1-M2 방향의 단면이 도 42의 (F)에 상당한다. 또한, 도 42의 (E)에 도시된 일점쇄선 M3-M4 방향의 단면이 도 43의 (A)에 상당한다. 또한, 일점쇄선 M1-M2 방향을 채널 길이 방향, 일점쇄선 M3-M4 방향을 채널 폭 방향이라고 부른다.
트랜지스터(112)는, 영역(331), 영역(332), 영역(334), 및 영역(335)에서 산화물 반도체층(130)이 2층(산화물 반도체층(130a) 및 산화물 반도체층(130b))인 점, 영역(333)에서 산화물 반도체층(130)이 3층(산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c))인 점 외에는 트랜지스터(106)와 같은 구성을 갖는다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 44의 (A) 내지 (F)에 도시된 채널 길이 방향의 단면도, 및 도 43의 (C) 및 (D)에 도시된 채널 폭 방향의 단면도와 같이, 산화물 반도체층(130)과 기판(115) 사이에 도전층(173)을 구비하여도 좋다. 이 도전층을 제 2 게이트 전극층(백 게이트)으로서 사용함으로써 온 전류를 더 증가시키거나 문턱 전압을 제어할 수 있다. 또한, 도 44의 (A) 내지 (F)에 도시된 단면도에서 도전층(173)의 폭을 산화물 반도체층(130)보다 짧게 하여도 좋다. 또한, 도전층(173)의 폭을 도전층(170)의 폭보다 짧게 하여도 좋다.
또한, 본 발명의 일 형태에 따른 트랜지스터는 도 45의 (A) 및 (B)에 도시된 구성으로 할 수도 있다. 도 45의 (A)는 상면도이고, 도 45의 (B)는 도 45의 (A)에 도시된 일점쇄선 N1-N2, 및 일점쇄선 N3-N4에 대응하는 단면도이다. 또한, 도 45의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 45의 (A) 및 (B)에 도시된 트랜지스터(113)는 기판(115); 기판(115) 위의 절연층(120); 절연층(120) 위의 산화물 반도체층(130)(산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c)); 산화물 반도체층(130)에 접촉되고 간격을 두고 배치된 도전층(140) 및 도전층(150); 산화물 반도체층(130c)에 접하는 절연층(160); 절연층(160)에 접하는 도전층(170)을 갖는다. 또한, 산화물 반도체층(130c), 절연층(160), 및 도전층(170)은 트랜지스터(113) 위의 절연층(190)에 제공된 산화물 반도체층(130a), 산화물 반도체층(130b), 및 절연층(120)에 도달하는 개구부에 제공되어 있다.
트랜지스터(113)의 구성은, 상술한 다른 트랜지스터의 구성과 비교하여, 소스 전극 또는 드레인 전극이 되는 도전체와 게이트 전극이 되는 도전체가 중첩되는 영역이 적으므로, 기생 용량을 작게 할 수 있다. 따라서, 트랜지스터(113)는 고속 동작이 필요한 회로의 요소로서 적합하다. 트랜지스터(113)의 상면은, 도 45의 (B)에 도시된 바와 같이 CMP(Chemical Mechanical Polishing)법 등을 사용하여 평탄화하는 것이 바람직하지만, 평탄화하지 않는 구성으로 할 수도 있다.
또한, 본 발명의 일 형태에 따른 트랜지스터에서의 도전층(140)(소스 전극층) 및 도전층(150)(드레인 전극층)은 도 46의 (A) 및 (B)에 도시된 상면도(산화물 반도체층(130), 도전층(140), 및 도전층(150)만 도시되었음)와 같이, 산화물 반도체층(130)의 폭(WOS)보다 도전층(140) 및 도전층(150)의 폭(WSD)이 길게 형성되어도 좋고, 짧게 형성되어도 좋다. WOS≥WSD(WSD는 WOS 이하)로 함으로써 게이트 전계가 산화물 반도체층(130) 전체에 가해지기 쉬워져 트랜지스터의 전기 특성을 향상시킬 수 있다. 또한, 도 46의 (C)에 도시된 바와 같이, 도전층(140) 및 도전층(150)이 산화물 반도체층(130)과 중첩되는 영역에만 형성되어도 좋다.
본 발명의 일 형태에 따른 트랜지스터(트랜지스터(101) 내지 트랜지스터(113))은 어느 구성에서도, 게이트 전극층인 도전층(170)이 게이트 절연막인 절연층(160)을 개재하여 산화물 반도체층(130)의 채널 폭 방향을 전기적으로 둘러싸, 온 전류를 높일 수 있다. 이와 같은 트랜지스터 구조를 surrounded channel(s-channel) 구조라고 부른다.
또한, 산화물 반도체층(130a) 및 산화물 반도체층(130b)을 갖는 트랜지스터, 그리고 산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c)을 갖는 트랜지스터에서는 산화물 반도체층(130)을 구성하는 2층 또는 3층의 재료를 적절히 선택함으로써 산화물 반도체층(130b)에 전류를 흘릴 수 있다. 산화물 반도체층(130b)에 전류가 흐름으로써 계면 산란의 영향을 받기 어렵고 높은 온 전류를 얻을 수 있다. 따라서, 산화물 반도체층(130b)을 두껍게 함으로써 온 전류가 향상될 수 있다.
여기까지의 구성으로 함으로써, 트랜지스터의 전기 특성을 향상시킬 수 있다.
본 실시형태에 기재의 구성은, 다른 실시형태에 기재의 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 실시형태 2에 기재의 트랜지스터의 구성 요소에 대하여 자세히 설명한다.
기판(115)에는, 유리 기판, 석영 기판, 반도체 기판, 세라믹 기판, 표면이 절연 처리된 금속 기판 등을 사용할 수 있다. 또는 트랜지스터나 포토다이오드가 형성된 실리콘 기판, 및 이 실리콘 기판 위에 절연층, 배선, 콘택트 플러그로서 기능하는 도전체 등이 형성된 것을 사용할 수 있다. 또한, 실리콘 기판에 p-ch형 트랜지스터를 형성하는 경우, n-형 도전형을 갖는 실리콘 기판을 사용하는 것이 바람직하다. 또는 n-형 또는 i형의 실리콘층을 갖는 SOI 기판이라도 좋다. 또한, 실리콘 기판에 제공되는 트랜지스터가 p-ch형인 경우에는 , 트랜지스터를 형성하는 면의 면 방위는 (110)면인 실리콘 기판을 사용하는 것이 바람직하다. (110)면에 p-ch형 트랜지스터를 형성함으로써 이동도를 높게 할 수 있다.
절연층(120)은 기판(115)에 포함되는 요소로부터 불순물이 확산되는 것을 방지하는 기능에 더하여 산화물 반도체층(130)에 산소를 공급하는 기능도 가질 수 있다. 따라서, 절연층(120)은 산소가 포함되는 절연막인 것이 바람직하며, 화학량론적 조성보다 많은 산소가 포함되는 절연막인 것이 더 바람직하다. 절연층(120)은 TDS법으로 측정한 산소 원자로 환산된 산소의 방출량이 1.0×1019atoms/cm3 이상인 막인 것이 바람직하다. 또한, 상기 TDS 분석 시에서의 막의 표면 온도가 100℃ 이상 700℃ 이하, 바람직하게는 100℃ 이상 500℃ 이하의 범위로 한다. 또한, 기판(115)이 다른 디바이스가 형성된 기판인 경우, 절연층(120)은 층간 절연막으로서의 기능도 갖는다. 이 경우에는 표면이 평탄화되도록 CMP법 등으로 평탄화 처리를 수행하는 것이 바람직하다.
예를 들어, 절연층(120)에는, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 등의 산화물 절연막, 질화 실리콘, 질화산화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의 질화물 절연막, 또는 이들의 혼합 재료를 사용할 수 있다. 또한, 상기 재료의 적층이어도 좋다.
산화물 반도체층(130)은, 절연층(120) 측으로부터 산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c)이 순차적으로 적층된 3층 구조로 할 수 있다.
또한, 산화물 반도체층(130)이 단층인 경우에는, 본 실시형태에 기재의 산화물 반도체층(130b)에 상당하는 층을 사용하면 좋다.
또한, 산화물 반도체층(130)이 2층인 경우에는, 절연층(120) 측으로부터 산화물 반도체층(130a)에 상당하는 층 및 산화물 반도체층(130b)에 상당하는 층이 순차적으로 적층된 것을 사용하면 좋다. 이 구성의 경우, 산화물 반도체층(130a)과 산화물 반도체층(130b)을 치환할 수도 있다.
일례로서는, 산화물 반도체층(130b)에는 산화물 반도체층(130a) 및 산화물 반도체층(130c)보다 전자 친화력(진공 준위로부터 전도대 하단까지의 에너지)이 큰 산화물 반도체를 사용한다.
이와 같은 구조에서, 도전층(170)에 전계가 인가되면, 산화물 반도체층(130) 중 전도대 하단의 에너지가 가장 작은 산화물 반도체층(130b)에 채널이 형성된다. 따라서, 산화물 반도체층(130b)은 반도체로서 기능하는 영역을 갖는다고 할 수 있지만, 산화물 반도체층(130a) 및 산화물 반도체층(130c)은 절연체 또는 반절연체로서 기능하는 영역을 갖는다고도 할 수 있다.
또한, 산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c)으로서 사용할 수 있는 산화물 반도체는 적어도 In 또는 Zn을 포함하는 것이 바람직하다. 또는 In과 Zn의 양쪽을 포함하는 것이 바람직하다. 또한, 이 산화물 반도체를 사용한 트랜지스터의 전기 특성의 편차를 줄이기 위하여, 상술한 것에 더하여 스태빌라이저(stabilizer)를 포함하는 것이 바람직하다.
스태빌라이저로서는 Ga, Sn, Hf, Al, 또는 Zr 등을 들 수 있다. 또한, 다른 스태빌라이저로서는, 란타노이드인, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등을 들 수 있다.
산화물 반도체층(130a), 산화물 반도체층(130b), 및 산화물 반도체층(130c)에는 결정부가 포함되는 것이 바람직하다. 특히, c축으로 배향된 결정을 사용함으로써 트랜지스터에 안정된 전기 특성을 부여할 수 있다. c축으로 배향된 결정은 변형에 강하고, 가요성 기판이 사용된 반도체 장치의 신뢰성을 향상시킬 수 있다.
소스 전극층으로서 작용하는 도전층(140) 및 드레인 전극층으로서 작용하는 도전층(150)에는, 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, W, Ni, Mn, Nd, Sc, 및 상기 금속 재료의 합금으로부터 선택된 재료의 단층 또는 적층을 사용할 수 있다. 대표적으로는 특히 산소와 결합되기 쉬운 Ti이나, 나중의 프로세스 온도를 비교적 높게 할 수 있는 등의 이유로 융점이 높은 W을 사용하는 것이 더 바람직하다. 또한, 저저항의 Cu나 Cu-Mn 등의 합금과 상기 재료의 적층을 사용하여도 좋다. 트랜지스터(105), 트랜지스터(106), 트랜지스터(111), 및 트랜지스터(112)에는 예를 들어 도전층(141) 및 도전층(151)에 W을 사용하고, 도전층(142) 및 도전층(152)에 Ti과 Al의 적층막 등을 사용할 수 있다.
상기 재료는 산화물 반도체막으로부터 산소를 추출하는 성질을 갖는다. 그러므로, 상기 재료와 접하는 산화물 반도체층의 일부의 영역에서는 산화물 반도체막 내의 산소가 이탈되어 산소 결손이 형성된다. 막 내에 약간 포함되는 수소와 상기 산소 결손이 결합됨으로써, 그 영역은 현저하게 n형화된다. 따라서, n형화된 상기 영역은 트랜지스터의 소스 또는 드레인으로서 작용시킬 수 있다.
또한, 도전층(140) 및 도전층(150)에 W을 사용하는 경우에는, 질소를 도핑하여도 좋다. 질소를 도핑함으로써 산소를 추출하는 성질을 적절히 약하게 할 수 있고, n형화된 영역이 채널 영역까지 확대되는 것을 방지할 수 있다. 또한, 도전층(140) 및 도전층(150)을 n형 반도체층과의 적층으로 하고, n형 반도체층과 산화물 반도체층을 접촉시킴으로써 n형화된 영역이 채널 영역까지 확대되는 것을 방지할 수 있다. n형 반도체층으로서는, 질소가 첨가된 In-Ga-Zn 산화물, 산화 아연, 산화 인듐, 산화 주석, 산화 인듐 주석 등을 사용할 수 있다.
게이트 절연막으로서 작용하는 절연층(160)에는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼 중 1종 이상을 포함하는 절연막을 사용할 수 있다. 또한, 절연층(160)은 상술한 재료의 적층이어도 좋다. 또한, 절연층(160)은 불순물로서 La, N, Zr 등을 포함하여도 좋다.
또한, 절연층(160)의 적층 구조의 일례에 대하여 설명한다. 절연층(160)은, 예를 들어, 산소, 질소, 실리콘, 하프늄 등을 갖는다. 구체적으로는, 산화 하프늄, 및 산화 실리콘 또는 산화질화 실리콘을 포함하면 바람직하다.
산화 하프늄 및 산화 알루미늄은 산화 실리콘이나 산화질화 실리콘과 비교하여 비유전율이 높다. 따라서, 산화 실리콘을 사용한 경우에 비하여 절연층(160)의 막 두께를 두껍게 할 수 있기 때문에, 터널 전류에 의한 누설 전류를 작게 할 수 있다. 즉, 오프 전류가 작은 트랜지스터를 구현할 수 있다. 또한, 결정 구조를 갖는 산화 하프늄은 비정질 구조를 갖는 산화 하프늄과 비교하여 높은 비유전율을 갖는다. 따라서, 오프 전류가 작은 트랜지스터로 하기 위해서는 결정 구조를 갖는 산화 하프늄을 사용하는 것이 바람직하다. 결정 구조의 예로서는 단사정계나 입방정계 등을 들 수 있다. 다만, 본 발명의 일 형태는 이에 한정되지 않는다.
또한, 산화물 반도체층(130)에 접하는 절연층(120) 및 절연층(160)으로서는, 질소 산화물의 방출량이 적은 막을 사용하는 것이 바람직하다. 질소 산화물의 방출량이 많은 절연층과 산화물 반도체가 접하는 경우, 질소 산화물에 기인하는 준위 밀도가 높게 되는 경우가 있다. 절연층(120) 및 절연층(160)에는 예를 들어, 질소 산화물의 방출량이 적은 산화질화 실리콘막 또는 산화질화 알루미늄막 등의 산화물 절연층을 사용할 수 있다.
질소 산화물의 방출량이 적은 산화질화 실리콘막은 TDS법에서 질소 산화물의 방출량보다 암모니아의 방출량이 많은 막이고, 대표적으로는 암모니아의 방출량이 1×1018cm-3 이상 5×1019cm-3 이하이다. 또한, 암모니아의 방출량은 막의 표면 온도가 50℃ 이상 650℃ 이하, 바람직하게는 50℃ 이상 550℃ 이하의 가열 처리에 의한 방출량으로 한다.
절연층(120) 및 절연층(160)으로서 상기 산화물 절연층을 사용함으로써 트랜지스터의 문턱 전압의 시프트를 저감할 수 있어 트랜지스터의 전기 특성의 변동을 저감할 수 있다.
게이트 전극층으로서 작용하는 도전층(170)에는, 예를 들어 Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Mn, Nd, Sc, Ta, 및 W 등의 도전막을 사용할 수 있다. 또한, 상기 재료의 합금이나 상기 재료의 도전성 질화물을 사용하여도 좋다. 또한, 상기 재료, 상기 재료의 합금, 및 상기 재료의 도전성 질화물로부터 선택된 복수의 재료의 적층이어도 좋다. 대표적으로는, 텅스텐, 텅스텐과 질화 타이타늄의 적층, 텅스텐과 질화 탄탈럼의 적층 등을 사용할 수 있다. 또한, 저저항의 Cu 또는 Cu-Mn 등의 합금이나 상기 재료와 Cu 또는 Cu-Mn 등의 합금의 적층을 사용하여도 좋다. 본 실시형태에서는 도전층(171)에 질화 탄탈럼, 도전층(172)에 텅스텐을 사용하여 도전층(170)을 형성한다.
절연층(175)에는, 수소가 포함되는 질화 실리콘막 또는 질화 알루미늄막 등을 사용할 수 있다. 실시형태 2에 기재의 트랜지스터(103), 트랜지스터(104), 트랜지스터(106), 트랜지스터(109), 트랜지스터(110), 및 트랜지스터(112)에서는, 절연층(175)으로서 수소가 포함되는 절연막을 사용함으로써 산화물 반도체층의 일부를 n형화할 수 있다. 또한, 질화 절연막은 수분 등의 차단막으로서의 작용도 가져, 트랜지스터의 신뢰성을 향상시킬 수 있다.
또한, 절연층(175)으로서는 산화 알루미늄막을 사용할 수도 있다. 특히 실시형태 2에 기재의 트랜지스터(101), 트랜지스터(102), 트랜지스터(105), 트랜지스터(107), 트랜지스터(108), 및 트랜지스터(111)에서는 절연층(175)에 산화 알루미늄막을 사용하는 것이 바람직하다. 산화 알루미늄막은 수소나 수분 등의 불순물과 산소의 양쪽에 대하여 막을 투과시키지 않는 차단 효과가 높다. 따라서, 산화 알루미늄막은, 트랜지스터의 제작 공정 중 및 제작 후에, 수소나 수분 등의 불순물이 산화물 반도체층(130)에 혼입되거나, 산소가 산화물 반도체층으로부터 방출되거나, 절연층(120)으로부터 산소가 불필요하게 방출되는 것을 방지하는 효과를 갖는 보호막으로서 사용되기 적합하다. 또한, 산화 알루미늄막에 포함되는 산소를 산화물 반도체층 내로 확산시킬 수도 있다.
또한, 절연층(175) 위에는 절연층(180)이 형성되는 것이 바람직하다. 상기 절연층에는 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼을 1종 이상 포함하는 절연막을 사용할 수 있다. 또한, 상기 절연층은 상기 재료의 적층이어도 좋다.
여기서, 절연층(180)은 절연층(120)과 마찬가지로 화학량론적 조성보다 많은 산소를 갖는 것이 바람직하다. 절연층(180)으로부터 방출되는 산소를 절연층(160)을 거쳐 산화물 반도체층(130)의 채널 형성 영역으로 확산시킬 수 있기 때문에, 채널 형성 영역에 형성된 산소 결손에 산소를 보전(補塡)할 수 있다. 따라서, 안정적인 트랜지스터의 전기 특성을 얻을 수 있다.
반도체 장치의 고집적화를 위해서는 트랜지스터를 미세화시킬 필요가 있다. 한편, 트랜지스터의 미세화에 의하여 트랜지스터의 전기 특성이 악화되는 것이 알려져 있고, 특히 채널 폭이 축소되면 온 전류가 저하된다.
본 발명의 일 형태에 따른 트랜지스터(107) 내지 트랜지스터(112)는 채널이 형성되는 산화물 반도체층(130b)을 덮도록 산화물 반도체층(130c)이 형성되고, 채널 형성층과 게이트 절연막이 접하지 않는 구성을 갖는다. 그러므로, 채널 형성층과 게이트 절연막의 계면에서 발생되는 캐리어의 산란을 억제할 수 있어, 트랜지스터의 온 전류를 크게 할 수 있다.
또한, 본 발명의 일 형태에 따른 트랜지스터에서는, 상술한 바와 같이, 산화물 반도체층(130)의 채널 폭 방향을 전기적으로 둘러싸도록 게이트 전극층(도전층(170))이 형성되기 때문에, 산화물 반도체층(130)에 대해서는 상면에 대하여 수직 방향으로부터의 게이트 전계에 더하여 측면에 대하여 수직 방향으로부터의 게이트 전계가 인가된다. 즉, 채널 형성층에 대하여 전체적으로 게이트 전계가 인가되어, 실효 채널 폭이 확대되기 때문에, 온 전류를 더 높게 할 수 있다.
본 실시형태에서 설명한 금속막, 반도체막, 무기 절연막 등 다양한 막은 대표적으로는 스퍼터링법이나 플라스마 CVD법에 의하여 형성될 수 있지만, 다른 방법, 예를 들어, 열 CVD법에 의하여 형성되어도 좋다. 열 CVD법의 예로서는, MOCVD(Metal Organic Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법 등이 있다.
열 CVD법은, 플라스마를 사용하지 않는 성막 방법이므로, 플라스마 대미지에 의하여 결함이 생성되는 일이 없다는 이점을 갖는다.
또한, 열 CVD법으로는 원료 가스와 산화제를 동시에 체임버 내에 보내고 체임버 내를 대기압 또는 감압하로 하고 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 막을 형성하여도 좋다.
ALD법은 체임버 내를 대기압 또는 감압하로 하고, 반응을 위한 원료 가스를 체임버에 도입하여 반응시켜, 이를 반복함으로써 막을 형성한다. 원료 가스와 함께 불활성 가스(아르곤 또는 질소 등)를 캐리어 가스로서 도입하여도 좋다. 예를 들어, 2종 이상의 원료 가스를 순차적으로 체임버에 공급하여도 좋다. 이때 복수종의 원료 가스가 혼합되지 않도록 제 1 원료 가스가 반응한 후에 불활성 가스를 도입하고 나서 제 2 원료 가스를 도입한다. 또는, 불활성 가스를 도입하는 대신에 진공 배기에 의하여 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판 표면에 흡착되어 반응하여 제 1 층이 형성되고, 나중에 도입되는 제 2 원료 가스가 흡착되어 반응하여 제 1 층 위에 제 2 층이 적층되어, 박막이 형성된다. 이 가스 도입 순서를 제어하면서 원하는 두께가 될 때까지 복수회 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는 가스 도입을 반복하는 횟수에 따라 조절할 수 있기 때문에, 막 두께를 정밀하게 조절할 수 있어 ALD법은 미세한 FET를 제작하는 경우에 적합하다.
MOCVD법이나 ALD법 등의 열 CVD법은, 상술한 실시형태에 기재의 금속막, 반도체막, 무기 절연막 등 다양한 막을 형성할 수 있고, 예를 들어 In-Ga-Zn-O막을 형성하는 경우에는, 트라이메틸인듐(In(CH3)3), 트라이메틸갈륨(Ga(CH3)3), 및 다이메틸아연(Zn(CH3)2)을 사용할 수 있다. 이들의 조합에 한정되지 않으며, 트라이메틸갈륨 대신 트라이에틸갈륨(Ga(C2H5)3)을 사용할 수도 있고, 다이메틸아연 대신 다이에틸아연(Zn(C2H5)2)을 사용할 수도 있다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화 하프늄막이 형성되는 경우에는, 용매와 하프늄 전구체가 포함되는 액체(하프늄알콕사이드나, 테트라키스다이메틸아마이드하프늄(TDMAH, Hf[N(CH3)2]4)이나 테트라키스(에틸메틸아마이드)하프늄 등의 하프늄아마이드)를 기화시킨 원료 가스와, 산화제로서 오존(O3)의 2종의 가스를 사용한다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화 알루미늄막이 형성되는 경우에는, 용매와 알루미늄 전구체가 포함되는 액체(트라이메틸알루미늄(TMA, Al(CH3)3) 등)를 기화시킨 원료 가스와, 산화제로서 H2O의 2종의 가스를 사용한다. 다른 재료로서는 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트) 등이 있다.
예를 들어, ALD를 이용하는 성막 장치에 의하여 산화 실리콘막을 형성하는 경우에는 헥사클로로다이실레인을 피성막면에 흡착시키고 산화성 가스(O2, 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 텅스텐막이 형성되는 경우에는, WF6 가스와 B2H6 가스를 순차적으로 도입하여 초기 텅스텐막을 형성한 후에, WF6 가스와 H2 가스를 순차적으로 도입하여 텅스텐막을 형성한다. 또한, B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어, ALD법을 이용하는 성막 장치에 의하여 산화물 반도체막, 예를 들어 In-Ga-Zn-O막이 형성되는 경우에는, In(CH3)3 가스와 O3 가스를 순차적으로 도입하여 In-O층을 형성한 후, Ga(CH3)3 가스와 O3 가스를 순차적으로 도입하여 GaO층을 형성하고 나서, Zn(CH3)2 가스와 O3 가스를 순차적으로 도입하여 ZnO층을 형성한다. 또한, 이들 층의 순서는 이 예에 한정되지 않는다. 이들의 가스를 사용하여 In-Ga-O층이나 In-Zn-O층, Ga-Zn-O층 등의 혼합 화합물층을 형성하여도 좋다. 또한, O3 가스 대신에 Ar 등의 불활성 가스로 버블링하여 얻어진 H2O 가스를 사용하여도 좋지만, H를 포함하지 않는 O3 가스를 사용하는 것이 바람직하다.
산화물 반도체층의 성막에는 대향 타깃식 스퍼터링 장치를 사용할 수도 있다. 이 대향 타깃식 스퍼터링 장치를 사용한 성막법을 VDSP(vapor deposition SP)라고 부를 수도 있다.
대향 타깃식 스퍼터링 장치를 사용하여 산화물 반도체층을 성막함으로써 산화물 반도체층을 형성할 때의 플라스마 손상을 저감할 수 있다. 그러므로, 막 내의 산소 결손을 저감할 수 있다. 또한, 대향 타깃식 스퍼터링 장치를 사용함으로써 저압에서 성막이 가능하기 때문에 형성된 산화물 반도체층 내의 불순물 농도(예를 들어, 수소, 희가스(아르곤 등), 물 등)를 저감할 수 있다.
본 실시형태에 기재의 구성은, 다른 실시형태에 기재의 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태에 사용할 수 있는 산화물 반도체층의 재료에 대하여 설명한다.
산화물 반도체는, 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한, 이들에 더하여, 알루미늄, 갈륨, 이트륨 또는 주석 등이 포함되는 것이 바람직하다. 또한, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등으로부터 선택된 1종, 또는 복수종이 포함되어도 좋다.
산화물 반도체막이, 인듐, 원소 M 및 아연을 갖는 경우를 생각한다. 또한, 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등으로 한다. 그 외의 원소 M에 적용 가능한 원소로서는, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘 등이 있다. 단, 원소 M으로서, 상술한 원소를 복수 조합하여도 되는 경우가 있다.
우선, 도 47의 (A), 도 47의 (B), 및 도 47의 (C)를 사용하여, 본 발명에 따른 산화물 반도체가 갖는 인듐, 원소M 및 아연의 원자수비의 바람직한 범위에 대하여 설명한다. 또한, 산소의 원자수비에 대해서는 기재하지 않는다. 또한, 산화물 반도체가 갖는 인듐, 원소M, 및 아연의 원자수비의 각 항을 [In], [M], 및 [Zn]으로 한다.
도 47의 (A), (B), 및 (C)에서, 파선은 [In]:[M]:[Zn]=(1+α):(1-α):1의 원자수비(-1≤α≤1)가 되는 라인, [In]:[M]:[Zn]=(1+α):(1-α):2의 원자수비가 되는 라인, [In]:[M]:[Zn]=(1+α):(1-α):3의 원자수비가 되는 라인, [In]:[M]:[Zn]=(1+α):(1-α):4의 원자수비가 되는 라인, 및 [In]:[M]:[Zn]=(1+α):(1-α):5의 원자수비가 되는 라인을 나타낸다.
또한, 일점쇄선은, [In]:[M]:[Zn]=1:1:β의 원자수비(β≥0)가 되는 라인, [In]:[M]:[Zn]=1:2:β의 원자수비가 되는 라인, [In]:[M]:[Zn]=1:3:β의 원자수비가 되는 라인, [In]:[M]:[Zn]=1:4:β의 원자수비가 되는 라인, [In]:[M]:[Zn]=2:1:β의 원자수비가 되는 라인, 및 [In]:[M]:[Zn]=5:1:β의 원자수비가 되는 라인을 나타낸다.
도 47의 (A) 및 (B)는, 본 발명의 일 형태에 따른 산화물 반도체가 갖는, 인듐, 원소M, 및 아연의 원자수비의 바람직한 범위의 일례에 대하여 도시한 것이다.
일례로서, 도 48에 [In]:[M]:[Zn]=1:1:1인, InMZnO4의 결정 구조가 도시되었다. 또한, 도 48은, b축에 대한 평행 방향으로부터 관찰한 경우의 InMZnO4의 결정 구조이다. 또한, 도 48에 도시된 M, Zn, 산소를 갖는 층(이하, (M,Zn)층)에서의 금속 원소는 원소M 또는 아연을 나타낸다. 이 경우, 원소M과 아연의 비율이 같은 것으로 한다. 원소M과 아연은, 치환이 가능하고, 배열은 불규칙하다.
InMZnO4는, 층상의 결정 구조(층상 구조라고도 함)를 갖고, 도 48에 도시된 바와 같이, 인듐, 및 산소를 갖는 층(이하, In층)이 1에 대하여, 원소M, 아연, 및 산소를 갖는 (M,Zn)층이 2가 된다.
또한, 인듐과 원소M은, 서로 치환 가능하다. 그래서, (M,Zn)층의 원소M이 인듐과 치환되고 (In,M,Zn)층이라고 할 수도 있다. 이 경우, In층이 1에 대하여, (In,M,Zn)층이 2인 층상 구조를 갖는다.
[In]:[M]:[Zn]=1:1:2가 되는 원자수비의 산화물 반도체는, In층이 1에 대하여, (M,Zn)층이 3인 층상 구조를 갖는다. 즉, [In] 및 [M]에 대하여 [Zn]이 크게 되면, 산화물 반도체가 결정화한 경우, In층에 대한 (M,Zn)층의 비율이 증가된다.
다만, 산화물 반도체 내에서, In층이 1층에 대하여, (M,Zn)층의 개수가 비정수인 경우, In층이 1층에 대하여, (M,Zn)층의 개수가 정수인 층상 구조를 복수종 갖는 경우가 있다. 예를 들어, [In]:[M]:[Zn]=1:1:1.5인 경우, In층이 1에 대하여, (M,Zn)층이 2인 층상 구조와, (M,Zn)층이 3인 층상 구조가 혼재하는 층상 구조이 되는 경우가 있다.
예를 들어, 산화물 반도체를 스퍼터링 장치를 사용하여 성막하는 경우, 타깃의 원자수비에서 벗어난 원자수비의 막이 형성된다. 특히, 성막 시의 기판 온도에 따라서는, 타깃의 [Zn]보다 막의 [Zn]이 작아지는 경우가 있다.
또한, 산화물 반도체 내에 복수의 상이 공존하는 경우가 있다(이상 공존, 삼상 공존 등). 예를 들어, [In]:[M]:[Zn]=0:2:1의 원자수비의 근방값인 원자수비에서는, 스피넬형의 결정 구조와 층상의 결정 구조의 이상이 공존하기 쉽다. 또한, [In]:[M]:[Zn]=1:0:0을 나타내는 원자수비의 근방값인 원자수비에서는, 빅스바이트(bixbyite)형의 결정 구조와 층상의 결정 구조의 이상이 공존하기 쉽다. 산화물 반도체 내에 복수의 상이 공존하는 경우, 상이한 결정 구조 사이에서, 입계(그레인 바운더리라고도 함)가 형성되는 경우가 있다.
또한, 인듐의 함유율을 높게 함으로써, 산화물 반도체의 캐리어 이동도(전자 이동도)를 높게 할 수 있다. 이것은 인듐, 원소M 및 아연을 갖는 산화물 반도체에서는, 주로 중금속의 s궤도가 캐리어 전도에 기여하고, 인듐의 함유율을 높게 함으로써, s궤도가 중첩되는 영역이 더 커지기 때문에, 인듐의 함유율이 높은 산화물 반도체는 인듐의 함유율이 낮은 산화물 반도체와 비교하여 캐리어 이동도가 높아지기 때문이다.
한편, 산화물 반도체 내의 인듐 및 아연의 함유율이 낮게 되면, 캐리어 이동도가 낮게 된다. 따라서, [In]:[M]:[Zn]=0:1:0을 나타내는 원자수비, 및 그 근방값인 원자수비(예를 들어 도 47의 (C)에 도시된 영역C)에서는, 절연성이 높아진다.
따라서, 본 발명의 일 형태에 따른 산화물 반도체는, 캐리어 이동도가 높고, 또한, 입계가 적은 층상 구조가 되기 쉬운, 도 47의 (A)의 영역A에서 도시된 원자수비를 갖는 것이 바람직하다.
또한, 도 47의 (B)에 도시된 영역B는, [In]:[M]:[Zn]=4:2:3 내지4.1, 및 그 근방값을 나타낸다. 근방값에는, 예를 들어, 원자수비가 [In]:[M]:[Zn]=5:3:4가 포함된다. 영역B에서 도시된 원자수비를 갖는 산화물 반도체는, 특히, 결정성이 높고, 캐리어 이동도도 높은 우수한 산화물 반도체이다.
또한, 산화물 반도체가, 층상 구조를 형성하는 조건은, 원자수비에 의하여 일의적으로 정해지지 않는다. 원자수비에 의하여, 층상 구조를 형성하기 위한 난이도에 차이가 있다. 한편, 같은 원자수비여도, 형성 조건에 의하여, 층상 구조가 되는 경우도 층상 구조가 되지 않는 경우도 있다. 따라서, 도시된 영역은, 산화물 반도체가 층상 구조를 갖는 원자수비를 나타내는 영역이고, 영역A 내지 영역C의 경계는 엄밀하게 규정되지 않는다.
여기서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
또한, 상기 산화물 반도체를 트랜지스터에 사용함으로써, 입계에서의 캐리어 산란 등을 감소시킬 수 있어, 높은 전계 효과 이동도의 트랜지스터를 실현할 수 있다. 또한, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
또한, 트랜지스터에는, 캐리어 밀도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어, 산화물 반도체의 캐리어 밀도는, 8×1011/cm3미만, 바람직하게는 1×1011/cm3미만, 더 바람직하게는 1×1010/cm3미만이며, 1×10-9/cm3이상으로 하면 좋다.
또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적기 때문에, 캐리어 밀도를 낮게 할 수 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 결함 준위 밀도가 낮기 때문에 포획 준위 밀도도 낮아지는 경우가 있다.
또한, 산화물 반도체의 트랩 준위에 트랩된 전하는 소실될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 작용하는 경우가 있다. 따라서, 트랩 준위 밀도가 높은 산화물 반도체에 채널 영역이 형성되는 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
따라서, 트랜지스터의 안정적인 전기적 특성을 얻기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 효과적이다. 또한, 산화물 반도체 내의 불순물 농도를 저감하기 위해서는 근접하는 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는, 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 및 실리콘 등이 있다.
이하에서는, 산화물 반도체 내에서의 불순물의 영향에 대하여 설명한다.
산화물 반도체에서, 제 14족 원소 중 하나인 실리콘이나 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그래서, 산화물 반도체에서의 실리콘이나 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘이나 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를, 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하가 되는 영역을 갖도록 제어한다.
또한, 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고, 캐리어를 생성하는 경우가 있다. 따라서, 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온(normally-on) 특성이 되기 쉽다. 그래서, 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 저감하는 것이 바람직하다. 구체적으로는, SIMS 분석에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도가, 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하가 되는 영역을 갖도록 제어한다.
또한, 산화물 반도체에서, 질소가 포함되면, 캐리어인 전자가 발생되고, 캐리어 밀도가 증가되어, n형화되기 쉽다. 결과적으로, 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 상기 산화물 반도체에서, 질소는 가능한 한 저감되는 것이 바람직하다. 예를 들어, SIMS 분석에 의하여 얻어지는 산화물 반도체 내의 질소 농도가, 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하가 되는 영역을 갖도록 제어한다.
또한, 산화물 반도체에 포함되는 수소는, 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손 내로 수소가 들어감으로써 캐리어인 전자가 생성되는 경우가 있다. 또한, 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서, 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 그러므로, 산화물 반도체 내의 수소는 가능한 한 저감되는 것이 바람직하다. 구체적으로는, SIMS 분석에 의하여 얻어지는 산화물 반도체 내의 수소 농도가 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만이 되는 영역을 갖도록 제어한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다. 또한, 상술한 바와 같이 고순도화된 산화물 반도체를 채널 형성 영역에 사용한 트랜지스터의 오프 전류는 매우 작다. 예를 들어 소스와 드레인 사이의 전압을 0.1V, 5V, 또는 10V 정도로 한 경우에, 트랜지스터의 채널 폭당 오프 전류를 수yA/μm 내지 수zA/μm까지 저감할 수 있게 된다.
이어서, 상기 산화물 반도체를 2층 구조, 또는 3층 구조로 한 경우에 대하여 설명한다. 산화물 반도체 S1, 산화물 반도체 S2, 및 산화물 반도체 S3의 적층 구조에 접하는 절연체의 밴드도와, 산화물 반도체 S2 및 산화물 반도체 S3의 적층 구조에 접하는 절연체의 밴드도에 대하여, 도 49를 사용하여 설명한다. 또한, 산화물 반도체 S1은 산화물 반도체층(130a), 산화물 반도체 S2는 산화물 반도체층(130b), 산화물 반도체 S3은 산화물 반도체층(130c)에 상당한다.
도 49의 (A)는, 절연체 I1, 산화물 반도체 S1, 산화물 반도체 S2, 산화물 반도체 S3, 및 절연체 I2를 갖는 적층 구조의 막 두께 방향의 밴드도의 일례이다. 또한, 도 49의 (B)는, 절연체 I1, 산화물 반도체 S2, 산화물 반도체 S3, 및 절연체 I2를 갖는 적층 구조의 막 두께 방향의 밴드도의 일례이다. 또한, 밴드도는 쉽게 이해하기 위하여 절연체 I1, 산화물 반도체 S1, 산화물 반도체 S2, 산화물 반도체 S3, 및 절연체 I2의 전도대 하단의 에너지 준위(Ec)를 나타낸다.
산화물 반도체 S1, 산화물 반도체 S3은, 산화물 반도체 S2보다 전도대 하단의 에너지 준위가 진공 준위에 가깝고, 대표적으로는, 산화물 반도체 S2의 전도대 하단의 에너지 준위와, 산화물 반도체 S1, 산화물 반도체 S3의 전도대 하단의 에너지 준위와의 차이가, 0.15eV 이상, 또는 0.5eV 이상, 또한 2eV 이하, 또는 1eV 이하인 것이 바람직하다. 즉, 산화물 반도체 S1, 산화물 반도체 S3의 전자 친화력보다 산화물 반도체 S2의 전자 친화력이 크고, 산화물 반도체 S1, 산화물 반도체 S3의 전자 친화력과 산화물 반도체 S2의 전자 친화력의 차이는, 0.15eV 이상, 또는 0.5eV 이상, 또한 2eV 이하, 또는 1eV 이하인 것이 바람직하다.
도 49의 (A), 및 (B)에 도시된 바와 같이, 산화물 반도체 S1, 산화물 반도체 S2, 산화물 반도체 S3에서, 전도대 하단의 에너지 준위는 완만하게 변화한다. 바꿔 말하면, 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같은 밴드도를 갖기 위해서는, 산화물 반도체 S1과 산화물 반도체 S2와의 계면, 또는 산화물 반도체 S2와 산화물 반도체 S3과의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮게 하면 좋다.
구체적으로는, 산화물 반도체 S1과 산화물 반도체 S2, 산화물 반도체 S2와 산화물 반도체 S3이, 산소 이외에 공통 원소를 갖는(주성분으로 하는) 것으로, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어, 산화물 반도체 S2가 In-Ga-Zn 산화물 반도체의 경우, 산화물 반도체 S1, 산화물 반도체 S3으로서, In-Ga-Zn 산화물 반도체, Ga-Zn 산화물 반도체, 산화 갈륨 등을 사용하면 좋다.
이때, 캐리어의 주된 경로는 산화물 반도체 S2가 된다. 산화물 반도체 S1과 산화물 반도체 S2와의 계면, 및 산화물 반도체 S2와 산화물 반도체 S3과의 계면에서의 결함 준위 밀도를 낮게 할 수 있어, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작고, 높은 온 전류가 얻어진다.
트랩 준위에 전자가 포획됨으로써, 포획된 전자는 고정 전하와 같이 작용하기 때문에, 트랜지스터의 문턱 전압은 플러스 방향으로 시프트된다. 산화물 반도체 S1, 및 산화물 반도체 S3을 제공함으로써, 트랩 준위를 산화물 반도체 S2로부터 멀리할 수 있다. 상기 구성으로 함으로써, 트랜지스터의 문턱 전압이 플러스 방향으로 시프트되는 것을 방지할 수 있다.
산화물 반도체 S1, 및 산화물 반도체 S3은, 산화물 반도체 S2와 비교하여, 도전율이 충분히 낮은 재료를 사용한다. 이때, 산화물 반도체 S2, 산화물 반도체 S2와 산화물 반도체 S1과의 계면, 및 산화물 반도체 S2와 산화물 반도체 S3과의 계면이, 주로 채널 영역으로서 기능한다. 예를 들어, 도 47의 (C)에서, 절연성이 높아지는 영역C에서 나타내는 원자수비의 산화물 반도체를 사용하면 좋다.
특히, 산화물 반도체 S2에 영역A에서 나타낸 원자수비의 산화물 반도체를 사용하는 경우, 산화물 반도체 S1 및 산화물 반도체 S3에는, [M]/[In]이1 이상, 바람직하게는 2 이상이 되는 원자수비의 산화물 반도체를 사용하는 것이 바람직하다. 또한, 산화물 반도체 S3으로서, 충분히 높은 절연성을 얻을 수 있는 [M]/([Zn]+[In])이 1 이상이 되는 원자수비의 산화물 반도체를 사용하는 것이 적합하다.
본 실시형태에 기재의 구성은, 다른 실시형태에 기재의 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
이하에서는 본 발명의 일 형태에 사용할 수 있는 산화물 반도체의 구조에 대하여 설명한다.
또한, 본 명세서에서, "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
또한, 본 명세서에 있어서, 삼방정계 및 능면체정계(rhombohedral crystal system)은 육방정계에 포함된다.
<산화물 반도체의 구조>
이하에서는, 산화물 반도체의 구조에 대하여 설명한다.
산화물 반도체는 단결정 산화물 반도체와, 그 이외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한, 다른 관점에서 보아, 산화물 반도체는 비정질 산화물 반도체와, 그 이외의 결정성 산화물 반도체로 나누어진다. 결정성 산화물 반도체로서는, 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 및 nc-OS 등이 있다.
비정질 구조에 대해서는, 일반적으로 등방적이며 불균질 구조를 갖지 않는다, 준안정 상태이며 원자의 배치가 고정화되지 않는다, 결합 각도에 유연성이 있다, 단거리 질서를 갖지만 장거리 질서를 갖지 않는다 등의 견해가 있다.
반대의 관점에서 보면, 안정된 산화물 반도체를 완전한 비정질(completely amorphous) 산화물 반도체라고 부를 수 없다. 또한, 등방적이지 않은(예를 들어, 미소한 영역에서 주기 구조를 갖는) 산화물 반도체를 완전한 비정질 산화물 반도체라고 부를 수는 없다. 한편, a-like OS는 등방적이지 않지만 공동(보이드라고도 부름)을 갖는 불안정한 구조이다. 불안정하다는 점에서는 a-like OS는 물성적으로는 비정질 산화물 반도체에 가깝다.
<CAAC-OS>
우선, CAAC-OS에 대하여 설명한다.
CAAC-OS는 c축 배향된 복수의 결정부(펠릿이라고도 함)를 갖는 산화물 반도체의 일종이다.
CAAC-OS를 X선 회절(XRD: X-Ray Diffraction)에 의하여 해석한 경우에 대하여 설명한다. 예를 들어, 공간군 R-3m으로 분류되는 InGaZnO4의 결정을 갖는 CAAC-OS에 대하여, out-of-plane법에 의한 구조 해석을 수행하면, 도 50의 (A)에 도시된 바와 같이 회절각(2θ)이 31° 근방일 때 피크가 나타난다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속하기 때문에, CAAC-OS에서 결정이 c축 배향성을 갖고 c축이 CAAC-OS의 막이 형성되는 면(피형성면이라고도 함), 또는 상면에 실질적으로 수직인 방향으로 배향되는 것을 확인할 수 있다. 또한, 2θ가 31° 근방일 때의 피크 외에도 2θ가 36° 근방일 때도 피크가 나타나는 경우가 있다. 2θ가 36° 근방일 때의 피크는 공간군 Fd-3m에 분류되는 결정 구조에 기인한다. 그러므로, CAAC-OS는 상기 피크를 나타내지 않는 것이 바람직하다.
한편, CAAC-OS에 대하여, 피형성면에 평행한 방향으로부터 X선을 입사시키는 in-plane법에 의한 구조 해석을 수행하면, 2θ가 56° 근방일 때 피크가 나타난다. 이 피크는, InGaZnO4의 결정의 (110)면에 귀속된다. 그리고, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로서 시료를 회전시키면서 분석(φ스캔)을 수행하여도, 도 50의 (B)에 도시된 바와 같이 명료한 피크는 나타나지 않는다. 한편, 단결정 InGaZnO4에 대하여 2θ를 56° 근방에 고정하고 φ스캔을 수행한 경우, 도 50의 (C)에 도시된 바와 같이, (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 따라서, XRD를 사용한 구조 해석으로부터, CAAC-OS는 a축 및 b축의 배향이 불규칙한 것을 확인할 수 있다.
다음에, 전자 회절에 의하여 해석한 CAAC-OS에 대하여 설명한다. 예를 들어, InGaZnO4의 결정을 갖는 CAAC-OS에 대하여, 프로브 직경이 300nm인 전자선을 CAAC-OS의 피형성면에 평행하게 입사시키면, 도 50의 (D)에 도시된 바와 같은 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 나타나는 경우가 있다. 이 회절 패턴에는, InGaZnO4의 결정의 (009)면에 기인하는 스폿이 포함된다. 따라서, 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 실질적으로 수직인 방향을 향하고 있는 것을 알 수 있다. 한편, 동일한 시료에 대하여, 프로브 직경이 300nm인 전자선을 시료면에 수직으로 입사시켰을 때의 회절 패턴을 도 50의 (E)에 나타내었다. 도 50의 (E)로부터, 링 형상의 회절 패턴이 확인된다. 따라서, 프로브 직경이 300nm인 전자선을 사용한 전자 회절에 의해서도, CAAC-OS에 포함되는 펠릿의 a축 및 b축은 배향성을 갖지 않는 것을 알 수 있다. 또한, 도 50의 (E)에서의 제 1 링은, InGaZnO4의 결정의 (010)면 및 (100)면 등에 기인한다고 생각된다. 또한, 도 50의 (E)에서의 제 2 링은 (110)면 등에 기인한다고 생각된다.
또한, 투과 전자 현미경(TEM: Transmission Electron Microscope)에 의하여, CAAC-OS의 명시야상과 회절 패턴의 복합 해석 이미지(고분해능 TEM 이미지라고도 함)를 관찰하면, 복수의 펠릿을 확인할 수 있다. 한편, 고분해능 TEM 이미지에서도 펠릿들간의 경계, 즉 결정립계(그레인 바운더리라고도 함)를 명확하게 확인할 수 없는 경우가 있다. 그러므로, CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
도 51의 (A)는 시료 면에 실질적으로 평행한 방향으로부터 관찰한 CAAC-OS의 단면의 고분해능 TEM 이미지이다. 고분해능 TEM 이미지의 관찰에는, 구면 수차 보정(Spherical Aberration Corrector) 기능을 사용하였다. 구면 수차 보정 기능을 사용한 고분해능 TEM 이미지를, 특히 Cs 보정 고분해능 TEM 이미지라고 부른다. Cs 보정 고분해능 TEM 이미지는 예를 들어, 원자 분해능 분석 전자 현미경(JEOL Ltd. 제조, JEM-ARM200F) 등에 의하여 관찰될 수 있다.
도 51의 (A)로부터, 금속 원자가 층 형상으로 배열되어 있는 영역인 펠릿을 확인할 수 있다. 펠릿 하나의 크기는 1nm 이상인 것이나, 3nm 이상인 것이 있는 것을 알 수 있다. 따라서, 펠릿을 나노 결정(nc: nanocrystal)이라고 부를 수도 있다. 또한, CAAC-OS를, CANC(C-Axis Aligned nanocrystals)를 갖는 산화물 반도체라고 부를 수도 있다. 펠릿은 CAAC-OS의 피형성면 또는 상면의 요철을 반영하고 있으며, CAAC-OS의 피형성면 또는 상면과 평행하게 된다.
또한, 도 51의 (B) 및 (C)에, 시료면에 실질적으로 수직인 방향으로부터 관찰한 CAAC-OS의 평면의 Cs 보정 고분해능 TEM 이미지를 나타내었다. 도 51의 (D) 및 (E)는, 각각 도 51 (B) 및 (C)를 화상 처리한 이미지이다. 이하에서는, 화상 처리의 방법에 대하여 설명한다. 우선, 도 51의 (B)를 고속 푸리에 변환(FFT: Fast Fourier Transform) 처리함으로써 FFT 이미지를 취득한다. 다음에, 취득한 FFT 이미지에서 원점을 기준으로, 2.8nm-1에서 5.0nm-1 사이의 범위가 남도록 마스크 처리를 한다. 이어서, 마스크 처리한 FFT 이미지를 역고속 푸리에 변환(IFFT: Inverse Fast Fourier Transform) 처리함으로써 화상 처리한 이미지를 취득한다. 이와 같이 취득한 이미지를 FFT 필터링 이미지라고 부른다. FFT 필터링 이미지는 Cs 보정 고분해능 TEM 이미지에서 주기 성분을 추출한 이미지이고 격자 배열을 나타낸 것이다.
도 51의 (D)에서는, 격자 배열이 흐트러진 부분을 파선으로 나타내었다. 파선으로 둘러싸인 영역이 하나의 펠릿이다. 그리고, 파선으로 나타낸 부분이 펠릿과 펠릿의 연결부이다. 파선은 육각형상이기 때문에 펠릿이 육각형상인 것을 알 수 있다. 또한, 펠릿의 형상은 정육각형상에 한정되지 않고, 비정육각형상인 경우가 많다.
도 51의 (E)에서는 격자 배열이 정렬된 영역과 다른 격자 배열이 정렬된 영역 사이를 점선으로 나타내었다. 점선 근방에서도 명확한 결정립계를 확인할 수 없다. 점선 근방의 격자점을 중심으로 주위의 격자점을 연결하면, 일그러진 육각형이나 오각형 또는/및 칠각형 등이 형성된다. 즉, 격자 배열을 변형시킴으로써 결정립계의 형성이 억제되는 것을 알 수 있다. 이것은 CAAC-OS가 a-b면 방향으로 원자 배열이 조밀하지 않거나, 금속 원소가 치환되어 원자간의 결합 거리가 변화되는 등에 의하여 일그러짐을 허용할 수 있기 때문이라고 생각된다.
상술한 바와 같이, CAAC-OS는 c축 배향성을 갖고, 또한 a-b면 방향으로 복수의 펠릿(나노 결정)이 연결하여, 일그러짐을 갖는 결정 구조가 된다. 따라서, CAAC-OS를 CAA crystal(c-axis-aligned a-b-plane-anchored crystal)을 갖는 산화물 반도체라고 부를 수도 있다.
CAAC-OS는 결정성이 높은 산화물 반도체이다. 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, 반대로 보면 CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다.
또한, 불순물은, 산화물 반도체의 주성분 이외의 원소로, 수소, 탄소, 실리콘, 전이 금속 원소 등이 있다. 예를 들어, 실리콘 등의, 산화물 반도체를 구성하는 금속 원소보다도 산소와의 결합력이 강한 원소는, 산화물 반도체로부터 산소를 빼앗음으로써 산화물 반도체의 원자 배열을 흐트러지게 하여, 결정성을 저하시키는 요인이 된다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은, 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 흐트러지게 하여, 결정성을 저하시키는 요인이 된다.
산화물 반도체가 불순물이나 결함을 갖는 경우, 광이나 열 등에 의하여 특성이 변동되는 경우가 있다. 예를 들어, 산화물 반도체에 포함되는 불순물은, 캐리어 트랩이 되는 경우나, 캐리어 발생원이 되는 경우가 있다. 예를 들어 산화물 반도체 내의 산소 결손은 캐리어 트랩이 되는 경우나, 수소를 포획함으로써 캐리어 발생원이 되는 경우가 있다.
불순물 및 산소 결손이 적은 CAAC-OS는, 캐리어 밀도가 낮은 산화물 반도체이다. 구체적으로는, 8×1011cm-3 미만, 바람직하게는 1×1011cm-3 미만, 더 바람직하게는 1×1010cm-3 미만이며, 1×10-9cm-3 이상의 캐리어 밀도의 산화물 반도체로 할 수 있다. 이와 같은 산화물 반도체를, 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 부른다. CAAC-OS는, 불순물 농도가 낮고, 결함 준위 밀도가 낮다. 즉, 안정적인 특성을 갖는 산화물 반도체라고 할 수 있다.
<nc-OS>
다음에, nc-OS에 대하여 설명한다.
nc-OS를 XRD에 의하여 해석한 경우에 대하여 설명한다. 예를 들어, nc-OS에 대하여, out-of-plane법에 의한 구조 해석을 수행하면 배향성을 나타내는 피크가 나타나지 않는다. 즉, nc-OS의 결정은 배향성을 갖지 않는다.
또한, 예를 들어, InGaZnO4의 결정을 갖는 nc-OS를 박편화하고, 두께가 34nm인 영역에 대하여, 프로브 직경이 50nm인 전자선을 피형성면에 평행하게 입사시키면, 도 52의 (A)에 도시된 바와 같은 링 형상의 회절 패턴(나노빔 전자 회절 패턴)이 관측된다. 또한, 같은 시료에 프로브 직경이 1nm인 전자선을 입사시켰을 때의 회절 패턴(나노빔 전자 회절 패턴)이 도 52의 (B)에 도시되었다. 도 52의 (B)에서는 링 형상의 영역 내에 복수의 스폿이 관측된다. 따라서, nc-OS는 프로브 직경이 50nm인 전자선을 입사시켜도 질서성이 확인되지 않지만, 프로브 직경이 1nm인 전자선을 입사시키면 질서성이 확인된다.
또한, 두께가 10nm 미만인 영역에 대하여 프로브 직경이 1nm인 전자선을 입사시키면, 도 52의 (C)에 도시된 바와 같이, 스폿이 실질적으로 정육각형으로 배치된 전자 회절 패턴이 관측될 경우가 있다. 따라서, 두께가 10nm 미만인 범위에서, nc-OS가 질서성이 높은 영역, 즉, 결정을 갖는 것을 알 수 있다. 또한, 결정이 다양한 방향을 향하기 때문에 규칙적인 전자 회절 패턴이 관측되지 않는 영역도 있다.
도 52의 (D)는 피형성면에 실질적으로 평행한 방향으로부터 관찰한 nc-OS의 단면의 Cs 보정 고분해능 TEM 이미지이다. nc-OS는 고분해능 TEM 이미지에서, 보조선으로 나타낸 부분 등과 같이, 결정부를 확인할 수 있는 영역과 명확한 결정부를 확인할 수 없는 영역을 갖는다. nc-OS에 포함되는 결정부는 1nm 이상 10nm 이하의 크기이며, 특히 1nm 이상 3nm 이하의 크기인 경우가 많다. 또한, 결정부의 크기가 10nm보다 크고 100nm 이하인 산화물 반도체를 미결정 산화물 반도체(micro crystalline oxide semiconductor)라고 부를 경우가 있다. nc-OS는, 예를 들어 고분해능 TEM 이미지에서는, 결정립계를 명확하게 확인할 수 없는 경우가 있다. 또한, 나노 결정은 CAAC-OS에 있어서의 펠릿과 기원이 같을 가능성이 있다. 그러므로, 이하에서는 nc-OS의 결정부를 펠릿이라고 부르는 경우가 있다.
이와 같이, nc-OS는 미소한 영역(예를 들어, 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 갖는다. 또한, nc-OS는 상이한 펠릿 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서, 막 전체에서 배향성이 확인되지 않는다. 따라서, nc-OS는, 분석 방법에 따라서는 a-like OS나 비정질 산화물 반도체와 구별되지 않는 경우가 있다.
또한, 펠릿(나노 결정) 사이에서는 결정 방위가 규칙성을 갖지 않으므로, nc-OS를 RANC(Random Aligned nanocrystals)를 갖는 산화물 반도체 또는 NANC(Non-Aligned nanocrystals)를 갖는 산화물 반도체라고 부를 수도 있다.
nc-OS는, 비정질 산화물 반도체보다도 규칙성이 높은 산화물 반도체이다. 그러므로, nc-OS는 a-like OS나 비정질 산화물 반도체보다도 결함 준위 밀도가 낮다. 다만, nc-OS는, 상이한 펠릿 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS는, CAAC-OS와 비교하여 결함 준위 밀도가 높게 된다.
<a-like OS>
a-like OS는, nc-OS와 비정질 산화물 반도체 사이의 구조를 갖는 산화물 반도체이다.
도 53은, a-like OS의 고분해능 단면 TEM 이미지이다. 여기서, 도 53의 (A)는 전자 조사 시작 시에서의 a-like OS의 고분해능 단면 TEM 이미지이다. 도 53의 (B)는 4.3×108e-/nm2의 전자(e-) 조사 후에서의 a-like OS의 고분해능 단면 TEM 이미지이다. 도 53의 (A) 및 (B)로부터, a-like OS는 전자 조사 시작 시로부터, 세로 방향으로 연신(延伸)하는 줄무늬 형상의 명(明) 영역이 관찰되는 것을 알 수 있다. 또한, 명 영역은 전자 조사 후에 형상이 변화되는 것을 알 수 있다. 또한, 명 영역은 공동 또는 저밀도 영역이라고 추측된다.
공동을 갖기 때문에, a-like OS는 불안정한 구조이다. 이하에서는 a-like OS가, CAAC-OS 및 nc-OS와 비교하여 불안정한 구조인 것을 나타내기 위하여, 전자 조사에 의한 구조의 변화를 나타낸다.
시료로서 a-like OS, nc-OS, 및 CAAC-OS를 준비한다. 모든 시료는 In-Ga-Zn 산화물이다.
먼저, 각 시료의 고분해능 단면 TEM 이미지를 취득한다. 고분해능 단면 TEM 이미지로부터, 각 시료는 모두 결정부를 갖는다.
또한, InGaZnO4의 결정의 단위 격자는 In-O층 3층과 Ga-Zn-O층 6층의 총 9층이 c축 방향으로 층상으로 중첩된 구조를 갖는 것이 알려져 있다. 이들 근접하는 층끼리의 간격은, (009)면의 격자면 간격(d값이라고도 함)과 같은 정도이며, 결정 구조 해석으로부터 그 값은 0.29nm로 산출된다. 그러므로, 이하에서는 격자 줄무늬(lattice fringe)의 간격이 0.28nm 이상 0.30nm 이하인 부분을 InGaZnO4의 결정부로 간주하였다. 또한, 격자 줄무늬는 InGaZnO4의 결정의 a-b면에 대응한다.
도 54는 각 시료의 결정부(22군데 내지 30군데)의 평균 크기를 조사하여 나타낸 예이다. 또한, 상술한 격자 줄무늬의 길이를 결정부의 크기로 한다. 도 54로부터, a-like OS는 TEM 이미지의 취득 등에 따른 누적 전자 조사량에 따라 결정부가 커지는 것을 알 수 있다. 도 54로부터, TEM에 의한 관찰 초기에는 1.2nm 정도의 크기였던 결정부(초기핵이라고도 함)가 전자(e-)의 누적 조사량이 4.2×108e-/nm2에서는 1.9nm 정도의 크기까지 성장하고 있는 것을 알 수 있다. 한편, nc-OS 및 CAAC-OS는, 전자 조사 시작 시부터 누적 전자 조사량이 4.2×108e-/nm2까지의 범위에서, 결정부의 크기에 변화가 보이지 않는 것을 알 수 있다. 도 54로부터, 누적 전자 조사량과 상관없이 nc-OS 및 CAAC-OS의 결정부의 크기는 각각 1.3nm 정도 및 1.8nm 정도인 것을 알 수 있다. 또한, 전자선 조사 및 TEM의 관찰에는 히타치 투과 전자 현미경 H-9000NAR을 사용하였다. 전자선 조사 조건은 가속 전압을 300kV, 전류 밀도를 6.7×105e-/(nm2·s), 조사 영역의 직경을 230nm로 하였다.
이와 같이, a-like OS에서는, 전자 조사에 의하여 결정부의 성장을 볼 수 있는 경우가 있다. 한편, nc-OS 및 CAAC-OS에서는 전자 조사에 의한 결정부의 성장을 거의 볼 수 없다. 즉, a-like OS는, nc-OS 및 CAAC-OS에 비하여, 불안정한 구조인 것을 알 수 있다.
또한, 공동을 갖기 때문에, a-like OS는 nc-OS 및 CAAC-OS와 비교하여 밀도가 낮은 구조이다. 구체적으로는, a-like OS의 밀도는, 같은 조성의 단결정 산화물 반도체의 밀도 78.6% 이상 92.3% 미만이 된다. 또한, nc-OS의 밀도 및 CAAC-OS의 밀도는, 같은 조성의 단결정 산화물 반도체의 밀도 92.3% 이상 100% 미만이 된다. 단결정 산화물 반도체의 밀도의 78% 미만이 되는 산화물 반도체는, 성막하는 것 자체가 어렵다.
예를 들어, In:Ga:Zn=1:1:1[원자수비]을 만족시키는 산화물 반도체에서, 능면체정 구조를 갖는 단결정 InGaZnO4의 밀도는 6.357g/cm3가 된다. 따라서, 예를 들어 In:Ga:Zn=1:1:1[원자수비]을 만족시키는 산화물 반도체에서, a-like OS의 밀도는 5.0g/cm3 이상 5.9g/cm3 미만이 된다. 또한, 예를 들어 In:Ga:Zn=1:1:1[원자수비]을 만족시키는 산화물 반도체에서, nc-OS의 밀도 및 CAAC-OS의 밀도는 5.9g/cm3 이상 6.3g/cm3 미만이 된다.
또한, 같은 조성을 갖는 단결정이 존재하지 않는 경우, 임의의 비율로 조성이 상이한 단결정 산화물 반도체를 조합함으로써, 원하는 조성을 갖는 단결정 산화물 반도체의 밀도에 상당하는 밀도를 짐작할 수 있다. 원하는 조성을 갖는 단결정 산화물 반도체에 상당하는 밀도는, 조성이 상이한 단결정 산화물 반도체를 조합하는 비율에 대하여 가중 평균을 사용하여 짐작하면 좋다. 다만, 밀도는 가능한 한 적은 종류의 단결정을 조합하여 짐작하는 것이 바람직하다.
상술한 바와 같이, 산화물 반도체는 다양한 구조를 갖고, 각각이 다양한 특성을 갖는다. 또한, 산화물 반도체는, 예를 들어 비정질 산화물 반도체, a-like OS, nc-OS, CAAC-OS 중, 2종 이상을 갖는 적층막이어도 된다.
본 실시형태에 기재의 구성은, 다른 실시형태에 기재의 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 이미지 센서 칩을 수납한 패키지 및 카메라 모듈의 일례에 대하여 설명한다. 상기 이미지 센서 칩에는, 본 발명의 일 형태에 따른 촬상 장치의 구성을 사용할 수 있다.
도 55의 (A)는, 이미지 센서 칩을 수납한 패키지의 상면 측의 외관 사시도이다. 상기 패키지는, 이미지 센서 칩(850)을 고정하는 패키지 기판(810), 커버 유리(820), 및 양쪽 모두를 접착하는 접착제(830) 등을 갖는다.
도 55의 (B)는, 상기 패키지의 하면 측의 외관 사시도이다. 패키지의 하면에는, 솔더 볼(solder ball)을 범프(840)로 한 BGA(Ball grid array)의 구성을 갖는다. 또한, BGA에 한장되지 않고, LGA(Land grid array)나 PGA(Pin Grid Array) 등이라도 좋다.
도 55의 (C)는, 커버 유리(820) 및 접착제(830)의 일부를 생략하여 도시한 패키지의 사시도이고, 도 55의 (D)는 상기 패키지의 단면도이다. 패키지 기판(810) 위에는 전극 패드(860)가 형성되고, 전극 패드(860) 및 범프(840)는 관통 구멍(880) 및 랜드(land)(885)를 통하여 전기적으로 접속되어 있다. 전극 패드(860)는 이미지 센서 칩(850)이 갖는 전극과 외이어(870)에 의하여 전기적으로 접속되어 있다.
또한, 도 56의 (A)는, 이미지 센서 칩을 렌즈 일체형의 패키지에 수납한 카메라 모듈의 상면 측의 외관 사시도이다. 상기 카메라 모듈은, 이미지 센서 칩(851)을 고정하는 패키지 기판(811), 렌즈 커버(821), 및 렌즈(835) 등을 갖는다. 또한, 패키지 기판(811) 및 이미지 센서 칩(851) 사이에는, 촬상 장치의 구동 회로 및 신호 변환 회로 등의 기능을 갖는 IC 칩(890)도 제공되고, SiP(System in package)로서의 구성을 갖는다.
도 56의 (B)는, 상기 카메라 모듈의 하면 측의 외관 사시도이다. 패키지 기판(811)의 하면 및 4측면에는, 실장용의 랜드(841)가 제공되는 QFN(Quad flat no- lead package)의 구성을 갖는다. 또한, 상기 구성은 일례이며, QFP(Quad flat package)나 상술한 BGA 등이라도 좋다.
도 56의 (C)는, 렌즈 커버(821) 및 렌즈(835)의 일부를 생략하여 도시한 모듈의 사시도이고, 도 56의 (D)는, 상기 카메라 모듈의 단면도이다. 랜드(841)의 일부는 전극 패드(861)로서 이용되고, 전극 패드(861)는 이미지 센서 칩(851) 및 IC 칩(890)이 갖는 전극과 와이어(871)에 의하여 전기적으로 접속되어 있다.
이미지 센서 칩을 상술한 바와 같은 형태의 패키지에 수납함으로써 프린트 기판 등에 대한 실장이 용이해지고, 다양한 반도체 장치, 전자 기기에 조합할 수 있다.
본 실시형태에 기재의 구성은, 다른 실시형태에 기재의 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 7)
본 발명의 일 형태에 따른 촬상 장치, 및 상기 촬상 장치를 포함하는 반도체 장치를 사용할 수 있는 전자 기기로서, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 기억 장치 또는 화상 재생 장치, 휴대 전화, 게임기(휴대형을 포함함), 휴대 정보 단말, 전자 서적 단말, 비디오 카메라나 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 57에 도시하였다.
도 57의 (A)는 감시 카메라이며, 하우징(951), 렌즈(952), 지지부(953) 등을 갖는다. 상기 감시 카메라에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태에 따른 촬상 장치를 구비할 수 있다. 또한, 감시 카메라란 관용적인 명칭이며, 용도를 한정하는 것은 아니다. 예를 들어 감시 카메라로서의 기능을 갖는 기기는 카메라, 또는 비디오 카메라라고도 불린다.
도 57의 (B)는 비디오 카메라이며, 제 1 하우징(971), 제 2 하우징(972), 표시부(973), 조작 키(974), 렌즈(975), 접속부(976) 등을 갖는다. 조작 키(974) 및 렌즈(975)는 제 1 하우징(971)에 제공되고, 표시부(973)는 제 2 하우징(972)에 제공된다. 상기 비디오 카메라에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태에 따른 촬상 장치를 구비할 수 있다.
도 53의 (C)는 디지털 카메라이며, 하우징(961), 셔터 버튼(962), 마이크로폰(963), 발광부(967), 렌즈(965) 등을 갖는다. 상기 디지털 카메라에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태의 촬상 장치를 구비할 수 있다.
도 57의 (D)는 손목 시계형 정보 단말이며, 하우징(931), 표시부(932), 리스트 밴드(933), 조작용 버튼(935), 용두(936), 및 카메라(939) 등을 갖는다. 표시부(932)는 터치 패널이어도 좋다. 상기 정보 단말에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태에 따른 촬상 장치를 구비할 수 있다.
도 57의 (E)는 휴대형 게임기이며, 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 스타일러스(908), 카메라(909) 등을 갖는다. 또한, 도 57의 (E)에 도시된 휴대형 게임기는, 2개의 표시부(903 및 904)를 갖지만, 휴대형 게임기가 갖는 표시부의 수는, 이것으로 한정되지 않는다. 상기 휴대형 게임기에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태에 따른 촬상 장치를 구비할 수 있다.
도 57의 (F)는 휴대 정보 단말이며, 하우징(911), 표시부(912), 카메라(919) 등을 갖는다. 표시부(912)가 갖는 터치 패널 기능에 의하여 정보의 입출력을 수행할 수 있다. 상기 휴대 정보 단말에서의 화상을 취득하기 위한 부품 중 하나로서 본 발명의 일 형태에 따른 촬상 장치를 구비할 수 있다.
또한, 본 실시형태는 본 명세서에 기재의 다른 실시형태와 적절히 조합할 수 있다.
20: 화소
20a: 화소
20b: 화소
20c: 화소
20d: 화소
21: 화소 블록
21a: 화소 블록
21b: 화소 블록
21c: 화소 블록
22: 회로
23: 회로
24: 회로
25: 회로
26: 화소 어레이
27: 콤퍼레이터회로
29: 카운터 회로
35: 기판
41: 트랜지스터
42: 트랜지스터
43: 트랜지스터
44: 트랜지스터
45: 트랜지스터
46: 트랜지스터
51: 트랜지스터
52: 트랜지스터
53: 트랜지스터
61: 배선
61a: 배선
61b: 배선
61c: 배선
61d: 배선
62: 배선
63: 배선
64: 배선
65: 배선
71: 배선
71a: 도전층
71b: 도전층
72: 배선
73: 배선
74: 배선
75: 배선
77: 배선
78: 배선
80: 절연층
81: 도전체
82: 절연층
82a: 절연층
82b: 절연층
83: 절연층
88: 배선
91: 배선
92: 배선
93: 배선
101: 트랜지스터
102: 트랜지스터
103: 트랜지스터
104: 트랜지스터
105: 트랜지스터
106: 트랜지스터
107: 트랜지스터
108: 트랜지스터
109: 트랜지스터
110: 트랜지스터
111: 트랜지스터
112: 트랜지스터
113: 트랜지스터
115: 기판
120: 절연층
130: 산화물 반도체층
130a: 산화물 반도체층
130b: 산화물 반도체층
130c: 산화물 반도체층
140: 도전층
141: 도전층
142: 도전층
150: 도전층
151: 도전층
152: 도전층
160: 절연층
170: 도전층
171: 도전층
172: 도전층
173: 도전층
175: 절연층
180: 절연층
190: 절연층
231: 영역
232: 영역
233: 영역
331: 영역
332: 영역
333: 영역
334: 영역
335: 영역
561: 광전변환층
562: 투광성 도전층
563: 반도체층
564: 반도체층
565: 반도체층
566: 전극
566a: 도전층
566b: 도전층
567: 격벽
568: 정공 주입 저지층
569: 전자 주입 저지층
600: 실리콘기판
610: 트랜지스터
620: 트랜지스터
650: 활성층
660: 실리콘기판
810: 패키지 기판
811: 패키지 기판
820: 커버유리
821: 렌즈커버
830: 접착제
835: 렌즈
840: 범프
841: 랜드
850: 이미지센서 칩
851: 이미지센서 칩
860: 전극패드
861: 전극패드
870: 와이어
871: 와이어
880: 스루 홀
885: 랜드
890: IC 칩
901: 하우징
902: 하우징
903: 표시부
904: 표시부
905: 마이크로폰
906: 스피커
907: 조작 키
908: 스타일러스
909: 카메라
911: 하우징
912: 표시부
919: 카메라
931: 하우징
932: 표시부
933: 리스트 밴드
935: 버튼
936: 용두
939: 카메라
951: 하우징
952: 렌즈
953: 지지부
961: 하우징
962: 셔터 버튼
963: 마이크로폰
965: 렌즈
967: 발광부
971: 하우징
972: 하우징
973: 표시부
974: 조작 키
975: 렌즈
976: 접속부
1100: 층
1200: 층
1400: 층
1500: 회절 격자
1600: 층
2500: 절연층
2510: 차광층
2520: 유기 수지층
2530: 컬러 필터
2530a: 컬러 필터
2530b: 컬러 필터
2530c: 컬러 필터
2540: 마이크로렌즈 어레이
2550: 광학 변환층
2560: 절연층

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 촬상 장치의 동작 방법에 있어서,
    제 1 광전 변환 소자에 의한 제 1 화소에 포함되는 제 1 전하 축적부에서의 전하의 축적, 및 제 2 광전 변환 소자에 의한 제 2 화소에 포함되는 제 1 전하 축적부에서의 전하의 축적이 같은 타이밍으로 수행되는 제 1 단계;
    상기 제 1 화소에 포함되는 상기 제 1 전하 축적부의 전하의, 상기 제 1 화소에 포함되는 제 2 전하 축적부로의 전송, 및 상기 제 2 화소에 포함되는 상기 제 1 전하 축적부의 전하의, 상기 제 2 화소에 포함되는 제 2 전하 축적부로의 전송이 같은 타이밍으로 수행되는 제 2 단계;
    상기 제 1 화소에 포함되는 상기 제 2 전하 축적부의 전하가 전하 검출부로 전송되고, 상기 전하 검출부의 전위에 대응한 신호가 판독되는 제 3 단계;
    상기 전하 검출부의 상기 전위가 리셋되는 제 4 단계;
    상기 제 2 화소에 포함되는 상기 제 2 전하 축적부의 전하가 상기 전하 검출부로 전송되고, 상기 전하 검출부의 상기 전위에 대응한 상기 신호가 판독되는 제 5 단계; 및
    상기 전하 검출부의 상기 전위가 리셋되는 제 6 단계를, 설명된 순서대로 포함하는, 촬상 장치의 동작 방법.
  16. 제 15 항에 있어서,
    상기 제 1 단계 및 상기 제 2 단계는 제 n 프레임(n은 1 이상의 자연수)에서 수행되고, 상기 제 3 단계, 상기 제 4 단계, 상기 제 5 단계, 및 상기 제 6 단계는 제 n+1 프레임에서 수행되는, 촬상 장치의 동작 방법.
  17. 촬상 장치에 있어서,
    제 1 화소를 포함하고,
    상기 제 1 화소는, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 1 광전 변환 소자, 제 1 용량 소자, 및 제 2 용량 소자를 포함하고,
    상기 제 1 광전 변환 소자의 한쪽 전극은 상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 상기 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 1 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽, 상기 제 5 트랜지스터의 게이트, 및 상기 제 2 용량 소자의 한쪽 전극과 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 1 트랜지스터의 백 게이트 및 상기 제 2 트랜지스터의 백 게이트는 상기 제 1 광전 변환 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 3 트랜지스터의 백 게이트 및 상기 제 4 트랜지스터의 백 게이트는 상기 제 1 용량 소자의 다른 쪽 전극 및 상기 제 2 용량 소자의 다른 쪽 전극과 전기적으로 접속되고,
    상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 및 상기 제 4 트랜지스터는 각각 채널이 형성되는 영역에 산화물 반도체를 포함하는, 촬상 장치.
  18. 제 17 항에 있어서,
    상기 제 5 트랜지스터 및 상기 제 6 트랜지스터는 각각 채널이 형성되는 영역에 산화물 반도체를 포함하는, 촬상 장치.
  19. 촬상 장치에 있어서,
    제 1 전도 트랜지스터, 제 2 전도 트랜지스터, 제 1 리셋 트랜지스터, 제 2 리셋 트랜지스터, 출력 트랜지스터, 선택 트랜지스터, 제 1 광전 변환 소자, 제 1 용량 소자, 및 제 2 용량 소자를 포함하는 제 1 화소를 포함하고,
    상기 제 1 전도 트랜지스터, 상기 제 2 전도 트랜지스터, 상기 제 1 리셋 트랜지스터, 및 상기 제 2 리셋 트랜지스터는 각각 산화물 반도체를 포함하는 채널 형성 영역을 포함하고,
    상기 제 1 화소는:
    상기 제 1 전도 트랜지스터의 소스 및 드레인 중 한쪽이 상기 제 1 광전 변환 소자의 한쪽 전극 및 상기 제 1 리셋 트랜지스터의 소스 및 드레인 중 한쪽과 직접 접속되고;
    상기 제 1 전도 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽이 상기 제 2 전도 트랜지스터의 소스 및 드레인 중 한쪽 및 상기 제 1 용량 소자의 한쪽 전극과 직접 접속되고;
    상기 제 2 전도 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽이 상기 제 2 리셋 트랜지스터의 소스 및 드레인 중 한쪽, 상기 출력 트랜지스터의 게이트, 및 상기 제 2 용량 소자의 한쪽 전극과 직접 접속되고;
    상기 제 1 전도 트랜지스터의 백 게이트 및 상기 제 1 리셋 트랜지스터의 백 게이트가 상기 제 1 광전 변환 소자의 다른 쪽 전극과 직접 접속되고;
    상기 제 2 전도 트랜지스터의 백 게이트 및 상기 제 1 용량 소자의 다른 쪽 전극이 상기 제 2 리셋 트랜지스터의 백 게이트 및 상기 제 2 용량 소자의 다른 쪽 전극과 직접 접속되고;
    상기 출력 트랜지스터의 소스 및 드레인 중 한쪽이 상기 선택 트랜지스터의 소스 및 드레인 중 한쪽과 직접 접속되는
    접속 관계를 만족하는, 촬상 장치.
  20. 제 19 항에 있어서,
    상기 출력 트랜지스터 및 상기 선택 트랜지스터는 각각 채널이 형성되는 영역에 산화물 반도체를 포함하는, 촬상 장치.
  21. 제 19 항에 있어서,
    상기 출력 트랜지스터의 백 게이트는 상기 선택 트랜지스터의 백 게이트와 직접 접속되는, 촬상 장치.
  22. 제 17 항 또는 제 19 항에 있어서,
    상기 제 1 광전 변환 소자는 광전 변환층에 셀레늄 또는 셀레늄을 포함하는 화합물을 함유하는, 촬상 장치.
  23. 제 17 항 또는 제 19 항에 있어서,
    상기 산화물 반도체는 In, Zn, 및 M(M은 Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 포함하는, 촬상 장치.
  24. 모듈에 있어서,
    제 17 항 또는 제 19 항에 따른 촬상 장치; 및
    렌즈를 포함하는, 모듈.
  25. 전자 기기에 있어서,
    제 17 항 또는 제 19 항에 따른 촬상 장치; 및
    표시 장치를 포함하는, 전자 기기.
KR1020160117939A 2015-09-18 2016-09-13 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법 KR102530438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230057676A KR102687305B1 (ko) 2015-09-18 2023-05-03 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-184901 2015-09-18
JP2015184901 2015-09-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230057676A Division KR102687305B1 (ko) 2015-09-18 2023-05-03 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20170034342A KR20170034342A (ko) 2017-03-28
KR102530438B1 true KR102530438B1 (ko) 2023-05-10

Family

ID=58283239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160117939A KR102530438B1 (ko) 2015-09-18 2016-09-13 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법

Country Status (4)

Country Link
US (3) US10896923B2 (ko)
JP (5) JP2017059829A (ko)
KR (1) KR102530438B1 (ko)
CN (2) CN112887638A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
KR102544169B1 (ko) 2015-09-10 2023-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
WO2017163774A1 (ja) 2016-03-24 2017-09-28 株式会社ニコン 撮像素子および撮像装置
JP2018186211A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102552755B1 (ko) * 2017-06-02 2023-07-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
KR102637438B1 (ko) * 2017-06-27 2024-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 부품
US11676547B2 (en) 2017-07-07 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display system and operation method of the display system
FR3074991B1 (fr) * 2017-12-07 2019-11-22 Teledyne E2V Semiconductors Sas Capteur d'image haute dynamique
KR20210021463A (ko) * 2018-06-21 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
CN112534802B (zh) * 2018-08-03 2024-04-30 株式会社半导体能源研究所 摄像装置的工作方法
US10917596B2 (en) 2018-08-29 2021-02-09 Himax Imaging Limited Pixel circuit for generating output signals in response to incident radiation
JP7003018B2 (ja) * 2018-09-12 2022-01-20 株式会社東芝 撮像装置
TW202118281A (zh) * 2019-09-11 2021-05-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
CN112304365B (zh) * 2020-09-25 2022-07-05 北京空间飞行器总体设计部 一种在轨微小空间碎片多参数测量探头及测量方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325139A (ja) 2006-06-03 2007-12-13 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
US20150206981A1 (en) 2014-01-17 2015-07-23 Sony Corporation Semiconductor device, display device, and manufacturing method of semiconductor device
JP2015142067A (ja) 2014-01-30 2015-08-03 ソニー株式会社 固体撮像装置およびその製造方法、半導体装置、並びに電子機器

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US7544921B2 (en) * 2006-01-19 2009-06-09 Micron Technology, Inc. Linear distributed pixel differential amplifier having mirrored inputs
JP2008283615A (ja) 2007-05-14 2008-11-20 Panasonic Corp 固体撮像装置
US8089522B2 (en) * 2007-09-07 2012-01-03 Regents Of The University Of Minnesota Spatial-temporal multi-resolution image sensor with adaptive frame rates for tracking movement in a region of interest
CN102696109B (zh) 2010-01-15 2015-08-19 株式会社半导体能源研究所 半导体装置及半导体装置的驱动方法
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105304661B (zh) 2010-03-12 2018-08-14 株式会社半导体能源研究所 半导体装置
WO2011111521A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP5651982B2 (ja) 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8692198B2 (en) * 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
JP2012256819A (ja) 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP5925475B2 (ja) 2010-12-09 2016-05-25 株式会社半導体エネルギー研究所 光検出回路
JP5774974B2 (ja) 2010-12-22 2015-09-09 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
WO2012112153A1 (en) * 2011-02-17 2012-08-23 Analogic Corporation Detector array having effective size larger than actual size
JP5821315B2 (ja) 2011-06-21 2015-11-24 ソニー株式会社 電子機器、電子機器の駆動方法
KR101962261B1 (ko) 2011-07-15 2019-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101976228B1 (ko) 2011-09-22 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 검출 장치 및 광 검출 장치의 구동 방법
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
US8872120B2 (en) 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
JP5874670B2 (ja) 2013-03-28 2016-03-02 ソニー株式会社 撮像装置および撮像表示システム
JP2014204053A (ja) 2013-04-09 2014-10-27 セイコーエプソン株式会社 光電変換装置、光電変換装置の製造方法、及び電子機器
TWI635750B (zh) * 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
WO2015084991A1 (en) * 2013-12-04 2015-06-11 Rambus Inc. High dynamic-range image sensor
JP2015119018A (ja) 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
KR102245973B1 (ko) * 2014-02-17 2021-04-29 삼성전자주식회사 상관 이중 샘플링 회로 및 이를 포함하는 이미지 센서
US9674470B2 (en) 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102422059B1 (ko) 2014-07-18 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 촬상 장치, 및 전자 기기
WO2016030801A1 (en) * 2014-08-29 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102393272B1 (ko) 2014-09-02 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US9761730B2 (en) 2014-10-29 2017-09-12 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9548327B2 (en) * 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
US9332200B1 (en) * 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US9774801B2 (en) * 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
US9729810B2 (en) * 2015-03-23 2017-08-08 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions
US9591245B2 (en) * 2015-04-14 2017-03-07 Semiconductor Components Industries, Llc Image sensor pixels with adjustable body bias
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
KR102544169B1 (ko) * 2015-09-10 2023-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP6600202B2 (ja) 2015-09-11 2019-10-30 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6929114B2 (ja) * 2017-04-24 2021-09-01 キヤノン株式会社 光電変換装置及び撮像システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325139A (ja) 2006-06-03 2007-12-13 Nikon Corp 固体撮像素子及びこれを用いた撮像装置
JP2011119711A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
US20150206981A1 (en) 2014-01-17 2015-07-23 Sony Corporation Semiconductor device, display device, and manufacturing method of semiconductor device
JP2015142067A (ja) 2014-01-30 2015-08-03 ソニー株式会社 固体撮像装置およびその製造方法、半導体装置、並びに電子機器

Also Published As

Publication number Publication date
JP2021184490A (ja) 2021-12-02
JP2020074606A (ja) 2020-05-14
CN112887638A (zh) 2021-06-01
CN107040731A (zh) 2017-08-11
US10917597B2 (en) 2021-02-09
JP2017059829A (ja) 2017-03-23
KR20230065964A (ko) 2023-05-12
US20200212094A1 (en) 2020-07-02
US20170084649A1 (en) 2017-03-23
KR20170034342A (ko) 2017-03-28
US10896923B2 (en) 2021-01-19
US20210051291A1 (en) 2021-02-18
JP2023138547A (ja) 2023-10-02
CN107040731B (zh) 2021-01-15
JP2019216244A (ja) 2019-12-19
JP6811342B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
KR102364879B1 (ko) 촬상 장치 및 전자 기기
KR102530438B1 (ko) 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
JP7117466B2 (ja) 撮像装置
KR102553553B1 (ko) 촬상 장치, 및 그 동작 방법 및 전자 기기
JP6960025B2 (ja) 撮像装置
JP6737633B2 (ja) 撮像装置および電子機器
JP7291270B2 (ja) 撮像装置
JP6903413B2 (ja) 撮像装置、モジュール、および電子機器
KR102687305B1 (ko) 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법