KR102523511B1 - 고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출 - Google Patents

고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출 Download PDF

Info

Publication number
KR102523511B1
KR102523511B1 KR1020187011758A KR20187011758A KR102523511B1 KR 102523511 B1 KR102523511 B1 KR 102523511B1 KR 1020187011758 A KR1020187011758 A KR 1020187011758A KR 20187011758 A KR20187011758 A KR 20187011758A KR 102523511 B1 KR102523511 B1 KR 102523511B1
Authority
KR
South Korea
Prior art keywords
time offset
samples
block
signal
offset candidate
Prior art date
Application number
KR1020187011758A
Other languages
English (en)
Other versions
KR20180061270A (ko
Inventor
자히르 재퍼 라자
마이클 제이. 사이먼
케빈 에이. 셀비
산디프 마부두루 칸나파
Original Assignee
원 미디어, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원 미디어, 엘엘씨 filed Critical 원 미디어, 엘엘씨
Publication of KR20180061270A publication Critical patent/KR20180061270A/ko
Application granted granted Critical
Publication of KR102523511B1 publication Critical patent/KR102523511B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/004—Synchronisation arrangements compensating for timing error of reception due to propagation delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
    • H04L27/26526—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation with inverse FFT [IFFT] or inverse DFT [IDFT] demodulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] receiver or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/0055—Synchronisation arrangements determining timing error of reception due to propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

고 반송 주파수 오프셋을 갖는 동적 채널들에서의 신호 검출을 위한 방법 및 장치가 제공된다. 코히어런트 검출기 및 비-코히어런트 검출기는 입력 신호의 샘플들의 블록 상에 병렬로 동작되어 입력 신호의 각각의 시간 오프셋 후보들을 결정한다. 비-코히어런트 검출기로부터 얻어진 시간 오프셋 후보는 입력 신호의 주파수 오프셋 후보를 결정하는 데 사용된다.

Description

고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출
본 개시내용은 일반적으로 무선 신호 검출에 관한 것이다.
통신 수신기들은 송신된, 흔히 알려진 동기화 신호에 동기화함으로써 개시된다. 동기화는 송신된 신호를 검출하고 동기화하려고 시도하는, 검색기들(searchers)이라고도 하는 신호 검출기들(detectors)에 의해 수행된다. 검출기들은 개시 시 적어도 두 개의 모호성들 또는 미지수들: 수신기의 타이밍 및 주파수에 대하여 송신된 신호의 타이밍 및 송신된 신호의 주파수를 해결하려고 시도한다.
본 명세서에 포함되고 명세서의 일부를 형성하는 첨부 도면들은 본 개시내용을 도시하고, 상세한 설명과 함께, 본 개시내용의 원리들을 설명하고 본 기술분야의 통상의 기술자가 본 개시내용을 만들고 사용하는 것을 가능하게 하는 역할을 더 한다.
도 1은 실시예에 따른 예시적인 무선 시스템을 도시한다.
도 2는 예시적인 신호 검출기를 도시한다.
도 3은 실시예에 따른 또 다른 예시적인 신호 검출기를 도시한다.
도 4a 내지 도 4c는 예시적인 코히어런트 상관 시나리오들(coherent correlation scenarios)를 도시한다.
도 5는 실시예에 따른 또 다른 예시적인 신호 검출기를 도시한다.
도 6은 역 고속 푸리에 변환(Inverse Fast Fourier Transform, IFFT)의 예시적인 출력을 도시한다.
도 7은 실시예에 따른 예시적인 프로세스를 도시한다.
본 개시내용은 첨부 도면을 참조하여 설명될 것이다. 일반적으로 구성요소가 처음 나타나는 도면은 전형적으로 해당 참조 번호의 가장 왼쪽 숫자로 표시된다.
도 1은 실시예에 따른 예시적인 무선 시스템(100)을 도시한다. 예시적인 무선 시스템(100)은 설명의 목적으로만 제공되며 본 개시내용의 실시예들을 제한하지 않는다. 도 1에 도시된 바와 같이, 예시적인 무선 시스템(100)은 송신기(102) 및 수신기(104)를 포함한다. 수신기(104)는 신호 검출기(106) 및 디코더(108)를 포함할 수 있다. 송신기(102)는 무선 신호(110)를 수신기(104)로 송신한다. 수신기(104)가 무선 신호(110)를 디코딩하여 그것에 포함된 정보를 회수할 수 있기 전에, 수신기(104)는 우선 무선 신호(110)를 검출해야만 한다.
신호 검출기(106)는 무선 신호(110)를 검출하도록 구성된다. 실시예에서, 무선 신호(110)는 무선 신호(110)를 검출하기 위해 신호 검출기(106)에 의해 사용되는, 수신기(104)에게 알려진 부분을 포함한다. 이 부분은 일반적으로 동기화 신호라 지칭된다. 신호 검출기(106)의 예는 후술하는 바와 같이 CAB-BCA 형태의 시간 도메인 구조를 갖는 프레임 프리앰블의 부트스트랩(bootstrap)을 검출하도록 구성된 ATSC(Advanced Television Systems Committee) v3.0 부트스트랩 검출기일 수 있다.
전형적으로, 신호 검출기(106)는 동기화 신호 내의 적어도 두 개의 모호성들 또는 미지수들: 수신기(104)의 타이밍 및 주파수에 각각 관련된 동기화 신호의 타이밍 및 주파수를 해결하려고 시도한다. 이런 파라미터들은 동기화 신호의 시간 오프셋 및 주파수 오프셋이라고도 흔히 지칭된다.
일반적으로, 동기화 신호 또는 부트스트랩을 검출하는 능력이 없다면, 수신기(104)는 시간 및 주파수에서 무선 신호(110)와 동기화할 수 없기 때문에, 신호 검출기(106)의 성능은 수신기(104)에 대한 동작 경계를 설정한다. 특히, 주파수의 모호성이 비교적 클 때, 그것은 신호 검출기(106)에 대한 설계상 도전을 부과한다. 예를 들어, ATSC 3.0은 200KHz까지의 반송 주파수 오프셋(carrier frequency offset, CFO)의 허용 오차를 규정하고, 즉 송신기(102)와 수신기(104) 사이의 반송 주파수 편차는 최대 200KHz 일 수 있다. 이와 같은 큰 잠재적 CFO에서는, 단순 코히어런트(coherent) 또는 정합(matched) 필터, 검출기는 동기화 신호에서 주파수 모호성을 해결할 수 없으며, 더 복잡한 비-코히어런트(non-coherent) 검출기가 필요할 수 있다.
도 2는 예시적인 신호 검출기(200)를 도시한다. 실시예에서, 신호 검출기(200)는 ATSC 3.0 프레임의 프레임 프리앰블의 부트스트랩을 검출하는 데 사용될 수 있다. 부트스트랩은 프레임 프리앰블의 시작 부분에 위치되고, 동기화 심볼로 시작하는 다수의 심볼들을 포함한다. 실시예에서, 신호 검출기(200)는 대강의 시간 동기화 및 주파수 오프셋 추정을 가능하게 하기 위해 부트스트랩의 동기화 심볼을 검출하도록 구성된다.
도 2에 도시된 바와 같이, 신호 검출기(200)는 지연 상관기(correlator) 회로(204), 샘플 버퍼(206), 비교 블록(208), 버퍼 블록(210), 검색 블록(212), 시간 추정 회로(216), 주파수 추정 회로(218), 상관 메트릭 검증 블록(correlation metric validation block)(220), 및 디코더 인터페이스 블록(decoder interface block)(222)을 포함한다. 실시예에서, 지연 상관기 회로(204), 샘플 버퍼(206), 비교 블록(208), 버퍼 블록(210), 및 검색 블록(212)은 비-코히어런트 검출기 회로(213)를 포함한다.
도 2에 도시된 바와 같이, 신호 검출기(200)는 신호(202)를 수신한다. 실시예에서, 신호(202)는 부트스트랩의 샘플들의 블록을 포함한다. 신호(202)는 지연 상관기 회로(204) 및 샘플 버퍼(206)에 제공된다. 샘플 버퍼(206)는 지연 상관기 회로(204)가 샘플들의 블록의 프로세싱(processing)을 종료할 때까지 신호(202)를 저장한다.
실시예에서, 지연 상관기 회로(204)는 비-코히어런트 상관기이다. 이와 같이, 지연 상관기 회로(204)는 부트스트랩 동기화 심볼을 검출하기 위해, 송신된 프레임 프리앰블의 알려진 고유 특성을 사용한다. 구체적으로, 지연 상관기 회로(204)는 부트스트랩의 알려진 고유 특성들에 따르는 신호(202)의 에너지를 검출하도록 시도한다. ATSC 3.0에서, 각각의 부트스트랩 심볼은 시간 도메인 샘플들의 3개의 파트 A, B, 및 C로 구성된다. 파트 B 및 파트 C는 정의된 주파수 시프트 및 위상 시프트를 사용한 파트 A로부터 유도된다. 부트스트랩 동기화 심볼은 C-A-B 시간 도메인 구조를 이용한다 (즉, 시간 도메인에서, 파트 C 다음에 파트 A가 오고, 파트 B가 이에 뒤따른다). 다른 부트스트랩 심볼들은 B-C-A 시간 도메인 구조를 사용한다. 실시예에서, 지연 상관기 회로(204)는 부트스트랩 동기화 심볼을 검출하기 위해 부트스트랩의 CAB-BCA 시간 도메인 구조에 대한 선험적 지식(priori knowledgement)에 의존한다. 특히, 지연 상관기 회로(204)는 신호(202)에 포함된 샘플들의 블록을 송신기에서 규정된 것과 공진하는 규정된 지연 및 주파수 시프트와 자기-상관(auto-correlate)시키기 위해, 알려진 CAB-BCA 구조를 사용한다.
실시예에서, 지연 상관기 회로(204)는 규정된 시간(검색 기간), 전형적으로 프레임의 최대 길이(예를 들어, ATSC 3.0에서 250ms - 5s)동안 샘플들의 블록의 통계를 계산한다. 도 2에 도시된 바와 같이, 실시예에서, 지연 상관기 회로(204)는 적어도 하나의 프레임의 검색 기간에 걸쳐 수신된 각각의 샘플에 대한 자기-상관(auto-correlation) 메트릭(224)을 계산한다. 자기-상관 메트릭(224)은 자기-상관 메트릭(224)을 현재 최대 자기-상관 메트릭과 비교하는 비교 블록(208)에 제공된다. 자기-상관 메트릭(224)이 현재 최대 자기-상관 메트릭보다 크면, 비교 블록(208)은 현재 최대 메트릭을 자기-상관 메트릭(224)으로 업데이트하고, 자기-상관 메트릭(224)과 연관된 샘플 인덱스를, 샘플 인덱스가 저장되는 버퍼 블록(210)에 제공한다.
후속하여, 검색 블록(212)은 검색이 종료되었는지 여부를 결정한다. 그렇지 않은 경우, 프로세싱은 후속 샘플을 처리하도록 지연 상관기(204)로 복귀한다. 그렇지 않으면, 최대 자기-상관 메트릭을 갖는 샘플 인덱스는 타이밍 및 주파수 추정기들에 의해 처리되는 후보가 되고, 프로세싱은 시간 추정 회로(216)로 진행한다. 최대 자기-상관 메트릭을 갖는 샘플 인덱스는 신호(202)의 대강의 시간 오프셋 추정치를 유도하도록 사용될 수 있다.
시간 추정 회로(216)는 검색의 마지막에서 최대 자기 상관 메트릭을 갖는 샘플 인덱스와 연관된 샘플들(214)을 샘플 버퍼(206)로부터 회수한다. 시간 추정 회로(216)는 임의의 남은 잔여 시간상 모호성을 해결하기 위해, 회수된 샘플들에 대해 시간 도메인 코히어런트 상관을 수행한다. 이 코히어런트 상관의 결과는 신호(202)의 정밀한 시간 오프셋 추정이다. 후속하여, 주파수 추정 회로(218)는 신호(202)의 주파수 오프셋을 결정하기 위해 회수된 샘플들에 대해 주파수 도메인 코히어런트 상관을 수행한다. 시간 추정 회로(216) 및 주파수 추정 회로(218)의 결과인 코히어런트 상관 메트릭들은 상관 메트릭 검증 블록(220)에서 검증된다. 특히, 각각의 메트릭은 메트릭이 실제 검출 피크에 대응하는지를 확인(verify)하도록 각각의 임계치와 비교된다. 블록(220)에서 메트릭이 검증되지 않으면, 프로세싱은 후속 샘플을 처리하도록 지연 상관기 회로(204)로 복귀한다. 그렇지 않으면, 결정된 시간 및 주파수 오프셋에 대응하고, 프레임 프리앰블의 부트스트랩의 시작을 나타내는 신호(202)의 샘플들은 디코더 인터페이스 블록(222)을 통해 디코더에 제공된다.
위에서 논의된 예시적인 신호 검출기(200)에서, 비-코히어런트 검출에 연속하여 코히어런트 검출이 뒤따른다. 비-코히어런트 검출은 높은 CFO 조건들에서 현저한 성능을 달성하지만, 비-코히어런트 검출기는 일반적으로 동적 채널들(예를 들어, 고속 페이딩 채널들(fast fading channels))에서 성능이 떨어진다.
도 3은 실시예에 따른 또 다른 예시적인 신호 검출기(300)를 도시한다. 예시적인 신호 검출기(300)는 설명의 목적으로만 제공되며 실시예들을 제한하는 것은 아니다. 후술되는 바와 같이, 예시적인 신호 검출기(300)는 비-코히어런트 검출 및 코히어런트 검출을 병렬로 수행함으로써 검출의 두 유형들의 장점들을 결합함에 의해 동적 채널에서의 검출 성능을 향상시킨다. 실시예에서, 신호 검출기(300)는 복잡도의 증가를 최소한으로 하면서 신호 검출기(200)를 변경함으로써 구현될 수 있다.
도 3에 도시된 바와 같이, 예시적인 신호 검출기(300)는 예시적인 신호 검출기(200)와 유사한 컴포넌트들(예를 들어, 지연 상관기 회로(204), 샘플 버퍼(206), 비교 블록(208), 버퍼 블록(210), 디코더 인터페이스 블록(222))을 포함한다. 또한, 신호 검출기(300)는 코히어런트 상관기 회로(302), 비교 블록(304), 버퍼 블록(306), 검색 블록(308), 정렬 블록(310), 시간 추정 회로(314), 주파수 추정 회로(316), 후보 선택 블록(318), 및 상관 메트릭 검증 블록(320)을 포함한다.
아래에 더 논의되는 바와 같이, 신호 검출기(300)는 제1 시간 오프셋 후보를 결정하는 코히어런트 검출기 및 제2 시간 오프셋 후보를 결정하는 비-코히어런트 검출기를 포함한다. 제1 시간 오프셋 후보에 기초한 제3 시간 오프셋 후보가 또한 형성된다. 비-코히어런트 검출기로부터의 제2 시간 오프셋 후보는 수신된 신호의 주파수 오프셋을 결정하는 데 사용되며; 수신된 신호에 대한 시간 오프셋이 제1, 제2, 및 제3 시간 오프셋 후보들에 기초하여 결정된다.
지연 상관기 회로(204), 샘플 버퍼(206), 비교 블록(208), 버퍼 블록(210) 및 디코더 인터페이스 블록(222)은 예시적인 신호 검출기(200)와 관련하여 위에서 논의된 것과 유사한 방식으로 동작한다. 특히, 지연 상관기 회로(204), 비교 블록(208), 및 버퍼 블록(210)은 검색 블록(308)(위에서 논의된 검색 블록(212)과 마찬가지로 동작 함)과 함께, 도 2과 관련하여 위에서 논의한 바와 같은 비-코히어런트 검출기 회로를 형성한다. 비-코히어런트 검출기 회로는 수신된 신호(202)에 기초하여 최대 자기-상관 메트릭을 갖는 샘플 인덱스를 결정하도록 구성된다. 샘플 인덱스는 수신된 신호(202)의 제2 시간 오프셋 후보를 제공한다.
실시예에서, 비-코히어런트 검출기 회로에 의해 생성된 제2 시간 오프셋 후보를 향상하기 위해, 지연 상관기 회로(204)의 고유 타이밍 에러(Δ)는 부가적 백색 소음(white noise)의 영향 하에서 검출기 회로(204)를 분석함으로써 특성화된다. 예를 들어, ATSC 3.0에서, 낮은 신호 대 잡음비(예를 들어, 약 -12db) 하의 지연 상관기 회로(204)는 +/- 252(504/2)의 고유 타이밍 에러를 가질 수 있고; 따라서, Δ는 252로 설정된다. 고유 타이밍 오차(Δ)는 제2 시간 오프셋 후보로부터 감산된다.
실시예에서, 신호 검출기(300)의 실시예(500)를 도시한 도 5에 도시된 바와 같이, 감산기 회로(502)는 비-코히어런트 검출기 검색의 끝에서 제2 시간 오프셋 후보로부터 고유 타이밍 에러(Δ)를 감산한다. 제2 시간 오프셋 후보로부터의 고유의 타이밍 에러(Δ)를 감산하는 것은 타이밍 및 주파수 추정 단계에서 사용된 코히어런트 검출기들에 의해 정합된(matched) 에너지를 증가시킨다.
다시 도 3으로 돌아가서, 코히어런트 상관기 회로(302), 비교 블록(304), 버퍼 블록(306), 및 검색 블록(308)은 코히어런트 검출기 회로를 형성한다. 코히어런트 검출기 회로는 검색 기간의 길이 동안 비-코히어런트 검출기 회로(지연 상관기 회로(204), 비교 블록(208), 버퍼 블록(210) 및 검색 블록(308)에 의해 형성됨)와 병렬로 신호(202)를 수신하고 처리한다. 코히어런트 검출기 회로는 신호(202)의 제1 시간 오프셋 후보를 결정하기 위해 신호(202)의 샘플들의 블록을 처리하도록 구성된다.
예를 들어 ATSC 3.0에 대한 실시예에서, 샘플들의 블록은 신호(202)의 순차적으로 수신된 2048개의 샘플들로 구성된다. 다른 실시예에서, 코히어런트 검출기 회로는 검색 기간의 길이 동안 실행되기 때문에, 코히어런트 검출기 회로에 의해 처리되는 샘플들의 블록은 코히어런트 검출기 회로에 의해 처리된 이전 샘플들의 블록 및 코히어런트 검출기 회로에 의해 처리될 후속 샘플들의 블록 둘 다에 대해 연속적이고 중첩되지 않을 수 있다. 이는 예를 들어 LTE(long term evolution) PSS(primary synchronization symbol) 또는 PRACH(physical random access channel) 검출을 위해 사용되는 것과 같이, 연속적이지만 중첩되는 입력 샘플들을 사용하는 기존 접근법들에 비해 코히어런트 검출기 회로의 더 효율적인 동작을 야기한다. 또한, 코히어런트 검출기 회로에서 중첩된 샘플 넣을 요건을 완화하면 코히어런트 검출기 회로의 실제 시간 요건들이 완화된다. 예를 들어, ATSC 3.0에서, 코히어런트 검출기 회로는 2048개의 비-중첩 샘플들 상에서 동작하며, 이 샘플들은 최대 상관 메트릭을 계산하도록 코히어런트 검출 회로에 (2048 * 샘플 속도)와 동일한 프로세싱 시간을 부여한다. 대조적으로, 기존의 LTE PSS 또는 PRACH 검출기는 중복되는 샘플들 요건 때문에 더 짧은 시간에 계산을 완료해야 하며, 이는 보다 복잡한 검출기 설계들로 해석된다.
실시예에서, 코히어런트 검출기 회로는 신호(202)의 샘플들의 블록을 로컬(local) 기준 신호와 상관시키도록 구성된다. 실시예에서, 로컬 기준 신호는 ATSC 3.0 부트스트랩 심볼의 파트 "A"를 포함한다(위에서 언급된 바와 같이, ATSC 3.0에서, 각각의 부트스트랩 심볼은 시간 도메인 샘플들의 3개의 파트들 A, B, 및 C로 구성된다. 특히 부트스트랩 동기화 심볼은 C-A-B 시간 도메인 구조를 이용한다). 실시예에서, 코히어런트 검출기 회로는 상관 피크를 결정하기 위해 신호(202)의 샘플들의 블록과 로컬 기준 신호 사이의 컨벌루션 연산(convolution operation)을 수행한다. 샘플들의 블록의 각각의 샘플에 대해, 로컬 기준 신호는 대응 샘플 인덱스(신호(202)의 각각의 시간 오프셋에 대응함)만큼 시프트되고, 샘플들의 블록은 코히어런트 상관기 회로(302)에서 시프트된 로컬 기준 신호와 곱해진다. 곱셈 결과(각각의 시간 오프셋에 대응하는 상관 메트릭)는 비교 블록(304)에 의해 현재 최대 상관 메트릭과 비교된다. 상관 메트릭이 현재의 최대 상관 메트릭보다 큰 경우, 비교 블록(304)은 현재의 최대 상관 메트릭을 그 상관 메트릭으로 업데이트하고, 상관 메트릭에 연관된 샘플 인덱스를, 샘플 인덱스가 저장되는 버퍼 블록(306)에 제공한다. 검색 블록(308)은 검색이 완료되었는지를 결정하고, 검색이 아직 완료되지 않은 경우에는 코히어런트 상관기 회로(302)로, 또는 검색이 완료된 경우에는 정렬 블록(310)으로 프로세싱을 복귀시킨다. 검색의 끝에서, 최대 상관 메트릭(신호(202)의 복수의 시간 오프셋 중 최대 상관)을 갖는 샘플 인덱스는 수신된 신호(202)의 제1 시간 오프셋 후보를 제공한다.
위에서 언급된 바와 같이, 코히어런트 검출기 회로는 수신된 신호(202)의 제1 시간 오프셋 후보를 결정한다. 그러나, 코히어런트 검출기 회로는 신호(202)의 인접한 비-중첩 샘플들로 구동되기 때문에, 제1 시간 오프셋 후보는 로컬 기준 신호에 포함된 파트 "A"의 프리픽스(prefix) 또는 서픽스(suffix)에 대해 검출이 수행되었는지에 대한 모호성을 갖는다. 도 4a, 도 4b, 및 도 4c는 이러한 모호성을 묘사하는 예시적인 코히어런트 상관 시나리오들을 도시한다. 도 4a는 시간 도메인 구조 C-A-B를 갖는 수신된 신호(202)와, 2개의 파트들 "A"로 구성된 로컬 기준 신호 사이의 상관이 파트 "A"의 프리픽스 및 서픽스로부터 동일한 에너지 양들로부터 이익을 얻는 예시적인 상관 시나리오(400A)를 도시한다. 도 4b는 상관 에너지가 파트 "A"의 프리픽스보다 서픽스에 더 많이 기인한 예시적인 시나리오(400B)를 도시한다. 반대로, 도 4c는 상관 에너지가 파트 "A"의 서픽스보다 프리픽스로 인한 에너지에 의해 더 많이 지배되는 예시적인 시나리오(400C)를 도시한다.
실시예에서, 이러한 모호성을 해결하기 위해, 제3 시간 오프셋 후보가 검색 기간 동안의 코히어런트 검출의 결과인 제1 시간 오프셋 후보에 기초하여 생성된다. 실시예에서, 제3 시간 오프셋 후보와 연관된 샘플 인덱스는 제1 시간 오프셋 후보와 연관된 샘플 인덱스로부터 신호(202)의 샘플들의 블록의 샘플 크기를 감산한 것과 같다. ATSC 3.0에서, 예를 들어, 샘플 크기는 2048과 같다. 따라서, 제1 시간 오프셋 후보 샘플 인덱스가 X라면, 제3 시간 오프셋 후보의 샘플 인덱스는 X-2048이다. 실시예에서, 예를 들어 도 5에 도시된 실시예(500)와 같이, 회로(504)는 코히어런트 검출 검색의 끝에서 제1 시간 오프셋 후보로부터 제3 시간 오프셋 후보를 생성하도록 제공된다.
아래에 더 설명되는 바와 같이, 제3 시간 오프셋 후보는 타이밍 추정의 제2 단계에서 제1 시간 오프셋 후보 및 제2 시간 오프셋 후보와 함께 사용된다. 최대 상관 메트릭 결정은 이러한 3 개의 후보들에 기초한 신호(202)의 타이밍 추정을 선택하기 위해 사용된다. 주파수 추정 단계에서의 정수 주파수 추정에서는 제2 시간 오프셋 후보만이 사용되고; 제1 및 제3 시간 오프셋 후보들은 0의 순환 시프트를 사용하여 처리된다.
도 3으로 돌아가면, 검색 기간의 끝에서, 프로세싱은 정렬 블록(310)으로 진행한다. 정렬 블록(310)은 검색의 결과로 나타나는 제1, 제2, 및 제3 시간 오프셋 후보들과 연관된 샘플 인덱스들을 정렬한다. 이에 더하여, 정렬 블록(310)은 샘플 버퍼(206)로부터 제1, 제2, 및 제3 시간 오프셋 후보들과 연관된 순차 샘플들의 블록들(312)을 회수한다. 실시예에서, 예를 들어 제1 시간 오프셋 후보와 연관된 샘플들의 블록은 제1 시간 오프셋 후보와 연관된 샘플 인덱스를 갖는 샘플로 시작하는 신호(202)의 순차 샘플들의 블록일 수 있다. 다시 말해서, 순차 샘플들의 블록은 제1 시간 오프셋 후보에 의해 시간 보상된 신호(202)의 샘플들의 입력 블록에 대응한다. 프리젠테이션(presentation)의 단순화를 위해, 이하에서 순차 샘플들의 블록들(312)은 샘플들의 시간 오프셋 보상된 블록들로서 지칭된다.
실시예에서, 샘플들의 시간 보상된 블록들(312) 각각의 크기는 심볼 크기(예를 들어, ATSC 3.0에서 3072 샘플들)와 동일할 수 있다. 다른 실시예에서, 복잡성을 줄이기 위해, 보호 구간들(guard intervals)이 없는 실제 신호만 사용된다. 따라서, 각각의 시간 오프셋 보상된 샘플들의 블록(312)의 크기는 심볼 크기보다 작을 수 있다. 예를 들어, ATSC 3.0에서는 부트스트랩 심볼의 파트 A만이 사용되어, 2048개의 순차 샘플들을 야기할 수 있다.
정렬 블록(310)은 시간 추정 회로(314) 및 주파수 추정 회로(316)에 샘플들의 시간 오프셋 보상된 블록들(312)을 순차적으로 제공한다. 실시예에서, 시간 추정 회로(314), 주파수 추정 회로(316), 및 후보 선택 블록(318)은 추정 회로를 형성한다. 아래에 더 설명되는 바와 같이, 추정 회로는 제2 시간 오프셋 후보에 기초하여 신호(202)의 주파수 오프셋을 결정하도록 구성된다. 또한, 추정 회로는 제1, 제2, 및 제3 시간 오프셋 후보에 각각 대응하는 제1, 제2, 및 제3 상관 메트릭을 생성하고, 제1, 제2, 및 제3 상관 메트릭에 기초하여, 제1, 제2, 및 제3 시간 오프셋 후보 중 하나를 신호(202)의 시간 오프셋으로서 선택하도록 구성된다.
실시예에서, 추정 회로는 도 5에 도시된 실시예(500)에 도시된 바와 같이 구현된다. 신호(202)의 주파수 오프셋을 결정하기 위해 제2 시간 오프셋 후보만이 사용되기 때문에, 제2 시간 오프셋 후보와 연관된 샘플들의 시간 오프셋 보상된 블록의 추정 회로에 의한 프로세싱은 이하에서 더 논의되는 바와 같은 제1 및 제3 시간 오프셋 후보들과 연관된 샘플들의 시간 오프셋 보상된 블록들의 프로세싱과는 다르다.
구체적으로, 제2 시간 오프셋 후보에 대하여, 프로세싱은 FFT 회로(506)가 주파수 도메인 샘플들을 생성하기 위해 샘플들의 대응하는 시간 오프셋 보상된 블록에 대해 고속 푸리에 변환(Fast Fourier Transform)을 수행하는것을 포함한다. 그 후, 복수의 순환 시프트 값들의 각각의 순환 시프트 값에 대하여, 순환 시프트 회로(508)는 순환 시프트된 주파수 도메인 샘플들을 생성하기 위해 주파수 도메인 샘플들을 순환 시프트 값만큼 시프트한다. 실시예에서, 각각의 순환 시프트 값은 FFT-크기/샘플 속도에 의해 주파수 모호성을 해결한다. 예를 들어, ATSC 3.0에서는 이것이 6.144 Mhz / 2048 = 3000 Hz와 같다. 실시예에서, 순환 시프트된 주파수 도메인 샘플들은 식
Figure 112018041044107-pct00001
에 따라 결정되며, 여기서 Yi는 i번째 순환 시프트된 주파수 도메인 샘플(i는 0 내지 FFT-크기 범위임)을 나타내고, X는 주파수 도메인 샘플들을 나타내고, C는 -(FFT 크기)내지 +(FFT 크기)범위의 순환 시프트 값이다. 그 이후에, 승산기(510) 켤레(multiplier conjugate)는 켤레 곱셈 결과를 생성하기 위해, 순환 시프트된 주파수 도메인 샘플들에 주파수 도메인 기준 신호(512)를 곱하고; 역 FFT(inverse FFT, IFFT) 회로(514)는 IFFT 출력(516)을 생성하기 위해 켤레 곱셈 결과에 역 FFT를 수행한다. 회로(518)는 IFFT 출력(516)으로부터 상관 값을 결정한다.
프로세스의 끝에서, 회로(518)는 복수의 순환 시프트 값들 중에서, 최대 상관 값을 야기하는 순환 시프트 값을 식별한다. 순환 시프트 값은 신호(202)의 주파수 오프셋을 제공한다. 또한, 실시예에서, 최대 상관 값은 제2 시간 오프셋 후보와 연관된 제2 상관 메트릭에 대응한다.
제1 및 제3 시간 오프셋 후보들에 대해, 샘플들의 대응하는 시간 오프셋 보상된 블록들은 0과 동일한 단일 순환 시프트 값에 대해 추정 회로에 의해 처리된다. 이와 같이, FFT 회로(506)가 주파수 도메인 샘플들을 생성하기 위해 샘플들의 시간 오프셋 보상된 블록에 대해 FFT를 수행한 후, 주파수 도메인 샘플들은 순환 시프트 회로(508)를 바이패스(bypass)하고, 승산기(510)에서 켤레 곱셈 결과를 생성하기 위하여, 주파수 도메인 기준 신호(512)와 직접 곱해진다. 켤레 곱셈 결과는 IFFT 출력(516)을 생성하기 위하여 IFFT 회로(514)에 의해 시간 도메인으로 변환된다. IFFT 출력(516)은 샘플들의 시간 오프셋 보상된 블록이 제1 시간 오프셋 후보에 기초하여 보상된 샘플들의 블록에 대응할 때에는 제1 시간 상관 메트릭에 대응하고, 샘플들의 시간 오프셋 보상된 블록이 제3 시간 오프셋 후보에 기초하여 보상된 샘플들의 블록에 대응할 때에는 제3 상관 메트릭에 대응하는 상관 값을 결정하도록 회로(518)에 의해 사용된다.
도 3으로 돌아가서, 후보 선택 블록(318)은 추정 회로로부터 제1, 제2, 및 제3 상관 메트릭들을 수신하고, 제1, 제2 및 제3 상관 메트릭들에 기초하여 제1, 제2, 및 제3 시간 오프셋 후보들 중 하나를 신호(202)의 시간 오프셋으로서 선택한다. 구체적으로, 후보 선택 블록(318)은 최대 상관 메트릭을 갖는 시간 오프셋 후보를 시간 오프셋으로서 선택한다.
실시예에서, 제1, 제2, 및 제3 시간 오프셋 후보들 각각에 대한 상관 메트릭은 대응하는 IFFT 출력(516)의 최대 피크에 기초하여 상관 값으로부터 결정된다. 다른 실시예에서, 동적 채널들의 성능을 향상시키기 위해서, 추정 회로는 IFFT 출력으로부터의 하나 이상의 주 경로에 대응하는 하나 이상의 주요 피크와 최대 상관 피크를 합산함으로써 상관 값을 결정하도록 구성된 회로(520)를 포함한다.
도 6은 이 실시예를 도시하기 위한 예시적인 IFFT 출력(600)을 도시한다. 도 6에 도시된 바와 같이, 예시적인 IFFT 출력(600)은 최대 피크(602), 및 최대 피크(602)로부터 지연 확산 허용 오차 "d" 내에 있는 주요 피크들(604a, 604b, 604c, 및 604d)을 포함한다. 실시예에서, 주요 피크(604)의 상관 메트릭이 미리 결정된 임계치보다 높은 경우, 상관 메트릭은 최대 피크(602)의 상관 메트릭에 더해지고 상관 값에 대해 기여한다. 미리 결정된 임계치는 절대 포스트 IFFT 상관 메트릭(absolute post IFFT correlation metric)에 기초하거나, 예를 들어 관측된 표준 편차로부터 유도된 잡음에 기초할 수 있다. 다른 실시예에서, 미리 결정된 임계치보다 높은 주요 피크들의 상관 메트릭들은 최대 경로 수까지 합산된다. 실시예에서, 최대 경로 수 및 d는 최악의 경우의 채널 모델을 사용하여 결정된다. 예를 들어, 최악의 경우의 채널 모델이 TU6으로 간주되면, 최대 경로 수는 6이고 d는 5㎲이다.
도 3으로 돌아가서, 후보 선택 블록(318)은 선택된 시간 오프셋 후보와 연관된 상관 메트릭을 상관 메트릭 검증 블록(320)을 제공한다. 상관 메트릭 검증 블록(320)은 상관 메트릭이 정확한 검출(true detiction)에 대응하는 것을 검증하기 위해 상관 메트릭을 임계치와 비교한다. 임계치는 원하는 프레임 삭제율(frame erasure rate, FER) 또는 검출 속도를 달성하도록 시뮬레이션에 의해 결정될 수 있다. 상관 메트릭이 블록(320)에 의해 검증되는 경우, 선택된 시간 오프셋 후보와 관련되고 프레임 프리앰블의 부트스트랩의 시작을 나타내는 샘플들의 시간 오프셋 보상된 블록이 디코더 인터페이스 블록(222)을 통해 디코더에 제공된다. 그렇지 않으면, 검출은 오류로 간주되고, 프로세싱은 입력 신호(202)의 샘플들의 후속 블록을 처리하도록 지연 상관기 회로(204) 및 코히어런트 상관 회로(302)로 복귀한다.
도 7은 실시예에 따른 예시적인 프로세스(700)를 도시한다. 예시적인 프로세스(700)는 설명의 목적으로만 제공되며 실시예들을 제한하지 않는다. 예시적인 프로세스(700)는 수신된 신호를 검출하기 위해, 위에서 설명된 예시적인 신호 검출기들(300 및 500)과 같은 신호 검출기에 의해 수행될 수 있다. 수신된 신호는 수신된 신호의 시작을 검출하기 위해 검출기에 의해 사용되는 동기화 신호를 포함할 수 있다. 동기화 신호는 ATSC 3.0 부트스트랩일 수 있다.
도 7에 도시된 바와 같이, 프로세스(700)는 병렬로 수행되는 단계들(702 및 704)에서 시작한다. 단계(702)는 수신된 신호의 제1 시간 오프셋 후보를 결정하기 위해, 수신된 신호의 샘플들의 블록을 코히어런트하게 처리하는 단계를 포함한다. 실시예에서, 단계(702)는 수신된 신호의 샘플들의 블록을 로컬 기준 신호와 상관시키는 단계를 포함한다. 제1 시간 오프셋 후보는 복수의 시간 오프셋들 중 최대 상관을 초래하는 시간 오프셋에 대응한다.
단계(704)는 수신된 신호의 제2 시간 오프셋 후보를 결정하기 위해, 수신된 신호의 샘플들의 블록을 비-코히어런트하게 처리하는 단계를 포함한다. 실시예에서, 단계(704)는 블록 샘플들의 각각의 샘플에 대한 자기-상관 메트릭을 계산하는 단계, 샘플들의 블록 중 최대 자기-상관 메트릭을 갖는 샘플을 결정하는 단계, 및 결정된 샘플과 연관된 인덱스에 기초하여 제2 시간 오프셋 후보를 결정하는 단계를 포함한다.
단계(704) 후에, 프로세스(700)는 단계(706)로 진행하며, 이는 제2 시간 오프셋 후보에 기초하여 수신된 신호의 주파수 오프셋을 결정하는 단계를 포함한다. 위에서 논의된 바와 같이, 제2 시간 오프셋 후보는 샘플들의 블록의 비-코히어런트 프로세싱으로부터 야기된다. 실시예에서, 단계(706)는 제2 시간 오프셋 후보에 기초하여 보상된 샘플들의 블록에 대응하는 샘플들의 시간 오프셋 보상된 블록의 코히어런트 상관을 포함한다. 따라서, 실시예에서, 단계(706)는 주파수 도메인 샘플들을 생성하도록 샘플들의 시간 오프셋 보상된 블록에 대해 고속 푸리에 변환(FFT)을 수행하는 단계를 포함한다. 이어서, 복수의 순환 시프트 값들의 각각의 순환 시프트 값에 대해, 단계(706)는 순환 시프트된 주파수 도메인 샘플들을 생성하기 위해 주파수 도메인 샘플들을 순환 시프트 값만큼 시프트하는 단계; 켤레 곱셈 결과를 생성하기 위해 순환 시프트된 주파수 도메인 샘플들과 주파수 도메인 기준 신호를 켤레 곱셈(conjugate multiplying)하는 단계; IFFT 출력을 생성하기 위해 켤레 곱셈 결과에 역 고속 푸리에 변환(IFFT)을 수행하는 단계; 및 IFFT 출력으로부터 상관 값을 결정하는 단계를 더 포함한다. 실시예에서, IFFT 출력으로부터 상관 값을 결정하는 단계는 최대 상관 피크, 및 IFFT 출력으로부터의 하나 이상의 주 경로에 대응하는 하나 이상의 주요 피크를 합산하는 단계를 포함한다. 검색의 끝에서, 단계(706)는 복수의 순환 시프트 값 중에서 최대 상관 값을 갖는 순환 시프트 값을 결정하는 단계; 및 결정된 순환 시프트 값에 기초하여, 수신된 신호의 주파수 오프셋을 결정하는 단계를 포함한다.
이어서, 프로세스(700)는 제1 시간 오프셋 후보, 제2 시간 오프셋 후보, 및 제1 시간 오프셋 후보에 기초한 제3 시간 오프셋 후보에 대응하는 제1, 제2, 및 제3 상관 메트릭들을 생성하는 단계를 포함하는 단계(708)로 진행한다. 실시예에서, 제3 시간 오프셋 후보와 연관된 인덱스는 제1 시간 오프셋 후보에 연관된 인덱스로부터 샘플들의 블록의 샘플 크기를 감산한 것과 동일하다.
실시예에서, 제2 상관 메트릭은 단계(706)에서 결정된 최대 상관 값에 기초한다. 제1 및 제3 상관 메트릭들은 각각 제1 상관 메트릭에 대한 제1 시간 오프셋 후보에 의해, 그리고 제3 상관 메트릭에 대한 제3 시간 오프셋 후보에 의해 보상된 샘플들의 블록에 대응하는 샘플들의 각각의 시간 보상된 블록 상에 코히어런트 상관을 수행함으로써 결정된다. 실시예에서, 제1 및 제3 상관 메트릭들은 코히어런트 상관으로부터 야기되는 상관 값에 대응한다.
실시예에서, 코히어런트 상관은 주파수 도메인 샘플들을 생성하기 위해 샘플들의 시간 오프셋 보상된 블록에 대해 FFT를 수행하는 단계; 켤레 곱셈 결과를 생성하기 위해 주파수 도메인 샘플들을 주파수 도메인 기준 신호와 켤레 곱셈하는 단계; IFFT 출력을 생성하기 위해 켤레 곱셈 결과에 대해 IFFT를 수행하는 단계; 및 IFFT 출력으로부터 상관 값을 결정하는 단계를 포함한다.
프로세스(700)는 제1, 제2, 및 제3 상관 메트릭들에 기초하여, 제1 시간 오프셋 후보, 제2 시간 오프셋 후보, 및 제3 시간 오프셋 후보 중 하나를 수신된 신호의 시간 오프셋으로서 선택하는 단계를 포함하는 단계(710)에서 종료한다. 실시예에서, 시간 오프셋은 최대 상관 메트릭을 갖는 시간 오프셋 후보로서 선택된다.
실시예들은 특정 기능들 및 그것들의 관계들의 구현을 설명하는 기능적 빌딩 블록들(building blocks)의 도움으로 위에서 설명되었다. 이러한 기능적 빌딩 블록들의 경계들은 설명의 편의를 위해 본 명세서에서 임의로 정의되었다. 특정 기능들 및 그 관계들이 적절히 수행되는 한 다른 경계들이 정의될 수 있다.
특정 실시예에 대한 전술한 설명은, 본 기술분야의 통상의 기술자의 지식을 적용함으로써, 다른 사람들이 과도한 실험 없이, 본 개시내용의 일반적인 개념에서 벗어나지 않고서, 그러한 특정 실시예들과 같은 다양한 응용들을 용이하게 수정 및/또는 적응시킬 수 있는 본 발명의 일반적 성질을 완전히 드러낼 것이다. 따라서, 그러한 적응들 및 수정들은 여기에 제시된 교시 및 지침에 기초하여 개시된 실시예들의 등가물들의 의미 및 범위 내에 있도록 의도된다. 본 명세서의 어구 또는 용어는 본 명세서의 용어 또는 어구가 교시들 및 지침에 비추어 본 기술분야의 통상의 기술자에 의해 해석될 수 있도록 제한이 아닌 설명의 목적을 위한 것임을 이해해야 한다.
다른 실시예들이 본 명세서의 교시들을 기초로 하여 본 기술분야의 통상의 기술자에게 명백할 것이므로, 본 개시내용의 실시예들의 폭 및 범위는 위에서 설명된 예시적인 실시예들 중 임의의 것에 의해 제한되어서는 안 된다.

Claims (24)

  1. 신호 검출기로서,
    수신된 신호의 샘플들의 블록을 처리하여 상기 수신된 신호의 제1 시간 오프셋 후보를 결정하도록 구성된 코히어런트 검출기 회로;
    상기 코히어런트 검출기 회로와 병렬로, 상기 수신된 신호의 상기 샘플들의 블록을 처리하여 상기 수신된 신호의 제2 시간 오프셋 후보를 결정하도록 구성된 비-코히어런트 검출기 회로; 및
    추정 회로
    를 포함하고, 상기 추정 회로는,
    상기 제2 시간 오프셋 후보에 기초하여 상기 수신된 신호의 주파수 오프셋을 결정하고;
    상기 제1 시간 오프셋 후보, 상기 제2 시간 오프셋 후보, 및 상기 제1 시간 오프셋 후보에 기초한 제3 시간 오프셋 후보에 대응하는 제1, 제2 및 제3 상관 메트릭들을 생성하고;
    상기 제1, 제2, 및 제3 상관 메트릭들에 기초하여 상기 제1 시간 오프셋 후보, 상기 제2 시간 오프셋 후보, 및 상기 제3 시간 오프셋 후보 중 하나를 상기 수신된 신호의 시간 오프셋으로서 선택하도록
    구성되는, 신호 검출기.
  2. 제1항에 있어서, 상기 코히어런트 검출기 회로는 상기 수신된 신호의 샘플들의 블록을 로컬 기준 신호와 상관시키도록 구성되는, 신호 검출기.
  3. 제2항에 있어서, 상기 수신된 신호는 파트 C, 그에 후속하는 파트 A, 그에 후속하는 파트 B를 갖는 시간 도메인 구조를 특징으로 하고, 상기 로컬 기준 신호는 상기 시간 도메인 구조의 상기 파트 A를 포함하는, 신호 검출기.
  4. 제1항에 있어서, 상기 샘플들의 블록은 상기 코히어런트 검출기에 의해 처리된 샘플들의 이전 블록 및 상기 코히어런트 검출기에 의해 처리될 샘플들의 후속 블록에 대해 연속적(contiguous)이고 중첩되지 않는(non-overlapping), 신호 검출기.
  5. 제1항에 있어서, 상기 제1 시간 오프셋 후보는 복수의 시간 오프셋 중에서 최대 상관에 대응하는, 신호 검출기.
  6. 제1항에 있어서, 상기 비-코히어런트 검출기는,
    상기 샘플들의 블록의 샘플 각각에 대한 자기-상관 메트릭(auto-correlation metric)을 계산하고;
    상기 샘플들의 블록 중 최대 자기-상관 메트릭을 갖는 샘플의 인덱스에 기초하여 상기 제2 시간 오프셋 후보를 결정하도록
    구성되는, 신호 검출기.
  7. 제1항에 있어서, 상기 비-코히어런트 검출기는 상기 제2 시간 오프셋 후보를 결정하기 위해 상기 수신된 신호의 시간 도메인 구조의 선험적 지식(a priori knowledge)을 사용하도록 구성되는, 신호 검출기.
  8. 제1항에 있어서, 상기 추정 회로는,
    주파수 도메인 샘플들을 생성하기 위해, 상기 제2 시간 오프셋 후보에 기초하여 보상된 샘플들의 블록에 대응하는, 샘플들의 시간 오프셋 보상된 블록에 대해 고속 푸리에 변환(FFT)을 수행하고;
    복수의 순환 시프트 값들 중의 순환 시프트 값 각각에 대해,
    순환 시프트된 주파수 도메인 샘플들을 생성하기 위해 상기 주파수 도메인 샘플들을 상기 순환 시프트 값만큼 시프트하고;
    켤레 곱셈 결과(conjugate multiplication result)를 생성하기 위해 상기 순환으로 시프트된 주파수 도메인 샘플들에 주파수 도메인 기준 신호를 켤레 곱셈(conjugate multiply)하고;
    IFFT 출력을 생성하기 위해 상기 켤레 곱셈 결과에 역 고속 푸리에 변환(inverse fast fourier transform, IFFT)을 수행하고;
    상기 IFFT 출력으로부터 상관 값을 결정하도록
    구성되는, 신호 검출기.
  9. 제8항에 있어서, 상기 추정 회로는,
    상기 복수의 순환 시프트 값 중에서 최대 상관 값을 갖는 순환 시프트 값을 결정하고;
    결정된 순환 시프트 값에 기초하여, 상기 수신된 신호의 주파수 오프셋을 결정하도록
    더 구성되는, 신호 검출기.
  10. 제9항에 있어서, 상기 제2 상관 메트릭은 상기 최대 상관 값에 기초하는, 신호 검출기.
  11. 제8항에 있어서, 상기 추정 회로는 상기 상관 값을 결정하기 위해 최대 상관 피크, 및 상기 IFFT 출력으로부터의 하나 이상의 주 경로들에 대응하는 하나 이상의 주요 피크들을 합산하도록 더 구성되는, 신호 검출기.
  12. 제1항에 있어서, 상기 추정 회로는,
    주파수 도메인 샘플들을 생성하기 위해 샘플들의 시간 오프셋 보상된 블록에 대해 고속 푸리에 변환(FFT)을 수행하고;
    켤레 곱셈 결과를 생성하기 위해 상기 주파수 도메인 샘플들에 주파수 도메인 기준 신호를 켤레 곱셈하고;
    IFFT 출력을 생성하기 위해 상기 켤레 곱셈 결과에 대해 역 고속 푸리에 변환(IFFT)을 수행하고;
    상기 IFFT 출력으로부터 상관 값을 결정하도록
    더 구성되는, 신호 검출기.
  13. 제12항에 있어서, 결정된 상관 값은, 상기 샘플들의 시간 오프셋 보상된 블록이 상기 제1 시간 오프셋 후보에 기초하여 보상된 상기 샘플들의 블록에 대응할 때에는 상기 제1 상관 메트릭에 대응하고, 상기 샘플들의 시간 오프셋 보상된 블록이 상기 제3 시간 오프셋 후보에 기초하여 보상된 상기 샘플들의 블록에 대응할 때에는 상기 제3 상관 메트릭에 대응하는, 신호 검출기.
  14. 제1항에 있어서, 상기 제3 시간 오프셋 후보와 연관된 인덱스는 상기 제1 시간 오프셋 후보와 연관된 인덱스로부터 상기 샘플들의 블록의 샘플 크기를 감산한 것과 동일한, 신호 검출기.
  15. 제14항에 있어서, 상기 샘플들의 블록의 상기 샘플 크기는 2048인, 신호 검출기.
  16. 신호 검출 방법으로서,
    수신된 신호의 제1 시간 오프셋 후보를 결정하기 위해 상기 수신된 신호의 샘플들의 블록을 코히어런트 프로세싱(coherently processing)하는 단계;
    상기 코히어런트 프로세싱과 병행하여, 상기 수신된 신호의 제2 시간 오프셋 후보를 결정하기 위해, 상기 수신된 신호의 상기 샘플들의 블록을 비-코히어런트 프로세싱(non-coherently processing)하는 단계;
    상기 제2 시간 오프셋 후보에 기초하여 상기 수신된 신호의 주파수 오프셋을 결정하는 단계;
    상기 제1 시간 오프셋 후보, 상기 제2 시간 오프셋 후보, 및 상기 제1 시간 오프셋 후보에 기초하는 제3 시간 오프셋 후보에 대응하는 제1, 제2, 및 제3 상관 메트릭들을 생성하는 단계; 및
    상기 제1, 제2 및 제3 상관 메트릭들에 기초하여, 상기 제1 시간 오프셋 후보, 상기 제2 시간 오프셋 후보, 및 상기 제3 시간 오프셋 후보 중 하나를 상기 수신된 신호의 시간 오프셋으로서 선택하는 단계
    를 포함하는, 신호 검출 방법.
  17. 제16항에 있어서,
    상기 샘플들의 블록의 샘플 각각에 대한 자기-상관 메트릭을 계산하는 단계; 및
    상기 샘플들의 블록 중에서 최대 자기-상관 메트릭을 갖는 샘플의 인덱스에 기초하여 상기 제2 시간 오프셋 후보를 결정하는 단계
    를 더 포함하는, 신호 검출 방법.
  18. 제16항에 있어서,
    주파수 도메인 샘플들을 생성하기 위해, 상기 제2 시간 오프셋 후보에 기초하여 보상된 상기 샘플들의 블록에 대응하는, 샘플들의 시간 오프셋 보상된 블록에 대해 고속 푸리에 변환(FFT)을 수행하는 단계; 및
    복수의 순환 시프트 값들 중의 순환 시프트 값 각각에 대해,
    순환 시프트된 주파수 도메인 샘플들을 생성하기 위해 상기 주파수 도메인 샘플들을 상기 순환 시프트 값만큼 시프트하는 단계;
    켤레 곱셈 결과를 생성하기 위해 상기 순환 시프트된 주파수 도메인 샘플들에 주파수 도메인 기준 신호를 켤레 곱셈하는 단계;
    IFFT 출력을 생성하기 위해 상기 켤레 곱셈 결과에 역 고속 푸리에 변환(IFFT)을 수행하는 단계; 및
    IFFT 출력으로부터 상관 값을 결정하는 단계
    를 더 포함하는, 신호 검출 방법.
  19. 제18항에 있어서,
    상기 복수의 순환 시프트 값 중에서 최대 상관 값을 갖는 순환 시프트 값을 결정하는 단계; 및
    결정된 순환 시프트 값에 기초하여, 상기 수신된 신호의 주파수 오프셋을 결정하는 단계를 포함하는, 신호 검출 방법.
  20. 제19항에 있어서, 상기 제2 상관 메트릭은 상기 최대 상관 값에 기초하는, 신호 검출 방법.
  21. 제16항에 있어서,
    주파수 도메인 샘플들을 생성하기 위해 샘플들의 시간 오프셋 보상된 블록에 대해 고속 푸리에 변환(FFT)을 수행하는 단계;
    켤레 곱셈 결과를 생성하기 위해 상기 주파수 도메인 샘플들에 주파수 도메인 기준 신호를 켤레 곱셈하는 단계;
    IFFT 출력을 생성하기 위해 상기 켤레 곱셈 결과에 역 고속 푸리에 변환(IFFT)을 수행하는 단계; 및
    상기 IFFT 출력으로부터 상관 값을 결정하는 단계
    를 더 포함하는, 신호 검출 방법.
  22. 제21항에 있어서, 결정된 상관 값은, 상기 샘플들의 시간 오프셋 보상된 블록이 상기 제1 시간 오프셋 후보에 기초하여 보상된 상기 샘플들의 블록에 대응할 때에는 상기 제1 상관 메트릭에 대응하고, 상기 샘플들의 시간 오프셋 보상된 블록이 상기 제3 시간 오프셋 후보에 기초하여 보상된 상기 샘플들의 블록에 대응할 때에는 상기 제3 상관 메트릭에 대응하는, 신호 검출 방법.
  23. 제16항에 있어서, 상기 제3 시간 오프셋 후보와 연관된 인덱스는 상기 제1 시간 오프셋 후보와 연관된 인덱스에서 상기 샘플들의 블록의 샘플 크기를 감산한 것과 동일한, 신호 검출 방법.
  24. 수신기로서,
    신호 검출기; 및
    디코더
    를 포함하고, 상기 신호 검출기는,
    수신된 신호의 샘플들의 블록을 처리하여 상기 수신된 신호의 제1 시간 오프셋 후보를 결정하도록 구성된 코히어런트 검출기 회로;
    상기 코히어런트 검출기 회로와 병렬로, 상기 수신된 신호의 상기 샘플들의 블록을 처리하여 상기 수신된 신호의 제2 시간 오프셋 후보를 결정하도록 구성된 비-코히어런트 검출기 회로; 및
    추정 회로
    를 포함하고, 상기 추정 회로는,
    상기 제2 시간 오프셋 후보에 기초하여 상기 수신된 신호의 주파수 오프셋을 결정하고;
    상기 제1 시간 오프셋 후보, 상기 제2 시간 오프셋 후보, 및 상기 제1 시간 오프셋 후보에 기초한 제3 시간 오프셋 후보 중 하나로서 상기 수신된 신호의 시간 오프셋을 결정하도록
    구성되며, 상기 디코더는,
    상기 수신된 신호의 상기 시간 오프셋 및 결정된 주파수 오프셋에 기초하여 상기 샘플들의 블록을 디코딩하도록
    구성되는, 수신기.
KR1020187011758A 2015-09-28 2016-09-27 고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출 KR102523511B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562233584P 2015-09-28 2015-09-28
US62/233,584 2015-09-28
PCT/US2016/053978 WO2017058801A1 (en) 2015-09-28 2016-09-27 Improved signal detection in dynamic channels with high carrier frequency offset

Publications (2)

Publication Number Publication Date
KR20180061270A KR20180061270A (ko) 2018-06-07
KR102523511B1 true KR102523511B1 (ko) 2023-04-18

Family

ID=57137265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187011758A KR102523511B1 (ko) 2015-09-28 2016-09-27 고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출

Country Status (4)

Country Link
US (1) US10334550B2 (ko)
KR (1) KR102523511B1 (ko)
TW (1) TWI701928B (ko)
WO (1) WO2017058801A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102559804B1 (ko) * 2016-09-20 2023-07-26 삼성전자주식회사 동기 신호를 검출하기 위한 방법 및 장치
US11930461B2 (en) * 2022-07-15 2024-03-12 Samsung Electronics Co., Ltd. Carrier frequency error estimation using a bank of estimators with limited acquisition range

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086329A1 (en) 2005-09-20 2007-04-19 Glazko Serguei A Timing acquisition and mode and guard detection for an OFDM transmission
US20080279322A1 (en) 2007-02-05 2008-11-13 Sequans Communications Method and device for timing synchronization and neighbor scanning for cellular OFDM systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995013677A1 (en) * 1993-11-09 1995-05-18 Pacific Communication Sciences, Inc. Method and apparatus for dual demodulation of mobile channel signals
US6028887A (en) * 1996-07-12 2000-02-22 General Electric Company Power efficient receiver
US5896304A (en) * 1996-07-12 1999-04-20 General Electric Company Low power parallel correlator for measuring correlation between digital signal segments
KR100566902B1 (ko) * 2002-11-20 2006-03-31 변영배 비동기식 이동통신 시스템의 셀탐색 장치 및 방법
US7106814B2 (en) * 2003-04-30 2006-09-12 Motorola, Inc. Method and wireless device employing a preamble to initiate communications
US8014424B2 (en) * 2007-06-25 2011-09-06 Qualcomm Incorporated Method and apparatus for using an unique index set for PSC sequence in a wireless communication system
US8619919B2 (en) * 2010-10-14 2013-12-31 Qualcomm Incorporated Selective coherent and non-coherent demodulation methods and apparatuses
JP6586418B2 (ja) * 2013-08-21 2019-10-02 マイリオタ ピーティーワイ エルティーディーＭｙｒｉｏｔａ Ｐｔｙ Ｌｔｄ マルチユーザ通信システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086329A1 (en) 2005-09-20 2007-04-19 Glazko Serguei A Timing acquisition and mode and guard detection for an OFDM transmission
US20080279322A1 (en) 2007-02-05 2008-11-13 Sequans Communications Method and device for timing synchronization and neighbor scanning for cellular OFDM systems

Also Published As

Publication number Publication date
KR20180061270A (ko) 2018-06-07
US20170094623A1 (en) 2017-03-30
WO2017058801A1 (en) 2017-04-06
US10334550B2 (en) 2019-06-25
TWI701928B (zh) 2020-08-11
TW201715862A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
CN106464627B (zh) 处理前导码序列的方法、无线设备、前导码接收机、网络节点和计算机可读存储介质
US7027429B2 (en) Method and apparatus for time and frequency synchronization of OFDM communication systems
CN101295999B (zh) 一种随机接入前导的检测方法
RU2008152232A (ru) Способ, устройство и компьютерный программный продукт, обеспечивающие синхронизацию для сигнала ofdma нисходящей линии связи
CN107959922B (zh) 一种检测D2D中主sidelink同步信号的方法及装置
CN102347924B (zh) 频偏估计和定时的方法和装置
CN104717174B (zh) 一种复杂多径信道下的ofdm抗干扰同步方法
Gul et al. Robust synchronization for OFDM employing Zadoff-Chu sequence
WO2012051956A1 (zh) 主同步信号检测方法、装置及小区搜索方法、***
RU2010132653A (ru) Способы и устройства для синхронизации и обнаружения в системе беспроводной связи
US7616723B2 (en) Method for symbol timing synchronization and apparatus thereof
US20060093076A1 (en) Apparatus for estimating a frequency offset in a communication system and method thereof
CN109005137A (zh) Ofdm***接收机的帧同步方法及***
TW201203959A (en) Method and apparatus for accurate time synchronization in wireless communication system
US9961655B1 (en) Method and apparatus for low complexity frequency synchronization in LTE wireless communication systems
CN109428847B (zh) NB-IoT***中下行次同步信号的检测与同步方法及装置
CN109792698B (zh) 补偿参考时钟的频率误差的接收器和方法
EP2097994A1 (en) Method for generating downlink signal, and method for searching cell
CN105791201B (zh) Lte/lte-a***中上行信号的盲同步方法
KR102523511B1 (ko) 고 반송 주파수 오프셋을 갖는 동적 채널들에서의 향상된 신호 검출
CN104641610A (zh) 用于估计频率误差的方法和装置
US9674808B1 (en) Method and apparatus for early frequency synchronization in LTE wireless communication systems
WO2015180801A1 (en) Technique for time of arrival estimation
EP3479536B1 (en) Adaptive selection of signal-detection mode
KR101452563B1 (ko) 프레임 동기 획득 장치 및 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant