KR102522343B1 - Semiconductor devices and methods of manufacture - Google Patents

Semiconductor devices and methods of manufacture Download PDF

Info

Publication number
KR102522343B1
KR102522343B1 KR1020200174532A KR20200174532A KR102522343B1 KR 102522343 B1 KR102522343 B1 KR 102522343B1 KR 1020200174532 A KR1020200174532 A KR 1020200174532A KR 20200174532 A KR20200174532 A KR 20200174532A KR 102522343 B1 KR102522343 B1 KR 102522343B1
Authority
KR
South Korea
Prior art keywords
carbon nanotubes
layer
stack
nanotubes
semiconductor device
Prior art date
Application number
KR1020200174532A
Other languages
Korean (ko)
Other versions
KR20210141306A (en
Inventor
쯔앙 차오
그레고리 마이클 피트너
쩨안 천
라인종 리
위차오 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/071,554 external-priority patent/US11342181B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210141306A publication Critical patent/KR20210141306A/en
Application granted granted Critical
Publication of KR102522343B1 publication Critical patent/KR102522343B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02606—Nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Abstract

탄소 나노튜브들을 사용하는 반도체 디바이스 및 제조 방법이 제공된다. 실시예들에서, 나노튜브들의 스택이 형성되고, 그 후 비파괴적 제거 공정이 이용되어 나노튜브들의 스택의 두께를 감소시킨다. 트랜지스터와 같은 디바이스는 그 후 나노튜브들의 감소된 스택으로부터 형성될 수 있다.A semiconductor device and manufacturing method using carbon nanotubes are provided. In embodiments, a stack of nanotubes is formed, and then a non-destructive removal process is used to reduce the thickness of the stack of nanotubes. A device such as a transistor can then be formed from the reduced stack of nanotubes.

Description

반도체 디바이스들 및 제조 방법들{SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURE}Semiconductor devices and manufacturing methods

본 출원은 2020년 5월 15일 출원된 미국 가출원 번호 제63/025,341호의 우선권을 주장하며, 이 미국 가출원은 본원에 참고로 포함된다.This application claims priority from US Provisional Application No. 63/025,341, filed May 15, 2020, which is incorporated herein by reference.

반도체 디바이스들은, 예를 들어, 퍼스널 컴퓨터들, 셀폰들, 디지털 카메라들, 및 다른 전자 장비와 같은 다양한 전자 애플리케이션들에서 사용된다. 반도체 디바이스들은 일반적으로, 반도체 기판 위에 절연 또는 유전체 층들, 도전성 층들, 및 반도체 재료 층들을 순차적으로 성막하고, 그 위에 회로 컴포넌트들 및 요소들을 형성하기 위해 리소그래피를 사용하여 다양한 재료 층들을 패터닝함으로써 제조된다.Semiconductor devices are used in various electronic applications such as, for example, personal computers, cell phones, digital cameras, and other electronic equipment. Semiconductor devices are generally fabricated by sequentially depositing insulating or dielectric layers, conductive layers, and semiconductor material layers over a semiconductor substrate, and patterning the various material layers using lithography to form circuit components and elements thereon. .

반도체 산업은 최소 피처 사이즈(minimum feature size)를 지속적으로 축소함으로써 다양한 전자 컴포넌트들(예컨대, 트랜지스터들, 다이오드들, 저항기들, 캐패시터들 등)의 집적 밀도를 지속적으로 향상시켜, 더 많은 컴포넌트들이 주어진 구역에 집적될 수 있도록 한다. 반도체 제조 공정에서 피처 사이즈가 계속해서 축소됨에 따라 해결해야 할 많은 문제들이 발생한다.The semiconductor industry continues to improve the integration density of various electronic components (e.g., transistors, diodes, resistors, capacitors, etc.) by continually shrinking the minimum feature size, so that more components are given allow them to accumulate in the area. As feature sizes continue to shrink in the semiconductor fabrication process, many issues arise that need to be addressed.

본 개시 내용의 양태들은 첨부 도면과 함께 읽혀지는 이하의 상세한 설명으로부터 최상으로 이해된다. 주목할 것은 본 산업의 표준 관행에 따라 다양한 피처들(features)이 축척대로 도시되는 것은 아니라는 것이다. 실제로, 다양한 피처들의 치수들은 설명의 명확성을 위해 임의로 증가 또는 감소될 수 있다.
도 1a 및 도 1b는 일부 실시예에 따른 탄소 나노튜브 솔루션(carbon nanotube solution)의 필터링을 도시한 것이다.
도 2a 및 도 2b는 일부 실시예에 따른 나노튜브들의 스택을 기판 상에 배치한 것을 도시한 것이다.
도 3a 및 도 3b는 일부 실시예에 따라 나노튜브들의 스택을 제 1 시간에 박형화한 것을 도시한 것이다.
도 4a 및 도 4b는 일부 실시예에 따른 지지 층의 성막을 도시한 것이다.
도 5a 및 도 5b는 일부 실시예에 따라 나노튜브들의 스택을 제 2 시간에 박형화한 것을 도시한 것이다.
도 6a 및 도 6b는 일부 실시예에 따른 나노튜브들의 주위로부터 스페이서들을 제거한 것을 도시한 것이다.
도 7a 내지 도 7d는 일부 실시예에 따른 트랜지스터의 형성을 도시한 것이다. Aspects of the present disclosure are best understood from the following detailed description read in conjunction with the accompanying drawings. It should be noted that, in accordance with the standard practice in the industry, various features are not drawn to scale. Indeed, the dimensions of various features may be arbitrarily increased or decreased for illustrative clarity.
1A and 1B illustrate filtering of a carbon nanotube solution according to some embodiments.
2A and 2B show the placement of a stack of nanotubes on a substrate according to some embodiments.
3A and 3B show thinning a stack of nanotubes at a first time, according to some embodiments.
4A and 4B illustrate deposition of a support layer in accordance with some embodiments.
5A and 5B show thinning a stack of nanotubes a second time, in accordance with some embodiments.
6A and 6B show spacers removed from the periphery of nanotubes according to some embodiments.
7A-7D illustrate the formation of transistors in accordance with some embodiments.

이하의 개시 내용은 본 발명의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들 또는 예들을 제공한다. 이하에서는 본 개시 내용을 단순화하기 위해 특정 예의 컴포넌트들 및 배열체들이 기술된다. 이들은 물론 예에 불과할 뿐이며 제한하려는 것이 아니다. 예를 들어, 이하의 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처를 형성하는 것은 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 또한 제 1 피처 및 제 2 피처가 직접 접촉하지 않을 수 있도록 제 1 피처와 제 2 피처 사이에 추가적인 피처들이 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시 내용은 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성 및 명확성을 위한 것이며, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 간의 관계를 나타내는 것은 아니다. The following disclosure provides many different embodiments or examples for implementing different features of the present invention. Specific example components and arrangements are described below in order to simplify the present disclosure. These, of course, are only examples and are not intended to be limiting. For example, forming a first feature on or on a second feature in the following description may include an embodiment in which the first feature and the second feature are formed in direct contact, and also the first feature and an embodiment in which additional features may be formed between the first feature and the second feature so that the second feature may not come into direct contact. In addition, the present disclosure may repeat reference numbers and/or letters in the various examples. This repetition is for the purpose of simplicity and clarity and does not in itself represent a relationship between the various embodiments and/or configurations discussed.

또한, "바로 아래", "아래", "하부", "위", "상부" 등과 같은 공간 관련 용어는 본원에서 하나의 요소 또는 피처의 다른 요소(들) 또는 피처(들)에 대한 관계를 도면에 도시한 바와 같이 기술하기 위한 설명의 편의를 위해 사용될 수 있다. 이들 공간 관련 용어는 도면에 도시된 방향 외에도 사용 중인 또는 동작 중인 디바이스의 다양한 방향을 포함하도록 의도된다. 장치는 다른 방식으로 배향될 수 있고(90도 또는 다른 방향으로 회전될 수 있고), 그에 따라 본원에서 사용되는 공간 관련 서술자가 마찬가지로 해석될 수 있다.Also, spatially related terms such as “under”, “below”, “lower”, “above”, “upper”, etc. herein refer to the relationship of one element or feature to another element(s) or feature(s). As shown in the drawings, it may be used for convenience of explanation for description. These spatially related terms are intended to include various directions of a device in use or in operation other than the directions shown in the figures. The device may be otherwise oriented (rotated 90 degrees or in other directions) and the spatially related descriptors used herein may be interpreted accordingly as well.

실시예들은 이제 탄소 나노튜브들의 스택을 성막하고 정렬하기 위해 진공 시스템 및 필터를 이용하는 특정 실시예들과 관련하여 기술될 것이다. 일단 탄소 나노튜브들의 스택이 형성되면, 제어된 환원 공정을 이용하여 하나 이상의 탄소 나노튜브들의 층들을 만들 수 있으며, 이들 탄소 나노튜브들의 층들은 그 후 반도체 디바이스들을 형성하는 데 사용된다. 그러나, 본원에 제시된 실시예들은 예시를 위한 것이며 제한하려는 의도는 아닌데, 그 이유는 다양한 프론트엔드 오브 라인(front end of line)(FEOL) 공정들 및 백엔드 오브 라인(back end of line)(BEOL) 공정들과 같은 아이디어들이 다양한 실시예들에서 이용될 수 있기 때문이다.Embodiments will now be described with respect to specific embodiments using a vacuum system and filter to deposit and align a stack of carbon nanotubes. Once the stack of carbon nanotubes is formed, a controlled reduction process can be used to create one or more layers of carbon nanotubes, which are then used to form semiconductor devices. However, the embodiments presented herein are illustrative and not intended to be limiting, as various front end of line (FEOL) processes and back end of line (BEOL) This is because ideas such as processes can be used in various embodiments.

이제 도 1a 및 도 1b와 관련하여, 탄소 나노튜브들(101)(이들은 도 1a에는 보이지 않지만 도 1b와 관련하여 도시되고 이하에서 설명됨)을 성막하고 정렬하기 위한 시스템(100)이 도시되어 있다. 일 실시예에서, 시스템(100)은 연결 튜브(107)를 통해 필터(105)에 연결된 진공 챔버(103)를 포함한다. 일 실시예에서, 진공 챔버(103)는 제 1 유입구(109) 및 제 1 유출구(111) 모두를 갖는 챔버일 수 있다. 일 실시예에서, 진공 챔버(103)는 탄소 나노튜브들(101)이 시스템(100) 내에 성막되고 정렬되는 것을 돕는 진공 챔버(103)의 능력을 향상시키기 위해 사이즈화 및 형상화될 수 있다. 일부 실시예에서, 진공 챔버(103)는 삼각 플라스크(Erlenmeyer flask)로서 형상화될 수 있지만, 원통형, 중공 사각 튜브, 또는 팔각형 등과 같은 임의의 적합한 형상이 또한 이용될 수 있다. 또한, 진공 챔버(103)는 다양한 공정 재료들에 대해 불활성인 재료로 만들어진 하우징(113)에 의해 둘러싸일 수 있다. 따라서, 하우징(113)은 필터링 공정과 관련된 화학 반응들 및 압력들에 견딜 수 있는 임의의 적합한 재료일 수 있지만, 일 실시예에서 하우징(113)은 글래스, 강철, 스테인리스 강철, 니켈, 알루미늄, 이들의 합금들, 이들의 조합들 등일 수 있다. 그러나, 진공 챔버(103)의 하우징(113)을 위해 임의의 적합한 재료들이 이용될 수 있다.Referring now to FIGS. 1A and 1B , a system 100 for depositing and aligning carbon nanotubes 101 (which are not visible in FIG. 1A but are shown in connection with FIG. 1B and described below) is shown. . In one embodiment, system 100 includes vacuum chamber 103 connected to filter 105 via connecting tube 107 . In one embodiment, the vacuum chamber 103 may be a chamber having both a first inlet 109 and a first outlet 111 . In one embodiment, vacuum chamber 103 may be sized and shaped to enhance the ability of vacuum chamber 103 to help deposit and align carbon nanotubes 101 within system 100 . In some embodiments, vacuum chamber 103 may be shaped as an Erlenmeyer flask, but any suitable shape may also be used, such as a cylinder, hollow square tube, octagon, or the like. Additionally, the vacuum chamber 103 may be surrounded by a housing 113 made of a material that is inert to various process materials. Thus, housing 113 can be any suitable material that can withstand the chemical reactions and pressures associated with the filtering process, but in one embodiment housing 113 is glass, steel, stainless steel, nickel, aluminum, alloys of, combinations thereof, and the like. However, any suitable materials may be used for the housing 113 of the vacuum chamber 103 .

진공 펌프(115)는 제 1 유출구(111)에 연결될 수 있다. 일 실시예에서, 진공 펌프(115)는 진공 챔버(103) 내에서 원하는 진공을 생성하는 것을 돕기 위해 이용되며, 진공 챔버로부터의 압력 차이는, 그 후 용액으로부터 탄소 나노튜브들(101)을 필터링하고, 진공 챔버(103) 내의 압력을 감소 및 제어함으로써 탄소 나노튜브들(101)을 필터(105) 상에 성막하는 것을 돕는 데 이용될 수 있다. 그러나, 진공 챔버(103) 내의 압력을 감소시키는 임의의 적합한 방법이 이용될 수 있다.A vacuum pump 115 may be connected to the first outlet 111 . In one embodiment, a vacuum pump 115 is used to help create the desired vacuum within the vacuum chamber 103, the pressure differential from the vacuum chamber then filtering the carbon nanotubes 101 from solution. and to help deposit the carbon nanotubes 101 on the filter 105 by reducing and controlling the pressure in the vacuum chamber 103. However, any suitable method of reducing the pressure within the vacuum chamber 103 may be used.

연결 튜브(107)는 개스킷을 통해 진공 챔버(103)의 제 1 유입구(109) 내로 연장되고, 진공 챔버(103)를 필터(105)에 연결한다. 일 실시예에서, 연결 튜브(107)는 진공 챔버(103)를 필터(105)에 연결하도록 작용하며, 압력 차이가 진공 챔버(103)와 필터(105)의 일 측 사이에 인가될 수 있게 한다. 일 실시예에서, 연결 튜브(107)는 관련된 압력들 및 화학 반응들에 견딜 수 있는 임의의 적합한 재료일 수 있으며, 일부 실시예에서 글래스, 강철, 스테인리스 강철, 니켈, 알루미늄, 이들의 합금들, 이들의 조합들 등과 같은 재료일 수 있다. 그러나, 임의의 적합한 재료가 이용될 수 있다. A connecting tube 107 extends through the gasket into the first inlet 109 of the vacuum chamber 103 and connects the vacuum chamber 103 to the filter 105 . In one embodiment, the connecting tube 107 serves to connect the vacuum chamber 103 to the filter 105, allowing a pressure differential to be applied between the vacuum chamber 103 and one side of the filter 105. . In one embodiment, the connecting tube 107 can be any suitable material capable of withstanding the pressures and chemical reactions involved, in some embodiments glass, steel, stainless steel, nickel, aluminum, alloys thereof; It may be a material such as combinations thereof and the like. However, any suitable material may be used.

이제 필터(105)를 참조하면, 도 1a는 필터(105)의 외부도 및 시스템(100) 내의 필터(105)의 위치를 도시한 반면, 도 1b는 필터(105)의 내부도를 도시한 것이다. 도 1b에 도시된 바와 같이, 일부 실시예에서, 필터(105)는 (도 1a에는 보이지 않지만 도 1b에는 보여지는) 필터 멤브레인(117)을 포함하며, 이 필터 멤브레인(117)은 탄소 나노튜브 용액(123)이 진공 챔버(103)로부터의 압력 차이에 의해 필터 멤브레인(117)을 통하게 끌어 당겨짐에 따라 탄소 나노튜브 용액(123)으로부터 탄소 나노튜브들(101)을 필터링하는 데 이용된다. 일 실시예에서, 필터 멤브레인(117)은 (탄소 나노튜브들(101)을 필터링하기 위해) 탄소 나노튜브들(101)보다 작은, 예를 들어, 약 0.01 ㎛ 내지 약 10 ㎛인 공극 직경을 갖는 폴리카보네이트(polycarbonate), 폴리테트라플루오로에텐(polytetrafluoroethene), 또는 폴리비닐리덴 플루오라이드(polyvinylidene fluoride)와 같은 재료일 수 있다. 그러나, 임의의 적합한 재료 및 임의의 적합한 공극 직경이 이용될 수 있다. Referring now to filter 105, FIG. 1A shows an outside view of filter 105 and its location within system 100, while FIG. 1B shows an inside view of filter 105. . As shown in FIG. 1B , in some embodiments, filter 105 includes a filter membrane 117 (not visible in FIG. 1A but visible in FIG. 1B ), which filter membrane 117 is a carbon nanotube solution. 123 is used to filter the carbon nanotubes 101 from the carbon nanotube solution 123 as they are drawn through the filter membrane 117 by the pressure difference from the vacuum chamber 103. In one embodiment, the filter membrane 117 has a pore diameter that is smaller than the carbon nanotubes 101 (for filtering the carbon nanotubes 101), eg, from about 0.01 μm to about 10 μm. It may be a material such as polycarbonate, polytetrafluoroethene, or polyvinylidene fluoride. However, any suitable material and any suitable pore diameter may be used.

추가로, 위에서 설명된 공극 사이즈는 탄소 나노튜브 용액(123)으로부터 탄소 나노튜브들(101)을 단순히 제거하기에는 충분하지만, 단순한 필터 그 자체를 사용하는 것만으로는 필터링 공정 동안 탄소 나노튜브들(101)을 정렬하기에는 충분하지 않을 수 있다. 따라서, 일부 실시예에서, 필터 멤브레인(117)은 또한 (도 1b에서 119로 라벨링된 네거티브 부호의 원으로 표시되는) 정전계(electrostatic field)를 생성하는 데 이용되며, 이 정전계는 필터링 공정 동안 탄소 나노튜브들(101)이 정전계(119)에 진입함에 따라 탄소 나노튜브들(101)을 정렬하는 데 이용될 수 있다. 일부 실시예에서, 정전계(119)는 수동적으로 생성될 수 있는 반면, 다른 실시예들에서, 정전계(119)는 필터링 공정 동안 능동적으로 생성될 수 있다. Additionally, while the pore size described above is sufficient to simply remove the carbon nanotubes 101 from the carbon nanotube solution 123, the use of a simple filter per se will remove the carbon nanotubes 101 during the filtering process. ) may not be sufficient to align. Accordingly, in some embodiments, filter membrane 117 is also used to create an electrostatic field (represented by the negatively-signed circle labeled 119 in FIG. It may be used to align the carbon nanotubes 101 as they enter the electrostatic field 119 . In some embodiments, electrostatic field 119 may be passively generated, while in other embodiments, electrostatic field 119 may be actively generated during the filtering process.

정전계(119)가 수동적으로 생성되는 실시예들을 먼저 살펴보면, 필터 멤브레인(117)은 원하는 정전계(119)를 수동적으로 생성할 코팅 재료(명확성을 위해 도 1b에 별도로 도시되지 않음)로 필터 멤브레인(117)을 코팅함으로써 정전계(119)를 생성하는 데 사용될 수 있다. 일 실시예에서, 코팅 재료는 폴리(비닐피롤리돈(vinylpyrrolidone))(PVP), 헥사메틸디실라잔(hexamethyldisilazane)(HMDS), 알루미늄 산화물(Al2O3), 이들의 조합들 등과 같은 친수성 재료를 포함할 수 있다. 그러나, 임의의 적합한 재료가 이용될 수 있다. Looking first at embodiments in which the electrostatic field 119 is passively generated, the filter membrane 117 is coated with a coating material (not separately shown in FIG. 1B for clarity) that will passively generate the desired electrostatic field 119 . It can be used to create an electrostatic field (119) by coating (117). In one embodiment, the coating material is a hydrophilic material such as poly(vinylpyrrolidone) (PVP), hexamethyldisilazane (HMDS), aluminum oxide (Al 2 O 3 ), combinations thereof, and the like. material may be included. However, any suitable material may be used.

폴리(비닐피롤리돈)이 코팅 재료로서 사용되는 실시예들에서, 폴리(비닐피롤리돈)은 원하는 정전계(119)를 수동적으로 생성할 것이다. 이러한 실시예들에서, 정전계(119)는 약 0 nm 내지 약 10 nm의 거리에서 약 0 V 내지 약 10 V의 전압을 가질 수 있다. 그러나, 임의의 적합한 정전계(119)는 수동 생성을 사용하여 생성될 수 있으며, 이러한 정전계를 생성하는 모든 방법들이 이용될 수 있다. In embodiments where poly(vinylpyrrolidone) is used as the coating material, poly(vinylpyrrolidone) will passively create the desired electrostatic field 119 . In such embodiments, the electrostatic field 119 may have a voltage of about 0 V to about 10 V at a distance of about 0 nm to about 10 nm. However, any suitable electrostatic field 119 may be created using manual generation, and all methods of generating such an electrostatic field may be used.

다른 실시예에서, 정전계(119)는 네거티브 전하들을 포획함으로써 필터링 공정 이전에 또는 도중에 능동적으로 생성될 수 있다. 이러한 실시예에서, 필터 멤브레인(117)을 단일 재료로 영구적으로 코팅하는 대신, 필터 멤브레인(117)은 필터링 공정 이전에 계면 활성제(surfactant)로 능동적으로 하전된다(charged). 예를 들어, 일부 실시예들에서, 계면 활성제는 소듐 도데실 설페이트(sodium dodecyl sulfate)(SDS), 소듐 도데실벤젠설포네이트(sodium dodecylbenzenesulfonate)(SDBS), 소듐 데옥시콜레이트(sodium deoxycholate)(DOC), 또는 이들의 조합들 등과 같은 네거티브로 하전된 재료일 수 있다. 그러나, 임의의 적합한 계면 활성제들이 이용될 수 있다. In another embodiment, the electrostatic field 119 may be actively created before or during the filtering process by trapping negative charges. In this embodiment, instead of permanently coating the filter membrane 117 with a single material, the filter membrane 117 is actively charged with a surfactant prior to the filtering process. For example, in some embodiments, the surfactant is sodium dodecyl sulfate (SDS), sodium dodecylbenzenesulfonate (SDBS), sodium deoxycholate (DOC ), or combinations thereof, and the like. However, any suitable surfactant may be used.

일 실시예에서, 계면 활성제는 탄소 나노튜브 용액(123)을 도입하기 전에 필터 멤브레인(117)에 도입될 수 있다. 일 실시예에서, 계면 활성제는 계면 활성제를 필터 멤브레인(117) 위에 및/또는 필터 멤브레인(117)을 통해 흐르게 함으로써 필터 멤브레인(117)에 도입될 수 있고, 그에 따라 계면 활성제로부터의 네거티브 전하의 적어도 일부는 필터 멤브레인(117) 상에 포획되고 적어도 일부는 후속하는 필터링 공정 동안 배치되어 유지된다. In one embodiment, a surfactant may be introduced to filter membrane 117 prior to introduction of carbon nanotube solution 123 . In one embodiment, the surfactant may be introduced to the filter membrane 117 by flowing the surfactant over and/or through the filter membrane 117, thereby removing at least a negative charge from the surfactant. Some are captured on the filter membrane 117 and at least some remain in place during the subsequent filtering process.

다른 실시예에서, 계면 활성제는 탄소 나노튜브 용액(123)의 일부로서 포함될 수 있다. 이러한 실시예에서, 계면 활성제는 탄소 나노튜브 용액(123)을 도입하기 전에 필터 멤브레인(117) 위로 계면 활성제를 흐르게 하는 대신 탄소 나노튜브 용액(123) 내에 포함될 수 있다. 다른 실시예들에서, 계면 활성제는 필터링 공정 전에 필터 멤브레인(117) 위로 흐를 수 있고, 또한 탄소 나노튜브 용액(123) 내에 다시 도입된다. 계면 활성제를 필터 멤브레인(117)에 도입하기 위한 임의의 적합한 공정들의 조합이 이용될 수 있으며, 이러한 모든 공정은 실시예들의 범위 내에 완전히 포함되는 것으로 의도된다. In another embodiment, a surfactant may be included as part of the carbon nanotube solution 123. In such an embodiment, the surfactant may be incorporated into the carbon nanotube solution 123 instead of flowing the surfactant over the filter membrane 117 prior to introducing the carbon nanotube solution 123 . In other embodiments, the surfactant may be flowed over the filter membrane 117 prior to the filtering process and also introduced back into the carbon nanotube solution 123. Any suitable combination of processes for introducing a surfactant to filter membrane 117 may be used, and all such processes are intended to be fully included within the scope of the embodiments.

정전계(119)가 계면 활성제를 사용하여 능동 생성 공정에서 생성되는 실시예들에서, 계면 활성제는 각 필터링 공정에서 원하는 정전계(119)를 능동적으로 생성할 것이다. 이러한 실시예들에서, 정전계(119)는 약 0 nm 내지 약 10 nm의 거리에서 약 0 V 내지 약 10 V의 전압을 가질 수 있다. 그러나, 임의의 적합한 정전계(119)는 능동 생성을 사용하여 생성될 수 있으며, 이러한 정전계를 생성하는 모든 방법들이 이용될 수 있다. In embodiments where the electrostatic field 119 is created in an active generation process using a surfactant, the surfactant will actively create the desired electrostatic field 119 in each filtering process. In such embodiments, the electrostatic field 119 may have a voltage of about 0 V to about 10 V at a distance of about 0 nm to about 10 nm. However, any suitable electrostatic field 119 may be created using active generation, and all methods of generating such an electrostatic field may be used.

이제 도 1a로 돌아가면, 도 1a는 진공 챔버(103)에 대향되는 필터(105)의 일 측에 연결된 용액 컨테이너(121)를 추가로 도시한 것이다. 일 실시예에서, 용액 컨테이너(121)는 탄소 나노튜브 용액(123)(도 1b 참조)을 저장하고 및/또는 탄소 나노튜브 용액(123)(도 1b 참조)을 필터(105)에 공급하는 데 사용될 수 있다. 일 실시예에서, 용액 컨테이너(121)는 필터링 공정과 관련된 압력 및 화학 반응들에 견딜 수 있는 재료의 컨테이너일 수 있고, 일부 실시예에서, 글래스, 강철, 스테인리스 강철, 니켈, 알루미늄, 이들의 합금들, 이들의 조합들 등과 같은 재료일 수 있다. 그러나, 임의의 적합한 재료가 이용될 수 있다. Turning now to FIG. 1A , FIG. 1A further illustrates a solution container 121 connected to one side of the filter 105 opposite the vacuum chamber 103 . In one embodiment, the solution container 121 is used to store the carbon nanotube solution 123 (see FIG. 1B) and/or to supply the carbon nanotube solution 123 (see FIG. 1B) to the filter 105. can be used In one embodiment, the solution container 121 can be a container of a material that can withstand the pressures and chemical reactions associated with the filtering process, and in some embodiments, glass, steel, stainless steel, nickel, aluminum, alloys thereof. , combinations thereof, and the like. However, any suitable material may be used.

다른 실시예에서, 용액 컨테이너(121)는 탄소 나노튜브 용액(123)이 필터(105)로 들어가기 위한 입구일 수 있는 반면, 탄소 나노튜브 용액(123)은 필터(105)와는 별도로 저장 및/또는 심지어는 생성될 수 있다. 예를 들어, 일부 실시예에서, 탄소 나노튜브 용액(123)은 필터(105)에 도입되기 전에 혼합 및/또는 저장될 수 있고, 용액 컨테이너(121)는 시스템(100)에 부착되고 제거되는 독립형 시스템이라기보다는, 필터링 공정 동안 탄소 나노튜브 용액(123)을 안정적으로 공급하는 공급 시스템이다.In another embodiment, the solution container 121 can be an inlet for the carbon nanotube solution 123 to enter the filter 105, while the carbon nanotube solution 123 is stored and/or stored separately from the filter 105. can even be created. For example, in some embodiments, carbon nanotube solution 123 may be mixed and/or stored prior to introduction to filter 105, and solution container 121 may be self-contained, attached to system 100 and removed. Rather than a system, it is a supply system that stably supplies the carbon nanotube solution 123 during the filtering process.

탄소 나노튜브 용액(123)은 용매(125) 내에 분산된 탄소 나노튜브들(101)을 포함한다. 일 실시예에서, 탄소 나노튜브들(101)은 (후속하는 정화를 갖는) 탄소 아크 방전 방법(carbon arc discharge method), 레이저 기화 방법(laser vaporization method), 촉매 화학 기상 증착(catalyzed chemical vapor deposition), 볼 밀링 및 후속 어닐링(ball milling and subsequent annealing), 확산 화염 합성(diffusion flame syntheses), 전기 분해(electrolysis), 폴리머의 열처리(heat treatment of a polymer), 저온 고체 열분해(low-temperature solid pyrolysis), 또는 이들의 조합들 등과 같은 임의의 적합한 방법을 사용하여 형성된 단일 벽 탄소 나노튜브들(single-walled carbon nanotubes)일 수 있다. 그러나, 탄소 나노튜브들(101)을 제조하는 임의의 적합한 방법이 이용될 수 있으며, 이러한 모든 방법들은 실시예들의 범위 내에 완전히 포함되는 것으로 의도된다.Carbon nanotube solution 123 includes carbon nanotubes 101 dispersed in solvent 125 . In one embodiment, carbon nanotubes 101 are produced by carbon arc discharge method (with subsequent purification), laser vaporization method, catalyzed chemical vapor deposition , ball milling and subsequent annealing, diffusion flame syntheses, electrolysis, heat treatment of a polymer, low-temperature solid pyrolysis , or combinations thereof, or single-walled carbon nanotubes formed using any suitable method. However, any suitable method of making carbon nanotubes 101 may be used, and all such methods are intended to be fully included within the scope of the embodiments.

선택적으로, 일부 실시예에서, 탄소 나노튜브들(101)은 탄소 나노튜브들(101)을 위한 정화제로서 작용할 뿐만 아니라 탄소 나노튜브 용액(123) 내에 탄소 나노튜브들(101)을 분산시키는 것을 돕는 작용을 하는 이중 목적을 제공할 수 있는 스페이서들(129)에 의해 둘러싸일 수 있다. 또한, 탄소 나노튜브들(101)의 각각의 주위의 스페이서들(129)의 두께를 제어함으로써, 일단 탄소 나노튜브들(101)이 서로 인접하게 정렬되었다면, 탄소 나노튜브들(101)의 간격이 또한 제어될 수 있다.Optionally, in some embodiments, the carbon nanotubes 101 act as a purifying agent for the carbon nanotubes 101 as well as help disperse the carbon nanotubes 101 within the carbon nanotube solution 123. It may be surrounded by spacers 129 which may serve a dual purpose of functioning. Also, by controlling the thickness of the spacers 129 around each of the carbon nanotubes 101, once the carbon nanotubes 101 are aligned adjacent to each other, the spacing of the carbon nanotubes 101 is It can also be controlled.

일 실시예에서, 스페이서들(129)은 탄소 나노튜브들로부터 원하는 대로 배치 및 제거될 수 있는 재료일 수 있지만, 또한 배치와 제거 사이의 제조 공정들을 해롭게 방해하지는 않는다. 예를 들어, 특정 실시예들에서, 스페이서들(129)은 계면 활성제(예컨대, 소듐 도데실 설페이트(sodium dodecyl sulfate), 소듐 도데실벤젠설포네이트(sodium dodecylbenzenesulfonate), 소듐 데옥시콜레이트(sodium deoxycholate) 등), 폴리머(예컨대, poly[(9,9-dioctylfluorenyl-2,7-diyl)-alt-co-(6,6'-{2,2'-bipyridine}), 이소인디고 기반 폴리(isoindigo-based poly)(9,9-dioctylfluorene), poly[9-(1-octylonoyl)-9H-carbazole-2,7-diyl 등), 유전체 재료(예컨대, HfO2/SiO2/Al2O 등), 또는 심지어는 다른 나노튜브들(예컨대, 붕소 질화물 나노튜브, MoS2 나노튜브 등)과 같은 재료일 수 있다. 그러나, 임의의 적합한 재료 또는 재료들의 조합이 필터링 공정 동안 탄소 나노튜브들(101)을 둘러싸고 코팅하는 데 이용될 수 있다.In one embodiment, the spacers 129 can be a material that can be placed and removed from the carbon nanotubes as desired, but also does not detrimentally interfere with manufacturing processes between placement and removal. For example, in certain embodiments, spacers 129 may be a surfactant (e.g., sodium dodecyl sulfate, sodium dodecylbenzenesulfonate, sodium deoxycholate). etc.), polymers (e.g., poly[(9,9-dioctylfluorenyl-2,7-diyl)-alt-co-(6,6'-{2,2'-bipyridine}), isoindigo-based poly (isoindigo- based poly) (9,9-dioctylfluorene), poly[9-(1-octylonoyl)-9H-carbazole-2,7-diyl, etc.), dielectric materials (eg, HfO 2 /SiO 2 /Al 2 O, etc.), or even other nanotubes (eg, boron nitride nanotubes, MoS 2 nanotubes, etc.). However, any suitable material or combination of materials may be used to surround and coat the carbon nanotubes 101 during the filtering process.

스페이서들(129)은 임의의 적합한 공정을 사용하여 탄소 나노튜브들(101) 주위에 배치될 수 있다. 예를 들어, 화학 기상 증착, 원자 층 증착, 계면 활성제 랩핑, 폴리머 랩핑, 이들의 조합들 등과 같은 공정들은 개별 탄소 나노튜브(101) 주위에 스페이서들(129)를 배치하는 데 이용될 수 있다. 추가로, 스페이서들(129)이 인접한 탄소 나노튜브들(101) 사이의 간격을 제어하는 데 이용되는 실시예들에서, 일단 탄소 나노튜브들(101)이 서로 인접하게 안정화되었다면, 스페이서들(129)은 약 0 Å 내지 약 10 nm의 두께를 가질 수 있다. 그러나, 임의의 적합한 배치 방법 및 임의의 적합한 두께가 이용될 수 있다. Spacers 129 may be placed around the carbon nanotubes 101 using any suitable process. For example, processes such as chemical vapor deposition, atomic layer deposition, surfactant wrapping, polymer wrapping, combinations thereof, and the like may be used to place spacers 129 around individual carbon nanotubes 101 . Additionally, in embodiments in which spacers 129 are used to control the spacing between adjacent carbon nanotubes 101 , once the carbon nanotubes 101 are stabilized adjacent to each other, the spacers 129 ) may have a thickness of about 0 Å to about 10 nm. However, any suitable placement method and any suitable thickness may be used.

일 실시예에서, 탄소 나노튜브 용액(123)은 (스페이서들(129)을 갖거나 갖지 않는) 탄소 나노튜브들(101)을 용매(125) 내에 배치함으로써 형성된다. 일 실시예에서, 용매(125)는 수송 동안 탄소 나노튜브들(101)을 함유하고 또한 필터링 공정 동안 (아래에서 더 기술되는) 원하는 순서 방향으로 탄소 나노튜브들(101)이 안정화하는 데 적합한 매체를 제공하는 데 이용될 수 있다. 일부 실시예에서, 용매(125)는 물(H2O), 톨루엔(toluene), 트리클로로에탄(trichloroethane), 테트라하이드로푸란(tetrahydrofuran), 또는 클로로포름(chloroform)과 같은 용매일 수 있다. 그러나, 용매(125)에 대한 임의의 적합한 재료가 이용될 수 있다. In one embodiment, carbon nanotube solution 123 is formed by placing carbon nanotubes 101 (with or without spacers 129) in solvent 125. In one embodiment, the solvent 125 is a medium suitable for containing the carbon nanotubes 101 during transport and stabilizing the carbon nanotubes 101 in a desired ordering direction during the filtering process (described further below). can be used to provide In some embodiments, the solvent 125 may be a solvent such as water (H 2 O), toluene, trichloroethane, tetrahydrofuran, or chloroform. However, any suitable material for solvent 125 may be used.

일 실시예에서, 탄소 나노튜브들(101)은, 탄소 나노튜브들(101)의 효율적인 안정화를 허용하기에 충분히 높지만 탄소 나노튜브들(101)의 순수한 수가 안정화 공정을 방해할 정도로 높지는 않는 용매(125) 내의 농도를 가질 수 있다. 따라서, 탄소 나노튜브들(101)은 약 0.001 mg/ml 내지 약 1 mg/ml의 탄소 나노튜브 용액(123) 내의 농도를 가질 수 있다. 그러나, 임의의 적합한 농도가 이용될 수 있다. In one embodiment, the carbon nanotubes 101 are dissolved in a solvent high enough to allow efficient stabilization of the carbon nanotubes 101 but not so high that the net number of carbon nanotubes 101 interferes with the stabilization process. (125). Thus, the carbon nanotubes 101 may have a concentration in the carbon nanotube solution 123 of between about 0.001 mg/ml and about 1 mg/ml. However, any suitable concentration may be used.

추가로, 탄소 나노튜브 용액(123)이 용매(125) 및 탄소 나노튜브들(101)을 포함하는 것으로 설명되었지만, 이 설명은 예시를 위한 것이며 제한하려는 의도는 아니다. 특히, 탄소 나노튜브 용액(123)은 원하는 정전계(119)의 능동 생성을 위해 이용되는 계면 활성제와 같은 임의의 다른 적합하거나 바람직한 첨가제들을 포함할 수 있다. 이들 모든 첨가제들은 본 개시 내용의 범위 내에 완전히 포함되는 것으로 의도된다.Additionally, although the carbon nanotube solution 123 has been described as comprising a solvent 125 and carbon nanotubes 101 , this description is illustrative and not intended to be limiting. In particular, the carbon nanotube solution 123 may include any other suitable or desirable additives such as surfactants used for active generation of the desired electrostatic field 119 . All of these additives are intended to be fully included within the scope of this disclosure.

필터링 공정을 시작하기 위해, 탄소 나노튜브 용액(123)은 용액 컨테이너(121) 내에 배치되고, 용액 컨테이너(121)는 탄소 나노튜브 용액(123)이 필터 멤브레인(117)으로 흐를 수 있도록 필터(105)에 연결된다. 추가로, 진공 펌프(115)를 구동력으로 사용하여 진공 챔버(103)에 진공을 생성하여 필터 멤브레인(117)을 통해 탄소 나노튜브 용액(123)을 끌어 당긴다. 일 실시예에서, 제 1 유출구(111)에 연결된 진공 펌프(115)는 진공 챔버(103) 내의 압력을 약 1 mtorr 내지 약 760 torr로 감소시키는 데 이용될 수 있다. 그러나, 임의의 적합한 압력이 이용될 수 있다. To start the filtering process, the carbon nanotube solution 123 is placed into the solution container 121, and the solution container 121 allows the carbon nanotube solution 123 to flow to the filter membrane 117, the filter 105 ) is connected to Additionally, the vacuum pump 115 is used as a driving force to create a vacuum in the vacuum chamber 103 to pull the carbon nanotube solution 123 through the filter membrane 117 . In one embodiment, a vacuum pump 115 coupled to the first outlet 111 may be used to reduce the pressure within the vacuum chamber 103 from about 1 mtorr to about 760 torr. However, any suitable pressure may be used.

진공 챔버(103) 내에서 진공 상태가 되면, 진공 챔버(103)를 향하는 필터 멤브레인(117)의 제 1 측과 탄소 나노튜브 용액(123)을 향하는 필터 멤브레인(117)의 제 2 측 사이에는 압력 차이가 생성된다. 압력 차이가 인가되면, 탄소 나노튜브 용액(123)은 필터 멤브레인(117)을 통해 끌어 당겨지고, 용매(125)가 필터 멤브레인(117)을 통과함에 따라 용매(125)로부터 탄소 나노튜브(101)가 필터링되지만, 필터 멤브레인(117)은 너무 커서 필터 멤브레인(117)을 통과하지 못하는 탄소 나노튜브들(101)을 포획한다.When a vacuum is established in the vacuum chamber 103, there is a pressure between the first side of the filter membrane 117 facing the vacuum chamber 103 and the second side of the filter membrane 117 facing the carbon nanotube solution 123. A difference is created. When a pressure differential is applied, the carbon nanotube solution 123 is drawn through the filter membrane 117 and the carbon nanotubes 101 from the solvent 125 as the solvent 125 passes through the filter membrane 117. is filtered, but the filter membrane 117 traps the carbon nanotubes 101 that are too large to pass through the filter membrane 117 .

추가로, 필터 멤브레인(117) 상에 (수동적으로 또는 능동적으로 생성된) 정전계(119)가 존재하면, 정전계(119)와 반 데르 발스 인력(Van der Waals attraction)의 조합이 또한 작용하여 탄소 나노튜브들(101)을 정렬시키면서 탄소 나노튜브들(101)을 필터 멤브레인(117) 상에 안정화시킬 것이며, 이에 따라 탄소 나노튜브들(101)은 서로에 대해 평행하게 안정화되어 정렬된다. 특히, 탄소 나노튜브들(101)이 (예컨대, 스페이서(129)로서 탄소 나노튜브들(101)을 감싸는 네거티브로 하전된 계면 활성제들로부터의) 네거티브 전하를 가지며 정전계(119)가 또한 네거티브 전하를 갖는 일 실시예에서, 정전계(119)가 작용하여 탄소 나노튜브들(101)이 필터 멤브레인(117)에 의해 필터링되면서 탄소 나노튜브들(101)이 서로 평행하게 정렬되도록 강제할 것이다.Additionally, if there is an electrostatic field 119 (generated passively or actively) on the filter membrane 117, the combination of the electrostatic field 119 and the Van der Waals attraction also acts, Aligning the carbon nanotubes 101 will stabilize the carbon nanotubes 101 on the filter membrane 117, whereby the carbon nanotubes 101 are stabilized and aligned parallel to each other. In particular, if the carbon nanotubes 101 have a negative charge (e.g., from negatively charged surfactants surrounding the carbon nanotubes 101 as spacers 129) and the electrostatic field 119 also has a negative charge In one embodiment with , the electrostatic field 119 will act and force the carbon nanotubes 101 to align parallel to each other as the carbon nanotubes 101 are filtered by the filter membrane 117 .

필터링 공정이 계속됨에 따라, 탄소 나노튜브 용액(123) 내의 탄소 나노튜브들(101)은 탄소 나노튜브들(101)의 제 1 층(131)으로서 성막되고, 여기서 제 1 층(131) 내에서 탄소 나노튜브들(101)은 서로 나란히 정렬된다. 추가로, 일단 탄소 나노튜브들(101)의 제 1 층(131)이 성막되면, 탄소 나노튜브들(101)의 제 2 층(201), 탄소 나노튜브들(101)의 제 3 층(203), 탄소 나노튜브들(101)의 제 4 층(205), 탄소 나노튜브들(101)의 제 5 층(207), 및 탄소 나노튜브들(101)의 제 6 층(209)은 탄소 나노튜브들(101)의 스택(211)(도 1b에는 도시되지 않았지만 도 2a와 관련하여 도시되고 아래에서 더 설명됨)을 형성하도록 성막된다. 임의의 적합한 수의 탄소 나노튜브들(101)의 층들이 필터링 공정 동안 성막될 수 있다.As the filtering process continues, the carbon nanotubes 101 in the carbon nanotube solution 123 are deposited as a first layer 131 of carbon nanotubes 101, where in the first layer 131 The carbon nanotubes 101 are aligned alongside each other. Additionally, once the first layer 131 of carbon nanotubes 101 is deposited, the second layer 201 of carbon nanotubes 101, the third layer 203 of carbon nanotubes 101 ), the fourth layer 205 of carbon nanotubes 101, the fifth layer 207 of carbon nanotubes 101, and the sixth layer 209 of carbon nanotubes 101 are carbon nanotubes It is deposited to form a stack 211 of tubes 101 (not shown in FIG. 1B but shown with respect to FIG. 2A and described further below). Any suitable number of layers of carbon nanotubes 101 may be deposited during the filtering process.

도 2a 및 도 2b는, 일단 탄소 나노튜브들(101)의 스택(211)이 필터 멤브레인(117) 상에 성막되었다면, 탄소 나노튜브들(101)의 스택(211)이 제 1 기판(217) 위에 위치한 제 1 유전체 층(215)으로 이송될 수 있음을 도시한 것으로, 도 2a는 도 2b의 평면도의 라인 A-A'에 따른 단면도를 도시하고 있다. 일 실시예에서, 제 1 기판(217)은 실리콘 재료(예컨대, 실리콘 웨이퍼), 게르마늄 재료, 실리콘 게르마늄 재료, 갈륨 비화물 재료와 같은 지지 재료일 수 있지만, 다른 기판들, 예를 들어, 반도체 온 절연체(semiconductor-on-insulator)(SOI), 변형된 SOI, 실리콘 게르마늄 온 절연체(silicon germanium on insulator), 글래스 기판, 또는 이들의 조합들 등이 대안적으로 이용될 수 있다. 그러나, 제 1 기판(217) 용으로 임의의 적합한 재료가 사용될 수 있다.2a and 2b show that once the stack 211 of carbon nanotubes 101 has been deposited on the filter membrane 117, the stack 211 of carbon nanotubes 101 is deposited on the first substrate 217. Fig. 2a shows a cross-sectional view taken along line A-A' of the plan view of Fig. 2b. In one embodiment, the first substrate 217 can be a supporting material such as a silicon material (eg, a silicon wafer), a germanium material, a silicon germanium material, a gallium arsenide material, but other substrates, such as a semiconductor on A semiconductor-on-insulator (SOI), a modified SOI, silicon germanium on insulator, a glass substrate, or combinations thereof may alternatively be used. However, any suitable material may be used for the first substrate 217.

제 1 유전체 층(215)은 제 1 기판(217) 위에 위치되고, 제 1 기판(217) 상에 후속적으로 형성되는 디바이스들을 격리하는 데 이용된다. 일 실시예에서, 제 1 유전체 층(215)은 화학 기상 증착, 스퍼터링, 원자 층 증착, 또는 이들의 조합들 등과 같은 증착 공정을 사용하여 제 1 기판(217) 상에 성막되는 실리콘 산화물, 알루미늄 산화물, 또는 이들의 조합들 등과 같은 유전체 재료이다. 그러나, 임의의 적합한 재료 및 임의의 적합한 증착 공정이 이용될 수 있다.The first dielectric layer 215 is positioned over the first substrate 217 and is used to isolate devices subsequently formed on the first substrate 217 . In one embodiment, first dielectric layer 215 is silicon oxide, aluminum oxide deposited on first substrate 217 using a deposition process such as chemical vapor deposition, sputtering, atomic layer deposition, or combinations thereof. , or combinations thereof, and the like. However, any suitable material and any suitable deposition process may be used.

추가로, 도 2a는 제 1 유전체 층(215)이 바로 제 1 기판(217) 상에 존재하고 그리고 제 1 기판(217)과 물리적으로 접촉하는 것으로 도시하지만, 이것은 예시를 위한 것이며 제한하려는 의도는 아니다. 오히려, 제 1 유전체 층(215)과 제 1 기판(217) 사이에는 다른 유전체 재료들 및 다른 기판 재료들(예컨대, 실리콘, 게르마늄, 갈륨 비화물, 또는 이들의 조합들 등)이 또한 존재할 수 있다. 이들 모든 층들의 조합들이 사용될 수 있고, 이들 모두는 실시예들의 범위 내에 완전히 포함되는 것으로 의도된다.Additionally, while FIG. 2A shows the first dielectric layer 215 as being directly on and in physical contact with the first substrate 217, this is for illustrative purposes only and is not intended to be limiting. no. Rather, other dielectric materials and other substrate materials (eg, silicon, germanium, gallium arsenide, or combinations thereof, etc.) may also be present between the first dielectric layer 215 and the first substrate 217. . Combinations of all of these layers may be used, all of which are intended to be fully included within the scope of the embodiments.

일단 제 1 유전체 층(215)이 제 1 기판(217) 위에 위치되면, 탄소 나노튜브들(101)의 스택(211)은 필터 멤브레인(117)으로부터 제 1 유전체 층(215)으로 이송된다. 일 실시예에서, 이러한 이송은 처음에 시스템(100)으로부터 필터 멤브레인(117)을 제거한 다음 탄소 나노튜브들(101)의 스택(211)에 이송 층(별도로 도시되지 않음)을 도포함으로써 수행될 수 있다. 일 실시예에서, 이송 층은 탄소 나노튜브들(101)의 스택(211)을 유지하고 보호하는 데 사용될 수 있는 재료일 수 있지만, 일단 탄소 나노튜브들(101)의 스택(211)이 이송되었다면 이송 층의 용이한 제거를 또한 가능하게 할 수 있는 재료일 수 있다. 예를 들어, 이송 층은 폴리카보네이트(polycarbonate)(PC), 폴리메틸-메타크릴레이트(polymethyl-methacrylate)(PMMA)일 수 있지만, 메타크릴 수지(methacrylic resin) 또는 노볼락 수지(Novolac resin) 등과 같은 임의의 다른 적합한 재료가 대안적으로 이용될 수 있다. Once the first dielectric layer 215 is positioned over the first substrate 217 , the stack 211 of carbon nanotubes 101 is transferred from the filter membrane 117 to the first dielectric layer 215 . In one embodiment, such transfer may be performed by first removing filter membrane 117 from system 100 and then applying a transfer layer (not separately shown) to stack 211 of carbon nanotubes 101 . there is. In one embodiment, the transport layer may be a material that may be used to hold and protect the stack 211 of carbon nanotubes 101, but once the stack 211 of carbon nanotubes 101 has been transported It may be a material that may also allow easy removal of the transfer layer. For example, the transport layer may be polycarbonate (PC), polymethyl-methacrylate (PMMA), but may be methacrylic resin or novolac resin, etc. Any other suitable material such as may alternatively be used.

이송 층이 PMMA인 일 실시예에서, 이송 층은, 예컨대, 스핀-코팅 공정을 사용하여 탄소 나노튜브들(101)의 스택(211) 상에 배치될 수 있지만, 임의의 다른 적합한 증착 공정이 또한 이용될 수 있다. 일단 배치되면, PMMA는 경화되고 고형화될 수 있다. 이 고형화된 PMMA는 탄소 나노튜브들(101)의 스택(211)을 보호하고 또한 이송 층을 통한 탄소 나노튜브들(101)의 스택(211)의 이동 및 제어를 가능하게 한다.In one embodiment where the transport layer is PMMA, the transport layer may be disposed on the stack 211 of carbon nanotubes 101 using, for example, a spin-coating process, although any other suitable deposition process may also be used. can be used Once in place, the PMMA can harden and solidify. This solidified PMMA protects the stack 211 of carbon nanotubes 101 and also enables movement and control of the stack 211 of carbon nanotubes 101 through the transport layer.

일단 이송 층이 탄소 나노튜브들(101)의 스택(211) 위에 배치되었다면, 이송 층은 탄소 나노튜브들(101)의 스택(211)을 제 1 기판(217) 위에 배치하고 제 1 유전체 층(215)과 접촉하는 데 이용될 수 있다. 탄소 나노튜브들(101)의 스택(211)의 배치는 (탄소 나노튜브들(101)의 스택(211)이 부착된 상태의) 이송 층을 제어하고 이송 층을 사용하여 탄소 나노튜브들(101)의 스택(211)을 배치함으로써 수행될 수 있다.Once the transport layer has been placed over the stack 211 of carbon nanotubes 101, the transport layer places the stack 211 of carbon nanotubes 101 over the first substrate 217 and the first dielectric layer ( 215) can be used to contact The placement of the stack 211 of carbon nanotubes 101 controls the transport layer (with the stack 211 of carbon nanotubes 101 attached) and uses the transport layer to transfer the carbon nanotubes 101 ) may be performed by placing a stack 211 of

추가로, 특정 실시예들에서, 탄소 나노튜브들(101)의 스택(211)은 스택(211)의 다른 표면을 따르는 것보다 스택(211)의 일 표면을 따라 더 큰 정렬을 가질 수 있다. 이러한 실시예들에서, 탄소 나노튜브들(101)의 스택(211)은 더 큰 정렬을 갖는 표면이 제 1 기판(217)과 대면하거나 물리적으로 접촉하도록 배치될 수 있다. 그러나, 임의의 적합한 배치가 이용될 수 있다.Additionally, in certain embodiments, stack 211 of carbon nanotubes 101 may have greater alignment along one surface of stack 211 than along another surface of stack 211 . In such embodiments, the stack 211 of carbon nanotubes 101 may be disposed such that the surface with greater alignment faces or physically contacts the first substrate 217 . However, any suitable arrangement may be used.

일단 탄소 나노튜브들(101)의 스택(211)이 제 1 유전체 층(215) 상에 배치되었다면, 이송 층은 제거될 수 있다. 일 실시예에서, 이송 층은 탄소 나노튜브들(101)의 스택(211)으로부터 이송 층의 재료를 제거하기 위한 스트리핑 또는 에칭 공정을 사용하여 제거될 수 있다. 따라서, 이송 층을 제거하는 데 이용되는 재료는 이송 층에 대해 선택된 재료에 적어도 부분적으로 의존할 수 있지만, 이송 층이 PMMA인 일 실시예에서 이송 층은 PMMA를 분해하는 아세톤을 PMMA에 도포함으로써 제거될 수 있다.Once the stack 211 of carbon nanotubes 101 has been placed on the first dielectric layer 215, the transport layer can be removed. In one embodiment, the transport layer may be removed using a stripping or etching process to remove material of the transport layer from the stack 211 of carbon nanotubes 101 . Thus, the material used to remove the transport layer may depend at least in part on the material selected for the transport layer, but in one embodiment where the transport layer is PMMA, the transport layer is removed by applying acetone to the PMMA, which breaks down the PMMA. It can be.

그러나, 본 기술 분야의 통상의 기술자가 인식할 바와 같이, 이송 층을 위한 PMMA의 사용, 및 일반적인 이송 층의 사용은 실시예들을 제한하려는 의도는 아니다. 오히려, 탄소 나노튜브들(101)의 스택(211)을 이송하고 탄소 나노튜브들(101)의 스택(211)을 제조 공정 흐름에 통합하는 임의의 적합한 방법이 이용될 수 있다. 탄소 나노튜브들(101)의 스택(211)을 이송하기 위한 임의의 다른 적합한 방법은 실시예들의 범위 내에 완전히 포함되는 것으로 의도된다.However, as those skilled in the art will recognize, the use of PMMA for the transport layer, and the use of transport layers in general, is not intended to limit the embodiments. Rather, any suitable method of transporting the stack 211 of carbon nanotubes 101 and integrating the stack 211 of carbon nanotubes 101 into a manufacturing process flow may be used. Any other suitable method for transporting the stack 211 of carbon nanotubes 101 is intended to be fully included within the scope of the embodiments.

일단 탄소 나노튜브들(101)의 스택(211)이 이송되었다면, 탄소 나노튜브들(101)의 스택(211)은 약 30 개의 탄소 나노튜브들(101)의 층들 내지 약 60 개의 탄소 나노튜브들의 층들을 가질 수 있다. 따라서, 탄소 나노튜브들(101)의 스택(211)은 약 50 nm 내지 약 100 nm의 두께를 가질 수 있다. 그러나, 임의의 적합한 수의 탄소 나노튜브들(101) 및 임의의 적합한 두께가 이용될 수 있다.Once the stack 211 of carbon nanotubes 101 has been transferred, the stack 211 of carbon nanotubes 101 can be in layers of about 30 carbon nanotubes 101 to about 60 carbon nanotubes. can have layers. Thus, the stack 211 of carbon nanotubes 101 may have a thickness of about 50 nm to about 100 nm. However, any suitable number of carbon nanotubes 101 and any suitable thickness may be used.

추가로, 전술한 바와 같은 용액 기반 필터링 방법을 사용함으로써, 고밀도의 극도로 순수한 탄소 나노튜브들(101)의 층을 획득할 수 있다. 예를 들어, 탄소 나노튜브들은 약 99.99 %보다 높은 순도를 가질 수 있다. 추가로, 탄소 나노튜브들(101)의 각 층 내에는 마이크론 당 약 500 개의 탄소 나노튜브들의 밀도가 있을 수 있다. 그러나, 임의의 적합한 순도 및 임의의 적합한 밀도가 이용될 수 있다. Additionally, by using the solution-based filtering method as described above, a high-density and extremely pure layer of carbon nanotubes 101 can be obtained. For example, carbon nanotubes may have a purity greater than about 99.99%. Additionally, within each layer of carbon nanotubes 101 there may be a density of about 500 carbon nanotubes per micron. However, any suitable purity and any suitable density may be used.

도 3a 및 도 3b는, 일단 탄소 나노튜브들(101)의 스택(211)이 제 1 유전체 층(215)으로 이송되었다면, 탄소 나노튜브들(101)의 스택(211)의 두께가 감소될 수 있음을 도시한 것으로, 도 3a는 도 3b의 평면도의 라인 A-A'에 따른 단면도를 도시하고 있다. 일 실시예에서, 이러한 감소는 (도 3a에서 301로 라벨링된 화살표로 표시되는) 파괴적 박형화 공정을 사용하여 수행될 수 있다. 예를 들어, 일부 실시예에서, 파괴적 박형화 공정(301)은 반응성 이온 건식 에칭, 초음파 처리 박형화(sonication thinning), 용해 박형화, 화학적 인터칼레이션 박형화(chemical intercalation thinning), 기계적 연삭, 화학 기계적 연마, 화학적 연마, 또는 이들의 조합들 등과 같은 공정을 사용하여 수행될 수 있다. 그러나, 임의의 적합한 박형화 공정이 이용될 수 있다. 3A and 3B show that once the stack 211 of carbon nanotubes 101 has been transferred to the first dielectric layer 215, the thickness of the stack 211 of carbon nanotubes 101 can be reduced. FIG. 3A is a cross-sectional view taken along line A-A' of the plan view of FIG. 3B. In one embodiment, this reduction may be performed using a destructive thinning process (indicated by the arrow labeled 301 in FIG. 3A). For example, in some embodiments, destructive thinning process 301 includes reactive ion dry etching, sonication thinning, solution thinning, chemical intercalation thinning, mechanical grinding, chemical mechanical polishing, It may be performed using a process such as chemical polishing, or combinations thereof. However, any suitable thinning process may be used.

일 실시예에서, 탄소 나노튜브들(101)의 스택(211)은 원하는 수의 탄소 나노튜브들(예컨대, 탄소 나노튜브들(101)의 제 1 층(131) 및 탄소 나노튜브들(101)의 제 2 층(201))만이 탄소 나노튜브들(101)의 감소된 스택(303) 내에 유지되도록 박형화될 수 있다. 일 실시예에서, 탄소 나노튜브들(101)의 감소된 스택(303)은 약 3 개의 탄소 나노튜브들(101)의 층들 내지 약 6 개의 탄소 나노튜브들의 층들을 가질 수 있다. 따라서, 탄소 나노튜브들(101)의 감소된 스택(303)은 약 5 nm 내지 약 10 nm의 두께를 가질 수 있다. 그러나, 임의의 적합한 수의 탄소 나노튜브들(101) 및 임의의 적합한 두께가 이용될 수 있다.In one embodiment, the stack 211 of carbon nanotubes 101 includes a desired number of carbon nanotubes (e.g., first layer 131 of carbon nanotubes 101 and carbon nanotubes 101). may be thinned so that only the second layer (201) of the carbon nanotubes (101) remains within the reduced stack (303). In one embodiment, the reduced stack 303 of carbon nanotubes 101 may have from about 3 layers of carbon nanotubes 101 to about 6 layers of carbon nanotubes. Thus, the reduced stack 303 of carbon nanotubes 101 may have a thickness of about 5 nm to about 10 nm. However, any suitable number of carbon nanotubes 101 and any suitable thickness may be used.

그러나, 전술한 바와 같은 파괴적 박형화 공정들(301)은 완벽하지 않다. 따라서, 제거되도록 요구되는 많은 탄소 나노튜브들(101)이 실제로 제거되는 동안, 파괴적 박형화 공정들(301)의 사용은 또한 제거되도록 요구되었던 층들(예컨대, 탄소 나노튜브들(101)의 제 3 층(203), 탄소 나노튜브들(101)의 제 4 층(205), 탄소 나노튜브들(101)의 제 5 층(207), 및 탄소 나노튜브들(101)의 제 6 층(209)) 내에 존재했던 탄소 나노튜브들(101)의 적어도 일부를 손상시킬 것이지만, 제거하지는 못할 수 있으므로, 손상된 탄소 나노튜브들(305)을 형성하게 될 것이다. However, destructive thinning processes 301 as described above are not perfect. Thus, while many of the carbon nanotubes 101 that are desired to be removed are actually removed, the use of destructive thinning processes 301 also removes the layers that were desired to be removed (e.g., the third layer of carbon nanotubes 101). 203, the fourth layer 205 of carbon nanotubes 101, the fifth layer 207 of carbon nanotubes 101, and the sixth layer 209 of carbon nanotubes 101) will damage at least some of the carbon nanotubes 101 that were present in it, but may not be able to remove it, thus forming damaged carbon nanotubes 305.

도 4a 및 도 4b는, 일단 탄소 나노튜브들(101)의 스택(211)이 탄소 나노튜브들(101)의 감소된 스택(303)으로 감소되었다면, 탄소 나노튜브들(101)의 감소된 스택(303) 위에 지지 층(401)이 성막된다는 것을 도시한 것으로, 도 4a는 도 4b의 평면도의 라인 A-A'에 따른 단면도를 도시하고 있다. 일 실시예에서, 지지 층(401)은 후속의 비파괴적 박형화 공정(도 4a 및 도 4b에는 도시되지 않았지만 도 5a 및 도 5b와 관련하여 도시되고 아래에서 더 설명됨)을 위한 접착제 층으로서 작용한다. 따라서, 일부 실시예에서, 지지 층(401)의 재료는 니켈, 몰리브덴, 텅스텐, 백금, 비스무트, 또는 이들의 조합들 등과 같은 금속일 수 있다. 이러한 실시예에서, 지지 층(401)의 재료는 증발 증착 공정, 화학 기상 증착 공정, 스퍼터링 공정, 원자 층 증착 공정, 또는 이들의 조합들 등을 사용하여 성막될 수 있다. 임의의 적합한 증착 공정이 이용될 수 있다.4A and 4B show a reduced stack of carbon nanotubes 101 once the stack 211 of carbon nanotubes 101 has been reduced to a reduced stack 303 of carbon nanotubes 101. Fig. 4A is a cross-sectional view taken along line A-A' of the plan view of Fig. 4B, showing that a support layer 401 is deposited over 303. In one embodiment, the support layer 401 serves as an adhesive layer for a subsequent non-destructive thinning process (not shown in FIGS. 4A and 4B but shown with respect to FIGS. 5A and 5B and described further below). . Thus, in some embodiments, the material of support layer 401 may be a metal such as nickel, molybdenum, tungsten, platinum, bismuth, or combinations thereof. In such an embodiment, the material of the support layer 401 may be deposited using an evaporation deposition process, a chemical vapor deposition process, a sputtering process, an atomic layer deposition process, or combinations thereof, or the like. Any suitable deposition process may be used.

다른 실시예들에서, 지지 층(401)은 폴리메틸 메타크릴레이트(polymethyl methacrylate)(PMMA), 폴리비닐 아세테이트(polyvinyl acetate)(PVA), 폴리비닐피롤리돈(polyvinylpyrrolidone)(PVP), 폴리프로필렌 카보네이트(polypropylene carbonate)(PPC), 다른 폴리방향족 탄화수소(polyaromatic hydrocarbons)(PAHs), 페닐트리메톡시실란(phenyltrimethoxysilane)(PTMS), 폴리디메틸실록산(polydimethylsiloxane)(PDMS), 로진(rosin), 또는 이들의 조합들 등과 같은 유기 재료일 수 있다. 이와 같은 실시예들에서, 지지 층(401)의 재료는 스핀-코팅 등과 같은 증착 방법을 사용하여 성막될 수 있다. 그러나, 임의의 적합한 성막 재료 및 방법이 이용될 수 있다. In other embodiments, the support layer 401 is polymethyl methacrylate (PMMA), polyvinyl acetate (PVA), polyvinylpyrrolidone (PVP), polypropylene polypropylene carbonate (PPC), other polyaromatic hydrocarbons (PAHs), phenyltrimethoxysilane (PTMS), polydimethylsiloxane (PDMS), rosin, or any of these may be an organic material, such as combinations of In such embodiments, the material of the supporting layer 401 may be deposited using a deposition method such as spin-coating. However, any suitable film formation materials and methods may be used.

도 5a 및 도 5b는, 일단 지지 층(401)이 성막되었다면, 탄소 나노튜브들(101)의 추가적인 것들(예컨대, 탄소 나노튜브들의 제 2 층(201))이 탄소 나노튜브들(101)의 감소된 스택(303)으로부터 제거되어 작동 층(503)을 형성하는 것을 도시한 것으로, 도 5a는 도 5b의 평면도의 라인 A-A'에 따른 단면도를 도시하고 있다. 일 실시예에서, 그리고 하부의 층들에 대한 손상을 피하기 위해, 탄소 나노튜브들(101)의 추가적인 것들은 (도 5a에서 501로 라벨링된 화살표로 표시되는) 비파괴적 박형화 공정을 사용하여 제거된다. 5A and 5B show that once the supporting layer 401 has been deposited, additional ones of the carbon nanotubes 101 (eg, the second layer 201 of carbon nanotubes) 5a shows a cross-sectional view taken along line A-A' of the plan view of FIG. In one embodiment, and to avoid damage to underlying layers, additional ones of the carbon nanotubes 101 are removed using a non-destructive thinning process (indicated by the arrow labeled 501 in FIG. 5A).

일부 실시예에서, 비파괴적 박형화 공정(501)은 기계적 박리와 같은 공정을 사용하여 지지 층(401)을 제거함으로써 수행될 수 있다. 기계적 박리를 사용하는 특정 실시예에서, 스카치 타입 테이프와 같은 접착제 재료가 지지 층(401)에 도포될 수 있다. 일단 지지 층(401)에 도포되고 접착되면, 지지 층(401)을 제거하기 위한 힘이 접착재 재료에 가해질 수 있다. In some embodiments, non-destructive thinning process 501 may be performed by removing support layer 401 using a process such as mechanical exfoliation. In certain embodiments that use mechanical peeling, an adhesive material such as scotch type tape may be applied to the backing layer 401 . Once applied and adhered to the support layer 401, a force may be applied to the adhesive material to remove the support layer 401.

그러나, 지지 층(401)을 제거하면, 단순히 지지 층(401) 자체를 제거하는 것 외에도, 지지 층(401)에 의해 덮힌 손상된 탄소 나노튜브들(305)과 하나 이상의 탄소 나노튜브들(101)의 층들(예컨대, 도 5a의 탄소 나노튜브들(101)의 제 2 층(201))이 추가로 제거될 것이다. 따라서, 비파괴적 박형화 공정(501)은 손상된 탄소 나노튜브들(305)이 후속하는 공정들을 방해할 수 없도록 손상된 탄소 나노튜브들(305)을 제거하는 데 이용될 수 있다. 추가로, 비파괴적 박형화 공정(501)은 추가적인 손상된 탄소 나노튜브들(101)을 생성하지 않고 탄소 나노튜브들(101)의 감소된 스택(303)을 더 박형화하는 데 추가적으로 사용될 수 있다. However, removing the supporting layer 401 removes the damaged carbon nanotubes 305 and one or more carbon nanotubes 101 covered by the supporting layer 401, in addition to simply removing the supporting layer 401 itself. of the layers (eg, the second layer 201 of carbon nanotubes 101 in FIG. 5A) will be further removed. Thus, the non-destructive thinning process 501 can be used to remove the damaged carbon nanotubes 305 so that the damaged carbon nanotubes 305 cannot interfere with subsequent processes. In addition, the non-destructive thinning process 501 can be further used to further thin the reduced stack 303 of carbon nanotubes 101 without creating additional damaged carbon nanotubes 101 .

추가로, 전술한 기계적 박리 공정은 지지 층(401)을 제거하고 감소된 스택(303)의 두께를 감소시키는 데 이용될 수 있는 하나의 그러한 공정이지만, 이 설명은 예시를 위한 것이며 제한하려는 의도는 아니다. 오히려, 임의의 적합한 비파괴적 박형화 공정, 예를 들어, 어닐링 동안 탄소 확산에 의한 박형화를 위해 희생 금속 층을 사용하는 것, 화학적 방법들 또는 진공 어닐링을 사용하여 구조화된 탄소 나노튜브 필름(예컨대, 스택(211)) 내에 삽입된 스페이서들(129)의 제거를 사용하는 것, 또는 초음파 처리 또는 기계적 방출에 의한 감소된 스택(303)의 박형화가 또한 이용될 수 있다. 임의의 그러한 비파괴적 박형화 방법이 이용될 수 있으며, 그러한 모든 방법들은 실시예들의 범위 내에 완전히 포함되는 것으로 의도된다.Additionally, the aforementioned mechanical stripping process is one such process that can be used to remove the support layer 401 and reduce the thickness of the reduced stack 303, although this description is illustrative and not intended to be limiting. no. Rather, any suitable non-destructive thinning process, such as using a sacrificial metal layer for thinning by carbon diffusion during annealing, using chemical methods or vacuum annealing to structure a carbon nanotube film (e.g., a stack 211), or reduced thinning of the stack 303 by sonication or mechanical ejection may also be used. Any such non-destructive thinning method may be used, and all such methods are intended to be fully included within the scope of the embodiments.

일단 탄소 나노튜브들(101)의 작동 층(503)이 형성되었다면, 탄소 나노튜브들(101)의 작동 층(503)은 탄소 나노튜브들(101)의 단일 층을 가질 수 있다. 따라서, 탄소 나노튜브들(101)의 작동 층(503)은 약 1 nm 내지 약 1.5 nm의 두께를 가질 수 있다. 그러나, 임의의 적합한 수의 탄소 나노튜브들(101) 및 임의의 적합한 두께가 이용될 수 있다.Once the working layer 503 of carbon nanotubes 101 has been formed, the working layer 503 of carbon nanotubes 101 may have a single layer of carbon nanotubes 101 . Thus, the working layer 503 of the carbon nanotubes 101 may have a thickness of about 1 nm to about 1.5 nm. However, any suitable number of carbon nanotubes 101 and any suitable thickness may be used.

도 3a 내지 도 5b에 예시된 실시예에서, 파괴적 박형화 공정(301)은 탄소 나노튜브들(101)의 스택(211)을 감소시켜 탄소 나노튜브들(101)의 층들 중 2 개만을 갖도록 수행될 수 있는 반면, 비파괴적 박형화 공정(501)은 탄소 나노튜브들(101)의 단일 층만을 제거하여 탄소 나노튜브들의 단일 층을 남긴다. 그러나, 이는 예시를 위한 것이며, 실시예들을 제한하려는 것이 아니다. 오히려, 탄소 나노튜브들(101)의 작동 층(503)을 얻기 위해 임의의 적합한 단계들의 조합들 또는 단계들의 반복이 이용될 수 있다. In the embodiment illustrated in FIGS. 3A-5B , the destructive thinning process 301 is performed to reduce the stack 211 of carbon nanotubes 101 to have only two of the layers of carbon nanotubes 101 . Whereas, the non-destructive thinning process 501 removes only a single layer of carbon nanotubes 101 leaving a single layer of carbon nanotubes. However, this is for illustrative purposes and is not intended to limit the embodiments. Rather, any suitable combinations of steps or repetition of steps may be used to obtain the working layer 503 of carbon nanotubes 101 .

예를 들어, 일부 실시예에서, 파괴적 박형화 공정(301)은 완전히 생략될 수 있거나, 그렇지 않으면 탄소 나노튜브들(101)의 최소 수의 층들만을 제거하도록 (예컨대, 탄소 나노튜브들(101)의 1 개 또는 2 개의 층을 제거하도록) 수행될 수 있다. 이러한 실시예에서, 탄소 나노튜브들(101)의 작동 층(503)을 얻기 위한 박형화의 대부분 또는 전부는 비파괴적 박형화 공정(501)을 사용하여 수행된다. 추가로, 하나의 그러한 비파괴적 박형화 공정(501)이 탄소 나노튜브들(101)의 스택(211)을 박형화하기에 충분하지 않은 경우, 비파괴 박형화 공정(501)은 원하는 수의 탄소 나노튜브들(101)의 층들이 획득될 때까지 탄소 나노튜브들(101)의 연속적인 층들을 제거하도록 1 회 이상 반복될 수 있다. 임의의 순서의 임의의 적합한 반복 횟수가 사용될 수 있으며, 그러한 모든 조합들은 실시예들의 범위 내에 완전히 포함되는 것으로 의도된다.For example, in some embodiments, destructive thinning process 301 can be omitted entirely, or otherwise remove only a minimum number of layers of carbon nanotubes 101 (e.g., carbon nanotubes 101). to remove one or two layers of In this embodiment, most or all of the thinning of the carbon nanotubes 101 to obtain the working layer 503 is performed using a non-destructive thinning process 501 . In addition, if one such non-destructive thinning process 501 is not sufficient to thin the stack 211 of carbon nanotubes 101, then the non-destructive thinning process 501 can reduce the desired number of carbon nanotubes ( 101) may be repeated one or more times to remove successive layers of carbon nanotubes 101 until layers are obtained. Any suitable number of iterations in any order may be used, and all such combinations are fully intended to be included within the scope of the embodiments.

도 6a 및 도 6b는, 일단 탄소 나노튜브들(101)의 작동 층(503)이 형성되었다면, 스페이서들(129)이 탄소 나노튜브들(101)의 주위로부터 선택적으로 제거될 수 있음을 도시한 것으로, 도 6a는 도 6b의 평면도의 라인 A-A'에 따른 단면도를 도시하고 있다. 스페이서들(129)이 계면 활성제 또는 폴리머인 일 실시예에서, 스페이서들(129)는 어닐링 공정을 사용하여 제거될 수 있으며, 어닐링 공정에 의해 스페이서들(129)의 재료의 온도는, 재료가 (가능한 경우) 증발하거나 그렇지 않으면 열적 분해를 겪을 때까지, 증가하며, 그 후 재료는 쉽게 제거될 수 있다. 6A and 6B show that once the working layer 503 of the carbon nanotubes 101 has been formed, the spacers 129 can be selectively removed from the periphery of the carbon nanotubes 101. 6A is a cross-sectional view taken along the line A-A' of the plan view of FIG. 6B. In one embodiment where the spacers 129 are surfactants or polymers, the spacers 129 may be removed using an annealing process, by which the temperature of the material of the spacers 129 is reduced to ( increases, if possible) until it evaporates or otherwise undergoes thermal decomposition, after which the material can be easily removed.

스페이서들(129)의 재료가 유전체 재료인 다른 실시예에서, 스페이서들(129)은 에칭 공정을 사용하여 제거될 수 있다. 특정 실시예에서, 스페이서들(129)은 스페이서들(129)의 재료에 대해 선택적인 에칭제를 사용하는 습식 에칭 공정을 사용하여 제거될 수 있다. 그러나, 임의의 적합한 에칭 또는 다른 제거 공정이 이용될 수 있다. In another embodiment where the material of spacers 129 is a dielectric material, spacers 129 may be removed using an etching process. In certain embodiments, spacers 129 may be removed using a wet etch process that uses an etchant that is selective to the material of spacers 129 . However, any suitable etching or other removal process may be used.

정렬 동안 스페이서들(129)을 이용하고 그 후 스페이서들(129)을 제거하게 되면, 나머지 탄소 나노튜브들(101)의 피치는 스페이서들(129)의 두께를 제어함으로써 정밀하게 제어될 수 있다. 따라서, 일부 실시예에서, 탄소 나노튜브들(101)은 약 0 nm 내지 약 100 nm의 피치를 가질 수 있다. 그러나, 임의의 적합한 피치가 이용될 수 있다. By using the spacers 129 during alignment and then removing the spacers 129, the pitch of the remaining carbon nanotubes 101 can be precisely controlled by controlling the thickness of the spacers 129. Thus, in some embodiments, the carbon nanotubes 101 may have a pitch of about 0 nm to about 100 nm. However, any suitable pitch may be used.

도 7a 및 도 7b는 탄소 나노튜브들(101)의 작동 층(503)이 평면 트랜지스터(700)를 형성하는 데 이용되는 등각 투영도(도 7a) 및 평면도(도 7b)를 도시한 것이다. 추가로, 도 7c는 평면 트랜지스터(700)의 라인 C-C'에 따른 제 1 단면도를 도시한 것이고, 도 7d는 평면 트랜지스터(700)의 라인 D-D'에 따른 제 2 단면도를 도시한 것이다. 특히, 일단 탄소 나노튜브들(101)의 작동 층(503)이 형성되었다면, 소스/드레인 컨택트들(707)이 형성될 수 있고, 게이트 스페이서들(705)이 형성될 수 있고, 게이트 유전체(701)가 형성될 수 있고, 그리고 게이트 전극(703)이 형성될 수 있다. 그러나, 임의의 적합한 구조물들의 조합이 이용될 수 있다. 7A and 7B show isometric ( FIG. 7A ) and top ( FIG. 7B ) views in which an actuating layer 503 of carbon nanotubes 101 is used to form a planar transistor 700 . Additionally, FIG. 7C shows a first cross-sectional view along line C-C' of planar transistor 700, and FIG. 7D shows a second cross-sectional view along line D-D' of planar transistor 700. . In particular, once the working layer 503 of carbon nanotubes 101 has been formed, source/drain contacts 707 may be formed, gate spacers 705 may be formed, gate dielectric 701 ) may be formed, and a gate electrode 703 may be formed. However, any suitable combination of structures may be used.

일 실시예에서, 소스/드레인 컨택트들(707)은 탄소 나노튜브들(101) 내에 위치한 채널 영역의 대향 측면들 상에 형성될 수 있고, 또한 채널 영역의 대향 측면들 상에서 탄소 나노튜브들(101) 내에 위치하는 소스/드레인 영역들의 측벽들과 접촉하여 형성될 수 있다. 일부 실시예에 따르면, 소스/드레인 컨택트들(707)의 형성은, 소스/드레인 컨택트들(707)이 형성될 영역들은 노출되지만 다른 영역들은 에칭 마스크로 덮여 있도록, 포토레지스트(도 7a 내지 도 7d에 별도로 도시되지 않음)와 같은 에칭 마스크를 형성하고 패터닝하는 것을 포함한다. 그 후, 금속 층(예컨대, 텅스텐, 코발트, 또는 이들의 조합들 등)과 같은 도전성 층이 블랭킷 층으로서 성막된다. 그 후, 리프트 오프된 에칭 마스크를 통해 리프트-오프 공정(lift-off process)이 수행되며, 에칭 마스크 상의 도전성 층의 부분들도 또한 제거된다. 따라서, 소스/드레인 컨택트들(707)은 도 7a 내지 도 7d에 도시된 바와 같이 남겨진다. In one embodiment, source/drain contacts 707 may be formed on opposite sides of a channel region located within the carbon nanotubes 101, and also on opposite sides of the channel region to the carbon nanotubes 101. ) may be formed in contact with the sidewalls of the source/drain regions located within. According to some embodiments, the formation of source/drain contacts 707 is performed in a photoresist (FIGS. not separately shown in) and patterning an etch mask. Then, a conductive layer such as a metal layer (eg, tungsten, cobalt, or combinations thereof) is deposited as a blanket layer. Then, a lift-off process is performed through the lifted-off etching mask, and portions of the conductive layer on the etching mask are also removed. Accordingly, source/drain contacts 707 remain as shown in FIGS. 7A-7D.

일단 소스/드레인 컨택트들(707)이 형성되었다면, 게이트 전극(703)으로부터 소스/드레인 컨택트들(707)을 분리하기 위해 게이트 스페이서들(705)이 형성될 수 있다. 일 실시예에서, 게이트 스페이서들(705)은 절연 재료를 컨포멀하게 형성하고 이어서 절연 재료를 이방성으로 에칭함으로써 형성될 수 있다. 게이트 스페이서들(705)의 절연 재료는 실리콘 산화물, 실리콘 질화물, 실리콘 옥시 질화물, 실리콘 탄질화물, 또는 이들의 조합 등일 수 있다. 그러나, 임의의 적합한 재료 및 증착 공정이 이용될 수 있다.Once the source/drain contacts 707 have been formed, gate spacers 705 may be formed to separate the source/drain contacts 707 from the gate electrode 703. In one embodiment, gate spacers 705 may be formed by conformally forming an insulating material and then anisotropically etching the insulating material. The insulating material of the gate spacers 705 may be silicon oxide, silicon nitride, silicon oxynitride, silicon carbonitride, or combinations thereof. However, any suitable material and deposition process may be used.

일단 게이트 스페이서들(705)을 위한 재료가 형성되었다면, 게이트 유전체(701)가 형성될 수 있다. 일 실시예에서, 게이트 유전체(701)는 실리콘 산화물, 실리콘 질화물, 금속 산화물, 또는 금속 실리케이트 등의 하나 이상의 층과 같은 하나 이상의 유전체 층들을 포함한다. 예를 들어, 일부 실시예에서, 게이트 유전체(701)는 금속 산화물 또는 하프늄, 알루미늄, 지르코늄, 란타늄, 망간, 바륨, 티타늄, 납, 및 이들의 조합들의 실리케이트와 같은 하이-k 유전체 재료를 포함한다. 게이트 유전체(701)는 약 7.0보다 큰 k 값을 갖는 유전체 층을 포함할 수 있다. 게이트 유전체(701)의 형성 방법은 분자 빔 증착(Molecular-Beam Deposition)(MBD), ALD, PECVD 등과 같은 증착 공정을 통해 게이트 유전체 층(도 7a 내지 도 7d에 별도로 도시되지 않음)을 성막하는 것을 포함할 수 있다. 그러나, 임의의 적합한 재료들 및 제조 방법들이 게이트 유전체(701)를 위한 재료를 성막하는 데 이용될 수 있다.Once the material for gate spacers 705 has been formed, gate dielectric 701 may be formed. In one embodiment, gate dielectric 701 includes one or more dielectric layers, such as one or more layers of silicon oxide, silicon nitride, metal oxide, or metal silicate. For example, in some embodiments, gate dielectric 701 includes a high-k dielectric material such as a metal oxide or silicate of hafnium, aluminum, zirconium, lanthanum, manganese, barium, titanium, lead, and combinations thereof. . Gate dielectric 701 may include a dielectric layer having a k value greater than about 7.0. A method of forming the gate dielectric 701 includes forming a gate dielectric layer (not separately shown in FIGS. 7A to 7D ) through a deposition process such as Molecular-Beam Deposition (MBD), ALD, PECVD, or the like. can include However, any suitable materials and fabrication methods may be used to deposit the material for gate dielectric 701 .

일단 게이트 유전체(701)를 위한 재료가 성막되었다면, 게이트 전극(703)을 위한 재료가 성막된다. 게이트 전극(703)을 위한 재료는 초기에 게이트 전극 층(도 7a 내지 도 7d에 별도로 도시되지 않음)을 형성함으로써 형성될 수 있다. 일 실시예에서, 게이트 전극 층은 도전성 재료를 포함하고, 다결정 실리콘(poly-Si), 다결정 실리콘 게르마늄(poly-SiGe), 금속 질화물들, 금속 실리사이드들, 금속 산화물들, 및 금속들로 구성되는 그룹에서 선택될 수 있다. 금속 질화물들의 예들은 텅스텐 질화물, 몰리브덴 질화물, 티타늄 질화물, 탄탈륨 질화물, 또는 이들의 조합들을 포함한다. 금속 실리사이드의 예들은 텅스텐 실리사이드, 티타늄 실리사이드, 코발트 실리사이드, 니켈 실리사이드, 백금 실리사이드, 에르븀 실리사이드, 또는 이들의 조합들을 포함한다. 금속 산화물들의 예들은 루테늄 산화물, 인듐 주석 산화물, 또는 이들의 조합들을 포함한다. 금속들의 예들은 탄탈륨, 텅스텐, 티타늄, 알루미늄, 구리, 몰리브덴, 니켈, 백금 등을 포함한다. Once the material for the gate dielectric 701 has been deposited, the material for the gate electrode 703 is deposited. A material for the gate electrode 703 may be formed by initially forming a gate electrode layer (not separately shown in Figs. 7A to 7D). In one embodiment, the gate electrode layer includes a conductive material and is composed of poly-Si, poly-SiGe, metal nitrides, metal silicides, metal oxides, and metals. Can be selected from groups. Examples of metal nitrides include tungsten nitride, molybdenum nitride, titanium nitride, tantalum nitride, or combinations thereof. Examples of metal silicide include tungsten silicide, titanium silicide, cobalt silicide, nickel silicide, platinum silicide, erbium silicide, or combinations thereof. Examples of metal oxides include ruthenium oxide, indium tin oxide, or combinations thereof. Examples of metals include tantalum, tungsten, titanium, aluminum, copper, molybdenum, nickel, platinum, and the like.

일 실시예에서, 게이트 전극 층은 화학 기상 증착(CVD), 스퍼터 증착, 또는 도전성 재료들을 성막하기 위해 본 기술 분야에서 공지되고 사용되는 다른 기술들에 의해 성막될 수 있다. 게이트 전극 층의 두께는 약 200 Å 내지 약 4,000 Å의 범위일 수 있다. 게이트 전극 층의 상단 표면은 일반적으로 비평면 상단 표면을 가지며, 게이트 전극 층의 패터닝 또는 게이트 에칭 전에 평탄화될 수 있다. 이 시점에 도펀트들이 게이트 전극 층에 도입되거나 도입되지 않을 수 있다. 도펀트들은, 예를 들어, 전하 이동을 통한 분자 도핑 기술들에 의해 도입될 수 있다.In one embodiment, the gate electrode layer may be deposited by chemical vapor deposition (CVD), sputter deposition, or other techniques known and used in the art for depositing conductive materials. The thickness of the gate electrode layer may range from about 200 Å to about 4,000 Å. The top surface of the gate electrode layer generally has a non-planar top surface and may be planarized prior to patterning or gate etching of the gate electrode layer. At this point dopants may or may not be introduced into the gate electrode layer. Dopants may be introduced by, for example, molecular doping techniques via charge transfer.

일단 게이트 전극 층이 형성되었다면, 게이트 전극 층, 게이트 유전체 층, 및 게이트 스페이서들(705)은 평탄화될 수 있다. 일 실시예에서, 게이트 전극 층의 재료 및 게이트 유전체 층의 재료는, 예를 들어, 화학 기계적 연마 공정을 사용하여 게이트 전극(703) 및 게이트 유전체(701)를 형성하도록 평탄화된다. 그러나, 임의의 적합한 평탄화 방법이 이용될 수 있다. Once the gate electrode layer has been formed, the gate electrode layer, gate dielectric layer, and gate spacers 705 may be planarized. In one embodiment, the material of the gate electrode layer and the material of the gate dielectric layer are planarized to form gate electrode 703 and gate dielectric 701 using, for example, a chemical mechanical polishing process. However, any suitable planarization method may be used.

일단 평탄화되면, 원한다면, 소스/드레인 컨택트들(707)은 임의의 나머지 상부의 재료(예컨대, 게이트 스페이서들(705)의 재료)로부터 노출될 수 있다. 일부 실시예에서, 소스/드레인 컨택트들(707)은, 예를 들어, 포토리소그래피 마스킹 및 에칭 공정을 사용하여 노출될 수 있으며, 이러한 공정에 의해 포토레지스트는 게이트 스페이서들(705), 게이트 유전체(701), 및 게이트 전극(703)의 부분들 위에 놓여 그리고 이들 부분들을 보호하지만 다른 부분들은 노출시키도록 성막되고 패터닝된다. 일단 보호되면, 반응성 이온 에칭 공정과 같은 에칭 공정이 소스/드레인 컨택트들(707)의 부분들을 노출시키기 위해 이용될 수 있다. 그러나, 상부 금속화 층의 형성과 같은 추가 처리를 위해 소스/드레인 컨택트들(707)을 노출시키도록 임의의 적합한 공정이 이용될 수 있다. Once planarized, if desired, source/drain contacts 707 may be exposed from any remaining overlying material (eg, the material of gate spacers 705). In some embodiments, the source/drain contacts 707 may be exposed using, for example, a photolithographic masking and etching process, by which photoresist is applied to the gate spacers 705, the gate dielectric ( 701), and gate electrode 703 are deposited and patterned to overlie and protect those portions but expose other portions. Once protected, an etching process such as a reactive ion etch process may be used to expose portions of source/drain contacts 707 . However, any suitable process may be used to expose source/drain contacts 707 for further processing, such as formation of a top metallization layer.

비파괴적 박형화 공정(501)을 이용하여 최종 박형화 단계들을 수행하고 작동 층(503)을 획득함으로써, 임의의 손상된 탄소 나노튜브들(101)은 구조물로부터 제거될 수 있고, 후속하는 제조 공정들을 잠재적으로 방해하도록 존재하지는 않을 것이다. 추가로, 이러한 공정은 박형화 공정에 대한 상당한 정도의 제어를 가능하게 하여 탄소 나노튜브들(101)의 층들이 어떻게 사용될 수 있는지에 대한 매우 정확한 결정을 가능하게 한다. 이러한 모든 이점들은 다른 방법에서 발생할 수도 있는 결함을 방지함으로써 수율을 향상시키고 공정을 보다 효율적으로 만드는 데 도움을 주며, 성능이 개선된 디바이스를 형성하여 2 nm 노드를 넘어선 목표를 달성한다.By performing the final thinning steps using a non-destructive thinning process 501 and obtaining the working layer 503, any damaged carbon nanotubes 101 can be removed from the structure and subsequent fabrication processes potentially. It will not exist to interfere. Additionally, this process allows for a great degree of control over the thinning process allowing for very precise determination of how the layers of carbon nanotubes 101 may be used. All of these benefits help improve yield and make the process more efficient by avoiding defects that might otherwise occur, and form devices with improved performance to achieve goals beyond the 2nm node.

일 실시예에서, 반도체 디바이스를 제조하는 방법은: 나노튜브들의 스택을 형성하는 단계 ― 개별 나노튜브들은 인접한 나노튜브들과 정렬됨 ―; 상기 나노튜브들의 스택 위에 지지 층을 성막하는 단계; 상기 지지 층을 제거하는 단계 ― 상기 지지 층을 제거하는 단계는 상기 나노튜브들의 스택으로부터 적어도 하나의 나노튜브들의 층을 추가로 제거함 ―; 및 상기 나노튜브들의 스택의 나머지 부분 위에 게이트 전극을 성막하는 단계를 포함한다. 일 실시예에서, 상기 방법은, 상기 지지 층을 제거한 후, 상기 나노튜브들의 스택의 나머지 부분 내의 적어도 하나의 나노튜브의 주위로부터 스페이서 재료를 제거하는 단계를 더 포함한다. 일 실시예에서, 상기 나노튜브들의 스택을 형성하는 단계는 필터 멤브레인을 통해 상기 개별 나노튜브들을 필터링하는 단계를 포함한다. 일 실시예에서, 상기 필터 멤브레인은 상기 개별 나노튜브들을 필터링하는 동안 제 1 정전계를 갖는다. 일 실시예에서, 상기 개별 나노튜브들은 상기 개별 나노튜브들을 필터링하는 동안 스페이서 재료에 의해 둘러싸이고, 상기 스페이서 재료는 제 2 정전계를 갖는다. 일 실시예에서, 상기 나노튜브들의 스택은 마이크로미터당 약 500 나노튜브들의 나노튜브 밀도를 갖는다. 일 실시예에서, 상기 스페이서 재료는 계면 활성제를 포함한다.In one embodiment, a method of fabricating a semiconductor device includes: forming a stack of nanotubes, wherein individual nanotubes are aligned with adjacent nanotubes; depositing a support layer over the stack of nanotubes; removing the support layer, wherein removing the support layer further removes at least one layer of nanotubes from the stack of nanotubes; and depositing a gate electrode over the remainder of the stack of nanotubes. In one embodiment, the method further comprises, after removing the support layer, removing spacer material from the periphery of at least one nanotube in the remainder of the stack of nanotubes. In one embodiment, forming the stack of nanotubes includes filtering the individual nanotubes through a filter membrane. In one embodiment, the filter membrane has a first electrostatic field while filtering the individual nanotubes. In one embodiment, the individual nanotubes are surrounded by a spacer material while filtering the individual nanotubes, and the spacer material has a second electrostatic field. In one embodiment, the stack of nanotubes has a nanotube density of about 500 nanotubes per micrometer. In one embodiment, the spacer material includes a surfactant.

다른 실시예에서, 반도체 디바이스를 제조하는 방법은: 필터 멤브레인을 통해 탄소 나노튜브 용액을 필터링하는 단계 ― 상기 필터 멤브레인은 정전계를 가지며, 탄소 나노튜브들의 제 1 층을 필터링하는 동안, 탄소 나노튜브들의 제 2 층, 및 탄소 나노튜브들의 제 3 층은 상기 필터 멤브레인 상에 성막됨 ―; 탄소 나노튜브들의 상기 제 1 층, 탄소 나노튜브들의 상기 제 2 층, 및 탄소 나노튜브들의 상기 제 3 층을 기판 위의 유전체 층으로 이송하는 단계; 파괴적 제거 공정으로 탄소 나노튜브들의 상기 제 3 층을 제거하는 단계; 비파괴적 제거 공정으로 탄소 나노튜브들의 상기 제 2 층을 제거하는 단계; 및 탄소 나노튜브들의 상기 제 2 층을 제거한 후, 탄소 나노튜브들의 상기 제 1 층 위에 게이트 전극을 형성하는 단계를 포함한다. 일 실시예에서, 상기 파괴적 제거 공정은 반응성 이온 에칭 공정을 포함한다. 일 실시예에서, 상기 비파괴적 제거 공정은 기계적 박리 공정을 포함한다. 일 실시예에서, 상기 기계적 박리 공정은 탄소 나노튜브들의 상기 제 2 층 위에 지지 층을 성막하는 단계를 더 포함하고, 상기 기계적 박리 공정은 상기 지지 층과 탄소 나노튜브들의 상기 제 2 층 모두를 제거한다. 일 실시예에서, 상기 기계적 박리 공정은 상기 파괴적 제거 공정 동안 손상된 탄소 나노튜브들을 추가로 제거한다. 일 실시예에서, 상기 방법은 탄소 나노튜브들의 상기 제 1 층 내의 탄소 나노튜브들로부터 스페이서 재료를 제거하는 단계를 더 포함한다. 일 실시예에서, 탄소 나노튜브들의 상기 제 1 층은 마이크로미터당 약 500 나노튜브들의 밀도를 갖는다.In another embodiment, a method of manufacturing a semiconductor device includes: filtering a carbon nanotube solution through a filter membrane, the filter membrane having an electrostatic field, while filtering a first layer of carbon nanotubes. a second layer of carbon nanotubes and a third layer of carbon nanotubes are deposited on the filter membrane; transferring the first layer of carbon nanotubes, the second layer of carbon nanotubes, and the third layer of carbon nanotubes to a dielectric layer over a substrate; removing the third layer of carbon nanotubes with a destructive removal process; removing the second layer of carbon nanotubes with a non-destructive removal process; and after removing the second layer of carbon nanotubes, forming a gate electrode over the first layer of carbon nanotubes. In one embodiment, the destructive removal process includes a reactive ion etch process. In one embodiment, the non-destructive removal process includes a mechanical exfoliation process. In one embodiment, the mechanical exfoliation process further comprises depositing a support layer over the second layer of carbon nanotubes, wherein the mechanical exfoliation process removes both the support layer and the second layer of carbon nanotubes. do. In one embodiment, the mechanical exfoliation process further removes carbon nanotubes damaged during the destructive removal process. In one embodiment, the method further comprises removing spacer material from the carbon nanotubes in the first layer of carbon nanotubes. In one embodiment, the first layer of carbon nanotubes has a density of about 500 nanotubes per micrometer.

또 다른 실시예에서, 반도체 디바이스를 제조하는 방법은: 탄소 나노튜브들을 포함하는 용액을 수용하는 단계; 제 1 정전계를 사용하여 상기 탄소 나노튜브들을 정렬된 탄소 나노튜브들의 스택 내로 정렬하는 단계; 상기 정렬된 탄소 나노튜브들의 스택을 유전체 재료 상에 배치하는 단계; 제 1 시간에 제 1 공정으로 상기 정렬된 탄소 나노튜브들의 스택을 박형화하는 단계; 제 2 시간에 상기 제 1 공정과는 상이한 제 2 공정으로 상기 정렬된 탄소 나노튜브들의 스택을 박형화하는 단계; 및 상기 제 2 시간에 상기 정렬된 탄소 나노튜브들의 스택을 박형화한 후, 상기 정렬된 탄소 나노튜브들의 스택과 전기적으로 연결되는 소스/드레인 컨택트를 성막하는 단계를 포함한다. 일 실시예에서, 상기 제 2 시간에 상기 정렬된 탄소 나노튜브들의 스택을 박형화한 후, 상기 정렬된 탄소 나노튜브들의 스택의 두께는 2 nm 미만이다. 일 실시예에서, 상기 제 1 공정은 에칭 공정이다. 일 실시예에서, 상기 제 2 공정은 박리 공정이다. 일 실시예에서, 상기 제 1 정전계는 필터 멤브레인 상에 위치한 재료에 의해 생성된다. 일 실시예에서, 상기 탄소 나노튜브들은 상기 탄소 나노튜브들을 정렬하는 동안 스페이서 재료에 의해 둘러싸이고, 상기 스페이서 재료는 제 2 정전계를 생성한다.In another embodiment, a method of fabricating a semiconductor device includes receiving a solution containing carbon nanotubes; aligning the carbon nanotubes into a stack of aligned carbon nanotubes using a first electrostatic field; placing the stack of aligned carbon nanotubes on a dielectric material; thinning the stack of aligned carbon nanotubes in a first process at a first time; thinning the stack of aligned carbon nanotubes at a second time with a second process different from the first process; and forming a source/drain contact electrically connected to the stack of aligned carbon nanotubes after thinning the stack of aligned carbon nanotubes at the second time. In an embodiment, after thinning the stack of aligned carbon nanotubes at the second time, the thickness of the stack of aligned carbon nanotubes is less than 2 nm. In one embodiment, the first process is an etching process. In one embodiment, the second process is a peeling process. In one embodiment, the first electrostatic field is created by a material located on the filter membrane. In one embodiment, the carbon nanotubes are surrounded by a spacer material while aligning the carbon nanotubes, and the spacer material creates a second electrostatic field.

전술한 내용은 본 기술 분야의 기술자가 본 개시 내용의 양태들을 더 잘 이해할 수 있도록 몇몇 실시예의 특징들을 개략적으로 설명하고 있다. 본 기술 분야의 기술자는 본원에 도입된 실시예들과 동일한 목적을 수행하고 및/또는 동일한 효과를 달성하는 다른 공정들 및 구조물들을 디자인하거나 수정하기 위한 토대로서 본 개시 내용을 용이하게 사용할 수 있다는 것을 이해해야 한다. 본 기술 분야의 기술자는 또한 이러한 등가의 구성이 본 개시 내용의 사상 및 범위를 벗어나지 않으며, 본 개시 내용의 사상 및 범위를 벗어나지 않으면서 본원에서 다양한 변경, 대체, 및 변형을 행할 수 있다는 것을 인식해야 한다.The foregoing outlines features of several embodiments so that those skilled in the art may better understand the aspects of the present disclosure. Those skilled in the art can readily use the present disclosure as a basis for designing or modifying other processes and structures that carry out the same purposes and/or achieve the same effects as the embodiments introduced herein. You have to understand. Skilled artisans should also appreciate that such equivalent constructions do not depart from the spirit and scope of the present disclosure, and that various changes, substitutions, and modifications can be made herein without departing from the spirit and scope of the present disclosure. do.

실시예들Examples

실시예 1. 반도체 디바이스를 제조하는 방법으로서, Example 1. A method for manufacturing a semiconductor device,

나노튜브들의 스택을 형성하는 단계 ― 개별 나노튜브들은 인접한 나노튜브들과 정렬됨 ―; forming a stack of nanotubes, with individual nanotubes aligned with adjacent nanotubes;

상기 나노튜브들의 스택 위에 지지 층을 성막하는 단계; depositing a support layer over the stack of nanotubes;

상기 지지 층을 제거하는 단계 ― 상기 지지 층을 제거하는 단계는 상기 나노튜브들의 스택으로부터 나노튜브들의 적어도 하나의 층을 추가로 제거함 ―; 및 removing the support layer, wherein removing the support layer further removes at least one layer of nanotubes from the stack of nanotubes; and

상기 나노튜브들의 스택의 나머지 부분 위에 게이트 전극을 성막하는 단계depositing a gate electrode over the remainder of the stack of nanotubes.

를 포함하는 반도체 디바이스를 제조하는 방법.Method for manufacturing a semiconductor device comprising a.

실시예 2. 실시예 1에 있어서, Example 2. In Example 1,

상기 지지 층을 제거한 후, 상기 나노튜브들의 스택의 나머지 부분 내의 적어도 하나의 나노튜브의 주위로부터 스페이서 재료를 제거하는 단계After removing the support layer, removing spacer material from the periphery of at least one nanotube in the remainder of the stack of nanotubes.

를 더 포함하는 반도체 디바이스를 제조하는 방법.Method for manufacturing a semiconductor device further comprising a.

실시예 3. 실시예 1에 있어서, Example 3. In Example 1,

상기 나노튜브들의 스택을 형성하는 단계는 필터 멤브레인을 통해 상기 개별 나노튜브들을 필터링하는 단계를 포함하는 것인 반도체 디바이스를 제조하는 방법.wherein forming the stack of nanotubes comprises filtering the individual nanotubes through a filter membrane.

실시예 4. 실시예 3에 있어서, Example 4. In Example 3,

상기 필터 멤브레인은 상기 개별 나노튜브들을 필터링하는 동안 제 1 정전계를 갖는 것인 반도체 디바이스를 제조하는 방법.wherein the filter membrane has a first electrostatic field while filtering the individual nanotubes.

실시예 5. 실시예 4에 있어서, Example 5. In Example 4,

상기 개별 나노튜브들을 필터링하는 동안 상기 개별 나노튜브들은 스페이서 재료에 의해 둘러싸이고, 상기 스페이서 재료는 제 2 정전계를 갖는 것인 반도체 디바이스를 제조하는 방법.wherein the individual nanotubes are surrounded by a spacer material while filtering the individual nanotubes, the spacer material having a second electrostatic field.

실시예 6. 실시예 5에 있어서, Example 6. In Example 5,

상기 나노튜브들의 스택은 마이크로미터당 약 500개 나노튜브들의 나노튜브 밀도를 갖는 것인 반도체 디바이스를 제조하는 방법.wherein the stack of nanotubes has a nanotube density of about 500 nanotubes per micrometer.

실시예 7. 실시예 5에 있어서, Example 7. In Example 5,

상기 스페이서 재료는 계면 활성제를 포함하는 것인 반도체 디바이스를 제조하는 방법.wherein the spacer material comprises a surfactant.

실시예 8. 반도체 디바이스를 제조하는 방법으로서, Example 8. As a method for manufacturing a semiconductor device,

필터 멤브레인을 통해 탄소 나노튜브 용액을 필터링하는 단계 ― 상기 필터 멤브레인은 정전계를 가지며, 탄소 나노튜브들의 제 1 층을 필터링하는 동안, 탄소 나노튜브들의 제 2 층, 및 탄소 나노튜브들의 제 3 층이 상기 필터 멤브레인 상에 성막됨 ―; Filtering a carbon nanotube solution through a filter membrane, wherein the filter membrane has an electrostatic field and filters a first layer of carbon nanotubes, while a second layer of carbon nanotubes, and a third layer of carbon nanotubes is formed on the filter membrane;

상기 탄소 나노튜브들의 제 1 층, 상기 탄소 나노튜브들의 제 2 층, 및 상기 탄소 나노튜브들의 제 3 층을 기판 위의 유전체 층으로 이송하는 단계; transferring the first layer of carbon nanotubes, the second layer of carbon nanotubes, and the third layer of carbon nanotubes to a dielectric layer over a substrate;

파괴적 제거 공정으로 상기 탄소 나노튜브들의 제 3 층을 제거하는 단계; removing the third layer of carbon nanotubes with a destructive removal process;

비파괴적 제거 공정으로 상기 탄소 나노튜브들의 제 2 층을 제거하는 단계; 및 removing the second layer of carbon nanotubes with a non-destructive removal process; and

상기 탄소 나노튜브들의 제 2 층을 제거한 후, 상기 탄소 나노튜브들의 제 1 층 위에 게이트 전극을 형성하는 단계After removing the second layer of carbon nanotubes, forming a gate electrode over the first layer of carbon nanotubes.

를 포함하는 반도체 디바이스를 제조하는 방법.Method for manufacturing a semiconductor device comprising a.

실시예 9. 실시예 8에 있어서, Example 9. In Example 8,

상기 파괴적 제거 공정은 반응성 이온 에칭 공정을 포함하는 것인 반도체 디바이스를 제조하는 방법.wherein the destructive removal process comprises a reactive ion etch process.

실시예 10. 실시예 9에 있어서, Example 10. In Example 9,

상기 비파괴적 제거 공정은 기계적 박리 공정을 포함하는 것인 반도체 디바이스를 제조하는 방법.wherein the non-destructive removal process comprises a mechanical exfoliation process.

실시예 11. 실시예 10에 있어서, Example 11. According to Example 10,

상기 기계적 박리 공정은 상기 탄소 나노튜브들의 제 2 층 위에 지지 층을 성막하는 단계를 더 포함하고, 상기 기계적 박리 공정은 상기 지지 층과 상기 탄소 나노튜브들의 제 2 층 모두를 제거하는 것인 반도체 디바이스를 제조하는 방법.wherein the mechanical exfoliation process further comprises depositing a support layer over the second layer of carbon nanotubes, wherein the mechanical exfoliation process removes both the support layer and the second layer of carbon nanotubes. How to manufacture.

실시예 12. 실시예 11에 있어서, Example 12. According to Example 11,

상기 기계적 박리 공정은 상기 파괴적 제거 공정 동안 손상된 탄소 나노튜브들을 추가로 제거하는 것인 반도체 디바이스를 제조하는 방법.wherein the mechanical exfoliation process further removes carbon nanotubes damaged during the destructive removal process.

실시예 13. 실시예 8에 있어서, Example 13. In Example 8,

상기 탄소 나노튜브들의 제 1 층 내의 탄소 나노튜브들로부터 스페이서 재료를 제거하는 단계removing spacer material from the carbon nanotubes in the first layer of carbon nanotubes.

를 더 포함하는 반도체 디바이스를 제조하는 방법.Method for manufacturing a semiconductor device further comprising a.

실시예 14. 실시예 13에 있어서, Example 14. According to Example 13,

상기 탄소 나노튜브들의 제 1 층은 마이크로미터당 약 500개 나노튜브들의 밀도를 갖는 것인 반도체 디바이스를 제조하는 방법.wherein the first layer of carbon nanotubes has a density of about 500 nanotubes per micrometer.

실시예 15. 반도체 디바이스를 제조하는 방법으로서, Example 15. A method for manufacturing a semiconductor device,

탄소 나노튜브들을 포함하는 용액을 수용하는 단계; receiving a solution containing carbon nanotubes;

제 1 정전계를 사용하여 상기 탄소 나노튜브들을 정렬된 탄소 나노튜브들의 스택 내로 정렬하는 단계; aligning the carbon nanotubes into a stack of aligned carbon nanotubes using a first electrostatic field;

상기 정렬된 탄소 나노튜브들의 스택을 유전체 재료 상에 배치하는 단계; placing the stack of aligned carbon nanotubes on a dielectric material;

제 1 시간에 제 1 공정으로 상기 정렬된 탄소 나노튜브들의 스택을 박형화하는 단계; thinning the stack of aligned carbon nanotubes in a first process at a first time;

제 2 시간에 상기 제 1 공정과는 상이한 제 2 공정으로 상기 정렬된 탄소 나노튜브들의 스택을 박형화하는 단계; 및 thinning the stack of aligned carbon nanotubes at a second time with a second process different from the first process; and

상기 제 2 시간에 상기 정렬된 탄소 나노튜브들의 스택을 박형화한 후, 상기 정렬된 탄소 나노튜브들의 스택과 전기적으로 연결되는 소스/드레인 컨택트를 성막하는 단계After thinning the stack of aligned carbon nanotubes at the second time, forming a source/drain contact electrically connected to the stack of aligned carbon nanotubes.

를 포함하는 반도체 디바이스를 제조하는 방법.Method for manufacturing a semiconductor device comprising a.

실시예 16. 실시예 15에 있어서, Example 16. According to Example 15,

상기 제 2 시간에 상기 정렬된 탄소 나노튜브들의 스택을 박형화한 후, 상기 정렬된 탄소 나노튜브들의 스택의 두께는 2 nm 미만인 것인 반도체 디바이스를 제조하는 방법.and after thinning the stack of aligned carbon nanotubes at the second time, the thickness of the stack of aligned carbon nanotubes is less than 2 nm.

실시예 17. 실시예 15에 있어서, Example 17. According to Example 15,

상기 제 1 공정은 에칭 공정인 것인 반도체 디바이스를 제조하는 방법.The method of manufacturing a semiconductor device, wherein the first process is an etching process.

실시예 18. 실시예 17에 있어서, Example 18. According to Example 17,

상기 제 2 공정은 박리 공정인 것인 반도체 디바이스를 제조하는 방법.The method of manufacturing a semiconductor device, wherein the second process is a peeling process.

실시예 19. 실시예 15에 있어서, Example 19. According to Example 15,

상기 제 1 정전계는 필터 멤브레인 상에 위치한 재료에 의해 생성되는 것인 반도체 디바이스를 제조하는 방법.wherein the first electrostatic field is created by a material disposed on the filter membrane.

실시예 20. 실시예 19에 있어서, Example 20. As in Example 19,

상기 탄소 나노튜브들을 정렬하는 동안 상기 탄소 나노튜브들은 스페이서 재료에 의해 둘러싸이고, 상기 스페이서 재료는 제 2 정전계를 생성하는 것인 반도체 디바이스를 제조하는 방법.wherein while aligning the carbon nanotubes, the carbon nanotubes are surrounded by a spacer material, the spacer material generating a second electrostatic field.

Claims (10)

반도체 디바이스를 제조하는 방법으로서,
필터 멤브레인을 통해 스페이서 재료에 의해 둘러싸이는 개별 나노튜브들을 필터링함으로써 나노튜브들의 스택을 형성하는 단계 ― 상기 개별 나노튜브들이 인접한 나노튜브들과 정렬되도록 상기 스페이서 재료 및 상기 필터 멤브레인은 동일한 극성으로 하전됨(charged) ―;
상기 나노튜브들의 스택 위에 지지 층을 성막하는 단계;
상기 지지 층을 제거하는 단계 ― 상기 지지 층을 제거하는 단계는 상기 나노튜브들의 스택으로부터 나노튜브들의 적어도 하나의 층을 추가로 제거함 ―; 및
상기 나노튜브들의 스택의 나머지 부분 위에 게이트 전극을 성막하는 단계
를 포함하는 반도체 디바이스를 제조하는 방법.As a method of manufacturing a semiconductor device,
forming a stack of nanotubes by filtering individual nanotubes surrounded by a spacer material through a filter membrane, wherein the spacer material and the filter membrane are charged with the same polarity such that the individual nanotubes are aligned with adjacent nanotubes. (charged) -;
depositing a support layer over the stack of nanotubes;
removing the support layer, wherein removing the support layer further removes at least one layer of nanotubes from the stack of nanotubes; and
depositing a gate electrode over the remainder of the stack of nanotubes.
Method for manufacturing a semiconductor device comprising a. 제1항에 있어서,
상기 지지 층을 제거한 후, 상기 나노튜브들의 스택의 나머지 부분 내의 적어도 하나의 나노튜브의 주위로부터 상기 스페이서 재료를 제거하는 단계
를 더 포함하는 반도체 디바이스를 제조하는 방법.According to claim 1,
After removing the support layer, removing the spacer material from the periphery of at least one nanotube in the remainder of the stack of nanotubes.
Method for manufacturing a semiconductor device further comprising a. 제1항에 있어서,
상기 스페이서 재료는 계면 활성제(surfactant)를 포함하는 것인 반도체 디바이스를 제조하는 방법.According to claim 1,
The method of claim 1 , wherein the spacer material includes a surfactant. 반도체 디바이스를 제조하는 방법으로서,
필터 멤브레인을 통해 탄소 나노튜브 용액을 필터링하는 단계 ― 상기 필터 멤브레인은 상기 탄소 나노튜브 용액의 탄소 나노튜브들을 둘러싸는 스페이서 재료와 동일한 극성을 갖는 정전계를 가지며, 탄소 나노튜브들의 제 1 층을 필터링하는 동안, 탄소 나노튜브들의 제 2 층, 및 탄소 나노튜브들의 제 3 층이 상기 필터 멤브레인 상에 성막됨 ―;
상기 탄소 나노튜브들의 제 1 층, 상기 탄소 나노튜브들의 제 2 층, 및 상기 탄소 나노튜브들의 제 3 층을 기판 위의 유전체 층으로 이송하는 단계;
파괴적 제거 공정으로 상기 탄소 나노튜브들의 제 3 층을 제거하는 단계;
비파괴적 제거 공정으로 상기 탄소 나노튜브들의 제 2 층을 제거하는 단계; 및
상기 탄소 나노튜브들의 제 2 층을 제거한 후, 상기 탄소 나노튜브들의 제 1 층 위에 게이트 전극을 형성하는 단계
를 포함하는 반도체 디바이스를 제조하는 방법.As a method of manufacturing a semiconductor device,
Filtering a carbon nanotube solution through a filter membrane, the filter membrane having an electrostatic field having the same polarity as a spacer material surrounding the carbon nanotubes of the carbon nanotube solution, filtering the first layer of carbon nanotubes while a second layer of carbon nanotubes and a third layer of carbon nanotubes are deposited on the filter membrane;
transferring the first layer of carbon nanotubes, the second layer of carbon nanotubes, and the third layer of carbon nanotubes to a dielectric layer over a substrate;
removing the third layer of carbon nanotubes with a destructive removal process;
removing the second layer of carbon nanotubes with a non-destructive removal process; and
After removing the second layer of carbon nanotubes, forming a gate electrode over the first layer of carbon nanotubes.
Method for manufacturing a semiconductor device comprising a. 제4항에 있어서,
상기 파괴적 제거 공정은 반응성 이온 에칭 공정을 포함하는 것인 반도체 디바이스를 제조하는 방법.According to claim 4,
wherein the destructive removal process comprises a reactive ion etch process. 제4항에 있어서,
상기 탄소 나노튜브들의 제 1 층 내의 상기 탄소 나노튜브들로부터 상기 스페이서 재료를 제거하는 단계
를 더 포함하는 반도체 디바이스를 제조하는 방법.According to claim 4,
removing the spacer material from the carbon nanotubes in the first layer of carbon nanotubes.
Method for manufacturing a semiconductor device further comprising a. 반도체 디바이스를 제조하는 방법으로서,
탄소 나노튜브들을 포함하는 용액을 수용하는 단계;
제 1 정전계를 사용하여 상기 탄소 나노튜브들을 정렬된 탄소 나노튜브들의 스택 내로 정렬하는 단계 ― 상기 탄소 나노튜브들은 상기 탄소 나노튜브들을 정렬하는 단계 동안 스페이서 재료에 의해 둘러싸이고, 상기 스페이서 재료는 제 2 정전계를 생성하고, 상기 제 1 정전계 및 상기 제 2 정전계는 동일한 극성을 가짐 ―;
상기 정렬된 탄소 나노튜브들의 스택을 유전체 재료 상에 배치하는 단계;
제 1 시간에 제 1 공정으로 상기 정렬된 탄소 나노튜브들의 스택을 박형화하는 단계;
제 2 시간에 상기 제 1 공정과는 상이한 제 2 공정으로 상기 정렬된 탄소 나노튜브들의 스택을 박형화하는 단계; 및
상기 제 2 시간에 상기 정렬된 탄소 나노튜브들의 스택을 박형화한 후, 상기 정렬된 탄소 나노튜브들의 스택과 전기적으로 연결되는 소스/드레인 컨택트를 성막하는 단계
를 포함하는 반도체 디바이스를 제조하는 방법.As a method of manufacturing a semiconductor device,
receiving a solution containing carbon nanotubes;
aligning the carbon nanotubes into a stack of aligned carbon nanotubes using a first electrostatic field, the carbon nanotubes being surrounded by a spacer material during the aligning the carbon nanotubes, the spacer material comprising: generating 2 electrostatic fields, the first electrostatic field and the second electrostatic field having the same polarity;
placing the stack of aligned carbon nanotubes on a dielectric material;
thinning the stack of aligned carbon nanotubes in a first process at a first time;
thinning the stack of aligned carbon nanotubes at a second time with a second process different from the first process; and
After thinning the stack of aligned carbon nanotubes at the second time, forming a source/drain contact electrically connected to the stack of aligned carbon nanotubes.
Method for manufacturing a semiconductor device comprising a. 제7항에 있어서,
상기 제 2 시간에 상기 정렬된 탄소 나노튜브들의 스택을 박형화한 후, 상기 정렬된 탄소 나노튜브들의 스택의 두께는 2 nm 미만인 것인 반도체 디바이스를 제조하는 방법.According to claim 7,
and after thinning the stack of aligned carbon nanotubes at the second time, the thickness of the stack of aligned carbon nanotubes is less than 2 nm. 제7항에 있어서,
상기 제 1 공정은 에칭 공정인 것인 반도체 디바이스를 제조하는 방법.According to claim 7,
The method of manufacturing a semiconductor device, wherein the first process is an etching process. 제7항에 있어서,
상기 제 1 정전계는 필터 멤브레인 상에 위치한 재료에 의해 생성되는 것인 반도체 디바이스를 제조하는 방법.According to claim 7,
wherein the first electrostatic field is created by a material disposed on the filter membrane.
KR1020200174532A 2020-05-15 2020-12-14 Semiconductor devices and methods of manufacture KR102522343B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063025341P 2020-05-15 2020-05-15
US63/025,341 2020-05-15
US17/071,554 2020-10-15
US17/071,554 US11342181B2 (en) 2020-05-15 2020-10-15 Semiconductor devices and methods of manufacture

Publications (2)

Publication Number Publication Date
KR20210141306A KR20210141306A (en) 2021-11-23
KR102522343B1 true KR102522343B1 (en) 2023-04-14

Family

ID=78512914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200174532A KR102522343B1 (en) 2020-05-15 2020-12-14 Semiconductor devices and methods of manufacture

Country Status (1)

Country Link
KR (1) KR102522343B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038034A (en) * 2000-11-16 2002-05-23 구자홍 SAW filter using Carbon nanotube
US10727427B2 (en) * 2018-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor

Also Published As

Publication number Publication date
KR20210141306A (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US8344358B2 (en) Graphene transistor with a self-aligned gate
US9768313B2 (en) Devices having transition metal dichalcogenide layers with different thicknesses and methods of manufacture
US7723789B2 (en) Nonvolatile memory device with nanowire channel and method for fabricating the same
US8816328B2 (en) Patterning contacts in carbon nanotube devices
US20220344330A1 (en) Field-Effect Transistors Having Transition Metal Dichalcogenide Channels and Methods of Manufacture
JP2006508523A (en) Self-aligned nanotube field effect transistor and method of manufacturing the same
US9196478B2 (en) Graphene transferring methods, device manufacturing method using the same, and substrate structures including graphene
JP2011066152A (en) Semiconductor device and method of manufacturing the same
TW200915482A (en) CMOS compatible method of forming source/drain contacts for self-aligned nanotube devices
TW202020992A (en) Methods of manufacturing a gate-all-around field effect transistor
JP4176785B2 (en) Switching element, semiconductor device and manufacturing method thereof
US10217633B2 (en) Substantially defect-free polysilicon gate arrays
KR20210028078A (en) Transistors with channels formed of low-dimensional materials and method forming same
KR102522343B1 (en) Semiconductor devices and methods of manufacture
US11749528B2 (en) Method of manufacturing semiconductor devices including the steps of removing a plurality of spacers that surrounds each of the plurality of nanotubes into a layer of nanotubes, and forming gate dielectric and/or gate electrode
WO2022185456A1 (en) Method for manufacturing three-dimensional thin-film structure
US11779918B2 (en) 3D nanochannel interleaved devices
US11784225B2 (en) Semiconductor structure, method of forming stacked unit layers and method of forming stacked two-dimensional material layers
Dogan et al. 1000-pixels per inch transistor arrays using multi-level imprint lithography
JP4883259B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant