KR102519953B1 - 소자의 전사 및 접합 방법 - Google Patents
소자의 전사 및 접합 방법 Download PDFInfo
- Publication number
- KR102519953B1 KR102519953B1 KR1020210035840A KR20210035840A KR102519953B1 KR 102519953 B1 KR102519953 B1 KR 102519953B1 KR 1020210035840 A KR1020210035840 A KR 1020210035840A KR 20210035840 A KR20210035840 A KR 20210035840A KR 102519953 B1 KR102519953 B1 KR 102519953B1
- Authority
- KR
- South Korea
- Prior art keywords
- elements
- adhesive layer
- substrate
- base material
- polymer film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229920006254 polymer film Polymers 0.000 claims abstract description 68
- 239000012790 adhesive layer Substances 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 66
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 238000012546 transfer Methods 0.000 claims description 34
- 239000000843 powder Substances 0.000 claims description 13
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 6
- -1 polydimethylsiloxane Polymers 0.000 claims description 5
- 239000002952 polymeric resin Substances 0.000 claims description 5
- 229920003002 synthetic resin Polymers 0.000 claims description 5
- 239000002861 polymer material Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 238000001723 curing Methods 0.000 description 7
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920005597 polymer membrane Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004634 thermosetting polymer Substances 0.000 description 2
- LCGLNKUTAGEVQW-UHFFFAOYSA-N Dimethyl ether Chemical compound COC LCGLNKUTAGEVQW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
- H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
- H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
- H01L2021/60105—Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
- H01L2021/60112—Coherent radiation, i.e. laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L2021/60292—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of an electron or laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 모재에 점착성 층을 도포하는 단계, 복수개의 소자를 배열하는 단계, 상기 배열된 소자를 모재에 부착하는 단계, 기판에 고분자 막을 도포하는 단계, 상기 복수개의 소자가 부착된 모재를 상기 기판에 정렬하는 단계, 레이저를 조사하여 상기 복수개의 소자를 기판에 접합하는 단계, 상기 모재를 상기 복수개의 소자가 접합된 기판과 분리하는 단계를 포함하는 소자의 전사 및 접합 방법을 제공한다.
Description
본 발명은 소자를 모재(Carrier)로부터 대상 기판으로 전사하고 접합하는 기술에 관한 것이다. 보다 상세하게는 수십 마이크로미터(μm) ~ 수십 밀리미터(mm) 크기의 복수개의 소자들이 배열된 모재로부터 대상기판으로 복수개의 소자들을 한번에 이동시키고, 전사(transfer)와 동시에 접합(bonding) 공정을 수행할 수 있는 방법에 관한 것이다.
소자의 전사 및 접합 방법에 대한 기술은 소형 소자의 공정 산업에서 사용되고 있다. 상기 소자에는 유기물, 무기물 엘이디 등을 포함할 수 있다.
오늘날 전자소자는 점점 더 소형화 되고 있으며, 대부분의 전자기기에 미세한 소자 또는 소자를 고분자 몰드에 매립한 복수개의 전자부품이 배열된 기판이 내장되어 있다. 예를 들어, 15 수십~수백 마이크로미터 크기의 LED(Light emitting diode)로 구성된 픽셀을 사용하는 디스플레이 장치가 있을 수 있다. 예를 들어, 무기물 LED를 화소로 사용하기 위해서는 적녹청(R/G/B) 픽셀을 조밀하게 배열해야 한다. 이때, 현재 적색과 녹색, 청색을 낼 수 있는 반도체 물질이 다르다. 이에 따라, 각각 제작한 적/녹/청 LED를 각각의 웨이퍼로부터 다이싱(dicing) 후 기판으로 이동시켜야(전사:transfer) 한다. 이후, 이동된 미세 소자의 접합부의 솔더(solder)를 용융시켜 기판과 전기적 상호 연결을 완성하는 접합(bonding) 공정을 수행해야 한다. 이러한 전사 및 접합과정의 고속화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
본 발명은 복수개의 미세 소자의 전사 및 접합이 필요한 전자기기의 제조 공정 시간을 단축시키고, 수율을 높이며, 이에 소요되는 비용을 감소시키는 데에 목적이있다. 전자기기에는 무기물 LED 디스플레이 등이 포함할 수 있다. 또한 전사 및 접합 완료된 소자의 신뢰성을 향상시킬 수 있는 방법을 제공하는데 있다.
더 나아가, 본 발명은, 솔더의 형성이 어려운 미소 소자에 대하여, 솔더를 형성할 필요가 없는 전사/접합 공정을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 소자의 전사 및 접합 방법에는 모재(carrier)에 점착성 층을 형성하는 단계; 배열된 복수개의 소자들을 상기 점착성 층(adhesive layer) 상에 부착하는 단계; 기판의 복수개의 제2 전극들 상에 고분자 막을 형성하는 단계; 상기 복수개의 제1 전극들과 상기 복수개의 제2 전극들이 각각 중첩되도록 상기 모재를 상기 기판과 정렬시키는 단계;
상기 정렬된 모재를 상기 기판에 인접시키는 단계;
상기 모재 상에 적외선을 조사하여, 상기 복수개의 소자들을 상기 제2 전극들과 각각 접합시키는 단계; 및
상기 모재를 상기 복수개의 소자들이 접합된 상기 기판으로부터 분리하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 전사 및 접합 방법에 의하면, 적외선을 투과할 수 있는 점착성 층을 이용하여, 상기 점착성 층에 접착되어 있는 복수개의 전자 소자를 대상 기판으로 전사(transfer) 와 동시에 접합(bonding)할 수 있다. 이로써 전자제품의 제조공정에 소요되는 시간을 대폭 단축시킬 수 있다.
본 발명의 실시 예에 따른 전사 및 접합 방법에 의하면, 전사 및 접합 공정 과정에서 자외선을 조사하여 모재와 기판 사이의 점착도(adhesiveness)를 제어하여 쉽게 분리(release) 할 수 있다.
본 발명의 실시 예에 따른 전사 및 접합 방법에 의하면, 전사 및 접합 공정이 완료된 후 기능성 소자를 반영구적으로 경화하여 접합된 소자의 신뢰성을 향상시킬 수 있다.
본 발명의 실시 예에 따른 전사 및 접합 방법에 의하면, 고분자 막에 생성된 미세 요철이 기판 상부에서 빛의 난반사를 억제할 수 있다.
본 발명의 실시 예에 따른 전사 및 접합 방법에 의하면, 탄소로 구성된 흑색 분말을 첨부한 고분자 막이 기판의 밝은 부분과 어두운 부분의 대비를 향상시킬 수 있다.
본 발명의 효과는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 해달 기술 분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1 내지 도 8은 본 발명의 실시 예에 따른 소자의 전사 및 접합 방법을 단계적으로 설명하기 위한 단면도이다.
도 1은 소자의 전사 과정 모재에 점착성 층이 도포되는 단계를 설명하기 위한 단면도이다.
도 2는 모재에 부착되기 전 복수개의 소자들이 배열되는 단계를 설명하기 위한 단면도이다.
도 3은 도 1의 모재에 도 2의 배열된 소자가 부착되는 단계를 설명하기 위한 단면도이다.
도 4는 소자가 접합되는 부분의 기판과 기판 위에 고분자 막이 도포되는 단계를 설명하기 위한 단면도이다.
도 5는 상기 소자가 부착된 모재를 기판에 전사하는 과정에서 기판 상의 제2 전극과 중첩되게 정렬시키는 단계 설명하기 위한 단면도이다.
도 6은 모재에 적외선을 조사하여 소자가 기판에 접합되는 단계를 설명하기 위한 단면도이다..
도 7은 소자가 접합된 기판과 모재가 분리되는 단계를 설명하기 위한 단면도이다.
도 8은 모재가 분리 된 이후 고분자 막의 반영구적 경화 단계를 설명하기 위한 단면도이다.
도 9는 도 2의 소자들에 솔더가 부착되지 않은 상태를 나타내는 단면도이다.
도 10은 도 3의 기판 상의 고분자 막에 솔더 분말이 첨가된 것을 나타내는 단면도이다.
도 11은 도 9의 전극을 도 10의 기판상에 접합시키는 단계를 나타내는 단면도이다.
도 12는 도 11에서 소자가 기판에 접합된 이후 고분자 막을 경화하는 단계를 나타내는 단면도이다.
도 13은 모재에 자외선을 조사하는 단계를 나타내는 단면도이다.
도 14는 모재에 부착된 점착성 층에 요철이 형성된 경우 복수개의 소자들을 접합시키는 단계를 나타내는 단면도이다.
도 15는 도 14의 접합 단계 이후 모재가 기판으로부터 분리된 상태를 나타낸 단면도이다.
도 16은 상기 고분자 막에 흑색 분말이 첨가된 경우 접합과 분리된 이후 기판과 고분자 막의 색 대비를 설명하기 위한 단면도이다.
도 17은 점착성 층에 대한 적외선의 투과율 실험 결과를 나타낸 그래프이다.
도 1은 소자의 전사 과정 모재에 점착성 층이 도포되는 단계를 설명하기 위한 단면도이다.
도 2는 모재에 부착되기 전 복수개의 소자들이 배열되는 단계를 설명하기 위한 단면도이다.
도 3은 도 1의 모재에 도 2의 배열된 소자가 부착되는 단계를 설명하기 위한 단면도이다.
도 4는 소자가 접합되는 부분의 기판과 기판 위에 고분자 막이 도포되는 단계를 설명하기 위한 단면도이다.
도 5는 상기 소자가 부착된 모재를 기판에 전사하는 과정에서 기판 상의 제2 전극과 중첩되게 정렬시키는 단계 설명하기 위한 단면도이다.
도 6은 모재에 적외선을 조사하여 소자가 기판에 접합되는 단계를 설명하기 위한 단면도이다..
도 7은 소자가 접합된 기판과 모재가 분리되는 단계를 설명하기 위한 단면도이다.
도 8은 모재가 분리 된 이후 고분자 막의 반영구적 경화 단계를 설명하기 위한 단면도이다.
도 9는 도 2의 소자들에 솔더가 부착되지 않은 상태를 나타내는 단면도이다.
도 10은 도 3의 기판 상의 고분자 막에 솔더 분말이 첨가된 것을 나타내는 단면도이다.
도 11은 도 9의 전극을 도 10의 기판상에 접합시키는 단계를 나타내는 단면도이다.
도 12는 도 11에서 소자가 기판에 접합된 이후 고분자 막을 경화하는 단계를 나타내는 단면도이다.
도 13은 모재에 자외선을 조사하는 단계를 나타내는 단면도이다.
도 14는 모재에 부착된 점착성 층에 요철이 형성된 경우 복수개의 소자들을 접합시키는 단계를 나타내는 단면도이다.
도 15는 도 14의 접합 단계 이후 모재가 기판으로부터 분리된 상태를 나타낸 단면도이다.
도 16은 상기 고분자 막에 흑색 분말이 첨가된 경우 접합과 분리된 이후 기판과 고분자 막의 색 대비를 설명하기 위한 단면도이다.
도 17은 점착성 층에 대한 적외선의 투과율 실험 결과를 나타낸 그래프이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 수정 및 변경을 가할 수 있다. 단지, 본 실시 예의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 명세서에서 사용된 용어는 실시 예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 또한 본 명세서에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도 1 내지 도 17을 참조하여 본 발명에 따른 소자의 전사 및 접합 방법의 실시 예들에 대하여 상세히 설명한다.
도 1은 소자의 전사 과정 초기에 모재(CA)에 점착성 층(AL)이 도포되는 단계를 설명하기 위한 단면도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 소자의 전사 및 접합 방법은 소자를 기판으로 전사할 수 있도록 모재(CA)에 점착성 층(AL)을 도포하는 단계를 포함할 수 있다.
상기 점착성 층(AL)은 고분자 소재로 이루어 질 수 있다. 상기 고분자 소재는 점착도를 가지고 있을 수 있다. 이에 따라, 상기 복수개의 소자들(DV)은 모체(CA)에 형성된 상기 점착성 층(AL)에 부착될 수 있다.
상기 고분자 소재는 실록산 결합을 포함하는 유기소재를 포함할 수 있다. 일 예로, 폴리디메틸실록산(PDMS)을 포함할 수 있다. 다른 예로, 실리콘 오일(polymerized siloxane)은 포함할 수 있다. 상기 폴리디메틸실록산의 화학식은 CH3[Si(CH3)2O]nSi(CH3)3일 수 있다.
상기 모재(CA) 및 상기 점착성 층(AL)은 적외선(IF)을 투과할 수 있다. 특정한 파장 대역의 빛에 대한 투과도가 50%이상인 경우, 상기 파장 대역의 빛을 투과할 수 있다고 정의한다. 상기 적외선(IF)은 0.750 μm 내지 1000 μm의 파장대역을 갖는 빛일 수 있다. 더 좁은 범위로, 상기 적외선(IF)은 0.750 μm 내지 2 μm의 파장대역을 갖는 빛일 수 있다. 예를 들어, 점착성 층(AL)은 적외선을 50% 내지 99% 투과시킬 수 있다. 더 좁은 범위로, 점착성 층(AL)은 적외선을 80% 내지 99% 투과시킬 수 있다. 도 17을 참조하면, 폴리디메틸실록산(PDMS)이 도포된 모재(CA)의 경우 조사되는 빛의 파장이 0.4 마이크로미터(μm) 이상일때 투과율은 50% 이상일 수 있다. 즉, 적외선을 투과할 수 있다.
도 2는 모재에 부착되기 전 복수개의 소자들(DV)이 배열되는 단계를 설명하기 위한 단면도이다. 상기 복수개의 소자들(DV)은 수 마이크로미터(μm)의 미세소자를 포함할 수 있다. 예를 들어, 상기 복수개의 소자들(DV)은 마이크로 LED를 포함할 수 있다.
다른 예로, 상기 복수개의 소자들(DV)은 다른 기판 상에서 형성되어 모재(CA)를 통해 기판(SUB) 상으로 전사 및 접합이 필요한 다양한 소자들을 포함할 수 있다. 즉, 본 발명에 따른 복수개의 소자들(DV)은 마이크로 LED에 제한되지 않으며, 전사 및 접합 공정이 필요한 전자 소자를 제한 없이 포함할 수 있다. 본 발명에 따른 복수개의 소자들(DV)은 그의 크기에 제한이 없으며, 예를 들어 수 밀리미터(mm)의 크기를 갖는 소자를 포함할 수도 있다. 본 발명에 따른 복수개의 소자들(DV) 각각은 복수개의 제1 전극들(ET1)을 포함할 수 있고, 제1 전극들(ET1)의 개수에 제한되지 않는다.
도 2를 참조하면, 상기 복수개의 소자들(DV)에 각각 제1 전극(ET1)이 부착되어 있을 수 있다. 또한, 상기 제1 전극(ET1)에 솔더(SD)가 부착될 수 있다.
상기 솔더는 저융점 솔더(low melting point solder)일 수 있다. 상기 저융점 솔더는 Sn, Bi, In, Ag, Pb 및/또는 Cu를 포함할 수 있다. 예를 들면, 상기 저융점 솔더는 60Sn/40Bi, 52In/48Sn, 97In/3Ag, 57Bi/42Sn/1Ag, 58Bi/42Sn, 52Bi/32Pb/16Sn, 96.5Sn/3Ag/0.5Cu, 96.5Sn/3.5Ag, 및/또는 Sn 과 같은 조성비로 이루어질 수 있다.
본 발명에 따른 실시 예에 따른 소자의 전사 및 접합 방법에서는 복수개의 소자들(DV)이 모재(CA)에 부착되기 전에 미리 배열되는 단계를 포함할 수 있다.
도 3은 도 1의 모재(CA)에 도 2의 배열된 복수개의 소자들(DV)이 부착되는 단계를 설명하기 위한 단면도이다. 도 3을 참조하면, 모재(CA)에 형성된 점착성 층(AL)의 접착력으로 인해 배열된 복수개의 소자들(DV)이 그대로 부착 될 수 있다. 이에 따라, 모재(CA)에 부착된 복수개의 소자들(DV)은 한번에 기판 상으로 이동할 수 있다.
도 4는 소자가 접합되는 부분의 기판(SUB)과 기판 위에 고분자 막(PM)이 도포되는 단계를 설명하기 위한 단면도이다. 도 4를 참조하면, 기판(SUB)상에 제2 전극(ET2)이 배치될 수 있다. 이에 따라, 복수개의 소자들(DV)과 기판(SUB)은 제2 전극(ET2)을 통해 전기적으로 연결될 수 있다.
상기 고분자 막(PM)은 고분자 수지로 구성될 수 있다. 상기 고분자 수지는 열경화성 고분자 수지(thermo-curable polymer resin)를 포함할 수 있다. 상기 열경화성 고분자 수지는 열경화 혼합물일 수 있다. 상기 열경화 혼합물에는 환원제, 또는 경화제가 포함될 수 있다. 상기 열경화성 고분자 수지는 상기 솔더의 녹는점보다 높은 온도에서 경화될 수 있다.
상기 고분자 막에는 아민기(amine group) 또는 카르복실기(Carboxyl group)를 포함할 수 있다.
상기 열경화 혼합물 내의 환원제, 또는 고분자 수지와 경화제의 반응에 의해 형성된 물질에 의해, 상기 솔더 입자의 표면에 형성되는 산화막이 제거될 수 있다. 이로써, 상기 솔더가 용융되어 용이하게 응집될 수 있다.
상기 고분자 막(PM)은 솔더(SD)가 리플로우(reflow)될 때 휘발되지 않을 수 있다. 이에 따라, 솔더(SD) 주변을 둘러싸며 복수개의 소자들(DV)과 제2 전극(ET2)이 접합하는 영역을 캐핑(capping)할 수 있다. 또한, 상기 고분자 막(PM)은 후경화 기능이 포함될 수 있다.
도 5는 상기 복수개의 소자들(DV)이 부착된 모재(CA)를 기판에 전사하는 과정에서 복수개의 제1 전극(ET1)들과 기판 상의 복수개의 제2 전극(ET2)들이 중첩되게 정렬시키는 단계 설명하기 위한 단면도이다. 도 5를 참조하면, 모재(CA)에 부착된 복수개의 소자들(DV)의 제1 전극(ET1)은 기판(SUB)상의 복수개의 제2 전극(ET2)들에 중첩되게 정렬될 수 있다. 이에 따라, 소자 각각을 일일이 정렬하지 않으므로 제조 공정에 소요되는 시간을 단축할 수 있다
도 6은 모재(CA)에 적외선(IF)을 조사하여 복수개의 소자들(DV)이 기판(SUM)에 접합되는 단계를 설명하기 위한 단면도이다. 도 6을 참조하면, 상기 모재(CA)에 부착된 복수개의 소자들(DV)의 제1 전극(ET1)을 기판(SUB)상의 복수개의 제2 전극(ET2)들에 인접시킬 수 있다. 이에 따라, 기판(SUB)상의 고분자 막(PM) 내부에서 제1 전극에 부착된 솔더(SD)와 제2 전극(ET2)이 접할 수 있다. 또한, 상기 고분자 막(PM)의 적어도 일부는 상기 점착성 층(AL)과 직접 접촉할 수 있다.
이후, 적외선(IF)을 상기 모재(CA)에 조사할 수 있다. 상기 적외선(IF)은 모재(CA)와 점착성 층(AL)을 투과하여 복수개의 소자들(DV) 및 복수개의 솔더들(SD)에 조사될 수 있다. 예를 들어, 모재(CA) 및 점착성 층(AL)을 투과한 적외선(IF)을 통해 소자들(DV)에 복사 에너지가 전달될 수 있다. 소자들(DV)이 상기 복사 에너지로 가열되면서 복수개의 솔더들(SD)에 열이 전달될 수 있다. 상기 열 전달에 의해 솔더(SD)의 온도가 그의 녹는점 보다 높아지게 되고, 솔더(SD)가 리플로우(reflow) 될 수 있다. 결과적으로, 복수개의 솔더들(SD)에 의해 복수개의 소자들(DV)의 제1 전극들(ET1)이 기판(SUB) 상의 복수개의 제2 전극(ET2)들과 각각 접합될 수 있다.
상기 접합이 완료된 경우, 상기 제1 전극(ET1)과 상기 제2 전극(ET) 사이에는 솔더 접합에 의한 접착력(CO)이 형성된다. 상기 접착력(CO)은 점착성 층(AL)과 고분자 막(PM) 사이의 접착력보다 강할 수 있다. 다시 말하면, 솔더 접합에 의한 접착력(CO)이 점착성 층(AL)과 고분자 막(PM) 사이의 접착력보다 월등히 높을 수 있다. 이에 따라, 상기 점착성 층(AL)과 고분자 막(PM) 사이의 접착력을 조절하지 않아도 접합공정 이후 별도의 공정 없이 모재(CA)를 쉽게 분리할 수 있다.
결과적으로, 모재(CA)의 분리 단계 이전에 복수개의 소자들(DV)의 전사와 접합이 동시에 이루어질 수 있다. 다시 말하면, 적외선을 조사할 수 있는 하나의 장비로 소자의 전사와 접합이 동시에 수행될 수 있다. 즉, 소자의 전사를 위해 별도의 전사장비를 사용할 필요가 없을 수 있다.
본 발명에 따르면, 전자제품의 제조 공정에 소요되는 시간과 비용을 감축시킬 수 있다. 또한, 소자의 전사 후 접합 장치로 전송하는 전송 공정이 생략될 수 있다. 상기 전송공정에서 발생하는 수율 저하 문제가 없어질 수 있다.
도시하지는 않았으나 본 발명의 실시 예에 따른 실험결과에 따르면, 전사/접합 동시 공정에서 레이저를 1회 조사하는데 걸리는 시간은 약 5초 이하일 수 있다. 일 예로, 레이저의 면적이 30mmx30mm 이고, LED 소자의 간격이 약 0.12mm 일 수 있다. 이 경우, 1회의 전사/접합 동시공정으로 접합할 수 있는 LED 소자의 개수는 약 51000개일 수 있다.
다른 예로, 상기 전사/접합 동시공정에 정렬 및 가압 공정을 포함할 수 있다. 이 경우, 1시간당 최소 3천600만개의 LED를 전사?접합 할 수 있다.
다른 예로, 제1기판 및 레이저의 면적을 확장할 수 있다. 이 경우, 본 발명의 실시 예에 따른 전사?접합 동시공정은 더욱 빨라질 수 있다.
도 7은 소자가 접합된 기판(SUB)과 모재(CA)가 분리되는 단계를 설명하기 위한 단면도이다. 도 7을 참조하면, 솔더 접합이 이루어진 뒤에 모재(CA)는 기판(SUB)으로부터 분리될 수 있다.
도면에 도시하진 않았으나, 상기 전사 및 접합 공정이 완료된 이후, 불량 소자를 검사하는 단계를 더 포함할 수 있다. 이후 불량 소자를 제거하는 단계를 더 포함할 수 있다. 불량 소자가 제거된 위치에 소자를 다시 전사 및 접합할 수 있고, 불량 소자가 완전히 제거될 때까지 위 단계를 반복하여 실시할 수 있다.
도 8은 모재(CA)가 기판(SUB)로부터 분리 된 이후 고분자 막(PM)의 반영구적 경화 단계를 설명하기 위한 단면도이다. 전사와 접합 공정단계와 불량소자를 검사/제거하는 단계가 완료된 이후, 고분자 막을 반영구적으로 경화할 수 있다. 상기 반영구적으로 경화된 고분자 막(PM)으로 인하여 기판(SUB)에 접합된 복수개의 소자들(DV)의 신뢰도가 향상될 수 있다.
경화된 고분자 막(PM)은 언더필의 기능을 수행할 수 있다. 본 발명에 따르면, 고분자 막(PM)의 경화를 통해 소자들(DV)과 기판(SUB) 사이의 언더필 공정을 생략할 수 있다. 이로써 언더필 공정에 의한 공정 결함을 방지하고 언더필 공정에 의한 공정 난이도를 낮출 수 있다.
도 9 내지 도 12는 본 발명의 실시 예들에 따른 소자의 전사 및 접합 방법을 설명하기 위한 단면도들이다. 앞서 도 1 내지 도 8을 참조하여 설명한 것과 중복된 사항에 대해서는 설명을 생략한다.
도 2와 도 4, 도 9와 도 10을 참조하여 설명하면, 도 9에서와 같이 복수개의 소자들(DV)에 솔더(SD)가 부착되지 않을 수 있다. 이 경우, 기판(SUB) 상에 도포되는 고분자 막(PM)은 솔더 분말(SP)를 포함할 수 있다. 상기 솔더 분말(SP)의 입자의 크기는 각각의 소자(DV)의 크기보다 작을 수 있다.
도 10은 도 4의 기판(SUB) 상의 고분자 막(PM)에 솔더 분말(SP)이 첨가된 것을 나타내는 단면도이다. 이때 고분자 막(PM)에는 고분자 구체가 더 첨가될 수 있다. 예를 들어, 상기 고분자 구체는 PMMA, polysiloxane 또는 polyimide를 포함할 수 있다.
도 11은 도 6에서와 같이 모재(CA)에 부착된 도 9의 복수개의 소자(DV)들을 도 10의 기판상에 접합시키는 단계를 나타내는 단면도이다. 도 11을 참조하면, 적외선(IF)을 상기 모재(CA)에 조사할 수 있다. 상기 적외선(IF)은 모재(CA)와 점착성 층(AL)을 투과하여 복수개의 소자들(DV)에 조사될 수 있다. 마찬가지로, 모재(CA) 및 점착성 층(AL)을 투과한 적외선(IF)을 통해 소자들(DV)에 복사 에너지가 전달될 수 있다. 소자들(DV)이 상기 복사 에너지로 가열되면서 제1 전극(ET1)과 제2 전극(ET2) 사이에 위치한 솔더 분말(SP) 에 열이 전달될 수 있다. 이때, 상기 솔더 분말(SPB)이 리플로우(reflow) 될 수 있다. 이에 따라, 제1 전극(ET1)과 제2 전극(ET2)는 접합될 수 있다. 도 6에서와 마찬가지로, 제1 전극(ET1)과 제2 전극(ET2) 사이의 접합력(CO)은 점착성 층(AL)과 고분자 막(PM) 사이의 접착력보다 강할 수 있다.
도 12는 도 11에서 복수개의 소자들(DV)이 기판(SUB)에 접합된 이후 모재(CA)를 분리한 뒤 고분자 막(PM)을 경화하는 단계를 나타내는 단면도이다. 도 8에서와 마찬가지로 경화된 고분자 막(PMT)으로 인해 소자의 신뢰성이 높아질 수 있다.
도 13을 참조하면, 본 발명에 따른 실시 예에 따른 소자의 전사 및 접합 방법에는 모재(CA)에 자외선(UL)을 조사하는 단계를 더 포함할 수 있다. 상기 모재(CA)와 점착성 층(AL)은 상기 자외선(UL)의 투과가 가능할 수 있다. 상기 자외선은 10 나노미터(nm) 내지 400 나노미터(nm)의 파장 영역을 가질 수 있다. 상기 점착성 층(AL) 또는 고분자 막(PM)에 광개시제(PI)가 포함 될 수 있다.
상기 광개시제(PI)는 상기 자외선(UL)과 반응할 수 있다. 이에 따라, 점착성 층(AL)과 복수개의 소자들(DV) 또는 고분자 막(PM) 사이의 점착도가 감소될 수 있다. 즉, 모재(CA)에 자외선(UL)을 조사하여 점착성 층(AL)과 복수개의 소자들(DV) 또는 고분자 막(PM) 사이의 점착도를 제어할 수 있다. 결과적으로 기판(SUB)으로부터 모재(CA)의 분리가 용이해질 수 있다.
도 14를 참조하면, 본 발명에 따른 실시 예에 따른 소자의 전사 및 접합 방법에는 모재(CA)에 요철이 형성된 점착성 층(ALF)이 형성될 수 있다. 도 15를 참조하면, 상기 점착성 층(ALF)의 요철로 인해 복수개의 소자들(DV)의 접합 이후 고분자 막(PM)의 표면에 요철이 형성 될 수 있다. 상기 요철이 형성됨으로써 기판(SUB) 상부에서 빛의 난반사를 억제할 수 있다.
도 16을 참조하면, 본 발명에 따른 실시 예에 따른 소자의 전사 및 접합 방법에는 흑색 분말이 첨가된 고분자 막(PMC)을 이용할 수 있다. 흑색 분말은 탄소로 구성된 분말일 수 있다. 이에 따라, 소자의 접합 공정이 완료된 이후 기판(SUB)의 밝은 부분과 고분자 막(PMC)의 어두운 부분의 대비가 향상될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
CA: 모재
AL: 모재에 도포된 점착성 층
DV: 소자
SD: 솔더
ET1: 제1 전극
ET: 제2 전극
SUB: 기판
PM: 고분자 막
CO: 소자에 부착된 솔더와 기판상의 전극이 접합된 상태
IF: 소자의 접합을 위해 조사하는 적외선
UL: 모재의 점착성 층과 기판의 용이한 분리를 위한 점착력 제어를 위해 조사하는 자외선
AL: 모재에 도포된 점착성 층
DV: 소자
SD: 솔더
ET1: 제1 전극
ET: 제2 전극
SUB: 기판
PM: 고분자 막
CO: 소자에 부착된 솔더와 기판상의 전극이 접합된 상태
IF: 소자의 접합을 위해 조사하는 적외선
UL: 모재의 점착성 층과 기판의 용이한 분리를 위한 점착력 제어를 위해 조사하는 자외선
Claims (13)
- 모재(carrier)에 점착성 층을 형성하는 단계, 상기 모재 및 상기 점착성 층은 적외선을 투과할 수 있도록 구성되고;
배열된 복수개의 소자들을 상기 점착성 층(adhesive layer) 상에 부착하는 단계, 상기 복수개의 소자들(device)은 복수개의 제1 전극들을 각각(respectively) 포함하며;
기판의 복수개의 제2 전극들 상에 고분자 막을 형성하는 단계;
상기 점착성 층에 부착된 상기 복수개의 소자들의 상기 복수개의 제1 전극들과 상기 기판의 상기 복수개의 제2 전극들이 각각 중첩되도록 상기 모재를 상기 기판과 정렬시키는 단계;
상기 정렬된 모재를 상기 기판에 인접시키는 단계;
상기 모재 상에 적외선을 조사하여, 상기 복수개의 소자들을 상기 제2 전극들과 각각 접합시키는 단계, 상기 점착성 층은 상기 적외선이 50% 내지 99% 투과할 수 있는 고분자 소재를 포함하고; 및
상기 모재를 상기 복수개의 소자들이 접합된 상기 기판으로부터 분리하는 단계를 포함하되,
상기 적외선 조사에 의해, 상기 복수개의 소자들과 상기 제2 전극들간의 접합력(bonding force)은 상기 점착성 층과 상기 복수개의 소자들간의 접합력보다 커지는 소자의 전사 방법. - 삭제
- 제 1항에 있어서,
상기 고분자 소재는 폴리디메틸실록산을 포함하는 소자의 전사 방법. - 제 1항에 있어서,
상기 복수개의 제1 전극들 상에 복수개의 솔더들을 각각 형성하는 단계를 더 포함하되,
상기 적외선 조사에 의해, 상기 복수개의 솔더들이 리플로우 처리되어 상기 제2 전극들과 각각 접합되는 소자의 전사 방법. - 제 4항에 있어서,
상기 고분자 막은, 상기 복수개의 솔더들이 리플로우 처리되는 동안 상기 복수개의 솔더들을 둘러싸며 이들을 캐핑하는 소자의 전사 방법. - 제 1항에 있어서,
상기 고분자 막은 열경화성 고분자 수지(thermo-curable polymer resin)를 포함하는 소자의 전사 방법. - 제 1항에 있어서,
상기 적외선 조사 이후에 상기 모재 상에 자외선을 조사하는 것을 더 포함하되,
상기 자외선 조사에 의해 상기 점착성 층의 점착도(adhesiveness)가 감소되는 소자의 전사 방법. - 제 7항에 있어서,
상기 고분자 막은 상기 자외선에 반응하는 광개시제(photoinitiator)를 더 포함하고,
상기 고분자 막의 적어도 일부는 상기 점착성 층과 직접 접촉하며,
상기 자외선 조사에 의해 상기 점착성 층과 상기 고분자 막 사이의 점착도가 감소하는 소자의 전사 방법. - 제 7항에 있어서,
상기 점착성 층은 상기 자외선에 반응하는 광개시제를 더 포함하는 소자의 전사 방법. - 제 1항에 있어서,
상기 복수개의 소자들 사이에서 노출된 상기 점착성 층의 표면 상에 제1 요철 구조를 형성하는 단계를 더 포함하되,
상기 고분자 막은, 그의 표면에 상기 제1 요철 구조에 의해 전사된 제2 요철 구조를 포함하는 소자의 전사 방법. - 제 1항에 있어서,
상기 고분자 막은 솔더 분말을 포함하고,
상기 적외선 조사에 의해, 상기 복수개의 제1 전극들과 상기 복수개의 제2 전극들 사이에서 상기 솔더 분말이 이들을 서로 접합시키는 소자의 전사 방법. - 제 1항에 있어서,
상기 모재는 투명 기판인 소자의 전사 방법. - 제 1항에 있어서,
상기 모재를 상기 기판으로부터 분리한 이후에, 상기 복수개의 소자들과 상기 기판 사이의 공간을 채우는 상기 고분자 막을 경화시키는 단계를 더 포함하는 소자의 전사 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/228,310 US11677060B2 (en) | 2020-04-13 | 2021-04-12 | Method for transferring and bonding of devices |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20200044832 | 2020-04-13 | ||
| KR1020200044832 | 2020-04-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210127614A KR20210127614A (ko) | 2021-10-22 |
| KR102519953B1 true KR102519953B1 (ko) | 2023-04-11 |
Family
ID=78275667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210035840A KR102519953B1 (ko) | 2020-04-13 | 2021-03-19 | 소자의 전사 및 접합 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102519953B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332184A (ja) * | 2002-05-13 | 2003-11-21 | Sony Corp | 素子の転写方法 |
| US20190043843A1 (en) | 2017-08-01 | 2019-02-07 | Innolux Corporation | Methods for manufacturing a display device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050062886A (ko) * | 2003-12-19 | 2005-06-28 | 삼성전자주식회사 | 웨이퍼상의 개별 칩 분리 방법 |
| KR102397018B1 (ko) * | 2017-08-29 | 2022-05-17 | 한국전자통신연구원 | 반도체 패키지의 제조 방법 |
| KR102602393B1 (ko) * | 2018-07-13 | 2023-11-16 | 삼성전자주식회사 | 마이크로 엘이디 디스플레이 및 이의 제작 방법 |
-
2021
- 2021-03-19 KR KR1020210035840A patent/KR102519953B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003332184A (ja) * | 2002-05-13 | 2003-11-21 | Sony Corp | 素子の転写方法 |
| US20190043843A1 (en) | 2017-08-01 | 2019-02-07 | Innolux Corporation | Methods for manufacturing a display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210127614A (ko) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109791959B (zh) | 转移方法、安装方法、转移装置以及安装装置 | |
| JP6533838B2 (ja) | マイクロ発光ダイオードの搬送方法、製造方法、装置及び電子機器 | |
| US20210005520A1 (en) | Method and apparatus for manufacturing array device | |
| JP7130701B2 (ja) | 基板上に個別部品を並列に組み立てる方法 | |
| US11335582B2 (en) | Micro LED display substrate and manufacturing method thereof | |
| CN107251237B (zh) | 微发光二极管的修复方法、制造方法、装置和电子设备 | |
| KR20200007498A (ko) | 마이크로 엘이디 디스플레이 및 이의 제작 방법 | |
| TWI674654B (zh) | 用以接合裸晶片晶粒之方法 | |
| JP6716391B2 (ja) | 実装方法および実装装置 | |
| WO2019207920A1 (ja) | 半導体素子の実装方法および実装装置 | |
| TWI723209B (zh) | 安裝方法及安裝裝置 | |
| KR102004748B1 (ko) | 마이크로 ｌｅｄ 전사 방법 | |
| WO2020196225A1 (ja) | チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法 | |
| KR20190143231A (ko) | 마이크로 엘이디 전사 방법 및 그 디스플레이 장치 | |
| KR102519953B1 (ko) | 소자의 전사 및 접합 방법 | |
| US11677060B2 (en) | Method for transferring and bonding of devices | |
| US20230420601A1 (en) | Micro-electronic element transfer method | |
| WO2020262034A1 (ja) | 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法 | |
| JP7463153B2 (ja) | 実装方法および実装装置 | |
| US20230197478A1 (en) | Reusable die catch materials, reusable die release materials, related die transfer systems, and methods of using the same | |
| KR20210106056A (ko) | 레이저를 이용한 전사 및 접합 방법 | |
| JP2022121826A (ja) | チップ部品除去方法およびチップ部品除去装置 | |
| US20230062106A1 (en) | Method and device for transferring components | |
| JP6915191B1 (ja) | ワーク分離装置及びワーク分離方法 | |
| JP2021007139A (ja) | 電子部品実装構造、その実装方法、ｌｅｄ表示パネル及びｌｅｄチップ実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |