KR102514270B1 - Physically unclonable function security device and the manufacturing method thereof - Google Patents
Physically unclonable function security device and the manufacturing method thereof Download PDFInfo
- Publication number
- KR102514270B1 KR102514270B1 KR1020210154208A KR20210154208A KR102514270B1 KR 102514270 B1 KR102514270 B1 KR 102514270B1 KR 1020210154208 A KR1020210154208 A KR 1020210154208A KR 20210154208 A KR20210154208 A KR 20210154208A KR 102514270 B1 KR102514270 B1 KR 102514270B1
- Authority
- KR
- South Korea
- Prior art keywords
- puf security
- security element
- puf
- dimensional material
- silicon substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000002904 solvent Substances 0.000 claims abstract description 9
- 239000000843 powder Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910021389 graphene Inorganic materials 0.000 claims description 10
- 229910021428 silicene Inorganic materials 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 7
- 229910016001 MoSe Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 43
- 238000005516 engineering process Methods 0.000 description 13
- 239000002356 single layer Substances 0.000 description 10
- -1 phosphorene Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052717 sulfur Inorganic materials 0.000 description 3
- 239000011593 sulfur Substances 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052961 molybdenite Inorganic materials 0.000 description 1
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
Abstract
Description
본 발명은 PUF 보안 소자 및 이의 제조방법에 관한 것이다.The present invention relates to a PUF security element and a manufacturing method thereof.
이동식 단말기의 보급 및 사물인터넷(IOT, internet of things)의 발달로 인해 수많은 빅데이터가 서버와 전자기기 내에 저장되고 있고, 민감한 개인 정보 등이 역시 대량으로 생산되고 저장되고 있다.Due to the spread of mobile terminals and the development of the Internet of Things (IOT), a lot of big data is being stored in servers and electronic devices, and sensitive personal information is also being produced and stored in large quantities.
이에 따라 정보들의 유출이나 잘못 열람되는 보안 사고가 빈번하게 발생하고 있는데, 최근에 부각되고 있는 정보 유출의 경우 IoT, 자율주행자동차 등에서 발생하는 것으로서 인체의 직접적인 상해를 가할 수 있다는 점에서 정보 보안에 더 각별한 신경을 쓸 필요가 있다.As a result, security accidents in which information is leaked or incorrectly viewed frequently occur. In the case of information leakage, which has recently emerged, it occurs in IoT and self-driving cars, and it is more important for information security in that it can cause direct injury to the human body. You need to pay special attention.
상기 문제점을 해결하기 위한 보안 기술로서 하드웨어 방식의 보안기술과 소프트웨어 방식의 보안기술이 병행하여 개발되고 있다. 소프트웨어 방식의 보안기술은 꾸준한 업데이트가 용이하고 신속히 시스템에 적용 가능한 점에서 널리 이용될 수 있다. 그러나, 소프트웨어 방식의 보안기술은 개인키(private key)를 비휘발성 메모리(non-volatile memory) 내에 저장시키기 때문에, 역 추적 및 위·변조, 리버스 엔지니어링(reverse-engineering)에 취약할 수 있다.As a security technology to solve the above problem, a hardware-based security technology and a software-based security technology are being developed in parallel. The software-based security technology can be widely used because it is easy to update continuously and can be quickly applied to the system. However, since the software-based security technology stores a private key in a non-volatile memory, it may be vulnerable to backtracking, forgery, and reverse-engineering.
전술한 배경기술은 발명자가 본원의 개시 내용을 도출하는 과정에서 보유하거나 습득한 것으로서, 반드시 본 출원 전에 일반 공중에 공개된 공지기술이라고 할 수는 없다.The above background art is possessed or acquired by the inventor in the process of deriving the disclosure of the present application, and cannot necessarily be said to be known art disclosed to the general public prior to the present application.
수많은 데이터를 보호하기 위한 정보보안기술로서 소프트웨어 방식의 보안기술 및 하드웨어 방식의 보안기술이 개발되고 있다. 소프트웨어 방식의 경우 상술한 바와 같이, 개인키(private key) 탈취에 대한 우려가 커짐에 따라 하드웨어 방식의 보안기술이 주목받고 있다.As an information security technology for protecting numerous data, software-based security technology and hardware-based security technology are being developed. In the case of the software method, as described above, as the concern about stealing a private key increases, the hardware method security technology is attracting attention.
하드웨어 기반의 보안기술은 반도체 하드웨어 자체에 개인키를 포함하고 있기 때문에 하드웨어를 물리적으로 탈취하지 않는 이상 개인키 획득이 불가능할 수 있다. 그러나, 하드웨어에 대한 복제 기술이 발달함에 따라 대표적인 하드웨어 기반의 보안기술인 스마트카드(예: IC 카드) 역시 복제가 용이해짐에 따라 본 발명에 따른 물리적 복제가 불가능한 하드웨어 보안기술을 제공하고자 한다.Since the hardware-based security technology includes the private key in the semiconductor hardware itself, it may be impossible to obtain the private key unless the hardware is physically stolen. However, as hardware copy technology develops, smart cards (eg, IC cards), which are representative hardware-based security technologies, also become easy to copy.
상술한 문제를 해결하기 위해, 본 발명은 PUF 보안 소자의 제조방법을 제공하고자 한다.In order to solve the above problems, the present invention is to provide a method of manufacturing a PUF security element.
구체적으로, 본 발명에 따른 PUF 보안 소자는, 반도체 제조공정에서 필연적으로 발생하는 공정 편차를 이용한 임의의 고유값을 가지기 때문에 복제가 불가능한 보안 소자 및 이를 포함하는 보안 칩에 적용 가능할 수 있다.Specifically, since the PUF security element according to the present invention has an arbitrary unique value using a process deviation that inevitably occurs in a semiconductor manufacturing process, it may be applicable to a security element that cannot be duplicated and a security chip including the same.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.
본 발명의 일 실시예에 따른 PUF 보안 소자의 제조방법은, 실리콘 기판을 준비하는 단계, 상기 실리콘 기판 상에 2차원 소재를 포함하는 용액을 도포하는 단계, 및 상기 실리콘 기판을 가열하여 상기 용액의 용매를 증발시키는 단계를 포함할 수 있다.A method of manufacturing a PUF security element according to an embodiment of the present invention includes preparing a silicon substrate, applying a solution containing a two-dimensional material on the silicon substrate, and heating the silicon substrate to obtain a solution of the solution. It may include evaporating the solvent.
본 발명의 일 실시예에 따르면, 상기 증발시키는 단계는, 250℃ 이상의 온도에서 5분 이상 수행되는 것일 수 있다.According to one embodiment of the present invention, the evaporating may be performed at a temperature of 250° C. or higher for 5 minutes or longer.
본 발명의 일 실시예에 따르면, 상기 2차원 소재는, MoS2, MoSe2, MoTe2, WSe2, SnSe2, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함하는 것일 수 있다.According to an embodiment of the present invention, the two-dimensional material is one selected from the group consisting of MoS 2 , MoSe 2 , MoTe 2 , WSe 2 , SnSe 2 , graphene, phosphorene, and silicene. It may contain more than one.
본 발명의 일 실시예에 따르면, 상기 2차원 소재는, 평균 길이가 100 ㎚ 내지 400 ㎚이고, 두께가 1 레이어 내지 8 레이어인 것일 수 있다.According to one embodiment of the present invention, the two-dimensional material may have an average length of 100 nm to 400 nm and a thickness of 1 to 8 layers.
본 발명의 일 실시예에 따르면, 2차원 소재를 포함하는 용액의 농도는, 10 mg/L 내지 25 mg/L인 것일 수 있다.According to one embodiment of the present invention, the concentration of the solution containing the two-dimensional material may be 10 mg/L to 25 mg/L.
본 발명의 일 실시예에 따르면, 상기 도포하는 단계 이전에, 상기 실리콘 기판을 250℃ 이상의 온도에서 20분 이상 가열하여 상기 실리콘 기판의 표면을 클리닝하는 단계를 더 포함할 수 있다.According to an embodiment of the present invention, the step of cleaning the surface of the silicon substrate by heating the silicon substrate at a temperature of 250 ° C. or higher for 20 minutes or more may be further included before the coating step.
본 발명의 일 실시예에 따른 PUF 보안 소자는, 실리콘 기판, 상기 실리콘 기판 상에 형성되는 절연층, 및 상기 절연층 상에 무작위로 배치되는 2차원 소재 분말을 포함할 수 있다.A PUF security element according to an embodiment of the present invention may include a silicon substrate, an insulating layer formed on the silicon substrate, and two-dimensional material powder randomly disposed on the insulating layer.
본 발명의 일 실시예에 따르면, 상기 2차원 소재 분말은, MoS2, MoSe2, MoTe2, WSe2, SnSe2, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함하는 것일 수 있다.According to an embodiment of the present invention, the two-dimensional material powder is selected from the group consisting of MoS 2 , MoSe 2 , MoTe 2 , WSe 2 , SnSe 2 , graphene, phosphorene, and silicene. It may contain one or more.
본 발명의 일 실시예에 따르면, 상기 2차원 소재 분말은, 평균 길이가 10 ㎛ 내지 40 ㎛이고, 두께가 1 레이어 내지 8 레이어인 것일 수 있다.According to one embodiment of the present invention, the two-dimensional material powder may have an average length of 10 μm to 40 μm and a thickness of 1 layer to 8 layers.
본 발명의 일 실시예에 따르면, 상기 2차원 소재 분말은, 평균 전자 이동도가 170 cm2/V·s 이하인 것일 수 있다.According to one embodiment of the present invention, the two-dimensional material powder may have an average electron mobility of 170 cm 2 /V·s or less.
본 발명의 일 실시예에 따르면, 상기 PUF 보안 소자는, 25 ㎛ 이상의 최장 길이를 가지는 상기 2차원 소재 분말의 개수가 20 개/cm2 이상인 것일 수 있다.According to one embodiment of the present invention, in the PUF security element, the number of two-dimensional material powders having a longest length of 25 μm or more may be 20/cm 2 or more.
본 발명의 일 실시예에 따르면, 상기 PUF 보안 소자는, 상술한 PUF 보안 소자의 제조방법 중 어느 하나에 따라 제조되는 것일 수 있다.According to an embodiment of the present invention, the PUF security element may be manufactured according to any one of the above-described manufacturing methods of the PUF security element.
본 발명의 일 실시예에 따른 PUF 보안 칩은, 둘 이상의 PUF 보안 소자를 포함할 수 있고, 해밍 거리(hamming distance)가 하기 수학식 1을 만족하는 것이고, 해밍 무게(hamming weight)가 하기 수학식 2를 만족하는 것일 수 있다.The PUF security chip according to an embodiment of the present invention may include two or more PUF security elements, the hamming distance satisfies
[수학식 1][Equation 1]
[수학식 2][Equation 2]
(단, n은 PUF 보안 소자의 개수, dH는 PUF 보안 칩의 해밍 거리(hamming distance), wc는 PUF 보안 칩의 해밍 무게(hamming weight)에 해당함)(However, n is the number of PUF security elements, d H is the hamming distance of the PUF security chip, and w c corresponds to the hamming weight of the PUF security chip)
본 발명의 일 실시예에 따르면, 상기 PUF 보안 소자는, 상술한 PUF 보안 소자인 것일 수 있다.According to an embodiment of the present invention, the PUF security element may be the aforementioned PUF security element.
본 발명은 PUF 보안 소자의 제조방법 및 이에 따라 제조되는 PUF 보안 소자를 제공할 수 있다.The present invention can provide a method for manufacturing a PUF security element and a PUF security element manufactured according to the method.
구체적으로, 본 발명에 따르면, 유일성(uniqueness) 및 균일성(uniformity)이 구현된 보안 소자로서 물리적 복제가 불가능한 저비용 고효율의 보안소자를 대량으로 생산하는 방법을 제공할 수 있다.Specifically, according to the present invention, it is possible to provide a method for mass-producing a low-cost, high-efficiency security device that cannot be physically duplicated as a security device that implements uniqueness and uniformity.
도 1은 본 발명의 일 실시예에 따른 PUF 보안 소자의 공정 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 PUF 보안 소자의 단면 개념도이다.
도 3은 본 발명의 일 실시예에 따른 PUF 보안 소자의 표면 SEM 촬영 이미지이다.
도 4는 본 발명의 일 실시예에 따른 PUF 보안 소자의 MoS2 분말의 개수 분포도이다.
도 5는 본 발명의 일 실시예에 따른 PUF 보안 칩의 해밍 거리(도 5a) 및 해밍 무게(도 5b) 그래프이다.1 is a process flow diagram of a PUF security element according to an embodiment of the present invention.
2 is a cross-sectional conceptual view of a PUF security element according to an embodiment of the present invention.
3 is a surface SEM photographed image of a PUF security element according to an embodiment of the present invention.
4 is a MoS 2 powder number distribution diagram of a PUF security element according to an embodiment of the present invention.
5 is a graph of a hamming distance (FIG. 5a) and a hamming weight (FIG. 5b) of a PUF security chip according to an embodiment of the present invention.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, since various changes can be made to the embodiments, the scope of the patent application is not limited or limited by these embodiments. It should be understood that all changes, equivalents or substitutes to the embodiments are included within the scope of rights.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the examples are used only for descriptive purposes and should not be construed as limiting. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the art to which the embodiment belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, they should not be interpreted in an ideal or excessively formal meaning. don't
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are assigned to the same components regardless of reference numerals, and overlapping descriptions thereof will be omitted. In describing the embodiment, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the embodiment, the detailed description will be omitted.
또한, 실시예의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성요소 사이에 또 다른 구성요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In addition, in describing the components of the embodiment, terms such as first, second, A, B, (a), (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, or order of the corresponding component is not limited by the term. When an element is described as being “connected”, “coupled” or “connected” to another element, the element may be directly connected or connected to the other element, but there may be another element between the elements. It should be understood that may be "connected", "coupled" or "connected".
어느 하나의 실시예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.Components included in one embodiment and components including common functions will be described using the same names in other embodiments. Unless stated to the contrary, descriptions described in one embodiment may be applied to other embodiments, and detailed descriptions will be omitted to the extent of overlap.
도 1은 본 발명의 일 실시예에 따른 PUF 보안 소자의 공정 흐름도이다.1 is a process flow diagram of a PUF security element according to an embodiment of the present invention.
도 1을 참조하면, 일 실시예에 따른 PUF 보안 소자의 제조방법은, 실리콘 기판을 준비하는 단계(110), 실리콘 기판 상에 2차원 소재를 포함하는 용액을 도포하는 단계(120), 및 실리콘 기판을 가열하여 용액의 용매를 증발시키는 단계(130)를 포함할 수 있다.Referring to FIG. 1, a method of manufacturing a PUF security element according to an embodiment includes preparing a silicon substrate (110), applying a solution containing a two-dimensional material on the silicon substrate (120), and
일 실시예에 따르면, 준비되는 실리콘 기판은, 실리콘 웨이퍼 또는 실리콘 웨이퍼를 다이싱한 다이 형태일 수 있다.According to one embodiment, the prepared silicon substrate may be in the form of a silicon wafer or a die obtained by dicing a silicon wafer.
일 실시예에 따르면, 실리콘 기판 상에 도포되는 용액은 2차원 소재를 포함할 수 있는데, '2차원 소재'는 층간 구조를 가지는 소재로서 전이금속 디칼코제나이드, 그래핀, 흑린(phosphorene) 및 실리센(silicene) 등이 포함될 수 있다. 예를 들어, 전이금속 디칼코제나이드로서 MoS2는, 몰리브데넘(Mo) 이온들이 황(S) 이온들의 면에 의해 샌드위치로 감싸진 구조를 가질 수 있다. 따라서, MoS2는 황 층(strata)-몰리브데넘 층-황 층으로서 한 레이어의 MoS2를 형성할 수 있고, 벌크 형태의 MoS2의 경우 여러 레이어가 반 데르 발스 힘에 의해 서로 겹쳐 형성된 것일 수 있다.According to one embodiment, the solution applied on the silicon substrate may include a two-dimensional material. The 'two-dimensional material' is a material having an interlayer structure and includes transition metal dichalcogenide, graphene, phosphorene, and silica. Silicene and the like may be included. For example, MoS 2 as a transition metal dichalcogenide may have a structure in which molybdenum (Mo) ions are sandwiched by surfaces of sulfur (S) ions. Therefore, MoS 2 can form one layer of MoS 2 as a sulfur layer-molybdenum layer-sulfur layer, and in the case of bulk MoS 2 , several layers may be formed by overlapping each other by van der Waals forces. can
일 실시예에 따르면, 2차원 소재를 포함하는 용액을 도포(120)하고, 상기 용액의 용매를 증발시킴으로써(130) 2차원 소재가 임의로 실리콘 기판 상에 형성되는 점을 이용한 PUF 보안 소자의 제조방법을 제공할 수 있다. 2차원 소재의 경우 두께가 단 레이어(monolayer) 또는 여러 레이어(multilayer)의 형태로 존재할 수 있는데, 일 실시예에 따르면, 이러한 특징에 따라 밴드갭과 전자 이동도와 같은 전기적 특성이 다양하여 보다 복잡한 개인키(private key)가 형성되는 PUF 보안 소자를 제공할 수 있다.According to one embodiment, a method of manufacturing a PUF security element using the fact that a two-dimensional material is arbitrarily formed on a silicon substrate by applying (120) a solution containing a two-dimensional material and evaporating (130) the solvent of the solution. can provide. In the case of a two-dimensional material, the thickness may exist in the form of a single layer (monolayer) or multiple layers (multilayer). According to one embodiment, according to these characteristics, electrical properties such as band gap and electron mobility vary, resulting in more complex individual It is possible to provide a PUF security element in which a private key is formed.
일 실시예에 따르면, 증발시키는 단계는, 250℃ 이상의 온도에서 5분 이상 수행될 수 있다. 예를 들어, 실리콘 기판을 핫 플레이트(hot plate) 상에 위치시킨 후 250℃ 이상의 온도에서 5분 이상 가열하여 수행하는 것일 수 있으나, 온도 및 시간은 이에 한정되는 것은 아니고 용매를 증발시킬 수 있는 조건 하에서 수행될 수 있다. 일 실시예에 따르면, 증발시키는 단계는, 300℃ 이상의 온도에서 수행될 수 있거나, 350℃ 이상의 온도에서 수행될 수 있다. 보다 높은 온도에서 실리콘 기판을 가열하는 경우 5분보다 적은 시간동안 가열할 수 있다.According to one embodiment, the evaporating may be performed at a temperature of 250° C. or higher for 5 minutes or longer. For example, it may be carried out by placing the silicon substrate on a hot plate and then heating it at a temperature of 250 ° C. or higher for 5 minutes or more, but the temperature and time are not limited thereto, and conditions for evaporating the solvent can be performed under According to one embodiment, the evaporation may be performed at a temperature of 300°C or higher, or may be performed at a temperature of 350°C or higher. When heating the silicon substrate at a higher temperature, it can be heated for less than 5 minutes.
일 실시예에 따르면, 2차원 소재는, 전이금속 디칼코제나이드, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다. 일 실시예에 따르면, 2차원 소재는, MoS2, MoSe2, MoTe2, WSe2, SnSe2, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다. 상술한 바와 같이, 2차원 소재는, 단 레이어(monolayer) 또는 여러 레이어(multilayer)으로 형태가 형성될 수 있고, 레이어 수에 따라 다양한 전기적 특성(예: 밴드갭, 전자 이동도)을 나타내기 때문에 보안 수준이 높은 PUF 보안 소자를 제조할 수 있다.According to one embodiment, the two-dimensional material may include one or more selected from the group consisting of transition metal dichalcogenide, graphene, phosphorene, and silicene. According to one embodiment, the two-dimensional material may include one or more selected from the group consisting of MoS 2 , MoSe 2 , MoTe 2 , WSe 2 , SnSe 2 , graphene, phosphorene, and silicene. can As described above, the two-dimensional material can be formed in a single layer (monolayer) or several layers (multilayer), and exhibits various electrical properties (eg, band gap, electron mobility) according to the number of layers, A PUF security element with a high level of security can be manufactured.
일 실시예에 따르면, 2차원 소재는, MoS2일 수 있다. MoS2는 단 레이어(monolayer)에서 약 1.8 eV, 여러 레이어(multilayer)에서 약 1.3 eV의 밴드갭을 가질 수 있다. 또한, MoS2는 단 레이어(monolayer)에서 약 170 cm2/V·s, 이중 레이어(bilayer)에서 약 25 cm2/V·s, 여러 레이어(multilayer)에서 약 15 cm2/V·s의 전자 이동도를 가질 수 있다. MoS2는 레이어 수가 많아짐에 따라 레이어 간의 산란(scattering)이 증가하기 때문에 레이어의 수에 따른 전기적 특성의 스펙트럼이 넓어질 수 있다.According to one embodiment, the two-dimensional material may be MoS 2 . MoS 2 may have a band gap of about 1.8 eV in a single layer (monolayer) and about 1.3 eV in several layers (multilayer). In addition, MoS 2 has about 170 cm 2 /V s in a monolayer, about 25 cm 2 /V s in a bilayer, and about 15 cm 2 /V s in a multilayer. may have electron mobility. In MoS 2 , since scattering between layers increases as the number of layers increases, the spectrum of electrical characteristics according to the number of layers may widen.
일 실시예에 따르면, 2차원 소재의 평균 길이가 100 ㎚ 내지 400 ㎚일 수 있다. 일 실시예에 따르면, 2차원 소재는, 결정 형태로서 다양한 모양과 크기로 용액 내에 존재할 수 있고, 평균 길이는 100 ㎚ 내지 400 ㎚일 수 있다. 이 때, 2차원 소재의 길이는 가장 긴 부분, 즉 최장 길이(lateral size)를 측정하는 것일 수 있다.According to one embodiment, the average length of the two-dimensional material may be 100 nm to 400 nm. According to one embodiment, the two-dimensional material may exist in a solution in various shapes and sizes in the form of crystals, and may have an average length of 100 nm to 400 nm. In this case, the length of the two-dimensional material may be measured at the longest part, that is, the longest length (lateral size).
일 실시예에 따르면, 2차원 소재의 평균 길이는, 100 ㎚ 내지 400 ㎚ 이거나, 100 ㎚ 내지 300 ㎚ 이거나, 100 ㎚ 내지 200 ㎚ 이거나, 200 ㎚ 내지 400 ㎚ 이거나, 200 ㎚ 내지 300 ㎚ 이거나, 300 ㎚ 내지 400 ㎚ 일 수 있다.According to one embodiment, the average length of the two-dimensional material is 100 nm to 400 nm, 100 nm to 300 nm, 100 nm to 200 nm, 200 nm to 400 nm, 200 nm to 300 nm, or 300 nm. nm to 400 nm.
일 실시예에 따르면, 2차원 소재의 두께는, 1 레이어(monolayer) 내지 8 레이어일 수 있다. 다시 말해서, 2차원 소재의 두께는, 1 레이어, 2레이어, 3 레이어, 4 레이어, 5 레이어, 6 레이어, 7 레이어 또는 8 레이어일 수 있다.According to one embodiment, the thickness of the two-dimensional material may be 1 layer (monolayer) to 8 layers. In other words, the thickness of the 2D material may be 1 layer, 2 layers, 3 layers, 4 layers, 5 layers, 6 layers, 7 layers, or 8 layers.
일 실시예에 따르면, 2차원 소재를 포함하는 용액의 농도는, 10 mg/L 내지 25 mg/L일 수 있다. 일 실시예에 따르면, 2차원 소재를 포함하는 용액의 농도는, 바람직하게는, 15 mg/L 내지 20 mg/L일 수 있다.According to one embodiment, the concentration of the solution containing the two-dimensional material may be 10 mg/L to 25 mg/L. According to one embodiment, the concentration of the solution containing the two-dimensional material may be preferably 15 mg/L to 20 mg/L.
일 실시예에 따르면, 2차원 소재를 포함하는 용액의 용매는, 에탄올, 물 또는 이의 혼합물일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment, the solvent of the solution including the two-dimensional material may be ethanol, water, or a mixture thereof, but is not limited thereto.
일 실시예에 따르면, 상기 도포하는 단계(120) 이전에, 실리콘 기판을 250℃ 이상의 온도에서 20분 이상 가열하여 실리콘 기판의 표면을 클리닝하는 단계(미도시)를 더 포함할 수 있다. 일 실시예에 따르면, 수분 등의 불순물을 제거하기 위해 실리콘 기판을 미리 가열하여 클리닝할 수 있고, 상기 공정을 통해 2차원 소재를 기판 상에 효율적으로 안착시킬 수 있다.According to an embodiment, a step (not shown) of cleaning the surface of the silicon substrate by heating the silicon substrate at a temperature of 250° C. or higher for 20 minutes or more may be further included before the applying
도 2는 본 발명의 일 실시예에 따른 PUF 보안 소자의 단면 개념도이다.2 is a cross-sectional conceptual view of a PUF security element according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 PUF 보안 소자(200)는, 실리콘 기판(210), 실리콘 기판(210) 상에 형성되는 절연층(220), 및 절연층(220) 상에 무작위로 배치되는 2차원 소재 분말(230)을 포함할 수 있다.The
일 실시예에 따르면, 절연층(220)은, 실리콘 기판(210)을 산화시켜(예: 건식 산화 또는 습식 산화) 형성되는 실리콘 산화층 또는 실리콘 질화층일 수 있다.According to an embodiment, the insulating layer 220 may be a silicon oxide layer or a silicon nitride layer formed by oxidizing the silicon substrate 210 (eg, dry oxidation or wet oxidation).
일 실시예에 따르면, 2차원 소재 분말(230)은, 전이금속 디칼코제나이드, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다. 일 실시예에 따르면, 2차원 소재 분말(230)은, MoS2, MoSe2, MoTe2, WSe2, SnSe2, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다. 상술한 바와 같이, 2차원 소재 분말(230)은, 단 레이어(monolayer) 또는 여러 레이어(multilayer)으로 형태가 형성될 수 있고, 레이어 수에 따라 다양한 전기적 특성(예: 밴드갭, 전자 이동도)을 나타내기 때문에 보안 수준이 높은 PUF 보안 소자를 제공할 수 있다.According to an embodiment, the two-
일 실시예에 따르면, 2차원 소재 분말(230)은, 평균 길이가 10 ㎛ 내지 40 ㎛일 수 있다. 일 실시예에 따르면, 2차원 소재 분말(230)은, 용액 내의 나노 결정(nano crystal) 형태로 존재하는 2차원 소재가 용매가 기화되면서 일부 응집되어 분말(flake) 형태로 형성될 수 있다. 일 실시예에 따르면, 2차원 소재 분말(230)은, 분말 형태로서 다양한 모양과 크기로 절연층(220) 상에 형성될 수 있다. 이 때, 2차원 소재 분말(230)의 길이는 가장 긴 부분, 즉 최장 길이(lateral size)를 측정하는 것일 수 있다.According to one embodiment, the two-
일 실시예에 따르면, 2차원 소재 분말(230)의 평균 길이는, 10 ㎛ 내지 40 ㎛ 이거나, 10 ㎛ 내지 30 ㎛ 이거나, 10 ㎛ 내지 20 ㎛ 이거나, 20 ㎛ 내지 40 ㎛ 이거나, 20 ㎛ 내지 30 ㎛ 이거나, 30 ㎛ 내지 40 ㎛ 일 수 있다.According to one embodiment, the average length of the two-
일 실시예에 따르면, 2차원 소재 분말(230)의 두께는, 1 레이어(monolayer) 내지 8 레이어일 수 있다. 다시 말해서, 2차원 소재 분말(230)의 두께는, 1 레이어, 2레이어, 3 레이어, 4 레이어, 5 레이어, 6 레이어, 7 레이어 또는 8 레이어일 수 있다.According to one embodiment, the thickness of the two-
일 실시예에 따르면, 2차원 소재 분말(230)의 평균 전자 이동도는, 170 cm2/V·s 이하일 수 있다. 일 실시예에 따르면, 2차원 소재 분말(230)은, 다양한 두께를 가질 수 있고, 적은 레이어를 가질수록 전자 이동도가 작아질 수 있다. 일 실시예에 따르면, 2차원 소재 분말(230)은, 평균 전자 이동도는, 바람직하게는, 50 cm2/V·s 이하일 수 있고, 보다 바람직하게는, 25 cm2/V·s 이하일 수 있다.According to one embodiment, the average electron mobility of the two-
일 실시예에 따르면, PUF 보안 소자(200)는, 25 ㎛ 이상의 최장 길이를 가지는 상기 2차원 소재 분말(230)의 개수가 20 개/cm2 이상일 수 있다. 일 실시예에 따르면, PUF 보안 소자(200)는, 25 ㎛ 이상의 최장 길이를 가지는 상기 2차원 소재 분말(230)의 개수가 바람직하게는 30 개/cm2 이상일 수 있다.According to one embodiment, in the
일 실시예에 따르면, 복수 개의 PUF 보안 소자를 PUF 보안 칩으로 형성할 수 있고, 이 때 PUF 보안 소자(200)의 2차원 소재 분말(230)의 최장 길이가 25 ㎛ 이상인 2차원 소재 분말(230)의 개수를 계산하여 특정 값 이상일 경우 '1' 상태로 정의하고, 미만인 경우 '0' 상태로 정의하여 2진 비트화된 PUF 보안 칩을 형성할 수 있다.According to one embodiment, a plurality of PUF security elements may be formed as a PUF security chip, and at this time, the longest length of the two-
본 발명의 일 실시예에 따른 PUF 보안 칩은, 둘 이상의 PUF 보안 소자(예: 도 2의 PUF 보안 소자(200))를 포함할 수 있다. 일 실시예에 따르면, PUF 보안 칩은, 해밍 거리(hamming distance)가 하기 수학식 1을 만족하는 것이고, 해밍 무게(hamming weight)가 하기 수학식 2를 만족하는 것일 수 있다.A PUF security chip according to an embodiment of the present invention may include two or more PUF security elements (eg, the
[수학식 1][Equation 1]
[수학식 2][Equation 2]
(단, n은 PUF 보안 소자의 개수, dH는 PUF 보안 칩의 해밍 거리(hamming distance), wc는 PUF 보안 칩의 해밍 무게(hamming weight)에 해당함)(However, n is the number of PUF security elements, d H is the hamming distance of the PUF security chip, and w c corresponds to the hamming weight of the PUF security chip)
이하, 제조예 및 실험예에 의하여 본 발명을 더욱 상세히 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to preparation examples and experimental examples.
단, 하기 제조예는 본 발명을 예시하기 위한 것일 뿐, 본 발명의 내용이 하기 제조예에 한정되는 것은 아니다.However, the following Preparation Examples are only for exemplifying the present invention, and the contents of the present invention are not limited to the following Preparation Examples.
제조예manufacturing example
실리콘 웨이퍼를 다이싱하여 1 cm × 1 cm의 실리콘 기판 50개를 준비하였다. 상기 실리콘 기판을 250℃에서 25분 동안 가열하여 표면의 수분을 제거하였다. 그 후, 각 기판 상에 MoS2 용액(Graphene supermarket의 MOS2-100ML(SKU명))을 1 mL씩 도포한 후 250℃에서 5분 동안 가열하여 용매를 모두 기화시켰다. 상기 공정을 통해 MoS2 분말이 실리콘 기판에 안착된 PUF 보안 소자를 제조하였다.The silicon wafer was diced to prepare 50 silicon substrates of 1 cm × 1 cm. The silicon substrate was heated at 250° C. for 25 minutes to remove surface moisture. Thereafter, 1 mL of MoS 2 solution (MOS2-100ML (SKU name) of Graphene supermarket) was applied on each substrate and heated at 250° C. for 5 minutes to vaporize all the solvent. Through the above process, a PUF security element in which MoS 2 powder is seated on a silicon substrate was manufactured.
실험예Experimental example
2차원 소재 분말의 크기 및 분포를 측정하기 위해 PUF 보안 소자의 표면에 대한 SEM 분석을 수행하였다.SEM analysis was performed on the surface of the PUF security element to measure the size and distribution of the two-dimensional material powder.
도 3은 본 발명의 일 실시예에 따른 PUF 보안 소자의 표면 SEM 촬영 이미지이다.3 is a surface SEM photographed image of a PUF security element according to an embodiment of the present invention.
도 3을 참조하면, 다양한 형태 및 크기의 MoS2 분말이 실리콘 기판 상에 형성되어 있는 것을 확인할 수 있다.Referring to FIG. 3, it can be seen that MoS 2 powders of various shapes and sizes are formed on a silicon substrate.
상기 제조된 50개의 PUF 보안 소자에 대하여 각 보안 소자의 표면에 존재하는 MoS2 분말의 길이와 개수를 측정하였다. 이 때, 계측 과정의 편의를 위하여 길이가 25 ㎛ 이상인 분말의 개수만을 집계하였으며, 모양이 불규칙한 MoS2 분말의 특성 상 가장 긴 부분(최장 길이, lateral size)을 기준으로 크기를 계측하였다.For the 50 PUF security elements prepared above, the MoS 2 present on the surface of each security element and the length and number of powders were measured. At this time, for the convenience of the measurement process, only the number of powders with a length of 25 μm or more was counted, and the size was measured based on the longest part (longest length, lateral size) due to the nature of the irregularly shaped MoS 2 powder.
도 4는 본 발명의 일 실시예에 따른 PUF 보안 소자의 MoS2 분말의 개수 분포도이다.4 is a MoS 2 powder number distribution diagram of a PUF security element according to an embodiment of the present invention.
도 4를 참조하면, PUF 보안 소자에 존재하는 MoS2 분말 개수의 중간값은 40임을 확인할 수 있고, 이를 기준으로 정규분포를 이루는 것을 확인할 수 있다.Referring to FIG. 4, it can be confirmed that the median value of the number of MoS2 powders present in the PUF security element is 40, and it can be confirmed that a normal distribution is formed based on this.
상기 제조된 50개의 PUF 보안 소자를 5개씩 묶어 10개의 PUF 보안 칩(5 비트)을 형성하였다. 이 때, 하나의 PUF 보안 소자 내에 40개 이상의 MoS2 분말이 존재하는 경우 해당 보안 소자를 '1' 상태로 정의하고, 하나의 PUF 보안 소자 내에 40개 미만의 MoS2 분말이 존재하는 경우 해당 보안 소자를 '0' 상태로 정의하여, 각각의 PUF 보안 소자를 2진 비트화하였다.The 50 PUF security elements manufactured above were bundled by 5 units to form 10 PUF security chips (5 bits). At this time, if there are more than 40 MoS 2 powders in one PUF security element, the corresponding security element is defined as '1' state, and if less than 40 MoS 2 powders exist in one PUF security element, the corresponding security element is present. By defining the element as '0' state, each PUF security element was converted into binary bits.
보안성을 검증하기 위해 각각의 PUF 보안 칩에 대하여 유일성(uniqueness) 및 균일성(uniformity)을 검증하였다.To verify security, uniqueness and uniformity were verified for each PUF security chip.
도 5는 본 발명의 일 실시예에 따른 PUF 보안 칩의 해밍 거리(도 5a) 및 해밍 무게(도 5b) 그래프이다.5 is a graph of a hamming distance (FIG. 5a) and a hamming weight (FIG. 5b) of a PUF security chip according to an embodiment of the present invention.
도 5a를 참조하면, PUF 보안 칩 간 해밍 거리를 확인할 수 있다. 이를 통해 같은 비트 수를 지니는 PUF 보안 칩 사이에 서로 일치하지 않는 비트의 개수를 확인할 수 있는데, 본 발명의 실험예를 통해 제조되는 PUF 보안 칩의 경우 칩 간 해밍 거리의 중간값이 2.0으로서 이상적인 해밍 거리인 2.5(PUF 보안 칩의 비트 수의 절반)에 상당히 근접하기 때문에 이상적인 유일성을 지니는 것을 확인할 수 있다.Referring to FIG. 5A , a hamming distance between PUF security chips can be checked. Through this, it is possible to check the number of bits that do not match each other between PUF security chips having the same number of bits. In the case of the PUF security chip manufactured through the experimental example of the present invention, the median value of the Hamming distance between chips is 2.0, which is ideal Since it is quite close to the distance of 2.5 (half the number of bits of the PUF security chip), it can be confirmed that it has ideal uniqueness.
또한, 도 5b를 참조하면, PUF 보안 칩의 해밍 무게를 확인할 수 있다. 각각의 PUF 보안 칩 내에 '0'과 '1'이 얼마나 균일한 비율로 분포하는지에 대한 여부를 정량적으로 분석한 결과, 본 발명의 실험예를 통해 제조되는 PUF 보안 칩의 경우 해밍 무게의 중간값이 2.0으로서 이상적인 해밍 무게인 2.5(PUF 보안 칩의 비트 수의 절반)에 상당히 근접하기 때문에 이상적인 균일성을 지니는 것을 확인할 수 있다.Also, referring to FIG. 5B , it is possible to check the hamming weight of the PUF security chip. As a result of quantitatively analyzing how uniformly distributed '0' and '1' are in each PUF security chip, in the case of the PUF security chip manufactured through the experimental example of the present invention, the median value of the hamming weight Since this 2.0 is very close to the ideal hamming weight of 2.5 (half the number of bits of the PUF security chip), it can be confirmed that it has ideal uniformity.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited drawings, those skilled in the art can apply various technical modifications and variations based on the above. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.
200 : PUF 보안 소자
210 : 실리콘 기판
220 : 절연층
230 : 2차원 소재 분말200: PUF security element
210: silicon substrate
220: insulating layer
230: two-dimensional material powder
Claims (14)
상기 실리콘 기판 상에 2차원 소재를 포함하는 용액을 도포하는 단계; 및
상기 실리콘 기판을 가열하여 상기 용액의 용매를 증발시키는 단계;를 포함하고,
상기 2차원 소재는, 평균 길이가 100 ㎚ 내지 400 ㎚이고, 두께가 1 레이어 내지 8 레이어인 것인,
PUF 보안 소자의 제조방법.
preparing a silicon substrate;
coating a solution containing a two-dimensional material on the silicon substrate; and
Heating the silicon substrate to evaporate the solvent of the solution; Including,
The two-dimensional material has an average length of 100 nm to 400 nm and a thickness of 1 to 8 layers,
Manufacturing method of PUF security element.
상기 증발시키는 단계는, 250℃ 이상의 온도에서 5분 이상 수행되는 것인,
PUF 보안 소자의 제조방법.
According to claim 1,
The evaporation step is carried out at a temperature of 250 ° C. or more for 5 minutes or more,
Manufacturing method of PUF security element.
상기 2차원 소재는, MoS2, MoSe2, MoTe2, WSe2, SnSe2, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함하는 것인,
PUF 보안 소자의 제조방법.
According to claim 1,
The two-dimensional material includes at least one selected from the group consisting of MoS 2 , MoSe 2 , MoTe 2 , WSe 2 , SnSe 2 , graphene, phosphorene and silicene,
Manufacturing method of PUF security element.
상기 2차원 소재를 포함하는 용액의 농도는, 10 mg/L 내지 25 mg/L인 것인,
PUF 보안 소자의 제조방법.
According to claim 1,
The concentration of the solution containing the two-dimensional material is 10 mg / L to 25 mg / L,
Manufacturing method of PUF security element.
상기 도포하는 단계 이전에,
상기 실리콘 기판을 250℃ 이상의 온도에서 20분 이상 가열하여 상기 실리콘 기판의 표면을 클리닝하는 단계;를 더 포함하는 것인,
PUF 보안 소자의 제조방법.
According to claim 1,
Prior to the applying step,
Further comprising: cleaning the surface of the silicon substrate by heating the silicon substrate at a temperature of 250 ° C. or higher for 20 minutes or more;
Manufacturing method of PUF security element.
상기 실리콘 기판 상에 형성되는 절연층; 및
상기 절연층 상에 무작위로 배치되는 2차원 소재 분말;을 포함하고,
상기 2차원 소재 분말은, 평균 길이가 10 ㎛ 내지 40 ㎛이고, 두께가 1 레이어 내지 8 레이어인 것이거나,
PUF 보안 소자는, 25 ㎛ 이상의 최장 길이를 가지는 상기 2차원 소재 분말의 개수가 20 개/cm2 이상인 것인,
PUF 보안 소자.
silicon substrate;
an insulating layer formed on the silicon substrate; and
Including; two-dimensional material powder randomly disposed on the insulating layer,
The two-dimensional material powder has an average length of 10 μm to 40 μm and a thickness of 1 to 8 layers,
In the PUF security element, the number of the two-dimensional material powder having the longest length of 25 μm or more is 20 / cm 2 or more,
PUF security element.
상기 2차원 소재 분말은, MoS2, MoSe2, MoTe2, WSe2, SnSe2, 그래핀, 흑린(phosphorene) 및 실리센(silicene)으로 이루어진 군에서 선택되는 하나 이상을 포함하는 것인,
PUF 보안 소자.
According to claim 7,
The two-dimensional material powder includes at least one selected from the group consisting of MoS 2 , MoSe 2 , MoTe 2 , WSe 2 , SnSe 2 , graphene, phosphorene and silicene,
PUF security element.
상기 2차원 소재 분말은, 평균 전자 이동도가 170 cm2/V·s 이하인 것인,
PUF 보안 소자.
According to claim 7,
The two-dimensional material powder has an average electron mobility of 170 cm 2 /V s or less,
PUF security element.
상기 PUF 보안 소자는, 제1항 내지 제3항 또는 제5항 내지 제6항 중 어느 하나의 방법에 따라 제조되는 것인,
PUF 보안 소자.
According to claim 7,
The PUF security element is manufactured according to the method of any one of claims 1 to 3 or 5 to 6,
PUF security element.
상기 PUF 보안 칩은, 해밍 거리(hamming distance)가 하기 수학식 1을 만족하는 것이고, 해밍 무게(hamming weight)가 하기 수학식 2를 만족하는 것인,
PUF 보안 칩:
[수학식 1]
[수학식 2]
(단, n은 PUF 보안 소자의 개수, dH는 PUF 보안 칩의 해밍 거리(hamming distance), wc는 PUF 보안 칩의 해밍 무게(hamming weight)에 해당함).
A PUF security chip comprising two or more PUF security elements,
The PUF security chip has a hamming distance that satisfies Equation 1 below and a hamming weight that satisfies Equation 2 below.
PUF Security Chip:
[Equation 1]
[Equation 2]
(However, n is the number of PUF security elements, d H is the hamming distance of the PUF security chip, and w c corresponds to the hamming weight of the PUF security chip).
상기 PUF 보안 소자는, 제7항에 따른 PUF 보안 소자인 것인,
PUF 보안 칩.According to claim 13,
The PUF security element is the PUF security element according to claim 7,
PUF security chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210154208A KR102514270B1 (en) | 2021-11-10 | 2021-11-10 | Physically unclonable function security device and the manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210154208A KR102514270B1 (en) | 2021-11-10 | 2021-11-10 | Physically unclonable function security device and the manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102514270B1 true KR102514270B1 (en) | 2023-03-27 |
Family
ID=85799883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210154208A KR102514270B1 (en) | 2021-11-10 | 2021-11-10 | Physically unclonable function security device and the manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102514270B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101642648B1 (en) * | 2015-03-11 | 2016-07-25 | 경희대학교 산학협력단 | Flexible chaos nanonet device and puf-based security apparatus using flexible chaos nanonet |
| US20170194356A1 (en) * | 2015-12-30 | 2017-07-06 | International Business Machines Corporation | Embedded security circuit formed by directed self-assembly |
-
2021
- 2021-11-10 KR KR1020210154208A patent/KR102514270B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101642648B1 (en) * | 2015-03-11 | 2016-07-25 | 경희대학교 산학협력단 | Flexible chaos nanonet device and puf-based security apparatus using flexible chaos nanonet |
| US20170194356A1 (en) * | 2015-12-30 | 2017-07-06 | International Business Machines Corporation | Embedded security circuit formed by directed self-assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Fishchuk et al. | Unified description for hopping transport in organic semiconductors including both energetic disorder and polaronic contributions | |
| Gritsenko et al. | Nature of traps responsible for the memory effect in silicon nitride | |
| US20140159040A1 (en) | Authentication using graphene based devices as physical unclonable functions | |
| Tan et al. | Density Functional Theory Calculations Revealing Metal‐like Band Structures and Work Function Variation for Ultrathin Gallium Arsenide (111) Surface Layers | |
| Nardes | On the conductivity of PEDOT: PSS thin films | |
| Srinivasan et al. | Dosimetry aspects of hafnium oxide metal-oxide-semiconductor (MOS) capacitor | |
| US9166588B2 (en) | Semiconductor device including enhanced variability | |
| Moon et al. | Physically unclonable function by an all-printed carbon nanotube network | |
| Shao et al. | Crypto primitive of MOCVD MoS 2 transistors for highly secured physical unclonable functions | |
| Nam et al. | Interaction-induced insulating state in thick multilayer graphene | |
| Gu et al. | The role of tie chains on the mechano‐electrical properties of semiconducting polymer films | |
| Rietwyk et al. | Charge transfer doping of silicon | |
| Wu et al. | Boosting carrier mobility of synthetic few layer graphene on SiO2 by interlayer rotation and decoupling | |
| KR102514270B1 (en) | Physically unclonable function security device and the manufacturing method thereof | |
| Etschel et al. | Region‐Selective Deposition of Core–Shell Nanoparticles for 3 D Hierarchical Assemblies by the Huisgen 1, 3‐Dipolar Cycloaddition | |
| Ribeiro et al. | Scale-invariant large nonlocality in polycrystalline graphene | |
| Shi et al. | Molecularly engineered black phosphorus heterostructures with improved ambient stability and enhanced charge carrier mobility | |
| Abdalla et al. | Effective temperature and universal conductivity scaling in organic semiconductors | |
| CN111602249B (en) | Assembly of molecules on 2D materials and electronic devices | |
| Kumar et al. | DLTS analysis of amphoteric interface defects in high-TiO2 MOS structures prepared by sol-gel spin-coating | |
| Olyaee et al. | Electrical properties and I–V characteristics of 5, 14-dihydro-5, 7, 12, 14-tetraazapentacene doped Schottky barrier diode | |
| Kim et al. | Reconfigurable multilevel optical puf by spatiotemporally programmed crystallization of supersaturated solution | |
| Brummer et al. | Fabrication and characterization of a self-aligned gate stack for electronics applications | |
| Yang et al. | Asymmetric leakage in (Ba, Sr) TiO3 nanoparticle/parylene‐C composite capacitors | |
| Kurchak et al. | Antihysteresis of the electrical resistivity of graphene on a ferroelectric Pb (Zr x Ti 1− x) O 3 substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |