KR102507447B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102507447B1
KR102507447B1 KR1020170167651A KR20170167651A KR102507447B1 KR 102507447 B1 KR102507447 B1 KR 102507447B1 KR 1020170167651 A KR1020170167651 A KR 1020170167651A KR 20170167651 A KR20170167651 A KR 20170167651A KR 102507447 B1 KR102507447 B1 KR 102507447B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
angle
electrode
conductivity type
Prior art date
Application number
KR1020170167651A
Other languages
English (en)
Other versions
KR20190067576A (ko
Inventor
서재원
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170167651A priority Critical patent/KR102507447B1/ko
Publication of KR20190067576A publication Critical patent/KR20190067576A/ko
Application granted granted Critical
Publication of KR102507447B1 publication Critical patent/KR102507447B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제 2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 리세스를 포함하는 발광 구조물, 상기 리세스에 배치되어 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극, 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극, 상기 제 2 전극 상에 배치되는 제 2 반사층 및 상기 제 2 반사층 상에 배치되는 제 2 캡핑층을 포함하고, 상기 제 2 반사층은 상기 제 2 전극의 상면에 대해 제 1 각도로 경사진 측면을 가지며, 상기 제 2 캡핑층은 상기 제 2 반사층의 상면에 대해 제 2 각도로 경사진 측면을 가지며, 상기 제 1 각도는 상기 제 2 각도와 상이한 발광 소자를 개시한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광 소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
플립칩 본딩 구조를 갖는 기존의 발광 소자 패키지의 경우, 활성층에서 방출된 광을 반사시키기 위해 분산 브래그 반사부(DBR:Distributed Bragg Reflector)를 사용하였다.
도 5는 종래의 발광 소자에서 DBR 단차 영역이 단선된 상태를 보여주는 이미지이다.
한편, 도 5를 참조하면, DBR(1)이 적층되는 영역(A)에는 단차가 존재하며, 이러한 단차 영역을 피복하게 되면, 균일하게 피복하기가 곤란하여 부분적으로 얇은 곳에 전류가 집중하여 용단하거나 단선하거나, 마이그레이션이 생기는 문제가 발생한다.
실시 예는 오믹 특성이 개선된 발광 소자를 제공한다.
또한, 광 출력이 향상된 발광 소자를 제공한다.
또한, DBR의 단차 피복 특성이 개선된 발광 소자를 제공한다.
또한, 플립칩형 발광 소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 발광 소자는, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제 2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 리세스를 포함하는 발광 구조물, 상기 리세스에 배치되어 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극, 상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극, 상기 제 1 전극상에 배치되는 제 1 반사층, 상기 제 1 반사층 상에 배치되는 제 1 캡핑층, 상기 제 2 전극 상에 배치되는 제 2 반사층 및 상기 제 2 반사층 상에 배치되는 제 2 캡핑층을 포함하고, 상기 제 1 반사층은 상기 제 1 도전형 반도체층의 상면에 대해 제 1 각도로 경사진 측면을 가지며, 상기 제 1 캡핑층은 상기 제 1 도전형 반도체층의 상면에 대해 제 2 각도로 경사진 측면을 가지며, 상기 제 2 반사층은 상기 제 2 도전형 반도체층의 상면에 대해 제 3 각도로 경사진 측면을 가지며, 상기 제 2 캡핑층은 상기 제 2 도전형 반도체층의 상면에 대해 제 4 각도로 경사진 측면을 가지며, 상기 제 1 각도는 상기 제 2 각도와 상이하고, 상기 제 3 각도는 상기 제 4 각도와 상이하다.
상기 제 2 각도는 상기 제 1 각도 보다 크고, 상기 제 4 각도는 상기 제 3 각도 보다 클 수 있다.
상기 발광 구조물, 상기 제 1 전극, 상기 제 1 반사층, 상기 제 1 캡핑층, 상기 제 2 전극, 상기 제 2 반사층 및 제 2 캡핑층 상에 배치되는 절연층을 더 포함할 수 있다.
상기 제 1 각도 및 상기 제 3 각도는 1˚ 내지 30˚의 각도 범위를 가질 수 있다.
상기 제 2 각도 및 상기 제 4 각도는 50˚ 내지 80˚의 각도 범위를 가질 수 있다.
상기 제 1 전극 및 상기 제 2 전극은 투광 전극층을 포함할 수 있다.
상기 제 1 전극 및 상기 제 2 전극의 두께는 1nm 내지 5nm일 수 있다.
상기 제 1 반사층은 상기 제 1 전극에 접촉되는 하면 및 상기 제 1 캡핑층에 접촉되는 상면을 포함하고, 상기 제 1 캡핑층은 상기 제 1 반사층에 접촉되는 하면 및 상면을 포함하고, 상기 제 1 반사층의 상면의 길이와 상기 제 1 캡핑층의 하면의 길이는 동일할 수 있다.
상기 제 2 반사층은 상기 제 2 전극에 접촉되는 하면 및 상기 제 2 캡핑층에 접촉되는 상면을 포함하고, 상기 제 2 캡핑층은 상기 제 2 반사층에 접촉되는 하면 및 상면을 포함하고, 상기 제 2 반사층의 상면의 길이와 상기 제 2 캡핑층의 하면의 길이는 동일할 수 있다.
상기 제 1 반사층의 두께는 상기 제 2 반사층의 두께와 동일하고, 상기 제 1 캡핑층의 두께는 상기 제 2 캡핑층의 두께와 동일할 수 있다.
상기 제 1 캡핑층의 두께는 상기 제 1 반사층의 두께 대비 2배 내지 3배일 수 있다.
상기 제 1 반사층 및 상기 제 2 반사층은 스퍼터링(Sputtering)에 의해 증착되고, 상기 제 1 캡핑층 및 상기 제 2 캡핑층은 전자 빔 증착(E-Beam Evaporation)에 의해 증착될 수 있다.
상기 제 1 도전형 반도체층은 n형 도펀트를 포함하고, 상기 제 2 도전형 반도체층은 p형 도펀트를 포함할 수 있다.
실시 예에 따르면, 오믹 특성이 개선되어 동작 전압을 낮출 수 있다.
또한, 발광 소자 내에서 광 흡수를 억제하여 광 출력을 향상시킬 수 있다.
또한, DBR의 단차 피복 특성이 개선되어 신뢰성을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 소자의 단면도이고,
도 2a는 도 1의 2a를 확대한 확대도이고, 도 2b는 도 1의 2b를 확대한 확대도이고,
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 발광 소자의 제조 공정을 순차적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 소자를 포함한 발광 패키지의 단면도이고,
도 5는 종래의 발광 소자에서 DBR 단차 영역이 단선된 상태를 보여주는 이미지이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 소자의 단면도이고, 도 2a는 도 1의 2a를 확대한 확대도이고, 도 2b는 도 1의 2b를 확대한 확대도이다.
도 1 내지 도 2b를 참고하면, 일 실시예에 따른 발광 소자(100)는 기판(110), 발광 구조물(120), 보호층(130), 제 1 전극(141), 제 2 전극(142), 제 1 반사층(151), 제 2 반사층(152), 제 1 캡핑층(161), 제 2 캡핑층(162), 절연층(170), 제 1 본딩 패드(181) 및 제 2 본딩 패드(182)를 포함한다.
기판(110)은 전도성 기판 또는 절연성 기판을 포함한다. 기판(110)은 반도체 물질 성장에 적합한 물질이나 캐리어 웨이퍼일 수 있다. 기판(110)은 사파이어(Al2O3), GaN, SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(120)은 기판(110)의 일면(111)에 배치되며, 제 1 도전형 반도체층(121), 제 2 도전형 반도체층(122) 및 활성층(123)을 포함한다. 발광 구조물(120)은 기판(110)을 절단하는 과정에서 복수 개로 분리될 수 있다.
제 1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제 1 도전형 반도체층(121)에 제 1 도펀트가 도핑 될 수 있다. 제 1 도전형 반도체층(121)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제 1 도펀트가 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 도전형 반도체층(121)은 n형반도체층일 수 있다.
제 2 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 반도체층(122)에 제 2 도펀트가 도핑 될 수 있다. 제 2 도전형 반도체층(122)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(122)은 p형 반도체층일 수 있다.
도시되지는 않았으나 활성층(123)과 제 2 도전형 반도체층(122) 사이에는 전자 차단층(EBL)이 배치될 수 있다. 전자 차단층은 제 1 도전형 반도체층(121)에서 공급된 전자가 제 2 도전형 반도체층(122)으로 빠져나가는 흐름을 차단하여, 활성층(123) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
활성층(123)은 제 1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)과 제 2 도전형 반도체층(122)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(123)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 본 실시 예에서 발광 파장에는 제한이 없다.
활성층(123)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(123)의 구조는 이에 한정하지 않는다.
발광 구조물(120)은 제 2 도전형 반도체층(122)과 활성층(123)을 관통하여 제 1 도전형 반도체층(121)이 노출되는 리세스가 형성될 수 있다. 리세스에 의해 제 1 도전형 반도체층(121)도 일부 식각될 수 있다. 리세스는 복수 개일 수 있다. 리세스에는 제 1 전극(141)이 배치되어 제 1 도전형 반도체층(121)과 전기적으로 연결될 수 있다. 제 2 도전형 반도체층(122)의 상부에는 제 2 전극(131)이 배치될 수 있다.
보호층(130)은 제 2 전극(142)을 제 1 도전형 반도체층(121) 및 활성층(123)으로부터 절연할 수 있다. 또한, 보호층(130)은 리세스의 측부에 배치되어 제 1 전극(141)을 제 2 도전형 반도체층(122) 및 활성층(123)으로부터 절연할 수 있다. 보호층(130)은 제 1 전극(141)과 제 2 전극(142)이 형성되는 영역을 제외하고는 발광구조물(120)에 전체적으로 형성될 수 있다.
보호층(130)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 보호층(130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 보호층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제 1 전극(141)은 리세스를 통해 제 1 도전형 반도체층(121) 상에 직접 배치될 수 있으며, 제 2 전극(142)은 리세스와 이웃한 영역에서 제 2 도전형 반도체층(122) 상에 직접 배치될 수 있다.
제 1 전극(141)과 제 2 전극(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다.
제 1 전극(141)과 제 2 전극(142)은 오믹층의 역할을 수행하는 투광 전극층으로 구성되는 것이 바람직하며, 두께가 두꺼우면 광 흡수가 야기될 수 있으므로 얇을수록 바람직하다. 예를 들어, 제 1 전극(141)과 제 2 전극(142)의 두께는 수 nm 내지 수백 nm 일 수 있으며, 바람직하게 1nm 내지 5nm로 구성될 수 있다.
한편, 제 1 전극(141)과 제 2 전극(142)은 동일한 재료로 구성되며, 단일 공정에서 함께 형성될 수 있다. 또한, 제 1 전극(141)과 제 2 전극(142)은 동일한 두께(D1)로 형성될 수 있다. 즉, n형 반도체층과 p형 반도체층 각각에 오믹 컨택이 우수한 투광 전극층을 얇은 두께로 형성하여 오믹 특성이 개선될 수 있으므로, 발광 소자(100)의 동작 전압을 낮출 수 있다.
제 1 반사층(151)은 리세스 내부에서 제 1 전극(141) 상에 직접 배치될 수 있으며, 제 2 반사층(152)은 리세스와 이웃한 영역에서 제 2 전극(142) 상에 직접 배치될 수 있다.
제 1 반사층(151)과 제 2 반사층(152)은 Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성될 수 있다. 한편, 제 1 반사층(151)과 제 2 반사층(152)은 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다.
제 1 반사층(151)과 제 2 반사층(152)은 발광 구조물(120) 상부, 상세히는 제 1 전극(141) 및 제 2 전극(142) 각각의 상부에 배치되어, 활성층(123)에서 발생한 광을 기판(110) 쪽으로 반사시킬 수 있다. 즉, 제 1 반사층(151)과 제 2 반사층(152)은 광이 방출되는 발광 구조물(120)의 하부면과 대향된 상부면에 배치되어 발광 소자 외부로 광이 방출되도록 한다.
한편, 제 1 반사층(151)과 제 2 반사층(152)은 동일한 재료로 구성되며, 단일 공정에서 스퍼터링(Sputtering)법을 통해 함께 형성될 수 있다. 또한, 제 1 반사층(151)과 제 2 반사층(152)은 동일한 두께(D2)로 형성될 수 있다.
여기서, 제 1 반사층(151)은 제 1 전극(141)의 상면에 대해 제 1 각도(θ1)로 경사진 측면(151a)을 갖는다. 또한, 제 2 반사층(152)은 제 2 전극(142)의 상면에 대해 제 3 각도(θ3)로 경사진 측면(152a)을 갖는다.
한편, 제 1 전극(141) 및 제 2 전극(142)의 표면은 굴곡면이 형성될 수 있으므로, 상대적으로 표면이 매끄러운 제 1 도전형 반도체층(121) 및 제 2 도전형 반도체층(122)의 표면으로부터 가상의 평행면을 제 1 전극(141) 및 제 2 전극(142)에 투영하여, 제 1 각도(θ1) 및 제 3 각도(θ3)의 기준으로 할 수 있다.
즉, 제 1 반사층(151)은 제 1 도전형 반도체층(121)의 상면에 대해 제 1 각도(θ1)로 경사진 측면(151a)을 갖고, 제 2 반사층(152)은 제 2 도전형 반도체층(122)의 상면에 대해 제 3 각도(θ3)로 경사진 측면(152a)을 갖는다.
한편, 도 2a에서는 제 2 반사층(152)의 측면(152a)이 직선으로 이루어진 경사를 갖는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것을 뿐 제 2 반사층(152)의 측면(152a)은 볼록 또는 오목한 형상의 굴곡면으로 형성될 수 있다. 또한, 도 2b에서는 제 1 반사층(151)의 측면(151a)이 직선으로 이루어진 경사를 갖는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것을 뿐 제 1 반사층(151)의 측면(151a)은 볼록 또는 오목한 형상의 굴곡면으로 형성될 수 있다.
따라서, 제 1 각도(θ1)는 제 1 반사층(151)의 상면과 측면 사이의 상부 모서리와 하면과 측면 사이의 하부 모서리를 잊는 가상의 직선과 제 1 전극(141)의 상면(제 1 도전형 반도체층(121)의 상면으로부터 투영된 가상의 평행면)이 이루는 내각으로 정의될 수 있다. 또한, 제 3 각도(θ3)는 제 2 반사층(152)의 상면과 측면 사이의 상부 모서리와 하면과 측면 사이의 하부 모서리를 잊는 가상의 직선과 제 2 전극(142)의 상면(제 2 도전형 반도체층(122)의 상면으로부터 투영된 가상의 평행면)이 이루는 내각으로 정의될 수 있다.
여기서, 제 1 각도(θ1)와 제 3 각도(θ3)는 동일할 수 있고, 대략 1˚ 내지 30˚ 범위로 형성될 수 있다.
제 1 캡핑층(161)은 리세스 내부에서 제 1 반사층(151) 상에 직접 배치될 수 있으며, 제 2 캡핑층(162)은 리세스와 이웃한 영역에서 제 2 반사층(152) 상에 직접 배치될 수 있다.
제 1 캡핑층(161)은 제 1 본딩 패드(181)와 전기적으로 접속되어, 제 1 본딩 패드(181) 물질 또는 솔더볼(미도시)의 물질이 제 1 반사층(151)이나 제 1 전극(141)으로 확산되는 것을 방지할 수 있다. 또한, 제 2 캡핑층(162)은 제 2 본딩 패드(182)와 전기적으로 접속되어, 제 2 본딩 패드(182) 물질 또는 솔더볼(미도시)의 물질이 제 2 반사층(152)이나 제 2 전극(142)으로 확산되는 것을 방지할 수 있다.
제 1 캡핑층(161) 및 제 2 캡핑층(162)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr, Cu 및 이들의 선택적인 조합으로 이루어질 수 있으며, 이에 한정하지 않는다.
한편, 제 1 캡핑층(161)과 제 2 캡핑층(162)은 동일한 재료로 구성되며, 단일 공정에서 전자 빔 증착(E-Beam Evaporation)법을 통해 함께 형성될 수 있다. 또한, 제 1 캡핑층(161)과 제 2 캡핑층(162)은 동일한 두께(D3)로 형성될 수 있다.
여기서, 제 1 캡핑층(161)과 제 2 캡핑층(162)의 두께(D3)는 제 1 반사층(151)과 제 2 반사층(152)의 두께(D2) 대비 대략 2배 내지 3배로 형성될 수 있다.
스퍼터링(Sputtering)법에 의해 증착되는 제 1 반사층(151)과 제 2 반사층(152)은 전자 빔 증착(E-Beam Evaporation)법을 통해 증착되는 제 1 캡핑층(161)과 제 2 캡핑층(162)에 비해 두께를 얇게 형성할 수 있으며, 제 1 캡핑층(161)과 제 2 캡핑층(162)의 두께를 상대적으로 두껍게 형성하여, 제 1 본딩 패드(181), 제 2 본딩 패드(182) 또는 솔더볼(미도시)의 물질이 내측으로 확산되는 것을 방지할 수 있다.
여기서, 제 1 캡핑층(161)은 제 1 반사층(151)의 상면에 대해 제 2 각도(θ2)로 경사진 측면(161a)을 갖는다. 또한, 제 2 캡핑층(162)은 제 2 반사층(152)의 상면에 대해 제 4 각도(θ4)로 경사진 측면(162a)을 갖는다.
한편, 제 1 반사층(151) 및 제 2 반사층(152)의 표면은 굴곡면이 형성될 수 있으므로, 상대적으로 표면이 매끄러운 제 1 도전형 반도체층(121) 및 제 2 도전형 반도체층(122)의 표면으로부터 가상의 평행면을 제 1 반사층(151) 및 제 2 반사층 (152)에 투영하여, 제 2 각도(θ2) 및 제 4 각도(θ4)의 기준으로 할 수 있다.
즉, 제 1 캡핑층(161)은 제 1 도전형 반도체층(121)의 상면에 대해 제 2 각도(θ2)로 경사진 측면(161a)을 갖고, 제 2 캡핑층(162)은 제 2 도전형 반도체층(122)의 상면에 대해 제 4 각도(θ4)로 경사진 측면(162a)을 갖는다.
한편, 도 2a에서는 제 2 캡핑층(162)의 측면(162a)이 직선으로 이루어진 경사를 갖는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것을 뿐 제 2 캡핑층(162)의 측면(162a)은 볼록 또는 오목한 형상의 굴곡면으로 형성될 수 있다. 또한, 도 2b에서는 제 1 캡핑층(161)의 측면(161a)이 직선으로 이루어진 경사를 갖는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것을 뿐 제 1 캡핑층(161)의 측면(161a)은 볼록 또는 오목한 형상의 굴곡면으로 형성될 수 있다.
따라서, 제 3 각도(θ3)는 제 1 캡핑층(161)의 상면과 측면 사이의 상부 모서리와 하면과 측면 사이의 하부 모서리를 잊는 가상의 직선과 제 1 반사층(151)의 상면(제 1 도전형 반도체층(121)의 상면으로부터 투영된 가상의 평행면)이 이루는 내각으로 정의될 수 있다. 또한, 제 4 각도(θ4)는 제 2 캡핑층(162)의 상면과 측면 사이의 상부 모서리와 하면과 측면 사이의 하부 모서리를 잊는 가상의 직선과 제 2 반사층(152)의 상면이 이루는 내각으로 정의될 수 있다.
여기서, 제 2 각도(θ2)와 제 4 각도(θ4)는 동일할 수 있고, 대략 50˚ 내지 80˚ 범위로 형성될 수 있다.
한편, 제 1 캡핑층(161)의 하면과 제 1 반사층(151)의 상면은 서로 접촉되어 적층되어 있으며, 동일한 길이를 가질 수 있다. 또한, 제 2 캡핑층(162)의 하면과 제 2 반사층(152)의 상면은 서로 접촉되어 적층되어 있으며, 동일한 길이를 가질 수 있다.
절연층(170)은 제 1 반사층(151), 제 2 반사층(152), 제 1 캡핑층(161) 및 제 2 캡핑층(162)이 배치된 발광 구조물(120)을 전체적으로 커버한다. 다만, 제 1 캡핑층(161)과 제 2 캡핑층(162)에 제 1 본딩 패드(181) 및 제 2 본딩 패드(182) 각각이 접촉되는 영역은 노출된다. 절연층(170)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 절연층(170)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다.
또한, 절연층(170)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
절연층(170)은 반사층일 수 있다. 구체적으로 절연층(170)은 제 1 굴절률을 갖는 제 1 층과 제 2 굴절률을 갖는 제 2 층이 교대로 2 페어 이상 적층된 구조를 포함하며, 제 1 층과 제 2 층은 굴절률이 1.5~2.4 사이인 전도성 또는 절연성 물질로 형성되는 분산 브래그 반사층(DBR:Distributed Bragg Reflector)일 수 있다. 이러한 구성에 의하여 활성층(123)에서 제 2 도전형 반도체층(122) 방향으로 방출된 광은 대부분 기판(110) 측으로 반사될 수 있다. 따라서, 반사 효율이 증가하고, 광 추출 효율이 개선될 수 있다.
한편, 절연층(170)은 제 1 각도(θ1)를 갖는 제 1 반사층(151)의 측면(151a)과 제 3 각도(θ3)를 갖는 제 1 캡핑층(161)의 측면(161a) 상에 완만하게 적층될 수 있으므로, 제 1 반사층(151)의 측면(151a)과 제 1 캡핑층(161)의 측면(161a)을 따라 균일하게 증착되는 것이 가능하다. 이로 인해 절연층(170)의 단차 피복(step coverage) 특성이 개선되어, 절연층(170)의 단차에서 발생하는 전류의 집중 문제, 용단 문제, 단선 문제 및 마이그레이션 문제 등을 방지할 수 있다.
또한, 절연층(170)은 제 2 각도(θ2)를 갖는 제 2 반사층(152)의 측면(152a)과 제 4 각도(θ4)를 갖는 제 2 캡핑층(162)의 측면(162a) 상에 완만하게 적층될 수 있으므로, 제 2 반사층(152)의 측면(152a)과 제 2 캡핑층(162)의 측면(162a)을 따라 균일하게 증착되는 것이 가능하다.
제 1 본딩 패드(181)는 절연층(170)에서 노출된 제 1 캡핑층(161)과 접속되며, 제 2 본딩 패드(182)가 절연층(170)에서 노출된 제 2 캡핑층(162)과 접속될 수 있다.
제 1 본딩 패드(181)는 제 2 도전형 반도체층(123)과 활성층(122)을 관통하여 제 1 도전형 반도체층(121)을 노출시키는 리세스에 매립되어, 제 1 전극(151)을 통해 제 1 도전형 반도체층(121)과 전기적으로 연결될 수 있다.
제 1 본딩 패드(181) 및 제 2 본딩 패드(182) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, Ti, Ni, 또는 Au 중 적어도 하나를 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
이하에서는 도 3a 내지 도 3f를 순차적으로 참조하여, 본 발명의 일 실시예에 따른 발광 소자의 제조 공정을 설명한다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 발광 소자의 제조 공정을 순차적으로 도시한 단면도이다.
우선, 도 3a를 참조하면, 기판(110) 위에 발광 구조물(120)을 형성한다. 기판(110)은 도전형 물질 또는 비도전형 물질을 포함할 수 있다. 예를 들어, 기판(110)은 사파이어(Al2O3), GaN, SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
기판(110) 위에 제 1 도전형 반도체층(121), 활성층(122) 및 제 2 도전형 반도체층(123)을 순차적으로 적층하여 발광 구조물(120)을 형성할 수 있다.
제 1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제 1 도전형 반도체층(121)에 제 1 도펀트가 도핑 될 수 있다. 제 1 도전형 반도체층(121)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제 1 도펀트가 n형 도펀트인 경우, 제 1 도펀트가 도핑된 제 1 도전형 반도체층(121)은 n형반도체층일 수 있다.
제 2 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 반도체층(122)에 제 2 도펀트가 도핑 될 수 있다. 제 2 도전형 반도체층(122)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(122)은 p형 반도체층일 수 있다.
제 2 도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 반도체층(122)에 제 2 도펀트가 도핑 될 수 있다. 제 2 도전형 반도체층(122)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제 2 도펀트가 도핑된 제 2 도전형 반도체층(122)은 p형 반도체층일 수 있다.
여기서, 일부 영역에는 제 2 도전형 반도체층(122)과 활성층(123)을 관통하여 제 1 도전형 반도체층(121)이 노출되도록 리세스(R)가 형성된다. 리세스(R)에 의해 제 1 도전형 반도체층(121)도 일부 식각될 수 있다.
도 3b를 참조하면, 발광 구조물(120)의 상부와 측부에 보호층(130)을 형성하고, 발광 구조물(120)의 상부에 제 1 전극(141) 및 제 2 전극(142)을 형성한다.
보호층(130)은 제 2 전극(142)을 제 1 도전형 반도체층(121) 및 활성층(123)으로부터 절연할 수 있다. 또한, 보호층(130)은 리세스의 측부에 배치되어 제 1 전극(141)을 제 2 도전형 반도체층(122) 및 활성층(123)으로부터 절연할 수 있다. 보호층(130)은 제 1 전극(141)과 제 2 전극(142)이 형성되는 영역을 제외하고는 발광구조물(120)에 전체적으로 형성될 수 있다.
보호층(130)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 보호층(130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 보호층(130)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 3b의 경우 제 1 전극(141) 및 제 2 전극(142)은 단일층인 것으로 도시되어 있지만, 실시 예는 이에 국한되지 않는다. 즉, 제 1 전극(141) 및 제 2 전극(142) 각각을 다층 구조로 형성할 수도 있다. 예를 들어, 수 ㎚ 내지 수백 ㎚의 두께로 제 1 전극(141) 및 제 2 전극(142)을 형성할 수 있으나, 실시 예는 이에 국한되지 않는다.
제 1 전극(141)과 제 2 전극(142)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다.
제 1 전극(141)과 제 2 전극(142)은 오믹층의 역할을 수행하는 투광 전극층으로 구성되는 것이 바람직하며, 두께가 두꺼우면 광 흡수가 야기될 수 있으므로 얇을수록 바람직하다. 예를 들어, 제 1 전극(141)과 제 2 전극(142)의 두께는 수 nm 내지 수백 nm 일 수 있으며, 바람직하게 1nm 내지 5nm로 구성될 수 있다.
도 3c를 참조하면, 제 1 전극(141) 및 제 2 전극(142) 상부에 각각 제 1 반사층(151)과 제 2 반사층(152)을 형성한다.
제 1 반사층(151)과 제 2 반사층(152)은 Ag, Ni, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성될 수 있다. 한편, 제 1 반사층(151)과 제 2 반사층(152)은 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있으며, 이에 한정하지 않는다.
제 1 반사층(151)과 제 2 반사층(152)은 동일한 재료로 구성되며, 마스크를 통한 스퍼터링(Sputtering)법을 통해 함께 형성될 수 있다. 또한, 제 1 반사층(151)과 제 2 반사층(152)은 동일한 두께(D2)로 형성될 수 있다.
제 1 반사층(151)은 제 1 전극(141)의 상면에 대해 제 1 각도(θ1)로 경사진 측면(151a)을 갖는다. 또한, 제 2 반사층(152)은 제 2 전극(142)의 상면에 대해 제 3 각도(θ3)로 경사진 측면(152a)을 갖는다.
이는 상술한 바와 같이, 제 1 전극(141) 및 제 2 전극(142)의 표면은 굴곡면이 형성될 수 있으므로, 상대적으로 표면이 매끄러운 제 1 도전형 반도체층(121) 및 제 2 도전형 반도체층(122)의 표면으로부터 가상의 평행면을 제 1 전극(141) 및 제 2 전극(142)에 투영하여, 제 1 각도(θ1) 및 제 3 각도(θ3)의 기준으로 할 수 있다. 즉, 제 1 반사층(151)은 제 1 도전형 반도체층(121)의 상면에 대해 제 1 각도(θ1)로 경사진 측면(151a)을 갖고, 제 2 반사층(152)은 제 2 도전형 반도체층(122)의 상면에 대해 제 3 각도(θ3)로 경사진 측면(152a)을 갖는다.
여기서, 제 1 각도(θ1)와 제 3 각도(θ3)는 동일할 수 있고, 대략 1˚ 내지 30˚ 범위로 형성될 수 있다.
도 3d를 참조하면, 제 1 반사층(151)과 제 2 반사층(152) 상부에 각각 제 1 캡핑층(161)과 제 2 캡핑층(162)을 형성한다.
제 1 캡핑층(161) 및 제 2 캡핑층(162)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti, Cr, Cu 및 이들의 선택적인 조합으로 이루어질 수 있으며, 이에 한정하지 않는다.
제 1 캡핑층(161)과 제 2 캡핑층(162)은 동일한 재료로 구성되며, 마스크를 통한 전자 빔 증착(E-Beam Evaporation)법을 통해 함께 형성될 수 있다. 또한, 제 1 캡핑층(161)과 제 2 캡핑층(162)은 동일한 두께(D3)로 형성될 수 있다.
여기서, 제 1 캡핑층(161)과 제 2 캡핑층(162)의 두께(D3)는 제 1 반사층(151)과 제 2 반사층(152)의 두께(D2) 대비 대략 2배 내지 3배로 형성될 수 있다.
제 1 캡핑층(162)은 제 1 반사층(151)의 상면에 대해 제 2 각도(θ2)로 경사진 측면(161a)을 갖는다. 또한, 제 2 캡핑층(162)은 제 2 반사층(152)의 상면에 대해 제 4 각도(θ4)로 경사진 측면(162a)을 갖는다.
이는 상술한 바와 같이, 제 1 반사층(151) 및 제 2 반사층(152)의 표면은 굴곡면이 형성될 수 있으므로, 상대적으로 표면이 매끄러운 제 1 도전형 반도체층(121) 및 제 2 도전형 반도체층(122)의 표면으로부터 가상의 평행면을 제 1 반사층(151) 및 제 2 반사층 (152)에 투영하여, 제 2 각도(θ2) 및 제 4 각도(θ4)의 기준으로 할 수 있다. 즉, 제 1 캡핑층(161)은 제 1 도전형 반도체층(121)의 상면에 대해 제 2 각도(θ2)로 경사진 측면(161a)을 갖고, 제 2 캡핑층(162)은 제 2 도전형 반도체층(122)의 상면에 대해 제 4 각도(θ4)로 경사진 측면(162a)을 갖는다.
여기서, 제 2 각도(θ2)와 제 4 각도(θ4)는 동일할 수 있고, 대략 50˚ 내지 80˚ 범위로 형성될 수 있다.
한편, 전자 빔 증착의 마스크 형상을 제어하여, 제 1 캡핑층(161)의 하면과 제 1 반사층(151)의 상면은 서로 접촉되어 적층되어 있으며, 동일한 길이를 가질 수 있다. 또한, 제 2 캡핑층(162)의 하면과 제 2 반사층(152)의 상면은 서로 접촉되어 적층되어 있으며, 동일한 길이를 가질 수 있다.
한편, 단일 마스크를 통해 제 1 반사층(151)과 제 2 반사층(152)을 형성하는 스퍼터링 공정과 제 1 캡핑층(161)과 제 2 캡핑층(162)을 형성하는 전자 빔 증착 공정이 순차적으로 수행될 수 있다.
도 3e를 참조하면, 제 1 반사층(151), 제 2 반사층(152), 제 1 캡핑층(161) 및 제 2 캡핑층(162)이 배치된 발광 구조물(120)을 전체적으로 커버하도록 절연층(170)을 형성한다.
다만, 제 1 캡핑층(161)과 제 2 캡핑층(162)에 제 1 본딩 패드(181) 및 제 2 본딩 패드(182) 각각이 접촉되는 영역은 절연층(170)에서 노출된다. 절연층(170)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 절연층(170)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다.
절연층(170)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
절연층(170)은 분산 브래그 반사층일 수 있다.
즉, 이는 상술한 바와 같이 절연층(170)이 제 1 각도(θ1)를 갖는 제 1 반사층(151)의 측면(151a)과 제 3 각도(θ3)를 갖는 제 1 캡핑층(161)의 측면(161a) 상에 완만하게 적층될 수 있으므로, 절연층(170)이 단차 영역에서 제 1 반사층(151)의 측면(151a)과 제 1 캡핑층(161)의 측면(161a)을 따라 균일하게 증착되는 것이 가능하다. 이로 인해 절연층(170)의 단차 피복(step coverage) 특성이 개선되어, 절연층(170)의 단차 영역에서 발생하는 전류의 집중 문제, 용단 문제, 단선 문제 및 마이그레이션 문제 등을 방지할 수 있다.
또한, 절연층(170)은 제 2 각도(θ2)를 갖는 제 2 반사층(152)의 측면(152a)과 제 4 각도(θ4)를 갖는 제 2 캡핑층(162)의 측면(162a) 상에 완만하게 적층될 수 있으므로, 제 2 반사층(152)의 측면(152a)과 제 2 캡핑층(162)의 측면(162a)을 따라 균일하게 증착되는 것이 가능하다.
도 3f를 참조하면, 절연층(170)에서 노출된 제 1 캡핑층(161)과 접속되도록 제 1 본딩 패드(181)를 형성하며, 절연층(170)에서 노출된 제 2 캡핑층(162)과 접속되도록 제 2 본딩 패드(182)를 형성한다.
제 1 본딩 패드(181) 및 제 2 본딩 패드(182) 각각은 전기적 전도성을 갖는 금속 물질을 포함할 수 있으며, Ti, Ni, 또는 Au 중 적어도 하나를 포함할 수 있으나, 형상 및 재질에 대해 실시예는 이에 국한되지 않는다.
이하에서는 도 4를 참조하여, 본 발명의 일 실시예에 따른 발광 패키지를 설명한다.
도 4는 본 발명의 일 실시예에 따른 발광 소자를 포함한 발광 패키지의 단면도이다.
여기서, 도 4를 참조하면, 도 3f에 도시된 발광 소자의 구성이 동일하고 비해 리드 프레임(10)과 솔더부(S)의 구성이 상이하므로, 이하에서는 차별되는 리드 프레임(10)과 솔더볼(S)의 구성에 대해서만 상세히 설명하며 동일한 구성에 중복되는 도면부호에 대해서는 상세한 설명은 생략한다.
본 발명의 일 실시예에 따른 발광 패키지는 도 3f에 도시된 구조물을 뒤집은 후에 제 1 및 제 2 솔더부(S)를 이용하여 리드 프레임(10)의 상부에 전기적으로 연결하기 위해, 300℃ 이상의 고온에서 PECVE(Plasma-Enhanced Chemical Vapor Deposition) 공정이나 리플로우(reflow) 공정이 수행된다.
여기서, 도시하지 않았지만 리드 프레임(10)은 물리적 또는 전기적으로 분리된 제 1 및 제 2 리드 프레임으로 구분될 수 있으며, 제 1 리드 프레임 제 1 솔더부(S)를 통해 제 1 본딩 패드(181)와 전기적으로 연결되고, 제 2 리드 프레임은 제 2 솔더부(182)를 통해 제 2 본딩 패드(182)와 전기적으로 연결될 수 있다.
리드 프레임(10)은 도전형 물질 예를 들면 금속으로 이루어질 수 있으며, 실시 예는 리드 프레임(10)의 물질의 종류에 국한되지 않는다.
한편, 발광 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 발광 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 발광 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 발광 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 헤드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
발광 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.
레이저 다이오드는, 발광 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 발광 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광 소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 발광 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 발광 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제 2 도전형 반도체층과 상기 활성층을 관통하여 상기 제1 도전형 반도체층의 일부 영역까지 배치되는 리세스를 포함하는 발광 구조물;
    상기 리세스에 배치되어 상기 제 1 도전형 반도체층과 전기적으로 연결되는 제 1 전극;
    상기 제 2 도전형 반도체층과 전기적으로 연결되는 제 2 전극;
    상기 제 1 전극상에 배치되는 제 1 반사층;
    상기 제 1 반사층 상에 배치되는 제 1 캡핑층;
    상기 제 2 전극 상에 배치되는 제 2 반사층;
    상기 제 2 반사층 상에 배치되는 제 2 캡핑층; 및
    상기 제1 캡핑층의 측면 및 상기 제1 반사층의 측면 상에 배치되고 직접 접하는 절연층;을 포함하고,
    상기 제 1 반사층은 상기 제 1 도전형 반도체층의 상면에 대해 제 1 각도로 경사진 측면을 가지며,
    상기 제 1 캡핑층은 상기 제 1 도전형 반도체층의 상면에 대해 제 2 각도로 경사진 측면을 가지며,
    상기 제 2 반사층은 상기 제 2 도전형 반도체층의 상면에 대해 제 3 각도로 경사진 측면을 가지며,
    상기 제 2 캡핑층은 상기 제 2 도전형 반도체층의 상면에 대해 제 4 각도로 경사진 측면을 가지며, 상기 제 1 각도는 상기 제 2 각도와 상이하고,
    상기 제 3 각도는 상기 제 4 각도와 상이한 발광 소자.
  2. 제 1항에 있어서,
    상기 절연층은 상기 발광 구조물, 상기 제 1 전극, 상기 제 1 반사층, 상기 제 1 캡핑층, 상기 제 2 전극, 상기 제 2 반사층 및 제 2 캡핑층 상에 배치되고,
    상기 제 2 각도는 상기 제 1 각도 보다 크고,
    상기 제 4 각도는 상기 제 3 각도 보다 큰 발광 소자.
  3. 제 2항에 있어서,
    상기 제 1 각도 및 상기 제 3 각도는 1˚ 내지 30˚의 각도 범위를 갖고,
    상기 제 2 각도 및 상기 제 4 각도는 50˚ 내지 80˚의 각도 범위를 갖는 발광 소자.
  4. 제 1항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극은 투광 전극층을 포함하고,
    상기 제 1 전극의 두께 또는 상기 제 2 전극의 두께는 1nm 내지 5nm인 발광 소자.

  5. 제 1항에 있어서,
    상기 제 1 반사층은 상기 제 1 전극에 접촉되는 하면 및 상기 제 1 캡핑층에 접촉되는 상면을 포함하고,
    상기 제 1 캡핑층은 상기 제 1 반사층에 접촉되는 하면 및 상면을 포함하고,
    상기 제 1 반사층의 상면의 길이와 상기 제 1 캡핑층의 하면의 길이는 동일하고,
    상기 제 2 반사층은 상기 제 2 전극에 접촉되는 하면 및 상기 제 2 캡핑층에 접촉되는 상면을 포함하고,
    상기 제 2 캡핑층은 상기 제 2 반사층에 접촉되는 하면 및 상면을 포함하고,
    상기 제 2 반사층의 상면의 길이와 상기 제 2 캡핑층의 하면의 길이는 동일한 발광 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020170167651A 2017-12-07 2017-12-07 발광 소자 KR102507447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170167651A KR102507447B1 (ko) 2017-12-07 2017-12-07 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170167651A KR102507447B1 (ko) 2017-12-07 2017-12-07 발광 소자

Publications (2)

Publication Number Publication Date
KR20190067576A KR20190067576A (ko) 2019-06-17
KR102507447B1 true KR102507447B1 (ko) 2023-03-08

Family

ID=67064643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170167651A KR102507447B1 (ko) 2017-12-07 2017-12-07 발광 소자

Country Status (1)

Country Link
KR (1) KR102507447B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871518A (zh) * 2021-09-27 2021-12-31 京东方科技集团股份有限公司 发光器件和显示基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138820A (ja) * 2009-12-25 2011-07-14 Nichia Corp 発光素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011138820A (ja) * 2009-12-25 2011-07-14 Nichia Corp 発光素子

Also Published As

Publication number Publication date
KR20190067576A (ko) 2019-06-17

Similar Documents

Publication Publication Date Title
TWI778116B (zh) 半導體裝置
CN107799639B (zh) 半导体器件及包括其的半导体器件封装
JP7290849B2 (ja) 半導体素子及びこれを含む半導体素子パッケージ
KR20180058564A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP7287641B2 (ja) 半導体素子
KR102564198B1 (ko) 반도체 소자
KR102575580B1 (ko) 반도체 소자
US11527677B2 (en) Semiconductor device
KR102507447B1 (ko) 발광 소자
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102437784B1 (ko) 반도체 소자
US11121284B2 (en) Semiconductor device and semiconductor device package comprising same
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
KR20190098624A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20190109848A (ko) 반도체 소자
KR102502335B1 (ko) 반도체 소자
KR102512841B1 (ko) 반도체 소자
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR102468815B1 (ko) 반도체 소자
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR20210034206A (ko) 반도체 소자
KR20200072833A (ko) 반도체 소자
KR20210017483A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right