KR102505890B1 - Liquid crystal display apparatus - Google Patents

Liquid crystal display apparatus Download PDF

Info

Publication number
KR102505890B1
KR102505890B1 KR1020150169677A KR20150169677A KR102505890B1 KR 102505890 B1 KR102505890 B1 KR 102505890B1 KR 1020150169677 A KR1020150169677 A KR 1020150169677A KR 20150169677 A KR20150169677 A KR 20150169677A KR 102505890 B1 KR102505890 B1 KR 102505890B1
Authority
KR
South Korea
Prior art keywords
data
gate lines
gate
polarity
lines
Prior art date
Application number
KR1020150169677A
Other languages
Korean (ko)
Other versions
KR20170064209A (en
Inventor
함종식
석현희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150169677A priority Critical patent/KR102505890B1/en
Publication of KR20170064209A publication Critical patent/KR20170064209A/en
Application granted granted Critical
Publication of KR102505890B1 publication Critical patent/KR102505890B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Abstract

본 발명은 데이터 구동부의 발열을 저감할 수 있는 액정표시장치에 관한 것으로, 본 발명에 따른 액정표시장치는 서로 교차 배열되는 다수의 게이트 라인들 및 다수의 데이터 라인들과 각 게이트 라인과 상기 각 데이터 라인의 교차에 의해 매트릭스 형태로 구비되는 다수의 서브픽셀들을 포함하는 표시패널과, n개(n은 자연수)의 게이트 라인들은 하나의 블록을 구성하고 홀수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급한 후, 짝수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급하는 게이트 구동부와, 영상데이터를 제1 극성의 데이터 전압 또는 상기 제1 극성과 반대되는 제2 극성의 데이터 전압으로 변환하여 상기 각 데이터 라인에 공급하고, 서로 인접한 데이터 라인들에는 서로 다른 극성의 데이터 전압을 공급하는 데이터 구동부 및, 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터 구동부에 모두 공급한 후, 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터 구동부에 모두 공급하는 타이밍 컨트롤러를 포함하고, 상기 데이터 구동부는 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 데이터 전압을 모두 공급한 후, 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급된 데이터 전압 극성과 반대되는 극성을 갖는 데이터 전압을 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급한다.The present invention relates to a liquid crystal display device capable of reducing heat generation of a data driver, and the liquid crystal display device according to the present invention includes a plurality of gate lines and a plurality of data lines, each gate line and each data line intersecting with each other. A display panel including a plurality of subpixels provided in a matrix form by crossing lines, and n (n is a natural number) gate lines constitute one block, and gate signals are applied to gate lines belonging to odd-numbered blocks. A gate driver that sequentially supplies all gate signals to gate lines belonging to even-numbered blocks after sequentially supplying all of them, and transmits image data to a data voltage of a first polarity or data of a second polarity opposite to the first polarity A data driver that converts voltage into a voltage and supplies it to each of the data lines, and supplies data voltages of different polarities to data lines adjacent to each other, and image data corresponding to subpixels connected to gate lines belonging to the odd-numbered blocks. and a timing controller supplying all of the image data corresponding to subpixels connected to gate lines belonging to the even-numbered block to the data driver after supplying all of the data to the data driver, wherein the data driver includes the odd-numbered blocks. After supplying all data voltages to subpixels connected to gate lines belonging to the block, a data voltage having a polarity opposite to that supplied to subpixels connected to gate lines belonging to the odd-numbered block is referred to as the data voltage. It is supplied to subpixels connected to gate lines belonging to even-numbered blocks.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}Liquid Crystal Display {LIQUID CRYSTAL DISPLAY APPARATUS}

본 발명은 액정표시장치에 관한 것으로서 반전 구동 시 데이터 구동부의 발열을 감소할 수 있는 액정표시장치에 관한 것이다. The present invention relates to a liquid crystal display device, and relates to a liquid crystal display device capable of reducing heat generation of a data driver during inversion driving.

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.BACKGROUND OF THE INVENTION [0002] Video display devices, which implement various information on a screen, are a core technology in the information and communication era, and are developing toward a thinner, lighter, portable and high-performance direction. Accordingly, a flat panel display device capable of reducing the weight and volume, which are disadvantages of a cathode ray tube (CRT), is in the spotlight.

특히, 평판 표시 장치 중 액정표시장치는 다양한 분야에 널리 사용되고 있다. In particular, among flat panel display devices, liquid crystal displays are widely used in various fields.

이러한 액정표시장치는 인가되는 전압에 따라 광투과율을 변화시키는 액정을 구비하고 있다. Such a liquid crystal display device includes a liquid crystal that changes light transmittance according to an applied voltage.

한편, 액정에 동일한 극성으로 동일한 크기의 직류 전압을 계속 인가하면, 상기 액정이 극성을 따라 액정표시패널의 한쪽에 몰려서 작동을 하지 않게 되는 액정의 열화현상이 발생한다.On the other hand, if a direct current voltage of the same polarity and the same magnitude is continuously applied to the liquid crystal, the liquid crystal is concentrated on one side of the liquid crystal display panel along the polarity, resulting in deterioration of the liquid crystal.

따라서 액정의 열화를 방지하기 위해, 액정표시장치는 프레임 반전, 도트반전과 같은 다양한 반전 구동으로 구동된다.Therefore, in order to prevent deterioration of the liquid crystal, the liquid crystal display device is driven by various inversion driving such as frame inversion and dot inversion.

영상데이터의 프레임 주파수는 60Hz 또는 120Hz일 수 있는데, 특히 60Hz인 프레임 주파수를 갖는 영상데이터를 프레임 반전으로 구동하는 경우 화질에 잔상이 발생할 수 있다. 반전 구동을 하는 경우에도 데이터 전압이 인가되는 시간이 길어지면, 공통전압(Vcom)이 데이터 전압에 따라 어느 한쪽 극성으로 쉬프트되기 때문이다.The frame frequency of the image data may be 60 Hz or 120 Hz. In particular, when image data having a frame frequency of 60 Hz is driven by frame inversion, afterimages may occur in the image quality. This is because the common voltage Vcom is shifted to one polarity according to the data voltage when the data voltage is applied for a long time even in the case of inversion driving.

한편, n 도트 반전(n은 자연수)으로 구동하는 경우, n번째 수평표시라인마다 스위칭 동작으로 데이터 라인에 인가되는 데이터 전압의 극성을 바꿔주어야 한다. Meanwhile, in the case of driving with n dot inversion (n is a natural number), the polarity of the data voltage applied to the data line must be changed through a switching operation for every nth horizontal display line.

위와 같이 도트반전을 위해 n번째 수평표시라인마다 전압의 극성을 바꾸는 스위칭이 필요한데, 반전구동을 하지 않을 때보다 데이터 전압의 변화 폭이 2배가 된다. n의 숫자가 작을수록 데이터 전압의 변화 폭이 큰 극성을 바꾸는 스위칭 횟수가 늘어나며, 이에 따라 데이터 구동부의 발열도 심해지는 문제가 존재한다.As above, for dot inversion, switching to change the voltage polarity is required for every n-th horizontal display line, and the range of change in data voltage is doubled compared to the case where inversion driving is not performed. As the number of n decreases, the number of switching times for changing the polarity of which the data voltage has a large variation range increases, and accordingly, there is a problem in that the heat of the data driver becomes severe.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 데이터 구동부의 발열을 저감하는 액정표시장치를 제공하는 것이다. The present invention is to solve the above problems, and the present invention provides a liquid crystal display device that reduces heat generation of a data driver.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 서로 교차 배열되는 다수의 게이트 라인들 및 다수의 데이터 라인들과 각 게이트 라인과 상기 각 데이터 라인의 교차에 의해 매트릭스 형태로 구비되는 다수의 서브픽셀들을 포함하는 표시패널과, n개(n은 자연수)의 게이트 라인들은 하나의 블록을 구성하고 홀수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급한 후, 짝수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급하는 게이트 구동부와, 영상데이터를 제1 극성의 데이터 전압 또는 상기 제1 극성과 반대되는 제2 극성의 데이터 전압으로 변환하여 상기 각 데이터 라인에 공급하고, 서로 인접한 데이터 라인들에는 서로 다른 극성의 데이터 전압을 공급하는 데이터 구동부 및, 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터 구동부에 모두 공급한 후, 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터 구동부에 모두 공급하는 타이밍 컨트롤러를 포함하고, 상기 데이터 구동부는 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 데이터 전압을 모두 공급한 후, 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급된 데이터 전압 극성과 반대되는 극성을 갖는 데이터 전압을 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급한다.In order to achieve the above object, a liquid crystal display according to the present invention provides a plurality of gate lines and a plurality of data lines that are arranged to cross each other, and a plurality of gate lines provided in a matrix form by crossing each data line with each other. A display panel including subpixels and n (n is a natural number) gate lines form one block, and after supplying gate signals to all gate lines belonging to odd-numbered blocks sequentially, gate lines belonging to even-numbered blocks a gate driver for sequentially supplying gate signals to all gate lines; converting image data into a data voltage of a first polarity or a data voltage of a second polarity opposite to the first polarity and supplying the converted data voltage to each of the data lines; A data driver supplying data voltages of different polarities to data lines adjacent to each other, and image data corresponding to subpixels connected to gate lines belonging to the odd-numbered blocks are supplied to the data driver, and then the even-numbered blocks are and a timing controller supplying all image data corresponding to subpixels connected to gate lines belonging to an odd-numbered block to the data driver, wherein the data driver outputs image data corresponding to subpixels connected to gate lines belonging to an odd-numbered block. After supplying all the data voltages, a data voltage having a polarity opposite to that supplied to the subpixels connected to the gate lines belonging to the odd-numbered blocks is applied to the sub-pixels connected to the gate lines belonging to the even-numbered blocks. supply to the fields

본 발명에 따른 실시예에 따른 액정표시장치는 n도트 반전 구동을 위해, 데이터 전압의 극성을 바꾸기 위한 스위칭이 한 프레임당 한번만 요구되므로, 스위칭에 의해 변환되는 데이터 전압의 파형 폭을 감소시켜 데이터 구동부의 발열을 저감할 수 있다.Since the liquid crystal display device according to the embodiment of the present invention requires switching to change the polarity of the data voltage only once per frame for n-dot inversion driving, the waveform width of the data voltage converted by switching is reduced to form a data driver. heat can be reduced.

도 1은 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
도 2는 도 1에 도시된 구성 중 액정표시패널의 화소구조도이다.
도 3은 도 1에서 타이밍 컨트롤러의 구성도이다.
도 4는 n이 2일 때 게이트 구동부에서 공급되는 게이트 신호의 파형도이다.
도 5는 도 4에 도시된 게이트 신호를 공급하는 게이트 구동부에 내장된 다수의 스테이지(stage)와 게이트 라인들간의 연결관계를 나타내는 구성도이다.
도 6a는 종래의 2 도트 반전 구동시 데이터 구동부의 스위칭 동작에 따른 데이터 전압을 나타내는 파형이고, 도 6b는 본 발명의 실시예에 따른 n이 2인 경우 데이터 구동부의 스위칭 동작에 따른 데이터 전압을 나타내는 파형이다.
도 7a는 홀수번째 블록에 데이터 전압이 인가된 후의 서브픽셀에 충전된 데이터 전압의 극성변화를 나타내는 구성도이고, 도 7b는 홀수번째 블록에 데이터 전압이 인가된 후의 서브픽셀에 충전된 데이터 전압을 제외하고 짝수번째 블록에 데이터 전압이 인가된 후의 서브픽셀에 충전된 데이터 전압의 극성변화만을 나타내는 구성도이고, 도 7c는 도 7a 및 도 7b를 결합하여 서브픽셀에 충전된 데이터 전압의 극성변화를 나타내는 구성도이다. 1 is a configuration diagram of a liquid crystal display according to an embodiment of the present invention.
FIG. 2 is a pixel structure diagram of a liquid crystal display panel among the components shown in FIG. 1 .
FIG. 3 is a configuration diagram of a timing controller in FIG. 1 .
4 is a waveform diagram of a gate signal supplied from a gate driver when n is 2;
FIG. 5 is a configuration diagram illustrating a connection relationship between a plurality of stages and gate lines included in a gate driver for supplying gate signals shown in FIG. 4 .
6A is a waveform showing data voltages according to the switching operation of the data driver during conventional 2-dot inversion driving, and FIG. 6B is a waveform showing data voltages according to the switching operation of the data driver when n is 2 according to an embodiment of the present invention. it is a waveform
FIG. 7A is a configuration diagram illustrating polarity changes of data voltages charged in subpixels after data voltages are applied to odd-numbered blocks, and FIG. 7B shows data voltages charged in sub-pixels after data voltages are applied to odd-numbered blocks. 7c shows the polarity change of the data voltage charged in the subpixel by combining FIGS. It is a schematic diagram showing

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정표시장치의 구성도이고, 도 2는 도 1에 도시된 구성 중 액정표시패널의 화소구조도이다.1 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a pixel structure diagram of a liquid crystal display panel among the configurations shown in FIG. 1 .

도 1 내지 도 2에 도시된 바와 같이 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(110), 타이밍 컨트롤러(120), 데이터 구동부(130), 게이트 구동부(140)를 포함한다.As shown in FIGS. 1 and 2 , the liquid crystal display device according to the exemplary embodiment of the present invention includes a liquid crystal display panel 110 , a timing controller 120 , a data driver 130 , and a gate driver 140 .

액정표시패널(110)은 서로 교차 배열되는 다수의 게이트 라인들(G1, G2, G3, Gi) 및 다수의 데이터 라인들(D1, D2, D3, Dj)과, 상기 각 게이트 라인과 상기 각 데이터 라인의 교차에 의해 매트릭스 형태로 구비되는 다수의 서브픽셀들(111)을 포함한다.The liquid crystal display panel 110 includes a plurality of gate lines (G1, G2, G3, Gi) and a plurality of data lines (D1, D2, D3, Dj) arranged to cross each other, each gate line and each data line. It includes a plurality of subpixels 111 provided in a matrix form by crossing lines.

액정표시패널(110)은 박막트랜지스터 및 화소전극이 형성되는 하부기판과, R, G, B컬러필터와 블랙매트릭스와 공통전극을 구비하는 상부기판과, 상기 하부기판과 상부기판이 액정층을 사이에 두고 합착되어 구성된다.The liquid crystal display panel 110 includes a lower substrate on which thin film transistors and pixel electrodes are formed, an upper substrate including R, G, and B color filters, a black matrix, and a common electrode, and a liquid crystal layer between the lower and upper substrates. It is formed by being put on and cemented together.

이러한 액정표시패널(110)은 화상을 표시하기 위한 다수의 서브픽셀들을 포함한다. 서브픽셀들은 R, G, B서브픽셀로 구성될 수 있다.The liquid crystal display panel 110 includes a plurality of subpixels for displaying images. Subpixels may be composed of R, G, and B subpixels.

액정표시패널(110)의 화소구조는 도 2에 도시된 바와 같이 구성될 수 있으나, 이에 한정되는 것은 아니다.The pixel structure of the liquid crystal display panel 110 may be configured as shown in FIG. 2, but is not limited thereto.

홀수번째 게이트 라인들(G1, G3, G5)에 연결된 서브픽셀들은 제1 방향으로 인접한 데이터 라인에 연결되고, 짝수번째 게이트 라인(G2, G4, G6)에 연결된 서브픽셀들은 상기 제1 방향과 반대되는 제2 방향으로 인접한 데이터 라인(DL)에 연결되어 있다.Subpixels connected to odd-numbered gate lines G1, G3, and G5 are connected to adjacent data lines in a first direction, and subpixels connected to even-numbered gate lines G2, G4, and G6 are opposite to the first direction. connected to adjacent data lines DL in the second direction.

상기 제1 방향은 왼쪽 또는 오른쪽 중 어느 하나이며, 제2 방향은 제1 방향과 반대되는 방향이다.The first direction is either left or right, and the second direction is opposite to the first direction.

타이밍 컨트롤러(120)는 수평동기신호(Hsync), 수직동기신호(Vsync) 및 클럭신호(CLK)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성한다.The timing controller 120 generates a data control signal DCS and a gate control signal GCS using the horizontal synchronization signal Hsync, the vertical synchronization signal Vsync, and the clock signal CLK.

타이밍 컨트롤러(120)는 도트클럭, 소스쉬프트클럭, 소스인에이블신호, 극성반전신호를 포함하는 게이트 제어신호(GCS)를 게이트 구동부(140)에 공급한다. 그리고 외부에서 입력되는 영상데이터(DATA)를 액정표시패널(110)의 구성에 맞게 정렬하여 데이터 구동부(130)에 공급한다.The timing controller 120 supplies a gate control signal GCS including a dot clock, a source shift clock, a source enable signal, and a polarity inversion signal to the gate driver 140 . In addition, the image data DATA input from the outside is aligned according to the configuration of the liquid crystal display panel 110 and supplied to the data driver 130 .

데이터 구동부(130)는 타이밍 컨트롤러(120)로부터 입력받은 영상데이터를 제1 극성의 데이터 전압 또는 제1 극성과 반대되는 제2 극성의 데이터 전압으로 변환하여 상기 각 데이터 라인에 공급한다.The data driver 130 converts the image data received from the timing controller 120 into a data voltage of a first polarity or a data voltage of a second polarity opposite to the first polarity, and supplies the converted data voltage to each of the data lines.

서로 인접한 데이터 라인들에는 서로 다른 극성의 데이터 전압을 공급한다. 즉, 홀수번째 데이터 라인(D1, D3, D5)들에 공급되는 데이터 전압의 극성은 짝수번째 데이터 라인(D2, D4, D6)들에 공급되는 데이터 전압의 극성과 다르다. Data voltages of different polarities are supplied to data lines adjacent to each other. That is, the polarity of the data voltages supplied to the odd-numbered data lines D1, D3, and D5 is different from the polarity of the data voltages supplied to the even-numbered data lines D2, D4, and D6.

게이트 구동부(140)는 상기 타이밍 컨트롤러(120)부터 입력받은 상기 게이트 스타트 펄스에 응답하여 스캔펄스를 발생하는 쉬프트 레지스터와, 상기 스캔펄스의 전압을 픽셀들의 구동에 적합한 전압레벨로 쉬프트시키기 위한 레벨쉬프터를 포함한다. 타이밍 컨트롤러(120)로부터 입력받은 상기 게이트 제어 신호(GCS)에 따라 게이트 라인(GL)에 게이트 신호를 공급한다.The gate driver 140 includes a shift register for generating a scan pulse in response to the gate start pulse received from the timing controller 120, and a level shifter for shifting the voltage of the scan pulse to a voltage level suitable for driving pixels. includes A gate signal is supplied to the gate line GL according to the gate control signal GCS input from the timing controller 120 .

이하, n이 2일 때 반전 구동하는 예를 설명한다. 본 발명의 실시예에 다른 표시장치에서 n이 2인 경우 종래 2도트 반전 구동일 때의 결과와 같다. n이 2일 ‹š를 예로 들어 설명하지만, 이에 한정되는 것은 아니다.Hereinafter, an example of inversion driving when n is 2 will be described. In the display device according to the embodiment of the present invention, when n is 2, it is the same as the result of the conventional 2-dot inversion drive. Although n is 2 days as an example, it is described, but is not limited thereto.

종래 2도트 반전 구동 방식은 데이터 라인마다 서로 다른 극성의 데이터 전압이 인가되고, 1,2번째 게이트 라인으로부터 게이트 신호에 의해 1,2번째 게이트 라인에 연결된 서브픽셀에 데이터 전압이 충전되면, 3, 4번째 게이트 라인에 연결된 서브픽셀에 데이터 전압이 충전될 때에는 데이터 전압의 극성이 바뀌어서 충전되는 반전 구동 방식이다. In the conventional 2-dot inversion driving method, data voltages of different polarities are applied to each data line, and when the data voltages are charged to subpixels connected to the 1st and 2nd gate lines by gate signals from the 1st and 2nd gate lines, 3, This is an inversion driving method in which the polarity of the data voltage is changed and charged when the data voltage is charged in the subpixel connected to the fourth gate line.

종래 2 도트 반전 구동시 짝수번째 게이트 라인에 게이트 신호가 공급될 때마다 데이터 전압의 극성이 바뀐다. 이때 2개씩의 게이트 라인들을 하나의 블록으로 묶으면, 하나의 데이터 라인(DL2)에서 홀수번째 블록들은 제1 극성을 띠고, 짝수번째 블록들은 제2극성을 띠게 된다. 한편, 상술한 바와 같이, 상기 데이터 라인(DL2)과 인접하는 데이터 라인(DL1, DL3)에서 홀수번째 블록들은 제2 극성을 띠고, 짝수번째 블록들은 제1 극성을 띤다.In conventional 2-dot inversion driving, the polarity of the data voltage is changed whenever a gate signal is supplied to an even-numbered gate line. At this time, when two gate lines are grouped into one block, odd-numbered blocks in one data line DL2 have a first polarity and even-numbered blocks have a second polarity. Meanwhile, as described above, in the data lines DL1 and DL3 adjacent to the data line DL2, odd-numbered blocks have a second polarity, and even-numbered blocks have a first polarity.

종래대로라면, 1번째 홀수블록(B1), 1번째 짝수블록(B2), 2번째 홀수블록(B3), 2번째 짝수블록(B4)를 순차로 구동하므로, 데이터 구동부는 2번째 데이터 라인(DL2)에 공급하는 데이터 전압의 극성을 제1 극성, 제2 극성, 제1 극성, 제2 극성으로 변환해야 한다.As in the prior art, since the first odd block B1, the first even block B2, the second odd block B3, and the second even block B4 are sequentially driven, the data driving unit uses the second data line DL2. ), the polarity of the data voltage supplied to the first polarity, the second polarity, the first polarity, and the second polarity should be converted.

본 발명의 실시예에 따른 표시장치에서는 하나의 데이터 라인에서 볼 때에 서로 같은 극성을 갖는 홀수번째 블록들(B1, B3, B5)을 먼저 전부 구동하고, 그 후에 서로 같은 극성을 갖는 짝수번째 블록(B2, B4, B6)들을 전부 구동한다. In the display device according to the embodiment of the present invention, when viewed from one data line, odd-numbered blocks B1, B3, and B5 having the same polarity are all driven first, and then even-numbered blocks having the same polarity ( B2, B4, B6) are all driven.

이에 따라, 데이터 구동부(130)는 홀수번째 블록들에 속하는 게이트 라인들에 연결된 서브픽셀들에 데이터 전압을 모두 공급한 후, 짝수번째 블록들에 데이터 전압을 공급하기 시작할 때에 데이터 전압의 극성을 한번만 변환한다. Accordingly, the data driver 130 sets the polarity of the data voltage only once when starting to supply data voltages to even-numbered blocks after supplying all the data voltages to subpixels connected to gate lines belonging to odd-numbered blocks. convert

실제로 한 프레임당 한번만 데이터 전압의 극성을 바꾸므로 하프 프레임 반전 구동이 되지만, 종래 2 도트 반전 구동 시와 같은 결과를 갖는다. 이러한 동작을 하기 위한 상세 구성을 살펴본다.In fact, since the polarity of the data voltage is changed only once per frame, half-frame inversion driving is performed, but the result is the same as that of the conventional 2-dot inversion driving. Let's take a look at the detailed configuration for this operation.

우선 상술한 바와 같이, n개(n은 자연수)의 게이트 라인들은 하나의 블록으로 정의한다. 하나의 블록을 구성하는 게이트 라인의 숫자인 n에 따라서 종래 n도트 반전 구동하는 것과 동일하다. First, as described above, n (n is a natural number) gate lines are defined as one block. It is the same as the conventional n-dot inversion driving according to n, which is the number of gate lines constituting one block.

즉, n이 1일 때에는 종래 1 도트 반전 구동 시와 결과가 동일하고, n이 2일 때에는 종래 2 도트 반전 구동 시와 결과가 동일하고, n이 4일 때 종래 4 도트 반전 구동 시와 결과가 동일하다. 즉, 하나의 블록에 포함되는 게이트 라인의 갯수에 따라 종래 데이터 구동부가 n도트 반전 구동을 하는 경우와 표시패널에 나타나는 결과와 동일하게 된다.That is, when n is 1, the result is the same as in the conventional 1-dot inversion drive, when n is 2, the result is the same as in the conventional 2-dot inversion drive, and when n is 4, the result is the same as in the conventional 4-dot inversion drive. same. That is, according to the number of gate lines included in one block, the result displayed on the display panel is the same as when the conventional data driver performs n-dot inversion driving.

도 3은 도 1에서 타이밍 컨트롤러의 구성도이다. FIG. 3 is a configuration diagram of a timing controller in FIG. 1 .

도 3을 참조하면, 타이밍 컨트롤러(120)는 데이터 저장부(121), 데이터 분리부(122), 데이터 출력부(123)을 포함한다. Referring to FIG. 3 , the timing controller 120 includes a data storage unit 121 , a data separation unit 122 , and a data output unit 123 .

데이터 저장부(121)는 외부로부터 입력되는 영상데이터(DATA)를 한프레임씩 저장한다. The data storage unit 121 stores image data DATA input from the outside frame by frame.

데이터 분리부(122)는 데이터 저장부(121)에 저장된 영상데이터(DATA)에서 홀수번째 블록의 게이트 라인들(GL1, GL3, GL5)에 연결된 서브픽셀들에 대응되는 영상데이터(DATA1)와 짝수번째 블록의 게이트 라인들에 연결된 서브픽셀들에 대응되는 데이터(DATA2)를 분리한다.The data separator 122 separates the image data DATA1 corresponding to the subpixels connected to the gate lines GL1, GL3, and GL5 of the odd-numbered block from the image data DATA stored in the data storage 121 and the even-numbered image data DATA1. Data DATA2 corresponding to subpixels connected to the gate lines of the block is separated.

데이터 출력부(123)은 데이터 분리부(122)로부터 분리된 영상데이터들(DATA1, DATA2) 중 홀수번째 블록(B1, B3, B5)의 게이트 라인에 연결된 서브픽셀들에 대응되는 영상데이터(DATA1)를 상기 데이터구동부로 출력한 후, 상기 짝수번째 블록의 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터(DATA2)를 상기 데이터구동부(140)로 출력한다.The data output unit 123 outputs image data DATA1 corresponding to subpixels connected to the gate lines of odd-numbered blocks B1, B3, and B5 among the image data DATA1 and DATA2 separated by the data separator 122. ) is output to the data driver, and then image data DATA2 corresponding to subpixels connected to the gate lines of the even-numbered blocks is output to the data driver 140 .

즉, 타이밍 컨트롤러(120)는 상기 홀수번째 블록(B1, B3, B5)의 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터(DATA1)를 상기 데이터 구동부(130)에 모두 공급한 후, 상기 짝수번째 블록(B2, B4, B6,)의 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터(DATA2)를 상기 데이터 구동부(130)에 모두 공급하도록 영상데이터를 맵핑(mapping)한다.That is, the timing controller 120 supplies all of the image data DATA1 corresponding to the subpixels connected to the gate lines of the odd-numbered blocks B1, B3, and B5 to the data driver 130, and then The image data is mapped so that all of the image data DATA2 corresponding to the subpixels connected to the gate lines of the even-numbered blocks B2, B4, and B6 are supplied to the data driver 130.

예를 들어, 액정표시장치에 게이트 라인(GL)이 총 12개일때, 이와 동일하게 수평표시라인이 12개일때, 2도트 반전 구동을 예로 들어 설명하면 다음과 같다.For example, when the liquid crystal display device has a total of 12 gate lines GL and similarly, when the number of horizontal display lines is 12, 2-dot inversion driving will be described as an example.

1 및 2번째 게이트 라인, 5 및 6번째 게이트 라인, 9 및 10번째 게이트 라인에 연결된 서브픽셀들에 해당하는 데이터를 공급한 후, 3 및 4번째 게이트 라인, 7 및 8번째 게이트 라인, 11 및 12번째 게이트 라인에 해당하는 데이터를 공급한다.After supplying data corresponding to the subpixels connected to the 1st and 2nd gate lines, 5th and 6th gate lines, and 9th and 10th gate lines, the 3rd and 4th gate lines, 7th and 8th gate lines, 11th and 10th gate lines It supplies data corresponding to the 12th gate line.

후술하는 게이트 구동부(140)는 이에 대응되도록 홀수번째 블록(B1, B3, B5)에 게이트 신호를 먼저 공급한 후 짝수번째 블록(B2, B4, B6)에 게이트 신호를 공급하므로, 액정표시패널에서 표시되는 화상은 원본 그대로가 된다.The gate driver 140, which will be described later, first supplies gate signals to odd-numbered blocks B1, B3, and B5 and then supplies gate signals to even-numbered blocks B2, B4, and B6. The image displayed is original.

한편 n이 2일 때에 한정되는 것은 아니고, n은 자연수이므로 n이 1, 4, 8일 때에도 적용된다. On the other hand, it is not limited when n is 2, and since n is a natural number, it is also applied when n is 1, 4, or 8.

도 4는 n이 2일 때 게이트 구동부에서 공급되는 게이트 신호의 파형도이고, 도 5는 도 4에 도시된 게이트 신호를 공급하는 게이트 구동부에 내장된 다수의 스테이지(stage)와 게이트 라인들간의 연결관계이다.4 is a waveform diagram of a gate signal supplied from the gate driver when n is 2, and FIG. 5 is a connection between a plurality of stages and gate lines built into the gate driver for supplying the gate signal shown in FIG. It is a relationship.

도 4 및 도 5를 참조하여, 게이트 구동부(140)를 상세히 알아본다.Referring to FIGS. 4 and 5 , the gate driver 140 will be described in detail.

우선, 쉽게 설명하기 위해 게이트 라인(GL)은 12개가 전부이고, n은 2라고 가정한다.First, for ease of explanation, it is assumed that there are 12 gate lines GL and n is 2.

n이 2이므로 2개의 게이트 라인(GL)은 하나의 블록을 구성한다. 즉, G1과 G2가 첫번째 홀수블록(B1), G3와 G4가 첫번째 짝수블록(B2), G5와 G6가 두번째 홀수블록(B3), G7과 G8이 두번째 짝수블록(B4), G9와 G10이 세번째 홀수블록(B5), G11과 G12가 세번째 짝수블록(B6)이 된다.Since n is 2, the two gate lines GL constitute one block. That is, G1 and G2 are the first odd block (B1), G3 and G4 are the first even block (B2), G5 and G6 are the second odd block (B3), G7 and G8 are the second even block (B4), and G9 and G10 are the second odd block (B4). The third odd block (B5), G11 and G12 becomes the third even block (B6).

도 4에 도시된 바와 같이, 홀수번째 블록인 B1, B3, B5 블록에 게이트 신호가 순차적으로 인가된 후, 짝수번째 블록인 B2, B4, B6 블록에 게이트 신호가 순차적으로 인가된다.As shown in FIG. 4 , gate signals are sequentially applied to odd-numbered blocks B1, B3, and B5, and then gate signals are sequentially applied to even-numbered blocks B2, B4, and B6.

한편, n이 1인 경우, 즉 1도트 반전구동으로 구동되는 경우, 하나의 블록은 1개의 게이트 라인으로 구성된다는 차이가 있을 뿐, 이 때에도 상술한 바와 같이 홀수번째 블록(B1, B3, B5)에 순차적으로 게이트 신호가 인가하고, 짝수번째 블록(B2, B4, B6)에 게이트 신호를 인가한다.On the other hand, when n is 1, that is, when driven by 1-dot inversion driving, there is only a difference that one block is composed of one gate line. Even in this case, as described above, odd-numbered blocks (B1, B3, B5) A gate signal is sequentially applied to, and a gate signal is applied to even-numbered blocks B2, B4, and B6.

도 5를 참조하여 홀수번째 블록(B1, B3, B5)에 먼저 게이트 신호를 인가하고, 짝수번째 블록(B2, B4, B6)에 게이트 신호를 인가하기 위해 게이트 구동부(140)에 내장된 각각의 스테이지들(ST1, ST2, ST3)의 연결구조는 다음과 같다. 여기서 게이트 라인이 12개이므로 j는 12라고 가정한다. 한편, j는 짝수일 때를 가정하고 수식을 세운 것이다.Referring to FIG. 5 , gate signals are first applied to odd-numbered blocks B1, B3, and B5, and gate signals are applied to even-numbered blocks B2, B4, and B6, respectively. The connection structure of the stages ST1, ST2, and ST3 is as follows. Since there are 12 gate lines, it is assumed that j is 12. On the other hand, the equation is established assuming that j is an even number.

게이트 구동부(140)은 다수의 스테이지(ST)가 구비된 쉬프트레지스터를 포함하는데, 상기 각 스테이지(ST)는 순차적으로 게이트 신호를 발생한다. 이때 스테이지들이 게이트 라인들(GL)에 차례대로 연결되는 것이 아니라, 홀수번째 블록(B1, B3, B5)에 포함되는 게이트 라인들(GL1, 3, 5)에 순차적으로 연결된 후 짝수번째 블록(B2, B4, B6)에 포함되는 게이트 라인들(GL)이 연결된다. The gate driver 140 includes a shift register having a plurality of stages ST, and each stage ST sequentially generates a gate signal. At this time, the stages are not sequentially connected to the gate lines GL, but are sequentially connected to the gate lines GL1, 3, and 5 included in the odd-numbered blocks B1, B3, and B5, and then the even-numbered blocks B2 , B4 and B6) are connected to the gate lines GL.

따라서, 게이트 구동부(140)는 홀수번째 블록(B1, B3, B5,)에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급한 후, 짝수번째 블록(B2, B4, B6)에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급하므로 도 4에 도시된 파형을 공급할 수 있다.Therefore, the gate driver 140 sequentially supplies gate signals to the gate lines belonging to the odd-numbered blocks B1, B3, and B5, and then to the gate lines belonging to the even-numbered blocks B2, B4, and B6. Since all of the gate signals are sequentially supplied to , the waveform shown in FIG. 4 can be supplied.

상기 데이터 구동부(130)은 홀수번째 블록(B1, B3, B5)에 속하는 게이트 라인들에 연결된 서브픽셀들에 데이터 전압을 모두 공급한 후, 상기 짝수번째 블록(B2, B4, B6)에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급된 데이터 전압 극성과 반대되는 극성을 갖는 데이터 전압을 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급한다.The data driver 130 supplies all data voltages to subpixels connected to gate lines belonging to odd-numbered blocks B1, B3, and B5, and then gates belonging to even-numbered blocks B2, B4, and B6. A data voltage having a polarity opposite to that supplied to the subpixels connected to the lines is supplied to the subpixels connected to the gate lines belonging to the even-numbered blocks.

즉, 데이터 구동부(130)는 홀수번째 블록에 속하는 게이트 라인에 연결된 서브픽셀들에 데이터 전압을 공급한 후에, 데이터 전압의 극성을 변경하여 짝수번째 블록에 속하는 게이트 라인에 연결된 서브픽셀들에 공급한다.That is, the data driver 130 supplies data voltages to subpixels connected to gate lines belonging to odd-numbered blocks, then changes the polarity of the data voltages and supplies them to subpixels connected to gate lines belonging to even-numbered blocks. .

만약 n이 1일 때에는 게이트 라인 1개가 1개의 블록을 형성하므로, 타이밍 컨트롤러(120)는 홀수번째 블록들에 속하는 게이트 라인들에 연결된 서브픽셀에 대응되는 영상데이터(DATA1)을 먼저 공급하고, 이후 짝수번째 블록들에 속하는 짝수번째 게이트 라인들에 연결된 서브픽셀에 대응되는 영상데이터(DATA2)를 공급한다. If n is 1, since one gate line forms one block, the timing controller 120 first supplies image data DATA1 corresponding to subpixels connected to gate lines belonging to odd-numbered blocks, and then Image data DATA2 corresponding to subpixels connected to even-numbered gate lines belonging to even-numbered blocks is supplied.

n이 1인 경우, 게이트 구동부(140)에서 홀수번째 블록들에 속하는 게이트 라인들에 먼저 게이트 신호를 공급하고, 이후 짝수번째 블록들에 속하는 게이트 라인들에 게이트 신호를 공급한다. When n is 1, the gate driver 140 first supplies gate signals to gate lines belonging to odd-numbered blocks, and then supplies gate signals to gate lines belonging to even-numbered blocks.

또한, n이 1인 경우, 데이터 구동부(130)에서 데이터 전압의 극성을 홀수번째 블록에 연결된 서브픽셀에 데이터 전압을 공급한 후, 짝수번째 블록에 연결된 서브픽셀들에 데이터 전압을 공급할 때에 각 데이터 라인에 공급하는 데이터 전압의 극성을 바꾼다.In addition, when n is 1, when the polarity of the data voltage is supplied from the data driver 130 to subpixels connected to odd-numbered blocks and then to subpixels connected to even-numbered blocks, each data voltage is supplied to subpixels connected to odd-numbered blocks. Change the polarity of the data voltage supplied to the line.

그 결과 종래 데이터 구동부에서 1도트 반전 구동하는 때와 표시패널 상에서 나타나는 결과와 동일하다.As a result, it is the same as the result displayed on the display panel when 1-dot inversion driving is performed in the conventional data driver.

도 6a 는 종래의 2 도트 반전 구동시 데이터 구동부에서 스위칭 동작에 따른 데이터 전압을 나타내는 파형이고, 도 6b 는 본 발명의 실시예에 따른 n이 2인 경우 데이터 구동부에서 스위칭 동작에 따른 데이터 전압을 나타내는 파형이다.6A is a waveform showing a data voltage according to a switching operation of the data driver during conventional 2-dot inversion driving, and FIG. 6B is a waveform showing a data voltage according to a switching operation of the data driver when n is 2 according to an embodiment of the present invention. It is a waveform.

종래의 데이터 구동부의 동작을 나타내는 도 6a를 참조하면, 종래의 2 도트 반전 구동에 있어서, 데이터 구동부는 2개의 게이트 라인마다 데이터 전압의 극성을 바꿔주어야 했다.Referring to FIG. 6A illustrating the operation of the conventional data driver, in the conventional 2-dot inversion drive, the data driver has to change the polarity of the data voltage for every two gate lines.

하지만, 종래의 2 도트 반전 구동과 동일한 결과를 나타내는 n이 2일 때 본 발명의 실시예에 따른 액정표시장치의 데이터 구동부에서 스위칭 동작에 따른 데이터 전압의 파형을 나타내는 도 6b를 참조하면, 한 프레임에서 한번만 극성이 변환된다. 즉, 하나의 데이터 라인에서 1 프레임 당 극성을 바꾸는 스위칭 횟수는 한번에 불과하다. However, referring to FIG. 6B showing the waveform of the data voltage according to the switching operation in the data driver of the liquid crystal display according to the embodiment of the present invention when n is 2, which shows the same result as the conventional 2-dot inversion driving, one frame The polarity is changed only once in That is, the number of times of switching the polarity of one data line per frame is only one.

즉 게이트 구동회로(140)가 홀수번째 블록들에 게이트 신호를 모두 인가한 후에 데이터 구동회로(130)가 데이터 전압의 극성을 변경한다. That is, after the gate driving circuit 140 applies all the gate signals to odd-numbered blocks, the data driving circuit 130 changes the polarity of the data voltage.

이렇게 극성을 바꾸는 스위칭 횟수가 줄어들면 데이터 구동부(130)에서 한쪽 극성의 데이터 전압으로만 스위칭하면 되므로, 스위칭 횟수는 동일하지만, 스위칭에 따른 데이터 전압의 폭이 줄어들어 데이터 구동부(130)에서의 극성을 바꾸는 고속스위칭 동작에 의한 발열을 감소시킬 수 있다. 특히 60Hz의 데이터 영상보다는 120Hz의 데이터 영상에 발열 저감 효과가 더욱 크다.If the number of switching the polarity is reduced in this way, since the data driver 130 only needs to switch to the data voltage of one polarity, the number of switching is the same, but the width of the data voltage due to switching is reduced to reduce the polarity in the data driver 130. Heat generated by high-speed switching operation can be reduced. In particular, the heat reduction effect is greater for 120Hz data images than for 60Hz data images.

도 7a는 홀수번째 블록에 데이터 전압이 인가된 후의 서브픽셀에 충전된 데이터 전압의 극성변화를 나타내는 구성도이고, 도 7b는 홀수번째 블록에 데이터 전압이 인가된 후의 서브픽셀에 충전된 데이터 전압을 제외하고 짝수번째 블록에 데이터 전압이 인가된 후의 서브픽셀에 충전된 데이터 전압의 극성변화를 나타내는 구성도이고, 도 7c는 도 7a 및 도 7b를 결합하여 서브픽셀에 충전된 데이터 전압의 극성변화를 나타내는 구성도이다. FIG. 7A is a configuration diagram illustrating polarity changes of data voltages charged in subpixels after data voltages are applied to odd-numbered blocks, and FIG. 7B shows data voltages charged in sub-pixels after data voltages are applied to odd-numbered blocks. 7c shows the polarity change of the data voltage charged in the subpixel by combining FIGS. 7A and 7B after the data voltage is applied to the even-numbered blocks. It is a schematic diagram showing

도 7a 내지 도 7c는 n이 2인 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 7A to 7C illustrate the case where n is 2, but is not limited thereto.

도 7a를 참조하면, 홀수번째 블록(B1, B3)에 속하는 게이트 라인에 연결된 서브픽셀에만 데이터 전압이 충전된 상태를 나타낸다.Referring to FIG. 7A , a state in which data voltages are charged only in subpixels connected to gate lines belonging to odd-numbered blocks B1 and B3 is shown.

도 7b를 참조하면, 짝수번째 블록(B2, B4)에 속하는 게이트 라인에 연결된 서브픽셀에만 데이터 전압이 충전된 상태를 나타낸다. 한편, 도 7b에서는 도 7a에서 충전된 데이터 전압은 제외하고 나타내었다. Referring to FIG. 7B , a state in which data voltages are charged only in subpixels connected to gate lines belonging to even-numbered blocks B2 and B4. Meanwhile, in FIG. 7B, the data voltage charged in FIG. 7A is excluded.

실제로 짝수번째 블록(B2, B4)에 속하는 게이트 라인에 연결된 서브픽셀에 데이터 전압을 충전한 후의 상태는 도 7c와 같다. n이 2일 때 본 발명에 따른 표시장치가 반전 구동한 결과는 종래 2 도트 반전 구동에 의할 때와 표시패널 상에 나타나는 결과와 동일하다.In fact, a state after the data voltage is charged to the subpixels connected to the gate lines belonging to the even-numbered blocks B2 and B4 is shown in FIG. 7C. When n is 2, the result of inversion driving of the display device according to the present invention is the same as that of the conventional 2-dot inversion driving and the result displayed on the display panel.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The above description is merely illustrative of the present invention, and various modifications may be made by those skilled in the art without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the specification of the present invention are not intended to limit the present invention. The scope of the present invention should be construed by the claims below, and all techniques within the scope equivalent thereto should be construed as being included in the scope of the present invention.

110: 액정표시패널 111: 서브픽셀
120: 타이밍 컨트롤러 121: 데이터 저장부
122: 데이터 분리부 123: 데이터 출력부
130: 데이터 구동부 140: 게이트 구동부
141: 스테이지110: liquid crystal display panel 111: subpixel
120: timing controller 121: data storage unit
122: data separation unit 123: data output unit
130: data driver 140: gate driver
141: stage

Claims (7)

서로 교차 배열되는 다수의 게이트 라인들 및 다수의 데이터 라인들과, 상기 각 게이트 라인과 상기 각 데이터 라인의 교차에 의해 매트릭스 형태로 구비되는 다수의 서브픽셀들을 포함하는 표시패널;
n개(n은 자연수)의 게이트 라인들은 하나의 블록을 구성하고, 홀수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급한 후, 짝수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급하는 게이트 구동부;
영상데이터를 제1 극성의 데이터 전압 또는 상기 제1 극성과 반대되는 제2 극성의 데이터 전압으로 변환하여 상기 각 데이터 라인에 공급하고, 서로 인접한 데이터 라인들에는 서로 다른 극성의 데이터 전압을 공급하는 데이터 구동부; 및,
상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터 구동부에 모두 공급한 후, 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터 구동부에 모두 공급하는 타이밍 컨트롤러를 포함하고,
상기 데이터 구동부는 출력단을 통해 출력되는 데이터 전압의 극성을 한 프레임당 한번 변경하되, 동일한 극성의 데이터 전압의 출력을 한 프레임 동안 유지하고,
상기 한 프레임은 120Hz의 주파수로 정의되는 액정표시장치.a display panel including a plurality of gate lines and a plurality of data lines that are arranged to cross each other, and a plurality of subpixels provided in a matrix form by crossing each of the gate lines and each of the data lines;
n (n is a natural number) gate lines form one block, and after sequentially supplying gate signals to gate lines belonging to odd-numbered blocks, gate signals are sequentially supplied to gate lines belonging to even-numbered blocks. A gate driver supplying both to;
Data for converting image data into a data voltage of a first polarity or a data voltage of a second polarity opposite to the first polarity, supplying the data voltages to the respective data lines, and supplying data voltages of different polarities to adjacent data lines. driving unit; and,
After all image data corresponding to subpixels connected to gate lines belonging to the odd-numbered blocks is supplied to the data driver, image data corresponding to subpixels connected to gate lines belonging to the even-numbered blocks is stored in the data driver. Including a timing controller that supplies all of the data driving unit,
The data driver changes the polarity of the data voltage output through the output terminal once per frame, but maintains the output of the data voltage of the same polarity for one frame;
The one frame is a liquid crystal display device defined by a frequency of 120 Hz. 제 1 항에 있어서,
상기 게이트 라인들 중 홀수번째 게이트 라인들에 연결된 서브픽셀들은 제1 방향으로 인접한 데이터 라인에 연결되고, 상기 게이트 라인들 중 짝수번째 게이트 라인들에 연결된 서브픽셀들은 상기 제1 방향과 반대되는 제2 방향으로 인접한 데이터 라인에 연결되는 액정표시장치.According to claim 1,
Subpixels connected to odd-numbered gate lines among the gate lines are connected to adjacent data lines in a first direction, and subpixels connected to even-numbered gate lines among the gate lines are connected to second direction opposite to the first direction. A liquid crystal display device connected to adjacent data lines in the same direction. 제 1 항에 있어서,
상기 타이밍 컨트롤러는
외부로부터의 영상데이터를 저장하는 데이터 저장부;
상기 저장된 영상데이터에서 홀수번째 블록의 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터와 짝수번째 블록의 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 분리하는 데이터 분리부; 및,
상기 홀수번째 블록의 게이트 라인에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터구동부로 출력한 후, 상기 짝수번째 블록의 게이트 라인들에 연결된 서브픽셀들에 대응되는 영상데이터를 상기 데이터구동부로 출력하는 데이터 출력부를 포함하는 액정표시장치.According to claim 1,
The timing controller
a data storage unit for storing image data from the outside;
a data separator separating image data corresponding to subpixels connected to gate lines of odd-numbered blocks from image data corresponding to subpixels connected to gate lines of even-numbered blocks from the stored image data; and,
After outputting image data corresponding to the subpixels connected to the gate lines of the odd-numbered blocks to the data driver, image data corresponding to the subpixels connected to the gate lines of the even-numbered blocks is output to the data driver. A liquid crystal display device comprising a data output unit to do. 제 1 항에 있어서,
상기 게이트 라인은 j개(j는 자연수 중 2의 배수)이고,
상기 게이트 구동부는,
상기 각 게이트 라인에 연결된 j개의 스테이지를 포함하는 쉬프트 레지스터를 구비하고,
상기 1 내지 j/2번째 스테이지는 홀수번째 블록에 속하는 게이트 라인들에 순차적으로 연결되고,
상기 j/2+1 내지 j번째 스테이지는 짝수번째 블록에 속하는 게이트 라인들에 순차적으로 연결되는 액정표시장치.According to claim 1,
The number of gate lines is j (j is a multiple of 2 among natural numbers),
The gate driver,
A shift register including j stages connected to each of the gate lines;
The 1st to j/2th stages are sequentially connected to gate lines belonging to odd-numbered blocks,
The j/2+1 to j-th stages are sequentially connected to gate lines belonging to even-numbered blocks. 제 1 항에 있어서,
상기 데이터 구동부는 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 데이터 전압을 모두 공급한 후, 상기 홀수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급된 데이터 전압 극성과 반대되는 극성을 갖는 데이터 전압을 상기 짝수번째 블록에 속하는 게이트 라인들에 연결된 서브픽셀들에 공급하는 액정표시장치.According to claim 1,
After supplying all data voltages to subpixels connected to gate lines belonging to the odd-numbered block, the data driver has a polarity opposite to that of the data voltage supplied to subpixels connected to gate lines belonging to the odd-numbered block. A liquid crystal display device supplying polarized data voltages to subpixels connected to gate lines belonging to the even-numbered blocks. 서로 교차 배열되는 다수의 게이트 라인들 및 다수의 데이터 라인들과, 상기 각 게이트 라인과 상기 각 데이터 라인의 교차에 의해 매트릭스 형태로 구비되는 다수의 서브픽셀들을 포함하는 표시패널;
n개(n은 자연수)의 게이트 라인들은 하나의 블록을 구성하고, 홀수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급한 후, 짝수번째 블록에 속하는 게이트 라인들에 게이트 신호를 순차적으로 모두 공급하는 게이트 구동부; 및
영상데이터를 제1 극성의 데이터 전압 또는 상기 제1 극성과 반대되는 제2 극성의 데이터 전압으로 변환하여 상기 각 데이터 라인에 공급하고, 서로 인접한 데이터 라인들에는 서로 다른 극성의 데이터 전압을 공급하는 데이터 구동부를 포함하고,
상기 게이트 라인들 중 홀수번째 게이트 라인들에 연결된 서브픽셀들은 제1 방향으로 인접한 데이터 라인에 연결되고, 상기 게이트 라인들 중 짝수번째 게이트 라인들에 연결된 서브픽셀들은 상기 제1 방향과 반대되는 제2 방향으로 인접한 데이터 라인에 연결되고,
상기 데이터 구동부는 데이터 전압의 극성을 한 프레임당 한번 변경하되, 동일한 극성의 데이터 전압의 출력을 한 프레임 동안 유지하고,
상기 한 프레임은 120Hz의 주파수로 정의되는 액정표시장치.a display panel including a plurality of gate lines and a plurality of data lines that are arranged to cross each other, and a plurality of subpixels provided in a matrix form by crossing each of the gate lines and each of the data lines;
n (n is a natural number) gate lines form one block, and after sequentially supplying gate signals to gate lines belonging to odd-numbered blocks, gate signals are sequentially supplied to gate lines belonging to even-numbered blocks. A gate driver supplying both to; and
Data for converting image data into a data voltage of a first polarity or a data voltage of a second polarity opposite to the first polarity, supplying the data voltages to the respective data lines, and supplying data voltages of different polarities to adjacent data lines. including a driving unit;
Subpixels connected to odd-numbered gate lines among the gate lines are connected to adjacent data lines in a first direction, and subpixels connected to even-numbered gate lines among the gate lines are connected to second direction opposite to the first direction. connected to adjacent data lines in the direction,
The data driver changes the polarity of the data voltage once per frame, but maintains the output of the data voltage of the same polarity for one frame;
The one frame is a liquid crystal display device defined by a frequency of 120 Hz. 외부로부터 영상데이터를 공급받고, 상기 영상데이터를 제1 극성의 데이터 전압 또는 상기 제1 극성과 반대되는 제2극성의 데이터 전압으로 변환하여 출력하는 데이터 구동부를 포함하고,
상기 데이터 구동부는 데이터 전압의 극성을 한 프레임당 한번 변경하되, 동일한 극성의 데이터 전압의 출력을 한 프레임 동안 유지하고,
상기 한 프레임은 120Hz의 주파수로 정의되는 데이터 구동부.A data driver for receiving image data from the outside, converting the image data into a data voltage of a first polarity or a data voltage of a second polarity opposite to the first polarity, and outputting the converted data voltage;
The data driver changes the polarity of the data voltage once per frame, but maintains the output of the data voltage of the same polarity for one frame;
The one frame is defined as a frequency of 120Hz data driving unit.
KR1020150169677A 2015-12-01 2015-12-01 Liquid crystal display apparatus KR102505890B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150169677A KR102505890B1 (en) 2015-12-01 2015-12-01 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150169677A KR102505890B1 (en) 2015-12-01 2015-12-01 Liquid crystal display apparatus

Publications (2)

Publication Number Publication Date
KR20170064209A KR20170064209A (en) 2017-06-09
KR102505890B1 true KR102505890B1 (en) 2023-03-03

Family

ID=59220250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150169677A KR102505890B1 (en) 2015-12-01 2015-12-01 Liquid crystal display apparatus

Country Status (1)

Country Link
KR (1) KR102505890B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688498B1 (en) * 2004-07-01 2007-03-02 삼성전자주식회사 LCD Panel with gate driver and Method for driving the same
KR101386365B1 (en) * 2006-11-30 2014-04-16 엘지디스플레이 주식회사 Liquid Crystal Display and driving method thereof
KR102081135B1 (en) * 2013-12-31 2020-04-14 엘지디스플레이 주식회사 Display Device Capable Of Driving In Low-Speed

Also Published As

Publication number Publication date
KR20170064209A (en) 2017-06-09

Similar Documents

Publication Publication Date Title
US9905152B2 (en) Liquid crystal display
US9934736B2 (en) Liquid crystal display and method for driving the same
JP5951251B2 (en) Display device
US8970564B2 (en) Apparatus and method for driving liquid crystal display
US8344984B2 (en) Liquid crystal display and method of driving the same
JP4996222B2 (en) Display device
KR101703875B1 (en) LCD and method of driving the same
KR101127593B1 (en) Liquid crystal display device
KR101264721B1 (en) liquid crystal display apparatus
KR20100056228A (en) Liquid crystal display and driving method of the same
KR102169032B1 (en) Display device
KR101243803B1 (en) Apparatus and method for driving image display device
KR101949927B1 (en) Inversion driving method of liquid crystal display device
KR20070003117A (en) Liquid crystal display
KR101343498B1 (en) Liquid crystal display device
KR102009891B1 (en) Liquid crystal display
KR102009441B1 (en) Liquid crystal display
KR101985245B1 (en) Liquid crystal display
KR102560741B1 (en) Liquid crystal display device
KR102505890B1 (en) Liquid crystal display apparatus
KR101286514B1 (en) Liquid Crystal Display
KR20130028595A (en) Liquid crystal display device and method of driving dot inversion for the same
JP2011197353A (en) Display device and driving method of the same
KR20130037490A (en) Driving apparatus for image display device and method for driving the same
KR102627340B1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)