KR102503692B1 - 멀티-대역 밀리미터파 5g 통신을 위한 브로드밴드 위상 고정 루프용 듀얼 전압 제어 오실레이터 회로들 - Google Patents

멀티-대역 밀리미터파 5g 통신을 위한 브로드밴드 위상 고정 루프용 듀얼 전압 제어 오실레이터 회로들 Download PDF

Info

Publication number
KR102503692B1
KR102503692B1 KR1020207037239A KR20207037239A KR102503692B1 KR 102503692 B1 KR102503692 B1 KR 102503692B1 KR 1020207037239 A KR1020207037239 A KR 1020207037239A KR 20207037239 A KR20207037239 A KR 20207037239A KR 102503692 B1 KR102503692 B1 KR 102503692B1
Authority
KR
South Korea
Prior art keywords
vco
coupled
circuit
frequency
output node
Prior art date
Application number
KR1020207037239A
Other languages
English (en)
Other versions
KR20210013720A (ko
Inventor
두환 정
토마스 첸
후아 왕
Original Assignee
스위프트링크 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스위프트링크 테크놀로지스 컴퍼니 리미티드 filed Critical 스위프트링크 테크놀로지스 컴퍼니 리미티드
Publication of KR20210013720A publication Critical patent/KR20210013720A/ko
Application granted granted Critical
Publication of KR102503692B1 publication Critical patent/KR102503692B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B25/00—Simultaneous generation by a free-running oscillator of oscillations having different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0034—Circuit elements of oscillators including a buffer amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Transceivers (AREA)

Abstract

일 실시예에 따르면, 듀얼 전압 제어 오실레이터(VCO) 회로는 제1 VCO 및 제2 VCO를 포함한다. 제1 VCO 회로는, 입력 노드, 제1 출력 노드, 및 제2 출력 노드를 갖는 제1 가변 커패시터, 제1 가변 커패시터와 병렬로 커플링된 제2 가변 커패시터, 제1 트랜지스터, 및 제2 트랜지스터를 포함하며, 여기서 제1 트랜지스터는, 제1 출력 노드에 커플링된 제1 드레인, 제2 출력 노드에 커플링된 제1 게이트, 및 접지에 커플링된 제1 소스를 갖고, 제2 트랜지스터는, 제2 출력 노드에 커플링된 제2 드레인 및 제1 출력 노드에 커플링된 제2 게이트, 및 접지에 커플링된 제2 소스를 갖는다. 듀얼 VCO 회로는 제1 VCO를 미러링하는 제2 VCO, 제1 및 제2 VCO에 각각 커플링된 제1 및 제2 인덕터들을 포함한다.

Description

멀티-대역 밀리미터파 5G 통신을 위한 브로드밴드 위상 고정 루프용 듀얼 전압 제어 오실레이터 회로들
본 발명의 실시예들은 일반적으로 무선 통신 디바이스들에 관한 것이다. 더 구체적으로, 본 발명의 실시예들은 통신 디바이스의 브로드밴드 위상 고정 루프(PLL)용 듀얼 전압 제어 오실레이터(VCO) 회로에 관한 것이다.
5G 통신은 대략 18.5GHz 내지 41.5GHz의 멀티-대역 주파수 범위에서 동작한다. 멀티-대역 주파수 동작은, 무선 트랜시버 통신 디바이스들에서 2개 이상의 주파수 대역들(예컨대, 18.5GHz 내지 26.5GHz, 31.5GHz 내지 41.5GHz 등)에서 동작할 수 있는 PLL을 요구한다. 종래의 5G 통신 PLL들은 다수의 주파수 대역들에서 동작하기 위해 단일 집적 회로(IC) 칩 상에서 또는 MCM(multi-chip module) 상에서 여러 개의 협대역 PLL들을 직접 조립할 수 있다. 그러나, 이러한 접근법은 과도한 칩/모듈 영역으로 인한 높은 비용을 유발한다.
대안적인 접근법은 더 높은 차수의 고조파 주파수들(예컨대, 제2, 제3, 제4 고조파 주파수들)을 출력 신호들로서 사용하는 것이다. 그러나, 이러한 접근법은, 넓은-대역폭 5G 통신 시스템들에서 PLL들의 수를 감소시키지만, 더 높은 차수의 고조파들을 선택하고 더 높은 차수의 고조파 신호들을 증폭시켜, 바람직한 전력 출력을 제공해서 회로의 후속 스테이지들을 구동시키기 위한 부가적인 필터들 및 증폭기들을 요구한다. 더욱이, 더 높은 차수의 고조파 신호들은 제1 고조파 주파수의 일부 배수들로 제한된 주파수들을 갖는다.
본 발명의 실시예들은 첨부한 도면들의 도들에서 제한이 아니라 예로서 예시되며, 도면들에서, 유사한 참조들은 유사한 엘리먼트들을 표시한다.
도 1은 일 실시예에 따른, 무선 통신 디바이스의 일 예를 예시한 블록 다이어그램이다.
도 2는 일 실시예에 따른, RF 전단 집적 회로의 일 예를 예시한 블록 다이어그램이다.
도 3은 일 실시예에 따른, RF 전단 집적 회로를 예시한 블록 다이어그램이다.
도 4는 일 실시예에 따른 위상 고정 루프 회로의 일 예를 예시한 블록 다이어그램이다.
도 5는 일 실시예에 따른, 22GHz에서의 듀얼-대역 PLL 회로의 위상 잡음에 대한 예시적인 시뮬레이션을 예시한 블록 다이어그램이다.
도 6은 일 실시예에 따른, 36GHz에서의 듀얼-대역 PLL 회로의 위상 잡음에 대한 예시적인 시뮬레이션을 예시한 블록 다이어그램이다.
도 7은 일 실시예에 따른 듀얼 전압 제어 오실레이터(VCO) 회로의 일 예를 예시한 블록 다이어그램이다.
도 8은 도 7의 듀얼 VCO 회로의 듀얼 인덕턴스 회로에 대한 인덕턴스 값들에 대한 예시적인 시뮬레이션 차트이다.
도 9는 도 7의 듀얼 VCO 회로에 대한 Q에 대한 예시적인 시뮬레이션 차트이다.
도 10a는 일 실시예에 따른 18.5GHz 내지 26.5GHz의 주파수 대역에 대한 VCO 버퍼 출력 네트워크 회로의 일 예를 예시한 블록 다이어그램이다.
도 10b는 도 10a의 VCO 버퍼 출력 네트워크 회로에 대한 변압기 회로의 3D EM 모델의 사시도를 예시한 블록 다이어그램이다.
도 11a는 도 10a의 듀얼 VCO 회로에 대한 VCO 버퍼 출력 네트워크 회로의 출력 임피던스 값들에 대한 예시적인 시뮬레이션 차트이다.
도 11b는 도 10a의 VCO 버퍼 출력 네트워크 회로에 대한 전력 손실 값들에 대한 예시적인 시뮬레이션 차트이다.
도 12a는 일 실시예에 따른 31.5 GHz 내지 41.5GHz의 주파수 대역에 대한 VCO 버퍼 출력 네트워크 회로의 일 예를 예시한 블록 다이어그램이다.
도 12b는 도 12a의 VCO 버퍼 출력 네트워크 회로에 대한 변압기 회로의 3D EM 모델의 사시도를 예시한 블록 다이어그램이다.
도 13a는 도 12a의 듀얼 VCO 회로에 대한 VCO 버퍼 출력 네트워크 회로의 출력 임피던스 값들에 대한 예시적인 시뮬레이션 차트이다.
도 13b는 도 12a의 VCO 버퍼 출력 네트워크 회로에 대한 전력 손실 값들에 대한 예시적인 시뮬레이션 차트이다.
도 14는 일 실시예에 따른 PFD(phase frequency detector) 회로의 일 예를 예시한 블록 다이어그램이다.
도 15는 일 실시예에 따른 전하 펌프 회로의 일 예를 예시한 블록 다이어그램이다.
본 발명들의 다양한 실시예들 및 양상들은 아래에서 논의되는 세부사항들을 참조하여 설명될 것이며, 첨부한 도면들은 다양한 실시예들을 예시할 것이다. 다음의 설명 및 도면들은 본 발명을 예시하며, 본 발명을 제한하는 것으로 해석되지 않아야 한다. 본 발명의 다양한 실시예들의 완전한 이해를 제공하기 위해 다수의 특정 세부사항들이 설명된다. 그러나, 특정한 예시들에서, 본 발명들의 실시예들의 간결한 논의를 제공하기 위해 잘-알려진 또는 종래의 세부사항들은 설명되지 않는다.
본 명세서에서 "일 실시예" 또는 "실시예"에 대한 참조는, 실시예와 함께 설명된 특정한 특징, 구조, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함될 수 있다는 것을 의미한다. 본 명세서의 다양한 장소들에서의 어구 "일 실시예에서"의 출현들은 반드시 모두 동일한 실시예를 지칭할 필요는 없다.
실시예들의 대응하는 도면들에서, 신호들이 라인들로 표현된다는 것을 유의한다. 일부 라인들은, 더 많은 구성 신호 경로들을 표시하기 위해 더 두껍거나 그리고/또는 주요 정보 흐름 방향을 표시하기 위해 하나 이상의 끝들에서 화살표들을 가질 수 있다. 그러한 표시들은 제한하는 것으로 의도되지 않는다. 오히려, 라인들은 회로 또는 논리 유닛의 더 용이한 이해를 가능하게 하기 위해 하나 이상의 예시적인 실시예들과 관련하여 사용된다. 설계 필요성들 또는 선호도들에 의해 지시되는 바와 같은 임의의 표현된 신호는 실제로, 어느 방향으로든 이동될 수 있는 하나 이상의 신호들을 포함할 수 있고, 임의의 적합한 유형의 신호 방식을 이용하여 구현될 수 있다.
본 명세서 및 청구항들 전반에 걸쳐, 용어 "연결된"은 임의의 중간 디바이스들 없이 연결되는 사물들 사이의 직접적인 전기 연결을 의미한다. 용어 "커플링된"은, 연결된 사물들 사이의 직접적인 전기 연결, 또는 하나 이상의 수동 또는 능동 중간 디바이스들을 통한 간접적인 연결 중 어느 하나를 의미한다. 용어 "회로"는 원하는 기능을 제공하기 위해 서로 협력하도록 배열되는 하나 이상의 수동 및/또는 능동 컴포넌트들을 의미한다. 용어 "신호"는 적어도 하나의 전류 신호, 전압 신호 또는 데이터/클록 신호를 의미한다. 관사("a", "an", 및 "the")의 의미는 복수 참조들을 포함한다. "에(in)"의 의미는 "에" 및 "상에"를 포함한다.
본 명세서에서 사용되는 바와 같이, 달리 특정되지 않는 한, 공통 오브젝트를 설명하기 위해 서수 형용사들 "제1", "제2", 및 "제3" 등의 사용은 단지 유사한 오브젝트들의 상이한 인스턴스들이 참조되고 있다는 것을 표시할 뿐이며, 그렇게 설명된 오브젝트들이 시간적으로, 공간적으로, 랭킹으로 또는 임의의 다른 방식으로 주어진 시퀀스로 있어야 한다는 것을 의미하도록 의도되지 않는다. 본 명세서에서 용어 "실질적으로"는 목표의 10% 이내에 있다는 것을 지칭한다.
본 명세서에 설명되는 실시예들의 목적들을 위해, 달리 특정되지 않는 한, 트랜지스터들은 드레인, 소스, 게이트, 및 벌크(bulk) 단자들을 포함하는 MOS(metal oxide semiconductor) 트랜지스터들이다. 소스 및 드레인 단자들은 동일한 단자들일 수 있으며, 본 명세서에서 상호교환가능하게 사용된다. 당업자들은 다른 트랜지스터들, 예컨대 바이폴라 접합 트랜지스터들, 즉 BJT PNP/NPN, BiCMOS, CMOS 등이 본 개시내용의 범위를 벗어나지 않으면서 사용될 수 있다는 것을 인식할 것이다.
일부 실시예들에서, PLL 회로는 하나 이상의(예컨대, 듀얼) VCO들을 포함할 수 있다. 하나 이상의 VCO들은 PFD(phase frequency detector), ICP(charge pump) 및 3차 LPF를 공유할 수 있다. 하나 이상의 VCO들 각각은 5G 통신을 위한 멀티-대역 트랜시버에 대해 (예컨대, 하나 이상의 LO 주파수들에서) 별개의 LO 신호를 생성할 수 있다. 다중 VCO-기반 PLL은 작은 영역을 점유하며, 부가적인 필터들 및/또는 증폭기들 없이 후속 회로 스테이지들에 적절한 전력을 제공할 수 있다.
제1 양상에 따르면, 위상 고정 루프(PLL) 회로는, 제1 주파수 대역의 제1 주파수를 갖는 제1 신호를 생성하기 위한 제1 전압 제어 오실레이터(VCO), 및 제2 주파수 대역의 제2 주파수를 갖는 제2 신호를 생성하기 위한 제2 VCO를 포함하며, 여기서 제2 주파수 대역은 제1 주파수 대역과는 상이한 주파수 대역이다. PLL 회로는 제1 VCO, 제2 VCO, 및 피드백 루프에 커플링된 멀티플렉서를 포함한다. PLL 회로는, 피드백 루프를 사용하여 제1 VCO 또는 제2 VCO와 연관된 신호를 피드백하기 위해 멀티플렉서를 사용하여 제1 VCO 또는 제2 VCO 중 어느 하나를 선택하기 위한 제어 로직, 및 제1 VCO, 제2 VCO, 및 피드백 루프에 커플링된 위상 주파수 검출기를 포함하며, 여기서 위상 주파수 검출기는 기준 신호 및 피드백 신호를 사용하여 제1 또는 제2 생성된 신호의 주파수 및/또는 위상을 추적하기 위해 기준 신호 및 피드백 신호를 수신하도록 구성된다.
일 실시예에서, PLL 회로는 제1 주파수를 갖는 제1 LO 또는 제2 주파수를 갖는 제2 LO를 생성하며, 여기서 제1 주파수 및 제2 주파수 둘 모두는 제1 고조파들이다. 제1 고조파(또는 기본/고유 주파수(natural frequency)/고조파)가 더 높은 주파수들의 더 높은 고조파들과는 반대로 오브젝트의 주기적인 파형 또는 발진에 의해 생성되는 가장 낮은 주파수라는 것을 유의한다. 일 실시예에서, 제1 주파수 범위는 대략 18.5GHz 내지 26.5GHz이고, 제2 주파수 범위는 대략 31.5GHz 내지 41.5GHz이다.
일 실시예에서, PLL 회로는, 제1 VCO와 멀티플렉서 사이에 커플링된 제1 CML(current model logic) 주파수 분할기 회로 및 제2 VCO와 멀티플렉서 사이에 커플링된 제2 CML 주파수 분할기 회로를 더 포함한다. 다른 실시예에서, 제1 또는 제2 CML 주파수 분할기 회로는 1/16 주파수 분할기이다. 다른 실시예에서, PLL 회로는, 제1 CML과 멀티플렉서 사이에 커플링된 제1 디지털 주파수 분할기 회로 및 제2 CML과 멀티플렉서 사이에 커플링된 제2 디지털 주파수 분할기 회로를 더 포함한다. 일 실시예에서, 제1 또는 제2 디지털 주파수 분할기 회로는 1/16 내지 1/63 주파수 분할들로부터 선택가능하다.
일 실시예에서, PLL 회로는 위상 주파수 검출기와 제1 및 제2 VCO들 사이에 커플링된 저역 통과 필터를 더 포함하며, 여기서 저역 통과 필터는 3차 저역 통과 필터이다. 다른 실시예에서, 3차 저역 통과 필터는 3개의 별개의 공진 주파수들을 갖는 수동 저항기-커패시터 네트워크를 포함한다. 다른 실시예에서, 제어 로직은 제1 VCO 또는 제2 VCO 중, 선택되지 않은 VCO를 추가로 디스에이블링시킨다.
제2 양상에 따르면, RF(radio frequency) 전단 회로는 LO 신호를 생성하기 위한 위상 고정 루프 회로를 포함하며, 위상 고정 루프 회로는 제1 주파수 대역의 제1 주파수를 갖는 제1 신호를 생성하기 위한 제1 전압 제어 오실레이터(VCO), 및 제2 주파수 대역의 제2 주파수를 갖는 제2 신호를 생성하기 위한 제2 VCO를 포함하며, 여기서 제2 주파수 대역은 제1 주파수 대역과는 상이한 주파수 대역이다. PLL 회로는 제1 VCO, 제2 VCO, 및 피드백 루프에 커플링된 멀티플렉서를 포함한다. PLL 회로는, 피드백 루프를 사용하여 제1 VCO 또는 제2 VCO와 연관된 신호를 피드백하기 위해 멀티플렉서를 사용하여 제1 VCO 또는 제2 VCO 중 어느 하나를 선택하기 위한 제어 로직, 및 제1 VCO, 제2 VCO, 및 피드백 루프에 커플링된 위상 주파수 검출기를 포함하며, 여기서 위상 주파수 검출기는 기준 신호 및 피드백 신호를 사용하여 제1 또는 제2 생성된 신호의 주파수 및/또는 위상을 추적하기 위해 기준 신호 및 피드백 신호를 수신하도록 구성된다.
제3 양상에 따르면, 듀얼 전압 제어 오실레이터(VCO) 회로는 제1 주파수 대역의 제1 주파수를 갖는 제1 신호를 생성하기 위한 제1 VCO 회로를 포함하며, 제1 VCO 회로는, 입력 노드, 제1 출력 노드, 및 제2 출력 노드를 갖는 제1 가변 커패시터, 제1 가변 커패시터와 병렬로 커플링된 제2 가변 커패시터, 제1 드레인 단자, 제1 게이트 단자, 및 제1 소스 단자를 갖는 제1 트랜지스터 － 제1 드레인 단자는 제1 출력 노드에 커플링되고, 제1 게이트 단자는 제2 출력 노드에 커플링되며, 제1 소스 단자는 접지 노드에 커플링됨 －, 및 제2 드레인 단자, 제2 게이트 단자, 및 제2 소스 단자를 갖는 제2 트랜지스터를 포함하고, 여기서 제2 드레인 단자는 제2 출력 노드에 커플링되고, 제2 게이트 단자는 제1 출력 노드에 커플링되며, 제2 소스 단자는 접지 노드에 커플링된다. 듀얼 VCO 회로는 제2 주파수 대역의 제2 주파수를 갖는 제2 신호를 생성하기 위한 제2 VCO 회로를 포함하며, 제2 VCO 회로는, 제3 출력 노드 및 제4 출력 노드를 갖는 제3 가변 커패시터, 제3 가변 커패시터와 병렬로 커플링된 제4 가변 커패시터, 제3 드레인 단자, 제3 게이트 단자, 및 제3 소스 단자를 갖는 제3 트랜지스터 － 제3 드레인 단자는 제3 출력 노드에 커플링되고, 제3 게이트 단자는 제4 출력 노드에 커플링되며, 제3 소스 단자는 접지 노드에 커플링됨 －, 및 제4 드레인 단자, 제4 게이트 단자, 및 제4 소스 단자를 갖는 제4 트랜지스터를 포함하고, 여기서 제4 드레인 단자는 제4 출력 노드에 커플링되고, 제4 게이트 단자는 제3 출력 노드에 커플링되며, 제4 소스 단자는 접지 노드에 커플링된다. 듀얼 VCO 회로는, 제1 주파수에서 제1 및 제2 가변 커패시터들을 이용하여 공진하기 위해 제1 출력 노드와 제2 출력 노드 사이에 커플링된 제1 인덕터, 및 제2 주파수에서 제3 및 제4 가변 커패시터들을 이용하여 공진하기 위해 제3 출력 노드와 제4 출력 노드 사이에 커플링된 제2 인덕터를 포함한다.
일 실시예에서, 제1 인덕터 및 제2 인덕터 둘 모두는 루프 인덕터들이며, 제1 인덕터는, 제1 인덕터 및 제2 인덕터가 함께 단일 인덕터 풋프린트(footprint)를 갖도록 제2 인덕터의 영역과 중첩한다. 일 실시예에서, 제1 주파수 범위는 대략 18.5GHz 내지 26.5GHz이고, 제2 주파수 범위는 대략 31.5GHz 내지 41.5GHz이다.
일 실시예에서, 듀얼 VCO 회로는, 제1 출력 노드와 제2 출력 노드 사이에 커플링된 제1 버퍼 출력 네트워크 회로, 및 제3 출력 노드와 제4 출력 노드 사이에 커플링된 제2 버퍼 출력 네트워크 회로를 더 포함한다. 다른 실시예에서, 제1 버퍼 출력 네트워크 및 제2 버퍼 출력 네트워크는 2차 출력 네트워크들이다. 다른 실시예에서, 제1 버퍼 출력 네트워크 및 제2 버퍼 출력 네트워크는 제1 변압기 및 제2 변압기를 각각 포함한다.
다른 실시예에서, 제1 변압기는 제1 변압기에 의해 관측되는 기생 커패시턴스와 함께 누설 인덕턴스 및 자기 인덕턴스를 가지며, 제1 변압기의 2차 권선의 커패시턴스는 제3 주파수 및 제4 주파수에서 공진한다. 다른 실시예에서, 제2 변압기는 제2 변압기에 의해 관측되는 기생 커패시턴스와 함께 누설 인덕턴스 및 자기 인덕턴스를 가지며, 제2 변압기의 2차 권선의 커패시턴스는 제5 주파수 및 제6 주파수에서 공진한다.
일 실시예에서, 제1 변압기 및 제2 변압기는 각각 대략 1 내지 1.5의 변압기 비율을 갖는다. 다른 실시예에서, 제1, 제2, 제3, 및 제4 트랜지스터들은 듀얼 VCO 회로를 포함하는 위상 고정 루프 회로의 다른 트랜지스터들보다 큰 게이트 길이를 갖는 트랜지스터들을 포함한다. 다른 실시예에서, 제1 VCO는 인에이블이고 제2 VCO는 디스에이블이거나, 또는 제1 VCO는 디스에이블이고 제2 VCO는 인에이블이다.
제4 양상에 따르면, PLL 회로는 고유/기본 또는 제1 고조파 주파수들 둘 모두에서 2개의 별개의 신호들을 생성하기 위한 듀얼 전압 제어 오실레이터(VCO) 회로를 포함한다. 듀얼 전압 제어 오실레이터(VCO) 회로는 제1 주파수에서 제1 신호를 생성하기 위한 제1 VCO 회로, 및 제2 주파수에서 제2 신호를 생성하기 위한 제2 VCO 회로를 포함한다. 제1 VCO 회로는, 제1 출력 노드 및 제2 출력 노드를 갖는 제1 가변 커패시터, 제1 가변 커패시터와 병렬로 커플링된 제2 가변 커패시터, 제1 드레인 단자, 제1 게이트 단자, 및 제1 소스 단자를 갖는 제1 트랜지스터 － 제1 드레인 단자는 제1 출력 노드에 커플링되고, 제1 게이트 단자는 제2 출력 노드에 커플링되며, 제1 소스 단자는 접지 노드에 커플링됨 －, 및 제2 드레인 단자, 제2 게이트 단자, 및 제2 소스 단자를 갖는 제2 트랜지스터를 포함하고, 여기서 제2 드레인 단자는 제2 출력 노드에 커플링되고, 제2 게이트 단자는 제1 출력 노드에 커플링되며, 제2 소스 단자는 접지 노드에 커플링된다. 제2 VCO 회로는, 제3 출력 노드 및 제4 출력 노드를 갖는 제3 가변 커패시터, 제3 가변 커패시터와 병렬로 커플링된 제4 가변 커패시터, 제3 드레인 단자, 제3 게이트 단자, 및 제3 소스 단자를 갖는 제3 트랜지스터 － 제3 드레인 단자는 제3 출력 노드에 커플링되고, 제3 게이트 단자는 제4 출력 노드에 커플링되며, 제3 소스 단자는 접지 노드에 커플링됨 －, 및 제4 드레인 단자, 제4 게이트 단자, 및 제4 소스 단자를 갖는 제4 트랜지스터를 포함하고, 여기서 제4 드레인 단자는 제4 출력 노드에 커플링되고, 제4 게이트 단자는 제3 출력 노드에 커플링되며, 제4 소스 단자는 접지 노드에 커플링된다. PLL 회로는, 제1 주파수에서 제1 및 제2 가변 커패시터들을 이용하여 공진하기 위해 제1 출력 노드와 제2 출력 노드 사이에 커플링된 제1 인덕터, 및 제2 주파수에서 제3 및 제4 가변 커패시터들을 이용하여 공진하기 위해 제3 출력 노드와 제4 출력 노드 사이에 커플링된 제2 인덕터를 포함한다. PLL 회로는, 제1 VCO 회로, 제2 VCO 회로, 및 피드백 루프에 커플링된 멀티플렉서, 및 피드백 루프를 사용하여 제1 VCO 회로 또는 제2 VCO 회로와 연관된 신호를 피드백하기 위해 멀티플렉서를 사용하여 제1 VCO 회로 또는 제2 VCO 회로 중 어느 하나를 선택하기 위한 제어 로직을 포함한다. PLL 회로는 제1 VCO 회로 및 제2 VCO 회로 및 피드백 루프에 커플링된 위상 주파수 검출기를 포함하며, 여기서 위상 주파수 검출기는, 기준 신호 및 피드백 신호를 사용하여 제1 또는 제2 생성된 신호의 주파수 및/또는 위상을 추적하기 위해 기준 신호 및 피드백 신호를 수신하도록 구성된다.
제5 양상에 따르면, RF 전단 회로는 LO(local oscillator) 신호를 생성하기 위한 PLL 회로를 포함한다. PLL 회로는 고유/기본 또는 제1 고조파 주파수들 둘 모두에서 2개의 별개의 신호들을 생성하기 위한 듀얼 전압 제어 오실레이터(VCO) 회로를 포함한다. 듀얼 전압 제어 오실레이터(VCO) 회로는 제1 주파수에서 제1 신호를 생성하기 위한 제1 VCO 회로, 및 제2 주파수에서 제2 신호를 생성하기 위한 제2 VCO 회로를 포함한다. 제1 VCO 회로는, 제1 출력 노드 및 제2 출력 노드를 갖는 제1 가변 커패시터, 제1 가변 커패시터와 병렬로 커플링된 제2 가변 커패시터, 제1 드레인 단자, 제1 게이트 단자, 및 제1 소스 단자를 갖는 제1 트랜지스터 － 제1 드레인 단자는 제1 출력 노드에 커플링되고, 제1 게이트 단자는 제2 출력 노드에 커플링되며, 제1 소스 단자는 접지 노드에 커플링됨 －, 및 제2 드레인 단자, 제2 게이트 단자, 및 제2 소스 단자를 갖는 제2 트랜지스터를 포함하고, 여기서 제2 드레인 단자는 제2 출력 노드에 커플링되고, 제2 게이트 단자는 제1 출력 노드에 커플링되며, 제2 소스 단자는 접지 노드에 커플링된다. 제2 VCO 회로는, 제3 출력 노드 및 제4 출력 노드를 갖는 제3 가변 커패시터, 제3 가변 커패시터와 병렬로 커플링된 제4 가변 커패시터, 제3 드레인 단자, 제3 게이트 단자, 및 제3 소스 단자를 갖는 제3 트랜지스터 － 제3 드레인 단자는 제3 출력 노드에 커플링되고, 제3 게이트 단자는 제4 출력 노드에 커플링되며, 제3 소스 단자는 접지 노드에 커플링됨 －, 및 제4 드레인 단자, 제4 게이트 단자, 및 제4 소스 단자를 갖는 제4 트랜지스터를 포함하고, 여기서 제4 드레인 단자는 제4 출력 노드에 커플링되고, 제4 게이트 단자는 제3 출력 노드에 커플링되며, 제4 소스 단자는 접지 노드에 커플링된다. PLL 회로는, 제1 주파수에서 제1 및 제2 가변 커패시터들을 이용하여 공진하기 위해 제1 출력 노드와 제2 출력 노드 사이에 커플링된 제1 인덕터, 및 제2 주파수에서 제3 및 제4 가변 커패시터들을 이용하여 공진하기 위해 제3 출력 노드와 제4 출력 노드 사이에 커플링된 제2 인덕터를 포함한다. PLL 회로는, 제1 VCO 회로, 제2 VCO 회로, 및 피드백 루프에 커플링된 멀티플렉서, 및 피드백 루프를 사용하여 제1 VCO 회로 또는 제2 VCO 회로와 연관된 신호를 피드백하기 위해 멀티플렉서를 사용하여 제1 VCO 회로 또는 제2 VCO 회로 중 어느 하나를 선택하기 위한 제어 로직을 포함한다. PLL 회로는 제1 VCO 회로 및 제2 VCO 회로 및 피드백 루프에 커플링된 위상 주파수 검출기를 포함하며, 여기서 위상 주파수 검출기는, 기준 신호 및 피드백 신호를 사용하여 제1 또는 제2 생성된 신호의 주파수 및/또는 위상을 추적하기 위해 기준 신호 및 피드백 신호를 수신하도록 구성된다.
도 1은 본 발명의 일 실시예에 따른, 무선 통신 디바이스의 일 예를 예시한 블록 다이어그램이다. 도 1을 참조하면, 단순히 무선 디바이스로 또한 지칭되는 무선 통신 디바이스(100)는 무엇보다도, RF 전단 모듈(101) 및 베이스밴드 프로세서(102)를 포함한다. 무선 디바이스(100)는 임의의 종류의 무선 통신 디바이스들, 이를테면 예컨대, 모바일 폰들, 랩톱들, 태블릿들, 네트워크 어플라이언스 디바이스들(예컨대, 사물 인터넷 또는 IOT 어플라이언스 디바이스들) 등일 수 있다.
라디오 수신기 회로에서, RF 전단은 믹서 스테이지까지 포함하여 안테나 사이의 모든 회로부에 대한 일반적인 용어이다. 그것은, 오리지널 인입 라디오 주파수의 신호가 더 낮은 중간 주파수(IF)로 변환되기 전에 그 신호를 프로세싱하는 수신기의 모든 컴포넌트들로 이루어진다. 마이크로파 및 위성 수신기들에서, 그것은 종종 LNB(low-noise block) 또는 LND(low-noise downconverter)로 지칭되며, 종종 안테나에 로케이팅되어, 안테나로부터의 신호가 더 쉽게 처리되는 중간 주파수로 수신기의 나머지에 전달될 수 있다. 베이스밴드 프로세서는 모든 라디오 기능들(안테나를 요구하는 모든 기능들)을 관리하는 네트워크 인터페이스에서의 디바이스(칩 또는 칩의 일부)이다.
일 실시예에서, RF 전단 모듈(101)은 하나 이상의 RF 트랜시버들을 포함하며, 여기서 RF 트랜시버들 각각은 다수의 RF 안테나들 중 하나를 통해 특정한 주파수 대역(예컨대, 주파수들의 특정한 범위, 이를테면 중첩하지 않는 주파수 범위들) 내에서 RF 신호들을 송신 및 수신한다. RF 전단 IC 칩은 RF 트랜시버들에 커플링된 주파수 합성기를 더 포함한다. 주파수 합성기는, RF 트랜시버가 대응하는 주파수 대역 내에서 RF 신호들을 믹싱, 변조 및/또는 복조할 수 있게 하기 위해, LO(local oscillator) 신호를 생성하여 RF 트랜시버들 각각에 제공한다. RF 트랜시버들 및 주파수 합성기는 단일 RF 전단 IC 칩 또는 패키지로서 단일 IC 칩 내에 통합될 수 있다.
도 2는 본 발명의 일 실시예에 따른, RF 전단 집적 회로의 일 예를 예시한 블록 다이어그램이다. 도 2를 참조하면, RF 전단(101)은 무엇보다도, 멀티-대역 RF 트랜시버(211)에 커플링된 주파수 합성기(200)를 포함한다. 트랜시버(211)는 RF 안테나(221)를 통해 하나 이상의 주파수 대역들 또는 넓은 범위의 RF 주파수들 내에서 RF 신호들을 송신 및 수신하도록 구성된다. 일 실시예에서, 트랜시버(211)는 주파수 합성기(200)로부터 하나 이상의 LO 신호들을 수신하도록 구성된다. LO 신호들은 하나 이상의 대응하는 주파수 대역들에 대해 생성된다. LO 신호들은 대응하는 주파수 대역들 내에서 RF 신호들을 송신 및 수신하려는 목적을 위하여 트랜시버에 의해 믹싱, 변조, 복조되는 데 이용된다.
도 3은 본 발명의 다른 실시예에 따른, RF 전단 집적 회로를 예시한 블록 다이어그램이다. 도 3을 참조하면, 주파수 합성기(300)는 위에서 설명된 바와 같은 주파수 합성기(200)를 표현할 수 있다. 일 실시예에서, 주파수 합성기(300)는 트랜시버들의 어레이에 통신가능하게 커플링되며, 각각의 트랜시버는 다수의 주파수 대역들 중 하나에 대응한다. 이러한 예에서, 주파수 합성기(300)는 송신기(301A), 수신기(302A), 송신기(301B), 및 수신기(302B)에 커플링된다. 송신기(301A) 및 수신기(302A)는 더 낮은 주파수 대역에서 동작하는 제1 트랜시버의 일부일 수 있으며, LB(low-band) 송신기 및 LB 수신기로 지칭된다. 송신기(301B) 및 수신기(302B)는 더 높은 주파수 대역에서 동작하는 제2 트랜시버의 일부일 수 있으며, HB(high-band) 송신기 및 HB 수신기로 지칭된다. 예컨대, LB는 대략 18.5GHz 내지 26.5GHz일 수 있는 반면, HB는 대략 31.5GHz 내지 41.5GHz일 수 있다. 도 3에 도시된 바와 같이 2개의 트랜시버들만이 존재하지만, 더 많거나 더 적은 트랜시버들이 또한 도 2에 도시된 바와 같이 주파수 합성기에 커플링될 수 있다는 것을 유의한다.
일 실시예에서, 주파수 합성기(300)는 위상-고정 루프(PLL) 회로부 또는 블록(311), LO 버퍼(312), LB 동위상/직교위상(IQ) 생성기(313), 및 LB 위상 회전기들(314)을 포함한다(그러나 이에 제한되지 않음). PLL은 출력 신호를 생성하는 제어 시스템이며, 그 출력 신호의 위상은 입력 신호의 위상에 관련된다. PLL은 가변 주파수 오실레이터 및 위상 검출기를 포함한다. 오실레이터는 주기적 신호를 생성하며, 위상 검출기는 그 신호의 위상을 입력의 주기적 신호의 위상과 비교하여, 위상들이 매칭되게 하도록 오실레이터를 조정한다. 비교를 위해 출력 신호를 입력 신호쪽으로 돌려주는 것은, 출력이 입력쪽으로 "피드백"되어 루프를 형성하기 때문에, 피드백 루프라 지칭된다.
입력 및 출력 위상을 고정 단계로 유지하는 것은 또한, 입력 및 출력 주파수들을 동일하게 유지한다는 것을 암시한다. 결과적으로, 신호들을 동기화시키는 것에 부가하여, 위상-고정 루프는 입력 주파수를 추적할 수 있거나, 또는 그것은 입력 주파수의 배수인 주파수를 생성할 수 있다. 이들 속성들은 클록 동기화, 복조 및 주파수 합성을 위해 사용된다. 위상-고정 루프들은 라디오, 원격통신들, 컴퓨터들 및 다른 전자 애플리케이션들에서 광범위하게 이용된다. 그들은, 신호를 복조하거나, 잡음있는 통신 채널로부터 신호를 복원하거나, 입력 주파수의 배수들로 안정적인 주파수를 생성하거나(주파수 합성), 또는 마이크로프로세서들과 같은 디지털 로직 회로들에서 정밀하게 타이밍된 클록 펄스들을 분배하는 데 사용될 수 있다.
도 3을 다시 참조하면, 일 실시예에서, PLL 블록(311)은 클록 기준 신호 및 제어 선택 신호를 수신하기 위한 것이다. PLL 블록(311)은 제어 선택 신호에 기반하여 제1 LO 신호 또는 제2 LO 신호를 생성하기 위해 클록 기준 신호의 주파수에 고정될 것이다. 예컨대, 제어 선택 신호가 디-어써팅(de-assert)되면, PLL 블록(311)은 제1 LO 신호, 즉 저대역 LO 신호 또는 LBLO 신호를 생성할 수 있다. 제1 LO 신호는 LO 버퍼(312)에 의해 선택적으로 버퍼링될 수 있다. LBLO 신호에 기반하여, LB IQ 생성기(313)는 RF 신호들의 동위상 및 직교위상 컴포넌트들을 믹싱, 변조, 및 복조하는 데 적합한 IQ LO 신호들을 생성한다. IQ 신호들은 LB 위상 회전기들(314)에 의해 미리 결정된 각도만큼 회전되거나 지연될 수 있다. 이어서, 회전된 IQ 신호들은 LB 송신기(301A) 및 수신기(302A)에 제공된다. 특히, IQ 신호들은, LB 송신기(301A)에 제공될 송신 IQ(TXIQ) 신호들(321A) 및 LB 수신기(302A)에 제공될 동위상 및 직교위상 수신 IQ(RXIQ) 신호들(322A)를 포함할 수 있다.
다른 실시예에서, 제어 선택이 어써팅되면, PLL 블록(311)은 제2 LO 신호, 즉 고대역 LO 신호 또는 HBLO 신호를 생성하기 위해 클록 기준 신호의 주파수에 고정될 것이다. 제2 LO 신호는 LO 버퍼(315)에 의해 선택적으로 버퍼링될 수 있다. HBLO 신호에 기반하여, HB IQ 생성기(317)는 RF 신호들의 동위상 및 직교위상 컴포넌트들을 믹싱, 변조, 및 복조하는 데 적합한 IQ LO 신호들을 생성한다. IQ 신호들은 HB 위상 회전기들(318)에 의해 미리 결정된 각도만큼 회전되거나 지연될 수 있다. 이어서, 회전된 IQ 신호들은 HB 송신기(301B) 및 수신기(302B)에 제공된다. 특히, IQ 신호들은, HB 송신기(301B)에 제공될 I/Q 신호들(321B) 및 HB 수신기(302B)에 제공될 I/Q 신호들(322B)을 포함할 수 있다. 수반되는 더 많은 주파수 대역들의 더 많은 송신기들 및 수신기들이 존재하면, 더 많은 세트들의 컴포넌트들(312 내지 314) 및/또는 컴포넌트들(315 내지 318)이 부가적인 주파수 대역들에 대한 필요한 TXIQ 및 RXIQ 신호들을 생성하기 위하여 주파수 합성기(300)에 의해 유지될 수 있다는 것을 유의한다. 이어서, PLL에 대한 제어 선택은 원하는 출력 LO 신호에 대한 대응하는 VCO를 인에이블링시킬 수 있다.
일 실시예에서, LB 송신기(301A)는 필터(303A), 믹서(304A), 및 증폭기(305A)를 포함한다. 필터(303A)는 목적지로 송신될 LB 송신(LBTX) 신호들을 수신하는 저역-통과(LP) 필터일 수 있으며, 여기서 LBTX 신호들은 베이스밴드 프로세서(102)와 같은 베이스밴드 프로세서로부터 제공될 수 있다. 믹서(301A)(또한, 상향-변환 믹서 또는 LB 상향-변환 믹서로 지칭됨)는 LB 위상 회전기들(314)에 의해 제공된 TXIQ 신호에 기반하여 LBTX 신호들을 캐리어 주파수 신호로 믹싱 및 변조하도록 구성된다. 이어서, 변조된 신호들(예컨대, 저대역 RF 또는 LBRF 신호들)은 증폭기(305A)에 의해 증폭되고, 이어서, 증폭된 신호들은 안테나(310A)를 통해 원격 수신기에 송신된다.
일 실시예에서, LB 수신기(302A)는 증폭기(306A), 믹서(307A), 및 필터(308A)를 포함한다. 증폭기(306A)는 안테나(310A)를 통해 원격 송신기로부터 LBRF 신호들을 수신하고 수신된 RF 신호들을 증폭시키기 위한 것이다. 이어서, 증폭된 RF 신호들은 LB 위상 회전기들(314)로부터 수신된 IQ LO 신호에 기반하여 믹서(307A)(또한, 하향-변환 믹서 또는 LB 하향-변환 믹서로 지칭됨)에 의해 복조된다. 이어서, 복조된 신호들은 저역-통과 필터일 수 있는 필터(308A)에 의해 프로세싱된다. 일 실시예에서, LB 송신기(301A) 및 LB 수신기(302A)는 송신 및 수신(T/R) 스위치(309A)를 통해 안테나(310A)를 공유한다. T/R 스위치(309A)는 특정한 시점에 안테나(310A)를 LB 송신기(301A) 또는 LB 수신기(302A) 중 어느 하나에 커플링시키기 위해 LB 송신기(301A)와 수신기(302A) 사이에서 스위칭하도록 구성된다.
유사하게, HB 송신기(301B)는, 고대역 송신(HBTX) 신호들을 프로세싱하기 위한 LB 송신기(301A)의 필터(303A), 믹서(304A), 및 증폭기(305A)와 유사한 기능들을 각각 갖는 필터(303B), 믹서(304B)(또한, HB 상향-변환 믹서로 지칭됨), 및 증폭기(305B)를 포함한다. HB 수신기(302B)는, 고대역 수신(HBRX) 신호들을 프로세싱하기 위한 LB 수신기(302A)의 증폭기(306A), 믹서(307A), 및 필터(308A)와 유사한 기능들을 각각 갖는 필터(306B), 믹서(307B)(또한, HB 하향-변환 믹서로 지칭됨), 및 필터(308B)를 포함한다. HB 송신기(301B) 및 HB 수신기(302B)는 LB 송신기(301A) 및 수신기(302A)의 구성과 유사하게, T/R 스위치(309B)를 통해 안테나(310B)에 커플링된다.
도 4는 일 실시예에 따른 위상 고정 루프 회로의 일 예를 예시한 블록 다이어그램이다. 도 4를 참조하면, 일 실시예에서, PLL 회로(311)는 PFD(phase detector), Icp(charge pump), 및 LPF(loop filter)를 이 순서로 포함하는 위상 검출기 체인을 포함한다. 루프 필터는 2개의 별개의 VCO 체인들(예컨대, 제1 VCO 체인 및 제2 VCO 체인)에 커플링된다. 제1 및 제2 VCO 체인들은 멀티플렉서(411)에 커플링되고, 이어서 멀티플렉서(411)는 피드백 루프(413)에 커플링된다. 일 실시예에서, 제1 및 제2 VCO 체인들은 제1 VCO(405)(예컨대, VCO1) 및 제2 VCO(407)(예컨대, VCO2)를 각각 포함한다. VCO1 및 VCO2는 각각, 대응하는 제1 및 제2 VCO 체인들에 대한 CML(current mode logic)(예컨대, 아날로그 주파수 분할기) 및 모듈식 분할기(예컨대, 디지털 주파수 분할기)에 커플링된다. 제1 및 제2 VCO 체인들의 모듈식 분할기들은 멀티플렉서(411)가 VCO 체인들 중 하나를 선택하도록 멀티플렉서(411)의 입력 포트들에 커플링된다. 일 실시예에서, PFD는 (예컨대, 멀티플렉서(411)를 통해) VCO1 및 VCO2에, 그리고 피드백 루프(413)에 커플링된다. 일 실시예에서, PLL 회로(311)는 제1 VCO 또는 제2 VCO 중 어느 하나를 선택적으로 인에이블링시키기 위한 제어 로직(409)을 더 포함한다. 예컨대, 제어 로직(409)은 또한, 제1 VCO 또는 제2 VCO 중 어느 하나를 디스에이블링(파워 오프(power off))시킬 수 있다. 일 실시예에서, 제어 로직(409)은, 멀티플렉서(411)가 제1 VCO 및 제2 VCO 둘 모두가 아니라 제1 VCO 또는 제2 VCO 중 어느 하나로부터의 입력을 선택하기 위한 선택 신호를 제공하도록 멀티플렉서(411)에 커플링된다. 이어서, 선택된 VCO는 다시 PFD로의 (예컨대, 피드백 루프(413)를 통한) 피드백 경로를 완성한다.
예컨대, 일 실시예에서, PFD는 기준 클록 신호(403)를 수신하고, 제어 로직(409)은 제어 선택 신호(401)를 수신한다. 제어 선택 신호(401)는 VCO1(405) 또는 VCO2(407) 중 어느 하나를 선택적으로 인에이블링시키고, 멀티플렉서(411)를 통해, 인에이블링된 VCO로부터 출력 신호를 선택하여, 출력 신호를 피드백 루프(413)를 통해 PFD로 피드백한다. 이어서, PFD는 기준 클록 신호(403) 및 피드백 신호를 사용하여, 대응하는 VCO에 대한 피드백된 신호(예컨대, VCO1 또는 VCO2에 대한 생성된 출력 신호)의 주파수 및/또는 위상을 추적 및/또는 보정할 수 있다.
VCO 체인들을 참조하면, CML 및 모듈식 분할기들은 주파수 분할들을 수행할 수 있다. 일 실시예에서, CML 주파수는 아날로그 도메인에서 VCO 출력 신호를 16배로 분할한다. 다른 실시예에서, 모듈식 주파수 분할기는 선택적으로, CML 및 모듈식 분할기들에 대한 결합된 256 내지 1008배의 경우 디지털 도메인에서 16 내지 63배로 CML로부터의 출력 신호를 분할한다. 일 실시예에서, VCO1(405) 및 VCO2(407)의 출력 신호들은 각각, 기준 클록 신호와는 상이한 주파수일 수 있는 상이한 주파수를 갖는다. 다른 실시예에서, VCO1(405) 및 VCO2(407)의 출력 신호들은 각각, VCO1 및 VCO2의 제1 고조파들 또는 고유 고조파들/주파수들이다. 다른 실시예에서, VCO1 및 VCO2는 동일한 구조들(예컨대, 커패시턴스들)을 갖지만, VCO1은 제1 인덕터를 사용하여 제1 주파수에서 공진하도록 튜닝되고, VCO2는 제2 인덕터를 사용하여 제2 주파수에서 공진하도록 튜닝된다. 일 실시예에서, 제1 주파수는 대략 18.5GHz 내지 26.5GHz의 제1 주파수 범위에 있고, 제2 주파수는 대략 31.5GHz 내지 41.5GHz의 제2 주파수 범위에 있다.
일 실시예에서, 루프 필터 또는 3차 저역 통과 필터(LPF)는 3개의 별개의 공진 주파수들을 갖는 수동 저항기-커패시터 (RC) 네트워크를 포함한다. 다른 실시예에서, 수동 RC 네트워크는 π형 RC 네트워크를 포함한다. 표 1은 3개의 별개(예컨대, R1-C1, R2-C2, R3-C3)의 공진 주파수들에서 3차 LPF를 갖는 듀얼-대역 PLL 회로의 예시적인 실시예를 제공한다. 듀얼-대역 PLL 회로의 위상 마진이 표 1의 개개의 대역들에 대해 대략 63.9도 및 대략 62.3도로 튜닝될 수 있다는 것을 유의한다.
Figure 112020140527241-pct00001
도 5는 일 실시예에 따른, 22GHz에서의 듀얼-대역 PLL 회로의 위상 잡음에 대한 예시적인 시뮬레이션을 예시한 블록 다이어그램이다. 도 6은 일 실시예에 따른, 36GHz에서의 듀얼-대역 PLL 회로의 위상 잡음에 대한 예시적인 시뮬레이션을 예시한 블록 다이어그램이다. 도 5 및 도 6을 참조하면, 검출기, VCO 및 총 PLL 위상 잡음들이 22GHz의 VCO1 및 36GHz의 VCO2에 대해 각각 도시된다. 일 실시예에서, 22GHz 및 36GHz 출력에 대한 시뮬레이션된 RMS 위상 지터는 각각, 약 287fs 및 175.8fs이다.
도 7은 일 실시예에 따른 듀얼 전압 제어 오실레이터(VCO) 회로의 일 예를 예시한 블록 다이어그램이다. 도 7을 참조하면, 듀얼 VCO 회로(700)는 도 4의 PLL 회로(311)의 VCO(405) 및 VCO(407)에 대한 듀얼 VCO 회로일 수 있다. 일 실시예에서, 듀얼 VCO 회로(700)는 VCO들(701 내지 703), 듀얼 인덕터 회로(705)를 포함하며, 듀얼 인덕터 회로(705)는 VCO들(701 내지 703)에 의해 공유되고, 2개의 별개의 주파수들에서 VCO들(701 내지 703)의 커패시턴스들을 이용하여 공진한다. VCO 회로(700)는 또한, LO 신호들을 RF 트랜시버들의 믹서들로 전달하기 위해 VCO들(701 내지 703) 각각에 대한 출력 버퍼 네트워크들(705 내지 707)을 포함한다.
도 7을 참조하면, 일 실시예에서, VCO(701)는 제1 주파수 대역(예컨대, 18.5GHz 내지 26.5GHz)에 있는 제1 주파수(예컨대, 대략 22GHz)로 LO 신호를 생성할 수 있다. VCO(701)는 입력(노드(404)), 제1 출력 노드(outp1) 및 제2 출력 노드(outn1)를 갖는 제1 가변 커패시터(예컨대, 버랙터(varactor) 또는 가변 커패시터)를 포함한다. VCO(701)는 제1 가변 커패시터와 병렬로 커플링된 제2 가변 커패시터(예컨대, 별개의 단계들의 5비트 가변 커패시턴스)를 포함한다. VCO(701)는 제1 드레인 단자, 제1 게이트 단자, 및 제1 소스 단자를 갖는 제1 트랜지스터를 포함하며, 여기서 제1 드레인 단자는 제1 노드(outp1)에 커플링되고, 제1 게이트 단자는 제2 노드(outn1)에 커플링되며, 제1 소스 단자는 접지 노드에 커플링된다. VCO(701)는 제2 드레인 단자, 제2 게이트 단자, 및 제2 소스 단자를 갖는 제2 트랜지스터를 포함하며, 여기서 제2 드레인 단자는 제2 출력 노드(outn1)에 커플링되고, 제2 게이트 단자는 제1 노드(outp1)에 커플링되며, 제2 소스 단자는 접지 노드에 커플링된다.
일 실시예에서, VCO(702)는 제1 주파수 대역(예컨대, 31.5 GHz 내지 41.5 GHz)에 있는 제2 주파수(예컨대, 대략 36GHz)로 LO 신호를 생성할 수 있다. VCO(702)는 입력(노드(404)), 제3 출력 노드(outp2) 및 제4 출력 노드(outn2)를 갖는 제3 가변 커패시터(예컨대, 버랙터 또는 가변 커패시터)를 포함한다. VCO(702)는 제3 가변 커패시터와 병렬로 커플링된 제4 가변 커패시터(예컨대, 별개의 단계들의 5비트 가변 커패시턴스)를 포함한다. VCO(702)는 제3 드레인 단자, 제3 게이트 단자, 및 제3 소스 단자를 갖는 제3 트랜지스터를 포함하며, 여기서 제3 드레인 단자는 제3 노드(outp2)에 커플링되고, 제3 게이트 단자는 제4 노드(outn2)에 커플링되며, 제3 소스 단자는 접지 노드에 커플링된다. VCO(702)는 제4 드레인 단자, 제4 게이트 단자, 및 제4 소스 단자를 갖는 제4 트랜지스터를 포함하며, 여기서 제4 드레인 단자는 제4 출력 노드(out2)에 커플링되고, 제4 게이트 단자는 제3 출력 노드(outp2)에 커플링되며, 제4 소스 단자는 접지 노드에 커플링된다. 일 실시예에서, VCO들(701 내지 703)의 트랜지스터들은 PLL 회로(예컨대, PLL(311))의 나머지에 대한 트랜지스터들의 채널 길이들보다 큰(예컨대, 두꺼운) 채널 길이를 포함한다. 예컨대, 제1, 제2, 제3, 및 제4 트랜지스터들은 PLL 회로의 트랜지스터들의 나머지에 대한 40nm 채널 길이에 비해 102nm 두께의 트랜지스터 채널 길이를 가질 수 있다.
일 실시예에서, 듀얼 인덕터(705)는 단일 인덕터 풋프린트를 공유하는 2개의 루프 인덕터들(예컨대, 제1 인덕터(715) 및 제2 인덕터(716))을 포함한다. 2개의 인덕터들은 각각, VCO(701) 또는 VCO(703)의 개개의 커패시턴스를 이용하여 공진할 수 있다. 일 실시예에서, 제1 및 제2 인덕터들은 둘 모두 루프 인덕터들이다. 예컨대, VCO(701)에 대응하는 인덕터(715)는 VCO(701)의 제1 및 제2 가변 커패시터들을 이용하여 공진하기 위해 VCO(701)의 outp1 노드와 outn1 노드 사이에 커플링된다. VCO(703)에 대응하는 인덕터(716)는 VCO(703)의 제3 및 제4 가변 커패시터들을 이용하여 공진하기 위해 VCO(703)의 outp2 노드와 outn2 노드 사이에 커플링된다. 일 실시예에서, 루프 인덕터(715)는 대략 139μm의 직경을 갖는다. 다른 실시예에서, 루프 인덕터(716)는 루프 인덕터(715)를 오버레이(overlay)하는 대략 61μm의 직경을 갖는다. 다른 실시예에서, 인덕터(715) 및 인덕터(716)는 제어 로직이(이를테면, 도 4의 제어 로직(409)) VCO(701) 또는 VCO(703) 중 어느 하나를 인에이블링시키도록 그러한 제어 로직에 커플링된다.
도 7을 참조하면, 일 실시예에서, 출력 버퍼 네트워크 회로들(707 내지 709)은 각각 VCO들(701 내지 703)의 출력 노드들에 커플링된다. 출력 버퍼 네트워크 회로들(707 내지 709)은 LO 신호를 RF 트랜시버 회로들의 믹서들에 전달하기 위해 개개의 VCO 체인 또는 LO 버퍼(예컨대, 도 3의 LO 버퍼(312) 또는 LO 버퍼(315))에 대한 개개의 CML 주파수 분할기를 구동시킬 수 있다.
도 8은 도 7의 듀얼 인덕턴스 회로(예컨대, 듀얼 인덕턴스(705))에 대한 인덕턴스 값들의 예시적인 시뮬레이션 차트이다. 도 8을 참조하면, LB(low band) 인덕턴스(801)는 18.5GHz 내지 26.5GHz의 주파수 범위에 대해 대략 3e-10 내지 3.1e-10 헨리를 갖는다. HB(high band) 인덕턴스(803)는 31.5 내지 41.5GHz의 주파수 범위에 대해 대략 1.6e-10 헨리를 갖는다.
도 9는 도 7의 듀얼 VCO 회로의 Q에 대한 예시적인 시뮬레이션 차트이다. 도 9를 참조하면, LB Q(901) 및 HB Q(903) 둘 모두는 VCO1(또는 LB) 및 VCO2(또는 HB) 둘 모두에 대해 >20이다.
도 10a는 일 실시예에 따른 18.5GHz 내지 26.5GHz의 주파수 대역에 대한 VCO 버퍼 출력 네트워크 회로의 일 예를 예시한 블록 다이어그램이다. 도 10b는 도 10a의 VCO 버퍼 출력 네트워크 회로에 대한 변압기 회로의 3D EM 모델의 사시도를 예시한 블록 다이어그램이다. 도 10a를 참조하면, 일 실시예에서, 네트워크(1000)는 2차 출력 네트워크이다. 2차 출력 네트워크(1000)는 1차 권선(1003) 및 2차 권선(1005)을 갖는 변압기(1001)를 포함한다. 2차 권선(1005)은 RF 트랜시버들의 믹서들에 하나 이상의 LO 신호들을 전달할 수 있는 전력 분할기(후속 스테이지의 입력 임피던스를 모델링하는 저항기)에 커플링된다. 일 실시예에서, 1차 권선(1003)은 VCO(예컨대, 도 7의 VCO(701))의 출력 포트들에 커플링된다. 예컨대, 1차 권선(1003)은 차동 증폭기 회로의 제1 및 제2 드레인 단자에 각각 커플링된 제1 및 제2 단부들을 포함한다. 차동 증폭기 회로의 게이트 단자들은 VCO(예컨대, 도 7의 VCO(701))의 출력 포트들(예컨대, outp1 및 outn1)에 커플링될 수 있다. 변압기(1001)는, 2차 권선(1005)에 의해 관측되는 기생 디바이스 커패시턴스 및 2차 권선(1005)의 코일 커패시턴스와 함께, 2개의 별개의 주파수들에서 공진하는 누설 인덕턴스 및 자기 인덕턴스를 포함한다. 일 실시예에서, 변압기(1001)는 대략 1 내지 1.5의 변압기 권선비를 갖는다.
도 11a는 도 10a의 듀얼 VCO 회로에 대한 VCO 버퍼 출력 네트워크 회로의 출력 임피던스 값들에 대한 예시적인 시뮬레이션 차트이다. 도 11b는 도 10a의 VCO 버퍼 출력 네트워크 회로에 대한 전력 손실 값들에 대한 예시적인 시뮬레이션 차트이다. 도 11a를 참조하면, VCO 버퍼 출력 네트워크 회로(1000)의 출력 임피던스는 18.5GHz 내지 26.5GHz의 주파수 범위에 대해 대략 25옴(대략 모든 실수 임피던스들)이다. 도 11b를 참조하면, VCO 버퍼 출력 네트워크 회로(1000)에 대한 수동 전력 손실은 18.5GHz 내지 26.5GHz의 주파수 범위에 대해 <-3dB이다.
도 12a는 일 실시예에 따른 31.5 GHz 내지 41.5GHz의 주파수 대역에 대한 VCO 버퍼 출력 네트워크 회로의 일 예를 예시한 블록 다이어그램이다. 도 12b는 도 12a의 VCO 버퍼 출력 네트워크 회로에 대한 변압기 회로의 3D EM 모델의 사시도를 예시한 블록 다이어그램이다. 도 12a를 참조하면, 버퍼 출력 네트워크(1200)는 도 10a의 버퍼 출력 네트워크(1000)와 구조가 유사하다. 변압기(1201)는, 대략 181μm의 직경을 갖는 변압기(1001)와 비교하여 상이한 치수, 예컨대 대략 106μm의 직경을 갖는다. 여기서, 버퍼 출력 네트워크(1200)는, 변압기(1201)가 상이한 풋프린트를 갖기 때문에 버퍼 출력 네트워크(1000)와는 상이한 주파수에서 공진한다. 예컨대, 변압기(1201)는, 2차 권선(1205)에 의해 관측되는 기생 디바이스 커패시턴스 및 2차 권선(1205)의 코일 커패시턴스와 함께, 2개의 다른 별개의 주파수들에서 공진하는 (변압기(1001)와는 상이한) 누설 인덕턴스 및 자기 인덕턴스를 포함한다. 상이한 변압기 사이즈들 또는 풋프린트들은 버퍼 출력 네트워크들로 하여금 상이한 주파수들에서 공진하게 한다. 일 실시예에서, 변압기(1001)와 유사하게, 변압기(1201)는 대략 1 내지 1.5의 변압기 권선비를 갖는다.
도 13a는 도 12a의 듀얼 VCO 회로에 대한 VCO 버퍼 출력 네트워크 회로의 출력 임피던스 값들에 대한 예시적인 시뮬레이션 차트이다. 도 13b는 도 12a의 VCO 버퍼 출력 네트워크 회로에 대한 전력 손실 값들에 대한 예시적인 시뮬레이션 차트이다. 도 13a를 참조하면, VCO 버퍼 출력 네트워크 회로(1200)의 출력 임피던스는 대략 25옴이고, 31.5 GHz 내지 41.5GHz의 주파수 범위에 대해 대략 모든 실수 임피던스들이다. 도 13b를 참조하면, VCO 버퍼 출력 네트워크 회로(1200)에 대한 수동 전력 손실은 31.5GHz 내지 41.5GHz의 주파수 범위에 대해 <-3dB이다.
도 14는 일 실시예에 따른 PFD(phase frequency detector) 회로의 일 예를 예시한 블록 다이어그램이다. PFD(1400)는 도 4의 PFD 블록일 수 있다. 도 14를 참조하면, 일 실시예에서, PFD(1400)는 2개의 D 플립-플롭 회로들을 포함한다. 제1 D 플립-플롭 회로는, D 입력 포트에서는 기준 클록 신호(예컨대, 도 4의 401), Q 출력 포트에서는 제1 피드백 경로(예컨대, 신호(UP)), 그리고 QB 출력 포트에서는 신호(UPB)에 커플링된다. 제2 D 플립-플롭 회로는, D 입력 포트에서는 VCO 피드백 루프(예컨대, 도 4의 피드백 루프(413)), Q 출력 포트에서는 제2 피드백 경로(예컨대, 신호(DN)), 그리고 QB 출력 포트에서는 신호(DNB)에 커플링된다. 제1 및 제2 피드백 경로들은 "and 게이트"의 제1 및 제2 입력 포트에 커플링된다. "and 게이트"의 출력 포트는 지연 라인에 커플링된다. 지연 라인은, 위상 에러가 검출되지 않아서 PLL 지터를 유발할 수 있는 데드 존(dead zone)을 제거하기 위해 제1 및 제2 D 플립-플롭 회로들의 리셋 포트들에 커플링된다. PFD 회로는 후속 전하 펌프 회로에 커플링된다.
도 15는 일 실시예에 따른 전하 펌프 회로의 일 예를 예시한 블록 다이어그램이다. 전하 펌프 회로(1500)는 도 4의 전하 펌프 또는 "Icp" 블록일 수 있다. 전하 펌프는 출력 전압을 높이거나 낮추기 위해 커패시터들을 전하 저장소로서 사용하는 DC-DC 변환기일 수 있다. 도 15를 참조하면, 일 실시예에서, 전하 펌프(1500)는 (도 14의 PFD(1400)와 같은) PFD로부터의 신호(UPB)에 커플링된 게이트 단자를 갖는 제1 pnp 트랜지스터를 포함한다. 제1 pnp 트랜지스터는 PFD로부터의 신호(DN)에 커플링된 게이트 단자, 및 제1 npn 트랜지스터의 드레인 단자 및 네거티브 피드백을 갖는 op-amp의 입력 포트에 커플링된 소스 단자를 갖는다. 전하 펌프 회로(1500)는, PFD로부터의 신호(UP)에 커플링된 게이트 단자, 및 제2 npn 트랜지스터의 드레인 단자 및 op-amp의 출력 포트에 커플링된 소스 단자를 갖는 제2 pnp 트랜지스터를 포함한다. 제2 npn 트랜지스터는 PFD로부터의 신호(DNB)에 커플링된 게이트 단자를 포함한다. 전하 펌프 회로는 PLL 회로의 후속 LPF(loop filter) 및 VCO 회로들에 커플링된다. 전하 펌프는 VCO들의 발진 주파수를 제어하기 위해 전압을 높이거나 낮출 수 있다.
전술한 명세서에서, 본 발명의 실시예들은 본 발명의 특정 예시적인 실시예들을 참조하여 설명되었다. 다음의 청구항들에 기재된 바와 같은 본 발명의 더 넓은 사상 및 범위를 벗어나지 않으면서 다양한 변형들이 그에 대해 행해질 수 있다는 것은 명백할 것이다. 따라서, 명세서 및 도면들은 제한적인 의미보다는 예시적인 의미로 간주될 것이다.

Claims (20)

  1. 듀얼 전압 제어 오실레이터(VCO) 회로로서,
    제1 주파수 대역의 제1 주파수를 갖는 제1 신호를 생성하기 위한 제1 VCO 회로 － 상기 제1 VCO 회로는,
    입력 노드, 제1 출력 노드, 및 제2 출력 노드를 갖는 제1 가변 커패시터;
    상기 제1 가변 커패시터와 병렬로 커플링된 제2 가변 커패시터;
    제1 드레인 단자, 제1 게이트 단자, 및 제1 소스 단자를 갖는 제1 트랜지스터 － 상기 제1 드레인 단자는 상기 제1 출력 노드에 커플링되고, 상기 제1 게이트 단자는 상기 제2 출력 노드에 커플링되며, 상기 제1 소스 단자는 접지 노드에 커플링됨 －; 및
    제2 드레인 단자, 제2 게이트 단자, 및 제2 소스 단자를 갖는 제2 트랜지스터를 포함하며, 상기 제2 드레인 단자는 상기 제2 출력 노드에 커플링되고, 상기 제2 게이트 단자는 상기 제1 출력 노드에 커플링되며, 상기 제2 소스 단자는 상기 접지 노드에 커플링됨 －;
    제2 주파수 대역의 제2 주파수를 갖는 제2 신호를 생성하기 위한 제2 VCO 회로 － 상기 제2 VCO 회로는,
    상기 입력 노드, 제3 출력 노드, 및 제4 출력 노드를 갖는 제3 가변 커패시터;
    상기 제3 가변 커패시터와 병렬로 커플링된 제4 가변 커패시터;
    제3 드레인 단자, 제3 게이트 단자, 및 제3 소스 단자를 갖는 제3 트랜지스터 － 상기 제3 드레인 단자는 상기 제3 출력 노드에 커플링되고, 상기 제3 게이트 단자는 상기 제4 출력 노드에 커플링되며, 상기 제3 소스 단자는 상기 접지 노드에 커플링됨 －; 및
    제4 드레인 단자, 제4 게이트 단자, 및 제4 소스 단자를 갖는 제4 트랜지스터를 포함하며, 상기 제4 드레인 단자는 상기 제4 출력 노드에 커플링되고, 상기 제4 게이트 단자는 상기 제3 출력 노드에 커플링되며, 상기 제4 소스 단자는 상기 접지 노드에 커플링됨 －;
    상기 제1 주파수에서 상기 제1 가변 커패시터 및 상기 제2 가변 커패시터를 이용하여 공진하기 위해 상기 제1 출력 노드와 상기 제2 출력 노드 사이에 커플링된 제1 인덕터;
    상기 제2 주파수에서 상기 제3 가변 커패시터 및 상기 제4 가변 커패시터를 이용하여 공진하기 위해 상기 제3 출력 노드와 상기 제4 출력 노드 사이에 커플링된 제2 인덕터;
    상기 제1 출력 노드와 상기 제2 출력 노드 사이에 커플링된 제1 버퍼 출력 네트워크 회로; 및
    상기 제3 출력 노드와 상기 제4 출력 노드 사이에 커플링된 제2 버퍼 출력 네트워크 회로를 포함하는, 듀얼 전압 제어 오실레이터 회로.
  2. 제1항에 있어서,
    상기 제1 인덕터 및 상기 제2 인덕터 둘 모두는 루프 인덕터들이며,
    상기 제1 인덕터는, 상기 제1 인덕터 및 상기 제2 인덕터가 함께 단일 인덕터 풋프린트(footprint)를 갖도록 상기 제2 인덕터의 영역을 오버레이(overlay)하는, 듀얼 전압 제어 오실레이터 회로.
  3. 제1항에 있어서,
    상기 제1 주파수 범위는 18.5GHz 내지 26.5GHz이고,
    상기 제2 주파수 범위는 31.5GHz 내지 41.5GHz인, 듀얼 전압 제어 오실레이터 회로.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 버퍼 출력 네트워크 및 상기 제2 버퍼 출력 네트워크는 2차 출력 네트워크들인, 듀얼 전압 제어 오실레이터 회로.
  6. 제1항에 있어서,
    상기 제1 버퍼 출력 네트워크 및 상기 제2 버퍼 출력 네트워크는 제1 변압기 및 제2 변압기를 각각 포함하는, 듀얼 전압 제어 오실레이터 회로.
  7. 제6항에 있어서,
    상기 제1 변압기는 상기 제1 변압기에 의해 관측되는 기생 커패시턴스와 함께 누설 인덕턴스 및 자기 인덕턴스를 가지며,
    상기 제1 변압기의 2차 권선의 커패시턴스는 제3 주파수 및 제4 주파수에서 공진하는, 듀얼 전압 제어 오실레이터 회로.
  8. 제6항에 있어서,
    상기 제2 변압기는 상기 제2 변압기에 의해 관측되는 기생 커패시턴스와 함께 누설 인덕턴스 및 자기 인덕턴스를 가지며,
    상기 제2 변압기의 2차 권선의 커패시턴스는 제5 주파수 및 제6 주파수에서 공진하는, 듀얼 전압 제어 오실레이터 회로.
  9. 제6항에 있어서,
    상기 제1 변압기 및 상기 제2 변압기는 각각 1 내지 1.5의 변압기 권선비를 갖는, 듀얼 전압 제어 오실레이터 회로.
  10. 제1항에 있어서,
    상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터, 및 상기 제4 트랜지스터는 상기 듀얼 VCO 회로를 포함하는 위상 고정 루프 회로의 다른 트랜지스터들보다 큰 게이트 길이를 갖는 트랜지스터들을 포함하는, 듀얼 전압 제어 오실레이터 회로.
  11. 제1항에 있어서,
    상기 제1 VCO는 인에이블링되고 상기 제2 VCO는 디스에이블링되거나, 또는 상기 제1 VCO는 디스에이블링되고 상기 제2 VCO는 인에이블링되는, 듀얼 전압 제어 오실레이터 회로.
  12. 제1항 내지 제3항 및 제5항 내지 제11항 중 어느 한 항의 듀얼 전압 제어 오실레이터(VCO) 회로를 포함하는, 위상 고정 루프 회로.
  13. LO 신호를 생성하기 위한 위상 고정 루프 회로를 포함하는 RF(radio frequency) 전단 회로로서,
    상기 위상 고정 루프는 제1항 내지 제3항 및 제5항 내지 제11항 중 어느 한 항의 듀얼 전압 제어 오실레이터(VCO) 회로를 포함하는, RF 전단 회로.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020207037239A 2018-05-29 2019-05-21 멀티-대역 밀리미터파 5g 통신을 위한 브로드밴드 위상 고정 루프용 듀얼 전압 제어 오실레이터 회로들 KR102503692B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/992,079 2018-05-29
US15/992,079 US10666274B2 (en) 2018-05-29 2018-05-29 Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5G communication
PCT/US2019/033403 WO2019231774A1 (en) 2018-05-29 2019-05-21 Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5g communication

Publications (2)

Publication Number Publication Date
KR20210013720A KR20210013720A (ko) 2021-02-05
KR102503692B1 true KR102503692B1 (ko) 2023-02-23

Family

ID=68693553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037239A KR102503692B1 (ko) 2018-05-29 2019-05-21 멀티-대역 밀리미터파 5g 통신을 위한 브로드밴드 위상 고정 루프용 듀얼 전압 제어 오실레이터 회로들

Country Status (6)

Country Link
US (1) US10666274B2 (ko)
JP (2) JP7300078B2 (ko)
KR (1) KR102503692B1 (ko)
CN (1) CN112514259A (ko)
CA (1) CA3101444C (ko)
WO (1) WO2019231774A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10965331B2 (en) * 2019-04-22 2021-03-30 Semiconductor Components Industries, Llc Broad range voltage-controlled oscillator
WO2021141857A2 (en) * 2020-01-07 2021-07-15 The Regents Of The University Of California Integrated wideband stepped-chirp radar sensor
US11677430B2 (en) 2020-11-18 2023-06-13 Swiftlink Technologies Inc. Transformer-based current-reuse amplifier with embedded IQ generation for compact image rejection architecture in multi-band millimeter-wave 5G communication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122977A1 (en) * 2003-08-19 2008-05-29 Sony Corporation Digital transmission system and clock reproducing device
US20120169428A1 (en) * 2010-12-31 2012-07-05 Broadcom Corporation Ac coupled stack inductor for voltage controlled oscillator
US20120223779A1 (en) * 2011-03-01 2012-09-06 National Taiwan University Voltage-controlled oscillator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465365A1 (fr) * 1979-09-07 1981-03-20 Jeumont Schneider Oscillateur bf a diapason a securite intrinseque
US6876263B1 (en) * 2003-03-05 2005-04-05 Applied Micro Circuits Corporation Dual voltage-controlled oscillator structure with powder-down feature
JP2005236602A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置
JP2007104152A (ja) * 2005-09-30 2007-04-19 Sharp Corp 電圧制御発振器及び電圧制御発振器ユニット
US7268640B2 (en) * 2005-12-20 2007-09-11 Nokia Corporation Frequency generator arrangement
JP2008271220A (ja) * 2007-04-20 2008-11-06 Toshiba Corp 集積回路装置
EP2433366B1 (en) * 2009-05-19 2018-12-19 Marvell World Trade Ltd. Transmit architecture for wireless multi-mode applications
CN101820250B (zh) * 2010-04-15 2012-05-30 复旦大学 一种宽带正交双模压控振荡器
CN201976003U (zh) * 2011-04-03 2011-09-14 阮小青 直流低压电源八桥振荡电子变压器
US8629732B2 (en) * 2011-09-30 2014-01-14 Freescale Semiconductor, Inc. Voltage-controlled oscillators and related systems
TWI482426B (zh) * 2012-03-13 2015-04-21 Ind Tech Res Inst 電壓控制振盪器模組以及振盪訊號產生方法
JP2015091084A (ja) * 2013-11-07 2015-05-11 三菱電機株式会社 ４相出力電圧制御発振器
US9819307B2 (en) * 2015-06-19 2017-11-14 Qualcomm Incorporated Low power current re-using transformer-based dual-band voltage controlled oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080122977A1 (en) * 2003-08-19 2008-05-29 Sony Corporation Digital transmission system and clock reproducing device
US20120169428A1 (en) * 2010-12-31 2012-07-05 Broadcom Corporation Ac coupled stack inductor for voltage controlled oscillator
US20120223779A1 (en) * 2011-03-01 2012-09-06 National Taiwan University Voltage-controlled oscillator

Also Published As

Publication number Publication date
JP2021525481A (ja) 2021-09-24
CN112514259A (zh) 2021-03-16
CA3101444A1 (en) 2019-12-05
JP2023059872A (ja) 2023-04-27
US10666274B2 (en) 2020-05-26
KR20210013720A (ko) 2021-02-05
US20190372576A1 (en) 2019-12-05
JP7300078B2 (ja) 2023-06-29
WO2019231774A1 (en) 2019-12-05
CA3101444C (en) 2023-05-16

Similar Documents

Publication Publication Date Title
El-Halwagy et al. A 28-GHz quadrature fractional-N frequency synthesizer for 5G transceivers with less than 100-fs jitter based on cascaded PLL architecture
Maligeorgos et al. A low-voltage 5.1-5.8-GHz image-reject receiver with wide dynamic range
TWI474629B (zh) 無表面聲波接收器
US7843287B2 (en) Active resonant circuit with resonant-frequency tunability
US20070146088A1 (en) Oscillation circuit and a semiconductor circuit device having the oscillation circuit
KR102503692B1 (ko) 멀티-대역 밀리미터파 5g 통신을 위한 브로드밴드 위상 고정 루프용 듀얼 전압 제어 오실레이터 회로들
US6249190B1 (en) Differential oscillator
US20110300810A1 (en) Transceiver including a weaved connection
JP2023074508A (ja) 多重帯域ミリメートル波５ｇ通信のための広帯域位相ロックループ
WO2011127754A1 (zh) 双模压控振荡器、频率综合器及无线接收装置
KR102435461B1 (ko) Rf 통신들을 위한 오른쪽 및 왼쪽 송신 라인 스위치들을 활용하는 광대역 360 도 위상 시프터
Chen et al. A dual-band LO generation system using a 40GHz VCO with a phase noise of− 106.8 dBc/Hz at 1-MHz
Lee et al. A 28.5–32-GHz fast settling multichannel PLL synthesizer for 60-GHz WPAN radio
Krishnaswamy et al. A variable-phase ring oscillator and PLL architecture for integrated phased array transceivers
KR102493910B1 (ko) 임피던스 변환과 함께 메타 물질 송신 라인 개념을 활용하는 광대역 분산 차동 전력 증폭기
CN110417364B (zh) 功率放大器
US7444122B2 (en) Communications system with variable load and related method
US20230283317A1 (en) Self Mixing Frequency Doubler Tripler Circuits for Wireless Communication
TWI485995B (zh) 可攜式計算裝置
Chen et al. A sideband-suppressed low-power synthesizer for 14-band dual-carrier MB-OFDM UWB transceivers
Bagheri Design techniques in CMOS LC quadrature oscillators for broadband applications
Shahroury A 1.2-VLow-POWER FULL-BAND LOW-POWER UWB TRANSMITTER WITH INTEGRATED QUADRATURE VOLTAGE-CONTROLLED OSCILLATOR AND RF AMPLIFIER IN 130NM CMOS TECHNOLOGY
Lo et al. A single-sideband mixer with band selection through an output switching quad
Chuang High Performance Local Oscillator Design for Next Generation Wireless Communication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant