KR102494780B1 - Display device and Driving method of the same - Google Patents

Display device and Driving method of the same Download PDF

Info

Publication number
KR102494780B1
KR102494780B1 KR1020150188949A KR20150188949A KR102494780B1 KR 102494780 B1 KR102494780 B1 KR 102494780B1 KR 1020150188949 A KR1020150188949 A KR 1020150188949A KR 20150188949 A KR20150188949 A KR 20150188949A KR 102494780 B1 KR102494780 B1 KR 102494780B1
Authority
KR
South Korea
Prior art keywords
low power
gate
signal
power mode
data
Prior art date
Application number
KR1020150188949A
Other languages
Korean (ko)
Other versions
KR20170078433A (en
Inventor
문수환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150188949A priority Critical patent/KR102494780B1/en
Publication of KR20170078433A publication Critical patent/KR20170078433A/en
Application granted granted Critical
Publication of KR102494780B1 publication Critical patent/KR102494780B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시패널을 동작시키는 다수의 신호들의 주파수레벨과 전압레벨을 함께 감소시켜 저전력동작모드에서 소비전력의 감소량을 증가시킬 수 있는 표시장치의 동작방법이 제공된다. 표시장치의 동작방법은 표시패널로 출력되는 게이트신호의 전압레벨과 주파수를 함께 감소시켜 표시패널을 저전력동작모드로 동작시킨다. A method of operating a display device capable of increasing a reduction in power consumption in a low power operation mode by simultaneously reducing a frequency level and a voltage level of a plurality of signals that operate a display panel is provided. A method of operating the display device operates the display panel in a low power operation mode by simultaneously reducing the voltage level and frequency of a gate signal output to the display panel.

Description

표시장치와 이의 동작방법{Display device and Driving method of the same}Display device and its operation method {Display device and Driving method of the same}

본 발명은 저전력동작모드에서 소비전력을 감소시킬 수 있는 표시장치와 이의 동작방법에 관한 것이다. The present invention relates to a display device capable of reducing power consumption in a low power operation mode and an operating method thereof.

평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있다. A liquid crystal display (LCD), which is a representative display device of flat panel display devices, is a device that displays an image using optical anisotropy of liquid crystal, and has advantages such as thin shape, small size, low power consumption, and high image quality.

액정표시장치는 화소전극 및 공통전극을 포함하는 두 개의 기판 사이에 형성된 액정층을 포함하여 구성된다. 이러한 액정표시장치는 두 전극에 전압을 인가하여 액정층에 전계를 형성하고, 형성된 전계의 세기를 조절함으로써 액정층을 통과하는 광의 투과율을 조절하여 원하는 화상을 표시한다.A liquid crystal display device includes a liquid crystal layer formed between two substrates including a pixel electrode and a common electrode. In such a liquid crystal display, a voltage is applied to two electrodes to form an electric field in a liquid crystal layer, and a desired image is displayed by adjusting the transmittance of light passing through the liquid crystal layer by adjusting the intensity of the electric field formed.

도 1은 일반적인 액정표시장치의 구성을 개략적으로 나타낸 도면이다.1 is a diagram schematically showing the configuration of a general liquid crystal display device.

도 1에 도시된 바와 같이, 액정표시장치는 액정패널(10) 및 구동회로(20)를 포함하여 구성된다. As shown in FIG. 1 , the liquid crystal display includes a liquid crystal panel 10 and a driving circuit 20 .

액정패널(10)에는 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)이 서로 교차되도록 형성된다. 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)의 교차영역에는 다수의 화소(P)가 구성된다. 다수의 화소(P) 각각은 게이트라인(GL) 및 데이터라인(DL)에 연결된 박막트랜지스터(T)와 상기 박막트랜지스터(T)에 연결된 액정셀(LC)를 포함한다. 액정셀(LC)의 일측은 박막트랜지스터(T)에 연결되고, 타측에는 공통전압(VCOM)이 인가된다. A plurality of gate lines GL and a plurality of data lines DL are formed to cross each other in the liquid crystal panel 10 . A plurality of pixels P are formed in the intersection area of the plurality of gate lines GL and the plurality of data lines DL. Each of the plurality of pixels P includes a thin film transistor T connected to a gate line GL and a data line DL and a liquid crystal cell LC connected to the thin film transistor T. One side of the liquid crystal cell LC is connected to the thin film transistor T, and a common voltage VCOM is applied to the other side.

구동회로(20)는 액정패널(10)에 구동신호, 예컨대 게이트신호(Vg)와 데이터신호(Vd)를 제공하여 액정패널(10)을 동작시킨다. 구동회로(20)는 게이트구동회로(미도시) 및 데이터구동회로(미도시)를 포함한다. The driving circuit 20 operates the liquid crystal panel 10 by providing a driving signal, for example, a gate signal Vg and a data signal Vd to the liquid crystal panel 10 . The driving circuit 20 includes a gate driving circuit (not shown) and a data driving circuit (not shown).

상술한 액정표시장치는 무선통신 단말기 등과 같은 휴대기기가 널리 보급됨에 따라 휴대기기에서 화상을 표시하는 표시부의 용도로 사용되고 있다. 이러한 휴대기기는 2차 전지 형태의 배터리 등과 같은 전원장치를 통해 제공되는 전력에 따라 동작된다. 따라서, 배터리의 구동시간을 증가시키기 위해서, 휴대기기에서는 같은 표시부에서 소비되는 전력을 감소시키는 저전력 구동이 수행된다. The liquid crystal display device described above is being used as a display unit for displaying an image in a portable device as portable devices such as wireless communication terminals are widely spread. These portable devices are operated according to power provided through a power supply device such as a secondary battery type battery. Therefore, in order to increase the driving time of the battery, low-power driving is performed to reduce the power consumed in the same display unit in the portable device.

도 2는 종래의 저전력 구동에 따른 액정표시장치의 신호 파형도를 나타내는 도면이다.2 is a diagram showing signal waveforms of a conventional liquid crystal display according to low power driving.

도 2에 도시된 바와 같이, 종래의 휴대기기에서는 구동회로(20)로부터 표시부, 즉 액정표시장치의 액정패널(10)에 제공되는 구동신호의 주파수를 감소시키는 저전력 구동방법이 사용된다. As shown in FIG. 2 , in a conventional portable device, a low-power driving method of reducing the frequency of a driving signal provided from a driving circuit 20 to a display unit, that is, a liquid crystal panel 10 of a liquid crystal display device is used.

다시 말해, 액정표시장치의 정상 구동 시에, 구동회로(20)는 제1레벨(V1) 및 제1주기(T1)를 갖는 게이트신호(Vg)를 액정패널(10)의 다수의 게이트라인(GL)으로 출력한다. 그러나, 액정표시장치의 저전력 구동 시에, 구동회로(20)는 제1레벨(V1) 및 제2주기(T2)를 갖는 게이트신호(Vg)를 액정패널(10)의 다수의 게이트라인(GL)으로 출력한다. 여기서, 제2주기(T2)는 제1주기(T1)보다 상대적으로 큰 값을 갖는다.In other words, when the liquid crystal display device is normally driven, the driving circuit 20 transmits the gate signal Vg having the first level V1 and the first period T1 to the plurality of gate lines ( GL). However, when the liquid crystal display device is driven with low power, the driving circuit 20 transmits the gate signal Vg having the first level V1 and the second cycle T2 to the plurality of gate lines GL of the liquid crystal panel 10. ) is output as Here, the second period T2 has a relatively greater value than the first period T1.

즉, 액정표시장치의 저전력 구동 시에, 구동회로(20)는 동일한 레벨을 가지면서 주기가 증가된 신호, 즉 주파수가 감소된 게이트신호(Vg)를 생성하여 액정패널(10)로 출력한다. 따라서, 액정패널(10)에서 소비되는 전력을 줄일 수 있다. That is, when the liquid crystal display device is driven with low power, the driving circuit 20 generates a gate signal Vg having the same level but with an increased period, that is, a reduced frequency, and outputs the gate signal Vg to the liquid crystal panel 10 . Accordingly, power consumed by the liquid crystal panel 10 can be reduced.

마찬가지로, 구동회로(20)는 액정표시장치의 저전력 구동 시에, 정상 구동 시와 동일한 레벨을 가지면서 주파수가 감소된 데이터신호(Vd)를 생성하여 액정패널(10)의 다수의 데이터라인(DL)으로 출력한다. Similarly, the driving circuit 20 generates a data signal Vd having a reduced frequency while having the same level as normal driving when the liquid crystal display device is driven with low power, so that a plurality of data lines DL of the liquid crystal panel 10 are generated. ) is output as

이와 같이, 종래의 저전력 구동방법은 구동회로(20)에서 액정패널(10)로 공급되는 신호들의 주파수를 감소시켜 소비전력을 줄이는 방법이 사용되었다. 그러나, 종래의 저전력 구동방법은 액정패널(10)로 공급되는 신호들의 전압레벨을 유지하면서 주파수 성분만을 감소시키므로, 액정패널(10)의 소비전력 감소량이 크지 않다. As such, in the conventional low-power driving method, a method of reducing power consumption by reducing the frequency of signals supplied from the driving circuit 20 to the liquid crystal panel 10 has been used. However, since the conventional low-power driving method reduces only the frequency component while maintaining the voltage level of the signals supplied to the liquid crystal panel 10, the reduction in power consumption of the liquid crystal panel 10 is not large.

본 발명은 저전력동작모드에서 소비전력 감소량을 증가시킬 수 있는 표시장치와 이의 동작방법을 제공하고자 하는 데 있다. An object of the present invention is to provide a display device capable of increasing a reduction in power consumption in a low power operation mode and an operating method thereof.

상기 목적을 달성하기 위한 본 발명의 표시장치의 동작방법은, 표시패널에 저전력모드 게이트신호 및 저전력모드 데이터신호를 출력하여 표시패널을 저전력구동모드로 동작시킨다.In order to achieve the above object, a method of operating a display device of the present invention outputs a low power mode gate signal and a low power mode data signal to a display panel to operate the display panel in a low power driving mode.

저전력모드 게이트신호는 타이밍제어부로부터 출력된 저전력모드 게이트제어신호에 응답하여 게이트구동부가 정상모드 게이트신호의 전압레벨 및 주파수를 함께 감소시킴으로써 생성된다. The low power mode gate signal is generated by the gate driver reducing both the voltage level and frequency of the normal mode gate signal in response to the low power mode gate control signal output from the timing controller.

저전력모드 데이터신호는 타이밍제어부로부터 출력된 저전력모드 데이터제어신호에 응답하여 데이터구동부가 정상모드 데이터신호의 주파수를 감소시킴으로써 생성된다. The low power mode data signal is generated by the data driver reducing the frequency of the normal mode data signal in response to the low power mode data control signal output from the timing controller.

본 발명에 따른 표시장치와 이의 동작방법은, 저전력동작모드에서 게이트구동부 및 데이터구동부로부터 표시패널로 공급되는 게이트신호의 전압레벨 및 주파수를 함께 감소시킴으로써, 저전력동작모드에서 표시장치의 소비전력의 감소량이 증가되어 소비전력의 감소효과가 극대화될 수 있다. A display device and its operating method according to the present invention reduce the voltage level and frequency of a gate signal supplied from a gate driver and a data driver to a display panel in a low power operation mode, thereby reducing power consumption of the display device in a low power operation mode. As this increases, the effect of reducing power consumption can be maximized.

또한, 본 발명에 따른 표시장치와 이의 동작방법은, 데이터구동부의 먹스부를 동작시키는 먹스제어신호의 전압레벨 및 주파수를 함께 감소시킴으로써, 저전력동작모드에서 표시장치의 소비전력의 감소량이 증가되어 소비전력의 감소효과가 극대화될 수 있다. In addition, the display device and its operating method according to the present invention reduce the voltage level and frequency of the mux control signal that operates the mux unit of the data driver unit, thereby increasing the amount of power consumption reduction of the display device in a low power operation mode, thereby increasing power consumption. reduction effect can be maximized.

도 1은 일반적인 액정표시장치의 구성을 개략적으로 나타낸 도면이다.
도 2는 종래의 저전력 구동에 따른 액정표시장치의 신호 파형도를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타내는 도면이다.
도 4는 도 3에 도시된 표시장치의 정상구동모드와 저전력구동모드에 따른 신호들의 파형을 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 표시장치의 구성을 나타내는 도면이다.
도 6은 도 5에 도시된 표시장치의 정상구동모드와 저전력구동모드에 따른 신호들의 파형을 나타내는 도면이다.1 is a diagram schematically showing the configuration of a general liquid crystal display device.
2 is a diagram showing signal waveforms of a conventional liquid crystal display according to low power driving.
3 is a diagram showing the configuration of a display device according to an exemplary embodiment of the present invention.
FIG. 4 is a diagram illustrating waveforms of signals according to a normal driving mode and a low power driving mode of the display device shown in FIG. 3 .
5 is a diagram showing the configuration of a display device according to another embodiment of the present invention.
FIG. 6 is a diagram illustrating waveforms of signals according to a normal driving mode and a low power driving mode of the display device shown in FIG. 5 .

이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치와 이의 동작방법에 대해 상세히 설명한다. Hereinafter, a display device and an operation method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 표시장치의 구성을 나타내는 도면이다. 3 is a diagram showing the configuration of a display device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 실시예의 표시장치(100)는 표시패널(110) 및 이를 구동하는 구동회로들을 포함할 수 있다. 이러한 표시장치(100)는 모바일 기기 등과 같은 휴대기기에서 표시부로 이용될 수 있다. Referring to FIG. 3 , the display device 100 of this embodiment may include a display panel 110 and driving circuits driving the display panel 110 . The display device 100 may be used as a display unit in a portable device such as a mobile device.

표시패널(110)은 매트릭스 형태로 배열된 다수의 화소(P)를 포함하는 액정패널일 수 있으나, 이에 제한되지는 않는다. 표시패널(110)에는 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)이 서로 교차되도록 형성된다. 게이트라인(GL)과 데이터라인(DL)의 교차영역마다 다수의 화소(P)가 구성된다. 다수의 화소(P)는 박막트랜지스터(T) 및 액정셀(LC)을 포함할 수 있다. The display panel 110 may be a liquid crystal panel including a plurality of pixels P arranged in a matrix form, but is not limited thereto. A plurality of gate lines GL and a plurality of data lines DL are formed to cross each other on the display panel 110 . A plurality of pixels P are formed in each intersection area of the gate line GL and the data line DL. The plurality of pixels P may include thin film transistors T and liquid crystal cells LC.

박막트랜지스터(T)는 게이트전극이 게이트라인(GL)에 연결되고, 소스전극이 데이터라인(DL)에 연결되며, 드레인전극이 액정셀(LC)의 일단에 연결된다. 액정셀(LC)의 일단은 박막트랜지스터(T)의 드레인전극에 연결되고, 타단은 공통전압라인(미도시)에 연결되어 공통전압(VCOM)이 인가된다.The thin film transistor T has a gate electrode connected to the gate line GL, a source electrode connected to the data line DL, and a drain electrode connected to one end of the liquid crystal cell LC. One end of the liquid crystal cell LC is connected to the drain electrode of the thin film transistor T, and the other end is connected to a common voltage line (not shown) to apply the common voltage VCOM.

박막트랜지스터(T)는 게이트라인(GL)을 통해 인가되는 게이트신호(Vg), 예컨대 고전위의 게이트전압에 의해 턴-온된다. 그리고, 데이터라인(DL)을 통해 인가되는 데이터신호(Vd), 예컨대 화소전압을 액정셀(LC)에 전달한다. 액정셀(LC)은 전달된 데이터신호(Vd)를 충전하며, 충전된 데이터신호(Vd)를 다음 프레임까지 유지시킨다. 이때, 액정셀(LC)의 타단에는 공통전압(VCOM)이 인가되므로, 충전된 데이터신호(Vd)와 공통전압(VCOM)이 이루는 전계에 따라 액정의 배열 상태가 변화되어 광 투과율이 조절되며, 이로 인해 화상이 표시된다.The thin film transistor T is turned on by a gate signal Vg applied through the gate line GL, for example, a gate voltage having a high potential. Then, the data signal Vd, for example, the pixel voltage applied through the data line DL is transferred to the liquid crystal cell LC. The liquid crystal cell LC charges the transferred data signal Vd and maintains the charged data signal Vd until the next frame. At this time, since the common voltage (VCOM) is applied to the other end of the liquid crystal cell (LC), the arrangement state of the liquid crystal is changed according to the electric field formed by the charged data signal (Vd) and the common voltage (VCOM) to adjust the light transmittance. As a result, an image is displayed.

상술한 표시패널(110)은 구동회로에 의해 정상동작모드(normal operation mode) 및 저전력동작모드(low power operation mode) 중 하나의 동작모드로 동작될 수 있다. 여기서, 저전력동작모드는 표시패널(110)은 정상적으로 동작되면서도 표시패널(110) 또는 구동회로에서 소비되는 전력을 감소시키기 위하여 수행되는 동작을 말할 수 있다. The display panel 110 described above may be operated in one of a normal operation mode and a low power operation mode by a driving circuit. Here, the low power operation mode may refer to an operation performed to reduce power consumed by the display panel 110 or the driving circuit while the display panel 110 is normally operated.

구동회로들은 타이밍제어부(120), 게이트구동부(130), 데이터구동부(140) 및 전압생성부(150)를 포함할 수 있다. The driving circuits may include a timing controller 120 , a gate driver 130 , a data driver 140 and a voltage generator 150 .

타이밍제어부(120)는 외부시스템(미도시)에서 제공된 타이밍신호(TS), 예컨대 데이터인에이블(DE), 도트클럭(DCLK), 수직동기신호(Vsync) 및 수평동기신호(Hsync) 등과 같은 신호를 이용하여 게이트구동부(130), 데이터구동부(140) 및 전압생성부(150)의 동작을 제어하기 위한 제어신호들, 예컨대 게이트제어신호(GCS), 데이터제어신호(DCS) 및 전압제어신호(VCS)를 생성할 수 있다. 게이트제어신호(GCS)는 게이트 스타트 펄스(Gate Start Pulse; GSP), 게이트 쉬프트 클럭(Gate Shift Clock; GSC) 및 게이트 출력 인에이블(Gate Output Enable; GOE) 등을 포함할 수 있다. 데이터제어신호(DCS)는 소스 스타트 펄스(Source Start Pulse; SSP), 소스 샘플링 클럭(Source Sampling Clock; SSC), 소스 출력 인에이블(Source Output Enable; SOE) 및 극성 제어신호(POL) 등을 포함할 수 있다. 게이트제어신호(GCS)는 게이트구동부(130)로 출력되고, 데이터제어신호(DCS)는 데이터구동부(140)로 출력된다. 전압제어신호(VCS)는 전압생성부(150)로 출력된다.The timing control unit 120 receives a timing signal TS provided from an external system (not shown), for example, signals such as a data enable (DE), a dot clock (DCLK), a vertical synchronization signal (Vsync), and a horizontal synchronization signal (Hsync). Control signals for controlling the operation of the gate driver 130, the data driver 140, and the voltage generator 150, for example, a gate control signal (GCS), a data control signal (DCS), and a voltage control signal ( VCS) can be created. The gate control signal GCS may include a gate start pulse (GSP), a gate shift clock (GSC), a gate output enable (GOE), and the like. The data control signal (DCS) includes a source start pulse (SSP), a source sampling clock (SSC), a source output enable (SOE), and a polarity control signal (POL). can do. The gate control signal GCS is output to the gate driver 130 and the data control signal DCS is output to the data driver 140 . The voltage control signal VCS is output to the voltage generator 150 .

또한, 타이밍제어부(120)는 외부시스템에서 제공된 영상신호(RGB)를 정렬하여 영상데이터(DATA)를 생성할 수 있다. 영상데이터(DATA)는 데이터제어신호(DCS)와 함께 데이터구동부(140)로 출력될 수 있다.Also, the timing controller 120 may generate image data DATA by aligning image signals RGB provided from an external system. The image data DATA may be output to the data driver 140 together with the data control signal DCS.

게이트구동부(130)는 타이밍제어부(120)로부터 출력된 게이트제어신호(GCS)에 따라 전압생성부(150)에서 제공된 게이트하이전압(VGH) 및 게이트로우전압(VGL)으로부터 게이트신호(Vg)를 생성할 수 있다. 게이트구동부(130)는 게이트신호(Vg)를 표시패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. The gate driver 130 generates a gate signal Vg from the gate high voltage VGH and gate low voltage VGL provided from the voltage generator 150 according to the gate control signal GCS output from the timing controller 120. can create The gate driver 130 may sequentially output the gate signal Vg to the plurality of gate lines GL of the display panel 110 .

게이트구동부(130)는 표시패널(110)의 동작모드에 따라 표시패널(110)로 출력되는 게이트신호(Vg)를 조절할 수 있다. 예컨대, 게이트구동부(130)는 표시패널(110)의 저전력동작모드에서 출력되는 게이트신호(Vg)가 정상동작모드에서 출력되는 게이트신호(Vg)에 대비하여 전압레벨 및 주파수가 감소되도록 조절할 수 있다. The gate driver 130 may adjust the gate signal Vg output to the display panel 110 according to the operation mode of the display panel 110 . For example, the gate driver 130 may control the voltage level and frequency of the gate signal Vg output in the low power operation mode of the display panel 110 to be reduced compared to the gate signal Vg output in the normal operation mode. .

데이터구동부(140)는 타이밍제어부(120)로부터 출력된 데이터제어신호(DCS)에 따라 영상데이터(DATA)를 샘플링하여 병렬데이터를 생성할 수 있다. 데이터구동부(140)는 감마전압생성부(미도시)로부터 제공된 다수의 감마전압(미도시)을 이용하여 병렬데이터로부터 데이터신호(Vd)를 생성할 수 있다. 데이터구동부(140)는 게이트신호(Vg)에 의해 표시패널(110)의 다수의 게이트라인(GL)이 순차적으로 인에이블될 때, 데이터신호(Vd)를 표시패널(110)의 다수의 데이터라인(DL)에 출력할 수 있다. 다수의 감마전압은 정극성 감마전압 및 부극성 감마전압을 포함할 수 있다.The data driver 140 may generate parallel data by sampling the image data DATA according to the data control signal DCS output from the timing controller 120 . The data driver 140 may generate a data signal Vd from parallel data using a plurality of gamma voltages (not shown) provided from a gamma voltage generator (not shown). The data driver 140 transmits the data signal Vd to the plurality of data lines of the display panel 110 when the plurality of gate lines GL of the display panel 110 are sequentially enabled by the gate signal Vg. (DL). The plurality of gamma voltages may include a positive polarity gamma voltage and a negative polarity gamma voltage.

데이터구동부(140)는 표시패널(110)의 동작모드에 따라 표시패널(110)로 출력되는 데이터신호(Vd)를 조절할 수 있다. 예컨대, 데이터구동부(140)는 표시패널(110)의 저전력동작모드에서 출력되는 데이터신호(Vd)가 정상동작모드에서 출력되는 데이터신호(Vd)에 대비하여 전압레벨 및 주파수가 감소되도록 조절할 수 있다. The data driver 140 may adjust the data signal Vd output to the display panel 110 according to the operation mode of the display panel 110 . For example, the data driver 140 may control the voltage level and frequency of the data signal Vd output in the low power operation mode of the display panel 110 to be reduced compared to the data signal Vd output in the normal operation mode. .

전압생성부(150)는 외부시스템에서 제공되는 입력전압(Vin)으로부터 다수의 구동전압들, 예컨대 게이트하이전압(VGH), 게이트로우전압(VGL) 및 공통전압(VCOM) 등을 생성하여 출력할 수 있다. 게이트하이전압(VGH) 및 게이트로우전압(VGL)은 게이트구동부(130)로 공급되고, 공통전압(VCOM)은 표시패널(110)로 공급될 수 있다. The voltage generator 150 generates and outputs a plurality of driving voltages, such as a gate high voltage (VGH), a gate low voltage (VGL), and a common voltage (VCOM), from an input voltage (Vin) provided from an external system. can The gate high voltage VGH and the gate low voltage VGL may be supplied to the gate driver 130 , and the common voltage VCOM may be supplied to the display panel 110 .

전압생성부(150)는 표시패널(110)의 동작모드에 따라 구동전압들의 레벨을 조절할 수 있다. 예컨대, 전압생성부(150)는 표시패널(110)의 저전력동작모드에서 출력되는 게이트하이전압(VGH)이 정상동작모드에서 출력되는 게이트하이전압(VGH)에 대비하여 레벨이 감소되도록 조절할 수 있다. The voltage generator 150 may adjust the levels of the driving voltages according to the operation mode of the display panel 110 . For example, the voltage generator 150 may adjust the level of the gate high voltage VGH output in the low power operation mode of the display panel 110 to be reduced compared to the gate high voltage VGH output in the normal operation mode. .

도 4는 도 3에 도시된 표시장치의 정상구동모드와 저전력구동모드에 따른 신호들의 파형을 나타내는 도면이다.FIG. 4 is a diagram illustrating waveforms of signals according to a normal driving mode and a low power driving mode of the display device shown in FIG. 3 .

도 3 및 도 4를 참조하면, 표시장치(100)가 정상동작모드로 동작될 때, 타이밍제어부(120)는 정상모드의 게이트제어신호(GCS), 데이터제어신호(DCS) 및 전압제어신호(VCS)를 출력할 수 있다. Referring to FIGS. 3 and 4 , when the display device 100 is operated in a normal operation mode, the timing controller 120 includes a gate control signal (GCS), a data control signal (DCS), and a voltage control signal ( VCS) can be output.

게이트구동부(130)는 정상모드 게이트제어신호(GCS)에 따라 정상모드 게이트신호(Vg1)를 생성하고, 이를 표시패널(110)에 게이트신호(Vg)로 출력할 수 있다. 정상모드 게이트신호(Vg1)는 표시패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력될 수 있다. 정상모드 게이트신호(Vg1)는 제1게이트전압레벨(Va1) 및 제1게이트신호주기(Ta1)를 갖는 신호로 생성될 수 있다.The gate driver 130 may generate a normal mode gate signal Vg1 according to the normal mode gate control signal GCS and output the normal mode gate signal Vg1 to the display panel 110 as a gate signal Vg. The normal mode gate signal Vg1 may be sequentially output to the plurality of gate lines GL of the display panel 110 . The normal mode gate signal Vg1 may be generated as a signal having a first gate voltage level Va1 and a first gate signal period Ta1.

데이터구동부(140)는 정상모드 데이터제어신호(DCS)에 따라 정상모드 데이터신호(Vd1)를 생성하고, 이를 표시패널(110)에 데이터신호(Vd)로 출력할 수 있다. 정상모드 데이터신호(Vd1)는 표시패널(110)의 다수의 데이터라인(DL)에 출력될 수 있다. 정상모드 데이터신호(Vd1)는 제1데이터전압레벨(Vb1) 및 제1데이터신호주기(Tb1)를 갖는 신호로 생성될 수 있다. 정상모드 게이트신호(Vg1)와 정상모드 데이터신호(Vd1)는 동일한 신호주기를 가질 수 있으며, 이에 따라 두 신호의 주파수는 동일할 수 있다. The data driver 140 may generate the normal mode data signal Vd1 according to the normal mode data control signal DCS and output the normal mode data signal Vd1 to the display panel 110 as the data signal Vd. The normal mode data signal Vd1 may be output to the plurality of data lines DL of the display panel 110 . The normal mode data signal Vd1 may be generated as a signal having a first data voltage level Vb1 and a first data signal period Tb1. The normal mode gate signal Vg1 and the normal mode data signal Vd1 may have the same signal period, and accordingly, the frequencies of the two signals may be the same.

전압생성부(150)는 정상모드 전압제어신호(VCS)에 따라 정상모드 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 생성하여 게이트구동부(130)로 출력할 수 있다. The voltage generator 150 may generate the normal mode gate high voltage VGH and gate low voltage VGL according to the normal mode voltage control signal VCS and output them to the gate driver 130 .

한편, 표시장치(100)가 저전력동작모드로 동작될 때, 타이밍제어부(120)는 저전력모드의 게이트제어신호(GCS), 데이터제어신호(DCS) 및 전압제어신호(VCS)를 출력할 수 있다. Meanwhile, when the display device 100 is operated in the low power operation mode, the timing controller 120 may output the gate control signal GCS, the data control signal DCS, and the voltage control signal VCS of the low power mode. .

게이트구동부(130)는 저전력모드 게이트제어신호(GCS)에 따라 저전력모드 게이트신호(Vg2)를 생성하고 이를 표시패널(110)에 게이트신호(Vg)로 출력할 수 있다. 저전력모드 게이트신호(Vg2)는 표시패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력될 수 있다. 저전력모드 게이트신호(Vg2)는 제2게이트전압레벨(Va2) 및 제2게이트신호주기(Ta2)를 갖는 신호로 생성될 수 있다. The gate driver 130 may generate a low power mode gate signal Vg2 according to the low power mode gate control signal GCS and output it to the display panel 110 as a gate signal Vg. The low power mode gate signal Vg2 may be sequentially output to the plurality of gate lines GL of the display panel 110 . The low power mode gate signal Vg2 may be generated as a signal having a second gate voltage level Va2 and a second gate signal period Ta2.

저전력모드 게이트신호(Vg2)는 정상모드 게이트신호(Vg1)와 대비하여 낮은 전압레벨을 가질 수 있다. 예컨대, 제2게이트전압레벨(Va2)은 제1게이트전압레벨(Va1)보다 제1감소율(△V1)만큼 감소된 레벨을 가질 수 있다. 또한, 제2게이트신호주기(Ta2)는 제1게이트신호주기(Ta1)보다 길다. 따라서, 저전력모드 게이트신호(Vg2)는 정상모드 게이트신호(Vg1)와 대비하여 감소된 레벨의 주파수를 가질 수 있다. The low power mode gate signal Vg2 may have a lower voltage level than the normal mode gate signal Vg1. For example, the second gate voltage level Va2 may have a level lower than the first gate voltage level Va1 by a first reduction rate ΔV1. Also, the second gate signal period Ta2 is longer than the first gate signal period Ta1. Accordingly, the low power mode gate signal Vg2 may have a reduced level of frequency compared to the normal mode gate signal Vg1.

데이터구동부(140)는 저전력모드 데이터제어신호(DCS)에 따라 저전력모드 데이터신호(Vd2)를 생성하고, 이를 표시패널(110)에 데이터신호(Vd)로 출력할 수 있다. 저전력모드 데이터신호(Vd2)는 표시패널(110)의 다수의 데이터라인(DL)에 출력될 수 있다. The data driver 140 may generate the low power mode data signal Vd2 according to the low power mode data control signal DCS and output the low power mode data signal Vd2 to the display panel 110 as the data signal Vd. The low power mode data signal Vd2 may be output to the plurality of data lines DL of the display panel 110 .

저전력모드 데이터신호(Vd2)는 정상모드 데이터신호(Vd1)와 동일한 전압레벨, 즉 제1데이터전압레벨(Vb1)을 가질 수 있다. 그러나, 저전력모드 데이터신호(Vd2)는 정상모드 데이터신호(Vd1)보다 긴 주기를 가질 수 있다. 예컨대, 저전력모드 데이터신호(Vd2)의 제2데이터신호주기(Tb2)는 정상모드 데이터신호(Vd2)의 제1데이터신호주기(Tb1)보다 길다. 따라서, 저전력모드 데이터신호(Vd2)는 정상모드 데이터신호(Vd1)와 대비하여 감소된 레벨의 주파수를 가질 수 있다. The low power mode data signal Vd2 may have the same voltage level as the normal mode data signal Vd1, that is, the first data voltage level Vb1. However, the low power mode data signal Vd2 may have a longer period than the normal mode data signal Vd1. For example, the second data signal period Tb2 of the low power mode data signal Vd2 is longer than the first data signal period Tb1 of the normal mode data signal Vd2. Accordingly, the low power mode data signal Vd2 may have a reduced level of frequency compared to the normal mode data signal Vd1.

한편, 저전력모드 게이트신호(Vg2) 및 저전력모드 데이터신호(Vd2)는 각각 정상모드 게이트신호(Vg1) 및 정상모드 데이터신호(Vd1)보다 주기가 길기 때문에, 표시패널(110)의 각 화소(P)에서는 액정셀(LC)의 충전시간이 증가될 수 있다. 따라서, 표시장치(100)의 저전력동작모드에서 게이트구동부(130)는 증가된 충전시간, 다시 말해 출력신호의 주파수 감소량에 대응되도록 저전력모드 게이트신호(Vg2)의 레벨을 감소시킬 수 있다. 예컨대, 저전력모드의 게이트신호(Vg2) 및 데이터신호(Vd2)가 정상모드의 게이트신호(Vg1) 및 데이터신호(Vd1)에 대비하여 1/2의 주파수를 가지는 경우에, 표시패널(110)의 각 화소(P)에서는 액정셀(LC)의 충전시간이 2배로 증가될 수 있다. 따라서, 표시장치(100)의 저전력동작모드에서 표시패널(110)로 공급되는 저전력모드의 게이트신호(Vg2)의 레벨이 감소되더라도 증가된 화소(P)의 충전시간에 의해 각 화소(P)의 액정셀(LC)에는 데이터신호가 정상적으로 충전되므로, 표시패널(110)은 정상 동작될 수 있다. Meanwhile, since the period of the low power mode gate signal Vg2 and the low power mode data signal Vd2 is longer than that of the normal mode gate signal Vg1 and the normal mode data signal Vd1, respectively, each pixel P of the display panel 110 ), the charging time of the liquid crystal cell LC may be increased. Accordingly, in the low power operation mode of the display device 100, the gate driver 130 may decrease the level of the low power mode gate signal Vg2 to correspond to the increased charging time, that is, the amount of reduction in the frequency of the output signal. For example, when the gate signal Vg2 and the data signal Vd2 in the low power mode have a frequency half that of the gate signal Vg1 and the data signal Vd1 in the normal mode, the display panel 110 In each pixel P, the charging time of the liquid crystal cell LC can be doubled. Therefore, even if the level of the gate signal Vg2 of the low power mode supplied to the display panel 110 is reduced in the low power operation mode of the display device 100, the charging time of the pixel P increases so that each pixel P Since the data signal is normally charged in the liquid crystal cell LC, the display panel 110 can operate normally.

또한, 저전력모드 게이트신호(Vg2)는 저전력모드 데이터신호(Vd2)보다 큰 레벨을 가질 수 있다. 저전력모드 게이트신호(Vg2)의 제2게이트전압레벨(Va2)은 저전력모드 데이터신호(Vd2)의 전압레벨과 표시패널(110)의 각 화소(P)의 문턱전압(Vth) 레벨을 합한 크기 이상의 레벨일 수 있다. Also, the low power mode gate signal Vg2 may have a higher level than the low power mode data signal Vd2. The second gate voltage level Va2 of the low power mode gate signal Vg2 is greater than or equal to the sum of the voltage level of the low power mode data signal Vd2 and the threshold voltage Vth level of each pixel P of the display panel 110. level can be

전압생성부(150)는 저전력모드 전압제어신호(VCS)에 따라 저전력모드 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 생성하여 게이트구동부(130)로 출력할 수 있다. The voltage generator 150 may generate a low power mode gate high voltage VGH and a gate low voltage VGL according to the low power mode voltage control signal VCS and output them to the gate driver 130 .

전압생성부(150)는 정상모드 게이트하이전압(VGH)보다 감소된 전압레벨을 갖는 저전력모드 게이트하이전압(VGH)을 출력할 수 있다. 저전력모드 게이트하이전압(VGH)은 저전력모드 데이터신호(Vd2)와 표시패널(110)의 각 화소(P)의 문턱전압(Vth)의 합에 따른 전압레벨과 정상모드 게이트하이전압(VGH)의 전압레벨 사이의 범위를 갖도록 생성되어 출력될 수 있다. The voltage generator 150 may output the low power mode gate high voltage VGH having a lower voltage level than the normal mode gate high voltage VGH. The low power mode gate high voltage (VGH) is a voltage level according to the sum of the low power mode data signal (Vd2) and the threshold voltage (Vth) of each pixel (P) of the display panel 110 and the normal mode gate high voltage (VGH). It can be generated and output to have a range between voltage levels.

또한, 전압생성부(150)는 정상모드 게이트로우전압(VGL)보다 증가된 전압레벨을 갖는 저전력모드 게이트로우전압(VGL)을 출력할 수 있다. 저전력모드 게이트로우전압(VGL)은 정상모드 게이트로우전압(VGL)의 레벨과 저전력모드 데이터신호(Vd2)에서 표시패널(110)의 각 화소(P)의 문턱전압(Vth)을 차감한 레벨 사이의 범위를 갖도록 생성되어 출력될 수 있다. Also, the voltage generator 150 may output a low power mode gate low voltage VGL having a higher voltage level than the normal mode gate low voltage VGL. The low power mode gate low voltage VGL is between the level of the normal mode gate low voltage VGL and the level obtained by subtracting the threshold voltage Vth of each pixel P of the display panel 110 from the low power mode data signal Vd2. It can be generated and output to have a range of.

상술한 바와 같이, 본 실시예의 표시장치(100)는 저전력동작모드에서 게이트구동부(130)로부터 표시패널(110)로 공급되는 게이트신호(Vg)의 전압레벨 및 주파수를 감소시키고, 데이터구동부(140)로부터 표시패널(110)로 공급되는 데이터신호(Vd)의 주파수를 감소시킬 수 있다. 이에 따라, 저전력동작모드에서 표시장치(100)의 소비전력의 감소량이 증가될 수 있다. As described above, the display device 100 of the present embodiment reduces the voltage level and frequency of the gate signal Vg supplied from the gate driver 130 to the display panel 110 in the low power operation mode, and the data driver 140 ) to the display panel 110, the frequency of the data signal Vd may be reduced. Accordingly, the amount of reduction in power consumption of the display device 100 may be increased in the low power operation mode.

즉, 표시장치(100)의 소비전력은 전압레벨의 제곱 및 주파수에 비례되어 나타난다. 이에, 본 발명의 표시장치(100)는 종래의 표시장치와 대비하여 게이트신호(Vg)의 주파수 레벨뿐만 아니라 전압 레벨도 감소시킴으로써, 표시장치(100)에서의 소비전력 감소량을 증가시킬 수 있다. 따라서, 본 발명의 표시장치(100)에서는 소비전력의 감소효과가 극대화될 수 있다. That is, the power consumption of the display device 100 is proportional to the square of the voltage level and the frequency. Accordingly, the display device 100 according to the present invention reduces not only the frequency level but also the voltage level of the gate signal Vg compared to the conventional display device, thereby increasing the amount of power consumption reduction in the display device 100 . Therefore, in the display device 100 of the present invention, the effect of reducing power consumption can be maximized.

도 5는 본 발명의 다른 실시예에 따른 표시장치의 구성을 나타내는 도면이다. 5 is a diagram showing the configuration of a display device according to another embodiment of the present invention.

도 5에 도시된 표시장치(101)는 앞서 도 3에 도시된 표시장치(100)와 대비하여 데이터구동부(141)에 먹스부(145)가 포함된 것을 제외하고 실질적으로 동일한 구성을 갖는다. 이에 따라, 동일부재에 대해서는 동일부호로 나타내고, 그에 따른 상세한 설명은 생략한다.The display device 101 illustrated in FIG. 5 has substantially the same configuration as the display device 100 illustrated in FIG. 3 except that the data driver 141 includes the multiplexer 145 . Accordingly, the same members are denoted by the same reference numerals, and detailed descriptions thereof are omitted.

도 5를 참조하면, 본 실시예의 표시장치(101)는 표시패널(110) 및 구동회로들을 포함할 수 있다. Referring to FIG. 5 , the display device 101 of this embodiment may include a display panel 110 and driving circuits.

표시패널(110)에는 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)의 교차영역마다 배치된 다수의 화소(P)를 포함할 수 있다. 다수의 화소(P)는 박막트랜지스터(T) 및 액정셀(LC)을 포함할 수 있다. 이러한 표시패널(110)은 정상동작모드 및 저전력동작모드 중 하나로 동작될 수 있다.The display panel 110 may include a plurality of pixels P disposed in each intersection area of the plurality of gate lines GL and the plurality of data lines DL. The plurality of pixels P may include thin film transistors T and liquid crystal cells LC. The display panel 110 may be operated in one of a normal operation mode and a low power operation mode.

구동회로들은 타이밍제어부(120), 게이트구동부(130), 데이터구동부(141) 및 전압생성부(150)를 포함할 수 있다. The driving circuits may include a timing controller 120 , a gate driver 130 , a data driver 141 , and a voltage generator 150 .

타이밍제어부(120)는 외부시스템에서 제공된 타이밍신호(TS)로부터 게이트제어신호(GCS), 데이터제어신호(DCS), 먹스제어신호(MCS) 및 전압제어신호(VCS)를 생성하여 출력할 수 있다. 또한, 타이밍제어부(120)는 외부시스템에서 제공된 영상신호(RGB)를 정렬하여 영상데이터(DATA)를 생성할 수 있다. The timing controller 120 may generate and output a gate control signal (GCS), a data control signal (DCS), a multiplex control signal (MCS), and a voltage control signal (VCS) from a timing signal (TS) provided from an external system. . Also, the timing controller 120 may generate image data DATA by aligning image signals RGB provided from an external system.

게이트구동부(130)는 타이밍제어부(120)로부터 출력된 게이트제어신호(GCS)에 따라 게이트신호(Vg)를 생성할 수 있다. 게이트구동부(130)는 게이트신호(Vg)를 표시패널(110)의 다수의 게이트라인(GL)에 순차적으로 출력할 수 있다. 게이트구동부(130)는 표시패널(110)의 저전력동작모드에서 출력되는 게이트신호(Vg)가 정상동작모드에서 출력되는 게이트신호(Vg)에 대비하여 전압레벨 및 주파수가 감소되도록 조절할 수 있다. The gate driver 130 may generate the gate signal Vg according to the gate control signal GCS output from the timing controller 120 . The gate driver 130 may sequentially output the gate signal Vg to the plurality of gate lines GL of the display panel 110 . The gate driver 130 may adjust the voltage level and frequency of the gate signal Vg output in the low power operation mode of the display panel 110 to be lower than the gate signal Vg output in the normal operation mode.

데이터구동부(141)는 타이밍제어부(120)로부터 출력된 데이터제어신호(DCS)에 따라 영상데이터(DATA)로부터 데이터신호(Vd)를 생성할 수 있다. 데이터구동부(141)는 데이터신호(Vd)를 표시패널(110)의 다수의 데이터라인(DL)에 출력할 수 있다. 데이터구동부(141)는 표시패널(110)의 저전력동작모드에서 출력되는 데이터신호(Vd)가 정상동작모드에서 출력되는 데이터신호(Vd)에 대비하여 주파수가 감소되도록 조절할 수 있다. The data driver 141 may generate the data signal Vd from the image data DATA according to the data control signal DCS output from the timing controller 120 . The data driver 141 may output the data signal Vd to the plurality of data lines DL of the display panel 110 . The data driver 141 may control the frequency of the data signal Vd output in the low power operation mode of the display panel 110 to be lower than that of the data signal Vd output in the normal operation mode.

또한, 데이터구동부(141)는 출력채널 수를 줄이기 위하여 표시패널(110)의 다수의 데이터라인(DL)과 데이터구동부(141)의 다수의 채널 사이에 배치된 먹스부(145)를 더 포함할 수 있다. 먹스부(145)는 데이터구동부(141)의 하나의 채널과 표시패널(110)의 다수의 데이터라인(DL)을 1:N(N은 자연수)으로 대응시켜 연결할 수 있다. In addition, the data driver 141 may further include a mux unit 145 disposed between the plurality of data lines DL of the display panel 110 and the plurality of channels of the data driver 141 to reduce the number of output channels. can The mux unit 145 may connect one channel of the data driver 141 and the plurality of data lines DL of the display panel 110 in a 1:N (where N is a natural number) correspondence.

먹스부(145)는 표시패널(110)의 다수의 데이터라인(DL) 각각에 대응되도록 연결된 다수의 멀티플렉서(미도시)를 포함할 수 있다. 다수의 멀티플렉서 중 소정 개수의 멀티플렉서는 데이터구동부(141)의 1채널에 공통으로 연결될 수 있다. 본 실시예는 먹스부(145)의 다수의 멀티플렉서 중 3개의 멀티플렉서가 데이터구동부(141)의 1채널에 공통으로 연결된 구조를 갖는 것을 예로 설명하나, 본 발명은 이에 제한되지는 않는다.The mux unit 145 may include a plurality of multiplexers (not shown) connected to correspond to each of the plurality of data lines DL of the display panel 110 . A predetermined number of multiplexers among multiplexers may be commonly connected to one channel of the data driver 141 . The present embodiment describes an example in which three multiplexers among multiple multiplexers of the mux unit 145 are commonly connected to one channel of the data driver 141, but the present invention is not limited thereto.

먹스부(145)는 타이밍제어부(120)로부터 출력된 먹스제어신호(MCS)에 따라 데이터구동부(141)의 각 채널을 통해 출력되는 데이터신호(Vd)를 해당하는 데이터라인(DL)으로 출력할 수 있다. The mux unit 145 outputs the data signal Vd output through each channel of the data driver 141 to the corresponding data line DL according to the mux control signal MCS output from the timing controller 120. can

예컨대, 먹스부(145)의 3개의 멀티플렉서가 표시패널(110)의 인접되는 3개의 데이터라인(DL)에 각각 대응되어 연결되고, 이들이 데이터구동부(141)의 1개의 채널에 공통으로 연결된다. 먹스부(145)는 타이밍제어부(120)로부터 제공된 먹스제어신호(MCS)에 따라 3개의 멀티플렉서 중 하나를 턴-온시키고, 턴-온된 하나의 멀티플렉서에 연결된 데이터라인(DL)에 데이터구동부(141)로부터 제공된 데이터신호(Vd)를 출력할 수 있다. For example, three multiplexers of the mux unit 145 correspond to and connect to three adjacent data lines DL of the display panel 110, and they are commonly connected to one channel of the data driver 141. The mux unit 145 turns on one of the three multiplexers according to the mux control signal (MCS) provided from the timing controller 120, and sends the data line DL connected to the turned-on multiplexer to the data driver 141. ) can output the data signal (Vd) provided from it.

여기서, 타이밍제어부(120)로부터 출력되는 먹스제어신호(MCS)는 소정의 전압레벨 및 주파수를 가질 수 있다. 그리고, 타이밍제어부(120)는 표시패널(110)의 저전력동작모드에서 출력되는 먹스제어신호(MCS)가 정상동작모드에서 출력되는 먹스제어신호(MCS)에 대비하여 레벨 및 주파수가 감소되도록 조절할 수 있다. Here, the multiplex control signal MCS output from the timing controller 120 may have a predetermined voltage level and frequency. Also, the timing controller 120 may adjust the level and frequency of the mux control signal MCS output in the low power operation mode of the display panel 110 to be reduced compared to the mux control signal MCS output in the normal operation mode. there is.

전압생성부(150)는 외부시스템에서 제공되는 입력전압(Vin)으로부터 게이트하이전압(VGH), 게이트로우전압(VGL) 및 공통전압(VCOM) 등을 생성하여 출력할 수 있다. 전압생성부(150)는 표시패널(110)의 저전력동작모드에서 출력되는 게이트하이전압(VGH)이 정상동작모드에서 출력되는 게이트하이전압(VGH)에 대비하여 레벨이 감소되도록 조절할 수 있다. 전압생성부(150)는 표시패널(110)의 저전력동작모드에서 출력되는 게이트로우전압(VGL)이 정상동작모드에서 출력되는 게이트로우전압(VGL)에 대비하여 레벨이 증가되도록 조절할 수 있다. The voltage generator 150 may generate and output a gate high voltage (VGH), a gate low voltage (VGL), and a common voltage (VCOM) from an input voltage (Vin) provided from an external system. The voltage generator 150 may adjust the level of the gate high voltage VGH output in the low power operation mode of the display panel 110 to be reduced compared to the gate high voltage VGH output in the normal operation mode. The voltage generator 150 may adjust the level of the gate low voltage VGL output in the low power operation mode of the display panel 110 to be higher than the gate low voltage VGL output in the normal operation mode.

도 6은 도 5에 도시된 표시장치의 정상구동모드와 저전력구동모드에 따른 신호들의 파형을 나타내는 도면이다. 이하에서는, 설명의 편의를 위하여 도 4를 함께 참조한다. FIG. 6 is a diagram illustrating waveforms of signals according to a normal driving mode and a low power driving mode of the display device shown in FIG. 5 . Hereinafter, for convenience of description, FIG. 4 will also be referred to.

도 5 및 도 6을 참조하면, 표시장치(101)가 정상동작모드로 동작될 때, 타이밍제어부(120)는 정상모드의 게이트제어신호(GCS), 데이터제어신호(DCS) 및 전압제어신호(VCS)를 출력할 수 있다. 5 and 6 , when the display device 101 is operated in the normal operation mode, the timing controller 120 includes a gate control signal (GCS), a data control signal (DCS) and a voltage control signal ( VCS) can be output.

도 4에 도시된 바와 같이, 게이트구동부(130)는 정상모드 게이트제어신호(GCS)에 따라 정상모드 게이트신호(Vg1)를 생성할 수 있다. 정상모드 게이트신호(Vg1)는 제1게이트전압레벨(Va1) 및 제1게이트신호주기(Ta1)를 갖는 신호로 생성될 수 있다.As shown in FIG. 4 , the gate driver 130 may generate the normal mode gate signal Vg1 according to the normal mode gate control signal GCS. The normal mode gate signal Vg1 may be generated as a signal having a first gate voltage level Va1 and a first gate signal period Ta1.

데이터구동부(141)는 정상모드 데이터제어신호(DCS)에 따라 정상모드 데이터신호(Vd1)를 생성할 수 있다. 정상모드 데이터신호(Vd1)는 제1데이터전압레벨(Vb1) 및 제1데이터신호주기(Tb1)를 갖는 신호로 생성될 수 있다. The data driver 141 may generate the normal mode data signal Vd1 according to the normal mode data control signal DCS. The normal mode data signal Vd1 may be generated as a signal having a first data voltage level Vb1 and a first data signal period Tb1.

전압생성부(150)는 정상모드 전압제어신호(VCS)에 따라 정상모드 게이트하이전압(VGH) 및 게이트로우전압(VGL)을 생성하여 게이트구동부(130)로 출력할 수 있다. The voltage generator 150 may generate the normal mode gate high voltage VGH and gate low voltage VGL according to the normal mode voltage control signal VCS and output them to the gate driver 130 .

또한, 타이밍제어부(120)는 정상모드의 다수의 먹스제어신호(MCS)를 출력할 수 있다. 다수의 먹스제어신호(MCS)는 데이터구동부(141)의 먹스부(145)의 동작을 제어할 수 있다.Also, the timing controller 120 may output a plurality of mux control signals (MCS) in normal mode. Multiple mux control signals MCS may control the operation of the mux unit 145 of the data driver 141 .

앞서 설명한 바와 같이, 먹스부(145)는 3개의 멀티플렉서가 데이터구동부(141)의 1채널과 3개의 데이터라인(DL) 사이에 연결된 구조로 구성된다. 이에 따라, 도 6에 도시된 바와 같이, 타이밍제어부(120)는 순차적으로 하이레벨로 나타나는 제1먹스제어신호(MCS1), 제2먹스제어신호(MCS2) 및 제3먹스제어신호(MCS3)를 포함하는 정상모드의 먹스제어신호(MCS)를 출력할 수 있다. As described above, the mux unit 145 has a structure in which three multiplexers are connected between one channel of the data driver 141 and three data lines DL. Accordingly, as shown in FIG. 6, the timing controller 120 sequentially outputs the first multiplex control signal MCS1, the second multiplex control signal MCS2, and the third multiplex control signal MCS3 appearing at a high level. A normal mode mux control signal (MCS) including

여기서, 정상모드 제1먹스제어신호(MCS1)는 제1-1전압레벨(Vc) 및 제1-1신호주기(Tc)를 갖는 신호일 수 있다. 정상모드 제2먹스제어신호(MCS2)는 제2-1전압레벨(Vd) 및 제2-1신호주기(Td)를 갖는 신호일 수 있다. 정상모드 제3먹스제어신호(MCS3)는 제3-1전압레벨(Ve) 및 제3-1신호주기(Te)를 갖는 신호일 수 있다.Here, the normal mode first mux control signal MCS1 may be a signal having a 1-1 voltage level Vc and a 1-1 signal period Tc. The normal mode second mux control signal MCS2 may be a signal having a 2-1st voltage level (Vd) and a 2-1st signal period (Td). The normal mode third mux control signal MCS3 may be a signal having a 3-1st voltage level Ve and a 3-1st signal period Te.

한편, 표시장치(101)가 저전력동작모드로 동작될 때, 타이밍제어부(120)는 저전력모드의 게이트제어신호(GCS), 데이터제어신호(DCS) 및 전압제어신호(VCS)를 출력할 수 있다. Meanwhile, when the display device 101 operates in the low power operation mode, the timing controller 120 may output the gate control signal GCS, the data control signal DCS, and the voltage control signal VCS of the low power mode. .

그리고, 도 4에 도시된 바와 같이, 게이트구동부(130)는 저전력모드 게이트제어신호(GCS)에 따라 저전력모드 게이트신호(Vg2)를 생성할 수 있다. 저전력모드 게이트신호(Vg2)는 제2게이트전압레벨(Va2) 및 제2게이트신호주기(Ta2)를 갖는 신호로 생성될 수 있다. 이때, 저전력모드 게이트신호(Vg2)의 제2게이트전압레벨(Va2)은 제1게이트전압레벨(Va1)보다 제1감소율(△V1)만큼 감소된 레벨을 가질 수 있다. 또한, 제2게이트신호주기(Ta2)는 제1게이트신호주기(Ta1)보다 증가되며, 이에 따라 저전력모드 게이트신호(Vg2)는 정상모드 게이트신호(Vg1)와 대비하여 감소된 주파수를 가질 수 있다. And, as shown in FIG. 4 , the gate driver 130 may generate the low power mode gate signal Vg2 according to the low power mode gate control signal GCS. The low power mode gate signal Vg2 may be generated as a signal having a second gate voltage level Va2 and a second gate signal period Ta2. In this case, the second gate voltage level Va2 of the low power mode gate signal Vg2 may have a level lower than the first gate voltage level Va1 by a first reduction rate ΔV1. Also, the second gate signal period Ta2 is greater than the first gate signal period Ta1, and accordingly, the low power mode gate signal Vg2 may have a reduced frequency compared to the normal mode gate signal Vg1. .

데이터구동부(141)는 저전력모드 데이터제어신호(DCS)에 따라 저전력모드 데이터신호(Vd2)를 생성할 수 있다. 저전력모드 데이터신호(Vd2)는 제1데이터전압레벨(Vb1) 및 제2데이터신호주기(Tb2)를 갖는 신호로 생성될 수 있다. 제2데이터신호주기(Tb2)는 제1데이터신호주기(Tb1)보다 증가되며, 이에 따라 저전력모드 데이터신호(Vd2)는 정상모드 데이터신호(Vd1)와 대비하여 감소된 주파수를 가질 수 있다. The data driver 141 may generate the low power mode data signal Vd2 according to the low power mode data control signal DCS. The low power mode data signal Vd2 may be generated as a signal having a first data voltage level Vb1 and a second data signal period Tb2. The second data signal period Tb2 is longer than the first data signal period Tb1, and thus the low power mode data signal Vd2 may have a reduced frequency compared to the normal mode data signal Vd1.

전압생성부(150)는 저전력모드 전압제어신호(VCS)에 따라 정상모드 게이트하이전압(VGH)보다 레벨이 감소된 저전력모드 게이트하이전압(VGH)을 생성하고, 정상모드 게이트로우전압(VGL)보다 레벨이 증가된 저전력모드 게이트로우전압(VGL)을 생성하여 게이트구동부(130)로 출력할 수 있다. The voltage generator 150 generates a low power mode gate high voltage (VGH) whose level is lower than the normal mode gate high voltage (VGH) according to the low power mode voltage control signal (VCS), and generates a normal mode gate low voltage (VGL). A low power mode gate low voltage VGL having a higher level may be generated and output to the gate driver 130 .

또한, 타이밍제어부(120)는 저전력모드의 먹스제어신호, 즉 저전력모드의 제1먹스제어신호(MCS1'), 제2먹스제어신호(MCS2') 및 제3먹스제어신호(MCS3')를 출력할 수 있다. In addition, the timing controller 120 outputs the low power mode multix control signal, that is, the first mux control signal MCS1', the second mux control signal MCS2', and the third mux control signal MCS3' in the low power mode. can do.

저전력모드 제1먹스제어신호(MCS1')는 제1-2전압레벨(Vc') 및 제1-2신호주기(Tc')를 가지는 신호일 수 있다. 저전력모드 제1먹스제어신호(MCS1')는 정상모드 제1먹스제어신호(MCS1)와 대비하여 낮은 전압레벨을 가질 수 있다. 예컨대, 제1-2전압레벨(Vc')은 제1-1전압레벨(Vc)보다 제3감소율(△V3)만큼 감소된 레벨을 가질 수 있다. 또한, 제1-2신호주기(Tc')는 제1-1신호주기(Tc)보다 증가되며, 이에 따라 저전력모드 제1먹스제어신호(MCS1')는 정상모드 제1먹스제어신호(MCS1)와 대비하여 감소된 주파수를 가질 수 있다. The low power mode first mux control signal MCS1' may be a signal having a 1-2 voltage level Vc' and a 1-2 signal period Tc'. The low power mode first mux control signal MCS1' may have a lower voltage level compared to the normal mode first mux control signal MCS1. For example, the 1-2nd voltage level (Vc') may have a level lower than the 1-1st voltage level (Vc) by a third reduction rate (ΔV3). In addition, the 1-2nd signal period (Tc') is increased than the 1-1st signal period (Tc), and accordingly, the low power mode first mux control signal (MCS1') corresponds to the normal mode first mux control signal (MCS1). It may have a reduced frequency in contrast to .

저전력모드 제2먹스제어신호(MCS2')는 제2-2전압레벨(Vd') 및 제2-2신호주기(Td')를 가지는 신호일 수 있다. 저전력모드 제2먹스제어신호(MCS2')는 정상모드 제2먹스제어신호(MCS2)와 대비하여 낮은 전압레벨을 가질 수 있다. 예컨대, 제2-2전압레벨(Vd')은 제2-1전압레벨(Vd)보다 제4감소율(△V4)만큼 감소된 레벨을 가질 수 있다. 또한, 제2-2신호주기(Td')는 제2-1신호주기(Td)보다 증가되며, 이에 따라 저전력모드 제2먹스제어신호(MCS2')는 정상모드 제2먹스제어신호(MCS2)와 대비하여 감소된 주파수를 가질 수 있다. The low power mode second mux control signal MCS2' may be a signal having a 2-2nd voltage level (Vd') and a 2-2nd signal period (Td'). The low power mode second MUX control signal MCS2' may have a lower voltage level compared to the normal mode second MUX control signal MCS2. For example, the 2-2nd voltage level (Vd') may have a level lower than the 2-1st voltage level (Vd) by a fourth reduction rate (ΔV4). In addition, the 2-2nd signal period Td' is greater than the 2-1st signal period Td, and accordingly, the low power mode second MUX control signal MCS2' corresponds to the normal mode second MUX control signal MCS2. It may have a reduced frequency in contrast to .

저전력모드 제3먹스제어신호(MCS3')는 제3-2전압레벨(Ve') 및 제3-2신호주기(Te')를 가지는 신호일 수 있다. 저전력모드 제3먹스제어신호(MCS3')는 정상모드 제3먹스제어신호(MCS3)와 대비하여 낮은 전압레벨을 가질 수 있다. 예컨대, 제3-2전압레벨(Ve')은 제3-1전압레벨(Ve)보다 제5감소율(△V5)만큼 감소된 레벨을 가질 수 있다. 또한, 제3-2신호주기(Te')는 제3-1신호주기(Te)보다 증가되며, 이에 따라 저전력모드 제3먹스제어신호(MCS3')는 정상모드 제3먹스제어신호(MCS3)와 대비하여 감소된 주파수를 가질 수 있다. The low power mode third mux control signal MCS3' may be a signal having a 3-2nd voltage level Ve' and a 3-2nd signal period Te'. The low power mode third mux control signal MCS3' may have a low voltage level compared to the normal mode third mux control signal MCS3. For example, the 3-2nd voltage level Ve' may have a level lower than the 3-1st voltage level Ve by a fifth reduction rate ΔV5. In addition, the 3-2nd signal period (Te') is greater than the 3-1st signal period (Te), and accordingly, the low power mode third mux control signal (MCS3') corresponds to the normal mode third mux control signal (MCS3). It may have a reduced frequency in contrast to .

또한, 먹스부(145)로 출력되는 다수의 저전력모드 먹스제어신호(MCS1'~MCS3') 각각은 저전력모드 데이터신호(Vd2)의 제2데이터전압레벨(Vb2)과 먹스부(145)의 각 멀티플렉서의 문턱전압(Vth) 레벨을 합한 크기 이상의 전압레벨을 가질 수 있다.In addition, each of the plurality of low power mode mux control signals MCS1' to MCS3' output to the mux unit 145 is the second data voltage level Vb2 of the low power mode data signal Vd2 and each of the mux unit 145. It may have a voltage level equal to or greater than the sum of the threshold voltage (Vth) levels of the multiplexers.

상술한 바와 같이, 본 실시예의 표시장치(100)는 저전력동작모드에서 게이트구동부(130)로부터 표시패널(110)로 공급되는 게이트신호(Vg)의 전압레벨 및 주파수를 감소시키고, 데이터구동부(140)로부터 표시패널(110)로 공급되는 데이터신호(Vd)의 주파수를 감소시킬 수 있다. 또한, 표시장치(101)는 저전력동작모드에서 데이터구동부(141)의 먹스부(145)를 동작시키는 먹스제어신호(MCS)의 전압레벨 및 주파수를 감소시킬 수 있다. 이에 따라, 저전력동작모드에서 표시장치(101)의 소비전력의 감소량이 증가될 수 있다. As described above, the display device 100 of the present embodiment reduces the voltage level and frequency of the gate signal Vg supplied from the gate driver 130 to the display panel 110 in the low power operation mode, and the data driver 140 ) to the display panel 110, the frequency of the data signal Vd may be reduced. Also, the display device 101 may decrease the voltage level and frequency of the multiplex control signal MCS for operating the multiplexer 145 of the data driver 141 in the low power operation mode. Accordingly, the amount of reduction in power consumption of the display device 101 may be increased in the low power operation mode.

즉, 표시장치(101)의 소비전력은 전압레벨의 제곱 및 주파수에 비례되어 나타난다. 이에, 본 발명의 표시장치(100)는 종래의 표시장치와 대비하여 게이트신호(Vg) 및 먹스제어신호(MCS)의 주파수 레벨뿐만 아니라 전압 레벨도 감소시킴으로써, 표시장치(101)에서의 소비전력 감소량을 증가시킬 수 있다. 따라서, 본 발명의 표시장치(101)에서는 소비전력의 감소효과가 극대화될 수 있다. That is, the power consumption of the display device 101 appears in proportion to the square of the voltage level and the frequency. Therefore, the display device 100 according to the present invention reduces not only the frequency level of the gate signal Vg and the multiplex control signal MCS but also the voltage level compared to the conventional display device, thereby reducing power consumption in the display device 101. reduction can be increased. Therefore, in the display device 101 of the present invention, the effect of reducing power consumption can be maximized.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Although many details have been specifically described in the foregoing description, this should be interpreted as an example of a preferred embodiment rather than limiting the scope of the invention. Therefore, the invention should not be defined according to the described examples, but should be defined according to the scope of the claims and the scope of the claims.

100, 101: 표시장치 110: 표시패널
120: 타이밍제어부 130: 게이트구동부
140, 141: 데이터구동부 145: 먹스부
150: 전압생성부100, 101: display device 110: display panel
120: timing control unit 130: gate driving unit
140, 141: data drive unit 145: mux unit
150: voltage generator

Claims (8)

타이밍제어부로부터 출력된 저전력모드 게이트제어신호를 기반으로 정상모드 게이트신호의 전압레벨 및 주파수를 함께 감소시켜 저전력모드 게이트신호를 생성하는 게이트구동부 제어단계;
상기 타이밍제어부로부터 출력된 저전력모드 데이터제어신호를 기반으로 정상모드 데이터신호의 전압레벨 및 주파수를 함께 감소시켜 저전력모드 데이터신호를 생성하는 데이터구동부 제어단계;
상기 타이밍제어부로부터 출력된 저전력모드 먹스제어신호를 기반으로 상기 저전력모드 데이터신호가 데이터라인들에 인가되도록 상기 데이터구동부의 출력 채널들과 상기 데이터라인들을 선택적으로 연결하는 먹스부 제어단계; 및
상기 저전력모드 게이트신호 및 상기 저전력모드 데이터신호를 표시패널로 출력하는 단계를 포함하고,
상기 저전력모드 먹스제어신호는 정상모드 먹스제어신호의 전압레벨 및 주파수를 함께 감소시켜 생성된 표시장치의 동작방법.a gate driver control step of generating a low power mode gate signal by simultaneously reducing the voltage level and frequency of the normal mode gate signal based on the low power mode gate control signal output from the timing controller;
a data driver controlling step of generating a low power mode data signal by simultaneously reducing the voltage level and frequency of the normal mode data signal based on the low power mode data control signal output from the timing controller;
a mux control step of selectively connecting output channels of the data driver and the data lines so that the low power mode data signal is applied to the data lines based on the low power mode mux control signal output from the timing controller; and
outputting the low power mode gate signal and the low power mode data signal to a display panel;
The low power mode mux control signal is generated by simultaneously reducing the voltage level and frequency of the normal mode mux control signal. 제1항에 있어서,
상기 저전력모드 게이트신호를 생성하는 단계는, 상기 정상모드 게이트신호로부터 주파수 감소량에 대응되도록 전압레벨을 감소시켜 생성하는 표시장치의 동작방법.According to claim 1,
In the generating of the low power mode gate signal, a voltage level of the normal mode gate signal is reduced to correspond to an amount of frequency reduction, and the gate signal is generated. 제2항에 있어서,
상기 저전력모드 게이트신호는 상기 저전력모드 데이터신호의 전압레벨과 상기 표시패널의 각 화소의 문턱전압 레벨의 합 이상의 전압레벨로 생성되는 표시장치의 동작방법.According to claim 2,
The low power mode gate signal is generated at a voltage level higher than the sum of the voltage level of the low power mode data signal and the threshold voltage level of each pixel of the display panel. 제1항에 있어서,
상기 타이밍제어부로부터 출력된 저전력모드 전압제어신호에 응답하여 전압생성부가 정상모드 게이트하이전압보다 감소된 레벨의 저전력모드 게이트하이전압 및 정상모드 게이트로우전압보다 증가된 레벨의 저전력모드 게이트로우전압을 생성하여 상기 게이트구동부로 출력하는 단계를 더 포함하는 표시장치의 동작방법.According to claim 1,
In response to the low power mode voltage control signal output from the timing controller, the voltage generator generates a low power mode gate high voltage lower than the normal mode gate high voltage and a low power mode gate low voltage higher than the normal mode gate low voltage. and outputting the result to the gate driver. 제4항에 있어서,
상기 저전력모드 게이트하이전압은, 상기 저전력모드 데이터신호와 상기 표시패널의 각 화소의 문턱전압의 합에 따른 레벨 및 상기 정상모드 게이트하이전압의 레벨 사이의 범위를 갖도록 생성되고,
상기 저전력모드 게이트로우전압은, 상기 정상모드 게이트로우전압의 레벨 및 상기 저전력모드 데이터신호와 상기 표시패널의 각 화소의 문턱전압의 차에 따른 레벨 사이의 범위를 갖도록 생성되는 표시장치의 동작방법.According to claim 4,
The low power mode gate high voltage is generated to have a range between a level corresponding to a sum of the low power mode data signal and a threshold voltage of each pixel of the display panel and a level of the normal mode gate high voltage;
wherein the low power mode gate low voltage is generated to have a range between a level of the normal mode gate low voltage and a level corresponding to a difference between the low power mode data signal and a threshold voltage of each pixel of the display panel. 삭제delete 제1항에 있어서,
상기 저전력모드 먹스제어신호는 상기 저전력모드 데이터신호의 전압레벨과 상기 먹스부의 각 멀티플렉서의 문턱전압 레벨의 합 이상의 전압레벨로 생성되는 표시장치의 동작방법.According to claim 1,
The low power mode mux control signal is generated at a voltage level higher than the sum of the voltage level of the low power mode data signal and the threshold voltage level of each multiplexer of the mux unit. 영상을 표시하는 표시패널;
상기 표시패널의 데이터라인들에 연결된 데이터구동부;
상기 표시패널의 게이트라인들에 연결된 게이트구동부;
상기 게이트구동부에 공급할 게이트하이전압과 게이트로우전압을 생성하는 전압 생성부; 및
상기 데이터구동부, 상기 게이트구동부 및 상기 전압생성부의 구동 조건을 정상모드와 저전력모드로 구분하여 제어하는 타이밍제어부를 포함하고,
상기 데이터구동부는 상기 데이터라인들과 출력 채널들 사이에 1:N (N은 자연수)으로 연결된 먹스부를 포함하고,
상기 타이밍제어부는 상기 정상모드에서 상기 저전력모드로 구동 조건이 변경되면, 정상모드 게이트신호의 전압레벨 및 주파수를 함께 감소시키는 저전력모드 게이트신호, 정상모드 데이터신호의 전압레벨 및 주파수를 함께 감소시키는 저전력모드 데이터신호 및 정상모드 먹스제어신호의 전압레벨 및 주파수를 함께 감소시키는 저전력모드 먹스제어신호를 출력하고,
상기 먹스부는 상기 저전력모드 먹스제어신호에 응답하여 상기 데이터구동부의 출력 채널들과 상기 데이터라인들을 선택적으로 연결하여 상기 저전력모드 데이터신호를 상기 표시패널에 공급하는 표시장치.
a display panel displaying an image;
a data driver connected to data lines of the display panel;
a gate driver connected to gate lines of the display panel;
a voltage generator generating a gate high voltage and a gate low voltage to be supplied to the gate driver; and
A timing control unit configured to control driving conditions of the data driver, the gate driver, and the voltage generator by dividing them into a normal mode and a low power mode;
The data driver includes a mux unit connected between the data lines and output channels in a 1:N (N is a natural number) connection;
When the driving conditions change from the normal mode to the low power mode, the timing controller reduces both the voltage level and frequency of the normal mode gate signal and the low power mode gate signal and the normal mode data signal. Outputting a low power mode mux control signal that reduces the voltage level and frequency of the mode data signal and the normal mode mux control signal together;
wherein the multiplexer selectively connects output channels of the data driver and the data lines in response to the low power mode mux control signal to supply the low power mode data signal to the display panel.
KR1020150188949A 2015-12-29 2015-12-29 Display device and Driving method of the same KR102494780B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150188949A KR102494780B1 (en) 2015-12-29 2015-12-29 Display device and Driving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150188949A KR102494780B1 (en) 2015-12-29 2015-12-29 Display device and Driving method of the same

Publications (2)

Publication Number Publication Date
KR20170078433A KR20170078433A (en) 2017-07-07
KR102494780B1 true KR102494780B1 (en) 2023-02-02

Family

ID=59353847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150188949A KR102494780B1 (en) 2015-12-29 2015-12-29 Display device and Driving method of the same

Country Status (1)

Country Link
KR (1) KR102494780B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102540011B1 (en) * 2018-10-05 2023-06-05 삼성전자주식회사 Display device and controlling method of display device
KR20210112074A (en) 2020-03-04 2021-09-14 주식회사 실리콘웍스 Data driving device operating on low power mode, data processing device and display device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848953B1 (en) * 2001-12-26 2008-07-29 엘지디스플레이 주식회사 Gate driving circuit of liquid crystal display
KR101186079B1 (en) * 2005-12-15 2012-09-25 엘지디스플레이 주식회사 LCD and drive method thereof
KR101245944B1 (en) * 2006-05-10 2013-03-21 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
KR20080070221A (en) * 2007-01-25 2008-07-30 엘지디스플레이 주식회사 Liquid crystal display and method for driving the same
KR101793284B1 (en) * 2011-06-30 2017-11-03 엘지디스플레이 주식회사 Display Device And Driving Method Thereof

Also Published As

Publication number Publication date
KR20170078433A (en) 2017-07-07

Similar Documents

Publication Publication Date Title
KR102607397B1 (en) Power Control Circuit For Display Device
KR101897011B1 (en) Liquid crystal display appratus and method for driving the same
US9390666B2 (en) Display device capable of driving at low speed
KR101450868B1 (en) Display device and driving method of the same
KR101793284B1 (en) Display Device And Driving Method Thereof
KR102371896B1 (en) Method of driving display panel and display apparatus for performing the same
US20140320465A1 (en) Display Device For Low Speed Drive And Method For Driving The Same
KR102279280B1 (en) Display Device and Driving Method for the Same
US9978326B2 (en) Liquid crystal display device and driving method thereof
US20210183320A1 (en) Display device, data driving circuit, and data driving method
US10115349B2 (en) Display device
KR101696474B1 (en) Liquid crystal display
KR101589752B1 (en) Liquid crystal display
KR102494780B1 (en) Display device and Driving method of the same
KR101696459B1 (en) Liquid crystal display and driving method thereof
KR102278743B1 (en) Liquid Crystal Display and Driving Method thereof
KR20090127771A (en) Liquid crystal display device
KR20080105672A (en) Liquid crystal display and driving method thereof
KR20070025662A (en) Liquid crystal display device and method for driving the same
KR101610002B1 (en) Liquid Crystal Display Device and Driving Method the same
KR101973405B1 (en) Liquid crystal display device
KR102050432B1 (en) Liquid crystal display device and method for driving the same
KR20120111643A (en) Driving apparatus for liquid crystal display device and method for driving the same
KR101213924B1 (en) Liquid crystal display device and method for driving the same
KR101550918B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right