KR102492579B1 - 무선 통신 시스템에서 신호를 송수신 하는 방법 및 이를 지원하는 장치 - Google Patents

Abstract

다양한 실시예들은 4G (4^th generation) 무선 통신 시스템 이후 보다 높은 데이터 전송률 등을 지원하기 위한 차세대 무선 통신 시스템과 관련된 것이다. 다양한 실시예들에 따르면 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 지원하는 장치가 제공될 수 있으며, 그 밖에 다양한 실시예들이 제공될 수 있다.

Description

무선 통신 시스템에서 신호를 송수신 하는 방법 및 이를 지원하는 장치

다양한 실시예들은 무선 통신 시스템에 대한 것이다.

무선 접속 시스템이 음성이나 데이터 등과 같은 다양한 종류의 통신 서비스를 제공하기 위해 광범위하게 전개되고 있다. 일반적으로 무선 접속 시스템은 가용한 시스템 자원(대역폭, 전송 파워 등)을 공유하여 다중 사용자와의 통신을 지원할 수 있는 다중 접속(multiple access) 시스템이다. 다중 접속 시스템의 예들로는 CDMA(code division multiple access) 시스템, FDMA(frequency division multiple access) 시스템, TDMA(time division multiple access) 시스템, OFDMA(orthogonal frequency division multiple access) 시스템, SC-FDMA(single carrier frequency division multiple access) 시스템 등이 있다.

다양한 실시예들은 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 지원하는 장치를 제공할 수 있다.

다양한 실시예들은 무선 통신 시스템에서 비정렬 (unaligned) 및/또는 비동기 (asynchronization) 캐리어 병합 방법 및 이를 지원하는 장치를 제공할 수 있다.

다양한 실시예들에서 이루고자 하는 기술적 과제들은 이상에서 언급한 사항들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 이하 설명할 다양한 실시예들로부터 당해 기술분야에서 통상의 지식을 가진 자에 의해 고려될 수 있다.

다양한 실시예들은 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 지원하는 장치를 제공할 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 단말에 의하여 수행되는 방법이 제공될 수 있다.

다양한 실시예들에 따르면, 상기 방법은: 비정렬 프레임 바운더리 (unaligned frame boundary) 의 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 수신하는 과정; 상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 상기 슬롯 오프셋을 결정하는 과정; 및 상기 비정렬 프레임 바운더리와 관련된 캐리어 병합 (carrier aggregation) 에 기초하여 통신하는 과정을 포함할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋을 위한 기준 (reference) SCS (subcarrier spacing) 에 기초하는 정보일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 기준 SCS 를 정의하기 위한 미리 설정된 조건을 만족할 수 있다.

다양한 실시예들에 따르면, 상기 통신에 기초하여, PDSCH (physical downlink shared channel) 가 수신될 수 있다.

다양한 실시예들에 따르면, DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 모니터링 될 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 제2 셀을 설정하는 상위 계층 파라미터에 기초하여 수신될 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋과 관련된 정수 값에 대한 정보를 포함할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정수 값은, 미리 설정된 {-A,...,A} 중에서 선택될 수 있다.

다양한 실시예들에 따르면, A 은 상기 기준 SCS 에 기초하여 결정되는 정수일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 가 증가됨에 기초하여, A 은 증가되고, 상기 기준 SCS 가 감소됨에 기초하여, A 은 감소될 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 제1 셀에 설정된 하나 이상의 SCS 와 상기 제2 셀에 설정된 하나 이상의 SCS 중에서 상기 미리 설정된 조건을 만족하는 SCS 일 수 있다.

다양한 실시예들에 따르면, 상기 미리 설정된 조건은, 상기 제1 셀에 설정된 하나 이상의 SCS 와 상기 제2 셀에 설정된 하나 이상의 SCS 간의 대소 관계와 관련된 조건을 포함할 수 있다.

다양한 실시예들에 따르면, (i) 상기 제1 셀을 기준으로 상기 제2 셀이 시간 도메인 (time domain) 에서 오른쪽으로 시프트 된 것으로 결정되고, (ii) 상기 제1 셀에서 사용되는 SCS 와 상기 제2 셀에서 사용되는 SCS 가 각각 30kHz 를 초과함에 기초하여: 상기 슬롯 오프셋에 기초하여, 상기 제2 셀의 슬롯 0 는, 상기 슬롯 오프셋이 적용되기 전에 비하여 상기 시간 도메인에서 오른쪽으로 16kappa + L 에 대응하는 시간 길이 만큼 1 번 시프트 된 후, 상기 시간 도메인에서 오른쪽으로 L 에 대응하는 시간 길이 만큼 M 번 시프트 되는 것에 기초하여 시프트 된 것으로 식별될 수 있다.

다양한 실시예들에 따르면, (i) 상기 제1 셀을 기준으로 상기 제2 셀이 상기 시간 도메인에서 왼쪽으로 시프트 된 것으로 결정되고, (ii) 상기 제1 셀에서 사용되는 SCS 와 상기 제2 셀에서 사용되는 SCS 가 각각 30kHz 를 초과함에 기초하여: 상기 슬롯 오프셋에 기초하여, 상기 제2 셀의 상기 슬롯 0 는, 상기 슬롯 오프셋이 적용되기 전에 비하여 상기 시간 도메인에서 왼쪽으로 L 에 대응하는 시간 길이 만큼 M 번 시프트 된 후, 상기 시간 도메인에서 왼쪽으로 16kappa + L 에 대응하는 시간 길이 만큼 1 번 시프트 되는 것에 기초하여 시프트 된 것으로 식별될 수 있다.

다양한 실시예들에 따르면, kappa 는 64 이고, M 은 상기 슬롯 오프셋에 기초하여 결정되는 0 이상의 정수이고, L 은 상기 제1 셀 또는 상기 제2 셀의 0.5ms (millisecond) 시간 구간 내에서 상기 슬롯 0 를 제외한 하나 이상의 슬롯 각각의 슬롯 길이와 관련될 수 있다.

다양한 실시예들에 따르면, 상기 제1 셀은 PCell (primary cell) 또는 PSCell (primary second cell) 일 수 있다.

다양한 실시예들에 따르면, 상기 제2 셀은 SCell (secondary cell) 일 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 동작하는 장치가 제공될 수 있다.

다양한 실시예들에 따르면, 상기 장치는: 메모리 (memory); 및 상기 메모리와 연결된 하나 이상의 프로세서 (processor) 를 포함할 수 있다.

다양한 실시예들에 따르면, 상기 하나 이상의 프로세서는: 비정렬 프레임 바운더리 (unaligned frame boundary) 의 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 수신하고, 상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 상기 슬롯 오프셋을 결정하고, 상기 비정렬 프레임 바운더리와 관련된 캐리어 병합 (carrier aggregation) 에 기초하여 통신할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋을 위한 기준 (reference) SCS (subcarrier spacing) 에 기초하는 정보일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 기준 SCS 를 정의하기 위한 미리 설정된 조건을 만족할 수 있다.

다양한 실시예들에 따르면, 상기 통신에 기초하여, PDSCH (physical downlink shared channel) 가 수신될 수 있다.

다양한 실시예들에 따르면, DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 모니터링 될 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 제1 셀에 설정된 하나 이상의 SCS 와 상기 제2 셀에 설정된 하나 이상의 SCS 중에서 상기 미리 설정된 조건을 만족하는 SCS 일 수 있다.

다양한 실시예들에 따르면, 상기 장치는, 이동 단말기, 네트워크 및 상기 장치가 포함된 차량 이외의 자율 주행 차량 중 하나 이상과 통신할 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 기지국에 의하여 수행되는 방법이 제공될 수 있다.

다양한 실시예들에 따르면, 상기 방법은: 비정렬 프레임 바운더리 (unaligned frame boundary) 의 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 획득하는 과정; 상기 슬롯 오프셋과 관련된 정보를 송신하는 과정; 및 상기 비정렬 프레임 바운더리와 관련된 캐리어 병합 (carrier aggregation) 에 기초하여 통신하는 과정을 포함할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋을 위한 기준 (reference) SCS (subcarrier spacing) 에 기초하는 정보일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 기준 SCS 를 정의하기 위한 미리 설정된 조건을 만족할 수 있다.

다양한 실시예들에 따르면, 상기 통신에 기초하여, PDSCH (physical downlink shared channel) 가 송신될 수 있다.

다양한 실시예들에 따르면, DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 송신될 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 동작하는 장치가 제공될 수 있다.

다양한 실시예들에 따르면, 상기 장치는: 메모리 (memory); 및 상기 메모리와 연결된 하나 이상의 프로세서 (processor) 를 포함할 수 있다.

다양한 실시예들에 따르면, 상기 하나 이상의 프로세서는: 비정렬 프레임 바운더리 (unaligned frame boundary) 의 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 획득하고, 상기 슬롯 오프셋과 관련된 정보를 송신하고, 상기 비정렬 프레임 바운더리와 관련된 캐리어 병합 (carrier aggregation) 에 기초하여 통신할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋을 위한 기준 (reference) SCS (subcarrier spacing) 에 기초하는 정보일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 기준 SCS 를 정의하기 위한 미리 설정된 조건을 만족할 수 있다.

다양한 실시예들에 따르면, 상기 통신에 기초하여, PDSCH (physical downlink shared channel) 가 송신될 수 있다.

다양한 실시예들에 따르면, DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 송신될 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 동작하는 장치가 제공될 수 있다.

다양한 실시예들에 따르면, 상기 장치는: 하나 이상의 프로세서 (processor); 및 상기 하나 이상의 프로세서가 방법을 수행하도록 하는 하나 이상의 명령어 (instruction) 를 저장하는 하나 이상의 메모리 (memory) 를 포함할 수 있다.

다양한 실시예들에 따르면, 상기 방법은: 비정렬 프레임 바운더리 (unaligned frame boundary) 의 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 수신하는 과정; 상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 상기 슬롯 오프셋을 결정하는 과정; 및 상기 비정렬 프레임 바운더리와 관련된 캐리어 병합 (carrier aggregation) 에 기초하여 통신하는 과정을 포함할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋을 위한 기준 (reference) SCS (subcarrier spacing) 에 기초하는 정보일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 기준 SCS 를 정의하기 위한 미리 설정된 조건을 만족할 수 있다.

다양한 실시예들에 따르면, 상기 통신에 기초하여, PDSCH (physical downlink shared channel) 가 수신될 수 있다.

다양한 실시예들에 따르면, DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 모니터링 될 수 있다.

다양한 실시예들에 따르면, 하나 이상의 프로세서 (processor) 가 방법을 수행하도록 하는 하나 이상의 명령어 (instruction) 를 저장하는 프로세서-판독 가능 매체 (processor-readable medium) 가 제공될 수 있다.

다양한 실시예들에 따르면, 상기 방법은: 비정렬 프레임 바운더리 (unaligned frame boundary) 의 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 수신하는 과정; 상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 상기 슬롯 오프셋을 결정하는 과정; 및 상기 비정렬 프레임 바운더리와 관련된 캐리어 병합 (carrier aggregation) 에 기초하여 통신하는 과정을 포함할 수 있다.

다양한 실시예들에 따르면, 상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋을 위한 기준 (reference) SCS (subcarrier spacing) 에 기초하는 정보일 수 있다.

다양한 실시예들에 따르면, 상기 기준 SCS 는, 상기 기준 SCS 를 정의하기 위한 미리 설정된 조건을 만족할 수 있다.

다양한 실시예들에 따르면, 상기 통신에 기초하여, PDSCH (physical downlink shared channel) 가 수신될 수 있다.

다양한 실시예들에 따르면, DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 모니터링 될 수 있다.

상술한 다양한 실시예들은 다양한 실시예들 중 일부에 불과하며, 다양한 실시예들의 기술적 특징들이 반영된 여러 가지 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 상세한 설명을 기반으로 도출되고 이해될 수 있다.

다양한 실시예들은 무선 통신 시스템에서 신호를 송수신하는 방법 및 이를 지원하는 장치를 제공할 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 비정렬 (unaligned) 및/또는 비동기 (asynchronization) 캐리어 병합 방법 및 이를 지원하는 장치가 제공될 수 있다.

다양한 실시예들에 따르면, 무선 통신 시스템에서 프레임 구조 (frame structure) 가 고려된 효과적인 멀티-셀/멀티-캐리어를 이용한 통신 방법 및 이를 지원하는 장치가 제공될 수 있다.

다양한 실시예들로부터 얻을 수 있는 효과들은 이상에서 언급된 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 이하의 상세한 설명을 기반으로 당해 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다.

이하에 첨부되는 도면들은 다양한 실시예들에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 다양한 실시예들을 제공한다. 다만, 다양한 실시예들의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시예로 구성될 수 있다. 각 도면에서의 참조 번호 (reference numerals) 들은 구조적 구성요소 (structural elements) 를 의미한다.
도 1은 다양한 실시예들에서 사용될 수 있는 물리 채널들 및 이들을 이용한 신호 전송 방법을 설명하기 위한 도면이다.
도 2는 다양한 실시예들이 적용 가능한 NR 시스템에 기초한 무선 프레임 구조를 나타낸 도면이다.
도 3은 다양한 실시예들이 적용 가능한 NR 시스템에 기초한 슬롯 구조를 나타낸 도면이다.
도 4는 다양한 실시예들이 적용 가능한 슬롯 내에 물리 채널이 매핑되는 일 예를 나타낸 도면이다.
도 5 는 다양한 실시예들이 적용 가능한 SSB (Synchronization Signal Block)의 구조를 나타낸 도면이다.
도 6 은 다양한 실시예들이 적용 가능한 SSB 의 전송 방법의 일 예를 나타낸 도면이다.
도 7 은 다양한 실시예들이 적용 가능한 단말이 DL 시간 동기에 관한 정보를 획득하는 방법의 일 예를 나타낸 도면이다.
도 8 은 다양한 실시예들이 적용 가능한 시스템 정보 (SI) 획득 과정의 일 예를 나타낸 도면이다.
도 9 는 다양한 실시예들이 적용 가능한 캐리어 병합의 경우의 스케줄링 방법의 일 예를 나타낸 도면이다.
도 10 은 다양한 실시예들에 따른 단말과 네트워크의 동작 방법을 간단히 나타낸 도면이다.
도 11 는 다양한 실시예들에 따른 단말과 네트워크의 동작 방법을 나타낸 흐름도이다.
도 12 은 다양한 실시예들에 따른 프레임 바운더리 설정의 일 예를 나타낸 도면이다.
도 13 는 다양한 실시예들에 따른 슬롯 구조의 일 예를 나타낸 도면이다.
도 14 는 다양한 실시예들에 따른 슬롯 시프팅 (slot shifting) 의 일 예를 나타낸 도면이다.
도 15 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 16 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 17 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 18 은 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 19 은 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 20 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 21 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 22 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 23 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.
도 24 은 다양한 실시예들에 따른 네트워크 초기 접속 및 이후의 통신 과정을 간단히 나타낸 도면이다.
도 25 은 다양한 실시예들에 따른 DRX 동작을 예시한 도면이다.
도 26 은 다양한 실시예들에 따른 단말과 기지국의 동작 방법을 간단히 나타낸 도면이다.
도 27 는 다양한 실시예들에 따른 단말의 동작 방법을 나타낸 흐름도이다.
도 28 은 다양한 실시예들에 따른 기지국의 동작 방법을 나타낸 흐름도이다.
도 29는 다양한 실시예들이 구현될 수 있는 장치를 나타낸 도면이다.
도 30은 다양한 실시예들에 적용되는 통신 시스템을 예시한다.
도 31은 다양한 실시예들에 적용되는 무선 기기를 예시한다.
도 32은 다양한 실시예들에 적용되는 무선 기기의 다른 예를 나타낸다.
도 33는 다양한 실시예들에 적용되는 휴대 기기를 예시한다.
도 34는 다양한 실시예들에 적용되는 차량 또는 자율 주행 차량을 예시한다.

이하의 기술은 CDMA, FDMA, TDMA, OFDMA, SC-FDMA 등과 같은 다양한 무선 접속 시스템에 사용될 수 있다. CDMA는 UTRA(Universal Terrestrial Radio Access)나 CDMA2000과 같은 무선 기술로 구현될 수 있다. TDMA는 GSM(Global System for Mobile communications)/GPRS(General Packet Radio Service)/EDGE(Enhanced Data Rates for GSM Evolution)와 같은 무선 기술로 구현될 수 있다. OFDMA는 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802-20, E-UTRA(Evolved UTRA) 등과 같은 무선 기술로 구현될 수 있다. UTRA는 UMTS(Universal Mobile Telecommunications System)의 일부이다. 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)은 E-UTRA를 사용하는 E-UMTS(Evolved UMTS)의 일부이고 LTE-A(Advanced)/LTE-A pro는 3GPP LTE의 진화된 버전이다. 3GPP NR(New Radio or New Radio Access Technology)는 3GPP LTE/LTE-A/LTE-A pro의 진화된 버전이다.

설명을 명확하게 하기 위해, 다양한 실시예들은 3GPP 통신 시스템(예, LTE, NR, 6G 및 차세대 무선 통신 시스템을 포함)을 기반으로 설명되지만 다양한 실시예들의 기술적 사상이 이에 제한되는 것은 아니다. 다양한 실시예들에 대한 설명에 사용된 배경기술, 용어, 약어 등에 관해서는 본 발명 이전에 공개된 표준 문서에 기재된 사항을 참조할 수 있다. 예를 들어, 3GPP TS 37.213, 3GPP TS 38.211, 3GPP TS 38.212, 3GPP TS 38.213, 3GPP TS 38.214, 3GPP TS 38.215, 3GPP TS 38.300, 3GPP TS 38.321 및 3GPP TS 38.331 등의 문서들을 참조할 수 있다.

1. 3GPP 시스템

1.1. 물리 채널들 및 신호 송수신

무선 접속 시스템에서 단말은 하향링크(DL: Downlink)를 통해 기지국으로부터 정보를 수신하고, 상향링크(UL: Uplink)를 통해 기지국으로 정보를 전송한다. 기지국과 단말이 송수신하는 정보는 일반 데이터 정보 및 다양한 제어 정보를 포함하고, 이들이 송수신 하는 정보의 종류/용도에 따라 다양한 물리 채널이 존재한다.

도 1은 다양한 실시예들에서 사용될 수 있는 물리 채널들 및 이들을 이용한 신호 전송 방법을 설명하기 위한 도면이다.

전원이 꺼진 상태에서 다시 전원이 켜지거나, 새로이 셀에 진입한 단말은 기지국과 동기를 맞추는 등의 초기 셀 탐색 (Initial cell search) 작업을 수행한다 (S11). 이를 위해 단말은 기지국으로부터 주동기 채널 (P-SCH: Primary Synchronization Channel) 및 부동기 채널 (S-SCH: Secondary Synchronization Channel)을 수신하여 기지국과 동기를 맞추고, 셀 ID 등의 정보를 획득한다.

그 후, 단말은 기지국으로부터 물리방송채널 (PBCH: Physical Broadcast Channel) 신호를 수신하여 셀 내 방송 정보를 획득할 수 있다.

한편, 단말은 초기 셀 탐색 단계에서 하향링크 참조 신호 (DL RS: Downlink Reference Signal)를 수신하여 하향링크 채널 상태를 확인할 수 있다.

초기 셀 탐색을 마친 단말은 물리하향링크제어채널 (PDCCH: Physical Downlink Control Channel) 및 물리하향링크제어채널 정보에 따른 물리하향링크공유 채널 (PDSCH: Physical Downlink Control Channel)을 수신하여 조금 더 구체적인 시스템 정보를 획득할 수 있다 (S12).

이후, 단말은 기지국에 접속을 완료하기 위해 임의 접속 절차 (Random Access Procedure)을 수행할 수 있다 (S13 ~ S16). 이를 위해 단말은 물리임의접속채널 (PRACH: Physical Random Access Channel)을 통해 프리앰블 (preamble)을 전송하고(S13), 물리하향링크제어채널 및 이에 대응하는 물리하향링크공유 채널을 통해 프리앰블에 대한 RAR (Random Access Response)를 수신할 수 있다(S14). 단말은 RAR 내의 스케줄링 정보를 이용하여 PUSCH (Physical Uplink Shared Channel)을 전송하고 (S15), 물리하향링크제어채널 신호 및 이에 대응하는 물리하향링크공유 채널 신호의 수신과 같은 충돌해결절차 (Contention Resolution Procedure)를 수행할 수 있다(S16).

한편, 임의 접속 과정이 2 단계로 수행되는 경우, S13/S15 는 단말이 송신을 수행하는 하나의 동작으로 수행되고, S14/S16 이 기지국이 송신을 수행하는 하나의 동작으로 수행될 수 있다.

상술한 바와 같은 절차를 수행한 단말은 이후 일반적인 상/하향링크 신호 전송 절차로서 물리하향링크제어채널 신호 및/또는 물리하향링크공유채널 신호의 수신(S17) 및 물리상향링크공유채널 (PUSCH: Physical Uplink Shared Channel) 신호 및/또는 물리상향링크제어채널 (PUCCH: Physical Uplink Control Channel) 신호의 전송(S18)을 수행할 수 있다.

단말이 기지국으로 전송하는 제어정보를 통칭하여 상향링크 제어정보(UCI: Uplink Control Information)라고 지칭한다. UCI는 HARQ-ACK/NACK (Hybrid Automatic Repeat and reQuest Acknowledgement/Negative-ACK), SR (Scheduling Request), CQI (Channel Quality Indication), PMI (Precoding Matrix Indication), RI (Rank Indication) 정보 등을 포함한다.

UCI는 일반적으로 PUCCH를 통해 주기적으로 전송되지만, 제어 정보와 데이터가 동시에 전송되어야 할 경우 PUSCH를 통해 전송될 수 있다. 또한, 네트워크의 요청/지시에 따라 단말은 PUSCH를 통해 UCI를 비주기적으로 전송할 수 있다.

1.2. 무선 프레임 (Radio Frame) 구조

도 2는 다양한 실시예들이 적용 가능한 NR 시스템에 기초한 무선 프레임 구조를 나타낸 도면이다.

NR 시스템은 다수의 뉴머롤로지(Numerology)들을 지원할 수 있다. 여기에서, 뉴머롤로지는 부반송파 간격(subcarrier spacing, SCS)과 순환 프리픽스(cyclic prefix, CP) 오버헤드에 의해 정의될 수 있다. 이 때, 다수의 부반송파 간격은 기본 부반송파 간격을 정수 N(또는, μ)으로 스케일링(scaling) 함으로써 유도될 수 있다. 또한, 매우 높은 반송파 주파수에서 매우 낮은 부반송파 간격을 이용하지 않는다고 가정할지라도, 이용되는 뉴머롤로지는 셀의 주파수 대역과 독립적으로 선택될 수 있다. 또한, NR 시스템에서는 다수의 뉴머롤로지에 따른 다양한 프레임 구조들이 지원될 수 있다.

이하, NR 시스템에서 고려될 수 있는 직교 주파수 분할 다중화(orthogonal frequency division multiplexing, OFDM) 뉴머롤로지 및 프레임 구조를 살펴본다. NR 시스템에서 지원되는 다수의 OFDM 뉴머롤로지들은 표 1와 같이 정의될 수 있다. 대역폭 파트에 대한 μ 및 순환 프리픽스는 BS에 의해 제공되는 RRC 파라미터들로부터 얻어진다.

NR은 다양한 5G 서비스들을 지원하기 위한 다수의 뉴머롤러지(예, 부반송파 간격(subcarrier spacing))를 지원한다. 예를 들어, 부반송파 간격이 15kHz인 경우, 전통적인 셀룰러 밴드들에서의 넓은 영역(wide area)를 지원하며, 부반송파 간격이 30kHz/60kHz인 경우, 밀집한-도시(dense-urban), 더 낮은 레이턴시(lower latency) 및 더 넓은 반송파 대역폭(wider carrier bandwidth)를 지원하며, 부반송파 간격이 60kHz 또는 그보다 높은 경우, 위상 잡음(phase noise)를 극복하기 위해 24.25GHz보다 큰 대역폭을 지원한다.

NR 주파수 대역(frequency band)은 FR1과 FR2라는 2가지 타입의 주파수 범위(frequency range)로 정의된다. FR1은 sub 6GHz 범위이며, FR2는 above 6GHz 범위로 밀리미터 웨이브(millimiter wave, mmWave)를 의미할 수 있다.

아래 표 2는 NR 주파수 대역의 정의를 예시한다.

NR 시스템에서의 프레임 구조(frame structure)와 관련하여, 시간 도메인의 다양한 필드들의 크기는 NR용 기본 시간 유닛(basic time unit)인 T _c = 1/(△ f _max* N _f)의 배수로 표현된다. 여기서, △ f _max = 480*10 ³ Hz이고, 고속 푸리에 변환(fast Fourier transform, FFT) 혹은 역 고속 푸리에 변환(inverse fast Fourier transform, IFFT) 크기와 관련이 있는 값인 N _f = 4096이다. T _c는 LTE용 기반 시간 유닛이자 샘플링 시간인 T _s = 1/((15kHz)*2048)와 다음의 관계를 갖는다: T _s/ T _c = 64. 하향링크 및 상향링크(uplink) 전송들은 T _f = (△ f _max* N _f/100)* T _c = 10ms 지속기간(duration)의 (무선) 프레임들로 조직화(organize)된다. 여기서, 각 무선 프레임은 각각이 T _sf = (△ f _max* N _f/1000)* T _c = 1ms 지속기간을 가지는 10 개의 서브프레임(subframe)들로 구성된다. 상향링크에 대한 한 세트의 프레임들 및 하향링크에 대한 한 세트의 프레임들이 존재할 수 있다. 뉴머롤로지 μ에 대하여, 슬롯(slot)들은 서브프레임 내에서는 오름차순(increasing order)으로 n ^μ _s ∈ {0,..., N ^slot,μ _subframe-1}로 번호가 매겨지고, 무선 프레임 내에서는 오름차순으로 n ^μ _s,f ∈ {0,..., N ^slot,μ _frame-1}으로 번호가 매겨진다. 하나의 슬롯은 N ^μ _symb개의 연속하는(consecutive) OFDM 심볼들로 구성되고, N ^μ _symb는 순환 프리픽스(cyclic prefix, CP)에 의존한다. 서브프레임에서 슬롯 n ^μ _s의 시작은 동일 서브프레임 내에서 OFDM 심볼 n ^μ _s* N ^μ _symb의 시작과 시간적으로 정렬된다.

표 3은 일반 CP가 사용되는 경우, SCS에 따른 슬롯 별 심볼의 개수, 프레임 별 슬롯의 개수 및 서브프레임 별 슬롯의 개수를 나타내고, 표 4은 확장된 CSP가 사용되는 경우, SCS에 따른 슬롯 별 심볼의 개수, 프레임 별 슬롯의 개수 및 서브프레임 별 슬롯의 개수를 나타낸다.

상기 표에서, N ^slot _symb 는 슬롯 내 심볼의 개수를 나타내고, N ^frame,μ _slot는 프레임 내 슬롯의 개수를 나타내고, N ^subframe,μ _slot는 서브프레임 내 슬롯의 개수를 나타낸다.

다양한 실시예들이 적용 가능한 NR 시스템에서는 하나의 단말에게 병합되는 복수의 셀들간에 OFDM(A) 뉴머롤로지(numerology)(예, SCS, CP 길이 등)가 상이하게 설정될 수 있다. 이에 따라, 동일한 개수의 심볼로 구성된 시간 자원(예, SF, 슬롯 또는 TTI)(편의상, TU(Time Unit)로 통칭)의 (절대 시간) 구간이 병합된 셀들간에 상이하게 설정될 수 있다.

도 2은, μ=2인 경우(즉, 부반송파 간격이 60kHz)의 일례로서, 표 3을 참고하면 1개 서브프레임은 4개의 슬롯(slot)들을 포함할 수 있다. 도 2에 도시된 1개 서브프레임 = {1,2,4}개 슬롯들은 예시이며, 1개 서브프레임에 포함될 수 있는 슬롯(들)의 개수는 표 6 또는 표 7과 같이 정의된다.

또한, 미니-슬롯은 2, 4 또는 7개 심볼들을 포함할 수 있거나 그 보다 더 많은 또는 더 적은 심볼들을 포함할 수 있다.

도 3은 다양한 실시예들이 적용 가능한 NR 시스템에 기초한 슬롯 구조를 나타낸 도면이다.

도 3을 참조하면, 하나의 슬롯은 시간 도메인에서 복수의 심볼들을 포함할 수 있다. 예를 들어, 보통 CP(normal CP)의 경우 하나의 슬롯이 7개의 심볼을 포함하나, 확장 CP(extended CP)의 경우 하나의 슬롯이 6개의 심볼을 포함할 수 있다.

반송파(carrier)는 주파수 도메인에서 복수의 부반송파(subcarrier)를 포함할 수 있다. RB(Resource Block)는 주파수 도메인에서 복수(예, 12)의 연속한 부반송파로 정의된다.

BWP(Bandwidth Part)는 주파수 도메인에서 복수의 연속한 (P)RB로 정의되며, 하나의 뉴머롤로지(예, SCS, CP 길이 등)에 대응될 수 있다.

반송파는 최대 N개(예, 5개)의 BWP를 포함할 수 있다. 데이터 통신은 활성화된 BWP를 통해서 수행되며, 하나의 단말한테는 하나의 BWP만 활성화 될 수 있다. 자원 그리드에서 각각의 요소는 자원요소(Resource Element, RE)로 지칭되며, 하나의 복소 심볼이 매핑될 수 있다.

도 4는 다양한 실시예들이 적용 가능한 슬롯 내에 물리 채널이 매핑되는 일 예를 나타낸 도면이다.

하나의 슬롯 내에 DL 제어 채널, DL 또는 UL 데이터, UL 제어 채널 등이 모두 포함될 수 있다. 예를 들어, 슬롯 내의 처음 N개의 심볼은 DL 제어 채널을 전송하는데 사용되고(이하, DL 제어 영역), 슬롯 내의 마지막 M개의 심볼은 UL 제어 채널을 전송하는데 사용될 수 있다(이하, UL 제어 영역). N과 M은 각각 0 이상의 정수이다. DL 제어 영역과 UL 제어 영역의 사이에 있는 자원 영역(이하, 데이터 영역)은 DL 데이터 전송을 위해 사용되거나, UL 데이터 전송을 위해 사용될 수 있다. 제어 영역과 데이터 영역 사이에는 DL-to-UL 혹은 UL-to-DL 스위칭을 위한 시간 갭이 존재할 수 있다. DL 제어 영역에서는 PDCCH가 전송될 수 있고, DL 데이터 영역에서는 PDSCH가 전송될 수 있다. 슬롯 내에서 DL에서 UL로 전환되는 시점의 일부 심볼이 시간 갭으로 사용될 수 있다.

1.3. 채널 구조

1.3.1. 하향링크 채널 구조

기지국은 후술하는 하향링크 채널을 통해 관련 신호를 단말에게 전송하고, 단말은 후술하는 하향링크 채널을 통해 관련 신호를 기지국으로부터 수신한다.

1.3.1.1. 물리 하향링크 공유 채널 (PDSCH)

PDSCH는 하향링크 데이터(예, DL-shared channel transport block, DL-SCH TB)를 운반하고, QPSK(Quadrature Phase Shift Keying), 16 QAM(Quadrature Amplitude Modulation), 64 QAM, 256 QAM 등의 변조 방법이 적용된다. TB를 인코딩하여 코드워드(codeword)가 생성된다. PDSCH는 최대 2개의 코드워드를 나를 수 있다. 코드워드(codeword) 별로 스크램블링(scrambling) 및 변조 매핑(modulation mapping)이 수행되고, 각 코드워드로부터 생성된 변조 심볼들은 하나 이상의 레이어로 매핑된다(Layer mapping). 각 레이어는 DMRS(Demodulation Reference Signal)과 함께 자원에 매핑되어 OFDM 심볼 신호로 생성되고, 해당 안테나 포트를 통해 전송된다.

1.3.1.2. 물리 하향링크 제어 채널 (PDCCH)

PDCCH에서는 DCI(Downlink Control Information), 예를 들어 DL 데이터 스케줄링 정보, UL 데이터 스케줄링 정보 등이 전송될 수 있다. PUCCH에서는 UCI(Uplink Control Information), 예를 들어 DL 데이터에 대한 ACK/NACK(Positive Acknowledgement/Negative Acknowledgement) 정보, CSI(Channel State Information) 정보, SR(Scheduling Request) 등이 전송될 수 있다.

PDCCH는 하향링크 제어 정보(DCI)를 운반하고 QPSK 변조 방법이 적용된다. 하나의 PDCCH는 AL(Aggregation Level)에 따라 1, 2, 4, 8, 16 개의 CCE(Control Channel Element)로 구성된다. 하나의 CCE는 6개의 REG(Resource Element Group)로 구성된다. 하나의 REG는 하나의 OFDM 심볼과 하나의 (P)RB로 정의된다.

PDCCH는 제어 자원 세트(Control Resource Set, CORESET)를 통해 전송된다. CORESET는 주어진 뉴머롤로지(예, SCS, CP 길이 등)를 갖는 REG 세트로 정의된다. 하나의 단말을 위한 복수의 OCRESET는 시간/주파수 도메인에서 중첩될 수 있다. CORESET는 시스템 정보(예, MIB) 또는 단말-특정(UE-specific) 상위 계층(예, Radio Resource Control, RRC, layer) 시그널링을 통해 설정될 수 있다. 구체적으로, CORESET을 구성하는 RB의 개수 및 심볼의 개수(최대 3개)가 상위 계층 시그널링에 의해 설정될 수 있다.

단말은 PDCCH 후보들의 세트에 대한 디코딩 (일명, 블라인드 디코딩)을 수행하여 PDCCH를 통해 전송되는 DCI를 획득한다. 단말이 디코딩하는 PDCCH 후보들의 세트는 PDCCH 검색 공간 (Search Space) 세트라 정의한다. 검색 공간 세트는 공통 검색 공간 (common search space) 또는 단말-특정 검색 공간 (UE-specific search space)일 수 있다. 단말은 MIB 또는 상위 계층 시그널링에 의해 설정된 하나 이상의 검색 공간 세트 내 PDCCH 후보를 모니터링하여 DCI를 획득할 수 있다.

표 5 은 검색 공간 타입별 특징을 예시한다.

표 6는 PDCCH를 통해 전송되는 DCI 포맷들을 예시한다.

DCI format 0_0은 TB-기반 (또는 TB-level) PUSCH를 스케줄링 하기 위해 사용되고, DCI format 0_1은 TB-기반 (또는 TB-level) PUSCH 또는 CBG(Code Block Group)-기반 (또는 CBG-level) PUSCH를 스케줄링 하기 위해 사용될 수 있다. DCI format 1_0은 TB-기반 (또는 TB-level) PDSCH를 스케줄링 하기 위해 사용되고, DCI format 1_1은 TB-기반 (또는 TB-level) PDSCH 또는 CBG-기반 (또는 CBG-level) PDSCH를 스케줄링 하기 위해 사용될 수 있다. DCI format 2_0은 동적 슬롯 포맷 정보 (예, dynamic SFI)를 단말에게 전달하기 위해 사용되고, DCI format 2_1은 하향링크 선취 (pre-Emption) 정보를 단말에게 전달하기 위해 사용된다. DCI format 2_0 및/또는 DCI format 2_1은 하나의 그룹으로 정의된 단말들에게 전달되는 PDCCH인 그룹 공통 PDCCH (Group common PDCCH)를 통해 해당 그룹 내 단말들에게 전달될 수 있다.

1.3.2. 상향링크 채널 구조

단말은 후술하는 상향링크 채널을 통해 관련 신호를 기지국으로 전송하고, 기지국은 후술하는 상향링크 채널을 통해 관련 신호를 단말로부터 수신한다.

1.3.2.1. 물리 상향링크 공유 채널 (PUSCH)

PUSCH는 상향링크 데이터(예, UL-shared channel transport block, UL-SCH TB) 및/또는 상향링크 제어 정보(UCI)를 운반하고, CP-OFDM (Cyclic Prefix - Orthogonal Frequency Division Multiplexing) 파형(waveform) 또는 DFT-s-OFDM (Discrete Fourier Transform - spread - Orthogonal Frequency Division Multiplexing) 파형에 기초하여 전송된다. PUSCH가 DFT-s-OFDM 파형에 기초하여 전송되는 경우, 단말은 변환 프리코딩(transform precoding)을 적용하여 PUSCH를 전송한다. 일 예로, 변환 프리코딩이 불가능한 경우(예, transform precoding is disabled) 단말은 CP-OFDM 파형에 기초하여 PUSCH를 전송하고, 변환 프리코딩이 가능한 경우(예, transform precoding is enabled) 단말은 CP-OFDM 파형 또는 DFT-s-OFDM 파형에 기초하여 PUSCH를 전송할 수 있다. PUSCH 전송은 DCI 내 UL 그랜트에 의해 동적으로 스케줄링 되거나, 상위 계층(예, RRC) 시그널링 (및/또는 Layer 1(L1) 시그널링(예, PDCCH))에 기초하여 반-정적(semi-static)으로 스케줄링 될 수 있다(configured grant). PUSCH 전송은 코드북 기반 또는 비-코드북 기반으로 수행될 수 있다.

1.3.2.2. 물리 상향링크 제어 채널 (PUCCH)

PUCCH는 상향링크 제어 정보, HARQ-ACK 및/또는 스케줄링 요청(SR)을 운반하고, PUCCH 전송 길이에 따라 Short PUCCH 및 Long PUCCH로 구분된다. 표 7은 PUCCH 포맷들을 예시한다.

PUCCH format 0는 최대 2 비트 크기의 UCI를 운반하고, 시퀀스 기반으로 매핑되어 전송된다. 구체적으로, 단말은 복수 개의 시퀀스들 중 하나의 시퀀스를 PUCCH format 0인 PUCCH을 통해 전송하여 특정 UCI를 기지국으로 전송한다. 단말은 긍정 (positive) SR을 전송하는 경우에만 대응하는 SR 설정을 위한 PUCCH 자원 내에서 PUCCH format 0인 PUCCH를 전송한다.

PUCCH format 1은 최대 2 비트 크기의 UCI를 운반하고, 변조 심볼은 시간 영역에서 (주파수 호핑 여부에 따라 달리 설정되는) 직교 커버 코드(OCC)에 의해 확산된다. DMRS는 변조 심볼이 전송되지 않는 심볼에서 전송된다(즉, TDM(Time Division Multiplexing)되어 전송된다).

PUCCH format 2는 2 비트보다 큰 비트 크기의 UCI를 운반하고, 변조 심볼은 DMRS와 FDM(Frequency Division Multiplexing)되어 전송된다. DM-RS는 1/3의 밀도로 주어진 자원 블록 내 심볼 인덱스 #1, #4, #7 및 #10에 위치한다. PN (Pseudo Noise) 시퀀스가 DM_RS 시퀀스를 위해 사용된다. 2 심볼 PUCCH format 2를 위해 주파수 호핑은 활성화될 수 있다.

PUCCH format 3은 동일 물리 자원 블록들 내 단말 다중화가 되지 않으며, 2 비트보다 큰 비트 크기의 UCI를 운반한다. 다시 말해, PUCCH format 3의 PUCCH 자원은 직교 커버 코드를 포함하지 않는다. 변조 심볼은 DMRS와 TDM(Time Division Multiplexing)되어 전송된다.

PUCCH format 4는 동일 물리 자원 블록들 내에 최대 4개 단말까지 다중화가 지원되며, 2 비트보다 큰 비트 크기의 UCI를 운반한다. 다시 말해, PUCCH format 3의 PUCCH 자원은 직교 커버 코드를 포함한다. 변조 심볼은 DMRS와 TDM(Time Division Multiplexing)되어 전송된다.

1.4. BWP (bandwidth part)

NR 시스템에서는 하나의 반송파(carrier)당 최대 400 MHz까지 지원될 수 있다. 이러한 와이드밴드(wideband) 반송파에서 동작하는 UE가 항상 반송파 전체에 대한 무선 주파수(radio frequency, RF) 모듈을 켜둔 채로 동작한다면 UE 배터리 소모가 커질 수 있다. 혹은 하나의 와이드밴드 반송파 내에 동작하는 여러 사용 예(use case)들 (e.g., eMBB (enhanced Mobile Broadband), URLLC (URLLC (Ultra-Reliable and Low Latency Communication), mMTC (massive Machine Type Communications), V2X 등)을 고려할 때 해당 반송파 내에 주파수 대역별로 서로 다른 뉴머롤로지(예, 부반송파 간격)가 지원될 수 있다. 혹은 UE별로 최대 대역폭에 대한 능력(capability)이 다를 수 있다. 이를 고려하여 BS는 와이드밴드 반송파의 전체 대역폭이 아닌 일부 대역폭에서만 동작하도록 UE에게 지시할 수 있으며, 해당 일부 대역폭을 대역폭 파트(bandwidth part, BWP)라 칭한다. 주파수 도메인에서 BWP는 반송파 상의 대역폭 파트 i 내 뉴머롤러지 μ _i에 대해 정의된 인접한(contiguous) 공통 자원 블록들의 서브셋이며, 하나의 뉴머롤로지(예, 부반송파 간격, CP 길이, 슬롯/미니-슬롯 지속기간)가 설정될 수 있다.

한편, BS는 UE에게 설정된 하나의 반송파 내에 하나 이상의 BWP를 설정할 수 있다. 혹은, 특정 BWP에 UE들이 몰리는 경우 부하 밸런싱(load balancing)을 위해 일부 UE들을 다른 BWP로 옮길 수 있다. 혹은, 이웃 셀들 간의 주파수 도메인 인터-셀 간섭 소거(frequency domain inter-cell interference cancellation) 등을 고려하여 전체 대역폭 중 가운데 일부 스펙트럼을 배제하고 셀의 양쪽 BWP들을 동일 슬롯 내에 설정할 수 있다. 즉, BS는 와이드밴드 반송파 와 연관(associate)된 UE에게 적어도 하나의 DL/UL BWP를 설정해 줄 수 있으며, 특정 시점에 설정된 DL/UL BWP(들) 중 적어도 하나의 DL/UL BWP를 (물리 계층 제어 신호인 L1 시그널링, MAC 계층 제어 신호인 MAC 제어 요소(control element, CE), 또는 RRC 시그널링 등에 의해) 활성화(activate)시킬 수 있고 다른 설정된 DL/UL BWP로 스위칭할 것을 (L1 시그널링, MAC CE, 또는 RRC 시그널링 등에 의해) 지시하거나, 타이머 값을 설정하여 타이머가 만료(expire)되면 UE가 정해진 DL/UL BWP로 스위칭하도록 할 수도 있다. 활성화된 DL/UL BWP를 특히 활성(active) DL/UL BWP라고 한다. UE가 초기 접속(initial access) 과정에 있거나, 혹은 UE의 RRC 연결이 셋업 되기 전 등의 상황에서는 UE가 DL/UL BWP에 대한 설정(configuration)을 수신하지 못할 수도 있다. 이러한 상황에서 UE가 가정하는 DL/UL BWP는 초기 활성 DL/UL BWP라고 한다.

1.5. SSB (synchronization signal block) 전송 및 관련 동작

도 5 는 다양한 실시예들이 적용 가능한 SSB (Synchronization Signal Block)의 구조를 나타낸 도면이다.

단말은 SSB에 기반하여 셀 탐색(search), 시스템 정보 획득, 초기 접속을 위한 빔 정렬, DL 측정 등을 수행할 수 있다. SSB는 SS/PBCH(Synchronization Signal/Physical Broadcast channel) 블록과 혼용된다.

도 5을 참조하면, 다양한 실시예들이 적용 가능한 SSB은 연속한 4개의 OFDM 심볼 내 20 RB로 구성될 수 있다. 또한, SSB은 PSS, SSS 및 PBCH로 구성되고, 단말은 SSB 에 기반하여 셀 탐색(search), 시스템 정보 획득, 초기 접속을 위한 빔 정렬, DL 측정 등을 수행할 수 있다.

PSS와 SSS는 각각 1개의 OFDM 심볼과 127개의 부반송파로 구성되고, PBCH는 3개의 OFDM 심볼과 576개의 부반송파로 구성된다. PBCH에는 폴라 코딩 및 QPSK(Quadrature Phase Shift Keying)이 적용된다. PBCH는 OFDM 심볼마다 데이터 RE와 DMRS(Demodulation Reference Signal) RE로 구성된다. RB 별로 3개의 DMRS RE가 존재하며, DMRS RE 사이에는 3개의 데이터 RE가 존재한다.

셀 탐색 (Cell search)

셀 탐색은 단말이 셀의 시간/주파수 동기를 획득하고, 상기 셀의 셀 ID(Identifier)(예, Physical layer Cell ID, PCID)를 검출하는 과정을 의미한다. PSS는 셀 ID 그룹 내에서 셀 ID를 검출하는데 사용되고, SSS는 셀 ID 그룹을 검출하는데 사용된다. PBCH는 SSB (시간) 인덱스 검출 및 하프-프레임 검출에 사용된다.

단말의 셀 탐색 과정은 하기 표 8과 같이 정리될 수 있다.

336개의 셀 ID 그룹이 존재하고, 셀 ID 그룹 별로 3개의 셀 ID가 존재한다. 총 1008개의 셀 ID가 존재한다. 셀의 셀 ID가 속한 셀 ID 그룹에 관한 정보는 상기 셀의 SSS를 통해 제공/획득되며, 상기 셀 ID 내 336개 셀들 중 상기 셀 ID에 관한 정보는 PSS를 통해 제공/획득된다.

도 6 은 다양한 실시예들이 적용 가능한 SSB 의 전송 방법의 일 예를 나타낸 도면이다.

도 6을 참조하면, SSB는 SSB 주기(periodicity)에 맞춰 주기적으로 전송된다. 초기 셀 탐색 시에 단말이 가정하는 SSB 기본 주기는 20ms로 정의된다. 셀 접속 후, SSB 주기는 네트워크(예, 기지국)에 의해 {5ms, 10ms, 20ms, 40ms, 80ms, 160ms} 중 하나로 설정될 수 있다. SSB 주기의 시작 부분에 SSB 버스트(burst) 세트가 구성된다. SSB 버스트 세트는 5ms 시간 윈도우(즉, 하프-프레임)로 구성되며, SSB는 SS 버스트 세트 내에서 최대 L번 전송될 수 있다. SSB의 최대 전송 횟수 L은 반송파의 주파수 대역에 따라 다음과 같이 주어질 수 있다. 하나의 슬롯은 최대 2개의 SSB를 포함한다.

- For frequency range up to 3 GHz, L = 4

- For frequency range from 3GHz to 6 GHz, L = 8

- For frequency range from 6 GHz to 52.6 GHz, L = 64

SS 버스트 세트 내에서 SSB 후보의 시간 위치는 SCS에 따라 다음과 같이 정의될 수 있다. SSB 후보의 시간 위치는 SSB 버스트 세트(즉, 하프-프레임) 내에서 시간 순서에 따라 0 ~ L-1로 인덱싱 된다(SSB 인덱스). 다양한 실시예들에 대한 설명에서, 후보 SSB 와 SSB 후보는 혼용될 수 있다.

- Case A : 15 kHz SCS: 후보 SSB의 시작 심볼의 인덱스는 {2, 8} + 14*n으로 주어진다.

- - 공유 스펙트럼 채널 접속 동작이 수행/지원되지 않는 경우(for operation without shared spectrum channel access)(예, L-band, LCell): 반송파 주파수가 3 GHz 이하인 경우 n=0, 1이다. 반송파 주파수가 3 GHz ~ 6 GHz인 경우 n=0, 1, 2, 3이다.

- - 공유 스펙트럼 채널 접속 동작이 수행/지원되는 경우(for operation with shared spectrum channel access)(예, U-band, UCell): n=0, 1, 2, 3, 4이다.

- Case B : 30 kHz SCS: 후보 SSB의 시작 심볼의 인덱스는 {4, 8, 16, 20} + 28*n으로 주어진다. 반송파 주파수가 3 GHz 이하인 경우 n=0이다. 반송파 주파수가 3 GHz ~ 6 GHz인 경우 n=0, 1이다.

- Case C : 30 kHz SCS: 후보 SSB의 시작 심볼의 인덱스는 {2, 8} + 14*n으로 주어진다.

- - 공유 스펙트럼 채널 접속 동작이 수행/지원되지 않는 경우: (1) 페어드(paired) 스펙트럼 동작의 경우, 반송파 주파수가 3 GHz 이하인 경우 n=0, 1이다. 반송파 주파수가 FR1 내이고 3 GHz보다 큰 경우 n=0, 1, 2, 3이다. (2) 비-페어드 스펙트럼 동작의 경우, 반송파 주파수가 2.4 GHz 이하인 경우 n=0, 1이다. 반송파 주파수가 FR1 내이고 2.4 GHz보다 큰 경우 n=0, 1, 2, 3이다.

- - 공유 스펙트럼 채널 접속 동작이 수행/지원되는 경우: n=0, 1, 2, 3, 4, 6, 7, 8, 9이다.

- Case D : 120 kHz SCS: 후보 SSB의 시작 심볼의 인덱스는 {4, 8, 16, 20} + 28*n으로 주어진다. 반송파 주파수가 6 GHz보다 큰 경우 n=0, 1, 2, 3, 5, 6, 7, 8, 10, 11, 12, 13, 15, 16, 17, 18이다.

- Case E : 240 kHz SCS: 후보 SSB의 시작 심볼의 인덱스는 {8, 12, 16, 20, 32, 36, 40, 44} + 56*n으로 주어진다. 반송파 주파수가 6 GHz보다 큰 경우 n=0, 1, 2, 3, 5, 6, 7, 8이다.

동기화 절차 (Synchronization procedure)

도 7 은 다양한 실시예들이 적용 가능한 단말이 DL 시간 동기에 관한 정보를 획득하는 방법의 일 예를 나타낸 도면이다.

단말은 SSB를 검출함으로써 DL 동기를 획득할 수 있다. 단말은 검출된 SSB 인덱스에 기반하여 SSB 버스트 세트의 구조를 식별할 수 있고, 이에 따라 심볼/슬롯/하프-프레임 경계를 검출할 수 있다. 검출된 SSB가 속하는 프레임/하프-프레임의 번호는 번호는 SFN 정보와 하프-프레임 지시 정보를 이용하여 식별될 수 있다.

구체적으로, 단말은 PBCH로부터 10 비트 SFN(System Frame Number) 정보를 획득할 수 있다(s0~s9). 10 비트 SFN 정보 중 6 비트는 MIB(Master Information Block)로부터 얻어지고, 나머지 4 비트는 PBCH TB(Transport Block)으로부터 얻어진다.

다음으로, 단말은 1 비트 하프-프레임 지시 정보를 획득할 수 있다(c0). 반송파 주파수가 3GHz 이하인 경우, 하프-프레임 지시 정보는 PBCH DMRS를 이용하여 묵시적으로(implicitly) 시그널링 될 수 있다. PBCH DMRS는 8개의 PBCH DMRS 시퀀스들 중 하나를 사용함으로써 3 비트 정보를 지시한다. 따라서, L=4의 경우, 8개의 PBCH DMRS 시퀀스를 이용하여 지시될 수 있는 3 비트 중 SSB 인덱스를 지시하고 남는 1 비트는 하프-프레임 지시 용도로 사용될 수 있다

마지막으로, 단말은 DMRS 시퀀스와 PBCH 페이로드에 기반하여 SSB 인덱스를 획득할 수 있다. SSB 후보는 SSB 버스트 세트(즉, 하프-프레임) 내에서 시간 순서에 따라 0 ~ L-1로 인덱싱 된다. L = 8 또는 64인 경우, SSB 인덱스의 LSB(Least Significant Bit) 3 비트는 8개의 서로 다른 PBCH DMRS 시퀀스를 이용하여 지시될 수 있다(b0~b2). L = 64인 경우, SSB 인덱스의 MSB(Most Significant Bit) 3 비트는 PBCH를 통해 지시된다(b3~b5). L = 2인 경우, SSB 인덱스의 LSB 2 비트는 4개의 서로 다른 PBCH DMRS 시퀀스를 이용하여 지시될 수 있다(b0, b1). L = 4인 경우, 8개의 PBCH DMRS 시퀀스를 이용하여 지시할 수 있는 3 비트 중 SSB 인덱스를 지시하고 남는 1 비트는 하프-프레임 지시 용도로 사용될 수 있다(b2).

시스템 정보 획득

도 8 은 다양한 실시예들이 적용 가능한 시스템 정보 (SI) 획득 과정의 일 예를 나타낸 도면이다.

단말은 SI 획득 과정을 통해 AS (access stratum)-/NAS (non access stratum)-정보를 획득할 수 있다. SI 획득 과정은 RRC_IDLE 상태, RRC_INACTIVE 상태, 및 RRC_CONNECTED 상태의 단말에게 적용될 수 있다.

SI는 MIB(Master Information Block)와 복수의 SIB(System Information Block)으로 나눠진다. MIB 외의 SI는 RMSI(Remaining Minimum System Information)으로 지칭될 수 있다. 자세한 사항은 다음을 참조할 수 있다.

- MIB는 SIB1(SystemInformationBlockType1) 수신과 관련된 정보/파라미터를 포함하며 SSB의 PBCH를 통해 전송된다.

- MIB는 SIB1(SystemInformationBlockType1) 수신과 관련된 정보/파라미터를 포함하며 SSB의 PBCH를 통해 전송된다. MIB의 정보는 3GPP TS 38.331을 참조할 수 있으며, 다음의 필드를 포함할 수 있다.

- subCarrierSpacingCommon ENUMERATED {scs15or60, scs30or120},

- ssb-SubcarrierOffset INTEGER (0..15),

- pdcch-ConfigSIB1 INTEGER (0..255),

- dmrs-TypeA-Position ENUMERATED {pos2, pos3},

...

- spare BIT STRING (SIZE (1))

각 필드에 관한 설명은 표 9을 참조할 수 있다.

초기 셀 선택 시, 단말은 SSB를 갖는 하프-프레임이 20ms 주기로 반복된다고 가정한다. 단말은 MIB에 기반하여 Type0-PDCCH 공통 탐색 공간(common search space)을 위한 CORESET(Control Resource Set)(예, CORESET#0)이 존재하는지 확인할 수 있다. k _SSB <= 23 (for FR1) 또는 k _SSB <= 11 (for FR2)인 경우, 단말은 Type0-PDCCH 공통 탐색 공간을 위한 CORESET이 존재한다고 판단할 수 있다. 만약, k _SSB > 23 (for FR1) 또는 k _SSB > 11 (for FR2)인 경우, 단말은 Type0-PDCCH 공통 탐색 공간을 위한 CORESET이 없다고 판단할 수 있다. Type0-PDCCH 공통 탐색 공간은 PDCCH 탐색 공간의 일종이며, SI 메세지를 스케줄링 하는 PDCCH를 전송하는데 사용된다. Type0-PDCCH 공통 탐색 공간이 존재하는 경우, 단말은 MIB 내의 정보(예, pdcch-ConfigSIB1)에 기반하여 (i) CORESET(예, CORESET#0)을 구성하는 복수의 연속된 RB와 하나 이상의 연속된 심볼과 (ii) PDCCH 기회(즉, PDCCH 수신을 위한 시간 도메인 위치)(예, 탐색공간#0)를 결정할 수 있다. Type0-PDCCH 공통 탐색 공간이 존재하지 않는 경우, pdcch-ConfigSIB1은 SSB/SIB1이 존재하는 주파수 위치와 SSB/SIB1이 존재하지 않는 주파수 범위에 관한 정보를 제공한다.

SIB1은 나머지 SIB들(이하, SIBx, x는 2 이상의 정수)의 가용성 및 스케줄링(예, 전송 주기, SI-윈도우 사이즈)과 관련된 정보를 포함한다. 예를 들어, SIB1은 SIBx가 주기적으로 방송되는지 on-demand 방식에 의해 단말의 요청에 의해 제공되는지 여부를 알려줄 수 있다. SIBx가 on-demand 방식에 의해 제공되는 경우, SIB1은 단말이 SI 요청을 수행하는데 필요한 정보를 포함할 수 있다. SIB1은 PDSCH를 통해 전송되며, SIB1을 스케줄링 하는 PDCCH는 Type0-PDCCH 공통 탐색 공간을 통해 전송되며, SIB1은 상기 PDCCH에 의해 지시되는 PDSCH를 통해 전송된다.

SIBx는 SI 메세지에 포함되며 PDSCH를 통해 전송된다. 각각의 SI 메세지는 주기적으로 발생하는 시간 윈도우(즉, SI-윈도우) 내에서 전송된다.

1.5. 캐리어 병합 (Carrier Aggregation, CA)

NR은 복수의 상향/하향링크 반송파들을 병합하여(즉, 캐리어 병합/캐리어 어그리게이션) 더 넓은 상향/하향링크 대역폭을 지원할 수 있다. 캐리어 병합을 통해 복수의 반송파에서 신호를 전송/수신하는 것이 가능하다. 캐리어 병합이 적용되는 경우, 각 반송파(도 A2 참조)는 요소 반송파(component carrier, CC)로 지칭될 수 있다. CC들은 주파수 영역에서 서로 인접하거나 비-인접할 수 있다. 각 CC의 대역폭은 독립적으로 정해질 수 있다. UL CC의 개수와 DL CC의 개수가 다른 비대칭 캐리어 병합도 가능하다. NR에서 무선 자원은 셀로 구분/관리되며, 셀은 1개의 DL CC와 0~2개의 UL CC로 구성될 수 있다. 예를 들어, 셀은 (i) 1개의 DL CC로만 구성되거나, (ii) 1개의 DC CC와 1개의 UL CC로 구성되거나, (ii) 1개의 DL CC와 2개의 UL CC (1개의 supplementary UL CC를 포함)로 구성될 수 있다. 셀은 다음과 같이 구분된다. 다양한 실시예들에 대한 설명에서 셀은 문맥에 따라 해석될 수 있으며, 예를 들어 서빙 셀을 의미할 수 있다. 또한, 다르게 기술되지 않는 한, 다양한 실시예들에 따른 동작은 각 서빙 셀에 적용될 수 있다.

- PCell(Primary Cell): 반송파 병합이 설정된 단말의 경우, 단말이 초기 연결 확립(initial connection establishment) 절차를 수행하거나 연결 재-확립(re-establishment) 절차를 개시하는 프라이머리 주파수(예, Primary Component Carrier, PCC)에서 동작하는 셀. DC(Dual Connectivity)의 경우, 단말이 초기 연결 확립 절차를 수행하거나 연결 재-확립 절차를 개시하는 프라이머리 주파수에서 동작하는 MCG(Master Cell Group) 셀.

- SCell(Secondary Cell): 반송파 병합이 설정된 단말의 경우, 스페셜 셀 외에 추가로 무선 자원을 제공하는 셀.

- PSCell(Primary SCG Cell/Primary Second Cell): DC의 경우, RRC 재구성(reconfiguration)과 동기화 과정을 수행할 때, 단말이 랜덤 접속을 수행하는 SCG(Secondary Cell Group) 셀.

- 스페셜 셀(Special Cell, SpCell): DC의 경우, 스페셜 셀은 MCG의 PCell 또는 SCG의 PSCell을 나타낸다. 그렇지 않은 경우(즉, 논-DC), 스페셜 셀은 PCell을 나타낸다.

- 서빙 셀(Serving Cell, ServCell): RRC_CONNECTED 상태의 단말에게 설정된 셀을 나타낸다. CA/DC가 설정되지 않은 경우, 하나의 서빙 셀(즉, PCell)만 존재한다. CA/DC가 설정된 경우, 서빙 셀은 스페셜 셀(들) 및 모든 SCell을 포함하는 셀 세트는 나타낸다.

한편, 제어 정보는 특정 셀을 통해서만 송수신 되도록 설정될 수 있다. 일 예로, UCI는 스페셜 셀(예, PCell)을 통해서만 전송될 수 있다. PUCCH 전송이 허용된 SCell(이하, PUCCH-SCell)이 설정된 경우, UCI는 PUCCH-SCell을 통해서도 전송될 수 있다. 다른 예로, 기지국은 단말 측에서의 PDCCH BD(blinding decoding) 복잡도를 낮추기 위해 스케줄링 셀 (세트)을 할당할 수 있다. PDSCH 수신/PUSCH 전송을 위해, 단말은 스케줄링 셀에서만 PDCCH 검출/디코딩을 수행할 수 있다. 또한, 기지국은 스케줄링 셀 (세트)를 통해서만 PDCCH를 전송할 수 있다. 예를 들어, 하향링크 할당을 위한 PDCCH는 셀 #0 (즉, 스케줄링 셀)에서 전송되고, 해당 PDSCH는 셀 #2 (즉, 스케줄드(scheduled) 셀)에서 전송될 수 있다(Cross-Carrier Scheduling, CCS). 스케줄링 셀 (세트)는 단말-특정, 단말-그룹-특정 또는 셀-특정 방식으로 설정될 수 있다. 스케줄링 셀은 스페셜 셀(예, PCell)을 포함한다.

CCS를 위해, CIF(carrier indicator field)가 사용된다. CIF는 반-정적(semi-static)으로 단말-특정 (또는 단말 그룹-특정) 상위 계층(예, Radio Resource Control, RRC) 시그널링에 의해 디스에이블(disable)/이네이블(enable) 될 수 있다. CIF 필드는 PDCCH(즉, DCI) 내의 x-비트 필드(예, x=3)이며, 스케줄드 셀의 (서빙) 셀 인덱스를 지시하는데 사용될 수 있다.

- CIF 디스에이블드(disabled/비활성화): PDCCH 내에 CIF가 부재한다. 스케줄링 셀 상의 PDCCH는 동일 셀 상의 PDSCH/PUSCH 자원을 할당한다. 즉, 스케줄링 셀은 스케줄드 셀과 동일하다.

- CIF 이네이블드(enabled/활성화): PDCCH 내에 CIF가 존재한다. 스케줄링 상의 PDCCH는 CIF를 이용하여 복수의 셀들 중 한 셀 상의 PDSCH/PUSCH 자원을 할당할 수 있다. 스케줄링 셀은 스케줄드 셀과 동일하거나 상이할 수 있다. PDSCH/PUSCH는 PDSCH 또는 PUSCH를 의미한다.

도 9 는 다양한 실시예들이 적용 가능한 캐리어 병합의 경우의 스케줄링 방법의 일 예를 나타낸 도면이다. 도 9 는 멀티-셀이 병합된 경우의 스케줄링을 예시한다.

도 9 를 참조하면, 3개 셀이 병합되었다고 가정한다. CIF가 디스에이블 되면, 각 셀에서는 자신의 PDSCH/PUSCH를 스케줄링 하는 PDCCH만 전송될 수 있다(self-carrier scheduling, SCS). 반면, 단말-특정 (또는 단말-그룹-특정 또는 셀-특정) 상위 계층 시그널링에 의해 CIF가 이네이블 되고, 셀 A가 스케줄링 셀로 설정되면, 셀 A에서는 셀 A의 PDSCH/PUSCH를 스케줄링 하는 PDCCH뿐만 아니라 다른 셀(즉, 스케줄드 셀)의 PDSCH/PUSCH를 스케줄링 하는 PDCCH도 전송될 수 있다(cross-carrier scheduling, CCS). 이 경우, 셀 B/C에서는 자신의 셀을 스케줄링 하는 PDCCH가 전송되지 않는다.

MSG 및/또는 SCG 를 설정하기 위하여 IE (information element) CellGroupConfig 가 사용될 수 있다. 셀 그룹은 하나의 MAC (medium access control) 엔티티, RLC (radio link control) 엔티티와 연관된 논리 채널들의 집합, PCell (SpCell) 및/또는 하나 이상의 SCell 로 구성될 수 있다. CellGroupConfig 는 적어도 표 10 의 필드를 포함할 수 있다.

표 10 의 각 필드에 대한 설명은 표 11 내지 표 14 를 참조할 수 있다.

단말의 서빙 셀의 셀-특정 파라미터를 설정하기 위하여 IE ServingCellConfigCommon 가 사용될 수 있다. IE 는 단말이 IDLE 에서 셀에 접속할 때 일반적으로 SSB, MIB 또는 SIB 들로부터 획득하는 파라미터들을 포함할 수 있다. 이 IE 로부터, 네트워크는 SCell 및/또는 추가 셀 그룹 (additional cell group) (SCG) 을 단말에 설정할 때 전용 시그널링 (dedicated signalling) 으로 이 정보를 제공할 수 있다. 또한, 동기를 재설정할 때 (upon reconfiguration with sync) SpCell (MCG 및/또는 SCG) 를 위해서도 해당 정보를 제공할 수 있다. ServingCellConfigCommon 는 적어도 표 15 의 필드를 포함할 수 있다.

표 15 의 각 필드에 대한 설명은 표 16 내지 표 17 를 참조할 수 있다.

NR 캐리어 병합을 위한 최소 요구사항 (minimum requirement)

인트라-밴드 (intra-band) CA 를 위하여, 공존 배치 (co-located deployment) 만이 적용될 수 있다. 인트라 밴드 불연속 NR 캐리어 병합을 위하여, 단말은 단말 수신기에서 병합될 서로 다른 캐리어들의 슬롯 타이밍 간의 상대적 수신 타이밍 차이 (relative receive timing difference) 를 적어도 처리할 수 있어야 한다. 인트라 밴드 불연속 NR 캐리어 병합을 위한 최대 수신 타이밍 차이 요구사항은 표 18 을 참조할 수 있다.

인터-밴드 (inter-band) NR 캐리어 병합을 위하여, 단말은 단말 수신기에서 병합될 캐리어들의 모든 페어들 (all pairs of carriers) 의 슬롯 타이밍 간의 상대적 수신 타이밍 차이를 적어도 처리할 수 있어야 한다. 인터 밴드 NR 캐리어 병합을 위한 최대 수신 타이밍 차이 요구사항은 표 19 을 참조할 수 있다.

deriveSSB-IndexFromCell 허용 오차 (tolerance)

deriveSSB-IndexFromCell 가 이네이블된 경우, 단말은 동일 주파수 캐리어의 셀에 걸친 (하프프레임, 서브프레임 및/또는 슬롯 바운더리 (경계) 정렬을 포함하는) 프레임 바운더리 정렬이 min(2 SSB symbols, 1 PDSCH symbol) 보다 나쁘지 않은 허용 오차 내이고, 동일 주파수 캐리어의 모든 셀의 모든 SFN (system frame number) 는 동일하다고 가정할 수 있다. deriveSSB-IndexFromCell 에 대한 설명은 표 20 를 참조할 수 있다.

2. 다양한 실시예들

이하에서는, 상기와 같은 기술적 사상에 기반하여 다양한 실시예들에 대해 보다 상세히 설명한다. 이하에서 설명되는 다양한 실시예들에 대해서는 앞서 설명한 제1 절의 내용들이 적용될 수 있다. 예를 들어, 이하에서 설명되는 다양한 실시예들에서 정의되지 않은 동작, 기능, 용어 등은 제1 절의 내용들에 기반하여 수행되고 설명될 수 있다.

다양한 실시예들에 대한 설명에서 사용되는 기호/약어/용어는 다음과 같을 수 있다.

- A/B/C : A 및/또는 B 및/또는 C

- ARFCN : absolute radio-frequency channel number, 무선 통신 시스템에서 송수신을 위하여 사용되는 기준 주파수 쌍을 지정하는 코드일 수 있다.

- CA : carrier aggregation

- CC : component carrier, 다양한 실시예들에 대한 설명에서, CC 는 셀/서빙 셀 등으로 대체될 수 있다.

- DC : dual connectivity

- point A : 주파수 도메인에서 모든 자원 그리드 (resource grid) 를 위한 공통 기준 포인트 (common reference point) 일 수 있다. 예를 들어, 포인트 A 는 아래와 같이 획득될 수 있다:

- - PCell 하향링크를 위한 offsetToPointA는 초기 셀 선택을 위해 단말에 의해 사용된 SS/PBCH 블록과 겹치는 가장 낮은 자원 블록의 가장 낮은 서브캐리어와 포인트 A 간의 주파수 오프셋을 나타내며, FR1에 대해 15kHz 부반송파 간격 및 FR2에 대해 60kHz 부반송파 간격을 가정한 자원 블록 단위(unit)들로 표현되고,

- - 다른 경우들에 대해서는 absoluteFrequencyPointA가 ARFCN 에서와 같이 표현된 포인트 A의 주파수-위치를 나타낼 수 있다.

- SCS : subcarrier spacing

- SFN : system frame number

- slot n : n 번 인덱스에 대응하는/n 번 인덱스를 갖는 슬롯을 의미할 수 있으며, slot #n 등으로 대체될 수 있다. 예를 들어, 심볼/서브프레임/프레임 등에 대해서도 유사한 표현이 적용될 수 있다.

- ceil (x):

, ceiling 연산. 천장함수. 실수 x 이상의 최소 정수 및/또는 실수 x 보다 크거나 같은 정수를 의미할 수 있다.

- floor (x):

, floor 연산. 바닥함수. 실수 x 이하의 최대 정수 및/또는 실수 x 보다 작거나 같은 정수를 의미할 수 있다.

- mod : 모듈러 연산 (modulo arithmetic, modulo operation). 예를 들어, 모듈러 연산은 피제수 (dividend) q 를 제수 (divisor) d 로 나눈 나머지 (remainder) r 을 구하는 연산일 수 있다. (r = q mod (d))

다양한 실시예들에 대한 설명에서, A 초과/이상인 것은 A 이상/초과인 것으로 대체될 수 있다.

다양한 실시예들에 대한 설명에서, B 미만/이하인 것은 B 이하/미만인 것으로 대체될 수 있다.

다양한 실시예들에 대한 설명에서, 심볼/슬롯/서브프레임/프레임의 시작 (start of symbol/slot/subframe/frame) 은 심볼/슬롯/서브프레임/프레임의 시작 바운더리 (start boundary) 로 대체될 수 있으며, 심볼/슬롯/서브프레임/프레임의 끝 (end of symbol/slot/subframe/frame) 은 심볼/슬롯/서브프레임/프레임의 마지막 바운더리 (end boundary) 로 대체될 수 있다.

기존 캐리어 병합에서는, 모든 캐리어들 간 SFN/프레임 바운더리/슬롯 바운더리 정렬 (alignment) 가 가정되었다. 인트라-밴드 (intra-band) CA 인 경우, 두 셀들로부터 전송되는 두 신호들이 수신될 때, 두 신호들 간에는 3 us (micro-second) 이내의 시간 차이를 가지고 수신될 수 있도록 하고, 인터-밴드 (inter-band) CA 인 경우, 두 셀들로부터 전송되는 두 신호들이 수신될 때, 두 신호들 간에는 33 us 이내의 시간 차이를 가지고 수신될 수 있도록 하는 요구사항 (requirement) 이 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, NR Release.16 를 지원하는 무선 통신 시스템 및/또는 Release.16 이후 릴리즈를 지원하는 무선 통신 시스템 등) 에서는 CA 의 경우에도 각각의 캐리어에서 사용되는 시간 바운더리가 서로 다르게 운용될 수 있도록 설계될 수 있다. 예를 들어, 각 셀 (각 SCell) 의 시간 바운더리가 서로 다르게 운용되고, 그 사긴 차이가 수백 us 이상이 되는 경우, 단말은 각 캐리어들이 비동기 (asynchronous) 라고 식별/판단/결정하고 각 캐리어들의 시간 바운더리를 식별/판단/결정/검출/찾기 위하여 신호 검출 등의 동작을 시도할 수도 있다. 이러한 경우, 예를 들어, 단말이 각 캐리어들의 시간 바운더리를 식별/판단/결정/검출/찾기 위한 검출 복잡도가 증가될 수 있으며, SCell 추가 (SCell addition) 를 위한 시간 또한 늘어날 수 있다.

다양한 실시예들은 시간 바운더리 (time boundary) 정보가 획득되는 방법과 관련될 수 있다. 예를 들어, 다중-캐리어 (multi-carrier) 시스템에서 캐리어 및/또는 셀 간 시간 바운더리 정보가 획득되는 방법과 관련될 수 있다. 다양한 실시예들에 따르면, 상술한 문제점을 해결하기 위한 시간 정보 지시 (time information indication) 방법이 제공될 수 있다. 예를 들어, 시간 오프셋 지시 (time offset indication) 방법이 제공될 수 있다.

도 10 은 다양한 실시예들에 따른 단말과 네트워크의 동작 방법을 간단히 나타낸 도면이다.

도 11 는 다양한 실시예들에 따른 단말과 네트워크의 동작 방법을 나타낸 흐름도이다.

도 10 내지 도 11 를 참조하면, 다양한 실시예들에 따른 동작 1001, 1101(a), 1101(b) 에서, 네트워크 (예를 들어, 기지국) 은 시간 오프셋과 관련된 정보를 송신할 수 있으며, 단말은 이를 수신할 수 있다.

다양한 실시예들에 따른 동작 1003, 1103(a) 에서, 단말은 기준 셀/캐리어 (예를 들어, PCell 및/또는 PSCell 및/또는 SpCell 등) 과 타겟 셀/캐리어 (예를 들어, SCell 등) 간의 시간 오프셋을 결정할 수 있다.

각 다양한 실시예들에 따른 동작에서의 보다 구체적인 동작, 기능, 용어 등은 후술되는 다양한 실시예들에 기반하여 수행되고 설명될 수 있다. 한편, 각 다양한 실시예들에 따른 동작들은 예시적인 것으로, 각 실시예의 구체적인 내용에 따라 상술한 동작들 중 하나 이상의 동작은 생략될 수 있다.

이하에서는 다양한 실시예들에 대해 상세히 설명한다. 이하에서 설명되는 다양한 실시예들은 상호 배척되지 않는 한 전부 또는 일부가 결합되어 또 다른 다양한 실시예들을 구성할 수도 있으며, 이는 당해 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.

방안 1

다양한 실시예들에 따르면, 네트워크 (예를 들어, 기지국) 는 단말에게 캐리어들 및/또는 셀들 간 시간 오프셋 정보 (예를 들어, 시간 오프셋 값에 대한 정보) 을 제공하고, 단말은 네트워크가 제공한 시간 오프셋 정보를 사용하여 신호를 구성하는 시간 바운더리를 판단할 수 있다.

다양한 실시예들에 따르면, CA/DC 에서 PCell 과 SCell 들 및/또는 PCell 과 PScell 및/또는 PScell 과 Scell 들은 서로 다른 시간 바운더리를 갖고 동작될 수 있다고 할 때, 네트워크는 기준 (reference) 이 되는 시간 바운더리를 정의하고, 각 셀들의 시간 바운더리를 설정하기 위한 시간 오프셋을 지시할 수 있다. 다양한 실시예들에 따르면, 네트워크는 기준이 되는 시간 바운더리와 각 셀들의 시간 바운더리 간의 차이에 대응하는 시간 오프셋을 지시할 수 있다.

다양한 실시예들에 따르면, 기준 시간 바운더리는 특정 셀 (예를 들어, PCell/SpCell/어떤 SCell) 이 기준이 될 수 있거나 및/또는 네트워크의 지시에 따라 설정될 수 있다.

다양한 실시예들에 따르면, 각 셀들의 시간 바운더리를 설정하기 위한 시간 오프셋은 슬롯 오프셋, SFN 오프셋, OFDM 심볼 오프셋 및 조합 등 다양하게 표현될 수 있다.

다양한 실시예들에 따르면, 기준이 되는 시간 구간 (time duration) (기준 시간 구간) 은 특정 셀 (예를 들어, PCell/PSCell/SCell) 및/또는 어떤 신호/채널에 사용되는 SCS 가 될 수 있다. 예를 들어, 기준 SCS (및/또는 오프셋 SCS) 는 SpCell 의 SS/PBCH 의 SCS 및/또는 네트워크로부터 지시되는 SCS 및/또는 해당 SCell 에서 사용되는 어떤 신호/채널의 SCS 일 수 있다.

다양한 실시예들에 따르면, 기준 시간 구간을 기준으로 시간 오프셋이 지시될 수 있다. 예를 들어, 기준 시간 구간으로 기준 SCS 가 사용되는 경우, 기준 SCS 는 미리 정해진 값들 (예를 들어, 15kHz/30kHz/60kHz/120kHz(/240kHz)) 중 하나일 수 있으며, 기준 SCS 에 기초하여 각 셀들의 시간 바운더리를 설정하기 위한 시간 오프셋 (슬롯 오프셋, SFN 오프셋, OFDM 심볼 오프셋 및 조합 등) 이 지시될 수 있다. 다양한 실시예들에 따르면, SCS 에 따라 수비학 (numerology) 이 달라지는 점을 고려하면, 기준 SCS 의 값에 따라 시간 오프셋에 대응하는 시간 길이는 달라질 수 있다. 다양한 실시예들에 따르면, 시간 오프셋과 관련된 정보의 입도 (granularity) 는 기준 SCS 에 따라 달라질 수 있다.

다양한 실시예들에 따르면, 캐리어 병합에서 기준 SCS 의 값에 기초하여 시간 오프셋에 대한 정보 (예를 들어, 슬롯 오프셋에 대한 정보) 가 송수신될 수 있으며, 시간 오프셋에 대한 정보 (예를 들어, 슬롯 오프셋에 대한 정보) 는, PCell/PSCell 과 SCell 간의 시간 오프셋 (예를 들어, 슬롯 오프셋) 을 지시할 수 있으며, 단말은 시간 오프셋에 대한 정보 (예를 들어, 슬롯 오프셋에 대한 정보) 에 기초하여 SCell 의 시간 오프셋을 결정할 수 있다.

다양한 실시예들에 따르면, 기준 SCS 는 시간 오프셋이 지시되는 단위와 관련된 것이고 (예를 들어, 슬롯 단위/슬롯 유닛), 기준이 되는 시간 바운더리는 어느 셀의 시간 바운더리를 기준으로 시간 오프셋이 적용되는지와 관련될 수 있다. 예를 들어, PCell (및/또는 기준 셀) 은 15kHz SCS 로 설정되고, SCell (및/또는 타겟 셀) 은 30kHz SCS 로 설정되었는데, 기준 SCS 는 30 kHz SCS 로 결정되어, 해당 기준 SCS 에 대응하는 단위로 시간 오프셋 (예를 들어, 슬롯 오프셋) 이 지시 (예를 들어, 2 로 지시) 될 수 있다. 이 경우, 단말은 15kHz SCS 로 설정된 PCell 의 시간 바운더리 (예를 들어, 슬롯 바운더리) 를 기준으로 30kHz SCS 에 기초하여 지시된 시간 오프셋 (예를 들어, 슬롯 오프셋) 을 적용 (예를 들어, 15kHz SCS 로 설정된 PCell 의 슬롯 바운더리에 대하여30kHz SCS 에서의 2 슬롯 길이만큼 시프팅) 함에 기초하여 SCell 의 시간 바운더리 (예를 들어, 슬롯 바운더리) 를 획득/결정할 수 있다. 달리 말하면, 다양한 실시예들에 따르면, 슬롯 오프셋이 지시되는 슬롯 입도 (slot granularity) 는 슬롯 오프셋 지시를 위한 기준 SCS 에 따라 달라질 수 있다.

다양한 실시예들에 따르면, 기준 SCS 는 미리 설정/정의된 방법에 기초하여 결정될 수 있다. 예를 들어, 기준 SCS 는 시간 오프셋이 지시되는 셀들의 SCS 중에서 결정될 수 있다. 예를 들어, 시간 오프셋은 PSCell/PSCell 과 SCell 간의 오프셋을 지시할 수 있으며, 기준 SCS 는 PSCell/PSCell 과 SCell 의 SCS 중에서 결정될 수 있다. 다양한 실시예들에 따르면, 기준 SCS 의 구체적인 결정 방법이 제공될 수 있다. 예를 들어, PSCell/PSCell 과 SCell 의 SCS 간의 대소 관계에 기초하여 기준 SCS 가 결정될 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋이 지시되는 경우, 오프셋 인덱스 (offset index) 는 -A,...,-1, 0, 1,..., A 의 정수 값이 사용될 수 있으며, A 는 SCS 에 따라 다른 자연수 값일 수 있다. 다양한 실시예들에 따르면, 시간 오프셋에 대한 정보의 입도 (granularity) 는 시간 오프셋을 위한 기준 SCS 에 따라 결정될 수 있다. 예를 들어, 슬롯 오프셋이 지시되는 경우, 오프셋 인덱스는 -9, -8, -7,..., -1, 0, 1, 2,..., 9의 정수 값이 사용될 수 있다. 다양한 실시예들에 따르면, 특정 셀에 슬롯 오프셋 인덱스가 지시되는 경우, 단말은 지정된 기준 셀의 기준 슬롯 인덱스를 기준으로 슬롯 오프셋 인덱스만큼 떨어진 지점의 슬롯을 특정 셀의 기준 슬롯 인덱스로 식별/결정/인지할 수 있다.

다양한 실시예들에 따르면, 단말은 기준 셀/캐리어와 다른 셀/캐리어 간의 시간 오프셋과 관련된 정보를 수신할 수 있다. 다양한 실시예들에 따르면, 단말은 기준 셀/캐리어 및 다른 셀/캐리어들을 포함한 복수의 셀들/캐리어들로부터 신호를 수신하고, 수신 신호의 시간 차이 및/또는 시간 오프셋과 관련된 정보에 기초하여 복수의 셀들/캐리어들의 시간 바운더리가 일치되는지 여부를 판단/결정할 수 있다. 이는 다양한 실시예들의 일 예이고, 다양한 실시예들이 이에 한정되지는 않는다.

다양한 실시예들에 따르면, 네트워크 (예를 들어, 기지국) 는 기준 셀/캐리어와 다른 셀/캐리어 간의 시간 오프셋과 관련된 정보를 송신할 수 있다. 다양한 실시예들에 따르면, 네트워크는 기준 셀/캐리어 및 다른 셀/캐리어들을 포함한 복수의 셀들/캐리어들 중 하나 이상을 위한 신호를 송신할 수 있다. 다양한 실시예들에 따르면, 하나 이상의 신호 및/또는 시간 오프셋과 관련된 정보는 복수의 셀들/캐리어들의 시간 바운더리가 일치되는지 여부를 판단/결정하는데 사용될 수 있다. 이는 다양한 실시예들의 일 예이고, 다양한 실시예들이 이에 한정되지는 않는다.

실시예 1. 캐리어 병합

예를 들어, 캐리어 병합에서는 각 셀에서 전송된 신호의 수신 시간 차이가 3us (인트라-밴드) 또는 33us (인터-밴드) (정도의) 오차 범위에 있는 경우, 시간 바운더리가 정렬 (align) 된다고 가정될 수 있다.

다양한 실시예들에 따르면, 셀 간 슬롯 바운더리가 일치되지 않는 경우 (그러나, SFN 은 여전히 일치되는 경우), 슬롯 스테거링 (slot staggering) 으로 해서 3us (인트라-밴드) 또는 33us (인터-밴드) (정도의) 오차 범위에서 (각각 서로 다른 셀로부터) 두 신호가 수신되었다고 한다면, (예를 들어, N 슬롯 구간 (N Slot duration)

3us) (N 은 정수 및/또는 0 이상의 정수 및/또는 자연수) 두 셀의 SFN 및/또는 프레임 바운더리는 정렬되었다고 할 수 있다. 다양한 실시예들에서, 슬롯 스테거링은 다운링크 슬롯 구성으로부터 업링크 슬롯 구성을 도출하는 원리를 의미할 수 있다. 예를 들어, 업링크 슬롯 구성은 다운링크 슬롯 구성에 따른 슬롯 번호를 N 만큼 이동시켜 도출될 수 있다.

도 12 은 다양한 실시예들에 따른 프레임 바운더리 설정의 일 예를 나타낸 도면이다.

도 12(a) 를 참조하면, 다양한 실시예들에 따르면, 슬롯 오프셋=0 (N 은 0us 에 대응함) 으로 설정/지시되고, 셀#0 (서빙 셀/기준 셀) 와 셀#1 (타겟 셀) 간에 인트라-밴드 캐리어 병합이 설정된 경우, 단말은 셀#1 의 (프레임#0 에 대응하는) SFN 및/또는 프레임 바운더리는 0 슬롯만큼 오프셋된 서빙 셀의 (프레임#0 에 대응하는) SFN 및/또는 프레임 바운더리와 허용 오차 범위 내에서 정렬되어 있다고 가정할 수 있다.

도 12(b) 를 참조하면, 다양한 실시예들에 따르면, 슬롯 오프셋=2 (N 은 2000us 에 대응함. 다만, 이는 일 예시이고, 슬롯 오프셋이 차지하는 실제 시간 길이는 SCS/수비학 (numerology) 에 따라 달라질 수 있음) 으로 설정/지시되고, 셀#0 (서빙 셀) 와 셀#1 (타겟 셀) 간에 인트라-밴드 캐리어 병합이 설정된 경우, 단말은 셀#1 의 (프레임#0 에 대응하는) SFN 및/또는 프레임 바운더리는 2 슬롯만큼 오프셋된 서빙 셀의 (프레임#0 에 대응하는) SFN 및/또는 프레임 바운더리와 허용 오차 범위 내에서 정렬되어 있다고 가정할 수 있다. 다양한 실시예들에 따르면, 셀#1 의 슬롯 0 의 슬롯 바운더리 왼쪽에 위치되는 시간 자원 (예를 들어, 슬롯 오프셋 2 만큼의 시간 길이에 (허용 오차 범위 내에서) 대응되는 시간 자원) 에서는 다른 신호가 송수신될 수 있다. 예를 들어, LTE-NR 공존 (coexistence) 에 따라, 해당 시간 자원에서는 LTE 시스템에 기초한 신호 (예를 들어, LTE 시스템의 PSS, SSS 등) 가 송수신될 수 있다.

다양한 실시예들에 따르면, 특정 IE 에 따라 오프셋 = N 으로 설정/지시되고, 두 셀 (또는 주파수) 간 캐리어 병합이 설정된 경우, 단말은 타겟 셀 (target cell) 의 SFN 및/또는 프레임 바운더리는 N 슬롯만큼 오프셋된 서빙 셀의 SFN 및/또는 프레임 바운더리와 정렬되어 있다고 가정할 수 있다. 예를 들어, 정렬되어 있다는 의미는 상술한 인트라-밴드 캐리어 병합 및 인터-밴드 캐리어 병합에 따른 허용 오차 범위 내에서 정렬되는 것을 포함할 수 있다.

다양한 실시예들에 따르면, 특정 IE 에 따라 오프셋 = N 으로 설정/지시되고, 두 셀 (또는 주파수) 간 캐리어 병합이 설정된 경우, 단말은 서빙 셀의 SFN 및/또는 프레임 바운더리에 N 슬롯만큼의 오프셋 값을 적용하여 타겟 셀의 SFN 및/또는 프레임 바운더리를 획득할 수 있다. 예를 들어, 서빙 셀의 SFN 및/또는 프레임 바운더리는 서빙 셀의 시간 및 주파수 동기 획득을 위한 동기 절차에 기초하여 획득되거나 및/또는 프레임 바운더리 정렬 가정에 기초하여 획득되거나 및/또는 그 외 다양한 실시예들에 따른 방법에 기초하여 획득된 것일 수 있다.

다양한 실시예들에 따르면, 캐리어 병합에서 각 셀 별로 시간 바운더리가 다른 경우 (예를 들어, 슬롯 오프셋이 각 셀 별로 다르게 적용되는 경우), N (자연수) 개의 주파수 계층 (frequency layer) 에서 1) 어떤 주파수 계층의 셀을 기준으로 2) 특정 주파수 계층에서는 슬롯 오프셋이 적용되었다고 하고 deriveSSB-IndexFromCell (예를 들어, SIB2, SIB4, Measurement objective 등에서 사용되는 파라미터) 가 "true" 로 설정되었다면, 단말은 1) 어떤 주파수 계층의 모든 셀들은 기준이 되는 시간 바운더리를 유지할 것이고, 2) 특정 주파수 계층의 모든 셀들에게는 동일한 슬롯 오프셋이 적용된다고 가정할 수 있다.

다양한 실시예들에 따르면, 다수 셀들 (multiple cells) 내의 송신들은 병합될 (aggregated) 수 있다. 특별히 달리 언급되지 않는 한, 다양한 실시예들에 따른 방법은 각 서빙 셀에 적용될 수 있다.

다양한 실시예들에 따르면, 정렬되지 않는 프레임 바운더리를 갖는 셀들의 캐리어 병합을 위하여, PCell/PSCell 과 SCell 간의 슬롯 오프셋은, SCell 을 위한 상위 계층 파라미터로부터 결정될 수 있다. 다양한 실시예들에 따르면, 슬롯 오프셋은 기준 SCS (의 수비학) 에 기초하여 지시될 수 있으며, 기준 SCS 는 특정 셀의 SCS 에 대응될 수 있다. 다양한 실시예들에 따른 방법 중 하나 이상에 기초하여, 기준 SCS 가 결정될 수 있다.

실시예 2. 이중 연결

예를 들어, DC 에는 동기 DC (synchronous DC) 와 비동기 DC (asynchronous DC) 가 있을 수 있다.

다양한 실시예들에 따르면, 각 캐리어 및/또는 각 셀 별로 동기가 맞았다거나 맞지 않았다는 것을 지시/알려주는 주파수 도메인 동기 지시자 (frequency domain (FD) sync indicator, FD-sync indicator) 가 사용될 수 있다. 예를 들어, 주파수 도메인 동기 지시자가 true 로 지시되는 경우, 각 캐리어 및/또는 각 셀 별로 동기가 맞았음을 의미할 수 있고, 주파수 도메인 동기 지시자가 false 로 지시되는 경우, 각 각 캐리어 및/또는 각 셀 별로 동기가 맞지 않았음을 의미할 수 있다.

다양한 실시예들에 따르면, 주파수 도메인 동기 지시자가 true 인 경우, 각 캐리어 및/또는 각 셀 별로 동기가 일치된다고 할 수 있다. 다른 다양한 실시예들에 따르면, 주파수 도메인 동기 지시자가 true 인 경우에도, 일정 수준의 시간 바운더리 (예를 들어, 슬롯 레벨/OFDM 심볼 레벨 등) 의 범위에서 차이가 있을 수 있다. 예를 들어, 네트워크로부터 시간 오프셋이 지시/설정되는 경우 및/또는 시간 오프셋이 가정되는 경우, 단말은 (각 서로 다른 캐리어 및/또는 셀로부터 수신된) 두 수신 신호의 시간 차이가 그 시간 오프셋을 기준으로 특정 범위 내에 있다면, SFN 및/또는 프레임 바운더리 등이 일치되어 있다고 가정할 수 있다.

다양한 실시예들에 따르면, 특정 IE 에 따라 오프셋 = N 으로 설정/지시되고, 주파수 도메인 동기 지시자가 true 로 설정된 경우, 단말은 타겟 셀 (target cell) 의 SFN 및/또는 프레임 바운더리는 N 슬롯만큼 오프셋된 서빙 셀의 SFN 및/또는 프레임 바운더리와 정렬되어 있다고 가정할 수 있다.

다양한 실시예들에 따르면, 특정 IE 에 따라 오프셋 = N 으로 설정/지시되고, 주파수 도메인 동기 지시자가 true 로 설정된 경우, 단말은 서빙 셀 (기준 셀) 의 SFN 및/또는 프레임 바운더리에 N 슬롯만큼의 오프셋 값을 적용하여 타겟 셀의 SFN 및/또는 프레임 바운더리를 획득할 수 있다. 예를 들어, 서빙 셀의 SFN 및/또는 프레임 바운더리는 서빙 셀의 시간 및 주파수 동기 획득을 위한 동기 절차에 기초하여 획득되거나 및/또는 프레임 바운더리 정렬 가정에 기초하여 획득되거나 및/또는 그 외 다양한 실시예들에 따른 방법에 기초하여 획득된 것일 수 있다.

실시예 3. 시간 오프셋 지시 방법

다양한 실시예들에 따르면, 멀티-캐리어 시스템에서 각 캐리어 및/또는 각 셀마다 시간 오프셋이 설정/지시되기 위한 방법으로 SpCell 및/또는 SCell 을 추가 (add) 할 때 각 캐리어 및/또는 각 셀마다 시간 오프셋이 설정/지시될 수 있다.

다양한 실시예들에 따르면, 캐리어 병합에서 SCell 에 슬롯 오프셋이 다르게 설정되는 경우, SCellConfig IE 에 슬롯 오프셋 파라미터가 설정될 수 있다. 예를 들어, 슬롯 오프셋 파라미터는 Scell 추가의 경우 SCellConfig 에 포함될 수 있다. 예를 들어, 슬롯 오프셋은 미리 설정된 정수 범위 내에서 설정/지시될 수 있다. 예를 들어, 표 10 을 다시 참조하면, CellGroupConfig 내 SCellConfig 에 SCell 의 슬롯 오프셋을 설정/지시하는 sCellSlotOffset 이 포함될 수 있다. 예를 들어, 표 20 과 같이 설정/지시될 수 있다. 예를 들어, 표 21 에서, M/N 은 일정 정수 값일 수 있다.

및/또는, 다양한 실시예들에 따르면, SpCell 에 슬롯 오프셋이 적용될 수도 있다.

다양한 실시예들에 따르면, SpCell 의 시간 오프셋 (예를 들어, 슬롯 오프셋) 의 기준이 되는 셀은 마스터 셀 (Master cell) 및/또는 PCell 이 될 수 있다.

다양한 실시예들에 따르면, SCell 의 시간 오프셋 (예를 들어, 슬롯 오프셋) 의 기준이 되는 셀은 SpCell 및/또는 마스터 셀 및/또는 PCell 이 될 수 있다. 예를 들어, SCell 의 시간 오프셋의 기준이 되는 셀은 CellGroupConfig 에 포함된 (또는 CellGroupConfig 에 기초하여 설정/정의/지시되는) SpCell 이 될 수 있다. 다른 예시로, CellGroupConfig 에 SpCell 이 정의되지 않았다면, 마스터 셀 및/또는 PCell 이 기준 셀이 될 수 있다.

방안 2

다양한 실시예들에 따르면, 슬롯 레벨의 오프셋이 지시될 때에는 0.5ms 및/또는 1ms 단위로 지시될 수 있다.

실시예

도 13 는 다양한 실시예들에 따른 슬롯 구조의 일 예를 나타낸 도면이다.

다양한 실시예들이 적용 가능한 무선 통신 시스템에서, 시간 도메인에서 다양한 필드의 크기는 T _c = 1/(△f _max*N _f) 의 시간 단위에 기초하여 표현될 수 있으며, 여기서 △f _max = 480*10 ³ Hz 이고, N _f = 4096 일 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템에서, 상수 k (

, kappa) = T _s /T _c = 64 일 수 있으며, T _s = 1/(△f _ref*N _f,ref) 이고, △f _ref = 15*10 ³ Hz 이고, N _f,ref = 2048 일 수 있다.

예를 들어, NR 시스템에서 정의된 서브프레임은 1ms (=30720*Ts=30720/Fs, Fs=1/2048/15000 Hz) 시간 길이로 30720k 로 표시될 수 있다.

예를 들어, 15kHz SCS 슬롯 길이는 (k (

, kappa) = T _s /T _c = 64) 1ms 로 30720k 일 수 있고, 각 하프-슬롯은 0.5ms 로 15360k (15344k+16k) 일 수 있다.

예를 들어, 30kHz SCS 슬롯 길이는 0.5ms 로 15360k (15344k+16k) 일 수 있다.

예를 들어, 60kHz SCS 및/또는 120kHz SCS 슬롯의 길이는 매 0.5ms (=15360k) 의 앞에 있는 16k 를 제외한 나머지 시간 (15344k) 에 대해서 2의 제곱승의 값 (예를 들어, 2, 4) 으로 나눈 값 (7672k, 3836k) 으로 정의될 수 있고, 특별히 0.5ms 앞부분에 위치된 슬롯에는 16k 길이가 더해질 수 있다 (60kHz SCS 슬롯=[7688k, 7672k], 120kHz SCS 슬롯=[3852k, 3836k, 3836k, 3836k]). 예를 들어, 0.5ms 시간 구간 내 시간 도메인에서 가장 앞쪽에 위치된 첫번째 슬롯에는 16k 길이가 더해질 수 있다.

예를 들어, 슬롯 인덱스는 0.5ms 앞부분에 위치된 슬롯이 인덱스 0 를 갖도록 정의될 수 있다. 예를 들어, 슬롯 인덱스는 0.5ms 시간 구간 내 시간 도메인에서 가장 앞쪽에 위치된 첫번째 슬롯에 인덱스 0 가 부여되고, 이후 순차적인 인덱스가 부여되도록 정의될 수 있다.

다양한 실시예들에 따르면, 인터-밴드 CA 에서 특정 캐리어에 슬롯 오프셋이 적용되는 경우, 0.5ms 앞부분에 위치된 슬롯이 인덱스 0 를 갖도록 하기 위해서, 0.5ms 단위로 슬롯 오프셋이 지정될 수 있다. 다양한 실시예들에 따르면, 인터-밴드 CA 에서 특정 캐리어에 슬롯 오프셋이 적용되는 경우, 0.5ms 시간 구간 내 시간 도메인에서 가장 앞쪽에 위치된 첫번째 슬롯에 인덱스 0 가 부여될 수 있도록, 0.5ms 단위로 슬롯 오프셋이 지정될 수 있다.

예를 들어, 60kHz SCS 및/또는 120kHz SCS 슬롯의 경우, 슬롯 오프셋의 값은 -4, -2 ,0 ,2 ,4 ,... 및/또는 -8, -4, 0, 4, 8 등으로 지시될 수 있다. 예를 들어, 60kHz SCS 및/또는 120kHz SCS 슬롯의 경우, 슬롯 오프셋의 값은 {-4, -2, 0, 2, 4,... } 중 하나로 지시되거나 및/또는 {-8, -4, 0, 4, 8} 중 하나로 지시될 수 있다.

다양한 실시예들에 따르면, 특별히, 캐리어 간 동일한 SFN 을 갖는 프레임 (10ms) 내에서 슬롯 인덱스 간 정렬이 맞지 않도록 설정되는 경우, 슬롯 오프셋의 범위는 -5ms/+5ms 이 될 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋 인덱스 (slot offset index) 및/또는 슬롯 오프셋 값 (slot offset value) 은 슬롯 오프셋 지시를 위한 기준 수비학 (reference numerology) 및/또는 기준 SCS 에 의존할 수 있다. 다양한 실시예들에 따르면, 기준 수비학 및/또는 기준 SCS 은 미리 설정되거나 및/또는 SCell 의 특정 수비학 및/또는 특정 SCS 에 기초하여 결정될 수 있다.

예를 들어, 기준 SCS 의 값에 따른 슬롯 오프셋 인덱스의 범위는 아래와 같을 수 있다:

- 15 kHz SCS 를 위하여, 슬롯 오프셋은 -5, -4, -3, -2, -1, 0, 1, 2, 3, 4 일 수 있다. 15 kHz SCS 를 위하여, 슬롯 오프셋은 {-5, -4, -3, -2, -1, 0, 1, 2, 3, 4} 중 하나로 지시될 수 있다.

- 30 kHz SCS 를 위하여, 슬롯 오프셋은 -10, -9, -8, -7, -6, -5, -4, -3, -2, -1, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 일 수 있다. 30 kHz SCS 를 위하여, 슬롯 오프셋은 {-10, -9, -8, -7, -6, -5, -4, -3, -2, -1, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9} 중 하나로 지시될 수 있다.

- 60 kHz SCS 를 위하여, 슬롯 오프셋은 (-10, -9, -8, -7, -6, -5, -4, -3, -2, -1, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9)*2 일 수 있다. 60 kHz SCS 를 위하여, 슬롯 오프셋은 {-20, -18, -16, -14, -12, -10, -8, -6, -4, -2, 0, 2, 4, 6, 8, 10, 12, 14, 16, 18} 중 하나로 지시될 수 있다.

- 120 kHz SCS 를 위하여, 슬롯 오프셋은 (-10, -9, -8, -7, -6, -5, -4, -3, -2, -1, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9)*4 일 수 있다. 120 kHz SCS 를 위하여, 슬롯 오프셋은 {-40, -36, -32, -28, -24, -20, -16, -12, -8, -4, 0, 4, 8, 12, 16, 20, 24, 28, 32, 36} 중 하나로 지시될 수 있다.

방안 3

다양한 실시예들에 따르면, 슬롯 레벨의 오프셋이 지시될 때, 매 0.5ms 앞부분의 16k 를 포함한 슬롯 그리드 (slot grid) 에 정렬되도록 슬롯 오프셋 및/또는 시프트 값 (shift value) 이 지시될 수 있다. 다양한 실시예들에 따르면, 슬롯 레벨의 오프셋이 지시될 때, 0.5ms 시간 구간 내 가장 앞쪽에 위치된 16k 를 포함한 슬롯 그리드에 정렬되도록 슬롯 오프셋 및/또는 시프트 값이 지시될 수 있다.

OFDM symbol generation

예를 들어, PRACH (physical random access channel) 및/또는 RIM-RS (remote interference management reference signal) 을 제외한 임의의 물리 채널 및/또는 신호를 위하여, 안테나 포트 p 및 서브프레임 내 OFDM 심볼 l ∈ {0, 1 ,..., N ^subfrane,μ _slot N ^slot _symbol-1} 을 위한 SCS 설정 μ 에 대한 시간-연속적 신호 (time-continuous signal)

는 아래 수학식 1 을 만족하도록 결정 (아래 수학식 1 에 의하여 정의) 될 수 있다.

[수학식 1]

여기서, 서브프레임의 시작 t=0 에서, N ^μ _u및 N ^μ _cp,l 는 아래 수학식 2 을 만족하도록 결정 (아래 수학식 2 에 의하여 정의) 될 수 있다.

[수학식 2]

- △ f 는 표 1 을 참조할 수 있다.

- μ 는 SCS 설정 (subcarrier spacing configuration) 일 수 있다.

- μ ₀ 는 상위 계층 파라미터 scs-SpecificCarrierList 에 의한 SCS 설정 중에서 가장 큰 μ 값 일 수 있다.

실시예 1

다양한 실시예들에 따르면, 기존 슬롯 그리드에서 특정 인덱스를 갖는 슬롯이 슬롯 인덱스 0 를 갖도록 시프트될 수 있다. 다양한 실시예들에 따르면, 시프트 전 슬롯 그리드를 기준으로 특정 인덱스를 갖는 슬롯은, 슬롯 오프셋 및/또는 시프트 값에 따라 시프트 되어, 슬롯 인덱스 0 을 갖는 슬롯이 될 수 있다.

예를 들어, 60 kHz SCS 슬롯에서, 7688k, 7672k, 7688k, 7672k,..., 7688k, 7672k 의 길이 순서에 맞추어 슬롯 인덱스 0, 1, 2, 3, 4, ..., 39 가 설정된 경우를 가정할 수 있다. 예를 들어, 슬롯 오프셋이 1 인 경우, 7672k, 7688k, 7672k, 7688k,..., 7672k, 7688k 과 같이 길이 순서가 되도록 설정될 수 있다. 해당 예시에서, 슬롯 오프셋이 1 인 경우 7688k (정도) 시프트 될 수 있으며, 슬롯 인덱스 0 의 슬롯 구간은 7672k 로 변경될 수 있다. 해당 예시에서, OFDM 심볼 생성 (OFDM symbol generation) 수식에서 슬롯 인덱스 0 인 경우에 +16k 가 적용되지 않을 수 있다. 예를 들어, 수학식 2 를 참조하면, normal CP, l=0 및 l=7*2 ^μ 에 대하여 N ^μ _cp,l =144k*2 ^-μ+16k 인데, 해당 예시에서는 16k 가 더해지지 않고, N ^μ _cp,l =144k*2 ^-μ 가 될 수 있다.

다양한 실시예들에 따르면, 슬롯 시프팅에 따라 +16k 를 포함하는 슬롯이 슬롯 인덱스 0 을 갖는 슬롯에서 0 이 아닌 슬롯 인덱스를 갖는 슬롯으로 변경될 수 있으며, 이 경우 타겟 셀과 기준 셀 간의 정렬이 이루어질 수 있다.

슬롯 오프셋 지시 (slot offset indication)

상술한 바와 같이, 다양한 실시예들이 적용 가능한 무선 통신 시스템에서, 시간 도메인에서 다양한 필드의 크기는 T _c = 1/(△f _max*N _f) 의 시간 단위에 기초하여 표현될 수 있으며, 여기서 △f _max = 480*10 ³ Hz 이고, N _f = 4096 일 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템에서, 상수 k = T _s /T _c = 64 일 수 있으며, T _s = 1/(△f _ref*N _f,ref) 이고, △f _ref = 15*10 ³ Hz 이고, N _f,ref = 2048 일 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋은 아래 수학식 3 이 만족되도록 결정될 수 있다.

[수학식 3]

수학식 3 에서, T _o 는 슬롯 오프셋에 따라 시간 도메인에서 시프팅 되는 시간 길이와 관련될 수 있으며, N _o 는 상수 k 단위로 표시되는 슬롯 오프셋에 따라 시간 도메인에서 시프팅 되는 시간 길이와 관련될 수 있으며, O _s 는 다양한 실시예들에 따른 방법 중 하나 이상에 따라 지시되는 슬롯 오프셋 인덱스 및/또는 슬롯 오프셋 값과 관련될 수 있다. 다양한 실시예들에 따르면, 슬롯 오프셋 인덱스 및/또는 슬롯 오프셋 값의 최소/최대값 및/또는 입도는 SCS (기준 SCS) 에 따라 달라질 수 있다.

상술한 바와 같이, 매 0.5ms 내 첫번째 슬롯에는 다른 슬롯들 대비 16k 만큼이 더해지므로, SCS 에 따라 슬롯 오프셋 인덱스 및/또는 슬롯 오프셋 값 1 당 시프트 되는 양은 16k+L 또는 L 일 수 있으며, N _o 의 floor 연산 부분은 이러한 점이 고려된 것일 수 있다.

도 14 는 다양한 실시예들에 따른 슬롯 시프팅 (slot shifting) 의 일 예를 나타낸 도면이다.

다양한 실시예들에 대한 설명에서,

은 120kHz SCS 인 경우 0.5ms 에서 16k 를 뺀 나머지 길이를 4등분할 때의 길이, 즉, 해당 나머지 길이가 4등분된 길이를 의미할 수 있다. 편의상, 60kHz SCS 에서는 2

, 30kHz SCS 및 15kHz SCS 에서는 4

로 표시될 수 있다.

다양한 실시예들에 대한 설명에서, L 은 SCS 에 따라 결정되는 값일 수 있으며, 60kHz SCS 인 경우 슬롯의 길이는 16k+L (=16k+2

) 및/또는 L (2

) 이고, 30kHz SCS 인 경우 슬롯의 길이는 16k+L (=16k+4

) 이고, 15kHz SCS 인 경우 슬롯의 길이는 2*(16k+L) (=2*(16k+4

)) 일 수 있다.

도 14 를 참조하면, 15kHz SCS, 30kHz SCS 의 경우에 있어서는, 슬롯 오프셋 인덱스 및/또는 슬롯 오프셋 값 1 당 동일하게 16k+L 만큼씩 시프트 되나, 60kHz SCS 의 경우에 있어서는, 슬롯 오프셋 값 1 당 16k+L 또는 L 만큼씩 시프트 될 수 있다.

실시예 2

다양한 실시예들에 따르면, 기존 슬롯 그리드와 관계 없이, 슬롯 인덱스 0 는 항상 16k 가 되도록 슬롯이 시프트될 수 있다. 다양한 실시예들에 따르면, 시프트 전 슬롯 그리드와 관계 없이, 슬롯 인덱스 0 를 갖는 슬롯은 항상 +16k 를 포함할 수 있다. 예를 들어, 수학식2 를 참조하면, OFDM 심볼 생성에서 슬롯 인덱스 0 를 갖는 슬롯은 16k 를 포함하는 슬롯으로 가정되고, 다양한 실시예들에 따르면, 시프트 전 슬롯 그리드와 관계 없이, 슬롯 인덱스 0 를 갖는 슬롯은 항상 +16k 를 포함하므로, 다양한 실시예들에 따르면 OFDM 심볼 생성을 위한 별도의 방법이 요구되지 않을 수 있다.

예를 들어, 60 kHz SCS 슬롯에서, 7688k, 7672k, 7688k, 7672k,..., 7688k, 7672k 의 길이 순서에 맞추어 슬롯 인덱스 0,1,2,3,4,...,39 가 설정된 경우를 가정할 수 있다. 예를 들어, 슬롯 오프셋이 1 인 경우에도, 7688k, 7672k, 7688k, 7672k,..., 7688k, 7672k 과 같이 길이 순서가 되도록 설정될 수 있다. 해당 예시에서, 슬롯 오프셋이 1 인 경우 7688k (정도) 시프트 될 수 있으며, 슬롯 인덱스 0 의 슬롯 구간은 7688k 로 유지될 수 있다.

실시예 3

다양한 실시예들에 따르면, 심볼의 끝을 바운더리로 보고 시프트 될 수 있다.

예를 들어, 0.5ms 하프-서브프레임에 슬롯#0, 슬롯#1,..., 슬롯#n-1이 있을 때, 슬롯#0 는 길이가 16k+L 이고, 슬롯#1,...,슬롯#n-1각각은 길이가 L이라고 하면, 가변 길이의 슬롯들이 모두 시프트 되는 방식에서 슬롯 오프셋이 양수/음수 (시간 도메인에서 오른쪽으로 시프트) 이면, 시프트 되는 길이는 L길이 씩 n-1번 시프트 된 후 16k+L 길이만큼 한번 시프트 되는 순서로 진행되는 방식이 되고, 슬롯 오프셋이 음수/양수 (시간 도메인에서 왼쪽으로 시프트) 이면 시프트 되는 길이는 16k+L 길이만큼 한번 시프트 된 후 L길이 씩 n-1번 시프트 되는 순서로 진행되는 방식이 될 수 있다.

실시예 4

다양한 실시예들에 따르면, 심볼의 머리를 기준으로 시프트 될 수 있다.

다양한 실시예들에 따르면, 오른쪽으로 시프트 n 번 되는 경우, 16k+L 길이만큼 먼저 시프트 되고 나서 L 길이 씩 n-1번 시프트 될 수 있다.

예를 들어, 0.5ms 하프-서브프레임에 슬롯#0, 슬롯#1,..., 슬롯#n-1이 있을 때, 슬롯#0 는 길이가 16k+L 이고, 슬롯#1,...,슬롯#n-1각각은 길이가 L이라고 하면, 가변 길이의 슬롯들이 모두 시프트 되는 방식에서 슬롯 오프셋이 양수/음수 (시간 도메인에서 오른쪽으로 시프트) 이면, 시프트 되는 길이는 16k+L 길이만큼 한번 시프트 된 후 L길이 씩 n-1번 시프트 되는 순서로 진행되는 방식이 되고, 슬롯 오프셋이 음수/양수 (시간 도메인에서 왼쪽으로 시프트) 이면 시프트 되는 길이는 L길이 씩 n-1번 시프트 된 후 16k+L 길이만큼 한번 시프트 되는 순서로 진행되는 방식이 될 수 있다.

상술한 실시예들은 0.5ms의 모든 샘플들을 시프트해서 유효한 샘플들로 보고 모두 시프트 되는 방식들의 예일 수 있다. 상술한 실시예들에 따르면 1 슬롯 씩 시프트 될 때 0.5ms를 구성하는 n개 슬롯이 특정 시프트 순간에는 모두 동일 길이로 시프트 (16k+L 샘플 길이 만큼 시프트 되거나 L 샘플 길이 만큼 시프트) 될 수 있다.

상술한 바와 같이, 예를 들어, 60kHz SCS 및/또는 120kHz SCS 슬롯의 길이는 매 0.5ms (=15360k) 의 앞에 있는 16k 를 제외한 나머지 시간 (15344k) 에 대해서 2의 제곱승의 값 (예를 들어, 2, 4) 으로 나눈 값 (7672k, 3836k) 으로 정의될 수 있고, 특별히 0.5ms 앞부분에 위치된 슬롯에는 16k 길이가 더해질 수 있다 (60kHz SCS 슬롯=[7688k, 7672k], 120kHz SCS 슬롯=[3852k, 3836k, 3836k, 3836k]). 예를 들어, 0.5ms 시간 구간 내 시간 도메인에서 가장 앞쪽에 위치된 첫번째 슬롯에는 16k 길이가 더해질 수 있다. 상술한 바와 같은 시프트 순서는 0.5ms 시간 구간 내 시간 도메인에서 가장 앞쪽에 위치된 첫번째 슬롯에는 16k 길이가 더해지는 점이 고려된 것일 수 있다.

방안 4

다양한 실시예들에 따르면, 매 0.5ms의 처음 16k 부분을 움직이지 않는 고정 구간 (시프트 시에 잠정 슬롯의 관점에서는 유효하지 않은 구간 (invalid interval)) 으로 간주하고 슬롯 오프셋이 적용될 수 있다.

다양한 실시예들에 따르면, 1 슬롯 씩 될 때 마다 각 잠정 슬롯이 시프트 되는 거리가 다를 수 있다는 점이 특징일 수 있다. 다양한 실시예들에 따르면, 고정 구간을 지나가는 슬롯만 16k+L 샘플 만큼 시프트 되고 다른 슬롯들은 L 샘플만큼 시프트 될 수 있다.

다양한 실시예들에 따른, 매 0.5ms의 머리 16k 길이 구간 부분을 공통 고정 구간이라고 보고 그 구간은 계속 원래 자리에 머물러 있도록 하는 방식에 대해서 설명한다.

다양한 실시예들에 따르면, 일단 0.5ms 내의 모든 슬롯 0,1,..,n-1은 길이가 L인 잠정 슬롯들로부터 생성 된다고 하고, 시프트 되지 않은 하프-서브프레임 (0.5ms) 의 위치를 기준으로 가장 처음에 위치되는 슬롯 은 해당 잠정 슬롯의 첫 심볼의 CP를 16k만큼 더 확장 (extension) 해서 약간 더 긴 슬롯(16k+L 길이) 으로 생성될 수 있다. 다양한 실시예들에 따르면, 나머지는 잠정 슬롯들이 그대로 변경 없이 슬롯들이 될 수 있다.

다양한 실시예들에 따르면, 1 슬롯 씩 (왼쪽이든 오른쪽이든) 시프트 된다는 것의 정의는 아래와 같을 수 있다.

예를 들어, 시프트 시킬 때 일단 길이 L인 잠정 슬롯들은 서로 다른 양 만큼 시프트 되고, 시프트 되는 잠정 슬롯들 중 16k 길이의 공통 고정 구간 (원래 시프트되지 않은 0.5ms 하프-서브프레임의 처음 16k 길이 구간)을 지나가는 슬롯들은 16k+L만큼 시프트 되고 공통 고정 구간을 지나가지 않는 슬롯들은 L만큼만 시프트 될 수 있다.

예를 들어, m 슬롯 만큼 시프트가 요구되는 경우, 잠정 슬롯들을 다양한 실시예들에 따른 방법에 따라 1 슬롯 씩 연속 m번 시프트 한 뒤 16k 길이 공통 고정 구간의 바로 뒤에 위치하게 되는 잠정 슬롯은 그 첫 심볼의 CP를 16k만큼 확장하여 길이 16k+L인 실제 슬롯이 생성되고, 나머지 잠정 슬롯들은 그대로 실제 슬롯들이 될 수 있다.

방안 4- 보강

다양한 실시예들에 따른 상기 원리에 따르면, 시프트 되는 셀 (예를 들어, SCell) 의 슬롯 길이가 타이밍이 고정된 기준 셀 (예를 들어, PCell/PSCell) 의 슬롯 (및/또는 슬롯 유닛) 길이보다 짧거나 같을 경우에는 명확한 동작이 제공될 수 있다.

이하에서는, 다양한 실시예들에 따른, 시프트 되는 셀의 슬롯 길이가 타이밍이 고정된 기준 셀의 슬롯 길이 보다 더 길 경우를 포함한 모든 경우에 있어서 명확한 동작이 제공될 수 있도록 수학식 등을 활용하여 보다 명확한 동작을 표현하고자 한다.

후술되는 바와 같이, 다양한 실시예들에 따르면, 슬롯 오프셋이 지시되는 단위인 슬롯 유닛은 기준 SCS 에 기초하여 지시될 수 있다. 예를 들어, 시프트 되는 셀 (예를 들어, 타겟 셀) 의 슬롯과 타이밍이 고정된 기준 셀의 슬롯 중 길이가 작거나 같은 슬롯이 슬롯 유닛이 될 수 있다. 보다 상세한 내용은 다양한 실시예들에 따른 슬롯 유닛에 대한 설명을 참조할 수 있다.

예를 들어, 슬롯 유닛이 1ms인 경우 (즉, 슬롯 유닛이 0.5ms보다 큰 경우, 이 경우 시프트 되는 셀의 SCS 과 기준 셀의 SCS 이 모두 SCS=15kHz인 경우일 수 있음):

i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 된다는 것은 i * 2 * 15360k (= i * 32720k) 샘플 수만큼 시프트 된다는 것을 의미할 수 있다. 예를 들어, i 가 음수이면 시간 도메인에서 왼쪽으로, i 가 양수이면 시간 도메인에서 오른쪽으로 시프트 된다는 것을 의미할 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, 5G NR 시스템) 에서, 두 셀 중 슬롯의 길이가 더 작은 셀이라는 것은, 두 셀 중 SCS 가 더 큰 셀이라는 것과 동치인 표현일 수 있으며 (즉, 슬롯의 길이가 더 작다는 것은 SCS 가 더 크다는 것과 동치인 표현일 수 있음), 슬롯의 길이가 같다는 것은 SCS 가 같다는 것과 동치인 표현일 수 있다.

다양한 실시예들에 대한 설명에서, 슬롯 유닛이 0.5ms 와 같거나 작은 경우, k (kappa) 는 상술한 바와 같이, k = T _s /T _c = 64 일 수 있으며, N 은 0.5ms 내의 슬롯 유닛의 개수로 정의될 수 있다. 다양한 실시예들에 대한 설명에서, 슬롯 유닛과 슬롯은 혼용될 수 있다

예를 들어, i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 된다는 것은, L = (15360k - 16k)/N 에 대하여,

P = floor( i/N ), (P는 음수, 0, 양수인 정수),

r = ( i mod N), (r = 0, 1,..., N-1)

일 때,

먼저, 시프트 되는 셀 (예를 들어, SCell 의),

slot index j (0<= j <K, K는 시프트 되는 셀의 10ms 프레임 내의 슬롯의 개수)

이,

slot index ( ( j - P ) mod K)

로 변경되고 나서,

(-r * L) samples, if r < N;

(-(16k + r * L)) samples, if r >= N,

만큼 모든 슬롯들이 추가 시프트 되는 것일 수 있다. 예를 들어, 음수로 시프트 된다는 것은 시간 도메인에서 좌측으로 시프트 되는 것을 의미할 수 있고, 양수로 시프트 된다는 것은 시간 도메인에서 우측으로 시프트 된다는 것을 의미할 수 있다.

예를 들어, i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 된다는 것을 다시 표현해보면,

먼저, 시프트 되는 셀 (예를 들어, SCell 의),

slot index j (0<= j <K, K는 시프트 되는 셀의 10ms 프레임 내의 슬롯의 개수)

이,

slot index ( ( j - ceil( i/M ) ) mod K)

로 변경되고 나서,

(-(ceil( i/M )*M - i) * L) samples, if (ceil( i/M )*M - i) < N;

(-(16k +(ceil( i/M )*M - i ) * L)) samples, if (ceil( i/M )*M - i) >= N,

만큼 시프트 되는 셀의 모든 슬롯들이 추가 시프트 되는 것일 수 있다. 예를 들어, 음수로 시프트 된다는 것은 시간 도메인에서 좌측으로 시프트 되는 것을 의미할 수 있고, 양수로 시프트 된다는 것은 시간 도메인에서 우측으로 시프트 된다는 것을 의미할 수 있다.

예를 들어, 더 낮은 SCS 를 가진 셀의 모든 슬롯 경계가 더 높은 SCS 를 가진 셀의 슬롯 경계와 정렬되면, 두 개의 셀은 슬롯 정렬 (slot alignment) 이 되었다고 할 수 있다. 다양한 실시예들에 따르면, 시프트 되는 셀과 기준 셀 간에 완벽한 슬롯 정렬이 달성될 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, 5G NR 시스템) 에서, 슬롯이 시프트 되지 않았을 때에는 슬롯 인덱스 값 m*N (0<= m*N <K, m은 정수) 에 해당하는 슬롯의 길이만 다른 슬롯들의 길이보다 16k만큼 더 길고 다른 슬롯들의 길이는 동일한 반면, 상술한 다양한 실시예들에 따르면, i 슬롯 유닛 만큼 시프트 되고 나면 슬롯 인덱스 값 (m*N - ceil( i/M )) mod K 에 해당하는 슬롯의 길이만 다른 슬롯들의 길이보다 16k만큼 길고 다른 슬롯들의 길이는 동일하도록 변경될 수 있다.

Example 1

예를 들어, 시프트 되는 셀 (예를 들어, SCell) 의 슬롯 길이가 슬롯 유닛의 길이와 같은 경우 (예를 들어, 슬롯 유닛이 두 셀의 슬롯 길이 중 작거나 같은 슬롯 길이로 정의될 때, 시프트 되는 셀의 슬롯 길이가 기준 셀의 슬롯 길이보다 작거나 같은 경우 등):

i 슬롯 유닛 만큼 시프트 된다는 것은,

시프트 되는 셀 (예를 들어, SCell) 의,

slot index j (0<= j <K, K는 시프트 되는 셀의 10ms 프레임 내의 슬롯의 개수)

이,

slot index ( ( j - i/M ) mod K)

로 변경되면 완료되는 것일 수 있다. 예를 들어, 추가로 샘플 단위의 시프트 등은 필요하지 않을 수 있다.

Example 2

예를 들어, i 슬롯 유닛 만큼 시프트 되야 할 때, i값이 시프트 되는 셀 (예를 들어, SCell) 의 한 슬롯 길이 내에 있는 슬롯 유닛의 개수인 M의 정수 배에 해당하는 경우:

i 슬롯 유닛 만큼 시프트 된다는 것은,

시프트 되는 셀 (예를 들어, SCell) 의,

slot index j (0<= j <K, K는 시프트 되는 셀의 10ms 프레임 내의 슬롯의 개수)

이,

slot index ( ( j - i/M ) mod K)

로 변경되면 완료되는 것일 수 있다. 예를 들어, 추가로 샘플 단위의 시프트 등은 필요하지 않을 수 있다.

Example 3

예를 들어, M <= N인 경우 (즉, 시프트 되는 셀 (예를 들어, SCell) 의 슬롯 길이가 0.5ms보다 작거나 같은 경우, 즉, 시프트 되는 셀 (예를 들어, SCell)의 SCS가 15kHz보다 큰 경우 등):

i 슬롯 유닛 만큼 시프트 된다는 것은,

먼저, 시프트 되는 셀 (예를 들어, SCell) 의,

slot index j (0<= j <K, K는 시프트 되는 셀의 10ms 프레임 내의 슬롯의 개수)

이,

slot index ( ( j - ceil( i/M ) ) mod K)

로 변경되고 나서,

(-(ceil( i/M )*M - i) * L) samples

만큼 시프트 되는 셀의 모든 슬롯들이 추가 시프트 되는 것일 수 있다. 예를 들어, 음수로 시프트 된다는 것은 시간 도메인에서 좌측으로 시프트 되는 것을 의미할 수 있고, 양수로 시프트 된다는 것은 시간 도메인에서 우측으로 시프트 된다는 것을 의미할 수 있다.

이하에서는, 다양한 실시예들에 따른 슬롯 오프셋이 지시되기 위한 구체적인 예시/수학식을 설명한다.

Slot unit for shift

예를 들어, 0.5ms 내 슬롯 유닛의 개수가 N (0 이상의 정수/자연수) 인 경우,

- PCell 과 SCell 중 더 높은 SCS (higher SCS) 의 슬롯, 및/또는

- PCell 의 SSB 의 SCS 와 SCell 의 SSB 의 SCS 중 더 높은 SCS 에 상응하는 길이를 갖는 슬롯, 및/또는

- PCell의 BWP 중 최소 SCS (lowest SCS) 와 SCell의 BWP 중 최소 SCS 중 더 높은 SCS 에 상응하는 길이를 갖는 슬롯, 및/또는

- PCell 의 SSB 의 SCS 에 상응하는 길이를 갖는 슬롯, 및/또는

- SCell 의 SSB 의 SCS 에 상응하는 길이를 갖는 슬롯

등에 기초하여 슬롯 오프셋이 지시될 수 있으며, 그 외 다양한 방법들이 고려될 수도 있다. 즉, 다양한 실시예들에 따르면, 슬롯 오프셋이 지시되는 단위인 슬롯 유닛이 지시되기 위한 기준 SCS 는 상술한 방법에 기초하여 결정될 수 있다.

Time samples for slot shift (수학식 1)

예를 들어, i slot units은 i = Q*N + R [slot units] (R<N) ((N: 0.5ms내에 있는 슬롯 유닛의 개수, R은 0~N-1의 정수, Q는 i를 N으로 나눈 몫)) 과 같이 나타낼 수 있는데, 다양한 실시예들에 따르면, 시프트 되는 슬롯의 샘플 개수는 아래와 같이 표시될 수 있다:

A. 슬롯 바운더리 정렬의 기준을 슬롯의 끝 (end of slot) 으로 정하는 경우:

i slot units 에 시프트가 요구되는 경우,

오른쪽 시프트: Q*(16k+N·L) + R*L [samples]

왼쪽 시프트: Q*(16k+N·L) + (16k+R*L) [samples]

여기서, 슬롯 인덱스 M*N 의 길이=16k + L [samples], 슬롯 인덱스 M*N+j 의 길이= L [samples] (1=<j=<N-1) 이고, M 은 임의의 정수이고, L = (S-16k)/N, S = 15360k 일 수 있다.

및/또는, 다양한 실시예들에 따르면, 시프트 되는 슬롯의 샘플 개수는 아래와 같이 표시될 수도 있다:

B. 슬롯 바운더리 정렬의 기준을 슬롯의 시작 (start of slot) 으로 정하는 경우:

i slot units 에 시프트가 요구되는 경우,

오른쪽 시프트: Q*(16k+N*L) + (16k+R*L) [samples]

왼쪽 시프트: Q*(16k+N*L) + R*L [samples]

Time samples for slot shift (수학식 2)

이하에서, μ = {0, 1, 2, 3, 4} 는 시프트를 위한 슬롯 유닛 (slot unit for shift) 의 SCS (2 ^μ)으로 결정될 수 있다.

예를 들어, 슬롯 오프셋 S _offset 이 주어지는 경우, 다양한 실시예들에 따르면, 시프트 되는 슬롯의 샘플 개수는 아래와 같이 표시될 수 있다:

만약, μ > 0 인 경우,

(-M*S + (Q*S + R*L)) [samples]

여기서, S _offset={-M*N, -M*N+1 ,..., (M+1)*N-1}, Q=floor ((M*N+S _offset)/N), R=mod((M*N+S _offset)/N ), N=2^(μ-1), S=15360k, L=(S-16k)/N 일 수 있다.

만약, μ = 0 인 경우,

(-M*S + (Q*S)) [samples]

여기서, S _offset={-M*N,..., (M+1)*N-1}, Q=floor (M*N + S _offset)/N ), N = 2^(μ-1), S = 15360k 일 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋에 따른 슬롯 시프팅 방법이 제공될 수 있다. 다양한 실시예들에 대한 설명에서 사용된 일부 용어에 대하여 아래와 같이 정의될 수 있다.

[슬롯 유닛이 1ms인 경우]

상술한 바와 같이, 다양한 실시예들에 따르면, 슬롯 오프셋이 지시되는 단위인 슬롯 유닛은 기준 SCS 에 기초하여 지시될 수 있다. 예를 들어, 시프트 되는 셀 (예를 들어, 타겟 셀) 의 슬롯과 타이밍이 고정된 기준 셀의 슬롯 중 길이가 작거나 같은 슬롯이 슬롯 유닛이 될 수 있다. 보다 상세한 내용은 다양한 실시예들에 따른 슬롯 유닛에 대한 설명을 참조할 수 있다.

예를 들어, 슬롯 유닛이 1ms인 경우 (즉, 슬롯 유닛이 0.5ms보다 큰 경우, 이 경우 시프트 되는 셀의 SCS 과 기준 셀의 SCS 이 모두 SCS=15kHz인 경우일 수 있음):

i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 된다는 것은 i * 2 * 15360k (= i * 32720k) 샘플 수만큼 시프트 된다는 것을 의미할 수 있다. 예를 들어, i 가 음수이면 시간 도메인에서 왼쪽으로, i 가 양수이면 시간 도메인에서 오른쪽으로 시프트 된다는 것을 의미할 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, 5G NR 시스템) 에서, 두 셀 중 슬롯의 길이가 더 작은 셀이라는 것은, 두 셀 중 SCS 가 더 큰 셀이라는 것과 동치인 표현일 수 있으며 (즉, 슬롯의 길이가 더 작다는 것은 SCS 가 더 크다는 것과 동치인 표현일 수 있음), 슬롯의 길이가 같다는 것은 SCS 가 같다는 것과 동치인 표현일 수 있다.

[슬롯 유닛이 0.5ms 와 같거나 작은 경우]

다양한 실시예들에 대한 설명에서, 슬롯 유닛이 0.5ms 와 같거나 작은 경우, k (kappa) 는 상술한 바와 같이, k = T _s /T _c = 64 일 수 있으며, N 은 0.5ms 내의 슬롯 유닛의 개수로 정의될 수 있다. 다양한 실시예들에 대한 설명에서, 슬롯 유닛과 슬롯은 혼용될 수 있다

예를 들어, i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 된다는 것은, L = (15360k - 16k)/N 에 대하여,

Q = floor( i/N ), (Q는 음수, 0, 양수인 정수),

R = ( i mod N), (R = 0, 1,..., N-1)

일 때, 아래와 같은 다양한 실시예들에 따른 방법들과 같이 정리될 수 있다.

도 15 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

도 15 를 참조하면, 상술한 바와 같이, 매 0.5ms 내 첫번째 슬롯에는 다른 슬롯들과 달리 16k 만큼의 길이가 추가되므로, 매 0.5ms 를 구성하는 N 개 슬롯들을 시프트 함에 있어서, 어느 것을 기준으로 정렬하면서 시프트 하느냐에 따라 (슬롯 시프팅을 위한 기준 시간 위치에 따라) 차이가 발생될 수 있다. 예를 들어, 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 시작을 기준 셀의 슬롯 바운더리와 정렬하면서 시프트 되는 (a) 의 경우, 1 슬롯 씩 오른쪽/왼쪽으로 시프트 될 때, 더해진 16k 길이가 기준 셀의 슬롯의 시작을 기준으로 왼쪽에 위치되는 반면, N 개 슬롯들 중 첫번째 슬롯의 끝 (및/또는 마지막 슬롯의 시작) 을 기준 셀의 슬롯 바운더리와 정렬하면서 시프트 되는 (b) 의 경우, 1 슬롯 씩 오른쪽/왼쪽으로 시프트 될 때, 더해진 16k 길이가 기준 셀의 슬롯의 끝을 기준으로 오른쪽에 위치될 수 있다.

[방법 1]

다양한 실시예들에 따르면, 매 0.5ms 를 구성하는 N 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준으로 시프트 될 수 있다.

도 16 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

다양한 실시예들에 따르면, 매 0.5ms 를 구성하는 N 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준으로 시프트 될 수 있다. 다양한 실시예들에 따르면, 슬롯 시프팅을 위한 기준 시간 위치가 0.5ms 내 첫번째 슬롯의 시작 및/또는 마지막 슬롯의 끝이 될 수 있다.

다양한 실시예들에 대한 설명에서,

은 120kHz SCS 인 경우 0.5ms 에서 16k 를 뺀 나머지 길이를 4등분할 때의 길이, 즉, 해당 나머지 길이가 4등분된 길이를 의미할 수 있다. 편의상, 60kHz SCS 에서는 2

, 30kHz SCS 및 15kHz SCS 에서는 4

로 표시될 수 있다.

다양한 실시예들에 대한 설명에서, L 은 SCS 에 따라 결정되는 값일 수 있으며, 60kHz SCS 인 경우 슬롯의 길이는 16k+L (16k+2

) 및/또는 L (2

) 이고, 30kHz SCS 인 경우 슬롯의 길이는 16k+L (=S=16k+4

) 이고, 15kHz SCS 인 경우 슬롯의 길이는 2*(16k+L) (=2*(16k+4

)) 일 수 있다.

도 16 를 참조하면, 슬롯 시프팅을 위한 기준 유닛 (reference unit) 은 15kHz SCS 를 위한 슬롯/30kHz SCS 를 위한 슬롯/60kHz SCS 를 위한 슬롯/120kHz SCS 를 위한 슬롯일 수 있다. 다양한 실시예들에 따르면, SCS 에 따라 슬롯의 시간 도메인 내 길이가 달라지므로, 기준 SCS 에 따라 시간 도메인 내 실제 시프트 되는 길이가 달라질 수 있다.

- 예를 들어, 15kHz SCS 를 위한 슬롯의 경우 ->

: (16k+4

)*2

- 예를 들어, 30kHz SCS 를 위한 슬롯의 경우 ->

: 16k+4

- 예를 들어, 60kHz SCS 를 위한 슬롯의 경우 ->

:16k+2

,

2

- 예를 들어, 120kHz SCS 를 위한 슬롯의 경우 ->

:16k+

,

L

도 16 에서, 슬롯 시프트를 위하여 표시되는 슬롯 바운더리의 길이가 ①,

,

,

로 표시될 수 있다.

다양한 실시예들에 따르면, 도 16 에서 예시된 슬롯 시프트는 매 0.5ms 를 구성하는 N 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준으로 수행될 수 있다.

예를 들어, 60kHz SCS 에서 시간 도메인에서 오른쪽으로 시프트 되는 경우, ① (16k+2

) 에 대응하는 길이만큼 시프트 된 후, ② (2

) 에 대응하는 길이만큼 0번에서 1번까지 시프트 될 수 있다.

예를 들어, 60kHz SCS 에서 시간 도메인에서 왼쪽으로 시프트 되는 경우,

(2

) 에 대응하는 길이만큼 0번에서 1번까지 시프트 된 후,

(16k+2

) 에 대응하는 길이만큼 시프트 될 수 있다.

예를 들어, 120kHz SCS 에서 시간 도메인에서 오른쪽으로 시프트 되는 경우,

(16k+

) 에 대응하는 길이만큼 시프트 된 후,

(

) 에 대응하는 길이만큼 0번에서 3번까지 시프트 될 수 있다.

예를 들어, 120kHz SCS 에서 시간 도메인에서 왼쪽으로 시프트 되는 경우,

(

) 에 대응하는 길이만큼 0번에서 3번까지 시프트 된 후,

(16k+

) 에 대응하는 길이만큼 시프트 될 수 있다.

도 16 의 예시에 따르면, 16k 를 포함하는 슬롯은 0.5ms 내에서 앞부분 (가장 앞) 에 위치될 수 있다. 다른 예시로, 슬롯 시프트를 위하여 표시되는 슬롯 바운더리의 길이가

,

,

,

등과 같이 표시될 수도 있으며, 이 경우, 16k 를 포함하는 슬롯은 0.5ms 내에서 뒷부분 (가장 뒤) 에 위치될 수 있다.

이하에서는, 다양한 실시예들에 SCell 의 슬롯 길이와 PCell 의 슬롯 길이의 관계에 따른 슬롯 바운더리 정렬 방법에 대하여 설명한다.

A-1

다양한 실시예들에 따르면, SCell 의 슬롯 길이가 PCell 의 슬롯 길이보다 짧거나 같은 경우 (SCell 의 슬롯 길이가 PCell 의 슬롯 길이 이하인 경우), 슬롯의 끝을 기준으로 바운더리 정렬을 시킬 수 있다. 예를 들어, 매 0.5ms 를 구성하는 N 개 슬롯 중 마지막 슬롯의 끝을 시프트 해가면서 정렬하는 것이 기준이 될 수 있다.

B-1

다양한 실시예들에 따르면, SCell 의 슬롯 길이가 PCell 의 슬롯 길이보다 긴 경우 (SCell 의 슬롯 길이가 PCell 의 슬롯 길이 초과인 경우), 슬롯의 끝을 기준으로 바운더리 정렬을 시킬 수 있다. 예를 들어, 매 0.5ms 를 구성하는 N 개 슬롯 중 마지막 슬롯의 끝을 시프트 해가면서 정렬하는 것이 기준이 될 수 있다.

A-2

다양한 실시예들에 따르면, SCell 의 슬롯 길이가 PCell 의 슬롯 길이보다 짧거나 같은 경우 (SCell 의 슬롯 길이가 PCell 의 슬롯 길이 이하인 경우), 슬롯의 시작을 기준으로 바운더리 정렬을 시킬 수 있다. 예를 들어, 매 0.5ms 를 구성하는 N 개 슬롯 중 첫 슬롯의 시작을 시프트 해가면서 정렬하는 것이 기준이 될 수 있다.

B-2

다양한 실시예들에 따르면, SCell 의 슬롯 길이가 PCell 의 슬롯 길이보다 긴 경우 (SCell 의 슬롯 길이가 PCell 의 슬롯 길이 초과인 경우), 슬롯의 시작을 기준으로 바운더리 정렬을 시킬 수 있다. 예를 들어, 매 0.5ms 를 구성하는 N 개 슬롯 중 첫 슬롯의 시작을 시프트 해가면서 정렬하는 것이 기준이 될 수 있다.

다양한 실시예들에 따르면, i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 하는 것으로 명령/지시된 경우, ( i 의 절대값을 취한 후 좌측 시프트, 우측 시프트를 구별하여 표현되는 것이 아닌) i 가 음수이면 좌측 시프트, i 가 양수이면 우측 시프트, i 가 0 이면 시프트 되지 않는 것으로 해석될 수 있다. 즉, 다양한 실시예들에 따르면, 지시되는 i 의 부호에 따라 시간 도메인에서 시프트의 방향이 지시/설정될 수 있다.

다양한 실시예들에 따르면, i = Q*N+R 로 표현될 수 있으며, 여기서, N 은 0.5ms내에 있는 슬롯 유닛의 개수, Q는 i를 N으로 나누었을 때의 몫으로 정수 (negative, 0, positive) 값을 가지고, R은 0=< R <N을 만족하는 나머지 값일 수 있다. 다양한 실시예들에 따르면, Q에 의해 일단 Q*(16k+N*L) 만큼 시프트 된 후 (Q가 음수이면 좌측 시프트, Q가 양수이면 우측 시프트, 0이면 시프트 되지 않음), 나머지는 항상 R>=0이므로 R에 의해서는 추가로 우측 시프트만 발생될 수 있다.

다양한 실시예들에 따르면, R에 의한 우측 시프트의 경우, 시프트 되는 슬롯의 샘플 개수는 A-1, B-1, A-2, B-2의 경우 모두 (16k * [1-delta(R)] +R*L) 이므로 구분될 필요가 없을 수 있다.

즉, 다양한 실시예들에 따르면, A-1, B-1, A-2, B-2의 경우, 전체 시프트 되는 슬롯의 샘플 개수는 하나의 수학식 Q*(16k+N*L) + (16k * [1-delta(R)] +R*L) (for R=0, 1,..., N-1) 으로 표현될 수 있으며, 여기서, delta(R) = 1 if R = 0 and delta(R) = 0 if R

0일 수 있다.

다양한 실시예들에 따르면, A-1, B-1, A-2, B-2의 경우, 전체 시프트 되는 슬롯의 샘플 개수는 아래와 같이 표현될 수도 있다:

Q = floor( i/N), (Q는 음수, 0, 양수인 정수)

R = ( i mod N), (R = 0, 1,..., N-1)

다양한 실시예들에 따르면, Normal CP인 경우 시프트 되야 하는 샘플의 개수 (N _{shift_samples}) 는 아래와 같이 표현될 수 있다:

N _{shift_samples} = Q*(16k+N*L) + (16k * [1-delta(R)] +R*L)

= floor( i/N)*(16k+N*L) + (16k * [1-delta( i mod N)] +( i mod N)*L)

= i * L + (floor( i/N) + [1-delta( i mod N)]) * 16k

추가로, 위에서 설명된 다양한 실시예들과 효과는 동일하나, i slot unit (여기서, i = -M,..., M-1)에 따라 Q와 R이 계산되는 수학식에 차이가 있는, 다양한 실시예들에 따른 수학식을 설명한다. 예를 들어, 해당 수학식은 아래 수학식 4 과 같을 수 있다.

[수학식 4]

상술한 다양한 실시예들에 따른 수학식은 이하에서 설명되는 다양한 실시예들 및 기타 다양한 실시예들에 적용될 수 있다.

[방법 2]

도 17 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

다양한 실시예들에 따르면, 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 끝이 시프트해가면서 정렬되는 것을 기준으로 시프트 될 수 있다. 다양한 실시예들에 따르면, 슬롯 시프팅을 위한 기준 시간 위치가 0.5ms 내 첫번째 슬롯의 끝이 될 수 있다.

다양한 실시예들에 대한 설명에서,

은 120kHz SCS 인 경우 0.5ms 에서 16k 를 뺀 나머지 길이를 4등분할 때의 길이, 즉, 해당 나머지 길이가 4등분된 길이를 의미할 수 있다. 편의상, 60kHz SCS 에서는 2

, 30kHz SCS 및 15kHz SCS 에서는 4

로 표시될 수 있다.

다양한 실시예들에 대한 설명에서, L 은 SCS 에 따라 결정되는 값일 수 있으며, 60kHz SCS 인 경우 슬롯의 길이는 16k+L (=16k+2

) 및/또는 L (2

) 이고, 30kHz SCS 인 경우 슬롯의 길이는 16k+L (=S=16k+4

) 이고, 15kHz SCS 인 경우 슬롯의 길이는 2*(16k+L) (=2*(16k+4

)) 일 수 있다.

도 17 를 참조하면, 슬롯 시프팅을 위한 기준 유닛 (reference unit) 은 15kHz SCS 를 위한 슬롯/30kHz SCS 를 위한 슬롯/60kHz SCS 를 위한 슬롯/120kHz SCS 를 위한 슬롯일 수 있다. 다양한 실시예들에 따르면, SCS 에 따라 슬롯의 시간 도메인 내 길이가 달라지므로, 기준 SCS 에 따라 시간 도메인 내 실제 시프트 되는 길이가 달라질 수 있다.

- 예를 들어, 15kHz SCS 를 위한 슬롯의 경우 ->

: (16k+4

)*2

- 예를 들어, 30kHz SCS 를 위한 슬롯의 경우 ->

: 16k+4

- 예를 들어, 60kHz SCS 를 위한 슬롯의 경우 ->

:16k+2

,

2

- 예를 들어, 120kHz SCS 를 위한 슬롯의 경우 ->

:16k+

,

도 17 에서, 슬롯 시프트를 위하여 표시되는 슬롯 바운더리의 길이가

,

,

,

로 표시될 수 있다.

다양한 실시예들에 따르면, 도 17 에서 예시된 슬롯 시프트는 매 0.5ms 를 구성하는 N 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 N 개 슬롯들 중 첫번째 슬롯의 끝이 시프트해가면서 정렬되는 것을 기준으로 수행될 수 있다.

예를 들어, 60kHz SCS 가 기준 SCS 인 경우, (a) 매 0.5ms 를 구성하는 2 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 2 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준으로 슬롯 시프트가 수행될 수 있고, (b) 매 0.5ms 를 구성하는 2 개 슬롯들 중 첫번째 슬롯의 끝이 시프트해가면서 정렬되는 것을 기준으로 슬롯 시프트가 수행될 수도 있다. 예를 들어, (a) 의 경우 시프트 전 슬롯 바운더리에 대비하여 +16k 만큼의 불일치가 2 개 슬롯들 중 첫번째 슬롯의 끝에 위치될 수 있고, (b) 의 경우 시프트 전 슬롯 바운더리에 대비하여 +16k 만큼의 불일치가 2 개 슬롯들 중 첫번째 슬롯의 시작에 위치될 수 있다.

예를 들어, 120kHz SCS 가 기준 SCS 인 경우, (c) 매 0.5ms 를 구성하는 4 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 4 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준으로 슬롯 시프트가 수행될 수 있고, (e) 매 0.5ms 를 구성하는 4 개 슬롯들 중 첫번째 슬롯의 끝이 시프트해가면서 정렬되는 것을 기준으로 슬롯 시프트가 수행될 수도 있다. 예를 들어, (c) 의 경우 시프트 전 슬롯 바운더리에 대비하여 +16k 만큼의 불일치가 4 개 슬롯들 중 첫번째 슬롯의 끝에 위치될 수 있고, (e) 의 경우 시프트 전 슬롯 바운더리에 대비하여 +16k 만큼의 불일치가 4 개 슬롯들 중 첫번째 슬롯의 시작에 위치될 수 있다.

한편, 예를 들어, (d) 매 0.5ms 를 구성하는 4 개 슬롯들 중 마지막 슬롯의 끝이 시프트해 가면서 정렬되는 것을 기준 및/또는 매 0.5ms 를 구성하는 4 개 슬롯들 중 첫번째 슬롯의 시작이 시프트해 가면서 정렬되는 것을 기준으로 슬롯 시프트가 수행되는 것과 매 0.5ms 를 구성하는 4 개 슬롯들 중 첫번째 슬롯의 끝이 시프트해가면서 정렬되는 것을 기준으로 슬롯 시프트가 수행되는 것이 결합/혼용될 수도 있다.

A-1

다양한 실시예들에 따르면, SCell 의 슬롯 길이가 PCell 의 슬롯 길이보다 짧거나 같은 경우, 슬롯의 끝을 기준으로 바운더리 정렬을 시키는 방법이 제공될 수 있으며, 매 0.5ms를 구성하는 N개 슬롯 중 첫 슬롯의 끝을 시프트 해 가면서 정렬되는 것이 기준이 될 수 있다.

B-1

다양한 실시예들에 따르면, SCell 의 슬롯 길이가 PCell 의 슬롯 길이보다 긴 경우, 슬롯의 끝을 기준으로 바운더리 정렬을 시키는 방법이 제공될 수 있으며, 매 0.5ms를 구성하는 N개 슬롯 중 첫 슬롯의 끝을 시프트 해 가면서 정렬되는 것이 기준이 될 수 있다.

다양한 실시예들에 따르면, i 슬롯 유닛 (및/또는 i 슬롯 유닛) 만큼 시프트 하는 것으로 명령/지시된 경우, ( i 의 절대값을 취한 후 좌측 시프트, 우측 시프트를 구별하여 표현되는 것이 아닌) i 가 음수이면 좌측 시프트, i 가 양수이면 우측 시프트, i 가 0 이면 시프트 되지 않는 것으로 해석될 수 있다. 즉, 다양한 실시예들에 따르면, 지시되는 i 의 부호에 따라 시간 도메인에서 시프트의 방향이 지시/설정될 수 있다.

다양한 실시예들에 따르면, i = Q*N+R 로 표현될 수 있으며, 여기서, N 은 0.5ms내에 있는 슬롯 유닛의 개수, Q는 i를 N으로 나누었을 때의 몫으로 정수 (negative, 0, positive) 값을 가지고, R은 0=< R <N을 만족하는 나머지 값일 수 있다. 다양한 실시예들에 따르면, Q에 의해 일단 Q*(16k+N*L) 만큼 시프트 된 후 (Q가 음수이면 좌측 시프트, Q가 양수이면 우측 시프트, 0이면 시프트 되지 않음), 나머지는 항상 R>=0이므로 R에 의해서는 추가로 우측 시프트만 발생될 수 있다.

다양한 실시예들에 따르면, R 에 의한 우측 시프트는:

- A-1 의 경우, R*L 일 수 있다.

- B-1 의 경우, M을 SCell의 슬롯 길이에 해당하는 슬롯 유닛의 개수 (엄밀하게는 SCell의 슬롯 길이가 긴 경우이므로, PCell SCS (2^mμ_p) 와 SCell SCS (2^mμ_s)의 비율, 즉 M = 2^(mμ_p) / 2^(mμ_s)) 라고 할 때, 0<= R <= (N-M) 이면, R*L 일 수 있고, (N-M) < R < N 이면, 16k+R*L 일 수 있다.

결론적으로, 다양한 실시예들에 따르면, 전체 시프트 되야 하는 샘플 개수는:

- A-1의 경우, Q*(16k+N*L) + R*L;

- B-1의 경우, Q*(16k+N*L) + R*L if 0 <= R <=N-M 이고 Q*(16k+N*L) + (16k+R*L) if (N-M) < R < N; (M = 2^(mμ_p) / 2^(mμ_s))

와 같은 수학식으로 표현될 수 있다.

예를 들어, 상기 수학식은 아래와 같이 다른 형태로 표현될 수도 있다.

Q = floor( i/N), (Q는 음수, 0, 양수인 정수)

R = ( i mod N), (R = 0, 1,..., N-1)

다양한 실시예들에 따르면, Normal CP인 경우 시프트 되야 하는 샘플의 개수 (N _{shift_samples}) 는 아래와 같이 표현될 수 있다:

(1) A-1 의 경우:

N _{shift_samples} = Q*(16k+N*L) + R*L

= floor( i/N )*(16k+N*L) + ( i mod N)*L

= i * L + floor( i/N )* 16k

(2) B-1 의 경우:

N _{shift_samples} = Q*(16k+N*L) + R*L if 0 <= R <=N-M

= floor( i/N )*(16k+N*L) + ( i mod N)*L

= i * L + floor( i/N )* 16k

N _{shift_samples} = Q*(16k+N*L) + (16k+R*L) if (N-M) < R < N; 　

= floor( i/N )*(16k+N*L) + (16k+( i mod N)*L)

= i * L + ( floor( i/N ) + 1) * 16k

(M = 2 ^{(mμ_p - mμ_s)})

한편, 상술한 다양한 실시예들은 Normal CP를 가지는 슬롯 (normal slot) 에 대하여 시프트 되야 하는 샘플의 개수일 수 있다. 예를 들어, extended CP를 가지는 슬롯 (extended slot) 의 경우 normal slot 의 16k 와 대응하는 부분이 없을 수 있다.

예를 들어, N_ext는 0.5ms 내의 extended slot unit의 수, L_ext는 extended slot unit을 구성하는 샘플 수이고, extended slot에 대한 slot unit은 normal slot의 경우와 동일한 원리로 정의될 수 있다고 한다.

다양한 실시예들에 따르면, 전체 시프트 되야 하는 샘플의 개수는 항상 아래와 같이 하나의 수학식으로 표현될 수 있다:

N _{shift_samples} = Q* N_ext * L_ext + R * L_ext

다양한 실시예들에 따르면, extended CP인 경우 시프트 되야 하는 샘플의 개수 (N _{shift_samples}) 는 아래와 같이 표현될 수 있다:

N _{shift_samples} = Q* N_ext * L_ext + R * L_ext

= floor( i/N_ext )* N_ext * L_ext + (i mod N) * L_ext

= i * L_ext

도 18 은 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

다양한 실시예들에 따르면, 캐리어 병합에서 기준 SCS 의 값에 기초하여 슬롯 오프셋에 대한 정보가 송수신될 수 있으며, 슬롯 오프셋에 대한 정보는, PCell/PSCell 과 SCell 간의 슬롯 오프셋을 지시할 수 있으며, 단말은 슬롯 오프셋에 대한 정보에 기초하여 SCell 의 시간 오프셋을 결정할 수 있다.

다양한 실시예들에 따르면, 기준 SCS 는 시간 오프셋이 지시되는 단위와 관련된 것이고, 기준이 되는 시간 바운더리는 어느 셀의 시간 바운더리를 기준으로 시간 오프셋이 적용되는지와 관련될 수 있다.

예를 들어, 도 18(a) 및 도 18(c) 를 참조하면, 기준 셀은 120 kHz SCS 로 설정되고, SCell 은 60 kHz SCS 로 설정되었는데, 기준 SCS 는 60 kHz SCS 로 결정된 경우, 해당 기준 SCS 에 대응하는 단위로 슬롯 오프셋이 지시될 수 있다. 예를 들어, 단말은 120 kHz SCS 로 설정된 기준 셀의 슬롯 바운더리를 기준으로 60 kHz SCS 에 기초하여 지시된 슬롯 오프셋을 적용하여 16k+L -> L 또는 L -> 16k+L 순서로 슬롯 시프팅함에 기초하여 타겟 셀의 슬롯 바운더리를 획득/결정할 수 있다.

예를 들어, 도 18(b) 및 도 18(d) 를 참조하면, 기준 셀은 120 kHz SCS 로 설정되고, SCell 은 60 kHz SCS 로 설정되었는데, 기준 SCS 는 120 kHz SCS 로 결정된 경우, 해당 기준 SCS 에 대응하는 단위로 슬롯 오프셋이 지시될 수 있다. 예를 들어, 단말은 120 kHz SCS 로 설정된 기준 셀의 슬롯 바운더리를 기준으로 120 kHz SCS 에 기초하여 지시된 슬롯 오프셋을 적용하여 16k+L -> L 또는 L -> 16k+L 순서로 슬롯 시프팅함에 기초하여 타겟 셀의 슬롯 바운더리를 획득/결정할 수 있다.

예를 들어, 타겟 셀을 위한 슬롯 0 의 시작은 기준 셀을 위한 슬롯 N 의 시작과 일치될 수 있다. 예를 들어, N 은 슬롯 오프셋과 기준 SCS 에 기초하여 결정될 수 있다.

심볼 정렬 (symbol alignment)

다양한 실시예들에 따른 심볼 정렬을 달성하는 방법들에 대하여 기술한다.

예를 들어, 슬롯 정렬을 달성된 경우, 그 상황에서 심볼 정렬이 달성되는 방법과 아닌 방법이 있을 수 있다.

예를 들어, 시프트 되는 셀의 슬롯 길이가 (기준 셀의 슬롯 길이 보다) 더 길 때, 슬롯 인덱스를 - ceil(i/M) 만큼 시프트해서 리-인덱싱 (re-indexing) 할 때까지는 동일한데, 그 후 일부 (fraction) 인 -r*L 만큼 혹은 -(16k+r*L) 만큼 샘플 시프트가 추가로 실행되는 경우:

- 방법 a) 16k 샘플 부분을 원래 자리에 고정해 주어서 해당 슬롯의 중간 심볼의 CP 가 다른 심볼들의 CP 보다 길게 하는 방법

- 방법 b) 16k 샘플 부분을 해당 슬롯의 가장 첫 심볼로 옮겨서 첫 심볼의 CP 길이 (15kHz SCS 를 갖는 셀의 슬롯에서는 첫 심볼과 더불어 그 0.5ms 이후에 위치된 심볼의 CP) 를 다른 심볼들의 CP 보다 길게 하는 방법

등이 있을 수 있으며, 예를 들어, 방법 b) 에 대해서는 아래와 같은 2 가지 옵션이 있을 수 있다.

예를 들어, 슬롯 인덱스가 리-인덱싱 되고 나면 시프트 되는 셀 (예를 들어, SCell) 에 대해 원래의 슬롯 0 (인덱스 0 를 갖는 슬롯) 가 슬롯 (-ceil(i/M)) (인덱스 (-ceil(i/M)) 를 갖는 슬롯) 이 되고, 원래의 슬롯 (ceil(i/M)) (인덱스 (ceil(i/M)) 를 갖는 슬롯) 이 슬롯 0으로 변경될 수 있는데, 추가적으로 샘플 단위로 긴 심볼이 가장 첫 심볼이 되도록 시프트 될 때:

- (1) 변경된 슬롯 0를 기준 셀의 슬롯 경계에 맞출 수 있다. 및/또는,

- (2) 변경된 슬롯 (-ceil(i/M)) (즉, 원래의 슬롯 0) 를 기준 셀의 슬롯 경계에 맞출 수 있다.

다양한 실시예들에 따른 방법 a), 방법 b) 및/또는 슬롯 정렬, 심볼 정렬 등을 논의하기 위하여, 일부 개념들을 일반화 할 수 있다.

예를 들어, 샘플들이 그룹으로 묶여 심볼을 이룰 수 있으며, 심볼들 14개가 그룹으로 묶여 슬롯을 이룰 수 있으며, 슬롯들이 그룹으로 묶여 프레임을 이룰 수 있다.

예를 들어, 고정 타이밍일 때와는 달리, 타이밍 시프트가 발생할 때는 이러한 샘플, 심볼, 슬롯, 프레임 등을 두 가지 다른 컨셉으로 해석해 볼 수 있다:

- 컨셉 1: 예를 들어, 타이밍 시프트가 0인 상태에서 구성된 각 샘플 그룹 자체가 심볼일 수 있으며, 14개 심볼로 구성된 각 심볼 그룹 자체가 슬롯일 수 있으며, 각 슬롯 그룹 자체가 프레임일 수 있다. 예를 들어, 각 심볼 그룹마다 첫번째 심볼부터 심볼 인덱스가 0,1,...,13 으로 부여될 수 있다. 예를 들어, 이 경우, i 슬롯 만큼 시프트 된다는 것은, 그 슬롯에 해당하는 심볼들이 모두 14*i 심볼에 상응하는 길이만큼 시프트 된다는 것일 수 있고 이는 그 심볼들에 상응하는 샘플들이 모두 해당 길이만큼 시프트 된다는 의미일 수 있다.

- 컨셉 2: 예를 들어, 상위 그룹은 하위 요소 (element) 들의 그룹을 담는 (포함하는) 컨테이너 (container) 일 뿐일 수 있다. 즉, 예를 들어, 샘플과 심볼의 관계에서 샘플들은 요소들, 심볼은 샘플 그룹 (a group of sample elements) 을 담는 컨테이너일 수 있다. 예를 들어, 심볼과 슬롯의 관계에서 심볼들은 요소들, 슬롯은 심볼 그룹 (a group of symbol elements) 을 담는 컨테이너일 수 있다. 예를 들어, 슬롯과 프레임의 관계에서 슬롯은 요소들, 프레임은 슬롯 그룹 (a group of slot elements) 들을 담는 컨테이너 일 수 있다. 예를 들어, 각 심볼 그룹은 14개의 심볼들로 구성되어 있으며, 슬롯의 첫 번째 심볼부터 시작하여 심볼 인덱스가 0,1,...13까지 부여되어 있을 수 있다. 예를 들어, 이 경우, i 슬롯 만큼 시프트 된다는 것은, 그 슬롯에 해당하는 심볼들은 원래 타이밍에 그대로 두고, 14개의 심볼을 담을 수 있는 슬롯이라는 컨테이너만 14*i 개 심볼만큼 심볼 입도 로 시프트 된 후 그 컨테이너의 시작 (start) 및 끝 (end) 바운더리 내에 위치된 있는 14개의 심볼들을 새롭게 컨테이너에 담아 해당 슬롯에 소속시키는 것을 의미할 수 있다. 예를 들어, 이 때, 시프트 된 컨테이너에 담기게 되는 심볼 14개에는 해당 컨테이너의 슬롯 인덱스가 부여되고, 컨테이너 내의 첫 심볼에서부터 시작하여 심볼 인덱스0,1,...,13으로 부여하는 방법으로 리-인덱싱 될 수 있다. 예를 들어, 이는 시프트가 0인 경우에 대비하여 심볼도 샘플도 타이밍을 전혀 시프트 하지 않고 컨테이너에 해당되는 슬롯만 시프트 되는 방법일 수 있으며, 방법 a) 에 대응될 수 있다.

상술한 다양한 실시예들에 따른 방법들은 시프트 되는 셀 (예를 들어, SCell) 의 슬롯 길이가 슬롯 유닛 (예를 들어, 기준 SCS에 의해 결정되는 슬롯의 길이) 의 길이와 같거나 작을 때 명확히 적용될 수 있다. 이하에서는, 시프트 되는 셀의 슬롯 길이가 슬롯 유닛 보다 클 때를 포함하는 일반적인 경우에서의 다양한 실시예들에 대하여 설명한다.

다양한 실시예들에 대한 설명에서, 기준 SCS 에 의해 결정되는 슬롯들을 슬롯 유닛들로 정의한 것과 유사하게, 동일한 기준 SCS 에 의해 결정되는 심볼들을 심볼 유닛들로 정의할 수 있다.

다양한 실시예들에 따르면, 시프트 되지 않은 타이밍에 대하여, 매 0.5ms마다 나타나는 첫 심볼 유닛들은 다른 심볼 유닛들보다 16k만큼 긴 길이의 CP를 가질 수 있다. 예를 들어, 매 0.5ms 내 시간 도메인에서 첫번째 심볼 유닛들은 다른 심볼 유닛들보다 16k만큼 긴 길이의 CP를 가질 수 있다.

다양한 실시예들에 따르면, 슬롯 유닛이 1ms (SCS = 15kHz에 해당하는 슬롯 길이, 즉 0.5ms보다 큰 경우) 인 경우이거나 및/또는 슬롯 유닛이 시프트 되는 슬롯 길이보다 큰 경우, i 슬롯 유닛만큼 시프트 된다는 것은 14*i 심볼 유닛 만큼 모든 샘플들이 시프트 되는 것일 수 있다.

예를 들어, 상술한 예시와 반대의 경우 (즉, 슬롯 유닛의 길이가 0.5ms와 같거나 작고, 슬롯 유닛의 길이가 시프트 되는 셀의 슬롯 길이와 같거나 작은 경우) 이고, M 은 시프트 되는 셀의 한 슬롯에 포함되는 슬롯 유닛들의 개수라고 가정할 수 있다. 다양한 실시예들에 따르면, i 슬롯 유닛 만큼 시프트 된다는 것은 샘플 및/또는 심볼 유닛들 (즉, 요소들) 을 원래 타이밍에 고정시켜 놓고 14*i 심볼 유닛 만큼 심볼 유닛 입도 (symbol unit granularity) 로 "슬롯 (이라는) 컨테이너" 들이 시프트 된다는 것을 의미할 수 있다. 다양한 실시예들에 따르면, 시프트 된 컨테이너들에는 각각 14*M개의 심볼 유닛들이 정확하게 담길 수 있다.

다양한 실시예들에 따른 방법 a) 에 따르면, 해당 "슬롯 (이라는) 컨테이너" 내의 심볼 유닛을 첫 심볼 유닛부터 시작하여 M개씩 묶어 하나의 심볼로 통합함으로써 14개의 "심볼(이라는) 컨테이너" 를 만들어 낼 수 있다. 예를 들어, 이렇게 통합하여 획득된 14개의 심볼들에 대하여 해당 " 슬롯 (이라는) 컨테이너" 의 슬롯 인덱스가 부여될 수 있으며, 첫 심볼부터 시작하여 심볼 인덱스 0,1,...,13이 부여되는 방법으로 리-인덱스 될 수 있다.

다양한 실시예들에 따른 방법 a) 에 따르면, 시프트 된 셀이 기준 셀의 타이밍에 대비하여 슬롯 정렬과 심볼 정렬이 모두 완벽하게 유지될 수 있고, 슬롯 내에서 다른 심볼들 보다 긴 CP 를 갖는 심볼이 심볼 인덱스 0 에 해당하는 심볼이 아니게 될 수도 있다.

다양한 실시예들에 따른 방법 a) 에 따르면, i 슬롯 유닛 만큼 시프트 된다는 것은 샘플 및/또는 심볼들 (즉, 요소들) 은 시프트 되지 않은 원래 타이밍에 고정시켜 놓고 "슬롯 (이라는) 컨테이너"와 "심볼 (이라는) 컨테이너" 가 모두 14*i 심볼 유닛 (기준 SCS에 의해 결정되는 심볼) 들만큼 심볼 유닛 입도 단위로 시프트 된다는 것을 의미할 수 있다. 예를 들어, 시프트 되는 셀의 "심볼 (이라는) 컨테이너" 는 M개의 연속된 심볼 유닛들을 담는 컨테이너이고 "슬롯 (이라는) 컨테이너" 는 14*M개의 심볼 유닛들을 담는 컨테이너 일 수 있다.

다양한 실시예들에 따르면, 시프트 된 후 "심볼 (이라는) 컨테이너" 에 속하게 되는 M개의 심볼 유닛들이 통합되어 하나의 심볼 (요소) 이 만들어 질 수 있다. 예를 들어, 시프트 된 후 "슬롯 (이라는) 컨테이너" 내에 있는 14*M개의 심볼 유닛들에 의해 만들어지는 14개의 심볼 (요소) 들이 하나의 슬롯을 구성할 수 있다.

다양한 실시예들에 따르면, 컨셉 2 에 따른 전체 방법들에 대하여, 슬롯 컨테이너 및/또는 심볼 컨테이너는 시프트 됨에 따라 컨테이너에 속하게 되는 요소들의 길이가 16k 샘플만큼 씩 서로 달라질 수 있어, 컨테이너의 길이가 가변하게 되나, 시프트 되기 전에 슬롯 컨테이너 및/또는 심볼 컨테이너에 부여된 슬롯 인덱스 및/또는 심볼 인덱스는 시프트 된 이후에도 유지될 수 있다.

다양한 실시예들에 따르면, 샘플, 심볼, 슬롯, 프레임 요소는 원래 타이밍에 고정되고, 해당 컨테이너만 시프트 되면서, 해당 컨테이너의 사이즈는 새롭게 그 컨테이너에 속하게 되는 요소들의 길이에 정확히 일치되도록 미세하게 (

16k 샘플 (정도) 씩) 가변 된다는 개념은 시프트 되었을 때 심볼, 슬롯, 프레임의 인덱스만 시프트 된다는 개념으로 실현될 수 있다. 예를 들어, 시간 도메인에서 시프트가 지시되는 경우, 각 요소들의 시간 도메인에서의 위치는 고정되되, 각 요소들이 포함되는 컨테이너의 인덱스만 시프트 (인덱스 시프트, index shift) 될 수 있다.

다양한 실시예들에 따른 프레임 (이라는) 컨테이너 및/또는 슬롯 (이라는) 컨테이너 및/또는 심볼 (이라는) 컨테이너가 시프트 되는 방법 a) 를 인덱스 시프트 개념에 기초하여 이하 설명한다:

다양한 실시예들에 따르면, 10ms 프레임 내 시프트 될 셀 (예를 들어, SCell) 의 슬롯 개수를 K라고 하고, 시프트 될 셀의 한 슬롯에 해당되는 슬롯 유닛의 개수가 M이라고 할 때, 시프트 되지 않은 고정 시간을 기준으로 한 프레임에는 첫 슬롯 유닛부터 슬롯 유닛 인덱스 (slot unit index) s=0,1,...,K*M-1을 갖는 K*M개의 슬롯 유닛들이 있을 수 있다.

다양한 실시예들에 따르면, 매 슬롯 유닛 내에 심볼 유닛 인덱스 (symbol unit index) 0,1,...,13을 가지는 14개의 심볼 유닛들이 있으므로, 한 프레임에는 14*K*M개의 심볼 유닛들이 있을 수 있다. 다양한 실시예들에 따르면, 심볼 유닛들에 대해 첫 심볼 유닛부터 심볼 유닛 가상 인덱스 (symbol unit virtual index) n=0, 1,...14K*M-1이 부여될 수 있다.

다양한 실시예들에 따르면, 셀이 i 슬롯 유닛 만큼 타이밍 시프트 된다는 것은 아래와 같이 실현될 수 있다:

- 먼저, 슬롯 유닛 인덱스 j 가 floor( ( ( j - i ) mod (K*M) ) / M)으로 변경될 수 있다.

- - 그러면, 한 프레임 내 K*M개의 슬롯 유닛들은 인덱스 변경에 의하여 0에서 K-1까지의 인덱스 중 하나의 값을 가지며, 연속된 M개의 슬롯 유닛들은 동일한 인덱스를 가질 수 있다.

- - 동일한 인덱스를 가지는 연속된 M개의 슬롯 유닛들이 통합되어 하나의 슬롯이 되고, 해당 인덱스 (예를 들어, 연속된 M개의 슬롯 유닛들에 부여된 동일한 인덱스) 가 그 슬롯의 슬롯 인덱스로 부여될 수 있다.

- 다음으로 심볼 유닛 가상 인덱스 n 이 floor( ( (n - 14*i) mod (14*K*M) ) / M) 으로 변경될 수 있다.

- - 그러면, 한 프레임 내 14*K*M개의 심볼 유닛들은 인덱스 변경에 의하여 0에서 (14*K-1) 까지의 인덱스 중 하나의 값을 가지며, 연속된 M개의 심볼 유닛들은 동일한 인덱스를 가질 수 있다.

- - 동일한 인덱스 가지는 연속된 M개의 심볼 유닛들이 통합되어 하나의 심볼이 되고, 해당 인덱스 (연속된 M개의 심볼 유닛들에 부여된 동일한 인덱스) 로부터 계산/획득되는 (index mod 14) 가 그 심볼의 심볼 인덱스로 부여될 수 있다.

- 결국, 시프트 된 프레임은 새로운 슬롯 인덱스 0을 가지는 슬롯부터 시작하는 연속된 K개의 슬롯으로 구성되고, 시프트 된 슬롯은 새로운 심볼 인덱스 0을 가지는 심볼부터 시작하는 연속된 14개의 심볼들로 구성될 수 있다.

다양한 실시예들에 따른 방법 b) 에 따르면, "슬롯 (이라는) 컨테이너" 가 시프트 되는 것과 함께 심볼 유닛 요소 (symbol unit element) 와 컨테이너 (즉, 기준 SCS에 의해 결정되는 심볼 유닛 자체와 그에 상응하는 "심볼 유닛 (이라는) 컨테이너") 들이 -14*( ceil(i/M)*M - i) 심볼 유닛 만큼 심볼 유닛 입도 (symbol unit granularity) 로 시프트 (예를 들어, 음수로 시프트 된다는 것은 (시간 도메인에서) 좌측으로 시프트 된다는 의미일 수 있음) 되고 나서, 시프트 된 "슬롯 (이라는) 컨테이너" 에 담겨있는 14*M개의 심볼 유닛 컨테이너들이 첫 심볼 유닛 컨테이너부터 시작하여 M개씩 묶여 하나의 심볼로 통합됨으로써/통합됨에 기초하여14 개의 심볼이 만들어질 수 있다.

다양한 실시예들에 따르면, 통합하여 얻어진/획득된 심볼에 대하여 해당 "슬롯 (이라는) 컨테이너" 의 슬롯 인덱스가 부여되고, 첫 심볼부터 시작하여 심볼 인덱스 0,1,...,13이 부여되는 방식으로 리-인덱싱이 될 수 있다.

다양한 실시예들에 따른 방법 b) 에 따르면, 시프트 된 셀이 기준 셀의 타이밍에 대비하여 심볼 정렬은 일반적으로 유지/달성되지 못할 수 있는 대신, 슬롯 정렬은 완벽하게 유지/달성될 수 있으며, 슬롯에서 다른 심볼들보다 긴 CP를 가지는 심볼은 심볼 0 (인덱스 0 을 갖는 심볼) 이라는 원리 또한 항상 유지될 수 있다.

다양한 실시예들에 따른 슬롯 유닛과 심볼 유닛의 인덱스만 시프트 된 후 시프트 된 셀 (예를 들어, SCell) 의 슬롯 및/또는 심볼 길이가 되도록 통합되는 방법에 의하면, 슬롯 시프트 SCell 이 PCell 로 설정되거나 및/또는 다른 PCell 과 슬롯 정렬되어 설정된 단말에는 SCell 프레임 구조 (frame structure) 가 TS 38.211 등과 달라져, 하위 호완성 (backward compatibility) 및/또는 능력 (capability) 면에서 문제가 될 수 있어 이에 대한 보완이 필요할 수 있다.

예를 들어, 다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, NR Rel 16) 을 지원하는 단말에 대해서는, 캐리어 병합이 설정되지 않은 경우에도 프레임 구조가 달라졌음을 나타내는 지시가 슬롯 오프셋 시그널링 (slot offset signaling) 자체로 시그널링 될 수 있으며, 다양한 실시예들이 적용 가능한 무선 통신 시스템을 지원하는 단말은 해당 시그널링을 위와 같은 의미로 해석할 수 있다. 예를 들어, 다양한 실시예들이 적용 가능한 무선 통신 시스템을 지원하는 단말은 슬롯 오프셋 시그널링을 프레임 구조가 달라졌음을 나타내는 지시로 해석할 수 있다.

또한, 예를 들어, 캐리어 병합이 아닌 셀 및/또는 PCell 및/또는 PSCell 등에 대해서도 시프트 되지 않음 (no shift) 및/또는 기본 프레임 구조 (default frame structure) 에 비하여 몇 심볼/슬롯 유닛만큼 시프트 되어 있는지와 관련된 정보가 시그널링 될 수 있다.

예를 들어, 이 정보는 SFI (slot format index/slot format indicator) 관련 정보가 있는 SIB (예를 들어, SIB1) 및/또는 단말-특정 RRC 시그널 등에서 지시될 수도 있다. 및/또는, 예를 들어, SIB 및/또는 단말-특정 RRC 시그널의 페이로드 (payload) 등을 고려하여, 이진 1-비트 플래그 (binary 1-bit flag) 로 기본 프레임 구조 인지 아닌지가 알려지거나/지시될 수 있으며, 단말은 플래그에 의해 (프레임) 구조가 기본 구조가 아님을 알면, RRC시그널링를 읽어서 (RRC 시그널링을 디코딩하여/RRC 시그널링으로부터) 시프트 되어 있는 길이 값을 획득함에 기초하여, 프레임 구조를 알 수도 있다.

예를 들어, (구조와 관련된) 시그널링이 없어서 CP에 대해 0.52us만큼 송수신기 간의 이해가 달라, 시스템/단말이 동작하지 않을 것인가에 대한 의문이 있을 수 있다.

예를 들어, CP 에 의한 커버리지 감소와 성능 저하는 있을 수 있으나, 동작 자체가 수행되지 않을 것인가는 케이스 별로 달라질 수 있다. 예를 들어, 시그널링이 없을 때, 발생되는 이슈가 심각해지는 순서대로 나열해보면 아래와 같을 수 있다:

- 1) 시간 오프셋에 기초한 시프트에 있어서, 0.5ms 단위로 시프트 되도록 제한되면, 모든 경우 아무런 문제가 없을 수 있다. 예를 들어, 이 경우, 슬롯 정렬 및 심볼 정렬이 유지될 수 있으며, 0.5ms 단위의 제한적 입도가 달성될 수 있다.

- 2) 다양한 실시예들에 따른 방법 b) 의 경우, (채널 추정 및/또는 빔포밍이 슬롯 단위로 독립 수행 되므로) 동작 자체의 이슈 (동작하지 않을 것인가의 이슈) 는 발생되지 않을 수 있다. 예를 들어, 이 경우, 슬롯 정렬이 유지될 수 있으며, 슬롯 유닛 단위의 촘촘한 입도 (fine granularity, 세분화) 가 달성될 수 있다.

- 3) 다양한 실시예들에 따른 방법 a) 에서, 슬롯 단위로만 인덱스가 변경되는 경우, (즉, 심볼 단위로는 항상 제일 앞에 (16k 만큼) 긴 심볼이 위치되는 경우), (채널 추정 및/또는 빔포밍이 슬롯 단위로 독립 수행 되므로) 동작 자체의 이슈 (동작하지 않을 것인가의 이슈) 는 발생되지 않을 수 있다. 예를 들어, 이 경우, 시프트 되는 셀 (예를 들어, SCell) 의 슬롯 길이가 기준 셀 (예를 들어, PCell/PSCell) 의 슬롯 길이보다 작거나 같은 경우 및/또는 시프트 되는 셀의 슬롯이 고정된 셀의 슬롯 보다 더 길더라도, 시프트 가능한 그리드 (grid) 에 제한을 두어, 시프트 되는 셀의 슬롯 길이 단위로만 시프트가 허용되는 경우 등이 있을 수 있으며, 이 경우, 슬롯 정렬이 유지될 수 있으며, 슬롯 단위의 (약간) 제한적인 입도가 달성될 수 있다.

- 4) 다양한 실시예들에 따른 방법 a) 에서, 시프트 되는 셀의 슬롯이 고정된 셀의 슬롯 보다 더 길고, 시프트 가능한 그리드에 제한도 없어 슬롯 유닛 단위로 인덱스가 변경됨에 따라 슬롯 내 심볼 단위 까지 구조가 달라지는 경우, 0.52us가 슬롯 중간에 위치되게 되는 슬롯이 발생될 수 있다. 예를 들어, 이 경우에는 그 슬롯 내에서 위상 (phase) 의 변화량이 기본 구조인 경우와 달라져서, 마치 채널이 슬롯 내에서 빠르게 변화 (fast varying) 해서 슬롯 중간 심볼 어딘가를 경계로 두 가지 다른 채널이 인가된/할당된 결과로 나타나 보이게 될 수 있다. 즉, 예를 들어, 그 슬롯에 대해 하나의 채널 추정값과 빔포밍 값이 추정될 수 없을 수 있다. 예를 들어, 이 경우, 네트워크/단말 동작에 미치는 영향은 채널 추정기 (estimator) 의 구현에 따라 달라질 수는 있으나, 시그널링으로 구조 정보 등이 알려지거나 지시되기 까지는 슬롯 단위가 아닌 심볼 단위로 채널 추정이 수행될 필요성이 있으며, 해당 슬롯에서의 성능이 확실히 떨어질 수 있다. 예를 들어, 이 경우, 슬롯 정렬 및 심볼 정렬이 유지될 수 있으며, 슬롯 유닛 단위의 촘촘한 입도가 달성될 수 있다.

다양한 실시예들에 따른 (구조와 관련된) 시그널링은 상술한 4) 에 대한 보완일 수 있다. 예를 들어, 1)-3) 의 경우 (구조와 관련된) 시그널링은 네트워크와 단말 간에 송수신되거나 송수신되지 않을 수 있으나, 4) 의 경우 (구조와 관련된) 시그널링은 네트워크와 단말 간에 송수신 되는 것이 요구될 수 있다.

더 큰 SCS 슬롯 시프트 (larger SCS slot shift) 단위

다양한 실시예들에 따르면, 더 큰 SCS 슬롯 시프트 단위가 N 배 (예를 들어, N 은 PCell/PSCell의 SCS 와 SCell의 SCS 중 큰 값을 작은 값으로 나눈 값) 단위로 지시될 수 있다.

및/또는, 다양한 실시예들에 따르면, 어떤 SCS에 관계 없이 항상 0.5ms 단위에 맞게 더 큰 SCS 슬롯 시프트 단위가 N 배 (예를 들어, N 은 시프트 되는 슬롯의 SCS를 30kHz SCS로 나눈 값) 단위로 지시될 수 있다.

및/또는, 다양한 실시예들에 따르면, PCell/PSCell및 SCell 의 SCS 가 30 kHz 보다 큰 경우에 (예를 들어, 60kHz, 120kHz), 0.5ms 단위에 맞게 더 큰 SCS 슬롯 시프트 단위가 N 배 (예를 들어, N 은 시프트 되는 슬롯의 SCS를 30kHz SCS로 나눈 값) 단위로 지시될 수 있다. 예를 들어, 시프트 되는 슬롯이 60kHz SCS에 대응되는 경우 2의 배수, 시프트 되는 슬롯이 120kHz SCS 에 대응되는 경우에는 4의 배수로 지시될 수 있다.

실시예 A

다양한 실시예들에 따르면, 인터-밴드 캐리어 병합을 위하여, 슬롯 정렬 및 부분 SFN 정렬을 갖는 정렬되지 않은 프레임 바운더리 (unaligned frame boundary with slot alignment and partial SFN alignment) 를 갖는 캐리어 병합이 제공될 수 있다. 다양한 실시예들에 따른 정렬되지 않은 프레임 바운더리를 갖는 캐리어 병합 동작 (CA operation with unaligned frame boundary) 의 구체적인 동작 예는 아래와 같을 수 있다:

- 예를 들어, 슬롯 정렬 및 부분 SFN 정렬을 갖는 정렬되지 않은 프레임 바운더리를 갖는 캐리어 병합에서, 단말에게 슬롯 오프셋이 명시적인 RRC 시그널링으로 설정/지시될 수 있다.

- - 예를 들어, CC (및/또는 서빙 셀) 를 위한 슬롯 오프셋은 PCell/PSCell 타이밍에 대하여 정의될 수 있으며, 슬롯 오프셋은 PCell/PSCell 과 SCell 간의 슬롯 오프셋일 수 있으며, 슬롯 입도 (slot granularity) (및/또는 슬롯 오프셋 지시를 위한 기준 SCS) 는 다음과 같이 정의/결정될 수 있다.

- - - Alt.1: 설정된 모든 (DL/UL BWP 에 대응되는) SCS 들 중 PCell/PSCell 의 최소 SCS 와 상기 CC의 설정된 모든 (DL/UL BWP 에 대응되는) SCS 들 중 최소 SCS 중 최대 SCS (the maximum of PCell/PSCell lowest SCS among all the configured SCSs and this serving cell's lowest SCS among all the configured SCSs). 즉, PCell/PSCell 및 SCell 각각을 위하여 설정된 SCS 들 중 최소 SCS 들 중 최대 SCS (the maximum of the lowest SCS configuration among the SCSs configured for PCell/PSCell and the SCell).

- - - Alt.2: CC 가 FR1 인 경우, 15 kHz, CC 가 FR2 인 경우, 60 kHz

- - - Alt.3: CC 가 FR1 인 경우, 60 kHz, CC 가 FR2 인 경우, 120 kHz

- - - Alt.4: 120kHz

다양한 실시예들에 따른 상기 Alt (alternative) 들은 다양한 실시예들의 일 예이며, 그 외 다양한 실시예들 따른 다른 방법에 의해서도 슬롯 입도 (및/또는 슬롯 오프셋 지시를 위한 기준 SCS) 가 정의/결정될 수 있다.

예를 들어, 관련된 기능을 지원하는 것으로 지시한 단말에 대하여 오프셋 (예를 들어, 슬롯 오프셋) 이 0 이 아닌 경우, 오프셋은 항상 시그널링될 수 있다.

예를 들어, 한 슬롯 오른쪽-시프트 (one slot right-shift) 와 한 슬롯 왼쪽-시프트 (one slot left-shift) 는 다른 샘플들에 해당될 수 있다.

예를 들어, 오프셋 범위 (offset range) 는

76800Ts 로 제한될 수 있다.

다양한 실시예들에 따른 오프셋 지시 (offset indication) 를 위한 슬롯 입도가 정의/결정되는 Alt.1 의 방법에 대하여 보다 구체적으로 설명하면 아래와 같을 수 있다:

- 주어진 SCell 을 위하여, 슬롯 입도를 갖는 슬롯 오프셋을 나타내는 하나의 값 (single value) 이 RRC 파라미터로 지시될 수 있다.

- 슬롯 오프셋 N 의 경우, 더 낮은 SCS 를 갖는 CC (예를 들어, SCell) (동일한 SCS 인 경우, PCell/PSCell) 의 슬롯#0 의 시작이 더 높은 SCS 를 갖는 CC (예를 들어, PCell/PSCell) (동일한 SCS 인 경우, SCell) 의 슬롯#(qN mod M) 과 일치 (coincides with) 될 수 있다.

- - q 는 아래와 같이 정의될 수 있다.

- - - PCell/PSCell 의 SCS 가 SCell 의 SCS 보다 작거나 같은 경우 (이하인 경우), q=-1 일 수 있다.

- - - 다른 경우, q=1 일 수 있다.

- - M 은 더 높은 SCS 를 갖는 CC 의 프레임 당 슬롯 개수일 수 있다. 예를 들어, M 은 SCS (기준 SCS) 에 따라 달라질 수 있다.

다양한 실시예들에 따른 정렬되지 않은 프레임 바운더리를 갖는 캐리어 병합 동작의 보다 구체적인 동작 예는 아래와 같을 수 있다.

슬롯 오프셋의 정의

다양한 실시예들에 따르면, 슬롯 오프셋이 지시된 경우, 슬롯 시프트 방법은 두 가지 솔루션 (solution) 이 있을 수 있다:

- 첫 번째 솔루션: 16k 는 항상 SCell 의 슬롯 넘버#0 의 앞부분에 위치될 수 있다.

- 두 번째 솔루션: 슬롯 바운더리 정렬이 유지될 수 있도록 16k 의 위치는 변화될 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템에서의 OFDM 심볼 생성과 관련된 수학식 1, 수학식 2 등을 다시 참조하면, 16k 는 서브프레임에서 첫번째 OFDM 심볼의 앞에 위치될 수 있으며, 이에 따르면, SCell 의 슬롯 인덱스가 이동될 때 16k 가 항상 이동된 셀의 슬롯 번호 #0 의 앞에 위치되는 첫 번째 솔루션이 고려될 수 있다.

다양한 실시예들이 적용 가능한 무선 통신 시스템에서 16k 의 위치가 유지되어야 한다는 제한이 없는 점을 고려하여, 엄격한 슬롯 정렬을 위하여 16k 의 위치가 이동된 셀의 슬롯 번호 #0 가 아닌 다른 슬롯의 앞쪽으로 변경 가능한 두 번째 솔루션이 고려될 수 있다.

도 19 은 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

도 19(a) 를 참조하면, 다양한 실시예들에 따른 첫 번째 솔루션의 일 예가 도시되었다. 예를 들어, 슬롯 시프트가 된 경우에도, 16k 가 항상 이동된 셀의 슬롯 번호 #0 에 위치될 수 있다. 예를 들어, qN=-2 인 경우, PCell/PSCell 의 슬롯을 기준으로 SCell 의 슬롯이 시간 도메인에서 오른쪽으로 2 슬롯 만큼 시프트 될 수 있으며, PCell/PSCell 의 슬롯#0 의 시작이 SCell 의 슬롯#79 의 시작과 정렬되도록 시프트 될 수 있다.

도 19(b) 를 참조하면, 다양한 실시예들에 따른 첫 번째 솔루션의 일 예가 도시되었다. 예를 들어, 슬롯 시프트에 따른 슬롯 인덱스의 변경에 따라 16k 가 SCell 의 슬롯 번호 #0 가 아닌 다른 슬롯에 위치될 수도 있다. 예를 들어, qN=-2 인 경우, PCell/PSCell 의 슬롯을 기준으로 SCell 의 슬롯이 시간 도메인에서 오른쪽으로 2 슬롯 만큼 시프트 될 수 있으며, 이에 따라 16k 가 슬롯 번호 #2 의 앞에 위치될 수 있다.

다양한 실시예들에 따른 첫 번째 솔루션에서, 시프트 되는 샘플의 개수는 표 22에 기초하여 결정될 수 있다. 보다 상세한 설명은 상술된 다양한 실시예들에 대한 설명을 함께 참조할 수 있다.

다양한 실시예들에 따른 두 번째 솔루션에서, 슬롯 인덱스 시프팅 (리-넘버링) 및 시프트 되는 샘플의 개수는 표 23 에 기초하여 결정될 수 있다. 보다 상세한 설명은 상술된 다양한 실시예들에 대한 설명을 함께 참조할 수 있다.

도 20 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

도 21 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

도 22 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

도 20 내지 도 22 은 다양한 실시예들에 따른 첫 번째 솔루션에 따른 슬롯 시프트의 일 예를 나타낼 수 있다.

도 20 내지 도 22 을 참조하면, 다양한 실시예들에 따른 첫 번째 솔루션에 따르면, PCell/PSCell 의 SCS 와 SCell 의 SCS 중 하나 이상이 30kHz 보다 작거나 같은 경우 (이하인 경우), 슬롯 시프트에 의하여도 슬롯 바운더리는 항상 유지 (정렬) 될 수 있다. 한편, 다양한 실시예들에 따른 첫 번째 솔루션에 따르면, PCell/PSCell 의 SCS 와 SCell 의 SCS 모두 30kHz 를 초과하는 경우, PCell/PSCell 과 SCell 간의 슬롯 바운더리가 정렬되지 않을 수 있다. 예를 들어, SCell 의 슬롯#0 의 시작과 슬롯#0 의 끝 중 하나가 PCell/PSCell 의 슬롯의 시작/끝과 정렬되지 않을 수 있다.

도 23 는 다양한 실시예들에 따른 슬롯 시프팅의 일 예를 나타낸 도면이다.

도 23는 다양한 실시예들에 따른 두 번째 솔루션에 따른 슬롯 시프트의 일 예를 나타낼 수 있다.

도 23 을 참조하면, 다양한 실시예들에 따른 두 번째 솔루션에 따르면, 슬롯 시프트에 따른 16k 위치의 변경이 허용되어, 모든 경우에서 슬롯 바운더리가 정렬될 수 있다.

다양한 실시예들에 따르면, 시프트 된 슬롯이 더 긴 슬롯 구간 (slot duration) 을 갖는 경우 (예를 들어, 15kHz SCS 및 30kHz SCS 에 대응되는 슬롯), PCell/PSCell 과 SCell 간의 슬롯 바운더리는 서브프레임의 첫번째 OFDM 심볼에 16k 가 위치되더라도 정렬될 수 있다.

다양한 실시예들에 따르면, 시프트 된 슬롯이 더 짧은 슬롯 구간을 갖는 경우 (예를 들어, 60kHz SCS 에 대응되는 슬롯), 슬롯 시프트에 따른 16k 위치의 변경이 허용되는 경우, PCell/PSCell 과 SCell 간의 슬롯 바운더리는 정렬될 수 있다.

이를 고려하면, PCell/PSCell 의 SCS 와 SCell 의 SCS 모두 30kHz 를 초과하는 경우, 다양한 실시예들에 따른 두 번째 솔루션이 더 선호되는 솔루션일 수 있으나, 다양한 실시예들이 이에 한정되지는 않으며, PCell/PSCell 의 SCS 와 SCell 의 SCS 모두 30kHz 를 초과하는 경우에도 다양한 실시예들에 따른 첫 번째 솔루션이 적용될 수도 있다.

실시예 B

다양한 실시예들에 따르면, 슬롯 오프셋이 주어지고, 두 셀의 SCS 가 같은 경우, PCell/PSCell 의 슬롯#0 의 시작에 SCell 의 슬롯 바운더리가 정렬될 수 있다.

예를 들어, 셀 1이 PCell이고 셀 2가 SCell 이고 두 셀의 SCS 가 동일하고 셀2 에 셀1 대비 1 슬롯 오프셋을 두는 경우를 가정하면, 시스템은 셀1 을 기준으로 셀 2 의 타이밍을 오른쪽으로 L 샘플 만큼 시프트 할 수 있다.

예를 들어, 네트워크가 단말에게 1 오프셋을 지시한 경우, 단말은 셀1 을 기준으로 셀2 의 타이밍을 오른쪽으로 L 샘플 만큼 시프트 하는 동일한 가정에 따라 슬롯 바운더리를 맞출 수 있다.

예를 들어, 셀 2 관점에서 셀 1 의 슬롯 바운더리는 시간 도메인에서 왼쪽으로 L 샘플 만큼 시프트 되었다고 보여질 수 있다.

예를 들어, 위와 같은 상황에서 두 단말에 셀 1과 셀 2 가 각각 PCell 인 경우를 가정하면, 셀 2 가 PCell 인 단말에게 슬롯 오프셋에 대한 위의 가정을 동일하게 적용하는 경우, 셀 2 를 기준으로 셀 1 의 타이밍이 왼쪽으로 16k+L 샘플 만큼 시프트 되면 슬롯 바운더리가 정렬되는데, 시스템이 셀 1 이 왼쪽으로 L 샘플 만큼 시프트 되는 것으로 보여지는 방식에 기초하여 슬롯 오프셋을 적용하면, 셀 2 가 PCell 인 단말은 시스템이 운용하는 슬롯 바운더리와 다른 시점을 슬롯 바운더리로 인지할 수 있어, 이에 대한 해결 방안이 필요할 수 있다.

방안 1

다양한 실시예들에 따르면, 슬롯 바운더리의 기준이 되는 어떤 셀이 정의될 수 있으며, 그 셀의 타이밍을 기준으로 시프트가 정의/지시될 수 있다. 예를 들어, PCell/PSCell 인지 SCell 인지와 관련이 없는, 단말-특정 PCell/PSCell 이 아닌, 셀-특정 PCell/PSCell (및/또는 네트워크-특정 PCell/PSCell 및/또는 시스템-특정 PCell/PSCell) 이 정의될 수 있으며, 셀-특정 PCell/PSCell 의 타이밍을 기준으로 시프트가 정의/지시될 수 있다.

실시예 1

예를 들어, 슬롯 바운더리의 기준이 되는 셀과 SCell 간의 슬롯 오프셋이 지시될 수 있다. 예를 들어, 셀-특정 PCell/PSCell 과 Scell 간의 슬롯 오프셋이 지시될 수 있다.

예를 들어, 슬롯 바운더리의 기준이 되는 셀과 PCell/PSCell 간에도 슬롯 오프셋이 발생될 수 있기 때문에, PCell/PSCell 을 위한 슬롯 오프셋이 지시될 수도 있다. 예를 들어, 셀-특정 PCell/PSCell 과 (단말-특정) PCell/PSCell 간에도 슬롯 오프셋이 발생될 수 있기 때문에, (단말-특정) PCell/PSCell 을 위한 슬롯 오프셋이 지시될 수도 있다.

예를 들어, 슬롯 바운더리의 기준이 되는 어떤 셀은, Rcell (reference cell), PTcell (primary timing cell) , TPcell (timing primary cell), timing (reference) PCell, 기준 타이밍 0 의 Tcell (Tcell with reference timing 0) 등으로 명명될 수 있다.

방안 2

다양한 실시예들에 따르면, 슬롯 바운더리를 정렬하는 방식을 지시하는 신호 및/또는 정렬 지시자 (슬롯 정렬 지시자/슬롯 지시자) 가 도입될 수 있다.

예를 들어, 시스템에서 사용되는 슬롯 바운더리에 따라, 네트워크는 슬롯 바운더리 정렬 방식을 선택하고, 그 방식을 수신자 (예를 들어, 단말, IAB DU (integrated access and backhaul distributed unit), IAB MT (integrated access and backhaul mobile termination) 등) 에게 지시/설정할 수 있다.

예를 들어, 수신자는 지시/설정 받은 방식에 따라 슬롯 바운더리를 맞출 수 있다.

실시예 1

예를 들어, 슬롯 바운더리 정렬 방식 아래 2 가지가 지시자 (indicator) 에 의하여 설정/지시될 수 있다. 예를 들어, 슬롯 바운더리 정렬 방식 아래 2 가지 중 하나가 지시자에 의하여 설정/지시될 수 있다:

- 1) PCell/PSCell 의 슬롯0 의 시작이 SCell 의 슬롯 바운더리와 정렬되는지

- 2) PCell/PSCell 의 슬롯0 의 끝이 SCell 의 슬롯 바운더리와 정렬되는지

예를 들어, 1) 에 따른 슬롯 바운더리 정렬 방식은 표 24 과 같은 수학식으로 표현될 수 있다.

실시예 2

예를 들어, 단말-특정 PCell/PSCell 및 SCell이 설정된 경우, 각 단말 별로 지시될 수 있다. 예를 들어, 지시자는 PCell에서 SCell의 슬롯 오프셋을 알려줄 때 추가 정보로 (예를 들어, PBCH, SIB1, RRC 등) 전달될 수 있다.

실시예 3

예를 들어, 두 셀의 SCS 가 동일한 경우, 실시예 1 및/또는 실시예 2 중 하나 이상이 적용될 수 있으며, 두 셀의 SCS 가 다른 경우 (즉, 두 셀의 슬롯 길이가 다른 경우), 두 셀의 SCS 간의 대소 관계 (즉, 두 셀의 슬롯 길이 간의 대소 관계) 에 기초할 수 있다.

예를 들어, PCell/PSCell 에 대한 SCell 의 슬롯 오프셋이 N (N 은 정수) 으로 주어진 경우:

- 만약, PCell/PSCell 의 SCS 가 SCell 의 SCS 와 동일한 경우,

- - 정렬 지시자가 시작 정렬 (beginning alignment) 로 설정된 경우, 단말은 PCell/PSCell 의 슬롯0 의 시작이 SCell 의 슬롯 (-N mod M) 의 시작과 정렬됨을 가정할 수 있고,

- - 정렬 지시자가 끝 정렬 (end alignment) 로 설정된 경우, 단말은 PCell/PScell 의 슬롯 0 의 끝이 SCell 의 슬롯 (-N mod M) 의 끝과 정렬됨을 가정할 수 있다.

- 아닌 경우,

- - 단말은 더 낮은 SCS 를 갖는 셀의 슬롯0 의 시작이 더 높은 SCS 를 갖는 셀의 슬롯 (qN mod M) 의 시작과 정렬됨을 가정할 수 있다.

예를 들어, M 은 (더 높은) SCS 에서 프레임 내 슬롯의 개수일 수 있다.

예를 들어, 실시예 3에 따른 슬롯 바운더리 정렬 방식은 표 25 과 같은 수학식으로 표현될 수 있다.

실시예 4

예를 들어, 두 셀의 SCS 간의 대소 관계 (즉, 두 셀의 슬롯 길이 간의 대소 관계) 와 관계 없이, 항상 PCell/PSCell 이 기준 타이밍이 되고, 슬롯 오프셋 정렬 방식이 지시되는 상술한 방법들이 적용될 수 있다.

예를 들어, (다른 셀 대비) 긴 슬롯을 갖는 셀의 경계는 다른 셀의 경계와 항상 정렬될 수 있으나, (다른 셀 대비) 짧은 슬롯을 갖는 셀의 경계는 다른 셀의 슬롯 중간에 위치되는 시프트가 발생될 수 있음을 방지하기 위하여, 이 경우, 허용되는 슬롯 시프트의 값이 더 작은 SCS 를 갖는 셀의 슬롯 길이의 정수배로 제한될 수 있다.

실시예 5

예를 들어, 지시자가 필요한 경우, 지시자가 사용되어 q 값이 지시될 수 있다. 예를 들어, 정렬 지시자에 의하여 q 값이 지시될 수 있다.

방안 3

다양한 실시예들에 따르면, 기준 셀/타겟 셀을 결정하기 위한 주파수 포인트 (기준 포인트/기준 주파수 포인트) 가 정의/설정될 수 있다. 다양한 실시예들에 따르면, 두 셀 중 주파수 도메인에서 낮은 주파수 포인트를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 높은 주파수 포인트를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀 중 낮은 중심 주파수 (center frequency) 를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 높은 중심 주파수를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀 중 낮은 ARFCN 를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 높은 ARFCN 를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀 중 낮은 포인트 A 를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 높은 포인트 A 를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, 두 셀의 SCS 가 같은 경우, 상술한 방식이 적용되고, 두 셀의 SCS 가 다른 경우, 두 셀의 SCS 간의 대소 관계 (즉, 두 셀의 슬롯 길이 간의 대소 관계) 에 따라, 예를 들어, 더 긴 슬롯 길이를 갖는 셀의 슬롯0 의 시작에 더 짧은 슬롯 길이를 갖는 셀의 슬롯 바운더리의 시작이 정렬되도록 시프트 될 수 있다.

예를 들어, 방안 3에 따른 슬롯 바운더리 정렬 방식은 표 26 과 같은 수학식으로 표현될 수 있다.

방안 4

다양한 실시예들에 따르면, 기준 셀/타겟 셀을 결정하기 위한 주파수 포인트 (기준 포인트/기준 주파수 포인트) 가 정의/설정될 수 있다. 다양한 실시예들에 따르면, 두 셀 중 주파수 도메인에서 높은 주파수 포인트를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 낮은 주파수 포인트를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀 중 높은 중심 주파수를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 낮은 중심 주파수를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀 중 높은 ARFCN 를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 낮은 ARFCN 를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀 중 높은 포인트 A 를 갖는 셀의 슬롯0 의 시작에, 두 셀 중 낮은 포인트 A 를 갖는 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, 두 셀의 SCS 가 같은 경우, 상술한 방식이 적용되고, 두 셀의 SCS 가 다른 경우, 두 셀의 SCS 간의 대소 관계 (즉, 두 셀의 슬롯 길이 간의 대소 관계) 에 따라, 예를 들어, 더 긴 슬롯 길이를 갖는 셀의 슬롯0 의 시작에 더 짧은 슬롯 길이를 갖는 셀의 슬롯 바운더리의 시작이 정렬되도록 시프트 될 수 있다 (및/또는 예를 들어, 더 낮은 SCS 를 갖는 셀의 슬롯0 의 시작에 더 높은 SCS 를 갖는 셀의 슬롯 바운더리의 시작이 정렬되도록 시프트 될 수 있다.)

예를 들어, 방안 4에 따른 슬롯 바운더리 정렬 방식은 표 27 과 같은 수학식으로 표현될 수 있다.

방안 5

다양한 실시예들에 따르면, 방안 1 의 변형으로, 기준 타이밍에 대한 각 셀을 위한 슬롯 오프셋 지시자 (예를 들어, 셀 별 자체 슬롯 오프셋 지시자) 가 도입될 수 있다.

예를 들어, PCell/PSCell을 기준으로 상대적으로 SCell 이 N 슬롯 시프트 된다는 상대적인 시프트 개념 대신, 각 셀 별로 가상의 기준 타이밍 0 (reference timing 0) 를 기준으로 자신이 몇 슬롯 시프트 된 상태로 있는지 (MIB/SIB1/RRC 등을 통해서) 지시될 수 있다. 이 때, 예를 들어, 시프트 되지 않은 것으로 지시된 (즉, 0 슬롯 만큼 시프트 된) 셀의 슬롯#0 의 시작에 다른 셀의 슬롯 바운더리의 시작이 정렬되도록 시프트 될 수 있다.

실시예 1

예를 들어, 시스템에 셀 1과 셀 2가 있을 때, 셀 1 은 0 슬롯 만큼 시프트 되었고 (0 slot shifted), 셀 2 는 N 슬롯 만큼 시프트 되었다 (N slots shifted) 라고 자체적으로 지시된 경우를 가정할 수 있다.

예를 들어, 단말 1 에 대해서 셀 1이 PCell/PSCell, 셀 2가 SCell로 설정되었고, 단말 2 에 대해서 셀 2가 PCell/PSCell, 셀 1이 SCell로 설정된 경우를 가정할 수 있다.

예를 들어, 단말 1 에 대해서는 PCell/PSCell 이 0 슬롯 시프트 되었고, SCell이 N 슬롯 시프트 되었으므로, 단말 1 은 PCell/PSCell 의 슬롯 0 의 시작에 SCell의 슬롯 (-N mod M) 의 시작이 정렬되도록 SCell이 N 슬롯 만큼 시프트 (N 슬롯 만큼 오른쪽으로 시프트) 된 것으로 가정/결정/인지할 수 있다.

반면, 예를 들어, 단말 2 에 대해서는 SCell이 0 슬롯 시프트 되었고, PCell/PSCell이 N 슬롯 시프트 되었으므로, 단말 2 는 SCell의 슬롯 0 의 시작에 PCell/PSCell의 슬롯 (-N mod M) 이 정렬 되도록 SCell이 -N 슬롯 만큼 시프트 (N 슬롯 만큼 왼쪽으로 시프트) 된 것으로 가정/결정/인지할 수 있다. 예를 들어, 단말 2 의 경우, PCell/PSCell의 슬롯 0 의 시작은 SCell 의 슬롯 (N mod M) 의 시작에 항상 정렬되지는 않을 수 있으며, 예를 들어, 16k 만큼 슬롯 바운더리의 차이가 있을 수 있다.

예를 들어, 실시예 1에서, N 슬롯 만큼 시프트 된다고 할 때, 시프트 되는 시프트 단위는 기준 슬롯 유닛 (reference slot unit) (예를 들어, 120kHz SCS에 해당하는 슬롯) 으로 미리 정의/결정될 수 있다.

실시예 2

예를 들어, 두 셀의 SCS가 같은 경우에는 실시예 1 이 적용될 수 있으며, 두 셀의 SCS 가 다른 경우 (즉, 두 셀의 슬롯 길이가 다른 경우), 두 셀의 SCS 간의 대소 관계 (즉, 두 셀의 슬롯 길이 간의 대소 관계) 에 기초할 수 있다. 예를 들어, 더 긴 슬롯을 갖는 셀의 슬롯 0 의 시작에 더 짧은 슬롯을 갖는 셀의 슬롯 바운더리의 시작이 정렬되도록 시프트 될 수 있다.

실시예 3

예를 들어, 다양한 실시예들에 따른 방안 5 는, 상술된 다양한 실시예들에 따른 슬롯 인덱스 시프팅 (슬롯 리-넘버링) 에 기초한 슬롯 시프트 방법에도 적용될 수 있다. 예를 들어, 단말은 이로부터 프레임 구조가 어떻게 변경되었는 지를 알 수 있다.

예를 들어, 시프트 되지 않은 것으로 지시된 (즉, 0 슬롯 만큼 시프트 된) 셀에 대해서는 다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, NR 시스템) 에서 규정된 프레임 구조가 유지되고, N 슬롯 만큼 시프트 된 셀에 대해서는 16k 에 해당되는 샘플들이 슬롯 0 의 시작이 아닌 프레임 내 다른 위치에 존재할 수도 있다.

방안 6

다양한 실시예들에 따르면, 두 셀 중 더 큰 대역폭 (bandwidth) 을 갖는 셀의 슬롯0 의 시작에, 다른 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다.

예를 들어, PCell/PScell인지 SCell인지에 관계 없이, 두 셀의 BWP 들의 SCS 를 비교하여, 두 셀의 최소 SCS (lowest SCS) 의 값이 같으면, 그 다음 두번째로 최소인 SCS (second lowest SCS) 의 값이 작은 (즉, 슬롯의 길이가 더 긴) 셀의 슬롯 0 의 시작에, 다른 셀의 슬롯 바운더리 (의 시작) 이 정렬될 수 있다. 예를 들어, 두번째로 최소인 SCS 의 값도 동일한 경우, 세번째로 최소인 SCS 의 대소를 비교, 세번째로 최소인 SCS 의 값도 동일한 경우, 네번째로 최소인 SCS 의 대소를 비교,..., 등과 같이 다른 값일 때까지 비교될 수 있으며, 모두 동일한 경우에는 다른 주파수 포인트 (예를 들어, 중심 주파수, 포인트 A, 대역폭 등) 이 추가로 비교될 수 있다.

방안 7

다양한 실시예들에 따르면, PCell/PSCell 의 타이밍을 기준으로 SCell의 상대적인 슬롯 타이밍 오프셋 N (N 은 정수) 이 주어졌을 때, N>0 (SCell 의 오른쪽 시프트) 이면 PCell/PSCell의 슬롯#0 의 시작에 SCell의 슬롯 바운더리 (의 시작) 가 정렬될 수 있고, N<0 (SCell 의 왼쪽 시프트) 이면 PCell/PSCell의 슬롯#0 의 끝에 SCell의 슬롯 바운더리 (의 끝) 가 정렬될 수 있다.

다양한 실시예들에 따른 방안 7 은 특히 두 셀의 SCS가 같을 경우에 효과적일 수 있다. 예를 들어, 두 셀의 SCS 내지 슬롯 길이가 다른 경우, (다른 셀 보다) 긴 슬롯을 갖는 셀의 경계는 다른 셀의 경계와 항상 맞지만 (다른 셀 보다) 짧은 슬롯을 가진 셀의 경계는 다른 셀의 슬롯 중간에 위치되는 시프트가 발생될 수 있는 점을 고려하여, 허용되는 슬롯 시프트의 값은 더 작은 SCS를 가지는 셀의 슬롯 길이의 정수 배로 제한될 수도 있다.

예를 들어, 두 셀의 SCS가 같은 경우, 상술된 다양한 실시예들에 따른 방법이 적용될 수 있으며, 두 셀의 SCS 가 다른 경우 (즉, 두 셀의 슬롯 길이가 다른 경우), 두 셀의 SCS 간의 대소 관계 (즉, 두 셀의 슬롯 길이 간의 대소 관계) 에 기초할 수 있다. 예를 들어, 더 긴 슬롯을 가지는 셀의 슬롯#0 의 시작에 더 짧은 슬롯을 가지는 셀의 슬롯 바운더리 (의 시작) 가 정렬되도록 시프트 될 수 있다.

예를 들어, 두 셀의 SCS 가 다른 경우, 더 긴 슬롯을 가지는 셀의 슬롯#0 의 시작에 더 짧은 슬롯을 가지는 셀의 슬롯 바운더리 (의 시작) 가 정렬될 수 있다. 예를 들어, 두 셀의 SCS가 같은 경우, N>0 (또는 N=0) 이면 PCell/PSCell의 슬롯#0 의 시작에 SCell의 슬롯#(-N mod M) 의 시작이 정렬될 수 있다. 예를 들어, 두 셀의 SCS가 같은 경우, N<0 이면 PCell/PSCell의 슬롯#0 의 끝에 SCell의 슬롯#(-N mod M) 의 끝이 정렬 될 수 있다.

예를 들어, M은, 두 셀의 SCS가 같은 경우, 한 프레임 내에 있는 슬롯 개수이고, 두 셀의 SCS 가 다른 경우, 더 큰 SCS 값을 가지는 (짧은 슬롯 길이를 가지는) 셀에서 한 프레임 내에 있는 슬롯 개수일 수 있다.

예를 들어, 방안 7에 따른 슬롯 바운더리 정렬 방식은 표 28 과 같은 수학식으로 표현될 수 있다.

예를 들어, 방안 7에 따른 슬롯 바운더리 정렬 방식은 표 29 과 같은 더 일반적인 수학식으로 표현될 수도 있다.

방안 7-a)

다양한 실시예들에 따르면, PCell/PSCell 의 타이밍을 기준으로 SCell의 상대적인 슬롯 타이밍 오프셋 N (N 은 정수) 이 주어졌을 때, N<0 (SCell 의 왼쪽 시프트) 이면 PCell/PSCell 의 슬롯#0 의 시작에 SCell의 슬롯 바운더리 (의 시작) 가 정렬될 수 있고, N>0 (SCell 의 오른쪽 시프트) 이면 PCell/PSCell의 슬롯#0 의 끝에 SCell의 슬롯 바운더리 (의 끝) 가 정렬될 수 있다.

다양한 실시예들에 따른 방안 7-a) 은 특히 두 셀의 SCS가 같을 경우에 효과적일 수 있다. 예를 들어, 두 셀의 SCS 내지 슬롯 길이가 다른 경우, (다른 셀 보다) 긴 슬롯을 갖는 셀의 경계는 다른 셀의 경계와 항상 맞지만 (다른 셀 보다) 짧은 슬롯을 가진 셀의 경계는 다른 셀의 슬롯 중간에 위치되는 시프트가 발생될 수 있는 점을 고려하여, 허용되는 슬롯 시프트의 값은 더 작은 SCS를 가지는 셀의 슬롯 길이의 정수 배로 제한될 수도 있다.

예를 들어, 방안 7-a) 에 따른 슬롯 바운더리 정렬 방식은 표 30 과 같은 일반적인 수학식으로 표현될 수도 있다.

다양한 실시예들에 따른 방안 7 및/또는 방안 7-a 에 따르면, 두 셀의 SCS가 같을 때, 주어진 양수 (및/또는 음수) 인 슬롯 오프셋 N에 대하여 오른쪽 (및/또는 왼쪽) 으로 시프트 되는 SCell의 샘플 개수와 -N에 대해 왼쪽 (및/또는 오른쪽) 으로 시프트 되는 SCell의 샘플 개수가 같아서, 네트워크가 두 셀 (예를 들어, 셀 1과 셀 2) 에 대해 상대적인 슬롯 오프셋 N 을 갖고 운용할 때, 셀1을 PCell/PSCell로 하는 단말 1 과 셀 2를 PCell/PSCell로 가지는 단말 2 모두가 모순 없이 네트워크가 유지하고 있는 시프트 길이를 샘플 개수까지 정확히 알도록 할 수 있다.

다양한 실시예들에 따른 방안 7 및/또는 방안 7-a 에 따르면, 주어진 N 의 절대값이 동일하면, 왼쪽/오른쪽으로 시프트 되는 길이가 대칭적 (동일) 일 수 있다.

즉, 주어진 N의 절대값이 동일하면 왼쪽과 오른쪽으로 시프트하는 길이가 대칭적이라는 점이다.

네트워크와 단말 간에는 신호가 송수신 되므로, 네트워크와 단말은 상호 가정하는 타이밍을 정확히 하는 것이 매우 중요할 수 있다. 다양한 실시예들이 적용 가능한 무선 통신 시스템 (예를 들어, NR 시스템) 의 프레임 구조를 예로 들면, 특히, 두 셀의 SCS 값이 각각 60kHz/60kHz 및 120kHz/120kHz 인 경우에 다양한 실시예들에 따른 방안 7 및/또는 방안 7-a 이 보다 효과적으로 적용될 수 있다. 예를 들어, 두 셀의 SCS 값이 각각 60kHz/60kHz 및 120kHz/120kHz 인 경우에 다양한 실시예들에 따른 방안 7 및/또는 방안 7-a 이 한정적으로 적용될 수도 있다.

네트워크 초기 접속 및 통신 과정

다양한 실시예들에 따른 단말은 앞에서 설명/제안한 절차 및/또는 방법들을 수행하기 위해 네트워크 접속 과정을 수행할 수 있다. 예를 들어, 단말은 네트워크(예, 기지국)에 접속을 수행하면서, 앞에서 설명/제안한 절차 및/또는 방법들을 수행하는데 필요한 시스템 정보와 구성 정보들을 수신하여 메모리에 저장할 수 있다. 다양한 실시예들에 필요한 구성 정보들은 상위 계층(예, RRC layer; Medium Access Control, MAC, layer 등) 시그널링을 통해 수신될 수 있다.

도 24은 다양한 실시예들에 따른 네트워크 초기 접속 및 이후의 통신 과정을 간단히 나타낸 도면이다. 다양한 실시예들이 적용 가능한 NR 시스템에서 물리 채널, 참조 신호는 빔-포밍을 이용하여 전송될 수 있다. 빔-포밍 기반의 신호 전송이 지원되는 경우, 기지국과 단말 간에 빔을 정렬하기 위해 빔-관리(beam management) 과정이 수반될 수 있다. 또한, 다양한 실시예들에서 제안하는 신호는 빔-포밍을 이용하여 전송/수신될 수 있다. RRC(Radio Resource Control) IDLE 모드에서 빔 정렬은 SSB(또는 SS/PBCH 블록)를 기반하여 수행될 수 있다. 반면, RRC CONNECTED 모드에서 빔 정렬은 CSI-RS (in DL) 및 SRS (in UL)에 기반하여 수행될 수 있다. 한편, 빔-포밍 기반의 신호 전송이 지원되지 않는 경우, 이하의 설명에서 빔과 관련된 동작은 생략될 수 있다.

도 24 에 도시된 바와 같이, 기지국(예, BS)는 SSB를 주기적으로 전송할 수 있다(2702). 여기서, SSB는 PSS/SSS/PBCH를 포함한다. SSB는 빔 스위핑을 이용하여 전송될 수 있다. 이후, 기지국은 RMSI(Remaining Minimum System Information)와 OSI(Other System Information)를 전송할 수 있다(2704). RMSI는 단말이 기지국에 초기 접속하는데 필요한 정보(예, PRACH 구성 정보)를 포함할 수 있다. 한편, 단말은 SSB 검출을 수행한 뒤, 베스트 SSB를 식별한다. 이후, 단말은 베스트 SSB의 인덱스(즉, 빔)에 링크된/대응되는 PRACH 자원을 이용하여 RACH 프리앰블(Message 1, Msg1)을 기지국에게 전송할 수 있다(2706). RACH 프리앰블의 빔 방향은 PRACH 자원과 연관된다. PRACH 자원 (및/또는 RACH 프리앰블)과 SSB (인덱스)간 연관성(association)은 시스템 정보(예, RMSI)를 통해 설정될 수 있다. 이후, RACH 과정의 일환으로, 기지국은 RACH 프리앰블에 대한 응답으로 RAR(Random Access Response)(Msg2)를 전송하고(2708), 단말은 RAR 내 UL 그랜트를 이용하여 Msg3(예, RRC Connection Request)을 전송하고(2710), 기지국은 충돌 해결(contention resolution) 메세지(Msg4)를 전송할 수 있다(2712). Msg4는 RRC Connection Setup을 포함할 수 있다.

RACH 과정을 통해 기지국과 단말 간에 RRC 연결이 설정되면, 그 이후의 빔 정렬은 SSB/CSI-RS (in DL) 및 SRS (in UL)에 기반하여 수행될 수 있다. 예를 들어, 단말은 SSB/CSI-RS를 수신할 수 있다(2714). SSB/CSI-RS는 단말이 빔/CSI 보고를 생성하는데 사용될 수 있다. 한편, 기지국은 DCI를 통해 빔/CSI 보고를 단말에게 요청할 수 있다(2716). 이 경우, 단말은 SSB/CSI-RS에 기반하여 빔/CSI 보고를 생성하고, 생성된 빔/CSI 보고를 PUSCH/PUCCH를 통해 기지국에게 전송할 수 있다(2718). 빔/CSI 보고는 빔 측정 결과, 선호하는 빔에 관한 정보 등을 포함할 수 있다. 기지국과 단말은 빔/CSI 보고에 기반하여 빔을 스위칭 할 수 있다(2720a, 2720b).

이후, 단말과 기지국은 앞에서 설명/제안한 절차 및/또는 방법들을 수행할 수 있다. 예를 들어, 단말과 기지국은 네트워크 접속 과정(예, 시스템 정보 획득 과정, RACH를 통한 RRC 연결 과정 등)에서 얻은 구성 정보에 기반하여, 다양한 실시예들에 따라 메모리에 있는 정보를 처리하여 무선 신호를 전송하거나, 수신된 무선 신호를 처리하여 메모리에 저장할 수 있다. 여기서, 무선 신호는 하향링크의 경우 PDCCH, PDSCH, RS(Reference Signal) 중 적어도 하나를 포함하고, 상향링크의 경우 PUCCH, PUSCH, SRS 중 적어도 하나를 포함할 수 있다.

및/또는, 단말과 기지국은 상술한 초기 접속 절차의 적어도 일부로써 앞에서 설명/제안한 절차 및/또는 방법들을 수행할 수도 있다.

DRX (Discontinuous Reception) 동작

도 25 은 다양한 실시예들에 따른 DRX 동작을 예시한 도면이다.

다양한 실시예들에 따른 단말은 앞에서 설명/제안한 절차 및/또는 방법들을 수행하면서 DRX 동작을 수행할 수 있다. DRX가 설정된 단말은 DL 신호를 불연속적으로 수신함으로써 전력 소비를 낮출 수 있다. DRX는 RRC(Radio Resource Control)_IDLE 상태, RRC_INACTIVE 상태, RRC_CONNECTED 상태에서 수행될 수 있다. RRC_IDLE 상태와 RRC_INACTIVE 상태에서 DRX는 페이징 신호를 불연속 수신하는데 사용된다.

RRC_CONNECTED DRX

RRC_CONNECTED 상태에서 DRX는 PDCCH의 불연속 수신에 사용된다. 편의상, RRC_CONNECTED 상태에서 수행되는 DRX를 RRC_CONNECTED DRX라고 지칭한다.

도 25(a)를 참조하면, DRX 사이클은 On Duration과 Opportunity for DRX로 구성된다. DRX 사이클은 On Duration이 주기적으로 반복되는 시간 간격을 정의한다. On Duration은 단말이 PDCCH를 수신하기 위해 모니터링 하는 시간 구간을 나타낸다. DRX가 설정되면, 단말은 On Duration 동안 PDCCH 모니터링을 수행한다. PDCCH 모니터링 동안에 성공적으로 검출된 PDCCH가 있는 경우, 단말은 inactivity 타이머를 동작시키고 깬(awake) 상태를 유지한다. 반면, PDCCH 모니터링 동안에 성공적으로 검출된 PDCCH가 없는 경우, 단말은 On Duration이 끝난 뒤 슬립(sleep) 상태로 들어간다. 따라서, DRX가 설정된 경우, 앞에서 설명/제안한 절차 및/또는 방법을 수행함에 있어서 PDCCH 모니터링/수신이 시간 도메인에서 불연속적으로 수행될 수 있다. 예를 들어, DRX가 설정된 경우, 다양한 실시예들에서 PDCCH 수신 기회(occasion)(예, PDCCH 탐색 공간을 갖는 슬롯)는 DRX 설정에 따라 불연속적으로 설정될 수 있다. 반면, DRX가 설정되지 않은 경우, 앞에서 설명/제안한 절차 및/또는 방법을 수행함에 있어서 PDCCH 모니터링/수신이 시간 도메인에서 연속적으로 수행될 수 있다. 예를 들어, DRX가 설정되지 않은 경우, 다양한 실시예들에서 PDCCH 수신 기회(예, PDCCH 탐색 공간을 갖는 슬롯)는 연속적으로 설정될 수 있다. 한편, DRX 설정 여부와 관계 없이, 측정 갭으로 설정된 시간 구간에서는 PDCCH 모니터링이 제한될 수 있다.

표 31은 DRX와 관련된 단말의 과정을 나타낸다(RRC_CONNECTED 상태). 표 10을 참조하면, DRX 구성 정보는 상위 계층(예, RRC) 시그널링을 통해 수신되고, DRX ON/OFF 여부는 MAC 계층의 DRX 커맨드에 의해 제어된다. DRX가 설정되면, 단말은 다양한 실시예들에서 설명/제안한 절차 및/또는 방법을 수행함에 있어서 PDCCH 모니터링을 불연속적으로 수행할 수 있다.

여기서, MAC-CellGroupConfig는 셀 그룹을 위한 MAC(Medium Access Control) 파라미터를 설정하는데 필요한 구성 정보를 포함한다. MAC-CellGroupConfig는 DRX에 관한 구성 정보도 포함할 수 있다. 예를 들어, MAC-CellGroupConfig는 DRX를 정의하는데 정보를 다음과 같이 포함할 수 있다.

- Value of drx-OnDurationTimer: DRX 사이클의 시작 구간의 길이를 정의

- Value of drx-InactivityTimer: 초기 UL 또는 DL 데이터를 지시하는 PDCCH가 검출된 PDCCH 기회 이후에 단말이 깬 상태로 있는 시간 구간의 길이를 정의

- Value of drx-HARQ-RTT-TimerDL: DL 초기 전송이 수신된 후, DL 재전송이 수신될 때까지의 최대 시간 구간의 길이를 정의.

- Value of drx-HARQ-RTT-TimerDL: UL 초기 전송에 대한 그랜트가 수신된 후, UL 재전송에 대한 그랜트가 수신될 때까지의 최대 시간 구간의 길이를 정의.

- drx-LongCycleStartOffset: DRX 사이클의 시간 길이와 시작 시점을 정의

- drx-ShortCycle (optional): short DRX 사이클의 시간 길이를 정의

여기서, drx-OnDurationTimer, drx-InactivityTimer, drx-HARQ-RTT-TimerDL, drx-HARQ-RTT-TimerDL 중 어느 하나라도 동작 중이면 단말은 깬 상태를 유지하면서 매 PDCCH 기회마다 PDCCH 모니터링을 수행한다.

RRC_IDLE DRX

RRC_IDLE 상태와 RRC_INACTIVE 상태에서 DRX는 페이징 신호를 불연속 수신하는데 사용된다. 편의상, RRC_IDLE (또는 RRC_INACTIVE) 상태에서 수행되는 DRX를 RRC_IDLE DRX라고 지칭한다.

따라서, DRX가 설정된 경우, 앞에서 설명/제안한 절차 및/또는 방법을 수행함에 있어서 PDCCH 모니터링/수신이 시간 도메인에서 불연속적으로 수행될 수 있다.

도 25(b)를 참조하면, 페이징 신호의 불연속 수신을 위해 DRX가 구성될 수 있다. 단말은 상위 계층(예, RRC) 시그널링을 통해 기지국으로부터 DRX 구성 정보(DRX configuration information)를 수신할 수 있다. DRX 구성 정보는 DRX 사이클, DRX 오프셋, DRX 타이머에 대한 구성 정보 등을 포함할 수 있다. 단말은 DRX 사이클에 따라 On Duration과 Sleep duration을 반복한다. 단말은 On duration에서 웨이크업(wakeup) 모드로 동작하고, Sleep duration에서 슬립 모드로 동작할 수 있다. 웨이크업 모드에서 단말은 페이징 메시지를 수신하기 위해 PO(Paging Occasion)를 모니터링 할 수 있다. PO는 단말이 페이징 메시지의 수신을 기대하는 시간 자원/구간(예, 서브프레임, 슬롯)을 의미한다. PO 모니터링은 PO에서 P-RNTI로 스크램블링된 PDCCH (또는, MPDCCH, NPDCCH)(이하, 페이징 PDCCH)를 모니터링 하는 것을 포함한다. 페이징 메시지는 페이징 PDCCH에 포함되거나, 페이징 PDCCH에 의해 스케줄링 되는 PDSCH에 포함될 수 있다. PF(Paging Frame) 내에 하나 혹은 복수의 PO(들)이 포함되며, PF는 UE ID에 기반하여 주기적으로 설정될 수 있다. 여기서, PF는 하나의 무선 프레임에 해당하고, UE ID는 단말의 IMSI(International Mobile Subscriber Identity)에 기반하여 결정될 수 있다. DRX가 설정된 경우, 단말은 DRX 사이클 당 하나의 PO만을 모니터링 한다. 단말은 PO에서 자신의 ID 및/또는 시스템 정보의 변경을 지시하는 페이징 메시지를 수신한 경우, 기지국과의 연결을 초기화(또는 재설정) 하기 위해 RACH 과정을 수행하거나, 새로운 시스템 정보를 기지국으로부터 수신(또는 획득)할 수 있다. 따라서, 앞에서 설명/제안한 절차 및/또는 방법을 수행함에 있어서 기지국과의 연결을 위해 RACH를 수행하거나, 새로운 시스템 정보를 기지국으로부터 수신(또는 획득)하기 위해 PO 모니터링이 시간 도메인에서 불연속적으로 수행될 수 있다.

상술한 초기 접속 과정 및/또는 DRX 동작은 상술한 제 1 절 내지 제 2 절의 내용과 결합되어 또 다른 다양한 실시예들을 구성할 수도 있으며, 이는 당해 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있다.

도 26 은 다양한 실시예들에 따른 단말과 기지국의 동작 방법을 간단히 나타낸 도면이다.

도 27 는 다양한 실시예들에 따른 단말의 동작 방법을 나타낸 흐름도이다.

도 28 은 다양한 실시예들에 따른 기지국의 동작 방법을 나타낸 흐름도이다.

도 26 내지 도 28 를 참조하면, 다양한 실시예들에 따른 동작 2601, 2801 에서, 기지국은 슬롯 오프셋과 관련된 정보를 획득/생성/설정할 수 있다. 예를 들어, 슬롯 오프셋과 관련된 정보는 캐리어 병합과 관련된 정보일 수 있다.

다양한 실시예들에 따른 동작 2603, 2703, 2803 에서, 기지국은 슬롯 오프셋과 관련된 정보를 송신할 수 있으며, 단말은 이를 수신할 수 있다.

다양한 실시예들에 따른 동작 2605, 2705 에서, 단말은 슬롯 오프셋을 결정할 수 있다. 예를 들어, 단말은 슬롯 오프셋과 관련된 정보에 기초하여 제1 셀과 제2 셀 간의 슬롯 오프셋을 결정할 수 있다.

다양한 실시예들에 따른 동작 2607, 2707, 2807 에서, 단말과 기지국 간에 통신이 수행될 수 있다. 예를 들어, 통신은 슬롯 오프셋과 관련된 캐리어 병합에 기초하여 수행될 수 있다. 예를 들어, 통신은 PDSCH 의 송수신 및/또는 PUSCH 의 송수신 중 하나 이상을 포함할 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋과 관련된 정보는 기준 SCS 에 기초하는 정보일 수 있다. 예를 들어, 기준 SCS 는 슬롯 오프셋을 위한 것일 수 있다. 예를 들어, 기준 SCS 는 미리 설정된 조건을 만족 및/또는 미리 설정된 조건에 기초하여 결정될 수 있다. 예를 들어, 미리 설정된 조건은 기준 SCS 를 정의/설정/획득하기 위한 미리 설정된 조건일 수 있다.

다양한 실시예들에 따르면, DRX 가 설정됨에 기초하여, PDSCH 및/또는 PUSCH 중 하나 이상을 위한 PDCCH 는 DRX 와 관련된 온 구간에서 송수신될 수 있다. 예를 들어, 기지국은 단말에 DRX 를 설정한 경우, PDSCH 및/또는 PUSCH 중 하나 이상을 위한 PDCCH 는 DRX 와 관련된 온 구간에서 송신할 수 있다. 예를 들어, 단말은 DRX 가 설정된 경우, PDSCH 및/또는 PUSCH 중 하나 이상을 위한 PDCCH 를 DRX 와 관련된 온 구간에서 모니터링할 수 있다.

예를 들어, 슬롯 오프셋은 비정렬 프레임 바운더리의 제1 셀과 제2 셀 간의 슬롯 오프셋일 수 있다. 예를 들어, 제1 셀의 프레임 바운더리와 제2 셀의 프레임 바운더리는 시간 도메인에서 정렬되지 않을 수 있다. 예를 들어, 제1 셀의 프레임 바운더리와 제2 셀의 프레임 바운더리가 정렬되지 않더라도, 제1 셀의 슬롯 바운더리와 제2 셀의 슬롯 바운더리는 정렬될 수 있다.

상술한 다양한 실시예들에 따른 단말 및/또는 기지국의 보다 구체적인 동작은 앞서 설명한 제1 절 내지 제2 절의 내용에 기반하여 설명되고 수행될 수 있다.

상기 설명한 제안 방식에 대한 일례들 또한 다양한 실시예들 중 하나로 포함될 수 있으므로, 일종의 제안 방식들로 간주될 수 있음은 명백한 사실이다. 또한, 상기 설명한 제안 방식들은 독립적으로 구현될 수 도 있지만, 일부 제안 방식들의 조합 (또는 병합) 형태로 구현될 수 도 있다. 상기 제안 방법들의 적용 여부 정보 (또는 상기 제안 방법들의 규칙들에 대한 정보)는 기지국이 단말에게 사전에 정의된 시그널 (예: 물리 계층 시그널 또는 상위 계층 시그널)을 통해서 알려주도록 규칙이 정의될 수 가 있다.

3. 다양한 실시예들이 구현되는 장치 구성 예

3.1. 다양한 실시예들이 적용되는 장치 구성 예

도 29는 다양한 실시예들이 구현될 수 있는 장치를 나타낸 도면이다.

도 29에 도시된 장치는 상술한 매커니즘을 수행하도록 적응된 사용자 장치(User Equipment, UE) 및/또는 기지국 (예: eNB 또는 gNB)이거나, 동일한 작업을 수행하는 임의의 장치일 수 있다.

도 29를 참조하면, 장치는 DSP(Digital Signal Processor)/마이크로프로세서(210) 및 RF(Radio Frequency) 모듈(송수신기, Transceiver)(235)을 포함할 수도 있다. DSP/마이크로프로세서(210)는 송수신기(235)에 전기적으로 연결되어 송수신기(235)를 제어한다. 장치는, 설계자의 선택에 따라서, 전력 관리 모듈(205), 베터리(255), 디스플레이(215), 키패드(220), SIM 카드(225), 메모리 디바이스(230), 안테나(240), 스피커(245) 및 입력 디바이스(250)을 더 포함할 수도 있다.

특히, 도 29는 네트워크로부터 요청 메시지를 수신하도록 구성된 수신기(235) 및 네트워크로 타이밍 송/수신 타이밍 정보를 송신하도록 구성된 송신기(235)를 포함하는 단말을 나타낼 수도 있다. 이러한 수신기와 송신기는 송수신기(235)를 구성할 수 있다. 단말은 송수신기(235)에 연결된 프로세서(210)를 더 포함할 수도 있다.

또한, 도 29는 단말로 요청 메시지를 송신하도록 구성된 송신기(235) 및 단말로부터 송수신 타이밍 정보를 수신하도록 구성된 수신기(235)를 포함하는 네트워크 장치를 나타낼 수도 있다. 송신기 및 수신기는 송수신기(235)를 구성할 수도 있다. 네트워크는 송신기 및 수신기에 연결된 프로세서(210)를 더 포함한다. 이 프로세서(210)는 송수신 타이밍 정보에 기초하여 지연(latency)을 계산할 수도 있다.

이에, 다양한 실시예들에 따른 단말 (또는 상기 단말에 포함된 통신 장치) 및 기지국 (또는 상기 기지국에 포함된 통신 장치)에 포함된 프로세서는 메모리를 제어하며 다음과 같이 동작할 수 있다.

다양한 실시예들에 있어, 단말 또는 기지국은, 하나 이상(at least one)의 송수신기(Transceiver); 하나 이상의 메모리(Memory); 및 송수신기 및 메모리와 연결된 하나 이상의 프로세서(Processor)를 포함할 수 있다. 메모리는 하나 이상의 프로세서가 하기 동작을 수행할 수 있도록 하는 명령들(instructions)을 저장할 수 있다.

이때, 상기 단말 또는 기지국에 포함된 통신 장치라 함은, 상기 하나 이상의 프로세서 및 상기 하나 이상의 메모리를 포함하도록 구성될 수 있고, 상기 통신 장치는 상기 하나 이상의 송수신기를 포함하거나 상기 하나 이상의 송수신기를 포함하지 않고 상기 하나 이상의 송수신기와 연결되도록 구성될 수 있다.

다양한 실시예들에 따르면, 단말에 포함된 하나 이상의 프로세서 (또는 상기 단말에 포함된 통신 장치의 하나 이상의 프로세서)는, 제1 셀과 제2 셀 간의 슬롯 오프셋과 관련된 정보를 수신할 수 있다. 예를 들어, 슬롯 오프셋과 관련된 정보는 캐리어 병합을 위한 것일 수 있다.

다양한 실시예들에 따르면, 단말에 포함된 하나 이상의 프로세서는, 슬롯 오프셋과 관련된 정보에 기초하여, 제1 셀과 제2 셀 간의 슬롯 오프셋을 결정할 수 있다. 예를 들어, 슬롯 오프셋은 비정렬 프레임 바운더리의 제1 셀과 제2 셀 간의 슬롯 오프셋일 수 있다.

다양한 실시예들에 따르면, 단말에 포함된 하나 이상의 프로세서는, 통신을 수행할 수 있다. 예를 들어, 통신은 슬롯 오프셋과 관련된 캐리어 병합에 기초하여 수행될 수 있다. 예를 들어, 통신은 PDSCH 의 수신 및/또는 PUSCH 의 송신 중 하나 이상을 포함할 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋과 관련된 정보는 기준 SCS 에 기초하는 정보일 수 있다. 예를 들어, 기준 SCS 는 슬롯 오프셋을 위한 것일 수 있다. 예를 들어, 기준 SCS 는 미리 설정된 조건을 만족 및/또는 미리 설정된 조건에 기초하여 결정될 수 있다. 예를 들어, 미리 설정된 조건은 기준 SCS 를 정의/설정/획득하기 위한 미리 설정된 조건일 수 있다.

다양한 실시예들에 따르면, DRX 가 설정됨에 기초하여, PDSCH 및/또는 PUSCH 중 하나 이상을 위한 PDCCH 를 DRX 와 관련된 온 구간에서 모니터링될 수 있다.

예를 들어, 슬롯 오프셋은 비정렬 프레임 바운더리의 제1 셀과 제2 셀 간의 슬롯 오프셋일 수 있다. 예를 들어, 제1 셀의 프레임 바운더리와 제2 셀의 프레임 바운더리는 시간 도메인에서 정렬되지 않을 수 있다. 예를 들어, 제1 셀의 프레임 바운더리와 제2 셀의 프레임 바운더리는 시간 도메인에서 정렬되지 않더라도, 제1 셀의 슬롯 바운더리와 제2 셀의 슬롯 바운더리는 정렬될 수 있다.

다양한 실시예들에 따르면, 기지국에 포함된 하나 이상의 프로세서 (또는 상기 기지국에 포함된 통신 장치의 하나 이상의 프로세서)는, 제1 셀과 제2 셀 간의 슬롯 오프셋과 관련된 정보를 획득/생성/설정할 수 있다. 예를 들어, 슬롯 오프셋과 관련된 정보는 캐리어 병합을 위한 것일 수 있다.

다양한 실시예들에 따르면, 기지국에 포함된 하나 이상의 프로세서는, 슬롯 오프셋과 관련된 정보를 송신할 수 있다.

다양한 실시예들에 따르면, 기지국에 포함된 하나 이상의 프로세서는, 통신을 수행할 수 있다. 예를 들어, 통신은 슬롯 오프셋과 관련된 캐리어 병합에 기초하여 수행될 수 있다. 예를 들어, 통신은 PDSCH 의 송신 및/또는 PUSCH 의 수신 중 하나 이상을 포함할 수 있다.

다양한 실시예들에 따르면, 슬롯 오프셋과 관련된 정보는 기준 SCS 에 기초하는 정보일 수 있다. 예를 들어, 기준 SCS 는 슬롯 오프셋을 위한 것일 수 있다. 예를 들어, 기준 SCS 는 미리 설정된 조건을 만족 및/또는 미리 설정된 조건에 기초하여 결정될 수 있다. 예를 들어, 미리 설정된 조건은 기준 SCS 를 정의/설정/획득하기 위한 미리 설정된 조건일 수 있다.

다양한 실시예들에 따르면, DRX 가 설정됨에 기초하여, PDSCH 및/또는 PUSCH 중 하나 이상을 위한 PDCCH 를 DRX 와 관련된 온 구간에서 송신될 수 있다.

예를 들어, 슬롯 오프셋은 비정렬 프레임 바운더리의 제1 셀과 제2 셀 간의 슬롯 오프셋일 수 있다. 예를 들어, 제1 셀의 프레임 바운더리와 제2 셀의 프레임 바운더리는 시간 도메인에서 정렬되지 않을 수 있다. 예를 들어, 제1 셀의 프레임 바운더리와 제2 셀의 프레임 바운더리는 정렬되지 않더라도, 제1 셀의 슬롯 바운더리와 제2 셀의 슬롯 바운더리는 정렬될 수 있다.

상술한 다양한 실시예들에 따른 기지국 및/또는 단말에 포함된 프로세서의 보다 구체적인 동작은 앞서 설명한 제1 절 내지 제2 절의 내용에 기반하여 설명되고 수행될 수 있다.

한편, 다양한 실시예들은 서로 양립이 불가능하지 않는 한 서로 조합/결합되어 실시될 수 있다. 예를 들어, 다양한 실시예들에 따른 기지국 및/또는 단말(에 포함된 프로세서 등)은 앞서 설명한 제 1 절 내지 제 2 절의 실시예들이 양립 불가능하지 않는 한 이들의 조합/결합된 동작을 수행할 수 있다.

3.2. 다양한 실시예들이 적용되는 통신 시스템 예

다양한 실시예들은 무선 통신 시스템에서 기지국과 단말 간의 데이터 송수신 관계를 중심으로 설명되었다. 다만 다양한 실시예들이 이에 한정되는 것은 아니다. 예를 들어, 다양한 실시예들은 다음의 기술 구성들과도 관련될 수 있다.

이로 제한되는 것은 아니지만, 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 기기들 간에 무선 통신/연결(예, 5G)을 필요로 하는 다양한 분야에 적용될 수 있다.

이하, 도면을 참조하여 보다 구체적으로 예시한다. 이하의 도면/설명에서 동일한 도면 부호는 다르게 기술하지 않는 한, 동일하거나 대응되는 하드웨어 블록, 소프트웨어 블록 또는 기능 블록을 예시할 수 있다.

도 30은 다양한 실시예들에 적용되는 통신 시스템을 예시한다.

도 30을 참조하면, 다양한 실시예들에 적용되는 통신 시스템(1)은 무선 기기, 기지국 및 네트워크를 포함한다. 여기서, 무선 기기는 무선 접속 기술(예, 5G NR(New RAT), LTE(Long Term Evolution))을 이용하여 통신을 수행하는 기기를 의미하며, 통신/무선/5G 기기로 지칭될 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(100a), 차량(100b-1, 100b-2), XR(eXtended Reality) 기기(100c), 휴대 기기(Hand-held device)(100d), 가전(100e), IoT(Internet of Thing) 기기(100f), AI기기/서버(400)를 포함할 수 있다. 예를 들어, 차량은 무선 통신 기능이 구비된 차량, 자율 주행 차량, 차량간 통신을 수행할 수 있는 차량 등을 포함할 수 있다. 여기서, 차량은 UAV(Unmanned Aerial Vehicle)(예, 드론)를 포함할 수 있다. XR 기기는 AR(Augmented Reality)/VR(Virtual Reality)/MR(Mixed Reality) 기기를 포함하며, HMD(Head-Mounted Device), 차량에 구비된 HUD(Head-Up Display), 텔레비전, 스마트폰, 컴퓨터, 웨어러블 디바이스, 가전 기기, 디지털 사이니지(signage), 차량, 로봇 등의 형태로 구현될 수 있다. 휴대 기기는 스마트폰, 스마트패드, 웨어러블 기기(예, 스마트워치, 스마트글래스), 컴퓨터(예, 노트북 등) 등을 포함할 수 있다. 가전은 TV, 냉장고, 세탁기 등을 포함할 수 있다. IoT 기기는 센서, 스마트미터 등을 포함할 수 있다. 예를 들어, 기지국, 네트워크는 무선 기기로도 구현될 수 있으며, 특정 무선 기기(200a)는 다른 무선 기기에게 기지국/네트워크 노드로 동작할 수도 있다.

무선 기기(100a~100f)는 기지국(200)을 통해 네트워크(300)와 연결될 수 있다. 무선 기기(100a~100f)에는 AI(Artificial Intelligence) 기술이 적용될 수 있으며, 무선 기기(100a~100f)는 네트워크(300)를 통해 AI 서버(400)와 연결될 수 있다. 네트워크(300)는 3G 네트워크, 4G(예, LTE) 네트워크 또는 5G(예, NR) 네트워크 등을 이용하여 구성될 수 있다. 무선 기기(100a~100f)는 기지국(200)/네트워크(300)를 통해 서로 통신할 수도 있지만, 기지국/네트워크를 통하지 않고 직접 통신(e.g. 사이드링크 통신(sidelink communication))할 수도 있다. 예를 들어, 차량들(100b-1, 100b-2)은 직접 통신(e.g. V2V(Vehicle to Vehicle)/V2X(Vehicle to everything) communication)을 할 수 있다. 또한, IoT 기기(예, 센서)는 다른 IoT 기기(예, 센서) 또는 다른 무선 기기(100a~100f)와 직접 통신을 할 수 있다.

무선 기기(100a~100f)/기지국(200), 기지국(200)/기지국(200) 간에는 무선 통신/연결(150a, 150b, 150c)이 이뤄질 수 있다. 여기서, 무선 통신/연결은 상향/하향링크 통신(150a)과 사이드링크 통신(150b)(또는, D2D 통신), 기지국간 통신(150c)(e.g. relay, IAB(Integrated Access Backhaul)과 같은 다양한 무선 접속 기술(예, 5G NR)을 통해 이뤄질 수 있다. 무선 통신/연결(150a, 150b, 150c)을 통해 무선 기기와 기지국/무선 기기, 기지국과 기지국은 서로 무선 신호를 송신/수신할 수 있다. 예를 들어, 무선 통신/연결(150a, 150b, 150c)은 다양한 물리 채널을 통해 신호를 송신/수신할 수 있다. 이를 위해, 다양한 실시예들에 따른 다양한 제안들에 기반하여, 무선 신호의 송신/수신을 위한 다양한 구성정보 설정 과정, 다양한 신호 처리 과정(예, 채널 인코딩/디코딩, 변조/복조, 자원 매핑/디매핑 등), 자원 할당 과정 등 중 적어도 일부가 수행될 수 있다.

3.2.1 다양한 실시예들이 적용되는 무선 기기 예

도 31은 다양한 실시예들에 적용될 수 있는 무선 기기를 예시한다.

도 31을 참조하면, 제1 무선 기기(100)와 제2 무선 기기(200)는 다양한 무선 접속 기술(예, LTE, NR)을 통해 무선 신호를 송수신할 수 있다. 여기서, {제1 무선 기기(100), 제2 무선 기기(200)}은 도 30의 {무선 기기(100x), 기지국(200)} 및/또는 {무선 기기(100x), 무선 기기(100x)}에 대응할 수 있다.

제1 무선 기기(100)는 하나 이상의 프로세서(102) 및 하나 이상의 메모리(104)를 포함하며, 추가적으로 하나 이상의 송수신기(106) 및/또는 하나 이상의 안테나(108)을 더 포함할 수 있다. 프로세서(102)는 메모리(104) 및/또는 송수신기(106)를 제어하며, 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서(102)는 메모리(104) 내의 정보를 처리하여 제1 정보/신호를 생성한 뒤, 송수신기(106)을 통해 제1 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서(102)는 송수신기(106)를 통해 제2 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제2 정보/신호의 신호 처리로부터 얻은 정보를 메모리(104)에 저장할 수 있다. 메모리(104)는 프로세서(102)와 연결될 수 있고, 프로세서(102)의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리(104)는 프로세서(102)에 의해 제어되는 프로세스들 중 일부 또는 전부를 수행하거나, 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저장할 수 있다. 여기서, 프로세서(102)와 메모리(104)는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기(106)는 프로세서(102)와 연결될 수 있고, 하나 이상의 안테나(108)를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기(106)는 송신기 및/또는 수신기를 포함할 수 있다. 송수신기(106)는 RF(Radio Frequency) 유닛과 혼용될 수 있다. 다양한 실시예들에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.

제2 무선 기기(200)는 하나 이상의 프로세서(202), 하나 이상의 메모리(204)를 포함하며, 추가적으로 하나 이상의 송수신기(206) 및/또는 하나 이상의 안테나(208)를 더 포함할 수 있다. 프로세서(202)는 메모리(204) 및/또는 송수신기(206)를 제어하며, 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 구현하도록 구성될 수 있다. 예를 들어, 프로세서(202)는 메모리(204) 내의 정보를 처리하여 제3 정보/신호를 생성한 뒤, 송수신기(206)를 통해 제3 정보/신호를 포함하는 무선 신호를 전송할 수 있다. 또한, 프로세서(202)는 송수신기(206)를 통해 제4 정보/신호를 포함하는 무선 신호를 수신한 뒤, 제4 정보/신호의 신호 처리로부터 얻은 정보를 메모리(204)에 저장할 수 있다. 메모리(204)는 프로세서(202)와 연결될 수 있고, 프로세서(202)의 동작과 관련한 다양한 정보를 저장할 수 있다. 예를 들어, 메모리(204)는 프로세서(202)에 의해 제어되는 프로세스들 중 일부 또는 전부를 수행하거나, 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들을 수행하기 위한 명령들을 포함하는 소프트웨어 코드를 저장할 수 있다. 여기서, 프로세서(202)와 메모리(204)는 무선 통신 기술(예, LTE, NR)을 구현하도록 설계된 통신 모뎀/회로/칩의 일부일 수 있다. 송수신기(206)는 프로세서(202)와 연결될 수 있고, 하나 이상의 안테나(208)를 통해 무선 신호를 송신 및/또는 수신할 수 있다. 송수신기(206)는 송신기 및/또는 수신기를 포함할 수 있다 송수신기(206)는 RF 유닛과 혼용될 수 있다. 다양한 실시예들에서 무선 기기는 통신 모뎀/회로/칩을 의미할 수도 있다.

이하, 무선 기기(100, 200)의 하드웨어 요소에 대해 보다 구체적으로 설명한다. 이로 제한되는 것은 아니지만, 하나 이상의 프로토콜 계층이 하나 이상의 프로세서(102, 202)에 의해 구현될 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 계층(예, PHY, MAC, RLC, PDCP, RRC, SDAP와 같은 기능적 계층)을 구현할 수 있다. 하나 이상의 프로세서(102, 202)는 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 하나 이상의 PDU(Protocol Data Unit) 및/또는 하나 이상의 SDU(Service Data Unit)를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 메시지, 제어정보, 데이터 또는 정보를 생성할 수 있다. 하나 이상의 프로세서(102, 202)는 다양한 실시예들에 따른 기능, 절차, 제안 및/또는 방법에 따라 PDU, SDU, 메시지, 제어정보, 데이터 또는 정보를 포함하는 신호(예, 베이스밴드 신호)를 생성하여, 하나 이상의 송수신기(106, 206)에게 제공할 수 있다. 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)로부터 신호(예, 베이스밴드 신호)를 수신할 수 있고, 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들에 따라 PDU, SDU, 메시지, 제어정보, 데이터 또는 정보를 획득할 수 있다.

하나 이상의 프로세서(102, 202)는 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 또는 마이크로 컴퓨터로 지칭될 수 있다. 하나 이상의 프로세서(102, 202)는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합에 의해 구현될 수 있다. 일 예로, 하나 이상의 ASIC(Application Specific Integrated Circuit), 하나 이상의 DSP(Digital Signal Processor), 하나 이상의 DSPD(Digital Signal Processing Device), 하나 이상의 PLD(Programmable Logic Device) 또는 하나 이상의 FPGA(Field Programmable Gate Arrays)가 하나 이상의 프로세서(102, 202)에 포함될 수 있다. 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있고, 펌웨어 또는 소프트웨어는 모듈, 절차, 기능 등을 포함하도록 구현될 수 있다. 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 수행하도록 설정된 펌웨어 또는 소프트웨어는 하나 이상의 프로세서(102, 202)에 포함되거나, 하나 이상의 메모리(104, 204)에 저장되어 하나 이상의 프로세서(102, 202)에 의해 구동될 수 있다. 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도들은 코드, 명령어(instruction, 인스트럭션) 및/또는 명령어의 집합 형태로 펌웨어 또는 소프트웨어를 사용하여 구현될 수 있다.

하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 다양한 형태의 데이터, 신호, 메시지, 정보, 프로그램, 코드, 지시 및/또는 명령을 저장할 수 있다. 하나 이상의 메모리(104, 204)는 ROM, RAM, EPROM, 플래시 메모리, 하드 드라이브, 레지스터, 캐쉬 메모리, 컴퓨터 판독 저장 매체 및/또는 이들의 조합으로 구성될 수 있다. 하나 이상의 메모리(104, 204)는 하나 이상의 프로세서(102, 202)의 내부 및/또는 외부에 위치할 수 있다. 또한, 하나 이상의 메모리(104, 204)는 유선 또는 무선 연결과 같은 다양한 기술을 통해 하나 이상의 프로세서(102, 202)와 연결될 수 있다.

하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치에게 다양한 실시예들에 따른 방법들 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 전송할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 다른 장치로부터 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 수신할 수 있다. 예를 들어, 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)와 연결될 수 있고, 무선 신호를 송수신할 수 있다. 예를 들어, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치에게 사용자 데이터, 제어 정보 또는 무선 신호를 전송하도록 제어할 수 있다. 또한, 하나 이상의 프로세서(102, 202)는 하나 이상의 송수신기(106, 206)가 하나 이상의 다른 장치로부터 사용자 데이터, 제어 정보 또는 무선 신호를 수신하도록 제어할 수 있다. 또한, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)와 연결될 수 있고, 하나 이상의 송수신기(106, 206)는 하나 이상의 안테나(108, 208)를 통해 다양한 실시예들에 따른 설명, 기능, 절차, 제안, 방법 및/또는 동작 순서도 등에서 언급되는 사용자 데이터, 제어 정보, 무선 신호/채널 등을 송수신하도록 설정될 수 있다. 다양한 실시예들에서, 하나 이상의 안테나는 복수의 물리 안테나이거나, 복수의 논리 안테나(예, 안테나 포트)일 수 있다. 하나 이상의 송수신기(106, 206)는 수신된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 하나 이상의 프로세서(102, 202)를 이용하여 처리하기 위해, 수신된 무선 신호/채널 등을 RF 밴드 신호에서 베이스밴드 신호로 변환(Convert)할 수 있다. 하나 이상의 송수신기(106, 206)는 하나 이상의 프로세서(102, 202)를 이용하여 처리된 사용자 데이터, 제어 정보, 무선 신호/채널 등을 베이스밴드 신호에서 RF 밴드 신호로 변환할 수 있다. 이를 위하여, 하나 이상의 송수신기(106, 206)는 (아날로그) 오실레이터 및/또는 필터를 포함할 수 있다.

다양한 실시예들에 따르면, 하나 이상의 메모리(예, 104 또는 204)는 지시들 또는 프로그램들을 저장할 수 있으며, 상기 지시들 또는 프로그램들은, 실행될 때, 상기 하나 이상의 메모리에 작동가능하게(operably) 연결되는 하나 이상의 하나의 프로세서로 하여금 다양한 실시예들 또는 구현들에 따른 동작들을 수행하도록 할 수 있다.

다양한 실시예들에 따르면, 컴퓨터 판독가능한(readable) 저장(storage) 매체(medium)은 하나 이상의 지시 또는 컴퓨터 프로그램을 저장할 수 있으며, 상기 하나 이상의 지시 또는 컴퓨터 프로그램은 하나 이상의 프로세서에 의해 실행될 때 상기 하나 이상의 프로세서로 하여금 다양한 실시예들 또는 구현들에 따른 동작들을 수행하도록 할 수 있다.

다양한 실시예들에 따르면, 프로세싱 기기(device) 또는 장치(apparatus)는 하나 이상의 프로세서와 상기 하나 이상의 프로세서와 연결 가능한 하나 이상의 컴퓨터 메모리를 포함할 수 있다. 상기 하나 이상의 컴퓨터 메모리는 지시들 또는 프로그램들을 저장할 수 있으며, 상기 지시들 또는 프로그램들은, 실행될 때, 상기 하나 이상의 메모리에 작동가능하게(operably) 연결되는 하나 이상의 프로세서로 하여금 다양한 실시예들 또는 구현들에 따른 동작들을 수행하도록 할 수 있다.

3.2.2. 다양한 실시예들이 적용되는 무선 기기 활용 예

도 32은 다양한 실시예들에 적용되는 무선 기기의 다른 예를 나타낸다. 무선 기기는 사용-예/서비스에 따라 다양한 형태로 구현될 수 있다(도 30 참조).

도 32을 참조하면, 무선 기기(100, 200)는 도 31의 무선 기기(100,200)에 대응하며, 다양한 요소(element), 성분(component), 유닛/부(unit), 및/또는 모듈(module)로 구성될 수 있다. 예를 들어, 무선 기기(100, 200)는 통신부(110), 제어부(120), 메모리부(130) 및 추가 요소(140)를 포함할 수 있다. 통신부는 통신 회로(112) 및 송수신기(들)(114)을 포함할 수 있다. 예를 들어, 통신 회로(112)는 도 31의 하나 이상의 프로세서(102,202) 및/또는 하나 이상의 메모리(104,204) 를 포함할 수 있다. 예를 들어, 송수신기(들)(114)는 도 31의 하나 이상의 송수신기(106,206) 및/또는 하나 이상의 안테나(108,208)을 포함할 수 있다. 제어부(120)는 통신부(110), 메모리부(130) 및 추가 요소(140)와 전기적으로 연결되며 무선 기기의 제반 동작을 제어한다. 예를 들어, 제어부(120)는 메모리부(130)에 저장된 프로그램/코드/명령/정보에 기반하여 무선 기기의 전기적/기계적 동작을 제어할 수 있다. 또한, 제어부(120)는 메모리부(130)에 저장된 정보를 통신부(110)을 통해 외부(예, 다른 통신 기기)로 무선/유선 인터페이스를 통해 전송하거나, 통신부(110)를 통해 외부(예, 다른 통신 기기)로부터 무선/유선 인터페이스를 통해 수신된 정보를 메모리부(130)에 저장할 수 있다.

추가 요소(140)는 무선 기기의 종류에 따라 다양하게 구성될 수 있다. 예를 들어, 추가 요소(140)는 파워 유닛/배터리, 입출력부(I/O unit), 구동부 및 컴퓨팅부 중 적어도 하나를 포함할 수 있다. 이로 제한되는 것은 아니지만, 무선 기기는 로봇(도 30, 100a), 차량(도 30, 100b-1, 100b-2), XR 기기(도 30, 100c), 휴대 기기(도 30, 100d), 가전(도 30, 100e), IoT 기기(도 30, 100f), 디지털 방송용 단말, 홀로그램 장치, 공공 안전 장치, MTC 장치, 의료 장치, 핀테크 장치(또는 금융 장치), 보안 장치, 기후/환경 장치, AI 서버/기기(도 30, 400), 기지국(도 30, 200), 네트워크 노드 등의 형태로 구현될 수 있다. 무선 기기는 사용-예/서비스에 따라 이동 가능하거나 고정된 장소에서 사용될 수 있다.

도 32에서 무선 기기(100, 200) 내의 다양한 요소, 성분, 유닛/부, 및/또는 모듈은 전체가 유선 인터페이스를 통해 상호 연결되거나, 적어도 일부가 통신부(110)를 통해 무선으로 연결될 수 있다. 예를 들어, 무선 기기(100, 200) 내에서 제어부(120)와 통신부(110)는 유선으로 연결되며, 제어부(120)와 제1 유닛(예, 130, 140)은 통신부(110)를 통해 무선으로 연결될 수 있다. 또한, 무선 기기(100, 200) 내의 각 요소, 성분, 유닛/부, 및/또는 모듈은 하나 이상의 요소를 더 포함할 수 있다. 예를 들어, 제어부(120)는 하나 이상의 프로세서 집합으로 구성될 수 있다. 예를 들어, 제어부(120)는 통신 제어 프로세서, 어플리케이션 프로세서(Application processor), ECU(Electronic Control Unit), 그래픽 처리 프로세서, 메모리 제어 프로세서 등의 집합으로 구성될 수 있다. 다른 예로, 메모리부(130)는 RAM(Random Access Memory), DRAM(Dynamic RAM), ROM(Read Only Memory), 플래시 메모리(flash memory), 휘발성 메모리(volatile memory), 비-휘발성 메모리(non-volatile memory) 및/또는 이들의 조합으로 구성될 수 있다.

이하, 도 32의 구현 예에 대해 도면을 참조하여 보다 자세히 설명한다.

3.2.3. 다양한 실시예들이 적용되는 휴대기기 예

도 33는 다양한 실시예들에 적용되는 휴대 기기를 예시한다. 휴대 기기는 스마트폰, 스마트패드, 웨어러블 기기(예, 스마트워치, 스마트글래스), 휴대용 컴퓨터(예, 노트북 등)을 포함할 수 있다. 휴대 기기는 MS(Mobile Station), UT(user terminal), MSS(Mobile Subscriber Station), SS(Subscriber Station), AMS(Advanced Mobile Station) 또는 WT(Wireless terminal)로 지칭될 수 있다.

도 33를 참조하면, 휴대 기기(100)는 안테나부(108), 통신부(110), 제어부(120), 메모리부(130), 전원공급부(140a), 인터페이스부(140b) 및 입출력부(140c)를 포함할 수 있다. 안테나부(108)는 통신부(110)의 일부로 구성될 수 있다. 블록 110~130/140a~140c는 각각 도 32의 블록 110~130/140에 대응한다.

통신부(110)는 다른 무선 기기, 기지국들과 신호(예, 데이터, 제어 신호 등)를 송수신할 수 있다. 제어부(120)는 휴대 기기(100)의 구성 요소들을 제어하여 다양한 동작을 수행할 수 있다. 제어부(120)는 AP(Application Processor)를 포함할 수 있다. 메모리부(130)는 휴대 기기(100)의 구동에 필요한 데이터/파라미터/프로그램/코드/명령을 저장할 수 있다. 또한, 메모리부(130)는 입/출력되는 데이터/정보 등을 저장할 수 있다. 전원공급부(140a)는 휴대 기기(100)에게 전원을 공급하며, 유/무선 충전 회로, 배터리 등을 포함할 수 있다. 인터페이스부(140b)는 휴대 기기(100)와 다른 외부 기기의 연결을 지원할 수 있다. 인터페이스부(140b)는 외부 기기와의 연결을 위한 다양한 포트(예, 오디오 입/출력 포트, 비디오 입/출력 포트)를 포함할 수 있다. 입출력부(140c)는 영상 정보/신호, 오디오 정보/신호, 데이터, 및/또는 사용자로부터 입력되는 정보를 입력 받거나 출력할 수 있다. 입출력부(140c)는 카메라, 마이크로폰, 사용자 입력부, 디스플레이부(140d), 스피커 및/또는 햅틱 모듈 등을 포함할 수 있다.

일 예로, 데이터 통신의 경우, 입출력부(140c)는 사용자로부터 입력된 정보/신호(예, 터치, 문자, 음성, 이미지, 비디오)를 획득하며, 획득된 정보/신호는 메모리부(130)에 저장될 수 있다. 통신부(110)는 메모리에 저장된 정보/신호를 무선 신호로 변환하고, 변환된 무선 신호를 다른 무선 기기에게 직접 전송하거나 기지국에게 전송할 수 있다. 또한, 통신부(110)는 다른 무선 기기 또는 기지국으로부터 무선 신호를 수신한 뒤, 수신된 무선 신호를 원래의 정보/신호로 복원할 수 있다. 복원된 정보/신호는 메모리부(130)에 저장된 뒤, 입출력부(140c)를 통해 다양한 형태(예, 문자, 음성, 이미지, 비디오, 헵틱)로 출력될 수 있다.

3.2.4. 다양한 실시예들이 적용되는 차량 또는 자율 주행 차량 예

도 34는 다양한 실시예들에 적용되는 차량 또는 자율 주행 차량을 예시한다. 차량 또는 자율 주행 차량은 이동형 로봇, 차량, 기차, 유/무인 비행체(Aerial Vehicle, AV), 선박 등으로 구현될 수 있다.

도 34를 참조하면, 차량 또는 자율 주행 차량(100)은 안테나부(108), 통신부(110), 제어부(120), 구동부(140a), 전원공급부(140b), 센서부(140c) 및 자율 주행부(140d)를 포함할 수 있다. 안테나부(108)는 통신부(110)의 일부로 구성될 수 있다. 블록 110/130/140a~140d는 각각 도 32의 블록 110/130/140에 대응한다.

통신부(110)는 다른 차량, 기지국(e.g. 기지국, 노변 기지국(Road Side unit) 등), 서버 등의 외부 기기들과 신호(예, 데이터, 제어 신호 등)를 송수신할 수 있다. 제어부(120)는 차량 또는 자율 주행 차량(100)의 요소들을 제어하여 다양한 동작을 수행할 수 있다. 제어부(120)는 ECU(Electronic Control Unit)를 포함할 수 있다. 구동부(140a)는 차량 또는 자율 주행 차량(100)을 지상에서 주행하게 할 수 있다. 구동부(140a)는 엔진, 모터, 파워 트레인, 바퀴, 브레이크, 조향 장치 등을 포함할 수 있다. 전원공급부(140b)는 차량 또는 자율 주행 차량(100)에게 전원을 공급하며, 유/무선 충전 회로, 배터리 등을 포함할 수 있다. 센서부(140c)는 차량 상태, 주변 환경 정보, 사용자 정보 등을 얻을 수 있다. 센서부(140c)는 IMU(inertial measurement unit) 센서, 충돌 센서, 휠 센서(wheel sensor), 속도 센서, 경사 센서, 중량 감지 센서, 헤딩 센서(heading sensor), 포지션 모듈(position module), 차량 전진/후진 센서, 배터리 센서, 연료 센서, 타이어 센서, 스티어링 센서, 온도 센서, 습도 센서, 초음파 센서, 조도 센서, 페달 포지션 센서 등을 포함할 수 있다. 자율 주행부(140d)는 주행중인 차선을 유지하는 기술, 어댑티브 크루즈 컨트롤과 같이 속도를 자동으로 조절하는 기술, 정해진 경로를 따라 자동으로 주행하는 기술, 목적지가 설정되면 자동으로 경로를 설정하여 주행하는 기술 등을 구현할 수 있다.

일 예로, 통신부(110)는 외부 서버로부터 지도 데이터, 교통 정보 데이터 등을 수신할 수 있다. 자율 주행부(140d)는 획득된 데이터를 기반으로 자율 주행 경로와 드라이빙 플랜을 생성할 수 있다. 제어부(120)는 드라이빙 플랜에 따라 차량 또는 자율 주행 차량(100)이 자율 주행 경로를 따라 이동하도록 구동부(140a)를 제어할 수 있다(예, 속도/방향 조절). 자율 주행 도중에 통신부(110)는 외부 서버로부터 최신 교통 정보 데이터를 비/주기적으로 획득하며, 주변 차량으로부터 주변 교통 정보 데이터를 획득할 수 있다. 또한, 자율 주행 도중에 센서부(140c)는 차량 상태, 주변 환경 정보를 획득할 수 있다. 자율 주행부(140d)는 새로 획득된 데이터/정보에 기반하여 자율 주행 경로와 드라이빙 플랜을 갱신할 수 있다. 통신부(110)는 차량 위치, 자율 주행 경로, 드라이빙 플랜 등에 관한 정보를 외부 서버로 전달할 수 있다. 외부 서버는 차량 또는 자율 주행 차량들로부터 수집된 정보에 기반하여, AI 기술 등을 이용하여 교통 정보 데이터를 미리 예측할 수 있고, 예측된 교통 정보 데이터를 차량 또는 자율 주행 차량들에게 제공할 수 있다.

요약하면, 다양한 실시예들은 일정 장치 및/또는 단말을 통해 구현될 수 있다.

예를 들어, 일정 장치는, 기지국, 네트워크 노드, 전송 단말, 수신 단말, 무선 장치, 무선 통신 장치, 차량, 자율주행 기능을 탑재한 차량, 드론 (Unmanned Aerial Vehicle, UAV), AI (Artificial Intelligence) 모듈, 로봇, AR (Augmented Reality) 장치, VR (Virtual Reality) 장치 또는 그 이외의 장치일 수 있다.

예를 들어, 단말은 개인 휴대 단말기 (PDA: Personal Digital Assistant), 셀룰러 폰, 개인 통신 서비스 (PCS: Personal Communication Service) 폰, GSM(Global System for Mobile) 폰, WCDMA (Wideband CDMA) 폰, MBS (Mobile Broadband System) 폰, 스마트 (Smart) 폰 또는 멀티모드 멀티밴드 (MM-MB: Multi Mode-Multi Band) 단말기 등일 수 있다.

여기서, 스마트 폰이란 이동통신 단말기와 개인 휴대 단말기의 장점을 혼합한 단말기로서, 이동통신 단말기에 개인 휴대 단말기의 기능인 일정 관리, 팩스 송수신 및 인터넷 접속 등의 데이터 통신 기능을 통합한 단말기를 의미할 수 있다. 또한, 멀티모드 멀티밴드 단말기란 멀티 모뎀칩을 내장하여 휴대 인터넷시스템 및 다른 이동통신 시스템(예를 들어, CDMA(Code Division Multiple Access) 2000 시스템, WCDMA(Wideband CDMA) 시스템 등)에서 모두 작동할 수 있는 단말기를 말한다.

또는, 단말은 노트북 PC, 핸드헬드 PC (Hand-Held PC), 태블릿 PC (tablet PC), 울트라북 (ultrabook), 슬레이트 PC (slate PC), 디지털 방송용 단말기, PMP (portable multimedia player), 네비게이션, 웨어러블 디바이스 (wearable device, 예를 들어, 워치형 단말기 (smartwatch), 글래스형 단말기 (smart glass), HMD (head mounted display) 등일 수 있다. 예를 들어, 드론은 사람이 타지 않고 무선 컨트롤 신호에 의해 비행하는 비행체일 수 있다. 예를 들어, HMD는 머리에 착용하는 형태의 디스플레이 장치일 수 있다. 예를 들어, HMD는 VR 또는 AR을 구현하기 위해 사용될 수 있다.

다양한 실시예들이 구현되는 무선 통신 기술은 LTE, NR 및 6G 뿐만 아니라 저전력 통신을 위한 NB-IoT (Narrowband Internet of Things) 를 포함할 수 있다. 이때, 예를 들어 NB-IoT 기술은 LPWAN (Low Power Wide Area Network) 기술의 일례일 수 있고, LTE Cat (category) NB1 및/또는 LTE Cat NB2 등의 규격으로 구현될 수 있으며, 상술한 명칭에 한정되는 것은 아니다. 추가적으로 또는 대체적으로, 다양한 실시예들에 따른 무선 기기에서 구현되는 무선 통신 기술은 LTE-M 기술을 기반으로 통신을 수행할 수 있다. 이때, 일 예로, LTE-M 기술은 LPWAN 기술의 일례일 수 있고, eMTC (enhanced Machine Type Communication) 등의 다양한 명칭으로 불릴 수 있다. 예를 들어, LTE-M 기술은 1) LTE CAT 0, 2) LTE Cat M1, 3) LTE Cat M2, 4) LTE non-BL(non-Bandwidth Limited), 5) LTE-MTC, 6) LTE Machine Type Communication, 및/또는 7) LTE M 등의 다양한 규격 중 적어도 어느 하나로 구현될 수 있으며 상술한 명칭에 한정되는 것은 아니다. 추가적으로 또는 대체적으로, 다양한 실시예들에 따른 무선 기기에서 구현되는 무선 통신 기술은 저전력 통신을 고려한 지그비(ZigBee), 블루투스(Bluetooth) 및 저전력 광역 통신망(Low Power Wide Area Network, LPWAN) 중 적어도 어느 하나를 포함할 수 있으며, 상술한 명칭에 한정되는 것은 아니다. 일 예로 ZigBee 기술은 IEEE 802.15.4 등의 다양한 규격을 기반으로 소형/저-파워 디지털 통신에 관련된 PAN(personal area networks)을 생성할 수 있으며, 다양한 명칭으로 불릴 수 있다.

다양한 실시예들은 다양한 수단을 통해 구현될 수 있다. 예를 들어, 다양한 실시예들은 하드웨어, 펌웨어(firmware), 소프트웨어 또는 그것들의 결합 등에 의해 구현될 수 있다.

하드웨어에 의한 구현의 경우, 다양한 실시예들에 따른 방법은 하나 또는 그 이상의 ASICs(application specific integrated circuits), DSPs(digital signal processors), DSPDs(digital signal processing devices), PLDs(programmable logic devices), FPGAs(field programmable gate arrays), 프로세서, 콘트롤러, 마이크로 콘트롤러, 마이크로 프로세서 등에 의해 구현될 수 있다.

펌웨어나 소프트웨어에 의한 구현의 경우, 다양한 실시예들에 따른 방법은 이상에서 설명된 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등의 형태로 구현될 수 있다. 예를 들어, 소프트웨어 코드는 메모리에 저장되어 프로세서에 의해 구동될 수 있다. 상기 메모리는 상기 프로세서 내부 또는 외부에 위치할 수 있으며, 이미 공지된 다양한 수단에 의해 상기 프로세서와 데이터를 주고 받을 수 있다.

다양한 실시예들은 그 기술적 아이디어 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 다양한 실시예들의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 다양한 실시예들의 등가적 범위 내에서의 모든 변경은 다양한 실시예들의 범위에 포함된다. 또한, 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함할 수 있다.

다양한 실시예들은 다양한 무선접속 시스템에 적용될 수 있다. 다양한 무선접속 시스템들의 일례로서, 3GPP(3rd Generation Partnership Project) 또는 3GPP2 시스템 등이 있다. 다양한 실시예들은 상기 다양한 무선접속 시스템 뿐 아니라, 상기 다양한 무선접속 시스템을 응용한 모든 기술 분야에 적용될 수 있다. 나아가, 제안한 방법은 초고주파 대역을 이용하는 mmWave 통신 시스템에도 적용될 수 있다.

Claims (19)

1. 무선 통신 시스템에서 단말에 의하여 수행되는 방법에 있어서,
   비정렬 프레임 바운더리 (unaligned frame boundary)에서 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset)과 관련된 정보가 포함된 RRC (radio resource control) 시그널링을 기지국으로부터 수신하는 과정;
   상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 시간 오프셋 (time offset)을 결정하는 과정; 및
   상기 비정렬 프레임 바운더리와 관련된 상기 제1 셀 및 상기 제2 셀에서 상기 기지국과 통신하는 과정을 포함하고,
   상기 시간 오프셋과 관련된 기준 시간 구간 (reference time duration)은, 상기 시간 오프셋을 위한 기준 (reference) SCS (subcarrier spacing)에 기초하고,
   상기 제1 셀 및 상기 제2 셀에서 상기 기지국과의 통신에 기초하여, PDSCH (physical downlink shared channel)가 상기 기지국으로부터 상기 단말에 의해 수신되고,
   DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH를 위한 PDCCH (physical downlink control channel)는, 상기 DRX와 관련된 온 구간 (on duration) 내에서 상기 단말에 의해 모니터링 되고,
   상기 RRC 시그널링은, 상기 제2 셀을 설정하기 위한 정보를 포함하는, 방법.
2. 삭제
3. 제 1 항에 있어서,
   상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋과 관련된 정수 값에 대한 정보를 포함하고,
   상기 슬롯 오프셋과 관련된 정수 값은, 미리 설정된 {-A,...,A} 중에서 선택되고, A는 상기 기준 SCS와 관련된 정수인, 방법.
4. 제 3 항에 있어서,
   상기 기준 SCS 가 증가됨에 기초하여, A는 증가되고, 상기 기준 SCS가 감소됨에 기초하여, A는 감소되는, 방법.
5. 제 1 항에 있어서,
   상기 기준 SCS 는, 상기 제1 셀에 설정된 하나 이상의 SCS와 상기 제2 셀에 설정된 하나 이상의 SCS 중에서 미리 설정된 조건을 만족하는 SCS인, 방법.
6. 제 5 항에 있어서,
   상기 미리 설정된 조건은, 상기 제1 셀에 설정된 하나 이상의 SCS와 상기 제2 셀에 설정된 하나 이상의 SCS 간의 대소 관계와 관련된 조건을 포함하는, 방법.
7. 제 1 항에 있어서,
   (i) 상기 제1 셀을 기준으로 상기 제2 셀이 시간 도메인 (time domain) 에서 제1 방향으로 시프트 된 것으로 결정되고, (ii) 상기 제1 셀에서 사용되는 SCS 와 상기 제2 셀에서 사용되는 SCS 중 적어도 하나가 30kHz를 초과함에 기초하여:
   상기 시간 오프셋에 기초하여, 상기 제2 셀의 슬롯 0은, 상기 슬롯 오프셋이 적용되기 전에 비하여 상기 시간 도메인에서 상기 제1 방향으로 16kappa + L 에 대응하는 시간 길이 만큼 시프트 된 후, 상기 시간 도메인에서 상기 제1 방향으로 L * M 만큼 시프트 되는 것에 기초하여 시프트 된 것으로 식별되고,
   (i) 상기 제1 셀을 기준으로 상기 제2 셀이 상기 시간 도메인에서 제2 방향으로 시프트 된 것으로 결정되고, (ii) 상기 제1 셀에서 사용되는 SCS 와 상기 제2 셀에서 사용되는 SCS 중 적어도 하나가 30kHz를 초과함에 기초하여:
   상기 슬롯 오프셋에 기초하여, 상기 제2 셀의 상기 슬롯 0 는, 상기 슬롯 오프셋이 적용되기 전에 비하여 상기 시간 도메인에서 상기 제2 방향으로 L * M 만큼 시프트 된 후, 상기 시간 도메인에서 상기 제2 방향으로 16kappa + L 에 대응하는 시간 길이 만큼 시프트 되는 것에 기초하여 시프트 된 것으로 식별되고,
   kappa는 64 이고, M 은 상기 시간 오프셋에 기초하여 결정되는 0 이상의 정수이고, L 은 상기 제1 셀 또는 상기 제2 셀의 0.5ms (millisecond) 시간 구간 내에서 상기 슬롯 0 를 제외한 하나 이상의 슬롯 각각의 슬롯 길이와 관련된, 방법.
8. 제 1 항에 있어서,
   상기 제1 셀은 PCell (primary cell) 또는 PSCell (primary second cell) 이고,
   상기 제2 셀은 SCell (secondary cell) 인, 방법.
9. 무선 통신 시스템에서 동작하는 단말에 있어서,
   메모리 (memory); 및
   상기 메모리와 연결된 하나 이상의 프로세서 (processor) 를 포함하고,
   상기 하나 이상의 프로세서는,
   비정렬 프레임 바운더리 (unaligned frame boundary)에서 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보가 포함된 RRC (radio resource control) 시그널링을 기지국으로부터 수신하고;
   상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 시간 오프셋을 결정하고; 및
   상기 비정렬 프레임 바운더리와 관련된 상기 제1 셀 및 상기 제2 셀에서 상기 기지국과 통신하도록 설정되고,
   상기 시간 오프셋과 관련된 기준 시간 구간 (reference time duration)은, 상기 시간 오프셋을 위한 기준 (reference) SCS (subcarrier spacing)에 기초하고,
   상기 제1 셀 및 상기 제2 셀에서 상기 기지국과의 통신에 기초하여, PDSCH (physical downlink shared channel) 가 상기 단말에 의해 상기 기지국으로부터 수신되고,
   DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH 를 위한 PDCCH (physical downlink control channel) 는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 상기 단말에 의해 모니터링 되고,
   상기 RRC 시그널링은, 상기 제2 셀을 설정하기 위한 정보를 포함하는, 단말.
10. 삭제
11. 제 9 항에 있어서,
    상기 슬롯 오프셋과 관련된 정보는, 상기 슬롯 오프셋과 관련된 정수 값에 대한 정보를 포함하고,
    상기 슬롯 오프셋과 관련된 정수 값은, 미리 설정된 {-A,...,A} 중에서 선택되고, A 은 상기 기준 SCS와 관련된 정수인, 단말.
12. 제 11 항에 있어서,
    상기 기준 SCS 가 증가됨에 기초하여, A 은 증가되고, 상기 기준 SCS가 감소됨에 기초하여, A 은 감소되는, 단말.
13. 제 9 항에 있어서,
    상기 기준 SCS 는, 상기 제1 셀에 설정된 하나 이상의 SCS 와 상기 제2 셀에 설정된 하나 이상의 SCS 중에서 미리 설정된 조건을 만족하는 SCS인, 단말.
14. 제 13 항에 있어서,
    상기 미리 설정된 조건은, 상기 제1 셀에 설정된 하나 이상의 SCS와 상기 제2 셀에 설정된 하나 이상의 SCS 간의 대소 관계와 관련된 조건을 포함하는, 단말.
15. 제 9 항에 있어서,
    (i) 상기 제1 셀을 기준으로 상기 제2 셀이 시간 도메인 (time domain) 에서 제1 방향으로 시프트 된 것으로 결정되고, (ii) 상기 제1 셀에서 사용되는 SCS와 상기 제2 셀에서 사용되는 SCS 중 적어도 하나가 30kHz를 초과함에 기초하여:
    상기 시간 오프셋에 기초하여, 상기 제2 셀의 슬롯 0은, 상기 슬롯 오프셋이 적용되기 전에 비하여 상기 시간 도메인에서 상기 제1 방향으로 16kappa + L 에 대응하는 시간 길이 만큼 시프트 된 후, 상기 시간 도메인에서 상기 제1 방향으로 L * M 만큼 시프트 되는 것에 기초하여 시프트 된 것으로 식별되고,
    (i) 상기 제1 셀을 기준으로 상기 제2 셀이 상기 시간 도메인에서 제2 방향으로 시프트 된 것으로 결정되고, (ii) 상기 제1 셀에서 사용되는 SCS 와 상기 제2 셀에서 사용되는 SCS 중 적어도 하나가 30kHz를 초과함에 기초하여:
    상기 슬롯 오프셋에 기초하여, 상기 제2 셀의 상기 슬롯 0은, 상기 슬롯 오프셋이 적용되기 전에 비하여 상기 시간 도메인에서 상기 제2 방향으로 L * M 만큼 시프트 된 후, 상기 시간 도메인에서 상기 제2 방향으로 16kappa + L 에 대응하는 시간 길이 만큼 시프트 되는 것에 기초하여 시프트 된 것으로 식별되고,
    kappa 는 64 이고, M은 상기 시간 오프셋에 기초하여 결정되는 0 이상의 정수이고, L은 상기 제1 셀 또는 상기 제2 셀의 0.5ms (millisecond) 시간 구간 내에서 상기 슬롯 0을 제외한 하나 이상의 슬롯 각각의 슬롯 길이와 관련된, 단말.
16. 제 9 항에 있어서,
    상기 제1 셀은 PCell (primary cell) 또는 PSCell (primary second cell) 이고,
    상기 제2 셀은 SCell (secondary cell) 인, 단말.
17. 무선 통신 시스템에서 기지국에 의하여 수행되는 방법에 있어서,
    비정렬 프레임 바운더리 (unaligned frame boundary)에서 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 획득하는 과정;
    상기 슬롯 오프셋과 관련된 정보를 포함하는 RRC (radio resource control) 시그널링을 단말로 송신하는 과정; 및
    상기 비정렬 프레임 바운더리와 관련된 상기 제1 셀 및 상기 제2 셀에서 상기 단말과 통신하는 과정을 포함하고,
    시간 오프셋과 관련된 기준 시간 구간 (reference time duration)은, 상기 시간 오프셋을 위한 기준 (reference) SCS (subcarrier spacing)에 기초하고,
    상기 시간 오프셋은 상기 슬롯 오프셋과 관련된 정보에 기초하여 상기 단말에 의해 결정되고,
    상기 통신에 기초하여, PDSCH (physical downlink shared channel)가 상기 기지국에 의해 상기 단말로 송신되고,
    DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH를 위한 PDCCH (physical downlink control channel)는, 상기 DRX와 관련된 온 구간 (on duration) 내에서 상기 기지국에 의해 상기 단말로 송신되고,
    상기 RRC 시그널링은, 상기 제2 셀을 설정하기 위한 정보를 포함하는, 방법.
18. 무선 통신 시스템에서 동작하는 기지국에 있어서,
    메모리 (memory); 및
    상기 메모리와 연결된 하나 이상의 프로세서 (processor) 를 포함하고,
    상기 하나 이상의 프로세서는:
    비정렬 프레임 바운더리 (unaligned frame boundary)에서 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보를 획득하고,
    상기 슬롯 오프셋과 관련된 정보를 포함하는 RRC (radio resource control) 시그널링을 단말로 송신하고,
    상기 비정렬 프레임 바운더리와 관련된 상기 제1 셀 및 상기 제2 셀에서 상기 단말과 통신하도록 설정되고,
    시간 오프셋과 관련된 기준 시간 구간 (reference time duration)은, 상기 시간 오프셋을 위한 기준 (reference) SCS (subcarrier spacing)에 기초하고,
    상기 시간 오프셋은 상기 슬롯 오프셋과 관련된 정보에 기초하여 상기 단말에 의해 결정되고,
    상기 통신에 기초하여, PDSCH (physical downlink shared channel)가 상기 기지국에 의해 상기 단말로 송신되고,
    DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH를 위한 PDCCH (physical downlink control channel)는, 상기 DRX 와 관련된 온 구간 (on duration) 내에서 상기 기지국에 의해 상기 단말로 송신되고,
    상기 RRC 시그널링은, 상기 제2 셀을 설정하기 위한 정보를 포함하는, 기지국.
19. 하나 이상의 프로세서 (processor) 가 방법을 수행하도록 하는 하나 이상의 명령어 (instruction) 를 저장하는 프로세서-판독 가능 매체 (processor-readable medium) 에 있어서, 상기 방법은:
    비정렬 프레임 바운더리 (unaligned frame boundary)에서 제1 셀과 제2 셀 간의 슬롯 오프셋 (slot offset) 과 관련된 정보가 포함된 RRC (radio resource control) 시그널링을 기지국으로부터 수신하는 과정;
    상기 슬롯 오프셋과 관련된 정보에 기초하여, 상기 제1 셀과 상기 제2 셀 간의 시간 오프셋 (time offset)을 결정하는 과정; 및
    상기 비정렬 프레임 바운더리와 관련된 상기 제1 셀 및 상기 제2 셀에서 상기 기지국과 통신하는 과정을 포함하고,
    상기 시간 오프셋과 관련된 기준 시간 구간 (reference time duration)은, 상기 시간 오프셋을 위한 기준 (reference) SCS (subcarrier spacing)에 기초하고,
    상기 제1 셀 및 상기 제2 셀에서 상기 기지국과의 통신에 기초하여, PDSCH (physical downlink shared channel)가 상기 기지국으로부터 수신되고,
    DRX (discontinuous reception) 가 설정됨에 기초하여, 상기 PDSCH를 위한 PDCCH (physical downlink control channel)는, 상기 DRX와 관련된 온 구간 (on duration) 내에서 모니터링 되고,
    상기 RRC 시그널링은, 상기 제2 셀을 설정하기 위한 정보를 포함하는, 프로세서-판독 가능 매체.
    

Images