KR102473069B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102473069B1
KR102473069B1 KR1020180000252A KR20180000252A KR102473069B1 KR 102473069 B1 KR102473069 B1 KR 102473069B1 KR 1020180000252 A KR1020180000252 A KR 1020180000252A KR 20180000252 A KR20180000252 A KR 20180000252A KR 102473069 B1 KR102473069 B1 KR 102473069B1
Authority
KR
South Korea
Prior art keywords
signal line
line
electrode
insulating film
layer
Prior art date
Application number
KR1020180000252A
Other languages
English (en)
Other versions
KR20190083019A (ko
Inventor
이필석
김진택
안기완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180000252A priority Critical patent/KR102473069B1/ko
Priority to US16/236,747 priority patent/US10741632B2/en
Publication of KR20190083019A publication Critical patent/KR20190083019A/ko
Application granted granted Critical
Publication of KR102473069B1 publication Critical patent/KR102473069B1/ko

Links

Images

Classifications

    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3276—
    • H01L51/5012—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예에 따른 표시 장치는 기판 위에 위치하고 제1 신호선, 상기 제1 신호선 위에 위치하는 제1 절연막, 상기 제1 절연막 위에 위치하고, 상기 제1 신호선과 교차하는 제2 신호선을 포함하고, 상기 제1 절연막은 표면 높이가 낮은 오목부를 가지고, 상기 제1 신호선과 상기 제2 신호선은 상기 제1 절연막의 상기 오목부를 사이에 두고 서로 중첩한다.

Description

표시 장치 및 그 제조 방법 {DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 신호선의 단선을 방지할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
평판 표시 장치는 액정 표시 장치(liquid crystal display: LCD), 플라즈마 표시 장치(plasma display panel: PDP), 유기 발광 표시 장치(organic light emitting diode device: OLED device), 전계 효과 표시 장치(field effect display: FED), 전기 영동 표시 장치(electrophoretic display device) 등을 포함한다.
이러한 표시 장치를 구동하기 위한 구동 신호를 제공하기 위한 복수의 신호선들은 두꺼운 절연막을 사이에 두고 서로 중첩하여 불필요한 기생 용량을 방지할 수 있다.
그러나, 서로 중첩하여 교차하는 신호선들 사이에 두꺼운 절연막이 위치하는 경우, 아래에 위치하는 신호선과 절연막의 단차에 의해 절연막 위에 형성되는 신호선이 얇게 형성되어 단선될 수 있다.
실시예들은 두꺼운 절연막을 사이에 두고 서로 교차하여 중첩하는 두 신호선들의 교차부에서 절연막 위에 위치하는 신호선의 단차에 따른 단선을 방지할 수 있는 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
실시예에 따른 표시 장치는 기판 위에 위치하고 제1 신호선, 상기 제1 신호선 위에 위치하는 제1 절연막, 상기 제1 절연막 위에 위치하고, 상기 제1 신호선과 교차하는 제2 신호선을 포함하고, 상기 제1 절연막은 표면 높이가 낮은 오목부를 가지고, 상기 제1 신호선과 상기 제2 신호선은 상기 제1 절연막의 상기 오목부를 사이에 두고 서로 중첩한다.
상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 데이터선일 수 있다.
상기 기판 위에 위치하는 유기 발광층을 더 포함하고, 상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 상기 유기 발광층에 구동 전압을 인가하는 구동 전압선일 수 있다.
상기 표시 장치는 상기 제2 신호선 위에 위치하는 제2 절연막을 더 포함하고, 상기 제2 절연막은 상기 제1 신호선과 상기 제2 신호선이 중첩하는 영역에 위치하는 상기 제2 신호선을 노출하는 개구부를 가지고, 상기 표시 장치는 상기 개구부 내에서 상기 제2 신호선을 덮는 보호 전극을 더 포함할 수 있다.
상기 표시 장치는 상기 기판 위에 위치하는 화소 전극을 더 포함하고, 상기 보호 전극은 상기 화소 전극과 같은 층으로 이루어질 수 있다.
실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 신호선을 형성하는 단계, 상기 제1 신호선 위에, 표면 높이가 낮은 오목부를 가지는 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에, 상기 제1 절연막의 상기 오목부 위에서 상기 제1 신호선과 교차하는 제2 신호선을 형성하는 단계를 포함한다.
상기 표시 장치의 제조 방법은 상기 제2 신호선 위에, 상기 제1 신호선과 상기 제2 신호선이 중첩하는 영역에 위치하는 상기 제2 신호선을 노출하는 개구부를 가지는 제2 절연막을 형성하는 단계, 그리고 상기 개구부 내에서 상기 제2 신호선을 덮는 보호 전극을 형성하는 단계를 더 포함할 수 있다.
실시예들에 따르면, 두꺼운 절연막을 사이에 두고 서로 교차하여 중첩하는 두 신호선들의 교차부에서 절연막 위에 위치하는 신호선의 두께가 작아지거나 단선되는 것을 방지할 수 있다.
도 1은 한 실시예에 따른 표시 장치의 간략 단면도이다.
도 2는 한 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 3은 한 실시예에 따른 표시 장치의 배치도이다.
도 4는 도 3의 IV―IV 선을 따라 잘라 도시한 단면도이다.
도 5는 도 3의 V―V 선을 따라 잘라 도시한 단면도이다.
도 6은 다른 한 실시예에 따른 표시 장치의 간략 단면도이다.
도 7은 다른 한 실시예에 따른 표시 장치의 배치도이다.
도 8은 도 7의 VIII―VIII 선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 IX―IX 선을 따라 잘라 도시한 단면도이다.
도 10은 다른 한 실시예에 따른 표시 장치의 간략 단면도이다.
도 11 내지 도 15는 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
도 16 내지 도 21은 다른 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
도 22 내지 도 25는 다른 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하 도면을 참고하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1을 참고하여, 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 1은 한 실시예에 따른 표시 장치의 간략 단면도이다.
도 1을 참고하면, 기판(110) 위에 제1 신호선(150)이 위치하고, 제1 신호선(150) 위에 제1 절연층(IL1)이 위치하고, 제1 절연층(IL1) 위에 제2 신호선(170)이 위치한다. 제1 신호선(150)과 제2 신호선(170)은 제1 절연층(IL1)을 사이에 두고 서로 중첩한다. 제1 절연층(IL1)은 제1 신호선(150)과 제2 신호선(170)이 서로 중첩하지 않는 영역에서 제1 두께(D1)를 가지고, 제1 신호선(150)과 제2 신호선(170)이 서로 중첩하지 않는 영역에서 제1 두께(D1)보다 작은 제2 두께(D2)를 가지는 오목부(O)를 가진다. 이처럼, 제1 절연층(IL1)은 제1 신호선(150)과 제2 신호선(170)이 서로 중첩하는 영역에서 상대적으로 작은 제2 두께(D2)를 가지는 오목부(O)를 포함함으로써, 제1 절연층(IL1) 아래에 위치하는 제1 신호선(150)의 단차보다 제1 신호선(150) 위에 위치하는 제1 절연층(IL1)의 단차가 작아지고, 오목부(O)에서 표면의 높이가 작아진다.
이처럼, 제1 신호선(150)과 제2 신호선(170)의 중첩 영역에 위치하는 제1 절연층(IL1)의 두께를 작게 형성함으로써, 제1 신호선(150) 위에 형성되는 제2 신호선(170)은 단차의 영향이 작은 제1 절연층(IL1) 위에 형성된다. 따라서, 제1 신호선(150)과 제1 절연층(IL1)의 단차에 따라 그 위에 형성되는 제2 신호선(170)의 두께가 감소하거나 제2 신호선(170)이 단선되는 것을 방지할 수 있다. 또한, 제1 절연층(IL1)은 제1 신호선(150)과 제2 신호선(170)의 중첩 영역에 위치하는 오목부(O)를 가짐으로써, 높이가 낮은 오목부(O) 내에 제2 신호선(170)이 형성되어, 제1 신호선(150)과 제2 신호선(170)의 중첩 영역에 위치하는 제2 신호선(170)의 두께가 증가할 수 있다.
그러면, 이제 도 2를 참고하여, 본 발명의 한 실시예에 따른 표시 장치의 신호선과 화소의 연결관계에 대하여 설명한다. 도 2는 본 발명의 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 2를 참고하면, 본 발명의 한 실시예에 따른 표시 장치는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있는 화소(pixel)(PX)를 포함한다. 여기서, 화소(PX)는 이미지(image)을 표시하는 최소 단위를 말하며, 표시 장치는 복수의 화소(PX)를 통해 이미지를 표시한다.
신호선(121, 171, 172)은 게이트 신호(또는 주사 신호)를 전달하는 게이트선(gate line)(121), 데이터 신호를 전달하는 데이터선(data line)(171), 구동 전압을 전달하는 구동 전압선(driving voltage line)(172)을 포함한다. 게이트선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고, 데이터선(171)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 구동 전압선(172)은 대략 열 방향으로 뻗어 있는 것으로 도시되어 있으나, 행 방향 또는 열 방향으로 뻗거나 그물 모양으로 형성될 수 있다.
한 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transitor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 소자(organic light emitting element)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(121)으로부터 받은 주사 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 전달한다.
유지 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 유지 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn―off)된 뒤에도 이를 유지한다.
유기 발광 소자(LD)는 예를 들면 유기 발광 다이오드(organic light emitting diode, OLED)로서, 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 유기 발광 소자(LD)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나 또는 하나 이상의 빛을 고유하게 내는 유기 물질을 포함할 수 있으며, 유기 발광 표시 장치는 이들 색의 공간적인 합으로 원하는 영상을 표시한다. 또한, 유기 발광 소자(LD)는 삼원색 등 기본색의 합으로 이루어진 백색을 발할 수도 있으며, 이 경우, 각 화소에는 삼원색 중 기본색 중 어느 하나를 표시하는 색필터가 형성되어 있다. 또한, 각 화소는 기본색 중의 하나를 표시하는 화소와 백색을 표시하는 화소를 포함할 수도 있고, 이 경우, 백색을 표시하는 화소에만 색필터가 형성되지 않을 수도 있다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n―채널 전계 효과 트랜지스터(field effect transistor, FET)이지만, 이들 중 적어도 하나는 p―채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 유지 축전기(Cst) 및 유기 발광 소자(LD)의 연결 관계가 바뀔 수 있다.
그러면, 도 2와 함께 도 3 내지 도 5를 참고하여, 한 실시예에 따른 표시 장치의 구체적인 구조에 대하여 설명한다. 도 3은 한 실시예에 따른 표시 장치의 배치도이고, 도 4는 도 3의 IV―IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 3의 V―V 선을 따라 잘라 도시한 단면도이다.
기판(110) 위에 버퍼층(120)이 위치한다.
기판(110)은 유리, 석영, 세라믹 또는 플라스틱 등으로 이루어진 절연성 기판 일 수 있으며, 기판(110)은 스테인리스 강 등으로 이루어진 금속성 기판일 수 있다. 기판(110)은 가요성(flexible)일 수 있다.
버퍼층(120)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiO2)가 적층된 이중막 구조를 가질 수 있다. 버퍼층(120)은 불순물 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다.
버퍼층(120) 위에는 다결정 규소로 이루어진 제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138)이 위치한다.
제1 반도체(135a)는 제1 채널 영역(1355a)과 제1 채널 영역(1355a)의 양측에 위치하는 제1 소스 영역(1356a) 및 제1 드레인 영역(1357a)으로 구분된다.
제2 반도체(135b)는 제2 채널 영역(1355b)과 제2 채널 영역(1355b)의 양측에 위치하는 제2 소스 영역(1356b) 및 제2 드레인 영역(1357b)으로 구분된다.
제1 반도체(135a) 및 제2 반도체(135b)의 제1 채널 영역(1355a)과 제2 채널 영역(1355b)은 불순물이 도핑되지 않은 다결정 규소, 즉 진성 반도체(intrinsic semiconductor)이다. 제1 반도체(135a) 및 제2 반도체(135b)의 제1 소스 영역(1356a) 및 제1 드레인 영역(1357a), 그리고 제2 소스 영역(1356b) 및 제2 드레인 영역(1357b)은 도전성 불순물이 도핑된 다결정 규소, 즉 불순물 반도체(impurity semiconductor)이다.
제1 축전기 전극(138)은 제2 반도체(135b)의 제2 소스 영역(1356b)으로부터 확장되어 있다. 따라서, 제1 축전기 전극(138)은 제2 소스 영역(1356b)과 동일한 층으로 이루어져, 도전성 불순물이 도핑된 다결정 규소, 즉 불순물 반도체(impurity semiconductor)이다.
제1 반도체(135a) 및 제2 반도체(135b)의 제1 소스 영역(1356a) 및 제1 드레인 영역(1357a), 제2 소스 영역(1356b) 및 제2 드레인 영역(1357b), 그리고 제1 축전기 전극(138)에 도핑되는 불순물은 p형 불순물 및 n형 불순물 중 어느 하나 일 수 있다.
제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138) 위에는 게이트 절연막(140)이 위치한다.
게이트 절연막(140)은 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 및 산화 규소 중 적어도 하나를 포함한 단층 또는 복수층일 수 있다.
게이트 절연막(140) 위에는 게이트선(121), 제1 게이트 전극(154a), 제2 게이트 전극(154b), 그리고 제2 축전기 전극(158)이 위치한다.
게이트선(121)은 가로 방향으로 길게 뻗어 게이트 신호를 전달하고, 제1 게이트 전극(154a)은 게이트선(121)으로부터 제1 반도체(135a)를 향해 돌출되어 있다.
게이트선(121), 제1 게이트 전극(154a), 그리고 제2 게이트 전극(154b)은 투명한 도전체로 이루어진 하부막(121p, 154ap, 154bp)과 텅스텐, 몰리브덴, 알루미늄 또는 이들의 합금 등의 저저항성 도전체를 포함하는 불투명한 도전체로 이루어진 상부막(121q, 154aq, 154bq)을 포함한다.
제2 축전기 전극(158)은 제2 게이트 전극(154b)과 연결되어 있으며 제1 축전기 전극(138)과 중첩한다. 제2 축전기 전극(158)은 게이트선(121), 제1 게이트 전극(154a), 그리고 제2 게이트 전극(154b)의 하부막(154ap, 154bp)과 동일한 층으로 이루어진다. 즉, 제2 축전기 전극(158)은 투명한 도전체로 이루어진다.
제1 축전기 전극(138)과 제2 축전기 전극(158)은 게이트 절연막(140)을 유전체로 하여 제1 유지 축전기(80)를 이룬다. 앞서 설명한 바와 같이, 제1 축전기 전극(138)은 반도체층으로 이루어지고, 제2 축전기 전극(158)은 투명한 도전체로 이루어진다. 따라서, 제1 유지 축전기(80)는 투명한 층으로 이루어져, 제1 유지 축전기(80)에 따른 표시 장치의 개구율 저하를 방지할 수 있다.
게이트선(121), 제1 게이트 전극(154a), 제2 게이트 전극(154b), 그리고 제2 축전기 전극(158) 위에는 제1 층간 절연막(160)이 위치한다. 제1 층간 절연막(160)은 게이트 절연막(140)과 마찬가지로 테트라에톡시실란(tetra ethyl ortho silicate, TEOS), 질화 규소 또는 산화 규소 등을 포함할 수 있다.
제1 층간 절연막(160)과 게이트 절연막(140)은 제1 반도체(135a)의 제1 소스 영역(1356a)을 노출하는 제1 소스 접촉 구멍(166a), 제1 반도체(135a)의 제1 드레인 영역(1357a)을 노출하는 제1 드레인 접촉 구멍(167a), 제2 반도체(135b)의 제2 소스 영역(1356b)을 노출하는 제2 소스 접촉 구멍(166b), 제2 반도체(135b)의 제2 드레인 영역(1357b)을 노출하는 제2 드레인 접촉 구멍(167b)을 가진다. 제1 층간 절연막(160)은 제2 게이트 전극(154b)을 노출하는 제1 접촉 구멍(81)을 가진다.
제1 층간 절연막(160) 위에는 제1 소스 전극(176a)을 포함하는 데이터선(171), 제2 소스 전극(176b)를 포함하는 구동 전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)이 위치한다.
데이터선(171)은 데이터 신호를 전달하며 게이트선(121)과 교차하는 방향으로 뻗어 있다.
구동 전압선(172)은 일정 전압을 전달하며 데이터선(171)과 나란하게 뻗을 수 있다.
제1 소스 전극(176a)은 데이터선(171)으로부터 제1 반도체(135a)를 향해서 돌출되어 있으며, 제2 소스 전극(176b)은 구동 전압선(172)으로부터 제2 반도체(135b)를 향해서 돌출되어 있다.
제1 소스 전극(176a)은 제1 소스 접촉 구멍(166a)을 통해서 제1 소스 영역(1356a)과 연결되고, 제2 소스 전극(176b)은 제2 소스 접촉 구멍(166b)을 통해서 제2 소스 영역(1356b)과 연결된다.
제1 드레인 전극(177a)은 제1 소스 전극(176a)과 마주하고, 제1 드레인 전극(177a)은 제1 드레인 접촉 구멍(167a)을 통해서 제1 드레인 영역(1357a)과 연결된다. 이와 유사하게, 제2 드레인 전극(177b)은 제2 소스 전극(176b)과 마주하며, 제2 드레인 전극(177b)은 제2 드레인 접촉 구멍(167b)을 통해서 제2 드레인 영역(1357b)과 연결된다.
제1 드레인 전극(177a)은 게이트선을 따라 연장되어 있으며, 제1 접촉 구멍(81)을 통해서 제2 게이트 전극(154b)과 전기적으로 연결된다.
제1 소스 전극(176a)을 포함하는 데이터선(171), 제2 소스 전극(176b)을 포함하는 구동 전압선(172), 그리고 제1 드레인 전극(177a) 및 제2 드레인 전극(177b) 위에는 제2 층간 절연막(180)이 위치한다.
제2 층간 절연막(180)은 제1 층간 절연막(160)과 동일한 물질을 포함할 수 있으며, 제2 드레인 전극(177b)을 노출하는 제2 접촉 구멍(82)을 가진다.
제2 층간 절연막(180) 위에는 제1 전극(191)이 위치한다. 제1 전극(191)은 애노드 전극일 수 있다.
제1 전극(191)은 제2 접촉 구멍(82)을 통해 제2 드레인 전극(177b)과 연결된다.
제1 전극(191) 위에는 화소 정의막(195)이 위치한다. 화소 정의막(195)은 폴리아크릴계(polyacrylates) 또는 폴리이미드계(polyimides) 등의 수지와 실리카 계열의 무기물 등을 포함하여 이루어질 수 있다.
화소 정의막(195)으로 덮여 있지 않은 제1 전극(191) 위에는 유기 발광층(370)이 위치한다.
유기 발광층(370)은 발광층을 포함하고, 정공 수송층(hole―injection layer, HIL), 정공 수송층(hole―transporting layer, HTL), 전자 수송층(electron―transporting layer, ETL) 및 전자 주입층(electron―injection layer, EIL) 중 하나 이상을 더 포함할 수 있다.
유기 발광층(370)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 제1 전극(191) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
유기 발광층(370)은 적색, 녹색, 청색 등 삼원색의 빛 중 어느 하나의 빛을 낼 수 있다.
화소 정의막(195) 및 유기 발광층(370) 위에는 제2 전극(270)이 위치한다.
제2 전극(270)은 유기 발광 소자의 캐소드 전극이 된다. 따라서 제1 전극(191), 유기 발광층(370) 및 제2 전극(270)은 유기 발광 소자(LD)를 이룬다.
제2 전극(270)은 반사막, 투명막 또는 반투과막을 포함할 수 있다.
반사막 및 반투과막은 마그네슘(Mg), 은(Ag), 금(Au), 칼슘(Ca), 리튬(Li), 크롬(Cr) 및 알루미늄(Al) 중 하나 이상의 금속 또는 이들의 합금을 포함할 수 있다. 반사막과 반투과막은 두께로 결정되며, 반투과막은 200nm 이하의 두께를 가질 수 있다. 투명막은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(산화 아연) 등의 물질로 이루어진다.
도 3을 참고하면, 게이트선(121)과 데이터선(171) 및 구동 전압선(172)은 서로 다른 방향으로 뻗어 교차하고, 제1 층간 절연막(160)을 사이에 두고 서로 중첩한다.
앞서 설명한 바와 같이, 게이트 절연막(140) 위에는 게이트선(121)이 위치하고, 게이트선(121)은 하부막(121p)과 상부막(121q)을 포함한다. 게이트선(121) 위에는 제1 층간 절연막(160)이 위치하고, 제1 층간 절연막(160) 위에는 데이터선(171)이 위치한다.
그러면, 도 3과 함께 도 5를 참고하여, 게이트선(121)과 데이터선(171)을 예로 들어, 두 신호선의 중첩 영역에 대하여 설명한다.
제1 층간 절연막(160)을 사이에 두고, 게이트선(121)과 데이터선(171)의 일부분이 서로 중첩한다. 제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에 위치하는 오목부(O)를 가진다. 제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하지 않는 부분에서는 제1 두께(D1)를 가지고, 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분의 오목부(O)에서는 제2 두께(D2)를 가진다. 제2 두께(D2)는 제1 두께(D1)보다 작다. 즉, 서로 다른 층에 위치하고, 서로 다른 방향으로 뻗어 있는 게이트선(121)과 데이터선(171)이 서로 교차하면서 서로 상하 중첩하는 중첩 부분에서, 게이트선(121)과 데이터선(171) 사이에 위치하는 제1 층간 절연막(160)은 다른 부분의 제1 두께(D1)보다 작은 제2 두께(D2)를 가져, 표면 높이가 낮은 오목부(O)를 가진다. 이처럼, 두 신호선, 게이트선(121)과 데이터선(171)이 서로 중첩하는 중첩 영역에서, 제1 층간 절연막(160)의 두께가 작아짐으로써, 제1 층간 절연막(160) 아래에 위치하는 게이트선(121)의 단차보다 제1 층간 절연막(160)의 단차가 더 작아지고, 단차가 작은 제1 층간 절연막(160) 위에 데이터선(171)이 위치함으로써, 데이터선(171) 형성 시, 게이트선(121)과 중첩하는 중첩 영역에서 데이터선(171)의 두께가 얇아지거나 데이터선(171)이 단선되는 것을 방지할 수 있고, 데이터선(171)은 오목부(O) 내에 위치하여, 두께가 커질 수 있다.
도시한 실시예에서, 게이트선(121)과 데이터선(171)을 예를 들어 설명하였지만, 이에 한정되지 않고, 절연막을 사이에 두고 서로 다른 층에 형성되어, 서로 교차하는 두 개의 신호선의 중첩 부분에 위치하는 절연막에 모두 적용 가능하다. 이처럼, 실시예에 따른 표시 장치에 따르면, 서로 다른 층에 형성되어, 서로 교차하는 두 개의 신호선의 중첩 부분에 위치하는 절연막의 두께를 다른 부분보다 작게 형성하여, 절연막 아래에 위치하는 신호선의 단차의 영향을 줄여, 절연막 위에 형성되는 신호선의 두께가 얇아지거나 절연막 위에 형성되는 신호선이 단선되는 것을 방지할 수 있다.
앞서 도 2 내지 도 4에 도시한 표시 장치의 한 화소의 구조는 일 예로써, 본 발명의 실시예에 따른 표시 장치의 화소 구조가 이에 구조에 한정되는 것은 아니다. 신호선 및 유기 발광 소자는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다. 예컨대, 도 2에서는, 표시 장치로서, 하나의 화소에 두 개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함하는 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서, 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다.
그러면, 도 6을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 6은 다른 한 실시예에 따른 표시 장치의 간략 단면도이다.
도 6을 참고하면, 기판(110) 위에 제1 신호선(150)이 위치하고, 제1 신호선(150) 위에 제1 절연층(IL1)이 위치하고, 제1 절연층(IL1) 위에 제2 신호선(170)이 위치한다. 제1 신호선(150)과 제2 신호선(170)은 제1 절연층(IL1)을 사이에 두고 서로 중첩한다.
제2 신호선(170) 위에는 제2 절연층(IL2)이 위치하고, 제2 절연층(IL2)은 제1 신호선(150)과 제2 신호선(170)이 서로 중첩하는 영역보다 넓은 영역에 형성되어 있는 개구부(O1)를 가진다.
제2 절연층(IL2)의 개구부(O1)는 제2 신호선(170)과 중첩하고, 개구부(O1)와 중첩하는 제2 신호선(170) 위에는 보호층(190)이 위치한다. 보호층(190)은 도전성 물질로 이루어지며, 화소 전극(191)과 같은 층으로 이루어질 수 있다.
보호층(190)은 제1 신호선(150)과 제2 신호선(170)이 서로 중첩하는 영역에 위치하는 제2 신호선(170)을 넓게 덮어 보호함으로써, 제1 신호선(150)과 제1 절연층(IL1)의 단차에 의해 제2 신호선(170)의 두께가 얇아지거나, 제2 신호선(170)이 단선되더라도, 두께가 얇은 제2 신호선(170)은 보호층(190)으로 덮이고, 단선된 제2 신호선(170)의 단선 부분은 보호층(190)에 의해 서로 연결된다. 이처럼, 제1 신호선(150)과 제2 신호선(170)의 중첩 영역 위에 위치하는 제2 절연층(IL2)이 제1 신호선(150)과 제2 신호선(170)의 중첩 영역과 중첩하는 개구부(O1)를 가지고, 개구부(O1) 내에 제2 신호선(170)을 덮어 보호하는 보호층(190)을 형성함으로써, 제2 신호선(170)의 두께가 감소하거나 제2 신호선(170)이 단선되더라도, 제2 신호선(170)의 손상에 따른 영향을 없앨 수 있다.
그러면, 도 7 내지 도 9를 참고하여, 본 발명의 다른 한 실시예에 따른 표시 장치의 구체적인 구조에 대하여 설명한다. 도 7은 다른 한 실시예에 따른 표시 장치의 배치도이고, 도 8은 도 7의 VIII―VIII 선을 따라 잘라 도시한 단면도이고, 도 9는 도 7의 IX―IX 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 9를 참고하면, 본 실시예에 따른 표시 장치의 구체적인 구조는 앞서 도 3 내지 도 5를 참고로 설명한 실시예에 따른 표시 장치의 구조와 유사하다. 동일한 구조에 대한 구체적인 설명은 생략한다.
도 7을 참고하면, 게이트선(121)과 데이터선(171) 및 구동 전압선(172)은 서로 다른 방향으로 뻗어 교차하고, 제1 층간 절연막(160)을 사이에 두고 서로 중첩한다.
앞서 설명한 바와 같이, 게이트 절연막(140) 위에는 게이트선(121)이 위치하고, 게이트선(121)은 하부막(121p)과 상부막(121q)을 포함한다. 게이트선(121) 위에는 제1 층간 절연막(160)이 위치하고, 제1 층간 절연막(160) 위에는 데이터선(171)이 위치한다.
도 7 내지 도 9를 참고하여, 게이트선(121)과 데이터선(171)을 예로 들어 두 신호선의 중첩 영역에 대하여 설명한다.
게이트선(121)과 데이터선(171)은 서로 다른 층에 위치하며, 제1 층간 절연막(160)을 사이에 두고, 게이트선(121)과 데이터선(171)의 일부분이 서로 중첩한다. 데이터선(171) 위에는 제2 층간 절연막(180)이 위치하고, 제2 층간 절연막(180)은 게이트선(121)과 데이터선(171)이 서로 중첩하는 중첩 영역에 위치하는 데이터선(171)과 중첩하는 개구부(83)를 가진다. 제2 층간 절연막(180)의 개구부(83)는 제2 층간 절연막(180)의 제2 접촉 구멍(82)과 동시에 형성될 수 있다.
제2 층간 절연막(180)의 개구부(83)와 중첩하는 데이터선(171)의 위에는 보호 전극(192)이 위치한다. 보호 전극(192)은 유기 발광 소자(LD)의 제1 전극(191)과 동일한 층으로 이루어진다.
보호 전극(192) 위에는 화소 정의막(195)과 제2 전극(270)이 위치한다.
본 실시예에 따른 표시 장치에 따르면, 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)은 보호 전극(192)에 의해 덮인다. 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)을 보호 전극(192)으로 덮어 보호함으로써, 단차에 따른 데이터선(171)의 손상에 따른 영향을 없앨 수 있다.
앞서 도 3 내지 도 5를 참고로 설명한 실시예에 따른 표시 장치의 구조는 본 실시예에 따른 표시 장치에 모두 적용가능하다.
그러면, 도 10을 참고하여, 다른 한 실시예에 따른 표시 장치에 대하여 설명한다. 도 10은 다른 한 실시예에 따른 표시 장치의 간략 단면도이다.
도 10을 참고하면, 제1 층간 절연막(160)을 사이에 두고, 게이트선(121)과 데이터선(171)의 일부분이 서로 중첩한다. 제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하지 않는 부분에서는 제1 두께(D1)를 가지고, 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서는 제1 두께(D1)보다 작은 제2 두께(D2)를 가지고, 제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에 위치하는 오목부(O)를 가진다.
데이터선(171) 위에는 제2 층간 절연막(180)이 위치하고, 제2 층간 절연막(180)은 게이트선(121)과 데이터선(171)이 서로 중첩하는 중첩 영역에 위치하는 데이터선(171)과 중첩하는 개구부(83)를 가진다.
제2 층간 절연막(180)의 개구부(83)와 중첩하는 데이터선(171)의 위에는 보호 전극(192)이 위치한다. 보호 전극(192)은 유기 발광 소자(LD)의 제1 전극(191)과 동일한 층으로 이루어진다.
보호 전극(192) 위에는 화소 정의막(195)과 제2 전극(270)이 위치한다.
이처럼, 게이트선(121)과 데이터선(171)이 서로 중첩하는 중첩 영역에서, 제1 층간 절연막(160)의 두께가 작아져 표면 높이가 낮은 오목부(O)를 포함함으로써, 제1 층간 절연막(160) 아래에 위치하는 게이트선(121)의 단차보다 제1 층간 절연막(160)의 단차가 더 작아지고, 단차가 작은 제1 층간 절연막(160) 위에 데이터선(171)이 위치함으로써, 데이터선(171) 형성 시, 게이트선(121)과 중첩하는 중첩 영역에서 데이터선(171)의 두께가 얇아지거나 데이터선(171)이 단선되는 것을 방지할 수 있고, 오목부(O) 내에 데이터선(171)을 형성함으로써, 데이터선(171)의 두께가 커질 수 있다.
또한, 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)은 보호 전극(192)에 의해 덮인다. 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)을 보호 전극(192)으로 덮어 보호함으로써, 단차에 따른 데이터선(171)의 손상에 따른 영향을 없앨 수 있다.
앞서 설명한 실시예들에 따른 표시 장치들의 많은 특징들은 본 실시예에 따른 표시 장치에 모두 적용 가능하다.
그러면, 도 4 및 도 5와 함께 도 11 내지 도 15를 참고하여, 한 실시예에 따른 표시 장치의 제조 방법을 설명한다. 도 11 내지 도 15는 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
도 11 및 도 12를 참고하면, 기판(110) 위에 버퍼층(120), 제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138), 게이트 절연막(140), 게이트선(121), 제1 게이트 전극(154a), 제2 게이트 전극(154b), 그리고 제2 축전기 전극(158)을 순차적으로 형성하고, 제1 층간 절연막(160)을 적층하고, 제1 층간 절연막(160)과 게이트 절연막(140)에 제1 반도체(135a)의 제1 소스 영역(1356a)을 노출하는 제1 소스 접촉 구멍(166a), 제1 반도체(135a)의 제1 드레인 영역(1357a)을 노출하는 제1 드레인 접촉 구멍(167a), 제2 반도체(135b)의 제2 소스 영역(1356b)을 노출하는 제2 소스 접촉 구멍(166b), 제2 반도체(135b)의 제2 드레인 영역(1357b)을 노출하는 제2 드레인 접촉 구멍(167b)을 형성하고, 제1 층간 절연막(160)에 제2 게이트 전극(154b)을 노출하는 제1 접촉 구멍(81)을 형성한다.
이 때, 제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서 다른 부분의 제1 두께(D1)보다 작은 제2 두께(D2)를 가지고 표면 높이가 낮은 오목부(O)를 가지도록 형성된다. 이처럼, 제1 층간 절연막(160)에 접촉 구멍들(166a, 166b, 167a, 167b, 81)을 형성함과 동시에 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서 높이를 낮춰 제1 두께(D1)보다 작은 제2 두께(D2)를 가지는 오목부(O)를 포함하도록 형성하는 단계는 하프톤 마스크를 이용하여, 한번의 노광 공정을 통해 이루어질 수 있다.
그러면, 도 13을 참고하여, 하프톤 마스크를 이용하여, 절연막에 접촉 구멍들을 형성하면서 절연막의 일부분의 두께를 줄이는 단계를 설명한다.
도 13을 참고하면, 노광 마스크(500)는 투광 영역(A), 반투광 영역(B), 차광 영역(C)을 가진다. 기판(110)에 감광층(60)을 적층하고, 투광 영역(A), 반투광 영역(B), 차광 영역(C)을 가지는 노광 마스크(500)를 이용하여 노광함으로써, 투광 영역(A)에 위치하는 감광층(60)에는 빛이 가해지고, 차광 영역(C)에 위치하는 감광층(60)에는 빛이 가해지지 않고, 반투광 영역(B)에 위치하는 감광층(60)에는 일부의 빛이 가해진다.
감광층(60)이 양의 감광성을 가지는 경우, 노광 마스크(500)를 통해 노광된 감광층(60)을 현상함으로써, 투광 영역(A)에 위치하는 감광층(60)은 완전히 제거되고, 반투광 영역(B)에 위치하는 감광층(60)은 일부만 제거되어, 감광층(60)의 두께가 작아지고, 차광 영역(C)에 위치하는 감광층(60)은 두께 변화 없이 남을 수 있다. 또한, 감광층(60)이 음의 감광성을 가지는 경우, 노광 마스크(500)를 통해 노광된 감광층(60)을 현상함으로써, 투광 영역(A)에 위치하는 감광층(60)은 두께 변화 없이 남고, 반투광 영역(B)에 위치하는 감광층(60)은 일부만 제거되어, 감광층(60)의 두께가 작아지고, 차광 영역(C)에 위치하는 감광층(60)은 완전히 제거될 수 있다. 예를 들어, 감광층(60)이 완전히 제거되는 영역은 제1 층간 절연막(160)의 접촉 구멍들(166a, 166b, 167a, 167b, 81)이 형성되는 영역에 대응할 수 있고, 감광층(60)이 일부 제거되어 감광층(60)의 두께가 작아지는 영역은 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에 위치하고 제2 두께(D2)를 가지는 제1 층간 절연막(160)에 대응할 수 있고, 감광층(60)이 두께 변화 없이 남는 영역은 접촉 구멍들(166a, 166b, 167a, 167b, 81)이 형성되지 않고, 제1 두께(D1)를 가지는 제1 층간 절연막(160)의 오목부(O)가 위치하는 영역에 대응할 수 있다.
이처럼, 하프톤 마스크를 이용하여 두께가 다른 세 영역을 가지는 감광막 패턴을 형성하고, 이를 이용하여, 제1 층간 절연막(160)을 식각한 후, 감광막 패턴의 높이를 낮추고, 다시 식각함으로써, 제1 층간 절연막(160)에 접촉 구멍들(166a, 166b, 167a, 167b, 81)을 형성함과 동시에 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서 높이를 낮춰 제1 두께(D1)보다 작은 제2 두께(D2)를 가지는 오목부(O)를 형성할 수 있다.
도 13에서는 노광 마스크(500)의 반투광 영역(B)은 슬릿을 가지는 것으로 도시하였지만, 노광 마스크(500)의 반투광 영역(B)은 상대적으로 작은 두께를 가질 수도 있다.
다음으로, 도 14 및 도 15에 도시한 바와 같이, 제1 층간 절연막(160) 위에 제1 소스 전극(176a)을 포함하는 데이터선(171), 제2 소스 전극(176b)를 포함하는 구동 전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)을 형성한다.
앞서 설명한 바와 같이, 제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하지 않는 부분에서는 제1 두께(D1)를 가지고, 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서는 제1 두께(D1) 보다 작은 제2 두께(D2)를 가지고 표면 높이가 낮은 오목부(O)를 포함함으로써, 제1 층간 절연막(160) 아래에 위치하는 게이트선(121)의 단차보다 제1 층간 절연막(160)의 단차가 더 작아지고, 단차가 작은 제1 층간 절연막(160) 위에 데이터선(171)이 위치함으로써, 데이터선(171) 형성 시, 게이트선(121)과 중첩하는 중첩 영역에서 데이터선(171)의 두께가 얇아지거나 데이터선(171)이 단선되는 것을 방지할 수 있고, 오목부(O) 내에 형성되는 데이터선(171)의 두께가 커질 수 있다.
다음으로, 도 4 및 도 5에 도시한 바와 같이, 제2 접촉 구멍(82)을 가지는 제2 층간 절연막(180), 제1 전극(191), 화소 정의막(195), 유기 발광층(370), 제2 전극(270)을 순차적으로 형성한다.
그러면, 도 8 및 도 9와 함께 도 16 내지 도 21을 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법을 설명한다. 도 16 내지 도 21은 다른 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다.
도 16 및 도 17을 참고하면, 기판(110) 위에 버퍼층(120), 제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138), 게이트 절연막(140), 게이트선(121), 제1 게이트 전극(154a), 제2 게이트 전극(154b), 그리고 제2 축전기 전극(158)을 순차적으로 형성하고, 제1 층간 절연막(160)을 적층하고, 제1 층간 절연막(160)과 게이트 절연막(140)에 제1 반도체(135a)의 제1 소스 영역(1356a)을 노출하는 제1 소스 접촉 구멍(166a), 제1 반도체(135a)의 제1 드레인 영역(1357a)을 노출하는 제1 드레인 접촉 구멍(167a), 제2 반도체(135b)의 제2 소스 영역(1356b)을 노출하는 제2 소스 접촉 구멍(166b), 제2 반도체(135b)의 제2 드레인 영역(1357b)을 노출하는 제2 드레인 접촉 구멍(167b)을 형성하고, 제1 층간 절연막(160)에 제2 게이트 전극(154b)을 노출하는 제1 접촉 구멍(81)을 형성하고, 제1 층간 절연막(160) 위에 제1 소스 전극(176a)을 포함하는 데이터선(171), 제2 소스 전극(176b)를 포함하는 구동 전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)을 형성한다.
도 18 및 도 19를 참고하여, 제1 소스 전극(176a)을 포함하는 데이터선(171), 제2 소스 전극(176b)를 포함하는 구동 전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b) 위에, 제2 드레인 전극(177b)을 노출하는 제2 접촉 구멍(82)과 게이트선(121) 및 데이터선(171)과 중첩하는 영역에 위치하는 데이터선(171)을 노출하는 개구부(83)를 가지는 제2 층간 절연막(180)을 형성한다.
도 20 및 도 21에 도시한 바와 같이, 제2 층간 절연막(180) 위에, 제2 접촉 구멍(82)을 통해 제2 드레인 전극(177b)과 연결된 화소 전극인 제1 전극(191)과 제2 층간 절연막(180)의 개구부(83) 내에 게이트선(121) 및 데이터선(171)과 중첩하는 영역에 위치하는 데이터선(171)을 덮는 보호 전극(192)을 형성한다. 제1 전극(191)과 보호 전극(192)은 같은 층으로 동시에 형성될 수 있다.
이처럼, 게이트선(121) 및 데이터선(171)과 중첩하는 영역에 위치하는 데이터선(171)을 덮는 보호 전극(192)을 제1 전극(191)과 동시에 형성함으로써, 추가 공정 없이, 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)을 보호 전극(192)으로 덮어 보호함으로써, 단차에 따른 데이터선(171)의 손상에 따른 영향을 없앨 수 있다.
다음으로 도 4 및 도 5에 도시한 바와 같이, 화소 정의막(195), 유기 발광층(370), 제2 전극(270)을 순차적으로 형성한다.
그러면, 도 10과 함께 도 22 내지 도 25를 참고하여, 다른 한 실시예에 따른 표시 장치의 제조 방법을 설명한다. 도 22 내지 도 25는 다른 한 실시예에 따른 표시 장치의 제조 방법을 도시한 단면도이다. 본 실시예에서는 화소의 구체적인 구조에 대한 설명은 생략한다.
도 22에 도시한 바와 같이, 기판(110) 위에 버퍼층(120), 게이트 절연막(140), 게이트선(121)을 형성하고, 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서 다른 부분의 제1 두께(D1)보다 작은 제2 두께(D2)를 가지고 표면 높이가 낮은 오목부(O)를 포함하는 제1 층간 절연막(160)을 형성한다.
이 때, 앞서 설명한 실시예들과 같이, 버퍼층(120) 위에 위치하는 제1 반도체(135a) 및 제2 반도체(135b), 제1 축전기 전극(138), 게이트 절연막(140) 위에 위치하는 제1 게이트 전극(154a), 제2 게이트 전극(154b), 그리고 제2 축전기 전극(158)을 형성할 수 있고, 제1 층간 절연막(160)과 게이트 절연막(140)에 제1 반도체(135a)의 제1 소스 영역(1356a)을 노출하는 제1 소스 접촉 구멍(166a), 제1 반도체(135a)의 제1 드레인 영역(1357a)을 노출하는 제1 드레인 접촉 구멍(167a), 제2 반도체(135b)의 제2 소스 영역(1356b)을 노출하는 제2 소스 접촉 구멍(166b), 제2 반도체(135b)의 제2 드레인 영역(1357b)을 노출하는 제2 드레인 접촉 구멍(167b)을 형성하고, 제1 층간 절연막(160)에 제2 게이트 전극(154b)을 노출하는 제1 접촉 구멍(81)을 형성할 수 있다.
이 때, 제1 층간 절연막(160)에 접촉 구멍들(166a, 166b, 167a, 167b, 81)을 형성함과 동시에 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서 높이를 낮춰 제1 두께(D1)보다 작은 제2 두께(D2)를 가지고 표면 높이가 낮은 오목부(O)를 가지도록 형성하는 단계는 하프톤 마스크를 이용하여, 한번의 노광 공정을 통해 이루어질 수 있다.
다음으로, 도 23에 도시한 바와 같이, 제1 층간 절연막(160) 위에 데이터선(171)을 형성한다.
도시하지는 않았지만, 이 때, 제1 소스 전극(176a), 제2 소스 전극(176b)를 포함하는 구동 전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b)을 형성할 수 있다.
제1 층간 절연막(160)은 게이트선(121)과 데이터선(171)이 서로 중첩하지 않는 부분에서는 제1 두께(D1)를 가지고, 게이트선(121)과 데이터선(171)이 서로 중첩하는 부분에서는 제1 두께(D1) 보다 작은 제2 두께(D2)를 가지는 오목부(O)를 포함함으로써, 제1 층간 절연막(160) 아래에 위치하는 게이트선(121)의 단차보다 제1 층간 절연막(160)의 단차가 더 작아지고, 단차가 작은 제1 층간 절연막(160) 위에 데이터선(171)이 위치함으로써, 데이터선(171) 형성 시, 게이트선(121)과 중첩하는 중첩 영역에서 데이터선(171)의 두께가 얇아지거나 데이터선(171)이 단선되는 것을 방지할 수 있고, 오목부(O) 내에 형성되는 데이터선(171)의 두께가 커질 수 있다.
다음으로 도 24에 도시한 바와 같이, 게이트선(121) 및 데이터선(171)과 중첩하는 영역에 위치하는 데이터선(171)을 노출하는 개구부(83)를 가지는 제2 층간 절연막(180)을 형성한다.
도시하지는 않았지만, 앞서 설명한 실시예들과 같이, 제2 층간 절연막(180)은 제1 소스 전극(176a), 제2 소스 전극(176b)를 포함하는 구동 전압선(172), 제1 드레인 전극(177a) 및 제2 드레인 전극(177b) 위에 형성되고, 제2 드레인 전극(177b)을 노출하는 제2 접촉 구멍(82)을 가질 수 있다.
도 25에 도시한 바와 같이, 제2 층간 절연막(180)의 개구부(83) 내에 게이트선(121) 및 데이터선(171)과 중첩하는 영역에 위치하는 데이터선(171)을 덮는 보호 전극(192)을 형성한다.
도시하지는 않았지만, 앞서 설명한 실시예들과 같이, 제2 층간 절연막(180) 위에, 제2 접촉 구멍(82)을 통해 제2 드레인 전극(177b)과 연결된 화소 전극인 제1 전극(191)을 형성할 수 있고, 제1 전극(191)과 보호 전극(192)은 같은 층으로 동시에 형성될 수 있다.
이처럼, 게이트선(121) 및 데이터선(171)과 중첩하는 영역에 위치하는 데이터선(171)을 덮는 보호 전극(192)을 제1 전극(191)과 동시에 형성함으로써, 추가 공정 없이, 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)을 보호 전극(192)으로 덮어 보호함으로써, 단차에 따른 데이터선(171)의 손상에 따른 영향을 없앨 수 있다.
다음으로, 도 10에 도시한 바와 같이, 화소 정의막(195), 유기 발광층(370), 제2 전극(270)을 순차적으로 형성한다.
실시예들에 따르면, 게이트선(121)과 데이터선(171)이 서로 중첩하는 중첩 영역에서, 제1 층간 절연막(160)의 두께가 작아짐으로써, 높이가 낮은 오목부(O)를 포함하고, 제1 층간 절연막(160) 아래에 위치하는 게이트선(121)의 단차보다 제1 층간 절연막(160)의 단차가 더 작아지고, 단차가 작은 제1 층간 절연막(160) 위에 데이터선(171)이 위치함으로써, 데이터선(171) 형성 시, 게이트선(121)과 중첩하는 중첩 영역에서 데이터선(171)의 두께가 얇아지거나 데이터선(171)이 단선되는 것을 방지할 수 있고, 오목부(O) 내에 형성되는 데이터선(171)의 두께가 커질 수 있다.
또한, 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)은 보호 전극(192)에 의해 덮인다. 게이트선(121)과 데이터선(171)이 서로 중첩하는 영역에 위치하는 데이터선(171)을 보호 전극(192)으로 덮어 보호함으로써, 단차에 따른 데이터선(171)의 손상에 따른 영향을 없앨 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (15)

  1. 기판 위에 위치하고 제1 신호선,
    상기 제1 신호선 위에 위치하는 제1 절연막,
    상기 제1 절연막 위에 위치하고, 상기 제1 신호선과 교차하는 제2 신호선을 포함하고,
    상기 제1 절연막은 표면 높이가 낮은 오목부를 가지고,
    상기 제1 신호선의 일부분은 상기 제1 절연막의 상기 오목부 아래에 위치하고, 상기 제2 신호선의 일부분은 상기 제1 절연막의 상기 오목부 내에 위치하는 표시 장치.
  2. 제1항에서,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 데이터선인 표시 장치.
  3. 제1항에서,
    상기 기판 위에 위치하는 유기 발광층을 더 포함하고,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 상기 유기 발광층에 구동 전압을 인가하는 구동 전압선인 표시 장치.
  4. 제1항에서,
    상기 제2 신호선 위에 위치하는 제2 절연막을 더 포함하고,
    상기 제2 절연막은 상기 제1 신호선과 상기 제2 신호선이 중첩하는 영역에 위치하는 상기 제2 신호선을 노출하는 개구부를 가지고,
    상기 개구부 내에서 상기 제2 신호선을 덮는 보호 전극을 더 포함하는 표시 장치.
  5. 제4항에서,
    상기 기판 위에 위치하는 화소 전극을 더 포함하고,
    상기 보호 전극은 상기 화소 전극과 같은 층으로 이루어지는 표시 장치.
  6. 제4항에서,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 데이터선인 표시 장치.
  7. 제4항에서,
    상기 기판 위에 위치하는 유기 발광층을 더 포함하고,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 상기 유기 발광층에 구동 전압을 인가하는 구동 전압선인 표시 장치.
  8. 기판 위에 제1 신호선을 형성하는 단계,
    상기 제1 신호선 위에, 표면 높이가 낮은 오목부를 가지는 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에, 상기 제1 절연막의 상기 오목부 위에서 상기 제1 신호선과 교차하는 제2 신호선을 형성하는 단계를 포함하고,
    상기 제1 신호선의 일부분은 상기 제1 절연막의 상기 오목부 아래에 위치하고, 상기 제2 신호선의 일부분은 상기 제1 절연막의 상기 오목부 내에 위치하도록 형성되는 표시 장치의 제조 방법.
  9. 제8항에서,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 데이터선인 표시 장치의 제조 방법.
  10. 제8항에서,
    상기 기판 위에 위치하는 유기 발광층을 형성하는 단계를 더 포함하고,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 상기 유기 발광층에 구동 전압을 인가하는 구동 전압선인 표시 장치의 제조 방법.
  11. 제8항에서,
    상기 제2 신호선 위에, 상기 제1 신호선과 상기 제2 신호선이 중첩하는 영역에 위치하는 상기 제2 신호선을 노출하는 개구부를 가지는 제2 절연막을 형성하는 단계, 그리고
    상기 개구부 내에서 상기 제2 신호선을 덮는 보호 전극을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 기판 위에 위치하는 화소 전극을 형성하는 단계를 더 포함하고,
    상기 보호 전극은 상기 화소 전극과 같은 층으로 동시에 형성되는 표시 장치의 제조 방법.
  13. 제11항에서,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 데이터선인 표시 장치의 제조 방법.
  14. 제11항에서,
    상기 기판 위에 위치하는 유기 발광층을 형성하는 단계를 더 포함하고,
    상기 제1 신호선은 게이트선이고, 상기 제2 신호선은 상기 유기 발광층에 구동 전압을 인가하는 구동 전압선인 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 유기 발광층과 중첩하는 제1 전극과 제2 전극을 형성하는 단계를 더 포함하고,
    상기 보호 전극은 상기 제1 전극과 같은 층으로 동시에 형성되는 표시 장치의 제조 방법.
KR1020180000252A 2018-01-02 2018-01-02 표시 장치 및 그 제조 방법 KR102473069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180000252A KR102473069B1 (ko) 2018-01-02 2018-01-02 표시 장치 및 그 제조 방법
US16/236,747 US10741632B2 (en) 2018-01-02 2018-12-31 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000252A KR102473069B1 (ko) 2018-01-02 2018-01-02 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190083019A KR20190083019A (ko) 2019-07-11
KR102473069B1 true KR102473069B1 (ko) 2022-12-01

Family

ID=67058970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000252A KR102473069B1 (ko) 2018-01-02 2018-01-02 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US10741632B2 (ko)
KR (1) KR102473069B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256396A (zh) * 2018-09-04 2019-01-22 京东方科技集团股份有限公司 一种透明显示基板及透明显示面板
CN109545823A (zh) * 2018-10-23 2019-03-29 武汉华星光电半导体显示技术有限公司 阵列基板、该阵列基板的制备方法及显示面板
CN113506514B (zh) * 2021-07-08 2023-08-25 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016748A (ko) 1992-12-22 1994-07-25 이헌조 박막 트랜지스터의 크로스-오버 제조방법
US5682211A (en) * 1994-04-28 1997-10-28 Xerox Corporation Integrated dark matrix for an active matrix liquid crystal display with pixel electrodes overlapping gate data lines
JP4530450B2 (ja) * 1999-09-29 2010-08-25 三洋電機株式会社 Ｅｌ表示装置
KR100772939B1 (ko) 2000-10-04 2007-11-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판의 수리방법
KR20020034271A (ko) * 2000-10-31 2002-05-09 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
KR20060017330A (ko) 2004-08-20 2006-02-23 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
KR100717331B1 (ko) * 2005-04-08 2007-05-15 엘지전자 주식회사 유기 전계발광 표시소자 및 그 제조방법
KR101294269B1 (ko) * 2006-05-24 2013-08-08 삼성디스플레이 주식회사 표시기판과 그 제조방법 및 이를 갖는 액정표시장치
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI418910B (zh) * 2009-05-26 2013-12-11 Au Optronics Corp 陣列基板及其形成方法
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
CN203276738U (zh) * 2010-11-25 2013-11-06 夏普株式会社 显示装置和电视接收装置
JP5571030B2 (ja) * 2011-04-13 2014-08-13 株式会社東芝 集積回路装置及びその製造方法
KR101885926B1 (ko) * 2011-06-24 2018-09-10 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
KR102097023B1 (ko) * 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20150017192A (ko) * 2013-08-06 2015-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160059530A (ko) 2014-11-18 2016-05-27 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR102308620B1 (ko) * 2014-11-27 2021-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102426401B1 (ko) * 2015-09-01 2022-07-29 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 어레이 기판 및 이를 포함하는 액정 표시 장치
KR102554251B1 (ko) * 2015-12-07 2023-07-11 엘지디스플레이 주식회사 표시장치
KR102659044B1 (ko) * 2015-12-31 2024-04-19 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
JP2017188508A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 半導体装置、表示装置

Also Published As

Publication number Publication date
US10741632B2 (en) 2020-08-11
KR20190083019A (ko) 2019-07-11
US20190206977A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102528294B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN108269831B (zh) 具有连接包层电极的有机发光显示装置
US11552151B2 (en) Display device and method for manufacturing display device
KR100542997B1 (ko) 평판표시장치 및 그의 제조방법
US9818969B2 (en) Organic light emitting diode display device and method of manufacturing the same
US11251246B2 (en) Organic light emitting diode display comprising interlayer insulating layers
KR20170023271A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20100090998A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102465559B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102360010B1 (ko) 표시 장치 및 이의 제조 방법
KR20100088993A (ko) 유기 발광 표시 장치
KR102473069B1 (ko) 표시 장치 및 그 제조 방법
KR20160084549A (ko) 표시 장치
US20220293640A1 (en) Display device
KR20160116248A (ko) 표시 장치 및 그 제조 방법
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
KR20150017193A (ko) 유기 발광 표시 장치
KR20150005379A (ko) 유기 발광 표시 장치
KR20140133054A (ko) 박막 트랜지스터 및 그를 포함하는 유기 발광 표시 장치
KR100738233B1 (ko) 전계발광표시장치 및 그 제조방법
KR102204915B1 (ko) 표시 장치 및 표시 장치의 제조 방법
KR20140115191A (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR20050003924A (ko) 평판표시장치 및 그의 제조방법
KR20140064550A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant