KR102471333B1 - 유기 발광 표시 장치 - Google Patents
유기 발광 표시 장치 Download PDFInfo
- Publication number
- KR102471333B1 KR102471333B1 KR1020150021439A KR20150021439A KR102471333B1 KR 102471333 B1 KR102471333 B1 KR 102471333B1 KR 1020150021439 A KR1020150021439 A KR 1020150021439A KR 20150021439 A KR20150021439 A KR 20150021439A KR 102471333 B1 KR102471333 B1 KR 102471333B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- terminal
- light emitting
- region
- organic light
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000003860 storage Methods 0.000 claims description 10
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 152
- 238000000034 method Methods 0.000 description 77
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 229910045601 alloy Inorganic materials 0.000 description 22
- 239000000956 alloy Substances 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 11
- 150000004706 metal oxides Chemical class 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 8
- 230000004913 activation Effects 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- -1 acryl Chemical group 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 6
- 229910001195 gallium oxide Inorganic materials 0.000 description 6
- 229910003437 indium oxide Inorganic materials 0.000 description 6
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000001771 vacuum deposition Methods 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 150000003377 silicon compounds Chemical class 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- 239000004721 Polyphenylene oxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- JFWLFXVBLPDVDZ-UHFFFAOYSA-N [Ru]=O.[Sr] Chemical compound [Ru]=O.[Sr] JFWLFXVBLPDVDZ-UHFFFAOYSA-N 0.000 description 4
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229920000570 polyether Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229910052706 scandium Inorganic materials 0.000 description 4
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920006122 polyamide resin Polymers 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- LSNNMFCWUKXFEE-UHFFFAOYSA-M Bisulfite Chemical compound OS([O-])=O LSNNMFCWUKXFEE-UHFFFAOYSA-M 0.000 description 2
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 2
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 2
- 102100039497 Choline transporter-like protein 3 Human genes 0.000 description 2
- 229910019923 CrOx Inorganic materials 0.000 description 2
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 2
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 2
- 101000889279 Homo sapiens Choline transporter-like protein 3 Proteins 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910006854 SnOx Inorganic materials 0.000 description 2
- 229910004156 TaNx Inorganic materials 0.000 description 2
- 229910010421 TiNx Inorganic materials 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 208000006930 Pseudomyxoma Peritonei Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L27/3248—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H01L27/3262—
-
- H01L27/3276—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L2227/32—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
유기 발광 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고, 제1 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 포함하는 액티브 패턴, 상기 베이스 기판 상에 배치되고 제1 방향으로 연장되는 데이터 라인, 및 상기 베이스 기판 상에 상기 제1 방향과 실질적으로 수직한 제2 방향으로 연장되는 구동 전압선을 포함한다. 상기 액티브 패턴은 제1 커패시터 영역 및 제2 커패시터 영역을 포함한다. 상기 제1 커패시터 영역은 상기 데이터 라인과 중첩하고, 상기 제2 커패시터 영역은 상기 구동 전압선과 중첩한다.
Description
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 화소가 출력하는 광에 기초하여 영상을 표시할 수 있고, 유기 발광 표시 장치는 유기 발광 다이오드를 갖는 화소를 포함할 수 있다. 유기 발광 다이오드는 유기 발광 다이오드가 포함하는 유기 물질에 상응하는 파장을 갖는 광을 출력할 수 있다. 예를 들어, 유기 발광 다이오드는 적색광, 녹색광, 및 청색광에 상응하는 유기 물질을 포함할 수 있고, 유기 발광 표시 장치는 상기 유기 물질에 의해 출력되는 광을 조합하여 영상을 표시할 수 있다.
상기 화소는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)를 포함한다. 상기 트랜지스터는 기본적으로 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 상기 트랜지스터들을 구동하기 위한 신호는 주변의 신호들의 변동에 따른 영향을 받을 수 있으며, 이에 따라 표시 품질이 저하되는 문제가 있었다.
본 발명의 일 목적은 표시 품질을 향상시킬 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고, 제1 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 포함하는 액티브 패턴, 상기 베이스 기판 상에 배치되고 제1 방향과 실질적으로 수직한 제2 방향으로 연장되는 데이터 라인, 및 상기 베이스 기판 상에 상기 제2 방향으로 연장되는 구동 전압선을 포함한다. 상기 액티브 패턴은 제1 커패시터 영역 및 제2 커패시터 영역을 포함한다. 상기 제1 커패시터 영역은 상기 데이터 라인과 중첩하고, 상기 제2 커패시터 영역은 상기 구동 전압선과 중첩한다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 제1 커패시터 영역과 상기 데이터 라인 및 상기 제2 커패시터 영역과 상기 구동 전압선 사이에는 제1 절연층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 제1 트랜지스터의 상기 액티브 영역과 중첩하는 제1 게이트 전극을 더 포함할 수 있다. 상기 제1 절연층은 상기 게이트 전극과 상기 액티브 영역 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 제1 커패시터 영역과 상기 데이터 라인 및 상기 제2 커패시터 영역과 상기 구동 전압선 사이에는 제2 절연층을 더 포함할 수 있다.
일 실시예에 의하면, 상기 구동 전압선의 일부는 상기 제1 게이트 전극과 중첩하도록 연장될 수 있다. 상기 제2 절연층은 상기 구동 전압선의 상기 일부와 상기 제1 게이트 전극 사이에 배치될 수 있다.
일 실시예에 의하면, 상기 구동 전압선과 상기 데이터 라인은 동일한 도전층으로부터 형성될 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 제1 트랜지스터의 상기 액티브 영역과 중첩하는 제1 게이트 전극, 상기 베이스 기판 상에 배치되고 상기 제1 방향으로 연장되는 스캔 라인, 상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 데이터 초기화 라인, 상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 초기화 전압선, 상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 발광 제어선, 및 상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 바이패스 제어선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 베이스 기판 상에 배치되고, 상기 스캔 라인과 실질적으로 평행하고, 상기 구동 전압선과 전기적으로 연결되는 보조 구동 전압선을 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 게이트 전극, 상기 스캔 라인, 상기 데이터 초기화 라인, 상기 초기화 전압선, 상기 발광 제어선, 상기 바이패스 제어선 및 상기 보조 구동 전압선은 동일한 층으로부터 형성될 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 초기화 전압선과 상기 액티브 패턴을 전기적으로 연결하는 제1 연결부, 상기 제1 게이트 전극과 상기 액티브 패턴을 전기적으로 연결하는 제2 연결부, 및 상기 액티브 패턴과 유기 발광 다이오드를 구동하기 위한 제1 전극을 전기적으로 연결하는 제3 연결부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 커패시터 영역 및 상기 제2 커패시터 영역은 상기 액티브 패턴의 상기 제1 트랜지스터의 상기 소스 영역에 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 액티브 패턴은 제2 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함할 수 있다. 상기 액티브 패턴은 제3 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함할 수 있다. 상기 액티브 패턴은 제4 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함할 수 있다. 상기 액티브 패턴은 제5 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함할 수 있다. 상기 액티브 패턴의 상기 제1 커패시터 영역 및 상기 제2 커패시터 영역은 상기 제2 트랜지스터 및 상기 제5 트랜지스터와 전기적으로 연결될 수 있다.
일 실시예에 의하면, 상기 액티브 패턴의 상기 제1 커패시터 영역 및 상기 제2 커패시터 영역은 상기 제1 트랜지스터의 상기 소스 영역, 상기 제2 트랜지스터의 상기 드레인 영역 및 상기 제5 트랜지스터의 상기 드레인 영역과 직접 연결될 수 있다.
일 실시예에 의하면, 상기 액티브 패턴은 제6 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함할 수 있다. 상기 액티브 패턴은 제7 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함할 수 있다.
일 실시예에 의하면, 일 수평 기간(horizontal period)동안 제1 데이터 신호와 제2 데이터 신호를 서로 다른 화소에 교번하여 출력하는 데이터 구동부를 더 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치용 기판은 복수의 화소를 포함한다. 각각의 화소는 유기 발광 다이오드, 구동 전류를 생성하여 상기 유기 발광 다이오드를 작동시키는 제1 트랜지스터, 데이터 신호를 인가 받는 제1 단자, 상기 제1 트랜지스터의 제1 단자에 전기적으로 연결되는 제2 단자, 및 스캔 신호를 인가 받는 게이트 단자를 포함하는 제2 트랜지스터, 제1 전원 전압과 상기 제1 트랜지스터의 게이트 단자 사이에 형성되는 스토리지 커패시터, 상기 데이터 신호와 상기 제1 트랜지스터의 제1 단자 사이에 형성되는 제1 커패시터, 및 제1 전원 전압과 상기 제1 트랜지스터의 제1 단자 사이에 형성되는 제2 커패시터를 포함한다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 일 수평 기간(horizontal period)동안 제1 데이터 신호와 제2 데이터 신호를 서로 다른 화소에 교번하여 출력하는 데이터 구동부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 상기 스캔 신호를 인가 받는 게이트 단자, 상기 제1 트랜지스터의 제2 단자에 전기적으로 연결되는 제1 단자 및 상기 제1 트랜지스터의 상기 게이트 단자에 전기적으로 연결되는 제2 단자를 포함하는 제3 트랜지스터, 및 데이터 초기화 신호가 인가되는 게이트 단자, 초기화 전압을 인가 받는 제1 단자 및 상기 제1 트랜지스터의 상기 게이트 단자에 전기적으로 연결되는 제2 단자를 포함하는 제4 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 유기 발광 표시 장치는 발광 신호가 인가되는 게이트 단자, 상기 제1 전원 전압이 인가되는 제1 단자, 및 상기 제1 트랜지스터의 상기 제1 단자에 전기적으로 연결되는 제2 단자를 포함하는 제5 트랜지스터, 상기 발광 신호가 인가되는 게이트 단자, 상기 제1 트랜지스터의 상기 제2 단자에 전기적으로 연결되는 제1 단자, 및 상기 유기 발광 다이오드의 제1 단자에 전기적으로 연결되는 제2 단자를 포함하는 제6 트랜지스터, 및 다이오드 초기화 신호가 인가되는 게이트 단자, 상기 초기화 전압을 인가받는 제1 단자, 및 상기 유기 발광 다이오드의 제1 단자에 전기적으로 연결되는 제2 단자를 포함하는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 커패시터 및 상기 제2 커패시터는 기생 커패시턴스(capacitance)에 의해 형성될 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치는 구조를 단순화 하고 표시 품질을 향상시킬 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 유기 발광 표시 장치의 하나의 화소를 나타내는 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 나타낸 평면도이다.
도 4a는 도 3의 I-I' 선을 절단한 단면도이다.
도 4b는 도 3의 II-II' 선을 절단한 단면도이다.
도 4c는 도 3의 III-III' 선을 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 나타낸 평면도이다.
도 6 내지 13c는 도 3의 유기 발광 표시 장치의 제조방법을 나타낸 평면도 및 단면도들이다.
도 2는 도 1의 유기 발광 표시 장치의 하나의 화소를 나타내는 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 나타낸 평면도이다.
도 4a는 도 3의 I-I' 선을 절단한 단면도이다.
도 4b는 도 3의 II-II' 선을 절단한 단면도이다.
도 4c는 도 3의 III-III' 선을 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 나타낸 평면도이다.
도 6 내지 13c는 도 3의 유기 발광 표시 장치의 제조방법을 나타낸 평면도 및 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시장치를 나타내는 블록도이다.
도 1을 참조하면, 유기 발광 표시 장치는 표시 패널(1), 스캔 구동부(2), 데이터 구동부(3), 디멀티플렉서부(4) 및 타이밍 제어부(5)를 포함할 수 있다.
상기 표시 패널(1)은 스캔 라인들(SL)과 데이터 라인들(DL)이 교차하는 위치에 제 1 화소들(PX1) 및 제 2 화소들(PX2)을 포함한다. 이 때, 제 1 및 제 2 화소들(PX1, PX2) 각각은 스캔 라인들(SL) 중의 하나와 데이터 라인들(DL) 중의 하나에 연결되고, 상기 연결된 스캔 라인(SL)을 통해 스캔 신호(도 2의 GW 참조)를 입력받으며, 상기 연결된 데이터 라인(DL)을 통해 데이터 신호(도 2의 DATA 참조)를 입력받는다.
상기 스캔 구동부(2)는 상기 표시 패널(1)에 스캔 신호를 순차적으로 출력할 수 있다. 예를 들어, 첫 번째 스캔 라인(SL)에 상기 스캔 신호가 출력되면, 첫 번째 스캔 라인(SL)에 연결된 상기 제 1 및 제 2 화소들(PX1, PX2)에 제 1 및 제 2 데이터 신호들이 각각 인가될 수 있고, 두 번째 스캔 라인(SL)에 상기 스캔 신호가 출력되면, 두 번째 스캔 라인(SL)에 연결된 상기 제 1 및 제 2 화소들(PX1, PX2)에 제 1 및 제 2 데이터 신호들이 각각 인가될 수 있다. 이와 같이, 상기 스캔 구동부(2)에 의해 하나의 스캔 라인(SL)에 스캔 신호가 출력되면, 상기 스캔 라인(SL)에 연결된 상기 제 1 화소들(PX1)은 상기 제 1 데이터 신호를 인가받고, 상기 스캔 라인(SL)에 연결된 상기 제 2 화소들(PX2)은 상기 제 2 데이터 신호를 인가받을 수 있다.
상기 데이터 구동부(3)는 상기 표시 패널(1)에 상기 제 1 화소들(PX1)에 대한 상기 제 1 데이터 신호와 상기 제 2 화소들(PX2)에 대한 상기 제 2 데이터 신호를 교번하여 출력(즉, 일 수평 기간에서는 상기 제 1 데이터 신호와 상기 제 2 데이터 신호가 순차적으로 출력되는 것임)할 수 있다.
도 1에 도시된 바와 같이, 유기 발광 표시 장치는 디멀티플렉싱 구조를 갖기 때문에, 표시 패널(1)과 데이터 구동부(3) 사이에는 복수의 디멀티플렉서들(DM)을 포함하는 디멀티플렉서부(4)가 위치할 수 있다. 디멀티플렉서부(4)는 데이터 구동부(3)에서 교번하여 출력되는 제 1 데이터 신호와 제 2 데이터 신호를 제 1 화소들(PX1)과 제 2 화소들(PX2)에 교번하여 인가(즉, 일 수평 기간에서는 상기 제 1 데이터 신호와 상기 제 2 데이터 신호가 상기 제 1 화소들(PX1)과 상기 제 2 화소들(PX2)에 순차적으로 인가되는 것임)할 수 있다. 예를 들어, 상기 데이터 구동부(3)가 전송 라인(TL)을 통해 상기 제 1 데이터 신호와 상기 제 2 데이터 신호를 교번하여 출력(즉, 일 수평 기간에서는 상기 제 1 데이터 신호와 상기 제 2 데이터 신호가 순차적으로 출력되는 것임)하면, 상기 전송 라인(TL)에 연결된 상기 디멀티플렉서(DM)가 상기 제 1 데이터 신호와 상기 제 2 데이터 신호를 상기 제 1 화소들(PX1)과 상기 제 2 화소들(PX2)에 교번하여 인가할 수 있다.
상기 디멀티플렉서들(DM)은 상기 데이터 구동부(3)가 제 1 데이터 신호를 출력하는 동안에, 상기 제 1 데이터 신호를 상기 제 1 화소들(PX1)에 인가하고, 상기 데이터 구동부(3)가 상기 제 2 데이터 신호를 출력하는 동안에, 상기 제 2 데이터 신호를 상기 제 2 화소들(PX2)에 인가할 수 있다.
상기 타이밍 제어부(5)는 상기 스캔 구동부(2), 상기 데이터 구동부(3) 및 상기 디멀티플렉서부(4)를 제어할 수 있다. 도 1에 도시된 바와 같이, 상기 타이밍 제어부(5)는 제 1 제어 신호(CTL1), 제 2 제어 신호(CTL2) 및 제 3 제어 신호(CTL3)을 생성하고, 이들을 각각 상기 스캔 구동부(2), 상기 데이터 구동부(3) 및 상기 디멀티플렉서부(4)에 제공함으로써, 상기 스캔 구동부(2), 상기 데이터 구동부(3) 및 상기 디멀티플렉서부(4)를 제어할 수 있다. 구체적으로, 상기 타이밍 제어부(5)는 상기 제 1 제어 신호(CTL1)를 상기 스캔 구동부(2)에 제공함으로써, 상기 스캔 구동부(2)로 하여금 상기 표시 패널(1)에 상기 스캔 신호를 순차적으로 출력하도록 제어할 수 있다. 또한, 상기 타이밍 제어부(5)는 상기 제 2 제어 신호(CTL2)를 상기 데이터 구동부(3)에 제공함으로써, 상기 데이터 구동부(3)로 하여금 상기 표시 패널(1)에 상기 제 1 화소들(PX1)에 대한 상기 제 1 데이터 신호와 상기 제 2 화소들(PX2)에 대한 상기 제 2 데이터 신호를 교번하여 출력하도록 제어할 수 있다. 또한, 상기 타이밍 제어부(5)는 상기 제 3 제어 신호(CTL3)를 상기 디멀티플렉서부(4)에 제공함으로써, 상기 디멀티플렉서부(4)로 하여금 상기 제 1 데이터 신호와 상기 제 2 데이터 신호를 상기 제 1 화소들(PX1)과 상기 제 2 화소들(PX2)에 교번하여 인가하도록 제어할 수 있다.
도 2는 도 1의 유기 발광 표시 장치의 하나의 화소를 나타내는 등가 회로도이다.
도 2를 참조하면, 화소는 유기 발광 다이오드(OLED), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3), 스토리지 커패시터(CST), 제4 트랜지스터(TR4), 제5 트랜지스터(TR5), 제6 트랜지스터(TR6), 및 제7 트랜지스터(TR7)를 포함할 수 있다. 또한, 상기 화소는 제1 커패시터(C1), 제2 커패시터(C2) 및 다이오드 병렬 커패시터(CEL)를 더 포함할 수 있다. 상기 제1 커패시터(C1), 상기 제2 커패시터(C2) 및 상기 다이오드 병렬 커패시터(CEL)는 기생 커패시턴스(capacitance)에 의해 형성된 것일 수 있다.
상기 유기 발광 다이오드(OLED)는 구동 전류(ID)에 기초하여 광을 출력할 수 있다. 상기 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 실시예에 따라, 상기 유기 발광 다이오드(OLED)의 상기 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있다. 일 실시예에서, 상기 유기 발광 다이오드(OLED)의 상기 제1 단자는 애노드 단자이고, 상기 제2 단자는 캐소드 단자일 수 있다. 다른 실시예에서, 상기 유기 발광 다이오드의 상기 제1 단자는 상기 캐소드 단자이고, 상기 제2 단자는 상기 애노드 단자일 수 있다.
상기 제1 트랜지스터(TR1)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 일 실시예에서, 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제1 트랜지스터(TR1)는 상기 구동 전류(ID)를 생성할 수 있다. 일 실시예에서, 상기 제1 트랜지스터(TR1)는 포화 영역에서 동작할 수 있다. 이 경우, 상기 제1 트랜지스터(TR1)는 상기 게이트 단자와 상기 소스 단자 사이의 전압차에 기초하여 상기 구동 전류(ID)를 생성할 수 있다. 또한, 상기 유기 발광 다이오드(OLED)에 공급되는 상기 구동 전류(ID)의 크기에 기초하여 계조가 표현될 수 있다. 다른 실시예에서, 상기 제1 트랜지스터는 선형 영역에서 동작할 수 있다. 이 경우, 일 프레임 내에서 상기 유기 발광 다이오드에 상기 구동 전류가 공급되는 시간의 합에 기초하여 상기 계조가 표현될 수 있다.
상기 제2 트랜지스터(TR2)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 스캔 신호(GW)를 공급받을 수 있다. 상기 제1 단자는 데이터 신호(DATA)를 공급받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 상기 제1 단자에 연결될 수 있다. 일 실시예에서, 상기 제2 트랜지스터(TR2)의 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제2 트랜지스터(TR2)는 상기 스캔 신호(GW)의 활성화 구간 동안 데이터 신호(DATA)를 상기 제1 트랜지스터(TR1)의 상기 제1 단자로 공급할 수 있다. 이 경우, 상기 제2 트랜지스터(TR2)는 선형 영역에서 동작할 수 있다.
상기 제3 트랜지스터(TR3)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 상기 스캔 신호(GW)를 공급받을 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(TR1)의 상기 제2 단자에 연결될 수 있다. 상기 제3 트랜지스터(TR3)의 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 상기 게이트 단자에 연결될 수 있다. 일 실시예에서, 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 드레인 단자이고, 상기 제2 단자는 소스 단자일 수 있다.
상기 제3 트랜지스터(TR3)는 상기 스캔 신호(GW)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 게이트 단자와 상기 제1 트랜지스터(TR1)의 상기 제2 단자를 연결할 수 있다. 이 경우, 상기 제3 트랜지스터(TR3)는 선형 영역에서 동작할 수 있다. 즉, 상기 제3 트랜지스터(TR3)는 상기 스캔 신호(GW)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)를 다이오드 연결시킬 수 있다. 상기 제1 트랜지스터(TR1)가 상기 다이오드 연결되므로, 상기 제1 트랜지스터(TR1)의 상기 제1 단자와 상기 제1 트랜지스터(TR1)의 상기 게이트 단자 사이에 상기 제1 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 그 결과, 상기 스캔 신호(GW)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 제1 단자에 공급된 상기 데이터 신호(DATA)의 전압에 상기 전압차(즉, 문턱 전압)만큼 합산된 전압이 상기 제1 트랜지스터(TR1)의 상기 게이트 단자에 공급될 수 있다. 즉, 상기 데이터 신호(DATA)는 상기 제1 트랜지스터(TR1)의 문턱 전압만큼 보상할 수 있고, 보상된 데이터 신호(DATA)가 상기 제1 트랜지스터(TR1)의 상기 게이트 단자에 공급될 수 있다. 상기 문턱 전압 보상을 수행함에 따라 상기 제1 트랜지스터(TR1)의 문턱 전압 편차로 발생하는 구동 전류 불균일 문제가 해결될 수 있다.
상기 스토리지 커패시터(CST)는 제1 전원 전압(ELVDD)과 상기 제1 트랜지스터(TR1)의 상기 게이트 단자 사이에 연결될 수 있다. 상기 스토리지 커패시터(CST)는 상기 스캔 신호(GW)의 비활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 게이트 단자의 전압 레벨을 유지할 수 있다. 상기 스캔 신호(GW)의 비활성화 구간은 발광 신호(EM)의 활성화 구간을 포함할 수 있고, 상기 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)가 생성한 상기 구동 전류(ID)는 상기 유기 발광 다이오드(OLED)에 공급될 수 있다. 따라서, 상기 스토리지 커패시터(CST)가 유지하는 전압 레벨에 기초하여 상기 제1 트랜지스터(TR1)가 생성한 상기 구동 전류(ID)가 상기 유기 발광 다이오드(OLED)에 공급될 수 있다.
상기 제4 트랜지스터(TR4)는 게이트 단자, 제1 단자, 및 제2 단자를 포함할 수 있다. 상기 게이트 단자는 데이터 초기화 신호(GI)를 공급받을 수 있다. 상기 제1 단자는 초기화 전압(VINT)을 공급받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 상기 게이트 단자에 연결될 수 있다. 일 실시예에서, 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제4 트랜지스터(TR4)는 상기 데이터 초기화 신호(GI)의 활성화 구간 동안 상기 초기화 전압(VINT)을 상기 제1 트랜지스터(TR1)의 상기 게이트 단자에 공급할 수 있다. 이 경우, 상기 제4 트랜지스터(TR4)는 선형 영역에서 동작할 수 있다. 즉, 상기 제4 트랜지스터(TR4)는 상기 데이터 초기화 신호(GI)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 게이트 단자를 상기 초기화 전압(VINT)으로 초기화시킬 수 있다. 일 실시예에서, 상기 초기화 전압(VINT)의 전압 레벨은 이전 프레임에서 상기 스토리지 커패시터(CST)에 의해 유지된 데이터 신호(DATA)의 전압 레벨보다 충분히 낮은 전압 레벨을 가질 수 있고, 상기 초기화 전압(VINT)이 PMOS(P-channel Metal Oxide Semiconductor) 트랜지스터인 상기 제1 트랜지스터(TR1)의 게이트 단자에 공급될 수 있다. 다른 실시예에서, 상기 초기화 전압의 전압 레벨은 이전 프레임에서 상기 스토리지 커패시터에 의해 유지된 상기 데이터 신호의 전압 레벨보다 충분히 높은 전압 레벨을 가질 수 있고, 상기 초기화 전압이 NMOS(N-channel Metal Oxide Semiconductor) 트랜지스터인 상기 제1 트랜지스터의 상기 게이트 단자에 공급될 수 있다.
실시예에 따라, 상기 데이터 초기화 신호(GI)는 일 수평 시간 전의 상기 스캔 신호(GW)와 실질적으로 동일한 신호일 수 있다. 예를 들어, 표시 패널이 포함하는 복수의 화소들 중 제n(단, n은 2이상의 정수)행의 화소에 공급되는 데이터 초기화 신호(GI)는 상기 화소들 중 (n-1)행의 화소에 공급되는 스캔 신호(GW)와 실질적으로 동일한 신호일 수 있다. 즉, 상기 화소들 중 (n-1)행의 화소에 활성화된 스캔 신호(GW)를 공급함으로써, 화소들 중 n행의 화소에 활성화된 데이터 초기화 신호(GI)를 공급할 수 있다. 그 결과, 화소들 중 (n-1)행의 화소에 데이터 신호(DATA)를 공급함과 동시에 화소들 중 n행의 화소가 포함하는 제1 트랜지스터(TR1)의 게이트 단자를 초기화 전압(VINT)으로 초기화시킬 수 있다.
상기 제5 트랜지스터(TR5)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 발광 신호(EM)를 공급받을 수 있다. 상기 제1 단자는 상기 제1 전원 전압(ELVDD)을 공급받을 수 있다. 상기 제2 단자는 상기 제1 트랜지스터(TR1)의 상기 제1 단자에 연결될 수 있다. 일 실시예에서, 상기 제5 트랜지스터(TR5)의 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제5 트랜지스터(TR5)는 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 제1 단자에 상기 제1 전원 전압(ELVDD)을 공급할 수 있다. 이와 반대로, 상기 제5 트랜지스터(TR5)는 상기 발광 신호(EM)의 비활성화 구간 동안 상기 제1 전원 전압(ELVDD)의 공급을 차단시킬 수 있다. 이 경우, 상기 제5 트랜지스터(TR5)는 선형 영역에서 동작할 수 있다. 상기 제5 트랜지스터(TR5)가 상기 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)의 상기 제1 단자에 상기 제1 전원 전압(ELVDD)을 공급함으로써, 상기 제1 트랜지스터(TR1)는 상기 구동 전류(ID)를 생성할 수 있다. 또한, 상기 제5 트랜지스터(TR5)가 발광 신호(EM)의 비활성화 구간 동안 상기 제1 전원 전압(ELVDD)의 공급을 차단함으로써, 상기 제1 트랜지스터(TR1)의 상기 제1 단자에 공급된 상기 데이터 신호(DATA)가 상기 제1 트랜지스터(TR1)의 상기 게이트 단자로 공급될 수 있다.
상기 제6 트랜지스터(TR6)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 상기 발광 신호(EM)를 공급받을 수 있다. 상기 제1 단자는 상기 제1 트랜지스터(TR1)의 상기 제2 단자에 연결될 수 있다. 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 상기 제1 단자에 연결될 수 있다. 일 실시예에서, 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제6 트랜지스터(TR6)는 상기 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)가 생성한 상기 구동 전류(ID)를 상기 유기 발광 다이오드(OLED)에 공급할 수 있다. 이 경우, 상기 제6 트랜지스터(TR6)는 선형 영역에서 동작할 수 있다. 즉, 상기 제6 트랜지스터(TR6)가 상기 발광 신호(EM)의 활성화 구간 동안 상기 제1 트랜지스터(TR1)가 생성한 상기 구동 전류(ID)를 상기 유기 발광 다이오드(OLED)에 공급함으로써, 상기 유기 발광 다이오드(OLED)는 광을 출력할 수 있다. 또한, 상기 제6 트랜지스터(TR6)가 상기 발광 신호(EM)의 비활성화 구간 동안 상기 제1 트랜지스터(TR1)와 상기 유기 발광 다이오드(OLED)를 전기적으로 서로 분리시킴으로써, 상기 제1 트랜지스터(TR1)의 상기 제2 단자에 공급된 상기 데이터 신호(DATA)(정확히 말하면, 문턱 전압 보상이 된 데이터 신호)가 상기 제1 트랜지스터(TR1)의 상기 게이트 단자로 공급될 수 있다.
상기 제7 트랜지스터(TR7)는 게이트 단자, 제1 단자, 제2 단자를 포함할 수 있다. 상기 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 상기 제1 단자는 상기 초기화 전압(VINT)을 공급받을 수 있다. 상기 제2 단자는 상기 유기 발광 다이오드(OLED)의 상기 제1 단자에 연결될 수 있다. 일 실시예에서, 상기 제1 단자는 소스 단자이고, 상기 제2 단자는 드레인 단자일 수 있다. 다른 실시예에서, 상기 제1 단자는 상기 드레인 단자이고, 상기 제2 단자는 상기 소스 단자일 수 있다.
상기 제7 트랜지스터(TR7)는 상기 다이오드 초기화 신호(GB)의 활성화 구간 동안 상기 초기화 전압(VINT)을 상기 유기 발광 다이오드(OLED)의 상기 제1 단자에 공급할 수 있다. 이 경우, 상기 제7 트랜지스터(TR7)는 선형 영역에서 동작할 수 있다. 즉, 상기 제7 트랜지스터(TR7)는 상기 다이오드 초기화 신호(GB)의 활성화 구간 동안 상기 유기 발광 다이오드(OLED)의 상기 제1 단자를 상기 초기화 전압(VINT)으로 초기화시킬 수 있다. 그 결과, 상기 다이오드 병렬 커패시터(CEL)의 초기 충전 전하량은 아래 [수학식 1]에 의해 결정될 수 있다.
[수학식 1]
Qi = CEL x (VINT - ELVSS)
(여기서, Qi는 초기 충전 전하량이고, CEL은 다이오드 병렬 커패시터의 커패시턴스이며, VINT는 초기화 전압의 전압 레벨이고, ELVSS는 제2 전원전압의 전압 레벨임.)
실시예에 따라, 상기 데이터 초기화 신호(GI)와 상기 다이오드 초기화 신호(GB)는 실질적으로 동일한 신호일 수 있다. 상기 제1 트랜지스터(TR1)의 상기 게이트 단자를 초기화 시키는 동작과 상기 유기 발광 다이오드(OLED)의 상기 제1 단자를 초기화 시키는 동작은 서로 영향을 미치지 않을 수 있다. 즉, 상기 제1 트랜지스터(TR1)의 상기 게이트 단자를 초기화 시키는 동작과 상기 유기 발광 다이오드(OLED)의 상기 제1 단자를 초기화 시키는 동작은 서로 독립적일 수 있다. 그러므로, 상기 다이오드 초기화 신호(GB)를 별도로 생성하지 않음으로써, 공정의 경제성이 향상될 수 있다.
상기 유기 발광 다이오드(OLED)가 비발광 상태에 있는 때, 유기 발광 다이오드(OLED)의 양단의 전압차는 상기 유기 발광 다이오드(OLED)의 문턱전압보다 작을 수 있다. 상기 유기 발광 다이오드(OLED)의 양단의 전압차가 상기 문턱 전압을 넘어설 때 상기 유기 발광 다이오드(OLED)가 발광할 수 있으므로, 상기 다이오드 병렬 커패시터(CEL)에 소정의 임계 전하량이 충전될 때 상기 유기 발광 다이오드(OLED)의 양단의 전압차가 상기 문턱 전압에 도달할 수 있다. 그 결과, 상기 유기 발광 다이오드(OLED)가 발광할 수 있다. 여기서, 임계 전하량은 아래 [수학식 2]에 의해 결정될 수 있다.
[수학식 2]
Qc = CEL x Vth
(여기서, Qc는 임계 전하량이고, CEL은 다이오드 병렬 커패시터의 커패시턴스이며, Vth는 유기 발광 다이오드의 문턱 전압임.)
일 프레임에서 상기 유기 발광 다이오드(OLED)가 블랙(즉, 계조값이 0)을 표현하는 경우, 제1 트랜지스터(TR1)가 생성하는 상기 구동 전류(ID)의 크기는 '0'이어야 하지만, 실제로 상기 제1 트랜지스터(TR1)로부터 미량의 누설 전류가 발생될 수 있다. 그러나, 상기 유기 발광 다이오드(OLED)의 양단의 전압차가 상기 유기 발광 다이오드(OLED)의 문턱 전압에 도달할 때까지, 상기 누설 전류는 상기 유기 발광 다이오드(OLED)가 아닌 상기 다이오드 병렬 커패시터(CEL)로 우회하여 흐를 수 있고, 상기 누설 전류에 의해 상기 다이오드 병렬 커패시터(CEL)가 초기 충전 전하량으로부터 임계 전하량까지 전하량을 충전하는 동안 상기 유기 발광 다이오드(OLED)는 발광하지 않을 수 있다. 따라서, 상기 일 프레임에서 유기 발광 다이오드(OLED)의 발광을 억제해야 하는 시간이 결정되면, 상기 초기 충전 전하량의 크기, 상기 다이오드 병렬 커패시터(CEL)의 크기 등을 조절함으로써, 상기 일 프레임에서 상기 유기 발광 다이오드(OLED)가 발광하지 않을 수 있다. 예를 들어, 상기 누설 전류가 일정하다고 가정할 때, 상기 초기화 전압(VINT)은 아래 [수학식 3]에 의해 결정될 수 있다.
[수학식 3]
(여기서, VINT는 초기화 전압의 전압 레벨이고, ELVSS는 제2 전원 전압의 전압 레벨이며, Vth는 유기 발광 다이오드의 문턱 전압이고, Ileak는 누설 전류량이며, t는 일 프레임에서 발광을 억제해야 하는 시간이고, CEL은 다이오드 병렬 커패시터의 커패시턴스임.)
제1 커패시터(C1)는 상기 데이터 신호(DATA)와 상기 제1 트랜지스터(TR1)의 상기 제1 단자 사이에 형성될 수 있다.
상기 제1 커패시터(C1)는 데이터 신호(DATA)의 변동에 따른 영향에 의한 표시 품질 저하를 방지할 수 있다.
특히, 디멀티플렉싱 구조를 갖는 유기 발광 표시 장치(도1의 100 참조)는 일 수평 기간동안 인접하는 화소에 데이터 신호(DATA)가 교번하여 인가되기 때문에, 상기 데이터 신호(DATA)의 변동에 따른 영향에 의해, 표시 품질이 저하될 수 있다. 그러나, 본 실시예에 따르면, 화소는 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함하므로, 상기 데이터 신호(DATA)의 변동에 따른 영향이 감소하고, 이에 따라 표시 품질이 향상될 수 있다.
제2 커패시터(C2)는 제1 전원 전압(ELVDD)와 제1 트랜지스터(TR1)의 제1 단자 사이에 형성될 수 있다.
상기 화소가 구동되는 동안, 상기 제1 트랜지스터(TR1)의 제1 단자의 전압 레벨은 주변 단자들의 전압 레벨 변화에 의해 영향을 받을 수 있으며, 이에 따라 표시 품질이 저하될 수 있는데, 상기 제2 커패시터(C2)는 제1 트랜지스터(TR1)의 제1 단자의 전압 레벨이 주변 단자들의 전압 레벨 변화에 의해 변화될 때, 그 변화량을 감소시킬 수 있으므로, 결과적으로 표시 품질을 향상시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 나타낸 평면도이다. 도 4a는 도 3의 I-I' 선을 절단한 단면도이다. 도 4b는 도 3의 II-II' 선을 절단한 단면도이다. 도 4c는 도 3의 III-III' 선을 절단한 단면도이다.
도 3 내지 4c를 참조하면, 상기 유기 발광 표시 장치는 베이스 기판(10), 버퍼층(20), 액티브 패턴(100), 제1 절연층(30), 게이트 패턴, 제2 절연층(40), 데이터 패턴, 제3 절연층(50), 제1 전극(PE), 화소 정의막(60), 발광 구조물(70), 제2 전극(80) 및 보호층(90)을 포함한다.
상기 베이스 기판(10)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(10)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이 경우, 상기 투명 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 버퍼층(20)은 상기 베이스 기판(10) 상에 배치된다. 상기 버퍼층(20)은 상기 베이스 기판(10)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴을 수득하게 할 수 있다. 또한, 상기 버퍼층(20)은 상기 베이스 기판(10)의 표면이 균일하지 않을 경우, 상기 베이스 기판(10)의 표면의 평탄도를 향상시키는 역할을 수행할 수도 있다. 상기 버퍼층(20)은 실리콘 화합물을 사용하여 형성될 수 있다. 예를 들면, 상기 버퍼층(20)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 상기 버퍼층(20)은 실리콘 화합물을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다. 예를 들면, 상기 버퍼층(20)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄화막 및/또는 실리콘 탄질화막을 포함하는 단층 구조 또는 다층 구조로 베이스 기판(10) 상에 형성될 수 있다.
상기 액티브 패턴(100)은 상기 버퍼층(20) 상에 배치된다. 실리콘으로 구성될 수 있다. 다른 실시예에 따라, 액티브 패턴(100)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
상기 액티브 패턴은 제1 트랜지스터(TR1)의 액티브 영역, 제1 단자 및 제2 단자, 제2 트랜지스터(TR2)의 액티브 영역, 제1 단자 및 제2 단자, 제3 트랜지스터(TR3)의 액티브 영역, 제1 단자 및 제2 단자, 제4 트랜지스터(TR4)의 액티브 영역, 제1 단자 및 제2 단자, 제5 트랜지스터(TR5)의 액티브 영역, 제1 단자 및 제2 단자, 제6 트랜지스터(TR6)의 액티브 영역, 제1 단자 및 제2 단자, 및 제7 트랜지스터(TR7)의 액티브 영역, 제1 단자 및 제2 단자를 포함한다.
상기 제1 절연층(30)은 상기 액티브 패턴을 커버하면서 상기 버퍼층(20) 상에 배치될 수 있다. 상기 제1 절연층(30)은 실리콘 산화물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 절연층(30)을 구성하는 금속 산화물은 하프늄 산화물(HfOx), 알루미늄 산화물(AlOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx), 탄탈륨 산화물(TaOx) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 절연층(30)은 상기 액티브 패턴의 프로파일(profile)을 따라 상기 버퍼층(20) 상에 실질적으로 균일한 두께로 형성될 수 있다. 이 경우, 상기 제1 절연층(30)은 상대적으로 얇은 두께를 가질 수 있으며, 상기 제1 절연층(30)에는 상기 액티브 패턴에 인접하는 단차부가 생성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제1 절연층(30)은 상기 액티브 패턴을 충분하게 커버하면서 실질적으로 평탄한 상면을 가질 수 있다.
상기 게이트 패턴은 상기 제1 절연층(30) 상에 배치된다. 상기 게이트 패턴은 상기 제1 절연층(30) 중에서 아래에 상기 액티브 패턴이 위치하는 부분 상에 배치될 수 있다. 상기 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 패턴은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 게이트 패턴은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 게이트 패턴은 제1 게이트 전극(205), 스캔 라인(210), 데이터 초기화 라인(220), 발광 제어선(230), 초기화 전압선(240), 바이패스 제어선(250) 및 보조 구동 전압선(260)을 포함한다.
상기 제1 게이트 전극(205)은 상기 제1 트랜지스터(TR1)의 상기 액티브 영역과 중첩하는 상기 제1 트랜지스터(TR1)의 게이트 전극(도 9a의 E1 참조)을 포함한다.
상기 스캔 라인(210)은 제1 방향(D1)으로 연장된다. 상기 스캔 라인(210)에는 스캔 신호(GW)가 공급된다. 상기 스캔 라인(210)은 상기 제2 트랜지스터(TR2)의 게이트 전극과 전기적으로 연결된다. 예를 들면, 상기 제2 트랜지스터(TR2)의 상기 게이트 전극은 상기 스캔 라인(210)의 일부 일수 있다. 상기 스캔 라인(210)은 상기 제3 트랜지스터(TR3)의 게이트 전극과 전기적으로 연결된다. 예를 들면, 상기 제3 트랜지스터(TR3)의 상기 게이트 전극은 상기 스캔 라인(210)의 일부 일수 있다.
상기 데이터 초기화 라인(220)은 상기 제1 방향(D1)으로 연장된다. 즉, 상기 스캔 라인(210)과 실질적으로 평행하게 배치된다. 상기 데이터 초기화 라인(220)에는 데이터 초기화 신호(GI)가 공급된다. 상기 데이터 초기화 신호(GI)는 일 수평 시간 전의 스캔 신호와 실질적으로 동일한 신호일 수 있다. 상기 데이터 초기화 라인(220)은 상기 제4 트랜지스터(TR4)의 게이트 전극과 전기적으로 연결된다. 예를 들면, 상기 제4 트랜지스터(TR4)의 상기 게이트 전극은 상기 데이터 초기화 라인(220)의 일부 일수 있다.
상기 발광 제어선(230)은 상기 제1 방향(D1)으로 연장된다. 즉, 상기 스캔 라인(210)과 실질적으로 평행하게 배치된다. 상기 발광 제어선(230)에는 발광 신호(EM)가 공급된다. 상기 발광 제어선(230)은 상기 제5 트랜지스터(TR5)의 게이트 전극과 전기적으로 연결된다. 예를 들면, 상기 제5 트랜지스터(TR5)의 상기 게이트 전극은 상기 발광 제어선(230)의 일부 일수 있다. 상기 발광 제어선(230)은 상기 제6 트랜지스터(TR6)의 게이트 전극과 전기적으로 연결된다. 예를 들면, 상기 제6 트랜지스터(TR6)의 상기 게이트 전극은 상기 발광 제어선(230)의 일부 일수 있다
상기 초기화 전압선(240)은 상기 제1 방향(D1)으로 연장된다. 즉, 상기 스캔 라인(210)과 실질적으로 평행하게 배치된다. 상기 초기화 전압선(240)에는 초기화 전압(VINT)이 공급된다.
상기 바이패스 제어선(250)은 상기 제1 방향(D1)으로 연장된다. 즉, 상기 스캔 라인(210)과 실질적으로 평행하게 배치된다. 상기 바이패스 제어선(250)에는 다이오드 초기화 신호(GB)가 공급된다. 상기 바이패스 제어선(250)은 상기 제7 트랜지스터(TR7)의 게이트 전극과 전기적으로 연결된다. 예를 들면, 상기 제7 트랜지스터(TR7)의 상기 게이트 전극은 상기 바이패스 제어선(250)의 일부 일수 있다
상기 보조 구동 전압선(260)은 상기 제1 방향(D1)으로 연장된다. 즉, 상기 스캔 라인(210)과 실질적으로 평행하게 배치된다.
상기 제2 절연층(40)은 상기 게이트 패턴이 배치된 상기 제1 절연층(30) 상에 배치된다. 상기 제2 절연층(40)은 상기 게이트 패턴의 프로파일을 따라 상기 제1 절연층(30) 상에 실질적으로 균일한 두께로 형성될 수 있으며, 이에 따라 상기 제2 절연층(40)에는 상기 게이트 패턴에 인접하는 단차부가 생성될 수 있다. 상기 제2 절연층(40)은 실리콘 화합물을 사용하여 형성될 수 있다. 예를 들면, 상기 제2 절연층(40)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 내지 제8 콘택홀들(C1 내지 C8) 및 제10 콘택홀(C10)이 상기 제1 및 제2 절연층(20, 30) 또는 상기 제2 절연층(30)을 통해 형성된다.
상기 데이터 패턴은 상기 제2 절연층(40) 상에 배치된다. 예시적인 실시예들에 따르면, 상기 게이트 패턴은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 게이트 패턴은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrOx), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 상기 게이트 패턴은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 데이터 패턴은 데이터 라인(310), 구동 전압선(320), 제1 연결부(330), 제2 연결부(340) 및 제3 연결부(350)을 포함한다.
상기 데이터 라인(310)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장된다. 상기 데이터 라인(310)에는 데이터 신호(DATA)가 공급된다. 상기 데이터 라인(310)은 상기 제1 콘택홀(C1)을 통해 상기 액티브 패턴(100)과 전기적으로 연결된다. 즉, 상기 데이터 라인(310)은 상기 제1 콘택홀(C1)을 통해 상기 제2 트랜지스터(TR2)의 상기 제1 단자에 전기적으로 연결된다.
상기 구동 전압선(320)은 상기 제2 방향(D2)으로 연장된다. 즉, 상기 구동 전압선(320)은 상기 데이터 라인(310)과 실질적으로 평행하게 배치될 수 있다. 상기 구동 전압선(320)에는 제1 전원 전압(ELVDD)이 공급된다.
상기 구동 전압선(320)의 일부는 상기 제1 게이트 전극(205)와 중첩하여 스토리지 커패시터(CST)를 형성할 수 있다. 상기 구동 전압선(320)은 상기 제10 콘택홀(C10)을 통해 상기 보조 구동 전압선(260)과 전기적으로 연결된다. 상기 구동 전압선(320)은 상기 제7 콘택홀(C7)을 통해 상기 액티브 패턴(100)과 전기적으로 연결된다. 즉, 상기 구동 전압선(320)은 상기 제7 콘택홀(C7)을 통해 상기 제5 트랜지스터(TR5)의 상기 제1 단자에 전기적으로 연결된다.
상기 제1 연결부(330)는 상기 제4 콘택홀(C4)을 통해 상기 액티브 패턴(100)에 전기적으로 연결된다. 상기 제1 연결부(330)는 상기 제5 콘택홀(C5)을 통해 상기 초기화 전압선(240)에 전기적으로 연결된다. 상기 제1 연결부(330)는 상기 제6 콘택홀(C6)을 통해 액티브 패턴(100)과 전기적으로 연결된다. 즉, 상기 제1 연결부(330)는 상기 제6 콘택홀(C6)을 통해 이웃하는 화소의 제7 트랜지스터의 제1 단자에 전기적으로 연결된다.
상기 제2 연결부(340)는 상기 제2 콘택홀(C2)을 통해 상기 액티브 패턴(100)에 전기적으로 연결된다. 즉, 상기 제2 연결부(340)는 상기 제2 콘택홀(C2)을 통해 상기 제1 게이트 전극(205)에 전기적으로 연결된다.
상기 제3 연결부(350)는 상기 제8 콘택홀(C8)을 통해 상기 액티브 패턴(100)과 전기적으로 연결된다. 즉, 상기 제3 연결부(350)는 상기 제8 콘택홀(C8)을 통해 상기 제6 트랜지스터(TR6)의 상기 제2 단자 및 상기 제7 트랜지스터(TR7)의 상기 제2 단자와 전기적으로 연결된다.
상기 제3 절연층(50)이 상기 데이터 패턴이 배치된 상기 제2 절연층(40) 상에 배치된다. 상기 제3 절연층(50)은 단층 구조로 형성될 수 있지만, 적어도 2이상의 절연막들을 포함하는 다층 구조로 형성될 수도 있다. 상기 제3 절연층(50)은 유기 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제3 절연층(50)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 제3 절연층(50)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질을 사용하여 형성될 수도 있다. 예를 들면, 상기 제3 절연층(50)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 알루미늄, 마그네슘, 아연, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄 산화물, 티타늄 산화물, 탄탈륨 산화물, 마그네슘 산화물, 아연 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제9 콘택홀(C9)은 상기 제8 콘택홀(C8)과 중첩하여, 상기 제3 절연층(50)을 통해 형성된다.
상기 제1 전극(PE)은 상기 제3 절연층(50)상에 배치된다. 상기 제1 전극(PE)은 상기 제9 콘택홀(C9)을 통해 상기 제3 연결부(350)과 전기적으로 연결된다.
상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(PE)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예를 들면, 상기 제1 전극(PE)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(PE)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(60)은 상기 제1 전극(PE)이 배치된 상기 제3 절연층(50) 상에 배치된다. 상기 화소 정의막(60)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(60)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(60)을 식각하여 제1 전극(PE)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(60)의 개구에 의해 상기 표시 장치의 표시 영역과 비표시 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(60)의 개구가 위치하는 부분이 상기 표시 영역에 해당될 수 있으며, 상기 비표시 영역은 상기 화소 정의막(60)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광 구조물(70)은 상기 화소 정의막(60)의 개구를 통해 노출되는 상기 제1 전극(PE)상에 배치될 수 있다. 또한, 상기 발광 구조물(70)은 상기 화소 정의막(60)의 개구의 측벽 상으로 연장될 수 있다. 상기 발광 구조물(70)은 레이저 전사 공정, 프린팅 공정 등을 이용하여 수득될 수 있다. 예시적인 실시예들에 있어서, 상기 발광 구조물(70)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 상기 발광 구조물(70)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광 구조물(60)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다.
상기 제2 전극(80)은 상기 화소 정의막(60)과 상기 발광 구조물(70) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(80)도 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(80)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 크롬 질화물, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 네오디뮴, 스칸듐, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(80)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 보호층(90)은 상기 제2 전극(80) 상에 배치된다. 상기 보호층(90)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지 등으로 구성될 수 있다.
본 실시예에 따르면, 상기 액티브 패턴(100)은 상기 제2 트랜지스터(TR2)와 상기 제5 트랜지스터(TR5) 사이에 배치되는 제1 커패시터 영역(101) 및 제2 커패시터 영역(102)을 포함한다. 상기 제1 커패시터 영역(101)은 상기 데이터 라인(310)과 중첩한다. 상기 제2 커패시터 영역(102)은 상기 구동 전압선(320)과 중첩한다.
따라서, 상기 제1 커패시터 영역(101), 상기 제1 및 제2 절연층들(30, 40) 및 상기 데이터 라인(310)이 제1 캐퍼시터(C1)를 형성한다. 상기 제1 커패시터(C1)는 데이터 신호(DATA)의 변동에 따른 영향에 의한 표시 품질 저하를 방지할 수 있다.
또한, 상기 제2 커패시터 영역(102), 상기 제1 및 제2 절연층들(30, 40) 및 상기 구동 전압선(320)이 제2 커패시터(C2)를 형성한다. 상기 제2 커패시터(C2)는 상기 제1 트랜지스터(TR1)의 상기 제1 단자의 전압 레벨이 주변 단자들의 전압 레벨 변화에 의해 변화될 때, 그 변화량을 감소시킬 수 있으므로, 결과적으로 표시 품질을 향상시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 나타낸 평면도이다.
도 5를 참조하면, 상기 유기 발광 표시 장치는 액티브 패턴(100)이 제1 커패시터 영역(101) 및 제2 커패시터 영역(102)을 포함하고, 상기 제1 커패시터 영역(101) 및 상기 제2 커패시터 영역(102) 사이에 개구(103)이 형성되는 것을 제외하고 도 3의 유기 발광 표시 장치와 실질적으로 동일하다.
도 6 내지 13c는 도 3의 유기 발광 표시 장치의 제조 방법을 나타낸 평면도 및 단면도들이다.
도 6은 상기 제조 방법을 나타낸 평면도이다. 도 7a는 도 6의 I-I' 선을 절단한 단면도이다. 도 7b는 도 6의 II-II' 선을 절단한 단면도이다. 도 7c는 도 6의 III-III' 선을 절단한 단면도이다.
도 6 및 도 7a 내지 7c를 참조하면, 베이스 기판(10) 상에 버퍼층(20)이 형성된다.
상기 베이스 기판(10)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(10)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이 경우, 상기 투명 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 버퍼층(20)은 상기 베이스 기판(10) 상에 배치된다. 상기 버퍼층(20)은 스핀 코팅(spin coating) 공정, 화학 기상 증착(CVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(HDP-CVD) 공정, 프린팅(printing) 공정 등을 이용하여 수득될 수 있다.
상기 버퍼층(20) 상에 액티브 패턴(100)이 형성된다.
상기 액티브 패턴(100)은 상기 버퍼층(20) 상에 반도체층(도시되지 않음)을 형성한 후, 상기 반도체층을 패터닝하여 상기 버퍼층(20) 상에 예비 액티브 패턴(도시되지 않음)을 형성할 수 있다. 후속하여, 상기 예비 액티브 패턴에 대해 결정화 공정을 수행함으로써, 상기 버퍼층(20) 상에 액티브 패턴을 형성할 수 있다. 여기서, 상기 반도체층은 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 스퍼터링 공정 등을 이용하여 형성될 수 있다. 상기 반도체층이 아몰퍼스 실리콘을 포함할 경우, 상기 액티브 패턴은 폴리실리콘으로 구성될 수 있다. 또한, 상기 예비 액티브 패턴으로부터 상기 액티브 패턴을 수득하기 위한 결정화 공정은 레이저 조사 공정, 열처리 공정, 촉매를 이용하는 열처리 공정 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 반도체층 및/또는 상기 예비 액티브 패턴을 형성한 다음, 상기 반도체층 및/또는 상기 예비 액티브 패턴에 대하여 탈수소 공정을 수행할 수 있다. 이러한 탈수소 공정에 따라 상기 반도체층 및/또는 상기 예비 액티브 패턴 내의 수소 원자들의 농도를 감소시킬 수 있으므로, 결과적으로 액티브 패턴의 전기적인 특성을 향상시킬 수 있다.
상기 액티브 패턴(100)은 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)을 포함할 수 있다. 제1 내지 제14 영역들(a, b, c, d,e, f, g, h, i, j, k, l, m, n)에는 불순물이 도핑될 수 있으며, 이에 따라 액티브 패턴(100)의 나머지 영역들보다 높은 전기 전도도를 가질 수 있다. 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)은 제1 내지 제7 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7)의 소스 전극 또는 드레인 전극을 구성하는 영역을 표시하기 위한 것으로, 영역 간 경계가 명확하게 구분되지 않을 수 있고, 서로 전기적으로 연결되어 있을 수 있다. 예를 들어, 도 8과 같이 제2 영역(b)은 제5 영역(e) 및 제11 영역(k)과 명확한 경계를 갖지 않고 서로 전기적으로 연결될 수 있다.
도 8은 상기 제조 방법을 나타낸 평면도이다. 도 9a는 도 8의 I-I' 선을 절단한 단면도이다. 도 9b는 도 8의 II-II' 선을 절단한 단면도이다. 도 9c는 도 8의 III-III' 선을 절단한 단면도이다.
도 8 및 도 9a 내지 9c를 참조하면, 상기 액티브 패턴(100)이 형성된 상기 버퍼층(20) 상에 제1 절연층(30)을 형성한다.
상기 제1 절연층(30)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
상기 제1 절연층(30) 상에 게이트 패턴을 형성한다. 상기 제1 절연층(30) 상에 제1 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 제1 도전막을 패터닝함으로써, 상기 게이트 패턴을 수득할 수 있다. 여기서, 상기 제1 도전막은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착(PLD) 공정, 진공 증착 공정, 원자층 적층(ALD) 공정 등을 이용하여 형성될 수 있다.
상기 게이트 패턴은 제1 게이트 전극(205), 스캔 라인(210), 데이터 초기화 라인(220), 발광 제어선(230), 초기화 전압선(240), 바이패스 제어선(250) 및 보조 구동 전압선(260)을 포함한다.
상기 게이트 패턴이 형성된 상기 제1 절연층(30) 상에 제2 절연층(40)을 형성한다.
상기 제2 절연층(40)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 수득될 수 있다.
도 10은 상기 제조 방법을 나타낸 평면도이다. 도 11a는 도 10의 I-I' 선을 절단한 단면도이다. 도 11b는 도 10의 II-II' 선을 절단한 단면도이다. 도 11c는 도 10의 III-III' 선을 절단한 단면도이다.
도 10 및 도 11a 내지 11c를 참조하면, 상기 제2 절연층(40) 상에 데이터 패턴을 형성한다.
상기 제2 절연층(40) 및 상기 제1 절연층(30)을 부분적으로 식각하여 상기 액티브 패턴(100)을 노출시키는 제1 내지 제8 콘택홀 및 제10 콘택홀들(C1 내지 C8, C10)을 형성한 다음, 상기 콘택홀들을 채우면서 상기 제2 절연층(40) 상에 제2 도전막을 형성할 수 있다. 이후에, 상기 제2 도전막을 패터닝하여 데이터 패턴을 수득할 수 있다. 여기서, 상기 제2 도전막은 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정, 원자층 적층 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
상기 데이터 패턴은 데이터 라인(310), 구동 전압선(320), 제1 연결부(330), 제2 연결부(340) 및 제3 연결부(350)을 포함한다.
상기 데이터 패턴이 형성된 상기 제2 절연층(40) 상에 제3 절연층(50)을 형성한다.
예시적인 실시예들에 있어서, 상기 제3 절연층(50)의 표면 평탄도를 향상시키기 위하여 상기 제3 절연층(50)에 대해 평탄화(planarization) 공정을 수행할 수 있다. 예를 들면, 상기 제3 절연층(50)에 대해 화학 기계적 연마(CMP) 공정, 에치 백(etch-back) 공정 등을 수행함으로써 상기 제3 절연층(50) 이 실질적으로 평탄한 상면을 가질 수 있다.
상기 제3 절연층(50)의 구성 물질에 따라 스핀 코팅 공정, 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 진공 증착 공정 등을 이용하여 제3 절연층(50)을 수득할 수 있다.
도 12은 상기 제조 방법을 나타낸 평면도이다. 도 13a는 도 12의 I-I' 선을 절단한 단면도이다. 도 13b는 도 12의 II-II' 선을 절단한 단면도이다. 도 13c는 도 12의 III-III' 선을 절단한 단면도이다.
도 12 및 도 13a 내지 13c를 참조하면, 상기 제3 절연층(50) 상에 제1 전극(PE)을 형성한다.
상기 제1 전극(PE)은 상기 제3 절연층(50)을 부분적으로 식각하여 상기 데이터 패턴을 노출시키는 제9 콘택홀(C9)을 형성한 다음, 상기 제 9 콘택홀(C9)을 채우면서 상기 제3 절연층(50) 상에 제3 도전막을 형성할 수 있다. 이후에, 상기 제2 도전막을 패터닝하여 상기 제1 전극(PE)을 수득할 수 있다. 여기서, 상기 제2 도전막은 스퍼터링 공정, 화학 기상 증착 공정, 펄스 레이저 증착 공정, 진공 증착 공정, 원자층 적층 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
도 14는 상기 제조 방법을 나타낸 평면도이다. 도 15a는 도 14의 I-I' 선을 절단한 단면도이다. 도 15b는 도 14의 II-II' 선을 절단한 단면도이다. 도 15c는 도 14의 III-III' 선을 절단한 단면도이다.
도 14 및 도 15a 내지 15c를 참조하면, 상기 제1 전극(PE) 상에 화소 정의막(60)이 형성된다.
상기 화소 정의막(60)은 스핀 코팅 공정, 스프레이 공정, 프린팅 공정, 화학 기상 증착 공정 등을 이용하여 상기 제1 전극(PE) 상에 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(60)을 식각하여 제1 전극(PE)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 상기 화소 정의막(60)의 개구에 의해 상기 표시 장치의 표시 영역과 비표시 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(60)의 개구가 위치하는 부분이 상기 표시 영역에 해당될 수 있으며, 상기 비표시 영역은 상기 화소 정의막(60)의 개구에 인접하는 부분에 해당될 수 있다.
상기 발광 구조물(70)은 상기 화소 정의막(60)의 개구를 통해 노출되는 상기 제1 전극(PE)상에 형성될 수 있다. 상기 발광 구조물(70)은 레이저 전사 공정, 프린팅 공정 등을 이용하여 수득될 수 있다.
상기 제2 전극(80)은 상기 화소 정의막(60)과 상기 발광 구조물(70) 상에 형성될 수 있다. 상기 제2 전극(80)은 프린팅 공정, 스퍼터링 공정, 화학 기상 증착 공정, 원자층 적층 공정, 진공 증착 공정, 펄스 레이저 증착 공정 등을 이용하여 형성될 수 있다.
상기 보호층(90)은 상기 제2 전극(80) 상에 형성된다. 상기 보호층(90)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지 등으로 구성될 수 있다.
이상, 본 발명의 실시예들에 따른 화소 및 이를 포함하는 유기 발광 표시 장치용 기판에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 유기 발광 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100: 액티브 패턴 101: 제1 커패시터 영역
102: 제2 커패시터 영역 210: 스캔 라인
220: 데이터 초기화 라인 230: 발광 제어선
240: 초기화 전압선 250: 바이패스 제어선
260: 보조 구동전압선 310: 데이터 라인
320: 구동 전압선 205: 제1 게이트 전극
TR1 내지 TR7: 제1 내지 제7 트랜지스터
102: 제2 커패시터 영역 210: 스캔 라인
220: 데이터 초기화 라인 230: 발광 제어선
240: 초기화 전압선 250: 바이패스 제어선
260: 보조 구동전압선 310: 데이터 라인
320: 구동 전압선 205: 제1 게이트 전극
TR1 내지 TR7: 제1 내지 제7 트랜지스터
Claims (20)
- 베이스 기판;
상기 베이스 기판 상에 배치되고, 제1 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 포함하는 액티브 패턴;
상기 베이스 기판 상에 배치되고 제1 방향과 실질적으로 수직한 제2 방향으로 연장되는 데이터 라인; 및
상기 베이스 기판 상에 상기 제2 방향으로 연장되는 구동 전압선을 포함하고,
상기 액티브 패턴은 상기 제2 방향으로 연장하는 제1 커패시터 영역 및 상기 제2 방향으로 연장하는 제2 커패시터 영역을 포함하고, 상기 제1 커패시터 영역은 상기 데이터 라인과 중첩하고, 상기 제2 커패시터 영역은 상기 구동 전압선과 중첩하는 유기 발광 표시 장치. - 제 1항에 있어서,
상기 제1 커패시터 영역과 상기 데이터 라인 및 상기 제2 커패시터 영역과 상기 구동 전압선 사이에는 배치되는 제1 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 2항에 있어서,
상기 제1 트랜지스터의 상기 액티브 영역과 중첩하는 제1 게이트 전극을 더 포함하고,
상기 제1 절연층은 상기 게이트 전극과 상기 액티브 영역 사이에 배치되는 것을 특징으로 하는 유기 발광 표시 장치. - 제 3항에 있어서,
상기 제1 커패시터 영역과 상기 데이터 라인 및 상기 제2 커패시터 영역과 상기 구동 전압선 사이에 배치되는 제2 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 4항에 있어서,
상기 구동 전압선의 일부는 상기 제1 게이트 전극과 중첩하도록 연장되고,
상기 제2 절연층은 상기 구동 전압선의 상기 일부와 상기 제1 게이트 전극 사이에 배치되는 것을 특징으로 하는 유기 발광 표시 장치. - 제 1항에 있어서,
상기 구동 전압선과 상기 데이터 라인은 동일한 도전층으로부터 형성된 것을 특징으로 하는 유기 발광 표시 장치. - 제 6항에 있어서,
상기 제1 트랜지스터의 상기 액티브 영역과 중첩하는 제1 게이트 전극;
상기 베이스 기판 상에 배치되고 상기 제1 방향으로 연장되는 스캔 라인;
상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 데이터 초기화 라인;
상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 초기화 전압선;
상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 발광 제어선; 및
상기 베이스 기판 상에 배치되고 상기 스캔 라인과 실질적으로 평행한 바이패스 제어선을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 7항에 있어서,
상기 베이스 기판 상에 배치되고, 상기 스캔 라인과 실질적으로 평행하고, 상기 구동 전압선과 전기적으로 연결되는 보조 구동 전압선을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 8항에 있어서,
상기 제1 게이트 전극, 상기 스캔 라인, 상기 데이터 초기화 라인, 상기 초기화 전압선, 상기 발광 제어선, 상기 바이패스 제어선 및 상기 보조 구동 전압선은 동일한 층으로부터 형성된 것을 특징으로 하는 유기 발광 표시 장치. - 제 9항에 있어서,
상기 초기화 전압선과 상기 액티브 패턴을 전기적으로 연결하는 제1 연결부;
상기 제1 게이트 전극과 상기 액티브 패턴을 전기적으로 연결하는 제2 연결부; 및
상기 액티브 패턴과 유기 발광 다이오드를 구동하기 위한 제1 전극을 전기적으로 연결하는 제3 연결부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 1항에 있어서,
상기 제1 커패시터 영역 및 상기 제2 커패시터 영역은 상기 액티브 패턴의 상기 제1 트랜지스터의 상기 소스 영역에 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치. - 제 11항에 있어서,
상기 액티브 패턴은 제2 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함하고,
상기 액티브 패턴은 제3 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함하고,
상기 액티브 패턴은 제4 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함하고,
상기 액티브 패턴은 제5 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함하고,
상기 액티브 패턴의 상기 제1 커패시터 영역 및 상기 제2 커패시터 영역은 상기 제2 트랜지스터 및 상기 제5 트랜지스터와 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치. - 제 12항에 있어서,
상기 액티브 패턴의 상기 제1 커패시터 영역 및 상기 제2 커패시터 영역은 상기 제1 트랜지스터의 상기 소스 영역, 상기 제2 트랜지스터의 상기 드레인 영역 및 상기 제5 트랜지스터의 상기 드레인 영역과 직접 연결되는 것을 특징으로 하는 유기 발광 표시 장치. - 제 11항에 있어서,
상기 액티브 패턴은 제6 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함하고,
상기 액티브 패턴은 제7 트랜지스터의 소스 영역, 드레인 영역 및 액티브 영역을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 1항에 있어서,
일 수평 기간(horizontal period)동안 제1 데이터 신호와 제2 데이터 신호를 서로 다른 화소에 교번하여 출력하는 데이터 구동부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 복수의 화소를 포함하고, 각각의 화소는
유기 발광 다이오드;
구동 전류를 생성하여 상기 유기 발광 다이오드를 작동시키는 제1 트랜지스터;
데이터 신호를 인가 받는 제1 단자, 상기 제1 트랜지스터의 제1 단자에 전기적으로 연결되는 제2 단자, 및 스캔 신호를 인가 받는 게이트 단자를 포함하는 제2 트랜지스터;
제1 전원 전압과 상기 제1 트랜지스터의 게이트 단자 사이에 형성되는 스토리지 커패시터;
상기 데이터 신호와 상기 제1 트랜지스터의 제1 단자 사이에 형성되는 제1 커패시터; 및
제1 전원 전압과 상기 제1 트랜지스터의 제1 단자 사이에 형성되는 제2 커패시터를 포함하는 유기 발광 표시 장치. - 제 16항에 있어서,
일 수평 기간(horizontal period)동안 제1 데이터 신호와 제2 데이터 신호를 서로 다른 화소에 교번하여 출력하는 데이터 구동부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 17항에 있어서,
상기 스캔 신호를 인가 받는 게이트 단자, 상기 제1 트랜지스터의 제2 단자에 전기적으로 연결되는 제1 단자 및 상기 제1 트랜지스터의 상기 게이트 단자에 전기적으로 연결되는 제2 단자를 포함하는 제3 트랜지스터; 및
데이터 초기화 신호가 인가되는 게이트 단자, 초기화 전압을 인가 받는 제1 단자 및 상기 제1 트랜지스터의 상기 게이트 단자에 전기적으로 연결되는 제2 단자를 포함하는 제4 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 18항에 있어서,
발광 신호가 인가되는 게이트 단자, 상기 제1 전원 전압이 인가되는 제1 단자, 및 상기 제1 트랜지스터의 상기 제1 단자에 전기적으로 연결되는 제2 단자를 포함하는 제5 트랜지스터;
상기 발광 신호가 인가되는 게이트 단자, 상기 제1 트랜지스터의 상기 제2 단자에 전기적으로 연결되는 제1 단자, 및 상기 유기 발광 다이오드의 제1 단자에 전기적으로 연결되는 제2 단자를 포함하는 제6 트랜지스터; 및
다이오드 초기화 신호가 인가되는 게이트 단자, 상기 초기화 전압을 인가받는 제1 단자, 및 상기 유기 발광 다이오드의 제1 단자에 전기적으로 연결되는 제2 단자를 포함하는 제7 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. - 제 16항에 있어서,
상기 제1 커패시터 및 상기 제2 커패시터는 기생 커패시턴스(capacitance)에 의해 형성된 것을 특징으로 하는 유기 발광 표시 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150021439A KR102471333B1 (ko) | 2015-02-12 | 2015-02-12 | 유기 발광 표시 장치 |
| US14/882,859 US9842893B2 (en) | 2015-02-12 | 2015-10-14 | Organic light emitting display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150021439A KR102471333B1 (ko) | 2015-02-12 | 2015-02-12 | 유기 발광 표시 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160099758A KR20160099758A (ko) | 2016-08-23 |
| KR102471333B1 true KR102471333B1 (ko) | 2022-11-29 |
Family
ID=56622301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150021439A KR102471333B1 (ko) | 2015-02-12 | 2015-02-12 | 유기 발광 표시 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9842893B2 (ko) |
| KR (1) | KR102471333B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018036290A (ja) * | 2016-08-29 | 2018-03-08 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102592010B1 (ko) * | 2016-10-25 | 2023-10-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102607697B1 (ko) * | 2017-02-07 | 2023-11-29 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR20200016425A (ko) * | 2018-08-06 | 2020-02-17 | 삼성디스플레이 주식회사 | 유기발광 표시 장치 |
| KR20220158597A (ko) * | 2020-03-25 | 2022-12-01 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 디스플레이 패널과 디스플레이 패널의 제조 방법 및 디스플레이 장치 |
| US11404449B2 (en) | 2020-04-08 | 2022-08-02 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display panel |
| CN111341209A (zh) * | 2020-04-08 | 2020-06-26 | Tcl华星光电技术有限公司 | 显示面板 |
| US11810508B2 (en) | 2021-07-30 | 2023-11-07 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display panel and display device |
| CN117121203A (zh) * | 2022-03-23 | 2023-11-24 | 京东方科技集团股份有限公司 | 显示基板、其制作方法及显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687357B1 (ko) | 2004-12-28 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치 |
| KR100761077B1 (ko) * | 2005-05-12 | 2007-09-21 | 삼성에스디아이 주식회사 | 유기 전계발광 표시장치 |
| KR101212140B1 (ko) | 2005-10-14 | 2012-12-14 | 엘지디스플레이 주식회사 | 액정표시소자 |
| KR101739526B1 (ko) * | 2010-10-28 | 2017-05-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101298613B1 (ko) * | 2010-12-27 | 2013-08-26 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| JP5803232B2 (ja) | 2011-04-18 | 2015-11-04 | セイコーエプソン株式会社 | 有機ｅｌ装置、および電子機器 |
| TWI559046B (zh) * | 2012-03-30 | 2016-11-21 | 友達光電股份有限公司 | 畫素陣列及顯示面板 |
| KR101486038B1 (ko) * | 2012-08-02 | 2015-01-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101982074B1 (ko) * | 2012-10-08 | 2019-08-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR101985435B1 (ko) | 2012-11-30 | 2019-06-05 | 삼성디스플레이 주식회사 | 화소부 및 이를 포함하는 유기 전계 발광 표시 장치 |
| KR102038076B1 (ko) * | 2013-04-04 | 2019-10-30 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
-
2015
- 2015-02-12 KR KR1020150021439A patent/KR102471333B1/ko active IP Right Grant
- 2015-10-14 US US14/882,859 patent/US9842893B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160099758A (ko) | 2016-08-23 |
| US9842893B2 (en) | 2017-12-12 |
| US20160240601A1 (en) | 2016-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102471333B1 (ko) | 유기 발광 표시 장치 | |
| KR102662898B1 (ko) | 유기 발광 표시 장치 | |
| KR102244816B1 (ko) | 화소 및 이를 포함하는 유기 발광 표시 장치용 기판 | |
| KR102535800B1 (ko) | 유기 발광 표시 장치 | |
| US9966424B2 (en) | Organic light emitting diode display device | |
| US20200176548A1 (en) | Organic light-emitting diode display | |
| KR102453420B1 (ko) | 투명 유기 발광 표시 장치 및 이의 제조방법 | |
| US20170069271A1 (en) | Display apparatus | |
| KR102357345B1 (ko) | 유기 발광 표시 장치 | |
| KR20230128434A (ko) | 유기발광 표시 장치 | |
| KR102221761B1 (ko) | 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치 | |
| KR102653121B1 (ko) | 유기 발광 표시 장치 | |
| KR102503164B1 (ko) | 표시 패널 및 이의 제조 방법 | |
| US10008517B2 (en) | Display device having reduced parasitic capacitance and cross-talk and method of manufacturing the same | |
| KR20190126963A (ko) | 유기 발광 표시 장치 | |
| KR20160098650A (ko) | 유기 발광 표시 장치 | |
| US11081538B2 (en) | Organic light emitting diode display device having a circuit structure buried in a substrate thereof | |
| KR20170085617A (ko) | 표시 패널 및 이의 제조 방법 | |
| KR20200029678A (ko) | 표시 장치 | |
| US20220415992A1 (en) | Display device | |
| KR20240040845A (ko) | 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |