KR102464810B1 - 표시장치 및 그의 구동방법 - Google Patents

표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR102464810B1
KR102464810B1 KR1020150126464A KR20150126464A KR102464810B1 KR 102464810 B1 KR102464810 B1 KR 102464810B1 KR 1020150126464 A KR1020150126464 A KR 1020150126464A KR 20150126464 A KR20150126464 A KR 20150126464A KR 102464810 B1 KR102464810 B1 KR 102464810B1
Authority
KR
South Korea
Prior art keywords
source drive
timing controller
adjustment value
checksum
data
Prior art date
Application number
KR1020150126464A
Other languages
English (en)
Other versions
KR20170029711A (ko
Inventor
이동규
김선기
민경율
안희선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150126464A priority Critical patent/KR102464810B1/ko
Priority to US15/159,432 priority patent/US10163386B2/en
Publication of KR20170029711A publication Critical patent/KR20170029711A/ko
Application granted granted Critical
Publication of KR102464810B1 publication Critical patent/KR102464810B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명은 ESD에 의한 장애 상황 시 고속 복구가 가능하도록 한 표시장치를 제공한다.
본 발명의 실시예에 의한 표시장치는, 표시패널과, 상기 표시패널로 데이터 신호를 공급하며 특성 조정을 위한 조정부를 내장하는 적어도 하나의 소스 드라이브 IC와, 상기 소스 드라이브 IC로 데이터 제어신호 및 프레임 데이터를 공급하는 타이밍 제어부와, 상기 소스 드라이브 IC와 상기 타이밍 제어부의 사이에 형성되는 공용 버스라인을 구비하며, 상기 조정부는, 상기 프레임 데이터의 입력에 앞선 초기화 기간 동안 상기 데이터 제어신호에 응답하여 조정값을 설정 및 저장하고, 상기 조정값을 상기 공용 버스라인을 통해 상기 타이밍 제어부로 전송한다.

Description

표시장치 및 그의 구동방법{Display Device and Driving Method Thereof}
본 발명은 표시장치 및 그의 구동방법에 관한 것으로, 특히 ESD에 의한 장애 상황 시 고속 복구(Fast Recovery)가 가능하도록 한 표시장치 및 그의 구동방법에 관한 것이다.
액정 표시장치(Liquid Crystal Display Device)나 유기전계발광 표시장치(Organic Light Emitting Display Device)와 같은 표시장치는, 타이밍 제어부(Timing Controller; TCON)와 소스 드라이브 IC(Source Drive IC; S-IC)의 사이에 구축된 인트라-패널 인터페이스(Intra-panel Interface)를 통해 데이터 신호의 생성에 필요한 각종 데이터를 전송한다.
타이밍 제어부는 데이터 제어신호와 프레임 데이터를 소스 드라이브 IC로 공급한다. 그러면, 소스 드라이브 IC는 데이터 제어신호와 프레임 데이터에 대응하여 데이터 신호를 생성하고, 이를 표시패널의 데이터 라인들로 출력한다.
이러한 소스 드라이브 IC는 프레임 데이터를 공급받기에 앞서 데이터 제어신호를 공급받고, 이에 대응하여 출력 특성을 조정하기 위한 조정값(Calibration Value)을 설정한다. 설정된 조정값은 소스 드라이브 IC 내부에 저장된다.
하지만, 표시장치로 ESD가 유입될 경우, 소스 드라이브 IC 내부에 저장된 조정값이 삭제되는 소프트 장애(Soft Fail) 상황이 발생할 수 있다. 이 경우, 조정값을 재설정하기 위해서는 풀-초기화(Full-initialization)를 위한 수 프레임의 장애 복구 시간이 필요하며, 풀-초기화가 수행되는 기간 동안에는 표시패널에서 정상적으로 영상을 표시할 수 없게 된다.
본 발명이 해결하고자 하는 기술적 과제는, 표시장치의 구동 중에 발생한 ESD에 의한 장애 상황 시, 풀-초기화 과정을 거치지 않고서도 고속 복구될 수 있도록 한 표시장치 및 그의 구동방법을 제공하는 것이다.
본 발명의 실시예에 의한 표시장치는, 표시패널과, 상기 표시패널로 데이터 신호를 공급하며 특성 조정을 위한 조정부를 내장하는 적어도 하나의 소스 드라이브 IC와, 상기 소스 드라이브 IC로 데이터 제어신호 및 프레임 데이터를 공급하는 타이밍 제어부와, 상기 소스 드라이브 IC와 상기 타이밍 제어부의 사이에 형성되는 공용 버스라인을 구비하며, 상기 조정부는, 상기 프레임 데이터의 입력에 앞선 초기화 기간 동안 상기 데이터 제어신호에 응답하여 조정값을 설정 및 저장하고, 상기 조정값을 상기 공용 버스라인을 통해 상기 타이밍 제어부로 전송한다.
실시예에 따라, 상기 타이밍 제어부는, 상기 공용 버스라인을 통해 전송된 상기 조정값을 체크섬과 함께 상기 타이밍 제어부 내부에 구비된 제1 레지스터에 저장하는 한편, 상기 조정값을 상기 체크섬과 함께 외부 메모리에 저장할 수 있다.
실시예에 따라, 상기 타이밍 제어부는, 상기 조정값을 상기 외부 메모리의 제1 영역과 제2 영역에 번갈아 저장할 수 있다.
실시예에 따라, 상기 공용 버스라인은, 상기 조정부와 상기 타이밍 제어부의 사이에, 양방향 신호전송이 가능하도록 형성될 수 있다.
실시예에 따라, 상기 타이밍 제어부는, 상기 공용 버스라인을 통해 상기 조정부로 상기 조정값의 입력을 요청하는 명령을 전송할 수 있다.
실시예에 따라, 상기 조정부는, 매 프레임마다 프레임 데이터의 입력에 앞서 상기 조정값을 설정하고, 상기 조정값이 설정될 때마다 상기 조정값을 상기 타이밍 제어부로 전송할 수 있다.
실시예에 따라, 상기 조정부는, 적어도 두 프레임의 주기로 설정되는 소정의 주기마다 상기 조정값을 상기 타이밍 제어부로 전송할 수 있다.
실시예에 따라, 상기 소스 드라이브 IC는, 구동 중 내부 레지스터 값이 삭제되었을 시, 상기 공용 버스라인을 통해 상기 타이밍 제어부로 고속 복구 요청을 전송할 수 있다.
실시예에 따라, 상기 타이밍 제어부는, 상기 고속 복구 요청이 접수될 시, 이전에 상기 소스 드라이브 IC로부터 전송받은 상기 조정값의 체크섬을 확인하고, 상기 체크섬이 일치할 시 상기 조정값을 상기 소스 드라이브 IC로 전송할 수 있다.
실시예에 따라, 상기 타이밍 제어부는, 상기 조정값의 체크섬이 불일치할 시, 상기 소스 드라이브 IC로 풀-초기화 명령을 전송할 수 있다.
실시예에 따라, 상기 적어도 하나의 소스 드라이브 IC는 제1 내지 제K(K는 2 이상의 자연수) 소스 드라이브 IC를 포함하며, 상기 공용 버스라인은 상기 제1 내지 제K 소스 드라이브 IC를 상기 타이밍 제어부에 공통으로 연결할 수 있다.
실시예에 따라, 상기 타이밍 제어부는, 상기 제1 내지 제K 소스 드라이브 IC로 서로 다른 아이디를 전송할 수 있다.
본 발명의 실시예에 의한 표시장치의 구동방법은, 초기화 기간 동안 타이밍 제어부로부터 하나 이상의 소스 드라이브 IC로 데이터 제어신호를 전송하는 단계와, 상기 데이터 제어신호에 응답하여 상기 소스 드라이브 IC 내부에서 특성 조정을 위한 조정값을 설정하는 단계와, 상기 조정값을 상기 소스 드라이브 IC 내부에 저장하는 한편, 상기 조정값을 상기 타이밍 제어부로 전송하는 단계와, 상기 타이밍 제어부로 전송된 상기 조정값을 체크섬과 함께 상기 타이밍 제어부 외부의 메모리에 저장하여 백업하는 단계를 포함한다.
실시예에 따라, 상기 타이밍 제어부로 전송된 상기 조정값을 상기 체크섬과 함께 상기 타이밍 제어부 내부의 제1 레지스터에도 저장할 수 있다.
실시예에 따라, 상기 초기화 기간은 상기 타이밍 제어부로부터 상기 소스 드라이브 IC로 프레임 데이터를 전송하기에 앞서 적어도 한 번 배치되며, 매 프레임마다 혹은 소정의 주기마다 상기 초기화 기간이 배치되어 상기 조정값이 리프레쉬되고, 리프레쉬된 상기 조정값이 상기 타이밍 제어부로 전송할 수 있다.
실시예에 따라, 상기 타이밍 제어부로부터 상기 소스 드라이브 IC로 제1 프레임 데이터를 전송하기에 앞서 배치되는 제1 초기화 기간 동안, 풀-초기화 알고리즘을 통해 제1 조정값을 설정하고, 상기 제1 조정값이 설정된 이후에 배치되는 제2 초기화 기간 동안, 상기 제1 조정값을 리프레쉬하는 부분-초기화 알고리즘을 통해 제2 조정값을 설정할 수 있다.
실시예에 따라, 상기 소스 드라이브 IC가 복수 개 구비될 시, 상기 타이밍 제어부는 복수의 소스 드라이브 IC들 각각에 서로 다른 아이디를 전송하고, 상기 복수의 소스 드라이브 IC들 각각은, 상기 아이디를 공용 버스통신을 위한 주소로 설정하여, 상기 복수의 소스 드라이브 IC들과 상기 타이밍 제어부의 사이에 형성된 공용 버스라인을 통해 상기 조정값을 상기 타이밍 제어부로 전송할 수 있다.
실시예에 따라, 상기 소스 드라이브 IC 내부에 저장된 상기 조정값이 표시장치의 구동 중에 삭제될 시, 상기 소스 드라이브 IC는 상기 타이밍 제어부로 고속 복구 요청을 전송할 수 있다.
실시예에 따라, 상기 고속 복구 요청이 접수될 시, 상기 타이밍 제어부는 상기 체크섬을 확인하고, 상기 체크섬이 일치할 시 상기 조정값을 상기 소스 드라이브 IC로 전송할 수 있다.
실시예에 따라, 상기 고속 복구 요청이 접수될 시, 상기 타이밍 제어부는 상기 체크섬을 확인하고, 상기 체크섬이 불일치할 시 상기 소스 드라이브 IC로 풀-초기화 명령을 전송할 수 있다.
본 발명의 실시예에 의한 표시장치 및 그의 구동방법에 의하면, 타이밍 제어부와 소스 드라이브 IC의 사이에 공용 버스라인을 형성하고, 초기화 기간 동안 소스 드라이브 IC 내에서 설정된 조정값을 공용 버스라인을 통해 타이밍 제어부로 전송하여 백업한다. 이후, ESD 등에 의해 소스 드라이브 IC 내에 저장된 조정값이 삭제될 경우, 상기 조정값을 타이밍 제어부로부터 전송받아 신속하게 복원한다.
이에 의해, ESD에 의한 장애 상황 시, 풀-초기화 과정을 거치지 않고서도 표시장치를 정상 구동 모드로 고속 복구할 수 있다.
도 1은 본 발명의 실시예에 의한 표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 타이밍 제어부와 소스 드라이브 IC들 간의 신호 전송라인들을 나타내는 도면이다.
도 3은 본 발명의 실시예에 의한 타이밍 제어부와 각 소스 드라이브 IC의 구성을 나타내는 도면이다.
도 4는 본 발명의 실시예에 의한 표시장치의 정상 구동 모드 시의 동작을 나타내는 도면이다.
도 5는 본 발명의 실시예에 의한 표시장치의 고속 복구 모드 시의 동작을 나타내는 도면이다.
도 6은 본 발명의 실시예에 의한 표시장치가 고속 복구 모드로 동작할 때의 타이밍 제어부 및 소스 드라이브 IC의 구동방법을 나타내는 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 의한 표시장치를 나타내는 도면이다. 편의상, 도 1에서는 각각 하나씩의 게이트 라인 및 데이터 라인과, 이들에 접속되는 하나의 화소만을 도시하였으나, 표시패널에는 다수의 게이트 라인들 및 데이터 라인들과, 이들에 접속되는 다수의 화소들이 구비될 것임은 자명하다.
한편, 도 1에서는 본 발명을 적용할 수 있는 실시예의 하나로서, 복수의 게이트 드라이브 IC들 및 소스 드라이브 IC들을 구비한 액정 표시장치를 도시하기로 한다. 하지만, 본 발명이 반드시 복수의 게이트 드라이브 IC들 및 소스 드라이브 IC들을 구비하는 표시장치에만 한정되는 것은 아니다. 일례로, 본 발명은 각각 하나의 게이트 드라이브 IC 및 소스 드라이브 IC를 구비하는 표시장치에도 적용될 수 있을 것이다. 특히, 본 발명은 하나 이상의 소스 드라이브 IC를 구비하며, 이러한 소스 드라이브 IC 내에서 자체적으로 특성 조정을 위한 조정값을 설정하는 표시장치에 범용적으로 적용될 수 있다.
또한, 본 발명이 도시된 액정 표시장치에만 한정되는 것은 아니며, 일례로 본 발명은 유기전계발광 표시장치와 같은 다른 형태의 표시장치에도 적용될 수 있을 것이다.
도 1을 참조하면, 본 발명의 실시예에 의한 표시장치(10)는, 표시패널(100)과, 표시패널(100)을 구동하기 위한 복수의 게이트 드라이브 IC들(210) 및 소스 드라이브 IC들(310)과, 게이트 드라이브 IC들(210) 및 소스 드라이브 IC들(310)을 제어하기 위한 타이밍 제어부(410)를 포함한다.
표시패널(100)은, 다수의 게이트 라인들(GL) 및 데이터 라인들(DL)과, 이들에 접속되는 다수의 화소들(P)을 구비한 표시영역(110)과, 표시영역(110) 외곽의 비표시영역(120)을 포함한다.
화소들(P) 각각은, 스위칭 소자(TR), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 구비한다. 스위칭 소자(TR)는 해당 화소(P)가 배치된 수평/수직 라인의 게이트 라인(GL) 및 데이터 라인(DL)에 접속된다. 액정 커패시터(CLC)는 스위칭 소자(TR)에 접속되고, 스토리지 커패시터(CST)는 액정 커패시터(CLC)에 접속된다. 이러한 화소들(P) 각각은 게이트 라인(GL)으로부터 게이트 신호가 공급될 때, 데이터 라인(DL)으로부터 데이터 신호를 공급받는다. 그리고, 화소들(P)은 공급받은 데이터 신호를 저장함과 아울러, 저장된 데이터 신호에 상응하여 백라이트(미도시)로부터 공급되는 빛의 방출량을 제어함으로써, 데이터 신호에 상응하는 휘도를 표시한다.
게이트 드라이브 IC들(210) 각각은, 타이밍 제어부(410)로부터 게이트 제어신호를 공급받고, 이에 대응하여 게이트 신호들을 생성한다. 게이트 드라이브 IC들(210) 각각에서 생성된 게이트 신호들은, 할당된 영역의 게이트 라인들(GL)로 공급된다. 실시예적으로, 게이트 드라이브 IC들(210)은 각각의 게이트 드라이브 회로필름(200)에 실장되어, 적어도 하나의 소스 드라이브 회로필름(300), 소스 인쇄회로기판(320) 및/또는 케이블(혹은, 연성회로기판)(500)을 경유하여, 컨트롤 보드(400)에 실장된 타이밍 제어부(410)에 접속될 수 있다. 다만, 본 발명이 반드시 이에 한정되는 것은 아니며, 다른 예로서 게이트 드라이브 IC들(210)은 표시패널(100) 상에 화소들(P)과 함께 형성될 수도 있다.
소스 드라이브 IC들(310)은 타이밍 제어부(410)로부터 데이터 제어신호 및 프레임 데이터를 공급받고, 이에 대응하여 데이터 신호들을 생성한다. 소스 드라이브 IC들(310) 각각에서 생성된 데이터 신호들은, 할당된 영역의 데이터 라인들(DL)로 공급된다. 실시예적으로, 소스 드라이브 IC들(310)은 각각의 소스 드라이브 회로필름(300)에 실장되어, 적어도 하나의 소스 인쇄회로기판(320) 및/또는 케이블(500)을 경유하여, 컨트롤 보드(400)에 실장된 타이밍 제어부(410)에 접속될 수 있다.
타이밍 제어부(410)는 외부로부터 클럭신호를 포함한 제어신호를 공급받고, 이에 대응하여 게이트 제어신호 및 데이터 제어신호를 생성한다. 타이밍 제어부(410)에서 생성된 게이트 제어신호는 게이트 드라이브 IC들(210)로 공급되고, 데이터 제어신호는 소스 드라이브 IC들(310)로 공급된다. 또한, 타이밍 제어부(410)는 외부로부터의 입력 데이터를 재정렬하고, 이를 프레임 데이터로서 소스 드라이브 IC들(310)로 공급한다. 실시예적으로, 타이밍 제어부(410)는 컨트롤 보드(400)에 실장되어, 적어도 하나의 소스 인쇄회로기판(320) 및/또는 케이블(500)을 경유하여, 각각의 게이트 드라이브 회로필름(200) 및/또는 소스 드라이브 회로필름(300)에 접속될 수 있다.
컨트롤 보드(400)에는 타이밍 제어부(410) 외에도 별도의 메모리(420)가 실장될 수 있다. 실시예적으로, 메모리(420)는 비휘발성 메모리(Non-volatile Memory; NVRAM)일 수 있다.
케이블(500)은 상/하부 커넥터(510, 520)를 통해 컨트롤 보드(400)와 적어도 하나의 소스 인쇄회로기판(320)을 전기적으로 연결한다. 여기서, 케이블(500)이라 함은, 컨트롤 보드(400)와 소스 인쇄회로기판(320) 등을 전기적으로 연결할 수 있는 배선을 구비한 장치를 포괄적으로 의미한다. 일례로, 본 실시예의 케이블(500)은 연성회로기판으로 구현될 수 있다.
실시예적으로, 복수의 소스 인쇄회로기판들(320)이 구비될 때, 복수의 케이블들(500)이 구비될 수 있다.
단, 본 발명의 실시예에 의한 표시장치(10)는, 소스 드라이브 IC들(310)과 타이밍 제어부(410)의 사이에 형성되는 공용 버스라인(Common Bus Line; CBL)을 구비한다.
실시예적으로, 도 1에 도시된 바와 같이 복수의 소스 드라이브 IC들(310)이 구비되는 표시장치(10)에 있어서, 공용 버스라인(CBL)은 복수의 소스 드라이브 IC들(310)과 타이밍 제어부(410)를 공통으로 연결하도록 설계될 수 있다. 이러한 공용 버스라인(CBL)은, 타이밍 제어부(410)로부터 소스 드라이브 IC들(310)로 데이터 제어신호 및 프레임 데이터를 전송하기 위하여 타이밍 제어부(410)와 각각의 소스 드라이브 IC(310)의 사이에 형성되는 채널배선들과는 별개로 설계될 수 있다. 한편, 하나의 소스 드라이브 IC(310)만이 구비되는 경우에도, 소스 드라이브 IC(310)와 타이밍 제어부(410)의 사이에는 데이터 제어신호 및 프레임 데이터를 전송하기 위한 채널배선과는 별개의 공용 버스라인(CBL)이 설계될 수 있을 것이다.
이러한 공용 버스라인(CBL)은 소스 드라이브 IC들(310)과 타이밍 제어부(410) 사이의 양방향 신호전송이 가능하도록 설계될 수 있다. 이를 위해, 소스 드라이브 IC들(310)과 타이밍 제어부(410)에는 양방향 시리얼(Serial) 통신 포트(Port), 일례로 I2C가 내장될 수 있다.
특히, 본 발명에서는, 각각의 소스 드라이브 IC(310) 내에서 특성 조정을 위해 조정값을 설정한 후, 설정된 조정값을 공용 버스라인(CBL)을 이용하여 타이밍 제어부(410)로 전송한다. 그러면, 타이밍 제어부(410)는 소스 드라이브 IC들(310) 각각의 조정값을 내부 레지스터에 저장함과 아울러, 외부의 메모리(420)에도 저장하여 안전하게 백업(Backup)한다.
따라서, ESD 등에 의해 각각의 소스 드라이브 IC(310) 내부에 저장된 조정값이 삭제되는 소프트 장애 상황(하드 웨어의 손상 없이 내부 레지스터 값만 삭제된 상황)이 발생하더라도, 백업해둔 조정값을 타이밍 제어부(410)로부터 전송받아 신속하게 복원할 수 있게 된다. 이러한 본 발명에 의하면, ESD 등에 의한 소프트 장애 상황 시, 풀-초기화 과정을 거치지 않고서도 표시장치(10)를 정상 구동 모드(Normal Operation Mode)로 고속 복구할 수 있다.
이러한 본 발명에 의한 표시장치 및 그의 구동방법에 대한 보다 상세한 설명은, 도 2 내지 도 6을 참조하여 이하에서 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 의한 타이밍 제어부와 소스 드라이브 IC들 간의 신호 전송라인들을 나타내는 도면이다. 그리고, 도 3은 본 발명의 실시예에 의한 타이밍 제어부와 각 소스 드라이브 IC의 구성을 나타내는 도면이다.
실시예적으로, 도 2에서는 12개의 소스 드라이브 IC들, 즉, 제1 내지 제12 소스 드라이브 IC를 도시하였고, 도 3에서는 타이밍 제어부와 이에 연결되는 임의의 소스 드라이브 IC의 내부 구성을 개략적으로 도시하였다. 제1 내지 제12 소스 드라이브 IC 각각은 실질적으로 동일하게 구성될 수 있을 것이다. 이러한 제1 내지 제12 소스 드라이브 IC 각각은 표시패널에 형성되는 데이터 라인들 중 할당된 영역의 데이터 라인들에 연결되어, 해당 데이터 라인들로 데이터 신호를 공급한다.
도 2 내지 도 3을 참조하면, 소스 드라이브 IC들(310)과 타이밍 제어부(410)와의 사이에는 공용 버스라인(CBL)과 복수의 채널배선들(CHL)이 형성된다.
채널배선들(CHL)은 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410)의 사이에 형성된다. 편의상, 도 2에서는 각각의 소스 드라이브 IC(310)와 타이밍 제어부(410)의 사이에 각각 두 개씩의 채널배선들(CHL)이 형성되는 것으로 도시하였으나, 채널배선들(CHL)의 수는 다양하게 변경 실시될 수 있을 것이다.
이러한 채널배선들(CHL)은 소스 드라이브 IC들(310)의 구동에 필요한 데이터 제어신호(Data Control Signal; DCS) 및 프레임 데이터(Frame Data)를 타이밍 제어부(410)로부터 각각의 소스 드라이브 IC(310)로 전송하는 데에 이용될 수 있다.
또한, 본 발명의 실시예에서와 같이 복수의 소스 드라이브 IC들(310)을 구비하는 표시장치(10)에서는, 각각의 소스 드라이브 IC(310)에서 설정된 조정값을 구분하기 저장하기 위하여, 개개의 소스 드라이브 IC(310)별로 서로 다른 아이디(ID)가 부여될 수 있다. 소스 드라이브 IC들(310)을 구분하기 위한 고유의 아이디는 채널배선들(CHL)을 통해 타이밍 제어부(410)로부터 각각의 소스 드라이브 IC(310)로 전송될 수 있다. 일례로, 표시장치(10)의 전원이 켜진 이후, 첫 번째 프레임 데이터(1st Frame Data)의 전송에 앞선 풀-초기화 기간 동안 타이밍 제어부(410)는 각 소스 드라이브 IC(310)와 연결된 채널배선들(CHL)로 데이터 제어신호(DCS)를 전송함과 아울러, 소스 드라이브 IC(310)별 고유 아이디를 전송할 수 있다.
공용 버스라인(CBL)은 제1 내지 제12 소스 드라이브 IC(S-IC 1 내지 S-IC 12)를 타이밍 제어부(410)에 공통으로 연결한다. 특히, 본 실시예에서 공용 버스라인(CBL)은 아날로그 프론트 엔드(Analog Front End; AFE)(314)를 거치지 않고, 각 소스 드라이브 IC(310) 내부의 조정부(316)와 타이밍 제어부(410)의 사이에 직통으로 연결될 수 있다.
이러한 공용 버스라인(CBL)은, 타이밍 제어부(410)로부터의 조정값 요청(Calibration Value Request; CV Request) 명령을 소스 드라이브 IC들(310)로 전송하거나, 소스 드라이브 IC들(310) 내부에서 설정된 조정값을 타이밍 제어부(410)로 전송하는 데에 이용될 수 있다. 이를 위해, 공용 버스라인(CBL)은 양방향 신호전송이 가능하도록 설계될 수 있다.
타이밍 제어부(410)는 적어도 데이터 정렬부(412), 송신부(414) 및 제1 레지스터(416)를 포함한다.
데이터 정렬부(412)는 외부(예컨대, 그래픽 카드)로부터 입력 데이터(Input Data)와 더불어 클럭신호(CLK)를 포함한 제어신호를 공급받는다. 이러한 데이터 정렬부(412)는 클럭신호(CLK) 등의 제어신호에 대응하여 입력 데이터를 재정렬하고, 이를 송신부(414)로 전송한다. 실시예적으로, 데이터 정렬부(412)는 적어도 직렬 변환기(Serializer)를 포함하도록 구성될 수 있다.
또한, 데이터 정렬부(412)는 입력받은 제어신호에 대응하여 데이터 제어신호(DCS)를 생성하고, 이를 송신부(414)로 전송한다. 데이터 제어신호(DCS)는 각 소스 드라이브 IC(310)에서의 초기화 동작에 필요한 정보, 예컨대 클락 트레이닝 패턴(Clock Training Pattern) 등을 포함한 패킷(Packet)의 형태로 전송될 수 있다.
송신부(414)는 데이터 제어신호(DCS)를 소스 드라이브 IC들(310)로 전송하는 한편, 재정렬된 입력 데이터를 프레임 데이터로서 소스 드라이브 IC들(310)로 전송한다. 실시예적으로, 송신부(414)는 송신단 드라이버(Tx Driver)로 구현될 수 있다.
이러한 송신부(414)는 각각의 소스 드라이브 IC(310)에 상응하는 채널을 구비하고, 각 채널마다 형성된 채널배선들(CHL)을 통해 해당 소스 드라이브 IC(310)로 데이터 제어신호(DCS) 및 프레임 데이터를 전송한다.
또한, 본 실시예에서 송신부(414)는 각 소스 드라이브 IC(310) 별로 부여된 고유의 아이디를 각 채널마다 형성된 채널배선들(CHL)을 통해 각각의 소스 드라이브 IC(310)로 전송할 수 있다.
한편, ESD 등에 의한 소프트 장애 상황 시, 송신부(414)는 미리 백업해 둔 조정값을 각 채널 별로 구분하여 전송할 수 있다. 실시예적으로, 백업해 둔 조정값은 각각의 소스 드라이브 IC(310)와의 사이에 형성된 채널배선들(CHL)을 통해 전송될 수 있다.
제1 레지스터(416)에는 타이밍 제어부(410) 내에서 생성되거나, 혹은 타이밍 제어부(410)로 전송된 정보가 저장될 수 있다. 특히, 본 실시예에서 제1 레지스터(416)에는 소스 드라이브 IC들(310)로부터 전송받은 조정값이 저장될 수 있다.
타이밍 제어부(410)는, 소스 드라이브 IC들(310)로 초기화 과정에 필요한 정보를 포함한 데이터 제어신호(DCS) 및 개별 아이디를 전송한 이후, 소스 드라이브 IC들(310)로 조정값 전송을 요청하는 조정값 요청(CV Request) 명령을 전송한다.
특히, 타이밍 제어부(410)는, 소스 드라이브 IC들(310)의 조정부(316)와의 사이에 연결된 공용 버스라인(CBL)을 통해 소스 드라이브 IC들(310)의 조정부(316)로 조정 값 요청(CV Request) 명령을 전송한 이후, 공용 버스라인(CBL)을 통해 소스 드라이브 IC들(310)의 조정부(316)로부터 조정값을 전송받을 수 있다.
이러한 타이밍 제어부(410)는, 공용 버스라인(CBL)을 통해 전송되는 소스 드라이브 IC(310)별 조정값을 아이디에 따라 순차적으로 읽어들이고, 체크섬(Checksum)과 함께 타이밍 제어부(410) 내부의 제1 레지스터(416)에 저장한다. 이 과정에서, 각 소스 드라이브 IC(310)별로 부여된 고유의 아이디가 이용되므로, 각 소스 드라이브 IC(310)를 이원화하거나 물리적인 핀(Pin)을 추가할 필요 없이 소스 드라이브 IC(310)별 조정값을 구분하여 전송 및 저장할 수 있다.
또한, 타이밍 제어부(410)는, 내부의 제1 레지스터(416) 외에도, 외부 메모리(420)에 소스 드라이브 IC들(310)의 조정값을 체크섬과 함께 저장한다. 이와 같이 타이밍 제어부(410) 외부의 메모리(420)에 소스 드라이브 IC들(310)의 조정값이 저장되는 경우, ESD에 의해 소스 드라이브 IC들(310)의 레지스터 값과 더불어, 타이밍 제어부(410)의 레지스터 값이 삭제되더라도 소스 드라이브 IC들(310) 각각의 고유 값을 찾기 위한 조정값은 외부 메모리(420)에 안전하게 백업될 수 있다.
실시예적으로, 타이밍 제어부(410)는 소스 드라이브 IC들(310)의 조정값과 체크섬을 메모리(420)의 제1 영역 및 제2 영역에 번갈아 저장할 수 있다. 이 경우, 공용 버스라인(CBL)을 통해 소스 드라이브 IC들(310)의 조정값을 전송받는 도중에 ESD가 유입되어 해당 프레임의 조정값을 온전히 저장하지 못한 상황이 발생하더라도, 이전 프레임의 조정값을 이용하여 표시장치(10)를 정상 구동 모드로 고속 복구할 수 있다.
한편, 타이밍 제어부(410)는 매 프레임 마다 프레임 데이터의 전송에 앞서 배치되는 초기화 기간 마다 각 소스 드라이브 IC(310)의 조정부(316)로 조정값 전송을 요청하거나, 혹은 두 프레임 이상으로 설정되는 소정의 주기마다 각 소스 드라이브 IC들(310)의 조정부(316)로 조정값 전송을 요청할 수 있다.
즉, 타이밍 제어부(410)가 각 소스 드라이브 IC(310)의 조정값을 전송받는 주기는 다양하게 변경 실시될 수 있을 것이다.
각각의 소스 드라이브 IC(310)는 적어도 수신부(312) 및 데이터신호 생성부(318)를 포함한다.
수신부(312)는 타이밍 제어부(410)로부터 데이터 제어신호(DCS) 및 프레임 데이터를 전송받고, 이를 데이터신호 생성부(318)로 전달한다. 실시예적으로, 수신부(312)는 적어도 수신단 입력 버퍼(Rx Input Buffer)를 포함하도록 구현될 수 있다.
특히, 본 실시예에서, 수신부(312)는 아날로그 프론트 엔드(314)와 더불어, 각 소스 드라이브 IC(310)의 특성 값을 조정하기 위한 조정부(316)를 구비한다.
실시예적으로, 조정부(316)는 각 프레임 데이터가 전송되는 활성 기간에 앞선 초기화 기간 동안, 타이밍 제어부(410)로부터 전송되는 데이터 제어신호(DCS)에 응답하여 각 소스 드라이브 IC(310)의 특성 값을 조정하기 위한 조정값을 설정 및 저장하고, 설정된 조정값을 소정의 주기마다 공용 버스라인(CBL)을 통해 타이밍 제어부(410)로 전송할 수 있다.
보다 구체적으로, 조정부(316)는 데이터 제어신호(DCS)에 포함된 초기화 정보를 이용하여 해당 소스 드라이브 IC(310)의 최적 특성 값을 찾기 위한 초기화 알고리즘을 수행하고, 최적화된 특성 값을 해당 프레임의 조정값(Calibration Value)으로 설정한다.
이러한 조정부(316)는 전원 공급(Power-on) 이후의 최초 초기화 기간 동안에는 풀-초기화 알고리즘(Full-initialization Algorithm)에 의해 조정값을 설정한다. 풀-초기화 알고리즘이 수행되는 최초의 초기화 기간은 수 프레임의 시간, 일례로 100ms의 시간이 소요되는 풀-초기화 기간일 수 있다.
그리고, 조정값이 한 번 이상 설정된 이후의 초기화 기간(예컨대, 매 수직 블랭크 기간) 동안, 조정부(316)는 이전에 설정된 조정값(예컨대, 제2 레지스터(316a)에 저장된 이전 프레임의 조정값)에 기반한 부분-초기화 알고리즘(Partial-initialization Algorithm)에 의해 단시간 내에 최적의 조정값을 찾고, 이를 기반으로 조정값을 리프레쉬(refresh)하여 제2 레지스터(316a)에 저장한다.
이러한 부분 초기화 알고리즘이 수행되는 부분-초기화 기간에는, 풀-초기화 기간에 비해 단시간 내에 초기화가 수행될 수 있다. 일례로, 부분-초기화 알고리즘이 수행되는, 구동 중의 초기화 기간은 한 프레임 이내의 시간이 소요되는 부분-초기화 기간일 수 있다. 부분 초기화 기간은 매 프레임의 수직 블랭크 기간 내에 배치되거나, 혹은 소정의 주기마다 소정 프레임의 수직 블랭크 기간 내에 배치될 수 있다.
조정부(316)에서 설정된 조정값은 내부의 제2 레지스터(316a)에 저장되는 한편, 소정의 주기마다 공용 버스라인(CBL)을 통해 타이밍 제어부(410)로 전송된다.
일례로, 조정부(316)는 매 프레임마다 프레임 데이터의 입력에 앞서 조정값을 설정하고, 조정값이 설정될 때마다(즉, 매 프레임마다) 설정된 조정값을 타이밍 제어부(410)로 전송할 수 있다.
또는, 조정부(316)는 매 프레임 마다 조정값을 타이밍 제어부(410)로 전송하는 대신, 적어도 두 프레임의 주기로 설정되는 소정의 주기마다 조정값을 타이밍 제어부(410)로 전송할 수도 있다. 타이밍 제어부(410)로 전송된 조정값은 타이밍 제어부(410) 내부의 제1 레지스터(416) 및 타이밍 제어부(410) 외부의 메모리(420)에 백업된다.
실시예적으로, 조정부(316)는 이퀄라이저(Equalizer)로 구현될 수 있다. 또한, 조정부(316)에서 설정되는 조정값은 각 소스 드라이브 IC(310)의 DFE(Decision Feedback Equalizer) 값(DFE), 오프셋(Offset) 조정값(OCAL) 및/또는 임피던스(Impedence) 조정값(ZCAL)을 포함할 수 있다.
이러한 수신부(312)는 아날로그 프론트 엔드(314)를 통해 전송받은 프레임 데이터를 각 소스 드라이브 IC(310)별로 최적화된 조정값을 적용하여 조정한 후, 데이터신호 생성부(318)로 공급한다.
데이터신호 생성부(318)는 조정부(316)로부터 전송받은 프레임 데이터에 상응하는 데이터 신호(Data Signal)를 생성하고, 이를 해당 소스 드라이브 IC(310)에 연결된 데이터 라인들(DL)로 출력한다. 실시예적으로, 데이터신호 생성부(318)는 적어도 병렬 변환기(De-Serializer)를 포함하도록 구성될 수 있다.
이와 같이 각 소스 드라이브 IC(310) 내부에 조정부(316)를 구비하게 되면, 각 소스 드라이브 IC(310)의 출력 특성을 최적화할 수 있게 된다. 따라서, 대형의 고해상도 표시장치(10)에서도 타이밍 제어부(410)와 소스 드라이브 IC들(310) 사이의 장거리 고속 데이터 전송에 따른 문제점을 극복하고 화질을 개선할 수 있다.
전술한 바와 같이 본 발명에서는, 타이밍 제어부(410)와 소스 드라이브 IC들(310)(특히, 각 소스 드라이브 IC(310) 내의 조정부(316))의 사이에 공용 버스라인(CBL)을 형성한다. 그리고, 초기화 기간 동안 소스 드라이브 IC(310) 내에서 최적화되도록 설정된 조정값을, 소정의 주기 마다 공용 버스라인(CBL)을 통해 타이밍 제어부(410)로 전송하여 백업한다.
이러한 본 발명에 의하면, ESD 등에 의해 소스 드라이브 IC(310) 내에서 설정 및 저장된 조정값이 삭제될 경우, 상기 조정값을 타이밍 제어부(410)로부터 전송받아 신속하게 복원할 수 있다.
예컨대, 표시장치(10)의 구동 중에, ESD에 의해 각 소스 드라이브 IC(310) 내에 설정된 조정값이 삭제될 경우, 각 소스 드라이브 IC(310)는 공용 버스라인(CBL)을 통해 타이밍 제어부(410)로 고속 복구 요청(Fast Recovery Request)을 전송할 수 있다. 그러면, 고속 복구 요청을 접수한 타이밍 제어부(410)는, 이전에 소스 드라이브 IC(310)로부터 전송받은 조정값을 체크섬을 이용해 확인하고, 조정값의 체크섬이 일치할 시 저장된 조정값을 각각의 소스 드라이브 IC(310)로 전송할 수 있다.
이에 따라, ESD 등에 의한 장애 상황 시, 풀-초기화 과정을 거치지 않고서도 표시장치를 정상 구동 모드로 고속 복구할 수 있다.
도 4는 본 발명의 실시예에 의한 표시장치의 정상 구동 모드 시의 동작을 나타내는 도면이다.
도 4를 참조하면, 표시장치(10)로의 전원 공급(Power-on) 이후, 풀-초기화 기간(Full-initialization Period)으로 설정되는 최초 초기화 기간의 제1 기간 동안에는, 타이밍 제어부(410)의 각 채널(TCON Tx 1 내지 TCON Tx 12)을 통해 풀-초기화에 필요한 정보를 포함하는 제1 패킷의 데이터 제어신호(Packet 1)가 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 전달된다. 그리고, 제1 패킷의 데이터 제어신호(Packet 1)에 후속하여, 풀-초기화 기간의 제2 기간 동안 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)별로 할당된 고유의 아이디(예컨대, ID 1 내지 12)가 타이밍 제어부(410)의 각 채널(TCON Tx 1 내지 TCON Tx 12)을 통해 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 전달된다.
실시예적으로, 타이밍 제어부(410)로부터 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 전달되는 데이터 제어신호(DCS) 및 아이디는 타이밍 제어부(410)의 각 채널(TCON Tx 1 내지 TCON Tx 12)과 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)의 사이에 형성된 하나 이상의 채널배선(CHL)을 통해 전송될 수 있다.
풀-초기화 기간이 종료된 이후, 각 프레임의 활성기간(Active Period) 동안 타이밍 제어부(410)는 송신부(414)의 각 채널(TCON Tx 1 내지 TCON Tx 12)을 통해 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 해당 프레임의 프레임 데이터를 전송한다.
한편, 각 프레임의 활성기간 사이에 배치되는 각각의 수직 블랭크 기간(Vertical Blank Period; Vb Period)에는, 부분-초기화(Partial-initialization)에 필요한 정보를 포함하는 패킷의 데이터 제어신호(Packet 2, Packet 3, …)가 타이밍 제어부(410)의 각 채널(TCON Tx 1 내지 TCON Tx 12)을 통해 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 전달된다.
각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12) 측면에서 보면, 전원 공급 직후 풀-초기화가 수행되지 않은 상태에서, 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12) 내부의 제2 레지스터(316a)에는 아이디를 비롯한 각종 조정값, 예컨대, DFE 값(DFE), 오프셋 조정값(OCAL) 및/또는 임피던스 조정값(ZCAL) 등이 지정되지 않은 상태이다.
이후, 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)는 풀-초기화 기간 동안 공급되는 제1 패킷의 데이터 제어신호(Packet 1)에 대응하여 풀-초기화 알고리즘을 수행함으로써, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)의 특성 값을 조정하기 위한 최적의 조정값을 찾아서 설정한다.
각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)의 내부에서 설정된 조정값은, 개별 아이디와 함께 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12) 내부의 제2 레지스터(316a)에 저장된다.
또한, 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)는 각각의 수직 블랭크 기간 동안 공급되는 패킷 형태의 데이터 제어신호(Packet 2, Packet 3, …)에 대응하여 부분 초기화 알고리즘을 수행함으로써, 이전에 설정된 조정값을 리프레쉬하는 방식으로 단시간 내에 조정값을 재 설정한다. 리프레쉬된 조정값은 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12) 내부의 제2 레지스터(316a)에 업데이트되어 저장된다.
단, 본 발명에서는, 소정의 주기마다 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)에 저장된 조정값을 타이밍 제어부(410)로 전송한다.
일례로, 타이밍 제어부(410)는 매 프레임의 초기화 기간 마다 채널배선들(CHL)을 통해 데이터 제어신호(Packet 1, Packet 2, Packet 3, …)를 전송한 이후, 공용 버스라인(CBL)을 통해 조정값 요청(CV Request) 명령을 전송할 수 있다. 그러면, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)는, 내부에서 설정된 조정값을 공용 버스라인(CBL)을 통해 타이밍 제어부(410)로 전송한다.
이때, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)는 풀-초기화 기간에 타이밍 제어부(410)로부터 전송받은 고유의 아이디를 공용 버스통신을 위한 주소(address)로 설정한다.
그러면, 타이밍 제어부(410)는 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)의 조정값 설정이 완료된 이후, 소스 드라이브 IC(S-IC 1 내지 S-IC 12)별 아이디를 이용하여 제1 소스 드라이브 IC(S-IC 1)에서 설정된 조정값부터 제12 소스 드라이브 IC(S-IC 12)에서 설정된 조정값까지 순차적으로 읽어들인다. 이러한 타이밍 제어부(410)는 읽어들인 조정값을, 체크섬과 함께 타이밍 제어부(410) 내부의 제1 레지스터(416) 및 외부 메모리(도 3의 420)에 저장하여 백업한다.
실시예적으로, 타이밍 제어부(410)는 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로부터 읽어들인 조정값을 메모리(420)의 제1 영역(A 영역)과 제2 영역(B 영역)에 번갈아 저장할 수 있다. 메모리(420)에 조정값이 새로 저장될 때마다 최근 저장 위치를 나타내는 포인터(Pointer) 영역 값(예컨대, A 또는 B)이 함께 저장된다. 이 경우, 메모리(420)는 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)의 조정값을 체크섬과 함께 저장할 수 있는 두 개의 영역(A 영역 및 B 영역)과, 최근 저장 위치를 나타내는 포인터 영역을 포함하도록 구성될 수 있다. 한편, 조정값이 저장되는 메모리(420)의 영역 수는 변경 실시될 수 있음은 물론이다.
이와 같이 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로부터 읽어들인 조정값을 메모리(420)의 복수의 영역(A 영역 및 B 영역)에 번갈아 저장하게 되면, 소스 드라이브 IC들(S-IC 1 내지 S-IC 12)의 조정값을 전송받는 도중에 ESD가 유입되어 해당 프레임의 조정값을 온전히 저장하지 못한 경우에도, 다른 영역에 미리 저장되어 있는 조정값을 이용하여 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)를 신속하게 정상 구동 모드로 복귀시킬 수 있다.
도 5는 본 발명의 실시예에 의한 표시장치의 고속 복구 모드 시의 동작을 나타내는 도면이다. 도 5에서는, N+1(N은 자연수)번째 프레임 데이터의 전송 도중에 유입된 ESD에 의한 ESD 소프트 장애(ESD Soft-fail) 상황을 예로서 도시하였다.
도 5를 참조하면, N+1번째 프레임 데이터의 전송 도중에 외부로부터 ESD가 유입되면, N+1번째 프레임 데이터의 전송이 중단됨은 물론, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12) 내에 저장된 조정값이 삭제되는 소프트 장애 상황이 발생하게 된다.
이 경우, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12) 내에서 삭제된 조정값을 자체적으로 재 설정하기 위해서는 수 프레임이 소요되는 풀-초기화가 수행되어야 한다.
하지만, 본 발명에서는 ESD 소프트 장애 상황 발생 시, 하나 이상의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)가 공용 버스라인(CBL)을 통해 고속 복구 요청(Fast Recovery Request)을 전송하여 이상 상황을 알린 후, 복구를 위해 대기한다.
공용 버스라인(CBL)으로부터 고속 복구 요청이 접수될 시, 타이밍 제어부(410)는 내부의 제1 레지스터(416) 및/또는 외부 메모리(420)에 저장된 데이터를 확인한다. 이를 위해, 타이밍 제어부(410)는 제1 레지스터(416) 및/또는 외부 메모리(420)에 저장된 조정값의 체크섬을 확인할 수 있다.
이러한 타이밍 제어부(410)는 체크섬이 일치하는 데이터를 발견할 시, 해당 조정값을 고속 복구 패킷(Fast Recovery Packet) 및 개별 아이디와 함께 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 전송한다.
이때, 고속 복구 패킷, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)의 조정값 및/또는 개별 아이디는 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)와 연결된 채널배선들(CHL)을 통해 동시 전송될 수 있다. 실시예적으로, 타이밍 제어부(410)는 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)와 연결된 채널배선들(CHL)을 통해 소스 드라이브 IC(S-IC 1 내지 S-IC 12)별 조정값을 ID와 함께 저속으로 전송할 수 있다.
그러면, 각각의 소스 드라이브 IC(S-IC 1 내지 S-IC 12)는 전송받은 조정값을 내부 조정값으로 설정 및 저장함에 의해, 고속 복구 수행을 완료하고, 정상 동작 모드로 복귀한다.
또한, 각 소스 드라이브 IC(S-IC 1 내지 S-IC 12)로 조정값을 전송한 타이밍 제어부(410) 역시 정상 동작 모드(Normal Operation Mode)로 복귀한다. 이후, 타이밍 제어부(410)는 ESD에 의해 전송이 중단되었던 N+1번째 프레임 데이터를 재전송한다.
도 6은 본 발명의 실시예에 의한 표시장치가 고속 복구 모드로 동작할 때의 타이밍 제어부 및 소스 드라이브 IC의 구동방법을 나타내는 순서도이다. 도 6에서는, 도 5에서와 마찬가지로 N+1번째 프레임 데이터의 전송 도중에 유입된 ESD에 의한 ESD 소프트 장애 상황을 예로 들어 설명하기로 한다.
도 6을 참조하면, ESD 소프트 장애 상황이 발생할 시, 각 소스 드라이브 IC(310)의 고속 복구 모드가 시작된다.
이러한 ESD 소프트 장애 상황 발생 시, 소스 드라이브 IC(310)는 공용 버스라인(CBL)으로 고속 복구 요청을 전송하여 이상 상황을 알린 후, 복구를 위해 대기한다. (S101, S102)
공용 버스라인(CBL)으로부터 고속 복구 요청이 접수될 시, 타이밍 제어부(410)의 고속 복구 모드가 시작된다.
고속 복구 모드가 시작되면, 타이밍 제어부(410)는 체크섬을 이용하여 이전에 저장된 조정값을 확인하는 절차에 들어간다.
실시예적으로, 타이밍 제어부(410)는 내부의 제1 레지스터(416)에 저장된 체크섬, 외부 메모리(420)의 마지막 영역에 저장된 체크섬, 및 외부 메모리(420)의 나머지 영역에 저장된 체크섬의 순서로 체크섬을 순차적으로 확인한다. (S103, S104, S105)
이때, 체크섬이 일치하는 데이터를 발견할 시, 타이밍 제어부(410)는 체크섬 확인 절차를 중단하고, 고속 복구 패킷과 함께 체크섬이 일치하는 것으로 확인된 각 소스 드라이브 IC(310)의 마지막 조정값을 아이디와 함께 각각의 소스 드라이브 IC(310)로 전송한다. (S106)
예컨대, 제1 레지스터(416)의 체크섬이 일치할 시, 타이밍 제어부(410)는 고속 복구에 필요한 정보를 포함한 고속 복구 패킷과 함께 내부에 마지막으로 저장된 각 소스 드라이브 IC(310)의 조정값 및 아이디를 각각의 소스 드라이브 IC(310)로 전송한다.
한편, ESD는 타이밍 제어부(410)로도 유입되어, 제1 레지스터(416)에 저장된 조정값도 함께 삭제될 수 있다.
제1 레지스터(416)의 체크섬이 불일치할 시, 타이밍 제어부(410)는 메모리(420)에 마지막으로 저장된 데이터(즉, 마지막 영역의 데이터)를 읽어들이고, 체크섬을 확인한다.
확인 결과, 읽어들인 체크섬이 일치하면, 타이밍 제어부(410)는 고속 복구 패킷과 함께 메모리(420)의 마지막 영역에 저장된 각 소스 드라이브 IC(310)의 조정값을 아이디와 함께 각각의 소스 드라이브 IC(310)로 전송한다.
한편, 메모리(420)의 마지막 영역에 저장된 데이터의 체크섬 역시 불일치할 시, 타이밍 제어부(410)는 메모리(420)의 나머지 영역에 저장된 데이터를 읽어들이고, 체크섬을 확인한다.
확인 결과, 읽어들인 체크섬이 일치하면, 타이밍 제어부(410)는 고속 복구 패킷과 함께 메모리(420)의 나머지 영역에 저장된 각 소스 드라이브 IC(310)의 조정값을 아이디와 함께 각각의 소스 드라이브 IC(310)로 전송한다.
한편, 타이밍 제어부(410)의 제1 레지스터(416) 및 외부 메모리(420)에 저장된 데이터의 체크섬이 모두 불일치할 시, 타이밍 제어부(410)는 풀-초기화 명령을 포함한 풀-초기화 패킷(Full-initialization Packet)을 각각의 소스 드라이브 IC(310)로 전송한다. (S107)
타이밍 제어부(410)는 각각의 소스 드라이브 IC(310)로 고속 복구 패킷 또는 풀-초기화 패킷을 전송한 이후 고속 복구 모드를 종료하고, 정상 동작 모드로 복귀한다.
타이밍 제어부(410)로부터 고속 복구 패킷과 함께 조정값 및 아이디가 전달될 시, 각각의 소스 드라이브 IC(310)는 전송받은 조정값을 내부 조정값으로 설정 및 저장함에 의해, 고속 복구를 수행한다. (S108)
한편, 타이밍 제어부(410)로부터 풀-초기화 패킷이 전달될 시, 각각의 소스 드라이브 IC(310)는 풀-초기화를 수행하여 최적의 조정값을 찾고, 이를 새로운 조정값으로 설정한다. (S109)
이때, 각각의 소스 드라이브 IC(310)에서 설정된 조정값은 타이밍 제어부(410)로 전송되어 백업될 수 있다.
고속 복구 또는 풀-초기화를 완료한 소스 드라이브 IC(310)는 고속 복구 모드를 종료하고, 정상 동작 모드로 복귀한다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.
10: 표시장치 100: 표시패널
200: 게이트 드라이브 회로필름 210: 게이트 드라이브 IC
300: 소스 드라이브 회로필름 310: 소스 드라이브 IC
312: 소스 드라이브 IC의 수신부 316: 소스 드라이브 IC의 조정부
400: 컨트롤 보드 410: 타이밍 제어부
420: 메모리 CBL: 공용 버스라인
CHL: 채널배선

Claims (20)

  1. 표시패널과,
    상기 표시패널로 데이터 신호를 공급하며, 특성 조정을 위한 조정부를 내장하는 적어도 하나의 소스 드라이브 IC와,
    상기 소스 드라이브 IC로 데이터 제어신호 및 프레임 데이터를 공급하는 타이밍 제어부와,
    상기 소스 드라이브 IC와 상기 타이밍 제어부의 사이에 형성되는 공용 버스라인을 구비하며,
    상기 조정부는, 상기 프레임 데이터의 입력에 앞선 초기화 기간 동안 상기 데이터 제어신호에 응답하여 상기 소스 드라이브 IC의 특성 값을 조정하기 위한 조정값을 설정 및 저장하고, 상기 조정값을 상기 공용 버스라인을 통해 상기 타이밍 제어부로 전송하며,
    상기 소스 드라이브 IC는 내부에 저장된 상기 조정값이 삭제되었을 경우에 상기 조정값을 복원하기 위하여 상기 타이밍 제어부로 고속 복구 요청을 전송하고,
    상기 타이밍 제어부는 상기 고속 복구 요청에 대응하여, 이전에 상기 소스 드라이브 IC로부터 수신한 상기 조정값을 상기 소스 드라이브 IC로 전송하는 표시장치.
  2. 제1항에 있어서,
    상기 타이밍 제어부는, 상기 공용 버스라인을 통해 전송된 상기 조정값을 체크섬과 함께 상기 타이밍 제어부 내부에 구비된 제1 레지스터에 저장하는 한편, 상기 조정값을 상기 체크섬과 함께 외부 메모리에 저장하는 표시장치.
  3. 제2항에 있어서,
    상기 타이밍 제어부는, 상기 조정값을 상기 외부 메모리의 제1 영역과 제2 영역에 번갈아 저장하는 표시장치.
  4. 제1항에 있어서,
    상기 공용 버스라인은, 상기 조정부와 상기 타이밍 제어부의 사이에, 양방향 신호전송이 가능하도록 형성되는 표시장치.
  5. 제4항에 있어서,
    상기 타이밍 제어부는, 상기 공용 버스라인을 통해 상기 조정부로 상기 조정값의 입력을 요청하는 명령을 전송하는 표시장치.
  6. 제1항에 있어서,
    상기 조정부는, 매 프레임마다 프레임 데이터의 입력에 앞서 상기 조정값을 설정하고, 상기 조정값이 설정될 때마다 상기 조정값을 상기 타이밍 제어부로 전송하는 표시장치.
  7. 제1항에 있어서,
    상기 조정부는, 적어도 두 프레임의 주기로 설정되는 소정의 주기마다 상기 조정값을 상기 타이밍 제어부로 전송하는 표시장치.
  8. 제1항에 있어서,
    상기 소스 드라이브 IC는, 상기 공용 버스라인을 통해 상기 타이밍 제어부로 상기 고속 복구 요청을 전송하는 표시장치.
  9. 제8항에 있어서,
    상기 타이밍 제어부는, 상기 고속 복구 요청이 접수될 시, 이전에 상기 소스 드라이브 IC로부터 전송받은 상기 조정값의 체크섬을 확인하고, 상기 체크섬이 일치할 시 상기 조정값을 상기 소스 드라이브 IC로 전송하는 표시장치.
  10. 제9항에 있어서,
    상기 타이밍 제어부는, 상기 조정값의 체크섬이 불일치할 시, 상기 소스 드라이브 IC로 풀-초기화 명령을 전송하는 표시장치.
  11. 제1항에 있어서,
    상기 적어도 하나의 소스 드라이브 IC는 제1 내지 제K(K는 2 이상의 자연수) 소스 드라이브 IC를 포함하며,
    상기 공용 버스라인은 상기 제1 내지 제K 소스 드라이브 IC를 상기 타이밍 제어부에 공통으로 연결하는 표시장치.
  12. 제11항에 있어서,
    상기 타이밍 제어부는, 상기 제1 내지 제K 소스 드라이브 IC로 서로 다른 아이디를 전송하는 표시장치.
  13. 초기화 기간 동안 타이밍 제어부로부터 하나 이상의 소스 드라이브 IC로 상기 소스 드라이브 IC를 초기화하기 위한 초기화 정보를 포함하는 데이터 제어신호를 전송하는 단계와,
    상기 데이터 제어신호에 응답하여 상기 초기화 정보를 기초로 상기 소스 드라이브 IC의 내부에서 상기 소스 드라이브 IC의 특성 값을 조정하기 위한 조정값을 설정하여 상기 소스 드라이브 IC를 초기화하는 단계와,
    상기 조정값을 상기 소스 드라이브 IC의 내부에 저장하는 한편, 상기 조정값을 상기 타이밍 제어부로 전송하는 단계와,
    상기 타이밍 제어부로 전송된 상기 조정값을 체크섬과 함께 상기 타이밍 제어부 외부의 메모리에 저장하여 백업하는 단계를 포함하고,
    상기 소스 드라이브 IC를 초기화하는 단계는 상기 소스 드라이브 IC 내부에 저장된 상기 조정 값이 표시 장치의 구동 중에 삭제된 경우에는, 상기 타이밍 제어부로부터, 상기 백업된 조정 값을 제공 받아 상기 소스 드라이브 IC를 초기화 하는 단계를 포함하는 표시장치의 구동방법.
  14. 제13항에 있어서,
    상기 타이밍 제어부로 전송된 상기 조정값을 상기 체크섬과 함께 상기 타이밍 제어부 내부의 제1 레지스터에도 저장하는 표시장치의 구동방법.
  15. 제13항에 있어서,
    상기 초기화 기간은 상기 타이밍 제어부로부터 상기 소스 드라이브 IC로 프레임 데이터를 전송하기에 앞서 적어도 한 번 배치되며,
    매 프레임마다 혹은 소정의 주기마다 상기 초기화 기간이 배치되어 상기 조정값이 리프레쉬되고, 리프레쉬된 상기 조정값이 상기 타이밍 제어부로 전송되는 표시장치의 구동방법.
  16. 제13항에 있어서,
    상기 타이밍 제어부로부터 상기 소스 드라이브 IC로 제1 프레임 데이터를 전송하기에 앞서 배치되는 제1 초기화 기간 동안, 풀-초기화 알고리즘을 통해 제1 조정값을 설정하고,
    상기 제1 조정값이 설정된 이후에 배치되는 제2 초기화 기간 동안, 상기 제1 조정값을 리프레쉬하는 부분-초기화 알고리즘을 통해 제2 조정값을 설정하는 표시장치의 구동방법.
  17. 제13항에 있어서,
    상기 소스 드라이브 IC가 복수 개 구비될 시, 상기 타이밍 제어부는 복수의 소스 드라이브 IC들 각각에 서로 다른 아이디를 전송하고,
    상기 복수의 소스 드라이브 IC들 각각은, 상기 아이디를 공용 버스통신을 위한 주소로 설정하여, 상기 복수의 소스 드라이브 IC들과 상기 타이밍 제어부의 사이에 형성된 공용 버스라인을 통해 상기 조정값을 상기 타이밍 제어부로 전송하는 표시장치의 구동방법.
  18. 제13항에 있어서,
    상기 소스 드라이브 IC 내부에 저장된 상기 조정값이 표시장치의 구동 중에 삭제될 시, 상기 소스 드라이브 IC는 상기 타이밍 제어부로 고속 복구 요청을 전송하는 표시장치의 구동방법.
  19. 제18항에 있어서,
    상기 고속 복구 요청이 접수될 시, 상기 타이밍 제어부는 상기 체크섬을 확인하고, 상기 체크섬이 일치할 시 상기 조정값을 상기 소스 드라이브 IC로 전송하는 표시장치의 구동방법.
  20. 제18항에 있어서,
    상기 고속 복구 요청이 접수될 시, 상기 타이밍 제어부는 상기 체크섬을 확인하고, 상기 체크섬이 불일치할 시 상기 소스 드라이브 IC로 풀-초기화 명령을 전송하는 표시장치의 구동방법.
KR1020150126464A 2015-09-07 2015-09-07 표시장치 및 그의 구동방법 KR102464810B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150126464A KR102464810B1 (ko) 2015-09-07 2015-09-07 표시장치 및 그의 구동방법
US15/159,432 US10163386B2 (en) 2015-09-07 2016-05-19 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150126464A KR102464810B1 (ko) 2015-09-07 2015-09-07 표시장치 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20170029711A KR20170029711A (ko) 2017-03-16
KR102464810B1 true KR102464810B1 (ko) 2022-11-09

Family

ID=58190106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150126464A KR102464810B1 (ko) 2015-09-07 2015-09-07 표시장치 및 그의 구동방법

Country Status (2)

Country Link
US (1) US10163386B2 (ko)
KR (1) KR102464810B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108694897B (zh) * 2017-06-09 2021-09-28 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
CN109036300B (zh) * 2017-06-09 2021-03-16 京东方科技集团股份有限公司 配置信息设置方法、组件及显示装置
CN108694898B (zh) * 2017-06-09 2022-03-29 京东方科技集团股份有限公司 驱动控制方法、组件及显示装置
CN110223643B (zh) * 2018-03-01 2022-02-11 京东方科技集团股份有限公司 数据传输方法、组件及***、显示装置
CN110459180B (zh) * 2018-05-07 2022-04-22 京东方科技集团股份有限公司 驱动控制方法、装置及显示装置
CN109658885B (zh) * 2018-12-13 2020-05-26 惠科股份有限公司 一种显示装置及其驱动方法
KR20200114142A (ko) * 2019-03-27 2020-10-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2023027420A (ja) * 2019-12-12 2023-03-02 ローム株式会社 タイミングコントローラおよびディスプレイシステム、自動車
KR102610838B1 (ko) * 2019-12-23 2023-12-07 주식회사 엘엑스세미콘 디스플레이 장치의 데이터 송수신 방법 및 시스템
KR20220000130A (ko) 2020-06-25 2022-01-03 주식회사 엘엑스세미콘 디스플레이 장치의 데이터 송수신 방법 및 시스템
KR20230057175A (ko) * 2021-10-21 2023-04-28 삼성전자주식회사 무선 통신으로 테스트 가능한 반도체 집적회로
CN115223488B (zh) 2022-05-30 2024-05-10 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质
CN115248788A (zh) * 2022-05-30 2022-10-28 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007067A1 (en) * 2009-07-10 2011-01-13 Do-Hyung Ryu Organic light emitting display and driving method thereof
US20120242628A1 (en) * 2011-03-23 2012-09-27 Zhengyu Yuan Scalable Intra-Panel Interface
US20120281027A1 (en) * 2011-05-02 2012-11-08 Lg Electronics Inc. Mobile terminal and method of controlling the same
US20140078133A1 (en) * 2012-09-17 2014-03-20 Novatek Microelectronics Corp. Panel display apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367279B1 (ko) 2007-07-11 2014-02-28 삼성전자주식회사 클록을 내장한 데이터 신호를 전송하는 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007067A1 (en) * 2009-07-10 2011-01-13 Do-Hyung Ryu Organic light emitting display and driving method thereof
US20120242628A1 (en) * 2011-03-23 2012-09-27 Zhengyu Yuan Scalable Intra-Panel Interface
US20120281027A1 (en) * 2011-05-02 2012-11-08 Lg Electronics Inc. Mobile terminal and method of controlling the same
US20140078133A1 (en) * 2012-09-17 2014-03-20 Novatek Microelectronics Corp. Panel display apparatus

Also Published As

Publication number Publication date
KR20170029711A (ko) 2017-03-16
US10163386B2 (en) 2018-12-25
US20170069257A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
KR102464810B1 (ko) 표시장치 및 그의 구동방법
US20120086681A1 (en) Driving apparatus and display divice including the same
US10614747B2 (en) Device and method for driving display panel in response to image data
KR20120065840A (ko) 디스플레이 구동 회로, 그것의 동작 방법, 및 그것을 포함하는 사용자 장치
KR102270600B1 (ko) 표시장치
KR102483408B1 (ko) 표시 장치
KR102557335B1 (ko) 신호 전송 방법
KR20130090616A (ko) 표시 장치 및 그 구동 방법
KR102284430B1 (ko) 표시 장치
KR20150139101A (ko) 픽셀 데이터 모니터링 장치 및 방법과 이를 채용한 표시 시스템
KR102480138B1 (ko) 표시 장치
US20130127804A1 (en) Data driving apparatus, display device including the same, and driving method thereof
CN113129793A (zh) 显示装置
KR20220000130A (ko) 디스플레이 장치의 데이터 송수신 방법 및 시스템
US20220188057A1 (en) Infinitely Expandable Display Apparatus and Driving Method Thereof
US11862124B2 (en) Data transmission/reception system and data transmission/reception method of data driving device and data processing device
KR20160061537A (ko) 표시장치 및 이의 구동방법
CN105741820B (zh) 将压缩流分离成多个流
CN109949770B (zh) 显示器的数据驱动装置及其驱动器
KR102445432B1 (ko) 체결 불량 확인 장치 및 이를 포함하는 표시장치
KR20180074896A (ko) 표시장치 및 컨트롤러
US10700730B2 (en) Semiconductor device, electronic device, data transmission method, timing controller, and vehicle
KR102423867B1 (ko) 디스플레이 장치를 포함하는 전자 장치 및 그 구동 방법
US9965997B2 (en) Sequence controlled timing controller, bridge integrated circuit, and method of driving thereof
CN107045848B (zh) 信号控制方法与应用此方法的显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant