KR102463221B1 - Power Semiconductor Module - Google Patents

Power Semiconductor Module Download PDF

Info

Publication number
KR102463221B1
KR102463221B1 KR1020210029047A KR20210029047A KR102463221B1 KR 102463221 B1 KR102463221 B1 KR 102463221B1 KR 1020210029047 A KR1020210029047 A KR 1020210029047A KR 20210029047 A KR20210029047 A KR 20210029047A KR 102463221 B1 KR102463221 B1 KR 102463221B1
Authority
KR
South Korea
Prior art keywords
switching device
snubber
semiconductor module
power semiconductor
series
Prior art date
Application number
KR1020210029047A
Other languages
Korean (ko)
Other versions
KR20220125079A (en
Inventor
장동근
김영도
Original Assignee
주식회사 세미파워렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미파워렉스 filed Critical 주식회사 세미파워렉스
Priority to KR1020210029047A priority Critical patent/KR102463221B1/en
Publication of KR20220125079A publication Critical patent/KR20220125079A/en
Application granted granted Critical
Publication of KR102463221B1 publication Critical patent/KR102463221B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0038—Circuits or arrangements for suppressing, e.g. by masking incorrect turn-on or turn-off signals, e.g. due to current spikes in current mode control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Conversion In General (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 전력용 반도체 모듈에 관한 것으로, 기판; 상기 기판위에 적층되며, 제1 스위칭 디바이스를 포함하는 제1 칩; 및 상기 제1 스위칭 디바이스 근처에 레이아웃되어 상기 기판위에 적층되는 것으로, 상기 제1 스위칭 디바이스의 드레인-소스 또는 콜렉터-에미터 간에 접속되는, 저항과 커패시터가 직렬로 연결된 스위치 노드 RC 스너버를 포함한다.
이에 의해, 레이아웃상에 스위치 노드 스너버를 형성함으로써 전압 서지를 효과적으로 개선할 수 있다. 또한, 본 발명에 따른 전력용 반도체 모듈은 출력 커패시턴스가 작으면서 스위칭 속도가 빠른 소수 캐리어(minority carrier) 기반의 전력용 반도체 디바이스, 예를 들어, HEMT 기반의 GaN 디바이스 및 SiC 기반의 JFET 디바이스의 전압 서지 억제에 더욱 효과적이다. The present invention relates to a semiconductor module for power, comprising: a substrate; a first chip stacked on the substrate and including a first switching device; and a switch node RC snubber laid out near the first switching device and stacked on the substrate and connected between a drain-source or a collector-emitter of the first switching device, a resistor and a capacitor connected in series. .
Thereby, the voltage surge can be effectively improved by forming the switch node snubber on the layout. In addition, the power semiconductor module according to the present invention has a small output capacitance and a fast switching speed of a minority carrier-based power semiconductor device, for example, a HEMT-based GaN device and a SiC-based JFET device. It is more effective in suppressing surges.

Description

전력용 반도체 모듈{Power Semiconductor Module}Power Semiconductor Module

본 발명은 전력용 반도체 모듈에 관한 것으로, 보다 구체적으로는 스위치 노드 RC 스너버(Snubber)가 형성된 전력용 반도체 모듈에 관한 것이다.The present invention relates to a semiconductor module for power, and more particularly, to a semiconductor module for power in which a switch node RC snubber is formed.

전력변환시스템에서 전력용 반도체 모듈은 스위치의 역할을 담당한다. 즉, 전력용 반도체 모듈은 스위치 오프 상태(절연상태) - 스위치 온(절연상태에서 도통상태로의 변환) - 스위치 온 상태(도통상태) - 스위치 오프(도통상태에서 절연상태로의 변환) 과정을 담당한다. In the power conversion system, the semiconductor module for power plays the role of a switch. That is, the power semiconductor module has a switch-off state (isolation state) - switch-on state (conversion from insulated state to conduction state) - switch-on state (conduction state) - switch-off state (conversion from conduction state to insulation state) process. in charge

그런데, 전력용 반도체 모듈의 동작모드중에서 특히, 스위치 오프과정에서는 전력용 반도체 디바이스가 가지고 있는 특성에 기인한 di/dt와 전력용 반도체 모듈 내부의 기생 인덕턴스에 비례하여 (V=L*di/dt), 서지 전압이 발생을 하게 되며, 이 서지 전압이 전력용 반도체 디바이스가 가지고 있는 내량 전압을 넘지 않도록 전압 서지 억제를 해야 한다. However, in the operation mode of the power semiconductor module, especially in the switch-off process, in proportion to di/dt due to the characteristics of the power semiconductor device and the parasitic inductance inside the power semiconductor module (V=L*di/dt) ), a surge voltage is generated, and voltage surge must be suppressed so that this surge voltage does not exceed the withstand voltage of the power semiconductor device.

이러한 전압 서지를 억제하는 종래의 방법 중 하나는 전력용 반도체 모듈에 DC 스너버를 내장하는 것으로, 도 1은 종래 DC 스너버(100)를 내장한 전력용 반도체 모듈을 도시한 것으로, DC 디커플링 커패시터가 사용되었다. 그런데 이때 사용되는 DC 커패시터는 MLCC(Multilayer Ceramic Capacitors)가 주를 이루고 있다. DC 커패시터 기반의 스너버를 내장한 전력용 반도체 모듈은 Si 기반의 전력용 반도체 디바이스에는 적합하나, di/dt slope의 크고, 출력 커패시턴스가 작은 SiC 혹은 GaN 디바이스에는 적합하지 않다. 특히, MLCC가 가지고 있는 ESR(Equivalent Series Resistance)의 파워 레이팅(Power Rating)이 작아서, MLCC의 파괴 현상을 보이기도 한다.One of the conventional methods of suppressing such a voltage surge is to embed a DC snubber in a semiconductor module for power, and FIG. 1 shows a semiconductor module for power incorporating a conventional DC snubber 100, a DC decoupling capacitor was used However, DC capacitors used in this case are mainly MLCCs (Multilayer Ceramic Capacitors). A power semiconductor module with a built-in DC capacitor-based snubber is suitable for a Si-based power semiconductor device, but is not suitable for a SiC or GaN device with a large di/dt slope and small output capacitance. In particular, since the power rating of ESR (Equivalent Series Resistance) of the MLCC is small, the MLCC may be destroyed.

스너버의 최소 파워 레이팅은 Pw=C*Vol 2*f로 규정되며, SiC 및 GaN 디바이스의 경우에는 f(주파수)가 특히 크기 때문에 더 많은 파워 레이팅이 필요하게 된다.The minimum power rating of the snubber is defined as P w =C*V ol 2 *f, and in the case of SiC and GaN devices, more power ratings are required because f (frequency) is particularly large.

전술한 바와 같은 문제점을 해결하기 위하여, 본 발명에서는 전력용 반도체 모듈에 기판의 레이아웃상에 스위치 노드 스너버를 내장하여 SiC 및 GaN 디바이스에 효과적으로 전압 서지를 억제하는 전력용 반도체 모듈을 제공하는데 목적이 있다. 또한 본 발명은 기존의 DC 스너버 대신에 DC RC 스너버를 내장하여 효과적으로 전압 서지를 억제하는 전력용 반도체 모듈을 제공하는데 목적이 있다.In order to solve the above problems, the present invention aims to provide a semiconductor module for power that effectively suppresses voltage surges in SiC and GaN devices by embedding a switch node snubber on a layout of a substrate in a semiconductor module for power. have. Another object of the present invention is to provide a power semiconductor module that effectively suppresses a voltage surge by embedding a DC RC snubber instead of a conventional DC snubber.

상기 목적은 기판; 상기 기판 위에 적층되며, 제1 스위칭 디바이스를 포함하는 제1 칩; 및 상기 제1 스위칭 디바이스 근처에 레이아웃되어 상기 기판위에 적층되는 것으로, 상기 제1 스위칭 디바이스의 드레인-소스 또는 콜렉터-에미터 간에 접속되는, 저항과 커패시터가 직렬로 연결된 스위치 노드 RC 스너버를 포함하는 것을 특징으로 하는 전력용 반도체 모듈에 의해 달성될 수 있다. The object is a substrate; a first chip stacked over the substrate and including a first switching device; and a switch node RC snubber, which is laid out near the first switching device and stacked on the substrate, and connected between a drain-source or collector-emitter of the first switching device, a resistor and a capacitor connected in series. It can be achieved by a semiconductor module for power, characterized in that.

그리고, 상기 제1 스위칭 디바이스는 GaN HEMT 디바이스 또는 SiC JFET 디바이스를 포함할 수 있다. And, the first switching device may include a GaN HEMT device or a SiC JFET device.

또한, 상기 제1 칩 위에 적층되며, 상기 제1 스위칭 디바이스와 연결되어 캐스코드 회로를 구성하는 제2 스위칭 디바이스를 더 포함할 수 있다. In addition, a second switching device stacked on the first chip and connected to the first switching device to configure a cascode circuit may be further included.

더 나아가, 상기 제2 스위칭 디바이스는 실리콘 기반 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET) 디바이스를 포함하며; 상기 제2 스위칭 디바이스는 상기 제1 스위칭 디바이스의 소스 위에 적층될 수 있다.Further, the second switching device comprises a silicon-based metal oxide semiconductor field effect transistor (Si MOSFET) device; The second switching device may be stacked over the source of the first switching device.

그리고, 상기 기판은 DBC, DBA, AMB 중 적어도 하나를 포함할 수 있다. In addition, the substrate may include at least one of DBC, DBA, and AMB.

또한, 상기 제1 칩 위에 적층되어 상기 제1 스위칭 디바이스와 상기 제2 스위칭 디바이스의 접합부 온도를 센싱하는 베어 칩형 써미스터를 포함하고; 상기 베어 칩형 써미스터는 상기 제1 스위칭 디바이스의 소스 위에 적층될 수 있다.a bare chip type thermistor stacked on the first chip to sense a junction temperature of the first switching device and the second switching device; The bare chip thermistor may be stacked over the source of the first switching device.

여기서, 상기 제1 칩이 적어도 2개가 직렬 연결되고; 직렬 연결된 적어도 2개의 제1 칩 중 하나의 드레인과 다른 하나의 소스 간에 접속되는, 저항과 커패시터가 직렬로 연결된 DC RC 스너버를 더 포함할 수 있다. Here, at least two of the first chips are connected in series; It may further include a DC RC snubber connected in series with a resistor and a capacitor, connected between a drain of one of the at least two first chips connected in series and a source of the other one.

상기한 바와 같이, 본 발명에 의한 전력용 반도체 모듈은 레이아웃상에 스위치 노드 스너버를 형성함으로써 전압 서지를 효과적으로 개선할 수 있다. 또한, 본 발명에 따른 전력용 반도체 모듈은 출력 커패시턴스가 작으면서 스위칭 속도가 빠른 소수 캐리어(minority carrier) 기반의 전력용 반도체 디바이스, 예를 들어, HEMT 기반의 GaN 디바이스 및 SiC 기반의 JFET 디바이스의 전압 서지 억제에 더욱 효과적이다. As described above, the power semiconductor module according to the present invention can effectively improve voltage surge by forming a switch node snubber on the layout. In addition, the power semiconductor module according to the present invention has a small output capacitance and a fast switching speed of a minority carrier-based power semiconductor device, for example, a HEMT-based GaN device and a SiC-based JFET device. It is more effective in suppressing surges.

도 1은 종래 DC 스너버를 내장한 전력용 반도체 모듈을 도시한 것이다.
도 2a는 본 발명의 일 실시예에 따른 전력용 반도체 모듈의 개략도이고, 도 2b는 도 2a의 전력용 반도체 모듈의 회로도를 나타낸다.
도 3은 본 발명의 제2 실시예에 따른 전력용 반도체 모듈의 회로도이고, 도 4는 도 3의 전력용 반도체 모듈의 구현 개략도를 나타낸다.
도 5는 도 1의 종래 전력용 반도체 모듈과 본 발명의 일 실시예에 따른 도 5의 전력용 반도체 모듈에서 실험에 의한 서지 전압을 나타내는 그래프의 일 예이다. 1 shows a conventional power semiconductor module having a built-in DC snubber.
2A is a schematic diagram of a semiconductor module for power according to an embodiment of the present invention, and FIG. 2B is a circuit diagram of the semiconductor module for power of FIG. 2A.
FIG. 3 is a circuit diagram of a semiconductor module for power according to a second embodiment of the present invention, and FIG. 4 shows an implementation schematic diagram of the semiconductor module for power of FIG. 3 .
5 is an example of a graph showing a surge voltage according to an experiment in the conventional power semiconductor module of FIG. 1 and the power semiconductor module of FIG. 5 according to an embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 구체적인 실시예들에 대해 설명하기로 한다.Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.

도 2a는 본 발명의 제1 실시예에 따른 전력용 반도체 모듈의 개략도이고, 도 2b는 도 2a의 전력용 반도체 모듈의 회로도를 나타낸다. 도 2a을 참조하면, 본 발명의 일 실시예에 따른 전력용 반도체 모듈은 기판(1), 기판(1) 위에 적층되는 제1 칩(20), 제1 칩(20) 근처에 레이아웃되어 기판(1) 위에 적층되는 스위치 노드 RC 스너버(30)를 포함한다.2A is a schematic diagram of a semiconductor module for power according to a first embodiment of the present invention, and FIG. 2B shows a circuit diagram of the semiconductor module for power of FIG. 2A. Referring to FIG. 2A , a power semiconductor module according to an embodiment of the present invention includes a substrate 1, a first chip 20 stacked on the substrate 1, and a first chip 20 laid out near the substrate ( 1) including a switch node RC snubber 30 stacked thereon.

기판(1)은 DBC, DBA, AMB 등으로 구현 가능하며, Cu, Al, Al2O3, AlN, 및 Si3N4 중 적어도 하나를 포함할 수 있다.The substrate 1 may be implemented as DBC, DBA, AMB, or the like, and may include at least one of Cu, Al, Al 2 O 3 , AlN, and Si 3 N 4 .

제1 칩(20)은 전력용 반도체 디바이스로서 제1 스위칭 디바이스(21)를 포함하고, 제1 스위칭 디바이스(21)는 GaN(Gallium Nitride) HEMT(High Electron Mobility Transistor) 디바이스 또는 SiC(Silicon Carbide) JFET(Junction Gate Effect Transistor) 디바이스를 포함할 수 있다. 또한, 제1 스위칭 디바이스(21)는 전술한 디바이스 이외에도 소수 캐리어(minority carrier) 기반의 전력용 반도체 디바이스로 대체될 수 있다.The first chip 20 includes a first switching device 21 as a semiconductor device for power, and the first switching device 21 is a Gallium Nitride (GaN) High Electron Mobility Transistor (HEMT) device or Silicon Carbide (SiC) device. It may include a Junction Gate Effect Transistor (JFET) device. In addition, the first switching device 21 may be replaced with a minority carrier-based power semiconductor device in addition to the aforementioned devices.

스위치 노드 RC 스너버(30)는 제1 스위칭 디바이스(21)의 드레인(또는 콜렉터)-소스(또는 에미터) 간에 접속되며, 저항(R1)과 커패시터(C1)가 직렬로 연결된 RC 스너버(30)로 구현 가능하다. 이때, 스위치 노드 RC 스너버(30)는 제1 스위칭 디바이스(21)인 GaN 디바이스 등 스위칭 속도가 빠른 제품에 적용이 가능하도록 R1(저항)의 와트(Power Rating)를 선정할 수 있다. 도 2a 및 도 2b를 참조하면, 기판(1) 위에 제1 칩(20)을 적층하고 제1 칩(20)에 근접한 곳에 스위치 노드 RC 스너버(30), 즉, 드레인 쪽에 저항(R1, 소스 쪽에 커패시터(C1)를 배치하고 저항(R1)과 커패시터(C1)를 직렬 연결하고 각각 와이어 인터커넥션을 통해 저항(R1)은 드레인단에 커패시터(C1)는 소스단에 접속시킨다. The switch node RC snubber 30 is connected between the drain (or collector)-source (or emitter) of the first switching device 21 , and the RC snubber in which the resistor R 1 and the capacitor C1 are connected in series. (30) can be implemented. In this case, the switch node RC snubber 30 may select a wattage (Power Rating) of R 1 (resistance) to be applicable to a product having a high switching speed, such as a GaN device, which is the first switching device 21 . 2A and 2B, the first chip 20 is stacked on the substrate 1, and the switch node RC snubber 30 in proximity to the first chip 20, that is, the resistor R 1 on the drain side, A capacitor (C 1 ) is placed on the source side, and a resistor (R 1 ) and a capacitor (C 1 ) are connected in series, and the resistor (R 1 ) is connected to the drain terminal and the capacitor (C 1 ) is connected to the source terminal through wire interconnection, respectively. make it

종래에는 스위치 노드 RC 스너버(30)는 일반적으로 전력용 반도체 모듈의 외부에 장착을 하나, 이럴 경우 스트레이 인덕터스(Stray Inductance)의 증가로 최적화된 커패시터 보다 높은 값을 사용하게 됨에 따라 스위칭 손실(Switching Loss (Eoff))가 증가하게 된다. 따라서, 스위치 노드 RC 스너버(30)는 전력용 반도체 디바이스의 최단 거리에 장착하는 것이 효과적이다. Conventionally, the switch node RC snubber 30 is generally mounted on the outside of the power semiconductor module, but in this case, the switching loss ( Switching Loss (Eoff)) is increased. Therefore, it is effective to mount the switch node RC snubber 30 at the shortest distance of the power semiconductor device.

본 발명은 전력용 반도체 모듈의 레이아웃 상에서, 출력 커패시턴스가 작으면서 스위칭 속도가 빠른 소수 캐리어(minority carrier) 기반의 전력용 반도체 디바이스, 예를 들어, HEMT 기반의 GaN 디바이스 및 SiC 기반의 JFET에 매우 근접한 곳에 스위치 노드 RC 스너버(30)를 삽입함으로써 전압 서지를 효과적으로 억제할 수 있다.According to the present invention, in the layout of a semiconductor module for power, it is very close to a minority carrier-based power semiconductor device with a small output capacitance and a fast switching speed, for example, a HEMT-based GaN device and a SiC-based JFET. By inserting the switch node RC snubber 30 there, the voltage surge can be effectively suppressed.

한편, 본 발명의 다른 실시예에 따른 전력용 반도체 모듈은 제1 칩(20) 위에 적층되는 제2 스위칭 디바이스(30)를 더 포함할 수 있다. 제1 스위칭 디바이스(21)와 제2 스위칭 디바이스(30)는 직렬 연결되어 캐스코드 회로를 구성한다. 제2 스위칭 디바이스(30)는 Si(Silicon) 기반 금속 산화막 반도체 전계효과 트랜지스터(MOSFET, Metal-oxide semiconductor field-effect transistor) 디바이스를 포함할 수 있다. 또한, 제2 스위칭 디바이스(30)는 전술한 디바이스 이 외에도 캐드코드 회로를 구성할 수 있는 저전압 모스펫(Low Voltage MOSFET)이라면 어느 것으로도 대체 가능하다. 제2 스위칭 디바이스(30)는 제1 스위칭 디바이스(21)의 소스(212) 위에 적층되며, 서로 직렬 연결되어 캐드코드 회로를 구성한다. Meanwhile, the power semiconductor module according to another embodiment of the present invention may further include a second switching device 30 stacked on the first chip 20 . The first switching device 21 and the second switching device 30 are connected in series to constitute a cascode circuit. The second switching device 30 may include a silicon (Si)-based metal-oxide semiconductor field-effect transistor (MOSFET) device. In addition, the second switching device 30 can be replaced with any other low-voltage MOSFET (Low Voltage MOSFET) capable of configuring the CAD code circuit in addition to the above-described device. The second switching device 30 is stacked on the source 212 of the first switching device 21 and is connected in series to each other to constitute a CAD code circuit.

한편, 본 발명의 다른 실시예에 따른 실시예에 따른 전력용 반도체 모듈은 제1 칩(20) 위에 적층하며, 제1 스위칭 디바이스(21)와 상기 제2 스위칭 디바이스(30)의 접합부의 온도를 센싱하기 위한 온도센서(50), 예컨대 베어 칩형 써미스터(51)(Bare Thermistor Chip)를 더 포함할 수 있다.On the other hand, the power semiconductor module according to the embodiment according to another embodiment of the present invention is stacked on the first chip 20, the temperature of the junction of the first switching device 21 and the second switching device 30 A temperature sensor 50 for sensing, for example, a bare chip type thermistor 51 (Bare Thermistor Chip) may be further included.

도 2a 및 도 2b의 전력용 반도체 모듈은 칩-온-칩 적층(Chip-On-Chip Stack) 구조를 갖는다. 제1 칩(20)(제1 스위칭 디바이스(21)) 위에 제2 스위칭 디바이스(30)과 온도센서(50) 즉, 베어 칩형 써미스터(51)를 함께 적층함으로써, 제1 스위칭 디바이스(21)와 제2 스위칭 디바이스(30)의 접합부 온도를 직접 센싱할 수 있다.The power semiconductor module of FIGS. 2A and 2B has a chip-on-chip stack structure. By stacking the second switching device 30 and the temperature sensor 50 , that is, the bare chip type thermistor 51 together on the first chip 20 (the first switching device 21 ), the first switching device 21 and The junction temperature of the second switching device 30 may be directly sensed.

본 발명에서는 노멀리-온(Normally-on) 기반의 SiC JFET 및 D-Mode GaN HEMT는 노멀리-오프(Normally-off) 구현을 위해서 캐스코드(Cascode) 방식을 사용한다. 이때, 본 발명에서는 기생 인덕턴스(stray inductance)를 최소화하기 위해서, Si기반의 Low Voltage MOSFET과 SiC JFET 혹은 D-Mode GaN HEMT사이의 연결을 와이어 인터커넥션(wire interconnection) 방식 대신에 칩-온-칩 적층 구조로 구현한다. In the present invention, normally-on-based SiC JFET and D-Mode GaN HEMT use a cascode method for normally-off implementation. At this time, in the present invention, in order to minimize parasitic inductance (stray inductance), the connection between the Si-based Low Voltage MOSFET and the SiC JFET or D-Mode GaN HEMT is replaced by a wire interconnection method instead of a chip-on-chip. Implemented in a layered structure.

도 2를 참조하면, 제1 스위칭 디바이스(21)의 소스(212) 위에 제2 스위칭 디바이스(30)를 적층할 때, 온도 센서(50) 칩을 소스(212)에 함께 적층하고 와이어 인터커넥션하면, 제1 스위칭 디바이스(21)의 소스 단에 제2 스위칭 디바이스(30)가 연결되어 캐스코드 회로를 구성하며, 제1 스위칭 디바이스(21)의 소스 단에 온도 센서가 연결되면서 온도 센서가 칩 접합부의 온도를 직접 센싱할 수 있는 회로를 구성할 수 있다.Referring to FIG. 2 , when the second switching device 30 is stacked on the source 212 of the first switching device 21 , the temperature sensor 50 chip is stacked together on the source 212 and wire interconnection is performed. , The second switching device 30 is connected to the source terminal of the first switching device 21 to constitute a cascode circuit, and the temperature sensor is connected to the chip junction while the temperature sensor is connected to the source terminal of the first switching device 21 . It is possible to construct a circuit that can directly sense the temperature of

온도센서(50)는 제1 스위칭 디바이스(21)의 소스(212) 위에 접합되는데, 두 가지 인터커넥션(Interconnection) 방법이 있다.The temperature sensor 50 is bonded over the source 212 of the first switching device 21, and there are two interconnection methods.

한 가지 방법은, 칩형 써미스터(51)의 바텀은 솔더링, 소결 또는 에폭시를 이용하여 제1 스위칭 디바이스(21)의 소스(212) 위에 부착하고, 탑에서 NTC (+), 제1 스위칭 디바이스(21)의 소스 단에서 NTC (-)로 각각 와이어 인터커넥션 하면, 칩 접합부의 온도를 실시간으로 직접 센싱할 수 있다. In one method, the bottom of the chip type thermistor 51 is attached over the source 212 of the first switching device 21 using soldering, sintering or epoxy, and NTC (+) from the top, the first switching device 21 ) from the source end to NTC (-), respectively, the temperature of the chip junction can be directly sensed in real time.

다른 한 가지 방법은, 베어 칩형 NTC 써미스터의 바텀은 솔더링, 소결 또는 에폭시를 이용하여 제1 스위칭 디바이스(21)의 소스(212) 위에 부착하고, 탑은 양쪽 사이드에서 NTC (+), NTC (-) 로 와이어 인터커넥션 하면, 칩 접합부의 온도를 실시간으로 직접 센싱할 수 있다.Another method is to attach the bottom of the bare chip type NTC thermistor over the source 212 of the first switching device 21 using soldering, sintering or epoxy, and the top of the NTC (+), NTC (-) on both sides. ) with wire interconnection, the temperature of the chip junction can be directly sensed in real time.

도 3은 본 발명의 제2 실시예에 따른 전력용 반도체 모듈의 회로도이고, 도 4는 도 3의 전력용 반도체 모듈의 구현 개략도를 나타낸다. FIG. 3 is a circuit diagram of a semiconductor module for power according to a second embodiment of the present invention, and FIG. 4 shows an implementation schematic diagram of the semiconductor module for power of FIG. 3 .

본 발명의 제2 실시예는 제1 칩(20a, 20b)과 스위치 노드 RC 스너버(30a, 30b)가 접속된 회로 2개가 직렬로 연결되며, 직렬 연결된 2개의 제1 칩(20a, 20b) 중 하나의 드레인과 다른 하나의 소스 간에 저항(R1, R2)과 커패시터(C1, C2)가 직렬로 연결된 DC RC 스너버(30)가 추가로 접속되는 구조 2개가 병렬로 연결된 모듈을 나타낸다. 즉, 전술한 제1 실시예에 따른 전력용 반도체 회로 4개가 직렬 및 병렬 연결된 구조이다. 전술한 실시예와 중복되는 설명은 필요에 따라 생략하기로 한다. 종래에는 DC 커패시터 기반의 스너버를 전력용 반도체 모듈에 적용하는 것이 일반적이었으나, di/dt 슬로프가 크고, 출력 커패시턴스가 작은 SiC 혹은 GaN 디바이스에는 적합하지 않은 문제가 있는 바, 본 발명의 제2 실시예에서는 스위치 노드 RC 스너버(30) 이외에, 종래의 DC 스너버 구조를 DC RC 스너버(60)로 대체하여 구성함으로써, 전압 서지를 더욱 효과적으로 억제할 수 있다.In the second embodiment of the present invention, two circuits to which the first chips 20a and 20b and the switch node RC snubbers 30a and 30b are connected are connected in series, and the two first chips 20a and 20b connected in series are connected in series. A module in which two structures are connected in parallel with a DC RC snubber 30 in which resistors R 1 , R 2 and capacitors C 1 , C 2 are connected in series between the drain of one of them and the source of the other one. indicates That is, it has a structure in which four semiconductor circuits for power according to the above-described first embodiment are connected in series and in parallel. A description overlapping with the above-described embodiment will be omitted if necessary. Conventionally, it is common to apply a DC capacitor-based snubber to a power semiconductor module, but there is a problem in that it is not suitable for a SiC or GaN device with a large di/dt slope and small output capacitance. In the example, in addition to the switch node RC snubber 30, by replacing the conventional DC snubber structure with the DC RC snubber 60, it is possible to more effectively suppress the voltage surge.

도 3 및 4를 참조하면, 기판(1) 위에 제1 칩(20a, 20b, 20c, 20d)(제1 스위칭 디바이스(21a, 21b, 21c, 21d)이 적층되고, 제1 스위칭 디바이스(21a, 21b, 21c, 21d)의 소스 위에 제2 스위칭 디바이스(30a, 30b, 30c, 30d)가 적층된다. 제1 스위칭 디바이스(21a, 21b, 21c, 21d)와 제2 스위칭 디바이스(30a, 30b, 30c, 30d)는 서로 연결되어 캐스코드 회로를 구성한다. 제1 스위칭 디바이스(21a, 21b, 21c, 21d) 근처에 저항(R1, R2, R3, R4)과 커패시터(C1, C2, C3, C4)가 직렬로 연결된 스위치 노드 RC 스너버(30a, 30b, 30c, 30d)가 기판(1)에 배치된다. 스위치 노드 RC 스너버(30a, 30b, 30c, 30d)의 저항(R1, R2, R3, R4)은 제1 스위칭 디바이스(21a, 21b, 21c, 21d)의 드레인 쪽에 연결되고, 커패시터(C1, C2, C3, C4)는 제1 스위칭 디바이스(21a, 21b, 21c, 21d)의 소스 쪽에 연결된다. 스위치 노드 RC 스너버(30)가 통합된 캐스코드 회로 2개가 직렬로 연결되며, 저항(R11)(R22)과 커패시터(C11)(C22)가 직렬로 연결된 DC RC 스너버(60a)(60b)가 직렬 연결된 2개의 캐스코드 회로의 양단의 드레인-소스 간에 접속된다. 도 3 및 4는 전술한 스위치 노드 RC 스너버(30)와 DC RC 스너버(60)가 통합된 캐스코드 회로 2개가 병렬 연결된 구조로서, 스위치 노드 RC 스너버(30a, 30b, 30c, 30d)는 총 4개, DC RC 스너버(6Oa, 60b)는 2개가 사용되었다. 도 3 및 4에서 스위치 노드 RC 스너버(30a, 30b, 30c, 30d)에서 저항(R1, R2, R3, R4)은 10Ω, 커패시터(C1, C2, C3, C4)는 100pF, DC RC 스너버(6Oa, 60b)의 저항(R11, R22)은 8.2Ω, 커패시터(C11, C22)는 10nF를 적용한 것을 일 예로 한다.3 and 4, first chips 20a, 20b, 20c, 20d (first switching devices 21a, 21b, 21c, 21d) are stacked on a substrate 1, and a first switching device 21a, A second switching device 30a, 30b, 30c, 30d is stacked on the source of 21b, 21c, 21d The first switching device 21a, 21b, 21c, 21d and the second switching device 30a, 30b, 30c , 30d) are connected to each other to constitute a cascode circuit: Resistors R 1 , R 2 , R 3 , R 4 and capacitors C 1 , C near the first switching devices 21a, 21b, 21c, 21d Switch node RC snubbers 30a, 30b, 30c, 30d in which 2 , C 3 , C 4 are connected in series are disposed on the substrate 1. The switch node RC snubber 30a, 30b, 30c, 30d of The resistors R 1 , R 2 , R 3 , R 4 are connected to the drain side of the first switching device 21a , 21b , 21c , 21d , and the capacitors C 1 , C 2 , C 3 , C 4 are connected to the first switching device 21a, 21b, 21c, 21d. 1 is connected to the source side of the switching devices 21a, 21b, 21c, 21d Two cascode circuits with an integrated switch node RC snubber 30 are connected in series, a resistor R 11 (R 22 ) and a capacitor A DC RC snubber 60a, 60b connected in series with (C 11 ) (C 22 ) is connected between drain-source at both ends of two cascode circuits connected in series. As a structure in which two cascode circuits in which the snubber 30 and the DC RC snubber 60 are integrated are connected in parallel, the switch node RC snubber 30a, 30b, 30c, 30d has a total of four, the DC RC snubber ( 60a, 60b) were used 2. In Figs. 3 and 4, in the switch node RC snubbers 30a, 30b, 30c, 30d, the resistors R 1 , R 2 , R 3 , R 4 are 10Ω and the capacitor C 1 , C 2 , C 3 , C 4 ) is 1 00pF, the resistors R 11 , R 22 of the DC RC snubbers 60a and 60b are 8.2Ω, and the capacitors C 11 , C 22 are 10nF applied as an example.

이와 같이, 본 발명의 제2 실시예에 따른 전력용 반도체 모듈은 스위치 노드 RC 스너버(30) 이외에 DC RC 스너버(60)까지 통합하고, 반도체 모듈의 레이아웃 상에서 스너버를 반도체 디바이스에 근접하게 배치함으로써 전압 서지를 더욱 효과적으로 억제할 수 있다.As described above, the semiconductor module for power according to the second embodiment of the present invention integrates the DC RC snubber 60 in addition to the switch node RC snubber 30, and closes the snubber to the semiconductor device on the layout of the semiconductor module. By disposing it, the voltage surge can be suppressed more effectively.

한편, 전술한 제2 실시예에서 제1 칩(20)과 스위치 노드 RC 스너버(30)가 접속된 회로 2개가 직렬로 연결되며, 직렬 연결된 2개의 제1 칩(20) 중 하나의 드레인과 다른 하나의 소스 간에 저항과 커패시터가 직렬로 연결된 DC RC 스너버(60)가 추가로 접속되는 구조 2개가 병렬로 연결된 모듈에 대해서 설명하였으나, 본 발명에 따른 전력용 반도체 모듈에서 제1 칩(20)과 스위치 노드 RC 스너버(30)가 접속된 회로의 개수 및 연결 구조가 이에 한정되는 것은 아니다. On the other hand, in the second embodiment described above, two circuits to which the first chip 20 and the switch node RC snubber 30 are connected are connected in series, and the drain of one of the two first chips 20 connected in series Although the module has been described in which two structures in which a DC RC snubber 60 in which a resistor and a capacitor are connected in series between the other source are additionally connected in parallel has been described, in the power semiconductor module according to the present invention, the first chip 20 ) and the number and connection structure of the circuit to which the switch node RC snubber 30 is connected are not limited thereto.

도 5는 도 1의 종래 전력용 반도체 모듈과 본 발명의 일 실시예에 따른 도 5의 전력용 반도체 모듈에서 실험에 의한 서지 전압을 나타내는 그래프의 일 예이다.5 is an example of a graph showing a surge voltage according to an experiment in the conventional power semiconductor module of FIG. 1 and the power semiconductor module of FIG. 5 according to an embodiment of the present invention.

도 5의 (a)는 종래 전력용 반도체 모듈의 전압 서지 발생을 나타내는 그래프로서, VDS전압을 350V만 인가를 하였는데도 700V의 서지가 발생하는 것을 확인할 수 있다. 즉, 전압 350V, 전류 70A에서 턴오프 VDS(드레인-투-소스전압)가 700V 이상 스파이크가 발생하는 것을 확인할 수 있다. FIG. 5A is a graph showing the generation of a voltage surge in a conventional power semiconductor module, and it can be seen that a surge of 700V is generated even when only 350V of the V DS voltage is applied. That is, it can be seen that the turn-off V DS (drain-to-source voltage) spikes over 700V at a voltage of 350V and a current of 70A.

도 5의 (b)는 본 발명의 일 실시예에 따른 RC 스너버(Cs=1340pF)가 적용된 도 5의 전력용 반도체 모듈의 전압 서지 발생을 나타내는 그래프로서, 전압 400V, 전류 83A에서 턴오프 VDS(드레인-투-소스전압)가 575V 로 서지가 억제되는 것을 확인할 수 있다. Figure 5 (b) is a graph showing the voltage surge generation of the semiconductor module for power of Figure 5 to which the RC snubber (Cs = 1340pF) according to an embodiment of the present invention is applied, the turn-off V at the voltage 400V, current 83A It can be seen that the surge is suppressed with DS (drain-to-source voltage) of 575V.

이와 같이, 본 발명에 따른 전력용 반도체 모듈은 모듈의 레이아웃 상에서 RC 스너버를 내장함으로써 전력용 반도체 디바이스의 서지 전압을 효과적으로 억제할 수 있다. As described above, the power semiconductor module according to the present invention can effectively suppress the surge voltage of the power semiconductor device by embedding the RC snubber on the module layout.

또한, 본 발명은 반도체 다이 레벨이 아닌 모듈 레벨에서 RC 스너버를 삽입하는 기술로서, 반도체 다이의 종류에 상관없이 적용이 가능한 기술이라는 점에서 매우 활용성이 크며, 특히 본 발명에 따른 전력용 반도체 모듈은 수평형(Lateral) 기반의 디바이스 예를 들어, GaN-on-Si 기반의 GaN HEMT디바이스 등에　적용성이 크다. In addition, the present invention is a technology for inserting an RC snubber at the module level rather than the semiconductor die level, and is very useful in that it is a technology that can be applied regardless of the type of semiconductor die. In particular, the power semiconductor according to the present invention The module is highly applicable to lateral-based devices, such as GaN-on-Si-based GaN HEMT devices.

이상에서, 본 발명의 실시예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 그 모든 구성 요소들이 각각 하나의 독립적인 하드웨어로 구현될 수 있지만, 각 구성 요소들의 그 일부 또는 전부가 선택적으로 조합되어 하나 또는 복수 개의 하드웨어에서 조합된 일부 또는 전부의 기능을 수행하는 프로그램 모듈을 갖는 컴퓨터 프로그램으로서 구현될 수도 있다. 그 컴퓨터 프로그램을 구성하는 코드들 및 코드 세그먼트들은 본 발명의 기술 분야의 당업자에 의해 용이하게 추론될 수 있을 것이다. 이러한 컴퓨터 프로그램은 컴퓨터가 읽을 수 있는 저장매체(Computer Readable Media)에 저장되어 컴퓨터에 의하여 읽혀지고 실행됨으로써, 본 발명의 실시예를 구현할 수 있다. 컴퓨터 프로그램의 저장매체로서는 자기 기록매체, 광 기록매체 등이 포함될 수 있다.In the above, even though all components constituting the embodiment of the present invention have been described as being combined or operated in combination, the present invention is not necessarily limited to this embodiment. That is, within the scope of the object of the present invention, all the components may operate by selectively combining one or more. In addition, all of the components may be implemented as one independent hardware, but a part or all of each component is selectively combined to perform some or all of the functions of the combined hardware in one or a plurality of hardware program modules It may be implemented as a computer program having Codes and code segments constituting the computer program can be easily deduced by those skilled in the art of the present invention. Such a computer program is stored in a computer readable storage medium (Computer Readable Media), read and executed by the computer, thereby implementing the embodiment of the present invention. The storage medium of the computer program may include a magnetic recording medium, an optical recording medium, and the like.

또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.In addition, terms such as "include", "compose" or "have" described above mean that the corresponding component may be inherent unless otherwise stated, so excluding other components Rather, it should be construed as being able to include other components further. All terms, including technical and scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs, unless otherwise defined. Terms commonly used, such as those defined in the dictionary, should be interpreted as being consistent with the contextual meaning of the related art, and are not interpreted in an ideal or excessively formal meaning unless explicitly defined in the present invention.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical spirit of the present invention, and various modifications and variations will be possible without departing from the essential characteristics of the present invention by those skilled in the art to which the present invention pertains. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

기판: 1 제1 칩: 20, 20a, 20b, 20c, 20d
제1 스위칭 디바이스: 21, 21a, 21b, 21c, 21d
스위치 노드 RC 스너버: 30, 30a, 30b, 30d, 30d
제2 스위칭 디바이스: 40, 40a, 40b, 40d, 40d
온도센서: 50
DC RC 스너버: 60, 60a, 60b
Substrate: 1 First chip: 20, 20a, 20b, 20c, 20d
First switching device: 21, 21a, 21b, 21c, 21d
Switch node RC snubber: 30, 30a, 30b, 30d, 30d
Second switching device: 40, 40a, 40b, 40d, 40d
Temperature sensor: 50
DC RC snubber: 60, 60a, 60b

Claims (7)

기판;
상기 기판위에 적층되며, 제1 스위칭 디바이스를 포함하는 제1 칩;
상기 제1 스위칭 디바이스의 소스 위에 적층되며, 상기 제1 스위칭 디바이스와 연결되어 캐스코드 회로를 구성하는 제2 스위칭 디바이스;
상기 제1 스위칭 디바이스 근처에 레이아웃되어 상기 기판위에 적층되는 것으로, 상기 제1 스위칭 디바이스의 드레인-소스 또는 콜렉터-에미터 간에 접속되는, 저항과 커패시터가 직렬로 연결된 스위치 노드 RC 스너버; 및
상기 제1 스위칭 디바이스의 소스 위에 적층되며, 상기 제1 스위칭 디바이스와 상기 제2 스위칭 디바이스의 접합부 온도를 센싱하는 온도센서를 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
Board;
a first chip stacked on the substrate and including a first switching device;
a second switching device stacked over the source of the first switching device and connected to the first switching device to configure a cascode circuit;
a switch node RC snubber laid out near the first switching device and stacked on the substrate, the switch node RC snubber connected between a drain-source or a collector-emitter of the first switching device, a resistor and a capacitor are connected in series; and
and a temperature sensor stacked on the source of the first switching device and configured to sense a temperature of a junction between the first switching device and the second switching device.
 제1항에 있어서,
상기 제1 스위칭 디바이스는 GaN HEMT 디바이스 또는 SiC JFET 디바이스를 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
According to claim 1,
wherein the first switching device comprises a GaN HEMT device or a SiC JFET device.
 삭제delete 제1항 또는 제2항에 있어서,
상기 제2 스위칭 디바이스는 실리콘 기반 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET) 디바이스를 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
3. The method of claim 1 or 2,
and the second switching device comprises a silicon-based metal oxide semiconductor field effect transistor (Si MOSFET) device.
 제1항에 있어서,
상기 기판은 DBC, DBA, AMB 중 적어도 하나를 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
According to claim 1,
The substrate is a power semiconductor module comprising at least one of DBC, DBA, and AMB.
 제1항에 있어서,
상기 온도센서는 베어 칩형 써미스터를 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
According to claim 1,
The temperature sensor is a power semiconductor module, characterized in that it comprises a bare chip type thermistor.
 제1항에 있어서,
상기 제1 칩이 적어도 2개가 직렬 연결되고;
직렬 연결된 적어도 2개의 제1 칩 중 하나의 드레인과 다른 하나의 소스 간에 접속되는, 저항과 커패시터가 직렬로 연결된 DC RC 스너버를 더 포함하는 것을 특징으로 하는 전력용 반도체 모듈.
According to claim 1,
at least two of the first chips are connected in series;
The power semiconductor module further comprising: a DC RC snubber connected in series with a resistor and a capacitor, connected between a drain of one of the at least two first chips connected in series and a source of the other one.
KR1020210029047A 2021-03-04 2021-03-04 Power Semiconductor Module KR102463221B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210029047A KR102463221B1 (en) 2021-03-04 2021-03-04 Power Semiconductor Module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210029047A KR102463221B1 (en) 2021-03-04 2021-03-04 Power Semiconductor Module

Publications (2)

Publication Number Publication Date
KR20220125079A KR20220125079A (en) 2022-09-14
KR102463221B1 true KR102463221B1 (en) 2022-11-07

Family

ID=83279415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210029047A KR102463221B1 (en) 2021-03-04 2021-03-04 Power Semiconductor Module

Country Status (1)

Country Link
KR (1) KR102463221B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020572B2 (en) * 2012-08-29 2016-11-02 株式会社安川電機 Power converter
JP6597902B2 (en) * 2016-07-11 2019-10-30 富士電機株式会社 Semiconductor device and vibration suppression device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6020572B2 (en) * 2012-08-29 2016-11-02 株式会社安川電機 Power converter
JP6597902B2 (en) * 2016-07-11 2019-10-30 富士電機株式会社 Semiconductor device and vibration suppression device

Also Published As

Publication number Publication date
KR20220125079A (en) 2022-09-14

Similar Documents

Publication Publication Date Title
Jones et al. Review of commercial GaN power devices and GaN-based converter design challenges
KR102151200B1 (en) Parasitic inductance reduction circuit board layout designs for multilayered semiconductor devices
US9401341B2 (en) Electronic devices and components for high efficiency power circuits
JP6425380B2 (en) Power circuit and power module
JP6158210B2 (en) Semiconductor module and manufacturing method thereof
Reusch et al. Optimization of a high density gallium nitride based non-isolated point of load module
US20130021067A1 (en) Method for driving igbt
US20120132973A1 (en) Package configurations for low emi circuits
Kinzer et al. Monolithic HV GaN power ICs: performance and application
JP5214652B2 (en) Semiconductor device
Crisafulli A new package with kelvin source connection for increasing power density in power electronics design
JP7384714B2 (en) Wiring circuits for semiconductor devices, methods for controlling wiring circuits for semiconductor devices, semiconductor devices, power conversion devices, and electrical systems for railway vehicles
Pajnić et al. Characterization and gate drive design of high voltage cascode GaN HEMT
KR102463221B1 (en) Power Semiconductor Module
Shim et al. Multistep soft turn-off time control to suppress the overvoltage of SiC MOSFETs in short-circuit state
US20230412167A1 (en) Power Electronic Module Comprising a Gate-Source Control Unit
US11942452B2 (en) Semiconductor module arrangement
US10218257B2 (en) Power converter having parallel-connected semiconductor switches
Le et al. High power module GaN with integrated current sensor for fast short circuit protection
JP7312561B2 (en) Power modules, switching power supplies and power control units
Ferreira et al. System integration of GaN technology
Delaine et al. Packaging for multi-die integration of gan transistors in application under 1kw
WO2019163114A1 (en) Power module and switching power supply
Fukunaga et al. Switching surge voltage suppression in SiC half-bridge module with double side conducting ceramic substrate and snubber capacitor
JP2019220563A (en) Power module and switching power supply

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant