KR102462838B1 - Power voltage supply unit and display device including the same - Google Patents

Power voltage supply unit and display device including the same Download PDF

Info

Publication number
KR102462838B1
KR102462838B1 KR1020160045944A KR20160045944A KR102462838B1 KR 102462838 B1 KR102462838 B1 KR 102462838B1 KR 1020160045944 A KR1020160045944 A KR 1020160045944A KR 20160045944 A KR20160045944 A KR 20160045944A KR 102462838 B1 KR102462838 B1 KR 102462838B1
Authority
KR
South Korea
Prior art keywords
voltage
node
power supply
signal
control signal
Prior art date
Application number
KR1020160045944A
Other languages
Korean (ko)
Other versions
KR20170118331A (en
Inventor
김태우
유준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160045944A priority Critical patent/KR102462838B1/en
Publication of KR20170118331A publication Critical patent/KR20170118331A/en
Application granted granted Critical
Publication of KR102462838B1 publication Critical patent/KR102462838B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 외부의 충격으로 인해 표시패널이 파손되어 전원 배선에 과전류가 흐르는 경우, 전원 공급을 차단함으로써, 표시패널이 타버리는 번트(burnt)를 방지할 수 있는 전원 공급부와 이를 포함한 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 전원 공급부는 입력 단자로 입력되는 제1 직류 전압을 제1 노드에서 제1 직류 전압과 제1 직류 전압보다 낮은 소정의 전압 사이에서 스윙하는 교류 전압으로 변환하며, 교류 전압을 제2 직류 전압으로 변환하여 출력하는 벅 컨버터, 및 제1 노드에서의 상기 교류 전압을 누적한 누적 전압이 비교 전압과 차이가 발생하는 경우 셧 다운 신호를 출력하는 셧 다운 신호 출력부를 포함한다.The present invention relates to a power supply unit capable of preventing burnt in which a display panel is burned by cutting off the power supply when an overcurrent flows through a power wiring due to damage to a display panel due to an external impact, and a display device including the same will be. The power supply unit according to an embodiment of the present invention converts the first DC voltage input to the input terminal into an AC voltage swinging between the first DC voltage and a predetermined voltage lower than the first DC voltage at the first node, a buck converter that converts the voltage into a second DC voltage and outputs it; and a shutdown signal output unit that outputs a shutdown signal when a difference between the accumulated voltage accumulating the AC voltage at the first node and the comparison voltage occurs .

Description

전원 공급부와 이를 포함하는 표시장치{POWER VOLTAGE SUPPLY UNIT AND DISPLAY DEVICE INCLUDING THE SAME}POWER VOLTAGE SUPPLY UNIT AND DISPLAY DEVICE INCLUDING THE SAME

본 발명은 전원 공급부와 이를 포함하는 표시장치에 관한 것이다.The present invention relates to a power supply unit and a display device including the same.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 평판표시장치 중에서 유기발광표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있어 최근에 많은 제품에 적용되고 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms. Recently, a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting diode Various flat panel display devices such as a display device (OLED: Organic Light Emitting Diode) are being used. Among the flat panel display devices, the organic light emitting display device has the characteristics of being able to drive at a low voltage, having a thin shape, an excellent viewing angle, and a fast response speed.

표시장치는 다수의 화소들이 매트릭스(matrix) 형태로 배치된 표시패널을 포함한다. 표시패널은 화소들 각각을 구동하기 위해 스캔 구동회로로부터 스캔 신호들을 공급받고, 데이터 구동회로로부터 데이터 전압들을 공급받는다. 또한, 표시패널은 전원 공급부로부터 다수 개의 전원 전압들을 공급받는다.A display device includes a display panel in which a plurality of pixels are arranged in a matrix form. The display panel receives scan signals from the scan driving circuit and data voltages from the data driving circuit to drive each of the pixels. In addition, the display panel receives a plurality of power voltages from the power supply unit.

표시장치가 외부의 충격에 의해 파손되는 경우, 표시패널의 전원 배선들이 서로 합선(short)될 수 있다. 예를 들어, 전원 공급부로부터 고전위 전압을 공급받는 고전위 전원 배선과 전원 공급부로부터 저전위 전압을 공급받는 저전위 전원 배선이 서로 합선될 수 있다. 이 경우, 고전위 전원 배선으로부터 저전위 전원 배선으로 과전류가 흐르게 되며, 이러한 과전류로 인해 표시패널이 타버리는 번트(burnt)가 발생할 수 있다.When the display device is damaged by an external impact, power lines of the display panel may be shorted to each other. For example, the high-potential power wiring receiving the high-potential voltage from the power supply and the low-potential power wiring receiving the low-potential voltage from the power supply may be short-circuited. In this case, an overcurrent flows from the high potential power wiring to the low potential power wiring, and the overcurrent may cause a burnt in which the display panel is burned.

본 발명은 외부의 충격으로 인해 표시패널이 파손되어 전원 배선에 과전류가 흐르는 경우, 전원 공급을 차단함으로써, 표시패널이 타버리는 번트(burnt)를 방지할 수 있는 전원 공급부와 이를 포함한 표시장치를 제공한다.The present invention provides a power supply and a display device including the same, which can prevent burnt of the display panel by cutting off the power supply when an overcurrent flows through a power wiring due to damage to a display panel due to an external impact do.

본 발명의 일 실시예에 따른 전원 공급부는 입력 단자로 입력되는 제1 직류 전압을 제1 노드에서 제1 직류 전압과 제1 직류 전압보다 낮은 소정의 전압 사이에서 스윙하는 교류 전압으로 변환하며, 교류 전압을 제2 직류 전압으로 변환하여 출력하는 벅 컨버터, 및 제1 노드에서의 상기 교류 전압을 누적한 누적 전압이 비교 전압과 차이가 발생하는 경우 셧 다운 신호를 출력하는 셧 다운 신호 출력부를 포함한다.The power supply unit according to an embodiment of the present invention converts the first DC voltage input to the input terminal into an AC voltage swinging between the first DC voltage and a predetermined voltage lower than the first DC voltage at the first node, a buck converter that converts the voltage into a second DC voltage and outputs it; and a shutdown signal output unit that outputs a shutdown signal when a difference between the accumulated voltage accumulating the AC voltage at the first node and the comparison voltage occurs .

본 발명의 일 실시예에 따른 표시장치는 제1 전원 배선을 포함하는 표시패널, 및 제1 전원 배선에 제1 전원전압을 공급하는 전원 공급부를 구비한다. 전원 공급부는 입력 단자로 입력되는 제1 직류 전압을 제1 노드에서 제1 직류 전압과 제1 직류 전압보다 낮은 소정의 전압 사이에서 스윙하는 교류 전압으로 변환하며, 교류 전압을 제2 직류 전압으로 변환하여 출력하는 벅 컨버터, 및 제1 노드에서의 상기 교류 전압을 누적한 누적 전압이 비교 전압과 차이가 발생하는 경우 셧 다운 신호를 출력하는 셧 다운 신호 출력부를 포함한다.A display device according to an embodiment of the present invention includes a display panel including a first power line, and a power supply for supplying a first power voltage to the first power line. The power supply unit converts the first DC voltage input to the input terminal into an AC voltage swinging between the first DC voltage and a predetermined voltage lower than the first DC voltage at the first node, and converts the AC voltage into a second DC voltage and a buck converter for outputting the buck converter, and a shutdown signal output unit for outputting a shutdown signal when a difference between the accumulated voltage accumulating the AC voltage at the first node and the comparison voltage occurs.

본 발명은 벅 컨버터의 제1 노드에서의 교류 전압을 모니터링하여 교류 전압에 변화가 발생하는 경우 셧 다운 신호를 출력한다. 그 결과, 본 발명의 실시예는 표시장치가 외부의 충격에 의해 파손되어 제1 전원 배선이 다른 전원 배선과 서로 합선(short)됨으로써, 제1 전원 배선에 과전류가 흐르는 경우, 전원 공급을 차단할 수 있다. 따라서, 본 발명은 표시패널이 타버리는 번트(burnt)를 방지할 수 있으며, 제1 전원전압 공급부가 과전류에 의해 파손되는 것을 방지할 수 있다.The present invention monitors the AC voltage at the first node of the buck converter and outputs a shutdown signal when a change in the AC voltage occurs. As a result, in the embodiment of the present invention, when the display device is damaged by an external impact and the first power wiring is shorted with another power wiring, the power supply can be cut off when an overcurrent flows through the first power wiring. have. Accordingly, according to the present invention, it is possible to prevent burnt in which the display panel is burned, and it is possible to prevent the first power supply voltage supply unit from being damaged by overcurrent.

또한, 본 발명은 벅 컨버터의 제1 노드에서의 교류 전압을 모니터링하여 셧 다운 신호를 출력하는 셧 다운 신호 출력부를 RC 회로를 이용한 적분 회로와 OP-Amp를 이용한 비교기만으로 구성한다. 즉, 본 발명의 실시예는 간단한 회로 추가만으로 셧 다운 신호 출력부를 구현할 수 있으므로, 추가적인 비용 상승을 최소화하면서 표시패널이 타버리는 번트(burnt)를 방지할 수 있다.In addition, according to the present invention, the shut-down signal output unit for monitoring the AC voltage at the first node of the buck converter and outputting the shut-down signal consists only of an integration circuit using an RC circuit and a comparator using an OP-Amp. That is, since the embodiment of the present invention can implement the shutdown signal output unit only by adding a simple circuit, burnt in which the display panel is burned can be prevented while minimizing an additional cost increase.

도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 블록도이다.
도 2는 도 1의 표시패널의 하부기판, 소스 드라이브 IC들, 타이밍 제어부, 데이터 보상부, 전원 공급부, 연성필름들, 소스 회로보드, 연성 케이블, 및 제어 회로보드를 보여주는 일 예시도면이다.
도 3은 도 1의 표시영역의 화소의 일 예를 보여주는 회로도이다.
도 4는 전원 공급부의 제1 전원전압 공급부를 상세히 보여주는 회로도이다.
도 5a 및 도 5b는 제1 전원전압 공급부가 정상적으로 동작하는 경우와 제1 전원 배선이 다른 전원 배선과 합선된 경우 제1 전원전압 공급부의 전류 흐름을 보여주는 예시도면들이다.
도 6a 및 도 6b는 제1 전원전압 공급부가 정상적으로 동작하는 경우와 제1 전원 배선이 다른 전원 배선과 합선된 경우 제1 노드의 전압과 제2 노드의 전압을 보여주는 파형도들이다.1 is a block diagram illustrating a display device according to an exemplary embodiment of the present invention.
FIG. 2 is an exemplary view illustrating a lower substrate, source drive ICs, timing controller, data compensator, power supply, flexible films, source circuit board, flexible cable, and control circuit board of the display panel of FIG. 1 .
3 is a circuit diagram illustrating an example of a pixel in the display area of FIG. 1 .
4 is a circuit diagram illustrating in detail a first power voltage supply unit of the power supply unit.
5A and 5B are exemplary views illustrating a current flow of the first power supply voltage when the first power supply is normally operated and when the first power wiring is short-circuited with another power supply.
6A and 6B are waveform diagrams illustrating the voltage of the first node and the voltage of the second node when the first power supply voltage supply unit operates normally and when the first power supply line is short-circuited with another power supply line.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described as 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. "X-axis direction", "Y-axis direction", and "Z-axis direction" should not be interpreted only as a geometric relationship in which the relationship between each other is vertical, and is wider than the range in which the configuration of the present invention can function functionally. It may mean having a direction.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. The term “at least one” should be understood to include all possible combinations from one or more related items. For example, the meaning of "at least one of the first, second, and third items" means 2 of the first, second, and third items as well as each of the first, second, or third items. It may mean a combination of all items that can be presented from more than one.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be implemented independently of each other or may be implemented together in a related relationship. may be

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시장치를 보여주는 블록도이다. 도 2는 도 1의 표시패널의 하부기판, 소스 드라이브 IC들, 타이밍 제어부, 데이터 보상부, 전원 공급부, 연성필름들, 소스 회로보드, 연성 케이블, 및 제어 회로보드를 보여주는 일 예시도면이다.1 is a block diagram illustrating a display device according to an exemplary embodiment of the present invention. FIG. 2 is an exemplary view illustrating a lower substrate, source drive ICs, timing controller, data compensator, power supply, flexible films, source circuit board, flexible cable, and control circuit board of the display panel of FIG. 1 .

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 표시패널(10), 데이터 구동부(20), 연성필름(22)들, 스캔 구동부(30), 타이밍 제어부(40), 전원 공급부(50), 소스 회로보드(60), 제어 회로보드(70), 및 케이블(80)을 포함한다.1 and 2 , an organic light emitting display device according to an embodiment of the present invention includes a display panel 10 , a data driver 20 , flexible films 22 , a scan driver 30 , and a timing controller 40 . ), a power supply unit 50 , a source circuit board 60 , a control circuit board 70 , and a cable 80 .

표시패널(10)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NAA)을 포함한다. 표시영역(AA)은 화소(P)들이 형성되어 화상을 표시하는 영역이다. 표시패널(10)에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 기준전압 라인들(R1~Rp, p는 2 이상의 양의 정수), 스캔라인들(S1~Sn, n은 2 이상의 양의 정수), 및 센싱라인들(SE1~SEn)이 마련된다. 데이터라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 스캔라인들(S1~Sn), 센싱라인들(SE1~SEn), 및 제어라인들(C1~Cn)과 교차될 수 있다. 데이터라인들(D1~Dm)과 기준전압 라인들(R1~Rp)은 서로 나란할 수 있다. 스캔라인들(S1~Sn)과 센싱라인들(SE1~SEn)은 서로 나란할 수 있다.The display panel 10 includes a display area AA and a non-display area NAA provided around the display area AA. The display area AA is an area in which pixels P are formed to display an image. The display panel 10 includes data lines (D1 to Dm, m is a positive integer greater than or equal to 2), reference voltage lines (R1 to Rp, p is a positive integer greater than or equal to 2), and scan lines (S1 to Sn, n). is a positive integer equal to or greater than 2), and sensing lines SE1 to SEn are provided. The data lines D1 to Dm and the reference voltage lines R1 to Rp may cross the scan lines S1 to Sn, the sensing lines SE1 to SEn, and the control lines C1 to Cn. have. The data lines D1 to Dm and the reference voltage lines R1 to Rp may be parallel to each other. The scan lines S1 to Sn and the sensing lines SE1 to SEn may be parallel to each other.

화소(P)들 각각은 데이터라인들(D1~Dm) 중 어느 하나, 기준전압 라인들(R1~Rp) 중 어느 하나, 스캔라인들(S1~Sn) 중 어느 하나, 및 센싱라인들(SE1~SEn) 중 어느 하나에 접속될 수 있다. 표시패널(10)의 화소(P)들 각각은 도 3과 같이 유기발광다이오드(organic light emitting diode, OLED)와 유기발광다이오드(OLED)에 전류를 공급하기 위해 다수의 트랜지스터들을 포함하는 화소 구동부(PD)를 포함할 수 있다.Each of the pixels P includes any one of the data lines D1 to Dm, any one of the reference voltage lines R1 to Rp, any one of the scan lines S1 to Sn, and the sensing lines SE1. ~SEn) can be connected to any one of. As shown in FIG. 3 , each of the pixels P of the display panel 10 includes an organic light emitting diode (OLED) and a pixel driver including a plurality of transistors to supply current to the organic light emitting diode (OLED). PD) may be included.

구체적으로, 도 3과 같이 화소 구동부(PD)는 스캔 트랜지스터(ST), 구동 트랜지스터(DT), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스캔 트랜지스터(ST1)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 제j 데이터 라인(Dj)의 데이터 전압을 구동 트랜지스터(DT)의 게이트전극에 공급한다. 센싱 트랜지스터(ST2)는 제k 센싱 라인(SEk)의 센싱 신호에 응답하여 제q 기준전압 라인(Rq)을 구동 트랜지스터(DT)의 소스전극에 접속시킨다. 구동 트랜지스터(DT)는 게이트 전극에 공급되는 데이터 전압에 따라 고전위 전압라인(EVDL)으로부터 유기발광다이오드(OLED)로 흐르는 구동전류를 제어한다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극의 전압을 일정하게 유지하기 위해, 구동 트랜지스터(DT)의 게이트 전극과 고전위 전압라인(VDDL) 사이에 마련될 수 있다. 유기발광다이오드(OLED)는 구동 트랜지스터(DT)와 저전위 전압라인(EVSL) 사이에 마련되어, 구동전류에 따라 소정의 밝기로 발광한다.Specifically, as shown in FIG. 3 , the pixel driver PD may include a scan transistor ST, a driving transistor DT, and a storage capacitor Cst. The scan transistor ST1 is turned on by the scan signal of the k-th scan line Sk to supply the data voltage of the j-th data line Dj to the gate electrode of the driving transistor DT. The sensing transistor ST2 connects the q-th reference voltage line Rq to the source electrode of the driving transistor DT in response to the sensing signal of the k-th sensing line SEk. The driving transistor DT controls a driving current flowing from the high potential voltage line EVDL to the organic light emitting diode OLED according to the data voltage supplied to the gate electrode. The storage capacitor Cst may be provided between the gate electrode of the driving transistor DT and the high potential voltage line VDDL to keep the voltage of the gate electrode of the driving transistor DT constant. The organic light emitting diode OLED is provided between the driving transistor DT and the low potential voltage line EVSL, and emits light with a predetermined brightness according to the driving current.

데이터 구동부(20)는 도 2와 같이 다수의 소스 드라이브 IC(integrated circuit)(21)들을 포함할 수 있다. 소스 드라이브 IC(21)들 각각은 연성필름(22)들 각각에 실장될 수 있다. 연성필름(22)들 각각은 테이프 캐리어 패키지(tape carrier package) 또는 칩온 필름(chip on film)일 수 있다. 연성필름(22)들 각각은 휘어지거나 구부러질 수 있다. 연성필름(22)들 각각은 하부기판(11)과 소스 회로보드(60)에 부착될 수 있다. 연성필름(22)들 각각은 이방성 도전 필름(anisotropic conductive flim)을 이용하여 TAB(tape automated bonding) 방식으로 하부기판(11)상에 부착될 수 있으며, 이로 인해 소스 드라이브 IC(21)들은 데이터라인들(D1~Dm)에 연결될 수 있다. 소스 회로보드(60)는 케이블(80)에 의해 제어 회로보드(70)에 연결될 수 있다. 소스 회로보드(60)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.The data driver 20 may include a plurality of source drive integrated circuits (ICs) 21 as shown in FIG. 2 . Each of the source drive ICs 21 may be mounted on each of the flexible films 22 . Each of the flexible films 22 may be a tape carrier package or a chip on film. Each of the flexible films 22 may be bent or bent. Each of the flexible films 22 may be attached to the lower substrate 11 and the source circuit board 60 . Each of the flexible films 22 may be attached on the lower substrate 11 by a tape automated bonding (TAB) method using an anisotropic conductive film, whereby the source drive ICs 21 are connected to the data line may be connected to the fields D1 to Dm. The source circuit board 60 may be connected to the control circuit board 70 by a cable 80 . The source circuit board 60 may be a printed circuit board or a flexible printed circuit board.

소스 드라이브 IC(21)들 각각은 데이터전압 공급부, 센싱 데이터 출력부, 및 스위치 회로를 포함할 수 있다.Each of the source drive ICs 21 may include a data voltage supply unit, a sensing data output unit, and a switch circuit.

데이터전압 공급부는 데이터라인들(D1~Dm)에 접속되어 데이터전압들을 공급한다. 데이터전압 공급부는 타이밍 제어부(40)로부터 디지털 비디오 데이터(DATA) 또는 센싱용 디지털 데이터(PDATA)와 데이터 타이밍 제어신호(DCS)를 입력받는다.The data voltage supply unit is connected to the data lines D1 to Dm to supply data voltages. The data voltage supply unit receives digital video data DATA or sensing digital data PDATA and a data timing control signal DCS from the timing controller 40 .

데이터전압 공급부는 표시모드에서 데이터 타이밍 제어신호에 따라 디지털 비디오 데이터(DATA)를 발광 데이터전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다. 발광 데이터전압은 화소(P)의 유기발광다이오드(OLED)를 소정의 휘도로 발광하기 위한 전압이다.The data voltage supply unit converts the digital video data DATA into light-emitting data voltages according to the data timing control signal in the display mode and supplies the data to the data lines D1 to Dm. The emission data voltage is a voltage for emitting light with a predetermined luminance of the organic light emitting diode (OLED) of the pixel P.

데이터전압 공급부는 센싱 모드에서 데이터 타이밍 제어신호(DCS)에 따라 센싱용 데이터(PDATA)를 센싱 데이터전압으로 변환하여 데이터라인들(D1~Dm)에 공급한다. 센싱 데이터전압은 화소(P)의 구동 트랜지스터(DT)의 구동전류를 센싱하기 위한 전압이다.The data voltage supply unit converts the sensing data PDATA into a sensing data voltage according to the data timing control signal DCS in the sensing mode and supplies it to the data lines D1 to Dm. The sensing data voltage is a voltage for sensing the driving current of the driving transistor DT of the pixel P.

센싱 데이터 출력부는 기준전압 라인들(R1~Rp) 각각에 흐르는 전류를 전압으로 변환하고, 변환된 전압을 디지털 데이터인 센싱 데이터(SD)로 변환한다. 이를 위해, 센싱 데이터 출력부는 기준전압 라인들(R1~Rp) 각각에 흐르는 전류를 전압으로 변환하는 전류-전압 변환부와 전류-전압 변환부의 출력전압을 디지털 데이터인 센싱 데이터로 변환하는 아날로그 디지털 변환부(analog digital converter)를 포함할 수 있다.The sensing data output unit converts a current flowing through each of the reference voltage lines R1 to Rp into a voltage, and converts the converted voltage into sensing data SD, which is digital data. To this end, the sensing data output unit converts the current flowing through each of the reference voltage lines R1 to Rp into a voltage and converts the output voltage of the current-voltage converter and the current-voltage converter into digital data, i.e., analog-to-digital conversion. It may include an analog digital converter.

스위치 회로는 표시 모드에서 기준전압 라인들(R1~Rp)을 기준전압(VREF)이 공급되는 기준전압 공급 라인에 접속시킨다. 또한, 스위치 회로는 센싱 모드에서 기준전압 라인들(R1~Rp)을 센싱 데이터 출력부에 접속시킨다.The switch circuit connects the reference voltage lines R1 to Rp to the reference voltage supply line to which the reference voltage VREF is supplied in the display mode. In addition, the switch circuit connects the reference voltage lines R1 to Rp to the sensing data output unit in the sensing mode.

스캔 구동부(30)는 스캔신호 출력부(31)와 센싱신호 출력부(32)를 포함한다. 스캔신호 출력부(31)는 스캔라인들(S1~Sn)에 접속되어 스캔신호들을 공급한다. 스캔신호 출력부(31)는 타이밍 제어부(40)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 스캔라인들(S1~Sn)에 스캔신호들을 공급한다.The scan driver 30 includes a scan signal output unit 31 and a sensing signal output unit 32 . The scan signal output unit 31 is connected to the scan lines S1 to Sn to supply scan signals. The scan signal output unit 31 supplies scan signals to the scan lines S1 to Sn according to the scan timing control signal SCS input from the timing controller 40 .

센싱신호 출력부(32)는 센싱라인들(SE1~SEn)에 접속되어 센싱신호들을 공급한다. 센싱신호 출력부(32)는 타이밍 제어부(40)로부터 입력되는 센싱 타이밍 제어신호(SENCS)에 따라 센싱라인들(SE1~SEn)에 센싱신호들을 공급한다.The sensing signal output unit 32 is connected to the sensing lines SE1 to SEn to supply sensing signals. The sensing signal output unit 32 supplies sensing signals to the sensing lines SE1 to SEn according to the sensing timing control signal SENCS input from the timing control unit 40 .

스캔신호 출력부(31)와 센싱신호 출력부(32) 각각은 다수의 트랜지스터들을 포함하여 GIP(Gate driver In Panel) 방식으로 표시패널(10)의 비표시영역(NDA)에 직접 형성될 수 있다. 또는, 스캔신호 출력부(31)와 센싱신호 출력부(32) 각각은 구동 칩(chip) 형태로 형성되어 표시패널(10)에 접속되는 연성필름(미도시)상에 실장될 수 있다.Each of the scan signal output unit 31 and the sensing signal output unit 32 may include a plurality of transistors and may be formed directly in the non-display area NDA of the display panel 10 in a gate driver in panel (GIP) method. . Alternatively, each of the scan signal output unit 31 and the sensing signal output unit 32 may be formed in the form of a driving chip and mounted on a flexible film (not shown) connected to the display panel 10 .

타이밍 제어부(40)는 외부의 시스템 보드로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 및 도트 클럭(dot clock)을 포함할 수 있다.The timing controller 40 receives digital video data DATA and timing signals from an external system board. The timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.

타이밍 제어부(40)는 데이터 구동부(20), 스캔신호 출력부(31), 및 센싱신호 출력부(32)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어신호들은 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS), 스캔신호 출력부(31)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 및 센싱신호 출력부(32)의 동작 타이밍을 제어하기 위한 센싱 타이밍 제어신호(SENCS)를 포함한다.The timing control unit 40 generates timing control signals for controlling the operation timings of the data driver 20 , the scan signal output unit 31 , and the sensing signal output unit 32 . The timing control signals include a data timing control signal DCS for controlling the operation timing of the data driver 20 , a scan timing control signal SCS for controlling the operation timing of the scan signal output unit 31 , and a sensing signal output. and a sensing timing control signal SENCS for controlling the operation timing of the unit 32 .

타이밍 제어부(40)는 데이터 구동부(20)로부터 센싱 데이터(SD)를 입력받고, 센싱 데이터(SD)를 이용하여 디지털 비디오 데이터(DATA)를 보상한다. 구체적으로, 센싱 데이터(SD)는 센싱 데이터 전압을 화소(P)들 각각에 공급하였을 때 기준전압 라인을 통해 구동 트랜지스터(DT)의 전류를 센싱한 데이터이다. 즉, 센싱 데이터(SD)는 화소(P)들 각각의 구동 트랜지스터의 문턱전압(threshold voltage)과 전자이동도(mobility)가 반영된 디지털 데이터일 수 있다. 따라서, 센싱 데이터(SD)를 이용하여 디지털 비디오 데이터(DATA)를 보상하는 경우, 보상된 디지털 비디오 데이터(DATA)는 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압과 전자이동도가 보상된 데이터이다.The timing controller 40 receives the sensed data SD from the data driver 20 and compensates the digital video data DATA using the sensed data SD. Specifically, the sensing data SD is data sensed by the current of the driving transistor DT through the reference voltage line when the sensing data voltage is supplied to each of the pixels P. That is, the sensing data SD may be digital data in which a threshold voltage and an electron mobility of each of the driving transistors of the pixels P are reflected. Accordingly, when the digital video data DATA is compensated using the sensing data SD, the compensated digital video data DATA has a threshold voltage and an electron mobility of the driving transistor DT of each of the pixels P. Compensated data.

타이밍 제어부(40)는 표시 모드에서 보상된 디지털 비디오 데이터(DATA)와 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 또한, 타이밍 제어부(40)는 센싱 모드에서 센싱용 데이터(PDATA)와 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 센싱용 데이터(PDATA)는 센싱 데이터(SD)를 센싱하기 위해 미리 정해진 데이터로서 타이밍 제어부(40)의 내장 메모리에 저장될 수 있다.The timing controller 40 outputs the compensated digital video data DATA and the data timing control signal DCS to the data driver 20 in the display mode. In addition, the timing controller 40 outputs the sensing data PDATA and the data timing control signal DCS to the data driver 20 in the sensing mode. The sensing data PDATA may be stored in the internal memory of the timing controller 40 as predetermined data for sensing the sensing data SD.

타이밍 제어부(40)는 전원 공급부(50)로 선택 신호(SL)를 출력한다. 타이밍 제어부(40)는 표시 모드에서 제1 로직 레벨 전압의 선택 신호(SL)를 출력하고, 센싱 모드에서 제2 로직 레벨 전압의 센싱 신호(SL)를 출력한다.The timing controller 40 outputs the selection signal SL to the power supply unit 50 . The timing controller 40 outputs the selection signal SL of the first logic level voltage in the display mode, and outputs the sensing signal SL of the second logic level voltage in the sensing mode.

타이밍 제어부(40)는 전원 공급부(50)로부터 소정의 구동전압(미도시)을 입력받으며, 소정의 구동전압(VD)에 의해 턴-온된다. 또한, 타이밍 제어부(40)는 전원 공급부(50)로부터 셧다운 신호(shutdown signal, SDS)를 입력받는 경우, 외부의 시스템 보드로 전원 공급 차단 신호(PSBS)를 출력한다. 외부의 시스템 보드는 전원 공급 차단 신호가 입력되는 경우 전원 공급부(50)로 공급되는 전원을 차단한다.The timing controller 40 receives a predetermined driving voltage (not shown) from the power supply unit 50 and is turned on by the predetermined driving voltage VD. Also, when receiving a shutdown signal (SDS) from the power supply unit 50 , the timing controller 40 outputs a power supply cutoff signal PSBS to an external system board. The external system board cuts off the power supplied to the power supply unit 50 when a power supply cutoff signal is input.

전원 공급부(50)는 표시패널(10)로 제1 및 제2 전원전압들(VSS, VDD)을 공급한다. 제1 전원전압(VSS)은 저전위 전압이고, 제2 전원전압(VDD)은 제1 전원전압보다 높은 레벨의 고전위 전압(VDD)일 수 있다. 제1 전원전압(VSS)은 표시패널(10)의 화소(P)들 각각의 유기발광다이오드(OLED)의 캐소드 전극에 공급되고, 제2 전원전압(VDD)은 표시패널(10)의 화소(P)들 각각의 구동 트랜지스터(DT)의 드레인 전극에 공급될 수 있다. 또한, 전원 공급부(50)는 데이터 구동부(20)에 기준전압(VREF)을 공급한다. 나아가, 전원 공급부(50)는 데이터 구동부(20), 스캔 구동부(30), 및 타이밍 제어부(40) 각각에 소정의 구동전압(미도시)을 공급할 수 있다.The power supply unit 50 supplies the first and second power voltages VSS and VDD to the display panel 10 . The first power voltage VSS may be a low potential voltage, and the second power voltage VDD may be a high potential voltage VDD having a higher level than the first power voltage. The first power voltage VSS is supplied to the cathode electrode of the organic light emitting diode OLED of each of the pixels P of the display panel 10 , and the second power voltage VDD is the pixel ( P) may be supplied to the drain electrode of each of the driving transistors DT. In addition, the power supply unit 50 supplies the reference voltage VREF to the data driver 20 . Furthermore, the power supply unit 50 may supply a predetermined driving voltage (not shown) to each of the data driver 20 , the scan driver 30 , and the timing controller 40 .

전원 공급부(50)는 타이밍 제어부(40)로부터 선택 신호(SL)를 입력받고, 선택 신호(SL)에 따라 제1 전원전압(VSS)을 그라운드 전압과 그라운드 전압보다 높은 소정의 직류 전압 중에 어느 하나로 출력한다. 전원 공급부(50)는 제1 로직 레벨 전압의 선택 신호(SL)가 입력되는 표시 모드에서 그라운드 전압을 제1 전원전압(VSS)으로 공급하고, 제2 로직 레벨 전압의 선택 신호(SL)가 입력되는 센싱 모드에서 소정의 직류 전압을 공급한다. 센싱 모드에서 그라운드 전압보다 높은 소정의 직류 전압을 공급하는 경우, 화소(P)들 각각의 유기발광다이오드(OLED)의 캐소드 전극의 전압을 높일 수 있다. 이로 인해, 센싱 모드에서 구동 트랜지스터(DT)의 구동 전류가 유기발광다이오드(OLED)를 통해 캐소드 전극으로 흘러 유기발광다이오드(OLED)가 발광하는 것을 방지할 수 있다.The power supply unit 50 receives the selection signal SL from the timing control unit 40 and converts the first power voltage VSS to any one of a ground voltage and a predetermined DC voltage higher than the ground voltage according to the selection signal SL. print out The power supply unit 50 supplies the ground voltage as the first power voltage VSS in the display mode in which the selection signal SL of the first logic level voltage is input, and the selection signal SL of the second logic level voltage is input. In the sensing mode, a predetermined DC voltage is supplied. When a predetermined DC voltage higher than the ground voltage is supplied in the sensing mode, the voltage of the cathode electrode of the organic light emitting diode OLED of each of the pixels P may be increased. Accordingly, in the sensing mode, the driving current of the driving transistor DT flows to the cathode electrode through the organic light emitting diode OLED to prevent the organic light emitting diode OLED from emitting light.

전원 공급부(50)는 센싱 모드에서 제1 전원전압(VSS)을 공급하는 제1 전원전압 공급부의 교류 전압을 모니터링한다. 전원 공급부(50)는 제1 전원전압 공급부의 교류 전압이 변화하는 경우 셧 다운 신호(SDS)를 타이밍 제어부(40)로 출력하며, 타이밍 제어부(40)는 셧 다운 신호(SDS)에 응답하여 전원 공급 차단 신호(PSBS)를 외부의 시스템 보드로 출력하여 전원 공급을 차단한다. 이에 따라, 본 발명의 실시예는 외부의 충격으로 인해 표시패널이 파손되어 제1 전원전압(VSS)이 공급되는 제1 전원 배선에 과전류가 흐르는 경우, 전원 공급을 차단할 수 있다. 따라서, 본 발명의 실시예는 표시패널이 타버리는 번트(burnt)가 발생하는 것을 방지할 수 있다.The power supply unit 50 monitors the AC voltage of the first power supply voltage supplying the first power voltage VSS in the sensing mode. The power supply unit 50 outputs a shutdown signal SDS to the timing control unit 40 when the AC voltage of the first power supply voltage supply changes, and the timing control unit 40 receives power in response to the shutdown signal SDS. The power supply is cut off by outputting the supply cutoff signal (PSBS) to the external system board. Accordingly, according to the embodiment of the present invention, when the display panel is damaged due to an external impact and an overcurrent flows through the first power wiring to which the first power voltage VSS is supplied, the power supply may be cut off. Accordingly, according to the exemplary embodiment of the present invention, burnt in which the display panel is burned may be prevented from occurring.

타이밍 제어부(40)와 전원 공급부(50)는 제어 회로보드(70)에 실장될 수 있다. 제어 회로보드(70)는 케이블(80)에 의해 소스 회로보드(60)에 연결될 수 있다. 제어 회로보드(70)는 인쇄회로보드(printed circuit board) 또는 플렉서블 인쇄회로보드(flexible printed circuit board)일 수 있다. 케이블(80)은 연성 케이블일 수 있다.The timing control unit 40 and the power supply unit 50 may be mounted on the control circuit board 70 . The control circuit board 70 may be connected to the source circuit board 60 by a cable 80 . The control circuit board 70 may be a printed circuit board or a flexible printed circuit board. The cable 80 may be a flexible cable.

도 4는 전원 공급부의 제1 전원전압 공급부를 상세히 보여주는 회로도이다. 도 4에는 제1 전원 배선에 제1 전원전압을 공급하는 제1 전원전압 공급부의 상세 회로도가 나타나 있다.4 is a circuit diagram illustrating in detail a first power voltage supply unit of the power supply unit. 4 is a detailed circuit diagram of the first power supply voltage supply unit for supplying the first power voltage to the first power wiring.

도 4를 참조하면, 제1 전원전압 공급부(100)는 벅 컨버터(110), 셧 다운 신호 출력부(120), 및 전압 선택 출력부(130)를 포함한다.Referring to FIG. 4 , the first power supply voltage supply unit 100 includes a buck converter 110 , a shutdown signal output unit 120 , and a voltage selection output unit 130 .

벅 컨버터(110)는 입력 단자(IT)로 입력되는 제1 직류 전압을 제1 직류 전압보다 낮은 제2 직류 전압으로 변환하여 전압 선택 출력부(130)로 출력한다. 구체적으로, 벅 컨버터(110)는 제1 직류 전압을 교류 전압으로 변환하고, 교류 전압을 제2 직류 전압으로 변환한다. 교류 전압은 제1 직류 전압과 제2 직류 전압보다 낮은 소정의 전압 사이에서 스윙한다. 도 4, 도 5a 및 도 5b에서는 소정의 전압이 그라운드 전압인 것을 예시하였다.The buck converter 110 converts the first DC voltage input to the input terminal IT into a second DC voltage lower than the first DC voltage and outputs the converted first DC voltage to the voltage selection output unit 130 . Specifically, the buck converter 110 converts the first DC voltage into an AC voltage and converts the AC voltage into a second DC voltage. The AC voltage swings between the first DC voltage and a predetermined voltage lower than the second DC voltage. 4, 5A, and 5B illustrate that the predetermined voltage is the ground voltage.

벅 컨버터(110)는 직류-교류 변환회로(111), 평활회로(112), 및 분압 회로(113), 및 제어 IC(114)를 포함할 수 있다.The buck converter 110 may include a DC-AC conversion circuit 111 , a smoothing circuit 112 , and a voltage divider circuit 113 , and a control IC 114 .

직류-교류 변환회로(111)는 제1 입력 단자(IT)로 입력되는 제1 직류 전압을 교류 전압으로 변환한다. 제1 및 제2 트랜지스터들(T1, T2)을 포함할 수 있다. 제1 및 제2 트랜지스터들(T1, T2) 각각은 전계효과 트랜지스터(field effect transistor)일 수 있으며, N 채널 형으로 형성될 수 있다.The DC-AC conversion circuit 111 converts the first DC voltage input to the first input terminal IT into an AC voltage. It may include first and second transistors T1 and T2. Each of the first and second transistors T1 and T2 may be a field effect transistor, and may be formed in an N-channel type.

제1 트랜지스터(T1)는 제어 IC(114)로부터의 제1 제어 신호에 따라 입력 단자(IT)와 제1 노드(N1) 사이의 접속을 스위칭한다. 제1 트랜지스터(T1)의 제어 전극은 제어 IC(114)의 제1 제어 신호 출력 단자(CT1)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 입력 단자(IT)에 접속될 수 있다.The first transistor T1 switches a connection between the input terminal IT and the first node N1 according to a first control signal from the control IC 114 . The control electrode of the first transistor T1 is connected to the first control signal output terminal CT1 of the control IC 114 , the source electrode is connected to the first node N1 , and the drain electrode is connected to the input terminal IT can be connected to

제2 트랜지스터(T2)는 제어 IC(114)로부터의 제2 제어 신호에 따라 제1 노드(N1)와 그라운드 사이의 접속을 스위칭한다. 제2 트랜지스터(T2)의 제어 전극은 제어 IC(114)의 제2 제어 신호 출력 단자(CT2)에 접속되고, 소스 전극은 그라운드에 접속되며, 드레인 전극은 제1 노드(N1)에 접속될 수 있다.The second transistor T2 switches the connection between the first node N1 and the ground according to a second control signal from the control IC 114 . The control electrode of the second transistor T2 may be connected to the second control signal output terminal CT2 of the control IC 114 , the source electrode may be connected to the ground, and the drain electrode may be connected to the first node N1 . have.

제2 제어 신호는 제1 제어 신호의 반전 신호일 수 있다. 이 경우, 제1 트랜지스터(T1)가 턴-온되는 경우 제2 트랜지스터(T2)가 턴-오프되며, 제1 트랜지스터(T1)가 턴-오프되는 경우 제2 트랜지스터(T2)가 턴-온된다. 그러므로, 제1 트랜지스터(T1)가 턴-온되는 경우 제1 노드(N1)에는 입력 단자(IT)로 입력되는 제1 직류 전압이 공급되고, 제2 트랜지스터(T2)가 턴-온되는 경우 제1 노드(N1)에는 그라운드 전압이 공급된다. 즉, 제1 노드(N1)에는 제1 직류 전압과 그라운드 전압 사이에서 스윙하는 제2 직류 전압이 공급될 수 있다. 도 5a 및 도 5b에서는 제1 직류 전압이 12V 전위를 가지며, 그라운드 전압이 0V 전위를 가지는 것을 예시하였다.The second control signal may be an inverted signal of the first control signal. In this case, when the first transistor T1 is turned on, the second transistor T2 is turned off, and when the first transistor T1 is turned off, the second transistor T2 is turned on. . Therefore, when the first transistor T1 is turned on, the first DC voltage input to the input terminal IT is supplied to the first node N1, and when the second transistor T2 is turned on, the first node N1 is turned on. A ground voltage is supplied to the first node N1. That is, the second DC voltage swinging between the first DC voltage and the ground voltage may be supplied to the first node N1 . 5A and 5B illustrate that the first DC voltage has a potential of 12V and the ground voltage has a potential of 0V.

평활회로(112)는 인덕터(inductor, I)와 제2 커패시터(C2)를 포함하는 LC 회로일 수 있다. 인덕터(I)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속되고, 제2 커패시터(C2)는 제3 노드(N3)와 그라운드 사이에 접속될 수 있다. 평활회로(112)는 제1 노드(N1)에 공급된 교류 전압을 평활하여 제2 직류 전압을 출력한다.The smoothing circuit 112 may be an LC circuit including an inductor I and a second capacitor C2. The inductor I may be connected between the first node N1 and the third node N3 , and the second capacitor C2 may be connected between the third node N3 and the ground. The smoothing circuit 112 smoothes the AC voltage supplied to the first node N1 to output a second DC voltage.

즉, 벅 컨버터(110)는 제1 직류-교류 변환회로(111)를 이용하여 제1 직류 전압을 주기적으로 잘라내어(chopping) 교류 전압으로 변환하고, 평활회로(112)를 이용하여 교류 전압을 평활하여 제2 직류 전압을 출력한다. 그러므로, 벅 컨버터(110)로부터 출력되는 제2 직류 전압은 벅 컨버터(110)로 입력되는 제1 직류 전압보다 작다.That is, the buck converter 110 uses the first DC-AC conversion circuit 111 to periodically cut the first DC voltage to convert it into an AC voltage, and smoothes the AC voltage using the smoothing circuit 112 . to output the second DC voltage. Therefore, the second DC voltage output from the buck converter 110 is smaller than the first DC voltage input to the buck converter 110 .

분압회로(113)는 제3 노드(N3)의 전압을 분압한다. 분압회로(113)는 제2 및 제3 저항들(R2, R3)과 제3 커패시터(C3)를 포함할 수 있다. 제2 및 제3 저항들(R2, R3)은 제3 노드(N3)와 그라운드 사이에 접속된다. 도 4에서는 제2 및 제3 저항들(R2, R3) 사이와 제어 IC(114)의 모니터링 단자(MT)의 접점을 제4 노드(N4)라고 정의하였으며, 제3 커패시터(C3)는 제3 노드(N3)와 제4 노드(N4) 사이에 접속된다.The voltage dividing circuit 113 divides the voltage of the third node N3. The voltage dividing circuit 113 may include second and third resistors R2 and R3 and a third capacitor C3. The second and third resistors R2 and R3 are connected between the third node N3 and the ground. In FIG. 4 , the contact point between the second and third resistors R2 and R3 and the monitoring terminal MT of the control IC 114 is defined as a fourth node N4 , and the third capacitor C3 is the third It is connected between the node N3 and the fourth node N4.

제4 노드(N4)는 제어 IC(114)의 모니터링 단자(MT)에 연결되므로, 분압회로(113)에 의해 분압된 제4 노드(N4)의 전압은 제어 IC(114)에 의해 모니터링될 수 있다. 제4 노드(N4)의 전압은 제3 노드(N3)의 전압을 분압한 전압이므로, 제어 IC(114)는 실질적으로 제3 노드(N3)의 전압을 모니터링하게 된다.Since the fourth node N4 is connected to the monitoring terminal MT of the control IC 114 , the voltage of the fourth node N4 divided by the voltage dividing circuit 113 may be monitored by the control IC 114 . have. Since the voltage of the fourth node N4 is a voltage divided by the voltage of the third node N3 , the control IC 114 substantially monitors the voltage of the third node N3 .

제어 IC(114)는 제4 노드(N4)의 전압의 모니터링 결과에 따라 제1 및 제2 제어 신호들의 펄스 폭을 제어한다. 예를 들어, 제어 IC(114)는 제4 노드(N4)의 전압이 상승하는 경우 도 5a와 같이 제1 제어 신호의 펄스 폭을 좁히고 제2 제어 신호의 펄스 폭을 늘림으로써, 제3 노드(N3)의 전압이 상승하는 것을 방지할 수 있다. 또한, 제어 IC(114)는 제4 노드(N4)의 전압이 하강하는 경우 도 5b와 같이 제1 제어 신호의 펄스 폭을 늘리고 제2 제어 신호의 펄스 폭을 좁힘으로써, 제3 노드(N3)의 전압이 하강하는 것을 방지할 수 있다.The control IC 114 controls the pulse widths of the first and second control signals according to the monitoring result of the voltage of the fourth node N4 . For example, when the voltage of the fourth node N4 rises, the control IC 114 narrows the pulse width of the first control signal and increases the pulse width of the second control signal as shown in FIG. 5A , so that the third node ( It is possible to prevent the voltage of N3) from rising. In addition, when the voltage of the fourth node N4 is lowered, the control IC 114 increases the pulse width of the first control signal and narrows the pulse width of the second control signal as shown in FIG. 5B, so that the third node N3 voltage drop can be prevented.

셧 다운 신호 출력부(120)는 제1 노드(N1)의 교류 전압을 누적 합산한 전압과 비교 전압(REF) 사이에 차이가 발생하는 경우 셧 다운 신호(SDS)를 출력한다. 셧 다운 신호 출력부(120)는 적분 회로(121)과 비교기(122)를 포함할 수 있다.The shutdown signal output unit 120 outputs the shutdown signal SDS when a difference occurs between a voltage obtained by accumulatively summing the AC voltages of the first node N1 and the comparison voltage REF. The shutdown signal output unit 120 may include an integration circuit 121 and a comparator 122 .

적분 회로(121)는 제1 저항(R1)과 제1 커패시터(C1)를 포함하는 RC 회로일 수 있다. 제1 저항(R1)은 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고, 제1 커패시터(C1)는 제2 노드(N2)와 그라운드 사이에 접속될 수 있다. 적분 회로(121)는 제1 노드(N1)에 공급된 교류 전압을 누적 합산한 전압을 출력한다.The integration circuit 121 may be an RC circuit including a first resistor R1 and a first capacitor C1 . The first resistor R1 may be connected between the first node N1 and the second node N2 , and the first capacitor C1 may be connected between the second node N2 and the ground. The integration circuit 121 outputs a voltage obtained by accumulating and summing the AC voltage supplied to the first node N1 .

비교기(122)는 오피 엠프(OP-Amp)로 구현될 수 있다. 오피 엠프(OP-Amp)의 반전 입력 단자(-)에는 비교 전압(REF)이 공급되고, 반전 입력 단자(+)에는 적분 회로(121)에 의해 누적 합산된 전압이 공급된다. 오피 엠프(OP-Amp)는 적분 회로(121)에 의해 누적 합산된 전압과 비교 전압(REF) 간에 차이가 발생하는 경우 그 차이를 증폭하여 출력한다. 따라서, 비교기(122)는 적분 회로(121)에 의해 누적 합산된 전압과 비교 전압(REF) 간에 차이가 발생하는 경우 제1 로직 레벨 전압의 셧 다운 신호(SDS)를 셧 다운 신호 출력 단자(SDT)로 출력하고, 차이가 발생하지 않는 경우 제2 로직 레벨 전압의 셧 다운 신호(SDS)를 셧 다운 신호 출력 단자(SDT)로 출력할 수 있다.The comparator 122 may be implemented as an operational amplifier (OP-Amp). The comparison voltage REF is supplied to the inverting input terminal (-) of the op-amp OP-Amp, and the voltage accumulated and summed by the integrating circuit 121 is supplied to the inverting input terminal (+). When a difference occurs between the voltage accumulated by the integrator 121 and the comparison voltage REF, the operational amplifier OP-Amp amplifies and outputs the difference. Accordingly, the comparator 122 converts the shut-down signal SDS of the first logic level voltage to the shut-down signal output terminal SDT when a difference occurs between the voltage accumulated by the integrator 121 and the comparison voltage REF. ), and when no difference occurs, the shutdown signal SDS of the second logic level voltage may be output to the shutdown signal output terminal SDT.

전압 선택 출력부(130)는 선택 신호 입력 단자(ST)를 통해 입력되는 선택 신호에 따라 벅 컨버터(110)로부터 출력되는 제2 직류 전압 또는 그라운드 전압을 출력한다. 전압 선택 출력부(130)는 제3 및 제4 트랜지스터들(T3, T4)을 포함할 수 있다. 제3 및 제4 트랜지스터들(T3, T4) 각각은 전계 효과 트랜지스터(field effect transistor)일 수 있으며, 제3 트랜지스터(T3)는 P 채널 형으로 형성되고, 제4 트랜지스터(T4)는 N 채널 형으로 형성될 수 있다.The voltage selection output unit 130 outputs a second DC voltage or a ground voltage output from the buck converter 110 according to a selection signal input through the selection signal input terminal ST. The voltage selection output unit 130 may include third and fourth transistors T3 and T4 . Each of the third and fourth transistors T3 and T4 may be a field effect transistor, wherein the third transistor T3 is formed in a P-channel type, and the fourth transistor T4 is formed in an N-channel type. can be formed with

제3 트랜지스터(T3)는 선택 신호에 의해 턴-온되어 벅 컨버터(110)로부터 출력되는 제2 직류 전압을 출력 단자(OT)로 출력한다. 제3 트랜지스터(T3)의 제어 전극은 선택 신호 입력 단자(ST)에 접속되고, 소스 전극은 벅 컨버터(110)에 접속되며, 드레인 전극은 출력 단자(OT)에 접속된다.The third transistor T3 is turned on by the selection signal and outputs the second DC voltage output from the buck converter 110 to the output terminal OT. The control electrode of the third transistor T3 is connected to the selection signal input terminal ST, the source electrode is connected to the buck converter 110 , and the drain electrode is connected to the output terminal OT.

제4 트랜지스터(T4)는 선택 신호에 의해 턴-온되어 출력 단자(OT)를 그라운드에 접속시킨다. 제4 트랜지스터(T4)의 제어 전극은 선택 신호 입력 단자(ST)에 접속되고, 소스 전극은 그라운드에 접속되며, 드레인 전극은 출력 단자(OT)에 접속된다.The fourth transistor T4 is turned on by the selection signal to connect the output terminal OT to the ground. The control electrode of the fourth transistor T4 is connected to the selection signal input terminal ST, the source electrode is connected to the ground, and the drain electrode is connected to the output terminal OT.

제3 및 제4 트랜지스터들(T3, T4)은 서로 다른 채널 형이기 때문에, 선택 신호에 의해 상반되게 동작한다. 예를 들어, 제1 로직 레벨 전압의 선택 신호가 입력되는 경우 제3 트랜지스터(T3)는 턴-오프되고 제4 트랜지스터(T4)는 턴-온된다. 이에 따라, 출력 단자(OT)는 그라운드에 접속될 수 있다. 또한, 제2 로직 레벨 전압의 선택 신호가 입력되는 경우 제3 트랜지스터(T3)는 턴-온되고 제4 트랜지스터(T4)는 턴-오프된다. 이에 따라, 벅 컨버터(110)로부터 출력되는 제2 직류 전압이 출력 단자(OT)로 출력될 수 있다.Since the third and fourth transistors T3 and T4 have different channel types, they operate oppositely by the selection signal. For example, when the selection signal of the first logic level voltage is input, the third transistor T3 is turned off and the fourth transistor T4 is turned on. Accordingly, the output terminal OT may be connected to the ground. Also, when the selection signal of the second logic level voltage is input, the third transistor T3 is turned on and the fourth transistor T4 is turned off. Accordingly, the second DC voltage output from the buck converter 110 may be output to the output terminal OT.

이하에서는, 도 5a, 도 5b, 도 6a, 및 도 6b를 결부하여 제1 전원전압 공급부가 정상적으로 동작하는 경우와 제1 전원 배선이 다른 전원 배선과 합선된 경우 제1 전원전압 공급부의 동작을 상세히 살펴본다.Hereinafter, in conjunction with FIGS. 5A, 5B, 6A, and 6B, the operation of the first power voltage supply unit when the first power supply voltage supply unit operates normally and when the first power supply wiring is short-circuited with another power supply wiring is described in detail. Let's take a look.

도 5a는 제1 전원전압 공급부가 정상적으로 동작하는 경우 제1 전원전압 공급부의 전류 흐름을 보여주는 예시도면이다. 도 6a는 제1 전원전압 공급부가 정상적으로 동작하는 경우 제1 노드의 전압과 제2 노드의 전압을 보여주는 파형도이다.FIG. 5A is an exemplary diagram illustrating a current flow of the first power voltage supply unit when the first power supply voltage supply unit operates normally. 6A is a waveform diagram illustrating a voltage of a first node and a voltage of a second node when the first power supply voltage supply is normally operated.

도 6a에는 제1 노드(N1)에 공급되는 교류 전압(VN1), 적분 회로(121)에 의해 누적 합산된 제2 노드(N2)의 전압(VN2)이 나타나 있다. 비교기(122)에 공급되는 비교 전압(REF)은 제1 전원전압 공급부가 정상적으로 동작하는 경우 제2 노드(N2)의 전압(VN2)과 실질적으로 동일할 수 있다.FIG. 6A shows an AC voltage VN1 supplied to the first node N1 and a voltage VN2 at the second node N2 that is accumulated and summed by the integrator 121 . The comparison voltage REF supplied to the comparator 122 may be substantially equal to the voltage VN2 of the second node N2 when the first power supply voltage supply unit operates normally.

도 5a와 같이 제2 로직 레벨 전압의 선택 신호에 의해 제3 트랜지스터(T3)가 턴-온되고 벅 컨버터(110)가 정상적으로 동작하는 경우, 벅 컨버터(110)로부터 출력된 제2 직류 전압은 출력 단자(OT)로 출력된다.As shown in FIG. 5A , when the third transistor T3 is turned on by the selection signal of the second logic level voltage and the buck converter 110 operates normally, the second DC voltage output from the buck converter 110 is output output to the terminal OT.

또한, 도 6a와 같이 벅 컨버터(110)가 정상적으로 동작하는 경우, 교류 전압은 제1 기간(t1) 동안 제1 직류 전압(12V), 제2 기간(t2) 동안 그라운드 전압(0V)로 스윙할 수 있다. 도 6a에서 제1 및 제2 기간들(t1, t2)은 서로 동일할 수 있다. 이 경우, 적분 회로(121)에 의해 누적 합산된 제2 노드(N2)의 전압(VN2)은 제1 기간(t1) 동안 소정의 전위로 상승하였다가 제2 기간(t2) 동안 소정의 전위로 하강하는 것을 주기적으로 반복한다. 비교 전압(REF)은 제2 노드(N2)의 전압(VN2)와 실질적으로 동일하게 공급되므로, 셧 다운 신호 출력부(120)는 제2 로직 레벨 전압의 셧 다운 신호(SDS)를 출력한다.In addition, when the buck converter 110 operates normally as shown in FIG. 6A , the AC voltage swings to the first DC voltage 12V during the first period t1 and the ground voltage 0V during the second period t2. can In FIG. 6A , the first and second periods t1 and t2 may be identical to each other. In this case, the voltage VN2 of the second node N2 accumulated and summed by the integrator circuit 121 rises to a predetermined potential during the first period t1 and then rises to a predetermined potential during the second period t2. Repeat the descent periodically. Since the comparison voltage REF is supplied to be substantially equal to the voltage VN2 of the second node N2 , the shutdown signal output unit 120 outputs the shutdown signal SDS of the second logic level voltage.

도 5b는 제1 전원 배선이 다른 전원 배선과 합선된 경우 제1 전원전압 공급부의 전류 흐름을 보여주는 예시도면이다. 도 6b는 제1 전원 배선이 다른 전원 배선과 합선된 경우 제1 노드의 전압과 제2 노드의 전압을 보여주는 파형도이다.FIG. 5B is an exemplary diagram illustrating a current flow of the first power supply voltage when the first power supply wiring is short-circuited with another power supply wiring. 6B is a waveform diagram illustrating a voltage of a first node and a voltage of a second node when the first power line is short-circuited with another power line.

도 6a에는 제1 노드(N1)에 공급되는 교류 전압(VN1), 적분 회로(121)에 의해 누적 합산된 제2 노드(N2)의 전압(VN2)이 나타나 있다. 비교기(122)에 공급되는 비교 전압(REF)은 제1 전원전압 공급부가 정상적으로 동작하는 경우 제2 노드(N2)의 전압(VN2)과 실질적으로 동일할 수 있다.FIG. 6A shows an AC voltage VN1 supplied to the first node N1 and a voltage VN2 at the second node N2 that is accumulated and summed by the integrator 121 . The comparison voltage REF supplied to the comparator 122 may be substantially equal to the voltage VN2 of the second node N2 when the first power supply voltage supply unit operates normally.

도 5b와 같이 제2 로직 레벨 전압의 선택 신호에 의해 제3 트랜지스터(T3)가 턴-온되고 제1 전원 배선이 다른 전원 배선과 합선된 경우, 다른 전원 배선으로부터 제1 전원 배선으로 과전류가 흐르게 된다. 과전류는 벅 컨버터(110)의 제3 노드(N3)로 흐르게 되며, 이로 인해 제3 노드(N3)의 전압은 상승하게 된다.As shown in FIG. 5B , when the third transistor T3 is turned on by the selection signal of the second logic level voltage and the first power wiring is short-circuited with another power wiring, an overcurrent flows from the other power wiring to the first power wiring. do. The overcurrent flows to the third node N3 of the buck converter 110, thereby increasing the voltage of the third node N3.

한편, 제3 노드(N3)의 전압 상승은 제4 노드(N4)의 전압 상승으로 이어지며, 제어 IC(114)는 제1 및 제2 제어 신호들의 펄스 폭을 조정한다. 제어 IC(114)는 전압 상승을 방지하기 위해 제1 제어 신호의 펄스 폭을 좁히고, 제2 제어 신호의 펄스 폭을 넓히게 된다. 이로 인해, 제1 노드(N1)에서의 교류 전압은 도 6b와 같이 제1 기간(t1') 동안 제1 직류 전압(12V), 제2 기간(t2') 동안 그라운드 전압(0V)로 스윙하며, 제1 기간(t1')의 길이는 제2 기간(t2')의 길이보다 짧다. 제2 기간(t2)의 길이가 제1 기간(t1)의 길이보다 길기 때문에, 적분 회로(121)에 의해 누적 합산된 제2 노드(N2)의 전압(VN2)은 점점 낮아지게 된다. 제2 노드(N2)의 전압은 비교 전압(REF)과 차이가 발생하게 되며, 그러므로 셧 다운 신호 출력부(120)는 제1 로직 레벨 전압의 셧 다운 신호(SDS)를 출력한다.Meanwhile, an increase in the voltage of the third node N3 leads to an increase in the voltage of the fourth node N4 , and the control IC 114 adjusts pulse widths of the first and second control signals. The control IC 114 narrows the pulse width of the first control signal and widens the pulse width of the second control signal to prevent voltage rise. For this reason, the AC voltage at the first node N1 swings to the first DC voltage 12V during the first period t1' and the ground voltage 0V during the second period t2', as shown in FIG. 6B , , the length of the first period t1' is shorter than the length of the second period t2'. Since the length of the second period t2 is longer than the length of the first period t1 , the voltage VN2 of the second node N2 accumulated by the integration circuit 121 gradually decreases. The voltage of the second node N2 is different from the comparison voltage REF, so the shutdown signal output unit 120 outputs the shutdown signal SDS of the first logic level voltage.

이상에서 살펴본 바와 같이, 본 발명의 실시예는 벅 컨버터(110)의 제1 노드(N1)에서의 교류 전압을 누적 합산한 전압을 비교 전압(REF) 간에 차이가 발생하는 경우, 셧 다운 신호(SDS)를 출력한다. 즉, 본 발명의 실시예는 벅 컨버터(110)의 제1 노드(N1)에서의 교류 전압을 모니터링하여 교류 전압에 변화가 발생하는 경우 셧 다운 신호(SDS)를 출력한다. 그 결과, 본 발명의 실시예는 표시장치가 외부의 충격에 의해 파손되어 제1 전원 배선이 다른 전원 배선과 서로 합선(short)됨으로써, 제1 전원 배선에 과전류가 흐르는 경우, 전원 공급을 차단할 수 있다. 따라서, 본 발명의 실시예는 표시패널이 타버리는 번트(burnt)를 방지할 수 있으며, 제1 전원전압 공급부가 과전류에 의해 파손되는 것을 방지할 수 있다.As described above, in the embodiment of the present invention, when a difference occurs between the comparison voltage REF of the voltage obtained by accumulating and summing the AC voltage at the first node N1 of the buck converter 110, the shutdown signal ( SDS) is output. That is, the embodiment of the present invention monitors the AC voltage at the first node N1 of the buck converter 110 and outputs the shutdown signal SDS when a change in the AC voltage occurs. As a result, in the embodiment of the present invention, when the display device is damaged by an external impact and the first power wiring is shorted with another power wiring, the power supply can be cut off when an overcurrent flows through the first power wiring. have. Accordingly, according to the exemplary embodiment of the present invention, it is possible to prevent burnt in which the display panel is burned, and it is possible to prevent the first power voltage supply unit from being damaged by overcurrent.

또한, 본 발명의 실시예는 벅 컨버터(110)의 제1 노드(N1)에서의 교류 전압을 모니터링하여 셧 다운 신호(SDS)를 출력하는 셧 다운 신호 출력부(120)를 RC 회로를 이용한 적분 회로(121)와 OP-Amp를 이용한 비교기(122)만으로 구성한다. 즉, 본 발명의 실시예는 간단한 회로 추가만으로 셧 다운 신호 출력부(120)를 구현할 수 있으므로, 추가적인 비용 상승을 최소화하면서 표시패널이 타버리는 번트(burnt)를 방지할 수 있다.In addition, an embodiment of the present invention integrates the shut down signal output unit 120 that outputs the shut down signal SDS by monitoring the AC voltage at the first node N1 of the buck converter 110 using an RC circuit. It consists only of the circuit 121 and the comparator 122 using the OP-Amp. That is, since the embodiment of the present invention can implement the shutdown signal output unit 120 only by adding a simple circuit, it is possible to prevent burnt in which the display panel burns while minimizing an increase in additional cost.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

10: 표시패널 20: 데이터 구동부
21: 소스 드라이브 IC 22: 연성필름
30: 스캔 구동부 31: 스캔신호 출력부
32: 센싱신호 출력부 40: 타이밍 제어부
50: 전원 공급부 60: 소스 회로보드
70: 제어 회로보드 80: 케이블
110: 벅 컨버터 111: 직류-교류 변환회로
112: 평활회로 113: 분압 회로
114: 제어 IC 120: 셧 다운 신호 출력부
121: 적분 회로 122: 비교기
130: 전압 선택 출력부10: display panel 20: data driver
21: source drive IC 22: flexible film
30: scan driver 31: scan signal output unit
32: sensing signal output unit 40: timing control unit
50: power supply 60: source circuit board
70: control circuit board 80: cable
110: buck converter 111: DC-AC conversion circuit
112: smoothing circuit 113: voltage dividing circuit
114: control IC 120: shutdown signal output section
121: integrating circuit 122: comparator
130: voltage selection output

Claims (12)

입력 단자로 입력되는 제1 직류 전압을 제1 노드에서 상기 제1 직류 전압과 상기 제1 직류 전압보다 낮은 소정의 전압 사이에서 스윙하는 교류 전압으로 변환하며, 상기 교류 전압을 제2 직류 전압으로 변환하여 출력하는 벅 컨버터; 및
상기 제1 노드에서의 상기 교류 전압을 누적한 누적 전압이 비교 전압과 차이가 발생하는 경우 셧 다운 신호를 출력하는 셧 다운 신호 출력부를 포함하고,
상기 제2 직류 전압은 제3 노드를 통해 출력되고,
상기 제3 노드의 분압 전압이 제4 노드로 인가되고,
상기 벅 컨버터는, 상기 제4 노드의 전압이 상승하는 경우 제1 제어 신호의 펄스 폭을 좁히고 제2 제어 신호의 펄스 폭을 늘리고, 상기 제4 노드의 전압이 하강하는 경우 상기 제1 제어 신호의 펄스 폭을 늘리고 상기 제2 제어 신호의 펄스 폭을 좁히는 전원 공급부.Converts a first DC voltage input to an input terminal into an AC voltage swinging between the first DC voltage and a predetermined voltage lower than the first DC voltage at a first node, and converts the AC voltage into a second DC voltage buck converter to output; and
and a shutdown signal output unit for outputting a shutdown signal when a difference between the accumulated voltage accumulating the AC voltage at the first node and the comparison voltage occurs,
The second DC voltage is output through a third node,
the divided voltage of the third node is applied to the fourth node,
The buck converter narrows the pulse width of the first control signal and increases the pulse width of the second control signal when the voltage of the fourth node increases, and increases the pulse width of the second control signal when the voltage of the fourth node decreases. A power supply for increasing a pulse width and narrowing a pulse width of the second control signal. 제 1 항에 있어서,
상기 셧 다운 신호 출력부는,
상기 제1 노드와 제2 노드 사이에 접속된 제1 저항과 상기 제2 노드와 그라운드 사이에 접속된 제1 커패시터를 포함하는 적분회로; 및
상기 제2 노드의 전압과 상기 비교 전압 사이의 차이를 증폭하여 출력하는 비교기를 포함하는 전원 공급부.The method of claim 1,
The shutdown signal output unit,
an integrating circuit including a first resistor connected between the first node and a second node and a first capacitor connected between the second node and a ground; and
and a comparator for amplifying and outputting a difference between the voltage of the second node and the comparison voltage. 제 1 항에 있어서,
상기 벅 컨버터는,
제1 제어 신호에 따라 상기 입력 단자와 상기 제1 노드 사이의 접속을 스위칭하는 제1 트랜지스터와 상기 제1 제어 신호의 반전 신호인 제2 제어 신호에 따라 상기 제1 노드와 제2 직류 전압이 입력되는 단자 사이의 접속을 스위칭하는 제2 트랜지스터를 포함하는 직류-교류 변환회로; 및
상기 제1 노드와 제3 노드 사이에 접속된 인덕터와 상기 제3 노드와 그라운드 사이에 접속된 제2 커패시터를 포함하는 평활회로를 포함하는 전원 공급부.The method of claim 1,
The buck converter is
A first transistor for switching a connection between the input terminal and the first node according to a first control signal, and a second control signal that is an inverted signal of the first control signal, the first node and the second DC voltage are input a DC-AC conversion circuit including a second transistor for switching the connection between the terminals; and
and a smoothing circuit including an inductor connected between the first node and a third node and a second capacitor connected between the third node and a ground. 제 3 항에 있어서,
상기 벅 컨버터는,
상기 제3 노드와 상기 그라운드 사이에 접속된 분압 회로; 및
상기 분압 회로에 의해 분압된 전압을 모니터링하여 상기 제1 및 제2 제어 신호들의 펄스 폭들을 제어하는 제어 IC를 더 포함하는 전원 공급부.4. The method of claim 3,
The buck converter is
a voltage dividing circuit connected between the third node and the ground; and
and a control IC configured to monitor the voltage divided by the voltage divider circuit to control pulse widths of the first and second control signals. 제 1 항에 있어서,
선택 신호에 따라 상기 벅 컨버터로부터 출력되는 제2 직류 전압 또는 그라운드 전압을 출력하는 전압 선택 출력부를 더 포함하는 전원 공급부.The method of claim 1,
The power supply unit further comprising a voltage selection output unit for outputting a second DC voltage or a ground voltage output from the buck converter according to a selection signal. 제1 전원 배선을 포함하는 표시패널; 및
상기 제1 전원 배선에 제1 전원전압을 공급하는 전원 공급부를 구비하고,
상기 전원 공급부는,
입력 단자로 입력되는 제1 직류 전압을 제1 노드에서 상기 제1 직류 전압과 상기 제1 직류 전압보다 낮은 제2 직류 전압 사이에서 스윙하는 교류 전압으로 변환하며, 상기 교류 전압을 제2 직류 전압으로 변환하여 출력하는 벅 컨버터; 및
상기 제1 노드에서의 상기 교류 전압을 누적한 누적 전압이 비교 전압과 차이가 발생하는 경우 셧 다운 신호를 출력하는 셧 다운 신호 출력부를 포함하고,
상기 제2 직류 전압은 제3 노드를 통해 출력되고,
상기 제3 노드의 분압 전압이 제4 노드로 인가되고,
상기 벅 컨버터는, 상기 제4 노드의 전압이 상승하는 경우 제1 제어 신호의 펄스 폭을 좁히고 제2 제어 신호의 펄스 폭을 늘리고, 상기 제4 노드의 전압이 하강하는 경우 상기 제1 제어 신호의 펄스 폭을 늘리고 상기 제2 제어 신호의 펄스 폭을 좁히는 표시장치.a display panel including a first power line; and
and a power supply for supplying a first power voltage to the first power wiring,
The power supply unit,
Converts a first DC voltage input to an input terminal into an AC voltage swinging between the first DC voltage and a second DC voltage lower than the first DC voltage at a first node, and converts the AC voltage to a second DC voltage a buck converter that converts and outputs; and
and a shutdown signal output unit for outputting a shutdown signal when a difference between the accumulated voltage accumulating the AC voltage at the first node and the comparison voltage occurs,
The second DC voltage is output through a third node,
the divided voltage of the third node is applied to the fourth node,
The buck converter narrows the pulse width of the first control signal and increases the pulse width of the second control signal when the voltage of the fourth node increases, and increases the pulse width of the second control signal when the voltage of the fourth node decreases. A display device that increases a pulse width and narrows a pulse width of the second control signal. 제 6 항에 있어서,
상기 셧 다운 신호 출력부는,
상기 제1 노드와 제2 노드 사이에 접속된 제1 저항과 상기 제2 노드와 그라운드 사이에 접속된 제1 커패시터를 포함하는 적분회로; 및
상기 제2 노드의 전압과 상기 비교 전압 사이의 차이를 증폭하여 출력하는 비교기를 포함하는 표시장치.7. The method of claim 6,
The shutdown signal output unit,
an integrating circuit including a first resistor connected between the first node and a second node and a first capacitor connected between the second node and a ground; and
and a comparator amplifying and outputting a difference between the voltage of the second node and the comparison voltage. 제 7 항에 있어서,
상기 벅 컨버터는,
상기 제1 제어 신호에 따라 상기 입력 단자와 상기 제1 노드 사이의 접속을 스위칭하는 제1 트랜지스터와 상기 제1 제어 신호의 반전 신호인 상기 제2 제어 신호에 따라 상기 제1 노드와 제2 직류 전압이 입력되는 단자 사이의 접속을 스위칭하는 제2 트랜지스터를 포함하는 직류-교류 변환회로;
상기 제2 노드와 상기 제3 노드 사이에 접속된 인덕터와 상기 제3 노드와 그라운드 사이에 접속된 제2 커패시터를 포함하는 평활회로;
상기 제3 노드와 상기 그라운드 사이에 접속된 분압 회로; 및
상기 분압 회로에 의해 분압된 전압을 모니터링하여 상기 제1 및 제2 제어 신호들을 제어하는 제어 IC를 더 포함하는 표시장치.8. The method of claim 7,
The buck converter is
A first transistor for switching a connection between the input terminal and the first node according to the first control signal, and a second DC voltage with the first node according to the second control signal that is an inverted signal of the first control signal a DC-AC conversion circuit including a second transistor for switching a connection between the input terminals;
a smoothing circuit including an inductor connected between the second node and the third node and a second capacitor connected between the third node and a ground;
a voltage dividing circuit connected between the third node and the ground; and
and a control IC configured to monitor the voltage divided by the voltage divider circuit to control the first and second control signals. 제 6 항에 있어서,
상기 전원 공급부는,
선택 신호에 따라 상기 벅 컨버터로부터 출력되는 상기 제2 직류 전압 또는 그라운드 전압을 상기 제1 전원전압으로 출력하는 전압 선택 출력부를 더 포함하는 표시장치.7. The method of claim 6,
The power supply unit,
and a voltage selection output unit configured to output the second DC voltage or the ground voltage output from the buck converter as the first power voltage according to a selection signal. 제 9 항에 있어서,
상기 표시패널은 유기발광소자와 상기 유기발광소자에 구동 전류를 공급하는 구동 트랜지스터를 각각 포함하는 복수의 화소들을 더 포함하고,
상기 복수의 화소들 각각의 유기발광소자를 발광하는 표시 모드에서 제1 레벨 전압의 선택 신호를 상기 전원 공급부에 공급하고, 상기 복수의 화소들 각각에서 소정의 전압을 센싱하는 센싱 모드에서 제2 레벨 전압의 선택 신호를 상기 전원 공급부에 공급하는 타이밍 제어부를 더 구비하는 표시장치.10. The method of claim 9,
The display panel further includes a plurality of pixels each including an organic light emitting device and a driving transistor for supplying a driving current to the organic light emitting device,
In a display mode in which the organic light emitting device of each of the plurality of pixels emits light, a selection signal of a first level voltage is supplied to the power supply unit and a second level in a sensing mode in which a predetermined voltage is sensed in each of the plurality of pixels The display device further comprising a timing controller for supplying a voltage selection signal to the power supply unit. 제 10 항에 있어서,
상기 전압 선택 출력부는 상기 제1 레벨 전압의 선택 신호가 입력되는 경우 상기 그라운드 전압을 상기 제1 전원전압으로 출력하고, 상기 제2 레벨 전압의 선택 신호가 입력되는 경우 상기 제2 직류 전압을 상기 제1 전원전압으로 출력하는 표시장치.11. The method of claim 10,
The voltage selection output unit outputs the ground voltage as the first power voltage when the selection signal of the first level voltage is input, and outputs the second DC voltage as the second voltage when the selection signal of the second level voltage is input. 1 Display device that outputs power voltage. 제 6 항에 있어서,
상기 전원 공급부로부터 출력되는 상기 셧 다운 신호가 입력되는 경우 시스템 보드로 전원 공급 차단 신호를 출력하는 타이밍 제어부를 더 구비하는 표시장치.7. The method of claim 6,
and a timing controller configured to output a power supply cutoff signal to a system board when the shutdown signal output from the power supply unit is input.
KR1020160045944A 2016-04-15 2016-04-15 Power voltage supply unit and display device including the same KR102462838B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160045944A KR102462838B1 (en) 2016-04-15 2016-04-15 Power voltage supply unit and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160045944A KR102462838B1 (en) 2016-04-15 2016-04-15 Power voltage supply unit and display device including the same

Publications (2)

Publication Number Publication Date
KR20170118331A KR20170118331A (en) 2017-10-25
KR102462838B1 true KR102462838B1 (en) 2022-11-02

Family

ID=60299913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160045944A KR102462838B1 (en) 2016-04-15 2016-04-15 Power voltage supply unit and display device including the same

Country Status (1)

Country Link
KR (1) KR102462838B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021033793A1 (en) * 2019-08-19 2021-02-25 엘지전자 주식회사 Buck converter and overcurrent protection method therefor
CN112820243B (en) * 2019-10-31 2022-05-27 荣耀终端有限公司 Backlight control circuit, control method thereof and display terminal
CN113035127A (en) * 2021-04-13 2021-06-25 北京集创北方科技股份有限公司 Electronic device and electronic apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878222B1 (en) * 2001-07-03 2009-01-13 삼성전자주식회사 Apparatus for supplying power for a liquid crystal display
KR20080028671A (en) * 2006-09-27 2008-04-01 삼성전자주식회사 Apparatus for providing power and liquid crystal display comprising the same
KR101134854B1 (en) * 2010-05-17 2012-04-13 엘지전자 주식회사 Apparatus for compensating and supplying voltage

Also Published As

Publication number Publication date
KR20170118331A (en) 2017-10-25

Similar Documents

Publication Publication Date Title
CN107886900B (en) Light emitting display device and driving method thereof
EP3846159B1 (en) Power management driver and display device having the same
US9378673B2 (en) Organic light emitting display device and driving method thereof
KR102597871B1 (en) Power supplying apparatus and display apparatus comprising the same
KR102630608B1 (en) Organic light emitting display device and method for driving the same
KR101492694B1 (en) Organic Light Emitting Display Device and Driving Method thereof
KR101848506B1 (en) Organic light-emitting display device
US10438531B2 (en) Protection circuit and organic light emitting display device including the same
KR20150048377A (en) Organic Light Emitting Display Device and Driving Method Thereof
US11205382B2 (en) Sensing circuit for OLED driver and OLED driver using the same
EP2542025B1 (en) A power supply system for a display panel
KR102462838B1 (en) Power voltage supply unit and display device including the same
KR20170080147A (en) Organic light emitting display device
KR20190140629A (en) Light emttting display device
KR102613854B1 (en) Display device driving circuit and display device including the same
CN113823221A (en) Driving circuit of display panel, compensation method of display panel and display device
KR102613421B1 (en) Chip on film and display device having the same
KR102364340B1 (en) Display device
KR102433041B1 (en) Organic light emitting display device and driving method for the same
KR102008314B1 (en) Organic light emitting display device and method for driving thereof
KR20150017528A (en) Organic light emitting display device
KR102384136B1 (en) Power voltage supply unit and display device including the same
KR102476467B1 (en) Source driver integrated circiut and organic light emitting display device including the same
KR102480129B1 (en) Organic light emitting diode display device
KR102429321B1 (en) Organic light emitting display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant