KR102457501B1 - 과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터 - Google Patents

과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터 Download PDF

Info

Publication number
KR102457501B1
KR102457501B1 KR1020200011078A KR20200011078A KR102457501B1 KR 102457501 B1 KR102457501 B1 KR 102457501B1 KR 1020200011078 A KR1020200011078 A KR 1020200011078A KR 20200011078 A KR20200011078 A KR 20200011078A KR 102457501 B1 KR102457501 B1 KR 102457501B1
Authority
KR
South Korea
Prior art keywords
negative feedback
feedback coefficient
regulator
source
signal
Prior art date
Application number
KR1020200011078A
Other languages
English (en)
Other versions
KR20210097414A (ko
Inventor
장승현
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020200011078A priority Critical patent/KR102457501B1/ko
Priority to US17/155,306 priority patent/US20210240211A1/en
Publication of KR20210097414A publication Critical patent/KR20210097414A/ko
Application granted granted Critical
Publication of KR102457501B1 publication Critical patent/KR102457501B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G05F1/595—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load semiconductor devices connected in series
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터가 개시된다. 선형 전원 레귤레이터는 외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 소스-팔로어; 상기 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터; 상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트를 연결하여 구성되는 부궤환(negative feedback) 루프; 및 상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트 사이에 배치되며, 상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부를 포함하고, 상기 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경할 수 있다.

Description

과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터{LINEAR POWER REGULATORS TO PREVENT EXCESSIVE INRUSH CURRENT}
본 발명은 선형 전원 레귤레이터에 관한 것으로, 보다 구체적으로는 부하단에 과도한 인러쉬 전류가 입력되는 것을 방지하는 선형 전원 레귤레이터에 관한 것이다.
모바일 장치 및 통신 네트워크의 전원 관리는 점점 더 많은 모바일 가전 및 사물 인터넷 (IoT) 장치로 발전하고 있으며, 전력 효율과 배터리 수명을 향상시키기 다양한 수준의 연구 개발이 진행되고 있다.
특히, 다양한 회로들이 집적되어 있는 시스템 온 칩 장치에는 통상적으로 아날로그, 디지털 및 혼합 신호(Mixed-signal) 회로 블록 들이 모두 사용되기 때문에, 안정적이면서도 높은 회로 성능을 위하여 복수의 선형 전원 레귤레이터(Linear Power regulator)가 사용되고 있다.
최근에는 다른 출력 커패시터-리스 선형 전원 레귤레이터에 비해서, 빠른 응답 특성을 가지고 있으며 크기가 작은 칩으로 구현할 수 있어서 집적화에 유리한 FVF (Flipped Voltage Follower) 기반의 선형 전원 레귤레이터가 많은 관심을 받고 있다.
종래의 FVF 기반의 선형 전원 레귤레이터는 부궤환 동작을 통하여 입력되는 기준 전압 신호 VREF와 같은 값으로 FVF회로의 출력 신호 VOUT을 레귤레이션할 수 있었다. 그러나, FVF-기반 선형 전원 레귤레이터는 레귤레이터에 전원을 막 인가한 시점에서는 불안정한 동작을 보일 수 있다는 단점이 있었다.
특히, 전원을 인가하였을 때 발생하는 레귤레이터의 부하에 존재하는 커패시터를 빠르게 충전하기 위해서 발생하는 인러쉬(inrush) 전류는 정상 상태의 전류보다 매우 높으므로 부하 단에 존재하는 커패시터를 손상시켜 칩의 성능 열화뿐만 아니라 오동작을 일으켜 신뢰성 문제를 발생시키는 실정이다.
따라서, 과도한 인러쉬 전류를 방지할 수 있는 선형 전원 레귤레이터가 요청되고 있다.
본 발명은 전원 인가 시 패스-트랜지스터 및 부하단에 흐르는 인러쉬 전류를 감소시킴으로써, 회로의 오동작 및 회로 손상을 방지하는 선형 전원 레귤레이터를 제공한다.
본 발명은 간단한 구조의 부궤환 계수 제어부로 부궤환 계수를 제어하여 인러쉬 전류를 감소시킴으로써, 선형 전원 레귤레이터가 포함된 칩 면적을 최소화할 수 있는 선형 전원 레귤레이터를 제공한다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터는 외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 소스-팔로어; 상기 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터; 상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트를 연결하여 구성되는 부궤환(negative feedback) 루프; 및 상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트 사이에 배치되며, 상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부를 포함하고, 상기 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치를 포함할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터는 상기 전원 신호를 인가 받거나, 상기 레귤레이터를 구동 시키는 구동 신호를 수신하고, 상기 전원 신호를 인가 받거나, 상기 구동 신호를 수신한 시점을 기준으로 상기 부궤환 계수를 제어하기 위한 제어 신호를 출력하는 제어 신호 발생부를 더 포함하고, 상기 부궤환 계수 제어부는, 상기 제어 신호에 따라 상기 부궤환 계수를 제어할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 제어 신호 발생부는, 상기 전원 신호, 또는 상기 구동 신호를 일정 시간 동안 지연시킨 후, 상기 부궤환 계수 제어부에 입력시켜 상기 일정 시간 동안 상기 부궤환 계수가 정상 상태의 부궤환 계수보다 낮은 상태를 유지하도록 하는 지연 회로를 포함할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 제어 신호 발생부는, 상기 구동 신호에 따라 램프(ramp) 신호 타입의 제어 신호를 생성하는 램프 생성 회로를 포함하고, 상기 램프 신호 타입의 제어 신호는, 상기 부궤환 계수가 기 설정된 속도 이하로 증가하도록 제어할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 제어 신호 발생부는, 상기 전원 신호가 인가되면, 기 설정된 속도 이하로 증가하는 제어 신호를 생성하는 입력전원-기반 램프 생성 회로를 포함할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 입력전원-기반 램프 생성 회로는, 상기 구동 신호를 수신하는 경우, 상기 구동 신호에서 EN(enable)용 스위치를 제거하여 상기 전원 신호로 변환할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터는 외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 제1 소스-팔로어; 상기 제1 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터; 상기 제1 소스-팔로어의 드레인 단자 및 상기 패스-트랜지스터의 게이트에 연결되어 부궤환 루프를 구성하는 제2 소스- 팔로어; 및 상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부를 포함하고, 상기 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치를 포함할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터는 외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 소스-팔로어; 상기 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터; 상기 소스-팔로어의 드레인 단자 및 상기 패스-트랜지스터의 게이트에 연결되는 캐스코드 트랜지스터; 상기 제1 소스-팔로어의 드레인 단자 및 상기 패스-트랜지스터의 게이트에 연결되어 부궤환 루프를 구성하는 캐스코드 트랜지스터; 및 상기 캐스코드 트랜지스터와 상기 패스-트랜지스터에 배치되며, 상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부를 포함하고, 상기 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치를 포함할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터는 외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 제1 소스-팔로어; 상기 제1 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터; 상기 제1 소스-팔로어와 서로 다른 제2 소스-팔로어; 및 커먼 소스 증폭기로 구성된 로컬 부궤환 루프; 상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트 및 상기 로컬 부궤환 루프를 연결하여 구성되는 메인 부궤환 루프; 및 상기 메인 부궤환 루프 상에 배치되며, 상기 메인 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부를 포함하고, 상기 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어할 수 있다.
본 발명의 일실시예에 따른 선형 전원 레귤레이터의 부궤환 계수 제어부는, 제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치를 포함할 수 있다.
본 발명의 일실시예에 의하면, 전원 인가 시 패스-트랜지스터 및 부하단에 흐르는 인러쉬 전류를 감소시킴으로써, 회로의 오동작 및 회로 손상을 방지할 수 있다.
또한, 본 발명의 일실시예에 의하면, 간단한 구조의 부궤환 계수 제어부로 선형 전원 레귤레이터(100)의 부궤환 계수를 제어하여 선형 전원 레귤레이터(100) 내의 인러쉬 전류를 감소시킴으로써, 선형 전원 레귤레이터(100)가 포함된 칩 면적을 최소화할 수 있으므로, 집적화에 유리할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
도 2는 본 발명의 제2 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
도 3은 본 발명의 제3 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
도 4는 본 발명의 제4 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
도 5는 본 발명의 일실시예에 따른 선형 전원 레귤레이터의 시뮬레이션 결과의 일례이다.
도 6은 본 발명의 제5 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
도 7은 본 발명의 제6 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
도 8은 본 발명의 제7 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 제1 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
본 발명의 제1 실시예에 따른 선형 전원 레귤레이터(100)는 도 1에 도시된 바와 같이 VSET 생성 회로(110)와 FVF 회로(120)를 포함할 수 있다.
VSET 생성 회로(110)는 외부로부터 기준 신호인 VREF를 입력 받은 후 레귤레이터의 출력 전압인 VOUT을 결정하기 위한 기준 전압 신호인 VSET를 생성할 수 있다.
이때, VSET 생성 회로(110)는 에러 증폭기(111), 및 기준 신호용 소스-팔로워(112)를 포함할 수 있다.
에러증폭기(111)는 기준 신호 VREF와 기준 신호용 소스-팔로어(112)의 소스 전압을 입력 받아 부궤환 동작을 수행할 수 있다. 그리고, 기준 신호용 소스-팔로어(112)의 소스 전압은 에러증폭기(111)가 수행하는 부궤환 동작에 의하여 기준 신호인 VREF와 동일한 값을 가질 수 있다. 이때, 기준 신호용 소스-팔로어(112)의 소스 전압이 VREF이므로 VSET 전압은 수학식 1에 따라 결정될 수 있다.
Figure 112020010037119-pat00001
이때, VSG1은 기준 신호용 소스-팔로워(112)의 소스와 게이트 양단의 전압 차이일 수 있다.
FVF 회로(120)는 기준 전압 신호인 VSET를 입력 받아 출력에 전력을 공급할 수 있다. 이때, FVF 회로(120)는 도 2에 도시된 바와 같이 소스-팔로어(121), 패스-트랜지스터(122), 부궤환 계수 제어부(123), 및 제어 신호 발생부(124)를 포함할 수 있다.
소스-팔로어(121)는 외부로부터 인가 받은 기준 전압 신호에 따라 레귤레이터의 출력 전압을 결정할 수 있다. 구체적으로, 소스-팔로어(121)는 VSET 생성 회로(110)로부터 수신한 기준 전압 신호인 VSET에 따라 레귤레이터의 출력 전압인 VOUT을 결정할 수 있다.
패스-트랜지스터(122)는 소스-팔로어(121)의 소스단에 연결되며, 레귤레이터의 부하(RL, CL)로 에 전류를 공급할 수 있다.
또한, FVF 회로(120)는 소스-팔로어(121)의 드레인 단자와 패스-트랜지스터(122)의 게이트를 연결하여 구성되는 부궤환(negative feedback) 루프를 포함할 수 있다. 그리고, 부궤환 루프는 VOUT가 일정하게 유지되도록 동작할 수 있다. 따라서, VOUT는 수학식 2와 같이 나타낼 수 있다.
Figure 112020010037119-pat00002
이때, VSG3은 소스-팔로워(121)의 소스와 게이트 양단의 전압 차이일 수 있다.
부궤환 계수 제어부(123)는 소스-팔로어(121)의 드레인 단자와 패스-트랜지스터(122)의 게이트 사이에 배치되며, 부궤환 루프의 부궤환 계수를 제어할 수 있다. 또한, 기준 신호용 소스-팔로어(112)의 VSG1 전압과 소스-팔로어(121)의 VSG3 전압은 설계 파라미터이므로, 선형 전원 레귤레이터(200)에 요구되는 전압에 따라 설계 파라미터를 결정함으로써, 선형 전원 레귤레이터(200)의 출력 전압 VOUT가 선형 전원 레귤레이터(200)에 요구되는 전압이 되도록 할 수 있다.
제어 신호 발생부(124)는 전원 신호를 인가 받거나, 선형 전원 레귤레이터(100)를 구동 시키는 구동 신호를 수신할 수 있다. 구동 신호는 선형 전원 레귤레이터(100)를 구동 시키는 제어 신호일 수 있다. 예를 들어, 구동 신호는 선형 전원 레귤레이터의 ENABLE 신호일 수 있다.
그리고, 제어 신호 발생부(124)는 전원 신호 VIN를 인가 받거나, 구동 신호 EN을 수신한 시점을 기준으로 부궤환 계수를 제어하기 위한 제어 신호를 출력할 수 있다. 이때, 부궤환 계수 제어부(123)는 전원 신호 VIN이 선형 전원 레귤레이터(100)에 인가된 시점을 기준으로 시간의 경과에 따라 부궤환 루프의 부궤환 계수를 변경할 수 있다.
구체적으로, 제어 신호 발생부(124)는 전원 신호 VIN이 선형 전원 레귤레이터(100)에 인가된 시점으로부터 일정 시간 동안 부궤환 계수 제어부(123)가 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어하는 제어 신호를 출력할 수 있다.
즉, 제어 신호 발생부(124)는 전원 신호가 선형 전원 레귤레이터(100)에 인가된 초기에는 부궤환 계수가 낮아 지도록 하고, 일정 시간이 흐른 후에 부궤환 계수가 정상 상태의 부궤환 계수를 가지도록 하는 제어 신호를 출력할 수 있다.
전원 신호가 선형 전원 레귤레이터(100)에 인가된 시점으로부터 일정 시간 동안, 부궤환 계수 제어부(123)는 제어 신호에 따라 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어함으로써, 패스-트랜지스터(122)가 출력 전압을 제어하는 구동력을 약화시킬 수 있다. 따라서, 패스-트랜지스터(122)로부터 부하 커패시터(CL)를 급격하게 차징(charging)하는 인러쉬 전류가 작게 유지할 수 있다.
그리고, 전원 신호가 선형 전원 레귤레이터(100)에 인가된 시점으로부터 일정 시간이 경과한 후, 부궤환 계수 제어부(123)는 제어 신호에 따라 부궤환 계수를 정상 상태의 부궤환 계수로 제어하여 정상 상태의 부궤환 동작을 실행함으로써, 선형 전원 레귤레이터(100)가 정상 상태의 전원 레귤레이터로 동작하도록 할 수 있다.
또한, 제어 신호 발생부(124)는 수신한 구동 신호를 가공하여 제어 신호로 사용할 수 있다. 예를 들어, 제어 신호 발생부(124)는 전원 신호, 또는 구동 신호를 일정 시간 동안 지연시키는 지연 회로를 포함할 수 있다.
이때, 제어 신호 발생부(124)는 일정 시간 동안 지연된 전원 신호, 또는 구동 신호를 정상 상태의 부궤환 계수를 가지도록 하는 제어 신호로 부궤환 계수 제어부(123)에 입력시킬 수 있다.
이때, 부궤환 계수 제어부(123)는 제어 신호 발생부(124)가 전원 신호를 인가 받거나, 구동 신호를 수신한 시점을 기준으로 일정 시간 이후에 제어 신호를 수신하게 된다. 따라서, 부궤환 계수 제어부(123)가 제어 신호를 수신한 시점에서 바로 정상 상태의 부궤환 계수를 가지도록 제어하더라도, 전원 신호를 인가 받거나, 구동 신호를 수신한 시점을 기준으로 일정 시간 동안 부궤환 계수가 낮게 유지한 후, 정상 상태의 부궤환 계수를 가지도록 할 수 있다.
또한, 제어 신호 발생부(220)는 출력 신호가 기 설정된 속도 이하로 증가 또는 감소하는 경향을 갖는 신호 발생기로 전원 신호, 또는 구동 신호를 변환하여 제어 신호를 출력할 수도 있다. 이때, 부궤환 계수 제어부(123)는 기 설정된 속도 이하로 증가 또는 감소하는 제어 신호에 따라 부궤환 계수를 기 설정된 속도 이하로 증가 또는 감소시킴으로써, 원하지 않는 전압 또는 전류 스파이크(spike) 및 추가적인 인러쉬 전류를 감소시킬 수 있다.
선형 전원 레귤레이터(100)는 전원 인가 시 패스-트랜지스터 및 부하단에 흐르는 인러쉬 전류를 감소시킴으로써, 회로의 오동작 및 회로 손상을 방지할 수 있다.
또한, 선형 전원 레귤레이터(100)는 간단한 구조의 부궤환 계수 제어부로 선형 전원 레귤레이터(100)의 부궤환 계수를 제어하여 선형 전원 레귤레이터(100) 내의 인러쉬 전류를 감소시킴으로써, 선형 전원 레귤레이터(100)가 포함된 칩 면적을 최소화할 수 있으므로, 집적화에 유리할 수 있다.
도 2는 본 발명의 제2 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
선형 전원 레귤레이터(200)의 VSET 생성 회로(110)와 소스-팔로어(121), 패스-트랜지스터(122), 및 제어 신호 발생부(124)는 도 1과 동일한 구성이므로 상세한 설명은 생략한다.
부궤환 계수 제어부(123)는 도 2에 도시된 바와 같이 제어 신호 발생부(124)로부터 수신한 제어 신호에 따라 온-오프 (on-off)할 수 있는 트랜스미션 게이트 스위치를 포함할 수 있다. 예를 들어, 트랜스미션 게이트 스위치를 온, 또는 오프 시킬 수 있는 제어 신호는 제어 신호 발생부(124)에서 출력된 출력 제어 신호인 CTRL(CONTROL) 신호일 수 있다.
이때, 트랜스미션 게이트 스위치는 온 또는 오프 동작에 따라 스위치의 양단의 임피던스를 감소, 또는 증가시킴으로써, 부궤환 계수를 제어할 수 있다. 그리고, 부궤환 계수 제어부(123)는 부궤환 계수를 제어함으로서, 출력단 소스-팔로어(121)와 패스-트랜지스터(122)로 구성된 부궤환 루프의 이득을 제어할 수 있다.
도 3은 본 발명의 제3 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
선형 전원 레귤레이터(300)의 VSET 생성 회로(110)와 소스-팔로어(121), 패스-트랜지스터(122), 및 부궤환 계수 제어부(123)는 도 1과 동일한 구성이므로 상세한 설명은 생략한다.
제어 신호 발생부(124)는 전원 신호를 입력 받은 후 가공하여 제어 신호로 사용할 수 있다. 이때, 제어 신호 발생부(124)는 도 3에 도시된 바와 같이 램프 (ramp) 신호 발생기(310)를 포함할 수 있다. 램프 신호 발생기(310)는 선형 전원 레귤레이터(300)에 인가되는 전원 신호 또는 구동 신호에 따라 램프(ramp) 신호 타입의 제어 신호를 생성할 수 있다. 그리고, 부궤환 계수 제어부(123)는 램프 신호 발생기로부터 수신한 램프 신호 타입의 제어 신호에 따라 부궤환 계수가 기 설정된 속도 이하로 증가하도록 제어를 함으로서 원하지 않는 전압 또는 전류 스파이크(spike) 및 추가적인 인러쉬 전류를 감소시킬 수 있다.
이때, 램프 생성 회로(310)는 램프 신호 타입의 제어 신호의 출력 전압 레벨을 세밀하게 제어하지 않아도 되므로, 간단하게 구현될 수 있다. 예를 들어, 램프 생성 회로(310)는 0V에서 입력 전원 (VIN) 레벨까지 램프 신호 타입의 제어 신호를 발생하도록 설계될 수 있다.
도 4는 본 발명의 제4 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
선형 전원 레귤레이터(400)의 VSET 생성 회로(110)와 소스-팔로어(121), 패스-트랜지스터(122), 및 부궤환 계수 제어부(123)는 도 1과 동일한 구성이므로 상세한 설명은 생략한다.
구동 신호를 수신하는 경우, 제어 신호 발생부(124)는 구동 신호에서 EN(enable)용 스위치를 제거하여 전원 신호로 변환할 수 있다. 그리고, 제어 신호 발생부(124)는 변환한 전원 신호를 입력 전원(VIN)에 인가할 수 있다. 이때, 제어 신호 발생부(124)에 포함된 입력전원-기반 램프 생성 회로(330)는 램프 신호를 생성하고, 생성한 램프 신호를 제어 신호로 출력할 수 있다. 즉, 제어 신호 발생부(124)는 입력 전원(VIN)이 선형 전원 레귤레이터(400)이 인가된 시점부터 입력전원-기반 램프 생성 회로(330)가 부궤환 계수 제어부(123)로 전달하는 제어 신호의 크기를 기 설정된 속도 이하로 증가시킬 수 있다. 이때, 부궤환 계수 제어부(123)는 수신한 제어 신호의 크기가 증가함에 따라 부궤환 계수도 기 설정된 속도 이하로 증가시킴으로써, 급격한 부궤환 이득 증가에 따른 원하지 않는 전압 및 전류 스파이크 및 추가적인 인러쉬 전류를 방지할 수 있다.
도 5는 본 발명의 일실시예에 따른 선형 전원 레귤레이터의 시뮬레이션 결과의 일례이다.
선형 전원 레귤레이터는 1.5V 입력 전원을 받아서 1.0V 출력을 하는 선형 전원 레귤레이터이며, 정상 동작에서의 부하 전류 5 mA이고, 부하 커패시턴스는 최대 100 pF일 수 있다. 그리고, 선형 전원 레귤레이터는 입력 전원(VIN)이 인가되기 전에는 부하 커패시터 양단의 전압이 0 V로 매우 낮은 상태일 수 있다.
입력 전원(VIN)이 인가된 경우, 종래의 선형 전원 레귤레이터는 그래프(510)에 도시된 바와 같이 빠르게 전압을 올리기 위하여 부하 커패시터로 큰 인러쉬 전류가 입력될 수 있다. 이때, 부하 커패시터로 입력되는 인러쉬 전류는 정상 동작에서의 부하 전류 5 mA 보다 약 10배 정도 큰 전류이므로 칩의 오작동 및 장기적으로 칩 손상을 가져올 수 있다.
반면, 본 발명의 일실시예에 따른 선형 전원 레귤레이터(100)는 제어 신호 발생부(124)가 발생시킨 제어 신호에 따라 부궤환 계수 제어부(123)에서 기 설정된 크기 이하가 되도록 부궤환 계수를 제어하고 있으므로, 그래프(520)에 도시된 바와 같이 부하 커패시터에 입력되는 인러쉬 전류가 그래프(510)에 비하여 작을 수 있다. 따라서, 과도한 인러쉬 전류가 부하 커패시터에 입력됨에 따른 칩의 오작동 및 손상을 방지할 수 있다. 그리고, 제어 신호 발생부(124)로부터 램프 신호 타입의 제어 신호가 부궤환 계수 제어부(123)로 전달되면 서서히 부궤환 계수가 증가하면서 출력 전압(VOUT)도 서서히 증가하며 전류 또한 추가적인 인러쉬 전류 없이 안정적으로 정상-상태 부하 전류로 도달할 수 있다.
도 6은 본 발명의 제5 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
선형 전원 레귤레이터(600)의 VSET 생성 회로(110)와 소스-팔로어(121), 패스-트랜지스터(122), 및 제어 신호 발생부(124)는 도 1과 동일한 구성이므로 상세한 설명은 생략한다.
선형 전원 레귤레이터(600)는 도 6에 도시된 바와 같이 소스-팔로어(121)의 드레인 단자 및 패스-트랜지스터(122)의 게이트에 연결되어 부궤환 루프(620)를 구성하는 추가 소스- 팔로어(610)를 포함할 수 있다. 이때, 소스-팔로어(121)와 추가 소스-팔로어(610)은 각각 제1 소스-팔로어 및 제2 소스-팔로어로 정의될 수도 있다.
그리고, 추가 소스-팔로어(610)는 추가 소스-팔로어(610)의 소스단자에 낮은 임피던스를 제공함으로써, 패스-트랜지스터(122)의 게이트 단에서 보이는 폴(pole) 주파수가 더 높은 주파수 대역으로 이동하도록 할 수 있다.
선형 전원 레귤레이터(600)는 패스-트랜지스터(122)의 게이트 단에서 보이는 폴(pole) 주파수를 추가 소스-팔로어(610)를 이용하여 더 높은 주파수 대역으로 이동시킴으로써, 추가 소스-팔로어(620) 가 없는 선형 전원 레귤레이터 보다 더 넓은 주파수 대역에서 동작할 수 있다.
그리고, 부궤환 계수 제어부(123)은 부궤환 루프(620)의 부궤환 계수를 제어할 수 있다. 또한, 실시예에 따라 부궤환 계수 제어부(123)가 배치되는 위치는 부궤환 루프(620) 상의 임의의 위치일 수 있다. 예를 들어, 부궤환 계수 제어부(123)는 도 6에 도시된 바와 같이 추가 소스- 팔로어(610)와 패스-트랜지스터(122)의 사이에 배치될 수 있다.
도 7은 본 발명의 제6 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
선형 전원 레귤레이터(700)의 VSET 생성 회로(110)와 소스-팔로어(121), 패스-트랜지스터(122), 및 제어 신호 발생부(124)는 도 1과 동일한 구성이므로 상세한 설명은 생략한다.
선형 전원 레귤레이터(700)는 도 7에 도시된 바와 같이 소스-팔로어(121)의 드레인 단자 및 패스-트랜지스터(122)의 게이트에 연결되어 부궤환 루프(720)를 구성하는 캐스코드 트랜지스터(710)를 포함할 수 있다.
이 때, 캐스코드 트랜지스터(710)는 캐스코드 트랜지스터(710)의 소스 단자에 낮은 임피던스를 제공함으로써, 소스-팔로어(121)의 드레인 단자의 폴(pole) 주파수가 더 높은 주파수 대역으로 이동하도록 할 수 있다.
선형 전원 레귤레이터(700)는 소스-팔로어(121)의 드레인 단자의 폴(pole) 주파수를 캐스코드 트랜지스터(710)를 이용하여 더 높은 주파수 대역으로 이동시킴으로써, 캐스코드 트랜지스터(710)가 없는 선형 전원 레귤레이터 보다 더 넓은 주파수 대역에서 동작할 수 있다.
또한, 선형 전원 레귤레이터(700)는 캐스코드 트랜지스터(710)로 인하여, 캐스코드 트랜지스터(710) 드레인 단자에서의 임피던스가 캐스코드-트랜지스터가 없는 선형 전원 레귤레이터 보다 더 크게 증가할 수 있다. 따라서, 선형 전원 레귤레이터(700)는 캐스코드-트랜지스터가 없는 선형 전원 레귤레이터 보다 부궤환 이득이 증가될 수 있다.
이때, 부궤환 계수 제어부(123)은 부궤환 루프(720)의 부궤환 계수를 제어할 수 있다. 또한, 실시예에 따라 부궤환 계수 제어부(123)가 배치되는 위치는 부궤환 루프(720) 상의 임의의 위치일 수 있다. 예를 들어, 부궤환 계수 제어부(123)는 도 7에 도시된 바와 같이 캐스코드 트랜지스터(710)와 패스-트랜지스터(122)의 사이에 배치될 수 있다.
도 8은 본 발명의 제7 실시예에 따른 선형 전원 레귤레이터를 도시한 도면이다.
선형 전원 레귤레이터(800)의 VSET 생성 회로(110)와 소스-팔로어(121), 패스-트랜지스터(122), 및 제어 신호 발생부(124)는 도 1과 동일한 구성이므로 상세한 설명은 생략한다.
선형 전원 레귤레이터(800)는 도 8에 도시된 바와 같이 추가 소스 - 팔로어(M6) 및 커먼 소스 증폭기(M7)로 구성된 로컬 부궤환 루프(810)와 소스-팔로어(121)의 드레인 단자와 패스-트랜지스터(122)의 게이트 및 로컬 부궤환 루프(810)를 연결하여 구성되는 메인 부궤환 루프(830)를 포함할 수 있다. 이때, 로컬 부궤환 루프(810)로 인하여 추가 소스-팔로어(M6)의 소스 단자 임피던스가 로컬 부궤환 루프(810)의 이득만큼 더 낮아질 수 있다.
추가 소스-팔로어(M6)의 소스 단자 임피던스가 로컬 부궤환 루프(810)의 이득만큼 낮아짐에 따라 패스-트랜지스터(122)의 게이트 단에서의 폴(pole) 주파수가 로컬 부궤환 루프(810)가 없는 선형 전원 레귤레이터보다 더 높은 주파수 대역으로 이동함으로써, 선형 전원 레귤레이터(800)는 로컬 부궤환 루프(810)가 없는 선형 전원 레귤레이터보다 더 넓은 주파수 대역에서 동작할 수 있다. 이때, 소스-팔로어(121)와 추가 소스-팔로어(M6)은 각각 제1 소스-팔로어 및 제2 소스-팔로어로 정의될 수도 있다.
부궤환 계수 제어부(123)은 메인 부궤환 루프(830)의 부궤환 계수를 제어할 수 있다. 또한, 실시예에 따라 부궤환 계수 제어부(123)가 배치되는 위치는 메인 부궤환 루프(720) 상의 임의의 위치일 수 있다. 예를 들어, 부궤환 계수 제어부(123)는 도 8에 도시된 바와 같이 로컬 부궤환 루프(810)와 패스-트랜지스터(122)의 사이에 배치될 수 있다.
본 발명은 전원 인가 시 패스-트랜지스터 및 부하단에 흐르는 인러쉬 전류를 감소시킴으로써, 회로의 오동작 및 회로 손상을 방지할 수 있다.
또한, 본 발명은 간단한 구조의 부궤환 계수 제어부로 선형 전원 레귤레이터(100)의 부궤환 계수를 제어하여 선형 전원 레귤레이터(100) 내의 인러쉬 전류를 감소시킴으로써, 선형 전원 레귤레이터(100)가 포함된 칩 면적을 최소화할 수 있으므로, 집적화에 유리할 수 있다.
본 명세서는 다수의 특정한 구현물의 세부사항들을 포함하지만, 이들은 어떠한 발명이나 청구 가능한 것의 범위에 대해서도 제한적인 것으로서 이해되어서는 안되며, 오히려 특정한 발명의 특정한 실시형태에 특유할 수 있는 특징들에 대한 설명으로서 이해되어야 한다. 개별적인 실시형태의 문맥에서 본 명세서에 기술된 특정한 특징들은 단일 실시형태에서 조합하여 구현될 수도 있다. 반대로, 단일 실시형태의 문맥에서 기술한 다양한 특징들 역시 개별적으로 혹은 어떠한 적절한 하위 조합으로도 복수의 실시형태에서 구현 가능하다. 나아가, 특징들이 특정한 조합으로 동작하고 초기에 그와 같이 청구된 바와 같이 묘사될 수 있지만, 청구된 조합으로부터의 하나 이상의 특징들은 일부 경우에 그 조합으로부터 배제될 수 있으며, 그 청구된 조합은 하위 조합이나 하위 조합의 변형물로 변경될 수 있다.
마찬가지로, 특정한 순서로 도면에서 동작들을 묘사하고 있지만, 이는 바람직한 결과를 얻기 위하여 도시된 그 특정한 순서나 순차적인 순서대로 그러한 동작들을 수행하여야 한다거나 모든 도시된 동작들이 수행되어야 하는 것으로 이해되어서는 안 된다. 특정한 경우, 멀티태스킹과 병렬 프로세싱이 유리할 수 있다. 또한, 상술한 실시형태의 다양한 장치 컴포넌트의 분리는 그러한 분리를 모든 실시형태에서 요구하는 것으로 이해되어서는 안되며, 설명한 프로그램 컴포넌트와 장치들은 일반적으로 단일의 소프트웨어 제품으로 함께 통합되거나 다중 소프트웨어 제품에 패키징 될 수 있다는 점을 이해하여야 한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110: VSET 생성 회로
120: FVF 회로
121: 소스-팔로어
122: 패스-트랜지스터
123: 부궤환 계수 제어부
124: 제어 신호 발생부

Claims (17)

  1. 선형 전원 레귤레이터에 있어서,
    외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 소스-팔로어;
    상기 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터;
    상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트를 연결하여 구성되는 부궤환(negative feedback) 루프; 및
    상기 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트 사이에 배치되며, 상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부
    를 포함하고,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경하는 선형 전원 레귤레이터.
  2. 제1항에 있어서,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어하는 선형 전원 레귤레이터.
  3. 제1항에 있어서,
    상기 부궤환 계수 제어부는,
    제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치
    를 포함하는 선형 전원 레귤레이터.
  4. 제1항에 있어서,
    상기 전원 신호를 인가 받거나, 상기 레귤레이터를 구동 시키는 구동 신호를 수신하고,
    상기 전원 신호를 인가 받거나, 상기 구동 신호를 수신한 시점을 기준으로 상기 부궤환 계수를 제어하기 위한 제어 신호를 출력하는 제어 신호 발생부
    를 더 포함하고,
    상기 부궤환 계수 제어부는,
    상기 제어 신호에 따라 상기 부궤환 계수를 제어하는 선형 전원 레귤레이터.
  5. 제4항에 있어서,
    상기 제어 신호 발생부는,
    상기 전원 신호, 또는 상기 구동 신호를 일정 시간 동안 지연시킨 후, 상기 부궤환 계수 제어부에 입력시켜 상기 일정 시간 동안 상기 부궤환 계수가 정상 상태의 부궤환 계수보다 낮은 상태를 유지하도록 하는 지연 회로
    를 포함하는 선형 전원 레귤레이터.
  6. 제4항에 있어서,
    상기 제어 신호 발생부는,
    상기 구동 신호에 따라 램프(ramp) 신호 타입의 제어 신호를 생성하는 램프 생성 회로
    를 포함하고,
    상기 램프 신호 타입의 제어 신호는,
    상기 부궤환 계수가 기 설정된 속도 이하로 증가하도록 제어하는 선형 전원 레귤레이터.
  7. 제4항에 있어서,
    상기 제어 신호 발생부는,
    상기 전원 신호가 인가되면, 기 설정된 속도 이하로 증가하는 제어 신호를 생성하는 입력전원-기반 램프 생성 회로
    를 포함하는 선형 전원 레귤레이터.
  8. 제7항에 있어서,
    상기 입력전원-기반 램프 생성 회로는,
    상기 구동 신호를 수신하는 경우, 상기 구동 신호에서 EN(enable)용 스위치를 제거하여 상기 전원 신호로 변환하는 선형 전원 레귤레이터.
  9. 선형 전원 레귤레이터에 있어서,
    외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 제1 소스-팔로어;
    상기 제1 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터;
    상기 제1 소스-팔로어의 드레인 단자 및 상기 패스-트랜지스터의 게이트에 연결되어 부궤환 루프를 구성하는 제2 소스- 팔로어; 및
    상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부
    를 포함하고,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경하는 선형 전원 레귤레이터.
  10. 제9항에 있어서,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어하는 선형 전원 레귤레이터.
  11. 제9항에 있어서,
    상기 부궤환 계수 제어부는,
    제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치
    를 포함하는 선형 전원 레귤레이터.
  12. 선형 전원 레귤레이터에 있어서,
    외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 소스-팔로어;
    상기 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터;
    상기 소스-팔로어의 드레인 단자 및 상기 패스-트랜지스터의 게이트에 연결되어 부궤환 루프를 구성하는 캐스코드 트랜지스터; 및
    상기 캐스코드 트랜지스터와 상기 패스-트랜지스터에 배치되며, 상기 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부
    를 포함하고,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경하는 선형 전원 레귤레이터.
  13. 제12항에 있어서,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어하는 선형 전원 레귤레이터.
  14. 제12항에 있어서,
    상기 부궤환 계수 제어부는,
    제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치
    를 포함하는 선형 전원 레귤레이터.
  15. 선형 전원 레귤레이터에 있어서,
    외부로부터 인가 받은 기준 전압 신호에 따라 상기 레귤레이터의 출력 전압을 결정하는 제1 소스-팔로어;
    상기 제1 소스-팔로어의 소스단에 연결되며, 상기 레귤레이터의 부하에 전류를 공급하는 패스-트랜지스터;
    상기 제1 소스-팔로어와 서로 다른 제2 소스-팔로어; 및 커먼 소스 증폭기로 구성된 로컬 부궤환 루프;
    상기 제1 소스-팔로어의 드레인 단자와 상기 패스-트랜지스터의 게이트 및 상기 로컬 부궤환 루프를 연결하여 구성되는 메인 부궤환 루프; 및
    상기 메인 부궤환 루프 상에 배치되며, 상기 메인 부궤환 루프의 부궤환 계수를 제어하는 부궤환 계수 제어부
    를 포함하고,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점을 기준으로 시간의 경과에 따라 상기 부궤환 루프의 부궤환 계수를 변경하는 선형 전원 레귤레이터.
  16. 제15항에 있어서,
    상기 부궤환 계수 제어부는,
    전원 신호가 상기 레귤레이터에 인가된 시점으로부터 일정 시간 동안 상기 부궤환 계수를 정상 상태의 부궤환 계수보다 낮아지도록 제어하는 선형 전원 레귤레이터.
  17. 제15항에 있어서,
    상기 부궤환 계수 제어부는,
    제어 신호에 따라 온-오프 되며, 온-오프에 따라 스위치의 양단의 임피던스를 변경하여 상기 부궤환 계수를 제어하는 트랜스미션 게이트 스위치
    를 포함하는 선형 전원 레귤레이터.
KR1020200011078A 2020-01-30 2020-01-30 과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터 KR102457501B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200011078A KR102457501B1 (ko) 2020-01-30 2020-01-30 과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터
US17/155,306 US20210240211A1 (en) 2020-01-30 2021-01-22 Linear power regulator to prevent excessive inrush current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200011078A KR102457501B1 (ko) 2020-01-30 2020-01-30 과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터

Publications (2)

Publication Number Publication Date
KR20210097414A KR20210097414A (ko) 2021-08-09
KR102457501B1 true KR102457501B1 (ko) 2022-10-21

Family

ID=77313297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200011078A KR102457501B1 (ko) 2020-01-30 2020-01-30 과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터

Country Status (2)

Country Link
US (1) US20210240211A1 (ko)
KR (1) KR102457501B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10545523B1 (en) 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10545523B1 (en) 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator

Also Published As

Publication number Publication date
KR20210097414A (ko) 2021-08-09
US20210240211A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
TWI535166B (zh) 具軟啟動電路的電壓調整器
US11082047B2 (en) Low dropout linear voltage regulator
CN103163928B (zh) 提供基准信号的集成电路、装置及其方法
KR101409736B1 (ko) 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법
JP6785736B2 (ja) 電圧調整器の出力のアンダーシュートを低減する電子回路
TWI661669B (zh) 多級放大器
KR101359104B1 (ko) 보청기 및 공급 전압을 디지털 보청기 회로에 제공하는 방법
US20070241728A1 (en) Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
JP6215492B2 (ja) 電荷リサイクル回路
CN108508951B (zh) 一种无片外电容的ldo稳压器电路
GB2486701A (en) Dual output charge pump circuit having two flying capacitors
JP6740169B2 (ja) 電源装置
US20120153909A1 (en) Hybrid fast-slow passgate control methods for voltage regulators employing high speed comparators
JP5369750B2 (ja) 電源回路及びその動作制御方法
JP2019530409A (ja) 供給電圧を安定させるためのデバイスおよび方法
TW201820067A (zh) 切換調整器同步節點緩衝器電路
US20090167276A1 (en) Soft-Start Circuit and Method Thereof
US10152071B2 (en) Charge injection for ultra-fast voltage control in voltage regulators
KR102457501B1 (ko) 과도한 인러쉬 전류를 방지하기 위한 선형 전원 레귤레이터
JP2006133934A (ja) 電源装置、及び携帯機器
JP2005018311A (ja) 電源回路
US20180152101A1 (en) Charge pump output power throttling
JP5397227B2 (ja) 電源回路装置および電圧制御方法
US9098104B2 (en) Low drop out voltage regulator
TWI686039B (zh) 定電流軟啟動控制電路及利用其之電源管理晶片

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant