KR102457208B1 - organic light emitting display device and method of fabricating the same - Google Patents

organic light emitting display device and method of fabricating the same Download PDF

Info

Publication number
KR102457208B1
KR102457208B1 KR1020170179240A KR20170179240A KR102457208B1 KR 102457208 B1 KR102457208 B1 KR 102457208B1 KR 1020170179240 A KR1020170179240 A KR 1020170179240A KR 20170179240 A KR20170179240 A KR 20170179240A KR 102457208 B1 KR102457208 B1 KR 102457208B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
pixel electrode
thin film
forming
Prior art date
Application number
KR1020170179240A
Other languages
Korean (ko)
Other versions
KR20190077779A (en
Inventor
윤두현
김형수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170179240A priority Critical patent/KR102457208B1/en
Publication of KR20190077779A publication Critical patent/KR20190077779A/en
Application granted granted Critical
Publication of KR102457208B1 publication Critical patent/KR102457208B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H01L51/5012—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5203—
    • H01L51/5246—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 뱅크를 사용하지 않으므로 개구율을 향상시킬 수 있는 유기발광 표시장치 및 그 제조방법에 관한 것으로, 기판 위에 버퍼층(buffer layer)을 증착하고, 패턴을 이용하여 상기 버퍼층 상부에 화소 전극(pixel)을 형성하는 단계; 상기 화소 전극의 상부 일측에 박막 트랜지스터를 형성하는 단계; 전면에 보호막(passivation layer)을 증착한 후, 버퍼층을 제거하여 기판으로부터 구조물을 분리하는 단계; 상기 화소 전극(pixel)이 하부에 위치하도록 구조물을 뒤집은 후, 수지를 이용하여 상기 구조물을 상기 기판 위에 부착하는 단계; 상기 화소 전극 위에 발광층(electroluminescent layer)을 형성하는 단계; 및 상기 발광층 상부에 상부 전극을 형성하는 단계를 포함하여 이루어지는 유기발광 표시장치 제조방법 및 그 제조방법으로 제조된 유기발광 표시장치.The present invention relates to an organic light emitting diode display capable of improving an aperture ratio by not using a bank, and a method for manufacturing the same, by depositing a buffer layer on a substrate and using a pattern to form a pixel electrode on the buffer layer. forming a; forming a thin film transistor on an upper side of the pixel electrode; after depositing a passivation layer on the entire surface, removing the buffer layer to separate the structure from the substrate; inverting the structure so that the pixel electrode is positioned thereunder, and then attaching the structure to the substrate using a resin; forming an electroluminescent layer on the pixel electrode; and forming an upper electrode on the light emitting layer, and an organic light emitting diode display manufactured by the method.

Description

유기발광 표시장치 및 그 제조방법{organic light emitting display device and method of fabricating the same}Organic light emitting display device and manufacturing method thereof

본 발명은 유기발광 표시장치 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 뱅크를 사용하지 않으므로 개구율을 향상시킬 수 있는 유기발광 표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting display device and a method for manufacturing the same, and more particularly, to an organic light emitting display device capable of improving an aperture ratio by not using a bank and a method for manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상 표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시장치로 유기발광층의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치 등이 각광받고 있다.A video display device that implements a variety of information on a screen is a key technology in the information and communication era, and is developing in the direction of thinner, lighter, more portable and high-performance. Accordingly, as a flat panel display capable of reducing the weight and volume, which are disadvantages of a cathode ray tube (CRT), an organic light emitting display device that displays an image by controlling the amount of light emitted by an organic light emitting layer is in the spotlight.

유기발광 표시장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가진다.An organic light emitting diode display (OLED) is a self-luminous device, and has low power consumption, high response speed, high luminous efficiency, high luminance, and a wide viewing angle.

유기발광 표시장치는 다수의 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 여기서, 각 화소는 발광 소자와, 그 발광 소자를 독립적으로 구동하는 다수의 트랜지스터로 이루어진 화소 회로를 구비한다.In an organic light emitting display device, a plurality of pixels are arranged in a matrix to display an image. Here, each pixel includes a pixel circuit including a light emitting element and a plurality of transistors independently driving the light emitting element.

도 1에 도시한 바와 같이, 일반적인 유기발광 표시장치는 컨택홀을 통해 드레인 전극에 연결된 화소 전극(110) (또는 애노드)의 상부에 형성된 뱅크(120)를 포함한다. 상기 뱅크(120)는 유기발광 표시장치의 발광 영역(W1)을 구획하기 위한 것으로서 이후 유기 발광층(130)과 캐소드(140)가 형성된다.As shown in FIG. 1 , a typical organic light emitting diode display includes a bank 120 formed on top of a pixel electrode 110 (or an anode) connected to a drain electrode through a contact hole. The bank 120 is for partitioning the light emitting region W1 of the organic light emitting diode display, and the organic light emitting layer 130 and the cathode 140 are formed thereafter.

뱅크를 형성하는 기술은 뱅크에 해당하는 마스크 수의 증가로 인해 공정 수가 증가하며, 최종적인 제품 생산 시의 비용이 증가한다. 공정 과정에서 오버레이 마진으로 인해 개구 면적이 감소할 수 있으며 제품의 수율 역시 공정이 증가하는 만큼 떨어지게 된다.In the technology of forming a bank, the number of processes increases due to an increase in the number of masks corresponding to the bank, and the cost of final product production increases. During the process, the opening area may be reduced due to the overlay margin, and the yield of the product will also decrease as the process increases.

또한, 뱅크를 구성하는 재질은 유기 물질이다. 즉, 이러한 유기 절연막은 수소와 산소를 투과시키는 문제가 있으며, 유기 물질 자체에서도 아웃 가스(out gas)가 발생할 수 있다. 유기 발광층과 접한 유기의 아웃가스는 유기발광 소자의 수명에도 영향을 줄 수 있으며, 박막 트랜지스터에 아웃가스가 침투할 경우 문턱 전압의 열화로 인해 트랜지스터의 수명에도 영향을 미친다.In addition, the material constituting the bank is an organic material. That is, such an organic insulating layer has a problem of transmitting hydrogen and oxygen, and an out gas may be generated from the organic material itself. The organic outgas in contact with the organic light emitting layer may affect the lifespan of the organic light emitting device, and when the outgas penetrates into the thin film transistor, it also affects the lifespan of the transistor due to deterioration of the threshold voltage.

본 발명은 개구율을 높일 수 있는 유기발광 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an organic light emitting display device capable of increasing an aperture ratio and a manufacturing method thereof.

본 발명의 다른 목적은 뱅크를 사용하지 않으므로 제조 공정을 줄일 수 있는 유기발광 표시장치 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide an organic light emitting diode display capable of reducing a manufacturing process because a bank is not used and a manufacturing method thereof.

본 발명의 다른 목적은 생산 비용을 줄일 수 있는 유기발광 표시장치 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide an organic light emitting diode display capable of reducing production cost and a method for manufacturing the same.

이러한 목적을 달성하기 위한 본 발명에 따른 유기발광 표시장치는 기판 위에 배치된 박막 트랜지스터; 상기 박막 트랜지스터 위에 형성된 절연막; 상기 절연막 위에 형성된 화소 전극; 상기 화소 전극의 상부 표면 전체에 평탄하게 증착된 유기 발광층; 및 상기 유기 발광층 상부에 평탄하게 형성된 상부전극을 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, an organic light emitting display device includes a thin film transistor disposed on a substrate; an insulating film formed on the thin film transistor; a pixel electrode formed on the insulating layer; an organic light emitting layer flatly deposited on the entire upper surface of the pixel electrode; and an upper electrode flatly formed on the organic light emitting layer.

본 발명에 따른 유기발광 표시장치의 화소 전극은 절연막의 상부에 평탄하게 형성된다.The pixel electrode of the organic light emitting diode display according to the present invention is formed flat on the insulating layer.

본 발명에 따른 유기발광 표시장치에서 박막 트랜지스터의 액티브층은 게이트 전극의 상부에 위치하도록 형성된다.In the organic light emitting diode display according to the present invention, the active layer of the thin film transistor is formed to be positioned above the gate electrode.

본 발명의 바람직한 실시에 따른 유기발광 표시장치에서 박막 트랜지스터의 제1 및 제2 소스/드레인 전극은 층간 절연막 및 게이트 절연막을 관통하는 제1 및 제2 소스 컨택홀에 의해 노출된 액티브층에 연결되고, 제2 소스/드레인 전극은 층간 절연막과 게이트 절연막 및 절연막을 관통하는 화소 컨택홀에 의해 노출된 화소 전극에 연결된다.In the organic light emitting diode display according to a preferred embodiment of the present invention, the first and second source/drain electrodes of the thin film transistor are connected to the active layer exposed by first and second source contact holes penetrating the interlayer insulating layer and the gate insulating layer, , the second source/drain electrodes are connected to the pixel electrode exposed by the interlayer insulating layer, the gate insulating layer, and the pixel contact hole penetrating the insulating layer.

본 발명에 따른 유기발광 표시장치의 제조방법은 기판 위에 버퍼층(buffer layer)을 증착하고, 패턴을 이용하여 상기 버퍼층 상부에 화소 전극(pixel)을 형성하는 단계; 상기 화소 전극의 상부 일측에 박막 트랜지스터를 형성하는 단계; 전면에 보호막(passivation layer)을 증착한 후, 버퍼층을 제거하는 단계; 상기 화소 전극(pixel)이 상부에 위치하도록 구조물을 뒤집은 후, 상기 구조물을 기판 위에 부착하는 단계; 상기 화소 전극 위에 발광층(electroluminescent layer)을 형성하는 단계; 및 상기 발광층 상부에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.A method of manufacturing an organic light emitting display device according to the present invention includes depositing a buffer layer on a substrate and forming a pixel electrode on the buffer layer using a pattern; forming a thin film transistor on an upper side of the pixel electrode; depositing a passivation layer on the entire surface and then removing the buffer layer; inverting the structure so that the pixel electrode is positioned thereon, and then attaching the structure to the substrate; forming an electroluminescent layer on the pixel electrode; and forming an upper electrode on the light emitting layer.

본 발명에 따른 유기발광 표시장치의 제조방법에서 상기 버퍼층은 폴리메틸메타크릴레이트(poly methyl methacrylate:PMMA)를 포함한다.In the method of manufacturing an organic light emitting display device according to the present invention, the buffer layer includes poly methyl methacrylate (PMMA).

본 발명에 따른 유기발광 표시장치의 제조방법은 상기 버퍼층은 레이저를 이용하여 제거한다.In the method of manufacturing an organic light emitting display device according to the present invention, the buffer layer is removed using a laser.

본 발명에 따른 유기발광 표시장치의 제조방법에서 상기 박막 트랜지스터는 전면에 절연막(insulation layer)을 증착하고, 패턴을 이용하여 상기 절연막 상부에 액티브층(active layer)을 형성하는 단계; 전면에 게이트 절연막(gate insulation layer)을 증착하고, 패턴을 이용하여 상기 액티브층 상부에 게이트(gate)를 형성하는 단계; 및 전면에 층간 절연막(interlayer dielectric)을 증착한 후 컨택홀을 형성하고, 패턴을 이용하여 도전성 물질을 식각하여 소스-드레인 전극을 형성하는 단계에 의해 형성된다.In the method of manufacturing an organic light emitting display device according to the present invention, the thin film transistor comprises the steps of: depositing an insulation layer on an entire surface of the thin film transistor, and forming an active layer on the insulation layer using a pattern; depositing a gate insulation layer on the entire surface and forming a gate on the active layer using a pattern; and forming a contact hole after depositing an interlayer dielectric on the entire surface, and etching a conductive material using a pattern to form source-drain electrodes.

본 발명에 따른 유기발광 표시장치의 제조방법은 상기 컨택홀은 층간 절연막과 게이터 절연막을 관통하여 액티브층을 노출하는 제1 및 제2 소스 컨택홀을 형성하는 단계; 및 층간 절연막과 게이터 절연막 및 절연막을 관통하여 화소 전극을 노출하는 화소 컨택홀을 형성하는 단계를 통해 형성된다.A method of manufacturing an organic light emitting display device according to the present invention comprises: forming first and second source contact holes through which the contact hole penetrates an interlayer insulating layer and a gater insulating layer to expose an active layer; and forming a pixel contact hole through the interlayer insulating layer, the gater insulating layer, and the insulating layer to expose the pixel electrode.

본 발명에 따른 유기발광 표시장치 및 그 제조방법은 다음과 같은 효과를 나타낼 수 있다.The organic light emitting display device and the method for manufacturing the same according to the present invention can exhibit the following effects.

첫째, 뱅크를 사용하지 않으므로 개구율을 높일 수 있다.First, since the bank is not used, the aperture ratio can be increased.

둘째, 뱅크를 사용하지 않으므로 제조 공정을 줄일 수 있다.Second, since banks are not used, the manufacturing process can be reduced.

셋째, 뱅크를 사용하지 않으므로 생산 비용을 줄일 수 있다.Third, the production cost can be reduced because the bank is not used.

넷째, 뱅크를 사용하지 않으므로 화소 구간의 구획을 위한 공간을 줄일 수 있어 화질을 개선할 수 있다.Fourth, since a bank is not used, a space for partitioning a pixel section can be reduced, thereby improving image quality.

도 1은 종래 기술에 따른 유기발광 표시장치의 구성을 개략적으로 나타낸 단면 예시도이다.
도 2는 본 발명에 따른 유기발광 표시장치의 제조 방법을 나타낸 흐름도이다.
도 3a 내지 도 3q는 본 발명에 따른 유기발광 표시장치의 제조 방법을 나타낸 공정 단면도이다.
도 4는 본 발명에 따른 유기발광 표시장치 제조방법에 의해 제조된 유기발광 표시장치를 나타낸 단면도이다.1 is a cross-sectional view schematically illustrating the configuration of an organic light emitting display device according to the related art.
2 is a flowchart illustrating a method of manufacturing an organic light emitting display device according to the present invention.
3A to 3Q are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to the present invention.
4 is a cross-sectional view illustrating an organic light emitting display device manufactured by the method for manufacturing an organic light emitting display device according to the present invention.

본문에 개시되어 있는 본 발명의 실시 예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시 예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시 예들에 한정되는 것으로 해석되어서는 안 된다.With respect to the embodiments of the present invention disclosed in the text, specific structural or functional descriptions are only exemplified for the purpose of describing the embodiments of the present invention, the embodiments of the present invention may be implemented in various forms and It should not be construed as being limited to the described embodiments.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Since the present invention can have various changes and can have various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.Terms such as first, second, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 없는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being “connected” or “connected” to another component, it may be directly connected or connected to the other component, but it is understood that other components may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that there is no other element in the middle. Other expressions describing the relationship between elements, such as "between" and "immediately between" or "neighboring to" and "directly adjacent to", etc., should be interpreted similarly.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가진다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In this application, terms such as "comprises" or "having" are intended to designate that the disclosed feature, number, step, action, component, part, or combination thereof is present, but includes one or more other features or numbers, It should be understood that the possibility of the presence or addition of steps, operations, components, parts or combinations thereof is not precluded in advance.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 나타내는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as indicating meanings consistent with the meanings in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

한편, 어떤 실시 예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 흐름도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.On the other hand, when an embodiment can be implemented differently, functions or operations specified in a specific block may occur differently from the order specified in the flowchart. For example, two consecutive blocks may be performed substantially simultaneously, or the blocks may be performed in reverse according to a related function or operation.

이하의 기재에서 "상부", "상", "위에", "하부", "하", "아래" 등의 표현은 직접 접촉한다는 한정이 있지 않은 한 사이에 다른 층을 포함할 수 있다.In the following description, expressions such as "upper", "upper", "above", "lower", "lower", "below", etc. may include other layers in between unless there is a limitation of direct contact.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 도 2는 본 발명에 따른 유기발광 표시장치의 제조 방법을 나타낸 흐름도이고, 도 3a 내지 도 3q는 본 발명에 따른 유기발광 표시장치의 제조 방법을 나타낸 공정 단면도이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. 2 is a flowchart illustrating a method for manufacturing an organic light emitting display device according to the present invention, and FIGS. 3A to 3Q are cross-sectional views illustrating a method for manufacturing an organic light emitting display device according to the present invention.

도 3a에 도시한 바와 같이, 기판(201) 위에 버퍼층(202)을 형성한다. 상기 기판(201)은 유리(glass) 기판을 사용할 수 있다. 상기 버퍼층(202)는 폴리메틸메타크릴레이트(poly methyl methacrylate:PMMA)를 포함하여 이루어진다 (S201 단계).As shown in FIG. 3A , a buffer layer 202 is formed on the substrate 201 . The substrate 201 may be a glass substrate. The buffer layer 202 includes poly methyl methacrylate (PMMA) (step S201).

도 3b에 나타낸 바와 같이, 마스크 공정을 진행하여 버퍼층(202) 상부에 화소 전극(pixel electrode, 또는 애노드 또는 픽셀 전극)(203)을 형성한다 (S202 단계).As shown in FIG. 3B , a pixel electrode (or an anode or pixel electrode) 203 is formed on the buffer layer 202 by performing a mask process (step S202 ).

도 3c에 나타낸 바와 같이, 상기 화소 전극(203)의 상부를 덮도록 절연막(204)을 적층한다. 상기 절연막(204)은 무기 절연물질로서 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)을 사용한 단일층 또는 이들을 사용한 이중층 구조로 형성될 수 있다. 실질적으로 상기 절연막(204)은 화소 전극(203)의 상부와 버퍼층(202)의 상부에 동일한 두께로 증착되므로, 층을 이루는 형태로 이루어지나, 이하의 설명에서는 발명의 설명을 위해 평탄한 형태로 나타낸다. 이러한 형상이 평탄화층과 같이 의도적으로 상면을 평탄하게 표시하는 것을 의미하는 것은 아니다. 이하의 설명에서 다양한 무기절연막들은 동일한 의도로 상부가 평탄한 형태로 도시된다 (S203 단계).As shown in FIG. 3C , an insulating film 204 is laminated to cover the upper portion of the pixel electrode 203 . The insulating layer 204 may be formed of a single layer or a double layer structure using silicon oxide (SiO 2 ) or silicon nitride (SiNx) as an inorganic insulating material. Since the insulating film 204 is substantially deposited to the same thickness as the upper portion of the pixel electrode 203 and the upper portion of the buffer layer 202 , it is formed in a layered form. . Such a shape does not mean that the top surface is intentionally flattened like the planarization layer. In the following description, various inorganic insulating layers are shown in a flat top form with the same intention (step S203).

도 3d에 나타낸 바와 같이, 마스크 공정을 진행하여 상기 절연막(204)의 상부에 액티브층(205)을 형성한다. 상기 액티브층(205)의 양측에는 불순물이온이 도핑된다. 상기 액티브층(205)의 양측 부분은 소스 영역 및/또는 드레인 영역으로 사용될 수 있다. 즉, 액티브층(205)의 특성에 따라 해당 구성이 소스로 이용되거나 혹은 드레인으로 이용될 수 있으므로, "소스/드레인 전극"이라고 표현하는 경우도 있으나, 이하의 설명에서는 209a를 소스 전극으로 209b를 드레인 전극으로 명명하지만, 액티브층의 특성에 따라 각각 소스 전극으로 이용되거나 드레인 전극으로 이용될 수 있다. 따라서, 해당 전극의 명명이 본 발명의 구성의 용도를 한정하지 않는다. 도핑되지 않은 액티브층(205)의 중간 부분은 채널영역으로 기능하게 된다. 상기 액티브층(205)은 갈륨(Ga), 인듐(In), 아연(Zn), 주석(Sn) 등에서 하나 이상의 원소와 산소(O)를 포함하는 산화물로 형성될 수 있다. 예를 들어, 액티브층(205)은 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, 및 GaInZnO 등의 혼합 산화물로 형성될 수 있다. 낮은 온도에서 성막해도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 용이하다. 채널 영역으로 정의되며, 채널 길이는 3㎛ 내지 10㎛인 것이 바람직하다. 상기와 같이 채널 길이가 짧은 경우, 온 전류(on current)는 증가하며 오프 전류(off current)는 감소한다. 이때, 오프 전류(off current)는 100㎀이하인 것이 바람직하다 (S204 단계).As shown in FIG. 3D , an active layer 205 is formed on the insulating layer 204 by performing a mask process. Both sides of the active layer 205 are doped with impurity ions. Both sides of the active layer 205 may be used as a source region and/or a drain region. That is, since a corresponding configuration may be used as a source or a drain depending on the characteristics of the active layer 205, it is sometimes referred to as a “source/drain electrode”. Although it is called a drain electrode, it may be used as a source electrode or a drain electrode, respectively, depending on the characteristics of the active layer. Accordingly, the nomenclature of the electrode does not limit the use of the construction of the present invention. The middle portion of the undoped active layer 205 functions as a channel region. The active layer 205 may be formed of an oxide including oxygen (O) and one or more elements such as gallium (Ga), indium (In), zinc (Zn), tin (Sn), or the like. For example, the active layer 205 may be formed of a mixed oxide such as InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, and GaInZnO. High mobility can be obtained even when a film is formed at a low temperature, and the change in resistance is large depending on the oxygen content, so it is easy to obtain desired properties. It is defined as a channel region, and the channel length is preferably 3 μm to 10 μm. As described above, when the channel length is short, an on current increases and an off current decreases. At this time, it is preferable that the off current is less than or equal to 100 kA (step S204).

도 3e에 나타낸 바와 같이, 전면에 게이트 절연막(206)을 형성한다. 상기 게이트 절연막(206)은 무기 절연물질로서 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx)을 사용한 단일층 또는 이들을 사용한 이중층 구조로 형성될 수 있다 (S205 단계).As shown in Fig. 3E, a gate insulating film 206 is formed over the entire surface. The gate insulating layer 206 may be formed as a single layer or a double layer structure using silicon oxide (SiO 2 ) or silicon nitride (SiNx) as an inorganic insulating material (step S205 ).

도 3f에 나타낸 바와 같이, 마스크 공정을 진행하여 게이트 전극(207)을 형성한다. 게이트 전극(207)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 티타늄(Ti), 백금(Pt), 탄탈(Ta) 등과 같은 저저항 불투명 도전 물질 또는 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)와 같은 투명 도전 물질의 단일층으로 형성하거나, 상기 불투명 도전 물질과 투명 도전 물질이 적층된 다층구조로 형성할 수도 있다 (S206 단계).As shown in FIG. 3F , a mask process is performed to form the gate electrode 207 . The gate electrode 207 may include aluminum (Al), an aluminum alloy (Al alloy), tungsten (W), copper (Cu), nickel (Ni), chromium (Cr), molybdenum (Mo), a molybdenum alloy (Mo alloy), Formed as a single layer of a low-resistance opaque conductive material such as titanium (Ti), platinum (Pt), or tantalum (Ta) or a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), or , may be formed in a multi-layer structure in which the opaque conductive material and the transparent conductive material are stacked (step S206).

이어, 도 3g에 도시한 바와 같이, 게이트 전극(207)을 포함한 전면에 층간 절연막(208)을 형성한다. 이러한 층간 절연막(208)은 무기절연물질로서 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 사용한 단일층 또는 이들을 사용한 이중층 구조로 형성될 수 있다 (S207 단계).Next, as shown in FIG. 3G , an interlayer insulating film 208 is formed on the entire surface including the gate electrode 207 . The interlayer insulating layer 208 may be formed as a single layer or a double layer structure using silicon oxide (SiO 2 ) or silicon nitride (SiNx) as an inorganic insulating material (step S207 ).

다음으로, 마스크 공정을 진행하여, 도 3h에 나타난 바와 같이, 층간 절연막(208)과 게이트 절연막(206)을 관통하여 액티브층(205)을 노출하는 제1 컨택홀(CH1)과 제2 컨택홀(CH2)을 형성한다. 예를 들어, 상기 제1 컨택홀(CH1)이 소스 영역을 형성하기 위해 사용되고, 상기 제2 컨택홀(CH2)은 드레인 영역을 형성하기 위해 사용될 수 있다. 한편, 이와 같은 마스크 공정에서, 상기 화소 전극(203)의 일부를 노출하는 화소 컨택홀(CH3)이 층간 절연막(208), 게이트 절연막(204) 및 절연막(204)에 걸쳐 형성될 수 있다. 브릿지 패턴(209c)은 절연막/게이트절연막/층간절연막을 관통하는 컨택홀(CH3)에 형성된다. 드레인 전극(209b)는 게이트절연막/층간절연막을 관통하는 컨택홀(CH2)에 형성된다. 도전층(209)의 일부는 액티브층(205))보다 하부에 있으며 컨택홀(CH2 및 CH3)를 통해 화소전극에 연결된다.Next, by performing a mask process, as shown in FIG. 3H , the first contact hole CH1 and the second contact hole penetrating the interlayer insulating layer 208 and the gate insulating layer 206 to expose the active layer 205 . (CH2). For example, the first contact hole CH1 may be used to form a source region, and the second contact hole CH2 may be used to form a drain region. Meanwhile, in the mask process, a pixel contact hole CH3 exposing a portion of the pixel electrode 203 may be formed across the interlayer insulating layer 208 , the gate insulating layer 204 , and the insulating layer 204 . The bridge pattern 209c is formed in the contact hole CH3 penetrating the insulating layer/gate insulating layer/interlayer insulating layer. The drain electrode 209b is formed in the contact hole CH2 passing through the gate insulating layer/interlayer insulating layer. A portion of the conductive layer 209 is lower than the active layer 205) and is connected to the pixel electrode through the contact holes CH2 and CH3.

드레인 전극(209b)은 액티브층(205) 하부에서 게이트절연막/층간절연막을 관통하는 컨택홀(CH2)을 통해 액티브층(205)에 연결된다. 절연막/게이트절연막/층간절연막을 관통하는 컨택홀(CH3)을 통해 화소전극 하부에서 브릿지 패턴으로 연결되고, 브릿지 패턴과 드레인 전극은 도전층(209)을 통해 연속적으로 연결되어 있다 (S208 단계).The drain electrode 209b is connected to the active layer 205 through a contact hole CH2 penetrating the gate insulating layer/interlayer insulating layer under the active layer 205 . A bridge pattern is connected under the pixel electrode through a contact hole CH3 penetrating the insulating film/gate insulating film/interlayer insulating film, and the bridge pattern and the drain electrode are continuously connected through the conductive layer 209 (step S208).

도 3i에 도시한 바와 같이, 층간 절연막(208) 상에 금속 물질로 구성된 도전층(209)을 적층한다 (S209 단계).As shown in FIG. 3I, a conductive layer 209 made of a metal material is laminated on the interlayer insulating film 208 (step S209).

이후, 도 3j에 나타난 바와 같이, 마스크 공정을 진행하여 트랜지스터의 소스 전극(209a), 드레인 전극(209a) 및 화소 전극(203)의 일부에 전기적으로 연결된 브릿지 패턴(209c)을 형성한다 (S210 단계).Thereafter, as shown in FIG. 3J , a mask process is performed to form a bridge pattern 209c electrically connected to a portion of the source electrode 209a, the drain electrode 209a, and the pixel electrode 203 of the transistor (step S210). ).

박막 트랜지스터를 형성한 후, 도 3k에 도시한 바와 같이, 소스 전극(209a), 드레인 전극(209b), 및 브릿지 패턴(209c) 상부에 보호막(passivation layer)(210)막을 형성한다. 이러한 보호막(210)은 무기절연물질로서 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 사용한 단일층 또는 이들을 사용한 이중층 구조로 형성될 수 있다 (S211 단계).After the thin film transistor is formed, a passivation layer 210 is formed on the source electrode 209a, the drain electrode 209b, and the bridge pattern 209c as shown in FIG. 3K. The passivation layer 210 may be formed as a single layer or a double layer structure using silicon oxide (SiO 2 ) or silicon nitride (SiNx) as an inorganic insulating material (step S211).

이와 같이 일부 구조물이 형성된 상태에서, 도 3l에 도시한 바와 같이, 기판(201)의 하부에 레이저(laser)를 이용하여 레이저광을 조사한다. 이때, 상기 레이저광에 의해 버퍼층(202)이 제거된다 (S212 단계). In a state in which some structures are formed in this way, as shown in FIG. 3L , a laser beam is irradiated to the lower portion of the substrate 201 using a laser. At this time, the buffer layer 202 is removed by the laser beam (step S212).

이와 같이 버퍼층(202)이 제거되면 도 3m에서 도시한 바와 같이, 기판(201)으로부터 구조물을 분리할 수 있다. 이어, 도 3n에 도시한 바와 같이, 상기 화소 전극(pixel)(203)이 상부에 위치하도록 구조물을 뒤집는다 (S213 단계).When the buffer layer 202 is removed in this way, the structure may be separated from the substrate 201 as shown in FIG. 3M . Next, as shown in FIG. 3N , the structure is turned over so that the pixel electrode 203 is positioned thereon (step S213 ).

도 3o에 도시한 바와 같이, 구조물을 기판(201) 위에 올린다. 이때, 상기 기판(201) 위에 수지(resin) 등의 접착층(211)을 도포하여 구조물을 기판(201) 위에 부착한다. 따라서, 박막트랜지스터를 구성하는 액티브층(205)은 게이트 전극(207)의 상부에 위치하게 된다. 이때, 박막트랜지스터의 소스 전극(209a)과 드레인 전극(209b)은 액티브층(205)의 하부에 놓이게 된다 (S214 단계).As shown in FIG. 3O , the structure is placed on the substrate 201 . At this time, an adhesive layer 211 such as resin is applied on the substrate 201 to attach the structure to the substrate 201 . Accordingly, the active layer 205 constituting the thin film transistor is positioned on the gate electrode 207 . At this time, the source electrode 209a and the drain electrode 209b of the thin film transistor are placed under the active layer 205 (step S214).

이후, 도 3p에 도시한 바와 같이, 화소 전극(203) 및 절연막(204)의 상부 전면에 유기 발광층(212)을 형성하고 (S215 단계), 상기 유기 발광층(212) 상부 전면에 공통 전극(캐소드 전극)(213)을 형성한다 (S216 단계).Thereafter, as shown in FIG. 3P , an organic emission layer 212 is formed on the upper surfaces of the pixel electrode 203 and the insulating layer 204 (step S215 ), and a common electrode (cathode) is formed on the upper surface of the organic emission layer 212 . electrode) 213 is formed (step S216).

도 4는 본 발명에 따른 유기발광 표시장치 제조방법에 의해 제조된 유기발광 표시장치를 나타낸 단면도이다. 도시한 바와 같이, 기판(201) 위에 형성된 접착층(211)과, 상기 접착층(211) 상부에 형성된 보호막(210)과, 상기 보호막(210)의 상부에 형성된 박막 트랜지스터(205, 207, 209a, 209b)와, 상기 박막 트랜지스터 상부에 형성된 절연막(204)과 화소 전극(203)와, 상기 화소 전극(203)의 상부 표면 전체에 평탄하게 증착된 유기 발광층(212)과, 상기 유기 발광층(212) 상부에 평탄하게 형성된 상부 전극(애노드 전극)(213)을 포함하여 이루어진다.4 is a cross-sectional view illustrating an organic light emitting display device manufactured by the method for manufacturing an organic light emitting display device according to the present invention. As shown, the adhesive layer 211 formed on the substrate 201, the protective film 210 formed on the adhesive layer 211, and the thin film transistors 205, 207, 209a, 209b formed on the protective film 210 ), an insulating film 204 and a pixel electrode 203 formed on the thin film transistor, an organic emission layer 212 flatly deposited on the entire upper surface of the pixel electrode 203 , and an upper portion of the organic emission layer 212 . and an upper electrode (anode electrode) 213 formed flat on the .

종래 기술에 따른 유기발광 표시장치에서와 달리 본 발명에 따른 화소 전극(203)은 절연막(204)의 상부에 평탄하게 형성된다. 즉, 화소 전극(203)과 절연막(204)의 상부 표면은 유기 발광층(212)과 동일 평면상에서 접촉한다.Unlike the organic light emitting diode display according to the related art, the pixel electrode 203 according to the present invention is formed flat on the insulating layer 204 . That is, the upper surfaces of the pixel electrode 203 and the insulating layer 204 are in contact with the organic emission layer 212 on the same plane.

상기 박막 트랜지스터의 액티브층(205)은 게이트 전극(207)의 상부에 위치한다.The active layer 205 of the thin film transistor is positioned on the gate electrode 207 .

상기 박막 트랜지스터의 제1 소스/드레인 전극(209a)과 제2 소스/드레인 전극(209b)은 층간 절연막(208) 및 게이트 절연막(206)을 관통하는 제1 및 제2 소스 컨택홀(CH1, CH2: 도 3h에 도시함)에 의해 노출된 액티브층(205)에 연결된다.The first source/drain electrodes 209a and the second source/drain electrodes 209b of the thin film transistor have first and second source contact holes CH1 and CH2 passing through the interlayer insulating layer 208 and the gate insulating layer 206 . : connected to the exposed active layer 205 by means of (shown in Fig. 3h).

한편, 제2 소스/드레인 전극(209b)은 층간 절연막(208)과 게이트 절연막(206) 및 절연막(204)을 관통하는 화소 컨택홀(CH3: 도 3h에 도시함)에 의해 노출된 화소 전극(203)에 브릿지 패턴(209c: 도 3j에 도시함)에 의해 연결된다.On the other hand, the second source/drain electrode 209b is a pixel electrode (CH3: shown in FIG. 3H) exposed by the pixel contact hole (CH3) penetrating the interlayer insulating film 208, the gate insulating film 206, and the insulating film 204. 203 by a bridge pattern 209c (shown in Fig. 3J).

본 발명에 따른 유기발광 표시장치는 플렉시블 표시장치에 적용될 수 있으며, 이때, 상기 기판 및 접착층은 최종적으로 제거될 수 있다.The organic light emitting display device according to the present invention may be applied to a flexible display device, and in this case, the substrate and the adhesive layer may be finally removed.

본 발명에 따른 유기발광 표시장치는 발광 영역을 구획하는 뱅크(bank)를 포함하고 있지 않다. 따라서, 발광 표시 영역(W2)은 종래의 유기발광 표시장치의 발광 표시영역(W1: 도 1에 도시함)에 비하여 넓은 영역을 차지한다. 즉, 종래의 유기발광 표시장치에 비하여 발광 영역 즉, 개구율을 높일 수 있다. 뱅크를 사용하지 않으므로 제조 공정을 줄일 수 있으므로 생산 비용을 줄일 수 있다. 또한, 뱅크를 사용하지 않으므로 화소 구간의 구획 간격을 줄일 수 있으므로, 고화질을 구현할 수 있다.The organic light emitting diode display according to the present invention does not include a bank that partitions the light emitting area. Accordingly, the light emitting display area W2 occupies a wider area than the light emitting display area W1 (shown in FIG. 1 ) of the conventional organic light emitting display device. That is, the light emitting area, that is, the aperture ratio can be increased compared to the conventional organic light emitting display device. Since no banks are used, the manufacturing process can be reduced, thereby reducing production costs. In addition, since the bank is not used, the division interval of the pixel section can be reduced, so that high quality can be realized.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. You will understand that it can be done.

110: 화소 전극 120: 뱅크
130: 유기 발광층 140: 공통 전극
201: 기판 202: 버퍼층
203: 화소 전극 204: 절연막
205: 액티브층 206: 게이트 절연막
207: 게이트 전극 208: 층간 절연막
209: 금속 물질층 209a: 소스 전극
209b: 드레인 전극 209c: 브릿지 패턴
210: 보호막 211: 접착층
212: 유기 발광층 213: 공통 전극110: pixel electrode 120: bank
130: organic light emitting layer 140: common electrode
201: substrate 202: buffer layer
203: pixel electrode 204: insulating film
205: active layer 206: gate insulating film
207: gate electrode 208: interlayer insulating film
209: metal material layer 209a: source electrode
209b: drain electrode 209c: bridge pattern
210: protective film 211: adhesive layer
212: organic light emitting layer 213: common electrode

Claims (10)

기판 상에 위치하는 접착층;
상기 접착층 상에 위치하는 보호막;
상기 보호막 상에 위치하는 박막 트랜지스터;
상기 박막 트랜지스터 상에 위치하는 제1절연막;
상기 제1절연막 상에 위치하고, 상기 박막 트랜지스터와 연결되는 화소 전극;
상기 화소 전극의 상부 표면 전체에 평탄하게 위치하는 유기 발광층; 및
상기 유기 발광층 상에 평탄하게 위치하는 상부전극을 포함하되,
상기 화소 전극의 측면은 상기 제1절연막에 의해 덮이는 유기발광 표시장치.an adhesive layer positioned on the substrate;
a protective film positioned on the adhesive layer;
a thin film transistor positioned on the passivation layer;
a first insulating layer disposed on the thin film transistor;
a pixel electrode disposed on the first insulating layer and connected to the thin film transistor;
an organic light emitting layer disposed flat on the entire upper surface of the pixel electrode; and
an upper electrode positioned flat on the organic light emitting layer;
The side surface of the pixel electrode is covered by the first insulating layer. 제1항에 있어서,
상기 제1절연막의 상부 표면은 상기 화소 전극의 상부 표면과 동일 평면이고,
상기 유기 발광층은 상기 화소 전극의 상부 표면 및 상기 제1절연막의 상부 표면과 접촉하는 유기발광 표시장치.According to claim 1,
an upper surface of the first insulating layer is coplanar with an upper surface of the pixel electrode;
The organic light emitting layer is in contact with an upper surface of the pixel electrode and an upper surface of the first insulating layer. 제1항에 있어서,
상기 보호막과 상기 제1절연막 사이에 위치하는 제2절연막; 및
상기 보호막과 상기 제2절연막 사이에 위치하는 제3절연막을 더 포함하되,
상기 박막 트랜지스터의 액티브층은 상기 제1절연막과 상기 제2절연막 사이에 위치하고,
상기 박막 트랜지스터의 게이트 전극은 상기 제2절연막과 상기 제3절연막 사이에 위치하는 유기발광 표시장치.According to claim 1,
a second insulating layer positioned between the passivation layer and the first insulating layer; and
Further comprising a third insulating film positioned between the protective film and the second insulating film,
The active layer of the thin film transistor is located between the first insulating layer and the second insulating layer,
The gate electrode of the thin film transistor is positioned between the second insulating layer and the third insulating layer. 제3항에 있어서,
상기 박막트랜지스터의 소스 전극 및 드레인 전극은 상기 보호막과 상기 제3절연막 사이에 위치하는 유기발광 표시장치.4. The method of claim 3,
The source electrode and the drain electrode of the thin film transistor are positioned between the passivation layer and the third insulating layer. 제4항에 있어서,
상기 박막 트랜지스터의 상기 소스 전극 및 상기 드레인 전극은 각각 상기 제2절연막 및 상기 제3절연막을 관통하여 상기 박막 트랜지스터의 상기 액티브층과 연결되고,
상기 박막 트랜지스터의 상기 소스 전극은 상기 제1절연막, 상기 제2절연막 및 상기 제3절연막을 관통하는 브릿지 패턴에 의해 상기 화소 전극과 연결되는 유기발광 표시장치.5. The method of claim 4,
The source electrode and the drain electrode of the thin film transistor pass through the second insulating film and the third insulating film, respectively, and are connected to the active layer of the thin film transistor;
The source electrode of the thin film transistor is connected to the pixel electrode by a bridge pattern penetrating the first insulating layer, the second insulating layer, and the third insulating layer. 기판 상에 버퍼층(buffer layer)을 증착하는 단계
마스크 공정을 이용하여 상기 버퍼층 상에 화소 전극을 형성하는 단계;
상기 버퍼층 상에 상기 화소 전극을 덮는 제1절연막을 형성하는 단계;
상기 제1절연막 상에 상기 화소 전극과 연결되는 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터 상에 보호막(passivation layer)을 증착하는 단계;
상기 버퍼층을 제거하여 상기 화소 전극, 상기 제1절연막, 상기 박막 트랜지스터 및 상기 보호막으로 이루어진 구조물로부터 상기 기판을 분리하는 단계;
상기 화소 전극이 상기 박막 트랜지스터의 상부에 위치하도록 상기 구조물을 뒤집은 후, 접착층을 이용하여 기판 상에 상기 구조물의 상기 보호막을 부착하는 단계;
상기 화소 전극의 상부 표면 및 상기 제1절연막의 상부 표면 상에 발광층(electroluminescent layer)을 형성하는 단계; 및
상기 발광층 상에 상부 전극을 형성하는 단계를 포함하되,
상기 제1절연막은 상기 화소 전극의 측면을 덮도록 형성되는 유기발광 표시장치 제조방법.depositing a buffer layer on the substrate;
forming a pixel electrode on the buffer layer using a mask process;
forming a first insulating layer covering the pixel electrode on the buffer layer;
forming a thin film transistor connected to the pixel electrode on the first insulating layer;
depositing a passivation layer on the thin film transistor;
separating the substrate from the structure including the pixel electrode, the first insulating layer, the thin film transistor, and the protective layer by removing the buffer layer;
overturning the structure so that the pixel electrode is positioned on the thin film transistor and attaching the protective layer of the structure to a substrate using an adhesive layer;
forming an electroluminescent layer on an upper surface of the pixel electrode and an upper surface of the first insulating layer; and
Comprising the step of forming an upper electrode on the light emitting layer,
The first insulating layer is formed to cover a side surface of the pixel electrode. 제6항에 있어서,
상기 버퍼층은 폴리메틸메타크릴레이트(poly methyl methacrylate:PMMA)를 포함하는 유기발광 표시장치 제조방법.7. The method of claim 6,
wherein the buffer layer includes poly methyl methacrylate (PMMA). 제7항에 있어서,
상기 버퍼층을 형성하는 단계는 상기 버퍼층에 레이저를 조사하는 단계를 포함하는 유기발광 표시장치 제조방법.8. The method of claim 7,
The forming of the buffer layer includes irradiating a laser to the buffer layer. 제6항에 있어서, 상기 박막 트랜지스터를 형성하는 단계는,
마스크 공정을 이용하여 상기 제1절연막 상에 액티브층(active layer)을 형성하는 단계;
상기 액티브층 상에 제2절연막을 증착하는 단계;
마스크 공정을 이용하여 상기 제2절연막 상에 게이트 전극을 형성하는 단계;
상기 게이트 전극 상에 제3절연막을 증착하는 단계;
상기 제2절연막 및 상기 제3절연막을 관통하여 상기 액티브층을 노출하는 제1컨택홀 및 제2컨택홀을 형성하는 단계; 및
마스크 공정을 이용하여 상기 제3절연막 상에 상기 제1컨택홀을 통해 상기 액티브층과 연결되는 소스 전극 및 상기 제2컨택홀을 통해 상기 액티브층과 연결되는 드레인 전극을 형성하는 단계를 포함하는 유기발광 표시장치 제조방법.The method of claim 6, wherein the forming of the thin film transistor comprises:
forming an active layer on the first insulating layer using a mask process;
depositing a second insulating layer on the active layer;
forming a gate electrode on the second insulating layer using a mask process;
depositing a third insulating layer on the gate electrode;
forming a first contact hole and a second contact hole through the second insulating layer and the third insulating layer to expose the active layer; and
forming a source electrode connected to the active layer through the first contact hole and a drain electrode connected to the active layer through the second contact hole on the third insulating layer using a mask process; A method for manufacturing a light emitting display device. 제9항에 있어서,
상기 제1절연막, 상기 제2절연막 및 상기 제3절연막을 관통하여 화소 전극을 노출하는 화소 컨택홀을 형성하는 단계; 및
마스크 공정을 이용하여 상기 제3절연막 상에 상기 화소 컨택홀을 통해 상기 화소 전극과 연결되는 브릿지 패턴을 형성하는 단계를 더 포함하되,
상기 소스 전극은 상기 브릿지 패턴과 연결되도록 형성되는 유기발광 표시장치 제조방법.10. The method of claim 9,
forming a pixel contact hole exposing a pixel electrode through the first insulating layer, the second insulating layer, and the third insulating layer; and
The method further comprising: forming a bridge pattern connected to the pixel electrode through the pixel contact hole on the third insulating layer using a mask process;
The source electrode is formed to be connected to the bridge pattern.
KR1020170179240A 2017-12-26 2017-12-26 organic light emitting display device and method of fabricating the same KR102457208B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170179240A KR102457208B1 (en) 2017-12-26 2017-12-26 organic light emitting display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170179240A KR102457208B1 (en) 2017-12-26 2017-12-26 organic light emitting display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20190077779A KR20190077779A (en) 2019-07-04
KR102457208B1 true KR102457208B1 (en) 2022-10-20

Family

ID=67259087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170179240A KR102457208B1 (en) 2017-12-26 2017-12-26 organic light emitting display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102457208B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210048005A (en) 2019-10-22 2021-05-03 삼성디스플레이 주식회사 Display Device and Method of manufacturing of the display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031761A (en) * 2007-06-29 2009-02-12 Fujifilm Corp Organic el display device and method for producing the same
JP2010258037A (en) 2009-04-21 2010-11-11 Fujifilm Corp Method of manufacturing electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626032B1 (en) * 2004-11-03 2006-09-20 삼성에스디아이 주식회사 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100804526B1 (en) * 2006-07-05 2008-02-20 삼성에스디아이 주식회사 Method of manufacturing organic light emitting display apparatus
KR101048987B1 (en) * 2009-12-10 2011-07-12 삼성모바일디스플레이주식회사 Flat panel display and manufacturing method thereof
KR101686096B1 (en) * 2010-04-27 2016-12-14 엘지디스플레이 주식회사 DUAL DISPLAY DEVICE and MANUFACTURING METHOD OF THE SAME

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031761A (en) * 2007-06-29 2009-02-12 Fujifilm Corp Organic el display device and method for producing the same
JP2010258037A (en) 2009-04-21 2010-11-11 Fujifilm Corp Method of manufacturing electronic device

Also Published As

Publication number Publication date
KR20190077779A (en) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102508708B1 (en) Display panel and its manufacturing method
CN107680993B (en) OLED panel and manufacturing method thereof
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
WO2018227748A1 (en) Oled display panel and manufacturing method therefor
KR102543577B1 (en) Transistor array panel, manufacturing method thereof, and disalay device comprising the same
US9614016B2 (en) Organic light-emitting diode (OLED) display and method of manufacturing the same
KR101050466B1 (en) A capacitor and an organic light emitting display device providing the same
US9859349B2 (en) Organic electroluminescent display substrate and manufacturing method thereof, and display device
US10886409B2 (en) Display backplate and fabrication method thereof, display panel and display device
US20160043152A1 (en) Thin film transistor and manufacturing method thereof, array substrate and organic light emitting display panel
KR101781532B1 (en) An organic light emitting display device and the manufacturing method thereof
KR20150041511A (en) Display apparatus and method for manufacturing the same
CN109119440B (en) OLED backboard and manufacturing method thereof
TWI627744B (en) Organic light emitting display device and method of fabricating the same
KR102212764B1 (en) Organic light emitting display device and method of manufacturing the same
US10847594B2 (en) Organic light emitting display device
KR102456436B1 (en) Organic light emitting display device
US20230148287A1 (en) Displaying Substrate, Manufacturing Method Thereof, and Display Panel
KR102457208B1 (en) organic light emitting display device and method of fabricating the same
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
KR102596361B1 (en) Thin film transistor and display apparatus comprising the same
KR101330376B1 (en) Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same
US20240147812A1 (en) Organic light emitting diode display panel and method of manufacturing the same, and display terminal
CN113629073B (en) TFT backboard and display panel
KR102537352B1 (en) Thin film trnasistor having doped oxide semiconductor layer, method for manufacturing the same and display device comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant