KR102447648B1 - 멀티와이어 스큐를 측정하고 정정하기 위한 방법 - Google Patents
멀티와이어 스큐를 측정하고 정정하기 위한 방법 Download PDFInfo
- Publication number
- KR102447648B1 KR102447648B1 KR1020217039184A KR20217039184A KR102447648B1 KR 102447648 B1 KR102447648 B1 KR 102447648B1 KR 1020217039184 A KR1020217039184 A KR 1020217039184A KR 20217039184 A KR20217039184 A KR 20217039184A KR 102447648 B1 KR102447648 B1 KR 102447648B1
- Authority
- KR
- South Korea
- Prior art keywords
- wire
- skew
- given
- transitions
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005259 measurement Methods 0.000 claims abstract description 67
- 230000007704 transition Effects 0.000 claims description 56
- 230000001419 dependent effect Effects 0.000 claims description 15
- 230000002441 reversible effect Effects 0.000 claims description 3
- 230000019491 signal transduction Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 abstract description 63
- 238000004891 communication Methods 0.000 description 36
- 230000011664 signaling Effects 0.000 description 30
- 230000006870 function Effects 0.000 description 28
- 230000005540 biological transmission Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000004458 analytical method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 102100032912 CD44 antigen Human genes 0.000 description 3
- 101000868273 Homo sapiens CD44 antigen Proteins 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 102000008482 12E7 Antigen Human genes 0.000 description 2
- 108010020567 12E7 Antigen Proteins 0.000 description 2
- 102100037904 CD9 antigen Human genes 0.000 description 2
- 101000738354 Homo sapiens CD9 antigen Proteins 0.000 description 2
- 101000893549 Homo sapiens Growth/differentiation factor 15 Proteins 0.000 description 2
- 101000692878 Homo sapiens Regulator of MON1-CCZ1 complex Proteins 0.000 description 2
- 102100026436 Regulator of MON1-CCZ1 complex Human genes 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 241000591215 Acraea andromacha Species 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/46—Monitoring; Testing
- H04B3/462—Testing group delay or phase shift, e.g. timing jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
복수의 데이터 스트림들 - 복수의 데이터 스트림들은 현재의 조건에서의 데이터 스트림, 순방향-스큐잉된 조건에서의 데이터 스트림, 및 역방향-스큐잉된 조건에서의 데이터 스트림을 포함함 - 을 순차적으로 획득하고, 복수의 데이터 스트림들에서의 각각의 데이터 스트림에 대하여, 눈 측정들 - 눈 측정들은 데이터 스트림의 복수의 샘플들을 생성하는 샘플러의 샘플링 임계치를 조절함으로써 획득되고, 복수의 샘플들은 에지 샘플들 및 데이터 샘플들을 포함하고, 데이터 스트림은 데이터 스트림의 레이트의 2 배와 동일한 레이트에서 샘플링됨 - 의 대응하는 세트를 획득함으로써 비용-함수 값들의 대응하는 세트를 계산하고, 계산된 비용-함수 값들의 세트들의 비교에 기초하여 스큐 제어 신호를 생성하기 위한 방법들 및 시스템들이 설명된다.
Description
관련된 출원들에 대한 상호-참조
이 출원은, 이로써 모든 목적들을 위하여 그 전체적으로 본원에 참조로 편입되는, Ali Hormati 명의로, "Method for Measuring and Correcting Multiwire Skew"라는 명칭으로 2017년 2월 28일자로 출원된 미국 특허 가출원 제62/464,597호의 이익을 주장한다.
참조문헌들
다음의 종래 출원들은 모든 목적들을 위하여 그 전체적으로 참조로 본원에 편입된다:
"Orthogonal Differential Vector Signaling"라는 명칭으로, Harm Cronie 및 Amin Shokrollahi 명의로 2010년 5월 20일자로 출원된 출원 제12/784,414호의 미국 특허 공개 제2011/0268225호(이하 "Cronie I").
이하 [Holden I]로서 식별된, "Methods and Systems for Skew Tolerance in and Advanced Detectors for Vector Signaling Codes for Chip-to-Chip Communication"이라는 명칭으로, Brian Holden, Amin Shokrollahi, 및 Anant Singh 명의로 2013년 3월 15일자로 출원된 미국 특허 출원 제13/842,740호;
이하 [Shokrollahi I]로서 식별된, "Method and Apparatus for Low Power Chip-to-Chip Communications with Constrained ISI Ratio"라는 명칭으로, Amin Shokrollahi, Ali Hormati, 및 Roger Ulrich 명의로 2015년 8월 4일자로 출원된 미국 특허 출원 제14/612,241호.
이하 [Simpson I]로서 식별된, "Clock Data Alignment System for Vector Signaling Code Communications Link"라는 명칭으로, Richard Simpson, Andrew Stewart, 및 Ali Hormati 명의로 2015년 10월 29일자로 출원된 미국 특허 출원 제14/926,958호.
이하 [Simpson II]로서 식별된, "Control Loop Management and Differential Delay Detection and Correction for Vector Signaling Code Communications Links"라는 명칭으로, Richard Simpson 및 Roger Ulrich 명의로 2015년 5월 20일자로 출원된 미국 특허 출원 제14/717,717호.
"Multilevel Driver for High Speed Chip-to-Chip Communications"라는 명칭으로, Roger Ulrich 명의로 2014년 6월 25일자로 출원된 미국 특허 출원 제14/315,306호(이하 "Ulrich I"로 칭해짐);
종래 기술에 대한 다음의 추가적인 참조문헌들은 이 출원에서 인용되었다:
이하 [Daugherty]로서 식별된, "Method and Apparatus for Data Rate Detection using a Data Eye Monitor"라는 명칭으로, Dwight D. Daugherty 등의 명의로 2010년 4월 6일자로 등록된 미국 특허 제7,693,088호.
본 실시형태들은 일반적으로 통신 시스템들 회로들에 관한 것으로, 더 상세하게는, 칩-대-칩(chip-to-chip) 통신을 위하여 이용된 고속 멀티-와이어 인터페이스 상에서 송신된 수신된 통신 신호를 위한 차동 신호 도달 시간(differential signal arrival time)들의 측정 및 감소에 관한 것이다.
최신 디지털 시스템들에서, 디지털 정보는 신뢰성 있고 효율적인 방법으로 프로세싱된다. 이 맥락에서, 디지털 정보는 이산적인, 즉, 불연속적인 값들로 이용가능한 정보로서 이해되어야 한다. 비트들, 비트들의 집합들, 그러나 또한, 유한 세트(finite set)의 수들은 디지털 정보를 표현하기 위하여 이용될 수 있다.
대부분의 칩-대-칩, 또는 디바이스-대-디바이스(device-to-device) 통신 시스템들에서, 통신은 총합 대역폭(aggregate bandwidth)을 증가시키기 위하여 복수의 와이어(wire)들 상에서 발생한다. 단일 와이어 또는 한 쌍의 와이어들은 채널 또는 링크로서 지칭될 수도 있고, 다수의 채널들은 전자 컴포넌트들 사이에서 통신 버스를 생성한다. 물리적 회로부 레벨에서는, 칩-대-칩 통신 시스템들에서, 버스들은 전형적으로 칩들과 마더보드(motherboard)들 사이의 패키지에서, 인쇄 회로 기판(printed circuit board)들("PCB들") 상에서, 또는 PCB들 사이의 케이블들 및 커넥터들에서 전기적 전도체들로 이루어진다. 고주파수 애플리케이션들에서는, 마이크로스트립(microstrip) 또는 스트립라인(stripline) PCB 트레이스(trace)들이 이용될 수도 있다.
버스 와이어들 상에서 신호들을 송신하기 위한 보편적인 방법들은 싱글-엔드형(single-ended) 및 차동 시그널링 방법들을 포함한다. 고속 통신들을 요구하는 애플리케이션들에서, 그 방법들은 특히, 고속 통신들에서 전력 소비 및 핀-효율(pin-efficiency)의 측면에서 추가로 최적화될 수 있다. 더 최근에, 벡터 시그널링(vector signaling) 방법들은 칩-대-칩 통신 시스템들의 전력 소비, 핀 효율, 및 잡음 강인성(noise robustness) 사이의 절충들을 추가로 최적화하기 위하여 제안되었다. 이러한 벡터 시그널링 시스템들에서, 송신기에서의 디지털 정보는 송신 채널 성질들 및 통신 시스템 설계 제약들에 기초하여 전력 소비, 핀-효율, 및 속력 절충들을 최적화하기 위하여 선택되는 벡터 코드워드(vector codeword)의 형태로 상이한 표현 공간으로 변환된다. 본원에서, 이 프로세스는 "인코딩"으로서 지칭된다. 인코딩된 코드워드는 신호들의 그룹으로서 통신되고, 전형적으로, 송신기로부터 하나 이상의 수신기들로 다수의 와이어들 또는 통신 채널들 상에서 필수적으로 병렬로 통신된다. 수신기에서, 코드워드에 대응하는 수신된 신호들은 원래의 디지털 정보 표현 공간으로 다시 변환된다. 본원에서, 이 프로세스는 "디코딩"으로서 지칭된다.
이용된 인코딩 방법에 관계 없이, 수신 디바이스에 제시된 수신된 신호들은 송신 채널 지연들, 간섭, 및 잡음에 관계 없이, 원래의 송신된 값들을 최상으로 표현하는 간격들로 샘플링된다(또는 그 신호 값은 그렇지 않을 경우에 레코딩됨). 이 샘플링 또는 슬라이싱 동작(즉, 가장 근접한 신호 포인트를 결정하기 위한 임계화 동작(thresholding operation))의 타이밍은 적절한 샘플 타이밍을 결정하는 연관된 클록 및 데이터 정렬(Clock and Data Alignment; CDA) 타이밍 시스템에 의해 제어된다. 신호들의 그룹이 다수의 와이어들 또는 통신 채널들 상에서 필수적으로 병렬로 통신될 경우에, 다수의 와이어들 또는 채널들 상에서의 전파 지연(propagation delay)에서의 변동들은 신호들의 하나의 그룹 또는 코드워드 엘리먼트를 포함하는 엘리먼트들로 하여금, 상이한 시간들에서 수신되게 할 수 있다. 이 "스큐"는 비정정될 경우에, 코드워드들이 코히어런트 엔티티(coherent entity)들로서 수신되는 것을 방지할 수도 있고, 이에 따라, 디코딩을 좌절시킬 수도 있다.
통신 시스템 상에서 송신된 데이터 값들을 신뢰성 있게 검출하기 위하여, 수신기는 주의 깊계 선택된 시간들에서 수신된 신호 값 진폭들을 정확하게 측정한다. 필수적으로 병렬로 통신된 벡터 시그널링 코드들에 대하여, 이 타이밍 선택은 2 개의 파트들: 그 컴포넌트들의 수신 시의 타이밍 변동들에 관계 없이, 개별적인 와이어들 또는 통신 채널들 상에서 수신된 개별적인 코드워드 엘리먼트들의 정확한 샘플링, 및 전체 수신된 코드워드의 정확한 해독(interpretation)으로 구성된다.
벡터 시그널링 코드 코드워드에 걸친 이 차동 전파 시간들, 또는 "스큐"는 송신 경로 길이 또는 전파 속도에서의 변동들에 의해 야기될 수도 있고, 시간이 지남에 따라 일정할 수도 있거나 변동될 수도 있다. 이에 따라, 수신기에서 스큐를 정확하게 측정하는 것은, 하나의 예로서, 코드워드 디코딩 이전에 가변적인 지연들을 개별적인 와이어 또는 심볼 데이터 경로들로 도입함으로써 수행될 수도 있는 후속 스큐 정정(skew correction)을 위하여 유용하다.
복수의 데이터 스트림들 - 복수의 데이터 스트림들은 현재의 조건에서의 데이터 스트림, 순방향-스큐잉된(skewed-forward) 조건에서의 데이터 스트림, 및 역방향-스큐잉된(skewed-backward) 조건에서의 데이터 스트림을 포함함 - 을 순차적으로 획득하고, 복수의 데이터 스트림들에서의 각각의 데이터 스트림에 대하여, 눈 측정(eye measurement)들 - 눈 측정들은 데이터 스트림의 복수의 샘플들을 생성하는 샘플러(sampler)의 샘플링 임계치(sampling threshold)를 조절함으로써 획득되고, 복수의 샘플들은 에지 샘플(edge sample)들 및 데이터 샘플(data sample)들을 포함하고, 데이터 스트림은 데이터 스트림의 레이트의 2 배와 동일한 레이트에서 샘플링됨 - 의 대응하는 세트를 획득함으로써 비용-함수(cost-function) 값들의 대응하는 세트를 계산하고, 계산된 비용-함수 값들의 세트들의 비교에 기초하여 스큐 제어 신호를 생성하기 위한 방법들 및 시스템들이 설명된다.
도 1은 설명된 방법과 양립가능한 수신기 실시형태를 도시한다.
도 2a는 높은 스큐를 갖는 서브채널을 위한 샘플링 간격들을 도시한다.
도 2b는 송신 데이터가 연속 단위 간격들에서 복제되는 서브채널을 위한 동일한 샘플링 간격들을 도시한다.
도 3은 설명된 측정들에 관련된 특징들을 식별하는, 벡터 시그널링 코드 검출기를 위한 (오직 신호 전이(signal transition)들을 도시하는) 부분적인 수신된 신호 눈 다이어그램(eye diagram)을 도시한다.
도 4는 일부 실시형태들에 따른, 클록 복원 회로의 블록도이다.
도 5는 일부 실시형태들에 따른, 데이터 패턴 분석 회로의 블록도이다.
도 6은 일부 실시형태들에 따른, 스큐 제어 회로의 블록도이다.
도 7은 일부 실시형태들에 따른, 방법의 플로우차트이다.
도 8은 일부 실시형태들에 따른, 조절가능한 입력 지연 블록의 개략도이다.
도 9는 일부 실시형태들에 따른, 샘플러의 블록도이다.
도 2a는 높은 스큐를 갖는 서브채널을 위한 샘플링 간격들을 도시한다.
도 2b는 송신 데이터가 연속 단위 간격들에서 복제되는 서브채널을 위한 동일한 샘플링 간격들을 도시한다.
도 3은 설명된 측정들에 관련된 특징들을 식별하는, 벡터 시그널링 코드 검출기를 위한 (오직 신호 전이(signal transition)들을 도시하는) 부분적인 수신된 신호 눈 다이어그램(eye diagram)을 도시한다.
도 4는 일부 실시형태들에 따른, 클록 복원 회로의 블록도이다.
도 5는 일부 실시형태들에 따른, 데이터 패턴 분석 회로의 블록도이다.
도 6은 일부 실시형태들에 따른, 스큐 제어 회로의 블록도이다.
도 7은 일부 실시형태들에 따른, 방법의 플로우차트이다.
도 8은 일부 실시형태들에 따른, 조절가능한 입력 지연 블록의 개략도이다.
도 9는 일부 실시형태들에 따른, 샘플러의 블록도이다.
[Cronie I]에서 설명된 바와 같이, 벡터 시그널링 코드들은 시스템에서의 2 개의 집적 회로 디바이스들 사이와 같은, 극도로 높은 대역폭 데이터 통신 링크들을 생성하기 위하여 이용될 수도 있다. 다수의 데이터 통신 채널들은 벡터 시그널링 코드의 코드워드들을 통신하기 위하여 함께 작동하는, 벡터 시그널링 코드의 심볼들을 송신한다. 이용된 특정한 벡터 시그널링 코드에 따라서는, 통신 링크를 포함하는 채널들의 수가 2 개로부터 8 개 이상까지의 범위일 수도 있다. 개별적인 심볼들, 예컨대, 임의의 단일 통신 채널 상에서의 송신들은 다수의 신호 레벨들, 종종 3 개 이상을 사용할 수도 있다.
본원에서의 실시형태들은 또한, 코히어런트 총합 결과를 생성하기 위하여 다수의 채널들 또는 채널의 엘리먼트들의 조정을 요구하는 임의의 통신 또는 저장 방법들에 적용할 수도 있다.
입력 샘플링 회로들
고속 집적 회로 수신기를 위한 기존의 실무는 샘플링 디바이스에서 (증폭(amplification) 및 주파수 등화(frequency equalization)와 같은 임의의 관련된 프론트 엔드 프로세싱(front end processing) 후에) 각각의 데이터 라인을 종단시키는 것을 포함한다. 이 샘플링 디바이스는 양자의 시간 및 진폭 차원들에서 제약된 측정을 수행하고; 하나의 예의 실시형태에서, 샘플링 디바이스는 측정되고 있는 시간 간격을 제약하는 샘플-및-유지(sample-and-hold) 회로, 그 다음으로, 그 간격 내의 신호가 기준 값 초과 또는 미만(또는 일부 실시형태들에서, 그에 의해 설정된 경계들 이내)에 속하는지 여부를 결정하는 임계치 검출기 또는 디지털 비교기로 구성될 수도 있다. 또 다른 실시형태에서, 샘플링 디바이스는 에지-트리거링된 플립-플롭(edge-triggered flip-flop)에 필적할 수도 있어서, 클록 전이에 응답하여 그 입력의 상태를 샘플링할 수도 있다. 추후에, 이 문서는 당해 분야에서 동의어로 이용된 등가적이지만, 덜 설명적인 용어 "쉬어(sheer)"가 아니라, 수신기 입력 측정 함수가 양자의 시간 및 진폭 측정 제약들을 암시하기 때문에 이 수신기 입력 측정 함수를 설명하기 위하여 용어 샘플링 디바이스, 또는 더 간단하게 "샘플러"를 이용할 것이다.
도 3에서 예시된 바와 같은 수신기 "눈 도표(eye plot)"는, 이러한 측정으로부터의 정확하고 신뢰성 있는 검출된 결과들, 및 이에 따라, 샘플러 상에서 부과된 시간 및 진폭 측정 윈도우들의 허용가능한 경계들을 제공할 것이거나 제공하지 않을 입력 신호 값들을 그래픽으로 예시한다.
클록 데이터 정렬 또는 CDA 회로는 데이터 라인들 자체들, 또는 전용 클록 신호 입력들 중의 어느 하나로부터 타이밍 정보를 추출함으로써 이러한 샘플링 측정들을 지원하고, 데이터 라인 샘플링 디바이스(들)에 의해 이용된 시간 간격을 제어하기 위한 클록 신호들을 생성하기 위하여 그 추출된 정보를 사용한다. 실제적인 클록 추출은, 그 동작 시에, 수신기 동작의 지원으로 더 높은 주파수 내부 클록들, 다수의 클록 위상들 등을 또한 생성할 수도 있는, 위상 고정 루프(Phase Locked Loop; PLL) 또는 지연 고정 루프(Delay Locked Loop; DLL)와 같은 잘 알려진 회로들을 이용하여 수행될 수도 있다. 이 샘플링 클록들은 전형적으로, 샘플링되어야 할 신호가 안정적, 도 2a에서의 화살표 표기들에 의해 식별된 소위 "눈의 중심(center of eye)" 타이밍 간격들일 때에 샘플링이 발생하도록 CDA를 구성함으로써, 샘플링된 결과들의 품질 및 정확도를 최적화하기 위하여 샘플링되어야 할 데이터와 "정렬"된다.
시스템 환경
설명의 목적들을 위하여, 그리고 제한을 암시하지 않으면서, 다음의 예들은 25 밀리미터에 이르는 동일한 경로 길이, 및 40 피코초(picosecond)의 송신 단위 간격과 동등한 25 기가비트/초/와이어(Gigabit/second/wire)의 시그널링 레이트에서의 동일한 송신 라인 특성들의 8 개의 와이어들을 통한 하나의 송신 및 하나의 수신 집적 회로 디바이스의 상호접속을 포함하는 통신 시스템 환경을 가정한다. [Shokrollahi I]의 5b6w "글래스윙(Glasswing)" 벡터 시그널링 코드는 와이어들 중의 6 개 상에서 5 개의 데이터 값들(각각은 추후에 설명된 바와 같이, 벡터 시그널링 코드의 서브채널에 의해 반송(carry)됨)을 통신하기 위하여 이용된다. 이러한 예의 실시형태에서, 적절한 신호 수신은 판정 피드백 등화(Decision Feedback Equalization; DFE) 방법들을 이용하여 획득된 바와 같은 진보된 수신 등화에 대한 필요성 없이, 연속 시간 선형 등화(Continuous Time Linear Equalization) 또는 CTLE를 이용하여 획득될 수도 있다.
이 예의 통신 채널은 인쇄 회로 기판 조성 또는 트레이스 라우팅(trace routing)에서의 변동들에 의해 유도될 수도 있는 바와 같은 스큐를 포함할 수도 있다는 것이 추가로 가정된다. "낮은 스큐" 예들은 다양한 와이어들 상에서의 신호 전파 시간들 사이에서 5 psec 미만의 변동을 상정할 것이고, "높은 스큐" 예들은 제한을 암시하지 않으면서, 30 피코초만큼 많은 변동을 상정할 것이다. 이에 따라, 낮은 스큐를 정정하는 실시형태들은 눈(eye)들이 이미 부분적으로 개방되는 시스템에서 수평 눈 개방(horizontal eye opening)의 최대화를 일반적으로 다루는 반면, 높은 스큐를 정정하는 실시형태들은 먼저, 임의의 수평 눈 개방을 전혀 검출하지 않는 하나 이상의 서브채널들을 다룰 필요가 있을 수도 있다.
벡터 시그널링 코드를 위한 통신 수신기의 하나의 예의 실시형태가 도 1에서 도시된다. 그 블록도에서, 6 개의 데이터 와이어 입력들 W0 내지 W5는 지연 엘리먼트(delay element)(200)에 의해 각각 프로세싱되고, 결과적인 신호들은 그 다음으로, 임의적인 증폭 및/또는 주파수 보상을 위한 연속 시간 선형 등화기들(Continuous Time Linear Equalizers; CTLE)(120)로 전달된다. CTLE 회로들이 주파수-종속적 송신 매체 손실들을 보상하기 위하여 추가적인 고주파수 이득(또한, 고주파수 "피킹(peaking)"으로서 알려짐)을 제공하도록 구성되는 것이 또한 보편적이다. 결과적인 프로세싱된 와이어 신호들 S0 내지 S5는 벡터 시그널링 코드 MIC0 내지 MIC4의 서브채널들을 디코딩하는 멀티-입력 비교기(Multi-input comparator; MIC)들(130)에 제시된다. 이 서브채널 출력들은 서브채널 1 - 5 데이터 출력들을 생성하는 (이전에 설명된 바와 같은 CDA 기능들을 수행하는) 클록 복원 서브시스템(150)에 의해 결정된 시간 간격들에서 샘플링된다(140).
일부 실시형태들에서, 추가적인 샘플러들은 타이밍 분석 및/또는 관리를 용이하게 하기 위하여, 일부 또는 모든 서브채널 출력들에 대하여 제공된다. 하나의 예로서, 이러한 추가적인 샘플러는 신호 전이들을 검출하고, 이에 따라, CDA 동작을 최적화하기 위하여, 더 이전 또는 더 이후의 클록을 이용하여 트리거링될 수도 있다. 또 다른 예로서, 이러한 추가적인 샘플러는 수직 눈 개방(vertical eye opening)의 측정을 용이하게 하기 위하여, 조절가능한 오프셋 쉬어 전압(offset sheer voltage)으로 구성될 수도 있다.
다양한 와이어 신호들의 차동 도달 시간들 또는 "스큐"는 벡터 시그널링 코드의 적당한 검출을 지연시킬 수도 있거나 이를 방해할 수도 있다. 이 스큐는 송신 경로 엘리먼트(예컨대, 와이어)의 길이 또는 전파 속도에서의 변동들에 의해 야기될 수도 있고, 시간이 지남에 따라 일정할 수도 있거나 변동될 수도 있다. 이에 따라, 수신기에서 스큐를 정확하게 측정하는 것은, 하나의 예로서, 코드워드 디코딩 이전에 가변적인 지연들을 개별적인 심볼 데이터 경로들로 도입함으로써 수행될 수도 있는 후속 스큐 정정을 위하여 유용하다.
일부 실시형태들에서, 장치는 복수의 데이터 스트림들을 순차적으로 수신하고 각각의 데이터 스트림에 대하여, 데이터 스트림의 레이트의 2 배와 동일한 레이트를 가지는 샘플링 클록을 이용하여 데이터 스트림을 샘플링함으로써 샘플들의 대응하는 세트를 생성하도록 구성된 샘플러(140)를 포함하고, 복수의 데이터 스트림들은 현재의 조건에서의 데이터 스트림, 순방향-스큐잉된 조건에서의 데이터 스트림, 및 역방향-스큐잉된 조건에서의 데이터 스트림을 포함하고, 복수의 샘플들은 에지 샘플들 및 데이터 샘플들을 포함한다. 장치는 스큐 제어 신호를 생성하도록 구성된 스큐 제어 회로(160)를 더 포함하고, 스큐 제어 회로는 각각의 데이터 스트림에 대한 눈 측정들 - 눈 측정들은 샘플들의 세트를 생성하는 샘플러의 샘플링 임계치를 조절함으로써 형성됨 - 의 대응하는 세트를 형성하도록 구성된 눈-측정 회로(605), 눈 측정들의 대응하는 세트에 기초하여 비용-함수 값들의 대응하는 세트를 계산하도록 구성된 비용-함수 계산기(610), 및 계산된 비용-함수 값들의 세트들의 비교에 기초하여 스큐 제어 신호를 생성하도록 구성된 비용-함수 비교 회로(615)를 포함한다.
일부 실시형태들에서, 장치는 복수의 데이터 스트림들을 샘플러에 제공하도록 구성된 멀티-입력 비교기(MIC)(130)를 더 포함한다. 일부 실시형태들에서, 장치는 MIC로의 입력 와이어를 현재의, 순방향-스큐잉된, 및 역방향-스큐잉된 조건으로 설정하도록 구성된 지연 회로(200)를 더 포함한다. 일부 실시형태들에서, 지연 회로는 와이어의 노드 커패시턴스(node capacitance)를 조절함으로써 입력 와이어를 설정하도록 구성된다. 일부 실시형태들에서, 스큐 제어 신호는 복수의 비트들을 포함하고, 지연 회로(200)는 스큐 제어 신호의 복수의 비트들에 따라 하나 이상의 트랜지스터들을 인에이블(enable)함으로써 하나 이상의 커패시터들을 와이어에 접속하도록 구성된다. 일부 실시형태들에서, 스큐 제어 신호는 백채널(backchannel)을 통해 송신기로 전송되고, 송신기는 현재의, 순방향-스큐잉된, 및 역방향-스큐잉된 조건들을 설정하도록 구성된다.
일부 실시형태들에서, 복수의 눈 측정들은 (눈 측정들 A 및 D로서 도 3에서 각각 도시된) 눈 측정들의 상단 및 하단, 및 (눈 측정들 B 및 C로서 도 3에서 각각 도시된) 에지 샘플 측정들의 상단 및 하단을 포함한다. 도 3은 전이 신호 트레이스들을 오직 도시한다는 것에 주목한다. 측정 회로는 0-1 및 1-0 전이들이 B 및 C에 대한 값들이 적당하게 캡처된다는 것을 보장하도록, 본원에서 설명된 바와 같이 신호 전이 검출 또는 데이터 패턴 분석을 포함한다.
일부 실시형태들에서, 각각의 데이터 스트림은 하프-레이트(half-rate) 데이터 스트림이고, 여기서, 샘플링 클록은 풀-레이트(full-rate) 샘플링 클록이다. 일부 실시형태들에서, 각각의 데이터 스트림은 풀-레이트 데이터 스트림이고, 여기서, 샘플링 클록은 더블-레이트(double-rate) 샘플링 클록이다. 일부 실시형태들에서, 스큐 제어 신호는 풀-레이트 샘플링 클록을 이용하여 하프-레이트 데이터 스트림들을 샘플링함으로써 대략적(coarse) 스큐 제어 신호를 생성하고, 더블-레이트 샘플링 클록을 이용하여 풀-레이트 데이터 스트림들을 샘플링함으로써 정교한(fine) 스큐 제어 신호를 추후에 생성하도록 구성된다.
도 4는 일부 실시형태들에 따른, 클록 복원 회로(150)의 블록도이다. 도시된 바와 같이, 클록 복원 회로(150)는 데이터 패턴 분석 모듈(402) 및 위상-고정 루프(PLL)(404)를 포함한다. 데이터 패턴 분석 블록(402)은 PLL(404)이 오차 신호(error signal)에 따라 샘플링 클록을 조절하는 것을 가능하게 하기 위하여 전이가 발생한 것으로 결정할 수도 있다. 도 5는 일부 실시형태들에 따른, 예시적인 데이터 패턴 분석 모듈(402)을 예시한다. 도시된 바와 같이, 데이터 패턴 분석 블록(402)은 3 개의 D-플립 플롭(D-flip flop)들(502, 504, 및 506)을 포함한다. 플립 플롭들(502 및 506)의 출력들은 전이가 발생하였는지(하이-투-로우(high-to-low) 또는 로우-투-하이(low-to-high)의 어느 하나)를 결정하기 위한 XOR'd(508)일 수도 있다. 플립 플롭(504)의 출력은 샘플링 클록이 너무 이르거나 너무 늦는지 여부를 표시할 수도 있고, 이것은 오차 신호로서 이용될 수도 있거나, PLL(404)에 의해 오차 신호를 결정하고 PLL의 출력 클록을 조절하기 위하여 이용될 수도 있다. D 플립-플롭들이 도시되지만, 다른 알려진 메모리 회로들, 시프트 레지스터(shift register)들, 및 다양한 다른 디바이스들은 전이들이 발생하고 있다는 것을 식별하기 위하여 이용될 수도 있다는 것이 주목되어야 한다. 위에서 설명된 클록 복원 회로(150)는 수신된 데이터 스트림의 레이트의 2 배인 샘플링 클록을 생성하기 위하여 이용될 수도 있고, 샘플링 클록은 전이들에서 그리고 심볼의 중간 동안에 데이터 스트림을 샘플링한다. 일부 실시형태들은, X 전이들 또는 단위 간격들마다 한 번 업데이트하는 것을 포함하지만, 이것으로 제한되지는 않으면서, 샘플링 클록을 주기적으로 업데이트하기 위한 필터들을 편입시킬 수도 있다.
스큐 조절 및 보상
양자의 설명된 측정 방법 및 정상적인 동작을 위하여 요구된 궁극적인 제거는 도달 시간 변동들을 보상하기 위하여 개별적인 와이어 신호들을 신호에 있어서 증분식으로 오프셋(offset)한다.
다양한 실시형태들은 스큐 제어 회로(160)로부터의 스큐-제어 신호의 제어 하에서 도 1의 지연 엘리먼트들(200)에 의해 예시된 바와 같이, 설명된 실시형태들과 조합하여, 가변적인 지연 엘리먼트들, 조절가능한 FIFO 버퍼들 등을 사용하는 아날로그 또는 디지털 도메인의 어느 하나에서 알려진 기술의 방법들을 편입시킬 수도 있다.
낮은 스큐 조건들을 위하여 적당한 이러한 지연 엘리먼트의 하나의 실시형태가 도 8에서 도시된다. 트랜지스터들(810, 820, 및 830)은 커패시터들 C0, C1, C2에 의해 결정된 양들만큼 접지에 대한 와이어 입력 노드의 커패시턴스를 증가시키기 위하여 스큐 제어 입력들 B0, B1, B2에 의해 각각 인에이블될 수도 있다. 이 추가된 노드 커패시턴스는 인입 송신 라인의 소스 및 종단 임피던스들과 연관지어서, 증가된 지연을 와이어 신호로 도입한다. 일부 실시형태들에서, 와이어 입력 노드에 접속된 커패시턴스의 양은 와이어 입력 노드와 연관된 와이어-특정 스큐 값에 대응한다. 멀티-비트 스큐 제어 신호에 따라 커패시턴스를 조절함으로써, 와이어-특정 스큐 값이 조절될 수도 있다.
대안적인 실시형태는 와이어 신호 경로에서의 어딘가에서; 비-제한적인 예로서, 수신기의 와이어 입력들이 아니라 각각의 CTLE 스테이지(stage)의 출력에서 지연 엘리먼트(200)를 도입한다.
하나의 실시형태에서, 5 fF, 10 fF, 20 fF의 C0, C1, C2 값들은 추가적인 지연의 대략 5 피코초에 대응하는, 35 펨토패럿(femtoFarad)의 추가적인 총합 커패시턴스 값에 이르는 추가되어야 할 커패시턴스의 2진 증분(binary increment)들을 허용한다. 부작용으로서, 추가된 커패시턴스는 또한, 고주파수 응답을 약간 열화시키고, 동일한 실시형태는 최대 5 psec 지연을 도입하도록 구성될 때, 복귀 손실(return loss)에서 또는 (또한 S11로서 일반적으로 알려진) 12.5 GHz에서 1.5 dB 열화를 경험한다.
6 개의 와이어들의 각각에 대한 일 예의 3 비트 스큐 제어 신호로, 전체적인 스큐 제어 신호는 하나의 예로서, 스큐 정정(160) 또는 본원에서 추후에 설명된 알고리즘을 실행하는 다른 관리 프로세서에 의해 구성 또는 조절을 위하여 적당한 18-비트 디지털 제어 워드로서 구체화될 수도 있다.
일 예의 용량성(capacitive) 값들 뿐만 아니라 스위칭가능한 커패시터들의 수의 어느 것도 제한을 암시하지 않고, 다른 실시형태들은 동일한 값들, 2진 비율에서의 값들, 또는 특정한 예상된 조건들을 다루기 위하여 계산된 미리 결정된 값들을 갖는 더 적거나 더 큰 수들의 커패시터들을 편입시키고, 그 커패시터들은 개별적으로 또는 조합하여 선택가능하다.
높은-스큐 환경들과 양립가능한 또 다른 실시형태는 개별적인 와이어 신호들이 그 동안에 안정적인 스큐-수정된 시간들에서, 지연 엘리먼트(200)로서 작동하는 아날로그 추적-및-유지(track-and-hold) 또는 샘플-및-유지 회로를 이용하여 와이어 신호들을 샘플링하고, 샘플링 클록을 이용한 결과적인 MIC 서브채널 출력들의 샘플링(140)은 적어도 그 스큐-수정된 시간들 중의 가장 최신의 것까지 클록 복원 회로(150)에 의해 지연된다.
추가의 실시형태는 역 통신 채널(reverse communications channel)을 통해 측정 수신기에 의해 명령된 바와 같이, 개별적인 와이어 송신 시간들의 송신-측 조절들을 사용한다. 하나의 예로서, [Ulrich I]의 송신 라인 구동기는 각각의 출력 와이어 상에서 데이터를 출력하기 위하여 이용된 클록의 위상의 독립적인 조절을 통해 이러한 능력을 제공하도록 구성될 수도 있다.
수신기 데이터 검출
[Holden I]에서 설명된 바와 같이, 벡터 시그널링 코드들은 멀티-입력 비교기들 또는 혼합기(mixer)들(MIC)을 이용하여 입력 신호들의 세트들을 선형적으로 조합함으로써 효율적으로 검출될 수도 있다. 일 예의 5b6w 코드에 대하여, 6 개의 수신된 데이터 입력 신호들의 가중화된 서브세트들에 대해 작동하는 5 개의 이러한 혼합기들은 추가의 디코딩의 필요성 없이 5 개의 데이터 비트들을 검출할 것이다.
도 1에서 도시된 바와 같이, 데이터 수신기의 하나의 실시형태는 6 개의 데이터 와이어들 상에서 동작하는 6 개의 동일한 CTLE 스테이지들(120)로 구성된다. 등화된 수신된 신호들의 집합은 5 개의 MIC 혼합기들(130)의 세트에 제시된다. [Shokrollahi I]는 수학식 1 내지 5에 의해 정의된 5b6w 코드를 검출하는 멀티 입력 비교기들의 세트를 교시한다:
MIC0 = S0 - S1 (수학식 1)
MIC1 = ½ S0 + ½ SI - S2 (수학식 2)
MIC2 = S3 - S4 (수학식 3)
MIC3 = ½ S3 + ½ S4 - S5 (수학식 4)
MIC4 = 1/3 S0 + 1/3 SI + 1/3 S2 - 1/3 S3 - 1/3 S4 - 1/3 S5 (수학식 5)
여기서, S0 내지 S5는 각각 통신 와이어들 W0 내지 W5로부터 수신된 (임의적으로, 증폭되고, 등화되고, 디스큐잉된(deskewed) 신호들이다.
수신기 눈 측정들
도 3은 시간이 지남에 따른 다수의 수신된 신호 단위 간격들의 이력을 도표화하는 전형적인 수신기 눈 다이어그램을 도시한다. 데이터 검출을 위하여 이용된 수신 "눈(eye)"은 그 "개방(opening)", 유효한 데이터 결과가 항상 획득될 수도 있는 진폭 및 시간에서의 영역에 의해 특징된다.
[Cronie I] 및 [Shokrollahi I]에서 설명된 바와 같은 벡터 시그널링 코드들의 경우에, 관련된 눈 측정들은 서브채널 레벨, 예컨대, [Holden I]에 의해 교시된 바와 같은 멀티 입력 비교기의 혼합 동작을 후행하는 샘플링 포인트에서 있다. 시그널링 레이트가 최대 통신 매체들 용량을 사용하도록 설계되는 많은 실시형태들에서와 같이, 수신된 와이어 신호들의 전이 영역들이 눈의 외관을 원형화(round)하는 상당한 기울기를 가지는 것이 전형적이다. 이러한 상황에서, 부분적으로 중첩하는 입력 컴포넌트들의 기울어진 전이들에 대한 MIC의 혼합 거동은 위상 보간기(phase interpolator)로서 작동하고, 결과적인 혼합된 출력 결과는 전이 위상(transition phase) 또는 그 입력 컴포넌트들의 그것 사이의 중간의 타이밍을 제시한다. 이에 따라, 그 입력 컴포넌트들 사이의 스큐는 인코딩된 서브채널의 데이터에 대한 수평 눈 개방(즉, "눈 개방")이 데이터-종속적 양만큼 그 명목 타이밍(nominal timing)으로부터 오프셋되는 것으로 귀착될 수도 있어서, 수평 눈 개방에서의 효과적인 감소로 이어질 수도 있다. 유사하게, 신호 전이들의 위치는 데이터-종속적으로 되어, 데이터 눈을 선행하고 및/또는 후행하는 전이 영역들의 폭을 효과적으로 증가시킨다.
높은 비정정된 스큐를 갖는 벡터 시그널링 코드에 대하여, 하나 이상의 서브채널들의 수신 눈들이 도 2a에서의 물음표 표기로 표시된 샘플링 간격 시간들에 의해 식별된 바와 같이 완전히 폐쇄되는 것(즉, 신뢰불가능하거나 무효한 샘플링된 데이터로 이어짐)이 가능하다. 이 상황에서, 시그널링 레이트에서의 효과적인 감소는 각각의 코드워드를 다수의 횟수로 방출하도록 송신기를 구성함으로써 (예컨대, 초기화 또는 조절 절차 동안에) 일시적으로 획득될 수도 있다. 예를 들어, 각각의 코드를 2 번 송신하는 것은 유효한 서브채널 데이터가 그 동안에 획득될 수도 있는 잠재적인 수신 윈도우를 2 배로 하고, 추론에 의해, 측정될 수 있는 스큐의 양을 유사하게 증가시킨다. 각각의 코드워드를 2 번 송신하는 예에 대하여 도 2b에서 도시된 바와 같이, 수신기에서 "E"로 표기된 샘플링 간격들의 각각의 쌍의 첫 번째는 신호 에지 전이들 동안에 발생하는 반면, "D"로 표기된 샘플링 간격들의 각각의 쌍의 두 번째는 안정적이고 유효한 데이터의 주기 동안에 발생한다.
스큐 식별 및 반복적 최소화
도 3에서 도시된 바와 같이, 눈 개방은 신호 진폭에 의한 진폭 방향(amplitude direction) AD에서, 그리고 간격 T1에 의한 시간 차원에서 측정된다. 전이 영역은 시간 차원에서 간격 T2로서 전형적으로 특징되지만, (위에서 설명된 신호 기울기 효과들로 인해) 진폭 차원에서 차원 BC로서 간접적으로 또한 측정될 수도 있다.
도 6은 일부 실시형태들에 따른, 스큐-제어 회로(160)를 예시한다. 도시된 바와 같이, 스큐-제어 회로(160)는 눈 측정 회로(605), 비용 함수 계산기(610), 및 비용 함수 비교 회로(615)를 포함한다.
눈-측정 블록(605)은 눈-측정들의 각각의 세트를 비용 함수 계산기(610)로 전송하기 이전에, 현재의, 순방향 스큐잉된, 및 역방향 스큐잉된 각각의 조건에서 스큐 제어 신호에 대한 눈-측정들 ABCD의 세트들을 계산한다. 일부 실시형태들에서, 눈-측정 블록(605)은 전술한 샘플러(140)로부터의 컴포넌트들을 포함할 수도 있다.
도 9는 도 1과 관련하여 이전에 설명된 바와 같이, 일부 실시형태들에 따른, 샘플러(140) 내에 포함될 수도 있는 눈-측정 블록(605)의 컴포넌트들의 세트를 예시한다. 하나 이상의 VCO들(예컨대, VCO 1 및 VCO 2)에 의해 생성된 하나 이상의 샘플링 클록들은 멀티플렉서(multiplexer)(910)에 의해 선택될 수도 있고, 임의적으로, 조절가능한 지연 버퍼(920)에 의해 지연될 수도 있다. 데이터 샘플링 기능은 (본원에서 슬라이서(slicer)들로서 또한 지칭될 수도 있는) 4 개의 클록킹된 샘플러들(950, 951, 952, 953)로서 이 실시형태에서 도시된다. 하나의 실시형태에서, 알려진 기술의 샘플-및-유지, 추적-및-유지, 클록킹된 비교기, 및 다른 필적하는 회로들이 동일하게 적용가능하기 때문에, 제한이 암시되지 않지만, 샘플러들은 클록킹된 아날로그 적분-및-유지(integrate-and-hold) 엘리먼들이다.
각각의 샘플러는 D에서 입력 신호를 받아들이고, 출력 Q에서 이용가능한 결과로 ck에서 수신된 샘플링 클록에 의해 결정된 시간에서 임계치 Th에 대한 D의 상태를 비교한다. 샘플러들(951 및 952)은 각각 이전의 데이터 값들 "하이(high)" 및 "로우(low)"의 DFE 정정 값들에 대응하는 추론적인 DFE 정정 값들 +vh1 및 -vh1을 제공받을 수도 있다. 이에 따라, 결과들 D/E1 및 D/E2 중의 하나는 수신된 데이터 값으로서 멀티플렉서(960)에 의해 선택될 것이고, 다른 결과(잠재적인 에지 전이)는 전이가 이전에 검출된 데이터 값으로부터 발생하였을 경우에 PLL을 조절하기 위한 위상 오차 신호를 생성하기 위하여 멀티플렉서(961)에 의해 위상 비교기/차지 펌프(Charge Pump)(970)로 보내진다.
960으로서 예시된 것에 대한 필적하는 멀티플렉서는 진폭 임계치들 +vey, -vey, 및 단위 간격 주위에서의 샘플링 클록의 회전을 허용하기 위해 조절가능한 지연 버퍼에 의해 제공된 타이밍 오프셋에 대응하는 통계적인 눈 다이어그램의 생성을 위한 측정 결과를 획득하기 위하여, 이전에 수신된 데이터 값에 기초하여 신호들 Eye1 및 Eye2 사이에서 선택한다. 도시된 바와 같이, 가변-위상-오프셋(variable-phase-offset) 클록은 눈의 중심 근처(예컨대, 데이터 샘플) 뿐만 아니라 눈의 에지들(예컨대, 에지 또는 전이 샘플들)을 포함하는, 단위 간격에서의 다양한 시간들에서 눈의 상단 및 하단에 대응하는 +vey (A, B) 및 -vey (C, D)에 대한 값들을 결정하기 위하여 단위 간격 전반에 걸쳐 회전되므로, 진폭 임계치들 +vey, -vey는 조절될 수도 있다. 단위 간격에서의 각각의 포인트에 대한 결정된 값들 A, B, C, 및 D를 이용하면, 눈의 2-차원 다이어그램이 생성될 수도 있고, 결정된 값들에 대해 동작하는 비용 함수들은 와이어-특정 스큐 값들을 조절함으로써 수직 및/또는 수평 눈 개방들을 증가시키기 위하여 분석될 수도 있다.
일부 실시형태들에서, 위상 보간기들(930)은 도 9에서 도시된 바와 같이, 조절가능한 지연 버퍼들 대신에 이용될 수도 있다. 이에 따라, 하나의 예로서, 930은 눈 측정을 위하여 샘플러들(950 및 953)에 제공될 수도 있는 가변-위상-오프셋 클록을 생성하는 위상 보간기이다. 도 9에서 도시된 바와 같이, 멀티플렉서들(951/942)은 데이터-샘플링 클록을 데이터 샘플러들(951/952)로 보내도록 구성가능할 수도 있는 반면, 멀티플렉서들(940/943)은 가변-위상-오프셋 눈-측정 클록을 눈 샘플러들(950/953)로 보내도록 구성가능할 수도 있다. 일부 실시형태들에서, 멀티플렉서들(941/942)은 선택된 국부 발진기(local oscillator) 신호를 데이터 샘플러들(951/952)로 보낼 수도 있는 반면, 반대로, 멀티플렉서들(940/943)은 위상 보간기(930)의 출력을 눈 샘플러들(950/953)로 보내도록 구성된다. 대안적으로, 멀티플렉서들(941/942)은 위상 보간기(930)의 출력을 데이터 샘플러들(951/952)로 보낼 수도 있는 반면, 반대로, 멀티플렉서들(940/943)은 선택된 국부 발진기 신호를 눈 샘플러들(950/953)로 보내도록 구성된다. 일부 실시형태들에서, 위상 보간기(930)는 연관된 지연을 가질 수도 있다. 이러한 실시형태들에서, 위상 보간기 지연은 측정될 수도 있고, 그 다음으로, 후속 동작에서 참작될 수도 있다. 하나의 실시형태에서, 국부 발진기 신호는 데이터 샘플러들(951/952)에 적용될 수도 있고, 위상 보간기는 눈의 에지가 검출될 때까지 국부 발진기 신호를 조절할 수도 있다. 이것은 보간기 오차와 함께 전체 오프셋인, 눈의 에지에 대한 오프셋을 표현하는 보간기 코드를 제공한다. 그 다음으로, 클록 신호의 역할들은 눈의 에지가 샘플러들(950/953)에 의해 검출될 때까지 위상 보간기가 회전되도록, 멀티플렉서들을 통해 스위칭될 수도 있다. 이 회전이 발생하고 있을 때, 샘플러들(951/952)에 의해 생성된 오차 신호들은 조합된 국부 발진기 및 위상 보간기 출력이 눈의 중간에 고정된 상태로 유지한다. 결과적인 보간기 코드는 보간기 지연을 결정하기 위하여 최초의 보간기 코드와 조합될 수도 있다.
이전에 설명된 바와 같이, 수신된 신호 MIC는 멀티와이어 버스의 복수의 와이어들에 접속된 적어도 하나의 멀티-입력 비교기(multi-input comparator; MIC)에 의해 생성되고, MIC는 수신된 데이터 신호를 형성하도록 구성된다. 적어도 국부 발진기 및 조절가능한 위상 보간기(930)를 포함하는 클록 생성기 PLL은 데이터-샘플링 클록 및 가변-위상-오프셋 눈-측정 클록을 생성하도록 구성된다. 적어도 하나의 데이터 쉬어는 데이터 샘플링 클록을 수신하도록 구성되고 수신된 데이터 신호의 수신 샘플을 생성하도록 구성되고, 적어도 하나의 눈 쉬어는 가변-위상-오프셋 눈-측정 클록을 수신하도록 구성되고 복수의 눈 특성 측정들을 생성하도록 구성된다. 일부 실시형태들에서, 멀티플렉서들(941 및 942)은 국부 발진기 신호 VCO1/VCO2 및 위상 보간기(930)에 의해 생성된 신호 중의 하나를 데이터 슬라이서들(951 및 952)에 각각 제공하도록 구성된다. 이러한 실시형태들에서, 멀티플렉서들(940 및 943)은 국부 발진기 신호 및 위상 보간기 신호 중의 다른 것을 눈 슬라이서들(950 및 953)에 각각 제공하도록 구성될 수도 있다. 판정 피드백 등화(DFE)를 사용하는 실시형태에서, 눈 쉬어는 포지티브 임계치 오프셋을 가지는 제 1 눈 쉬어, 및 네거티브 임계치 오프셋을 가지는 제 2 눈 쉬어를 포함할 수도 있다. 이러한 오프셋들은 눈의 수직 개방을 결정하기 위한 눈 특성 측정들을 행하기 위하여 조절될 수도 있다. 예를 들어, 가변-위상-오프셋 눈-측정 클록이 주어진 단위 간격 내에서 순방향 및 역방향으로 회전되는 동안에, 임계치 오프셋들 ±vey는 단위 간격에서의 다양한 위치들에서 눈 높이를 결정하기 위하여 더 높게 그리고 더 낮게 조절될 수도 있다.
일부 실시형태들에서, 도 3에서 도시된 바와 같이 눈-측정들 B 및 C를 결정하는 것은 도 2b에서 도시된 바와 같이, "D"에서 샘플링된 이전 및 다음 값들이 동일하지 않은(예컨대, 전이가 발생함) 샘플 시간들 "E"에 대하여 '1' 값들이 보여지지 않을 때까지, 대응하는 샘플러(950)의 샘플러 판정 임계치 VTH = +vey를 증분식으로 증가시키는 눈-측정 블록(605)이 데이터 에지들 상에 있도록, 위상 보간기(930)를 이용하여 샘플링 클록을 조절하는 것을 포함할 수도 있다. 유사하게, 포인트 C는 "D"에서 샘플링된 이전 및 다음 값들이 동일하지 않은 샘플러 시간들 "E"에 대하여 '0' 값들이 보여지지 않을 때까지, 샘플러(953)의 샘플러 임계치 VTH = -vey를 증분식으로 저하시킴으로써 측정된다. 일부 실시형태들에서, 눈-측정 포인트 B 및 C를 결정하는 것은 '0/1' 값들의 임계치 백분율이 보여지는 것으로 결정하는 것을 각각 포함하는 '1/0' 값들이 보여지지 않는 것으로 결정하는 것을 포함한다.
일부 실시형태들에서, 위에서 설명된 B를 결정하는 것과 유사하게 수행될 수도 있는, 도 3에서 도시된 바와 같이 "개방 눈의 상단(top of open eye)" 눈-측정 A를 결정하는 것은, 데이터 "1들"의 (예컨대, 임계치 값을 이용한) 신뢰성 있는 검출이 데이터 간격에서 중심이 두어지는 샘플링 클록에 따라 획득될 수 없을 때까지, 눈-측정 블록(605)이 대응하는 샘플러(950)의 샘플링 판정 임계치 VTH = +vey를 증분식으로 증가시키는 것을 포함한다. 유사하게, "개방 눈의 하단(bottom of open eye)" 눈-측정 D를 구하는 것은 데이터 "0들"의 신뢰성 있는 검출이 획득될 수 없을 때까지, 임계치 VTH = -vey를 감소시키는 것을 포함할 수도 있다. 유사한 임계치 백분율들은 눈-측정들 A 및 B를 결정할 때에 위에서 설명된 바와 같이 이용될 수도 있다.
일부 실시형태들에서, 비용 함수 계산기(610)는 눈-측정 블록(605)으로부터 눈-측정들의 세트들을 수신하고 각각의 조건에 대한 눈 측정들을 위한 개개의 비용 함수들을 생성하도록 구성될 수도 있다. 비용 함수 비교 블록(615)은 그 다음으로, 이하에서 더 상세하게 설명된 바와 같이, 각각의 비용 함수를 비교할 수도 있고, 스큐 제어 신호를 이에 따라 설정할 수도 있다.
비용 함수 비교(615)에 의해 실행된 알고리즘은 특정 비용 함수를 최대화함으로써 스큐들을 구한다. 도 3에서 도시된 바와 같이, 포인트들 B 및 C는 교차(cross-over) 영역(에지 샘플들)의 높이를 결정하고, 포인트들 A 및 D는 눈의 높이를 나타낸다. 비용 함수 비교(615)는 이하에서 설명된 바와 같이, 계산된 비용 함수 값들을 비교할 수도 있다:
1. 최상의 스큐는 A와 D 사이의 거리를 최대화하는, 즉, 최악의 수신된 서브채널 상에서의 눈 높이를 최대화하는 것이다
2. 최상의 스큐는 포인트들 A 및 B 사이의 거리를 최대화하는, 즉, 눈 높이를 최대화하였고, 최악의 수신된 서브채널 상에서 교차 영역을 최소화한 것이다
3. 최상의 스큐는 포인트들 B 및 C 사이의 거리를 최소화한, 즉, 최악의 수신된 서브채널 상에서 교차 영역을 최소화한 것이다
위에서의 3 개의 비용-함수들 중의 임의의 것이 이용될 수 있지만, 하나의 실시형태는 선택된 비용 함수에 의존하고; 교차 영역의 폭은 스큐에서의 변경들에 더 신속하게 응답하고, 이에 따라, 이 비용 함수를 더 민감하게 하지만, 수직 눈 개방 최적화가 최적화 목표로서 또한 포함되고, 이에 따라, 이 비용 함수는 눈 높이와 교차 영역 폭 사이의 절충을 제공한다.
일부 실시형태들에서, 데이터 수신기는 데이터를 최적으로 샘플링하도록(즉, 스큐 측정을 위하여 독립적으로 조절가능하지 않음) 구성된 시스템의 수신 클록 서브시스템에 의해 제어된 타이밍 간격에서 적어도 하나의 MIC 서브채널 출력의 그 측정을 수행하는 데이터 샘플러(140)를 포함하는 하드웨어 실시형태를 사용하고, 샘플러는 조절가능한 임계치 레벨 VTH에 대한 그 디지털 출력 판정을 행한다.
정상적인 동작 조건들 하에서, 수신된 신호들은 눈-중심(center-of-eye) 샘플링 시간들에서 안정적이어서, 아마도, 전이 특성들의 직접적인 측정들을 불가능하게 한다. 그러나, 상당한 스큐가 존재하고 및/또는 와이어 입력 신호들의 고주파수 증폭(예컨대, CTLE 피킹)이 감소될 경우에, 혼합된 서브채널 출력들의 전이들은 도 2a에서와 같은 통상적으로 안정적인 "데이터 눈" 영역으로 확장되어, 전이들이 데이터-샘플링 간격에서 클록킹되는 샘플러에 의해 검출되는 것을 허용한다. 이것은 반복된 데이터 값 송신의 이전에 설명된 기법과 도 2b에서 예시된 바와 같이 조합될 수도 있다. 예시된 예에서, 각각의 데이터 값은 2 번 송신되고, 수신기는 에지 전이 정보("E"로 표기된 샘플 시간들) 및 데이터("D"로 표기된 샘플 시간들)을 위한 연속 수신 단위 간격들을 샘플링한다. 이러한 방식으로 검출된 연속 데이터 값들은 그 다음으로, 이러한 전이들의 방향 및 특성들을 결정하기 위하여 이용될 수도 있어서, 중간 에지 전이 정보의 분석을 안내할 수도 있다.
하나의 실시형태에서, 스큐-제어 회로(160)는 제로(zero)에서의 모든 와이어-특정 스큐 값들로 시작하여, 최악의 수신된 서브채널 MIC 상에서 먼저 동작한다. 그것은 반복 알고리즘으로서 구현된다:
1. 비용 함수는 현재의 해(solution)에서 계산된다.
2. 와이어 i는 고정된 다른 와이어들 상에서의 스큐와 S 피코초 순방향("상부(up)") 및 그 다음으로 역방향("하부(down)")으로 스큐잉된다. 비용 함수는 2 개의 경우들에 대하여 계산된다.
3. 비용 함수를 주시하면, 상부가 하부보다 더 양호한 현재보다 더 양호할 경우에, 우리는 이 와이어에 대하여 방향 D(i)를 +1로 설정하고, 상부가 현재보다 더 열악할 경우에, 우리는 방향 D(i)를 -1로 설정한다.
4. 와이어들의 각각 상에서의 위에서 설명된 바와 같은 편 미분(partial derivative)들을 구한 후에, 와이어 i 상에서의 와이어-특정 스큐 값은 방향 D에서 하나의 스텝(step)만큼 변경된다
단계들 1 내지 4의 일부 반복들 후에, 누군가는 현재의 해 주위에서의 경도(gradient)를 더 정확하게 구하고 해를 미세 튜닝하기 위하여 스큐 S의 양을 절반으로 할 수 있다. 알고리즘은 일부 수의 연속 시도들에서 변경이 행해지지 않거나, 최대 수의 반복들에 도달될 경우에 완료된다.
서브채널 검출기들에 대한 반복 분석의 관계
벡터 시그널링 코드들은 와이어 스큐에 대한 그 응답에 있어서 상이하다. 클래스윙 코드를 하나의 예로서 이용하면, 수학식 1에 의해 정의된 MIC에 의해 검출된 서브채널은 와이어들 W0 및 W1 사이의 스큐에 대해 오직 민감한 반면, 수학식 5에 의해 정의된 MIC에 의해 검출된 서브채널은 와이어들 W0 내지 W4 중의 임의의 것 사이에서의 스큐에 의해 영향을 받을 수도 있다. 이에 따라, 대안적인 실시형태는 다른 서브채널들의 반복 측정들에 기초하여, 그 와이어들과 와이어들의 나머지 사이의 비교들로 진행하기 전에, 특정한 서브채널들 및 그 서브채널들에 영향을 주는 와이어들의 특정한 서브세트들에 대해 위의 단계들 1 내지 4를 반복할 수도 있다.
제한을 암시하지 않으면서 제공된 하나의 실시형태에서, MIC0은 와이어들 W0 및 W1 사이의 스큐를 정정하기 위하여 이용되고, 그 다음으로, MIC1은 와이어들 W0 및 W1의 가정된 기준선에 대한 와이어 W2의 스큐를 정정한다. MIC2는 와이어들 W3 및 W4 사이의 스큐를 정정하기 위하여 이용되고, 그 다음으로, MIC3은 와이어들 W3 및 W4의 가정된 기준선에 대한 와이어 W5의 스큐를 정정한다. 최종적으로, MIC4는 그룹으로서의 3 개의 와이어들 W0, W1, W2와, 그룹으로서의 3 개의 와이어들 W3, W4, W5 사이의 스큐를 정정하기 위하여 이용된다.
다른 벡터 시그널링 코드들은 이러한 기회를 서브세트에 제공하지 않을 수도 있다. 추가의 예로서, [Cronie I]의 H4 코드는 3 개의 2진 값들을 4 개의 와이어들 상으로 통신할 수 있는 3 개의 서브채널들을 인코딩하고, 각각의 서브채널은 다양한 치환들로, 다른 2 개의 수신된 와이어 값들의 합에 대하여 2 개의 수신된 와이어 값들의 합을 비교한다. 이에 따라, 서브채널은 4 개 미만의 와이어 신호들에 종속된다. 하지만, 모든 3 개의 서브채널 결과들이 동시에 검사될 경우에, 수신된 스큐에 대한 특정한 와이어의 기여를 식별하는 것이 가능하여, 반복 방법을 최적화한다. 대안적인 실시형태는 수정된 반복 알고리즘을 사용한다:
1. 비용 함수는 모든 서브채널들에 대한 현재의 해에서 계산된다.
2. 와이어 i는 고정된 다른 와이어들 상에서의 스큐와 S 피코초 순방향("상부") 및 그 다음으로 역방향("하부")으로 스큐잉된다. 비용 함수는 2 개의 경우들에 대한 모든 서브채널들에 대하여 계산된다.
3. 모든 서브채널들에 걸친 비용 함수들의 합을 주시하면, 상부가 하부보다 더 양호한 현재보다 더 양호할 경우에, 우리는 이 와이어에 대하여 방향 D(i)를 +1로 설정하고, 상부가 현재보다 더 열악할 경우에, 우리는 방향 D(i)를 -1로 설정한다. 비용 함수들의 합이 변경되지 않은 상태로 유지될 경우에(예컨대, 일부 서브채널들은 더 양호하고, 일부는 더 열악함), 방향 D(i)는 그 와이어에 대하여 0으로 설정된다.
와이어들의 각각 상에서의 위에서 설명된 바와 같은 편 미분들을 구한 후에, 와이어들 상에서의 스큐는 방향 D에서 하나의 스텝만큼 변경된다. D(i) = 0일 경우에, 그 와이어의 와이어-특정 스큐 값에 대해 변경이 행해지지 않는다.
도 7은 일부 실시형태들에 따른, 방법(700)의 플로우차트이다. 도시된 바와 같이, 방법은 단계(702)에서, 복수의 데이터 스트림들 - 복수의 데이터 스트림들은 현재의 조건에서의 데이터 스트림, 순방향-스큐잉된 조건에서의 데이터 스트림, 및 역방향-스큐잉된 조건에서의 데이터 스트림을 포함함 - 을 획득하는 것을 포함한다. 방법은 복수의 데이터 스트림들에서의 각각의 데이터 스트림에 대하여, 단계(704)에서, 눈 측정들 - 눈 측정들은 데이터 스트림의 복수의 샘플들을 생성하는 샘플러의 샘플링 임계치를 조절함으로써 획득되고, 복수의 샘플들은 에지 샘플들 및 데이터 샘플들을 포함하고, 데이터 스트림은 데이터 스트림의 레이트의 2 배와 동일한 레이트에서 샘플링됨 - 의 대응하는 세트를 획득함으로써, 그리고 단계(706)에서, 눈 측정들의 대응하는 세트에 기초하여 비용-함수 값들의 대응하는 세트를 계산함으로써, 비용-함수 값들의 대응하는 세트를 계산하는 것을 더 포함한다. 단계(708)에서는, 비용 함수 값들의 세트들이 비교되고, 스큐 제어 신호는 단계(710)에서 생성된다. 스큐 제어 신호는 멀티-와이어 버스의 대응하는 와이어들의 하나 이상의 와이어-특정 스큐 값들을 업데이트하기 위하여 이용된다.
일부 실시형태들에서, 복수의 데이터 스트림들은 멀티-입력 비교기(MIC)로부터 수신하고 있다. 일부 실시형태들에서, 현재의, 순방향-스큐잉된, 및 역방향-스큐잉된 조건들은 각각 현재의, 순방향-스큐잉된, 및 역방향-스큐잉된 조건에서 MIC의 입력에서의 단일 와이어를 설정함으로써 획득된다. 일부 실시형태들에서, 스큐 제어 신호는 단일 와이어의 와이어 커패시턴스(wire capacitance)를 조절하기 위하여 이용된다. 이러한 실시형태들에서, 스큐 제어 신호는 하나 이상의 트랜지스터들을 인에이블함으로써 하나 이상의 커패시터들을 와이어에 접속하기 위한 복수의 비트들을 포함한다.
일부 실시형태들에서, 스큐 제어 신호는 백채널을 통해 송신기로 전송되고, 여기서, 송신기는 현재의, 순방향-스큐잉된, 및 역방향-스큐잉된 조건들을 설정한다.
일부 실시형태들에서, 복수의 눈 측정들은 눈 측정들의 상단 및 하단, 및 에지 샘플 측정들의 상단 및 하단을 포함한다.
일부 실시형태들에서, 각각의 데이터 스트림은 하프-레이트 데이터 스트림이고, 여기서, 샘플링 클록은 풀-레이트 샘플링 클록이다. 대안적인 실시형태들에서, 각각의 데이터 스트림은 풀-레이트 데이터 스트림이고, 여기서, 샘플링 클록은 더블-레이트 샘플링 클록이다. 일부 실시형태들에서, 대략적 스큐 제어 신호는 풀-레이트 샘플링 클록을 이용하여 하프-레이트 데이터 스트림들을 샘플링함으로써 생성되고, 추후에, 정교한 스큐 제어 신호는 더블-레이트 샘플링 클록을 이용하여 풀-레이트 데이터 스트림들을 샘플링함으로써 생성된다.
일부 실시형태들에서는, 스큐 보상의 방법이 이용되고, 방법은 신호 엘리먼트들의 복수의 세트들을 수신하는 것을 포함하고, 여기서, 각각의 신호 엘리먼트는 멀티와이어 버스의 와이어들의 세트의 개개의 와이어 상에서 수신된다. 신호 엘리먼트들의 세트는 인코더/송신기로부터 송신되는 직교 코드(orthogonal code)의 코드워드들이지만, 동일하지 않은 지연들을 거친 후에 수신될 수도 있다. 수신된 신호 엘리먼트들은 그 다음으로, 신호들을 송신하기 위하여 이용된 서브-채널들에 따라 조합된다. 조합들은 서브-채널에 따라 구성 엘리먼트들을 가산 및/또는 감산하기 위하여 적절한 가중치들을 갖는 선형 증폭기의 형태로 멀티-입력 비교기를 통해 행해진다. 방법은 그 다음으로, 현재의 채널 조건들을 측정하기 위한 스큐 메트릭(skew metric)들의 세트를 결정한다. (i) 적어도 하나의 서브-채널 조합에 대한 상부 및 하부 개방-눈 임계치들, (ii) 적어도 하나의 서브-채널 조합에 대한 상부 및 하부 전이 임계치들; 또는 양자의 (i) 및 (ii)를 적어도 포함하는 다양한 스큐 메트릭들이 위에서 설명되었다;
개방-눈 임계치들은 심지어 하이 신호(high signal)의 존재 시에 로직 제로(logic zero)가 검출되는(즉, 조합된 전압이 임계치 미만임) 포인트까지 임계치를 증가시키는 것, 그리고 심지어 로우 신호의 존재 시에 로직 1이 검출될(즉, 조합된 전압이 임계치 초과임) 때까지 임계치를 감소시키는 것에 의한 것과 같이, 쉬어 임계치 레벨을 조절함으로써 결정될 수도 있다. 대안적으로, 최소 샘플 값이 하이 신호 트레이스로부터 획득된 샘플 값들의 세트로부터 선택되고, 최대 샘플 값이 로우 신호 트레이스로부터 획득된 샘플 값들의 세트로부터 선택되도록, 샘플들은 양자화될 수도 있고 비교될 수도 있다.
(ii)에 따른 스큐 메트릭들은 로직 1들이 전이 영역에서 위치된 샘플링 순간에 검출되도록 슬라이싱 임계치를 변경함으로써, 그리고 그 다음으로, 로직 제로들이 전이 영역에서 위치된 샘플링 순간에 검출되도록 슬라이싱 임계치를 변경함으로써 각각 획득될 수도 있다.
방법은 또한, 와이어들의 세트의 적어도 하나의 와이어의 스큐 특성을 변경하는 것, 및 이에 응답하여, 위의 (i) 및 (ii)의 동일한 설명들에 따라 조절된 스큐 메트릭들의 세트를 결정하는 것을 포함한다.
그 다음으로, 방법은 스큐 메트릭들의 세트 및 조절된 스큐 메트릭들의 세트에 기초하여 스큐 특성을 설정하는 것을 포함한다. 본원에서 설명된 바와 같이, 하나 이상의 비용 함수들은 어느 스큐 설정이 더 양호한 성능을 제공하는지를 결정하기 위하여 이용될 수도 있다. 측정 및 조절들은 본원에서 설명된 바와 같이 반복적으로 수행될 수도 있다.
본원에서 제시된 예들은 점-대-점(point-to-point) 유선 통신들을 위한 벡터 시그널링 코드들의 이용을 예시한다. 설명의 목적들을 위하여, 제 1 송신 디바이스와 제 2 수신 디바이스 사이의 상호접속은 단방향성(unidirectional) 시그널링 네트워크들로서 설명되었다. 그러나, 이것은 설명된 발명의 범위를 제한하는 것으로서 임의의 방법으로 보여지지 않아야 한다. 이 출원에서 개시된 방법들은 시그널링 방향을 교대할 수 있거나(즉, 반이중(half duplex)), 양자의 방향들에서(즉, 전이중(full duplex)) 별도의 송신기들과 수신기들 사이의 동시 통신을 제공할 수 있는 네트워크들에 동일하게 적용가능하다. 유사하게, 설명된 발명의 하나를 초과하는 사례는 더 폭넓은 데이터 워드들을 통신하고 및/또는 더 높은 전체적인 통신 대역폭을 제공하기 위하여 필수적으로 병렬로 이용될 수도 있고, 개별적인 사례들은 개별적인 내장된 클록들을 가지거나, 2 개 이상의 사례들은 공통 클록을 공유한다. 설명된 와이어 상호접속들이 아니라, 광학 및 무선 통신들을 포함하는 다른 통신 매체들이 유사하게 이용될 수도 있다. 이에 따라, "전압" 또는 "신호 레벨"과 같은 본원에서의 설명적 용어들은 "광학적 세기", "RF 변조" 등과 같은 다른 측정 시스템들에서의 등가물들을 포함하는 것으로 고려되어야 한다. 본원에서 이용된 바와 같이, 용어 "물리적 신호"는 정보를 전달할 수 있는 물리적 현상의 임의의 적당한 거동 및/또는 속성을 포함한다. 물리적 신호들은 유형(tangible) 및 비-일시적(non-transitory)일 수도 있다.
Claims (20)
- 방법으로서,
복수의 멀티-입력 비교기(multi-input comparator; MIC)를 이용하여, 출력 신호의 세트를 생성하는 단계 - 각 출력 신호는 멀티-와이어 버스의 각각의 와이어를 통해 수신된 복수의 신호의 각각의 선형 조합으로써 생성됨 -;
상기 출력 신호의 세트 중 주어진 출력 신호에서의 복수의 전이에 대한 데이터 종속(data-dependent) 교차(cross-over) 영역을 측정하는 단계 - 상기 복수의 전이는 상기 멀티-와이어 버스의 주어진 와이어 상의 입력 신호 전이와 연관됨 -; 및
백채널(backchannel)을 통해 송신기로 스큐 제어 신호를 전송함으로써, 상기 복수의 전이에 대한 상기 측정된 데이터 종속 교차 영역에 기초하여 상기 주어진 와이어의 와이어 특정(wire-specific) 스큐 값을 설정하는 단계
를 포함하는, 방법. - 제 1 항에 있어서,
상기 주어진 출력 신호에 대한 수직 개방 측정을 생성하는 단계를 더 포함하고,
상기 주어진 와이어의 와이어 특정 스큐 값을 설정하는 단계는 상기 주어진 출력 신호에 대해 상기 측정된 수직 개방에 추가로 기초하는, 방법. - 제 1 항에 있어서,
상기 주어진 출력 신호에 대한 수직 개방 측정을 생성하는 단계를 더 포함하고,
상기 주어진 와이어의 와이어 특정 스큐 값을 설정하는 단계는 상기 수직 개방 측정과 대응하는 교차 영역 측정 사이의 수직 거리에 추가로 기초하는, 방법. - 제 1 항에 있어서,
상기 주어진 출력 신호에서의 제2 복수의 전이에 대한 상기 데이터 종속 교차 영역을 측정하는 단계 - 상기 제2 복수의 전이는 상기 멀티-와이어 버스의 제2 와이어에서의 전이와 연관됨 -; 및
상기 멀티-와이어 버스의 상기 제2 와이어와 연관된 와이어 특정 스큐 값을 업데이트하는 단계
를 더 포함하는, 방법. - 제 1 항에 있어서,
상기 출력 신호의 세트 중 제2 출력 신호에서의 복수의 전이에 대한 제2 데이터 종속 교차 영역을 측정하는 단계를 더 포함하는, 방법. - 제 1 항에 있어서,
상기 주어진 출력 신호는 나머지 출력 신호의 데이터 종속 교차 영역보다 더 넓은 데이터 종속 교차 영역을 갖는 것으로 상기 출력 신호의 세트로부터 선택되는, 방법. - 제 1 항에 있어서,
상기 멀티-와이어 버스의 상기 주어진 와이어와 연관된 상기 복수의 전이는 상기 주어진 와이어에서 적어도 2개의 상이한 크기(magnitude)의 전이와 연관되는, 방법. - 제 1 항에 있어서,
상기 복수의 전이 중 적어도 하나의 전이는 상기 멀티-와이어 버스의 적어도 3개 와이어 상의 입력 신호 전이와 연관되는, 방법. - 제 1 항에 있어서,
상기 데이터 종속 교차 영역을 측정하는 단계는 상기 주어진 와이어를 적어도 2개의 스큐 구성으로 설정하는 단계를 포함하는, 방법. - 제 9 항에 있어서,
상기 적어도 2개의 스큐 구성은 역방향 스큐, 현재 및 순방향 스큐로 구성되는 그룹으로부터 선택되는, 방법. - 장치에 있어서,
출력 신호의 세트를 생성하도록 구성된 복수의 멀티-입력 비교기(MIC) - 각 출력 신호는 멀티-와이어 버스의 각각의 와이어를 통해 수신된 복수의 입력 신호의 각각의 선형 조합으로써 생성됨 -;
상기 출력 신호의 세트 중 주어진 출력 신호에서의 복수의 전이에 대한 데이터 종속 교차 영역을 측정하도록 구성된 눈 샘플러(eye sampler) - 상기 복수의 전이는 상기 멀티-와이어 버스의 주어진 와이어 상의 입력 신호 전이와 연관됨 -; 및
백채널(backchannel)을 통해 송신기로 스큐 제어 신호를 전송함으로써, 상기 복수의 전이에 대한 상기 측정된 데이터 종속 교차 영역에 기초하여 상기 주어진 와이어의 와이어 특정 스큐 값을 조정하도록 구성된 비용 함수 회로
를 포함하는, 장치. - 제 11 항에 있어서,
상기 눈 샘플러는 상기 주어진 출력 신호에 대한 수직 개방을 측정하도록 추가로 구성되고,
상기 비용 함수 회로는 상기 주어진 출력 신호에 대한 상기 측정된 수직 개방에 기초하여 상기 주어진 와이어의 상기 와이어 특정 스큐 값을 설정하도록 구성되는, 장치. - 제 11 항에 있어서,
상기 눈 샘플러는 상기 주어진 출력 신호에 대한 수직 개방을 측정하도록 추가로 구성되고,
상기 비용 함수 회로는 상기 수직 개방 측정 및 대응하는 교차 영역 측정 사이의 수직 거리에 기초하여 상기 주어진 와이어의 상기 와이어 특정 스큐 값을 설정하도록 구성되는, 장치. - 제 11 항에 있어서,
상기 눈 샘플러는 상기 주어진 출력 신호에서의 제2 복수의 전이에 대해 상기 데이터 종속 교차 영역을 측정하도록 추가로 구성되고 - 상기 제2 복수의 전이는 상기 멀티-와이어 버스의 제2 와이어에서의 전이와 연관됨-,
상기 비용 함수 회로는 상기 멀티-와이어 버스의 상기 제2 와이어와 연관된 와이어 특정 스큐 값을 업데이트하도록 구성되는, 장치. - 제 11 항에 있어서,
상기 눈 샘플러는 상기 출력 신호의 세트 중 제2 출력 신호에서의 복수의 전이에 대한 제2 데이터 종속 교차 영역을 측정하도록 추가로 구성되는, 장치. - 제 11 항에 있어서,
상기 주어진 출력 신호는 나머지 출력 신호의 데이터 종속 교차 영역보다 더 넓은 데이터 종속 교차 영역을 갖는 것으로 상기 출력 신호의 세트로부터 선택되는, 장치. - 제 11 항에 있어서,
상기 멀티-와이어 버스의 상기 주어진 와이어와 연관된 상기 복수의 전이는 상기 주어진 와이어에서 적어도 2개의 상이한 크기의 전이와 연관되는, 장치. - 제 11 항에 있어서,
상기 복수의 전이 중 적어도 하나의 전이는 상기 멀티-와이어 버스의 적어도 3개의 와이어 상의 입력 신호 전이와 연관되는, 장치. - 제 11 항에 있어서,
상기 비용 함수 회로는 적어도 2개의 스큐 구성에서 상기 주어진 와이어를 설정하도록 구성되는, 장치. - 제 19 항에 있어서,
상기 적어도 2개의 스큐 구성은 역방향 스큐, 현재 및 순방향 스큐로 구성되는 그룹으로부터 선택되는, 장치.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762464597P | 2017-02-28 | 2017-02-28 | |
US62/464,597 | 2017-02-28 | ||
PCT/US2018/020051 WO2018160603A1 (en) | 2017-02-28 | 2018-02-27 | Method for measuring and correcting multiwire skew |
KR1020197028617A KR102334889B1 (ko) | 2017-02-28 | 2018-02-27 | 멀티와이어 스큐를 측정하고 정정하기 위한 방법 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197028617A Division KR102334889B1 (ko) | 2017-02-28 | 2018-02-27 | 멀티와이어 스큐를 측정하고 정정하기 위한 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210152571A KR20210152571A (ko) | 2021-12-15 |
KR102447648B1 true KR102447648B1 (ko) | 2022-09-26 |
Family
ID=63370225
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197028617A KR102334889B1 (ko) | 2017-02-28 | 2018-02-27 | 멀티와이어 스큐를 측정하고 정정하기 위한 방법 |
KR1020217039184A KR102447648B1 (ko) | 2017-02-28 | 2018-02-27 | 멀티와이어 스큐를 측정하고 정정하기 위한 방법 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020197028617A KR102334889B1 (ko) | 2017-02-28 | 2018-02-27 | 멀티와이어 스큐를 측정하고 정정하기 위한 방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10819499B2 (ko) |
EP (1) | EP3590020A4 (ko) |
KR (2) | KR102334889B1 (ko) |
CN (2) | CN116860070A (ko) |
WO (1) | WO2018160603A1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
CN111431610B (zh) * | 2020-02-21 | 2021-06-04 | 北京仿真中心 | 串行通信中继装置及*** |
KR20210142336A (ko) * | 2020-05-18 | 2021-11-25 | 삼성전자주식회사 | 클럭 및 데이터 복구 회로 및 이를 구비하는 수신 장치 |
KR20230073910A (ko) * | 2021-11-19 | 2023-05-26 | 에스케이하이닉스 주식회사 | 멀티레벨 신호를 수신하는 수신기 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120050079A1 (en) * | 2010-08-31 | 2012-03-01 | Texas Instruments Incorporated | System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters |
US20160211929A1 (en) * | 2010-05-20 | 2016-07-21 | Kandou Labs, S.A. | Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication |
US20160380787A1 (en) * | 2015-06-26 | 2016-12-29 | Kandou Labs, S.A. | High speed communications system |
Family Cites Families (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4839907A (en) * | 1988-02-26 | 1989-06-13 | American Telephone And Telegraph Company, At&T Bell Laboratories | Clock skew correction arrangement |
US5334956A (en) | 1992-03-30 | 1994-08-02 | Motorola, Inc. | Coaxial cable having an impedance matched terminating end |
US5798563A (en) | 1997-01-28 | 1998-08-25 | International Business Machines Corporation | Polytetrafluoroethylene thin film chip carrier |
US6496889B1 (en) | 1999-09-17 | 2002-12-17 | Rambus Inc. | Chip-to-chip communication system using an ac-coupled bus and devices employed in same |
KR100335503B1 (ko) | 2000-06-26 | 2002-05-08 | 윤종용 | 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로 |
US6868504B1 (en) * | 2000-08-31 | 2005-03-15 | Micron Technology, Inc. | Interleaved delay line for phase locked and delay locked loops |
US7054331B1 (en) | 2000-09-13 | 2006-05-30 | Intel Corporation | Multi-lane receiver de-skewing |
US7123660B2 (en) | 2001-02-27 | 2006-10-17 | Jazio, Inc. | Method and system for deskewing parallel bus channels to increase data transfer rates |
US6907552B2 (en) | 2001-08-29 | 2005-06-14 | Tricn Inc. | Relative dynamic skew compensation of parallel data lines |
US7336139B2 (en) | 2002-03-18 | 2008-02-26 | Applied Micro Circuits Corporation | Flexible interconnect cable with grounded coplanar waveguide |
US7145411B1 (en) | 2002-03-18 | 2006-12-05 | Applied Micro Circuits Corporation | Flexible differential interconnect cable with isolated high frequency electrical transmission line |
US7012463B2 (en) | 2003-12-23 | 2006-03-14 | Analog Devices, Inc. | Switched capacitor circuit with reduced common-mode variations |
US7529329B2 (en) * | 2004-08-10 | 2009-05-05 | Applied Micro Circuits Corporation | Circuit for adaptive sampling edge position control and a method therefor |
US7366942B2 (en) | 2004-08-12 | 2008-04-29 | Micron Technology, Inc. | Method and apparatus for high-speed input sampling |
US7735037B2 (en) | 2005-04-15 | 2010-06-08 | Rambus, Inc. | Generating interface adjustment signals in a device-to-device interconnection system |
US7870444B2 (en) | 2005-10-13 | 2011-01-11 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | System and method for measuring and correcting data lane skews |
US8660020B2 (en) | 2007-01-19 | 2014-02-25 | Infinera Corporation | Communication network with skew compensation |
WO2008100843A2 (en) * | 2007-02-12 | 2008-08-21 | Rambus Inc. | Correction of voltage offset and clock offset for sampling near zero-crossing point |
US7693088B2 (en) | 2007-03-14 | 2010-04-06 | Agere Systems Inc. | Method and apparatus for data rate detection using a data eye monitor |
EP2238708B1 (en) * | 2007-12-06 | 2014-01-22 | Rambus Inc. | Apparatus and methods for differential signal receiving |
KR20100068670A (ko) | 2008-12-15 | 2010-06-24 | 삼성전자주식회사 | 채널 스큐 보상 기능을 갖는 인터페이스 회로, 이를 구비한통신 시스템 및 채널 스큐 보상 방법 |
WO2010119576A1 (en) * | 2009-04-16 | 2010-10-21 | Nec Corporation | Method of and system for detecting skew between parallel signals |
JP5347955B2 (ja) | 2009-12-28 | 2013-11-20 | 日本電気株式会社 | 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路 |
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
US9300503B1 (en) * | 2010-05-20 | 2016-03-29 | Kandou Labs, S.A. | Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication |
US9450744B2 (en) | 2010-05-20 | 2016-09-20 | Kandou Lab, S.A. | Control loop management and vector signaling code communications links |
US8760325B2 (en) | 2012-03-23 | 2014-06-24 | Analog Devices, Inc. | Scheme for balancing skew between lanes of high-speed serial digital interface |
US8873659B2 (en) | 2012-10-19 | 2014-10-28 | Broadcom Corporation | Reduced pair Ethernet transmission system |
EP3100424B1 (en) | 2014-02-02 | 2023-06-07 | Kandou Labs S.A. | Method and apparatus for low power chip-to-chip communications with constrained isi ratio |
US9319218B2 (en) * | 2014-06-25 | 2016-04-19 | Qualcomm Incorporated | Multi-wire signaling with matched propagation delay among wire pairs |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
JP6498912B2 (ja) | 2014-11-10 | 2019-04-10 | 株式会社メガチップス | スキュー調整回路及びスキュー調整方法 |
US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
US10153591B2 (en) * | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
EP3449379B1 (en) | 2016-04-28 | 2021-10-06 | Kandou Labs S.A. | Vector signaling codes for densely-routed wire groups |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10243614B1 (en) | 2018-01-26 | 2019-03-26 | Kandou Labs, S.A. | Method and system for calibrating multi-wire skew |
US10313068B1 (en) | 2018-04-24 | 2019-06-04 | Qualcomm Incorporated | Signal monitoring and measurement for a multi-wire, multi-phase interface |
-
2018
- 2018-02-27 CN CN202310861092.1A patent/CN116860070A/zh active Pending
- 2018-02-27 KR KR1020197028617A patent/KR102334889B1/ko active IP Right Grant
- 2018-02-27 US US16/489,654 patent/US10819499B2/en active Active
- 2018-02-27 KR KR1020217039184A patent/KR102447648B1/ko active IP Right Grant
- 2018-02-27 WO PCT/US2018/020051 patent/WO2018160603A1/en unknown
- 2018-02-27 EP EP18760508.4A patent/EP3590020A4/en active Pending
- 2018-02-27 CN CN201880027857.9A patent/CN110612500B/zh active Active
-
2020
- 2020-10-27 US US17/081,566 patent/US11424904B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160211929A1 (en) * | 2010-05-20 | 2016-07-21 | Kandou Labs, S.A. | Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication |
US20120050079A1 (en) * | 2010-08-31 | 2012-03-01 | Texas Instruments Incorporated | System, method, and circuitry for blind timing mismatch estimation of interleaved analog-to-digital converters |
US20160380787A1 (en) * | 2015-06-26 | 2016-12-29 | Kandou Labs, S.A. | High speed communications system |
Also Published As
Publication number | Publication date |
---|---|
US20210075586A1 (en) | 2021-03-11 |
CN110612500B (zh) | 2023-08-04 |
KR20190121836A (ko) | 2019-10-28 |
CN116860070A (zh) | 2023-10-10 |
KR20210152571A (ko) | 2021-12-15 |
WO2018160603A1 (en) | 2018-09-07 |
KR102334889B1 (ko) | 2021-12-07 |
US10819499B2 (en) | 2020-10-27 |
US20200119901A1 (en) | 2020-04-16 |
US11424904B2 (en) | 2022-08-23 |
CN110612500A (zh) | 2019-12-24 |
EP3590020A4 (en) | 2021-01-06 |
EP3590020A1 (en) | 2020-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11251934B2 (en) | Method for measuring and correcting multi-wire skew | |
US10965290B2 (en) | Phase rotation circuit for eye scope measurements | |
US9577815B1 (en) | Clock data alignment system for vector signaling code communications link | |
KR102346908B1 (ko) | 다중와이어 스큐를 교정하기 위한 방법 및 시스템 | |
US11424904B2 (en) | Method for measuring and correcting multiwire skew | |
KR102384609B1 (ko) | 멀티 레인 데이터 수신기의 클럭 데이터 복구 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |