KR102437181B1 - 평판 표시 장치 - Google Patents

평판 표시 장치 Download PDF

Info

Publication number
KR102437181B1
KR102437181B1 KR1020170166880A KR20170166880A KR102437181B1 KR 102437181 B1 KR102437181 B1 KR 102437181B1 KR 1020170166880 A KR1020170166880 A KR 1020170166880A KR 20170166880 A KR20170166880 A KR 20170166880A KR 102437181 B1 KR102437181 B1 KR 102437181B1
Authority
KR
South Korea
Prior art keywords
driving circuit
clock signal
clock
gate driving
bus line
Prior art date
Application number
KR1020170166880A
Other languages
English (en)
Other versions
KR20190066956A (ko
Inventor
김인준
한인효
반명호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170166880A priority Critical patent/KR102437181B1/ko
Publication of KR20190066956A publication Critical patent/KR20190066956A/ko
Application granted granted Critical
Publication of KR102437181B1 publication Critical patent/KR102437181B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 게이트 구동 회로의 상단 스테이지들에 공급되는 클럭 신호와 하단 스테이지들에 공급되는 클럭 신호의 편차를 개선할 수 있는 평판 표시 장치에 관한 것으로, 복수개의 클럭 신호를 출력하는 타이밍 콘트롤러와, 종속적으로 접속되어 상기 복수개의 클럭 신호 타이밍에 맞추어 순차적으로 스캔 신호를 출력하는 복수개의 스테이지를 구비한 게이트 구동 회로와, 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 클럭 신호를 공급하는 제 1 클럭 신호 버스 라인와, 상기 게이트 구동 회로의 하단의 스테이지들에 상기 복수개의 클럭 신호를 공급하는 제 2 클럭 신호 버스 라인을 구비한 것이다.

Description

평판 표시 장치{Flat panel display device}
본 발명은 평판 표시 장치에 관한 것으로, 특히 타이밍 콘트롤러에서 게이트 구동 회로에 공급되는 클럭 신호의 편차를 개선하기 위한 평판 표시 장치에 관한 것이다.
정보화 사회가 발전하고, 이동통신 단말기 및 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시 장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다.
이와 같은 평판 표시 장치로는, 액정을 이용한 액정 표시 장치(LCD: Liquid Crystal Display)와 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치가 활용되고 있다.
이러한 표시 장치들은 영상을 표시하기 위해 복수개의 게이트 라인들 및 복수개의 데이터 라인들을 구비한 표시 패널과, 상기 표시 패널을 구동하기 위한 구동 회로로 구성된다.
상기 구동 회로는 상기 복수개의 게이트 라인들을 구동하는 게이트 구동 회로와, 상기 복수개의 데이터 라인들을 구동하는 데이터 구동 회로와, 상기 게이트 구동 회로와 상기 데이터 구동 회로에 영상 데이터 및 각종 제어신호를 공급하는 타이밍 컨트롤러 등으로 이루어진다.
상기와 같은 게이트 구동 회로는 각 게이트 라인들에 스캔 펄스를 순차적으로 공급하기 위하여, 게이트 라인의 개수 이상의 복수개의 스테이지(stage)를 포함하여 구성된다.
즉, 게이트 라인 수가 n개 일 경우, 상기 스테이지는 n개 이상 구비된다.
도 1는 종래의 게이트 구동 회로의 블록 구성도이다.
도 1에 도시한 바와 같이, 종래의 게이트 구동 회로는, 캐리 신호(CROUT(1)~(CROUT(n))를 전달하는 캐리 신호 라인을 통해 종속적으로 접속(cascade connection)되어 클럭 신호(CLK) 타이밍에 맞추어 순차적으로 스캔 신호(SCOUT(1)~SCOUT(n)) 및 캐리 신호(CROUT(1)~(CROUT(n))를 출력하는 복수개의 스테이지(ST(1) ~ ST(n))를 포함하여 구성된다.
각 스테이지는 스타트 신호(VST) 또는 전단 스테이지에서 출력되는 캐리 신호에 의해 인에이블(enable) 또는 세팅(setting)되고, 후단 스테이지에서 출력되는 캐리 신호에 의해 디스에이블(disable) 또는 리셋팅(resetting)된다.
상기 클럭 신호(CLK)는 일정 시간 시프트(shift)되어 서로 다른 위상을 갖는 복수개의 클럭 신호로 구성되어, 상기 타이밍 컨트롤러로부터 상기 게이트 구동 회로의 전체 스테이지에 공급된다.
즉, 상기 타이밍 컨트롤러로부터 출력되는 서로 다른 위상을 갖는 복수개의 클럭 신호는 상기 복수개의 클럭 신호에 상응하는 신호 라인을 구비한 하나의 클럭 신호 버스 라인을 통해 상기 게이트 구동 회로를 구성하는 첫 번째 스테이지부터 마지막 스테이지까지 공급된다.
따라서, 상기 클럭 신호 버스 라인의 로드 저항에 의해 상단쪽 스테이지들의 스캔 신호 출력과 하단쪽 스테이지들의 스캔 신호 출력에 편차가 발생하여 화질이 저하되는 문제점이 있었다.
특히, 상기 표시 패널(1)이 대면적화 될수록 상단쪽 스테이지들의 출력과 하단쪽 스테이지들의 출력 편차가 더욱 심하게 발생되었다.
본 발명은 종래와 같은 문제점을 해결하기 위한 것으로, 게이트 구동 회로의 상단 스테이지들에 공급되는 클럭 신호와 하단 스테이지들에 공급되는 클럭 신호의 편차를 개선할 수 있는 평판 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 평판 표시 장치는, 복수개의 클럭 신호를 출력하는 타이밍 콘트롤러와, 종속적으로 접속되어 상기 복수개의 클럭 신호 타이밍에 맞추어 순차적으로 스캔 신호를 출력하는 복수개의 스테이지를 구비한 게이트 구동 회로와, 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 클럭 신호를 공급하는 제 1 클럭 신호 버스 라인와, 상기 게이트 구동 회로의 하단의 스테이지들에 상기 복수개의 클럭 신호를 공급하는 제 2 클럭 신호 버스 라인을 구비함에 그 특징이 있다.
여기서, 상기 제 1 클럭 신호 버스 라인은 댐핑 저항을 통해 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 클럭 신호를 공급함을 특징으로 한다.
상기 제 1 클럭 신호 버스 라인의 라인 저항과 상기 댐핑 저항의 합이 상기 제 2 클럭 신호 버스 라인의 라인 저항과 같아지는 것을 특징으로 한다.
상기와 같은 특징을 갖는 본 발명에 따른 평판 표시 장치에 있어서는 다음과 같은 효과가 있다.
제 1 및 제 2 클럭 신호 버스 라인을 구비하여, 상기 제 1 클럭 신호 버스 라인는 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 클럭 신호를 공급하고, 상기 제 2 클럭 신호 버스 라인은 상기 게이트 구동 회로의 하단의 스테이지들에 상기 복수개의 클럭 신호를 공급한다.
따라서, 게이트 구동 회로의 상단 스테이지들에 공급되는 클럭 신호와 하단 스테이지들에 공급되는 클럭 신호의 편차를 개선할 수 있다.
또한, 클럭 신호 버스 라인에 걸리는 RC 로드가 종래에 비해 줄어들기 때문에, 비록 클럭 신호 버스 라인을 종래에 비해 추가되더라도 종래의 평판 표시 장치와 동등한 베젤 사이즈(Bezel size)를 유지하거나 종래의 평판 표시 장치에 비해 베젤 사이즈를 줄일 수 있다.
도 1은 종래의 게이트 구동 회로의 블록 구성도
도 2는 본 발명에 따른 평판 표시 장치를 간략히 나타내는 구성도
도 3는 본 발명에 따른 평판 표시 장치의 타이밍 콘트롤러와 게이트 구동 회로 간에 클럭 신호를 공급하는 클럭 신호 버스 라인들의 설명도
도 4는 본 발명의 제 1 실시예에 따른 평판 표시 장치의 타이밍 콘트롤러의 클럭 신호 출력단의 상세 구성도
도 5는 본 발명에 따른 k번째 스테이지의 구성 블럭도
도 6은 도 5의 상기 출력부의 회로적 구성도
도 7은 본 발명의 제 2 실시예에 따른 평판 표시 장치의 타이밍 콘트롤러의 클럭 신호 출력단의 상세 구성도
상기와 같은 특징을 갖는 본 발명에 따른 평판 표시 장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 평판 표시 장치를 간략히 나타내는 구성도이다.
본 발명에 따른 평판 표시 장치는, 도 2에 도시한 바와 같이, 표시 패널(1), 게이트 구동 회로(2), 데이터 구동 회로(3) 및 타이밍 콘트롤러(4)를 포함하여 구성된다.
상기 표시 패널(1)은 복수개의 게이트 라인들(GL)과 복수개의 데이터 라인들(DL)이 배치되고, 상기 복수개의 게이트 라인들(GL)과 복수개의 데이터 라인들(DL)의 교차 영역에 복수개의 서브 픽셀들(P)이 매트릭스 형태로 배열된다. 상기 복수개의 서브 화소들(P)은 상기 게이트 라인들(GL)로부터 공급되는 스캔 펄스(G)에 응답하여 상기 복수개의 데이터 라인들(DL)로부터 공급되는 영상 신호(데이터 전압)에 따른 영상을 표시한다.
상기 표시 패널(1)이 액정 표시 장치의 표시 패널일 경우, 상기 액정 표시 패널은, 유리 기판상에 박막트랜지스터 어레이가 형성되는 박막트랜지스터 어레이 기판과, 유리 기판상에 칼라 필터 어레이가 형성되는 칼라 필터 어레이 기판과, 상기 박막트랜지스터 어레이 기판과 상기 칼라 필터 어레이 기판 사이에 충진된 액정층을 구비한다.
상기 박막 트랜지스터 어레이 기판은, 제1방향으로 연장되는 복수개의 게이트 라인들(GL)과, 제1방향과 수직인 제2방향으로 연장되는 복수개의 데이터 라인들(DL)을 포함하며, 각 게이트 라인과 각 데이터 라인에 의하여 하나의 서브 화소 영역(Pixel; P)이 정의된다. 하나의 서브 화소 영역(P) 내에는 하나의 박막 트랜지스터와 화소 전극이 형성된다.
이와 같이 구성된 상기 액정 표시 패널은, 전기장 생성 전극 (화소 전극 및 공통 전극)에 전압을 인가하여 상기 액정층에 전기장을 생성하고, 상기 전기장에 의해 액정층의 액정 분자들의 배열 상태를 조절하여 입사광의 편광을 제어함으로써 영상을 표시한다.
또한, 상기 표시 패널(1)이 OLED 표시 장치의 OLED 표시 패널일 경우, 상기 OLED 표시 패널은 상기 복수개의 게이트 라인들과 복수개의 데이터 라인들이 교차하여 서브 화소가 정의되고, 각 서브 화소들은, 애노드 및 캐소드와 상기 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED와, 상기 OLED를 독립적으로 구동하는 화소 회로를 구비한다.
상기 화소 회로는 다양하게 구성될 수 있으나, 적어도 하나의 스위칭 TFT, 커패시터 및 구동 TFT를 포함한다.
상기 적어도 하나의 스위칭 TFT는 스캔 펄스에 응답하여 데이터 전압을 상기 커패시터에 충전한다. 상기 구동 TFT는 상기 커패시터에 충전된 데이터 전압에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.
상기 표시 패널(1)은, 사용자에게 이미지를 제공하는 표시 영역(active area, AA)과 상기 표시영역(AA)의 주변 영역인 비표시 영역(non-active area, NA)으로 정의된다.
상기 게이트 구동 회로(2)는 적어도 하나의 게이트 드라이브 IC로 구성될 수도 있지만, 상기 표시 패널(1)의 상기 복수개의 신호 라인 (게이트 라인들 및 데이터 라인들)과 서브 화소를 형성하는 과정에서 상기 표시 패널의 비표시 영역(NA)상에 동시에 형성될 수 있다. 결과적으로 상기 게이트 구동 회로가 상기 표시 패널 내부에 포함되게 된다. 이를 게이트-인-패널(Gate-In-Panel; 이하 “GIP”라고도 함)이라 한다. 최근에는 GIP 게이트 구동 회로에서는 산화물 반도체 소자를 이용하여 GIP 게이트 구동 회로를 구성하였다.
이러한 게이트 구동 회로(2)는 상기 타이밍 컨트롤러(4)로부터 제공된 복수개의 게이트 제어 신호들(GCS)에 따라 각 게이트 라인들(GL)에 스캔 신호 (게이트 구동 신호, SCOUT)를 순차적으로 공급하는 게이트 쉬프트 레지스터로 구성된다.
상기 복수개의 게이트 제어신호들(GCS)는 서로 다른 위상을 갖는 복수개의 클럭 신호(CLK), 상기 게이트 구동 회로(2)의 구동 시작을 지시하는 게이트 스타트 신호(VST), 리셋 신호 (RST), 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL1, VGL2) 등을 포함한다.
여기서, 상기 복수개의 클럭 신호(CLK)는 복수개의 캐리 신호(carry signal) 출력용 클럭 신호(CRCLKs)와 복수개의 스캔 신호(scan signal) 출력용 클럭 신호(SCCLKs)를 포함할 수 있다.
상기 데이터 구동 회로(3)는 상기 타이밍 컨트롤러(4)로부터 입력되는 디지털 영상 데이터(RGB)를 기준 감마 전압을 이용하여 아날로그 데이터 전압으로 변환하고, 변환된 아날로그 데이터 전압을 상기 복수개의 데이터 라인들(DL)에 공급한다. 이러한 데이터 구동 회로(3)는 상기 타이밍 컨트롤러(4)로부터 제공된 복수개의 데이터 제어 신호들(DCS)에 따라 제어된다.
상기 타이밍 컨트롤러(4)는 외부로부터 입력되는 영상 데이터(RGB)를 표시 패널(1)의 크기 및 해상도에 알맞게 정렬하여 상기 데이터 구동 회로(3)에 공급한다. 또한, 상기 타이밍 컨트롤러(4)는 외부로부터 입력되는 동기 신호(SYNC)들, 예를 들어 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기신호(Hsync), 수직 동기신호(Vsync)를 이용하여 복수개의 게이트 제어신호들(GCS) 및 복수개의 데이터 제어신호들(DCS)를 생성하여 상기 게이트 구동 회로(2) 및 상기 데이터 구동 회로(3)에 각각 공급한다.
상기 게이트 구동 회로(2)는 상기 복수개의 게이트 라인들(GL) 각각에 스캔 신호(게이트 구동 신호, SCOUT(1)~SCOUT(n))를 순차적으로 공급하기 위하여, 복수개의 스테이지를 포함하여 구성된다.
도 3은 본 발명에 따른 평판 표시 장치의 타이밍 콘트롤러(4)와 게이트 구동 회로(2) 간에 클럭 신호를 공급하는 클럭 신호 버스 라인들의 설명도이다.
도 3에 도시한 바와 같이, 본 발명에 따른 평판 표시 장치의 게이트 구동 회로(2)는, 캐리 신호(CROUT(1)~(CROUT(n))를 전달하는 캐리 신호 라인을 통해 종속적으로 접속(cascade connection)되어 클럭 신호(CLK) 타이밍에 맞추어 순차적으로 스캔 신호(SCOUT(1)~SCOUT(n)) 및 캐리 신호(CROUT(1)~(CROUT(n))를 출력하는 복수개의 스테이지(ST(1) ~ ST(n))를 포함하여 구성된다.
각 스테이지는 스타트 신호(VST) 또는 전단 스테이지에서 출력되는 캐리 신호에 의해 인에이블(enable) 또는 세팅(setting)되고, 후단 스테이지에서 출력되는 캐리 신호에 의해 디스에이블(disable) 또는 리셋팅(resetting)된다.
도3에서는, 설명의 편의를 위하여, k(k는 자연수)번째 스테이지가 스타트 신호(VST) 또는 전단(k-1) 스테이지에서 출력되는 캐리 신호에 의해 인에이블(enable) 또는 세팅(setting)되고, 후단(k+1) 스테이지에서 출력되는 캐리 신호에 의해 디스에이블(disable) 또는 리셋팅(resetting)됨을 도시하였지만 이에 한정되지 않는다.
즉, k번째 스테이지가 (k-2, k-3 또는k-4) 번째 스테이지에서 출력되는 캐리 신호에 의해 인에이블(enable) 또는 세팅(setting)되고, (k+2, k+3 또는 k+4) 번째 스테이지에서 출력되는 캐리 신호에 의해 디스에이블(disable) 또는 리셋팅(resetting)될 수 있다.
또한, 상기 타이밍 콘트롤러(4)에서 상기 게이트 구동 회로(2)에 공급되는 복수개의 클럭 신호(CLK)는 일정 시간 시프트(shift)되어 서로 다른 위상을 갖는 복수개의 클럭 신호로 구성되고, 적어도 1 수평 구간(1H) 동안 하이 레벨을 갖고, 클럭 신호들 간에 하이 구간이 중첩될 수 있다. 또한, 상기 복수개의 클럭 신호(CLK)는 2상 이상으로 구성된다.
그리고, 상기 복수개의 클럭 신호(CLK)는 2개의 클럭 신호 버스 라인(11, 12)에 의해 상기 타이밍 콘트롤러(4)에서 상기 게이트 구동 회로(2)에 공급된다.
상기 종속적으로 접속(cascade connection)된 복수개의 스테이지(ST(1) ~ ST(n))를 구비한 게이트 구동 회로(2)의 상단의 스테이지들에는 제 1 클럭 신호 버스 라인(11)에 의해 상기 복수개의 클럭 신호(CLK)가 공급되고, 상기 종속적으로 접속(cascade connection)된 복수개의 스테이지(ST(1) ~ ST(n))를 구비한 게이트 구동 회로(2)의 하단의 스테이지들에는 제 2 클럭 신호 버스 라인(12)에 의해 상기 복수개의 클럭 신호(CLK)가 공급된다.
즉, 동일한 복수개의 클럭 신호(CLK)를 상기 제 1 및 제 2 클럭 신호 버스 라인(11, 12)을 통해 상기 게이트 구동 회로(2)의 복수개의 스테이지(ST(1) ~ ST(n))들 상단 및 하단에 인가하여 상기 복수개의 스테이지(ST(1) ~ ST(n))를 구비한 게이트 구동 회로(2)의 상/하단 출력 편차를 개선한 것이다.
도 4은 본 발명의 제 1 실시예에 따른 평판 표시 장치의 타이밍 콘트롤러의 클럭 신호 출력단의 상세 구성도이다.
도 4에서는, 설명의 편의를 위하여, 6상의 클럭 신호를 공급하기 위한 제 1 및 제 2 클럭 신호 버스 라인(11, 12)을 도시하였지만, 이에 한정되지 않고, 적어도 2상 이상의 클럭 신호를 공급한다.
본 발명의 제 1 실시예에 따른 평판 표시 장치에서, 상기 타이밍 콘트롤러(4)의 클럭 신호 출력단에서 상기 제 1 및 제 2 클럭 신호 버스 라인(11, 12)이 분기된다. 그리고, 상기 제 1 클럭 신호 버스 라인(11)는 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급하고, 상기 제 2 클럭 신호 버스 라인(12)은 상기 게이트 구동 회로(2)의 하단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급한다.
이 때, 상기 제 1 클럭 신호 버스 라인(11)는 댐핑 저항(13)을 통해 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급한다.
상기 댐핑 저항(13)은 2가지의 목적으로 형성된다.
즉, 상기 타이밍 콘트롤러(4)에서 상기 게이트 구동 회로(2)에 복수개의 클럭 신호를 공급함에 있어, 전류(current) 및 발열 특성을 개선하기 위해 각 클럭 신호 공급 라인에는 저항이 반영되어야 한다.
또한, 상기 제 1 클럭 신호 버스 라인(11)는 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급하고, 상기 제 2 클럭 신호 버스 라인(12)은 상기 게이트 구동 회로(2)의 하단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급하므로, 상기 제 1 클럭 신호 버스 라인(11)의 길이에 비해 상기 제 2 클럭 신호 버스 라인(12)의 길이가 더 길다. 따라서, 상기 제 2 클럭 신호 버스 라인(12)의 라인 저항(A)은 상기 제 1 클럭 신호 버스 라인(11)의 라인 저항(B)보다 더 큰 값을 갖는다.
이와 같이, 상기 제 1 클럭 신호 버스 라인(11)의 라인 저항(A)과 상기 제 2 클럭 신호 버스 라인(12)의 라인 저항(B)이 서로 다를 경우, 게이트 구동 회로의 상단 및 하단 스테이지들의 출력 편차가 발생하게 된다.
따라서, 이와 같은 문제점을 해결하기 위하여, 상기 제 1 클럭 신호 버스 라인(11)의 라인 저항(A)과 상기 댐핑 저항(13)의 합이 상기 제 2 클럭 신호 버스 라인(12)의 라인 저항(B)과 같아지도록 상기 댐핑 저항(13)을 조절한다.
이와 같이, 본 발명에 따른 평판 표시 장치에 있어서는, 제 1 및 제 2 클럭 신호 버스 라인(11, 12)을 구비하여, 상기 제 1 클럭 신호 버스 라인(11)는 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급하고, 상기 제 2 클럭 신호 버스 라인(12)은 상기 게이트 구동 회로(2)의 하단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급한다.
따라서, 게이트 구동 회로의 상단 스테이지들에 공급되는 클럭 신호와 하단 스테이지들에 공급되는 클럭 신호의 편차를 개선할 수 있다.
또한, 종래의 평판 표시 장치에 비해 상기 클럭 신호 버스 라인들의 로드 저항 및 커패시턴스가 감소한다.
즉, 종래와 같이 하나의 클럭 신호 버스 라인을 통해 상기 게이트 구동 회로를 구성하는 첫 번째 스테이지부터 마지막 스테이지까지 클럭 신호를 공급할 경우, 55U급 평판 표시 장치에서 클럭 신호 버스 라인의 로드 저항이 약 400Ω 정도이고, 커패시턴스가 약 630pF 정도 였다.
그러나, 본 발명과 같이, 제 1 및 제 2 클럭 신호 버스 라인(11, 12)을 구비하여, 상기 제 1 클럭 신호 버스 라인(11)는 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급하고, 상기 제 2 클럭 신호 버스 라인(12)은 상기 게이트 구동 회로(2)의 하단의 스테이지들에 상기 복수개의 클럭 신호(CLK)를 공급하므로, 55U급 평판 표시 장치에서 본 발명에 따른 상기 클럭 신호 버스 라인들의 로드 저항은 약 200Ω 정도이고, 상기 클럭 신호 버스 라인들의 커패시턴스가 약 315pF 정도였다.
따라서, 본 발명에 따른 평판 표시 장치의 클럭 신호 버스 라인에 걸리는 RC 로드가 종래의 평판 표시 장치의 클럭 신호 버스 라인에 걸리는 RC 로드 에 비해 약 1/4로 줄어 든다.
이와 같이, 본 발명에 따른 평판 표시 장치의 클럭 신호 버스 라인에 걸리는 RC 로드가 종래에 비해 줄어들기 때문에, 비록 클럭 신호 버스 라인을 종래에 비해 추가되더라도 종래의 평판 표시 장치와 동등한 베젤 사이즈(Bezel size)를 유지하거나 종래의 평판 표시 장치에 비해 베젤 사이즈를 줄일 수 있다.
한편, 게이트 구동 회로를 구성하는 각 스테이지가 한 종류의 클럭 복개의 클럭 신호(CLK)에 의해 구동될 수 있으나, 각 스테이지의 출력부가 캐리 신호 출력부와 스캔 신호 출력부를 각각 별개로 구비할 수 있다.
도 5는 본 발명에 따른 k번째 스테이지의 구성 블럭도이고, 도 6은 도 5의 상기 출력부(20)의 회로적 구성도이다.
본 발명에 따른 게이트 구동 회로의 각 스테이지는, 도 5에 도시한 바와 같이, 전단 스테이지에서 출력되는 캐리 신호(CROUT)에 의해 셋팅되고, 후단 스테이지에서 출력되는 캐리 신호(CROUT)에 의해 리셋팅되어 제 1 및 제 2 노드(Q, Qb)의 전압을 제어하는 노드 제어부(10)와, 상기 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs) 중 하나의 스캔 신호 출력용 클럭 신호와 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs) 중 하나의 캐리 신호 출력용 클럭 신호를 수신하여, 상기 제 1 및 제 2 노드(Q, Qb)의 전압 레벨에 따라 상기 스캔 신호(SCOUT(k)) 및 상기 캐리 신호(CROUT(k))를 출력하는 출력부(20)를 포함하여 구성된다.
상기 출력부(20)는, 도 6에 도시한 바와 같이, 캐리 신호 출력부(21) 및 스캔 신호 출력부(22)를 구비하여 구성된다.
상기 캐리 신호 출력부(21)는 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs) 중 하나의 캐리 신호 출력용 클럭 신호가 인가되는 캐리 펄스 출력용 클럭 신호 단(CRCLK(k))과 제 1 게이트 로우 전압단(VGL1) 사이에 직렬 연결되는 제 1 풀업 트랜지스터(Tpc) 및 제 1 풀다운 트랜지스터(Tdc)로 구성된다.
상기 제 1 풀업 트랜지스터(Tpc)는 상기 제 1 노드(Q)의 전압 레벨에 따라 온/오프되고, 상기 제 1 풀다운 트랜지스터(Tdc)는 상기 제 2 노드(Qb)의 전압 레벨에 따라 온/오프되어 캐리 신호(CROUT(k))를 출력한다.
상기 스캔 신호 출력부(22)는, 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs) 중 하나의 스캔 신호 출력용 클럭 신호가 인가되는 스캔 신호 출력용 클럭 신호 단(SCCLK(k))과 제 2 게이트 로우 전압단(VGL2) 사이에 직렬 연결되는 제 2 풀업 트랜지스터(Tp1) 및 제 2 풀다운 트랜지스터(Td1)와, 상기 제 2 풀업 트랜지스터(Tp1)의 게이트 전극과 소오스 전극 사이에 연결되는 부스팅(boosting)용 제 1 커패시터(C1)로 구성된다.
상기 제 2 풀업 트랜지스터(Tp1)는 상기 제 1 노드(Q)의 전압 레벨에 따라 온/오프되고, 상기 제 2 풀다운 트랜지스터(Td1)는 상기 제 2 노드(Qb)의 전압 레벨에 따라 온/오프되어 스캔 신호(SCOUT(k))를 출력한다.
상기 도 5 및 도 6에 도시한 바와 같이, 각 스테이지의 출력부(20)에 상기 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs) 중 하나의 스캔 신호 출력용 클럭 신호와, 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs) 중 하나의 캐리 신호 출력용 클럭 신호가 인가될 수 있다.
이와 같은 경우에도, 상기 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs)와, 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs)를 각각 2개의 클럭 신호 버스 라인을 통해 게이트 구동 회로의 상하단 스테이지들에 공급할 수 있다.
도 7은 본 발명의 제 2 실시예에 따른 평판 표시 장치의 타이밍 콘트롤러의 클럭 신호 출력단의 상세 구성도이다.
도 7에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 평판 표시 장치의 타이밍 콘트롤러(4)는 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs) 출력단과, 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs) 출력단을 구비한다.
그리고, 상기 타이밍 콘트롤러(4)의 상기 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs) 출력단과 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs) 출력단에서 각각 2개의 클럭 신호 버스 라인(11a, 11b, 12a, 12b)이 분기 된다.
제 1 클럭 신호 버스 라인(11a)는 상기 게이트 구동 회로(2)의 상단의 스테이지들의 각 스캔 신호 출력부(22)에 상기 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs)를 공급하고, 상기 제 2 클럭 신호 버스 라인(12a)은 상기 게이트 구동 회로(2)의 하단의 스테이지들의 각 스캔 신호 출력부(22)에 상기 복수개의 캐리 신호 출력용 클럭 신호(SCCLKs)를 공급한다.
제 3 클럭 신호 버스 라인(11b)는 상기 게이트 구동 회로(2)의 상단의 스테이지들의 각 캐리 신호 출력부(21)에 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs)를 공급하고, 제 4 클럭 신호 버스 라인(12b)은 상기 게이트 구동 회로(2)의 하단의 스테이지들의 각 캐리 신호 출력부(21)에 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs)를 공급한다.
이 때, 상기 제 1 클럭 신호 버스 라인(11a)는 제 1 댐핑 저항(13a)을 통해 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 스캔 신호 출력용 클럭 신호(SCCLKs)를 공급하고, 상기 제 3 클럭 신호 버스 라인(11b)는 제 2 댐핑 저항(13b)을 통해 상기 게이트 구동 회로(2)의 상단의 스테이지들에 상기 복수개의 캐리 신호 출력용 클럭 신호(CRCLKs)를 공급한다.
마찬 가지로, 상기 제 1 클럭 신호 버스 라인(11a)의 라인 저항(A)과 상기 제 1 댐핑 저항(13a)의 합이 상기 제 2 클럭 신호 버스 라인(12a)의 라인 저항(B)과 같아지도록 상기 제 1 댐핑 저항(13a)을 조절하고, 상기 제 3 클럭 신호 버스 라인(11b)의 라인 저항(C)과 상기 제 2 댐핑 저항(13b)의 합이 상기 제 4 클럭 신호 버스 라인(12b)의 라인 저항(D)과 같아지도록 상기 제 2 댐핑 저항(13b)을 조절한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1: 표시 패널 2: 게이트 구동 회로
3: 데이터 구동 회로 4: 타이밍 컨트롤러
10: 노드 제어부 20: 출력부
11a, 11b, 12a, 12b: 클럭 신호 버스 라인
13a, 13b: 댐핑 저항

Claims (6)

  1. 복수개의 클럭 신호를 출력하는 타이밍 콘트롤러;
    종속적으로 접속되어 상기 복수개의 클럭 신호 타이밍에 맞추어 순차적으로 스캔 신호를 출력하는 복수개의 스테이지를 구비한 게이트 구동 회로;
    상기 게이트 구동 회로의 상단의 스테이지들에 상기 타이밍 콘트롤러에서 출력되는 상기 복수개의 클럭 신호를 공급하는 제 1 클럭 신호 버스 라인; 그리고
    상기 게이트 구동 회로의 하단의 스테이지들에 상기 타이밍 콘트롤러에서 출력되는 상기 복수개의 클럭 신호를 공급하는 제 2 클럭 신호 버스 라인을 구비하고,
    상기 제 1 클럭 신호 버스 라인은 댐핑 저항을 통해 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 클럭 신호를 공급하며,
    상기 제 1 클럭 신호 버스 라인의 라인 저항과 상기 댐핑 저항의 합이 상기 제 2 클럭 신호 버스 라인의 라인 저항과 같아지는 평판 표시 장치.
  2. 삭제
  3. 삭제
  4. 복수개의 스캔 신호 출력용 클럭 신호와 복수개의 캐리 신호 출력용 클럭 신호를 출력하는 타이밍 콘트롤러;
    종속적으로 접속되어 상기 스캔 신호 출력용 클럭 신호와 상기 캐리 신호 출력용 복수개의 클럭 신호 타이밍에 맞추어 순차적으로 스캔 신호 및 캐리 신호를 출력하는 복수개의 스테이지를 구비한 게이트 구동 회로;
    상기 게이트 구동 회로의 상단의 스테이지들의 스캔 신호 출력부에 상기 타이밍 콘트롤러에서 출력되는 상기 복수개의 스캔 신호 출력용 클럭 신호를 공급하는 제 1 클럭 신호 버스 라인;
    상기 게이트 구동 회로의 하단의 스테이지들의 스캔 신호 출력부에 상기 타이밍 콘트롤러에서 출력되는 상기 복수개의 스캔 신호 출력용 클럭 신호를 공급하는 제 2 클럭 신호 버스 라인;
    상기 게이트 구동 회로의 상단의 스테이지들의 캐리 신호 출력부에 상기 타이밍 콘트롤러에서 출력되는 상기 복수개의 캐리 신호 출력용 클럭 신호를 공급하는 제 3 클럭 신호 버스 라인;
    상기 게이트 구동 회로의 하단의 스테이지들의 캐리 신호 출력부에 상기 타이밍 콘트롤러에서 출력되는 상기 복수개의 캐리 신호 출력용 클럭 신호를 공급하는 제 4 클럭 신호 버스 라인을 구비하고,
    상기 제 1 및 제 3 클럭 신호 버스 라인은 각각 제 1 및 제 2 댐핑 저항을 통해 상기 게이트 구동 회로의 상단의 스테이지들에 상기 복수개의 스캔 신호 출력용 클럭 신호 및 캐리 신호 출력용 클럭 신호를 공급하며,
    상기 제 1 클럭 신호 버스 라인의 라인 저항과 상기 제 1댐핑 저항의 합이 상기 제 2 클럭 신호 버스 라인의 라인 저항과 같고,
    상기 제 3 클럭 신호 버스 라인의 라인 저항과 상기 제 2댐핑 저항의 합이 상기 제 4 클럭 신호 버스 라인의 라인 저항과 같아지는 평판 표시 장치.
  5. 삭제
  6. 삭제
KR1020170166880A 2017-12-06 2017-12-06 평판 표시 장치 KR102437181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170166880A KR102437181B1 (ko) 2017-12-06 2017-12-06 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170166880A KR102437181B1 (ko) 2017-12-06 2017-12-06 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20190066956A KR20190066956A (ko) 2019-06-14
KR102437181B1 true KR102437181B1 (ko) 2022-08-26

Family

ID=66846672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166880A KR102437181B1 (ko) 2017-12-06 2017-12-06 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR102437181B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113971940B (zh) 2020-07-24 2023-03-10 京东方科技集团股份有限公司 栅驱动电路和显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234212A (ja) * 2004-02-19 2005-09-02 Seiko Epson Corp 電気光学装置、その駆動回路および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100898784B1 (ko) * 2002-10-14 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101341010B1 (ko) * 2007-09-13 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
KR101992889B1 (ko) * 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005234212A (ja) * 2004-02-19 2005-09-02 Seiko Epson Corp 電気光学装置、その駆動回路および電子機器

Also Published As

Publication number Publication date
KR20190066956A (ko) 2019-06-14

Similar Documents

Publication Publication Date Title
KR102437170B1 (ko) 게이트 구동 회로 및 이를 구비한 평판 표시 장치
US10546520B2 (en) Gate driver and flat panel display device including the same
JP6689334B2 (ja) レベルシフターを有するディスプレイ装置
KR102171259B1 (ko) 크로스토크 특성을 개선하는 액정 표시 장치
EP2993663B1 (en) Liquid crystal display device
KR101857808B1 (ko) 스캔구동부와 이를 이용한 유기전계발광표시장치
US9865217B2 (en) Method of driving display panel and display apparatus
KR102410631B1 (ko) Oled 표시 장치
US10741132B2 (en) Shift register circuit and driving method thereof, gate driving circuit, and display device
JP2007034305A (ja) 表示装置
KR20180066375A (ko) 시프트 레지스터 및 이를 이용한 표시장치
WO2019053769A1 (ja) 表示装置およびその駆動方法
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US9928798B2 (en) Method and device for controlling voltage of electrode
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR102437181B1 (ko) 평판 표시 장치
KR102401064B1 (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR102416886B1 (ko) 게이트 구동 회로 및 이를 이용한 평판 표시 장치
KR102656478B1 (ko) 게이트드라이버, 그를 이용한 표시장치 및 그의 구동방법
EP3188170B1 (en) Em signal control circuit, em signal control method and organic light emitting display device
KR20200089328A (ko) 액정 표시 패널 및 그 eoa 모듈
KR102437178B1 (ko) 게이트 구동 회로
KR102298315B1 (ko) 액정표시장치
KR20210082798A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant