KR102433098B1 - 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템 - Google Patents

어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템 Download PDF

Info

Publication number
KR102433098B1
KR102433098B1 KR1020180023011A KR20180023011A KR102433098B1 KR 102433098 B1 KR102433098 B1 KR 102433098B1 KR 1020180023011 A KR1020180023011 A KR 1020180023011A KR 20180023011 A KR20180023011 A KR 20180023011A KR 102433098 B1 KR102433098 B1 KR 102433098B1
Authority
KR
South Korea
Prior art keywords
address
column
row
column address
internal
Prior art date
Application number
KR1020180023011A
Other languages
English (en)
Other versions
KR20190102530A (ko
Inventor
이동욱
박햇빛
김지환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180023011A priority Critical patent/KR102433098B1/ko
Priority to US16/122,075 priority patent/US10790011B2/en
Priority to CN201811102287.3A priority patent/CN110197685B/zh
Priority to CN202310008587.XA priority patent/CN115954027A/zh
Publication of KR20190102530A publication Critical patent/KR20190102530A/ko
Priority to US17/000,052 priority patent/US11373699B2/en
Application granted granted Critical
Publication of KR102433098B1 publication Critical patent/KR102433098B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예에 따른 내부 어드레스 및 커맨드 생성회로는, 로우 어드레스의 적어도 일부를 내부 로우 어드레스로서 생성하고, 상기 로우 어드레스의 에러를 정정하고, 상기 로우 어드레스 및 정정된 로우 어드레스에 기초하여 로우 페일 플래그 신호를 생성하는 내부 로우 어드레스 생성부; 상기 로우 어드레스에 기초하여 액티브 커맨드 또는 프리차지 커맨드를 생성하는 로우 커맨드 생성부; 컬럼 어드레스의 에러를 정정하고, 라이트 플래그 신호에 기초하여 상기 컬럼 어드레스의 적어도 일부 또는 상기 에러가 정정된 컬럼 어드레스를 내부 컬럼 어드레스로서 선택적으로 출력하는 내부 컬럼 어드레스 생성부; 및 상기 컬럼 어드레스 및 상기 로우 페일 플래그 신호에 기초하여 리드 커맨드, 상기 라이트 플래그 신호 또는 라이트 커맨드를 생성하는 컬럼 커맨드 생성부;를 포함한다.

Description

어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템{ADDRESS GENERTING CIRCUIT, ADDRESS AND COMMAND GENERATING CIRCUIT AND SEMICONDUCTOR SYSTEM}
본 발명은 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템에 관한 것으로, 어드레스/커맨드를 수신하여 내부 어드레스/커맨드를 생성하는 것에 관한 것이다.
반도체 장치는 반도체 제어장치, 예를 들어 메모리 컨트롤러로부터 어드레스/커맨드 및 데이터를 수신하고, 반도체 장치는 수신된 어드레스/커맨드 및 데이터에 따른 동작을 수행한다. 어드레스/커맨드 및 데이터의 전송시 에러가 발생할 수 있다.
데이터의 경우에는 반도체 제어장치로부터 데이터의 에러를 정정하기 위한 에러 정정 데이터를 함께 전송받아 이를 저장해 두고, 반도체 제어장치로 데이터 전송시, 예를 들어 리드 동작시, 에러 정정 데이터를 이용하여 데이터의 에러를 정정하는 방법이 이용되고 있다.
어드레스/커맨드의 경우에도 에러를 정정하는 것이 요구된다. 그러나, 어드레스/커맨드의 에러를 일률적으로 정정하는 경우, 에러를 정정하기 위해 딜레이가 발생하기 때문에 동작 속도의 저하를 초래할 수 있다.
본 발명의 실시예에 따른 내부 어드레스 생성회로는, 로우 어드레스에 기초하여 내부 로우 어드레스 및 로우 페일 플래그 신호를 생성하는 내부 로우 어드레스 생성부; 및 컬럼 어드레스의 에러를 정정하고, 상기 컬럼 어드레스가 리드 커맨드에 대응할 때 에러가 정정되지 않은 컬럼 어드레스에 기초하여 내부 컬럼 어드레스를 생성하고, 상기 컬럼 어드레스가 라이트 커맨드에 대응할 때 에러가 정정된 컬럼 어드레스에 기초하여 상기 내부 컬럼 어드레스를 생성하는 컬럼 어드레스 생성부를 포함한다.
본 발명의 실시예에 따른 내부 어드레스 및 커맨드 생성회로는, 로우 어드레스를 내부 로우 어드레스로서 생성하고, 로우 어드레스의 에러를 정정하고, 상기 로우 어드레스 및 정정된 로우 어드레스에 기초하여 로우 페일 플래그 신호를 생성하는 내부 로우 어드레스 생성부; 상기 로우 어드레스에 기초하여 액티브 커맨드 또는 프리차지 커맨드를 생성하는 로우 커맨드 생성부; 컬럼 어드레스의 에러를 정정하고, 라이트 플래그 신호에 기초하여 상기 컬럼 어드레스 또는 상기 에러가 정정된 컬럼 어드레스를 내부 컬럼 어드레스로서 선택적으로 출력하는 내부 컬럼 어드레스 생성부; 및 상기 컬럼 어드레스 및 상기 로우 페일 플래그 신호에 기초하여 리드 커맨드, 상기 라이트 플래그 신호 또는 라이트 커맨드를 생성하는 컬럼 커맨드 생성부;를 포함한다.
본 발명의 실시예에 따른 반도체 시스템은 로우 어드레스 및 컬럼 어드레스를 전송하는 반도체 제어장치; 및 상기 로우 어드레스 또는 상기 컬럼 어드레스의 페일이 검출되고 상기 컬럼 어드레스가 리드 커맨드에 대응할 때, 상기 로우 어드레스 및 상기 컬럼 어드레스에 대해 리드 동작을 수행하고 상기 로우 어드레스 또는 상기 컬럼 어드레스의 페일을 나타내는 어드레스 에러 신호를 활성화하는 반도체 장치를 포함한다.
본 발명의 실시예에 따른 반도체 시스템은 어드레스를 전송하는 반도체 제어장치; 및 상기 어드레스의 페일이 검출되고 상기 어드레스가 라이트 커맨드에 대응할 때, 상기 라이트 커맨드를 비활성화하고 상기 어드레스 에러 신호를 활성화하는 반도체 장치를 포함한다.
본 발명의 실시예에 의하면, 리드 커맨드와 라이트 커맨드인 경우를 구분하여 어드레스/커맨드의 에러를 보정할 수 있다. 이에 따라, 리드 커맨드에 대해서는 빠른 응답성을 실현하고, 라이트 커맨드에 대해서는 데이터의 정확성을 보장할 수 있다.
도 1은 본 발명의 실시예에 따른 정보 처리 시스템의 구성을 나타내는 블록도.
도 2는 도 1의 반도체 장치의 구성을 나타내는 블록도.
도 3은 도 2의 로우 어드레스/커맨드 생성회로의 구성을 나타내는 블록도.
도 4는 도 2의 컬럼 어드레스/커맨드 생성회로의 구성을 나타내는 블록도.
도 5는 본 발명의 실시예에 따른 어드레스/커맨드 생성회로의 동작을 나타내는 순서도.
도 6는 본 발명의 실시예에 따른 어드레스/커맨드 생성회로의 일부 신호들의 타이밍도.
도 1은 본 발명의 실시예에 따른 정보 처리 시스템의 구성을 나타내는 블록도이다.
도 1을 참조하면, 정보 처리 시스템은 호스트(3)와 반도체 시스템(10)을 포함하고, 반도체 시스템(10)은 반도체 제어장치(2) 및 반도체 장치(1)를 포함한다.
반도체 장치(1)는 예를 들어 디램이나 플래시 메모리와 같은 메모리 장치일 수 있다. 반도체 제어장치(2)는 이러한 메모리 장치를 제어하는 메모리 컨트롤러일 수 있다. 반도체 장치(1)와 반도체 제어장치(2)는 점선으로 표시한 바와 같이 하나의 모듈로 구성될 수도 있다. 호스트(3)는 예를 들면 중앙 처리 장치(CPU), 그래픽 처리장치(GPU), 애플리케이션 프로세서(AP) 등일 수 있다.
호스트(3)는 반도체 장치(1)를 액세스하기 위해 반도체 제어장치(2)로 리퀘스트(REQ) 및 데이터(DATA)를 전송할 수 있다. 호스트(3)는 반도체 장치(1)에 데이터를 저장시키기 위해 데이터를 반도체 제어장치(2)로 전송할 수 있다. 또한, 호스트(3)는 반도체 제어장치(2)를 통해 반도체 장치(1)로부터 출력된 데이터를 수신할 수 있다. 반도체 제어장치(2)는 호스트(3)와 반도체 장치(1) 사이의 통신을 중계할 수 있다. 반도체 제어장치(2)는 호스트(3)로부터 리퀘스트(REQ)와 데이터(DATA)를 수신하고, 반도체 장치(1)의 동작을 제어하기 위하여 데이터(DQ), 로우 어드레스(RA), 컬럼 어드레스(CA) 및 클럭 신호(CLK) 등을 생성하여 반도체 장치(1)로 제공할 수 있다. 본 실시예에서 로우 어드레스(RA) 및 컬럼 어드레스(CA)는 각각 커맨드를 포함할 수 있다. 또한, 반도체 제어장치(2)는 반도체 장치(1)로부터 출력된 데이터(DQ)를 호스트(3)로 제공할 수 있다.
도 1에서는 호스트(3)와 반도체 제어장치(2)를 물리적으로 분리된 구성으로 도시되었으나, 반도체 제어장치(2)가 호스트(3)의 중앙처리장치(CPU), 애플리케이션 프로세서(AP), 그래픽처리장치(GPU)와 같은 프로세서에 포함(내장)되거나 SoC(System On Chip)의 형태로 이들 프로세서들과 함께 하나의 칩으로 구현될 수 있다.
반도체 장치(1)는 반도체 제어장치(2)로부터 로우 어드레스(RA), 컬럼 어드레스(CA), 데이터(DQ) 및 클럭 신호(CLK) 등을 수신하고, 신호들에 기초하여 데이터 수신 동작을 수행할 수 있다.
실시예에 따라, 반도체 장치(1)는 로우 어드레스(RA) 또는 컬럼 어드레스(CA)의 페일을 검출할 수 있다. 반도체 장치(1)는 컬럼 어드레스(CA)가 리드 커맨드에 대응할 때, 리드 동작을 수행하고 로우 어드레스(RA) 또는 컬럼 어드레스(CA)의 페일을 나타내는 어드레스 에러 신호를 활성화할 수 있다. 실시예에 따라, 반도체 장치(1)는 로우 어드레스의 페일(RA)이 검출되고 컬럼 어드레스(CA)가 라이트 커맨드에 대응할 때, 라이트 동작을 수행하고 어드레스 에러 신호를 활성화할 수 있다. 실시예에 따라, 반도체 장치(1)는, 로우 어드레스(RA)의 페일이 검출되지 않고 컬럼 어드레스(CA)에서만 페일이 검출되고 컬럼 어드레스(CA)가 라이트 커맨드에 대응할 때, 라이트 동작을 수행하고 어드레스 에러 신호를 활성화할 수 있다.
반도체 제어장치(2)는 반도체 장치(1)로부터 수신된 어드레스 에러 신호에 기초하여 로우 어드레스(RA) 및 컬럼 어드레스(CA)를 재전송할 수 있다.
도 2는 도 1의 반도체 장치(1)의 구성을 나타내는 블록도이다.
도 2를 참조하면, 반도체 장치(1)는 어드레스/커맨드 생성회로(100), 메모리 셀 어레이(210), 센스 앰프부(220), 입출력 게이팅 회로(230) 및 데이터 입출력 버퍼(240)를 포함할 수 있다. 어드레스/커맨드 생성회로(100)는 로우 어드레스/커맨드 생성회로(300), 컬럼 어드레스/커맨드 생성회로(400) 및 어드레스 에러 출력회로(500)를 포함할 수 있다.
메모리 셀 어레이(210)는 제1 내지 제8 뱅크(210a~210h)를 포함할 수 있다. 로우 어드레스/커맨드 생성회로(300)는 제1 내지 제8 뱅크(210a~210h)에 각각 연결된 제1 내지 제8 로우 어드레스/커맨드 생성회로(300a~300h)을 포함하고, 컬럼 어드레스/커맨드 생성회로(400)는 제1 내지 제8 뱅크(210a~210h)에 각각 연결된 제1 내지 제8 컬럼 어드레스/커맨드 생성회로(400a~400h)을 포함하며, 센스 앰프부(220)는 제1 내지 제8 뱅크(210a~210h)에 각각 연결된 제1 내지 제8 센스 앰프들(220a~220h)을 포함할 수 있다. 제1 내지 제8 뱅크(210a~210h) 각각은 복수의 워드라인들과 복수의 비트라인들 및, 워드라인들과 비트라인들이 교차하는 지점에 형성되는 복수의 메모리 셀들을 포함할 수 있다. 도 2에는 8개의 뱅크들을 포함하는 반도체 장치(1)의 예가 도시되어 있으나, 실시예에 따라, 반도체 장치(1)는 뱅크의 개수는 달라질 수 있으며, 이에 따라 로우 어드레스/커맨드 생성회로(300), 컬럼 어드레스/커맨드 생성회로(400) 및 센스앰프부(220)의 개수도 달라질 수 있다.
로우 어드레스/커맨드 생성회로(300a~300h)는 로우 어드레스(RA)를 디코딩하여 로우 어드레스에 상응하는 워드라인을 활성화할 수 있다. 예를 들어, 로우 어드레스에 상응하는 워드라인에 워드라인 구동전압을 인가함으로써 워드라인을 활성화한 후 프리차지 전압을 인가함으로써 워드라인을 비활성화할 수 있다. 실시예에 따라, 로우 어드레스/커맨드 생성회로(300a~300h)는 로우 어드레스의 페일을 검출하여 로우 페일 플래그 신호 RFail_Flag0~RFail_Flag7를 생성할 수 있다.
컬럼 어드레스/커맨드 생성회로(400a~400h)는 컬럼 어드레스(CA)를 디코딩하여 입출력 게이팅 회로(230) 및 센스앰프부(220a~220h)를 통하여 컬럼 어드레스(CA)에 상응하는 비트라인을 선택할 수 있다. 컬럼 어드레스/커맨드 생성회로(400a~400h)는 컬럼 어드레스(CA)가 리드 커맨드에 해당하는 경우 컬럼 어드레스(CA)의 페일과 무관하게 컬럼 어드레스(CA)에 해당하는 메모리셀에 대해 리드 동작을 수행할 수 있다. 컬럼 어드레스/커맨드 생성회로(400a~400h)는 컬럼 어드레스(CA)가 라이트 커맨드에 해당하는 경우 컬럼 어드레스(CA)를 정정하고, 로우 어드레스(RA)가 페일이 아닌 경우 정정된 컬럼 어드레스(CA)에 해당하는 메모리셀에 대해 라이트 동작을 수행할 수 있다. 컬럼 어드레스/커맨드 생성회로(400a~400h)는 컬럼 어드레스(CA)의 페일을 검출하여 컬럼 페일 플래그 신호 CFail_Flag0~CFail_Flag7를 생성할 수 있다.
어드레스 에러 출력회로(500)는 로우 페일 플래그 신호 RFail_Flag0~RFail_Flag7 및 컬럼 페일 플래그 신호 CFail_Flag0~CFail_Flag7 중 적어도 하나가 활성화될 때 어드레스 에러 신호 AERR_OUT를 활성화할 수 있다.
어드레스 에러 출력회로(500)는 로우 페일 플래그 신호 RFail_Flag0~RFail_Flag7의 논리합 연산을 수행하는 오어 연산자 OR1와, 컬럼 페일 플래그 신호 CFail_Flag0~CFail_Flag7의 논리합 연산을 수행하는 오어 연산자 OR2와, 오어 연산자 OR1 및 오어 연산자 OR2의 출력의 논리합 연산을 수행하는 오어 연산자 OR3를 포함할 수 있다. 어드레스 에러 신호 AREE_OUT는 데이터 입출력 버퍼(240)를 통해 반도체 제어장치(2)로 전송되어, 반도체 제어장치(2)가 로우 어드레스(RA) 및 컬럼 어드레스(CA)를 재전송 하도록 할 수 있다.
입출력 게이팅 회로(230)는 입출력 데이터를 게이팅하는 회로들과 함께, 제1 내지 제8 뱅크(210a~210h)로부터 출력된 데이터를 저장하기 위한 리드 데이터 래치들, 및 제1 내지 제8 뱅크(210a~210h)에 데이터를 라이트하기 위한 라이트 드라이버들을 포함할 수 있다.
제1 내지 제8 뱅크(210a~210h) 중 하나의 뱅크에서 리드되는 데이터는 상기 하나의 뱅크 어레이에 상응하는 센스 앰프에 의해 감지되고, 리드 데이터 래치들에 저장될 수 있다. 리드 데이터 래치들에 저장된 데이터(DQ)는 데이터 입출력 버퍼(240)를 통하여 도 1의 반도체 제어장치(2)에 제공될 수 있다. 제1 내지 제8 뱅크(210a~210h) 중 하나의 뱅크 어레이에 기입될 데이터(DQ)는 반도체 제어장치(2)로부터 데이터 입출력 버퍼(240)에 제공될 수 있다. 데이터 입출력 버퍼(240)에 제공된 데이터(DQ)는 기입 드라이버들을 통하여 상기 하나의 뱅크 어레이에 라이트될 수 있다.
도 3은 도 2의 로우 어드레스/커맨드 생성회로(300a)의 구성을 나타내는 블록도이다. 도 3에는 로우 어드레스/커맨드 생성회로(300a)만을 도시하지만, 로우 어드레스/커맨드 생성회로(300b~300h)도 동일한 구성을 가질 수 있다.
도 3을 참조하면, 로우 어드레스/커맨드 생성회로(300a)는 로우 어드레스 생성부(310) 및 로우 커맨드 생성부(320)를 포함한다.
로우 어드레스 생성부(310)는 로우 어드레스 RA에 기초하여 내부 로우 어드레스 CORE_ROW 및 로우 페일 플래그 신호 RFail_Flag0를 생성한다. 로우 커맨드 생성부(320)는 로우 어드레스 RA에 기초하여 로우 커맨드 iACT, iPRE를 생성한다. 로우 커맨드 생성부(320)는 디코더일 수 있다. 로우 커맨드 iACT, iPRE는 워드라인을 구동하기 위한 구동회로(미도시)에 입력되어 내부 로우 어드레스 CORE_ROW에 해당하는 워드라인에 대해 액티브 및 프리차지 동작을 수행할 수 있다.
로우 어드레스 생성부(310)는 로우 어드레스 저장부(311), 로우 에러 정정부(312) 및 로우 페일 검출부(313)를 포함할 수 있다.
로우 어드레스 저장부(311)는 로우 어드레스 RA를 저장한다. 로우 어드레스 저장부(311)는 버퍼일 수 있다.
로우 에러 정정부(312)는 로우 어드레스 RA의 에러를 정정하여 정정된 로우 어드레스 RA_ECC를 생성한다. 로우 어드레스 RA는 에러를 정정하기 위한 ECC 비트가 포함되어 있을 수 있으며, 로우 에러 정정부(312)는 이러한 ECC 비트를 이용하여 로우 어드레스 RA의 에러를 정정할 수 있다.
로우 페일 검출부(313)는 로우 어드레스 RA와 정정된 로우 어드레스 RA_ECC를 비교한 결과에 기초하여 로우 페일 플래그 신호 RFail_Flag0를 생성한다. 로우 페일 검출부(313)는 로우 어드레스 RA와 정정된 로우 어드레스 RA_ECC가 상이할 때 로우 페일 플래그 신호 RFail_Flag0를 활성화하고, 로우 어드레스 RA와 정정된 로우 어드레스 RA_ECC가 동일할 때 로우 페일 플래그 신호 RFail_Flag0를 활성화하지 않을 수 있다. 로우 페일 검출부(313)는 배타 논리합 연산자 XOR를 포함할 수 있다.
로우 커맨드 생성부(320)는 로우 커맨드 디코더일 수 있으며, 로우 커맨드 생성부(320)에서 생성되는 로우 커맨드는 액티브 신호 iACT 또는 프리차지 신호 iPRE일 수 있다.
로우 어드레스/커맨드 생성회로(300a)는 로우 어드레스 RA의 페일을 검출하여 로우 페일 플래그 신호 RFail_Flag0를 생성하는 한편, 에러가 정정되지 않은 로우 어드레스 RA를 기초로 내부 로우 어드레스 CORE_ROW 및 내부 로우 커맨드 iACT, iPRE를 생성한다.
도 4는 도 2의 컬럼 어드레스/커맨드 생성회로(400a)의 구성을 나타내는 블록도이다. 도 4에는 컬럼 어드레스/커맨드 생성회로(400a)만을 도시하지만, 컬럼 어드레스/커맨드 생성회로(400b~400h)도 동일한 구성을 가질 수 있다.
도 4를 참조하면, 컬럼 어드레스/커맨드 생성회로(400)는 컬럼 어드레스 생성부(410) 및 컬럼 커맨드 생성부(420)를 포함한다.
컬럼 어드레스/커맨드 생성회로(400)는 컬럼 어드레스 생성부(410) 및 컬럼 커맨드 생성부(420)를 포함한다. 컬럼 어드레스 생성부(410)는 컬럼 어드레스 CA및 라이트 플래그 신호 WR_Flag에 기초하여 내부 컬럼 어드레스 CORE_COL를 생성한다. 실시예에 따라, 컬럼 어드레스 생성부(410)는 컬럼 어드레스 CA에 기초하여 컬럼 페일 플래그 신호 CFail_Flag0를 생성할 수 있다. 컬럼 커맨드 생성부(420)는 컬럼 어드레스 CA 및 로우 플래그 신호 RFail_Flag0에 기초하여 컬럼 커맨드 iRead, iWrite를 생성한다. 컬럼 커맨드 iRead, iWrite는 비트라인을 구동하기 위한 구동회로(미도시)에 입력되어 내부 컬럼 어드레스 CORE_COL에 해당하는 비트라인을 선택할 수 있다. 컬럼 어드레스 생성부(410)는 컬럼 어드레스 저장부(411), 컬럼 에러 정정부(412), 컬럼 페일 검출부(413) 및 선택부(414)를 포함할 수 있다.
컬럼 어드레스 저장부(411)는 컬럼 어드레스 CA를 저장한다. 컬럼 어드레스 저장부(411)는 버퍼일 수 있다.
컬럼 에러 정정부(412)는 컬럼 어드레스 CA의 에러를 정정하여 정정된 컬럼 어드레스 CA_ECC를 생성한다. 컬럼 어드레스 CA는 에러를 정정하기 위한 ECC 비트가 포함되어 있을 수 있으며, 컬럼 에러 정정부(412)는 이러한 ECC 비트를 이용하여 컬럼 어드레스의 에러를 정정할 수 있다.
컬럼 페일 검출부(413)는 컬럼 어드레스 CA와 정정된 컬럼 어드레스 CA_ECC를 비교한 결과에 기초하여 컬럼 페일 플래그 신호 CFail_Flag0를 생성한다. 컬럼 페일 검출부(413)는 컬럼 어드레스 CA와 정정된 컬럼 어드레스 CA_ECC가 상이할 때 컬럼 페일 플래그 신호 CFail_Flag0를 활성화하고, 컬럼 어드레스 CA와 정정된 컬럼 어드레스 CA_ECC가 동일할 때 컬럼 페일 플래그 신호 CFail_Flag0를 활성화하지 않을 수 있다. 컬럼 페일 검출부(413)는 배타 논리합 연산자 XOR를 포함할 수 있다.
선택부(414)는 라이트/리드 플래그 신호 WR_RDB_Flag에 기초하여 정정된 컬럼 어드레스 CA_ECC 또는 컬럼 어드레스 CA를 출력할 수 있다. 후술하는 바와 같이, 컬럼 어드레스 CA를 디코딩한 결과가 라이트 커맨드에 해당할 때 라이트 플래그 신호 WR_Flag는 '1'이 되고, 인버터 INV1에 의해 라이트 플래그 신호 WR_Flag를 반전한 값인 라이트/리드 플래그 신호 WR_RDB Flag는 '0'일 수 있다. 또한, 컬럼 어드레스 CA를 디코딩한 결과가 리드 커맨드에 해당할 때 라이트 플래그 신호 WR_Flag는 '0'가 되고, 인버터 INV1에 의해 라이트 플래그 신호 WR_Flag를 반전한 값인 라이트/리드 플래그 신호 WR_RDB Flag는 '1'일 수 있다. 선택부(414)는 라이트/리드 플래그 신호 WR_RDB Flag가 '0'일 때, 즉 컬럼 어드레스 CA를 디코딩한 결과가 라이트 커맨드에 해당할 때, 정정된 컬럼 어드레스 CA_ECC를 출력하고, 라이트/리드 플래그 신호 WR_RDB Flag가 '1'일 때, 즉 컬럼 어드레스 CA를 디코딩한 결과가 리드 커맨드에 해당할 때, 컬럼 어드레스 CA를 출력할 수 있다.
컬럼 커맨드 생성부(420)는 컬럼 어드레스 CA에 기초하여 내부 커맨드, 즉 리드 커맨드 iRead 또는 라이트 커맨드 iWrite를 생성한다. 컬럼 커맨드 생성부(420)는 커맨드 디코더(421) 및 라이트 커맨드 생성부(422)를 포함할 수 있다.
커맨드 디코더(421)는 컬럼 어드레스 CA를 디코딩함으로써 리드 커맨드 iRead 또는 라이트 플래그 신호 WR_Flag0를 생성한다.
라이트 커맨드 생성부(422)는 라이트 플래그 신호 WR_Flag0 및 로우 페일 플래그 신호 RFail_Flag0에 기초하여 라이트 커맨드 iWrite를 생성한다. 예를 들어, 라이트 플래그 신호 WR_Flag0가 활성화되고 로우 페일 플래그 신호 RFail_Flag0가 비활성화될 때, 라이트 커맨드 iWrite를 활성화할 수 있다.
라이트 커맨드 생성부(422)는 로우 페일 플래그 신호 RFail_Flag를 반전하는 인버터 INV2, 라이트 플래그 신호 WR_Flag0와 반전된 로우 페일 플래그 신호의 논리곱 연산을 수행하는 앤드 연산자 AND 및, 앤드 연산자의 출력을 딜레이하는 딜레이 회로 DLY를 포함할 수 있다. 딜레이 회로 DLY의 딜레이 양은 컬럼 에러 정정부(212)의 딜레이 양과 실질적으로 동일할 수 있다. 이에 따라, 컬럼 에러 정정부(212)의 딜레이 양에 비해 컬럼 어드레스 CA가 거치는 다른 회로들, 예를 들어 컬럼 어드레스 저장부(211), 컬럼 디코더(221), 인버터 INV 및 앤드 연산자 AND의 딜레이 양이 무시할 만큼 적다고 가정할 때, 정정된 컬럼 어드레스 CA_ECC와 라이트 커맨드 iWrite가 생성되는 타이밍이 실질적으로 동일할 수 있다.
본 실시예에 의한 컬럼 커맨드 생성부(420)는 컬럼 어드레스 CA를 디코딩한 결과가 리드 커맨드 iRead에 해당하는 경우 리드 커맨드 iRead를 출력하는 반면, 컬럼 어드레스 CA를 디코딩한 결과가 라이트 커맨드 iWrite에 해당하는 경우 로우 페일 플래그 RFail_Flag0가 비활성화되어 있을 때, 즉 로우 어드레스 RA의 페일이 발생하지 않은 경우에만 라이트 커맨드 iWrite를 출력한다. 이에 따라, 리드 동작시에는 로우 어드레스 RA 또는 컬럼 어드레스 CA에 페일이 발생하더라도 페일이 발생한 어드레스에 대해 리드 동작을 수행하고 이를 반도체 제어장치(2)에 알리는 알려 동작속도가 저하를 막을 수 있다. 반면에, 라이트 동작시에는 로우 어드레스 RA에 페일이 발생한 경우에는 라이트 동작을 수행하지 않고, 로우 어드레스 RA에 페일이 발생하지 않은 경우, 에러를 정정한 컬럼 어드레스 CA에 대해 라이트 동작을 수행함으로써 데이터의 정확성을 기할 수 있다.
도 5는 본 발명의 실시예에 따른 어드레스/커맨드 생성회로(100)의 동작을 나타내는 순서도이다.
도 5를 참조하면, 먼저 로우 어드레스 RA가 입력된다(S110). 입력된 로우 어드레스 RA는 로우 어드레스 저장부(311)에 저장된다.
다음으로, 로우 어드레스 RA의 페일을 검출한다(S120). 도 5에는 도시되지 않았지만, 로우 에러 정정부(312)는 로우 어드레스 RA에 기초하여 정정된 로우 어드레스 RA_ECC를 생성한다. 로우 페일 검출부(313)는 로우 어드레스 RA와 정정된 로우 어드레스 RA_ECC를 비교한 결과에 기초하여 로우 어드레스 RA의 페일을 검출할 수 있다.
다음으로, 로우 어드레스 RA의 페일의 검출 결과에 따라 로우 페일 플래그 RFail_Flag0가 생성된다(S130). 로우 페일 검출부(313)는 로우 어드레스 RA의 페일이 검출되면 로우 페일 플래그 RFail_Flag0를 활성화하고, 로우 어드레스 RA의 페일이 검출되지 않으면 로우 페일 플래그 RFail_Flag0를 비활성화할 수 있다.
로우 어드레스 RA의 페일을 검출하는 단계(S120) 이후, 컬럼 어드레스 CA가 입력된다(S140). 컬럼 어드레스 CA가 입력되는 단계(S140)는 로우 페일 플래그 RFail_Flag0의 생성 단계(S130)가 종료되기 이전에도 수행될 수 있다. 입력된 컬럼 어드레스 CA는 컬럼 어드레스 저장부(411)에 저장된다.
다음으로, 입력된 컬럼 어드레스 CA가 리드 커맨드 iRead에 대응하는지를 판단한다(S150). 이는, 컬럼 디코더(421)가 컬럼 어드레스 CA를 디코딩한 결과, 리드 커맨드 iRead가 활성화되는지 여부로 판단될 수 있다.
입력된 컬럼 어드레스 CA가 리드 커맨드 iRead에 대응하는 경우(S150, YES), 리드 동작이 수행된다(S160). 이때, 로우 어드레스 RA 또는 컬럼 어드레스 CA에 페일이 발생한 경우 어드레스 에러 신호 AERR_OUT가 활성화될 수 있다. 본 실시예에서 로우 어드레스 RA 또는 컬럼 어드레스 CA의 페일과 관계없이 리드 동작이 수행된다.
입력된 컬럼 어드레스 CA가 리드 커맨드 iRead에 대응하지 않는 경우, 즉 라이트 플래그 신호 WR_Flag가 활성화된 경우(S150, NO), 로우 어드레스 RA의 페일을 판단한다(S170). 라이트 커맨드 생성부(222)는 로우 페일 플래그 신호 RFail_Flag0를 생성하는 단계(S130)에서 생성된 로우 페일 플래그 신호 RFail_Flag0에 기초하여 로우 어드레스 RA의 페일을 판단할 수 있다.
로우 어드레스 RA가 페일인 경우, 즉 로우 페일 플래그 신호 RFail_Flag0가 활성화된 경우(S170, YES), 아무런 동작을 수행하지 않는다(S180).
로우 어드레스 RA가 페일이 아닌 경우, 즉 로우 페일 플래그 신호 RFail_Flag가 비활성화된 경우(S170, NO), 라이트 동작을 수행한다(S190). 라이트 커맨드 생성부(422)는 로우 어드레스 RA가 페일이 아닌 경우에만 라이트 커맨드 iWrite를 생성하기 때문에, 라이트 동작은 로우 어드레스 RA가 페일이 아닌 경우에 수행될 수 있다. 이때, 컬럼 어드레스 CA가 페일인 경우 컬럼 에러 정정부(212)는 컬럼 어드레스 CA의 에러를 정정하여 정정된 컬럼 어드레스 CA_ECC를 생성하며, 라이트/리드 플래그 신호 WR_RDB_Flag 비활성화되어 있으므로 선택부(414)는 정정된 컬럼 어드레스 CA_ECC를 출력한다. 또한, 컬럼 페일 검출부(413)는 컬럼 어드레스 CA와 정정된 컬럼 어드레스 CA_ECC를 비교한 결과에 기초하여 컬럼 페일 플래그 신호 CFail_Flag0를 생성한다.
도 6는 본 발명의 실시예에 따른 어드레스/커맨드 생성회로(100)의 일부 신호들의 타이밍도이다. 도 6에서, 로우 어드레스 RA 및 컬럼 어드레스 CA는 클럭 신호 CLK의 라이징 에지와 폴링 에지에서 각각 4회 입력되는 것으로 가정한다.
도 6을 참조하면, 타이밍 t1, t2, t3, t4에서 로우 어드레스 R0, R1, R2, R3이 각각 입력된다. 본 실시예에서 로우 어드레스 RA는 4회에 걸쳐 입력되고, 클럭 신호 CLK의 라이징 에지와 폴링 에지에서 입력되는 것으로 가정하였지만, 본 발명의 범위는 이에 한하지 않는다. 로우 어드레스 RA의 입력 횟수는 어드레스/커맨드 입력 단자의 개수, 메모리셀의 워드라인 및 뱅크의 수등에 따라 달라질 수 있다. 또한, 로우 어드레스 RA는 클럭 신호 CLK의 라이징 에지에서만 입력되거나 폴링 에지에서만 입력될 수도 있다.
타이밍 t5에서 로우 어드레스 R0~R3의 입력이 완료되면, 로우 어드레스 R0~R3에 대응하는 워드라인이 활성화된다. 실시예에 따라, 로우 어드레스 R0~R3의 페일과 무관하게 입력된 로우 어드레스 R0~R3에 해당하는 워드라인이 활성화될 수 있다.
타이밍 t6에서 로우 페일 플래그 신호 RFail_Flag0가 생성된다. 로우 어드레스 R0~R3의 페일 여부에 따라 로우 페일 플래그 신호 RFail_Flag0가 활성화되거나 비활성화될 수 있다. 타이밍 t6는 타이밍 t2로부터 로우 에러 정정부(312)의 레이턴시, 즉 로우 ECC 레이턴시가 경과한 시점일 수 있다.
타이밍 t7, t8, t9, t10에서 컬럼 어드레스 C0, C1, C0, C1이 각각 입력된다. 로우 어드레스 RA와 마찬가지로 이는 일 실시예에 불과하며, 컬럼 어드레스의 입력 횟수 또는 입력 타이밍은 달라질 수 있다.
컬럼 어드레스 C0, C1가 리드 커맨드에 해당하는 경우, 타이밍 t11에서 컬럼 어드레스 C0, C1의 입력이 완료되면, 컬럼 어드레스 C0, C1에 대응하는 비트라인이 선택된다. 실시예에 따라, 컬럼 어드레스 C0, C1가 리드 커맨드에 해당하는 경우, 에러가 정정되지 않은 컬럼 어드레스 C0, C1에 해당하는 비트라인이 선택될 수 있다.
타이밍 t12에서 컬럼 페일 플래그 신호 CFail_Flag0가 생성된다. 컬럼 어드레스 C0, C1의 페일 여부에 따라 컬럼 페일 플래그 신호 CFail_Flag0가 활성화되거나 비활성화될 수 있다. 타이밍 t12는 타이밍 t8로부터 컬럼 에러 정정부(412)의 레이턴시, 즉 컬럼 ECC 레이턴시가 경과한 시점일 수 있다.
컬럼 어드레스 C0, C1가 라이트 커맨드에 해당(즉, 라이트 플래그 신호 WR_Flag에 대응)하고 로우 어드레스 RA가 페일이 아닌 경우, 타이밍 t13에서 컬럼 어드레스 C0, C1에 해당하는 비트라인이 선택된다. 예를 들어, 라이트 플래그 신호 WR_Flag가 활성화되고 로우 페일 플래그 신호 RFail_Flag0가 비활성화된 경우 컬럼 어드레스 C0, C1에 해당하는 비트라인이 선택되고, 라이트 플래그 신호 WR_Flag가 활성화되고 로우 페일 플래그 신호 RFail_Flag0가 활성화된 경우에는 컬럼 어드레스 C0, C1에 해당하는 비트라인이 선택되지 않을 수 있다.
도 6에 도시된 바와 같이, 리드 동작은 컬럼 페일 플래그 신호 CFail_Flag0 의 생성 전에, 즉 컬럼 어드레스 C0, C1의 페일 검출 전에 수행될 수 있다. 리드 동작은 정정된 컬럼 어드레스 CA_ECC가 아니라 입력된 컬럼 어드레스 CA에 대해 수행되기 때문이다. 이에 반해, 라이트 동작은 컬럼 페일 플래그 신호 CFail_Flag0의 생성 후에, 즉 컬럼 어드레스 C0, C1의 페일 검출 후에 수행될 수 있다. 라이트 동작은 정정된 컬럼 어드레스 C0, C1에 대해 수행되기 때문이다.
또한, 도 6에 도시되지는 않았지만, 로우 어드레스 RA가 페일인 경우에도 리드 동작은 수행될 수 있다. 이에 반해, 로우 어드레스 RA가 페일인 경우에는 라이트 동작이 수행되지 않는다.
다시 말해, 본 실시예에 의하면, 로우 어드레스 RA 또는 컬럼 어드레스 RA가 페일일 때, 리드 동작은 수행될 수 있지만, 라이트 동작은 로우 어드레스 RA가 페일일 때 수행되지 않는다.
본 실시예에 의하면, 로우 어드레스 RA 또는 컬럼 어드레스 RA에 페일이 발생한 경우에도 페일이 발생한 로우 어드레스 RA 또는 컬럼 어드레스 RA에 대해 리드 동작이 수행되기 때문에 동작 속도의 저하를 막을 수 있다. 또한, 로우 어드레스 RA에 페일이 발생한 경우에는 라이트 동작을 수행하지 않고, 로우 어드레스 RA에 페일이 발생하지 않고 컬럼 어드레스 CA에 페일이 발생한 경우 에러가 정정된 컬럼 어드레스에 대해 라이트 동작을 수행하기 때문에 정확한 데이터를 저장하는 것이 가능하다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
참고적으로, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시 예에 따라 달라질 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.

Claims (21)

  1. 로우 어드레스에 기초하여 내부 로우 어드레스 및 로우 페일 플래그 신호를 생성하는 내부 로우 어드레스 생성부; 및
    컬럼 어드레스의 에러를 정정하고, 상기 컬럼 어드레스가 리드 커맨드에 대응할 때 에러가 정정되지 않은 컬럼 어드레스에 기초하여 내부 컬럼 어드레스를 생성하고, 상기 컬럼 어드레스가 라이트 커맨드에 대응할 때 에러가 정정된 컬럼 어드레스에 기초하여 상기 내부 컬럼 어드레스를 생성하는 내부 컬럼 어드레스 생성부
    를 포함하는 내부 어드레스 생성회로.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 내부 컬럼 어드레스 생성부는,
    상기 컬럼 어드레스를 저장하는 컬럼 어드레스 저장부;
    상기 컬럼 어드레스의 에러를 정정하는 컬럼 에러 정정부; 및
    상기 컬럼 어드레스가 리드 커맨드에 대응할 때 상기 컬럼 어드레스 저장부의 출력의 적어도 일부를 상기 내부 컬럼 어드레스로서 선택하고, 상기 컬럼 어드레스가 라이트 커맨드에 대응할 때 상기 컬럼 에러 정정부의 출력을 상기 내부 컬럼 어드레스로서 선택하는 선택부
    를 포함하는 내부 어드레스 생성회로.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제2항에 있어서,
    상기 내부 컬럼 어드레스 생성부는,
    상기 컬럼 어드레스와, 상기 에러가 정정된 컬럼 어드레스를 비교한 결과에 기초하여 컬럼 페일 플래그 신호를 생성하는 컬럼 페일 검출부
    를 더 포함하는 내부 어드레스 생성회로.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 내부 로우 어드레스 생성부는,
    상기 로우 어드레스를 저장하고, 상기 로우 어드레스의 적어도 일부를 상기 내부 컬럼 어드레스로서 출력하는 로우 어드레스 저장부;
    상기 로우 어드레스의 에러를 정정하는 로우 에러 정정부; 및
    상기 로우 어드레스와, 상기 에러가 정정된 로우 어드레스를 비교한 결과에 기초하여 로우 페일 플래그 신호를 생성하는 로우 페일 검출부
    를 포함하는 내부 어드레스 생성회로.
  5. 로우 어드레스의 적어도 일부를 내부 로우 어드레스로서 생성하고, 상기 로우 어드레스의 에러를 정정하고, 상기 로우 어드레스 및 정정된 로우 어드레스에 기초하여 로우 페일 플래그 신호를 생성하는 내부 로우 어드레스 생성부;
    상기 로우 어드레스에 기초하여 액티브 커맨드 또는 프리차지 커맨드를 생성하는 로우 커맨드 생성부;
    컬럼 어드레스의 에러를 정정하고, 라이트 플래그 신호에 기초하여 상기 컬럼 어드레스의 적어도 일부 또는 상기 에러가 정정된 컬럼 어드레스를 내부 컬럼 어드레스로서 선택적으로 출력하는 내부 컬럼 어드레스 생성부; 및
    상기 컬럼 어드레스 및 상기 로우 페일 플래그 신호에 기초하여 리드 커맨드, 상기 라이트 플래그 신호 또는 라이트 커맨드를 생성하는 컬럼 커맨드 생성부;
    를 포함하는 내부 어드레스 및 커맨드 생성회로.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 내부 컬럼 어드레스 생성부는,
    상기 라이트 플래그 신호가 활성화될 때 상기 에러가 정정된 컬럼 어드레스를 출력하고, 상기 라이트 플래그 신호가 비활성화될 때 상기 컬럼 어드레스의 적어도 일부를 출력하는 내부 어드레스 및 커맨드 생성회로.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 내부 컬럼 어드레스 생성부는,
    상기 컬럼 어드레스를 저장하는 컬럼 어드레스 저장부;
    상기 컬럼 어드레스의 에러를 정정하는 컬럼 에러 정정부; 및
    상기 라이트 플래그 신호가 비활성화될 때 상기 컬럼 어드레스 저장부의 출력의 적어도 일부를 상기 내부 컬럼 어드레스로서 선택하고, 상기 라이트 플래그 신호가 활성화될 때 상기 컬럼 에러 정정부의 출력을 상기 내부 컬럼 어드레스로서 선택하는 선택부
    를 포함하는 내부 어드레스 및 커맨드 생성회로.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 내부 컬럼 어드레스 생성부는,
    상기 컬럼 어드레스와, 상기 에러가 정정된 컬럼 어드레스를 비교한 결과에 기초하여 컬럼 페일 플래그 신호를 생성하는 컬럼 페일 검출부
    를 더 포함하는 내부 어드레스 및 커맨드 생성회로.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 컬럼 커맨드 생성부는,
    상기 컬럼 어드레스를 디코딩함으로써 상기 리드 커맨드 또는 상기 라이트 플래그 신호를 생성하는 컬럼 디코더; 및
    상기 라이트 플래그 신호 및 상기 로우 페일 플래그 신호에 기초하여 상기 라이트 커맨드를 생성하는 라이트 커맨드 생성부
    를 포함하는 내부 어드레스 및 커맨드 생성회로.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 라이트 커맨드 생성부는, 상기 로우 페일 플래그 신호가 비활성화될 때 상기 라이트 커맨드를 생성하는 내부 어드레스 및 커맨드 생성회로.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제9항에 있어서,
    상기 라이트 커맨드 생성부는,
    상기 컬럼 어드레스를 정정함으로 인해 발생하는 딜레이양과 실질적으로 동일한 딜레이양만큼 상기 라이트 커맨드를 딜레이하는 딜레이 회로
    를 더 포함하는 내부 어드레스 및 커맨드 생성회로.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제5항에 있어서,
    상기 내부 로우 어드레스 생성부는,
    상기 로우 어드레스를 저장하고, 상기 로우 어드레스의 적어도 일부를 상기 내부 컬럼 어드레스로서 출력하는 로우 어드레스 저장부;
    상기 로우 어드레스의 에러를 정정하는 로우 에러 정정부; 및
    상기 로우 어드레스와, 상기 에러가 정정된 로우 어드레스를 비교한 결과에 기초하여 상기 로우 페일 플래그 신호를 생성하는 로우 페일 검출부
    를 포함하는 내부 어드레스 및 커맨드 생성회로.
  13. 어드레스를 전송하는 반도체 제어장치; 및
    상기 어드레스의 페일이 검출되고 상기 어드레스가 리드 커맨드에 대응할 때, 상기 어드레스에 대해 리드 동작을 수행하고 상기 어드레스의 페일을 나타내는 어드레스 에러 신호를 활성화하는 반도체 장치
    를 포함하는 반도체 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 반도체 장치는,
    상기 어드레스의 페일이 검출되고 상기 어드레스가 라이트 커맨드에 대응할 때, 상기 라이트 커맨드를 비활성화하고 상기 어드레스 에러 신호를 활성화하는 반도체 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 어드레스는 로우 어드레스 및 컬럼 어드레스를 포함하고,
    상기 반도체 장치는,
    상기 로우 어드레스의 페일이 검출되지 않고 상기 컬럼 어드레스의 페일이 검출되고 상기 컬럼 어드레스가 라이트 커맨드에 대응할 때, 상기 로우 어드레스 및 에러가 정정된 상기 컬럼 어드레스에 대해 라이트 동작을 수행하고 상기 어드레스 에러 신호를 활성화하는 반도체 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 반도체 제어장치는,
    상기 어드레스 에러 신호에 기초하여 상기 어드레스를 재전송하는 반도체 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 어드레스는 로우 어드레스 및 컬럼 어드레스를 포함하고,
    상기 반도체 장치는,
    복수의 메모리 뱅크;
    상기 복수의 메모리 뱅크에 각각 대응하며 상기 로우 어드레스 및 상기 컬럼 어드레스에 기초하여 로우 페일 플래그 신호 및 컬럼 페일 플래그 신호를 생성하는 복수의 내부 어드레스 및 커맨드 생성회로; 및
    상기 복수의 내부 어드레스 및 커맨드 생성회로에서 생성되는 로우 페일 플래그 신호 및 컬럼 페일 플래그 신호 중 적어도 하나가 활성화될 때 상기 어드레스 에러 신호를 활성화하는 어드레스 에러 출력 회로
    를 포함하는 반도체 시스템.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제17항에 있어서,
    상기 복수의 내부 어드레스 및 커맨드 생성회로는,
    상기 로우 어드레스를 내부 로우 어드레스로서 생성하고, 상기 로우 어드레스의 에러를 정정하고, 상기 로우 어드레스 및 정정된 로우 어드레스에 기초하여 상기 로우 페일 플래그 신호를 생성하는 내부 로우 어드레스 생성부;
    상기 로우 어드레스에 기초하여 액티브 커맨드 또는 프리차지 커맨드를 생성하는 로우 커맨드 생성부;
    상기 컬럼 어드레스의 에러를 정정하고, 상기 컬럼 어드레스 및 상기 정정된 컬럼 어드레스에 기초하여 상기 컬럼 페일 플래그 신호를 생성하고, 라이트 플래그 신호에 기초하여 상기 컬럼 어드레스 또는 상기 에러가 정정된 컬럼 어드레스를 내부 컬럼 어드레스로서 선택적으로 출력하는 내부 컬럼 어드레스 생성부; 및
    상기 컬럼 어드레스 및 상기 로우 페일 플래그 신호에 기초하여 상기 리드 커맨드, 상기 라이트 플래그 신호 또는 라이트 커맨드를 생성하는 컬럼 커맨드 생성부;
    를 포함하는 반도체 시스템.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 컬럼 어드레스 생성부는,
    상기 컬럼 어드레스를 저장하는 컬럼 어드레스 저장부;
    상기 컬럼 어드레스의 에러를 정정하는 컬럼 에러 정정부; 및
    상기 라이트 플래그 신호가 활성화될 때 상기 컬럼 어드레스 저장부의 출력을 상기 내부 컬럼 어드레스로서 선택하고, 상기 라이트 플래그 신호가 활성화될 때 상기 컬럼 에러 정정부의 출력을 상기 내부 컬럼 어드레스로서 선택하는 선택부
    를 포함하는 반도체 시스템.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 컬럼 커맨드 생성부는,
    상기 컬럼 어드레스를 디코딩함으로써 상기 리드 커맨드 또는 상기 라이트 플래그 신호를 생성하는 컬럼 디코더; 및
    상기 라이트 플래그 신호 및 상기 로우 페일 플래그 신호에 기초하여 상기 라이트 커맨드를 생성하는 라이트 커맨드 생성부
    를 포함하는 반도체 시스템.
  21. 삭제
KR1020180023011A 2018-02-26 2018-02-26 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템 KR102433098B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180023011A KR102433098B1 (ko) 2018-02-26 2018-02-26 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템
US16/122,075 US10790011B2 (en) 2018-02-26 2018-09-05 Address and command generation circuit, and semiconductor system
CN201811102287.3A CN110197685B (zh) 2018-02-26 2018-09-20 地址和命令发生电路以及半导体***
CN202310008587.XA CN115954027A (zh) 2018-02-26 2018-09-20 地址和命令发生电路以及半导体***
US17/000,052 US11373699B2 (en) 2018-02-26 2020-08-21 Address and command generation circuit, and semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023011A KR102433098B1 (ko) 2018-02-26 2018-02-26 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템

Publications (2)

Publication Number Publication Date
KR20190102530A KR20190102530A (ko) 2019-09-04
KR102433098B1 true KR102433098B1 (ko) 2022-08-18

Family

ID=67684628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023011A KR102433098B1 (ko) 2018-02-26 2018-02-26 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템

Country Status (3)

Country Link
US (2) US10790011B2 (ko)
KR (1) KR102433098B1 (ko)
CN (2) CN115954027A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789647B2 (en) 2019-12-20 2023-10-17 Micron Technology, Inc. Address verification for a memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090210775A1 (en) 2008-02-15 2009-08-20 International Business Machines Corporation Method and system for instruction address parity comparison
US20150169399A1 (en) 2010-12-14 2015-06-18 Cavium, Inc. Dram address protection
US20160077911A1 (en) * 2014-09-15 2016-03-17 Sandisk Technologies Inc. Methods, systems, and computer readable media for address and data integrity checking in flash memory operations

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817185A (ja) * 1994-06-29 1996-01-19 Mitsubishi Electric Corp 半導体記憶装置
US6327680B1 (en) * 1999-05-20 2001-12-04 International Business Machines Corporation Method and apparatus for array redundancy repair detection
JP2001175630A (ja) * 1999-12-14 2001-06-29 Fujitsu Ltd データ送信装置、データ受信装置、データ転送装置および方法
JP3910002B2 (ja) * 2000-04-27 2007-04-25 富士通株式会社 半導体集積回路
KR100380346B1 (ko) * 2000-10-16 2003-04-11 삼성전자주식회사 리던던시 로직셀을 갖는 반도체 메모리 장치 및 리페어 방법
US7293221B1 (en) * 2004-01-27 2007-11-06 Sun Microsystems, Inc. Methods and systems for detecting memory address transfer errors in an address bus
US6965537B1 (en) * 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
US7464241B2 (en) * 2004-11-22 2008-12-09 Intel Corporation Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding
US7965530B2 (en) * 2005-05-21 2011-06-21 Samsung Electronics Co., Ltd. Memory modules and memory systems having the same
US8219860B2 (en) * 2005-08-11 2012-07-10 Continental Ab & Co. Ohg Microprocessor system for controlling at least partly safety-critical processes
KR100877701B1 (ko) * 2006-11-23 2009-01-08 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리던던시 방법
US7729191B2 (en) * 2007-09-06 2010-06-01 Micron Technology, Inc. Memory device command decoding system and memory device and processor-based system using same
CN101414292A (zh) * 2007-10-20 2009-04-22 黄新亚 模式识别处理器
US7796451B2 (en) * 2007-12-10 2010-09-14 Unity Semiconductor Corporation Integrated circuits and methods to compensate for defective memory in multiple layers of memory
EP2359372B1 (en) 2008-12-18 2020-04-08 NovaChips Canada Inc. Error detection method and a system including one or more memory devices
US8880970B2 (en) 2008-12-23 2014-11-04 Conversant Intellectual Property Management Inc. Error detection method and a system including one or more memory devices
US8929165B2 (en) * 2011-12-21 2015-01-06 Samsung Electronics Co., Ltd. Memory device
US9235466B2 (en) * 2012-07-03 2016-01-12 Samsung Electronics Co., Ltd. Memory devices with selective error correction code
US8990667B2 (en) * 2012-08-03 2015-03-24 Samsung Electronics Co., Ltd. Error check and correction circuit, method, and memory device
KR20160034913A (ko) 2013-07-25 2016-03-30 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 미―준수 메모리 기술을 포함하거나 이와 인터페이스하는 메모리 모듈에 대한 응답 제어
KR102057431B1 (ko) * 2013-11-05 2019-12-19 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102210327B1 (ko) * 2014-08-21 2021-02-01 삼성전자주식회사 에러 알림 기능이 있는 메모리 장치
KR102204390B1 (ko) * 2014-09-12 2021-01-18 삼성전자주식회사 빠른 불량 셀 구제 동작의 메모리 장치
KR20160144564A (ko) * 2015-06-08 2016-12-19 삼성전자주식회사 불휘발성 메모리 모듈 및 그것의 동작 방법
US10049006B2 (en) * 2015-12-08 2018-08-14 Nvidia Corporation Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090210775A1 (en) 2008-02-15 2009-08-20 International Business Machines Corporation Method and system for instruction address parity comparison
US20150169399A1 (en) 2010-12-14 2015-06-18 Cavium, Inc. Dram address protection
US20160077911A1 (en) * 2014-09-15 2016-03-17 Sandisk Technologies Inc. Methods, systems, and computer readable media for address and data integrity checking in flash memory operations

Also Published As

Publication number Publication date
US10790011B2 (en) 2020-09-29
CN115954027A (zh) 2023-04-11
CN110197685B (zh) 2023-03-10
CN110197685A (zh) 2019-09-03
US20190267076A1 (en) 2019-08-29
US11373699B2 (en) 2022-06-28
KR20190102530A (ko) 2019-09-04
US20200388322A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
CN110120243B (zh) 半导体存储器装置、操作其的方法以及存储器***
US10503589B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US10572341B2 (en) Semiconductor devices
US9589676B2 (en) Semiconductor device and operating method thereof
US20130080826A1 (en) Semiconductor device verifying signal supplied from outside
KR20170039057A (ko) 메모리 시스템 및 메모리 에러 정정 방법
KR20080074316A (ko) 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법
CN110942798B (zh) 半导体存储器件、存储***及操作半导体存储器件的方法
US10452475B2 (en) Memory system and resistance change type memory
US10482990B2 (en) Memory device and memory system
US11762736B2 (en) Semiconductor memory devices
US20180196711A1 (en) Memory device
US11216331B2 (en) Memory system and operating method thereof
US11461167B2 (en) Semiconductor devices
KR102433098B1 (ko) 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템
US7075851B2 (en) Semiconductor memory device inputting/outputting data and parity data in burst operation
KR20220139199A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20180027655A (ko) 테스트방법 및 이를 이용한 반도체시스템
EP4174657A1 (en) Memory device, memory module including the memory device, and operating method of memory controller
US11921578B2 (en) Error correction methods and semiconductor devices and semiconductor systems using the error correction methods and the semiconductor devices
US20140136910A1 (en) Data communication apparatus and control method
US20200125445A1 (en) Electronic devices
CN117393031A (zh) 半导体存储器件
KR20220156414A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right