KR102418534B1 - Cluster tool for processing semiconductor substrate and method for controlling the same - Google Patents
Cluster tool for processing semiconductor substrate and method for controlling the same Download PDFInfo
- Publication number
- KR102418534B1 KR102418534B1 KR1020210135382A KR20210135382A KR102418534B1 KR 102418534 B1 KR102418534 B1 KR 102418534B1 KR 1020210135382 A KR1020210135382 A KR 1020210135382A KR 20210135382 A KR20210135382 A KR 20210135382A KR 102418534 B1 KR102418534 B1 KR 102418534B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- semiconductor substrate
- sub
- cooling
- cluster tool
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67115—Apparatus for thermal treatment mainly by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
Abstract
Description
본 발명은 반도체 기판의 처리를 위한 클러스터 툴 및 그 제어 방법에 관한 것이다.The present invention relates to a cluster tool for processing a semiconductor substrate and a method for controlling the same.
반도체 제조공정에 사용되는 클러스터 툴(Cluster tool)은 반도체 기판(웨이퍼)에 다양한 처리 공정을 수행하는 복수의 챔버를 포함한다.A cluster tool used in a semiconductor manufacturing process includes a plurality of chambers for performing various processing processes on a semiconductor substrate (wafer).
도 1은 종래 기술에 의한 클러스터 툴의 구성을 설명하기 위한 모식도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic diagram for demonstrating the structure of the cluster tool by a prior art.
도 1에 도시된 바와 같이 클러스터 툴의 각 챔버(2a, 2b, 3a, 3b, 3c, 4, 5, 6)은 방사상으로 배열되고, 그 중심에는 반도체 기판을 이송하기 위한 반송 암(8)이 자리 잡고 있다.As shown in FIG. 1, each
상기 각 챔버들은 반도체 기판을 투입하는 로드락 챔버(Load Lock chamber)(2a, 2b), 기판을 운송하는 트랜스퍼 챔버 (Transfer chamber)(9), 디개싱 챔버 (Degassing chamber)(6), 플라즈마를 이용한 전처리 챔버 (Pre-clean chamber)(4), 금속 또는 비금속 재료를 코팅하는 증착 챔버(3a, 3b, 3c), 증착 챔버에서 가열된 기판을 냉각시키는 쿨링챔버 (Cooling chamber)(5) 등으로 구성이 될 수 있다.Each of the chambers is a load lock chamber (2a, 2b) for inserting a semiconductor substrate, a transfer chamber (9) for transporting the substrate (Transfer chamber) (9), a degassing chamber (Degassing chamber) (6), plasma Pre-clean chamber (4) used, deposition chamber (3a, 3b, 3c) for coating metal or non-metal material, cooling chamber (Cooling chamber) (5) for cooling the substrate heated in the deposition chamber can be configuration.
현실적으로 설치 레이아웃의 제약으로 인해 하나의 클러스터 툴(1) 내에 방사상으로 배열 가능한 챔버의 수는 8개 이내로 제한이 된다.Realistically, the number of chambers that can be arranged radially in one
도 1에 도시된 바와 같이 트랜스퍼 챔버(9)를 중심으로 연결된 두개의 로드락 챔버(2a, 2b), 하나의 디개싱 챔버(6), 하나의 전처리 챔버(4), 1~3개의 증착 챔버(3a, 3b, 3c), 쿨링 챔버(5)를 합하면 최대 8개의 챔버가 방사상으로 배열될 수 있다.As shown in FIG. 1 , two
이러한 종래 기술에서 전처리 챔버나 증착 챔버를 추가하여 상기 8개를 초과하는 챔버를 구성하기 위해서는 한국등록실용신안 제20-0482405호의 대표 도면에 개시된 바와 같이 두 개의 클러스터 툴을 직렬로 연결하게 된다.In this prior art, in order to configure more than eight chambers by adding a pretreatment chamber or a deposition chamber, two cluster tools are connected in series as disclosed in the representative drawing of Korean Utility Model No. 20-0482405.
이에 따라 반송 암을 포함하는 트랜스퍼 챔버를 2개 구비하여야 하며, 이는 비용 상승, 설치 공간의 확대 및 공정 효율의 저하로 이어질 수 있다.Accordingly, two transfer chambers including the transfer arm should be provided, which may lead to an increase in cost, an enlargement of an installation space, and a decrease in process efficiency.
본 발명의 목적은 반도체 클러스터 툴의 설치 면적을 확대하지 않고도 요구되는 반도체 기판의 처리 공정을 모두 수행 가능한 반도체 클러스터 툴의 구조 및 제어 방법을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a structure and a control method of a semiconductor cluster tool capable of performing all required semiconductor substrate processing processes without increasing the installation area of the semiconductor cluster tool.
본 발명의 다른 목적은 하나의 챔버 내에서 두 개의 서로 다른 반도체 기판 처리 공정을 동시에 수행 가능한 반도체 처리 장치의 구조 및 제어 방법을 제공하는 것이다.Another object of the present invention is to provide a structure and a control method of a semiconductor processing apparatus capable of simultaneously performing two different semiconductor substrate processing processes in one chamber.
본 발명의 또 다른 목적은 하나의 챔버 내에서 두 개의 서로 다른 반도체 기판 처리 공정을 수행하기 위해 효율적이고 효과적인 진공 및 급기 수단의 배치 구조를 제공하는 것이다.Another object of the present invention is to provide an efficient and effective arrangement of vacuum and air supply means for performing two different semiconductor substrate processing processes in one chamber.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
상술한 기술적 과제를 해결하기 위해 안출된 본 발명의 방사상(放射狀)으로 배열되고, 내부에서 쿨링(cooling) 공정 및 디개싱(degassing) 공정을 동시 수행 가능한 제1 챔버가 포함된 복수의 챔버(chamber)를 포함하는 클러스터 툴(cluster tool)의 제어부가 수행하는 제어 방법은, 상기 제1 챔버로부터 쿨링(cooling) 공정이 완료된 반도체 기판을 반출시키고, 성막 공정이 완료된 반도체 기판을 상기 제1 챔버로 인입시키는 단계; 상기 제1 챔버의 내부에 형성된 덮개부의 일부(一部)가 상기 제1 챔버 내부에 형성된 담장부를 덮도록 하여 상기 제1 챔버를 제1 서브 챔버 및 상기 인입된 반도체 기판을 가두는 제2 서브 챔버로 구획하는 단계; 상기 제2 서브 챔버에 가둬진 반도체 기판을 냉각시키는 쿨링 단계; 상기 제1 서브 챔버로부터 디개싱 공정이 완료된 반도체 기판을 상기 제1 챔버의 외부로 반출시키고 상기 제1 서브 챔버로 새로운 반도체 기판을 반입시키는 단계; 상기 제1 서브 챔버로 반입된 반도체 기판의 표면에서 가스를 이탈시키는 디개싱 단계; 및 상기 덮개부의 적어도 일부를 상기 담장부로부터 이격시키는 단계;를 포함하고, 상기 쿨링 단계의 적어도 일부 및 상기 디개싱 단계의 적어도 일부는 동시에 수행될 수 있다.A plurality of chambers ( A control method performed by a controller of a cluster tool including a chamber) transports a semiconductor substrate on which a cooling process is completed from the first chamber, and transfers the semiconductor substrate on which a film formation process is completed to the first chamber. retracting; A second sub-chamber configured to confine the first chamber to the first sub-chamber and the inserted semiconductor substrate such that a part of the cover formed inside the first chamber covers the fence formed inside the first chamber. partitioning into a cooling step of cooling the semiconductor substrate confined in the second sub-chamber; discharging the semiconductor substrate on which the degassing process has been completed from the first sub-chamber to the outside of the first chamber and introducing a new semiconductor substrate into the first sub-chamber; a degassing step of releasing gas from the surface of the semiconductor substrate loaded into the first sub-chamber; and separating at least a portion of the cover portion from the fence portion, wherein at least a portion of the cooling step and at least a portion of the degassing step may be performed simultaneously.
그리고 상기 이격시키는 단계 이후에 상기 제1 챔버로 인입시키는 단계가 다시 수행되어 상기 기재된 단계들이 반복 수행될 수 있다.And after the step of spaced apart, the step of introducing into the first chamber may be performed again, so that the steps described above may be repeatedly performed.
그리고 상기 제1 챔버로 인입시키는 단계에서, 상기 반출된 반도체 기판은, 상기 복수의 챔버 중 하나인 로드락 챔버로 이동시킬 수 있다.In addition, in the step of introducing the semiconductor substrate into the first chamber, the unloaded semiconductor substrate may be moved to a load lock chamber that is one of the plurality of chambers.
또한 상기 제1 챔버는, 반도체 기판이 거치된 상태로 상기 제2 서브 챔버에 수용되는 제2 거치대를 포함하고, 상기 쿨링 단계는, 상기 제2 거치대에 거치된 반도체 기판의 열이 상기 제2 거치대로 전도되는 방식으로 상기 거치된 반도체 기판을 냉각시킬 수 있다.In addition, the first chamber includes a second holder accommodated in the second sub-chamber in a state in which the semiconductor substrate is mounted, and in the cooling step, heat of the semiconductor substrate mounted on the second holder is removed from the second holder. It is possible to cool the mounted semiconductor substrate in a conductive manner.
그리고 상기 구획하는 단계 이후 및 상기 쿨링 단계 이전에, 상기 제2 서브 챔버에 특정 기체를 주입하는 단계를 포함하고, 상기 쿨링 단계는, 상기 주입된 특정 기체의 대류에 의해서도 상기 반도체 기판을 냉각시킬 수 있다.and injecting a specific gas into the second sub-chamber after the partitioning step and before the cooling step, wherein the cooling step may cool the semiconductor substrate even by convection of the injected specific gas. have.
그리고 상기 제1 서브 챔버로 새로운 반도체 기판을 반입시키는 단계에서, 상기 제1 챔버의 외부로 반출된 반도체 기판은 상기 복수의 챔버 중 하나인 전처리(pre-clean) 챔버로 이동시킬 수 있다.In addition, in the step of introducing a new semiconductor substrate into the first sub-chamber, the semiconductor substrate carried out of the first chamber may be moved to a pre-clean chamber that is one of the plurality of chambers.
그리고 상기 디개싱 단계는, 상기 제1 서브 챔버로 반입된 반도체 기판에 상기 제1 서브 챔버 내부에 형성된 히터의 열을 복사시켜 상기 제1 서브 챔버로 반입된 반도체 기판의 표면에서 가스를 이탈시킬 수 있다.In the degassing step, the heat of the heater formed in the first sub-chamber may be radiated to the semiconductor substrate loaded into the first sub-chamber to release gas from the surface of the semiconductor substrate loaded into the first sub-chamber. have.
그리고 상기 반입시키는 단계 이후 및 상기 디개싱 단계 이전에, 상기 제1 서브 챔버에 특정 기체를 주입하는 단계를 포함하고, 상기 디개싱 단계는, 상기 주입된 특정 기체의 대류에 의해서도 상기 제1 서브 챔버로 반입된 반도체 기판의 표면에서 가스를 이탈시킬 수 있다.and injecting a specific gas into the first sub-chamber after the introducing step and before the degassing step, wherein the degassing step includes the first sub-chamber even by convection of the injected specific gas. Gas can be released from the surface of the semiconductor substrate loaded into the furnace.
그리고 상기 덮개부의 타부(他部)에는 반도체 기판이 거치 가능하고, 상기 디개싱 단계에서, 상기 제1 서브 챔버로 반입된 반도체 기판이 상기 타부에 거치된 상태에서 상기 제1 서브 챔버로 반입된 반도체 기판의 표면으로부터 상기 가스를 이탈시킬 수 있다.In addition, a semiconductor substrate can be mounted on the other portion of the cover, and in the degassing step, the semiconductor substrate loaded into the first sub-chamber is loaded into the first sub-chamber while the semiconductor substrate is mounted on the other portion. The gas may be released from the surface of the substrate.
본 발명의 일 실시 예에 따르면, 반도체 클러스터 툴의 설치 면적을 확대하지 않고도 요구되는 반도체 기판의 처리 공정을 모두 수행 가능하다.According to an embodiment of the present invention, it is possible to perform all required semiconductor substrate processing processes without increasing the installation area of the semiconductor cluster tool.
본 발명의 일 실시 예에 따르면, 하나의 챔버 내에서 두 개의 서로 다른 반도체 기판 처리 공정을 동시에 수행 가능하여 효율적인 공정이 가능한 반도체 기판 처리 장치가 제공될 수 있다.According to an embodiment of the present invention, a semiconductor substrate processing apparatus capable of efficiently processing two different semiconductor substrate processing processes can be simultaneously performed in one chamber may be provided.
본 발명의 일 실시 예에 따르면, 진공 및 급기 수단의 배치 구조를 통해 하나의 챔버 내에서 진행되는 두 개의 서로 다른 반도체 기판 처리 공정의 효율화를 꾀할 수 있다.According to an embodiment of the present invention, it is possible to increase the efficiency of two different semiconductor substrate processing processes performed in one chamber through the arrangement structure of the vacuum and air supply means.
도 1은 종래 기술에 의한 클러스터 툴의 구성을 설명하기 위한 모식도이다.
도 2는 본 발명의 일 실시 예에 따른 클러스터 툴의 구성을 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 클러스터 툴의 구조를 설명하기 위한 모식도이다.
도 4는 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치(1000)의 구성을 설명하기 위한 블록도이다.
도 5는 일 실시 예에 따른 반도체 기판 처리 장치(1000)의 구체적인 구조를 나타내는 단면도이다.
도 6은 본 발명의 일 실시 예에 따른 클러스터 툴의 제어 방법을 설명하기 위한 순서도이다.
도 7은 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 제어 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 제어 방법을 설명하기 위한 도면이다.
도 9는 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 제어 방법을 설명하기 위한 순서도이다.
도 10은 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 제어 방법을 설명하기 위한 순서도이다.
도 11은 본 발명에 따른 제2 거치대의 구조 및 동작을 설명하기 위한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 구조를 설명하기 위한 단면도이다.
도 13은 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 구조를 설명하기 위한 단면도이다.
도 14는 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 구조를 설명하기 위한 단면도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic diagram for demonstrating the structure of the cluster tool by a prior art.
2 is a block diagram illustrating the configuration of a cluster tool according to an embodiment of the present invention.
3 is a schematic diagram for explaining the structure of a cluster tool according to an embodiment of the present invention.
4 is a block diagram illustrating a configuration of a semiconductor
5 is a cross-sectional view illustrating a specific structure of a semiconductor
6 is a flowchart illustrating a method for controlling a cluster tool according to an embodiment of the present invention.
7 is a view for explaining a method of controlling a semiconductor substrate processing apparatus according to an embodiment of the present invention.
8 is a diagram for explaining a method of controlling a semiconductor substrate processing apparatus according to an embodiment of the present invention.
9 is a flowchart illustrating a method of controlling a semiconductor substrate processing apparatus according to an exemplary embodiment.
10 is a flowchart illustrating a method of controlling a semiconductor substrate processing apparatus according to an exemplary embodiment.
11 is a view for explaining the structure and operation of the second cradle according to the present invention.
12 is a cross-sectional view illustrating a structure of a semiconductor substrate processing apparatus according to an embodiment of the present invention.
13 is a cross-sectional view illustrating a structure of a semiconductor substrate processing apparatus according to an embodiment of the present invention.
14 is a cross-sectional view for explaining a structure of a semiconductor substrate processing apparatus according to an embodiment of the present invention.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 본 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.The following is merely illustrative of the principles of the invention. Therefore, those skilled in the art will be able to devise various devices that, although not explicitly described or shown herein, embody the principles of the present invention and are included within the spirit and scope of the present invention. In addition, all conditional terms and examples listed herein are, in principle, expressly intended only for the purpose of understanding the concept of the present invention, and it should be understood that they are not limited to the specifically enumerated embodiments and states as such. do.
또한, 본 발명의 원리, 관점 및 실시 예들뿐만 아니라 특정 실시 예를 열거하는 모든 상세한 설명은 이러한 사항의 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. 또한 이러한 균등물들은 현재 공지된 균등물뿐만 아니라 장래에 개발될 균등물 즉 구조와 무관하게 동일한 기능을 수행하도록 발명된 모든 소자를 포함하는 것으로 이해되어야 한다.Moreover, it is to be understood that all detailed description reciting the principles, aspects, and embodiments of the invention, as well as specific embodiments, are intended to cover structural and functional equivalents of such matters. It should also be understood that such equivalents include not only currently known equivalents, but also equivalents developed in the future, i.e., all devices invented to perform the same function, regardless of structure.
따라서, 예를 들어, 본 명세서의 블럭도는 본 발명의 원리를 구체화하는 예시적인 회로의 개념적인 관점을 나타내는 것으로 이해되어야 한다. 이와 유사하게, 모든 흐름도, 상태 변환도, 의사 코드 등은 컴퓨터가 판독 가능한 매체에 실질적으로 나타낼 수 있고 컴퓨터 또는 프로세서가 명백히 도시되었는지 여부를 불문하고 컴퓨터 또는 프로세서에 의해 수행되는 다양한 프로세스를 나타내는 것으로 이해되어야 한다.Thus, for example, the block diagrams herein are to be understood as representing conceptual views of illustrative circuitry embodying the principles of the present invention. Similarly, all flowcharts, state transition diagrams, pseudo code, etc. may be tangibly embodied on computer-readable media and be understood to represent various processes performed by a computer or processor, whether or not a computer or processor is explicitly shown. should be
프로세서 또는 이와 유사한 개념으로 표시된 기능 블럭을 포함하는 도면에 도시된 다양한 소자의 기능은 전용 하드웨어뿐만 아니라 적절한 소프트웨어와 관련하여 소프트웨어를 실행할 능력을 가진 하드웨어의 사용으로 제공될 수 있다. 프로세서에 의해 제공될 때, 상기 기능은 단일 전용 프로세서, 단일 공유 프로세서 또는 복수의 개별적 프로세서에 의해 제공될 수 있고, 이들 중 일부는 공유될 수 있다.The functions of the various elements shown in the figures including a processor or functional blocks represented by similar concepts may be provided by the use of dedicated hardware as well as hardware having the ability to execute software in association with appropriate software. When provided by a processor, the functionality may be provided by a single dedicated processor, a single shared processor, or a plurality of separate processors, some of which may be shared.
또한 프로세서, 제어 또는 이와 유사한 개념으로 제시되는 용어의 명확한 사용은 소프트웨어를 실행할 능력을 가진 하드웨어를 배타적으로 인용하여 해석되어서는 아니되고, 제한 없이 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어를 저장하기 위한 롬(ROM), 램(RAM) 및 비 휘발성 메모리를 암시적으로 포함하는 것으로 이해되어야 한다. 주지관용의 다른 하드웨어도 포함될 수 있다.In addition, the clear use of terms presented as processor, control, or similar concepts should not be construed as exclusively referring to hardware having the ability to execute software, and without limitation, digital signal processor (DSP) hardware, ROM for storing software. It should be understood to implicitly include (ROM), RAM (RAM) and non-volatile memory. Other common hardware may also be included.
본 명세서의 청구범위에서, 상세한 설명에 기재된 기능을 수행하기 위한 수단으로 표현된 구성요소는 예를 들어 상기 기능을 수행하는 회로 소자의 조합 또는 펌웨어/마이크로 코드 등을 포함하는 모든 형식의 소프트웨어를 포함하는 기능을 수행하는 모든 방법을 포함하는 것으로 의도되었으며, 상기 기능을 수행하도록 상기 소프트웨어를 실행하기 위한 적절한 회로와 결합된다. 이러한 청구범위에 의해 정의되는 본 발명은 다양하게 열거된 수단에 의해 제공되는 기능들이 결합되고 청구항이 요구하는 방식과 결합되기 때문에 상기 기능을 제공할 수 있는 어떠한 수단도 본 명세서로부터 파악되는 것과 균등한 것으로 이해되어야 한다.In the claims of this specification, a component expressed as a means for performing the function described in the detailed description includes, for example, a combination of circuit elements that perform the function or software in any form including firmware/microcode, etc. It is intended to include all methods of performing the functions of the device, coupled with suitable circuitry for executing the software to perform the functions. Since the present invention defined by these claims is combined with the functions provided by the various enumerated means and in a manner required by the claims, any means capable of providing the functions are equivalent to those contemplated from the present specification. should be understood as
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. The above objects, features and advantages will become more apparent through the following detailed description in relation to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the present invention pertains can easily implement the technical idea of the present invention. There will be. In addition, in the description of the present invention, if it is determined that a detailed description of a known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시 예를 상세히 설명하기로 한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일 실시 예에 따른 클러스터 툴의 구성을 설명하기 위한 블록도이다.2 is a block diagram illustrating the configuration of a cluster tool according to an embodiment of the present invention.
도 3은 본 발명의 일 실시 예에 따른 클러스터 툴의 구조를 설명하기 위한 모식도이다.3 is a schematic diagram for explaining the structure of a cluster tool according to an embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 클러스터 툴(cluster tool)(10)은 방사상(放射狀)으로 배열된 복수의 챔버(chamber)(100)를 포함할 수 있다.As shown in FIG. 2 , a
상기 복수의 챔버(100) 각각은 그 내부에 반도체 웨이퍼라고도 불리는 반도체 기판을 수용하고, 수용된 반도체 기판에 고유의 처리 공정을 수행한다. Each of the plurality of
도 3의 (a), (b)에 도시된 바와 같이, 챔버(100)의 각각의 입구에는 개폐 가능한 게이트 밸브(1700)가 형성될 수 있다.As shown in (a) and (b) of FIG. 3 , an openable and
상기 '처리'는 표면에 코팅재의 박막을 입히는 성막(成膜), 특정 패턴으로 표면을 깎아내는 식각(蝕刻)을 비롯하여, 기타 표면의 재질의 물성을 개선하는 다양한 작업을 포괄하는 개념일 수 있다.The 'treatment' may be a concept encompassing various operations for improving the physical properties of other surface materials, including film formation of coating a thin film of a coating material on the surface, etching to scrape the surface in a specific pattern. .
본 발명의 일 실시 예에 따라 상기 처리 공정은 디개싱(degassing) 공정, 전처리(pre-clean) 공정, 성막(成膜; deposition) 공정, 쿨링(cooling) 공정 중 적어도 하나를 포함할 수 있다.According to an embodiment of the present invention, the treatment process may include at least one of a degassing process, a pre-clean process, a deposition process, and a cooling process.
디개싱 공정은 그 이전 공정에서 잔류한 반도체 기판 표면의 불필요한 가스 성분을 가열 및/또는 진공을 이용하여 날려서 제거하는 처리 공정일 수 있다. The degassing process may be a treatment process in which unnecessary gas components on the surface of the semiconductor substrate remaining in the previous process are blown away by using heating and/or vacuum.
전처리 공정은 성막 공정 등에 앞서 플라즈마 등을 이용하여 반도체 기판 표면의 불순물인 파티클을 세정하는 공정을 의미할 수 있다.The pretreatment process may refer to a process of cleaning particles that are impurities on the surface of a semiconductor substrate by using plasma or the like prior to a film forming process.
성막 공정은 반도체 기판의 표면에 특정 코팅재로 이루어진 박막을 형성하는 처리 공정일 수 있다.The film forming process may be a treatment process of forming a thin film made of a specific coating material on the surface of the semiconductor substrate.
본 발명의 일 실시 예에서 상기 성막 공정은 '증착(Deposition)' 작용을 기반으로 한 것일 수 있다. In an embodiment of the present invention, the film forming process may be based on a 'deposition' action.
본 발명의 일 실시 예에서 성막 공정은 PVD(Physical Vapor Deposition)에 기반한 것일 수 있다. PVD는 열을 가해 코팅재를 가스 상태로 만들고, 뜨거운 가스가 상대적으로 온도가 낮은 반도체 기판을 만나서 고체가 되면서 기판 표면에 증착되는 작용일 수 있다.In an embodiment of the present invention, the film forming process may be based on PVD (Physical Vapor Deposition). PVD may be the action of making the coating material into a gaseous state by applying heat, and the hot gas meets the semiconductor substrate with a relatively low temperature and becomes solid while being deposited on the substrate surface.
본 발명의 일 실시 예에서 상기 성막 공정은 PVD 중에서도 스퍼터링(Sputtering)에 기반한 것일 수 있다. 스퍼터링은 아르곤과 같은 비활성 기체를 이온화하고, 코팅재를 포함하는 스퍼터링 타겟(미도시)의 표면에 충돌시켜 코팅재를 튀어나오게 하여 반도체 기판의 표면에 증착되도록 하는 방법이다.In an embodiment of the present invention, the film forming process may be based on sputtering among PVD. Sputtering is a method of ionizing an inert gas such as argon and collides with the surface of a sputtering target (not shown) including a coating material to eject the coating material to be deposited on the surface of the semiconductor substrate.
스퍼터링 타겟(미도시)은, sputtering 증착 시에 사용되는 금속, 합금 또는 화합물의 부재로서 사용자의 필요에 따라 매우 다양한 성분 및 형상으로 형성될 수 있다. A sputtering target (not shown) is a member of a metal, alloy, or compound used during sputtering deposition, and may be formed in a wide variety of components and shapes according to the user's needs.
본 발명의 일 실시 예에서 상기 성막 공정은 고전압 펄스를 사용한 HiPIMS(High power impulse magnetron sputtering) 스퍼터링 작업에 기반할 수 있다. 이는 높은 전력을 순간적으로 캐소드(음극)에 인가하여 고밀도 플라즈마를 형성하는 기술이다. HiPIMS 기술은 다른 PVD 코팅장치에 비해 평탄한 표면과 치밀한 박막구조 그리고 요철 부분의 균일한 증착(Step coverage) 특성을 얻을 수 있다.In an embodiment of the present invention, the film forming process may be based on a high power impulse magnetron sputtering (HiPIMS) sputtering operation using a high voltage pulse. This is a technology for forming high-density plasma by momentarily applying high power to the cathode (cathode). Compared to other PVD coating devices, HiPIMS technology can obtain flat surface, dense thin film structure, and uniform step coverage of uneven parts.
상기 쿨링 공정은 반도체 기판(2100)를 냉각하는 처리 공정일 수 있다. 본 발명의 일 실시 예에 따라 성막 공정 등 고온 상태에서 반도체 기판을 처리하는 공정 이후에 쿨링 공정이 진행되어 후속 공정 등이 용이하도록 또는 산화 등에 의한 품질 저하가 방지되도록 적정 온도로 식혀지게 된다.The cooling process may be a processing process for cooling the
본 발명의 일 실시 예에 따라 상기 클러스터 툴(10)은 상기 복수의 챔버(100)의 배열의 중심부에 위치하여 상기 복수의 챔버(100) 각각의 내부와 외부 간에 반도체 기판을 입출(入出) 가능한 입출 작동부(200)를 더 포함할 수 있다.According to an embodiment of the present invention, the
일 실시 예에 따라 상기 입출 작동부(200)는 굴신(屈伸) 및 회전할 수 있는 다관절 암(arm) 구조로 이루어진 반송(搬送) 암을 포함할 수 있다. 다만 상기 입출 작동부(200)는 이러한 다관절 암 구조에 국한되지 않고 반도체 기판을 거치 및 반송(搬送) 가능한 다양한 로봇, 매니퓰레이터 등의 구조를 채택 가능하다.According to an embodiment, the entry/
상기 복수의 챔버(100)는, 그 내부에서 쿨링(cooling) 공정 및 디개싱(degassing) 공정을 동시 수행 가능한 제1 챔버(1100)를 포함할 수 있다.The plurality of
상기 제1 챔버(1100)는 기본적으로 내부에 빈 공간이 형성된 하우징을 포함할 수 있다. 또한 그 내부 공간에 상기 입출 작동부(200)의 작용에 의한 반도체 기판의 입출(入出)이 가능한 구조로 형성될 수 있다. The
또한 그 입구에는 개폐 가능한 게이트 밸브(1700)가 형성될 수 있다.In addition, an openable and
게이트 밸브(1700)가 폐쇄된 동안에는 진공, 가열, 냉각 등 각종의 처리 공정이 진행될 수 있다. 게이트 밸브(1700)가 개방된 동안에는 상기 제1 챔버(1100)의 내부 공간으로 반도체 기판이 반입되거나 외부로 반출될 수 있다.While the
상기 복수의 챔버의 수는 8개 이하일 수 있다.The number of the plurality of chambers may be 8 or less.
하나의 클러스터 툴(10)에 방사상으로 배열되는 챔버의 수는 8개 이하인 것이 매우 바람직하다. 9개 이상이 되는 경우, 설치 공간 상의 제약이 따르게 되고, 또한 입출 작동부(200)의 작동이 어려워지는 난점이 존재한다.It is highly desirable that the number of chambers radially arranged in one
본 발명의 일 실시 예에 따른 클러스터 툴(10)은 디개싱 공정과 쿨링 공정을 모두 그리고 동시에 수행 가능한 제1 챔버(1100)를 포함함으로써, 방사상으로 배열되는 챔버(100)의 수를 8개 이하로 제한하고도, 특정의 공정을 수행하는 챔버들의 수를 필요에 맞게 용이하게 조정 가능하다.The
본 발명의 일 실시 예에 따라 상기 복수의 챔버(100)는, 상기 반도체 기판이 투입되어 일시적으로 보관되는 적어도 하나의 로드락(load rock) 챔버(110)를 포함할 수 있다.According to an embodiment of the present invention, the plurality of
입출 작동부(200)의 반송 암이 로드락 챔버(110)로부터 반도체 기판을 빼내서 제1 챔버(1100)로 이동할 때 반도체 기판의 방향이나 위치를 정렬하는 오리엔트 공정이 실시될 수 있다.When the transfer arm of the input/
본 발명의 일 실시 예에 따라 상기 복수의 챔버(100)는, 상기 반도체 기판의 표면에 코팅재의 막을 형성하는, 즉 성막 공정을 수행하는 적어도 하나의 성막 챔버(120)를 포함할 수 있다.According to an embodiment of the present invention, the plurality of
본 발명의 일 실시 예에 따라 상기 복수의 챔버(100)는, 상기 반도체 기판의 표면의 특정 잔류물을 제거하는 적어도 하나의 전처리(pre-clean) 챔버(130)를 포함할 수 있다.According to an embodiment of the present invention, the plurality of
상기 복수의 챔버(100)는, 상기 제1 챔버(1100)를 하나 포함하고, 상기 로드락 챔버(110)를 두 개 포함하고, 상기 전처리 챔버(130) 및 상기 성막 챔버(120)를 합하여 5개를 포함할 수 있다.The plurality of
도 3(a)에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 클러스터 툴의 챔버(100)에는 두 개의 로드락 챔버(110a, 110b), 하나의 제1 챔버(1100), 두 개의 전처리 챔버(130a, 130b) 및 세 개의 성막 챔버(110a, 110b, 110c)가 포함될 수 있다. 전처리 챔버(130a, 130b)와 성막 챔버(110a, 110b, 110c)를 합하면 모두 5개가 된다.As shown in FIG. 3( a ), in the
도 3(b)에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 클러스터 툴의 챔버(100)에는 두 개의 로드락 챔버(110a, 110b), 하나의 제1 챔버(1100), 하나의 전처리 챔버(130) 및 네 개의 성막 챔버(110a, 110b, 110c, 110d)가 포함될 수 있다. 전처리 챔버(130)와 성막 챔버(110a, 110b, 110c, 110d)를 합하면 모두 5개가 된다.As shown in FIG. 3B , in the
이와 같이, 종래 기술과 같이 디개싱 챔버와 쿨링 챔버 각각을 포함하는 클러스터 툴(1)에 비해 챔버(100)의 수를 8개로 제한하고도, 더 성막 챔버를 4개를 두거나 전처리 챔버를 두 개 두는 등의 보다 폭 넓은 설계 변경이 가능해진다. As such, as in the prior art, compared to the
또한 본 발명의 일 실시 예에 따른 제1 챔버(1100)는 쿨링 공정과 디개싱 공정을 동시에 수행 가능하므로, 각각의 공정을 위한 챔버를 따로 두는 종래 기술에 비해서도 그 처리 속도의 저하가 없다.In addition, since the
본 발명의 일 실시 예에 따른 클러스터 툴(10)은 제어부(1900)를 포함할 수 있다.The
상기 제어부(1900)는 상기 로드락 챔버(110), 성막 챔버(120), 전처리 챔버(130), 제1 챔버(1100) 및 입출 작동부(200) 중 적어도 하나의 처리공정을 위한 작용을 제어할 수 있다.The
본 발명의 일 실시 예에 따른 클러스터 툴(10)은 반도체 기판 처리 장치(1000)를 포함할 수 있다.The
도 4는 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치(1000)의 구성을 설명하기 위한 블록도이다. 4 is a block diagram illustrating a configuration of a semiconductor
도 5는 일 실시 예에 따른 반도체 기판 처리 장치(1000)의 구체적인 구조를 나타내는 단면도이다.5 is a cross-sectional view illustrating a specific structure of a semiconductor
도 4 및 도 5 (a), (b)에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치(1000)는, 상기 제1 챔버(1100), 담장부(1200) 및 덮개부(1300)를 포함할 수 있다.4 and 5 (a) and (b), in the semiconductor
상기 제어부(1900)는 상기 장치(1000)에 포함되어 그 구성 요소들 중 적어도 하나를 제어할 수 있다.The
상기 담장부(1200)는 상기 제1 챔버(1100)의 내부 공간의 어느 한 편에 형성될 수 있다. The
바람직하게는 상기 담장부(1200)는 소정의 공간을 에워싸는 형상으로 형성되되 일 측에 상기 덮개부(1300)가 덮일 수 있는 개구(opening)가 형성된다. Preferably, the
본 발명의 일 실시 예에 따른 상기 담장부(1200)는 도 5 (a), (b)에 도시된 바와 같이 융기된 울타리 형상으로 형성될 수 있다.The
상기 덮개부(1300)는 상기 제1 챔버(1100)의 내부 공간에 위치할 수 있다.The
상기 덮개부(1300)의 일부(一部)(1310)는 도 5 (b)에 도시된 바와 같이,상기 담장부(1200)를 덮을 수 있다. 또한 도 5 (b)에 도시된 바와 같이 상기 담장부(1200)로부터 이격될 수 있다.A part (one part) 1310 of the
본 발명의 일 실시 예에 따라 상기 반도체 기판 처리 장치(1000)는 제어부(1900)를 포함할 수 있다. According to an embodiment of the present invention, the semiconductor
상기 제어부(1900)는 상기 덮개부(1300)를 상기 덮개부(1300)가 상기 담장부(1200)를 덮은 상태와 이격된 상태를 상호 전환할 수 있다. The
본 발명의 일 실시 예에 따른 반도체 기판 처리 장치(1000)는 상기 제어부(1900)의 제어에 따라 상기 덮은 상태와 이격된 상태로 상기 덮개부(1300)를 운동 시키는 구동부(미도시)를 더 포함할 수 있다. 상기 구동부(미도시)는 모터와 같은 동력의 생성 수단 및 기어나 로드와 같은 동력 전달 수단을 포함하여 형성될 수 있다.The semiconductor
도 5 (b)에 도시된 바와 같이, 상기 덮개부(1300)의 타부(他部)(1320)에는 제1 반도체 기판(2100)이 거치 가능할 수 있다.As shown in FIG. 5B , the
상기 타부(他部)(1320)는 상기 일부(1310)를 제외한 부분에 포함되는 부분일 수 있다. The
바람직하게는 상기 일부(1310) 및 타부(1320)는 도 5 (b)에 도시된 바와 같이 덮개부(2100)의 서로 반대 방향의 면을 각각 포함할 수 있다.Preferably, the
상기 덮개부(1300)가 상기 담장부(1200)를 덮은 상태에서, 상기 덮개부(1300) 및 상기 담장부(1200)는 상기 제1 챔버(1100)의 공간을 둘로 분할할 수 있다. 즉 도 5 (b)에 도시된 바와 같이, 제1 서브 챔버(1110) 및 제2 서브 챔버(1120)로 구획할 수 있다.In a state in which the
상기 제2 서브 챔버(1120)를 본 명세서 또는 도면에서 inner chamber라 칭할 수 있다.The second sub-chamber 1120 may be referred to as an inner chamber in this specification or drawings.
상기 덮개부(1300)를 본 명세서 또는 도면에서 inner chamber door라 칭할 수 있다.The
상기 제1 서브 챔버(1110)는 그 내부에 제1 반도체 기판(2100)을 수용한 상태에서 상기 제1 반도체 기판(2100)에 디개싱 공정을 수행할 수 있다.The first sub-chamber 1110 may perform a degassing process on the
상기 제2 서브 챔버(1120)는 제2 반도체 기판(2200)을 내부에 수용한 상태에서 상기 제2 반도체 기판(2200)에 상기 쿨링 공정을 수행할 수 있다.The second sub-chamber 1120 may perform the cooling process on the
제1 반도체 기판(2100) 및 제2 반도체 기판(2200)은 본질적으로 다르지 않은 것일 수 있다. 다만 이전에 수행된 처리 공정이 달라 표면의 물성이나 온도 등이 다른 것일 수 있다. 본 명세서에서 제1 반도체 기판(2100)이라 함은 제1 서브 챔버(1110)에 수용되어 처리가 수행되는 반도체 기판을 의미할 수 있다. 또한 제2 반도체 기판(2200)이라 함은 제2 서브 챔버(1120)에 수용되어 처리가 수행되는 반도체 기판을 의미할 수 있다.The
상기 덮개부(1300)의 타부(他部)(1320)에는 상기 제1 반도체 기판(2100)이 거치되어, 상기 덮개부(1300)의 상기 일부(1310)가 상기 담장부(1200)를 덮은 상태에서, 상기 제1 서브 챔버(1110)는 상기 타부(1320)에 거치된 제1 반도체 기판(2100)에 디개싱 공정을 수행할 수 있다.The
도 5 (b)에 도시된 바와 같이 게이트 밸브(1700)가 폐쇄되고 히터(1116)가 켜진 상태에서 상기 제1 서브 챔버(1110)의 내부는 가열되고, 상기 디개싱 공정이 수행될 수 있다.As shown in FIG. 5B , in a state in which the
본 발명의 일 실시 예에 따른 클러스터 툴(1100)의 제어 방법은 상기 제어부(1900)에 의해 수행될 수 있다.The control method of the
상기 클러스터 툴(10)은 방사상(放射狀)으로 배열되고, 내부에서 쿨링(cooling) 공정 및 디개싱(degassing) 공정을 동시 수행 가능한 제1 챔버(1100)가 포함된 복수의 챔버(chamber)를 포함할 수 있다.The
도 6은 본 발명의 일 실시 예에 따른 클러스터 툴의 제어 방법을 설명하기 위한 순서도이다.6 is a flowchart illustrating a method for controlling a cluster tool according to an embodiment of the present invention.
도 6에 도시된 바와 같이, 상기 제어 방법은, 상기 제1 챔버(1100)로부터 쿨링(cooling) 공정이 완료된 반도체 기판을 반출시키고, 성막 공정이 완료된 반도체 기판을 상기 제1 챔버(1100)로 인입시키는 단계(S100)를 포함할 수 있다.As shown in FIG. 6 , in the control method, the semiconductor substrate on which the cooling process is completed is taken out from the
상기 제어 방법은 상기 제1 챔버(1100)의 내부에 형성된 덮개부(1300)의 일부(一部)(1310)가 상기 제1 챔버(1100) 내부에 형성된 담장부(1200)를 덮도록 하여 상기 제1 챔버(1100)를 제1 서브 챔버(1110) 및 상기 인입된 반도체 기판을 가두는 제2 서브 챔버(1120)로 구획하는 단계(S200)를 포함할 수 있다.In the control method, a
상기 제어 방법은 상기 제2 서브 챔버(1120)에 가둬진 반도체 기판을 냉각시키는 쿨링 단계(S300)를 포함할 수 있다.The control method may include a cooling step ( S300 ) of cooling the semiconductor substrate confined in the
상기 제어 방법은 상기 제1 서브 챔버(1110)로부터 디개싱 공정이 완료된 반도체 기판을 상기 제1 챔버(1100)의 외부로 반출시키고 상기 제1 서브 챔버(1110)로 새로운 반도체 기판을 반입시키는 단계(S400)을 포함할 수 있다.The control method includes the steps of unloading the semiconductor substrate on which the degassing process has been completed from the first sub-chamber 1110 to the outside of the
상기 제어 방법은 상기 제1 서브 챔버(1110)로 반입된 반도체 기판의 표면에서 가스를 이탈시키는 디개싱 단계(S500)를 포함할 수 있다.The control method may include a degassing step ( S500 ) of releasing gas from the surface of the semiconductor substrate loaded into the
상기 제어 방법은 상기 덮개부(1300)의 적어도 일부를 상기 담장부(1200)로부터 이격시키는 단계(S600)를 포함할 수 있다.The control method may include separating at least a portion of the
본 발명의 일 실시 예에 따라, 상기 쿨링 단계의 적어도 일부 및 상기 디개싱 단계의 적어도 일부는 동시에 수행될 수 있다.According to an embodiment of the present invention, at least a portion of the cooling step and at least a portion of the degassing step may be performed simultaneously.
필요에 따라, 상기 쿨링 단계 및 상기 디개싱 단계는 서로 다른 시간에 수행될 수 있다.If necessary, the cooling step and the degassing step may be performed at different times.
도 5 (b)에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 클러스터 툴(10)에 포함되는 반도체 기판 처리 장치(1000)의 제1 챔버(1100)는 덮개부(1300)와 담장부(1200)에 의해 두개의 서브 챔버(1110, 1120)로 구획되고, 각각의 서브 챔버(1110, 1120)에서는 서로 다른 처리 공정이 수행될 수 있다.As shown in FIG. 5B , the
상기 서로 다른 처리 공정은 동시에 진행될 수 있다.The different treatment processes may be performed simultaneously.
상기 이격시키는 단계 이후에는 상기 제1 챔버(1100)로 인입시키는 단계(S100)가 다시 수행될 수 있다. 이에 따라 상기 단계들(S100 내지 S600)이 반복 수행될 수 있다.After the step of spaced apart, the step (S100) of introducing into the
상기 제1 챔버(1100)로 인입시키는 단계(S100)에서, 상기 반출된 반도체 기판은, 상기 복수의 챔버(100) 중 하나인 로드락 챔버(110a, 110b)로 이동시킬 수 있다.In the step of introducing the semiconductor substrate into the first chamber 1100 ( S100 ), the unloaded semiconductor substrate may be moved to the
상기 제1 챔버(1100)는, 반도체 기판이 거치된 상태로 상기 제2 서브 챔버(1120)에 수용되는 제2 거치대(1121)를 포함하고, 상기 쿨링 단계는, 상기 제2 거치대(1121)에 거치된 반도체 기판의 열이 상기 제2 거치대(1121)로 전도되는 방식으로 상기 거치된 반도체 기판을 냉각시킬 수 있다.The
상기 거치대(1121)는 상기 반도체 기판이 거치되는 척(chuck) 부재(1122)를 포함할 수 있다. The
본 발명의 일 실시 예에 따라 상기 척 부재(1122)는 내부에 PCW(Process Cooling Water)와 같은 냉각 유체가 흐르는 유로가 형성되어 전도 방식의 냉각을 가능하게 하는 수단일 수 있다.According to an embodiment of the present invention, the
본 발명의 일 실시 예에 따라 상기 제어 방법은, 상기 구획하는 단계(S200) 이후 및 상기 쿨링 단계(S300) 이전에, 상기 제2 서브 챔버(1120)에 특정의 기체를 주입하는 단계(S250)를 더 포함할 수 있다.According to an embodiment of the present invention, the control method includes the step of injecting a specific gas into the second sub-chamber 1120 after the partitioning step (S200) and before the cooling step (S300) (S250) may further include.
상기 쿨링 단계(S300)는, 상기 주입된 특정 기체의 대류에 의해서도 상기 반도체 기판을 냉각시킬 수 있다.In the cooling step ( S300 ), the semiconductor substrate may be cooled even by convection of the injected specific gas.
상기 특정 기체는 본 발명의 일 실시 예에 따라 아르곤(Ar)일 수 있다.The specific gas may be argon (Ar) according to an embodiment of the present invention.
상기 제1 서브 챔버(1110)로 새로운 반도체 기판을 반입시키는 단계(S400)에서, 상기 제1 챔버(1100)의 외부로 반출된 반도체 기판은 상기 복수의 챔버(100) 중 하나인 전처리(pre-clean) 챔버(130)로 이동시킬 수 있다.In the step of bringing a new semiconductor substrate into the first sub-chamber 1110 ( S400 ), the semiconductor substrate carried out of the
상기 디개싱 단계(S500)는, 상기 제1 서브 챔버(1110)로 반입된 반도체 기판에 상기 제1 서브 챔버(1110) 내부에 형성된 히터(1116)의 열을 복사시켜 상기 제1 서브 챔버(1110)로 반입된 반도체 기판의 표면에서 가스를 이탈시킬 수 있다.In the degassing step ( S500 ), the heat of the
상기 히터(1110)는 고온을 생성하여 복사 열 방출이 가능한 수단일 수 있다. 본 발명의 일 실시 예에 따라 상기 히터(1100)는 램프를 포함할 수 있다. 상기 램프는 할로겐 램프일 수 있다.The
상기 반입시키는 단계(S400) 이후 및 상기 디개싱 단계(S500) 이전에, 상기 제1 서브 챔버(1110)에 특정 기체를 주입하는 단계(S450)를 더 포함할 수 있다.After the step of bringing in (S400) and before the step of degassing (S500), the step of injecting a specific gas into the first sub-chamber 1110 (S450) may be further included.
상기 디개싱 단계(S500)는, 상기 주입된 특정 기체의 대류에 의해서도 상기 제1 서브 챔버(1110)로 반입된 반도체 기판의 표면에서 가스를 이탈시킬 수 있다.In the degassing step ( S500 ), the gas may be released from the surface of the semiconductor substrate carried into the first sub-chamber 1110 even by convection of the injected specific gas.
상기 특정 기체는 본 발명의 일 실시 예에 따라 아르곤(Ar)일 수 있다.The specific gas may be argon (Ar) according to an embodiment of the present invention.
상기 덮개부(1300)의 타부(他部)(1320)에는 반도체 기판이 거치 가능할 수 있다.A semiconductor substrate may be mounted on the
상기 디개싱 단계(S500)에서, 상기 제1 서브 챔버(1110)로 반입된 반도체 기판이 상기 타부(1320)에 거치된 상태에서 상기 제1 서브 챔버(1110)로 반입된 반도체 기판의 표면으로부터 상기 가스를 이탈시킬 수 있다.In the degassing step ( S500 ), the semiconductor substrate loaded into the first sub-chamber 1110 is placed on the
도 7 및 도 8은 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 제어 방법을 설명하기 위한 도면들이다.7 and 8 are diagrams for explaining a method of controlling a semiconductor substrate processing apparatus according to an embodiment of the present invention.
도 9 및 도 10은 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 제어 방법을 설명하기 위한 순서도들이다.9 and 10 are flowcharts for explaining a method of controlling a semiconductor substrate processing apparatus according to an exemplary embodiment.
이하 도 7 내지 도 10의 (a) 내지 (l)의 과정을 도면의 번호에 구애받지 않고 설명한다.Hereinafter, the processes of FIGS. 7 to 10 (a) to (l) will be described irrespective of the reference numerals.
(a)는 제1 챔버(1100) 내로 제2 반도체 기판(2200a)이 반입되기 전에 게이트 밸브(1700)를 열고 대기하고 있는 상태이다.(a) is a state in which the
덮개부(1300)는 그 적어도 일부가 담장부(1200)로부터 이탈하였고 상기 제1 챔버(1100)는 그 내부 공간이 구획되지 않은 상태이다. At least a part of the
제2 거치대(1121)의 적어도 일부(척 부재(1122)를 포함할 수 있다)는 상기 제2 반도체 기판(2200a)이 안착될 수 있도록 소정의 제1 높이로 상승하여 대기할 수 있다.At least a portion of the second holder 1121 (which may include the chuck member 1122 ) may rise to a first predetermined height so that the
(b)는 제1 챔버(1100) 내로 제2 반도체 기판(2200a)이 반입되어 상기 제2 거치대(1121)에 안착된 상태이다.(b) shows a state in which the
상기 제2 반도체 기판(2200a)는 성막 공정과 같이 고온에서 수행되는 이전의 처리 공정을 거쳐 냉각이 필요한 상태(hot wafer)일 수 있다.The
(c)는 덮개부(1300)가 담장부(1200)를 덮어 상기 제1 챔버(1100)가 제1 서브 챔버(1110) 및 제2 서브 챔버(1120)로 구획된 상태이다.(c) shows a state in which the
제2 거치대(1121)의 상기 적어도 일부(척 부재(1122)를 포함할 수 있다)는 상기 안착된 제2 반도체 기판(2200a)이 제2 서브 챔버(1120)의 내부에 수용될 수 있도록 소정의 제2 높이로 하강할 수 있다.At least a portion of the second holder 1121 (which may include the chuck member 1122 ) is provided in a predetermined position so that the seated
(d)는 제2 서브 챔버(1120)의 내부에서는 상기 제2 반도체 기판(2200a)에 대한 쿨링 공정을 수행할 수 있는 상태이다. (d) is a state in which a cooling process can be performed on the
상기 쿨링 공정은 상기 척 부재(1122)의 전도 작용 및 아르곤 가스와 같은 기체의 대류 작용 중 적어도 하나, 또는 이들의 조합에 의해 수행될 수 있다.The cooling process may be performed by at least one of a conduction action of the
제1 반도체 기판(2100a)가 제1 서브 챔버(1110)의 내부 공간으로 반입되어 담장부(1200)를 덮은 상태의 덮개부(1300)의 위(상기 '타부')에 안착될 수 있다.The
(e)는 상기 안착된 제1 반도체 기판(2100a)에 디개싱 공정을 수행하는 상태이다. (e) is a state in which a degassing process is performed on the seated
게이트 밸브(1700)은 닫혀 있고, 히터(1116)는 켜져 고온의 열 복사가 일어나는 상태이다.The
상기 제1 서브 챔버(1110)의 내부는 고진공 상태일 수 있다. 이와 같이 고온 및 고진공 상태에서 잔류 가스 성분이 상기 제1 반도체 기판(2100a)의 표면으로부터 이탈(디개싱)될 수 있다.The interior of the first sub-chamber 1110 may be in a high vacuum state. As described above, the residual gas component may be separated (degassed) from the surface of the
상기 제1 서브 챔버(1110)의 내부는 특정 기체(예를 들어 아르곤)가 대류하는 상태일 수 있다. 상기 기체의 대류 열전달에 의해서도 디개싱 공정이 더욱 원활하게 일어날 수 있다.The interior of the first sub-chamber 1110 may be in a state in which a specific gas (eg, argon) convects. The degassing process may also occur more smoothly by convective heat transfer of the gas.
상기와 같이 제1 반도체 기판(2100a)에 대한 디개싱 공정을 진행하는 것과 동시에 상기 제2 서브 챔버(1120)의 내부에서는 제2 반도체 기판(2200a)에 대한 쿨링 공정을 진행할 수 있다.As described above, at the same time as the degassing process of the
(f)는 히터(1116)를 끄고 덮개부(1300)의 적어도 일부를 상기 담장부(1200)로부터 이탈시킨 상태이다. 상기 제1 챔버(1100)는 그 내부 공간이 구획되지 않은 상태이다.(f) is a state in which the
제2 거치대(1121)의 적어도 일부(척 부재(1122)를 포함할 수 있다)는 상기 제2 반도체 기판(2200a)이 외부로 반송될 수 있도록 소정의 제1 높이로 상승하여 대기할 수 있다At least a portion of the second holder 1121 (which may include the chuck member 1122 ) may rise to a predetermined first height so that the
이 상태에서 상기 제1 반도체 기판(2100a) 또는 제2 반도체 기판(2200b)룰 상기 제1 챔버(1100)의 외부의 다른 챔버로 이동시키기 위한 소정의 진공도에 도달하는 순간까지 대기할 수 있다.In this state, the
제1 챔버(1100)의 내부/외부로 반도체 기판을 투입, 배출시에는 다음 처리 공정을 위해 공간이 연결될 다른 챔버(클러스터 툴(10)에 포함된)의 압력과 비슷한 수준의 압력이 된 상태에서 게이트 밸브(1700)를 열고 반도체 기판을 이동시키는 것이 바람직하다.When the semiconductor substrate is put into and out of the
(g)는 쿨링 공정이 완료된 제2 반도체 웨이퍼(2200a)를 상기 제1 챔버(1100)의 외부로 반송한 상태이다.(g) shows a state in which the
(h)는 제1 챔버(1100) 내로 새로운 제2 반도체 기판(2200b)이 반입되어 상기 제2 거치대(1121)에 안착된 상태이다. (h) shows a state in which a new
상기 제2 반도체 기판(2200b)는 성막 공정과 같이 고온에서 수행되는 이전의 처리 공정을 거쳐 냉각이 필요한 상태(hot wafer)일 수 있다.The
(i)는 덮개부(1300)가 담장부(1200)를 덮어 상기 제1 챔버(1100)가 제1 서브 챔버(1110) 및 제2 서브 챔버(1120)로 구획된 상태이다.(i) is a state in which the
제2 거치대(1121)의 상기 적어도 일부(척 부재(1122)를 포함할 수 있다)는 상기 안착된 제2 반도체 기판(2200b)이 제2 서브 챔버(1120)의 내부에 수용될 수 있도록 소정의 제2 높이로 하강할 수 있다.At least a portion of the second holder 1121 (which may include the chuck member 1122 ) is provided in a predetermined position so that the seated
(j)는 제1 반도체 기판(2100a)이 제1 서브 챔버(1110)의 외부로 반출된 상태이다.(j) is a state in which the
제2 서브 챔버(1120)의 내부에서는 상기 제2 반도체 기판(2200b)에 대한 쿨링 공정을 수행할 수 있는 상태이다. The inside of the second sub-chamber 1120 is in a state in which a cooling process can be performed on the
상기 쿨링 공정은 상기 척 부재(1122)의 전도 작용 및 아르곤 가스와 같은 기체의 대류 작용 중 적어도 하나, 또는 이들의 조합에 의해 수행될 수 있다.The cooling process may be performed by at least one of a conduction action of the
(k)는 새로운 제1 반도체 기판(2100b)가 제1 서브 챔버(1110)의 내부 공간으로 반입되어 담장부(1200)를 덮은 상태의 덮개부(1300)의 위(상기 '타부')에 안착된 상태이다.In (k), the new
(l)는 상기 안착된 제1 반도체 기판(2100ba)에 디개싱 공정을 수행하는 상태이다. (l) is a state in which a degassing process is performed on the seated first semiconductor substrate 2100ba.
게이트 밸브(1700)는 닫혀 있고, 히터(1116)는 켜져 고온의 열 복사가 일어나는 상태이다.The
상기 제1 서브 챔버(1110)의 내부는 고진공 상태일 수 있다. 이와 같이 고온 및 고진공 상태에서 잔류 가스 성분이 상기 제1 반도체 기판(2100b)의 표면으로부터 이탈(디개싱)될 수 있다.The interior of the first sub-chamber 1110 may be in a high vacuum state. As described above, the residual gas component may be separated (degassed) from the surface of the
상기 제1 서브 챔버(1110)의 내부는 특정 기체(예를 들어 아르곤)가 대류하는 상태일 수 있다. 상기 기체의 대류 열전달에 의해서도 디개싱 공정이 더욱 원활하게 일어날 수 있다.The interior of the first sub-chamber 1110 may be in a state in which a specific gas (eg, argon) convects. The degassing process may also occur more smoothly by convective heat transfer of the gas.
상기와 같이 제1 반도체 기판(2100b)에 대한 디개싱 공정을 진행하는 것과 동시에 상기 제2 서브 챔버(1120)의 내부에서는 제2 반도체 기판(2200b)에 대한 쿨링 공정을 진행할 수 있다.As described above, at the same time as the degassing process for the
(i) 내지 (l)에 도시된 상태는 제1 서브 챔버(1110) 및 제2 서브챔버(1120)이 구획된 상태로서 상기 쿨링 공정을 진행 가능하다.The state shown in (i) to (l) is a state in which the first sub-chamber 1110 and the second sub-chamber 1120 are partitioned, and the cooling process can be performed.
상기 클러스터 툴(10)의 전체 처리 공정을 처음 시작하는 경우에는 상기 도 7의 (a) 내지 (l)에 도시된 과정을 순차적으로 진행할 수 있다. When the entire processing process of the
상기 클러스터 툴(10)의 전체 처리 공정을 연속적으로 진행하는 경우에는 상기 도 7, 8의 (f) 내지 (l)에 도시된 과정을 순차적으로, 그리고 반복하여 수행할 수 있다.When the entire processing process of the
본 발명의 일 실시 예에 따른 반도체 기판 처리 장치(1000)는 제1 챔버(1100)(chamber) 내에 수용된 제1 반도체 기판(2100) 및 제2 반도체 기판(2200)에 동시에 서로 다른 처리 공정을 진행 가능할 수 있다.In the semiconductor
반도체 기판 처리 장치(1000)는, 상기 제1 챔버(1100), 상기 담장부(1200), 상기 덮개부(1300)를 포함할 수 있다.The semiconductor
상기 덮개부(1300)의 상기 일부(1310)가 상기 담장부(1200)를 덮은 상태에서, 상기 덮개부(1300) 및 상기 담장부(1200)는 상기 제1 챔버(1100)를 제1 서브 챔버(1110) 및 제2 서브 챔버(1120)로 구획할 수 있다.In a state in which the
제1 서브 챔버(1110)는 내부에 제1 반도체 기판(2100)을 수용한 상태에서 상기 제1 반도체 기판(2100)에 제1 처리 공정을 수행할 수 있다.The first sub-chamber 1110 may perform a first processing process on the
제2 서브 챔버(1120)는 상기 제2 반도체 기판(2200)을 내부에 수용한 상태에서 상기 제2 반도체 기판(2200)에 제2 처리 공정을 수행할 수 있다.The second sub-chamber 1120 may perform a second processing process on the
상기 덮개부(1300)의 상기 타부(他部)(1320)에는 상기 제1 반도체 기판(2100)이 거치 가능할 수 있다.The
상기 덮개부(1300)의 상기 일부(1310)가 상기 담장부(1200)를 덮은 상태에서, 상기 제1 서브 챔버(1110)는 상기 타부(1320)에 거치된 제1 반도체 기판(2100)에 제1 처리 공정을 수행할 수 있다.In a state in which the
상기 제1 처리 공정 및 제2 처리 공정은 서로 다른 종류의 처리 공정일 수 있다.The first treatment process and the second treatment process may be different types of treatment processes.
본 발명의 일 실시 예에 따라 상기 제1 처리 공정은 디개싱(degassing) 공정일 수 있다.According to an embodiment of the present invention, the first treatment process may be a degassing process.
본 발명의 일 실시 예에 따라 상기 제2 처리 공정은 쿨링(cooling) 공정일 수 있다.According to an embodiment of the present invention, the second treatment process may be a cooling process.
본 발명의 일 실시 예에 따른 장치(1000)는, 제2 거치대(1121)를 포함할 수 있다.The
제2 거치대(1121)는 상기 제2 처리 공정이 진행되는 동안에 상기 제2 서브 챔버(1120)의 상기 내부에 수용되고 상기 제2 반도체 기판(2200)이 거치될 수 있을 수 있다.The
상기 덮개부(1300)의 상기 일부(1310)가 상기 담장부(1200)를 덮지 않은 상태에서, 상기 제2 반도체 기판(2200)은 상기 제1 챔버(1100)의 외부와 상기 제2 거치대(1121) 간에 이동 가능할 수 있다. In a state in which the
상기의 제2 반도체 기판(2200)의 이동은 상기 제어부(1900)에 의해 제어되고 상기 입출 작동부(200)의 작용에 따라 수행될 수 있다.The movement of the
상기 덮개부(1300)는, 상기 타부(1320)에 상기 제1 반도체 기판(2100)이 거치되는 제1 거치대(1111)가 형성될 수 있다.In the
본 발명의 일 실시 예에 따라, 상기 덮개부(1300)는, 상기 제1 챔버(1100)가 설치된 공간의 바닥면을 기준으로 상하로 직선 이동, 즉 슬라이딩 가능할 수 있다.According to an embodiment of the present invention, the
본 발명의 일 실시 예에 따라, 상기 덮개부(1300)의 적어도 일부는, 상기 제2 거치대(1111)의 적어도 일부와 기구적으로 구속되어 함께 병진 운동할 수 있다. According to an embodiment of the present invention, at least a portion of the
바람직하게는 상기 덮개부(1300)의 제1 거치대(1111)는, 상기 제2 거치대(1121)의 척 부재(1122)와 기구적으로 구속되어 함께 병진 운동할 수 있다. Preferably, the
이와 같은 기구적 구속에 의해 추가적인 수단의 부가 없이 하나의 구동부(미도시) 상기 제1 거치대(1111) 및 척 부재(1122)를 모두 소정의 위치들로 이동시키고, 하나의 입출 작동부(200)만으로도 반도체 기판들의 거치/이탈 및 두 가지 처리 공정 진행을 하는 것이 가능하다. By such mechanical restraint, one driving unit (not shown) moves both the
다른 실시 예에 따라 상기 덮개부(1300)는, 일 측이 상기 담장부(1200)의 일 측에 힌지 결합될 수 있다.According to another embodiment, one side of the
상기 제1 챔버(1100)의 상부 내벽에는 상기 디개싱 공정을 수행하기 위한 히터(lamp)(1116)가 형성될 수 있다.A
상기 히터(1116)은 디개싱 공정을 위한 열 복사를 수행할 수 있다.The
상기 제2 거치대(1121)는, 척(chuck) 부재(1122)를 포함할 수 있다.The
상기 척 부재(1122)는 상기 쿨링 공정 중에 상기 제2 반도체 기판(2200)에 면접촉하여 냉온을 전달할 수 있다. 상기 냉온을 전달한다는 것은 열을 빼앗아 냉각시키는 것을 의미할 수 있다.The
도 11은 본 발명에 따른 제2 거치대의 구조 및 동작을 설명하기 위한 도면이다.11 is a view for explaining the structure and operation of the second cradle according to the present invention.
도 11의 (a), (b), (c)에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 상기 제2 거치대(1121)는 제1 작동 부재(1123) 및 제2 작동 부재(1124)를 더 포함할 수 있다.11(a), (b), and (c), the
도 11의 (a) 및 (c)의 비교에서 알 수 있듯이, 제1 작동 부재(1123)는 상기 척 부재(1122)에 부착되어 상기 척 부재(1122)를 상기 제1 챔버(1100)가 설치된 바닥면을 기준으로 상하로 직선 이동시키는 수단일 수 있다.As can be seen from the comparison between (a) and (c) of FIG. 11 , the
도 11의 (a) 및 (b)의 비교에서 알 수 있듯이, 제2 작동 부재(1124)는 상기 바닥면을 기준으로 상하로 이동 가능하고, 상기 제2 반도체 기판(2200)을 상기 척 부재(1122)에 안착시키는 수단일 수 있다.As can be seen from the comparison between (a) and (b) of FIG. 11 , the
본 발명의 일 실시 예에 따라 상기 제2 작동 부재(1124)의 일부는 상기 척 부재(1122)에 형성된 관통 홀(1129)을 통과하여 상하 이동 가능할 수 있다.According to an embodiment of the present invention, a portion of the
도 12는 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 구조를 설명하기 위한 단면도이다.12 is a cross-sectional view illustrating a structure of a semiconductor substrate processing apparatus according to an embodiment of the present invention.
도 12에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 장치(1000)는 적어도 하나의 진공 배기관(1400, 1400a, 1400b)을 더 포함할 수 있다.12 , the
상기 진공 배기관(1400, 1400a, 1400b)은 일단이 적어도 하나의 진공 펌프에 연결되어 상기 제1 서브 챔버(1110) 및 상기 제2 서브 챔버(1120) 중 적어도 하나의 내부의 기체가 배출되는 관(pipe)일 수 있다.The vacuum exhaust pipe (1400, 1400a, 1400b) has one end connected to at least one vacuum pump so that the gas inside at least one of the
본 발명의 일 실시 예에 따른 장치(1000)는 적어도 하나의 기체 주입관(1500, 1500a, 1500b)을 더 포함할 수 있다.The
상기 기체 주입관(1500, 1500a, 1500b)은 상기 제1 서브 챔버(1110) 및 상기 제2 서브 챔버(1120) 중 적어도 하나의 내부로 기체를 미량 주입할 수 있다.The
상기 기체는 상기 제2 서브 챔버(1120)의 내부 압력이 쿨링 공정에 적절한 10-2 Torr 내지 10-5 Torr의 범위(이른 바, 중진공 내지 저진공 상태)에 이르도록 투입될 수 있다. The gas may be introduced such that the internal pressure of the second sub-chamber 1120 reaches a range of 10-2 Torr to 10-5 Torr suitable for a cooling process (that is, a medium-vacuum state to a low-vacuum state).
본 발명의 일 실시 예에 따라 상기 기체는 아르곤(Ar)일 수 있다. According to an embodiment of the present invention, the gas may be argon (Ar).
상기 디개싱 공정은, 적어도 부분적으로 상기 기체 주입관(1500)을 통해 주입된 기체에 의해 대류 방식으로 진행될 수 있다.The degassing process may be performed in a convection manner at least partially by the gas injected through the
제2 반도체 기판(2200)의 냉각은 척 부재(1122)의 전도 작용에 의해서 수행될 수 있지만, 반도체 기판(2200)의 뒤클림(warpage) 등의 영향으로 척 부재(1122)의 냉각판에 완전한 접촉이 일어나지 않는 경우가 있을 수 있다. Although the cooling of the
이러한 경우에 상기 제2 서브 챔버(1120) 내부로 주입된 기체의 대류 작용에 의해 냉각 효율을 상승시킬 수 있다.In this case, cooling efficiency may be increased by the convection action of the gas injected into the
바람직하게는 상기 히터(1116)의 열 복사 및 상기 기체의 대류의 혼용에 의해 상호 보완적으로 진행될 수 있다.Preferably, the heat radiation of the
상기 디개싱 공정 및 상기 쿨링 공정은 동시에 진행 가능할 수 있다. The degassing process and the cooling process may be performed simultaneously.
****(0019)****(0019)
도 13은 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 구조를 설명하기 위한 단면도이다.13 is a cross-sectional view illustrating a structure of a semiconductor substrate processing apparatus according to an embodiment of the present invention.
도 13에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치(1000)는, 적어도 일 상태에서 상기 제1 서브 챔버(1110)의 내부와 상기 제2 서브 챔버(1120)의 내부 간에 물질이 이동 가능한 통로(1800)가 형성될 수 있다.13 , in the semiconductor
본 발명의 일 실시 예에 따라 상기 통로(1800)는 상기 담장부(1200)에 형성될 수 있다. 바람직하게는 상기 담장부(1200)의 일 측의 벽을 관통하도록 형성될 수 있다.According to an embodiment of the present invention, the
본 발명의 일 실시 예에 따라 상기 통로(1800)는 상기 담장부(1200)를 우회하는 형상으로 형성될 수 있다. 예를 들면, 그 일부가 상기 제1 챔버(1100)의 외부에 존재하는 'U'자형 곡관으로 형성될 수 있다.According to an embodiment of the present invention, the
상기 제어부(1900)는, 상기 통로(1800)의 개도(開度) 또는 개폐(開閉)를 제어할 수 있다.The
바람직하게는 상기 통로(1800)에는 상기 제어부(1900)의 제어에 따라 개도(開度) 또는 개폐(開閉)가 제어되는 밸브가 형성될 수 있다.Preferably, a valve whose opening degree or opening/closing is controlled according to the control of the
상기와 같이 개도(開度) 또는 개폐(開閉)가 제어됨에 따라 상기 통로(1800)를 흐르는 물질의 유량이 조절될 수 있다. As described above, as the opening degree or opening/closing (開閉) is controlled, the flow rate of the material flowing through the
상기 물질은 기체일 수 있다.The substance may be a gas.
상기 기체는 아르곤(Ar)일 수 있다.The gas may be argon (Ar).
상기 반도체 기판 처리 장치(1000)는, 감지부(1600a, 1600b)를 더 포함할 수 있다.The semiconductor
상기 감지부(1600a, 1600b)는 상기 제1 서브 챔버(1110) 및 상기 제2 서브 챔버(1120) 중 적어도 하나의 내부의 기체의 양과 관련된 정보를 감지할 수 있다.The
상기 제어부(1900)는 상기 양과 관련된 정보를 기반으로 상기 통로(1800)의 개도(開度) 또는 개폐(開閉)를 제어할 수 있다.The
상기 기체의 양과 관련된 정보는 진공도 및 상기 기체의 분압 중 적어도 하나일 수 있다.The information related to the amount of the gas may be at least one of a degree of vacuum and a partial pressure of the gas.
일 실시 예에 따라 상기 감지부(1600a, 1600b)는 진공 게이지(vacuum pump)를 포함할 수 있다.According to an embodiment, the
도 14는 본 발명의 일 실시 예에 따른 반도체 기판 처리 장치의 구조를 설명하기 위한 단면도이다.14 is a cross-sectional view illustrating a structure of a semiconductor substrate processing apparatus according to an embodiment of the present invention.
도 14에 도시된 바와 같이, 상기 적어도 하나의 진공 배기관(1400, 1400a, 1400b)은 일단이 적어도 하나의 진공 펌프에 연결되어 상기 제1 서브 챔버(1110) 내부의 기체가 배출되고, 상기 적어도 하나의 기체 주입관(1500, 1500a, 1500b)은 상기 제2 서브 챔버(1120)의 내부로 기체를 주입 가능할 수 있다.14 , the at least one
상기 통로(1800) 이외에 상기 제2 서브 챔버(1120) 내부의 기체를 상기 제1 서브 챔버(1110)의 내부를 거치지 않고 상기 제1 챔버(1100)의 외부로 흡입하여 배출하는 수단은 없을 수 있다.Other than the
상기 통로(1800) 이외에 상기 제1 서브 챔버(1110)의 내부로 기체를 주입하는 수단은 없을 수 있다.There may be no means for injecting gas into the first sub-chamber 1110 other than the
상기 감지부(1600)는, 상기 제1 서브 챔버(1110)의 내부의 기체의 양과 관련된 정보를 감지하는 제1 센서(미도시)를 포함할 수 있다.The
상기 감지부(1600)는, 상기 제2 서브 챔버(1120)의 내부의 기체의 양과 관련된 정보를 감지하는 제2 센서(미도시)를 포함할 수 있다.The
상기 제어부(1900)는, 상기 제1 센서 및 상기 제2 센서 각각으로부터 전달받은 기체의 양과 관련된 정보들을 비교하여 상기 통로(1800)의 개도 또는 개폐를 제어할 수 있다.The
상기와 같이 통로(1800)의 개도 또는 개폐를 제어하는 것에 의해 상기 제1 서브 챔버(1110) 및 상기 제2 서브 챔버(1120) 각각의 내부의 상기 기체의 분압을 적정 수준으로 조절할 수 있다.By controlling the opening or closing of the
특히 도 12에서와 같이, 하나의 진공 배기관(1400) 및/또는 하나의 기체 주입관(1500) 만을 포함하는 경우에 있어서도 상기 제1 서브 챔버(1110) 및 상기 제2 서브 챔버(1120) 각각의 내부의 상기 기체의 분압을 적정 수준으로 조절할 수 있다.In particular, as in FIG. 12 , even when only one
또한 상기 제1 처리 공정과 상기 제2 처리 공정이 동시에 진행되는 중에도 상기 제1 서브 챔버(1110) 및 상기 제2 서브 챔버(1120) 각각의 내부의 상기 기체의 분압을 적정 수준으로 조절할 수 있다.In addition, the partial pressure of the gas in each of the first sub-chamber 1110 and the second sub-chamber 1120 may be adjusted to an appropriate level even while the first and second processing processes are simultaneously performed.
한편, 명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시 예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.Meanwhile, in the specification and claims, terms such as "first", "second", "third", and "fourth" are used to distinguish between similar elements, if any, and this is not necessarily the case. Used to describe a specific sequence or sequence of occurrences. It will be understood that the terms so used are interchangeable under appropriate circumstances to enable the embodiments of the invention described herein to operate, for example, in sequences other than those shown or described herein. Likewise, where methods are described herein as including a series of steps, the order of those steps presented herein is not necessarily the order in which those steps may be performed, and any described steps may be omitted and/or Any other steps not described may be added to the method.
또한 명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시 예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다. 여기서 "일 실시 예에서"라는 문구의 존재는 반드시 그런 것은 아니지만 동일한 실시 예를 의미한다.In addition, terms such as "left", "right", "front", "behind", "top", "bottom", "above", "below" in the specification and claims are used for descriptive purposes, It is not necessarily intended to describe an invariant relative position. It will be understood that the terms so used are interchangeable under appropriate circumstances to enable the embodiments of the invention described herein to operate otherwise than, for example, as shown or described herein. As used herein, the term “connected” is defined as being directly or indirectly connected in an electrical or non-electrical manner. Objects described herein as being "adjacent" to one another may be in physical contact with one another, in proximity to one another, or in the same general scope or area as appropriate for the context in which the phrase is used. The presence of the phrase “in one embodiment” herein refers to the same, but not necessarily the same embodiment.
또한 명세서 및 청구범위에서 '연결된다', '연결하는', '체결된다', '체결하는', '결합된다', '결합하는' 등과 이런 표현의 다양한 변형들의 지칭은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다.In addition, in the specification and claims, references to 'connected', 'connecting', 'fastened', 'fastening', 'coupled', 'coupled', etc., and various variations of these expressions, refer to other elements directly It is used in the sense of being connected or indirectly connected through other components.
또한, 본 명세서에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.In addition, the suffixes "module" and "part" for the components used in this specification are given or used in consideration of the ease of writing the specification only, and do not have distinct meanings or roles by themselves.
또한 본 명세서에서 사용된 용어들은 실시 예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.In addition, the terms used herein are for the purpose of describing the embodiment and are not intended to limit the present invention. In this specification, the singular also includes the plural unless otherwise specified in the phrase. As used herein, 'comprise' and/or 'comprising' means that a referenced component, step, operation and/or element is the presence of one or more other components, steps, operations and/or elements. or addition is not excluded.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 명세서를 통해 개시된 모든 실시 예들과 조건부 예시들은, 본 발명의 기술 분야에서 통상의 지식을 가진 당업자가 독자가 본 발명의 원리와 개념을 이해하도록 돕기 위한 의도로 기술된 것으로, 당업자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.So far, the present invention has been looked at with respect to preferred embodiments thereof. All embodiments and conditional examples disclosed through this specification have been described with the intention of helping those of ordinary skill in the art to understand the principles and concepts of the present invention, and those skilled in the art It will be understood that the present invention may be implemented in a modified form without departing from the essential characteristics of the present invention.
그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is indicated in the claims rather than the foregoing description, and all differences within the scope equivalent thereto should be construed as being included in the present invention.
한편, 상술한 본 발명의 다양한 실시 예들에 따른 제조 방법은 프로그램 코드로 구현되어 다양한 비일시적 판독 가능 매체(non-transitory computer readable medium)에 저장된 상태로 각 서버 또는 기기들에 제공될 수 있다. Meanwhile, the above-described manufacturing method according to various embodiments of the present invention may be implemented as a program code and stored in various non-transitory computer readable media, and may be provided to each server or device.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.The non-transitory readable medium refers to a medium that stores data semi-permanently, rather than a medium that stores data for a short moment, such as a register, cache, memory, and the like, and can be read by a device. Specifically, the above-described various applications or programs may be provided by being stored in a non-transitory readable medium such as a CD, DVD, hard disk, Blu-ray disk, USB, memory card, ROM, and the like.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안 될 것이다.In addition, although preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the specific embodiments described above, and the technical field to which the present invention pertains without departing from the gist of the present invention as claimed in the claims In addition, various modifications are possible by those of ordinary skill in the art, and these modifications should not be individually understood from the technical spirit or prospect of the present invention.
1: 클러스터 툴
2a, 2b: 로드락 챔버 3a, 3b, 3c: 증착 챔버
4: 전처리 챔버 5: 쿨링 챔버
6: 디개싱 챔버 8: 반송 암(arm)
9: 트랜스퍼 챔버
10: 클러스터 툴
100: 챔버
110, 110a, 110b: 로드락 챔버
120, 120a, 120b, 120c, 120d: 성막 챔버
130, 130a, 130b: 전처리 챔버
140: 트랜스퍼 챔버
200: 입출 작동부
1000: 반도체 기판 처리 장치 1100: 제1 챔버
1110: 제1 서브 챔버 1111: 제1 거치대
1116: 히터
1120: 제2 서브 챔버 1121: 제2 거치대
1122: 척 부재 1123: 제1 작동 부재
1124: 제2 작동 부재 1129: 관통 홀
1200: 담장부
1300: 덮개부
1310: 덮개부의 일부 1320: 덮개부의 타부
1400, 1400a, 1400b: 진공 배기관
1500, 1500a, 1500b: 기체 주입관
1600, 1600a. 1600b: 감지부
1700: 게이트 밸브 1800: 통로
1900: 제어부
2100, 2100a, 2100b: 제1 반도체 기판
2200, 2200a, 2200b: 제2 반도체 기판1: Cluster tool
2a, 2b: load
4: Pretreatment chamber 5: Cooling chamber
6: degassing chamber 8: transfer arm
9: Transfer Chamber
10: Cluster tool
100: chamber
110, 110a, 110b: load lock chamber
120, 120a, 120b, 120c, 120d: deposition chamber
130, 130a, 130b: pretreatment chamber
140: transfer chamber
200: input/exit operation unit
1000: semiconductor substrate processing apparatus 1100: first chamber
1110: first sub-chamber 1111: first holder
1116: heater
1120: second sub-chamber 1121: second holder
1122: chuck member 1123: first operation member
1124: second actuating member 1129: through hole
1200: fence
1300: cover part
1310: a part of the cover part 1320: the other part of the cover part
1400, 1400a, 1400b: vacuum exhaust pipe
1500, 1500a, 1500b: gas injection tube
1600, 1600a. 1600b: sensing unit
1700: gate valve 1800: passage
1900: control
2100, 2100a, 2100b: first semiconductor substrate
2200, 2200a, 2200b: second semiconductor substrate
Claims (14)
상기 제1 챔버로부터 쿨링(cooling) 공정이 완료된 반도체 기판을 반출시키고, 성막 공정이 완료된 반도체 기판을 상기 제1 챔버로 인입시키는 단계;
상기 제1 챔버의 내부에 형성된 덮개부의 일부(一部)가 상기 제1 챔버 내부에 형성된 담장부를 덮도록 하여 상기 제1 챔버를 제1 서브 챔버 및 상기 인입된 반도체 기판을 가두는 제2 서브 챔버로 구획하는 단계;
상기 제2 서브 챔버에 가둬진 반도체 기판을 냉각시키는 쿨링 단계;
상기 제1 서브 챔버로부터 디개싱 공정이 완료된 반도체 기판을 상기 제1 챔버의 외부로 반출시키고 상기 제1 서브 챔버로 새로운 반도체 기판을 반입시키는 단계;
상기 제1 서브 챔버로 반입된 반도체 기판의 표면에서 가스를 이탈시키는 디개싱 단계; 및
상기 덮개부의 적어도 일부를 상기 담장부로부터 이격시키는 단계;를 포함하고,
상기 쿨링 단계의 적어도 일부 및 상기 디개싱 단계의 적어도 일부는 동시에 수행되는 것을 특징으로 하는 클러스터 툴의 제어 방법.
A control unit of a cluster tool including a plurality of chambers arranged radially and including a first chamber capable of simultaneously performing a cooling process and a degassing process therein As a control method performed by
discharging the semiconductor substrate on which the cooling process has been completed from the first chamber and introducing the semiconductor substrate on which the film formation process has been completed into the first chamber;
A second sub-chamber configured to confine the first chamber to the first sub-chamber and the inserted semiconductor substrate so that a part of the cover formed inside the first chamber covers the fence formed inside the first chamber. partitioning into
a cooling step of cooling the semiconductor substrate confined in the second sub-chamber;
discharging the semiconductor substrate on which the degassing process has been completed from the first sub-chamber to the outside of the first chamber and introducing a new semiconductor substrate into the first sub-chamber;
a degassing step of releasing gas from the surface of the semiconductor substrate loaded into the first sub-chamber; and
Including; separating at least a portion of the cover portion from the fence portion;
At least a portion of the cooling step and at least a portion of the degassing step are performed simultaneously.
상기 이격시키는 단계 이후에 상기 제1 챔버로 인입시키는 단계가 다시 수행되어 상기 제 6 항에 기재된 단계들이 반복 수행되는 것을 특징으로 하는 클러스터 툴의 제어 방법.
7. The method of claim 6,
After the step of spaced apart, the step of introducing into the first chamber is performed again, so that the steps of claim 6 are repeatedly performed.
상기 제1 챔버로 인입시키는 단계에서,
상기 반출된 반도체 기판은, 상기 복수의 챔버 중 하나인 로드락 챔버로 이동시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.
7. The method of claim 6,
In the step of introducing into the first chamber,
The method of controlling a cluster tool, characterized in that the unloaded semiconductor substrate is moved to a load lock chamber that is one of the plurality of chambers.
상기 제1 챔버는,
반도체 기판이 거치된 상태로 상기 제2 서브 챔버에 수용되는 제2 거치대를 포함하고,
상기 쿨링 단계는,
상기 제2 거치대에 거치된 반도체 기판의 열이 상기 제2 거치대로 전도되는 방식으로 상기 거치된 반도체 기판을 냉각시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.
7. The method of claim 6,
The first chamber,
a second holder accommodated in the second sub-chamber in a state in which the semiconductor substrate is mounted;
The cooling step is
and cooling the mounted semiconductor substrate in such a way that heat of the semiconductor substrate mounted on the second holder is conducted to the second holder.
상기 구획하는 단계 이후 및 상기 쿨링 단계 이전에,
상기 제2 서브 챔버에 특정 기체를 주입하는 단계를 포함하고,
상기 쿨링 단계는,
상기 주입된 특정 기체의 대류에 의해서도 상기 반도체 기판을 냉각시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.
10. The method of claim 9,
After the partitioning step and before the cooling step,
Including the step of injecting a specific gas into the second sub-chamber,
The cooling step is
The method of controlling a cluster tool, characterized in that the semiconductor substrate is cooled even by convection of the injected specific gas.
상기 제1 서브 챔버로 새로운 반도체 기판을 반입시키는 단계에서,
상기 제1 챔버의 외부로 반출된 반도체 기판은 상기 복수의 챔버 중 하나인 전처리(pre-clean) 챔버로 이동시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.
7. The method of claim 6,
In the step of loading a new semiconductor substrate into the first sub-chamber,
The method of controlling a cluster tool, characterized in that the semiconductor substrate carried out of the first chamber is moved to a pre-clean chamber that is one of the plurality of chambers.
상기 디개싱 단계는,
상기 제1 서브 챔버로 반입된 반도체 기판에 상기 제1 서브 챔버 내부에 형성된 히터의 열을 복사시켜 상기 제1 서브 챔버로 반입된 반도체 기판의 표면에서 가스를 이탈시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.
7. The method of claim 6,
The degassing step is
Control of a cluster tool, characterized in that the heat of the heater formed inside the first sub-chamber is radiated to the semiconductor substrate loaded into the first sub-chamber to release gas from the surface of the semiconductor substrate loaded into the first sub-chamber Way.
상기 반입시키는 단계 이후 및 상기 디개싱 단계 이전에,
상기 제1 서브 챔버에 특정 기체를 주입하는 단계를 포함하고,
상기 디개싱 단계는,
상기 주입된 특정 기체의 대류에 의해서도 상기 제1 서브 챔버로 반입된 반도체 기판의 표면에서 가스를 이탈시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.
13. The method of claim 12,
After the loading step and before the degassing step,
Including the step of injecting a specific gas into the first sub-chamber,
The degassing step is
The method of controlling a cluster tool, characterized in that gas is released from the surface of the semiconductor substrate carried into the first sub-chamber even by convection of the injected specific gas.
상기 덮개부의 타부(他部)에는 반도체 기판이 거치 가능하고,
상기 디개싱 단계에서,
상기 제1 서브 챔버로 반입된 반도체 기판이 상기 타부에 거치된 상태에서 상기 제1 서브 챔버로 반입된 반도체 기판의 표면으로부터 상기 가스를 이탈시키는 것을 특징으로 하는 클러스터 툴의 제어 방법.7. The method of claim 6,
A semiconductor substrate can be mounted on the other part of the cover part,
In the degassing step,
The method of controlling a cluster tool, characterized in that the gas is released from a surface of the semiconductor substrate loaded into the first sub-chamber while the semiconductor substrate loaded into the first sub-chamber is mounted on the other part.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210135382A KR102418534B1 (en) | 2021-10-12 | 2021-10-12 | Cluster tool for processing semiconductor substrate and method for controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210135382A KR102418534B1 (en) | 2021-10-12 | 2021-10-12 | Cluster tool for processing semiconductor substrate and method for controlling the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102418534B1 true KR102418534B1 (en) | 2022-07-07 |
Family
ID=82399013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210135382A KR102418534B1 (en) | 2021-10-12 | 2021-10-12 | Cluster tool for processing semiconductor substrate and method for controlling the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102418534B1 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319885A (en) * | 2000-03-02 | 2001-11-16 | Hitachi Kokusai Electric Inc | Processing system for substrate and method for producing semiconductor |
| JP2002261148A (en) * | 2001-03-05 | 2002-09-13 | Tokyo Electron Ltd | Treating system and preheating method of object to be treated |
| KR20090035578A (en) * | 2006-07-03 | 2009-04-09 | 어플라이드 머티어리얼스, 인코포레이티드 | Cluster tool for advanced front-end processing |
| JP4695297B2 (en) * | 2001-06-26 | 2011-06-08 | キヤノンアネルバ株式会社 | Thin film forming apparatus and load lock chamber |
| KR101118638B1 (en) * | 2009-11-23 | 2012-03-06 | 주식회사 테스 | Loadlock Chamber having heat reflecting pad |
| JP2014022497A (en) * | 2012-07-17 | 2014-02-03 | Tokyo Electron Ltd | Thermal treatment device, thermal treatment method, program, and computer storage medium |
| JP2014078669A (en) * | 2012-10-12 | 2014-05-01 | Iza Corp | Substrate processing apparatus and module for the same |
| KR20150052294A (en) * | 2012-09-07 | 2015-05-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Integrated processing of porous dielectric, polymer-coated substrates and epoxy within a multi-chamber vacuum system confirmation |
-
2021
- 2021-10-12 KR KR1020210135382A patent/KR102418534B1/en active IP Right Grant
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319885A (en) * | 2000-03-02 | 2001-11-16 | Hitachi Kokusai Electric Inc | Processing system for substrate and method for producing semiconductor |
| JP2002261148A (en) * | 2001-03-05 | 2002-09-13 | Tokyo Electron Ltd | Treating system and preheating method of object to be treated |
| JP4695297B2 (en) * | 2001-06-26 | 2011-06-08 | キヤノンアネルバ株式会社 | Thin film forming apparatus and load lock chamber |
| KR20090035578A (en) * | 2006-07-03 | 2009-04-09 | 어플라이드 머티어리얼스, 인코포레이티드 | Cluster tool for advanced front-end processing |
| KR101118638B1 (en) * | 2009-11-23 | 2012-03-06 | 주식회사 테스 | Loadlock Chamber having heat reflecting pad |
| JP2014022497A (en) * | 2012-07-17 | 2014-02-03 | Tokyo Electron Ltd | Thermal treatment device, thermal treatment method, program, and computer storage medium |
| KR20150052294A (en) * | 2012-09-07 | 2015-05-13 | 어플라이드 머티어리얼스, 인코포레이티드 | Integrated processing of porous dielectric, polymer-coated substrates and epoxy within a multi-chamber vacuum system confirmation |
| JP2014078669A (en) * | 2012-10-12 | 2014-05-01 | Iza Corp | Substrate processing apparatus and module for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101841201B1 (en) | Process chamber and semiconductor processing apparatus | |
| JP2729106B2 (en) | Wafer processing cluster tool batch preheating and degassing method and apparatus | |
| US8608901B2 (en) | Process chamber cleaning method in substrate processing apparatus, substrate processing apparatus, and substrate processing method | |
| JPH0218385B2 (en) | ||
| JP2009062604A (en) | Vacuum treatment system, and method for carrying substrate | |
| WO2000016380A9 (en) | Method and apparatus for cooling substrates | |
| JP2009164213A (en) | Vacuum processing apparatus and vacuum processing method, and storage medium | |
| KR100807633B1 (en) | Heating and cooling apparatus, and vacuum processing apparatus equipped with this apparatus | |
| US20160284581A1 (en) | Method of Manufacturing Semiconductor Device | |
| US20090145890A1 (en) | Treatment apparatus, treatment method, and storage medium | |
| KR101891990B1 (en) | Substrate treatment device and method | |
| EP1915470A2 (en) | Deposition apparatus for semiconductor processing | |
| JP2009076705A (en) | Load lock device and vacuum processing system | |
| JP2010080469A (en) | Vacuum processing apparatus and vacuum carrier | |
| KR102418534B1 (en) | Cluster tool for processing semiconductor substrate and method for controlling the same | |
| KR102418530B1 (en) | Apparatus for processing semiconductor substrate | |
| KR102424853B1 (en) | Apparatus for processing semiconductor substrate | |
| JPH08239765A (en) | Multichamber sputtering device | |
| CN113140493A (en) | Vertical wafer container system | |
| KR20230065897A (en) | Substrate transfer apparatus and substrate transfer method | |
| JPWO2005083760A1 (en) | Substrate processing apparatus and semiconductor device manufacturing method | |
| KR20020081730A (en) | Semiconductor production device for removing hume | |
| JP2001230172A (en) | Substrate processing device | |
| US20210398824A1 (en) | Batch wafer degas chamber and integration into factory interface and vacuum-based mainframe | |
| JP6880913B2 (en) | Substrate processing equipment, substrate processing method and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |