KR102415663B1 - Swithched capacitor circuit and modulator using the same - Google Patents

Swithched capacitor circuit and modulator using the same Download PDF

Info

Publication number
KR102415663B1
KR102415663B1 KR1020170184413A KR20170184413A KR102415663B1 KR 102415663 B1 KR102415663 B1 KR 102415663B1 KR 1020170184413 A KR1020170184413 A KR 1020170184413A KR 20170184413 A KR20170184413 A KR 20170184413A KR 102415663 B1 KR102415663 B1 KR 102415663B1
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
comparator
unit
analog converter
Prior art date
Application number
KR1020170184413A
Other languages
Korean (ko)
Other versions
KR20190088095A (en
Inventor
이재덕
권오경
Original Assignee
엘지전자 주식회사
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 한양대학교 산학협력단 filed Critical 엘지전자 주식회사
Priority to KR1020170184413A priority Critical patent/KR102415663B1/en
Publication of KR20190088095A publication Critical patent/KR20190088095A/en
Application granted granted Critical
Publication of KR102415663B1 publication Critical patent/KR102415663B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

연속 근사 방식의 스위치드 커패시터 회로에 관한 것으로, 입력 전압을 저장하는 샘플링 커패시터와, 샘플링 커패시터에 저장된 전하를 전달받는 피드백 커패시터와, 샘플링 커패시터와 피드백 커패시터 사이의 전하 흐름을 제어하는 스위칭부와, 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압과 기준 전압의 크기를 비교하는 비교기와, 피드백 커패시터에 연결되는 커패시터 디지털-아날로그 변환부와, 비교기의 출력 신호에 따라 상기 디지털-아날로그 변환부의 출력 전압을 제어하는 구동 제어부를 포함할 수 있다.A switched capacitor circuit of a successive approximation method, comprising: a sampling capacitor for storing an input voltage; a feedback capacitor receiving charge stored in the sampling capacitor; and a switching unit for controlling a flow of charge between the sampling capacitor and the feedback capacitor; A comparator for comparing the magnitude of the voltage applied between the and the feedback capacitor and the reference voltage, a capacitor digital-to-analog converter connected to the feedback capacitor, and a driving for controlling the output voltage of the digital-to-analog converter according to the output signal of the comparator It may include a control unit.

Figure R1020170184413
Figure R1020170184413

Description

스위치드 커패시터 회로 및 그를 이용한 변조기{SWITHCHED CAPACITOR CIRCUIT AND MODULATOR USING THE SAME}Switched capacitor circuit and modulator using same

본 발명은 스위치드 커패시터 회로에 관한 것으로 보다 상세하게는 연속 근사 방식의 스위치드 커패시터 회로 및 그를 이용한 변조기에 관한 것이다.The present invention relates to a switched-capacitor circuit, and more particularly, to a successive approximation-type switched-capacitor circuit and a modulator using the same.

일반적으로, 스위치드 커패시터(switched capacitor) 회로는, 파이프라인 ADC(pipeline ADC), 싸이클릭 ADC(cyclic ADC) 및 △∑ ADC에서, 입력 신호를 저장하고 전달, 증폭 혹은 누적하는데 활용되며 그 외에 샘플 앤 홀드(sample & hold) 회로 및 아날로그 필터와 같이 다양한 곳에 사용될 수 있다.In general, a switched capacitor circuit is used to store, transmit, amplify, or accumulate an input signal in a pipeline ADC (pipeline ADC), a cyclic ADC (ADC), and a Δ∑ ADC, and other samples and It can be used in a variety of applications such as sample & hold circuits and analog filters.

일 예로, 스위치드 커패시터는, 다수의 스위치, 다수의 커패시터, 그리고 연산 증폭기를 포함할 수 있다.As an example, the switched capacitor may include a plurality of switches, a plurality of capacitors, and an operational amplifier.

여기서, 스위치 커패시터의 연산 증폭기는, 양의 입력단이 그라운드 전압(GND)에 연결되고, 음의 입력단이 스위치와 커패시터 사이의 노드에 연결됨으로써, 폐루프를 통해 강제적으로 입력 전압을 그라운드로 수렴시키는 역할을 수행할 수 있다.Here, in the operational amplifier of the switch capacitor, the positive input terminal is connected to the ground voltage (GND), and the negative input terminal is connected to the node between the switch and the capacitor, thereby forcibly converging the input voltage to the ground through a closed loop. can be performed.

하지만, 이러한 회로 구조의 스위치 커패시터는, 폐루프(closed-loop)의 동작 속도 및 안정성을 만족시키기 위해 연산 증폭기에서 소모되는 전력이 증가하는 문제가 있었다.However, the switch capacitor having such a circuit structure has a problem in that the power consumed in the operational amplifier increases in order to satisfy the closed-loop operating speed and stability.

따라서, 향후 적은 전력을 소비하면서도 안정적으로 동작할 수 있는 스위치드 커패시터 회로의 개발이 요구되고 있다.Accordingly, there is a demand for the development of a switched capacitor circuit capable of stably operating while consuming less power in the future.

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은, 비교기의 출력 신호에 따라 출력 전압을 조절하는 커패시터 디지털-아날로그 변환부를 이용하여 연속 근사 방식의 적분 동작을 통해 적은 전력을 소비하면서도 안정적으로 동작할 수 있는 스위치드 커패시터 회로를 제공하고자 한다.SUMMARY OF THE INVENTION The present invention aims to solve the above and other problems. Another object is to provide a switched capacitor circuit that can operate stably while consuming little power through an integral operation of a successive approximation method using a capacitor digital-to-analog converter that adjusts the output voltage according to the output signal of the comparator. .

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved in the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those of ordinary skill in the art to which the present invention belongs from the description below. will be able

본 발명의 일실시예에 의한 스위치드 커패시터 회로는, 입력 전압을 저장하는 샘플링 커패시터와, 샘플링 커패시터에 저장된 전하를 전달받는 피드백 커패시터와, 샘플링 커패시터와 피드백 커패시터 사이의 전하 흐름을 제어하는 스위칭부와, 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압과 기준 전압의 크기를 비교하는 비교기와, 피드백 커패시터에 연결되는 커패시터 디지털-아날로그 변환부와, 비교기의 출력 신호에 따라 커패시터 디지털-아날로그 변환부의 출력 전압을 제어하는 구동 제어부를 포함할 수 있다.A switched capacitor circuit according to an embodiment of the present invention includes a sampling capacitor for storing an input voltage, a feedback capacitor receiving charge stored in the sampling capacitor, and a switching unit for controlling the flow of charges between the sampling capacitor and the feedback capacitor; A comparator for comparing the magnitude of the voltage applied between the sampling capacitor and the feedback capacitor and the reference voltage, a capacitor digital-to-analog converter connected to the feedback capacitor, and a capacitor digital-to-analog converter according to the output signal of the comparator to control the output voltage It may include a driving control unit to

여기서, 커패시터 디지털-아날로그 변환부는, 피드백 커패시터에 연결되는 커패시터부와, 커패시터부에 연결되어 커패시터부로 인가되는 기준 전압을 선택하는 선택 스위치를 포함할 수 있다.Here, the capacitor digital-to-analog converter may include a capacitor part connected to the feedback capacitor, and a selection switch connected to the capacitor part and selecting a reference voltage applied to the capacitor part.

그리고, 커패시터부는, 일측단이 서로 병렬로 연결되는 다수의 단위 커패시터들을 포함할 수 있다.In addition, the capacitor unit may include a plurality of unit capacitors having one end connected in parallel to each other.

또한, 커패시터부는, 기준 전압이 인가되지 않고 그라운드 전압만이 인가되는 적어도 하나의 제1 단위 커패시터와, 기준 전압과 그라운드 전압 중 어느 하나의 전압이 인가되는 적어도 하나의 제2 단위 커패시터를 포함할 수 있다.In addition, the capacitor unit may include at least one first unit capacitor to which only a ground voltage is applied without a reference voltage, and at least one second unit capacitor to which any one of a reference voltage and a ground voltage is applied. have.

여기서, 제2 단위 커패시터에 인가되는 기준 전압은, 그라운드 전압보다 더 큰 전압을 갖는 제1 기준 전압과, 그라운드 전압보다 더 작은 전압을 갖는 제2 기준 전압 중 어느 하나일 수 있다.Here, the reference voltage applied to the second unit capacitor may be any one of a first reference voltage having a voltage greater than the ground voltage and a second reference voltage having a voltage smaller than the ground voltage.

다음, 선택 스위치는, 커패시터부에 연결되는 고정 접점, 제1 기준 전압을 인가하기 위한 제1 선택 접점, 그라운드 전압을 인가하기 위한 제2 선택 접점, 그리고 제2 기준 전압을 인가하기 위한 제3 선택 접점을 포함할 수 있다.Next, the selection switch includes a fixed contact connected to the capacitor unit, a first selection contact for applying a first reference voltage, a second selection contact for applying a ground voltage, and a third selection for applying a second reference voltage. Contacts may be included.

이어, 선택 스위치는, 구동 제어부의 제어 신호에 따라 그라운드 전압, 그라운드 전압보다 더 큰 전압을 갖는 제1 기준 전압, 그리고 그라운드 전압보다 더 작은 전압을 갖는 제2 기준 전압 중 어느 하나의 전압을 선택하고, 선택된 전압을 커패시터부로 전달할 수 있다.Then, the selection switch selects any one of a ground voltage, a first reference voltage having a voltage greater than the ground voltage, and a second reference voltage having a voltage smaller than the ground voltage according to a control signal of the driving controller, , the selected voltage may be transferred to the capacitor unit.

여기서, 선택 스위치는, 구동 제어부의 제어 신호가 인가되지 않을 때, 그라운드 전압을 선택하여 커패시터부로 전달하고, 구동 제어부의 제어 신호가 인가될 때, 제1 기준 전압 또는 제2 기준 전압을 선택하여 커패시터부로 전달할 수 있다.Here, when the control signal of the driving control unit is not applied, the selection switch selects the ground voltage and transmits it to the capacitor unit, and when the control signal of the driving control unit is applied, selects the first reference voltage or the second reference voltage to select the capacitor can be passed on to

다음, 구동 제어부는, 커패시터부의 단위 커패시터에 각각 선택 스위치가 연결될 때, 비교기의 출력 신호에 따라 선택 스위치를 순차적으로 제어할 수 있다.Next, when the selection switches are respectively connected to the unit capacitors of the capacitor unit, the driving controller may sequentially control the selection switches according to the output signal of the comparator.

이어, 스위칭부는, 입력 전압의 입력단과 샘플링 커패시터의 일측 사이에 연결되는 제1 스위치와, 제1 스위치와 샘플링 커패시터의 일측 사이의 노드에 일측이 연결되고 타측이 그라운드 연결되는 제2 스위치와, 샘플링 커패시터의 타측에 일측이 연결되고 타측이 그라운드 연결되는 제3 스위치와, 샘플링 커패시터의 타측과 비교기의 입력단 사이에 연결되는 제4 스위치와, 제4 스위치와 피드백 커패시터의 일측 사이의 노드에 일측이 연결되고 타측이 그라운드 연결되는 제5 스위치와, 피드백 커패시터의 타측과 커패시터 디지털-아날로그 변환부 사이의 노드에 일측이 연결되고 타측이 그라운드 연결되는 제6 스위치를 포함할 수 있다.Next, the switching unit includes a first switch connected between an input terminal of the input voltage and one side of the sampling capacitor, and a second switch having one end connected to a node between the first switch and one side of the sampling capacitor and the other end connected to the ground, and sampling; A third switch having one end connected to the other end of the capacitor and the other end connected to ground, a fourth switch connected between the other end of the sampling capacitor and the input terminal of the comparator, and one end connected to a node between the fourth switch and one end of the feedback capacitor and a fifth switch having the other end connected to the ground, and a sixth switch having one end connected to a node between the other end of the feedback capacitor and the capacitor digital-analog converter and the other end connected to the ground.

다음, 비교기는, 샘플링 커패시터와 피드백 커패시터 사이의 노드에 연결되는 제1 입력단과, 그라운드 연결되는 제2 입력단과, 커패시터 디지털-아날로그 변환부의 구동 제어부에 연결되는 출력단을 포함할 수 있다.Next, the comparator may include a first input terminal connected to a node between the sampling capacitor and the feedback capacitor, a second input terminal connected to the ground, and an output terminal connected to the driving control unit of the capacitor digital-to-analog converter.

여기서, 비교기는, 제1 입력단으로부터 입력되는 전압이 제2 입력단으로부터 입력되는 그라운드 전압보다 더 크면 출력단을 통해 제1 출력 신호를 출력하고, 제1 입력단으로부터 입력되는 전압이 제2 입력단으로부터 입력되는 그라운드 전압보다 더 작으면 출력단을 통해 제2 출력 신호를 출력할 수 있다.Here, the comparator outputs the first output signal through the output terminal when the voltage input from the first input terminal is greater than the ground voltage input from the second input terminal, and the voltage input from the first input terminal is input from the second input terminal to the ground If it is smaller than the voltage, the second output signal may be output through the output terminal.

본 발명의 일실시예에 의한 스위치드 커패시터 회로를 이용한 △∑ 변조기는, 입력 전압을 △∑ 변조하기 위한 1차 △∑ 변조기, 1차 변조기의 출력에 연결되는 2차 △∑ 변조기, 2차 △∑ 변조기의 출력 전압을 기준 전압과 비교하기 위한 비교부, 그리고 비교부의 출력을 샘플링하기 위한 D 플립 플롭을 포함하고, 1차 및 2차 △∑ 변조기는, 입력 전압을 저장하는 샘플링 커패시터와, 샘플링 커패시터에 저장된 전하를 전달받는 피드백 커패시터와, 샘플링 커패시터와 피드백 커패시터 사이의 전하 흐름을 제어하는 스위칭부와, 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압과 기준 전압의 크기를 비교하는 비교기와, 피드백 커패시터에 연결되는 커패시터 디지털-아날로그 변환부와, 비교기의 출력 신호에 따라 커패시터 디지털-아날로그 변환부의 출력 전압을 조절하는 구동 제어부로 구성되는 스위치드 커패시터 회로를 포함할 수 있다.A Δ∑ modulator using a switched capacitor circuit according to an embodiment of the present invention includes a primary Δ∑ modulator for Δ∑ modulating an input voltage, a secondary Δ∑ modulator connected to the output of the primary modulator, and a secondary Δ∑ and a comparator for comparing an output voltage of the modulator with a reference voltage, and a D flip-flop for sampling an output of the comparator, wherein the primary and secondary Δ∑ modulators include: a sampling capacitor for storing the input voltage; A feedback capacitor receiving the charge stored in It may include a switched capacitor circuit including a connected capacitor digital-to-analog converter and a driving controller for adjusting an output voltage of the capacitor digital-to-analog converter according to an output signal of the comparator.

본 발명에 따른 스위치드 커패시터 회로의 효과에 대해 설명하면 다음과 같다.The effect of the switched capacitor circuit according to the present invention will be described as follows.

본 발명의 실시예들 중 적어도 하나에 의하면, 비교기의 출력 신호에 따라 출력 전압을 조절하는 커패시터 디지털-아날로그 변환부를 이용하여 연속 근사 방식의 적분 동작을 통해 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.According to at least one of the embodiments of the present invention, a capacitor digital-to-analog converter that adjusts an output voltage according to an output signal of a comparator may be used to stably operate while consuming a small amount of power through an integral operation of a successive approximation method. .

따라서, 본 발명은, 전력 소모를 최소화함으로써, 파이프라인 ADC(pipeline ADC), 싸이클릭 ADC(cyclic ADC) 및 △∑ ADC에서 입력 신호를 저장하고 전달, 증폭 혹은 누적하는데 활용되며 그 외에 샘플 앤 홀드(sample & hold) 회로 및 아날로그 필터와 같이 다양한 곳에 사용될 수 있다.Accordingly, the present invention is utilized to store, transmit, amplify, or accumulate input signals in pipeline ADCs, cyclic ADCs, and Δ∑ ADCs by minimizing power consumption, and in addition to sample and hold It can be used in various places such as (sample & hold) circuit and analog filter.

본 발명을 적용한 △∑ 변조기는 CL·VDD·fSAM으로 표현되는 동적 소비 전력 (Pdynamic)만 사용하며 샘플링 주파수(fSAM)에 따라 선형적으로 변화하는 동적 소비 전력은 샘플링 주파수가 낮아질수록 낮은 소비 전력을 달성한다. 연산 증폭기를 사용하여 적분 동작을 수행할 때 샘플링 주파수가 낮아져도 사용 전류를 낮추는데 한계가 있는 반면에 동적 소비 전력만 사용하여 적분 동작을 수행하는 본 발명은 저주파수에서 동작시킬 때 소비 전력을 획기적으로 줄이는데 매우 유리하다.The Δ∑ modulator to which the present invention is applied uses only dynamic power consumption (Pdynamic) expressed by CL·VDD·fSAM. achieve While there is a limit to lowering the used current even when the sampling frequency is lowered when performing the integration operation using an operational amplifier, the present invention, which performs the integration operation using only dynamic power consumption, dramatically reduces power consumption when operating at a low frequency. very advantageous

한편, 비교기(500)는, 클럭 신호에 동기화되어 동작하는 다이나믹 래치 비교기를 사용할 수 있으며 상기 다이나믹 래치 비교기는 정적 전류를 사용하는 비교기에 비해 비교 순간에 클럭 신호에 의해 발생하는 동적 전류만 소비하여 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.On the other hand, the comparator 500 may use a dynamic latch comparator that operates in synchronization with a clock signal, and the dynamic latch comparator consumes only a dynamic current generated by the clock signal at the moment of comparison compared to a comparator using a static current, which reduces the consumption of the comparator. It can operate stably while consuming power.

기존에 1차 △∑ 변조기 및 2차 △∑ 변조기에서 커패시터 디지털-아날로그 변환부와 구동 제어부를 각각 따로 사용하여 서로 다른 적분 동작 기간에 적분을 수행하였다면 커패시터 디지털-아날로그 변환부와 구동 제어부를 하나씩만 사용하여 활용하지 않는 적분 동작 기간을 번갈아 사용하여 커패시터 디지털-아날로그 변환부와 구동 제어부를 1차 △∑ 변조기 및 2차 △∑ 변조기에서 공유할 수 있게 된다.Conventionally, in the first Δ∑ modulator and the secondary Δ∑ modulator, if the capacitor digital-to-analog converter and the driving controller were used separately to perform integration during different integration operation periods, the capacitor digital-to-analog converter and the driving controller were used only one by one. The capacitor digital-analog converter and the driving control unit can be shared by the primary Δ∑ modulator and the secondary Δ∑ modulator by alternately using the unused integration operation period.

따라서, 커패시터 디지털-아날로그 변환부와 구동 제어부의 회로 면적을 약 40% 줄일 수 있으며 소비 전력 또한 줄어드는 효과가 있다.Accordingly, the circuit area of the capacitor digital-to-analog converter and the driving controller can be reduced by about 40%, and power consumption is also reduced.

본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.Further scope of applicability of the present invention will become apparent from the following detailed description. However, it should be understood that the detailed description and specific embodiments such as preferred embodiments of the present invention are given by way of example only, since various changes and modifications within the spirit and scope of the present invention may be clearly understood by those skilled in the art.

도 1은 본 발명에 따른 스위치드 커패시터 회로를 설명하기 위한 도면이다.
도 2 내지 도 10은 본 발명에 따른 스위치드 커패시터 회로의 동작을 설명하기 위한 도면이다.
도 11은 본 발명에 따른 스위치드 커패시터 회로의 동작을 설명하기 위한 흐름도이다.
도 12는 본 발명에 따른 스위치드 커패시터 회로가 적용되는 △∑ 변조기를 보여주는 회로도이다.
도 13은 도 12의 회로 동작을 설명하기 위한 타이밍도이다.
도 14는 본 발명과 기존 기술과의 소비 전력을 비교한 그래프이다.1 is a diagram for explaining a switched capacitor circuit according to the present invention.
2 to 10 are diagrams for explaining the operation of the switched capacitor circuit according to the present invention.
11 is a flowchart for explaining the operation of the switched capacitor circuit according to the present invention.
12 is a circuit diagram showing a Δ∑ modulator to which a switched capacitor circuit according to the present invention is applied.
13 is a timing diagram for explaining the operation of the circuit of FIG. 12 .
14 is a graph comparing power consumption between the present invention and the existing technology.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Hereinafter, the embodiments disclosed in the present specification will be described in detail with reference to the accompanying drawings, but the same or similar components are assigned the same reference numbers regardless of reference numerals, and redundant description thereof will be omitted. The suffixes "module" and "part" for components used in the following description are given or mixed in consideration of only the ease of writing the specification, and do not have distinct meanings or roles by themselves. In addition, in describing the embodiments disclosed in the present specification, if it is determined that detailed descriptions of related known technologies may obscure the gist of the embodiments disclosed in this specification, the detailed description thereof will be omitted. In addition, the accompanying drawings are only for easy understanding of the embodiments disclosed in the present specification, and the technical idea disclosed herein is not limited by the accompanying drawings, and all changes included in the spirit and scope of the present invention , should be understood to include equivalents or substitutes.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including an ordinal number such as 1st, 2nd, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.When an element is referred to as being “connected” or “connected” to another element, it is understood that it may be directly connected or connected to the other element, but other elements may exist in between. it should be On the other hand, when it is said that a certain element is "directly connected" or "directly connected" to another element, it should be understood that the other element does not exist in the middle.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The singular expression includes the plural expression unless the context clearly dictates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present application, terms such as “comprises” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It is to be understood that this does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

도 1은 본 발명에 따른 스위치드 커패시터 회로를 설명하기 위한 도면이다.1 is a diagram for explaining a switched capacitor circuit according to the present invention.

도 1에 도시된 바와 같이, 본 발명에 따른 스위치드 커패시터 회로는, 샘플링 커패시터(100), 피드백 커패시터(200), 로드 커패시터(300), 스위칭부(400), 비교기(500), 커패시터 디지털-아날로그 변환부(600), 그리고 구동 제어부(630)를 포함할 수 있다.As shown in FIG. 1 , the switched capacitor circuit according to the present invention includes a sampling capacitor 100 , a feedback capacitor 200 , a load capacitor 300 , a switching unit 400 , a comparator 500 , and a capacitor digital-analog. It may include a conversion unit 600 and a driving control unit 630 .

여기서, 샘플링 커패시터 CS(100)는, 입력 전압 VIN을 저장할 수 있고, 피드백 커패시터 CF(200)는, 샘플링 커패시터에 저장된 전하를 전달받아 저장할 수 있다.Here, the sampling capacitor CS 100 may store the input voltage V IN , and the feedback capacitor CF 200 may receive and store the charge stored in the sampling capacitor.

또한, 로드 커패시터 CL(300)는, 피드백 커패시터(100)와 커패시터 디지털-아날로그 변환부(600) 사이의 노드에 일측이 연결되고, 타측이 그라운드 연결될 수 있다.In addition, one end of the load capacitor C L 300 may be connected to a node between the feedback capacitor 100 and the capacitor digital-to-analog converter 600 , and the other end may be connected to the ground.

그리고, 스위칭부(400)는, 샘플링 커패시터(100)와 피드백 커패시터(200) 사이의 전하 흐름을 제어할 수 있다.In addition, the switching unit 400 may control the flow of charges between the sampling capacitor 100 and the feedback capacitor 200 .

일 예로, 스위칭부(400)는, 제1, 제2, 제3, 제4, 제5, 제6 스위치(410, 420, 430, 440, 450, 460)를 포함할 수 있다.For example, the switching unit 400 may include first, second, third, fourth, fifth, and sixth switches 410 , 420 , 430 , 440 , 450 and 460 .

여기서, 제1 스위치 SW1(410)는, 입력 전압 VIN의 입력단과 샘플링 커패시터(100)의 일측 사이에 연결될 수 있다.Here, the first switch SW 1 410 may be connected between an input terminal of the input voltage V IN and one side of the sampling capacitor 100 .

그리고, 제2 스위치 SW2(420)는, 제1 스위치(410)와 샘플링 커패시터(100)의 일측 사이의 노드에 일측이 연결되고, 타측이 그라운드 연결될 수 있다.In addition, one end of the second switch SW 2 420 may be connected to a node between the first switch 410 and one side of the sampling capacitor 100 , and the other end may be connected to the ground.

다음, 제3 스위치 SW3(430)는, 샘플링 커패시터(100)의 타측에 일측이 연결되고, 타측이 그라운드 연결될 수 있다.Next, the third switch SW 3 430 may have one end connected to the other side of the sampling capacitor 100 and the other end connected to the ground.

이어, 제4 스위치 SW4(440)는, 샘플링 커패시터(100)의 타측과 비교기(500)의 입력단 사이에 연결될 수 있다.Next, the fourth switch SW 4 440 may be connected between the other side of the sampling capacitor 100 and the input terminal of the comparator 500 .

그리고, 제5 스위치 SW5(450)는, 제4 스위치(440)와 피드백 커패시터(200)의 일측 사이의 노드에 일측이 연결되고, 타측이 그라운드 연결될 수 있다.In addition, one end of the fifth switch SW 5 450 may be connected to a node between the fourth switch 440 and one side of the feedback capacitor 200 , and the other end may be connected to the ground.

다음, 제6 스위치 SW6(460)는, 피드백 커패시터(200)의 타측과 커패시터 디지털-아날로그 변환부(600) 사이의 노드에 일측이 연결되고, 타측이 그라운드 연결될 수 있다.Next, the sixth switch SW 6 460 may have one end connected to a node between the other end of the feedback capacitor 200 and the capacitor digital-to-analog converter 600 , and the other end connected to the ground.

이와 같이, 구성되는 스위칭부(400)에서, 제1, 제3 스위치(410, 430)는, 동시에 스위칭될 수 있다.In the switching unit 400 configured as described above, the first and third switches 410 and 430 may be switched simultaneously.

또한, 제2, 제4 스위치(420, 440)는, 동시에 스위칭될 수 있다.Also, the second and fourth switches 420 and 440 may be switched simultaneously.

여기서, 제2, 제4 스위치(420, 440)는, 제1, 제3 스위치(410, 430)가 온(on)되면 오프(off)되고, 제1, 제3 스위치(410, 430)가 오프되면 온될 수 있다.Here, the second and fourth switches 420 and 440 are turned off when the first and third switches 410 and 430 are on, and the first and third switches 410 and 430 are turned on. When off, it can be on.

또한, 제5, 제6 스위치(450, 460)는, 동시에 스위칭될 수 있다.Also, the fifth and sixth switches 450 and 460 may be switched simultaneously.

여기서, 제5, 제6 스위치(450, 460)는, 제1, 제3 스위치(410, 430)와 동일하게 스위칭되고, 제2, 제4 스위치(420, 440)와 반대로 스위칭될 수 있다.Here, the fifth and sixth switches 450 and 460 may be switched in the same manner as the first and third switches 410 and 430 , and may be switched oppositely to the second and fourth switches 420 and 440 .

예를 들면, 제5, 제6 스위치(450, 460)는, 제1, 제3 스위치(410, 430)가 온(on)되면 온되고, 제1, 제3 스위치(410, 430)가 오프(off)되면 오프되며, 제2, 제4 스위치(420, 440)가 온(on)되면 오프(off)되고, 제2, 제4 스위치(420, 440)가 오프되면 온될 수 있다.For example, the fifth and sixth switches 450 and 460 are turned on when the first and third switches 410 and 430 are on, and the first and third switches 410 and 430 are turned off. It may be turned off when (off), turned off when the second and fourth switches 420 and 440 are on, and turned on when the second and fourth switches 420 and 440 are turned off.

한편, 비교기(500)는, 클럭 신호에 동기화되어 동작하는 다이나믹 래치 비교기를 사용할 수 있으며 상기 다이나믹 래치 비교기는 정적 전류를 사용하는 비교기에 비해 비교 순간에 클럭 신호에 의해 발생하는 동적 전류만 소비하여 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.On the other hand, the comparator 500 may use a dynamic latch comparator that operates in synchronization with a clock signal, and the dynamic latch comparator consumes only a dynamic current generated by the clock signal at the moment of comparison compared to a comparator using a static current, which reduces the consumption of the comparator. It can operate stably while consuming power.

여기서, 다이나믹 래치 비교기는, 비교 순간에 비교기 양단에 입력된 두 전압에 전압차가 생기면 두 전압을 연산증폭기가 1차적으로 넓혀주고 래치가 보다 명확히 넓혀주는 방식으로 동작한다.Here, the dynamic latch comparator operates in such a way that, when there is a voltage difference between the two voltages input across the comparator at the moment of comparison, the operational amplifier primarily broadens the two voltages and the latch more clearly broadens the two voltages.

이러한, 비교기(500)는, 샘플링 커패시터(100)와 피드백 커패시터(200) 사이에 인가되는 전압 VAMP과 기준 전압의 크기를 비교할 수 있다.The comparator 500 may compare the magnitude of the reference voltage with the voltage V AMP applied between the sampling capacitor 100 and the feedback capacitor 200 .

일 예로, 비교기(500)는, 샘플링 커패시터(100)와 피드백 커패시터(200) 사이의 노드에 연결되는 제1 입력단, 그라운드 연결되는 제2 입력단, 그리고 커패시터 디지털-아날로그 변환부(600)의 구동 제어부(630)에 연결되는 출력단을 포함할 수 있다.For example, the comparator 500 includes a first input terminal connected to a node between the sampling capacitor 100 and the feedback capacitor 200 , a second input terminal connected to the ground, and a driving control unit of the capacitor digital-to-analog converter 600 . It may include an output terminal connected to (630).

여기서, 비교기(500)는, 제1 입력단으로부터 입력되는 전압 VAMP이 제2 입력단으로부터 입력되는 그라운드 전압보다 더 크면 출력단을 통해 제1 출력 신호 DCMP1를 출력하고, 제1 입력단으로부터 입력되는 전압 VAMP이 제2 입력단으로부터 입력되는 그라운드 전압보다 더 작으면 출력단을 통해 제2 출력 신호 DCMP2를 출력할 수 있다.Here, when the voltage V AMP input from the first input terminal is greater than the ground voltage input from the second input terminal, the comparator 500 outputs the first output signal D CMP1 through the output terminal, and the voltage V input from the first input terminal When AMP is smaller than the ground voltage input from the second input terminal, the second output signal D CMP2 may be output through the output terminal.

다음, 커패시터 디지털-아날로그 변환부(600)는, 피드백 커패시터(200)에 연결될 수 있는데, 커패시터 디지털-아날로그 변환부(600)는, 비교기(500)의 출력 신호 DCMP에 따라 출력 전압 VOUT을 조절할 수 있다.Next, the capacitor digital-to-analog converter 600 may be connected to the feedback capacitor 200 , and the capacitor digital-to-analog converter 600 converts the output voltage V OUT according to the output signal D CMP of the comparator 500 . can be adjusted

일 예로, 커패시터 디지털-아날로그 변환부(600)는, 피드백 커패시터(200)에 연결되는 커패시터부(610), 구동 제어부(630)의 제어 신호에 따라, 커패시터부(610)에 연결되어 커패시터부(610)로 인가되는 기준 전압을 선택하는 선택 스위치(620)를 포함할 수 있다.For example, the capacitor digital-to-analog converter 600 is connected to the capacitor unit 610 according to the control signal of the capacitor unit 610 connected to the feedback capacitor 200 and the driving control unit 630 to the capacitor unit ( A selection switch 620 for selecting the reference voltage applied to the 610 may be included.

여기서, 커패시터부(610)는, 일측단이 서로 병렬로 연결되는 다수의 단위 커패시터들을 포함할 수 있다.Here, the capacitor unit 610 may include a plurality of unit capacitors having one end connected in parallel to each other.

예를 들면, 커패시터부(610)는, 서로 동일한 정전 용량값을 갖는 다수의 단위 커패시터들을 포함할 수 있다.For example, the capacitor unit 610 may include a plurality of unit capacitors having the same capacitance value.

경우에 따라, 커패시터부(610)는, 서로 다른 정전 용량값을 갖는 다수의 단위 커패시터들을 포함할 수도 있다.In some cases, the capacitor unit 610 may include a plurality of unit capacitors having different capacitance values.

다른 경우로서, 커패시터부(610)는, 제1 정전 용량값을 갖는 적어도 하나의 제1 단위 커패시터와, 제1 정전 용량값보다 더 큰 제2 정전 용량값을 갖는 적어도 하나의 제2 단위 커패시터를 포함할 수도 있다.In another case, the capacitor unit 610 may include at least one first unit capacitor having a first capacitance value and at least one second unit capacitor having a second capacitance value greater than the first capacitance value. may include

또 다른 경우로서, 커패시터부(610)는, 기준 전압이 인가되지 않고 그라운드 전압만이 인가되는 적어도 하나의 제1 단위 커패시터와, 기준 전압과 그라운드 전압 중 어느 하나의 전압이 인가되는 적어도 하나의 제2 단위 커패시터를 포함할 수도 있다.As another case, the capacitor unit 610 may include at least one first unit capacitor to which only a ground voltage is applied without a reference voltage, and at least one second unit to which any one of a reference voltage and a ground voltage is applied. It may include two unit capacitors.

여기서, 제1 단위 커패시터는, 일측단이 피드백 커패시터에 연결되고, 타측단이 그라운드로 연결될 수 있다.Here, the first unit capacitor may have one end connected to the feedback capacitor and the other end connected to the ground.

그리고, 제2 단위 커패시터는, 일측단이 피드백 커패시터에 연결되고, 타측단이 선택 스위치에 연결될 수 있다.In addition, the second unit capacitor may have one end connected to the feedback capacitor and the other end connected to the selection switch.

또한, 제2 단위 커패시터에 인가되는 기준 전압은, 그라운드 전압보다 더 큰 전압을 갖는 제1 기준 전압과, 그라운드 전압보다 더 작은 전압을 갖는 제2 기준 전압 중 어느 하나일 수 있다.Also, the reference voltage applied to the second unit capacitor may be any one of a first reference voltage having a voltage greater than the ground voltage and a second reference voltage having a voltage smaller than the ground voltage.

다음, 커패시터 디지털-아날로그 변환부(600)의 선택 스위치(620)는, 커패시터부(610)에 연결되는 고정 접점, 제1 기준 전압 +VREF을 인가하기 위한 제1 선택 접점, 그라운드 전압을 인가하기 위한 제2 선택 접점, 그리고 제2 기준 전압 -VREF을 인가하기 위한 제3 선택 접점을 포함할 수 있다.Next, the selection switch 620 of the capacitor digital-to-analog conversion unit 600 applies a fixed contact connected to the capacitor unit 610 , a first selection contact for applying the first reference voltage +V REF , and a ground voltage It may include a second selection contact for applying, and a third selection contact for applying the second reference voltage -V REF .

여기서, 선택 스위치(620)는, 커패시터부(610)에 포함되는 다수의 단위 커패시터에 각각 일대일 대응되어 연결될 수 있다.Here, the selection switch 620 may be connected to each of the plurality of unit capacitors included in the capacitor unit 610 in a one-to-one correspondence.

경우에 따라, 선택 스위치(620)는, 커패시터부(610)에 포함되는 다수의 단위 커패시터 중 일부 단위 커패시터에 각각 일대일 대응되어 연결될 수도 있다.In some cases, the selection switch 620 may be connected in a one-to-one correspondence to some unit capacitors among a plurality of unit capacitors included in the capacitor unit 610 .

또한, 선택 스위치(620)는, 구동 제어부(630)의 제어 신호에 따라 그라운드 전압, 그라운드 전압보다 더 큰 전압을 갖는 제1 기준 전압 +VREF, 그리고 그라운드 전압보다 더 작은 전압을 갖는 제2 기준 전압 -VREF 중 어느 하나의 전압을 선택하고, 선택된 전압을 커패시터부(610)로 전달할 수 있다.In addition, the selection switch 620 may include a ground voltage, a first reference voltage +V REF having a voltage higher than the ground voltage, and a second reference voltage having a voltage smaller than the ground voltage according to the control signal of the driving controller 630 . Any one of the voltages -V REF may be selected and the selected voltage may be transferred to the capacitor unit 610 .

그리고, 선택 스위치(620)는, 구동 제어부(630)의 제어 신호가 인가되지 않을 때, 그라운드 전압을 선택하여 커패시터부(610)로 전달하고, 구동 제어부(630)의 제어 신호가 인가될 때, 제1 기준 전압 또는 제2 기준 전압을 선택하여 커패시터부(610)로 전달할 수 있다.And, the selection switch 620, when the control signal of the driving control unit 630 is not applied, selects the ground voltage and transmits it to the capacitor unit 610, when the control signal of the driving control unit 630 is applied, The first reference voltage or the second reference voltage may be selected and transmitted to the capacitor unit 610 .

다음, 구동 제어부(630)는, 커패시터부(610)의 단위 커패시터에 각각 선택 스위치가 연결될 때, 비교기(500)의 출력 신호에 따라 선택 스위치(620)를 순차적으로 제어할 수 있다.Next, when the selection switches are respectively connected to the unit capacitors of the capacitor unit 610 , the driving control unit 630 may sequentially control the selection switches 620 according to the output signal of the comparator 500 .

예를 들면, 구동 제어부(630)는, 비교기(500)로부터 인가되는 출력 신호가 n번째 입력이면, 다수의 선택 스위치(620)들 중 n번째 단위 커패시터에 연결되는 n번째 선택 스위치(620)를 제어할 수 있다.For example, when the output signal applied from the comparator 500 is an n-th input, the driving control unit 630 selects the n-th selection switch 620 connected to the n-th unit capacitor among the plurality of selection switches 620 . can be controlled

또한, 구동 제어부(630)는, 비교기(500)로부터 인가되는 출력 신호의 값을 확인하고, 확인된 출력 신호의 값에 상응하는 기준 전압을 결정하며, 결정된 기준 전압이 단위 커패시터에 전달되도록 선택 스위치(620)를 제어할 수 있다.In addition, the driving control unit 630 checks the value of the output signal applied from the comparator 500 , determines a reference voltage corresponding to the value of the checked output signal, and selects a switch so that the determined reference voltage is transferred to the unit capacitor 620 may be controlled.

경우에 따라, 구동 제어부(630)는, 비교기(500)로부터 인가되는 출력 신호의 입력 순서를 확인하고, 비교기(500)로부터 인가되는 출력 신호가 n번째 입력이면 비교기(500)로부터 인가되는 출력 신호의 값을 확인하여 확인된 출력 신호의 값에 상응하는 기준 전압을 결정하며, 결정된 기준 전압이 단위 커패시터에 전달되도록 다수의 선택 스위치(620)들 중 n번째 단위 커패시터에 연결되는 n번째 선택 스위치(620)를 제어할 수 있다.In some cases, the driving control unit 630 checks the input order of the output signal applied from the comparator 500 , and when the output signal applied from the comparator 500 is the nth input, the output signal applied from the comparator 500 . The nth selection switch ( 620) can be controlled.

이와 같이, 커패시터 디지털-아날로그 변환부(600)는, 비교기(500)의 출력 신호에 따라 출력 전압을 조절하여 샘플링 커패시터(100)와 피드백 커패시터(200) 사이에 인가되는 전압을 가변시킬 수 있다.In this way, the capacitor digital-to-analog converter 600 may vary the voltage applied between the sampling capacitor 100 and the feedback capacitor 200 by adjusting the output voltage according to the output signal of the comparator 500 .

여기서, 샘플링 커패시터(100)와 피드백 커패시터(200) 사이에 인가되는 전압은, 비교기(500)에 인가되는 기준 전압으로 수렴할 수 있다.Here, the voltage applied between the sampling capacitor 100 and the feedback capacitor 200 may converge to the reference voltage applied to the comparator 500 .

따라서, 입력 전압 VIN은, 샘플링 커패시터(100)와 피드백 커패시터(200)의 커패시턴스 비에 따라 증폭될 수 있다.Accordingly, the input voltage V IN may be amplified according to a capacitance ratio between the sampling capacitor 100 and the feedback capacitor 200 .

이와 같이, 본 발명은, 전력 소모가 큰 연산 증폭기를 사용하지 않고, N-비트 커패시터 디지털-아날로그 변환부와 비교기를 사용하여 전력 소모를 최소화할 수 있다.As described above, according to the present invention, power consumption can be minimized by using an N-bit capacitor digital-to-analog converter and a comparator without using an operational amplifier that consumes a lot of power.

즉, 본 발명은, 비교기의 출력 신호에 따라 출력 전압을 조절하는 커패시터 디지털-아날로그 변환부를 이용하여 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.That is, according to the present invention, the capacitor digital-to-analog converter that adjusts the output voltage according to the output signal of the comparator can be used to stably operate while consuming little power.

도 2 내지 도 10은 본 발명에 따른 스위치드 커패시터 회로의 동작을 설명하기 위한 도면이다.2 to 10 are diagrams for explaining the operation of the switched capacitor circuit according to the present invention.

도 2는 Φ1이 하이(high)이고, Φ2가 로우(low)일 때, 스위치드 커패시터의 회로 동작을 설명하기 위한 도면이다.2 is a diagram for explaining a circuit operation of a switched capacitor when Φ1 is high and Φ2 is low.

도 2에 도시된 바와 같이, 제1 스위치 SW1과 제3 스위치 SW3이 온(on)되고 제2 스위치 SW2과 제4 스위치 SW4이 오프(off)되면, 입력 전압 VIN이 샘플링 커패시터 CS(100) 저장되고, 제5 스위치 SW5와 제6 스위치 SW6가 온(on)됨에 따라 샘플링 커패시터(100)와 피드백 커패시터(200) 사이에 인가되는 전압 VAMP과 출력 전압 VOUT은 그라운드 연결되어 초기화될 수 있다.2, when the first switch SW 1 and the third switch SW 3 are on and the second switch SW 2 and the fourth switch SW 4 are off, the input voltage V IN is the sampling capacitor CS (100) is stored, and as the fifth switch SW 5 and the sixth switch SW 6 are turned on, the voltage V AMP and the output voltage V OUT applied between the sampling capacitor 100 and the feedback capacitor 200 are It can be initialized by being connected to ground.

그리고, 커패시터 디지털-아날로그 변환부(600)의 모든 단위 커패시터는, 그라운드 연결될 수 있다.In addition, all unit capacitors of the capacitor digital-to-analog converter 600 may be ground-connected.

도 3은 Φ1이 로우(low)이고, Φ2가 하이(high)일 때, 첫 번째 단계에서, 스위치드 커패시터의 회로 동작을 설명하기 위한 도면이고, 도 4는 도 3에 따른 VAMP 파형을 보여주는 그래프이다.3 is a diagram for explaining the circuit operation of the switched capacitor in the first step when Φ1 is low and Φ2 is high, and FIG. 4 is a graph showing the V AMP waveform according to FIG. to be.

도 3 및 도 4에 도시된 바와 같이, 제2 스위치 SW2과 제4 스위치 SW4이 온(on)되고 제1 스위치 SW1과 제3 스위치 SW3이 오프(off)되면, 샘플링 커패시터 CS(100)의 일측은 그라운드 연결되고, 샘플링 커패시터 CS(100)의 타측은 전압 VAMP에 연결될 수 있다.3 and 4, when the second switch SW 2 and the fourth switch SW 4 are on and the first switch SW 1 and the third switch SW 3 are off, the sampling capacitor CS One side of ( 100 ) may be connected to the ground, and the other side of the sampling capacitor CS ( 100 ) may be connected to the voltage V AMP .

이어, 제5 스위치 SW5와 제6 스위치 SW6가 오프(off)됨에 따라, 전압 VAMP가 비교기(500)의 양의 입력단에 입력되어 비교기(500)의 비교 결과에 따른 출력 신호 DCMP가 커패시터 디지털-아날로그 변환부(600)의 구동 제어부(630)로 인가될 수 있다.Subsequently, as the fifth switch SW 5 and the sixth switch SW 6 are turned off, the voltage V AMP is input to the positive input terminal of the comparator 500 , and the output signal D CMP according to the comparison result of the comparator 500 is The capacitor digital-to-analog converter 600 may be applied to the driving control unit 630 .

따라서, 커패시터 디지털-아날로그 변환부 초기화 단계에서, 샘플링 커패시터 CS(100), 피드백 커패시터 CF(200), 로드 커패시터 CL(300), 그리고 커패시터 디지털-아날로그 변환부(600)의 단위 커패시터 CU들이 서로 연결됨에 따라, 전하 재분배(charge redistribution) 현상에 의해 전압 VAMP와 입력 전압 VIN은, 하기 수식의 관계를 가질 수 있다.Accordingly, in the capacitor digital-to-analog converter initialization step, the sampling capacitor C S ( 100 ), the feedback capacitor C F ( 200 ), the load capacitor C L ( 300 ), and the capacitor digital-to-analog converter 600 unit capacitor C As Us are connected to each other, the voltage V AMP and the input voltage V IN may have a relationship of the following equation due to a charge redistribution phenomenon.

Figure 112017131252893-pat00001
Figure 112017131252893-pat00001

여기서, VAMP[0]는 커패시터 디지털-아날로그 변환부 초기화 단계에서, VAMP가 가지는 값을 나타내며 위 수식을 정리하면 VAMP[0]는 아래의 값을 가질 수 있다.Here, V AMP [0] represents a value of V AMP in the initialization step of the capacitor digital-analog converter, and if the above equation is summarized, V AMP [0] may have the following value.

Figure 112017131252893-pat00002
Figure 112017131252893-pat00002

이때, VOUT과 VAMP는, CS, CF 및 커패시터 디지털-아날로그 변환부에 의해 아래의 수식의 관계를 가질 수 있다.In this case, V OUT and V AMP may have a relationship of the following equation by C S , CF and the capacitor digital-to-analog converter.

Figure 112017131252893-pat00003
Figure 112017131252893-pat00003

여기서, VOUT[0]은 커패시터 디지털-아날로그 변환부 초기화 단계에서 VOUT이 가지는 값을 나타낸다.Here, V OUT [0] represents a value of V OUT in the capacitor digital-analog converter initialization step.

추가적으로, VAMP[0]이 GND보다 크거나 작을 경우, 커패시터 디지털-아날로그 변환부 초기화 단계의 비교기 출력 DCMP[0]은, 각각 1 또는 0의 값을 가질 수 있다.Additionally, when V AMP [0] is greater than or less than GND, the comparator output D CMP [0] of the initialization step of the capacitor digital-to-analog converter may have a value of 1 or 0, respectively.

도 5는 Φ1이 로우(low)이고, Φ2가 하이(high)일 때, 첫 번째 단계에서, 스위치드 커패시터의 회로 동작을 설명하기 위한 도면이고, 도 6은 도 5에 따른 VAMP 파형을 보여주는 그래프이다.5 is a diagram for explaining the circuit operation of the switched capacitor in the first step when Φ1 is low and Φ2 is high, and FIG. 6 is a graph showing the V AMP waveform according to FIG. 5 to be.

도 5 및 도 6에 도시된 바와 같이, VAMP[0]이 GND보다 크거나 작을 경우, 커패시터 디지털-아날로그 변환부의 첫 번째 커패시터 2N-1·CU의 하판은, GND에서 각각 제1, 제2 기준전압 -VREF, +VREF에 연결되며 이에 따라 VAMP과 VOUT는, 각각 아래 수식의 값들을 가질 수 있다.As shown in Figures 5 and 6, when V AMP [0] is greater than or less than GND, the lower plate of the first capacitor 2 N-1 ·C U of the first capacitor 2 N-1 ·C U of the capacitor digital-analog conversion unit is the first in GND, The second reference voltages -V REF and +V REF are connected, and accordingly, V AMP and V OUT may have values of the following equations, respectively.

Figure 112017131252893-pat00004
Figure 112017131252893-pat00004

Figure 112017131252893-pat00005
Figure 112017131252893-pat00005

여기서, VAMP[1]와 VOUT[1]는, 각각 첫 번째 단계에서의 VAMP와 VOUT의 값을 나타낸다.Here, V AMP [1] and V OUT [1] represent the values of V AMP and V OUT in the first step, respectively.

VAMP[1]이 GND보다 크거나 작을 경우, 첫 번째 단계의 비교기 출력 DCMP[1]은, 각각 1 또는 0의 값을 가질 수 있다.When V AMP [1] is greater than or less than GND, the comparator output D CMP [1] of the first stage may have a value of 1 or 0, respectively.

도 7은 Φ1이 로우(low)이고, Φ2가 하이(high)일 때, 두 번째 단계에서, 스위치드 커패시터의 회로 동작을 설명하기 위한 도면이고, 도 8은 도 7에 따른 VAMP 파형을 보여주는 그래프이다.7 is a diagram for explaining the circuit operation of the switched capacitor in the second stage when Φ1 is low and Φ2 is high, and FIG. 8 is a graph showing the V AMP waveform according to FIG. to be.

도 7 및 도 8에 도시된 바와 같이, VAMP[1]가 GND보다 클 경우, 커패시터 디지털-아날로그 변환부와 비교기는, 앞에 설명한 첫 번째 단계와 동일한 방식으로 두 번째 커패시터 2N-2·CU를 이용하여 반복 수행할 수 있다.7 and 8, when V AMP [1] is greater than GND, the capacitor digital-analog converter and comparator, in the same manner as in the first step described above, the second capacitor 2 N-2 C It can be repeated using U.

이에 따라, VAMP과 VOUT는, 각각 아래 수식의 값들을 가질 수 있다.Accordingly, V AMP and V OUT may have values of the following equations, respectively.

Figure 112017131252893-pat00006
Figure 112017131252893-pat00006

Figure 112017131252893-pat00007
Figure 112017131252893-pat00007

도 9는 Φ1이 로우(low)이고, Φ2가 하이(high)일 때, n 번째 단계에서, 스위치드 커패시터의 회로 동작을 설명하기 위한 도면이고, 도 10은 도 9에 따른 VAMP 파형을 보여주는 그래프이다.9 is a diagram for explaining the circuit operation of the switched capacitor in the n-th step when Φ1 is low and Φ2 is high, and FIG. 10 is a graph showing the V AMP waveform according to FIG. to be.

도 9 및 도 10에 도시된 바와 같이, 앞에 설명한 첫 번째 단계와 두 번째 단계들과 동일한 동작을 커패시터 디지털-아날로그 변환부의 단위 커패시터들에 대해, n 번째 단계까지 순차적으로 반복할 수 있다.As shown in FIGS. 9 and 10 , the same operations as the first and second steps described above may be sequentially repeated for unit capacitors of the capacitor digital-to-analog converter until the n-th step.

이에 따라, VAMP과 VOUT의 n 번째 값은, 각각 아래 수식의 값들을 가질 수 있다.Accordingly, the n-th values of V AMP and V OUT may have values of the following equations, respectively.

Figure 112017131252893-pat00008
Figure 112017131252893-pat00008

Figure 112017131252893-pat00009
Figure 112017131252893-pat00009

이때, 본 발명의 스위치드 커패시터 회로는, 구동 제어부(630)의 스위칭 동작에 의한 전하 재분배가 N번 수행 (n=N) 하게 되면, 연산 증폭기를 사용하지 않고도 기존 방식과 동일하게 VAMP가 GND에 수렴함에 따라, VOUT은 VIN·CS/CF를 출력할 수 있다.At this time, in the switched capacitor circuit of the present invention, when the charge redistribution by the switching operation of the driving control unit 630 is performed N times (n=N), V AMP is set to GND in the same manner as in the conventional method without using an operational amplifier. As it converges, V OUT may output V IN · CS / CF .

이와 같이, 본 발명은, 비교기의 출력 신호에 따라 출력 전압을 조절하는 커패시터 디지털-아날로그 변환부를 이용하여 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.As described above, the present invention can operate stably while consuming little power by using the capacitor digital-to-analog converter that adjusts the output voltage according to the output signal of the comparator.

따라서, 본 발명은, 전력 소모를 최소화함으로써, 파이프라인 ADC(pipeline ADC), 싸이클릭 ADC(cyclic ADC) 및 △∑ ADC에서 입력 신호를 저장하고 전달, 증폭 혹은 누적하는데 활용되며 그 외에 샘플 앤 홀드(sample & hold) 회로 및 아날로그 필터와 같이 다양한 곳에 사용될 수 있다.Accordingly, the present invention is utilized to store, transmit, amplify, or accumulate input signals in pipeline ADCs, cyclic ADCs, and Δ∑ ADCs by minimizing power consumption, and in addition to sample and hold It can be used in various places such as (sample & hold) circuit and analog filter.

도 11은 본 발명에 따른 스위치드 커패시터 회로의 동작을 설명하기 위한 흐름도이다.11 is a flowchart for explaining the operation of the switched capacitor circuit according to the present invention.

도 11에 도시된 바와 같이, 본 발명은, 입력 전압 VIN이 인가되면, 제1 스위치 SW1과 제3 스위치 SW3을 온(on)시키고 제2 스위치 SW2과 제4 스위치 SW4을 오프(off)시켜, 입력 전압 VIN이 샘플링 커패시터 CS 저장되도록 입력 VIN 샘플링 단계를 수행한다(S10).11 , in the present invention, when the input voltage V IN is applied, the first switch SW 1 and the third switch SW 3 are turned on and the second switch SW 2 and the fourth switch SW 4 are turned off. (off) to perform the input V IN sampling step so that the input voltage V IN is stored in the sampling capacitor CS (S10).

그리고, 제5 스위치 SW5와 제6 스위치 SW6를 온(on)시켜 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압 VAMP과 출력 전압 VOUT을 그라운드시킬 수 있다.In addition, the fifth switch SW 5 and the sixth switch SW 6 may be turned on to ground the voltage V AMP and the output voltage V OUT applied between the sampling capacitor and the feedback capacitor.

다음, 본 발명은, 제2 스위치 SW2과 제4 스위치 SW4을 온(on)시키고 제1 스위치 SW1과 제3 스위치 SW3을 오프(off)시켜, 샘플링 커패시터 CS가 전압 VAMP에 연결될 수 있도록 한다.Next, the present invention turns on the second switch SW 2 and the fourth switch SW 4 and turns off the first switch SW 1 and the third switch SW 3 , so that the sampling capacitor CS is applied to the voltage V AMP to be able to connect

이어, 본 발명은, 제5 스위치 SW5와 제6 스위치 SW6를 오프(off)시켜, 전압 VAMP가 비교기의 양의 입력단에 입력되어 비교기의 비교 결과에 따른 출력 신호 DCMP가 커패시터 디지털-아날로그 변환부의 구동 제어부로 인가되도록 한다.Next, the present invention turns off the fifth switch SW 5 and the sixth switch SW 6 , the voltage V AMP is input to the positive input terminal of the comparator, and the output signal D CMP according to the comparison result of the comparator is a capacitor digital- to be applied to the driving control unit of the analog conversion unit.

따라서, 본 발명은, 샘플링 커패시터 CS, 피드백 커패시터 CF, 로드 커패시터 CL, 그리고 커패시터 디지털-아날로그 변환부의 단위 커패시터 CU들이 서로 연결됨에 따라, 전하 재분배(charge redistribution) 단계를 수행할 수 있다(S20).Accordingly, in the present invention, as the sampling capacitor C S , the feedback capacitor C F , the load capacitor C L , and the unit capacitor C U of the capacitor digital-analog converter are connected to each other, a charge redistribution step may be performed. (S20).

이어, 본 발명은, 비교기를 통해, 전압 VAMP가 그라운드 전압보다 더 큰지를 비교하여 비교 결과를 출력하는 판단 단계를 수행할 수 있다(S30).Next, in the present invention, a determination step of outputting a comparison result by comparing whether the voltage V AMP is greater than the ground voltage may be performed through the comparator ( S30 ).

다음, 본 발명은, 커패시터 디지털-아날로그 변환부의 구동 제어부를 통해, 비교기의 출력 신호 DCMP에 따라, 커패시터 디지털-아날로그 변환부의 단위 커패시터 패시터 2N-1·CU에 제1 기준 전압 +VREF을 연결하는 단계를 수행하거나(S50), 또는 제2 기준전압 -VREF을 연결하는 단계를 수행할 수 있다(S40).Next, according to the output signal D CMP of the comparator, through the driving control unit of the capacitor digital-analog converter, the present invention provides a first reference voltage +V to the unit capacitor capacitor 2 N-1 C U of the capacitor digital-analog converter The step of connecting REF may be performed (S50), or the step of connecting the second reference voltage -V REF may be performed (S40).

그리고, 본 발명은, 기준 전압 연결에 따른 전하 재분배 단계를 반복적으로 수행하여, 전압 VAMP가 그라운드에 수렴되도록 한다(S60).Then, the present invention repeatedly performs the charge redistribution step according to the reference voltage connection, so that the voltage V AMP converges to the ground (S60).

따라서, 본 발명은, VAMP가 GND에 수렴함에 따라, VOUT은 VIN·CS/CF를 출력할 수 있다(S70).Accordingly, in the present invention, as V AMP converges to GND, V OUT may output V IN · CS /CF ( S70 ).

도 12는 본 발명에 따른 스위치드 커패시터 회로가 적용되는 △∑ 변조기를 보여주는 회로도이고, 도 13은 도 12의 회로 동작을 설명하기 위한 타이밍도이다.12 is a circuit diagram showing a Δ∑ modulator to which the switched capacitor circuit according to the present invention is applied, and FIG. 13 is a timing diagram for explaining the operation of the circuit of FIG. 12 .

도 12 및 도 13에 도시된 바와 같이, 본 발명의 스위치드 커패시터 회로가 △∑ 변조기에 적용될 경우, 비교기의 출력 신호에 따라 출력 전압을 조절하는 연속 근사 방식의 스위치드 커패시터 적분 동작을 이용함으로써, 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.12 and 13, when the switched capacitor circuit of the present invention is applied to a Δ∑ modulator, by using a switched capacitor integration operation of a successive approximation method that adjusts the output voltage according to the output signal of the comparator, low power It can be operated stably while consuming

본 발명의 스위치드 커패시터 회로를 적용한 △∑ 변조기는 입력 전압을 △∑ 변조하기 위한 1차 △∑ 변조기, 1차 변조기의 출력에 연결되는 2차 △∑ 변조기, 2차 △∑ 변조기의 출력 전압을 기준 전압과 비교하기 위한 비교부(700), 그리고 비교부(700)의 출력을 샘플링하기 위한 D 플립 플롭(800)을 포함하고, 1차 및 2차 △∑ 변조기는, 입력 전압을 저장하는 샘플링 커패시터와, 샘플링 커패시터에 저장된 전하를 전달받는 피드백 커패시터와, 샘플링 커패시터와 피드백 커패시터 사이의 전하 흐름을 제어하는 스위칭부와, 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압과 기준 전압의 크기를 비교하는 비교기와, 피드백 커패시터에 연결되는 커패시터 디지털-아날로그 변환부(600)와, 비교기의 출력 신호에 따라 커패시터 디지털-아날로그 변환부(600)의 출력 전압을 조절하는 구동 제어부(630)로 구성되는 스위치드 커패시터 회로를 포함할 수 있다.The Δ∑ modulator to which the switched capacitor circuit of the present invention is applied is a primary Δ∑ modulator for Δ∑ modulating an input voltage, a secondary Δ∑ modulator connected to the output of the primary modulator, and the output voltage of the secondary Δ∑ modulator. a comparator 700 for comparing with a voltage, and a D flip-flop 800 for sampling the output of the comparator 700, wherein the primary and secondary Δ∑ modulators include a sampling capacitor for storing the input voltage. and a feedback capacitor receiving the charge stored in the sampling capacitor, a switching unit controlling the flow of charge between the sampling capacitor and the feedback capacitor, and a comparator comparing the magnitudes of a voltage applied between the sampling capacitor and the feedback capacitor and a reference voltage; , a capacitor digital-analog converter connected to the feedback capacitor 600, and a capacitor digital-analog converter 600 according to an output signal of the capacitor digital-analog converter 600, a switched capacitor circuit consisting of a driving controller 630 for adjusting the output voltage may include

따라서, 본 발명의 스위치드 커패시터 회로를 적용한 △∑ 변조기는, 연속 근사 방식의 적분 동작을 통해 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.Accordingly, the Δ∑ modulator to which the switched capacitor circuit of the present invention is applied can operate stably while consuming little power through an integral operation of a successive approximation method.

또한, 커패시터 디지털-아날로그 변환부(600)와 구동 제어부(630)는, 1차 및 2차 △∑ 변조기에 서로 공유되도록 연결됨으로써, 회로 사용 면적을 약 40% 줄일 수 있으며 소비 전력 또한 줄어드는 효과를 가질 수 있다.In addition, the capacitor digital-to-analog converter 600 and the driving control unit 630 are connected to each other to be shared with the primary and secondary Δ∑ modulators, thereby reducing the circuit usage area by about 40% and reducing power consumption. can have

본 발명의 스위치드 커패시터 회로를 적용한 △∑ 변조기는, CL·VDD·fSAM으로 표현되는 동적 소비 전력 (Pdynamic)만 사용하며, 샘플링 주파수(fSAM)에 따라 선형적으로 변화하는 동적 소비 전력은, 샘플링 주파수가 낮아질수록 낮은 소비 전력을 달성한다.The Δ∑ modulator to which the switched capacitor circuit of the present invention is applied uses only the dynamic power consumption (Pdynamic) expressed by CL·VDD·fSAM, and the dynamic power consumption that changes linearly according to the sampling frequency (fSAM) is the sampling frequency The lower the is, the lower the power consumption is achieved.

연산 증폭기를 사용하여 적분 동작을 수행할 때, 샘플링 주파수가 낮아져도 사용 전류를 낮추는데 한계가 있는 반면에, 동적 소비 전력만 사용하여 적분 동작을 수행하는 본 발명은, 저주파수에서 동작시킬 때, 소비 전력을 획기적으로 줄이는데 매우 유리하다.When performing the integration operation using the operational amplifier, there is a limit to lowering the used current even when the sampling frequency is lowered, whereas the present invention, which performs the integration operation using only the dynamic power consumption, when operating at a low frequency, consumes power It is very beneficial to dramatically reduce the

본 발명의 스위치드 커패시터 회로를 △∑ 변조기에 적용할 경우, 1차 △∑ 변조기 (MOD1)는, CS1에 입력 전압 (VIN)을 샘플링 한 다음, 샘플링된 입력 전압(VS1)을 첫 번째 피드백 커패시터 (CF1)에 적분한다.When the switched capacitor circuit of the present invention is applied to a Δ∑ modulator, the primary Δ∑ modulator (MOD1) samples the input voltage (V IN ) to C S1 and then applies the sampled input voltage (V S1 ) to the first Integrate into the feedback capacitor (C F1 ).

2차 △∑ 변조기 (MOD2)는, 두 번째 샘플링 커패시터 (CS2)에 MOD1의 출력 전압(VMOD1)을 샘플링 한 다음, MOD2의 샘플링 된 전압(VS2)을 두 번째 피드백 커패시터(CF2)에 적분한다.The secondary Δ∑ modulator (MOD2) samples the output voltage (V MOD1 ) of MOD1 to the second sampling capacitor (C S2 ), and then transfers the sampled voltage (V S2 ) of MOD2 to the second feedback capacitor (C F2 ) integrate into

이후 CMP는, MOD2의 출력 전압(VMOD2)을 그라운드와 비교하여 비교 결과(Q0 및 QB0)를 출력한다.Thereafter, the CMP compares the output voltage V MOD2 of MOD2 with the ground and outputs comparison results Q 0 and Q B0 .

Q0 및 QB0 및 DFF 출력 (Q1 및 QB1)은, 다음 샘플링 단계에서 MOD1 및 MOD2의 피드백 커패시터 디지털-아날로그 변환부1 및 피드백 커패시터 디지털-아날로그 변환부2를 사용하여 VS1 및 VS2에 가산 또는 감산되는 기준 전압 (-VREF 또는 + VREF)을 선택하는데 사용한다.Q 0 and Q B0 and DFF outputs (Q 1 and Q B1 ) are output to V S1 and V S2 using feedback capacitor digital-to-analog converter 1 and feedback capacitor digital-to-analog converter 2 of MOD1 and MOD2 in the next sampling step. Used to select the reference voltage (-V REF or + V REF ) to be added to or subtracted from.

이러한 샘플링 및 적분 동작이 M 사이클 반복된 후, △∑ 변조기는 초기화 신호 (SRST)에 의해 초기화된다.After this sampling and integration operation is repeated M cycles, the Δ∑ modulator is initialized by the initialization signal SRST.

또한, 본 발명은, 2차 △∑ 변조기에 적용할 경우, 1차 △∑ 변조기 및 2차 △∑ 변조기에서 사용하는 커패시터 디지털-아날로그 변환부와 구동 제어부를 공유하여 사용할 수 있어 회로 사용 면적을 약 40% 줄일 수 있으며 소비 전력 또한 줄어드는 효과가 있다.In addition, when the present invention is applied to a secondary Δ∑ modulator, the capacitor digital-analog converter and the driving control unit used in the primary Δ∑ modulator and the secondary Δ∑ modulator can be shared and used, thereby reducing the circuit usage area by approximately It can reduce 40% and also has the effect of reducing power consumption.

VMOD1과 VMOD2는, N-비트 커패시터 디지털-아날로그 변환부의 출력에 함께 연결된다.V MOD1 and V MOD2 are connected together to the output of the N-bit capacitor digital-to-analog converter.

N-비트 커패시터 디지털-아날로그 변환부는, 커패시터 디지털-아날로그 변환부 초기화 신호(SCRST)를 사용하여 Φ1 및 Φ2의 클럭 주기마다 초기화된다.The N-bit capacitor digital-to-analog converter is initialized at every clock cycle of ? 1 and ? 2 using the capacitor digital-to-analog converter initialization signal SCRST.

MOD1과 MOD2의 적분 기간에서 CMP1과 CMP2는, 각각 CMP1과 CMP2에 해당하는 12개의 활성화 신호 펄스(ΦCMP1과 ΦCMP2)를 사용하여 번갈아 VS1과 VS2를 GND와 비교한다.In the integration period of MOD1 and MOD2, CMP1 and CMP2 alternately compare V S1 and V S2 with GND using 12 activation signal pulses (Φ CMP1 and Φ CMP2 ) corresponding to CMP1 and CMP2, respectively.

기존에 1차 △∑ 변조기 및 2차 △∑ 변조기에서 커패시터 디지털-아날로그 변환부와 구동 제어부를 각각 따로 사용하여 서로 다른 적분 동작 기간에 적분을 수행하였다면, 커패시터 디지털-아날로그 변환부와 구동 제어부를 하나씩만 사용하여 활용하지 않는 적분 동작 기간을 번갈아 사용하여 커패시터 디지털-아날로그 변환부(600)와 구동 제어부(630)를 1차 △∑ 변조기 및 2차 △∑ 변조기에서 공유할 수 있게 된다.Previously, in the first Δ∑ modulator and the secondary Δ∑ modulator, if the capacitor digital-to-analog converter and the driving control unit were used separately and integration was performed during different integration operation periods, the capacitor digital-to-analog converter and the driving control unit were installed one by one. The capacitor digital-to-analog converter 600 and the driving control unit 630 can be shared by the primary Δ∑ modulator and the secondary Δ∑ modulator by alternately using the unused integral operation period.

구동 제어부는, 비교기 출력 (DCMP1 및 DCMP2)에 따라 N-비트 커패시터 디지털-아날로그 변환부의 스위치 어레이를 제어하여 VS1과 VS2를 GND로 점차 수렴시킨다.The driving control unit controls the switch array of the N-bit capacitor digital-analog conversion unit according to the comparator outputs D CMP1 and D CMP2 to gradually converge V S1 and V S2 to GND.

공유된 N-비트 커패시터 디지털-아날로그 변환부은, Φ1과 Φ2의 적분 기간 동안 CS1과 CS2에서 샘플링된 모든 전하를 CF1과 CF2로 전송하여 VMOD1과 VMOD2를 각각 생성한다.The shared N-bit capacitor digital-to-analog converter transfers all charges sampled from CS1 and CS2 to CF1 and CF2 during the integration period of Φ1 and Φ2 to generate V MOD1 and V MOD2 , respectively .

적분 동작이 완료되면 CMP는 CMP의 활성화 신호(ΦCMP)를 사용하여 VMOD2와 GND를 비교하여 Q0과 QB0을 생성한다.When the integration operation is completed, CMP uses the activation signal of CMP (Φ CMP ) to compare V MOD2 and GND to generate Q 0 and Q B0 .

따라서, 본 발명은, 전력 소모를 최소화함으로써, 파이프라인 ADC(pipeline ADC), 싸이클릭 ADC(cyclic ADC) 및 △∑ ADC에서 입력 신호를 저장하고 전달, 증폭 혹은 누적하는데 활용되며 그 외에 샘플 앤 홀드(sample & hold) 회로 및 아날로그 필터와 같이 다양한 곳에 사용될 수 있다.Accordingly, the present invention is utilized to store, transmit, amplify, or accumulate input signals in pipeline ADCs, cyclic ADCs, and Δ∑ ADCs by minimizing power consumption, and in addition to sample and hold It can be used in various places such as (sample & hold) circuit and analog filter.

도 14는 본 발명과 기존 기술과의 소비 전력을 비교한 그래프이다.14 is a graph comparing power consumption between the present invention and the existing technology.

도 14에 도시된 바와 같이, 연산 증폭기를 사용하는 기존 기술의 경우, 소비 전력이 약 34.6uW이지만, 비교기의 출력 신호에 따라 출력 전압을 조절하는 커패시터 디지털-아날로그 변환부를 이용하는 본 발명의 경우, 소비 전력이 약 0.24uW로서, 크게 감소되는 것을 알 수 있다.14, in the case of the conventional technology using an operational amplifier, power consumption is about 34.6 uW, but in the present invention using a capacitor digital-to-analog converter that adjusts the output voltage according to the output signal of the comparator, consumption It can be seen that the power is about 0.24uW, which is greatly reduced.

따라서, 본 발명은, 비교기의 출력 신호에 따라 출력 전압을 조절하는 커패시터 디지털-아날로그 변환부를 이용하여 적은 전력을 소비하면서도 안정적으로 동작할 수 있다.Accordingly, the present invention can operate stably while consuming little power by using the capacitor digital-to-analog converter that adjusts the output voltage according to the output signal of the comparator.

이상, 본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. Above, it is apparent to those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit and essential characteristics of the present invention.

따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.Accordingly, the above detailed description should not be construed as restrictive in all respects but as exemplary. The scope of the present invention should be determined by a reasonable interpretation of the appended claims, and all modifications within the equivalent scope of the present invention are included in the scope of the present invention.

100: 샘플링 커패시터
200: 피드백 커패시터
300: 로드 커패시터
400: 스위칭부
500: 비교기
600: 커패시터 디지털-아날로그 변환부
630: 구동 제어부
700: 비교부
800: D 플립 플롭100: sampling capacitor
200: feedback capacitor
300: load capacitor
400: switching unit
500: comparator
600: capacitor digital-analog conversion unit
630: drive control unit
700: comparison unit
800: D flip flop

Claims (15)

입력 전압을 저장하는 샘플링 커패시터;
상기 샘플링 커패시터에 저장된 전하를 전달받는 피드백 커패시터;
상기 샘플링 커패시터와 피드백 커패시터 사이의 전하 흐름을 제어하는 스위칭부;
상기 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압과 기준 전압의 크기를 비교하는 비교기;
상기 피드백 커패시터에 연결되는 커패시터 디지털-아날로그 변환부; 그리고,
상기 비교기의 출력 신호에 따라 상기 커패시터 디지털-아날로그 변환부의 출력 전압을 제어하는 구동 제어부를 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.a sampling capacitor to store the input voltage;
a feedback capacitor receiving the charge stored in the sampling capacitor;
a switching unit controlling the flow of charges between the sampling capacitor and the feedback capacitor;
a comparator for comparing magnitudes of a voltage applied between the sampling capacitor and the feedback capacitor and a reference voltage;
a capacitor digital-analog converter connected to the feedback capacitor; and,
and a driving controller for controlling an output voltage of the capacitor digital-to-analog converter according to the output signal of the comparator. 제1 항에 있어서, 상기 커패시터 디지털-아날로그 변환부는,
상기 피드백 커패시터에 연결되는 커패시터부;
상기 구동 제어부의 제어 신호에 따라, 상기 커패시터부에 연결되어 상기 커패시터부로 인가되는 기준 전압을 선택하는 선택 스위치를 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.According to claim 1, wherein the capacitor digital-to-analog converter,
a capacitor part connected to the feedback capacitor;
and a selection switch connected to the capacitor unit to select a reference voltage applied to the capacitor unit according to a control signal of the driving control unit. 제2 항에 있어서, 상기 커패시터부는,
일측단이 서로 병렬로 연결되는 다수의 단위 커패시터들을 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.The method of claim 2, wherein the capacitor unit comprises:
A switched capacitor circuit comprising a plurality of unit capacitors having one end connected in parallel to each other. 제3 항에 있어서, 상기 커패시터부는,
상기 기준 전압이 인가되지 않고 그라운드 전압만이 인가되는 적어도 하나의 제1 단위 커패시터와,
상기 기준 전압과 그라운드 전압 중 어느 하나의 전압이 인가되는 적어도 하나의 제2 단위 커패시터를 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.The method of claim 3, wherein the capacitor unit comprises:
at least one first unit capacitor to which only the ground voltage is applied without the reference voltage;
and at least one second unit capacitor to which any one of the reference voltage and the ground voltage is applied. 제2 항에 있어서, 상기 선택 스위치는,
상기 커패시터부에 연결되는 고정 접점;
제1 기준 전압을 인가하기 위한 제1 선택 접점;
그라운드 전압을 인가하기 위한 제2 선택 접점; 그리고,
제2 기준 전압을 인가하기 위한 제3 선택 접점을 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.According to claim 2, wherein the selection switch,
a fixed contact connected to the capacitor unit;
a first selection contact for applying a first reference voltage;
a second selection contact for applying a ground voltage; and,
A switched capacitor circuit comprising a third select contact for applying a second reference voltage. 제2 항에 있어서, 상기 선택 스위치는,
상기 구동 제어부의 제어 신호에 따라 그라운드 전압, 상기 그라운드 전압보다 더 큰 전압을 갖는 제1 기준 전압, 그리고 상기 그라운드 전압보다 더 작은 전압을 갖는 제2 기준 전압 중 어느 하나의 전압을 선택하고, 상기 선택된 전압을 상기 커패시터부로 전달하는 것을 특징으로 하는 스위치드 커패시터 회로.According to claim 2, wherein the selection switch,
Selecting any one of a ground voltage, a first reference voltage having a voltage greater than the ground voltage, and a second reference voltage having a voltage smaller than the ground voltage according to a control signal of the driving controller, A switched capacitor circuit, characterized in that it transfers a voltage to the capacitor unit. 제2 항에 있어서, 상기 커패시터 디지털-아날로그 변환부는,
상기 비교기의 출력 신호에 따라 상기 출력 전압을 조절하여 상기 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압을 가변시키는 것을 특징으로 하는 스위치드 커패시터 회로.The method of claim 2, wherein the capacitor digital-to-analog converter comprises:
The switched capacitor circuit of claim 1, wherein the voltage applied between the sampling capacitor and the feedback capacitor is varied by adjusting the output voltage according to the output signal of the comparator. 제7 항에 있어서, 상기 커패시터 디지털-아날로그 변환부는,
상기 비교기의 출력 신호에 따라 상기 출력 전압을 조절하여 상기 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압이 상기 비교기에 연결된 기준 전압으로 수렴하는 것을 특징으로 하는 스위치드 커패시터 회로.The method of claim 7, wherein the capacitor digital-to-analog converter,
A switched capacitor circuit, characterized in that by adjusting the output voltage according to the output signal of the comparator, the voltage applied between the sampling capacitor and the feedback capacitor converges to a reference voltage connected to the comparator. 제7 항에 있어서, 상기 커패시터 디지털-아날로그 변환부는,
상기 비교기의 출력 신호에 따라 상기 출력 전압을 조절하여 상기 샘플링 커패시터와 피드백 커패시터의 커패시턴스 비에 따라 입력 전압이 증폭되는 것을 특징으로 하는 스위치드 커패시터 회로.The method of claim 7, wherein the capacitor digital-to-analog converter,
A switched capacitor circuit, characterized in that by adjusting the output voltage according to the output signal of the comparator, the input voltage is amplified according to a capacitance ratio of the sampling capacitor and the feedback capacitor. 제1 항에 있어서, 상기 비교기는,
클럭 신호에 동기화되어 동작하는 다이나믹 래치 비교기를 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.According to claim 1, wherein the comparator,
A switched capacitor circuit comprising a dynamic latch comparator operating in synchronization with a clock signal. 제1 항에 있어서, 상기 비교기는,
상기 샘플링 커패시터와 피드백 커패시터 사이의 노드에 연결되는 제1 입력단;
그라운드 연결되는 제2 입력단; 그리고,
상기 구동 제어부에 연결되는 출력단을 포함하는 것을 특징으로 하는 스위치드 커패시터 회로.According to claim 1, wherein the comparator,
a first input connected to a node between the sampling capacitor and the feedback capacitor;
a second input terminal connected to the ground; and,
and an output terminal connected to the driving control unit. 제11 항에 있어서, 상기 비교기는,
상기 제1 입력단으로부터 입력되는 전압이 상기 제2 입력단으로부터 입력되는 그라운드 전압보다 더 크면 상기 출력단을 통해 제1 출력 신호를 출력하고,
상기 제1 입력단으로부터 입력되는 전압이 상기 제2 입력단으로부터 입력되는 그라운드 전압보다 더 작으면 상기 출력단을 통해 제2 출력 신호를 출력하는 것을 특징으로 하는 스위치드 커패시터 회로.12. The method of claim 11, wherein the comparator,
outputting a first output signal through the output terminal when the voltage input from the first input terminal is greater than the ground voltage input from the second input terminal;
and outputting a second output signal through the output terminal when the voltage input from the first input terminal is smaller than the ground voltage input from the second input terminal. 제3 항에 있어서, 상기 구동 제어부는,
상기 커패시터부의 단위 커패시터에 각각 선택 스위치가 연결될 때, 상기 비교기의 출력 신호에 따라 상기 선택 스위치를 순차적으로 제어하는 것을 특징으로 하는 스위치드 커패시터 회로.According to claim 3, wherein the driving control unit,
A switched capacitor circuit, characterized in that when the selection switches are connected to the unit capacitors of the capacitor unit, the selection switches are sequentially controlled according to the output signal of the comparator. 입력 전압을 △∑ 변조하기 위한 1차 △∑ 변조기;
상기 1차 △∑ 변조기의 출력에 연결되는 2차 △∑ 변조기;
상기 2차 △∑ 변조기의 출력 전압을 기준 전압과 비교하기 위한 비교부; 그리고,
상기 비교부의 출력을 샘플링하기 위한 D 플립 플롭을 포함하고,
상기 1차 및 2차 △∑ 변조기는,
입력 전압을 저장하는 샘플링 커패시터와,
상기 샘플링 커패시터에 저장된 전하를 전달받는 피드백 커패시터와,
상기 샘플링 커패시터와 피드백 커패시터 사이의 전하 흐름을 제어하는 스위칭부와,
상기 샘플링 커패시터와 피드백 커패시터 사이에 인가되는 전압과 기준 전압의 크기를 비교하는 비교기와,
상기 피드백 커패시터에 연결되는 커패시터 디지털-아날로그 변환부와,
상기 비교기의 출력 신호에 따라 커패시터 디지털-아날로그 변환부의 출력 전압을 조절하는 구동 제어부로 구성되는 스위치드 커패시터 회로를 포함하는 것을 특징으로 하는 스위치드 커패시터 회로를 이용한 변조기.a primary Δ∑ modulator for Δ∑ modulating the input voltage;
a secondary Δ∑ modulator coupled to an output of the primary Δ∑ modulator;
a comparator for comparing the output voltage of the secondary Δ∑ modulator with a reference voltage; and,
a D flip-flop for sampling the output of the comparator;
The primary and secondary Δ∑ modulators are
a sampling capacitor for storing the input voltage;
a feedback capacitor receiving the charge stored in the sampling capacitor;
a switching unit for controlling the flow of charges between the sampling capacitor and the feedback capacitor;
a comparator for comparing magnitudes of a voltage applied between the sampling capacitor and the feedback capacitor and a reference voltage;
a capacitor digital-analog converter connected to the feedback capacitor;
and a switched capacitor circuit comprising a driving control unit that adjusts the output voltage of the capacitor digital-to-analog converter according to the output signal of the comparator. 제14 항에 있어서, 상기 커패시터 디지털-아날로그 변환부와 구동 제어부는,
상기 1차 및 2차 △∑ 변조기에 서로 공유되도록 연결되는 것을 특징으로 하는 스위치드 커패시터 회로를 이용한 변조기.15. The method of claim 14, wherein the capacitor digital-to-analog converter and the driving control unit,
A modulator using a switched capacitor circuit, characterized in that it is connected to the primary and secondary Δ∑ modulator to be shared with each other.
KR1020170184413A 2017-12-29 2017-12-29 Swithched capacitor circuit and modulator using the same KR102415663B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184413A KR102415663B1 (en) 2017-12-29 2017-12-29 Swithched capacitor circuit and modulator using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184413A KR102415663B1 (en) 2017-12-29 2017-12-29 Swithched capacitor circuit and modulator using the same

Publications (2)

Publication Number Publication Date
KR20190088095A KR20190088095A (en) 2019-07-26
KR102415663B1 true KR102415663B1 (en) 2022-07-01

Family

ID=67469638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184413A KR102415663B1 (en) 2017-12-29 2017-12-29 Swithched capacitor circuit and modulator using the same

Country Status (1)

Country Link
KR (1) KR102415663B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113630121B (en) * 2021-08-19 2023-07-04 电子科技大学 Sample-hold and knee point detection circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824793B1 (en) 2006-07-19 2008-04-24 삼성전자주식회사 Pipeline analog digital converter with self reference voltage driver
KR101299215B1 (en) 2012-03-12 2013-08-22 전자부품연구원 Method for correcting mismatch of capacitors and analog to digital converter using thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100824793B1 (en) 2006-07-19 2008-04-24 삼성전자주식회사 Pipeline analog digital converter with self reference voltage driver
KR101299215B1 (en) 2012-03-12 2013-08-22 전자부품연구원 Method for correcting mismatch of capacitors and analog to digital converter using thereof

Also Published As

Publication number Publication date
KR20190088095A (en) 2019-07-26

Similar Documents

Publication Publication Date Title
US7884749B2 (en) A/D converting apparatus
US9774345B1 (en) Successive approximation register analog-to-digital converter
US8860600B1 (en) Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof
CN105281773B (en) System and method for multi-channel sampling SAR ADC
CN106656185B (en) Monoclinic analog-to-digital converter with digital double sampling function, chip and terminal
US9793912B1 (en) Analog-to-digital conversion circuitry with real-time adjusted gain and resolution
US20110012767A1 (en) 2-Phase Gain Calibration And Scaling Scheme For Switched Capacitor Sigma-Delta Modulator
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
CN103986470A (en) Low-power consumption level multi-reference voltage monoclinic analog-digital conversion method and converter
US20070236380A1 (en) Analog-to-digital converters based on an interleaving architecture and associated methods
US9035814B2 (en) Feedforward delta-sigma modulator
SG185706A1 (en) An analogue to digital converter, an integrated circuit and a medical device
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
US8018361B2 (en) Area-efficient analog-to-digital converter
CN106253900B (en) Successive approximation analog-to-digital converter
KR20190071536A (en) Successive approximation register analog digital converter and operating method thereof
US9312877B2 (en) Systems and methods for capacitive digital to analog converters
KR102415663B1 (en) Swithched capacitor circuit and modulator using the same
US11342931B2 (en) Reference voltage controlling circuit and analog-to-digital converter
CN109995369B (en) Analog-to-digital converter and interface circuit suitable for analog-to-digital converter
KR101878593B1 (en) Analog to digital converter and operating method thereof
US20230308110A1 (en) Comparator-based switched-capacitor circuit
JP5695629B2 (en) Successive comparison type A / D converter and multi-bit delta-sigma modulator using the same
US11075646B2 (en) Σ-Δmodulator and method for reducing nonlinear error and gain error
CN111181567B (en) Delta-sigma modulator, delta-sigma modulation type a/D converter, and delta-sigma modulation type a/D converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant