KR102414370B1 - 감마 전압 발생장치와 이를 이용한 표시장치 - Google Patents

Abstract

본 발명은 감마 전압 발생장치와 이를 이용한 표시장치에 관한 것으로, 이 감마 전압 발생장치는 제1 입력 전압으로부터 분배된 전압들 중에서 선택된 기준 전압을 발생하는 휘도 제어부, 제1 구동 모드에서 상기 기준 전압으로부터 분배된 전압들을 바탕으로 픽셀 데이터의 계조 전압에 대응하는 감마 보상 전압들을 발생하고, 제2 구동 모드에서 제2 입력 전압으로부터 분배된 전압들을 바탕으로 상기 감마 보상 전압들을 발생하는 감마 전압 발생부, 및 상기 제2 구동 모드에서 상기 휘도 제어부로 입력되는 상기 제1 입력 전압과, 상기 감마 전압 발생부로 입력되는 상기 기준 전압을 차단하는 스위치 회로를 구비한다.

Description

감마 전압 발생장치와 이를 이용한 표시장치{GAMMA VOLTAGE GENERATER AND DISPLAY DEVICE USING THE SAME}

본 발명은 감마 전압 발생장치와 이를 이용한 표시장치에 관한 것이다.

평판 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계 발광 표시장치(Electroluminescence Display), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 등이 있다. 전계 발광 표시장치는 발광층의 재료에 따라 무기 발광 표시장치와 유기 발광 표시장치로 나뉘어진다. 유기 발광 표시장치의 픽셀들은 자발광 소자인 유기 발광 다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 이용하여 영상을 표시한다.

이러한 평판 표시장치의 구동 회로는 입력 영상 신호의 디지털 데이터를 픽셀을 구동하는 데이터 전압으로 변환하여 데이터 라인들을 구동하는 데이터 구동부와, 데이터 전압에 동기되는 스캔 신호를 스캔 라인들로 출력하는 스캔 구동부를 포함한다. 데이터 구동부는 디지털-아날로그 변환기(Digital to Analog converter, 이하 "DAC"라 함)를 이용하여 디지털 데이터를 데이터 전압으로 변환한다. DAC는 디지털 데이터를 감마 전압 발생장치로부터의 감마 전압으로 변환하여 데이터 전압을 출력한다.

평판 표시장치는 사용자의 선택에 따라 또는 주변 환경의 조도에 따라 저휘도 모드(Low Luminance Mode)로 동작할 수 있다. 저휘도 모드에서 소비 전력을 줄이기 위한 다양한 방법이 시도되고 있지만, 소비 전력을 줄이는데 한계가 있었다.

본 발명은 저휘도 모드에서 소비 전력을 최소화할 수 있는 감마 전압 발생장치와 이를 이용한 표시장치를 제공한다.

본 발명의 감마 전압 발생장치는 제1 입력 전압으로부터 분배된 전압들 중에서 선택된 기준 전압을 발생하는 휘도 제어부, 제1 구동 모드에서 상기 기준 전압으로부터 분배된 전압들을 바탕으로 픽셀 데이터의 계조 전압에 대응하는 감마 보상 전압들을 발생하고, 제2 구동 모드에서 제2 입력 전압으로부터 분배된 전압들을 바탕으로 상기 감마 보상 전압들을 발생하는 감마 전압 발생부, 및 상기 제2 구동 모드에서 상기 휘도 제어부로 입력되는 상기 제1 입력 전압과, 상기 감마 전압 발생부로 입력되는 상기 기준 전압을 차단하는 스위치 회로를 구비한다.

본 발명의 감마 전압 발생장치는 입력 영상의 픽셀 데이터를 상기 감마 보상 전압들로 변환하여 데이터 전압을 발생하여 상기 데이터 라인들로 출력하는 데이터 구동부를 구비한다.

본 발명은 저휘도 모드에서 휘도 제어부의 전체 회로와 감마 전압 발생부의 일부 회로가 구동되지 않는 상태에서 감마 전압 발생부에서 최소 회로만 구동하여 감마 보상 전압들을 발생한다. 그 결과, 본 발명은 저휘도 모드에서 감마 전압 발생장치의 소비 전력을 최소화할 수 있다.

도 1은 노말 모드와 저휘도 모드에서 선택되는 기준 전압을 보여 주는 도면이다.
도 2는 노말 모드와 저휘도 모드에서 감마 전압과 계조 표현 범위를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 감마 전압 발생장치를 간략하게 보여 주는 블록도이다.
도 4는 도 3에 도시된 휘도 제어부를 상세히 보여 주는 회로도이다.
도 5a 및 도 5b는 도 4에 도시된 감마 전압 발생부를 상세히 보여 주는 회로도들이다.
도 6a 내지 도 6c는 본 발명의 제1 실시예에 따른 감마 전압 발생장치의 동작을 보여 주는 회로도들이다.
도 7a 내지 도 7c는 본 발명의 제2 실시예에 따른 감마 전압 발생장치의 동작을 보여 주는 회로도들이다.
도 8은 본 발명의 실시에에 따른 표시장치의 일 예를 보여 주는 블록도이다.
도 9는 AoD 화면의 일 예를 보여 주는 도면이다.
도 10은 픽셀 회로의 일 예를 보여 주는 회로도이다.
도 11은 도 10에 도시된 픽셀 회로의 구동 신호를 보여 주는 파형도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

실시에 설명에서, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되지만, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

본 발명의 표시장치는 사용자(Use)가 원하는 밝기로 구동될 수 있다. 본 발명은 사용자가 어두운 화면을 선택하였을 때 감마 전압 발생 회로에서 최소의 회로만 구동하여 소비 전력을 최소화한다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다. 이하의 실시예들에서, 본 발명의 표시장치는 유기 발광 표시장치를 중심으로 설명되지만 이에 한정되지 않는다. 본 발명의 표시장치는 감마 전압 발생 장치가 필요한 어떠한 표시장치에도 적용 가능하다.

본 발명의 표시장치는 높은 휘도로 데이터를 표시하는 노말 모드(Normal Mode), 저 휘도로 데이터를 표시하는 저휘도 모드(Low Luminance Mode)가 설정되어 있다. 사용자는 유저 인터페이스(user interface)를 통해 저휘도 모드를 선택할 수 있다. 저휘도 모드(Low Luminance Mode)는 AoD(Always on Display) Mode, Idle Mode, Low Power Mode, Sleep In Mode 등 화면의 최대 휘도가 노말 모드 보다 낮은 저휘도 모드를 포함한다.

저휘도 모드는 화면 전체에서 픽셀들의 최대 휘도를 낮은 값으로 제어하거나 파셜 모드(Partial Mode)에서 정의된 일부 픽셀들을 미리 설정된 휘도로 제어할 수 있다. 파셜 모드는 표시패널(100)의 픽셀 어레이에서 일부분의 픽셀들만 구동되고 나머지 픽셀들이 오프 상태를 유지하는 구동 모드이다. 올웨이즈 온 모드(Always on mode), 가상 현실 모드(VR) 등에서 화면은 파셜 모드로 구동될 수 있다.

노말 모드에서, 도 1에 도시된 바와 같이 제1 기준 전압(BC_VREF1)이 선택된다. 제1 기준 전압(BC_VREF1)은 높은 휘도를 표현하기 위한 전압으로 설정될 수 있다. 제1 기준 전압(BC_VREF1)은 노말 모드에서 도 2에 도시된 바와 같이 감마 전압(GMA1~GMA9)을 높인다. 노말 모드에서 최하위 감마 전압(GM9)과 최상위 감마 전압(GMA1) 간 전압 차이가 커지기 때문에 계조 표현 범위(GR1)가 넓다.

저휘도 모드에서, 도 1에 도시된 바와 같이 제2 기준 전압(BC_VREF2)이 선택된다. 제2 기준 전압(BC_VREF2)은 상대적으로 낮은 전압으로 설정될 수 있다. 제2 기준 전압(BC_VREF2)은 저휘도 모드에서 도 2에 도시된 바와 같이 감마 전압(GMA1~GMA9)을 낮춘다. 저휘도 모드에서 최하위 감마 전압(GM9)과 최상위 감마 전압(GMA1) 간 전압 차이가 작아지기 때문에 계조 표현 범위(GR2)가 좁아진다.

도 3은 본 발명의 실시예에 따른 감마 전압 발생장치를 간략하게 보여 주는 블록도이다.

도 3을 참조하면, 본 발명의 감마 전압 발생장치는 기준 전압(VREF)을 발생하는 휘도 제어부(10)와, 감마 전압(GMA1~GMA9)을 출력하는 감마 전압 발생부(20)를 구비한다.

휘도 제어부(10)는 노말 모드에서 노말 모드에서 제1 고전위 입력 전압(VH1)과 제1 저전위 입력 전압(VL1)을 공급 받아 제1 고전위 입력 전압(VH1)을 분압하여 기준 전압(VREF)을 발생한다. 노말 모드에서 휘도 제어부(10)로부터 출력된 기준 전압(VREF)은 감마 전압 발생부(20)에 공급된다. 저휘도 모드에서 휘도 제어부(10)의 입력 전압(VH1)이 차단된다. 따라서, 저휘도 모드에서 휘도 제어부(10)는 동작하지 않고 소비 전력을 발생하지 않는다.

감마 전압 발생부(20)는 분압 회로와 전압 선택 회로를 이용하여 노말 모드에서 휘도 제어부(10)로부터의 기준 전압(VREF)을 분배하여 감마 기준 전압들(GMA1~GMA9)을 발생하고, 감마 기준 전압들(GMA1~GMA9)을 분배하여 픽셀 데이터의 표현 가능한 전체 계조의 감마 보상 전압을 출력한다. 감마 전압 발생부(20)는 저휘도 모드에서 휘도 제어부(10)가 동작하지 않기 때문에 기준 전압(VREF)이 발생되지 않는다. 감마 전압 발생부(20)는 저휘도 모드에서 별도의 입력 전압(VH2, VL2)을 공급 받는다. 저휘도 모드에서 감마 전압 발생부(20)는 제2 고전위 입력 전압(VH2)을 분압하여 감마 전압(GMA1~GMA9)을 발생한다. 제2 고전위 입력 전압(VH2)은 제1 고전위 입력 전압(VH1) 보다 낮은 전압으로 설정될 수 있다. 제2 저전위 입력 전압(VL2)은 제1 저전위 입력 전압(VL1)과 같은 전압으로 설정될 수 있다. 저전위 입력 전압(VL1, VL2)은 기저전압(GND)으로 설정될 수 있다.

감마 전압 발생부(20)는 도 5a 및 도 5b에 도시된 바와 같이 기준 전압(VREF)을 분압 회로를 통해 분배하고 분배된 전압들로부터 최상위 감마 기준 전압과 최하위 감마 기준 전압을 포함한 일부 감마 기준 전압들(GMA1, GMA8, GMA9)을 선택하는 제1 회로부(51), 일부 감가 기준 전압들(GMA1, GMA8, GMA9)을 분배하고 분배된 전압들로부터 나머지 감마 기준 전압들(GMA2~GMA7)을 선택하는 제2 회로부(52), 및 제1 및 제2 회로부(51, 52)로부터 출력된 감마 기준 전압들(GMA1~GMA9)을 분배하여 감마 보상 전압들을 출력하는 제3 회로부(53)를 포함한다.

감마 전압 발생부(20)로부터 출력된 감마 전압(GMA1~GMA9)은 데이터 구동부(30)에 입력된다. 데이터 구동부(30)의 DAC는 입력 영상의 픽셀 데이터(디지털 데이터)를 감마 전압 발생장치로부터의 감마 보상 전압들로 변환하여 데이터 전압(Vdata)을 출력한다. 데이터 전압(Vdata)은 픽셀 어레이의 데이터 라인들로 출력된다. 본 발명은 저휘도 모드에서 데이터 구동부(30)에 전체 계조의 감마 보상 전압을 공급하면서 도 6c 및 도 7c에서 도시된 바와 같이 휘도 제어부(10) 전체와 감마 전압 발생부(20)의 일부 회로를 동작하지 않도록 제어함으로써 감마 전압 발생장치의 소비 전력을 최소화한다.

도 4는 도 3에 도시된 휘도 제어부(10)를 상세히 보여 주는 회로도이다.

도 4를 참조하면, 휘도 제어부(10)는 저휘도 모드에서 입력 전압(VH1, VH2)을 차단하는 전원 스위치 회로(SW01, SW02), 제1 고전위 입력 전압(VH1)을 분압하는 제1 분압 회로(RS1), 제1 전압 선택부(MUX01~MUX04), 다수의 버퍼(BUF01~BUF04), 및 제2 분압 회로(RS2)를 구비한다.

휘도 제어부(10)는 노말 모드에서 제1 저전위 전원 전압(VH1)의 분배 전압 중 어느 하나를 기준 전압(VREF)으로서 선택하여 감마 전압 발생부(20)에 공급한다. 반면에, 휘도 제어부(10)는 저휘도 모드에서 스위치 회로(SW01, SW02)에 의해 입력 전압(VH1, VL1)이 차단되어 동작하지 않는다. 따라서 휘도 제어부(10)는 저휘도 모드에서 소비 전류를 발생하지 않는다.

전원 스위치 회로(SW01, SW02)는 제1 고전위 입력 전압(VH1)이 공급되는 스위치 소자(SW01)와, 제1 저전위 입력 전압(VL1)이 공급되는 스위치 소자(SW02)를 포함한다. 스위치 소자(SW01)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 턴-온(turn-on)되어 제1 고전위 입력 전압(VH1)을 제1 분압 회로(RS1)에 공급하는 반면, 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 턴-오프(turn-off)되어 제1 분압 회로(RS1)의 일단에 공급되는 제1 고전위 입력 전압(VH1)을 차단한다. 스위치 소자(SW02)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 턴-온되어 제1 저전위 입력 전압(VL1)을 제1 분압 회로(RS1)의 타단에 공급하는 반면, 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 턴-오프되어 제1 분압 회로(RS1)에 공급되는 제1 저전위 입력 전압(VL1)을 차단한다. 휘도 제어부(10)는 제1 고전위 입력 전압(VH1)과 제1 저전위 입력 전압(VL1)이 공급되는 노말 모드에서 동작하여 제1 고전위 입력 전압(VH1)을 분압하여 기준 전압(VREF)을 발생한다.

입력 전압(VH1, VL1) 각각은 레지스터 설정값에 따라 그 전압 레벨이 조정될 수 있다.

제1 분압 회로(RS1)는 직렬로 연결된 저항들을 포함한 R 스트링(string) 회로를 이용하여 입력 전압(VH1, VL1)을 분배하여 저항들 사이의 노드를 통해 출력된다. 노말 모드에서만 입력 전압(VH1, VL1)이 제1 분압 회로(RS1)에 공급되기 때문에 제1 분압 회로(RS1)의 전류 소모는 노말 모드에서만 발생하고, 저휘도 모드에서 없다.

제1 전압 선택부(MUX01~MUX04)는 제1 분압 회로(RS1)에 의해 분배된 전압들을 선택한다. 제1 전압 선택부(MUX01~MUX04)는 레지스터 설정값(REF1)에 따라 제1 분압 회로(RS1)에 의해 분배된 전압들로부터 제1 기준 전압(BC_REF1)을 선택하는 제1-1 멀티플렉서(Multiplexer, MUX01), 제2 레지스터 설정값(REF2)에 따라 제1 분압 회로(RS1)에 의해 분배된 전압들로부터 제2 기준 전압(BC_REF2)을 선택하는 제1-2 멀티플렉서(MUX02), 제3 레지스터 설정값(REF3)에 따라 제1 분압 회로(RS1)에 의해 분배된 전압들로부터 제3 기준 전압(BC_REF3)을 선택하는 제1-3 멀티플렉서(MUX03), 제4 레지스터 설정값(REF4)에 따라 제1 분압 회로(RS1)에 의해 분배된 전압들로부터 제4 기준 전압(BC_REF4)을 선택하는 제1-4 멀티플렉서(MUX04), 및 멀티플렉서들(MUX01~MUX04) 각각의 출력단에 연결된 버퍼들(BUF01~BUF04)를 포함한다. 멀티플렉서들(MUX01~MUX04)로부터 출력된 기준 전압들(BC_REF1~BC_REF4) 각각은 버퍼(BUF01~BUF04)를 통해 제2 분압 회로(RS2)에 공급된다. 전압 선택부(MUX01~MUX04)는 노말 모드에서만 전류 소모가 있고, 저휘도 모드에서 없다.

제2 분압 회로(RS2)는 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 입력 전압(VH1, BC_REF1~BC_REF4, VL1)을 분배하여 저항들 사이의 노드를 통해 출력된다. 노말 모드에서만 입력 전압(VH1, BC_REF1~BC_REF4, VL1)이 제2 분압 회로(RS2)에 공급되기 때문에 제2 분압 회로(RS2)의 전류 소모는 노말 모드에서만 발생하고, 저휘도 모드에서 없다.

제2 분압 회로(RS2)로부터 출력된 서로 다른 전압들은 제1-5 멀티플렉서(MUX05)에 공급된다. 제1-5 멀티플렉서(MUX05)는 기준 전압(VREF)을 결정하기 위한 레지스터 설정값(BC)에 따라 제2 분압 회로(RS2)에 의해 분배된 전압들 중 하나를 선택한다. 제1-5 멀티플렉서(MUX05)로부터 출력된 기준 전압(VREF)은 버퍼(BUF05)를 통해 감마 전압 발생부(20)에 공급된다. 멀티플렉서(MUX05)와 버퍼(BUF05)는 노말 모드에서만 전류 소모가 있고, 저휘도 모드에서 없다.

사용자는 유저 인터페이스(User interface)를 통해 저휘도 모드를 선택할 수 있다. 감마 전압 발생장치는 표시장치의 다양한 구동 모드 각각에 최적화된 감마 보상 전압을 발생하기 위하여, 구동 모드 각각에 대응하는 감마 밴드(Gamma band)가 설정되어 있다. 감마 밴드 각각의 전압은 레지스터 설정값들로 정의되어 있다. 레지스터 설정값은 입력 전압(VH1, VL1)을 조정하는 레지스터 설정된, 멀티플렉서들 각각을 제어하는 레지스터 설정값을 포함한다. 따라서, 사용자가 구동 모드를 선택하면 감마 밴드의 레지스터 설정값이 선택되어 그 구동 모드에 따라 기준 전압(VREF)이 조정될 수 있다.

도 5a 및 도 5b는 도 4에 도시된 감마 전압 발생부(20)를 상세히 보여 주는 회로도들이다. 감마 전압 발생부(20)는 입력 전압을 분압하여 제1 내지 제n(n은 4 이상의 양의 정수) 감마 기준 전압을 발생한다. 실시예에서, n을 9로 가정하여 설명하지만 이에 한정되지 않는다.

도 5a를 참조하면, 본 발명의 제1 실시예에 따른 감마 전압 발생부(20)는 기준 전압(VREF)을 입력 받아 일부 감마 기준 전압(GMA1, GMA8, GMA9)를 발생하는 제1 회로부(51)와, 제1 회로부(51)에 의해 선택된 감마 기준 전압(GMA1, GMA8, GMA9) 이외의 감마 기준 전압(GMA2~GMA7)을 선택하는 발생하는 제2 회로부(52)와, 저휘도 모드에서 제2 입력 전압(VH2, VL2)을 제2 및 제3 회로부(52, 53)에 공급하는 스위치 회로(SW11~SW13)와, 제1 및 제2 회로부(51, 52)로부터의 감마 기준 전압(GMA1~GMA9)을 분압하여 전체 계조의 감마 보상 전압을 발생하는 제3 회로부(53)를 구비한다.

본 발명의 제1 실시예에 따른 감마 전압 발생부(20)는 노말 모드에서 휘도 제어부(10)로부터의 기준 전압(VREF)을 분압하여 감마 기준 전압들(GMA1~GMA9)을 발생하고, 이 감마 기준 전압들(GMA1~GMA9)을 분압하여 전체 계조의 감마 보상 전압들을 발생한다. 이 감마 전압 발생부(20)는 저휘도 모드에서 제1 회로부(51)가 동작하지 않고 제2 및 제3 회로부(52, 53) 만으로 전체 계조의 감마 보상 전압들을 발생한다. 따라서, 저휘도 모드에서 감마 전압 발생부(20)의 소비 전류가 대폭 감소된다.

제1 회로부(51)의 출력단은 스위치 회로(SW11~SW12)을 통해 노말 모드에서만 제2 회로부(52)에 연결된다. 저휘도 모드에서, 제1 회로부(51)의 출력단은 스위치 회로(SW11~SW13)에 의해 제2 회로부(51)와 분리된다. 따라서, 제1 회로부(51)는 저휘도 모드에서 전류 소모가 없다.

제1 회로부(51)는 휘도 제어부(10)로부터 입력되는 기준 전압(VREF)을 분배하고, 분배된 전압들로부터 제1, 제8 및 제9 감마 기준 전압들(GMA1, GMA8, GMA9)을 결정한다. 레지스터 설정값들(RGMA1, RGMA8, RGMA9)에 따라 감마 기준 전압들(GMA1, GMA8, GMA9)의 전압 레벨이 조정될 수 있다. 제1 회로부(51)는 제3 분압 회로(RS3), 제2 전압 선택부(MUX11~MUX13), 및 다수의 버퍼들(BUF11~BUF13)을 포함한다.

제3 분압 회로(RS3)는 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 기준 전압(VREF)을 분배하여 저항들 사이의 노드를 통해 출력된다. 제2 전압 선택부(MUX11~MUX13)는 제3 분압 회로(RS3)에 의해 분배된 전압들을 선택하여 최상위 및 최하위 감마 기준 전압을 포함한 일부 감마 기준 전압들(GMA1, GMA8, GM9)을 출력한다. 제2 전압 선택부(MUX11~MUX13)는 레지스터 설정값(RGMA1)에 따라 제3 분압 회로(RS3)에 의해 분배된 전압들로부터 제1 감마 기준 전압(GMA1)을 선택하는 멀티플렉서(MUX11), 레지스터 설정값(RGMA8)에 따라 제3 분압 회로(RS3)에 의해 분배된 전압들로부터 제8 감마 기준 전압(GMA8)을 선택하는 멀티플렉서(MUX13), 및 레지스터 설정값(RGMA9)에 따라 제3 분압 회로(RS3)에 의해 분배된 전압들로부터 제9 감마 기준 전압(GMA9)을 선택하는 멀티플렉서(MUX12)을 포함한다. 제1 감마 기준 전압(GMA1)은 최상위 감마 기준 전압이다. 제9 감마 기준 전압(GMA9)은 최하위 감마 기준 전압이다. 제8 감마 기준 전압(GM8)은 제9 감마 기준 전압(GMA9) 보다 높은 전압이다.

멀티플렉서들(MUX11~MUX13)로부터 출력된 감마 기준 전압들(GMA1, GMA8, GMA9) 각각은 버퍼(BUF11~BUF13)를 통해 스위치 회로(SW11~SW13)에 공급된다.

스위치 회로(SW11~SW13)는 노말 모드에서 제1 회로부(51)로부터 출력된 감마 기준 전압들(GMA1, GMA8, GMA9)을 제2 및 제3 회로부(52)에 공급하는 반면, 저휘도 모드에서 별도의 입력 전압(VH2, VL2)를 제2 및 제3 회로부(52, 53)에 공급한다. 이 스위치 회로(SW11~SW13)는 저휘도 모드에서 제1 회로부(51)와 제2 회로부(52)를 전기적으로 분리하여 감마 전압 발생부(20)의 일부 회로부(52, 53)만 구동되게 한다.

스위치 회로(SW11~SW13)는 제1 감마 기준 전압(GMA1)과 제2 고전위 입력 전압(VH2)이 입력되는 스위치 소자(SW11), 제8 감마 기준 전압(GMA8)이 입력되는 스위치 소자(SW13), 및 제9 감마 기준 전압(GMA9)과 제2 저전위 입력 전압(VL2)이 입력되는 스위치 소자(SW12)를 포함한다.

스위치 소자(SW11)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 제1 감마 기준 전압(GMA1)을 선택하여 이 전압(GMA1)을 제2 및 제3 회로부(52, 53)에 공급한다. 반면에, 스위치 소자(SW11)는 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 제2 고전위 입력 전압(VH2)을 선택하여 이 전압(VH2)을 제2 및 제3 회로부(52, 53)에 공급한다.

스위치 소자(SW13)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 턴-온되어 제8 감마 기준 전압(GMA8)을 제2 및 제3 회로부(52, 53)에 공급하는 반면, 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 턴-오프되어 제2 및 제3 회로부(52, 53)에 공급되는 제8 감마 기준 전압(GMA8)을 차단한다.

스위치 소자(SW12)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 제9 감마 기준 전압(GMA9)을 선택하여 이 전압(GMA9)을 제3 회로부(53)에 공급한다. 반면에, 스위치 소자(SW12)는 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 제2 저전위 입력 전압(VL2)을 선택하여 이 전압(VL2)을 제3 회로부(53)에 공급한다.

제2 회로부(52)는 노말 모드에서 제1 회로부(51)로부터 입력되는 제1 및 제8 감마 기준 전압(GMA1, GMA8)을 입력 받아 제1 감마 기준 전압(GMA1)을 분배하여 제2 내지 제8 감마 기준 전압들(GMA2~GMA8)을 결정한다. 레지스터 설정값들(RGMA2~RGMA7)에 따라 감마 기준 전압들(GMA2~GMA7)의 전압 레벨이 조정될 수 있다.

제2 회로부(52)는 저휘도 모드에서 제2 고전위 입력 전압(VH2)과 제3 회로부(52)의 분압 회로에 의해 결정된 제8 감마 기준 전압(GMA8)을 입력 받는다. 제2 회로부(52)는 제2 고전위 입력 전압(VH2)을 분압하여 제2 내지 제8 감마 기준 전압들(GMA2~GMA8)을 결정한다.

제2 회로부(52)는 제4 분압 회로(RS2), 제3 전압 선택부(MUX21~MUX27), 및 다수의 버퍼들(BUF21~BUF27)을 포함한다.

제4 분압 회로(RS4)는 제4-1 내지 제4-7 분압 회로들(RS41~RS46)으로 나뉘어진다. 제4-1 내지 제4-6 분압 회로들(RS41~RS46) 각각은 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 입력 전압을 분배한다. 제3 전압 선택부(MUX21~MUX26)는 제4-1 분압 회로(R541)와 제2-1 버퍼(BUF21) 사이에 연결된 제3-1 멀티플렉서(MUX21), 제4-2 분압 회로(R542)와 제2-2 버퍼(BUF22) 사이에 연결된 제3-2 멀티플렉서(MUX22), 제4-3 분압 회로(R543)와 제2-3 버퍼(BUF23) 사이에 연결된 제3-3 멀티플렉서(MUX23), 제4-4 분압 회로(R544)와 제2-4 버퍼(BUF24) 사이에 연결된 제3-4 멀티플렉서(MUX24), 제4-5 분압 회로(R545)와 제2-1 버퍼(BUF25) 사이에 연결된 제3-5 멀티플렉서(MUX25), 및 제4-6 분압 회로(R546)와 제2-1 버퍼(BUF26) 사이에 연결된 제3-6 멀티플렉서(MUX26)를 포함한다.

제4-1 분압 회로(RS41)는 노말 모드에서 제1 감마 기준 전압(GMA1)과 제8 감마 기준 전압(GMA8)을 입력 받아 제1 감마 기준 전압(GMA1)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제4-2 분압 회로(RS42)는 저휘도 모드에서 제2 고전위 입력 전압(VH2)과 제8 감마 기준 전압(GMA8)을 입력 받아 제2 고전위 입력 전압(VH2)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제3-1 멀티플렉서(MUX21)는 레지스터 설정값(RGMA2)에 따라 제4-1 분압 회로(RS41)에 의해 분배된 전압들 중 어느 하나를 제2 감마 기준 전압(GMA2)으로서 선택한다. 제3-1 버퍼(BUF21)는 제3-1 멀티플렉서(MUX21)로부터 입력되는 제2 감마 기준 전압(GMA2)을 제3 회로부(53)에 공급한다.

제4-2 분압 회로(RS42)는 노말 모드와 저휘도 모드에서 제2 감마 기준 전압(GMA2)과 제8 감마 기준 전압(GMA8)을 입력 받아 제2 감마 기준 전압(GMA2)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제3-2 멀티플렉서(MUX22)는 레지스터 설정값(RGMA3)에 따라 제4-2 분압 회로(RS42)에 의해 분배된 전압들 중 어느 하나를 제3 감마 기준 전압(GMA3)으로서 선택한다. 제3-2 버퍼(BUF22)는 제3-2 멀티플렉서(MUX22)로부터 입력되는 제3 감마 기준 전압(GMA3)을 제3 회로부(53)에 공급한다.

제4-3 분압 회로(RS43)는 노말 모드와 저휘도 모드에서 제3 감마 기준 전압(GMA3)과 제8 감마 기준 전압(GMA8)을 입력 받아 제3 감마 기준 전압(GMA3)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제3-3 멀티플렉서(MUX23)는 레지스터 설정값(RGMA4)에 따라 제4-3 분압 회로(RS43)에 의해 분배된 전압들 중 어느 하나를 제4 감마 기준 전압(GMA4)으로서 선택한다. 제3-3 버퍼(BUF23)는 제3-3 멀티플렉서(MUX23)로부터 입력되는 제4 감마 기준 전압(GMA4)을 제3 회로부(53)에 공급한다.

제4-4 분압 회로(RS44)는 노말 모드와 저휘도 모드에서 제4 감마 기준 전압(GMA4)과 제8 감마 기준 전압(GMA8)을 입력 받아 제4 감마 기준 전압(GMA4)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제3-4 멀티플렉서(MUX24)는 레지스터 설정값(RGMA5)에 따라 제4-4 분압 회로(RS44)에 의해 분배된 전압들 중 어느 하나를 제5 감마 기준 전압(GMA5)으로서 선택한다. 제3-4 버퍼(BUF24)는 제3-4 멀티플렉서(MUX24)로부터 입력되는 제5 감마 기준 전압(GMA5)을 제3 회로부(53)에 공급한다.

제4-5 분압 회로(RS45)는 노말 모드와 저휘도 모드에서 제5 감마 기준 전압(GMA5)과 제8 감마 기준 전압(GMA8)을 입력 받아 제5 감마 기준 전압(GMA5)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제3-5 멀티플렉서(MUX25)는 레지스터 설정값(RGMA6)에 따라 제4-5 분압 회로(RS45)에 의해 분배된 전압들 중 어느 하나를 제6 감마 기준 전압(GMA6)으로서 선택한다. 제3-5 버퍼(BUF25)는 제3-5 멀티플렉서(MUX25)로부터 입력되는 제6 감마 기준 전압(GMA6)을 제3 회로부(53)에 공급한다.

제4-6 분압 회로(RS46)는 노말 모드와 저휘도 모드에서 제6 감마 기준 전압(GMA6)과 제8 감마 기준 전압(GMA8)을 입력 받아 제6 감마 기준 전압(GMA6)을 분배하여 저항들 사이의 노드를 통해 서로 다른 전압을 출력한다. 제3-6 멀티플렉서(MUX26)는 레지스터 설정값(RGMA7)에 따라 제4-6 분압 회로(RS46)에 의해 분배된 전압들 중 어느 하나를 제7 감마 기준 전압(GMA7)으로서 선택한다. 제3-6 버퍼(BUF26)는 제3-6 멀티플렉서(MUX26)로부터 입력되는 제7 감마 기준 전압(GMA7)을 제3 회로부(53)에 공급한다.

제3 회로부(53)는 노말 모드와 저휘도 모드에서 분압 회로를 이용하여 감마 기준 전압들(GMA1~GMA9)을 입력 받아 이 감마 기준 전압들(GMA1~GMA9)을 분배하여 입력 영상의 픽셀 데이터에서 표현할 수 있는 전체 계조의 감마 보상 전압들을 출력한다.

제3 회로부(53)의 분압 회로는 제5-1 내지 제5-8 분압 회로들(RS51~RS58)로 나뉘어진다. 제5-1 내지 제5-8 분압 회로들(RS51~RS58) 각각은 직렬로 연결된 저항들을 포함한 R 스트링 회로를 이용하여 입력 전압을 분배한다. 제5-1 분압 회로(RS51)는 제1 감마 기준 전압(GMA1)과 제2 감마 기준 전압(GMA2)을 분배하여 제1 감마 기준 전압(GMA1)과 제2 감마 기준 전압(GMA2) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-2 분압 회로(RS52)는 제2 감마 기준 전압(GMA2)과 제3 감마 기준 전압(GMA3)을 분배하여 제2 감마 기준 전압(GMA2)과 제3 감마 기준 전압(GMA3) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-3 분압 회로(RS53)는 제3 감마 기준 전압(GMA3)과 제4 감마 기준 전압(GMA4)을 분배하여 제3 감마 기준 전압(GMA3)과 제4 감마 기준 전압(GMA4) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-4 분압 회로(RS54)는 제4 감마 기준 전압(GMA4)과 제5 감마 기준 전압(GMA5)을 분배하여 제4 감마 기준 전압(GMA4)과 제5 감마 기준 전압(GMA5) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-5 분압 회로(RS56)는 제5 감마 기준 전압(GMA5)과 제6 감마 기준 전압(GMA6)을 분배하여 제5 감마 기준 전압(GMA5)과 제6 감마 기준 전압(GMA6) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-6 분압 회로(RS56)는 제6 감마 기준 전압(GMA6)과 제7 감마 기준 전압(GMA7)을 분배하여 제6 감마 기준 전압(GMA6)과 제7 감마 기준 전압(GMA7) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-7 분압 회로(RS57)는 제7 감마 기준 전압(GMA7)과 제8 감마 기준 전압(GMA8)을 분배하여 제7 감마 기준 전압(GMA7)과 제8 감마 기준 전압(GMA8) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다. 제5-8 분압 회로(RS58)는 제8 감마 기준 전압(GMA8)과 제9 감마 기준 전압(GMA9)을 분배하여 제8 감마 기준 전압(GMA8)과 제7 감마 기준 전압(GMA9) 사이의 전압들로 표현되는 계조들의 감마 보상 전압들을 출력한다.

도 5b는 본 발명의 제2 실시예에 따른 감마 전압 발생부(20)를 나타낸다.

본 발명의 제2 실시예에 따른 감마 전압 발생부(20)에서 전술한 제1 실시예와 실질적으로 동일한 구성 요소에 대하는 동일한 도면 부호를 붙이고 상세한 설명을 생략하기로 한다. 제1, 제2 및 제3 회로부(51~53)의 회로 구성은 전술한 제1 실시예와 실질적으로 동일하다.

도 5b를 참조하면, 본 발명의 제2 실시예에 따른 감마 전압 발생부(20)는 기준 전압(VREF)을 입력 받아 일부 감마 기준 전압(GMA1, GMA8, GMA9)를 발생하는 제1 회로부(51)와, 제1 회로부(51)에 의해 선택된 감마 기준 전압(GMA1, GMA8, GMA9) 이외의 감마 기준 전압(GMA2~GMA7)을 발생하는 선택하는 제2 회로부(52)와, 저휘도 모드에서 제2 입력 전압(VH2, VL2)을 제3 회로부(53)에 공급하는 스위치 회로(SW31~SW33)와, 제1 및 제2 회로부(51, 52)로부터의 감마 기준 전압(GMA1~GMA9)을 분압하여 전체 계조의 감마 보상 전압을 발생하는 제3 회로부(53), 및 저휘도 모드에서 제2 회로부(52)와 제3 회로부(53)를 분리하는 스위치 회로(SW41~SW46)를 구비한다.

본 발명의 제2 실시예에 따른 감마 전압 발생부(20)는 노말 모드에서 휘도 제어부(10)로부터의 기준 전압(VREF)을 분배하여 감마 기준 전압들(GMA1~GMA9)을 발생하고, 이 감마 기준 전압들(GMA1~GMA9)을 분배하여 전체 계조의 감마 보상 전압들을 발생한다. 이 감마 전압 발생부(20)는 저휘도 모드에서 제1 및 제2 회로부들(51, 52)이 동작하지 않고 제3 회로부(53)만으로 전체 계조의 감마 보상 전압들을 발생한다. 따라서, 이 실시예는 저휘도 모드에서 제1 실시예 보다 감마 전압 발생부(20)의 소비 전류를 더 줄일 수 있다.

제1 회로부(51)와 제2 회로부(52)는 스위치 소자 없이 직접 연결된다. 따라서, 제1 회로부(51)로부터 출력된 감마 기준 전압들(GMA1, GMA8, GMA9)은 노말 모드와 저휘도 모드에서 제2 회로부(52)에 공급된다.

제2 회로부(52)로부터 출력된 감마 기준 전압들(GMA2~GMA7)은 노말 모드에서 스위치 소자들(SW41~SW46)을 통해 제3 회로부(53)에 공급된다. 제2 회로부(52)는 저휘도 모드에서 스위치 소자들(SW31~SW33)로 인하여 그 출력단이 제3 회로부(53)와 전기적으로 분리된다. 이 때문에 제2 회로부(52)는 저휘도 모드에서 동작하지 않기 때문에 제2 회로부(52)의 소비 전류가 없다.

스위치 회로(SW31~SW33)는 노말 모드에서 제1 회로부(51)로부터 출력된 감마 기준 전압들(GMA1, GMA8, GMA9)을 제3 회로부(53)에 공급하는 반면, 저휘도 모드에서 제2 입력 전압(VH2, VL2)을 제3 회로부(53)에 공급한다. 이 스위치 회로(SW31~SW33)는 저휘도 모드에서 제1 및 제2 회로부(51, 52)로부터 제3 회로부(53)를 전기적으로 분리하여 감마 전압 발생부(20)에서 제3 회로부(53)만 구동되게 한다.

스위치 회로(SW31~SW33)는 제1 감마 기준 전압(GMA1)과 제2 고전위 입력 전압(VH2)이 입력되는 스위치 소자(SW31), 제8 감마 기준 전압(GMA8)이 입력되는 스위치 소자(SW33), 및 제9 감마 기준 전압(GMA9)과 제2 저전위 입력 전압(VL2)이 입력되는 스위치 소자(SW32)를 포함한다.

스위치 소자(SW31)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 제1 감마 기준 전압(GMA1)을 선택하여 이 전압(GMA1)을 제3 회로부(53)에 공급한다. 반면에, 스위치 소자(SW31)는 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 제2 고전위 입력 전압(VH2)을 선택하여 이 전압(VH2)을 제3 회로부(53)에 공급한다.

스위치 소자(SW33)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 턴-온되어 제8 감마 기준 전압(GMA8)을 제3 회로부(53)에 공급하는 반면, 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 턴-오프되어 제3 회로부(52)에 공급되는 제8 감마 기준 전압(GMA8)을 차단한다.

스위치 소자(SW32)는 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 제9 감마 기준 전압(GMA9)을 선택하여 이 전압(GMA9)을 제3 회로부(53)에 공급한다. 반면에, 스위치 소자(SW32)는 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 제2 저전위 입력 전압(VL2)을 선택하여 이 전압(VL2)을 제3 회로부(53)에 공급한다.

스위치 회로(SW41~SW46)는 노말 모드에서 제2 회로부(52)로부터 출력되는 감마 기준 전압들(GMA2~GMA7)을 제3 회로부(53)에 공급하는 반면, 저휘도 모드에서 제2 회로부(52)와 제3 회로부(53)를 전기적으로 분리한다. 스위치 회로(SW41~SW46)는 제2 회로부(52)로부터의 제2 감마 기준 전압(GMA2)을 스위칭하는 스위치 소자(SW41), 제2 회로부(52)로부터의 제3 감마 기준 전압(GMA3)을 스위칭하는 스위치 소자(SW42), 제2 회로부(52)로부터의 제4 감마 기준 전압(GMA4)을 스위칭하는 스위치 소자(SW43), 제2 회로부(52)로부터의 제5 감마 기준 전압(GMA5)을 스위칭하는 스위치 소자(SW44), 제2 회로부(52)로부터의 제6 감마 기준 전압(GMA6)을 스위칭하는 스위치 소자(SW45), 및 제2 회로부(52)로부터의 제7 감마 기준 전압(GMA7)을 스위칭하는 스위치 소자(SW46)를 포함한다. 이 스위치 소자들(SW41~SW46) 각각은 노말 모드에서 저휘도 인에이블 신호(LLM)의 제1 논리값에 따라 턴-온되어 제2 회로부(52)의 감마 기준 전압 노드를 제3 회로부(53)에서 대응하는 감마 기준 전압 노드에 연결한다. 반면에, 스위치 소자들(SW41~SW46) 각각은 저휘도 모드에서 저휘도 인에이블 신호(LLM)의 제2 논리값에 따라 턴-오프되어 제3 회로부(52)의 감마 기준 전압 노드와 제3 회로부(52)에서 대응하는 감마 기준 전압 노드를 전기적으로 분리한다.

도 6a 내지 도 6c는 본 발명의 제1 실시예에 따른 감마 전압 발생장치의 동작을 보여 주는 회로도들이다. 도 6a 내지 도 6c에서 도면 부호 "61"은 제1 고전위 입력 전압(VH1)을 발생하는 전압 발생부이고, "62"는 제1 저전위 입력 전압(VL1)을 발생하는 전압 발생부이다. 도 6a는 감마 전압 발생 장치의 회로 구성을 보여 주는 도면이다. 도 6b는 노말 모드에서 감마 전압 발생 장치의 동작을 보여 주는 도면이다. 도 6c는 저휘도 모드에서 감마 전압 발생 장치의 동작을 보여 주는 도면이다.

도 6b를 참조하면, 휘도 제어부(10)의 제1 분압 회로(RS1)는 제1 고전위 입력 전압(VH1)을 분압하여 제1 고전위 입력 전압(VH1)과 제2 저전위 입력 전압(VL1) 사이에서 다수의 전압을 발생한다. 제1 전압 선택부(MUX01~MUX04)는 제1 분압 회로(RS1)에 의해 분배된 전압들 중에서 레지스터 설정값(REF1~REF4)이 지시하는 전압을 선택하여 제1 내지 제4 기준 전압(REF1~REF4)을 출력한다. 제2 분압 회로(RS2)는 제1 내지 제4 기준 전압(REF1~REF4)을 분배하여 전압 레벨이 다른 다수의 전압들을 발생한다. 멀티플렉서(MUX05)는 제2 분압 회로(RS2)에 의해 분배된 전압들 중에서 레지스터 설정값(BC)이 지시하는 전압을 기준 전압(VREF)으로서 선택한다.

감마 전압 발생부(20)는 노말 모드에서 기준 전압(VREF)이 입력되는 제3 분압 회로(RS3)와 제2 전압 선택부(MUX11~MUX13)를 이용하여 제1, 제8 및 제9 감마 기준 전압들(GMA1, GMA8, GMA9)을 발생한다. 제4 분압 회로(RS41~RS46)는 노말 모드에서 제1, 제8 및 제9 감마 기준 전압들(GMA1, GMA8, GMA9)을 입력 받아 전압 레벨이 서로 다른 다수의 전압들을 발생한다. 제3 전압 선택부(MUX21~MUX26)는 레지스터 설정값(RGMA2~RGMA7)이 지시하는 전압을 선택하여 제2 내지 제7 감마 기준 전압(GMA2~GMA7)을 출력한다. 제4 분압 회로(RS2)는 감마 기준 전압들(GMA1~GMA9)을 분배하여 전체 계조의 감마 보상 전압들을 발생한다.

도 6c를 참조하면, 저휘도 모드에서 휘도 제어부(10)의 입력 전원(VH1, VL1)이 스위치 회로(SW01, SW02)에 의해 차단된다. 스위치 회로(SW11~SW13)는 저휘도 모드에서 감마 전압 발생부(20)의 제1 회로부(51)로부터 제2 및 제3 회로부(52, 53)를 전기적으로 분리한다. 스위치 회로(SW11~SW13)는 저휘도 모드에서 제2 및 제3 회로부(52, 53)에 제2 고전위 전압(VH2)을 공급하고, 제3 회로부(53)에 제2 저전위 입력 전압(VL2)을 공급한다. 이 때, 제8 감마 기준 전압(GMA8)은 분압 회로(RS58)의 저항값에 따라 결정된다. 제3 회로부(53)는 저휘도 모드에서 제2 고전위 입력 전압(VH2)을 분배하여 제2 고전위 입력 전압(VH2)과 제2 저전위 입력 전압(VL2) 사이에서 전체 계조의 감마 보상 전압을 출력한다.

도 6c에서 알 수 있는 바와 같이, 감마 전압 발생장치는 감마 전압 발생부(20)의 제2 및 제3 회로부(52, 53)만으로 전체 계조의 감마 보상 전압들을 발생할 수 있다.

도 6c에서, 흐릿하게 보이는 부분은 저휘도 모드에서 동작하지 않기 때문에 전류 소모가 없는 회로를 나타낸다. 미동작 회로는 휘도 제어부(10) 전체와 감마 전압 발생부(20)의 제1 회로부(51)이다.

도 7a 내지 도 7c는 본 발명의 제2 실시예에 따른 감마 전압 발생장치의 동작을 보여 주는 회로도들이다. 도 7a는 감마 전압 발생 장치의 회로 구성을 보여 주는 도면이다. 도 7b는 노말 모드에서 감마 전압 발생 장치의 동작을 보여 주는 도면이다. 노말 모드의 동작은 전술한 제1 실시예와 실질적으로 동일하다. 도 7c는 저휘도 모드에서 감마 전압 발생 장치의 동작을 보여 주는 도면이다.

도 7c를 참조하면, 저휘도 모드에서 휘도 제어부(10)의 입력 전원(VH1, VL1)이 스위치 회로(SW01, SW02)에 의해 차단된다. 스위치 회로(SW31~SW33)는 저휘도 모드에서 감마 전압 발생부(20)의 제1 및 제2 회로부(51, 52)로부터 제3 회로부(53)를 전기적으로 분리한다. 스위치 회로(SW31~SW33)는 저휘도 모드에서 제3 회로부(52)에 제2 고전위 전압(VH2)와 제2 저전위 입력 전압(VL2)을 공급한다. 제3 회로부(53)는 저휘도 모드에서 제2 고전위 입력 전압(VH2)을 분배하여 제2 고전위 입력 전압(VH2)과 제2 저전위 입력 전압(VL2) 사이에서 전체 계조의 감마 보상 전압을 출력한다.

도 7c에서 알 수 있는 바와 같이, 감마 전압 발생장치는 감마 전압 발생부(20)의 제3 회로부(52, 53)만으로 전체 계조의 감마 보상 전압들을 발생할 수 있다. 이 실시예는 전술한 제1 실시예 보다 소비 전력을 더 줄일 수 있다.

도 8은 본 발명의 실시에에 따른 표시장치의 일 예를 보여 주는 블록도이다. 도 9는 AoD 화면의 일 예를 보여 주는 도면이다. 도 10은 픽셀 회로의 일 예를 보여 주는 회로도이다. 도 11은 도 10에 도시된 픽셀 회로의 구동 신호를 보여 주는 파형도이다. 도 8 내지 도 11은 유기 발광 표시장치를 예시한 것이나 본 발명의 표시장치는 이에 한정되지 않는다는 것에 주의하여야 한다.

유기 발광 표시장치의 OLED는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드전극과 캐소드전극에 전원전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

유기 발광 표시장치에서 픽셀들의 구동 특성 차이를 보상하기 위한 보상 회로는 내부 보상 회로와 외부 보상 회로로 나뉘어질 수 있다. 내부 보상 회로는 픽셀들 각각에 배치된 내부 보상 회로를 이용하여 구동 소자의 문턱 전압을 샘플링하여 픽셀 데이터의 데이터 전압에 문턱 전압을 더하여 픽셀들을 구동함으로써 구동 소자들 간의 문턱 전압 편차를 픽셀 회로 내부에서 자동으로 보상한다. 외부 보상 회로는 구동 소자들의 전기적 특성을 센싱(sensing)하고, 그 센싱 결과를 바탕으로 입력 영상의 픽셀 데이터를 변조함으로써 픽셀들 각각의 구동 특성 변화를 보상한다. 구동 소자는 트랜지스터로 구현된다.

본 발명의 보상 회로는 이하의 실시에에서 내부 보상 회로를 중심으로 설명되지만 이에 한정되지 않는다는 것에 주의하여야 한다.

도 8 내지 도 11을 참조하면, 본 발명의 표시장치는 표시패널(100), 표시패널(100)의 픽셀들에 입력 영상의 픽셀 데이터를 기입하기 위한 드라이브 IC(Integrated Circuit)(300), 호스트 시스템(200) 등을 구비한다.

표시패널(100)의 화면(AA) 상에 입력 영상이 재현된다. 표시패널(100)의 화면(AA)은 데이터 라인들(102), 데이터 라인들(102)과 교차되는 게이트 라인들(103), 및 픽셀들이 매트릭스 형태로 배치된 픽셀 어레이를 포함한다. 데이터 라인들(102)은 드라이브 IC(300)로부터의 데이터 전압을 픽셀들에 공급한다. 게이트 라인들(103)은 게이트 구동부(40)로부터의 게이트 신호를 픽셀들에 공급한다. 게이트 신호는 도 11에 도시된 바와 같이 스캔 신호(SCAN), 발광제어신호(이하 "EM 신호"라 함)(EM) 등으로 나뉘어질 수 있다.

픽셀들 각각은 컬러 구현을 위하여 컬러가 다른 서브 픽셀들(101)을 포함한다. 서브 픽셀들(101)은 적색, 녹색, 및 청색 서브 픽셀들(101)을 포함할 수 있다. 또한, 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수 있다. 서브 픽셀들 각각은 도 10에 도시된 픽셀 회로로 구현될 수 있으나 이에 한정되지 않는다. 픽셀 회로는 공지된 다양한 구조의 픽셀 회로로 구현될 수 있다는 것에 주의하여야 한다.

표시패널(100)은 도 10에 도시된 바와 같이 픽셀 구동 전압(VDD)을 VDD 라인(104)과, 초기화 전압(Vini)을 픽셀들에 공급하기 위한 Vini 라인(105) 등을 더 포함할 수 있다. 이러한 전원 라인들은 도시하지 않은 전원 회로에 연결된다. 전원 회로는 직류-직류 변환기(DC-DC converter)를 이용하여 표시패널의 구동에 필요한 직류 전원을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck Converter), 부스트 변환기(Boost Converter) 등을 포함한다. 전원 회로는 표시패널의 픽셀들(P)을 구동하기 위하여 필요한 전원 예를 들어, ELVDD, VGH, VGL, Vref, 아날로그 감마 전압 등을 출력한다. VGH는 게이트 하이 전압(Gate High Voltage)이고, VGL는 게이트 로우 전압(Gate Low Voltage)이다. 이러한 전원 회로는 드라이브 IC(300)에 집적될 수 있다.

표시패널(100)의 기판에는 픽셀 어레이의 TFT 어레이와 함께 게이트 구동부(40)가 형성될 수 있다. 픽셀 회로와 게이트 구동부(40) 각각은 다수의 트랜지스터들로 구현된다. 트랜지스터들은 산화물 반도체를 포함한 박막 트랜지스터(Thin Film Transistor, 이하, “TFT”라 함), 비정질 실리콘(a-Si)을 포함한 TFT, 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 TFT 트랜지스터 중 하나 이상으로 구현될 수 있다. TFT는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조로 구현될 수 있다. TFT는 n 타입 트랜지스터(NMOS) 또는 p 타입 트랜지스터(PMOS) 중 어는 하나 또는 그 조합으로 구현될 수 있다.

게이트 구동부(40)로부터 출력되는 게이트 신호는 TFT가 턴-온될 수 있는 게이트 온 전압(Gate On Voltage)과, TFT가 턴-오프(turn-off)될 수 있는 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. n 채널 MOSFET(NMOS)에서 게이트 온 전압은 VGH이고, 게이트 오프 전압은 VGL이다. p 채널 MOSFET(PMOS) 에서 게이트 온 전압은 VGL이고, 게이트 오프 전압은 VGH이다.

게이트 구동부(40)는 시프트 레지스터(shift register)를 포함한다. 시프트 레지스터는 종속적으로 연결된 다수의 스테이지들(stage)을 포함하여 게이트 시프트 클럭 타이밍에 맞추어 출력 전압을 시프트(shift)함으로써 게이트 라인들(103)에 순차적으로 게이트 신호를 공급한다.

드라이버 IC(300)는 타이밍 제어부(50), 데이터 구동부(30), 감마 전압 발생장치(120), 레지스터(60) 등을 구비한다.

타이밍 제어부(50)는 호스트 시스템(200)으로부터 수신되는 타이밍 신호들, 예컨대 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭(CLK) 및 데이터 인에이블신호(DE) 등을 이용하여 게이트 구동부(40)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 호스트 시스템(200)은 텔레비전 시스템, 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터 시스템, 모바일 시스템, 웨어러블 시스템, 가상 현실 시스템 중 어느 하나일 수 있다.

데이터 구동부(30)는 입력 영상의 픽셀 데이터(디지털 데이터)를 감마 전압 발생장치(120)로부터의 감마 보상 전압들로 변환하여 데이터 전압을 발생한다. 데이터 구동부(30)로부터 출력된 데이터 전압은 데이터 라인들(102)을 통해 픽셀들에 공급된다. 감마 전압 발생부(120)는 전술한 바와 같이 저휘도 모드에서 최소한의 회로만 동작하여 감마 보상 전압들을 발생한다.

레지스터(60)의 메모리에 감마 밴드에 따라 감마 전압 발생장치(120)의 출력 전압을 조정하기 위한 레지스터 설정값들이 저장되어 있다. 호스트 시스템(200)으로 입력되는 휘도값(DBV)에 따라 감마 밴드가 선택될 수 있다. 레지스터 설정값은 감마 밴드별로 구분되어 설정된다. 휘도값(DBV)은 픽셀 데이터의 최대 계조값 예를 들어, 8bit 데이터의 경우에 계조 255에 해당하는 밝기를 지시한다. 휘도값(DBV)은 호스트 시스템(200)에 연결된 유저 인터페이스를 통해 사용자로부터 입력된 사용자 명령 또는, 조도 센서 등 각종 센서에 의해 호스트 시스템(200)에 의해 결정될 수 있다.

저휘도 모드에서 화면(AA)의 일부 픽셀들만 구동하는 AoD 모드가 활성화될 수 있다. AoD 화면은 도 9의 예와 같이 일부 픽셀들만 저 소비 전력으로 구동하여 시계, 메시지, 그림과 같이 사용자에 의해 설정 가능한 AOD 정보를 표시할 수 있다.

도 10 및 도 11을 참조하면, 픽셀 회로는 발광 소자(OLED)와, 다수의 트랜지스터들(T1~T6, DT), 커패시터(Cst) 등을 포함한다. 트랜지스터들(T1~T6, DT)은 도 10에서 p 채널 MOSFET(PMOS) 구조의 TFT로 예시되었으나 이에 한정되지 않는다.

픽셀 회로에 픽셀 구동 전압(VDD), 저전위 전원 전압(VSS), 초기화 전압(Vini) 등의 전원 전압이 공급된다. 전원 전압은 VDD=5V, VSS=-5V, Vini=1V~-1V 일 수 있으나 이에 한정되지 않는다. 게이트 신호는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. VGH와 VGL은 VGH=10V, VGL=-5V일수 있으나 이에 한정되지 않는다. 데이터 전압(Vdata)은 5V ~ 1V 사이의 전압일 수 있으나 이에 한정되지 않는다. 이러한 전압은 표시패널(100)의 구동특성이나 제품 모델에 따라 달라질 수 있다.

픽셀 회로는 초기화 단계(t01)에서 초기된 후, 샘플링 단계(t02)에서 구동 소자(DT)의 문턱 전압을 샘플링하여 문턱전압만큼 보상된 데이터 전압(Vdata)을 커패시터(Cst)에 충전한다. 그리고 픽셀 회로는 유지(hold) 단계 이후 발광 단계(t04)에서 발광한다. 초기화 단계(t01)에서, 제5 스위치 TFT(T5)는 제N-1 스캔 신호(SCAN(N-1))에 응답하여 턴-온된다. 샘플링 단계(t02)에서, 제1, 제2 및 제6 스위치 TFT들(T1, T2, T6)은 데이터 전압(Vdata)에 동기되는 제N 스캔 신호(SCAN(N))에 응답하여 턴-온된다. 홀드 단계(t03)에서 스위치 TFT들(T1~T6)은 오프 상태를 유지하여 픽셀 회로의 주요 노드들(n1, n3, n4, n6)이 플로팅(floating)되어 이전 상태를 유지한다. 발광 단계(t04)에서 제3 및 제4 스위치 TFT들(T3, T4)이 턴-온된다.

발광 소자(OLED)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. OLED의 애노드는 제6 노드(n6)를 통해 제4 및 제6 스위치 TFT들(T4, T6)에 연결된다. OLED의 캐소드는 저전위 전원 전압(VSS)이 인가되는 VSS 배선에 연결된다. OLED는 구동 TFT(DT)를 통해 공급되는 전류로 발광한다. OLED의 전류 패스는 제3 및 제4 스위치 TFT(T3, T4)에 의해 스위칭된다.

커패시터(Cst)는 제1 노드(n1)와 제2 노드(n2) 사이에 연결된다. 구동 TFT(DT)의 문턱 전압(Vth)만큼 보상된 데이터 전압(Vdata)이 커패시터(Cst)에 충전된다. 서브 픽셀들(101) 각각에서 데이터 전압(Vdata)은 구동 TFT(DT)의 문턱 전압(Vth)만큼 보상되기 때문에서 서브 픽셀들(101)에서 구동 TFT(DT)의 특성 편차가 보상되어 균일한 구동 특성으로 구동될 수 있다.

제1 스위치 TFT(T1)는 샘플링 단계(t02)에서 제N 스캔 신호(SCAN(N))에 응답하여 턴-온된다. 제1 스위치 TFT(T1)가 턴-온될 때, 제1 노드(n1)와 제4 노드(n4)이 연결된다. 1 노드(n1)는 구동 TFT(DT)의 게이트, 커패시터(Cst)의 제1 전극, 및 제1 스위치 TFT(T1)의 제1 전극에 연결된다. 제4 노드(n4)는 구동 TFT(DT)의 제2 전극, 제1 스위치 TFT(T1)의 제2 전극, 및 제4 스위치 TFT(T4)의 제1 전극에 연결된다. 제1 스위치 TFT(T1)의 게이트는 제N 스캔 신호(SCAN(N))를 공급 받는다. 제1 스위치 TFT(T)의 제1 전극은 제1 노드(n1)에 연결되고, 제1 스위치 TFT(T1)의 제2 전극은 제4 노드(n4)에 연결된다.

제2 스위치 TFT(T2)는 샘플링 단계(t02)에서 제N 스캔 신호(SCAN1)에 응답하여 턴-온된다. 제2 스위치 TFT(T2)가 턴-온될 때, 데이터 전압(Vdata)이 제3 노드(n3)에 공급된다. 제2 스위치 TFT(T2)의 게이트는 제N 스캔 신호(SCAN(N))를 공급 받는다. 제2 스위치 TFT(T2)의 제1 전극은 제3 노드(n3)에 연결된다. 제2 스위치 TFT(T2)의 제2 전극은 데이터 라인을 통해 데이터 전압(Vdata)을 공급 받는다. 제3 노드(n3)는 제2 스위치 TFT(T20의 제1 전극, 제3 TFT(T3)의 제2 전극, 및 구동 TFT(DT)의 제2 전극에 연결된다.

제3 스위치 TFT(T3)는 발광 단계(t04)에서 EM 신호(EM(N))에 응답하여 턴-온된다. 제3 스위치 TFT(T3)가 턴-온될 때 제2 노드(n2)가 제3 노드(n3)에 연결된다. 제3 스위치 TFT(T3)의 게이트는 EM 신호(EM(N))를 공급 받는다. 제3 스위치 TFT(T3)의 제1 전극은 제2 노드(n2)에 연결된다. 제3 스위치 TFT(T3)의 제2 전극은 제3 노드(n3)에 연결된다. 제2 노드(n2)는 픽셀 구동 전압(VDD)이 공급되는 VDD 라인(104)과, 커패시터(Cst)의 제2 전극에 연결된다.

제4 스위치 TFT(T4)는 발광 단계(t04)에서 EM 신호(EM(N))에 응답하여 턴-온된다. 제4 스위치 TFT(T4)가 턴-온될 때 제4 노드(n4)가 제6 노드(n6)에 연결된다. 제5 노드(n5)는 제4 스위치 TFT(T4)의 제2 전극, 제6 스위치 TFT(T6)의 제2 전극, 및 발광 소자(EL)의 애노드에 연결된다. 제4 스위치 TFT(T4)의 게이트는 EM 신호(EM(N))를 공급 받는다. 제4 스위치 TFT(T4)의 제1 전극은 제4 노드(n4)에 연결되고, 제2 전극은 제6 노드(n6)에 연결된다. 제6 노드(n6)는 제4 스위치 TFT(T4)의 제2 전극, 제6 스위치 TFT(T6)의 제2 전극, 및 발광 소자(EL)의 애노드에 연결된다.

제5 스위치 TFT(T5)는 초기화 단계(t01)에서 제N-1 스캔 신호(SCAN(N-1))에 응답하여 턴-온된다. 제5 스위치 TFT(T5)가 턴-온될 때, 제1 노드(n1)가 제5 노드(n5)에 연결된다. 제5 노드(n5)는 초기화 전압(Vini)이 공급되는 Vini 라인, 제5 스위치 TFT(T5)의 제2 전극, 및 제6 스위치 TFT(T6)의 제1 전극에 연결된다. 제5 스위치 TFT(T5)의 게이트는 제N-1 스캔 신호(SCAN(N-1))를 공급 받는다. 제5 스위치 TFT(T5)의 제1 전극은 제1 노드(n1)에 연결되고, 제2 전극은 제5 노드(n5)를 통해 Vini 라인(105)에 연결된다.

제6 스위치 TFT(T6)는 샘플링 단계(t02)에서 제N 스캔 신호(SCAN(N))에 응답하여 턴-온된다. 제6 스위치 TFT(T6)가 턴-온될 때 제5 노드(n5)가 제6 노드(n6)에 연결된다. 제6 스위치 TFT(T6)의 게이트는 제N 스캔 신호(SCAN(N))를 공급 받는다. 제6 스위치 TFT(T6)의 제1 전극은 제5 노드(n5)에 연결되고, 제2 전극은 제6 노드(n6)에 연결된다.

구동 TFT(DT)는 발광 소자(EL)에 흐르는 전류를 조절하는 구동 소자이다. 구동 TFT(DT)는 제1 노드(n1)에 연결된 게이트, 제3 노드(n3) 에 연결된 제1 전극, 및 제2 노드(n2)에 연결된 제3 전극을 포함한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 휘도 제어부 20 : 감마 전압 발생부
30 : 데이터 구동부 40 : 게이트 구동부
50 : 타이밍 제어부 51 : 제1 회로부
52 : 제2 회로부 53 : 제3 회로부
60 : 레지스터 100 : 표시패널
120 : 감마 전압 발생장치 200 : 호스트 시스템
300 : 드라이버 IC SW01~SW46 : 스위치 회로

Claims (9)

1. 제1 입력 전압으로부터 분배된 전압들 중에서 선택된 기준 전압을 발생하는 휘도 제어부;
   상기 제1 입력 전압을 스위칭하는 제1 스위치 회로;
   상기 기준 전압을 분압 회로를 통해 분배하고 분배된 전압들로부터 최상위 감마 기준 전압과 최하위 감마 기준 전압을 포함한 일부 감마 기준 전압들을 선택하는 제1 회로부, 상기 일부 감가 기준 전압들을 분배하고 분배된 전압들로부터 나머지 감마 기준 전압들을 선택하는 제2 회로부, 및 상기 제1 및 제2 회로부로부터 출력된 감마 기준 전압들을 분배하여 감마 보상 전압들을 출력하는 제3 회로부를 포함하는 감마 전압 발생부; 및
   상기 제1 회로부와 상기 제2 회로부 중 어느 하나로부터의 감마 기준 전압들과 제2 입력 전압 중 어느 하나를 선택하는 제2 스위치 회로를 구비하고,
   제1 구동 모드에서 상기 제1 스위치 회로는 턴-온되고, 상기 제2 스위치 회로는 상기 감마 기준 전압들을 선택하고,
   제2 구동 모드에서는 상기 제1 스위치 회로가 턴-오프되고, 상기 제2 스위치 회로는 상기 제2 입력 전압을 선택하는 감마 전압 발생장치.
2. 제 1 항에 있어서,
   상기 제2 구동 모드에서 상기 감마 전압 발생부의 제1 회로부, 제2 회로부 및 제3 회로부 중 일부만 구동되어 상기 감마 보상 전압들이 발생되는 감마 전압 발생장치.
3. 삭제
4. 제 1 항에 있어서,
   상기 제1 입력 전압은,
   제1 고전위 입력 전압과, 상기 제1 고전위 입력 전압 보다 낮은 제1 저전위 입력 전압을 포함하고,
   상기 제2 입력 전압은,
   제2 고전위 입력 전압과, 상기 제2 고전위 입력 전압 보다 낮은 제2 저전위 입력 전압을 포함하고,
   상기 제2 고전위 입력 전압이 상기 제1 고전위 입력 전압 보다 낮은 감마 전압 발생장치.
5. 제 4 항에 있어서,
   상기 제1 스위치 회로는
   상기 제2 구동 모드에서 상기 휘도 제어부로 공급되는 상기 제1 고전위 입력 전압과 상기 제1 저전위 입력 전압을 차단하는 감마 전압 발생장치.
6. 제 5 항에 있어서,
   상기 제2 스위치 회로는,
   상기 제1 구동 모드에서 상기 제1 회로부로부터 출력되는 상기 최상위 감마 기준 전압을 상기 제2 및 제3 회로부에 공급하고, 상기 제2 구동 모드에서 상기 제2 고전위 입력 전압을 상기 제2 및 제3 회로부에 공급하는 제2-1 스위치 회로;
   상기 제1 구동 모드에서 상기 제1 회로부로부터 출력되는 상기 최하위 감마 기준 전압을 상기 제2 및 제3 회로부에 공급하고, 상기 제2 구동 모드에서 상기 제2 저전위 입력 전압을 상기 제2 및 제3 회로부에 공급하는 제2-2 스위치 회로; 및
   상기 제1 구동 모드에서 상기 일부 감마 기준 전압들 중에서 상기 최하위 감마 기준 전압 보다 높은 하위 감마 기준 전압을 상기 제2 및 제3 회로부에 공급하고, 상기 제2 구동 모드에서 상기 제2 및 제3 회로부에 공급되는 상기 하위 감마 기준 전압을 차단하는 제2-3 스위치 회로를 더 포함하는 감마 전압 발생장치.
7. 제 5 항에 있어서,
   상기 제2 스위치 회로는,
   상기 제1 구동 모드에서 상기 제1 회로부로부터 출력되는 상기 최상위 감마 기준 전압을 상기 제3 회로부에 공급하고, 상기 제2 구동 모드에서 상기 제2 고전위 입력 전압을 상기 제3 회로부에 공급하는 제2-1 스위치 회로;
   상기 제1 구동 모드에서 상기 제1 회로부로부터 출력되는 상기 최하위 감마 기준 전압을 상기 제3 회로부에 공급하고, 상기 제2 구동 모드에서 상기 제2 저전위 입력 전압을 상기 제3 회로부에 공급하는 제2-2 스위치 회로; 및
   상기 제1 구동 모드에서 상기 일부 감마 기준 전압들 중에서 상기 최하위 감마 기준 전압 보다 높은 하위 감마 기준 전압을 상기 제3 회로부에 공급하고, 상기 제2 구동 모드에서 상기 제3 회로부에 공급되는 상기 하위 감마 기준 전압을 차단하는 제2-3 스위치 회로를 더 포함하는 감마 전압 발생장치.
8. 데이터 라인들, 상기 데이터 라인들과 교차되는 게이트 라인들, 및 픽셀들이 배치된 표시패널;
   사용자에 의해 변경 가능한 감마 보상 전압들을 출력하는 감마 전압 발생장치; 및
   입력 영상의 픽셀 데이터를 상기 감마 보상 전압들로 변환하여 데이터 전압을 발생하여 상기 데이터 라인들로 출력하는 데이터 구동부를 구비하고,
   상기 감마 전압 발생장치는
   제1 입력 전압으로부터 분배된 전압들 중에서 선택된 기준 전압을 발생하는 휘도 제어부;
   상기 제1 입력 전압을 스위칭하는 제1 스위치 회로;
   상기 기준 전압을 분압 회로를 통해 분배하고 분배된 전압들로부터 최상위 감마 기준 전압과 최하위 감마 기준 전압을 포함한 일부 감마 기준 전압들을 선택하는 제1 회로부, 상기 일부 감가 기준 전압들을 분배하고 분배된 전압들로부터 나머지 감마 기준 전압들을 선택하는 제2 회로부, 및 상기 제1 및 제2 회로부로부터 출력된 감마 기준 전압들을 분배하여 상기 감마 보상 전압들을 출력하는 제3 회로부를 포함하는 감마 전압 발생부; 및
   상기 제1 회로부와 상기 제2 회로부 중 어느 하나로부터의 감마 기준 전압들과 제2 입력 전압 중 어느 하나를 선택하는 제2 스위치 회로를 포함하고,
   제1 구동 모드에서 상기 제1 스위치 회로는 턴-온되고, 상기 제2 스위치 회로는 상기 감마 기준 전압들을 선택하고,
   제2 구동 모드에서는 상기 제1 스위치 회로가 턴-오프되고, 상기 제2 스위치 회로는 상기 제2 입력 전압을 선택하는 표시장치.
9. 제 8 항에 있어서,
   상기 제2 구동 모드에서 상기 감마 전압 발생부의 제1 회로부, 제2 회로부 및 제3 회로부 중 일부만 구동되어 상기 감마 보상 전압들이 발생되는 표시장치.

Images