KR102410426B1

KR102410426B1 - Organic light emitting display device and method of manufacturing the same

Info

Publication number: KR102410426B1
Application number: KR1020150106336A
Authority: KR
Inventors: 손석우; 김민주; 원상혁
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-07-28
Filing date: 2015-07-28
Publication date: 2022-06-20
Also published as: KR20170013553A

Abstract

본 발명은 구조를 단순화할 수 있고 마스크 공정수를 저감할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치에서는 차광층과 동일 평면 상에 위치하는 보조 하부 전극이 보조 상부 전극을 통해 제2 전극과 전기적으로 접속된다.The present invention relates to an organic light emitting display device capable of simplifying a structure and reducing the number of mask processes, and a method for manufacturing the same. It is electrically connected to the second electrode through the auxiliary upper electrode.

Description

유기 발광 표시 장치 및 그의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Organic light emitting display device and manufacturing method thereof

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 특히 구조를 단순화할 수 있고 마스크 공정수를 저감할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to an organic light emitting diode display and a method of manufacturing the same, and more particularly, to an organic light emitting diode display capable of simplifying a structure and reducing the number of mask steps, and a method of manufacturing the same.

유기 발광 표시 장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가지고 있어, 차세대 평판 표시 장치로 주목받고 있다.An organic light emitting diode display (OLED) is a self-luminous device that has low power consumption, high response speed, high luminous efficiency, high luminance, and a wide viewing angle, and thus is attracting attention as a next-generation flat panel display device.

유기 발광 표시 장치(OLED)는 유기 발광 소자를 통해 발광된 빛의 투과 방향에 따라 전면 발광 방식(top emission type)과 배면 발광 방식(bottom emission type)으로 나뉜다. 배면 발광 방식은 개구율이 저하되는 문제가 발생되기 때문에, 최근에는 전면 발광 방식이 주로 이용되고 있다.An organic light emitting diode display (OLED) is divided into a top emission type and a bottom emission type according to a transmission direction of light emitted through an organic light emitting device. Since the bottom light emitting method has a problem in that the aperture ratio is lowered, the top light emitting method is mainly used in recent years.

이러한, 유기 발광 표시장치를 제조하기 위해서는 포토 마스크를 이용한 마스크 공정이 다수번 수행된다. 각 마스크 공정은 세정, 노광, 현상 및 식각 등의 부속 공정들을 수반한다. 이에 따라, 한 번의 마스크 공정이 추가될 때마다, 유기 발광 표시장치를 제조하기 위한 제조 시간 및 제조 비용이 상승하고, 불량 발생률이 증가하여 제조 수율이 낮아지는 문제점이 있다. 따라서, 생산비를 절감하고, 생산수율 및 생산효율을 개선하기 위해서 마스크 공정 수를 줄이기 위한 방안이 요구되고 있다.In order to manufacture such an organic light emitting display device, a mask process using a photomask is performed a plurality of times. Each mask process involves ancillary processes such as cleaning, exposure, development and etching. Accordingly, whenever a single mask process is added, a manufacturing time and manufacturing cost for manufacturing the organic light emitting display device increase, and a defect occurrence rate increases, resulting in a decrease in manufacturing yield. Accordingly, there is a need for a method for reducing the number of mask processes in order to reduce production cost and improve production yield and production efficiency.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 구조를 단순화할 수 있고 마스크 공정수를 저감할 수 있는 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an organic light emitting diode display capable of simplifying a structure and reducing the number of mask steps, and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치에서는 차광층과 동일 평면 상에 위치하는 보조 하부 전극이 보조 상부 전극을 통해 제2 전극과 전기적으로 접속된다.In order to achieve the above object, in the organic light emitting diode display according to the present invention, the auxiliary lower electrode disposed on the same plane as the light blocking layer is electrically connected to the second electrode through the auxiliary upper electrode.

본 발명에서는 차광층, 액티브층 및 보조 하부 전극을 동일한 하나의 마스크 공정을 통해 형성하고, 제1 전극 및 뱅크를 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 4회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.In the present invention, the light blocking layer, the active layer, and the auxiliary lower electrode are formed through the same single mask process, and the first electrode and the bank are formed through the same single mask process. Accordingly, in the organic light emitting diode display according to the present invention, the number of mask processes can be reduced by four times compared to the prior art, thereby improving productivity and reducing costs.

또한, 본 발명에서는 보조 하부 전극이 차광층과 함께 기판 상에 동시에 형성되므로, 종래 보조 하부 전극과 박막트랜지스터 사이를 절연하기 위한 유기 보호막이 불필요하다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 유기 보호막을 단층으로 줄일 수 있으므로 구조가 단순화되고 박형화가 용이해진다.In addition, in the present invention, since the auxiliary lower electrode is simultaneously formed on the substrate together with the light blocking layer, an organic passivation layer for insulating between the conventional auxiliary lower electrode and the thin film transistor is unnecessary. Accordingly, in the organic light emitting diode display according to the present invention, the organic passivation layer can be reduced to a single layer compared to the conventional one, so that the structure is simplified and the thickness of the organic light emitting diode display is facilitated.

도 1은 본 발명에 따른 유기 발광 표시 장치의 단면도이다.
도 2는 본 발명의 다른 실시 예에 따른 유기 발광 표시 장치의 단면도이다.
도 3은 도 1 및 도 2에 도시된 뱅크 및 제1 전극을 나타내는 평면도이다.
도 4a 내지 도 4h는 도 1에 도시된 유기 발광 표시 장치의 제조방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view of an organic light emitting diode display according to the present invention.
2 is a cross-sectional view of an organic light emitting diode display according to another exemplary embodiment.
3 is a plan view illustrating the bank and the first electrode shown in FIGS. 1 and 2 .
4A to 4H are cross-sectional views illustrating a method of manufacturing the organic light emitting diode display shown in FIG. 1 .

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세하게 설명한다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 유기 발광 표시 장치의 단면도이다.1 is a cross-sectional view of an organic light emitting diode display according to the present invention.

도 1에서 알 수 있듯이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치는 화소 영역(AA)과, 패드 영역(PA)을 구비한다.As can be seen from FIG. 1 , the organic light emitting diode display according to the first exemplary embodiment includes a pixel area AA and a pad area PA.

패드 영역(PA)에는 화소 영역(AA)에 위치하는 게이트 라인, 데이터 라인 및 전원 라인 각각에 구동 신호를 공급하는 다수의 패드(140)들이 형성된다. 다수의 패드(140)들 각각은 패드 하부 전극(142), 패드 중간 전극(144) 및 패드 상부 전극(146)을 구비한다.A plurality of pads 140 for supplying driving signals to each of a gate line, a data line, and a power line positioned in the pixel area AA are formed in the pad area PA. Each of the plurality of pads 140 includes a pad lower electrode 142 , a pad middle electrode 144 , and a pad upper electrode 146 .

패드 하부 전극(142)은 그 패드 하부 전극(142)과 동일 형상의 게이트 절연막(112) 상에 게이트 전극(106)과 동일 재질로 형성된다.The pad lower electrode 142 is formed of the same material as the gate electrode 106 on the gate insulating layer 112 having the same shape as the pad lower electrode 142 .

패드 중간 전극(144)은 층간 절연막(116)을 관통하는 패드 컨택홀(148)을 통해 노출된 패드 하부 전극(142)과 전기적으로 접속된다. 이 패드 중간 전극(144)은 층간 절연막(116) 상에서 소스 및 드레인 전극(108,110)과 동일 재질로 형성된다.The pad middle electrode 144 is electrically connected to the pad lower electrode 142 exposed through the pad contact hole 148 penetrating the interlayer insulating layer 116 . The pad intermediate electrode 144 is formed of the same material as the source and drain electrodes 108 and 110 on the interlayer insulating film 116 .

패드 상부 전극(146)은 내식성 및 내산성이 강한 ITO, IZO 및 ITZO 등으로 형성되며 패드 중간 전극(144)과 직접 접촉된다. 이 패드 상부 전극(146)은 패드 중간 전극(144)의 상부면 및 측면을 덮도록 형성되어 패드 중간 전극(144)을 완전히 밀봉하게 된다. 이에 따라, 패드 상부 전극(146)은 제1 전극(152) 형성시 이용되는 식각액 등에 의해 패드 중간 전극(144)이 손상되거나, 패드 중간 전극(144)이 외부의 수분 등에 노출되어 패드 중간 전극(144)이 산화되는 것을 방지할 수 있다.The pad upper electrode 146 is formed of ITO, IZO, ITZO, etc., which have strong corrosion resistance and acid resistance, and is in direct contact with the pad intermediate electrode 144 . The pad upper electrode 146 is formed to cover the upper surface and side surfaces of the pad intermediate electrode 144 to completely seal the pad intermediate electrode 144 . Accordingly, in the pad upper electrode 146, the pad intermediate electrode 144 is damaged by an etchant used to form the first electrode 152, or the pad intermediate electrode 144 is exposed to external moisture, etc. 144) can be prevented from being oxidized.

화소 영역(AA)에는 차광층(102), 박막 트랜지스터(T), 보조 전극(130), 뱅크(158), 발광 소자(OLED), 격벽(150)이 형성된다.In the pixel area AA, the light blocking layer 102 , the thin film transistor T, the auxiliary electrode 130 , the bank 158 , the light emitting device OLED, and the barrier rib 150 are formed.

박막트랜지스터(T)는 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(120)을 구비한다.The thin film transistor T includes a gate electrode 106 , a source electrode 108 , a drain electrode 110 , and an active layer 120 .

게이트 전극(106)은 그 게이트 전극(106)과 동일 형상의 게이트 절연막(112) 상에 형성된다. 이 게이트 전극(106)은 게이트 절연막(112)을 사이에 두고 액티브층의 채널 영역(122)과 중첩된다. 이러한 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다.The gate electrode 106 is formed on the gate insulating film 112 having the same shape as the gate electrode 106 . The gate electrode 106 overlaps the channel region 122 of the active layer with the gate insulating layer 112 interposed therebetween. The gate electrode 106 may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or It may be a single layer or multiple layers made of an alloy thereof, but is not limited thereto.

드레인 전극(110)은 소스 전극(108)과 마주하며, 층간 절연막(116)을 관통하는 드레인 컨택홀(114D)을 통해 액티브층의 드레인 영역(126)과 접속된다. 또한, 드레인 전극(110)은 무기 보호막(118) 및 유기 보호막(128)을 관통하도록 형성된 화소 컨택홀(114P)을 통해 제1 전극(152)과 접속된다.The drain electrode 110 faces the source electrode 108 and is connected to the drain region 126 of the active layer through a drain contact hole 114D penetrating the interlayer insulating layer 116 . Also, the drain electrode 110 is connected to the first electrode 152 through the pixel contact hole 114P formed to pass through the inorganic passivation layer 118 and the organic passivation layer 128 .

소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(114S)를 통해 액티브층의 소스 영역(124) 및 차광층(102)과 접속된다. 이 때, 소스 컨택홀(114S)은 액티브층의 소스 영역(124) 뿐만 아니라 차광층(102)의 상부면도 노출시킬 수 있도록 드레인 컨택홀(114D)보다 선폭이 넓게 형성된다.The source electrode 108 is connected to the source region 124 of the active layer and the light blocking layer 102 through the source contact hole 114S penetrating the interlayer insulating layer 116 . In this case, the source contact hole 114S has a line width wider than that of the drain contact hole 114D to expose the upper surface of the light blocking layer 102 as well as the source region 124 of the active layer.

이러한 소스 전극(108) 및 드레인 전극(110)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다. 예를 들어, 소스 및 드레인 전극(110)은 구리(Cu), 몰리브덴(Mo) 및 티타늄(Ti)이 적층된 구조로 형성된다.The source electrode 108 and the drain electrode 110 are molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) and copper ( It may be a single layer or a multilayer made of any one of Cu) or an alloy thereof, but is not limited thereto. For example, the source and drain electrodes 110 are formed in a structure in which copper (Cu), molybdenum (Mo), and titanium (Ti) are stacked.

액티브층(120)은 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성한다. 액티브층(120)은 채널 영역(122), 소스 영역(124) 및 드레인 영역(126)를 구비한다.The active layer 120 forms a channel between the source electrode 108 and the drain electrode 110 . The active layer 120 includes a channel region 122 , a source region 124 , and a drain region 126 .

채널 영역(122)은 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩된다. 이러한 채널 영역(122)은 버퍼막(104)을 사이에 두고 차광층(102)과 중첩됨으로써 외부광에 의해 채널 영역(122)이 도체화되는 것을 방지할 수 있다. 소스 영역(124)은 n형 또는 p형 불순물이 주입되며, 소스 컨택홀(114S)를 통해 소스 전극(108)과 접속된다. 드레인 영역(126)은 n형 또는 p형 불순물이 주입되며, 드레인 컨택홀(114D)을 통해 드레인 전극(110)과 접속된다. 한편, 본 발명에 따른 박막트랜지스터의 액티브층(120)은 산화물 반도체층으로 형성될 수도 있다.The channel region 122 overlaps the gate electrode 106 with the gate insulating layer 112 interposed therebetween. The channel region 122 overlaps the light blocking layer 102 with the buffer layer 104 interposed therebetween, thereby preventing the channel region 122 from being conductive by external light. The source region 124 is implanted with n-type or p-type impurities, and is connected to the source electrode 108 through the source contact hole 114S. The drain region 126 is implanted with n-type or p-type impurities, and is connected to the drain electrode 110 through the drain contact hole 114D. Meanwhile, the active layer 120 of the thin film transistor according to the present invention may be formed of an oxide semiconductor layer.

액티브층(120)과 기판(101) 사이에는 버퍼막(104)과 차광층(102)이 형성된다.A buffer layer 104 and a light blocking layer 102 are formed between the active layer 120 and the substrate 101 .

차광층(102)은 액티브층의 채널 영역(122)과 중첩되도록 기판(101) 상에 형성된다. 이 차광층(102)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 채널 영역(122)으로 입사되는 광을 차단하거나 최소화할 수 있다. 이러한 차광층(102)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다. The light blocking layer 102 is formed on the substrate 101 to overlap the channel region 122 of the active layer. Since the light blocking layer 102 absorbs or reflects light incident from the outside, it is possible to block or minimize light incident to the channel region 122 . The light blocking layer 102 is formed of an opaque metal such as Mo, Ti, Al, Cu, Cr, Co, W, Ta, or Ni.

또한, 차광층(102)은 버퍼막(104)보다 선폭이 넓으므로 버퍼막(104)보다 돌출되게 형성된다. 이러한 차광층(102)은 소스 컨택홀(114S)을 통해 노출되어 소스 전극(108)과 전기적으로 접속되므로, 플로팅 게이트로 동작하지 않게 된다. 이에 따라, 플로팅된 차광층에 의해 발생되는 박막트랜지스터의 문턱 전압 변화 등의 바디 효과 발생을 억제할 수 있다.In addition, since the light blocking layer 102 has a wider line width than the buffer layer 104 , it is formed to protrude from the buffer layer 104 . Since the light blocking layer 102 is exposed through the source contact hole 114S and is electrically connected to the source electrode 108, it does not operate as a floating gate. Accordingly, it is possible to suppress the occurrence of a body effect such as a change in the threshold voltage of the thin film transistor generated by the floating light blocking layer.

버퍼막(104)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(104)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(120)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다. 이러한 버퍼막(104)은 차광층(102) 및 액티브층(120)과 동일 마스크로 형성된다. 이에 따라, 차광층(102) 및 액티브층(120) 사이에 위치하는 버퍼막(104)의 선폭은 차광층(102)의 선폭보다 좁고, 액티브층(120)의 선폭과 같거나 넓게 형성된다.The buffer film 104 is formed in a single-layer or multi-layer structure of silicon oxide or silicon nitride on a substrate 101 formed of a plastic resin such as glass or polyimide (PI). The buffer layer 104 prevents diffusion of moisture or impurities generated in the substrate 101 or controls a heat transfer rate during crystallization, so that the active layer 120 can be well crystallized. The buffer layer 104 is formed with the same mask as the light blocking layer 102 and the active layer 120 . Accordingly, the line width of the buffer layer 104 positioned between the light blocking layer 102 and the active layer 120 is narrower than the line width of the light blocking layer 102 , and is formed to be equal to or wider than the line width of the active layer 120 .

보조 전극(130)은 제2 전극(156)의 저항성분을 낮추기 위해 제2 전극(156)과 전기적으로 접촉된다. 이를 위해, 보조 전극(130)은 보조 하부 전극(132), 보조 중간 전극(134) 및 보조 상부 전극(136)을 구비한다.The auxiliary electrode 130 is in electrical contact with the second electrode 156 to lower the resistance component of the second electrode 156 . To this end, the auxiliary electrode 130 includes an auxiliary lower electrode 132 , an auxiliary intermediate electrode 134 , and an auxiliary upper electrode 136 .

보조 하부 전극(132)은 차광층(102)과 동일 평면인, 기판(101) 상에 차광층(102)과 동일 재질로 형성된다.The auxiliary lower electrode 132 is formed on the same plane as the light blocking layer 102 and made of the same material as the light blocking layer 102 on the substrate 101 .

보조 중간 전극(134)은 층간 절연막(116)을 관통하는 제1 보조 컨택홀(138a)을 통해 노출된 보조 하부 전극(132)과 전기적으로 접속된다. 이러한 보조 중간 전극(134)은 소스 및 드레인 전극(108,110)과 동일 평면 상에 동일 재질로 형성된다.The auxiliary intermediate electrode 134 is electrically connected to the auxiliary lower electrode 132 exposed through the first auxiliary contact hole 138a penetrating the interlayer insulating layer 116 . The auxiliary intermediate electrode 134 is formed on the same plane as the source and drain electrodes 108 and 110 and made of the same material.

보조 상부 전극(136)은 무기 보호막(118) 및 유기 보호막(128)을 관통하는 제2 보조 컨택홀(138b)을 통해 노출된 보조 중간 전극(134)과 전기적으로 접속된다. 또한, 보조 상부 전극(136)은 뱅크(158)를 관통하는 제3 보조 컨택홀(138c)을 통해 노출되어 제2 전극(156)과 전기적으로 접속된다. 이러한 보조 상부 전극(136)은 제1 전극(152)과 동일 평면 상에 동일 재질로 형성되며, 제1 전극(152)과 이격되도록 형성된다.The auxiliary upper electrode 136 is electrically connected to the auxiliary intermediate electrode 134 exposed through the second auxiliary contact hole 138b passing through the inorganic passivation layer 118 and the organic passivation layer 128 . In addition, the auxiliary upper electrode 136 is exposed through the third auxiliary contact hole 138c penetrating the bank 158 to be electrically connected to the second electrode 156 . The auxiliary upper electrode 136 is formed of the same material on the same plane as the first electrode 152 , and is formed to be spaced apart from the first electrode 152 .

이러한 보조 하부 전극(132), 보조 중간 전극(134) 및 보조 상부 전극(136)r각각은 제2 전극(156)보다 고전도성을 가지는 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.Each of the auxiliary lower electrode 132 , the auxiliary intermediate electrode 134 , and the auxiliary upper electrode 136 r has higher conductivity than the second electrode 156 , Mo, Ti, Al, Cu, Cr, Co, W, Ta. , formed of an opaque metal such as Ni.

한편, 보조 전극(130)은 도 2에 도시된 바와 같이 보조 중간 전극(134) 없이 보조 하부 전극(132)과 보조 상부 전극(136)으로 이루어질수도 있다. 이 경우, 보조 상부 전극(136)은 층간 절연막(116)을 관통하는 제1 보조 컨택홀(138a)과, 무기 보호막(118) 및 유기 보호막(128)을 관통하는 제2 보조 컨택홀(138b)을 통해 보조 하부 전극(132)과 전기적으로 접속된다.Meanwhile, as shown in FIG. 2 , the auxiliary electrode 130 may include the auxiliary lower electrode 132 and the auxiliary upper electrode 136 without the auxiliary intermediate electrode 134 . In this case, the auxiliary upper electrode 136 includes a first auxiliary contact hole 138a passing through the interlayer insulating layer 116 and a second auxiliary contact hole 138b passing through the inorganic passivation layer 118 and the organic passivation layer 128 . It is electrically connected to the auxiliary lower electrode 132 through

이와 같이, 본 발명의 보조 하부 전극(132)은 차광층(102)과 동일 재질로 동시에 형성되므로, 평탄화를 위한 한 층의 유기 보호막(128)을 구비한다. 반면에, 종래 보조 하부 전극이 패드 상부 전극과 동시에 형성되는 구조에서는 보조 하부 전극과 박막트랜지스터 사이의 절연을 위한 제1 유기 보호막과, 보조 하부 전극 및 보조 상부 전극 사이에 위치하는 제2 유기 보호막을 구비한다. 이에 따라, 본 발명은 종래에 비해 한 층의 유기 보호막(128)만을 구비하므로 구조가 단순화되고 박형화가 용이해진다.As described above, since the auxiliary lower electrode 132 of the present invention is formed of the same material as the light blocking layer 102 at the same time, it includes an organic passivation layer 128 for planarization. On the other hand, in the conventional structure in which the auxiliary lower electrode is formed simultaneously with the pad upper electrode, the first organic passivation layer for insulation between the auxiliary lower electrode and the thin film transistor and the second organic passivation layer positioned between the auxiliary lower electrode and the auxiliary upper electrode be prepared Accordingly, in the present invention, since only one layer of the organic passivation layer 128 is provided compared to the related art, the structure is simplified and thickness reduction is facilitated.

발광 소자(OLED)는 박막 트랜지스터(T)의 드레인 전극(110)과 접속된 제1 전극(152)과, 제1 전극(152) 상에 형성되는 유기 발광층(154)과, 유기 발광층(154) 위에 형성된 제2 전극(156)을 구비한다.The light emitting device OLED includes a first electrode 152 connected to the drain electrode 110 of the thin film transistor T, an organic light emitting layer 154 formed on the first electrode 152 , and an organic light emitting layer 154 . A second electrode 156 formed thereon is provided.

제1 전극(152)은 무기 보호막(118) 및 유기 보호막(128)을 관통하는 화소 컨택홀(114P)을 통해 노출된 드레인 전극(110)과 접속된다. 이 제1 전극(152)은 전면 발광형 유기 발광 표시 장치인 경우, 반사효율이 높은 금속물질을 포함하도록 형성된다. 예를 들어, 제1 전극(152)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전층과, 알루미늄(Al), 은(Ag), APC(Ag;Pb;Cu) 등을 포함하는 금속층이 적층된 구조로 형성된다.The first electrode 152 is connected to the drain electrode 110 exposed through the pixel contact hole 114P penetrating the inorganic passivation layer 118 and the organic passivation layer 128 . In the case of a top emission type organic light emitting diode display, the first electrode 152 is formed to include a metal material having high reflective efficiency. For example, the first electrode 152 may include a transparent conductive layer such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO), aluminum (Al), silver (Ag), APC (Ag; Pb). ;Cu) and the like are formed in a stacked structure.

또한, 제1 전극(152)은 유기 보호막(128)의 일부 및 뱅크(158)를 관통하도록 형성되는 분리홈(160)을 사이에 두고 보조 상부 전극(136)과 이격된다. 이 분리홈(160)에 의해 제1 전극(152) 및 보조 상부 전극(136) 간의 전기적인 쇼트 불량을 방지할 수 있다.Also, the first electrode 152 is spaced apart from the auxiliary upper electrode 136 with a separation groove 160 formed to penetrate a portion of the organic passivation layer 128 and the bank 158 therebetween. An electrical short failure between the first electrode 152 and the auxiliary upper electrode 136 can be prevented by the separation groove 160 .

유기 발광층(154)은 뱅크(158)에 의해 마련된 발광 영역의 제1 전극(152) 상에 형성된다. 유기 발광층(154)은 제1 전극(152) 상에 정공 관련층, 발광층, 전자 관련층 순으로 또는 역순으로 적층되어 형성된다.The organic light emitting layer 154 is formed on the first electrode 152 of the light emitting area provided by the bank 158 . The organic emission layer 154 is formed on the first electrode 152 by stacking the hole-related layer, the emission layer, and the electron-related layer in the order or in reverse order.

뱅크(158)는 도 3에 도시된 바와 같이 제1 전극(152)의 테두리를 따라 형성된다. 즉, 뱅크(158)는 제1 전극(152)의 측면으로부터 안쪽으로 일정거리 이격된 내측면(IS)과, 제1 전극(152)의 측면으로부터 바깥쪽으로 일정거리 이격된 외측면(OS)을 갖는다. 내측면(IS) 및 외측면(OS)을 갖는 뱅크(180)는 유기 발광층(154)이 형성되는 발광 영역을 제외한 제1 전극(152)의 상부면 및 측면을 덮도록 형성된다. 이에 따라, 뱅크(158)는 발광 영역을 제외한 제1 전극(152)의 테두리를 따라 제1 전극(152)의 측면을 덮도록 형성되므로, 발광 영역이 개방된 섬(island)모양을 갖는다.The bank 158 is formed along the edge of the first electrode 152 as shown in FIG. 3 . That is, the bank 158 has an inner surface IS spaced a predetermined distance inward from the side surface of the first electrode 152 and an outer surface OS spaced a predetermined distance outward from the side surface of the first electrode 152 . have The bank 180 having the inner surface IS and the outer surface OS is formed to cover the upper surface and the side surface of the first electrode 152 except for the emission region where the organic emission layer 154 is formed. Accordingly, the bank 158 is formed to cover the side surface of the first electrode 152 along the edge of the first electrode 152 excluding the light emitting area, and thus has an island shape in which the light emitting area is open.

제2 전극(156)은 유기 발광층(154) 및 뱅크(158)의 상부면 및 측면 상에 형성된다. 이 제2 전극(156)은 전면 발광형 유기 발광 표시 장치인 경우, 투명 전도성 산화막(Transparent Conductive Oxide; TCO)으로 형성된다. 이러한 제2 전극(156)은 격벽(150)이 위치하는 제3 보조 컨택홀(138c) 내에서 보조 상부 전극(136)과 전기적으로 접속된다.The second electrode 156 is formed on the top surface and the side surface of the organic light emitting layer 154 and the bank 158 . The second electrode 156 is formed of a transparent conductive oxide (TCO) in the case of a top emission type organic light emitting diode display. The second electrode 156 is electrically connected to the auxiliary upper electrode 136 in the third auxiliary contact hole 138c in which the barrier rib 150 is located.

격벽(150)은 하부면에서 상부면으로 갈수록 폭이 점차적으로 증가하는 역테이퍼 형상으로 형성된다. 이에 따라, 직진성을 가지고 성막되는 유기 발광층(154)은 격벽(150)의 측면에 형성되기 어려워 격벽(150)에 의해 인접한 서브 화소의 유기 발광층(154)과 분리된다. 반면에, 유기 발광층(154)보다 스텝 커버리지가 좋은 제2 전극(156)은 격벽(150) 및 뱅크(158)의 측면에도 형성되므로 보조 상부 전극(136)과의 전기적 접촉이 용이하다.The partition wall 150 is formed in an inverted taper shape in which the width gradually increases from the lower surface to the upper surface. Accordingly, it is difficult for the organic light emitting layer 154 to be formed on the side of the barrier rib 150 to be separated from the organic light emitting layer 154 of an adjacent sub-pixel by the barrier rib 150 . On the other hand, since the second electrode 156 having better step coverage than the organic emission layer 154 is also formed on the sidewalls 150 and the bank 158 , electrical contact with the auxiliary upper electrode 136 is easy.

도 4a 내지 4h는 도 1에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.4A to 4H are cross-sectional views illustrating a method of manufacturing the organic light emitting diode display shown in FIG. 1 .

도 4a를 참조하면, 기판(101) 상에 보조 하부 전극(132), 차광층(102), 버퍼막(104) 및 액티브층(120)이 동시에 형성된다.Referring to FIG. 4A , the auxiliary lower electrode 132 , the light blocking layer 102 , the buffer layer 104 , and the active layer 120 are simultaneously formed on the substrate 101 .

구체적으로, 기판(101) 상에 증착 공정을 통해 불투명 금속층, 버퍼 절연막 및 아몰퍼스 실리콘 박막이 순차적으로 적층된다. 그런 다음, 하프톤 마스크 또는 슬릿 마스크를 이용한 포토리소그래피 공정을 통해 아몰퍼스 실리콘 박막 상에 다단 구조의 포토레지스트 패턴(162)이 형성된다. 이 다단 구조의 포토레지스트 패턴(162)을 마스크로 이용하여 아몰퍼스 실리콘 박막, 버퍼 절연막 및 불투명 금속층을 순차적으로 식각함으로써 액티브층(120), 버퍼막(104), 차광층(102) 및 보조 하부 전극(132)이 형성된다. 이 때, 아몰퍼스 실리콘 박막 및 버퍼 절연막은 불투명 금속층보다 과식각되므로, 액티브층(120) 및 버퍼막(104)은 차광층(102) 및 보조 하부 전극(132)보다 선폭이 좁게 형성된다. 그런 다음, 포토레지스트 패턴(162)을 에싱함으로써 포토레지스트 패턴(162)의 두께가 얇아진다. 이 두께가 얇아진 포토레지스트 패턴(162)을 마스크로 이용하여 노출된 액티브층(120)을 식각한다. 이에 따라, 보조 하부 전극(132) 상부의 액티브층(120)은 제거되고, 차광층(102) 상부의 액티브층(120)은 버퍼막(104) 상에서 버퍼막(104)보다 선폭이 좁게 형성된다. 그런 다음, 액티브층(120) 상부의 포토레지스트 패턴(162)은 스트립 공정을 통해 제거된다.Specifically, an opaque metal layer, a buffer insulating layer, and an amorphous silicon thin film are sequentially stacked on the substrate 101 through a deposition process. Then, a photoresist pattern 162 having a multi-step structure is formed on the amorphous silicon thin film through a photolithography process using a halftone mask or a slit mask. The active layer 120, the buffer layer 104, the light blocking layer 102 and the auxiliary lower electrode are sequentially etched by sequentially etching the amorphous silicon thin film, the buffer insulating layer, and the opaque metal layer using the photoresist pattern 162 having the multi-step structure as a mask. (132) is formed. At this time, since the amorphous silicon thin film and the buffer insulating layer are overetched than the opaque metal layer, the active layer 120 and the buffer layer 104 are formed to have a narrower line width than the light blocking layer 102 and the auxiliary lower electrode 132 . Then, the thickness of the photoresist pattern 162 is reduced by ashing the photoresist pattern 162 . The exposed active layer 120 is etched using the thinned photoresist pattern 162 as a mask. Accordingly, the active layer 120 on the auxiliary lower electrode 132 is removed, and the active layer 120 on the light blocking layer 102 is formed on the buffer film 104 to have a narrower line width than the buffer film 104 . . Then, the photoresist pattern 162 on the active layer 120 is removed through a stripping process.

도 4b를 참조하면, 보조 하부 전극(132), 차광층(102), 버퍼막(104) 및 액티브층(120)이 형성된 기판(101) 상에 게이트 절연막(112), 게이트 전극(106) 및 패드 하부 전극(142)이 동시에 형성된다.Referring to FIG. 4B , a gate insulating film 112 , a gate electrode 106 and The pad lower electrode 142 is simultaneously formed.

구체적으로, 보조 하부 전극(132), 차광층(102), 버퍼막(104) 및 액티브층(120)이 형성된 기판(101) 상에 게이트 절연막(112)이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트 금속층이 형성된다. 게이트 절연막으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 게이트 금속층 및 게이트 절연막을 동시에 패터닝함으로써 게이트 절연막(112), 게이트 전극(106) 및 패드 하부 전극(142)이 동시에 형성된다. 이 때, 게이트 절연막(112)은 게이트 전극(106) 및 패드 하부 전극(142) 하부에서 이들 각각과 동일 형상으로 형성된다.Specifically, the gate insulating film 112 is formed on the substrate 101 on which the auxiliary lower electrode 132, the light blocking layer 102, the buffer film 104, and the active layer 120 are formed, and thereon, deposition such as sputtering is performed. A gate metal layer is formed by the method. An inorganic insulating material such as SiOx or SiNx is used as the gate insulating layer. As the gate metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr, or an alloy thereof is used as a single layer, or is used as a multi-layer structure using them. Then, the gate insulating layer 112 , the gate electrode 106 , and the pad lower electrode 142 are simultaneously formed by simultaneously patterning the gate metal layer and the gate insulating layer through a photolithography process and an etching process. In this case, the gate insulating layer 112 is formed under the gate electrode 106 and the pad lower electrode 142 to have the same shape as each of them.

그리고, 게이트 전극(106)을 마스크로 이용하여 액티브층(120)에 n+형 또는 p+형 불순물을 주입함으로써 액티브층(120)의 소스 영역(124) 및 드레인 영역(126)이 형성된다.In addition, a source region 124 and a drain region 126 of the active layer 120 are formed by implanting n+ type or p+ type impurities into the active layer 120 using the gate electrode 106 as a mask.

한편, 게이트 절연막(112)과 버퍼막(104)은 유사한 재질로 형성되므로, 게이트 절연막(112)의 식각시 보조 하부 전극(132) 상의 버퍼막(104)도 식각되어 제거된다. Meanwhile, since the gate insulating layer 112 and the buffer layer 104 are formed of a similar material, when the gate insulating layer 112 is etched, the buffer layer 104 on the auxiliary lower electrode 132 is also etched and removed.

도 4c를 참조하면, 게이트 절연막(112), 게이트 전극(106) 및 패드 하부 전극(142)이 형성된 기판(101) 상에 소스 컨택홀(114S), 드레인 컨택홀(114D), 패드 컨택홀(148) 및 제1 보조 컨택홀(138a)을 가지는 층간 절연막(116)이 형성된다.Referring to FIG. 4C , a source contact hole 114S, a drain contact hole 114D, and a pad contact hole are formed on the substrate 101 on which the gate insulating layer 112, the gate electrode 106, and the pad lower electrode 142 are formed. 148 , and an interlayer insulating layer 116 having a first auxiliary contact hole 138a is formed.

구체적으로, 게이트 절연막(112), 게이트 전극(106) 및 패드 하부 전극(142)이 형성된 기판(101) 상에 PECVD 등의 증착 방법으로 층간 절연막(116)이 형성된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 층간 절연막(116)이 패터닝됨으로써 소스 컨택홀(114S), 드레인 컨택홀(114D), 패드 컨택홀(148) 및 제1 보조 컨택홀(138a)이 형성된다. 이 때, 드레인 컨택홀(114D)은 액티브층의 드레인 영역(126)을 노출시키도록 형성된다. 소스 컨택홀(114S)은 드레인 컨택홀(114D)보다 선폭이 넓게 형성되어 액티브층의 소스 영역(124) 및 차광층(102)을 노출시키도록 형성된다.Specifically, the interlayer insulating layer 116 is formed on the substrate 101 on which the gate insulating layer 112 , the gate electrode 106 , and the pad lower electrode 142 are formed by a deposition method such as PECVD. Then, the interlayer insulating layer 116 is patterned through a photolithography process and an etching process to form a source contact hole 114S, a drain contact hole 114D, a pad contact hole 148 and a first auxiliary contact hole 138a. do. In this case, the drain contact hole 114D is formed to expose the drain region 126 of the active layer. The source contact hole 114S is formed to have a line width wider than that of the drain contact hole 114D to expose the source region 124 of the active layer and the light blocking layer 102 .

도 4d를 참조하면, 층간 절연막(116)이 형성된 기판(101) 상에 소스 및 드레인 전극(108,110)과, 패드 중간 전극(144) 및 보조 중간 전극(134)이 형성된다.Referring to FIG. 4D , source and drain electrodes 108 and 110 , a pad intermediate electrode 144 , and an auxiliary intermediate electrode 134 are formed on the substrate 101 on which the interlayer insulating layer 116 is formed.

구체적으로, 층간 절연막(116) 상에 스퍼터링 등의 증착 방법으로 데이터 금속층이 형성된다. 데이터 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 데이터 금속층을 패터닝함으로써 층간 절연막(116) 상에 소스 및 드레인 전극(108,110)과, 패드 중간 전극(144) 및 보조 중간 전극(134)이 형성된다.Specifically, a data metal layer is formed on the interlayer insulating layer 116 by a deposition method such as sputtering. As the data metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr, or an alloy thereof is used as a single layer, or is used as a multi-layer structure using them. Then, the source and drain electrodes 108 and 110 , the pad intermediate electrode 144 , and the auxiliary intermediate electrode 134 are formed on the interlayer insulating layer 116 by patterning the data metal layer through a photolithography process and an etching process.

도 4e를 참조하면, 소스 및 드레인 전극(108,110)과, 패드 중간 전극(144) 및 보조 중간 전극(134)이 형성된 기판(101) 상에 무기 보호막(118) 및 유기 보호막(128)이 형성된다.Referring to FIG. 4E , an inorganic passivation layer 118 and an organic passivation layer 128 are formed on the substrate 101 on which the source and drain electrodes 108 and 110 , the pad intermediate electrode 144 , and the auxiliary intermediate electrode 134 are formed. .

구체적으로, 소스 및 드레인 전극(108,110)과, 패드 중간 전극(144) 및 보조 중간 전극(134)이 형성된 기판(101) 상에 무기 보호막(118) 및 유기 보호막(128)이 순차적으로 적층된다. 그런 다음, 포토리소그래피 공정을 유기 보호막(128)이 패터닝되며, 그 유기 보호막(128)을 마스크로 이용하여 무기 보호막(118)을 식각함으로써 화소 컨택홀(114P) 및 제2 보조 컨택홀(138b)이 형성된다. 이 때, 유기 보호막(128) 및 무기 보호막(118)은 패드 영역(PA)에서 제거되어 패드 중간 전극(144)이 노출된다.Specifically, an inorganic passivation layer 118 and an organic passivation layer 128 are sequentially stacked on the substrate 101 on which the source and drain electrodes 108 and 110 , the pad intermediate electrode 144 , and the auxiliary intermediate electrode 134 are formed. Then, the organic passivation layer 128 is patterned through a photolithography process, and the inorganic passivation layer 118 is etched using the organic passivation layer 128 as a mask to form the pixel contact hole 114P and the second auxiliary contact hole 138b. this is formed At this time, the organic passivation layer 128 and the inorganic passivation layer 118 are removed from the pad area PA to expose the pad intermediate electrode 144 .

도 4f를 참조하면, 화소 컨택홀(114P) 및 제2 보조 컨택홀(138b)을 가지는 무기 보호막(118) 및 유기 보호막(128)이 형성된 기판(101) 상에 패드 상부 전극(146)이 형성된다.Referring to FIG. 4F , the pad upper electrode 146 is formed on the substrate 101 on which the inorganic passivation layer 118 having the pixel contact hole 114P and the second auxiliary contact hole 138b and the organic passivation layer 128 are formed. do.

구체적으로, 무기 보호막(118) 및 유기 보호막(128)이 형성된 기판(101) 상에 투명 도전층이 적층된다. 그런 다음, 투명 도전층 상에 포토리소그래피 공정을 통해 포토레지스트 패턴(164)이 형성된다. 그 포토레지스트 패턴(164)을 마스크로 이용하여 투명 도전층을 패터닝함으로써 패드 중간 전극(144) 상에 패드 상부 전극(146)이 형성된다.Specifically, a transparent conductive layer is laminated on the substrate 101 on which the inorganic passivation layer 118 and the organic passivation layer 128 are formed. Then, a photoresist pattern 164 is formed on the transparent conductive layer through a photolithography process. The upper pad electrode 146 is formed on the pad middle electrode 144 by patterning the transparent conductive layer using the photoresist pattern 164 as a mask.

도 4g를 참조하면, 패드 상부 전극(146)이 형성된 기판(101) 상에 제1 전극(152) 및 뱅크(158)가 동시에 형성된다.Referring to FIG. 4G , the first electrode 152 and the bank 158 are simultaneously formed on the substrate 101 on which the pad upper electrode 146 is formed.

구체적으로, 패드 상부 전극(146) 형성시 이용된 포토레지스트 패턴(164)이 잔존하는 기판(101) 상에 적어도 1층의 도전막(166)이 전면 적층된다. 이 때, 도전막(166)은 투명 도전 물질/금속 물질/투명 도전 물질이 순차적으로 적층된 다층 구조로 형성된다. 예를 들어, 도전막(166)은 ITO/Ag alloy/ITO로 형성된다. 그런 다음, 하프톤 마스크 또는 슬릿 마스크를 이용한 포토리소그래피 공정을 통해 도전막(166) 상에 다단 구조의 감광성 패턴(168)이 형성된다. 이 다단 구조의 감광성 패턴(168)을 마스크로 이용하여 도전막(166)을 식각함으로써 제1 전극(152) 및 보조 상부 전극(136)이 형성된다. 이러한 도전막(166)의 식각 공정시 포토레지스트 패턴(164)이 패드 상부 전극(146)을 덮고 있기 때문에 패드 영역(PA)에 위치하는 패드 하부 전극(142), 패드 중간 전극(144) 및 패드 상부 전극(146)의 부식을 방지할 수 있다.Specifically, at least one conductive layer 166 is stacked over the entire surface of the substrate 101 on which the photoresist pattern 164 used when the pad upper electrode 146 is formed remains. In this case, the conductive layer 166 is formed in a multilayer structure in which a transparent conductive material/metal material/transparent conductive material are sequentially stacked. For example, the conductive film 166 is formed of ITO/Ag alloy/ITO. Then, a photosensitive pattern 168 having a multi-level structure is formed on the conductive layer 166 through a photolithography process using a halftone mask or a slit mask. The first electrode 152 and the auxiliary upper electrode 136 are formed by etching the conductive layer 166 using the photosensitive pattern 168 having the multi-level structure as a mask. During the etching process of the conductive layer 166 , since the photoresist pattern 164 covers the pad upper electrode 146 , the pad lower electrode 142 , the pad intermediate electrode 144 , and the pad positioned in the pad area PA. Corrosion of the upper electrode 146 may be prevented.

그런 다음, 다단 구조의 감광성 패턴을 에싱함으로써 화소 영역(AA)에 위치하는 감광성 패턴(168)은 두께가 얇아져 뱅크(158)가 된다. 뱅크(158)는 제1 전극(152) 및 보조 상부 전극(136) 각각의 테두리를 따라 형성된다. 이 때, 뱅크(158)는 제1 전극(152) 상의 발광 영역을 노출시킴과 동시에 제3 보조 컨택홀(138c) 및 분리홈(160)을 가지도록 형성된다. 제3 보조 컨택홀(138c)은 보조 상부 전극(136)을 노출시키며, 분리홈(160)은 뱅크(158) 및 유기 보호막(128)의 일부를 제거함으로써 제1 전극(152) 및 보조 상부 전극(136)이 전기적으로 쇼트되는 것을 방지할 수 있다. 한편, 다단 구조의 감광성 패턴(168)의 에싱 공정시 패드 영역(PA) 상의 포토레지스트 패턴(164)도 에싱되어 제거된다. 그런 다음, 뱅크(158)는 큐어링(curing) 공정을 통해 리플로우(reflow)됨으로써 제1 전극(152) 및 보조 상부 전극(136)의 노출된 측면을 덮도록 형성된다. 이에 따라, 제1 전극(152)의 측면이 추후에 형성되는 제2 전극(156)과 전기적으로 단선(short)되는 것을 방지할 수 있다.Then, the photosensitive pattern 168 positioned in the pixel area AA is thinned to become the bank 158 by ashing the multi-stage photosensitive pattern. The bank 158 is formed along the edges of each of the first electrode 152 and the auxiliary upper electrode 136 . In this case, the bank 158 is formed to expose the light emitting area on the first electrode 152 and to have a third auxiliary contact hole 138c and a separation groove 160 . The third auxiliary contact hole 138c exposes the auxiliary upper electrode 136 , and the separation groove 160 removes a portion of the bank 158 and the organic passivation layer 128 to remove the first electrode 152 and the auxiliary upper electrode. It is possible to prevent the 136 from being electrically shorted. Meanwhile, during the ashing process of the photosensitive pattern 168 having a multi-stage structure, the photoresist pattern 164 on the pad area PA is also ashed and removed. Then, the bank 158 is reflowed through a curing process to cover the exposed side surfaces of the first electrode 152 and the auxiliary upper electrode 136 . Accordingly, it is possible to prevent the side surface of the first electrode 152 from being electrically shorted from the second electrode 156 to be formed later.

도 4h를 참조하면, 제1 전극(152) 및 뱅크(158)가 형성된 기판(101) 상에 격벽(150)이 형성된 후, 유기 발광층(154) 및 제2 전극(156)이 순차적으로 형성된다.Referring to FIG. 4H , after the barrier rib 150 is formed on the substrate 101 on which the first electrode 152 and the bank 158 are formed, the organic light emitting layer 154 and the second electrode 156 are sequentially formed. .

구체적으로, 제1 전극(152) 및 상부 보조 전극(136)과 뱅크(158)가 형성된 기판(101) 격벽용 유기 절연 물질을 도포한 다음, 그 유기 절연 물질을 패터닝함으로써 격벽(150)이 형성된다. 그런 다음, 유기 발광층(154)이 뱅크(158)에 의해 노출된 발광 영역에 형성되고, 유기 발광층(154)이 형성된 기판(101) 상에 제2 전극(156)이 형성된다.Specifically, the barrier rib 150 is formed by applying an organic insulating material for the barrier rib of the substrate 101 on which the first electrode 152 and the upper auxiliary electrode 136 and the bank 158 are formed, and then patterning the organic insulating material. do. Then, the organic light emitting layer 154 is formed in the light emitting region exposed by the bank 158 , and the second electrode 156 is formed on the substrate 101 on which the organic light emitting layer 154 is formed.

이와 같이, 본 발명에서는 차광층(102), 액티브층(120) 및 보조 하부 전극(132)을 동일한 하나의 마스크 공정을 통해 형성하고, 제1 전극(152) 및 뱅크(158)를 동일한 하나의 마스크 공정을 통해 형성한다. 이에 따라, 본 발명에 따른 유기 발광 표시 장치는 종래보다 총 4회의 마스크 공정 수를 저감할 수 있어 생산성을 향상시킬 수 있으며 비용을 절감할 수 있다.As described above, in the present invention, the light blocking layer 102 , the active layer 120 , and the auxiliary lower electrode 132 are formed through the same single mask process, and the first electrode 152 and the bank 158 are formed using the same single mask process. It is formed through a mask process. Accordingly, in the organic light emitting diode display according to the present invention, the number of mask processes can be reduced by four times compared to the prior art, thereby improving productivity and reducing costs.

한편, 본 발명에서는 차광층(102), 액티브층(120) 및 보조 하부 전극(132)을 동일한 하나의 마스크 공정을 통해 형성하는 것을 예로 들어 설명하였지만, 이외에도 차광층(102) 및 보조 하부 전극(132)을 동일한 하나의 마스크 공정으로 형성한 후, 액티브층(120)을 별도의 마스크 공정으로 형성할 수도 있다.Meanwhile, in the present invention, the light blocking layer 102, the active layer 120, and the auxiliary lower electrode 132 are formed through the same single mask process as an example, but in addition to the light blocking layer 102 and the auxiliary lower electrode ( After forming 132 by the same single mask process, the active layer 120 may be formed by a separate mask process.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The above description is merely illustrative of the present invention, and various modifications may be made by those of ordinary skill in the art to which the present invention pertains without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the specification of the present invention do not limit the present invention. The scope of the present invention should be construed by the following claims, and all technologies within the scope equivalent thereto should be construed as being included in the scope of the present invention.

101 : 기판 102 : 차광층
132 : 보조 하부 전극 134 : 보조 중간 전극
136 : 보조 상부 전극 152 : 제1 전극
156 : 제2 전극 158 : 뱅크 101: substrate 102: light blocking layer
132: auxiliary lower electrode 134: auxiliary middle electrode
136: auxiliary upper electrode 152: first electrode
156: second electrode 158: bank

Claims

기판 상에 위치하는 유기 보호막과;
상기 유기 보호막 상에 위치하고, 순서대로 적층된 제1전극, 발광층 및 제2 전극을 가지는 발광 소자와;
상기 기판과 상기 유기 보호막 사이에 위치하고, 상기 발광 소자와 접속된 박막트랜지스터와;
상기 박막트랜지스터 하부에서 상기 박막트랜지스터와 중첩되는 차광층과;
상기 유기 보호막 상에 위치하고, 상기 발광 소자의 상기 제2 전극과 접속되는 보조 상부 전극과;
상기 유기 보호막 상에 위치하고, 상기 제1전극 및 상기 보조 상부 전극을 부분적으로 노출하는 뱅크와;
상기 차광층과 동일 평면 상에 위치하며 상기 보조 상부 전극과 접속되는 보조 하부 전극을 구비하되,
상기 제1전극과 상기 보조 상부 전극 사이에는 상기 유기 보호막의 일부 및 상기 뱅크를 관통하는 분리홈이 위치하는 유기 발광 표시 장치.an organic passivation layer positioned on the substrate;
a light emitting device positioned on the organic passivation layer and having a first electrode, a light emitting layer, and a second electrode stacked in order;
a thin film transistor positioned between the substrate and the organic passivation layer and connected to the light emitting device;
a light blocking layer overlapping the thin film transistor under the thin film transistor;
an auxiliary upper electrode disposed on the organic passivation layer and connected to the second electrode of the light emitting device;
a bank positioned on the organic passivation layer and partially exposing the first electrode and the auxiliary upper electrode;
an auxiliary lower electrode positioned on the same plane as the light blocking layer and connected to the auxiliary upper electrode;
A portion of the organic passivation layer and a separation groove penetrating the bank are positioned between the first electrode and the auxiliary upper electrode.

제 1 항에 있어서,
상기 차광층 상에 위치하며 상기 차광층의 선폭보다 좁은 버퍼막을 추가로 구비하며,
상기 박막트랜지스터의 액티브층은 상기 버퍼막 상에 위치하며 상기 버퍼막의 선폭보다 좁은 폭을 가지는 유기 발광 표시 장치.The method of claim 1,
A buffer film located on the light blocking layer and narrower than the line width of the light blocking layer is additionally provided;
The active layer of the thin film transistor is positioned on the buffer layer and has a width narrower than a line width of the buffer layer.

제 2 항에 있어서,
상기 박막트랜지스터의 소스 전극은 상기 차광층 및 상기 액티브층의 소스 영역과 접속되는 유기 발광 표시 장치.3. The method of claim 2,
A source electrode of the thin film transistor is connected to a source region of the light blocking layer and the active layer.

제 3 항에 있어서,
상기 박막트랜지스터를 덮는 층간 절연막과;
상기 층간 절연막을 관통하여 상기 액티브층의 소스 영역 및 차광층을 노출시키는 소스 컨택홀과;
상기 층간 절연막을 관통하여 상기 액티브층의 드레인 영역을 노출시키는 드레인 컨택홀을 더 구비하며,
상기 소스 컨택홀의 선폭은 상기 드레인 컨택홀의 선폭보다 넓은 유기 발광 표시 장치.4. The method of claim 3,
an interlayer insulating film covering the thin film transistor;
a source contact hole penetrating the interlayer insulating layer to expose a source region of the active layer and a light blocking layer;
a drain contact hole penetrating through the interlayer insulating film to expose a drain region of the active layer;
A line width of the source contact hole is wider than a line width of the drain contact hole.

제 4 항에 있어서,
상기 박막트랜지스터과 상기 유기 보호막 사이에 위치하는 무기 보호막을 더 구비하는 유기 발광 표시 장치.5. The method of claim 4,
The organic light emitting display device further comprising an inorganic passivation layer positioned between the thin film transistor and the organic passivation layer.

제 5 항에 있어서,
상기 보조 하부 전극 및 상기 보조 상부 전극 사이에서 이들과 접속되는 보조 중간 전극을 더 구비하며,
상기 보조 중간전극은 상기 층간 절연막을 관통하는 제1 보조 컨택홀을 통해 보조 하부 전극과 접속되며,
상기 보조 중간 전극은 상기 무기 보호막 및 유기 보호막을 관통하는 제2 보조 컨택홀을 통해 상기 보조 상부 전극과 접속되는 유기 발광 표시 장치.6. The method of claim 5,
An auxiliary intermediate electrode connected thereto between the auxiliary lower electrode and the auxiliary upper electrode is further provided;
The auxiliary intermediate electrode is connected to the auxiliary lower electrode through a first auxiliary contact hole penetrating the interlayer insulating film,
The auxiliary intermediate electrode is connected to the auxiliary upper electrode through a second auxiliary contact hole penetrating the inorganic passivation layer and the organic passivation layer.

기판의 동일층 상에 차광층 및 보조 하부 전극을 형성하는 단계와;
상기 차광층 상에 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터를 덮는 유기 보호막을 형성하는 단계와;
상기 유기 보호막 상에 상기 박막트랜지스터와 접속되는 제1 전극과, 상기 보조 하부 전극과 접속되는 보조 상부 전극과, 뱅크를 형성하는 단계와;
상기 제1 전극 상에 유기 발광층을 형성하는 단계와;
상기 유기 발광층 상에 상기 보조 상부 전극과 접속되는 제2 전극을 형성하는 단계를 포함하되,
상기 제1전극, 상기 보조 상부 전극 및 상기 뱅크를 형성하는 단계는 상기 제1전극과 상기 보조 상부 전극 사이에서 상기 유기 보호막의 일부 및 상기 뱅크를 관통하는 분리홈을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.forming a light blocking layer and an auxiliary lower electrode on the same layer of a substrate;
forming a thin film transistor on the light blocking layer;
forming an organic passivation layer covering the thin film transistor;
forming a first electrode connected to the thin film transistor, an auxiliary upper electrode connected to the auxiliary lower electrode, and a bank on the organic passivation layer;
forming an organic light emitting layer on the first electrode;
Comprising the step of forming a second electrode connected to the auxiliary upper electrode on the organic light emitting layer,
The forming of the first electrode, the auxiliary upper electrode, and the bank may include forming a portion of the organic passivation layer between the first electrode and the auxiliary upper electrode and a separation groove penetrating the bank. A method of manufacturing a display device.

제 7 항에 있어서,
상기 박막트랜지스터를 형성하는 단계는
상기 차광층과 중첩되는 액티브층을 형성하는 단계와;
상기 액티브층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계와;
상기 게이트 전극을 덮는 층간 절연막을 형성하는 단계와;
상기 층간 절연막 상에 소스 및 드레인 전극을 형성하는 단계를 포함하며,
상기 차광층과 상기 액티브층 사이에는 상기 차광층의 선폭보다 좁은 버퍼막이 형성되는 유기 발광 표시 장치의 제조 방법.8. The method of claim 7,
The step of forming the thin film transistor is
forming an active layer overlapping the light blocking layer;
forming a gate insulating layer and a gate electrode on the active layer;
forming an interlayer insulating film covering the gate electrode;
and forming source and drain electrodes on the interlayer insulating film,
A method of manufacturing an organic light emitting display device, wherein a buffer layer narrower than a line width of the light blocking layer is formed between the light blocking layer and the active layer.

제 8 항에 있어서,
상기 액티브층, 상기 차광층, 상기 보조 하부 전극 및 상기 버퍼막은 동일한 하나의 마스크 공정으로 형성되는 유기 발광 표시 장치의 제조 방법.9. The method of claim 8,
The active layer, the light blocking layer, the auxiliary lower electrode, and the buffer layer are formed by the same single mask process.