KR102404053B1 - Switch driving circuit, and the power factor correction circuit including the same - Google Patents
Switch driving circuit, and the power factor correction circuit including the same Download PDFInfo
- Publication number
- KR102404053B1 KR102404053B1 KR1020150116091A KR20150116091A KR102404053B1 KR 102404053 B1 KR102404053 B1 KR 102404053B1 KR 1020150116091 A KR1020150116091 A KR 1020150116091A KR 20150116091 A KR20150116091 A KR 20150116091A KR 102404053 B1 KR102404053 B1 KR 102404053B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- zener diode
- voltage
- gate
- power factor
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
스위치 구동 회로 및 이를 포함하는 역률 보상 회로에 대한 발명으로, 제너 다이오드를 이용한 음전압 오프셋을 제공하여 스위치 구동 시에 오동작을 방지하는 것에 관한 기술이다.
일 실시예에 따른 스위치 구동회로는, 전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로에 있어서, 스위치 제어 입력단에 연결되는 제1제너다이오드, 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 스위치의 게이트(gate)와 소스(source) 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋(negative offset)을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.As an invention of a switch driving circuit and a power factor correction circuit including the same, it is a technology for preventing a malfunction when driving a switch by providing a negative voltage offset using a Zener diode.
A switch driving circuit according to an embodiment is a switch driving circuit for operating a switch implemented by a field effect transistor (FET), a first zener diode connected to a switch control input terminal, and a capacitor connected in parallel to the first zener diode , and a second Zener diode and a third Zener diode that provide a negative offset so that a voltage applied between a gate and a source of the switch is fixed to a negative value.
Description
스위치 구동 회로 및 이를 포함하는 역률 보상 회로에 대한 발명으로, 제너 다이오드를 이용한 음전압 오프셋을 제공하여 스위치 구동 시에 오동작을 방지하는 것에 관한 기술이다.As an invention of a switch driving circuit and a power factor correction circuit including the same, it is a technology for preventing a malfunction when driving a switch by providing a negative voltage offset using a Zener diode.
교류(AC) 전원 시스템의 역률(power factor)은 피상 전력(apparent power)에 대한 부하(load)에 흐르는 유효 전력(real power)의 비율(ratio)로서 정의된다. 이 계수를 역률(power factor)이라고 하며 보통 p.f라 칭한다. 예를 들어, 정현파의 전류 파형 및 전압 파형을 갖는 AC 전원 시스템의 역률은 전류 파형 및 전압 파형 사이의 위상 각(phase angle)의 코사인이다. 직류 회로의 전력계산에서는 전압과 전류를 곱하기만 하면 되지만 교류회로의 전력계산에서는 전류, 전압이 동상인 경우를 제외하고는 반드시 전압과 전류의 실효치에 cosθ라는 계수를 곱해야 한다. 비정현파의 전류 또는 전압 파형을 갖는 AC 전원 시스템의 역률은 몇 개의 인자를 포함하는데, 이러한 인자로는 위상 각에 관련된 변위율(displacement factor) 및 비정현파 파형에 관련된 왜곡률(distortion factor)이 있다. The power factor of an alternating current (AC) power system is defined as the ratio of the real power flowing in the load to the apparent power. This factor is called the power factor and is commonly referred to as p.f. For example, the power factor of an AC power system having sinusoidal current and voltage waveforms is the cosine of the phase angle between the current and voltage waveforms. In the power calculation of a DC circuit, it is only necessary to multiply the voltage and the current, but in the power calculation of an AC circuit, the effective value of the voltage and the current must be multiplied by a coefficient called cosθ, except when the current and voltage are in phase. The power factor of an AC power system with a non-sinusoidal current or voltage waveform includes several factors, including a displacement factor related to phase angle and a distortion factor related to a non-sinusoidal waveform.
일반적으로, 유효 전력(예를 들어, 와트)은 실제의 일(work)을 이루는 전력으로서 정의될 수 있으며, 무효 전력(reactive power)은 실제의 일을 행할 수 있도록 하기 위한 자기장(예를 들어, 손실 전력)을 생성 하는데 요구 되는 전력으로서 정의될 수 있으며, 피상 전력은 원하는 유효 전력을 생성 하는데 필요한 총 전력으로서 정의될 수 있다. AC 전원 시스템의 역률은 0과 1 사이의 범위에서 변화할 수 있으며, 1은 무효 전력 손실이 없는 순수한 저항 회로를 나타낸다. AC 전원 시스템의 역률이 1이 아니면, 전류 파형은 전압 파형을 따르지 않고, 결과적으로 전력이 손실될 뿐만 아니라, AC 전원 시스템을 통과하는 고조파를 잠재적으로 발생시킬 수 있어서, 다른 장치에 지장을 줄 수 있다. 전원에 연결된 부하는 순저항 성분으로 구성되는 경우는 희박하고, 용량성 부하나 유도성 부하를 가지게 되는데, 이로 인해 무효전력 손실이 발생한다. 특히 교류전원을 직류로 변환하여 사용하는 경우는 교류성분을 줄이기 위하여 평활용 캐패시터를 사용하게 되고, 이는 역률을 감소시키는 원인이 된다. 무효전력 손실을 줄이기 위해서 입력전압과 전류가 동위상에 가깝게 만드는 많은 종류의 역률 개선 회로가 사용되고 있으며, 특히 교류전원을 직류전압으로 변환하여 사용하는 장치에서는 승압형 컨버터, 즉 부스트 컨버터를 이용한 역률개선 방식을 많이 사용된다.In general, active power (e.g., watts) can be defined as the power that makes real work, and reactive power is a magnetic field (e.g., Loss power) can be defined as the power required to generate the desired power, and the apparent power can be defined as the total power required to generate the desired active power. The power factor of an AC power system can vary between 0 and 1, where 1 represents a purely resistive circuit with no reactive power loss. If the power factor of the AC power system is not 1, the current waveform will not follow the voltage waveform, resulting in loss of power as well as potentially generating harmonics that pass through the AC power system, which can disrupt other devices. have. The load connected to the power source rarely consists of a pure resistance component and has a capacitive load or an inductive load, which causes reactive power loss. In particular, when AC power is converted to DC and used, a smoothing capacitor is used to reduce the AC component, which reduces the power factor. In order to reduce reactive power loss, many types of power factor correction circuits that make the input voltage and current become close to the same phase are used. method is used a lot.
따라서, 역률 보상(PFC: power factor correction) 회로를 사용하여, AC 전원 시스템의 역률을 증가시킬 수 있다.Accordingly, it is possible to increase the power factor of the AC power system by using a power factor correction (PFC) circuit.
이러한 역률 보상 회로에는 브리지리스(Bridgeless) 역률 보상회로, 세미 브리지리스(Semi bridgeless) 역률 보상 회로, 토템폴 브리지리스(Totem-pole bridgeless) 역률 보상 회로 등이 있다.The power factor correction circuit includes a bridgeless power factor correction circuit, a semi-bridgeless power factor correction circuit, and a totem-pole bridgeless power factor correction circuit.
스위치 구동 회로 및 이를 포함하는 역률 보상 회로에 대한 발명으로, 제너 다이오드를 이용한 음전압 오프셋을 제공하여 스위치 구동 시에 오동작으로 인한 회로 손상을 방지한다.In the invention of a switch driving circuit and a power factor correction circuit including the same, a negative voltage offset using a Zener diode is provided to prevent circuit damage due to a malfunction when driving a switch.
상술한 목적을 달성하기 위한 일 실시예에 따른 스위치 구동회로는,A switch driving circuit according to an embodiment for achieving the above object,
전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로에 있어서, 스위치 제어 입력단에 연결되는 제1제너다이오드, 상기 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 상기 스위치의 게이트(gate)와 소스(source) 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋(negative offset)을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.A switch driving circuit for operating a switch implemented as a field effect transistor (FET), a first zener diode connected to a switch control input terminal, a capacitor connected in parallel to the first zener diode, and a gate of the switch and a second Zener diode and a third Zener diode providing a negative offset so that the voltage applied between the and the source is fixed to a negative value.
또한, 상기 제2제너다이오드 및 상기 제3제너다이오드는, 상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 것을 포함할 수 있다.Also, the second Zener diode and the third Zener diode may be connected in parallel between a gate and a source of the switch and connected in opposite directions.
또한, 상기 제1제너다이오드는, 상기 스위치를 턴 온(turn on) 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 것을 포함할 수 있다.In addition, the first Zener diode may include charging the capacitor with a voltage corresponding to the rating of the first Zener diode based on the level of a switch driving voltage for turning on the switch. can
또한, 상기 제3제너다이오드는, 상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 것을 포함할 수 있다.In addition, in the third Zener diode, when the switch is turned on, a voltage equal to a voltage corresponding to the rating of the first Zener diode is subtracted from the level of the switch driving voltage between the gate and the source. It may include those having a rating to be applied.
또한, 상기 캐패시터는, 상기 스위치를 턴 오프(turn off) 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 것을 포함할 수 있다. In addition, the capacitor may include maintaining a state of being charged with a voltage corresponding to the rating of the first zener diode when a signal for turning off the switch is applied.
또한, 상기 제2제너다이오드는, 상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 것을 포함할 수 있다.In addition, when the switch is turned off, the second zener diode provides a negative voltage offset in which a voltage corresponding to a voltage level charged in the capacitor is fixed to a negative value between the gate and the source. It may include having a rating.
또한, 상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항, 및 상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드를 더 포함할 수 있다.In addition, a first resistor connected to the anode of the first Zener diode and the gate of the switch to control the turn-on speed of the switch, and the anode of the first Zener diode and the gate of the switch It may further include a diode connected to control a turn-off speed of the switch.
또한, 상기 다이오드의 애노드(anode) 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항을 더 포함할 수 있다.In addition, a second resistor connected between the anode of the diode and the gate and the ground of the switch to lower the voltage between the gate and the source may be further included.
또한, 상기 스위치는, 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 것을 더 포함할 수 있다.In addition, the switch may further include one implemented as a gallium nitride (GaN) field effect transistor (FET).
또한, 상술한 목적을 달성하기 위한 일 실시예에 따른 역률 보상 회로는,In addition, the power factor correction circuit according to an embodiment for achieving the above object,
교류 입력 전압을 직류 전압으로 변환하는 토템폴(totem pole) 역률 보상 회로(power factor correction circuit)에 있어서, 스위치 제어 입력단에 연결되는 제1제너다이오드, 상기 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.A totem pole power factor correction circuit for converting an AC input voltage into a DC voltage, comprising: a first zener diode connected to a switch control input terminal; a capacitor connected in parallel to the first zener diode; and and a second Zener diode and a third Zener diode providing a negative voltage offset so that the voltage applied between the gate and the source of the switch is fixed to a negative value.
또한, 상기 제2제너다이오드 및 상기 제3제너다이오드는, 상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 것을 포함할 수 있다.Also, the second Zener diode and the third Zener diode may be connected in parallel between a gate and a source of the switch and connected in opposite directions.
또한, 상기 제1제너다이오드는, 상기 스위치를 턴 온 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 것을 포함할 수 있다.The first Zener diode may include charging the capacitor with a voltage corresponding to a rating of the first Zener diode based on a level of a switch driving voltage for turning on the switch.
또한, 상기 제3제너다이오드는, 상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 것을 포함할 수 있다.In addition, in the third Zener diode, when the switch is turned on, a voltage equal to a voltage corresponding to the rating of the first Zener diode is subtracted from the level of the switch driving voltage between the gate and the source. It may include those having a rating to be applied.
또한, 상기 캐패시터는, 상기 스위치를 턴 오프 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 것을 포함할 수 있다. In addition, the capacitor may include maintaining a state of being charged with a voltage corresponding to the rating of the first zener diode when a signal for turning off the switch is applied.
또한, 상기 제2제너다이오드는, 상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 것을 포함할 수 있다.In addition, when the switch is turned off, the second zener diode provides a negative voltage offset in which a voltage corresponding to a voltage level charged in the capacitor is fixed to a negative value between the gate and the source. It may include having a rating.
또한, 상기 제1제너다이오드의 애노드 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항, 및 상기 제1제너다이오드의 애노드 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드를 더 포함할 수 있다.In addition, a first resistor connected to the anode of the first Zener diode and the gate of the switch to control a turn-on speed of the switch, and the anode of the first Zener diode and the gate of the switch connected to the switch to turn the switch It may further include a diode for adjusting the off speed.
또한, 상기 다이오드의 애노드 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항을 더 포함할 수 있다.In addition, a second resistor connected between the anode of the diode and the gate and the ground of the switch to lower the voltage between the gate and the source may be further included.
또한, 상기 스위치는, 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 것을 포함할 수 있다.In addition, the switch may include one implemented as a gallium nitride (GaN) field effect transistor (FET).
또한, 상술한 목적을 달성하기 위한 일 실시예에 따른 전자 제품은,In addition, an electronic product according to an embodiment for achieving the above object,
전계효과 트랜지스터(FET)로 구현되는 스위치를 동작시키는 스위치 구동회로를 포함하는 토템폴 역률 보상회로가 마련된 전자 제품에 있어서,In the electronic product provided with a totem pole power factor correction circuit including a switch driving circuit for operating a switch implemented as a field effect transistor (FET),
스위치 제어 입력단에 연결되는 제1제너다이오드, 상기 제1제너다이오드에 병렬로 연결되는 캐패시터, 및 상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드를 포함한다.A first zener diode connected to the switch control input terminal, a capacitor connected in parallel to the first zener diode, and a second negative voltage offset for providing a negative voltage offset so that a voltage applied between a gate and a source of the switch is fixed to a negative value It includes a Zener diode and a third Zener diode.
제너 다이오드를 이용한 음전압 오프셋을 제공하여 턴 오프 되어 있는 스위치가 턴 온 되는 오동작을 방지할 수 있다. 나아가 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 토템폴 역률 보상 회로를 구성하여 회로의 고효율화와 에너지 손실 저감을 실현할 수 있다.By providing a negative voltage offset using a Zener diode, it is possible to prevent a malfunction in which the turned-off switch is turned on. Furthermore, by configuring a totem pole power factor correction circuit implemented with a gallium nitride (GaN) field effect transistor (FET), it is possible to realize high efficiency of the circuit and reduction of energy loss.
도 1은 일 실시예에 따른 토템폴 역률 보상 회로를 도시한 회로도이다.
도 2는 일 실시예에 따른 토템폴 역률 보상 회로에서 공통 모드 전압의 파형을 도시한 그래프이다.
도 3은 토템폴 역률 보상 회로의 스위치 구동시 생성되는 도통 전류 현상을 도시한 개념도이다.
도 4는 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.
도 5는 일 실시예에 따라 제1스위칭 소자의 스위치 구동회로를 도시한 회로도이다.
도 6은 일 실시예에 따라 제1스위칭 소자가 턴 온 되는 경우에 음전압 오프셋이 제공되는 개념도이다.
도 7은 일 실시예에 따라 제1스위칭 소자가 턴 오프 되는 경우에 음전압 오프셋이 제공되는 개념도이다.
도 8은 일 실시예에 따라 음전압 오프셋이 제공된 스위치 구동회로에서 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.1 is a circuit diagram illustrating a totem pole power factor correction circuit according to an exemplary embodiment.
2 is a graph illustrating a waveform of a common mode voltage in a totem pole power factor correction circuit according to an exemplary embodiment.
3 is a conceptual diagram illustrating a conduction current phenomenon generated when a switch of a totem pole power factor correction circuit is driven.
4 is a graph illustrating a voltage spike phenomenon due to a conduction current generated when a switch is driven.
5 is a circuit diagram illustrating a switch driving circuit of a first switching element according to an exemplary embodiment.
6 is a conceptual diagram in which a negative voltage offset is provided when a first switching element is turned on according to an exemplary embodiment.
7 is a conceptual diagram in which a negative voltage offset is provided when a first switching element is turned off according to an exemplary embodiment.
8 is a graph illustrating a voltage spike phenomenon due to a conduction current generated when a switch is driven in a switch driving circuit provided with a negative voltage offset according to an exemplary embodiment.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도 면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. Advantages and features of the present invention, and a method of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings.
본 명세서에 기재된 실시 예와 도면에 도시된 구성은 개시된 발명의 바람 직한 예에 불과할 뿐이며, 본 출원의 출원시점에 있어서 본 명세서의 실시 예와 도면을 대체할 수 있는 다양한 변형 예들이 있음을 이해하여야 한다.It should be understood that the embodiments described in this specification and the configurations shown in the drawings are only preferred examples of the disclosed invention, and there are various modifications that can replace the embodiments and drawings of the present specification at the time of filing of the present application. do.
이하 첨부된 도면을 참조하여 스위치 구동회로 및 이를 포함하는 역률 보상 회로를 후술된 실시예들에 따라 상세하게 설명하도록 한다. 나아가, 스위치 구동회로를 포함하는 역률 보상 회로가 마련된 전자 제품을 설명한다. 도면에서 동일한 도면 부호는 동일한 구성요소를 나타내며, 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.Hereinafter, a switch driving circuit and a power factor correction circuit including the same will be described in detail according to the embodiments described below with reference to the accompanying drawings. Furthermore, an electronic product provided with a power factor correction circuit including a switch driving circuit will be described. In the drawings, the same reference numerals denote the same components, and overlapping descriptions thereof will be omitted. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. In this specification, terms such as first, second, etc. are used to distinguish one component from another, and the component is not limited by the terms.
본원 명세서 전체에서, "스위칭 소자"는 전기 전자 기기에서 전류를 연결해 주거나 차단해 주는 배선 소자를 의미한다. 이러한 스위칭 소자는, 제어 신호에 따라 전류를 연결하는 트랜지스터를 포함하고, 바이폴라 접합 트랜지스터(BJT), 및 전계효과 트랜지스터(FET)를 포함하나 반드시 이에 한정되지는 아니한다. Throughout this specification, a "switching element" refers to a wiring element that connects or blocks a current in an electrical and electronic device. Such a switching device includes a transistor for connecting a current according to a control signal, and includes, but is not limited to, a bipolar junction transistor (BJT), and a field effect transistor (FET).
다만, 스위칭 소자가 예를 들어 전계효과 트랜지스터(FET)로서 동작하는 경우, 스위칭 소자가 게이트(gate) 단자, 드레인(drain) 단자, 소스(source) 단자를 포함하고, 입력된 신호에 따라 드레인 단자가 소스 단자로서 기능할 수 있고, 소스 단자가 드레인 단자로 기능할 수 있음은 자명한 사항이다.However, when the switching element operates as, for example, a field effect transistor (FET), the switching element includes a gate terminal, a drain terminal, and a source terminal, and a drain terminal according to an input signal. It is self-evident that may function as a source terminal, and that the source terminal may function as a drain terminal.
또한, 스위칭 소자는 동작하는 전압에 따라, 저전압에서 동작하는 저전압 스위칭 소자(LN)와 고전압에서 동작하는 고전압 스위칭 소자(HN)로 구분될 수 있다. 특히, 고전압 스위칭 소자(HN)는 드레인 단자에 고전압을 인가해도 견딜 수 있는 스위칭 소자로서 통상적으로 각종 전력용 소자에서 사용되고 있다.In addition, the switching device may be divided into a low voltage switching device LN operating at a low voltage and a high voltage switching device HN operating at a high voltage according to an operating voltage. In particular, the high voltage switching device HN is a switching device that can withstand even when a high voltage is applied to the drain terminal, and is generally used in various power devices.
이러한 고전압 스위칭 소자들로는 DMOSFET(Double-diffused MOSFET), 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor: IGBT), EDMOSFET(Extended Drain MOSFET), LDMOSFET(Lateral Double-diffused MOSFET) 및 질화 갈륨(GaN) 트랜지스터 등이 있으나 반드시 이에 한정되지는 아니한다.These high-voltage switching devices include double-diffused MOSFETs (DMOSFETs), insulated gate bipolar transistors (IGBTs), extended drain MOSFETs (EDMOSFETs), lateral double-diffused MOSFETs (LDMOSFETs), and gallium nitride (GaN) transistors. However, the present invention is not necessarily limited thereto.
또한, 본원 명세서 전체에서 "턴 온(turn on)"이라 함은, 스위칭 소자를 비전도 상태에서 전도 상태로 변화시키는 것을 의미한다. 특히 스위칭 소자에 전류가 흐르도록 게이트에 신호를 공급하는 것을 의미한다. 반면, "턴 오프(turn off)"라 함은, 스위칭 소자를 전도 상태에서 비전도 상태로 변화시키는 것을 의미한다.Also, throughout the present specification, "turn on" means changing a switching element from a non-conducting state to a conducting state. In particular, it means supplying a signal to the gate so that a current flows through the switching element. On the other hand, "turn off" means changing the switching element from a conducting state to a non-conducting state.
개시된 발명은 에어컨을 비롯한 가전 단상 시스템, 디스플레이 구동 시스템 등 대부분의 전기 장치 및 전자 제품에서 일반적으로 사용되는 역률 보상 회로에 관한 것이다. 가전 단상 시스템은 역률 보상 회로, 인버터, 모터로 구성되며 디스플레이 구동 시스템은 역률 보상 회로, 컨버터, 부하로 구성될 수 있다. 이들 시스템에서 역률 보상 회로는 AC 입력 전압과 입력 전류의 역률을 보상하며 인버터 에서 필요로 하는 DC 정 전압을 만들어 줄 수 있다. 대부분의 전기, 전자 제품에서 역률 규제가 적용되며 이를 위해서 역률 보상 회로는 필요한 장치이다.The disclosed invention relates to a power factor correction circuit generally used in most electrical devices and electronic products, such as a single-phase home appliance system including an air conditioner, a display driving system, and the like. A single-phase home appliance system is composed of a power factor correction circuit, an inverter, and a motor, and the display driving system may be composed of a power factor correction circuit, a converter, and a load. In these systems, the power factor correction circuit compensates the power factor of the AC input voltage and the input current and can make the DC constant voltage required by the inverter. Power factor regulation is applied to most electrical and electronic products, and a power factor correction circuit is a necessary device for this.
도 1은 일 실시예에 따른 토템폴 역률 보상 회로를 도시한 회로도이고, 도 2는 일 실시예에 따른 토템폴 역률 보상 회로에서 공통 모드 전압의 파형을 도시한 그래프이다.1 is a circuit diagram illustrating a totem pole power factor correction circuit according to an embodiment, and FIG. 2 is a graph illustrating a waveform of a common mode voltage in the totem pole power factor correction circuit according to an embodiment.
도 1에 개시된 바와 같이, 토템폴 브리지리스 역률 보상 회로(Totem pole bridgeless power factor correction circuit)는 인덕터(L), 제1스위칭 소자(S1), 제2스위칭 소자(S2), 다이오드(D1, D2) 및 출력 캐패시터(C0)를 포함할 수 있다.1, the totem pole bridgeless power factor correction circuit includes an inductor L, a first switching element S1, a second switching element S2, and diodes D1 and D2. and an output capacitor (C 0 ).
인덕터(L)는 입력 교류 전압(VAC)에 연결될 수 있고, 동시에 제2스위칭 소자(S2)의 소스(source) 단에 연결될 수 있으며, 제1스위칭 소자(S1)의 드레인(drain) 단은 제2스위칭 소자(S2)의 소스(source) 단에 연결될 수 있다. 또한, 다이오드(D1, D2)의 캐소드(cathode) 단은 각각 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)의 드레인 단에 연결될 수 있으며, 출력 캐패시터(C0)의 일 단에 연결될 수 있다.The inductor L may be connected to the input AC voltage V AC , and at the same time connected to a source terminal of the second switching element S 2 , and a drain terminal of the first switching element S1 . may be connected to a source terminal of the second switching element S2. In addition, the cathode ends of the diodes D1 and D2 may be connected to the drain ends of the first switching element S1 and the second switching element S2, respectively, and to be connected to one end of the output capacitor C 0 . can
기생 커패시터는 회로의 여러가지 환경에 의해서 발생하는 캐패시턴스(capacitance) 성분을 의미한다. 일반적인 캐패시터(capacitor)는 양쪽에 금속판이 마주보고 있고, 중간에 유전 물질을 삽입하여 교류(AC)가 인가되는 경우 유도 전류가 흐르도록 하는 것이다. 이와 같이 회로에서 인접한 도선 사이에 교류가 인가됨에 따라 도선과 도선 사이에 캐패시턴스(capacitance) 성분이 있는 것처럼 보이는 것을 기생 캐패시터 라고 한다. 도 1에서는 Ccm가 기생 캐패시터를 의미한다.The parasitic capacitor refers to a capacitance component generated by various environments of a circuit. A typical capacitor has metal plates facing each other, and a dielectric material is inserted in the middle to allow an induced current to flow when alternating current (AC) is applied. In this way, when alternating current is applied between adjacent conductors in a circuit, it is called a parasitic capacitor when it appears that there is a capacitance component between the conductor and the conductor. In FIG. 1, C cm denotes a parasitic capacitor.
제1스위칭 소자(S1) 및 제2스위칭 소자(S2)의 게이트(gate) 신호는 구형파의 형태이고, 제어부는 펄스 폭 변환(PWM) 또는 펄스 주파수 변환(PFM)된 게이트 신호를 사용하여 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)를 구동 시킬 수 있다. 펄스 폭 변환(pulse width modulation)은 아날로그 신호를 유선 또는 무선 방식으로 전송하는 경우에 노이즈에 의한 아날로그 신호의 손상이 발생 하므로 노이즈에 강한 디지털 신호로 변환하여 전송하는 방식의 일종이다. 즉, 펄스 폭 변환은 아날로그 신호를 디지털 값으로 변환한 만큼 펄스 폭을 변환하는 방식으로, 신호의 진폭이 큰 경우에는 펄스의 폭이 커지고 진폭이 작을 때에는 펄스의 폭이 작아진다. 펄스 주파수 변환(pulse frequency modulation)은 신호의 크기에 따라서 펄스의 반복 주파수를 바꾸는 변환 방식으로 신호가 클 때 반복 주파수는 높아지고, 신호가 작을 때 반복 주파수는 낮아진다. 이렇게 스위칭 소자의 동작을 제어하는 것은 일반적으로 사용되고 있는 방법에 해당 한다.The gate signals of the first switching element S1 and the second switching element S2 are in the form of a square wave, and the control unit uses the pulse width converted (PWM) or pulse frequency converted (PFM) gate signal to the first The switching element S1 and the second switching element S2 may be driven. Pulse width modulation is a type of transmission method after converting an analog signal into a digital signal that is strong against noise because damage to the analog signal occurs when an analog signal is transmitted in a wired or wireless manner. That is, the pulse width conversion is a method of converting the pulse width as much as the analog signal is converted to a digital value. When the amplitude of the signal is large, the width of the pulse becomes large, and when the amplitude is small, the width of the pulse becomes small. Pulse frequency modulation is a conversion method of changing the repetition frequency of a pulse according to the size of a signal. When the signal is large, the repetition frequency is high, and when the signal is small, the repetition frequency is low. Controlling the operation of the switching element in this way corresponds to a generally used method.
제1스위칭 소자(S1) 및 제2스위칭 소자(S2)는 질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현될 수 있다. 기존에는 스위칭 소자로 실리콘 금속 산화막 반도체 전계효과 트랜지스터(Si MOSFET)이 주로 사용되었으나, 최근 차세대 전력 반도체 소자로 알려지고 있는 질화 갈륨 전계효과 트랜지스터(GaN FET)는 기존의 Si MOSFET에 비해 와이드 밴드 갭(Wide Band Gap) 반도체가 가지는 특징으로 인하여 상대적으로 낮은 도통 저항을 가지므로 그로 인한 발열 발생이 최소화될 수 있다. 또한, 소자 캐패시턴스(capacitance) 값이 작으며, 짧은 스위칭 턴 온 및 턴 오프 시간에 따른 고속 스위칭이 가능하여 스위칭 시에 발생하는 손실이 Si MOSFET에 비하여 현저하게 작다. 따라서, GaN FET으로 구현된 스위칭 소자를 이용하여 역률 보상 회로의 고효율화가 가능하다. 나아가, GaN FET 소자의 고주파 스위칭으로 인해 수동 소자의 부피가 작아질 수 있어서 회로의 고밀도화가 가능해지며, GaN FET 소자의 높은 역회복 특성을 이용하여 역률 보상 회로의 성능을 극대화 할 수 있다. The first switching device S1 and the second switching device S2 may be implemented as gallium nitride (GaN) field effect transistors (FETs). In the past, silicon metal oxide semiconductor field effect transistors (Si MOSFETs) were mainly used as switching devices. Wide Band Gap) has a relatively low conduction resistance due to the characteristics of the semiconductor, so that generation of heat can be minimized. In addition, the device capacitance value is small, and high-speed switching according to a short switching turn-on and turn-off time is possible, so that the loss occurring during switching is significantly smaller than that of a Si MOSFET. Therefore, it is possible to increase the efficiency of the power factor correction circuit by using a switching device implemented as a GaN FET. Furthermore, due to the high-frequency switching of the GaN FET device, the volume of the passive device can be reduced, enabling high-density circuitry, and maximizing the performance of the power factor correction circuit by using the high reverse recovery characteristic of the GaN FET device.
도 1에 도시된 토템폴 브리지리스 역률 보상 회로 형태는, 회로의 한쪽 레그(leg)에는 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)가 마련되고, 다른 한 쪽 레그에는 저주파수 다이오드(D1, D2)가 마련될 수 있다. 이로써 교류 입력 전원이 양의 값인 경우에는 공통 모드 전압(common mode voltage; Vcm)이 영전위를 가지고, 교류 입력 전원이 음의 값인 경우에는 DC 링크 전압(DC link voltage)을 갖는다.In the form of the totem pole bridgeless power factor correction circuit shown in FIG. 1, a first switching element S1 and a second switching element S2 are provided on one leg of the circuit, and a low-frequency diode D1 is provided on the other leg. , D2) may be provided. Accordingly, when the AC input power has a positive value, the common mode voltage (V cm ) has a zero potential, and when the AC input power has a negative value, it has a DC link voltage.
DC 링크 전압이란, 컨버터(converter)와 인버터(inverter)로부터 이루어지는 전력 변환 회로의 주 시스템에서 컨버터와 인버터의 중간인 직류회로 전압을 의미한다. 즉, DC 링크 전압이란 교류(AC)에서 직류(DC)로 변환되었을 때, DC 양단의 전압을 말하는 것으로 직류 스테이지 전압(DC stage voltage) 이라고도 한다.The DC link voltage means a DC circuit voltage intermediate between the converter and the inverter in the main system of the power conversion circuit formed from the converter and the inverter. That is, the DC link voltage refers to the voltage across DC when converted from alternating current (AC) to direct current (DC), and is also referred to as DC stage voltage.
따라서, 토템폴 역률 보상 회로에서는 공통 모드 전압이 도 2에 도시된 바와 같이 60Hz의 사각파 전압으로 나타나게 되므로 공통 모드 노이즈(common mode noise) 특성이 개선될 수 있다. 또한, 추가적인 소자가 필요하지 않고 도통 경로의 반도체 소자도 기본 브리지리스 방식과 동일하므로 높은 효율을 얻을 수 있다.Accordingly, in the totem pole power factor correction circuit, the common mode voltage appears as a square wave voltage of 60 Hz as shown in FIG. 2 , so that the common mode noise characteristic may be improved. In addition, since an additional element is not required and the semiconductor element of the conduction path is the same as that of the basic bridgeless method, high efficiency can be obtained.
도 3은 토템폴 역률 보상 회로의 스위치 구동시 생성되는 도통 전류 현상을 도시한 개념도이고, 도 4는 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.3 is a conceptual diagram illustrating a conduction current phenomenon generated when a switch is driven in a totem pole power factor correction circuit, and FIG. 4 is a graph illustrating a voltage spike phenomenon due to a conduction current generated when the switch is driven.
도 3은 일 실시예에 따라 도 1에 도시된 토템폴 브리지리스 역률 보상 회로의 제1스위칭 소자(S1)의 스위치 구동회로를 구체적으로 도시한 것이나, 제2스위칭 소자(S2)의 스위치 구동회로를 예로 들어 설명할 수도 있다.FIG. 3 specifically shows the switch driving circuit of the first switching element S1 of the totem pole bridgeless power factor correction circuit shown in FIG. 1 according to an embodiment, but the switch driving circuit of the second switching element S2 is shown in FIG. It can also be explained with an example.
도 3을 참조하면, 상술한 질화 갈륨 전계효과 트랜지스터(GaN FET)의 빠른 스위칭 특성은 회로의 고효율화에 유리하지만 한편으로는 기생 성분들에 의해 발생하는 노이즈가 문제될 수 있다. 즉, 제1스위칭 소자(S1)의 스위칭으로 인하여 GaN FET 스위치의 드레인(drain) 단과 소스(source) 단 사이의 전압(Vds)이 급격하게 변하게 되면, 수학식 1에 따라서 스위치의 게이트(gate) 단과 드레인(drain) 단 사이의 기생 커패시턴스(Cgd)를 통해 흐르도록 유기되는 도통 전류(shoot through current)가 생성될 수 있다.Referring to FIG. 3 , the above-described fast switching characteristics of the gallium nitride field effect transistor (GaN FET) are advantageous for high efficiency of the circuit, but on the other hand, noise generated by parasitic components may be a problem. That is, when the voltage V ds between the drain terminal and the source terminal of the GaN FET switch is rapidly changed due to the switching of the first switching element S1 , the gate of the switch according to Equation 1 ) and the drain (drain) terminal may be induced to flow through the parasitic capacitance (C gd ) shoot through current (shoot through current) can be generated.
이렇게 생성된 도통 전류로부터 수학식 2에 의하여 스위치의 게이트 단과 소스 단 사이의 전압(Vgs)에 도 3에 도시된 것과 같은 전압 스파이크가 야기될 수 있다.A voltage spike as shown in FIG. 3 may be induced in the voltage (V gs ) between the gate terminal and the source terminal of the switch by Equation 2 from the generated conduction current.
전압 스파이크는 신호의 펄스(pulse) 폭(width)에 비하여 매우 짧은 폭을 가지면서 펄스 모양이 일그러지는 것으로 회로의 스위칭 동작에 있어서 발생하는 단 시간의 전압 또는 전류 진폭을 의미한다. 스위칭 소자의 스위칭 속도가 빠를수록 기생 커패시턴스(Cgd)를 통해 흐르도록 유기되는 전류와 그로 인해 유도되는 전압 스파이크가 더 커질 수 있다.The voltage spike has a very short width compared to the pulse width of the signal and the pulse shape is distorted. It means a short-time voltage or current amplitude that occurs in the switching operation of the circuit. The faster the switching speed of the switching element is, the greater the current induced to flow through the parasitic capacitance C gd and the voltage spike induced thereby may become larger.
도 4를 참조하면, 제1스위칭 소자(S1)의 게이트와 소스 사이의 전압 Vgs에 15V가 인가된 경우에는 제 1스위칭 소자(S1)가 턴 온 상태이고, 0V가 인가된 경우에는 제 1스위칭 소자(S1)가 턴 오프 상태이다. 15V는 일 실시예에 불과하며 다른 전압 값으로 조절될 수 있다.Referring to FIG. 4 , when 15V is applied to the voltage V gs between the gate and the source of the first switching element S1 , the first switching element S1 is turned on, and when 0V is applied, the first The switching element S1 is turned off. 15V is only an example and may be adjusted to other voltage values.
Vgs에 0V가 인가된 경우에는 제1스위칭 소자(S1)는 턴 오프 상태여야 함에도 불구하고, 상술한 바와 같은 전압 스파이크로 인하여 턴 온 상태가 될 수 있다. 즉, 제1스위칭 소자(S1)의 게이트 단과 소스 단 사이의 전압(Vgs)에 야기되는 전압 스파이크가 제1스위칭 소자(S1)의 문턱전압(threshold voltage)보다 큰 경우에 스위칭 소자의 오작동이 유발될 수 있다.When 0V is applied to V gs , although the first switching element S1 should be turned off, it may be turned on due to the voltage spike as described above. That is, when the voltage spike caused by the voltage V gs between the gate terminal and the source terminal of the first switching element S1 is greater than the threshold voltage of the first switching element S1 , the malfunction of the switching element occurs. can be induced
따라서, 이러한 전압 스파이크로 인해 제1스위칭 소자(S1) 및 제2스위칭 소자(S2)가 모두 턴 온 되는 경우, 암 쇼트(arm short) 현상이 유발되어 스위칭 소자가 손상될 수 있다. 이러한 문제점을 해결하기 위해서 음전압 오프셋(negative offset)을 제공하는 스위치 구동회로가 필요하다.Accordingly, when both the first switching element S1 and the second switching element S2 are turned on due to the voltage spike, an arm short phenomenon may be induced and the switching element may be damaged. In order to solve this problem, a switch driving circuit providing a negative voltage offset is required.
도 5는 일 실시예에 따라 제1스위칭 소자의 스위치 구동회로를 도시한 회로도이고, 도 6은 일 실시예에 따라 제1스위칭 소자가 턴 온 되는 경우에 음전압 오프셋이 제공되는 개념도이고, 도 7은 일 실시예에 따라 제1스위칭 소자가 턴 오프 되는 경우에 음전압 오프셋이 제공되는 개념도이다.5 is a circuit diagram illustrating a switch driving circuit of a first switching element according to an embodiment, and FIG. 6 is a conceptual diagram in which a negative voltage offset is provided when the first switching element is turned on according to an embodiment; 7 is a conceptual diagram in which a negative voltage offset is provided when the first switching element is turned off according to an exemplary embodiment.
도 5내지 도 7에서는 제1스위칭 소자(S1)의 스위치 구동 회로를 실시예로 하여 설명하나, 후술하는 내용들은 제2스위칭 소자(S2)에도 동일하게 적용될 수 있다.5 to 7 , the switch driving circuit of the first switching element S1 will be described as an embodiment, but the following contents may be equally applied to the second switching element S2.
도 5를 참조하면, 일 실시예에 따른 스위치 구동회로는 제1제너다이오드(Z1), 캐패시터(C), 제2제너다이오드(Z2), 제3제너다이오드(Z3), 제1저항(R1), 제2저항(R2) 및 다이오드(D)를 포함할 수 있다. Referring to FIG. 5 , a switch driving circuit according to an exemplary embodiment includes a first Zener diode Z1, a capacitor C, a second Zener diode Z2, a third Zener diode Z3, and a first resistor R1. , a second resistor R2 and a diode D may be included.
제1제너다이오드(Z1)는 스위치 제어 입력단에 연결될 수 있고 캐패시터(C)는 제1제너다이오드(Z1)에 병렬로 연결될 수 있다. 제1저항(R1) 및 다이오드(D)는 제1제너다이오드(Z1)의 애노드(anode) 및 제1스위칭 소자(S1)의 게이트(gate)에 연결될 수 있다. 또한, 제2저항(R2)은 다이오드(D)의 애노드 및 제1스위칭 소자(S1)의 게이트와 접지(ground) 사이에 연결될 수 있고, 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 제1스위칭 소자(S1)의 게이트와 소스 사이에 병렬로 연결될 수 있다. 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 서로 반대로 연결될 수 있다.The first Zener diode Z1 may be connected to the switch control input terminal and the capacitor C may be connected to the first Zener diode Z1 in parallel. The first resistor R1 and the diode D may be connected to an anode of the first Zener diode Z1 and a gate of the first switching device S1. In addition, the second resistor R2 may be connected between the anode of the diode D and the gate of the first switching element S1 and the ground, and the second zener diode Z2 and the third zener diode Z3 ) may be connected in parallel between the gate and the source of the first switching element S1. The second Zener diode Z2 and the third Zener diode Z3 may be connected oppositely to each other.
제너 다이오드(zener diode)는 정방향 전압에서는 일반적인 다이오드와 동일한 특성을 가지며 전류가 흐르지만, 역방향 전압에서는 일반 다이오드보다 낮은 전압(항복전압)에서 역방향 전류가 흐르도록 만들어진 소자이다.A zener diode has the same characteristics as a general diode at a forward voltage and a current flows, but at a reverse voltage, a reverse current flows at a lower voltage (breakdown voltage) than a normal diode.
도 5 내지 도 7에 도시된 바와 같이, 제1스위칭 소자(S1)의 스위치 구동 회로에 포함된 제1제너다이오드(Z1), 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 회로에 음전압 오프셋을 제공할 수 있다. 즉, 앞선 기술에서와 달리 개시된 발명의 일 실시예에서는 도 5에 도시된 바와 같이, 제1제너다이오드(Z1)를 포함하는 회로 구성(100)과 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 포함하는 회로 구성(200)을 포함하는 스위치 구동회로에 기초하여 회로에 음전압 오프셋을 제공할 수 있는 것이다. 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)는 각각 음의 전압과 양의 전압을 유지시키는 역할을 한다.5 to 7, the first zener diode Z1, the second zener diode Z2, and the third zener diode Z3 included in the switch driving circuit of the first switching element S1 are circuit can provide a negative voltage offset to That is, unlike in the prior art, in an embodiment of the disclosed invention, as shown in FIG. 5 , the
이하, 도 6 내지 도 7을 참조하여, 회로에 음전압 오프셋이 제공되도록 하는 소자의 배치 및 스위치 구동회로의 동작을 상세히 설명한다.Hereinafter, with reference to FIGS. 6 to 7 , the arrangement of the elements for providing the negative voltage offset to the circuit and the operation of the switch driving circuit will be described in detail.
도 6은 제1스위칭 소자(S1)가 턴 온 되는 경우를 도시한 것이다. 일 실시예에 따라, 입력 교류 전압(Von)은 15V가 인가될 수 있고, 이 경우에 제1스위칭 소자(S1)는 턴 온 상태이며 반대로 제2스위칭 소자(S2)는 턴 오프 상태일 수 있다. 또한, 도 6에서는 도시된 화살표의 방향에 따라 전류가 흐를 수 있다. 6 illustrates a case in which the first switching element S1 is turned on. According to an embodiment, 15V of the input AC voltage V on may be applied. In this case, the first switching element S1 may be in a turned on state, and conversely, the second switching element S2 may be in a turned off state. have. In addition, in FIG. 6 , a current may flow according to the direction of the illustrated arrow.
제1제너다이오드(Z1)의 정격은 스위치 구동회로의 설계에 따라서 다르게 선택될 수 있으며, 도 6에서는 7.5V가 인가될 수 있는 제너 다이오드를 실시예로 한다. 제1제너다이오드(Z1)에 7.5V가 인가될 수 있는 경우, 제1제너다이오드(Z1)와 병렬로 연결되어 있는 캐패시터(C)는 그에 대응하는 7.5V의 전압으로 충전될 수 있다.The rating of the first Zener diode Z1 may be selected differently depending on the design of the switch driving circuit, and in FIG. 6 , a Zener diode to which 7.5V can be applied is exemplified. When 7.5V can be applied to the first Zener diode Z1 , the capacitor C connected in parallel with the first Zener diode Z1 may be charged with a corresponding voltage of 7.5V.
상술한 바와 같이 전류는 제1제너다이오드(Z1) 및 제1저항(R1)을 거쳐서 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 통해 흐를 수 있다. 이 때, 제너 다이오드의 특성에 기초하여 인가된 스위치 구동 전압인 15V에서 제1제너다이오드(Z1) 측에 인가되는 7.5V를 뺀 나머지 7.5V의 전압이 제3제너다이오드(Z3)에 인가될 수 있다. 즉, 제3제너다이오드(Z3)는 양의 전압을 유지시키는 역할을 할 수 있다. 제3제너다이오드(Z3)의 정격은 제1제너다이오드(Z1)의 정격과 마찬가지로 7.5V가 인가될 수 있도록 선택될 수 있다. 따라서, 제1스위칭 소자(S1)의 게이트 단과 소스 단 사이에는 7.5V의 전압이 인가될 수 있으므로 결과적으로 스위치 구동 회로의 입력 전압은 15V가 인가되었으나, 게이트와 소스 사이의 전압(Vgs)은 7.5V가 될 수 있다. As described above, the current may flow through the second Zener diode Z2 and the third Zener diode Z3 through the first Zener diode Z1 and the first resistor R1. At this time, the remaining voltage of 7.5V obtained by subtracting 7.5V applied to the first Zener diode Z1 side from 15V, which is the applied switch driving voltage based on the characteristics of the Zener diode, can be applied to the third Zener diode Z3. have. That is, the third Zener diode Z3 may serve to maintain a positive voltage. The rating of the third Zener diode Z3 may be selected such that 7.5V can be applied similarly to the rating of the first Zener diode Z1 . Therefore, since a voltage of 7.5V can be applied between the gate terminal and the source terminal of the first switching element S1, as a result, the input voltage of the switch driving circuit is 15V, but the voltage between the gate and the source (V gs ) is It could be 7.5V.
도 6에서와 같이, 제1스위칭 소자(S1)가 턴 온 되는 경우 전류는 제1저항(R1)을 통해서 흐를 수 있고, 제1저항(R1)의 크기를 조절하여 제1스위칭 소자(S1)의 턴 온 속도를 조절할 수 있다. 또한, 제2저항(R2)을 설치하여 제1스위칭 소자(S1)의 게이트 및 소스 사이에 인가되는 전압의 값을 더 낮출 수 있다.As shown in FIG. 6 , when the first switching element S1 is turned on, a current may flow through the first resistor R1, and the first switching element S1 may be adjusted by adjusting the size of the first resistor R1. You can adjust the turn-on speed of In addition, the value of the voltage applied between the gate and the source of the first switching element S1 may be further reduced by installing the second resistor R2 .
도 7은 제1스위칭 소자(S1)가 턴 오프 되는 경우를 도시한 것이다. 일 실시예에 따라, 턴 오프 시에 입력 교류 전압(Voff)은 0V가 인가될 수 있고, 이 경우에 제1스위칭 소자(S1)는 턴 오프 상태이며 반대로 제2스위칭 소자(S2)는 턴 온 상태일 수 있다. 다만 상술한 바와 같이, 제1스위칭 소자(S1)의 드레인과 소스 사이의 전압(Vds)의 상승에 따른 게이트와 소스 사이의 전압(Vgs)의 전압 스파이크로 인하여 제1스위칭 소자(S1)가 턴 온 되면 암 쇼트 현상이 발생할 수 있으므로, 제1스위칭 소자(S1)가 턴 온 되지 않도록 음전압 오프셋을 제공하는 것이 필요하다. 제1스위칭 소자(S1)가 턴 오프 되는 경우에 전류의 방향은 도 7에 도시된 화살표의 방향과 같다. 즉, 전류는 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 거쳐서 다이오드(D)를 통과하여 캐패시터(C) 쪽으로 흐를 수 있다. 7 illustrates a case in which the first switching element S1 is turned off. According to an exemplary embodiment, 0V may be applied to the input AC voltage V off at the time of turn-off. In this case, the first switching element S1 is in a turned-off state, and conversely, the second switching element S2 is turned on. may be on. However, as described above, due to the voltage spike of the voltage (V gs ) between the gate and the source due to the rise of the voltage (V ds ) between the drain and the source of the first switching device ( S1 ), the first switching device ( S1 ) Since an arm short phenomenon may occur when is turned on, it is necessary to provide a negative voltage offset so that the first switching element S1 is not turned on. When the first switching element S1 is turned off, the direction of the current is the same as the direction of the arrow shown in FIG. 7 . That is, the current may flow toward the capacitor C by passing through the second Zener diode Z2 and the third Zener diode Z3 and passing through the diode D.
제1스위칭 소자(S1)의 턴 오프 시에 입력 교류 전압(Voff)은 0V 이고, 캐패시터(C)에는 턴 온 시에 인가 되었던 7.5V의 전압이 충전되어 있다. 따라서, 제2제너다이오드(Z2)에는 -7.5V가 인가될 수 있고, 결과적으로 제1스위칭 소자(S1)의 게이트 단과 소스 단 사이에는 -7.5V의 전압이 인가될 수 있다. 즉, 제2제너다이오드(Z2)는 음의 전압을 유지시키는 역할을 할 수 있다. 제2제너다이오드(Z2) 역시 -7.5V가 인가될 수 있는 정격을 가지는 소자로 선택될 수 있다.When the first switching element S1 is turned off, the input AC voltage V off is 0V, and the capacitor C is charged with the voltage of 7.5V applied when the first switching element S1 is turned on. Accordingly, -7.5V may be applied to the second Zener diode Z2, and as a result, a voltage of -7.5V may be applied between the gate terminal and the source terminal of the first switching element S1. That is, the second Zener diode Z2 may serve to maintain a negative voltage. The second Zener diode Z2 may also be selected as an element having a rating to which -7.5V can be applied.
상술한 바와 같이, 제1스위칭 소자(S1)의 턴 오프 시에 스위치 구동 회로의 입력 전압은 0V가 인가 되었으나, 일 실시예에 따른 스위치 구동 회로의 소자 설계에 따라서 음전압 오프셋(negative offset)이 제공되므로 게이트와 소스 사이의 전압(Vgs)은 -7.5V를 가질 수 있다. As described above, when the first switching element S1 is turned off, 0V is applied to the input voltage of the switch driving circuit, but a negative voltage offset is Therefore, the voltage (V gs ) between the gate and the source can have -7.5V.
도 8은 일 실시예에 따라 음전압 오프셋이 제공된 스위치 구동회로에서 스위치 구동시에 생성되는 도통 전류로 인한 전압 스파이크 현상을 도시한 그래프이다.8 is a graph illustrating a voltage spike phenomenon due to a conduction current generated when a switch is driven in a switch driving circuit provided with a negative voltage offset according to an exemplary embodiment.
도 8에 도시된 바와 같이, 제1스위칭 소자(S1)의 턴 온 전압은 7.5V이고 턴 오프 전압은 -7.5V 이다. 도 4에서의 그래프와 비교해보면, 일 실시예에 따른 스위치 구동회로가 구성되지 않았을 경우에 제1스위칭 소자(S1)의 턴 온 전압은 15V이고 턴 오프 전압은 0V 였으나, 제1제너다이오드(Z1), 제2제너다이오드(Z2) 및 제3제너다이오드(Z3)를 포함하여 음전압 오프셋을 제공하는 경우에는 턴 온 및 턴 오프시에 제1스위칭 소자(S1)의 게이트와 소스 사이에 인가되는 전압이 각각 7.5V씩 감소하게 됨을 알 수 있다.As shown in FIG. 8 , the turn-on voltage of the first switching element S1 is 7.5V and the turn-off voltage is -7.5V. 4, when the switch driving circuit according to the embodiment is not configured, the turn-on voltage of the first switching element S1 is 15V and the turn-off voltage is 0V, but the first Zener diode Z1 ), the second Zener diode Z2 and the third Zener diode Z3 are included to provide a negative voltage offset, which is applied between the gate and the source of the first switching element S1 during turn-on and turn-off. It can be seen that the voltage decreases by 7.5V, respectively.
도 8에서처럼, 제1스위칭 소자(S1)가 턴 오프시에 게이트와 소스 사이에 인가되는 전압이 -7.5V인 경우에는 도 3 내지 도 4에서 설명한 것과 같이 전압 스파이크가 발생하여도 제1스위칭 소자(S1)의 문턱전압 값인 0V를 넘지 않게 되므로 전압 스파이크로 인한 제1스위칭 소자(S1)의 오동작 현상이 발생하지 않는다. 따라서, 제1스위칭 소자(S1)와 제2스위칭 소자(S2)가 동시에 턴 온 되어 암 쇼트가 일어나지 않는다.As shown in FIG. 8 , when the voltage applied between the gate and the source is -7.5 V when the first switching device S1 is turned off, even if a voltage spike occurs as described in FIGS. 3 to 4 , the first switching device Since the threshold voltage value of S1 does not exceed 0V, a malfunction of the first switching element S1 due to the voltage spike does not occur. Accordingly, the first switching element S1 and the second switching element S2 are turned on at the same time, so that an arm short does not occur.
도 5 내지 도 8에서 상술한 일 실시예에 따른 스위치 구동 회로는 도 1에 도시된 토템폴 브리지리스 역률 보상 회로의 제1스위칭 소자(S1) 또는 제2스위칭 소자(S2)에 적용될 수 있다. 즉, 음전압 오프셋을 제공하여 스위칭 소자의 오동작을 방지함으로써 토템폴 브리지리스 역률 보상 회로의 암 쇼트 현상을 피할 수 있다.The switch driving circuit according to the exemplary embodiment described above with reference to FIGS. 5 to 8 may be applied to the first switching element S1 or the second switching element S2 of the totem pole bridgeless power factor correction circuit illustrated in FIG. 1 . That is, by providing a negative voltage offset to prevent a malfunction of the switching element, the female short circuit of the totem pole bridgeless power factor correction circuit can be avoided.
개시된 발명에 의한 스위치 구동회로를 포함하는 토템폴 역률 보상 회로는 에어컨을 비롯한 가전 단상 시스템, 디스플레이 구동 시스템 등 대부분의 전자 제품에서 일반적으로 사용될 수 있다. 따라서 상술한 실시예에 따른 토템폴 역률 보상 회로를 포함하는 전자 제품은 고효율의 역률 보상이 가능 하며, 스위치 구동시에 전압 스파이크로부터 야기되는 오동작으로 인한 회로 손상을 방지할 수 있다.The totem pole power factor correction circuit including the switch driving circuit according to the disclosed invention can be generally used in most electronic products such as home appliances including air conditioners, single-phase systems, and display driving systems. Accordingly, the electronic product including the totem pole power factor correction circuit according to the above-described embodiment can perform high-efficiency power factor compensation and prevent circuit damage due to malfunction caused by voltage spikes when the switch is driven.
이상과 같이 예시된 도면을 참조로 하여, 바람직한 실시예들을 중심으로 스위치 구동회로 및 이를 포함하는 역률 보상 회로에 대해 설명 하였다. 스위치 구동회로 및 이를 포함하는 역률 보상 회로의 예는 이에 한정되는 것이 아니며 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이다. 그러므로 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.With reference to the drawings exemplified as described above, the switch driving circuit and the power factor correction circuit including the same have been described focusing on preferred embodiments. Examples of the switch driving circuit and the power factor correction circuit including the same are not limited thereto, and the above-described embodiments are exemplary in all respects. Therefore, those skilled in the art to which the present invention pertains will understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential characteristics thereof. The scope of the present invention is indicated in the claims rather than the foregoing description, and all differences within the scope equivalent thereto should be construed as being included in the present invention.
S1 : 제1스위칭 소자
S2 : 제2스위칭 소자
D, D1, D2 : 다이오드
R1 : 제1저항
R2 : 제2저항
Z1 : 제1제너다이오드
Z2 : 제2제너다이오드
Z3 : 제3제너다이오드S1: first switching element
S2: second switching element
D, D1, D2 : Diode
R1: first resistor
R2: second resistor
Z1: first zener diode
Z2: second zener diode
Z3: third zener diode
Claims (19)
스위치 제어 입력단에 연결되는 제1제너다이오드;
상기 제1제너다이오드에 병렬로 연결되는 캐패시터;
상기 스위치의 게이트(gate)와 소스(source) 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋(negative offset)을 제공하는 제2제너다이오드 및 제3제너다이오드;
상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항;
상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드; 및
상기 다이오드의 애노드(anode) 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항;을 포함하는 스위치 구동회로.In the switch driving circuit for operating a switch implemented by a field effect transistor (FET),
a first zener diode connected to the switch control input terminal;
a capacitor connected in parallel to the first Zener diode;
a second Zener diode and a third Zener diode providing a negative offset so that a voltage applied between a gate and a source of the switch is fixed to a negative value;
a first resistor connected to an anode of the first Zener diode and a gate of the switch to control a turn-on speed of the switch;
a diode connected to an anode of the first Zener diode and a gate of the switch to control a turn-off speed of the switch; and
and a second resistor connected between the anode of the diode and the gate and the ground of the switch to lower the voltage between the gate and the source.
상기 제2제너다이오드 및 상기 제3제너다이오드는,
상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 스위치 구동회로.The method of claim 1,
The second zener diode and the third zener diode are
A switch driving circuit connected in parallel between the gate and the source of the switch and connected in opposite directions.
상기 제1제너다이오드는,
상기 스위치를 턴 온(turn on) 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 스위치 구동회로.3. The method of claim 2,
The first Zener diode is
A switch driving circuit for charging the capacitor with a voltage corresponding to the rating of the first Zener diode based on the magnitude of the switch driving voltage for turning on the switch.
상기 제3제너다이오드는,
상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 스위치 구동회로.4. The method of claim 3,
The third Zener diode is
A switch driving circuit having a rating such that, when the switch is turned on, a voltage equal to a voltage obtained by subtracting a voltage corresponding to the rating of the first Zener diode from the value of the switch driving voltage is applied between the gate and the source .
상기 캐패시터는,
상기 스위치를 턴 오프(turn off) 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 스위치 구동회로.The method of claim 1,
The capacitor is
When a signal for turning off the switch is applied, the switch driving circuit maintains a charged state with a voltage corresponding to the rating of the first Zener diode.
상기 제2제너다이오드는,
상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 스위치 구동회로.6. The method of claim 5,
The second zener diode is
A switch driving circuit having a rating such that, when the switch is turned off, a voltage corresponding to a voltage level charged in the capacitor provides a negative voltage offset fixed to a negative value between the gate and the source.
상기 스위치는,
질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 스위치 구동회로.The method of claim 1,
The switch is
A switch driving circuit implemented with a gallium nitride (GaN) field effect transistor (FET).
스위치 제어 입력단에 연결되는 제1제너다이오드;
상기 제1제너다이오드에 병렬로 연결되는 캐패시터;
상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드;
상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항;
상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드; 및
상기 다이오드의 애노드(anode) 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항;을 포함하는 토템폴 역률 보상 회로.A totem pole power factor correction circuit for converting an AC input voltage into a DC voltage, the power factor correction circuit comprising:
a first zener diode connected to the switch control input terminal;
a capacitor connected in parallel to the first Zener diode;
a second Zener diode and a third Zener diode providing a negative voltage offset so that the voltage applied between the gate and the source of the switch is fixed to a negative value;
a first resistor connected to an anode of the first Zener diode and a gate of the switch to control a turn-on speed of the switch;
a diode connected to an anode of the first Zener diode and a gate of the switch to control a turn-off speed of the switch; and
and a second resistor connected between the anode of the diode and the gate and the ground of the switch to lower the voltage between the gate and the source.
상기 제2제너다이오드 및 상기 제3제너다이오드는,
상기 스위치의 게이트와 소스 사이에 병렬로 연결되고 서로 반대 방향으로 연결되는 토템폴 역률 보상 회로.11. The method of claim 10,
The second zener diode and the third zener diode are
A totem pole power factor correction circuit connected in parallel between the gate and the source of the switch and connected in opposite directions.
상기 제1제너다이오드는,
상기 스위치를 턴 온 시키기 위한 스위치 구동 전압의 크기에 기초하여 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 상기 캐패시터를 충전시키는 토템폴 역률 보상 회로.12. The method of claim 11,
The first Zener diode is
A totem pole power factor correction circuit for charging the capacitor with a voltage corresponding to the rating of the first Zener diode based on a level of a switch driving voltage for turning on the switch.
상기 제3제너다이오드는,
상기 스위치가 턴 온 상태인 경우, 상기 스위치 구동 전압의 크기에서 상기 제1제너다이오드의 정격에 대응하는 크기의 전압을 뺀 만큼의 전압이 상기 게이트와 소스 사이에 인가되도록 하는 정격을 가지는 토템폴 역률 보상 회로.13. The method of claim 12,
The third Zener diode is
Totem pole power factor compensation having a rating such that a voltage equal to a voltage corresponding to the rating of the first Zener diode is applied between the gate and the source when the switch is turned on Circuit.
상기 캐패시터는,
상기 스위치를 턴 오프 시키기 위한 신호가 인가되면 상기 제1제너다이오드의 정격에 대응하는 크기의 전압으로 충전된 상태를 유지하는 토템폴 역률 보상 회로.11. The method of claim 10,
The capacitor is
When a signal for turning off the switch is applied, a totem pole power factor correction circuit that maintains a state of being charged with a voltage corresponding to the rating of the first Zener diode.
상기 제2제너다이오드는,
상기 스위치가 턴 오프 상태인 경우, 상기 캐패시터에 충전되어 있는 전압 크기에 대응하는 전압이 상기 게이트와 소스 사이에 음의 값으로 고정되는 음전압 오프셋을 제공하도록 하는 정격을 가지는 토템폴 역률 보상 회로.15. The method of claim 14,
The second zener diode is
A totem pole power factor correction circuit having a rating such that, when the switch is turned off, a voltage corresponding to a voltage level charged in the capacitor provides a negative voltage offset between the gate and the source that is fixed to a negative value.
상기 스위치는,
질화 갈륨(GaN) 전계효과 트랜지스터(FET)로 구현되는 토템폴 역률 보상 회로.11. The method of claim 10,
The switch is
A totem pole power factor correction circuit implemented with a gallium nitride (GaN) field effect transistor (FET).
스위치 제어 입력단에 연결되는 제1제너다이오드;
상기 제1제너다이오드에 병렬로 연결되는 캐패시터;
상기 스위치의 게이트와 소스 사이에 인가되는 전압이 음의 값으로 고정되도록 음전압 오프셋을 제공하는 제2제너다이오드 및 제3제너다이오드;
상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 온 속도를 조절하는 제1저항;
상기 제1제너다이오드의 애노드(anode) 및 상기 스위치의 게이트에 연결되어 상기 스위치의 턴 오프 속도를 조절하는 다이오드; 및
상기 다이오드의 애노드(anode) 및 상기 스위치의 게이트와 접지 사이에 연결되어 상기 게이트와 소스 사이의 전압을 낮추는 제2저항;을 포함하는 전자 제품.In the electronic product provided with a totem pole power factor correction circuit including a switch driving circuit for operating a switch implemented as a field effect transistor (FET),
a first zener diode connected to the switch control input terminal;
a capacitor connected in parallel to the first Zener diode;
a second Zener diode and a third Zener diode providing a negative voltage offset so that the voltage applied between the gate and the source of the switch is fixed to a negative value;
a first resistor connected to an anode of the first Zener diode and a gate of the switch to control a turn-on speed of the switch;
a diode connected to an anode of the first Zener diode and a gate of the switch to control a turn-off speed of the switch; and
and a second resistor connected between an anode of the diode and a gate and a ground of the switch to lower a voltage between the gate and the source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/965,346 US9762119B2 (en) | 2015-03-27 | 2015-12-10 | Switch driving circuit, and power factor correction circuit having the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562139141P | 2015-03-27 | 2015-03-27 | |
| US62/139,141 | 2015-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160115648A KR20160115648A (en) | 2016-10-06 |
| KR102404053B1 true KR102404053B1 (en) | 2022-06-07 |
Family
ID=57164491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150116091A KR102404053B1 (en) | 2015-03-27 | 2015-08-18 | Switch driving circuit, and the power factor correction circuit including the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102404053B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018110787A1 (en) * | 2016-12-15 | 2018-06-21 | 서울과학기술대학교 산학협력단 | Single-stage interleaved soft switching converter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004112987A (en) * | 2002-07-26 | 2004-04-08 | Fuji Electric Holdings Co Ltd | Power converter |
| JP2007336694A (en) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | Drive circuit for insulated-gate semiconductor device |
| JP2011244615A (en) * | 2010-05-19 | 2011-12-01 | Sanken Electric Co Ltd | Driving circuit |
| JP2013243877A (en) * | 2012-05-22 | 2013-12-05 | Toshiba Corp | Gate driving circuit |
-
2015
- 2015-08-18 KR KR1020150116091A patent/KR102404053B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004112987A (en) * | 2002-07-26 | 2004-04-08 | Fuji Electric Holdings Co Ltd | Power converter |
| JP2007336694A (en) * | 2006-06-15 | 2007-12-27 | Mitsubishi Electric Corp | Drive circuit for insulated-gate semiconductor device |
| JP2011244615A (en) * | 2010-05-19 | 2011-12-01 | Sanken Electric Co Ltd | Driving circuit |
| JP2013243877A (en) * | 2012-05-22 | 2013-12-05 | Toshiba Corp | Gate driving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160115648A (en) | 2016-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9762119B2 (en) | Switch driving circuit, and power factor correction circuit having the same | |
| US8749210B1 (en) | Power supply device | |
| US9559602B2 (en) | Magnetizing current based control of resonant converters | |
| KR20240036730A (en) | Gate drive circuit and method of operating the same | |
| US9941785B2 (en) | Power factor correction circuit and electronic product including the same | |
| US9166498B2 (en) | Power converter with non-symmetrical totem pole rectifier and current-shaping branch circuits | |
| KR101462733B1 (en) | Power factor correction device | |
| TWI542131B (en) | Switchable buck converter with?zero voltage switching capability operating with a stabilized switching frequency | |
| JP2017130997A (en) | Insulated bidirectional dc-dc converter and control method of the same | |
| JP2009011013A (en) | Power conversion equipment | |
| US11929669B2 (en) | Totem-pole bridgeless power factor correction device and power supply | |
| WO2020138161A1 (en) | Isolated bidirectional dc/dc converter and control method therefor | |
| CN206313660U (en) | Switched-mode power supply system | |
| WO2019159655A1 (en) | Rectifier circuit and power supply device | |
| KR102404053B1 (en) | Switch driving circuit, and the power factor correction circuit including the same | |
| US11532999B2 (en) | Adapter device for bidirectional operation | |
| JP2005073403A (en) | Rush current suppressing circuit | |
| JP2004040995A (en) | Method and apparatus for controlling power supplied to load | |
| Yeon | 650 V CoolSiC TM hybrid discretes in the bridgeless totem-pole PFC | |
| US20130063996A1 (en) | Power supply apparatus | |
| TW200525849A (en) | Snubber circuit | |
| Haehre et al. | Class-E amplifier with SiC-MOSFET switching at 2.5 MHz | |
| JP6712179B2 (en) | LED power supply | |
| Scrimizzi et al. | Latest 1,700 V SiC MOSFET vs. Advanced Silicon Technology in Auxiliary Power Supply | |
| TW201414359A (en) | Electromagnetic induction heating device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |