KR102403688B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102403688B1
KR102403688B1 KR1020150135805A KR20150135805A KR102403688B1 KR 102403688 B1 KR102403688 B1 KR 102403688B1 KR 1020150135805 A KR1020150135805 A KR 1020150135805A KR 20150135805 A KR20150135805 A KR 20150135805A KR 102403688 B1 KR102403688 B1 KR 102403688B1
Authority
KR
South Korea
Prior art keywords
static electricity
area
grounding
blocking unit
ground
Prior art date
Application number
KR1020150135805A
Other languages
English (en)
Other versions
KR20170036522A (ko
Inventor
이광선
이영희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150135805A priority Critical patent/KR102403688B1/ko
Publication of KR20170036522A publication Critical patent/KR20170036522A/ko
Application granted granted Critical
Publication of KR102403688B1 publication Critical patent/KR102403688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
    • G02F1/133334—Electromagnetic shields
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Electromagnetism (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

표시패널의 서로 다른 적어도 2개의 위치에 정전기 방지구조를 구성하고, 외부에서 유입되는 정전기가 각각의 정전기 방지구조를 차례로 거치도록 하여 정전기를 효과적으로 차단할 수 있는 표시장치가 제공된다. 정전기 방지구조는 표시패널의 비표시영역에서 서로 다른 위치에 구성된 제1정전기 차단부 및 제2정전기 차단부를 포함한다.

Description

표시장치{Display device}
본 발명은 표시장치에 관한 것으로, 서로 다른 적어도 2개의 위치에 정전기 방지구조가 각각 구성된 표시패널을 포함하는 액정표시장치에 관한 것이다.
액정표시장치(Liquid Crystal Display device; LCD)는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 디스플레이장치로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on), 오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 하부기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 상부기판 제조 공정을 통해 각각 하부기판 및 상부기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 표시패널, 즉 액정패널이 완성된다.
도 1a 및 도 1b는 종래의 액정표시장치의 액정패널을 나타내는 도면이다.
도 1a에 도시된 바와 같이, 종래의 액정표시장치의 액정패널(1)은 표시영역(A/A) 및 비표시영역(N/A)으로 구획되고, 표시영역(A/A)에는 다수의 화소(P)가 매트릭스 형태로 배열되어 있다.
이러한 액정표시장치의 액정패널은 도 1b에 도시된 바와 같이, 액정층(30)을 사이에 두고 서로 합착된 하부기판(10) 및 상부기판(20)으로 구성된다.
하부기판(10)에는 절연기판(12) 상에 다수의 게이트라인(14) 및 데이터라인(16)이 서로 교차되어 화소(P)을 정의하고, 화소(P)에는 게이트라인(14), 데이터라인(16) 및 화소전극(18)에 접속되는 박막트랜지스터(T)가 구비된다.
상부기판(20)은 절연기판(22)의 배면에 게이트라인(14), 데이터라인(16) 및 박막트랜지스터(T) 등의 비표시영역을 가리도록 블랙매트릭스(25)가 형성되고, 블랙매트릭스(25)에 의해 구획된 영역에 적, 녹, 청색의 컬러필터층(26)이 형성되며, 블랙매트릭스(25) 및 컬러필터층(26)의 전면에 공통전극(28)이 구비된다.
또한, 도면상에 도시되지는 않았으나, 하부기판(10) 및 상부기판(20)은 그 사이에 개재된 액정층(30)의 누설을 방지하기 위하여, 기판의 가장자리를 따라 실링재(미도시) 등으로 봉합되고, 하부기판(10)과 상부기판(20)의 외측면에는 편광판(미도시)이 구비된다.
액정패널(1)은 게이트라인(14)을 통해 박막트랜지스터(T)로 온/오프 신호가 순차적으로 인가되어 선택된 화소(P)의 화소전극(18)에 데이터라인(16)의 데이터전압이 전달되면, 이들 사이의 전계에 의해 그 사이의 액정분자가 구동됨으로써 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
이러한 액정패널(1)은 특히 하부기판(10)을 제조하는데 복잡한 공정 단계가 진행되어야 한다. 또한, 하부기판(10)의 제조공정을 진행하면서 정전기 등이 발생되며, 하부기판(10)이 완성된 후에도 정전기 등에 노출되므로, 정전기에 의해 하부기판(10)의 박막트랜지스터(T)가 파괴되는 것을 방지하기 위해 정전기 방지구조가 추가로 구성된다. 정전기는 하부기판(10)의 외곽부를 통해 유입되는 것이 대부분이므로, 정전기 방지구조는 하부기판(10)의 모서리부분에 구성된다.
도 2는 도 1a의 A부분을 구체적으로 나타내는 도면이다.
도 2에 도시된 바와 같이, 액정패널(1)의 모서리부의 비표시영역(N/A)에는 외부에서 유입되는 정전기가 표시영역(A/A)으로 인가되는 것을 방지하기 위한 정전기 방지구조가 구성된다.
정전기는 액정패널(1)의 비표시영역(N/A)의 끝단에 형성되어 있는 접지영역(GND)을 통해 유입되어 공통전압영역(VCOM)을 통해 표시영역(A/A)으로 인가된다.
따라서, 종래의 액정패널(1)에서는 접지영역(GND)과 공통전압영역(VCOM) 사이에 하나 이상의 정전기 방지회로(40)를 구성하여 유입되는 정전기가 공통전압영역(VCOM)으로 흐르는 것을 차단한다.
이와 같이, 종래의 액정패널(1)에서는 모서리영역에 정전기 방지구조, 즉 접지영역(GND)과 공통전압영역(VCOM) 사이의 하나의 위치에서 정전기 방지회로(40)를 통해 정전기를 차단하고 있다.
그러나, 외부에서 큰 세기의 정전기가 유입되거나 또는 연속적인 정전기가 유입되는 경우에, 종래의 액정패널(1)에서는 정전기 방지회로(40)가 이를 효과적으로 차단하지 못하게 되며, 이에 따라 정전기가 공통전압영역(VCOM)을 통해 표시영역(A/A)으로 인가되어 표시영역(A/A)의 각 화소(P)에서 박막트랜지스터(T)가 손상되는 문제가 있다.
본 발명은 표시패널에서 서로 다른 적어도 2개의 위치에 정전기 방지구조를 구성하여 외부로부터 유입되는 정전기를 효과적으로 차단할 수 있는 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 표시장치는, 표시패널의 비표시영역에서 서로 다른 위치에 구성된 제1정전기 차단부 및 제2정전기 차단부를 포함한다.
표시패널은 다수의 화소가 구성된 표시영역 및 표시영역을 둘러싸며 제1접지영역, 제2접지영역 및 공통전압영역이 구성된 비표시영역을 포함한다.
제1정전기 차단부는 표시패널의 비표시영역 중 제1접지영역 및 제2접지영역 사이에 하나 이상 배치되도록 구성된다.
제2정전기 차단부는 표시패널의 비표시영역 중 제2접지영역 및 공통전압영역 사이에 하나 이상 배치되도록 구성된다.
본 발명의 표시장치는, 표시패널의 비표시영역에서 서로 다른 적어도 2개의 위치에 정전기 방지구조를 구성하고, 외부에서 유입되는 정전기가 각각의 정전기 방지구조를 차례로 거치도록 하여 정전기를 효과적으로 차단할 수 있다.
이에 따라, 외부에서 유입되는 정전기의 고전압에 의해 표시패널의 화소에서 박막트랜지스터 등과 같은 소자가 파손되는 것을 방지할 수 있다.
도 1a 및 도 1b는 종래의 액정표시장치의 액정패널을 나타내는 도면이다.
도 2는 도 1a의 A 부분을 구체적으로 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 표시장치의 표시패널을 개략적으로 나타내는 평면도이다.
도 4는 도 3의 B 부분을 구체적으로 나타내는 도면이다.
도 5는 도 4를 Ⅴ~Ⅴ'의 선으로 절단한 단면도이다.
도 6a 및 도 6b는 도 4에 도시된 제2정전기 차단부의 구성을 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치에 대해 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 표시장치의 표시패널을 개략적으로 나타내는 평면도이다.
본 실시예의 표시패널(100)은 액정패널일 수 있으며, 이에 따라 표시장치는 액정패널을 포함하는 액정표시장치일 수 있다. 그러나, 본 발명의 표시패널(100)은 이에 제한되지는 않으며, 다양한 평판 표시장치의 표시패널일 수 있다.
도 3을 참조하면, 표시패널(100)은 어레이기판(110) 및 컬러필터기판(미도시)을 포함할 수 있다.
표시패널(100)의 어레이기판(110)은 서로 교차하여 형성된 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)을 포함할 수 있다. 게이트라인(GL)과 데이터라인(DL)의 교차영역에는 화소(P)가 형성될 수 있다. 화소(P)는 박막트랜지스터(TFT), 액정커패시터(Clc) 및 스토리지커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 게이트라인(GL)을 통해 인가되는 게이트신호에 따라 스위칭 동작되며, 데이터라인(DL)을 통해 인가되는 데이터신호를 액정커패시터(Clc)에 공급하여 충전할 수 있다.
또한, 도시되지 않은 컬러필터기판은 블랙매트릭스(미도시) 및 컬러필터(미도시)를 포함할 수 있다. 어레이기판(110)과 컬러필터기판은 액정층(미도시)을 사이에 두고 서로 합착될 수 있다.
이러한 표시패널(100)은 표시영역(A/A)과 비표시영역(N/A)으로 구획될 수 있다. 표시패널(100)의 표시영역(A/A)에는 앞서 설명된 다수의 화소(P)가 형성되어 화상을 표시할 수 있다. 표시패널(100)의 비표시영역(N/A)은 표시영역(A/A)을 둘러싸며 형성될 수 있다.
한편, 본 실시예의 표시패널(100)에는 제조공정 또는 제조 완료 후, 외부에서 유입되는 정전기를 차단하는 정전기 방지구조가 형성될 수 있다. 정전기 방지구조는 어레이기판(110)에 형성될 수 있는데, 비표시영역 중 어레이기판(110)의 모서리영역과 대응되는 영역에 형성될 수 있다.
또한, 정전기 방지구조는 어레이기판(110)의 모서리영역에서 서로 다른 위치에 복수개가 구성될 수 있다. 이에 따라, 외부에서 유입되는 정전기는 서로 다른 위치에 구성된 정전기 방지구조를 차례로 거치게 되어 차단됨으로써, 정전기가 표시영역(A/A)으로 인가되어 이에 의해 화소(P)에서 박막트랜지스터(TFT) 등과 같은 소자가 파손되는 것을 방지할 수 있다.
도 4는 도 3의 B 부분을 구체적으로 나타내는 도면이다.
도 3 및 도 4를 참조하면, 어레이기판(110)의 비표시영역(N/A)은 제1접지영역(G/A1), 제2접지영역(G/A2) 및 공통전압영역(VCOM)을 포함할 수 있다. 제1접지영역(G/A1) 및 제2접지영역(G/A2)은 접지전원(GND)과 연결되는 영역일 수 있다. 공통전압영역(VCOM)을 구동회로에서 공급되는 공통전압을 표시영역(A/A)의 각 화소(P)에 전달하는 영역일 수 있다. 이러한 제1접지영역(G/A1), 제2접지영역(G/A2) 및 공통전압영역(VCOM)은 소정의 간격으로 분리되어 독립적으로 배치될 수 있다.
상술한 어레이기판(110)은 비표시영역(N/A)의 적어도 2개의 위치에 각각 형성된 정전기 방지구조를 포함할 수 있다. 정전기 방지구조는 제1정전기 차단부(220) 및 제2정전기 차단부(210)를 포함할 수 있다.
제1정전기 차단부(220)는 서로 분리된 제1접지영역(G/A1)과 제2접지영역(G/A2) 사이에 하나 이상 구성되어 배치될 수 있다. 제1정전기 차단부(220)는 제1접지영역(G/A1)과 제2접지영역(G/A2) 사이를 연결시키는 배선의 형태로 구성될 수 있다.
도 5는 도 4를 Ⅴ~Ⅴ'의 선으로 절단한 단면도이다.
도 4 및 도 5를 참조하면, 제1정전기 차단부(220)는 제1접지영역(G/A1)의 금속층, 예컨대 제1접지층(120a)과 제2접지영역(G/A2)의 금속층, 예컨대 제2접지층(120b) 사이를 연결하는 배선의 형태를 가질 수 있다.
이러한 제1정전기 차단부(220)는 외부에서 제1접지영역(G/A1)을 통해 유입되는 정전기를 차단하여 제2접지영역(G/A2)으로 정전기가 흐르는 것을 방지하거나 또는 그 세기를 현저하게 감소시킬 수 있다.
제1정전기 차단부(220)는 제1접지층(120a) 및 제2접지층(120b)과 서로 다른 층에 위치될 수 있다. 예컨대, 절연기판(111) 상에 소정의 금속물질로 제1접지층(120a) 및 제2접지층(120b)이 형성될 수 있다.
제1접지층(120a)은 어레이기판(110)에서 제1접지영역(G/A1)을 구성하고, 제2접지층(120b)은 어레이기판(110)에서 제2접지영역(G/A2)을 구성할 수 있다.
제1접지층(120a)과 제2접지층(120b)은 소정의 간격으로 분리되어 독립적으로 구성될 수 있다. 이러한 제1접지층(120a) 및 제2접지층(120b)은 박막트랜지스터(TFT)의 게이트전극을 형성하는 공정과 동일한 공정에서 형성될 수 있으나, 이에 제한되지는 않는다.
제1접지층(120a)과 제2접지층(120b)의 전면에는 보호층(130)이 형성될 수 있다. 보호층(130)에는 제1접지층(120a)의 일부를 노출시키는 제1홀(135a) 및 제2접지층(120b)의 일부를 노출시키는 제2홀(135b)이 형성될 수 있다.
보호층(130) 상에는 제1정전기 차단부(220)가 형성될 수 있다. 제1정전기 차단부(220)는 제1접지층(120a)과 대응되는 보호층(130)의 상면에서 제1홀(135a) 및 제2홀(135b)을 거쳐 제2접지층(120b)과 대응되는 보호층(130)의 상면까지 연장되어 형성될 수 있다.
제1정전기 차단부(220)는 금속물질이 박막의 형태로 구성되어 형성될 수 있다. 제1정전기 차단부(220)는 MoTi와 같은 금속물질로 형성될 수 있는데, 경우에 따라 화소전극을 형성하는 ITO 또는 IZO 등으로 형성될 수도 있다.
여기서, 제1정전기 차단부(220)는 그 두께가 제1접지층(120a) 및 제2접지층(120b)보다 현저하게 작도록 형성될 수 있다. 예컨대, 제1정전기 차단부(220)의 두께는 제1접지층(120a) 또는 제2접지층(120b)의 두께의 대략 1/10로 형성될 수 있다.
이에 따라, 제1정전기 차단부(220)는 정상의 전압, 예컨대 외부에서 정전기가 유입되지 않는 경우에는 제1접지층(120a)과 제2접지층(120b)을 연결하는 배선으로 동작되나, 정전기에 의한 고전압이 인가되는 경우에는 도 5에 도시된 C영역에서 박막이 터지게 되어 오픈(open)된 배선이 될 수 있다.
따라서, 제1접지영역(G/A1), 즉 제1접지층(120a)에 유입된 정전기가 제2접지층(120b)으로 흐르지 않거나 또는 그 세기가 현저하게 감소될 수 있다. 이로 인하여, 외부에서 유입되는 정전기에 의해 표시패널(100)의 각 화소(P)에서 소자들이 손상되는 것을 방지할 수 있다.
또한, 이러한 제1정전기 차단부(220)는 후술될 제2정전기 차단부(210)와 함께 동작함으로써, 유입되는 정전기를 더욱 효과적으로 차단할 수 있다.
한편, 본 실시예에서는 제1정전기 차단부(220)가 제1접지영역(G/A1)과 제2접지영역(G/A2) 사이에서 배선의 형태로 구성된 것을 예로 설명하였다. 그러나, 본 발명은 이에 제한되지는 않는다. 예컨대, 제1정전기 차단부(220)는 제2정전기 차단부(210)와 유사한 정전기 방지회로로 구성될 수도 있으며, 경우에 따라 제1정전기 차단부(220)가 구성되지 않을 수도 있다. 제1정전기 차단부(220)가 구성되지 않는 경우에는, 어레이기판(110)의 제1접지영역(G/A1)과 제2접지영역(G/A2) 사이의 간격이 더 넓어지도록 조절될 수 있다.
다시 도 3 및 도 4를 참조하면, 제2정전기 차단부(210)는 서로 분리된 제2접지영역(G/A2)과 공통전압영역(VCOM) 사이에 하나 이상 구성되어 배치될 수 있다. 제2정전기 차단부(210)는 제2접지영역(G/A2)과 공통전압영역(VCOM) 사이에 정전기 방지회로의 형태로 구성될 수 있다.
도 6a 및 도 6b는 도 4에 도시된 제2정전기 차단부의 구성을 나타내는 도면이다.
도 6a에 도시된 바와 같이, 제2정전기 차단부(210)는 제2접지영역(G/A2)과 공통전압영역(VCOM) 사이에 다수의 모스트랜지스터들(M1, M2, M3)을 포함하는 정전기 방지회로로 구성될 수 있다. 다수의 모스트랜지스터들(M1, M2, M3)은 제1모스트랜지스터(M1), 제2모스트랜지스터(M2) 및 제3모스트랜지스터(M3)를 포함할 수 있다.
제1모스트랜지스터(M1)는 전단에서 인가되는 정전기에 의해 턴-온되며, 소스전극으로 정전기에 의한 고전압을 인가할 수 있다. 제2모스트랜지스터(M2)는 제1모스트랜지스터(M1)의 소스전극의 전압에 의해 턴-온되며, 제1모스트랜지스터(M1)로부터 인가되는 고전압을 후단으로 인가할 수 있다. 제3모스트랜지스터(M3)는 후단의 전압에 따라 턴-온되며, 제1모스트랜지스터(M1)의 소스전극의 전압을 후단으로 인가할 수 있다.
이러한 제2정전기 차단부(210)의 동작을 살펴보면, 먼저 외부로부터 정전기가 유입되지 않으면 제1모스트랜지스터(M1) 내지 제3모스트랜지스터(M3)는 모두 턴-오프된다. 그러나, 외부로부터 정전기가 유입되면, 제1모스트랜지스터(M1)의 게이트전극에 고전압이 인가되어 제1모스트랜지스터(M1)가 턴-온되며, 소스전극과 연결된 제2모스트랜지스터(M2)의 게이트전극에도 고전압이 인가된다. 이에 따라, 제2모스트랜지스터(M2)가 턴-온되어 정전기를 후단으로 분산시키게 된다. 또한, 후단의 전압에 의해 제3모스트랜지스터(M3)도 턴-온되어 제1모스트랜지스터(M1)의 소스전극의 전압을 후단으로 분산시킬 수 있다.
즉, 제2정전기 차단부(210)는 인가되는 정전기에 의한 고전압을 후단으로 분산시키기 때문에, 정전기의 고전압이 제2접지영역(G/A2)에서 공통전압영역(VCOM)으로 흐르는 것을 방지할 수 있다.
또한, 앞서 설명된 바와 같이, 제1정전기 차단부(220)에 의해 제1접지영역(G/A1)에서 제2접지영역(G/A2)으로 흐르는 정전기가 차단되거나 또는 그 세기가 현저하게 감소되므로, 제2정전기 차단부(210)는 제2접지영역(G/A2)에서 공통전압영역(VCOM)으로 정전기가 흐르는 것을 완전하게 차단할 수 있다.
또한, 도 6b에 도시된 바와 같이, 제2정전기 차단부(210')는 전단과 후단 사이에 병렬 접속된 다이오드(D1, D2)로 구성될 수 있다.
이러한 제2정전기 차단부(210')는 정상의 전압, 즉 정전기가 유입되지 않은 상태에서는 동작되지 않는다. 그러나, 정전기가 유입되면, 정전기에 의한 고전압을 후단으로 인가하여 분산시키는 역할을 수행하게 된다.
즉, 제2정전기 차단부(210')는 인가되는 정전기에 의한 고전압을 후단으로 분산시키기 때문에, 정전기의 고전압이 제2접지영역(G/A2)에서 공통전압영역(VCOM)으로 흐르는 것을 방지할 수 있다.
또한, 앞서 설명된 바와 같이, 제1정전기 차단부(220)에 의해 제1접지영역(G/A1)에서 제2접지영역(G/A2)으로 흐르는 정전기가 차단되거나 또는 그 세기가 현저하게 감소되므로, 제2정전기 차단부(210')는 제2접지영역(G/A2)에서 공통전압영역(VCOM)으로 정전기가 흐르는 것을 완전하게 차단할 수 있다.
상술한 바와 같이, 본 실시예의 표시패널(100)에는 비표시영역(N/A)에서 서로 다른 위치에 복수의 정전기 방지구조, 즉 제1정전기 차단부(220) 및 제2정전기 차단부(210)가 구성되어 배치될 수 있다. 이에 따라, 외부에서 표시패널(100)의 최외곽, 예컨대 제1접지영역(G/A1)을 통해 정전기가 유입되더라도, 유입된 정전기가 제1정전기 차단부(220)에 의해 차단되거나 그 세기가 현저히 감소되고, 이어 제2정전기 차단부(210)에 의해 완전히 차단됨으로써, 정전기의 고전압에 의해 표시패널(100)의 각 화소(P)에서 소자들이 파손되는 것을 방지할 수 있다.
또한, 제1정전기 차단부(220)는 제1접지영역(G/A1)과 제2접지영역(G/A2) 사이에서 배선의 형태로 구성될 수 있으므로, 제1정전기 차단부(220)를 배치시키기 위한 추가적인 공간이 요구되지 않기 때문에, 정전기 방지구조에 의해 표시패널(100)의 면적이 증가되는 것을 방지할 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 표시패널 110: 어레이기판
G/A1: 제1접지영역 G/A2: 제2접지영역
220: 제1정전기 차단부 210: 제1정전기 차단부

Claims (11)

  1. 다수의 화소가 구성된 표시영역 및 상기 표시영역을 둘러싸며 제1접지영역, 제2접지영역 및 공통전압영역이 구성된 비표시영역을 포함하는 표시패널;
    상기 제1접지영역 및 상기 제2접지영역 사이에 하나 이상 배치된 제1정전기 차단부; 및
    상기 제2접지영역 및 상기 공통전압영역 사이에 하나 이상 배치된 제2정전기 차단부를 포함하고,
    상기 제2접지영역은 상기 표시영역과 상기 제1접지영역 사이에 배치되는, 표시장치.
  2. 제1항에 있어서,
    상기 제1접지영역 및 상기 제2접지영역은 서로 분리되어 배치되고,
    상기 제1정전기 차단부는 상기 제1접지영역 및 상기 제2접지영역을 연결하는 배선으로 구성되는 표시장치.
  3. 제2항에 있어서,
    상기 제1접지영역은 기판 상에 배치된 제1접지층을 포함하고, 상기 제2접지영역은 상기 제1접지층과 동일 층에서 분리되어 배치된 제2접지층을 포함하며,
    상기 제1정전기 차단부는 상기 제1접지층 및 상기 제2접지층 상부에서 보호층의 적어도 하나의 홀을 통해 상기 제1접지층 및 상기 제2접지층과 연결되는 표시장치.
  4. 제3항에 있어서,
    상기 제1정전기 차단부는 상기 제1접지층 및 상기 제2접지층 각각의 두께보다 작은 두께를 갖는 표시장치.
  5. 제4항에 있어서,
    상기 제1정전기 차단부의 두께는 상기 제1접지층 및 상기 제2접지층 각각의 두께의 1/10인 표시장치.
  6. 제1항에 있어서,
    상기 제2접지영역 및 상기 공통전압영역은 서로 분리되어 배치되고,
    상기 제2정전기 차단부는 상기 제2접지영역 및 상기 공통전압영역 사이에서 정전기 방지회로로 구성되는 표시장치.
  7. 제6항에 있어서,
    상기 정전기 방지회로는 적어도 세 개의 모스트랜지스터로 구성된 표시장치.
  8. 제6항에 있어서,
    상기 정전기 방지회로는 서로 병렬로 연결된 적어도 두 개의 다이오드로 구성된 표시장치.
  9. 제1항에 있어서,
    외부에서 유입되는 정전기는 상기 제1정전기 차단부 및 상기 제2정전기 차단부를 차례로 거쳐 차단되는 표시장치.
  10. 제1항에 있어서,
    상기 제2접지영역은 상기 표시영역을 모두 둘러싸고,
    상기 제1접지영역은 상기 제2접지영역을 모두 둘러싸는, 표시장치.
  11. 제10항에 있어서,
    상기 제1정전기 차단부는 상기 제1접지영역에서 상기 제2접지영역으로 흐르는 정전기를 차단하도록 구성되고,
    상기 제2정전기 차단부는 상기 제2접지영역에서 상기 공통전압영역으로 흐르는 정전기를 차단하도록 구성되는, 표시장치.
KR1020150135805A 2015-09-24 2015-09-24 표시장치 KR102403688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150135805A KR102403688B1 (ko) 2015-09-24 2015-09-24 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135805A KR102403688B1 (ko) 2015-09-24 2015-09-24 표시장치

Publications (2)

Publication Number Publication Date
KR20170036522A KR20170036522A (ko) 2017-04-03
KR102403688B1 true KR102403688B1 (ko) 2022-05-27

Family

ID=58589413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135805A KR102403688B1 (ko) 2015-09-24 2015-09-24 표시장치

Country Status (1)

Country Link
KR (1) KR102403688B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112596631B (zh) * 2020-12-28 2024-03-29 厦门天马微电子有限公司 触控显示面板及触控显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495810B1 (ko) * 1997-09-25 2005-09-15 삼성전자주식회사 정전기보호회로를갖는액정표시장치
KR100965582B1 (ko) 2003-12-30 2010-06-23 엘지디스플레이 주식회사 액정 표시 장치의 정전기 방지 회로
KR101268951B1 (ko) 2005-12-30 2013-05-30 엘지디스플레이 주식회사 액정표시패널

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441157B1 (ko) * 2001-12-31 2004-07-21 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
KR100815912B1 (ko) * 2002-06-27 2008-03-21 엘지.필립스 엘시디 주식회사 액정표시장치
KR101182319B1 (ko) * 2005-11-23 2012-09-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20070119344A (ko) * 2006-06-15 2007-12-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495810B1 (ko) * 1997-09-25 2005-09-15 삼성전자주식회사 정전기보호회로를갖는액정표시장치
KR100965582B1 (ko) 2003-12-30 2010-06-23 엘지디스플레이 주식회사 액정 표시 장치의 정전기 방지 회로
KR101268951B1 (ko) 2005-12-30 2013-05-30 엘지디스플레이 주식회사 액정표시패널

Also Published As

Publication number Publication date
KR20170036522A (ko) 2017-04-03

Similar Documents

Publication Publication Date Title
US9240149B2 (en) Liquid crystal display device and method of fabricating the same
JP5024110B2 (ja) 電気光学装置及び電子機器
US10338717B2 (en) Liquid crystal display device
JP5239512B2 (ja) 電気光学装置及び電子機器
US20070296881A1 (en) Array substrate for liquid crystal display device
US20160342042A1 (en) Pixel structure and liquid crystal display panel comprising same
JP2016148751A (ja) 表示装置
US9081234B2 (en) Liquid crystal panel
JP2009104179A (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
US10261357B2 (en) Displays with color filter material in border regions
US9971212B2 (en) Array substrate, liquid crystal display panel, and liquid crystal display
US20160004110A1 (en) Display panel and method of producing display panel
US20150340001A1 (en) Display apparatus
US9093016B2 (en) Electro-optical device and electronic apparatus for color sampling and display
JP5238826B2 (ja) 液晶表示装置
US10782581B2 (en) Display device
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
US10847109B2 (en) Active matrix substrate and display panel
US8081148B2 (en) Display device
KR20140117925A (ko) 베젤이 최소화된 액정표시소자
KR20180043900A (ko) 표시 장치
CN106970484B (zh) 一种显示面板及显示装置
KR20140097774A (ko) 액정표시장치
KR102403688B1 (ko) 표시장치
US20200110302A1 (en) Display panel and display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant