KR102397982B1 - Pixel and organic light emittng display device including the same - Google Patents

Pixel and organic light emittng display device including the same Download PDF

Info

Publication number
KR102397982B1
KR102397982B1 KR1020150095973A KR20150095973A KR102397982B1 KR 102397982 B1 KR102397982 B1 KR 102397982B1 KR 1020150095973 A KR1020150095973 A KR 1020150095973A KR 20150095973 A KR20150095973 A KR 20150095973A KR 102397982 B1 KR102397982 B1 KR 102397982B1
Authority
KR
South Korea
Prior art keywords
transistor
node
period
scan
line
Prior art date
Application number
KR1020150095973A
Other languages
Korean (ko)
Other versions
KR20170005945A (en
Inventor
김현웅
김동휘
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150095973A priority Critical patent/KR102397982B1/en
Publication of KR20170005945A publication Critical patent/KR20170005945A/en
Application granted granted Critical
Publication of KR102397982B1 publication Critical patent/KR102397982B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 데이터선과 제1 노드 사이에 연결되는 제1 트랜지스터; 제2 노드와 제3 노드 사이에 연결되며, 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터; 상기 제2 노드와 제1 전원 사이에 연결되는 제3 트랜지스터; 상기 제3 노드와 제4 노드 사이에 연결되는 제4 트랜지스터; 상기 제1 노드와 초기화 전원 사이에 연결되는 제5 트랜지스터; 및 상기 제4 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함하는 화소 및 이를 포함하는 유기발광 표시장치에 관한 것이다. The present invention provides a first transistor connected between a data line and a first node; a second transistor connected between a second node and a third node and including a gate electrode connected to the first node; a third transistor connected between the second node and a first power supply; a fourth transistor connected between the third node and a fourth node; a fifth transistor connected between the first node and an initialization power supply; and a pixel including an organic light emitting diode connected between the fourth node and a second power source, and an organic light emitting diode display including the same.

Description

화소 및 이를 포함하는 유기발광 표시장치{PIXEL AND ORGANIC LIGHT EMITTNG DISPLAY DEVICE INCLUDING THE SAME}A pixel and an organic light emitting display device including the same

본 발명의 실시예는 화소 및 상기 화소를 포함하는 유기발광 표시장치에 관한 것이다.An embodiment of the present invention relates to a pixel and an organic light emitting diode display including the pixel.

유기발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 이는 빠른 응답속도를 가짐과 동시에 선명한 영상을 표시할 수 있다는 장점이 있다.The organic light emitting diode display displays an image by using an organic light emitting diode that generates light by recombination of electrons and holes, and has an advantage in that it has a fast response speed and can display a clear image.

일반적으로, 유기발광 표시장치는 구동 트랜지스터와 유기 발광 다이오드를 포함하는 다수의 화소들을 구비하며, 각 화소는 구동 트랜지스터를 이용하여 유기 발광 다이오드로 공급되는 전류량을 제어함으로써 해당 계조를 표현할 수 있다. In general, an organic light emitting diode display includes a plurality of pixels including a driving transistor and an organic light emitting diode, and each pixel can express a corresponding gray level by controlling the amount of current supplied to the organic light emitting diode using the driving transistor.

본 발명의 실시예는 화질 개선이 가능한 화소 및 이를 포함하는 유기발광 표시장치를 제공하기 위함이다.An embodiment of the present invention is to provide a pixel capable of improving image quality and an organic light emitting diode display including the same.

본 발명의 실시예에 의한 화소는, 데이터선과 제1 노드 사이에 연결되는 제1 트랜지스터, 제2 노드와 제3 노드 사이에 연결되며, 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 노드와 제1 전원 사이에 연결되는 제3 트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결되는 제4 트랜지스터, 상기 제1 노드와 초기화 전원 사이에 연결되는 제5 트랜지스터 및 상기 제4 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함할 수 있다.A pixel according to an embodiment of the present invention includes a first transistor connected between a data line and a first node, a second transistor connected between a second node and a third node, and a gate electrode connected to the first node. , a third transistor connected between the second node and a first power supply, a fourth transistor connected between the third node and a fourth node, a fifth transistor connected between the first node and an initialization power supply, and the first power supply It may include an organic light emitting diode connected between the fourth node and the second power source.

또한, 상기 제4 노드와 상기 초기화 전원 사이에 연결되는 제6 트랜지스터 및 상기 제3 노드와 상기 초기화 전원 사이에 연결되는 제7 트랜지스터를 더 포함할 수 있다.The apparatus may further include a sixth transistor connected between the fourth node and the initialization power supply and a seventh transistor connected between the third node and the initialization power supply.

또한, 상기 제1 노드와 기준 전원 사이에 연결되는 제8 트랜지스터를 더 포함할 수 있다.In addition, an eighth transistor connected between the first node and a reference power source may be further included.

또한, 상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터 및 상기 제2 노드와 상기 제1 전원 사이에 연결되는 제2 커패시터를 더 포함할 수 있다.The apparatus may further include a first capacitor connected between the first node and the second node and a second capacitor connected between the second node and the first power source.

또한, 상기 제3 트랜지스터와 상기 제4 트랜지스터는, 제i 제어선에 연결되는 게이트 전극을 각각 포함할 수 있다.In addition, each of the third transistor and the fourth transistor may include a gate electrode connected to the i-th control line.

또한, 상기 제5 트랜지스터와 상기 제6 트랜지스터는, 제i 주사선에 연결되는 게이트 전극을 각각 포함할 수 있다. Also, each of the fifth transistor and the sixth transistor may include a gate electrode connected to the i-th scan line.

또한, 상기 제7 트랜지스터와 상기 제8 트랜지스터는, 제i+1 주사선에 연결되는 게이트 전극을 각각 포함할 수 있다.In addition, the seventh transistor and the eighth transistor may each include a gate electrode connected to an i+1th scan line.

또한, 상기 기준 전원은, 상기 제1 전원과 동일한 전압 레벨을 가질 수 있다.Also, the reference power may have the same voltage level as that of the first power.

또한, 상기 제1 내지 제8 트랜지스터 각각은, p 채널형 트랜지스터일 수 있다.In addition, each of the first to eighth transistors may be a p-channel transistor.

또한, 상기 제5 트랜지스터와 상기 제6 트랜지스터는, 제1 기간 동안 온 상태를 유지하고, 상기 제7 트랜지스터와 상기 제8 트랜지스터는, 제2 기간 동안 온 상태를 유지하며, 상기 제1 트랜지스터는, 제3 기간 동안 온 상태를 유지하고, 상기 제3 트랜지스터와 상기 제4 트랜지스터는, 상기 제1 기간의 일부 기간, 상기 제2 기간 및 상기 제3 기간 동안 계속적으로 오프 상태를 유지할 수 있다.In addition, the fifth transistor and the sixth transistor maintain an on state for a first period, the seventh transistor and the eighth transistor maintain an on state for a second period, and the first transistor comprises: An on state may be maintained for a third period, and the third transistor and the fourth transistor may be continuously maintained in an off state for a partial period of the first period, the second period, and the third period.

본 발명의 실시예에 의한 유기발광 표시장치는, n+2(n은 2 이상의 자연수)개의 주사선들, m(m은 2 이상의 자연수)개의 데이터선들 및 n개의 제어선들과 연결되는 다수의 화소들, 상기 주사선들로 주사 신호를 공급하는 주사 구동부, 상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부 및 상기 제어선들로 제어 신호를 공급하는 제어 구동부를 포함하고, 제i(i는 n 이하의 자연수) 주사선, 제i+1 주사선, 제i+2 주사선, 제i 제어선 및 제j(j는 m 이하의 자연수) 데이터선과 연결되는 화소는, 상기 제j 데이터선과 제1 노드 사이에 연결되며, 상기 제i+2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제1 트랜지스터, 제2 노드와 제3 노드 사이에 연결되며, 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 노드와 제1 전원 사이에 연결되며, 상기 제i 제어선에 공급되는 제어 신호에 대응하여 턴-오프되는 제3 트랜지스터, 상기 제3 노드와 제4 노드 사이에 연결되며, 상기 제i 제어선에 공급되는 제어 신호에 대응하여 턴-오프되는 제4 트랜지스터, 상기 제1 노드와 초기화 전원 사이에 연결되며, 상기 제i 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제5 트랜지스터 및 상기 제4 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함할 수 있다.An organic light emitting diode display according to an embodiment of the present invention includes a plurality of pixels connected to n+2 (n is a natural number equal to or greater than 2) scan lines, m (m is a natural number equal to or greater than 2) data lines, and n control lines. , a scan driver supplying a scan signal to the scan lines, a data driver supplying a data signal to the data lines, and a control driver supplying a control signal to the control lines; A pixel connected to a scan line, an i+1th scan line, an i+2th scan line, an i-th control line, and a j-th data line (where j is a natural number less than or equal to m) is connected between the j-th data line and a first node, and A first transistor turned on in response to a scan signal supplied to an i+2th scan line, a second transistor connected between a second node and a third node, and a gate electrode connected to the first node, the second transistor comprising: A third transistor connected between the second node and the first power source and turned off in response to a control signal supplied to the i-th control line is connected between the third node and the fourth node, the i-th control line a fourth transistor turned off in response to a control signal supplied to a line, a fifth transistor connected between the first node and an initialization power supply, and turned on in response to a scan signal supplied to the i-th scan line; It may include an organic light emitting diode connected between the fourth node and the second power source.

또한, 상기 제4 노드와 상기 초기화 전원 사이에 연결되며, 상기 제i 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제6 트랜지스터 및 상기 제3 노드와 상기 초기화 전원 사이에 연결되며, 상기 제i+1 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제7 트랜지스터를 더 포함할 수 있다.In addition, a sixth transistor connected between the fourth node and the initialization power supply and turned on in response to a scan signal supplied to the i-th scan line, and connected between the third node and the initialization power supply, A seventh transistor turned on in response to the scan signal supplied to the i+1 scan line may be further included.

또한, 상기 제1 노드와 기준 전원 사이에 연결되며, 상기 제i+1 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제8 트랜지스터를 더 포함할 수 있다.The apparatus may further include an eighth transistor connected between the first node and a reference power source and turned on in response to a scan signal supplied to the i+1th scan line.

또한, 상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터 및 상기 제2 노드와 상기 제1 전원 사이에 연결되는 제2 커패시터를 더 포함할 수 있다.The apparatus may further include a first capacitor connected between the first node and the second node and a second capacitor connected between the second node and the first power source.

또한, 상기 기준 전원은, 상기 제1 전원과 동일한 전압 레벨을 가질 수 있다.Also, the reference power may have the same voltage level as that of the first power.

또한, 상기 제1 내지 제8 트랜지스터 각각은, p 채널형 트랜지스터일 수 있다.In addition, each of the first to eighth transistors may be a p-channel transistor.

또한, 상기 제i 주사선은, 제1 기간 동안 주사 신호를 공급받고, 상기 제i+1 주사선은, 제2 기간 동안 주사 신호를 공급받고, 상기 제i+2 주사선은, 제3 기간 동안 주사 신호를 공급받을 수 있다.In addition, the i-th scan line receives a scan signal during a first period, the i+1th scan line receives a scan signal during a second period, and the i+2 scan line receives a scan signal during a third period. can be supplied.

또한, 상기 제i 제어선은, 상기 제1 기간의 일부 기간, 상기 제2 기간 및 상기 제3 기간 동안 계속적으로 제어 신호를 공급받을 수 있다.Also, the i-th control line may be continuously supplied with a control signal during a partial period of the first period, the second period, and the third period.

본 발명의 실시예에 따르면, 유기 발광 다이오드로 공급되는 구동 전류가 구동 트랜지스터의 문턱 전압과 무관하게 결정되므로, 구동 트랜지스터들의 문턱 전압 편차로 인한 휘도 불균일 현상을 제거할 수 있는 화소 및 이를 포함하는 유기발광 표시장치를 제공할 수 있다.According to an embodiment of the present invention, since the driving current supplied to the organic light emitting diode is determined independently of the threshold voltage of the driving transistor, a pixel capable of removing the luminance non-uniformity caused by the threshold voltage deviation of the driving transistors and an organic material including the same A light emitting display device can be provided.

도 1은 본 발명의 실시예에 의한 유기발광 표시장치를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 화소를 나타낸 도면이다.
도 3은 본 발명의 실시예에 의한 화소의 구동방법을 나타낸 파형도이다.
도 4는 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다.1 is a view showing an organic light emitting display device according to an embodiment of the present invention.
2 is a diagram illustrating a pixel according to an embodiment of the present invention.
3 is a waveform diagram illustrating a method of driving a pixel according to an embodiment of the present invention.
4 is a diagram illustrating a pixel according to another embodiment of the present invention.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 이하의 설명에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in a variety of different forms, and in the following description, when a part is connected to another part, this is only the case where it is directly connected. but also includes cases in which other elements are electrically connected in the middle. In addition, in the drawings, parts not related to the present invention are omitted to clarify the description of the present invention, and the same reference numerals are assigned to similar parts throughout the specification.

이하, 본 발명의 실시예들과 관련된 도면들을 참고하여, 본 발명의 실시예에 의한 화소 및 이를 포함하는 유기발광 표시장치에 대해 설명하도록 한다.Hereinafter, a pixel according to an embodiment of the present invention and an organic light emitting diode display including the same will be described with reference to drawings related to embodiments of the present invention.

도 1은 본 발명의 실시예에 의한 유기발광 표시장치를 나타낸 도면이다.1 is a view showing an organic light emitting display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 의한 유기발광 표시장치는, 다수의 화소들(PXL)을 포함하는 화소부(10), 주사 구동부(20), 데이터 구동부(30), 제어 구동부(40) 및 타이밍 제어부(50)를 포함할 수 있다. Referring to FIG. 1 , an organic light emitting display device according to an embodiment of the present invention includes a pixel unit 10 including a plurality of pixels PXL, a scan driver 20 , a data driver 30 , and a control driver ( 40 ) and a timing controller 50 .

또한, 본 발명의 실시예에 의한 유기발광 표시장치는 주사 구동부(20)와 화소들(PXL) 사이에 연결되는 n+2개의 주사선들(S1 내지 Sn+2)과, 데이터 구동부(30)와 화소들(PXL) 사이에 연결되는 m개의 데이터선들(D1 내지 Dm), 및 제어 구동부(40)와 화소들(PXL) 사이에 연결되는 n개의 제어선들(E1 내지 En)을 더 포함할 수 있다. (여기서, n과 m은 2 이상의 자연수이다.)In addition, the organic light emitting diode display according to the embodiment of the present invention includes n+2 scan lines S1 to Sn+2 connected between the scan driver 20 and the pixels PXL, and the data driver 30 and It may further include m data lines D1 to Dm connected between the pixels PXL, and n control lines E1 to En connected between the control driver 40 and the pixels PXL. . (Here, n and m are natural numbers greater than or equal to 2.)

화소들(PXL)은 n+2개의 주사선들(S1 내지 Sn+2), m개의 데이터선들(D1 내지 Dm) 및 n개의 제어선들(E1 내지 En)과 연결될 수 있다. The pixels PXL may be connected to n+2 scan lines S1 to Sn+2, m data lines D1 to Dm, and n control lines E1 to En.

예를 들어, 각 화소(PXL)는 데이터선, 제어선 및 세 개의 주사선들과 연결될 수 있다. For example, each pixel PXL may be connected to a data line, a control line, and three scan lines.

즉, h 번째 라인에 위치하는 화소들(PXL)은 제h 주사선(Sh), 제h+1 주사선(Sh+1), 제h+2 주사선(Sh+2) 및 제h 제어선(Eh)과 연결될 수 있다. (여기서, h는 n 이하의 자연수이다.)That is, the pixels PXL positioned on the h-th line are the h-th scan line Sh, the h+1-th scan line Sh+1, the h+2 scan line Sh+2, and the h-th control line Eh. can be connected with (Here, h is a natural number less than or equal to n.)

화소들(PXL)은 전원 공급부(미도시)로부터 제1 전원(ELVDD), 제2 전원(ELVSS), 기준 전원(REF) 및 초기화 전원(INT)를 공급받을 수 있다. The pixels PXL may receive the first power ELVDD, the second power ELVSS, the reference power REF, and the initialization power INT from a power supply unit (not shown).

또한, 화소들(PXL) 각각은 제1 전원(ELVDD)으로부터 유기 발광 다이오드를 경유하여 제2 전원(ELVSS)으로 흐르는 전류에 의해, 데이터 신호에 대응하는 빛을 생성할 수 있다. In addition, each of the pixels PXL may generate light corresponding to the data signal by a current flowing from the first power source ELVDD to the second power source ELVSS via the organic light emitting diode.

주사 구동부(20)는 타이밍 제어부(50)의 제어에 의해 주사 신호를 생성하고, 생성된 주사 신호를 주사선들(S1 내지 Sn+2)로 공급할 수 있다. The scan driver 20 may generate a scan signal under the control of the timing controller 50 and supply the generated scan signal to the scan lines S1 to Sn+2.

따라서, 화소들(PXL)을 주사선들(S1 내지 Sn+2)을 통해 주사 신호를 공급받을 수 있다. Accordingly, a scan signal may be supplied to the pixels PXL through the scan lines S1 to Sn+2.

또한, 주사 구동부(20)는 주사선들(S1 내지 Sn+2)에 대하여 순차적으로 주사 신호를 출력할 수 있다. Also, the scan driver 20 may sequentially output scan signals to the scan lines S1 to Sn+2.

예를 들어, 연속적으로 위치하는 제h 주사선(Sh), 제h+1 주사선(Sh+1) 및 제h+2 주사선(Sh+2)은 순차적으로 주사 신호를 공급받을 수 있다. For example, the h-th scan line Sh, the h+1th scan line Sh+1, and the h+2th scan line Sh+2 may be sequentially supplied with scan signals.

이 때, 주사 신호는 로우 레벨의 전압으로 설정될 수 있다. In this case, the scan signal may be set to a low level voltage.

데이터 구동부(30)는 타이밍 제어부(50)의 제어에 의해 데이터 신호를 생성하고, 생성된 데이터 신호를 데이터선들(D1 내지 Dm)로 공급할 수 있다.The data driver 30 may generate a data signal under the control of the timing controller 50 and supply the generated data signal to the data lines D1 to Dm.

따라서, 화소들(PXL)은 데이터선들(D1 내지 Dm)을 통해 데이터 신호를 공급받을 수 있다. Accordingly, the pixels PXL may receive data signals through the data lines D1 to Dm.

제어 구동부(40)는 타이밍 제어부(50)의 제어에 의해 제어 신호를 생성하고, 생성된 제어 신호를 제어선들(E1 내지 En)로 공급할 수 있다. The control driver 40 may generate a control signal under the control of the timing controller 50 and supply the generated control signal to the control lines E1 to En.

따라서, 화소들(PXL)은 제어선들(E1 내지 En)을 통해 제어 신호를 공급받을 수 있다. Accordingly, the pixels PXL may receive a control signal through the control lines E1 to En.

또한, 제어 구동부(40)는 제어선들(E1 내지 En)에 대하여 순차적으로 제어 신호를 공급할 수 있다. Also, the control driver 40 may sequentially supply control signals to the control lines E1 to En.

이 때, 제어 신호는 하이 레벨의 전압으로 설정될 수 있다. In this case, the control signal may be set to a high level voltage.

도 1에서는 설명의 편의를 위하여 주사 구동부(20), 데이터 구동부(30), 제어 구동부(40) 및 타이밍 제어부(50)를 개별적으로 도시하였으나, 상기 구성요소들 중 적어도 일부는 통합될 수 있다.
Although FIG. 1 shows the scan driver 20 , the data driver 30 , the control driver 40 , and the timing controller 50 separately for convenience of description, at least some of the components may be integrated.

도 2는 본 발명의 실시예에 의한 화소를 나타낸 도면이다. 특히, 도 1에서는 설명의 편의를 위하여 제i 주사선(Si), 제i+1 주사선(Si+1), 제i+2 주사선(Si+2), 제j 데이터선(Dj), 및 제i 제어선(Ei)과 연결된 화소(PXL)를 도시하기로 한다. (여기서, i는 n 이하의 자연수이고, j는 m 이하의 자연수이다.)2 is a diagram illustrating a pixel according to an embodiment of the present invention. In particular, in FIG. 1 , for convenience of explanation, an i-th scan line (Si), an i+1th scan line (Si+1), an i+2th scan line (Si+2), a j-th data line (Dj), and an i-th scan line (Dj) A pixel PXL connected to the control line Ei will be illustrated. (Here, i is a natural number less than or equal to n, and j is a natural number less than or equal to m.)

도 2를 참조하면, 본 발명의 실시예에 의한 화소(PXL)는, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 제8 트랜지스터(T8), 제1 커패시터(C1), 제2 커패시터(C2) 및 유기발광 다이오드(Organic Light Emitting Diode, OLED)를 포함할 수 있다. Referring to FIG. 2 , the pixel PXL according to the exemplary embodiment of the present invention includes a first transistor T1 , a second transistor T2 , a third transistor T3 , a fourth transistor T4 , and a fifth transistor (T5), a sixth transistor (T6), a seventh transistor (T7), an eighth transistor (T8), a first capacitor (C1), a second capacitor (C2), and an organic light emitting diode (OLED) may include

제1 트랜지스터(T1)는 제j 데이터선(Dj)과 제1 노드(N1) 사이에 연결될 수 있다. The first transistor T1 may be connected between the j-th data line Dj and the first node N1 .

예를 들어, 제1 트랜지스터(T1)의 제1 전극은 제j 데이터선(Dj)에 연결되고, 제1 트랜지스터(T1)의 제2 전극은 제1 노드(N1)에 연결되며, 제1 트랜지스터(T1)의 게이트 전극은 제i+2 주사선(Si+2)에 연결될 수 있다. For example, the first electrode of the first transistor T1 is connected to the j-th data line Dj, the second electrode of the first transistor T1 is connected to the first node N1, and the first transistor The gate electrode of (T1) may be connected to the i+2th scan line (Si+2).

따라서, 제1 트랜지스터(T1)는 제i+2 주사선(Si+2)으로 공급되는 주사 신호에 대응하여 턴-온될 수 있다. Accordingly, the first transistor T1 may be turned on in response to the scan signal supplied to the i+2th scan line Si+2.

제1 트랜지스터(T1)가 턴-온되는 경우, 제j 데이터선(Dj)의 데이터 신호는 제1 노드(N1)로 전달될 수 있다. When the first transistor T1 is turned on, the data signal of the j-th data line Dj may be transferred to the first node N1 .

제2 트랜지스터(T2)는 제2 노드(N2)와 제3 노드(N3) 사이에 연결될 수 있다. The second transistor T2 may be connected between the second node N2 and the third node N3 .

예를 들어, 제2 트랜지스터(T2)의 제1 전극은 제2 노드(N2)에 연결되고, 제2 트랜지스터(T2)의 제2 전극은 제3 노드(N3)에 연결되며, 제2 트랜지스터(T2)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. For example, the first electrode of the second transistor T2 is connected to the second node N2, the second electrode of the second transistor T2 is connected to the third node N3, and the second transistor ( The gate electrode of T2 may be connected to the first node N1 .

제2 트랜지스터(T2)는 유기 발광 다이오드(OLED)로 구동 전류를 공급하는 구동 트랜지스터의 역할을 수행할 수 있다.The second transistor T2 may serve as a driving transistor that supplies a driving current to the organic light emitting diode OLED.

예를 들어, 제2 트랜지스터(T2)는 제1 커패시터(C1)에 저장된 전압에 대응하는 구동 전류를 유기 발광 다이오드(OLED)로 공급할 수 있다. For example, the second transistor T2 may supply a driving current corresponding to the voltage stored in the first capacitor C1 to the organic light emitting diode OLED.

제3 트랜지스터(T3)는 제2 노드(N2)와 제1 전원(ELVDD) 사이에 연결될 수 있다. The third transistor T3 may be connected between the second node N2 and the first power source ELVDD.

예를 들어, 제3 트랜지스터(T3)의 제1 전극은 제1 전원(ELVDD)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 제2 노드(N2)에 연결되며, 제3 트랜지스터(T3)의 게이트 전극은 제i 제어선(Ei)에 연결될 수 있다. For example, the first electrode of the third transistor T3 is connected to the first power source ELVDD, the second electrode of the third transistor T3 is connected to the second node N2, and the third transistor ( The gate electrode of T3 may be connected to the ith control line Ei.

따라서, 제3 트랜지스터(T3)는 제i 제어선(Ei)으로 공급되는 제어 신호에 대응하여 턴-오프될 수 있다. Accordingly, the third transistor T3 may be turned off in response to the control signal supplied to the i-th control line Ei.

제4 트랜지스터(T4)는 제3 노드(N3)와 제4 노드(N4) 사이에 연결될 수 있다. The fourth transistor T4 may be connected between the third node N3 and the fourth node N4 .

예를 들어, 제4 트랜지스터(T4)의 제1 전극은 제3 노드(N3)에 연결되고, 제4 트랜지스터(T4)의 제2 전극은 제4 노드(N4)에 연결되며, 제4 트랜지스터(T4)의 게이트 전극은 제i 제어선(Ei)에 연결될 수 있다. For example, the first electrode of the fourth transistor T4 is connected to the third node N3, the second electrode of the fourth transistor T4 is connected to the fourth node N4, and the fourth transistor ( The gate electrode of T4 may be connected to the ith control line Ei.

따라서, 제4 트랜지스터(T4)는 제i 제어선(Ei)으로 공급되는 제어 신호에 대응하여 턴-오프될 수 있다. Accordingly, the fourth transistor T4 may be turned off in response to the control signal supplied to the i-th control line Ei.

결국, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 동일한 제어선(Ei)에 연결되므로, 동일한 온-오프 기간을 가질 수 있다. As a result, since the third transistor T3 and the fourth transistor T4 are connected to the same control line Ei, they may have the same on-off period.

제5 트랜지스터(T5)는 제1 노드(N1)와 초기화 전원(INT) 사이에 연결될 수 있다. The fifth transistor T5 may be connected between the first node N1 and the initialization power source INT.

예를 들어, 제5 트랜지스터(T5)의 제1 전극은 제1 노드(N1)에 연결되고, 제5 트랜지스터(T5)의 제2 전극은 초기화 전원(INT)에 연결되며, 제5 트랜지스터(T5)의 게이트 전극은 제i 주사선(Si)에 연결될 수 있다. For example, the first electrode of the fifth transistor T5 is connected to the first node N1 , the second electrode of the fifth transistor T5 is connected to the initialization power source INT, and the fifth transistor T5 ) may be connected to the i-th scan line Si.

따라서, 제5 트랜지스터(T5)는 제i 주사선(Si)으로 공급되는 주사 신호에 대응하여 턴-온될 수 있다.Accordingly, the fifth transistor T5 may be turned on in response to the scan signal supplied to the i-th scan line Si.

제5 트랜지스터(T5)가 턴-온되는 경우, 초기화 전원(INT)의 전압이 제1 노드(N1)로 공급될 수 있다. When the fifth transistor T5 is turned on, the voltage of the initialization power INT may be supplied to the first node N1 .

제6 트랜지스터(T6)는 제4 노드(N4)와 초기화 전원(INT) 사이에 연결될 수 있다. The sixth transistor T6 may be connected between the fourth node N4 and the initialization power source INT.

예를 들어, 제6 트랜지스터(T6)의 제1 전극은 초기화 전원(INT)에 연결되고, 제6 트랜지스터(T6)의 제2 전극은 제4 노드(N4)에 연결되며, 제6 트랜지스터(T6)의 게이트 전극은 제i 주사선(Si)에 연결될 수 있다. For example, the first electrode of the sixth transistor T6 is connected to the initialization power source INT, the second electrode of the sixth transistor T6 is connected to the fourth node N4 , and the sixth transistor T6 ) may be connected to the i-th scan line Si.

따라서, 제6 트랜지스터(T6)는 제i 주사선(Si)으로 공급되는 주사 신호에 대응하여 턴-온될 수 있다.Accordingly, the sixth transistor T6 may be turned on in response to the scan signal supplied to the i-th scan line Si.

제6 트랜지스터(T6)가 턴-온되는 경우, 초기화 전원(INT)의 전압이 제4 노드(N4)로 공급될 수 있다. When the sixth transistor T6 is turned on, the voltage of the initialization power INT may be supplied to the fourth node N4 .

결국, 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 동일한 주사선(Si)에 연결되므로, 동일한 온-오프 기간을 가질 수 있다. As a result, since the fifth transistor T5 and the sixth transistor T6 are connected to the same scan line Si, they may have the same on-off period.

제7 트랜지스터(T7)는 제3 노드(N3)와 초기화 전원(INT) 사이에 연결될 수 있다. The seventh transistor T7 may be connected between the third node N3 and the initialization power source INT.

예를 들어, 제7 트랜지스터(T7)의 제1 전극은 제3 노드(N3)에 연결되고, 제7 트랜지스터(T7)의 제2 전극은 초기화 전원(INT)에 연결되며, 제7 트랜지스터(T7)의 게이트 전극은 제i+1 주사선(Si+1)에 연결될 수 있다. For example, the first electrode of the seventh transistor T7 is connected to the third node N3 , the second electrode of the seventh transistor T7 is connected to the initialization power source INT, and the seventh transistor T7 ) may be connected to the i+1th scan line Si+1.

따라서, 제7 트랜지스터(T7)는 제i+1 주사선(Si+1)으로 공급되는 주사 신호에 대응하여 턴-온될 수 있다. Accordingly, the seventh transistor T7 may be turned on in response to the scan signal supplied to the i+1th scan line Si+1.

제7 트랜지스터(T7)가 턴-온되는 경우, 초기화 전원(INT)의 전압이 제3 노드(N3)로 공급될 수 있다. When the seventh transistor T7 is turned on, the voltage of the initialization power INT may be supplied to the third node N3 .

제8 트랜지스터(T8)는 제1 노드(N1)와 기준 전원(REF) 사이에 연결될 수 있다. The eighth transistor T8 may be connected between the first node N1 and the reference power source REF.

예를 들어, 제8 트랜지스터(T8)의 제1 전극은 기준 전원(REF)에 연결되고, 제8 트랜지스터(T8)의 제2 전극은 제1 노드(N1)에 연결되며, 제8 트랜지스터(T8)의 게이트 전극은 제i+1 주사선(Si+1)에 연결될 수 있다. For example, the first electrode of the eighth transistor T8 is connected to the reference power source REF, the second electrode of the eighth transistor T8 is connected to the first node N1, and the eighth transistor T8 ) may be connected to the i+1th scan line Si+1.

따라서, 제8 트랜지스터(T8)는 제i+1 주사선(Si+1)으로 공급되는 주사 신호에 대응하여 턴-온될 수 있다. Accordingly, the eighth transistor T8 may be turned on in response to the scan signal supplied to the i+1th scan line Si+1.

결국, 제7 트랜지스터(T7)와 제8 트랜지스터(T8)는 동일한 주사선(Si+1)에 연결되므로, 동일한 온-오프 기간을 가질 수 있다. As a result, since the seventh transistor T7 and the eighth transistor T8 are connected to the same scan line Si+1, they may have the same on-off period.

제8 트랜지스터(T8)가 턴-온되는 경우, 기준 전원(REF)의 전압이 제1 노드(N1)로 공급될 수 있다. When the eighth transistor T8 is turned on, the voltage of the reference power source REF may be supplied to the first node N1 .

여기서, 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7, T8)의 제1 전극은 소스 전극 또는 드레인 전극으로 설정되고, 제2 전극은 제1 전극과 다른 전극으로 설정될 수 있다. Here, the first electrode of each of the transistors T1, T2, T3, T4, T5, T6, T7, and T8 may be set as a source electrode or a drain electrode, and the second electrode may be set as an electrode different from the first electrode .

예를 들어, 제1 전극이 소스 전극으로 설정되면, 제2 전극은 드레인 전극으로 설정될 수 있다. For example, if the first electrode is set as the source electrode, the second electrode may be set as the drain electrode.

또한, 화소(PXL)에 포함된 트랜지스터들(T1, T2, T3, T4, T5, T6, T7, T8)은 모두 동일한 채널형을 가질 수 있다. Also, all of the transistors T1 , T2 , T3 , T4 , T5 , T6 , T7 , and T8 included in the pixel PXL may have the same channel type.

예를 들어, 제1 내지 제8 트랜지스터(T1~T8) 각각은 p 채널형으로 설정될 수 있다. For example, each of the first to eighth transistors T1 to T8 may be configured as a p-channel type.

제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. The first capacitor C1 may be connected between the first node N1 and the second node N2 .

예를 들어, 제1 커패시터(C1)의 제1 전극은 제2 노드(N2)에 연결되고, 제1 커패시터(C1)의 제2 전극은 제1 노드(N1)에 연결될 수 있다. For example, the first electrode of the first capacitor C1 may be connected to the second node N2 , and the second electrode of the first capacitor C1 may be connected to the first node N1 .

제2 커패시터(C2)는 제2 노드(N2)와 제1 전원(ELVDD) 사이에 연결될 수 있다. The second capacitor C2 may be connected between the second node N2 and the first power source ELVDD.

예를 들어, 제2 커패시터(C2)의 제1 전극은 제1 전원(ELVDD)에 연결되고, 제2 커패시터(C2)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. For example, the first electrode of the second capacitor C2 may be connected to the first power source ELVDD, and the second electrode of the second capacitor C2 may be connected to the second node N2 .

유기 발광 다이오드(OLED)는 제4 노드(N4)와 제2 전원(ELVSS) 사이에 연결될 수 있다. The organic light emitting diode OLED may be connected between the fourth node N4 and the second power source ELVSS.

예를 들어, 유기 발광 다이오드(OLED)의 애노드 전극은 제4 노드(N4)에 연결되고, 유기 발광 다이오드(OLED)의 캐소드 전극은 제2 전원(ELVSS)에 연결될 수 있다. For example, the anode electrode of the organic light emitting diode OLED may be connected to the fourth node N4 , and the cathode electrode of the organic light emitting diode OLED may be connected to the second power source ELVSS.

유기 발광 다이오드(OLED)는 제2 트랜지스터(T2)로부터 구동 전류를 공급받고, 상기 구동 전류에 대응하는 휘도로 발광할 수 있다. The organic light emitting diode OLED may receive a driving current from the second transistor T2 and emit light with a luminance corresponding to the driving current.

제1 노드(N1)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제8 트랜지스터(T8), 및 제1 커패시터(C1)가 공통적으로 접속되는 노드이다. The first node N1 is a node to which the first transistor T1 , the second transistor T2 , the fifth transistor T5 , the eighth transistor T8 , and the first capacitor C1 are commonly connected.

예를 들어, 제1 트랜지스터(T1)의 제2 전극, 제2 트랜지스터(T2)의 게이트 전극, 제5 트랜지스터(T5)의 제1 전극, 제8 트랜지스터(T8)의 제2 전극, 및 제1 커패시터(C1)의 제2 전극은 제1 노드(N1)에 공통적으로 연결될 수 있다. For example, the second electrode of the first transistor T1 , the gate electrode of the second transistor T2 , the first electrode of the fifth transistor T5 , the second electrode of the eighth transistor T8 , and the first The second electrode of the capacitor C1 may be commonly connected to the first node N1 .

제2 노드(N2)는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제1 커패시터(C1), 및 제2 커패시터(C2)가 공통적으로 접속되는 노드이다. The second node N2 is a node to which the second transistor T2 , the third transistor T3 , the first capacitor C1 , and the second capacitor C2 are commonly connected.

예를 들어, 제2 트랜지스터(T2)의 제1 전극, 제3 트랜지스터(T3)의 제2 전극, 제1 커패시터(C1)의 제1 전극, 및 제2 커패시터(C2)의 제2 전극은 제2 노드(N2)에 공통적으로 연결될 수 있다. For example, the first electrode of the second transistor T2 , the second electrode of the third transistor T3 , the first electrode of the first capacitor C1 , and the second electrode of the second capacitor C2 are It may be commonly connected to the two nodes N2.

제3 노드(N3)는 제2 트랜지스터(T2), 제4 트랜지스터(T4), 및 제7 트랜지스터(T7)가 공통적으로 접속되는 노드이다. The third node N3 is a node to which the second transistor T2 , the fourth transistor T4 , and the seventh transistor T7 are commonly connected.

예를 들어, 제2 트랜지스터(T2)의 제2 전극, 제4 트랜지스터(T4)의 제1 전극, 및 제7 트랜지스터(T7)의 제1 전극은 제3 노드(N3)에 공통적으로 연결될 수 있다. For example, the second electrode of the second transistor T2 , the first electrode of the fourth transistor T4 , and the first electrode of the seventh transistor T7 may be commonly connected to the third node N3 . .

제4 노드(N4)는 제4 트랜지스터(T4), 제6 트랜지스터(T6), 및 유기 발광 다이오드(OLED)가 공통적으로 접속되는 노드이다. The fourth node N4 is a node to which the fourth transistor T4 , the sixth transistor T6 , and the organic light emitting diode OLED are commonly connected.

예를 들어, 제4 트랜지스터(T4)의 제2 전극, 제6 트랜지스터(T6)의 제2 전극, 및 유기 발광 다이오드(OLED)의 애노드 전극은 제4 노드(N4)에 공통적으로 연결될 수 있다.For example, the second electrode of the fourth transistor T4 , the second electrode of the sixth transistor T6 , and the anode electrode of the organic light emitting diode OLED may be commonly connected to the fourth node N4 .

제1 전원(ELVDD)은 고전위 전원이고, 제2 전원(ELVSS)은 저전위 전원일 수 있다.The first power source ELVDD may be a high potential power source, and the second power source ELVSS may be a low potential power source.

예를 들어, 제1 전원(ELVDD)은 양전압으로 설정되고, 제2 전원(ELVSS)은 음전압 또는 그라운드 전압으로 설정될 수 있다. For example, the first power source ELVDD may be set to a positive voltage, and the second power source ELVSS may be set to a negative voltage or a ground voltage.

초기화 전원(INT)는 제2 전원(ELVSS)과 동일하거나 유사한 전압 레벨을 가질 수 있다. The initialization power INT may have the same or similar voltage level as the second power ELVSS.

예를 들어, 초기화 전원(INT)는 제4 노드(N4)로 공급될 때, 유기 발광 다이오드(OLED)를 비발광 상태로 설정할 수 있는 전압 레벨을 가질 수 있다. For example, when the initialization power INT is supplied to the fourth node N4 , it may have a voltage level capable of setting the organic light emitting diode OLED to a non-emission state.

예를 들어, 초기화 전압은 제2 전원(ELVSS)의 전압에 유기 발광 다이오드(OLED)의 문턱 전압을 더한 값 이하의 전압 레벨을 가질 수 있다.For example, the initialization voltage may have a voltage level equal to or less than a value obtained by adding the threshold voltage of the organic light emitting diode OLED to the voltage of the second power source ELVSS.

기준 전원(REF)은 제1 전원(ELVDD)과 동일하거나 낮은 전압 레벨을 가질 수 있다.
The reference power REF may have a voltage level equal to or lower than that of the first power ELVDD.

도 3은 본 발명의 실시예에 의한 화소의 구동방법을 나타낸 파형도이다. 도 2 및 도 3을 참조하여, 단위 기간(Pu) 동안의 화소(PXL)의 구동 동작을 설명하도록 한다. 3 is a waveform diagram illustrating a method of driving a pixel according to an embodiment of the present invention. A driving operation of the pixel PXL during the unit period Pu will be described with reference to FIGS. 2 and 3 .

도 2를 참조하면, 단위 기간(Pu)은 제1 기간(P1), 제2 기간(P2), 제3 기간(P3), 및 제4 기간(P4)을 포함할 수 있으며, 상기 제1 기간(P1)은 제1 서브 기간(Ps1)과 제2 서브 기간(Ps2)을 포함할 수 있다. Referring to FIG. 2 , the unit period Pu may include a first period P1 , a second period P2 , a third period P3 , and a fourth period P4 , and the first period (P1) may include a first sub-period Ps1 and a second sub-period Ps2.

제1 기간(P1)에는 제i 주사선(Si)으로 주사 신호가 공급될 수 있다. 이 때, 제i+1 주사선(Si+1)과 제i+2 주사선(Si+2)으로는 주사 신호가 공급되지 않는다. In the first period P1 , the scan signal may be supplied to the i-th scan line Si. In this case, the scan signal is not supplied to the i+1th scan line Si+1 and the i+2th scan line Si+2.

제1 기간(P1)의 일부 기간에는 제i 제어선(Ei)으로 제어 신호가 공급될 수 있다. A control signal may be supplied to the ith control line Ei during a partial period of the first period P1.

예를 들어, 제어 신호는 제2 서브 기간(Ps2) 동안 제i 제어선(Ei)으로 공급될 수 있다. For example, the control signal may be supplied to the ith control line Ei during the second sub period Ps2.

또한, 제i 제어선(Ei)은 제1 기간(P1)의 일부 기간, 제2 기간(P2), 및 제3 기간(P3) 동안 계속적으로 제어 신호를 공급받을 수 있다. Also, the i-th control line Ei may be continuously supplied with the control signal during a partial period of the first period P1 , the second period P2 , and the third period P3 .

따라서, 제1 기간(P1) 동안 제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 온(On) 상태를 유지할 수 있고, 제1 트랜지스터(T1), 제7 트랜지스터(T7), 및 제8 트랜지스터(T8)는 오프(Off) 상태를 유지할 수 있다. Accordingly, during the first period P1 , the fifth transistor T5 and the sixth transistor T6 may maintain an on state, and the first transistor T1 , the seventh transistor T7 , and the eighth transistor T7 . The transistor T8 may maintain an off state.

또한, 제1 서브 기간(Ps1) 동안 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 온 상태를 유지할 수 있고, 제2 서브 기간(Ps2) 동안 제3 트랜지스터(T3)와 제4 트랜지스터(T4)는 오프 상태를 유지할 수 있다. Also, during the first sub period Ps1 , the third transistor T3 and the fourth transistor T4 may maintain an on state, and during the second sub period Ps2 , the third transistor T3 and the fourth transistor T4 may be kept on. T4) may maintain an off state.

제1 서브 기간(Ps1)에는, 제3 트랜지스터(T3)가 턴-온됨으로써 제1 전원(ELVDD)의 전압이 제2 노드(N2)에 공급되고, 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)가 턴-온됨으로써, 초기화 전원(INT)의 전압이 제1 노드(N1), 제3 노드(N3), 및 제4 노드(N4)로 공급될 수 있다. In the first sub period Ps1 , the third transistor T3 is turned on so that the voltage of the first power source ELVDD is supplied to the second node N2 , and the fourth transistor T4 and the fifth transistor T3 are turned on. T5 ) and the sixth transistor T6 are turned on, so that the voltage of the initialization power source INT may be supplied to the first node N1 , the third node N3 , and the fourth node N4 . .

특히, 제1 서브 기간(Ps1)을 통해 제2 트랜지스터(T2)가 일정 전류를 먼저 출력하게 되므로, 제2 트랜지스터(T2)의 히스테리시스(hysteresis) 특성이 개선될 수 있다. In particular, since the second transistor T2 first outputs a constant current through the first sub-period Ps1 , the hysteresis characteristic of the second transistor T2 may be improved.

제2 서브 기간(Ps1)에는 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 턴-오프되므로, 초기화 전원(INT)의 전압은 제1 노드(N1)와 제4 노드(N4)로 공급될 수 있다.Since the third transistor T3 and the fourth transistor T4 are turned off in the second sub period Ps1 , the voltage of the initialization power INT is supplied to the first node N1 and the fourth node N4 . can be

제1 기간(P1)에는 제2 트랜지스터(T2)의 게이트 전극과 유기 발광 다이오드(OLED)의 애노드 전극이 각각 초기화 전원(INT)의 전압으로 초기화되므로, 이전 단위 기간의 영향을 받지 않게 된다. In the first period P1 , the gate electrode of the second transistor T2 and the anode electrode of the organic light emitting diode OLED are each initialized to the voltage of the initialization power source INT, so that they are not affected by the previous unit period.

제2 기간(P2)에는 제i+1 주사선(Si+1)으로 주사 신호가 공급될 수 있다. 이 때, 제i 제어선(Ei)으로는 제어 신호가 공급되고, 제i 주사선(Si)과 제i+2 주사선(Si+2)으로는 주사 신호가 공급되지 않는다. In the second period P2 , the scan signal may be supplied to the i+1th scan line Si+1. In this case, a control signal is supplied to the ith control line Ei, and a scan signal is not supplied to the ith scan line Si and the i+2 scan line Si+2.

따라서, 제2 기간(P2) 동안 제7 트랜지스터(T7)와 제8 트랜지스터(T8)는 온 상태를 유지할 수 있고, 제1 트랜지스터(T1), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 오프 상태를 유지할 수 있다. Accordingly, during the second period P2 , the seventh transistor T7 and the eighth transistor T8 may maintain an on state, and the first transistor T1 , the third transistor T3 , and the fourth transistor T4 may be in an on state. , the fifth transistor T5 , and the sixth transistor T6 may maintain an off state.

제2 기간(P2)에는, 제7 트랜지스터(T7)가 턴-온됨으로써 초기화 전원(INT)의 전압이 제3 노드(N3)로 공급되고, 제8 트랜지스터(T8)가 턴-온됨으로써 기준 전원(REF)의 전압이 제1 노드(N1)로 공급될 수 있다. In the second period P2 , when the seventh transistor T7 is turned on, the voltage of the initialization power INT is supplied to the third node N3 , and when the eighth transistor T8 is turned on, the reference power supply A voltage of (REF) may be supplied to the first node N1 .

따라서, 제2 기간(P2)이 진행되는 동안 제2 노드(N2)의 전압은 하기 수식 (1)에 따른 값으로 변경될 수 있다. Accordingly, during the second period P2, the voltage of the second node N2 may be changed to a value according to Equation (1) below.

Figure 112015065314807-pat00001
--- (1)
Figure 112015065314807-pat00001
--- (One)

(VN2는 제2 노드(N2)의 전압, Vref는 기준 전원(REF)의 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압)(VN2 is the voltage of the second node N2, Vref is the voltage of the reference power source REF, and Vth is the threshold voltage of the second transistor T2)

제3 기간(P3)에는 제i+2 주사선(Si+2)으로 주사 신호가 공급될 수 있다. 이 때, 제i 제어선(Ei)으로는 제어 신호가 공급되고, 제i 주사선(Si)과 제i+1 주사선(Si+1)으로는 주사 신호가 공급되지 않는다. In the third period P3 , the scan signal may be supplied to the i+2th scan line Si+2 . In this case, the control signal is supplied to the ith control line Ei, and the scan signal is not supplied to the ith scan line Si and the i+1th scan line Si+1.

따라서, 제3 기간(P3) 동안 제1 트랜지스터(T1)가 온 상태를 유지할 수 있고, 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 및 제8 트랜지스터(T8)가 오프 상태를 유지할 수 있다.Accordingly, the first transistor T1 may be maintained in an on state during the third period P3 , and the third transistor T3 , the fourth transistor T4 , the fifth transistor T5 , and the sixth transistor T6 may be maintained. , the seventh transistor T7 , and the eighth transistor T8 may maintain an off state.

제3 기간(P3)에는 제1 트랜지스터(T1)가 턴-온됨으로써, 제j 데이터선(Dj)의 데이터 신호가 제1 노드(N1)로 전달될 수 있다. In the third period P3 , as the first transistor T1 is turned on, the data signal of the j-th data line Dj may be transferred to the first node N1 .

따라서, 제3 기간(P3) 동안 제1 노드(N1)의 전압은 데이터 신호의 전압(이하, 데이터 전압)으로 유지되며, 제3 기간(P3) 동안 제2 노드(N2)의 전압은 하기 수식 (2)에 따른 값으로 변경될 수 있다.Therefore, during the third period P3, the voltage of the first node N1 is maintained as the voltage of the data signal (hereinafter, the data voltage), and the voltage of the second node N2 during the third period P3 is obtained by the following equation It can be changed to a value according to (2).

Figure 112015065314807-pat00002
---(2)
Figure 112015065314807-pat00002
---(2)

(VN2는 제2 노드(N2)의 전압, Vref는 기준 전원(REF)의 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압, Cv1은 제1 커패시터(C1)의 용량, Cv2는 제2 커패시터(C2)의 용량, Vdata는 데이터 전압)(VN2 is the voltage of the second node N2, Vref is the voltage of the reference power supply REF, Vth is the threshold voltage of the second transistor T2, Cv1 is the capacitance of the first capacitor C1, Cv2 is the second capacitor (C2) capacity, Vdata is data voltage)

제4 기간(P4)에는 제i 주사선(Si), 제i+1 주사선(Si+1), 및 제i+2 주사선(Si+2)으로 주사 신호가 공급되지 않고, 제i 제어선(Ei)으로 제어 신호가 공급되지 않는다. In the fourth period P4 , the scan signal is not supplied to the i-th scan line Si, the i+1th scan line Si+1, and the i+2th scan line Si+2, and the i-th control line Ei ), the control signal is not supplied.

따라서, 제4 기간(P4) 동안 제1 트랜지스터(T1), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 및 제8 트랜지스터(T8)가 오프 상태를 유지할 수 있고, 제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 온 상태를 유지할 수 있다. Accordingly, during the fourth period P4 , the first transistor T1 , the fifth transistor T5 , the sixth transistor T6 , the seventh transistor T7 , and the eighth transistor T8 may maintain an off state. and the third transistor T3 and the fourth transistor T4 may maintain an on state.

제4 기간(P4)에는, 제3 트랜지스터(T3)가 턴-온됨으로써 제1 전원(ELVDD)의 전압이 제2 노드(N2)로 공급될 수 있다. In the fourth period P4 , the voltage of the first power source ELVDD may be supplied to the second node N2 as the third transistor T3 is turned on.

이 때, 제1 커패시터(C1)에는 하기 수식 (3), (4)에 따른 전압이 저장될 수 있다. At this time, the voltage according to the following Equations (3) and (4) may be stored in the first capacitor C1.

Figure 112015065314807-pat00003
--- (3)
Figure 112015065314807-pat00003
--- (3)

Figure 112015065314807-pat00004
--- (4)
Figure 112015065314807-pat00004
--- (4)

(Vsg는 제1 커패시터(C1)에 저장된 전압, VN2는 제2 노드(N2)의 전압, VN1은 제1 노드(N1)의 전압, VELVDD는 제1 전원(ELVDD)의 전압, Vdata는 데이터 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압, A는 하기 수식 (5)에 의해 정의되는 값)(Vsg is the voltage stored in the first capacitor C1, VN2 is the voltage of the second node N2, VN1 is the voltage of the first node N1, VELVDD is the voltage of the first power source ELVDD, Vdata is the data voltage , Vth is the threshold voltage of the second transistor T2, and A is a value defined by Equation (5) below)

Figure 112015065314807-pat00005
--- (5)
Figure 112015065314807-pat00005
--- (5)

제3 트랜지스터(T3)와 제4 트랜지스터(T4)가 온 상태를 유지하므로, 제2 트랜지스터(T2)는 제4 기간(P4) 동안 하기 수식 (6), (7)에 따른 구동 전류를 유기 발광 다이오드(OLED)로 공급할 수 있다.Since the third transistor T3 and the fourth transistor T4 maintain an on state, the second transistor T2 generates an organic light emitting current according to the following Equations (6) and (7) during the fourth period P4. It can be supplied as a diode (OLED).

Figure 112015065314807-pat00006
--- (6)
Figure 112015065314807-pat00006
--- (6)

Figure 112015065314807-pat00007
--- (7)
Figure 112015065314807-pat00007
--- (7)

(Vsg는 제1 커패시터(C1)에 저장된 전압, VELVDD는 제1 전원(ELVDD)의 전압, Vdata는 데이터 전압, Vth는 제2 트랜지스터(T2)의 문턱 전압, A는 상기 수식 (5)에 의해 정의되는 값)(Vsg is the voltage stored in the first capacitor C1, VELVDD is the voltage of the first power supply ELVDD, Vdata is the data voltage, Vth is the threshold voltage of the second transistor T2, and A is the defined value)

따라서, 유기 발광 다이오드(OLED)는 제4 기간(P4) 동안 구동 전류(Id)에 대응하는 휘도로 발광할 수 있다. Accordingly, the organic light emitting diode OLED may emit light with a luminance corresponding to the driving current Id during the fourth period P4 .

이 때, 제2 트랜지스터(T2)로부터 출력되는 구동 전류(Id)는 문턱 전압(Vth)과 무관하게 결정되므로, 각 화소에 포함된 구동 트랜지스터(T2)의 문턱 전압 편차로 인한 휘도 불균일 현상을 제거할 수 있다. At this time, since the driving current Id output from the second transistor T2 is determined independently of the threshold voltage Vth, the luminance non-uniformity phenomenon caused by the threshold voltage deviation of the driving transistor T2 included in each pixel is removed. can do.

또한, 2 트랜지스터(T2)로부터 출력되는 구동 전류(Id)는 제1 커패시터(C1)와 제2 커패시터(C2)의 용량 비에 따라 그 범위가 결정될 수 있다. In addition, the range of the driving current Id output from the second transistor T2 may be determined according to the capacity ratio of the first capacitor C1 and the second capacitor C2 .

한편, 종래 구동 트랜지스터를 다이오드 연결(Diode Connection)함으로써 상기 구동 트랜지스터의 문턱 전압을 보상하는 구조에서는 킥백 전압(Kickback Voltage)이 발생하게 되므로, 화질에 영향을 주는 문제가 있었다. On the other hand, in the conventional structure in which the threshold voltage of the driving transistor is compensated by diode connection of the driving transistor, a kickback voltage is generated, so there is a problem in that image quality is affected.

본 발명의 실시예에서는 다이오드 연결(Diode Connection) 동작을 수행하지 않고 구동 트랜지스터의 문턱 전압을 보상하므로, 화질 저하가 발생하지 않게 된다.
In the embodiment of the present invention, since the threshold voltage of the driving transistor is compensated without performing a diode connection operation, image quality deterioration does not occur.

도 4는 본 발명의 다른 실시예에 의한 화소를 나타낸 도면이다.4 is a diagram illustrating a pixel according to another embodiment of the present invention.

본 발명의 다른 실시예에 있어서, 기준 전원(REF)은 제1 전원(ELVDD)과 동일한 전압 레벨을 가질 수 있다.In another embodiment of the present invention, the reference power source REF may have the same voltage level as the first power source ELVDD.

따라서, 본 발명의 다른 실시예에 의한 화소(PXL')에서는, 제8 트랜지스터(T8)가 제1 노드(N1)와 제1 전원(ELVDD) 사이에 연결될 수 있다. Accordingly, in the pixel PXL' according to another embodiment of the present invention, the eighth transistor T8 may be connected between the first node N1 and the first power source ELVDD.

예를 들어, 제8 트랜지스터(T8)의 제1 전극은 제1 전원(ELVDD)에 연결되고, 제8 트랜지스터(T8)의 제2 전극은 제1 노드(N1)에 연결되며, 제8 트랜지스터(T8)의 게이트 전극은 제i+1 주사선(Si+1)에 연결될 수 있다. For example, the first electrode of the eighth transistor T8 is connected to the first power source ELVDD, the second electrode of the eighth transistor T8 is connected to the first node N1, and the eighth transistor ( The gate electrode of T8 may be connected to the i+1th scan line Si+1.

본 실시예에 의한 화소(PXL')의 경우, 도 2에 도시된 화소(PXL)에 비해 보다 적은 수의 전원을 이용하므로, 제조 편의와 제조 비용의 절감을 도모할 수 있다. In the case of the pixel PXL' according to the present exemplary embodiment, since a smaller number of power sources is used compared to the pixel PXL illustrated in FIG. 2 , manufacturing convenience and manufacturing cost can be reduced.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those of ordinary skill in the art to which the present invention pertains will understand that the present invention may be embodied in other specific forms without changing the technical spirit or essential features thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention. should be interpreted

PXL: 화소
10: 화소부
20: 주사 구동부
30: 데이터 구동부
40: 제어 구동부
50: 타이밍 제어부PXL: Pixel
10: pixel part
20: scan driving unit
30: data driving unit
40: control drive unit
50: timing control

Claims (18)

데이터선과 제1 노드 사이에 연결되는 제1 트랜지스터;
제2 노드와 제3 노드 사이에 연결되며, 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터;
상기 제2 노드와 제1 전원 사이에 연결되는 제3 트랜지스터;
상기 제3 노드와 제4 노드 사이에 연결되는 제4 트랜지스터;
상기 제1 노드와 초기화 전원 사이에 연결되는 제5 트랜지스터;
상기 제4 노드와 상기 초기화 전원 사이에 연결되는 제6 트랜지스터; 및
상기 제4 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함하며,
상기 제5 트랜지스터와 상기 제6 트랜지스터는, 제i 주사선에 연결되는 게이트 전극을 각각 포함하는 화소. a first transistor connected between the data line and the first node;
a second transistor connected between a second node and a third node and including a gate electrode connected to the first node;
a third transistor connected between the second node and a first power supply;
a fourth transistor connected between the third node and a fourth node;
a fifth transistor connected between the first node and an initialization power supply;
a sixth transistor connected between the fourth node and the initialization power supply; and
and an organic light emitting diode connected between the fourth node and a second power source,
The fifth transistor and the sixth transistor each include a gate electrode connected to an i-th scan line. 제1항에 있어서,
상기 제3 노드와 상기 초기화 전원 사이에 연결되는 제7 트랜지스터를 더 포함하는 화소. The method of claim 1,
The pixel further comprising a seventh transistor connected between the third node and the initialization power supply. 제2항에 있어서,
상기 제1 노드와 기준 전원 사이에 연결되는 제8 트랜지스터를 더 포함하는 화소. 3. The method of claim 2,
The pixel further comprising an eighth transistor connected between the first node and a reference power supply. 제3항에 있어서,
상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
상기 제2 노드와 상기 제1 전원 사이에 연결되는 제2 커패시터를 더 포함하는 화소. 4. The method of claim 3,
a first capacitor connected between the first node and the second node; and
The pixel further comprising a second capacitor connected between the second node and the first power source. 제1항에 있어서,
상기 제3 트랜지스터와 상기 제4 트랜지스터는, 제i 제어선에 연결되는 게이트 전극을 각각 포함하는 화소. According to claim 1,
The third transistor and the fourth transistor each include a gate electrode connected to an i-th control line. 삭제delete 제3항에 있어서,
상기 제7 트랜지스터와 상기 제8 트랜지스터는, 제i+1 주사선에 연결되는 게이트 전극을 각각 포함하는 화소. 4. The method of claim 3,
The seventh transistor and the eighth transistor each include a gate electrode connected to an i+1th scan line. 제3항에 있어서,
상기 기준 전원은, 상기 제1 전원과 동일한 전압 레벨을 갖는 화소. 4. The method of claim 3,
The reference power is a pixel having the same voltage level as that of the first power. 제3항에 있어서,
상기 제1 내지 제8 트랜지스터 각각은, p 채널형 트랜지스터인 화소.4. The method of claim 3,
Each of the first to eighth transistors is a p-channel transistor. 제3항에 있어서,
상기 제5 트랜지스터와 상기 제6 트랜지스터는, 제1 기간 동안 온 상태를 유지하고,
상기 제7 트랜지스터와 상기 제8 트랜지스터는, 제2 기간 동안 온 상태를 유지하며,
상기 제1 트랜지스터는, 제3 기간 동안 온 상태를 유지하고,
상기 제3 트랜지스터와 상기 제4 트랜지스터는, 상기 제1 기간의 일부 기간, 상기 제2 기간 및 상기 제3 기간 동안 계속적으로 오프 상태를 유지하는 화소. 4. The method of claim 3,
The fifth transistor and the sixth transistor maintain an on state for a first period,
The seventh transistor and the eighth transistor maintain an on state for a second period,
The first transistor maintains an on state for a third period,
The third transistor and the fourth transistor are continuously maintained in an off state during a partial period of the first period, the second period, and the third period. n+2(n은 2 이상의 자연수)개의 주사선들, m(m은 2 이상의 자연수)개의 데이터선들 및 n개의 제어선들과 연결되는 다수의 화소들;
상기 주사선들로 주사 신호를 공급하는 주사 구동부;
상기 데이터선들로 데이터 신호를 공급하는 데이터 구동부; 및
상기 제어선들로 제어 신호를 공급하는 제어 구동부를 포함하고,
제i(i는 n 이하의 자연수) 주사선, 제i+1 주사선, 제i+2 주사선, 제i 제어선 및 제j(j는 m 이하의 자연수) 데이터선과 연결되는 화소는,
상기 제j 데이터선과 제1 노드 사이에 연결되며, 상기 제i+2 주사선으로 공급되는 주사 신호에 대응하여 턴-온되는 제1 트랜지스터;
제2 노드와 제3 노드 사이에 연결되며, 상기 제1 노드에 연결되는 게이트 전극을 포함하는 제2 트랜지스터;
상기 제2 노드와 제1 전원 사이에 연결되며, 상기 제i 제어선에 공급되는 제어 신호에 대응하여 턴-오프되는 제3 트랜지스터;
상기 제3 노드와 제4 노드 사이에 연결되며, 상기 제i 제어선에 공급되는 제어 신호에 대응하여 턴-오프되는 제4 트랜지스터;
상기 제1 노드와 초기화 전원 사이에 연결되며, 상기 제i 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제5 트랜지스터; 및
상기 제4 노드와 제2 전원 사이에 연결되는 유기 발광 다이오드를 포함하는 유기발광 표시장치. a plurality of pixels connected to n+2 (n is a natural number equal to or greater than 2) scan lines, m (m is a natural number equal to or greater than 2) data lines, and n control lines;
a scan driver supplying scan signals to the scan lines;
a data driver supplying a data signal to the data lines; and
and a control driver supplying a control signal to the control lines;
A pixel connected to the i-th (i is a natural number less than or equal to n) scan line, the i+1-th scan line, the i+2 scan line, the i-th control line, and the j-th data line (where j is a natural number less than or equal to m) includes:
a first transistor connected between the j th data line and a first node and turned on in response to a scan signal supplied to the i+2 th scan line;
a second transistor connected between a second node and a third node and including a gate electrode connected to the first node;
a third transistor connected between the second node and a first power source and turned off in response to a control signal supplied to the i-th control line;
a fourth transistor connected between the third node and a fourth node and turned off in response to a control signal supplied to the i-th control line;
a fifth transistor connected between the first node and an initialization power source and turned on in response to a scan signal supplied to the i-th scan line; and
and an organic light emitting diode connected between the fourth node and a second power source. 제11항에 있어서,
상기 제4 노드와 상기 초기화 전원 사이에 연결되며, 상기 제i 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제6 트랜지스터; 및
상기 제3 노드와 상기 초기화 전원 사이에 연결되며, 상기 제i+1 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제7 트랜지스터를 더 포함하는 유기발광 표시장치.12. The method of claim 11,
a sixth transistor connected between the fourth node and the initialization power supply and turned on in response to a scan signal supplied to the i-th scan line; and
and a seventh transistor connected between the third node and the initialization power source and turned on in response to a scan signal supplied to the i+1th scan line. 제12항에 있어서,
상기 제1 노드와 기준 전원 사이에 연결되며, 상기 제i+1 주사선에 공급되는 주사 신호에 대응하여 턴-온되는 제8 트랜지스터를 더 포함하는 유기발광 표시장치.13. The method of claim 12,
and an eighth transistor connected between the first node and a reference power source and turned on in response to a scan signal supplied to the i+1th scan line. 제13항에 있어서,
상기 제1 노드와 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
상기 제2 노드와 상기 제1 전원 사이에 연결되는 제2 커패시터를 더 포함하는 유기발광 표시장치.14. The method of claim 13,
a first capacitor connected between the first node and the second node; and
The organic light emitting diode display further comprising a second capacitor connected between the second node and the first power source. 제13항에 있어서,
상기 기준 전원은, 상기 제1 전원과 동일한 전압 레벨을 갖는 유기발광 표시장치.14. The method of claim 13,
The reference power supply has the same voltage level as that of the first power supply. 제13항에 있어서,
상기 제1 내지 제8 트랜지스터 각각은, p 채널형 트랜지스터인 유기발광 표시장치.14. The method of claim 13,
Each of the first to eighth transistors is a p-channel transistor. 제13항에 있어서,
상기 제i 주사선은, 제1 기간 동안 주사 신호를 공급받고,
상기 제i+1 주사선은, 제2 기간 동안 주사 신호를 공급받고,
상기 제i+2 주사선은, 제3 기간 동안 주사 신호를 공급받는 유기발광 표시장치.14. The method of claim 13,
The i-th scan line receives a scan signal for a first period,
The i+1th scan line receives a scan signal for a second period,
The i+2th scan line receives a scan signal for a third period. 제17항에 있어서,
상기 제i 제어선은, 상기 제1 기간의 일부 기간, 상기 제2 기간 및 상기 제3 기간 동안 계속적으로 제어 신호를 공급받는 유기발광 표시장치.18. The method of claim 17,
The i-th control line is continuously supplied with a control signal during a partial period of the first period, the second period, and the third period.
KR1020150095973A 2015-07-06 2015-07-06 Pixel and organic light emittng display device including the same KR102397982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150095973A KR102397982B1 (en) 2015-07-06 2015-07-06 Pixel and organic light emittng display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150095973A KR102397982B1 (en) 2015-07-06 2015-07-06 Pixel and organic light emittng display device including the same

Publications (2)

Publication Number Publication Date
KR20170005945A KR20170005945A (en) 2017-01-17
KR102397982B1 true KR102397982B1 (en) 2022-05-16

Family

ID=57990373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150095973A KR102397982B1 (en) 2015-07-06 2015-07-06 Pixel and organic light emittng display device including the same

Country Status (1)

Country Link
KR (1) KR102397982B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102439226B1 (en) * 2017-11-30 2022-08-31 엘지디스플레이 주식회사 Electroluminescent display device
KR102403226B1 (en) * 2018-03-29 2022-05-30 삼성디스플레이 주식회사 Pixel and display device including the same
KR20200130546A (en) * 2019-05-08 2020-11-19 삼성디스플레이 주식회사 Pixel, display device including the pixel, and method of driving the display device
WO2023192660A1 (en) * 2022-04-01 2023-10-05 Meta Platforms Technologies, Llc High speed pixel circuit for organic light emitting diode (oled) display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692367B1 (en) * 2010-07-22 2017-01-04 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device Using the Same
KR102141238B1 (en) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 Pixel and Organic Light Emitting Display Device

Also Published As

Publication number Publication date
KR20170005945A (en) 2017-01-17

Similar Documents

Publication Publication Date Title
CN108257552B (en) Pixel circuit, organic light emitting display device and driving method thereof
KR102461361B1 (en) Pixel, driving method of the pixel and organic light emittng display device including the pixel
KR101973125B1 (en) Pixel circuit and method for driving thereof, and organic light emitting display device using the same
KR102406605B1 (en) Organic light emitting display device
KR102367483B1 (en) Organic light emitting diode display devece
KR101152466B1 (en) Pixel and Organic Light Emitting Display Device Using the Same
US10607538B2 (en) Pixel circuit, pixel, AMOLED display device comprising same and driving method thereof
KR102234021B1 (en) Organic light emitting display
KR102387392B1 (en) Pixel, driving method of the pixel and organic light emittng display device including the pixel
KR102363339B1 (en) Organic light emitting display and driving method of the same
KR20140075631A (en) Display device, driving method and pixel circuit thereof
US9583042B2 (en) Display device having a power providing line
US9601056B2 (en) Pixel and organic light emitting display device using the same
KR20120094734A (en) Organic light emitting display and driving method thereof
JP2016081030A (en) Organic light-emitting display device
US10777145B2 (en) Demultiplexer, display device including the same, and method of driving the display device
KR20150070718A (en) Organic Light Emitting Display Device
KR102036247B1 (en) Pixel and organic light emitting display device using the same
KR101719187B1 (en) Emission driver and organic light emitting display using the same
KR20120028006A (en) Scan driver and organic light emitting display using the same
KR102397982B1 (en) Pixel and organic light emittng display device including the same
KR102565084B1 (en) VDD-less Pixel Circuit and Organic Light Emitting display using the Pixel Circuit
KR102481520B1 (en) Pixel and organic light emittng display device including the same
KR20200077929A (en) Electroluminescent Display Device
KR102434474B1 (en) Pixel and organic light emitting display device including the pixel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant