KR102392889B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102392889B1
KR102392889B1 KR1020150111868A KR20150111868A KR102392889B1 KR 102392889 B1 KR102392889 B1 KR 102392889B1 KR 1020150111868 A KR1020150111868 A KR 1020150111868A KR 20150111868 A KR20150111868 A KR 20150111868A KR 102392889 B1 KR102392889 B1 KR 102392889B1
Authority
KR
South Korea
Prior art keywords
high voltage
gate high
gate
line
voltage line
Prior art date
Application number
KR1020150111868A
Other languages
English (en)
Other versions
KR20170018259A (ko
Inventor
정일기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150111868A priority Critical patent/KR102392889B1/ko
Priority to US15/229,450 priority patent/US9711538B2/en
Priority to CN201610641029.7A priority patent/CN106448530B/zh
Publication of KR20170018259A publication Critical patent/KR20170018259A/ko
Application granted granted Critical
Publication of KR102392889B1 publication Critical patent/KR102392889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 실시예는, 둘이상의 데이터 라인들 및 둘 이상의 게이트 라인들이 교차하는 각 픽셀영역에 배치되는 둘 이상의 픽셀들, 픽셀들에 공통적으로 배치된 공통전극, 제1게이트 하이전압을 공급하고 공통전극과 일부가 중첩되는 제1게이트 하이전압 라인, 제2게이트 하이전압을 공급하고 공통전극과 일부가 중첩되는 제2게이트 하이전압 라인 및 공통전극과 접촉하며 공통전극으로부터 공통전극과 제1게이트 하이전압 라인이 중첩되지 않는 방향으로 연장된 연결라인을 포함하는 표시장치에 관한 것이다.

Description

표시장치{DISPLAY DEVICE}
본 실시예는 영상을 표시하는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기전계발광표시장치(OLED: Organic Light Emitting Diode Display Device)와 같은 여러 가지 표시장치가 활용되고 있다.
이러한 표시장치는 기판 상에 신호나 전원을 공급하는 라인 또는 배선이 배치되어 있다. 그런데 동일한 신호나 전원을 공급하는 라인이 두개 이상인 경우 두개의 라인들의 형상이나 위치, 구조에 따라 두개의 라인들을 통해 공급되는 신호나 전원이 동일하지 않을 수 있다.
표시장치에서 동일한 신호나 전원을 공급하는 두개의 라인들임에도 불구하고 두개의 라인들을 통해 공급되는 신호나 전원이 동일하지 않으므로 다양한 문제점을 야기할 수 있다.
본 실시예의 목적은, 두개의 게이트 하이전압 라인들의 형상이나 위치, 구조 등의 차이에 무관하게 두개의 게이트 하이전압 라인들을 통해 동일한 게이트 하이전압을 공급하는 표시장치를 제공하는 데 있다.
일 실시예는, 둘이상의 데이터 라인들 및 둘 이상의 게이트 라인들이 교차하는 각 픽셀영역에 배치되는 둘 이상의 픽셀들, 픽셀들에 공통적으로 배치된 공통전극, 제1게이트 하이전압을 공급하고 공통전극과 일부가 중첩되는 제1게이트 하이전압 라인, 제2게이트 하이전압을 공급하고 공통전극과 일부가 중첩되는 제2게이트 하이전압 라인 및 공통전극과 접촉하며 공통전극으로부터 공통전극과 제1게이트 하이전압 라인이 중첩되지 않는 방향으로 연장된 연결라인을 포함하는 표시장치를 제공할 수 있다.
이상에서 설명한 바와 같은 본 실시예에 의하면, 두개의 게이트 하이전압 라인들의 형상이나 위치, 구조 등의 차이에 무관하게 두개의 게이트 하이전압 라인들을 통해 동일한 게이트 하이전압을 공급하는 표시장치를 제공할 수 있다.
도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.
도 2는 각 게이트 드라이버 집적회로에서 사용하고 있는 쉬프트 레지스터의 N번째 스테이지 회로를 예시한 회로도이다.
도 3은 도 1의 표시장치의 일부 구성 및 라인들을 도시한 평면도이다.
도 4는 도 3의 표시패널의 모서리부의 전송라인군에 대한 개략적인 구성도이다.
도 5a는 일 실시예에 따른 표시장치에서 도 4의 A영역의 평면도이다.
도 5b는 도 5a의 AA'선 단면도이다.
도 6a는 다른 실시예에 따른 표시장치에서 도 4의 A영역의 평면도이다.
도 6b는 도 6a의 AA'선 단면도이다.
도 7은 또 다른 실시예에 따른 표시장치에서 도 4의 A영역의 평면도이다.
도 8은 도 3의 표시패널의 모서리부의 전송라인군의 제1 및 제2게이트 하이전압 라인들에 대한 개략적인 구성도이다.
도 9a는 일 실시예에 따른 표시장치에서 도 8의 B영역의 평면도이다.
도 9b는 도 9a의 BB'선 단면도이다.
도 10a 및 도 10b는 다른 예들에 따른 도 9a의 BB'선 단면도들이다.
도 11은 비교예에 따른 표시장치에서, 연결라인이 배치되지 않은 표시패널의 모서리부의 전송라인군의 제1 및 제2게이트 하이전압 라인들에 대한 개략적인 구성도이다.
도 12a는 도 11의 C영역의 평면도이다.
도 12b는 도 12a의 CC'선 단면도들이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 실시예들에 따른 표시장치(100)의 개략적인 시스템 구성도이다.
도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 픽셀(Pixel)이 매트릭스 타입으로 배치된 표시패널(110)과, 다수의 데이터 라인으로 데이터 전압을 공급함으로써 다수의 데이터 라인을 구동 데이터 드라이버(120)와, 다수의 게이트 라인으로 게이트신호를 순차적으로 공급함으로써, 다수의 게이트 라인을 순차적으로 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 컨트롤러(140) 등을 포함한다.
컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호(DCS, GCS)를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다.
이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
이러한 컨트롤러(140)는 적어도 하나의 타이밍 컨트롤러(Timing Controller)를 포함하여 구현될 수 있다.
게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압(이하, '게이트 하이전압'(Vgh)라 함) 또는 오프(Off) 전압(이하, '게이트 로우전압(Vgl)이라 함)의 게이트신호를 다수의 게이트 라인으로 순차적으로 공급하여 다수의 게이트 라인을 순차적으로 구동한다.
게이트 드라이버(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.
또한, 게이트 드라이버(130)는, 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다.
각 게이트 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.
각 게이트 드라이버 집적회로는 쉬프트 레지스터, 레벨 쉬프터 등을 포함할 수 있다.
데이터 드라이버(120)는, 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(DATA)를 아날로그 형태의 데이터 전압으로 변환하여 데이터 라인들로 공급함으로써, 다수의 데이터 라인을 구동한다.
데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다.
각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 각 소스 드라이버 집적회로는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일 단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.
각 소스 드라이버 집적회로는, 쉬프트 레지스터, 래치 회로 등을 포함하는 로직부와, 디지털 아날로그 컨버터(DAC: Digital Analog Converter)와, 출력 버퍼 등을 포함할 수 있으며, 경우에 따라서, 픽셀의 특성(예: 구동 트랜지스터의 문턱전압 및 이동도, 표시소자의 문턱전압, 픽셀의 휘도 등)을 보상하기 위하여 픽셀의 특성을 센싱하기 위한 센싱부(센서)를 더 포함할 수 있다.
한편, 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 게이트신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Souce Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다.
도 1을 참조하면, 컨트롤러(140)는, 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.
이러한 컨트롤 인쇄회로기판에는, 표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(미도시)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.
위에서 언급한 소스 인쇄회로기판과 컨트롤 인쇄회로기판은, 하나의 인쇄회로기판으로 되어 있을 수도 있다.
본 실시예들에 따른 표시패널(110)에 배치되는 다수의 픽셀 각각에는, 유기발광다이오드(OLED: Organic Light Emitting Diode)나 액정셀(Liquid Crystal Cell)과 같은 표시소자와, 이를 구동하기 위한 구동 트랜지스터(DRT: Driving Transistor) 및 스토리지 캐패시터 등의 회로 소자를 기본적으로 포함할 수 있다.
각 픽셀을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
도 2는 각 게이트 드라이버 집적회로에서 사용하고 있는 쉬프트 레지스터의 N번째 스테이지 회로를 예시한 회로도이다.
도 2를 참조하면, 각 게이트 드라이버 집적회로는 각 게이트 라인을 구동하기 위해 쉬프트 레지스터를 포함한 둘 이상의 스테이지들(stages)을 포함하여 게이트 스타트 펄스(GSP)에 응답하여 게이트 라인들을 순차 구동한다.
게이트 스타트 펄스(GSP)가 각 게이트 드라이버 집적회로에 공급되면 각 게이트 드라이버 집적회로는 표시패널(110) 상의 게이트 라인들에 순차적으로 게이트 신호를 공급함으로써 게이트라인들이 순차적으로 구동되게 한다. 그러면 표시패널(110) 상의 구동 트랜지스터들은 1 게이트 라인 분씩 순차적으로 구동되어 1 게이트라인 분씩의 표시소자에 데이터신호들이 순차적으로 공급되게 한다.
도 2에 도시된 쉬프트 레지스터에 포함되는 스테이지 회로(stage)는 두개의 풀-다운 구동부들(T_o, T_e)을 적용하여 두개의 게이트 하이전압들(Vgh_o, Vgh_e)을 프레임별로 교차시켜 구동할 수 있다.
여기서, 표시패널(110)의 홀수 번째 프레임 동작 시에 인가되는 제1게이트 하이전압(Vgh_o)과 표시패널(110)의 짝수 번째 프레임 동작 시에 인가되는 제2게이트 하이전압(Vgh_e)은 서로 위상이 반대인 직류전원이며 각 전원의 펄스지속시간(Pulse duration time)은 1 프레임 시간 이상이다.
동작을 살펴보면, 표시패널(110)의 홀수 번째 프레임 구동의 경우, 제1게이트 하이전압(Vgh_o)에서 제1게이트 하이전압(Vgh_o)이 입력되어 게이트신호로 출력된다. 이후 표시패널(110)의 짝수 번째 프레임 구동에서는, 제2게이트 하이전압(Vgh_e)에 제2게이트 하이전압(Vgh_e)이 인가되어 게이트신호로 출력된다.
쉬프트 레지스터 스테이지 회로의 풀-다운 구동부에 인가되는 바이어스 스트레스(bias stress)는 홀수 번째와 짝수 번째 프레임의 반복에 따라 게이트 하이전압이 반전되어 입력되는 제1게이트 하이전압(Vgh_o) 및 제2게이트 하이전압(Vgh_e)에 의해 상쇄되는 효과를 가지게 된다.
도 3은 도 1의 표시장치의 일부 구성 및 라인들을 도시한 평면도이다. 도 4는 도 3의 표시패널의 모서리부의 전송라인군에 대한 개략적인 구성도이다.
표시장치(300)는, 도 3에 도시된 바와 같이, 표시패널(310)과, 집적화된 데이터 드라이버 집적회로들(320)과, 게이트 드라이버 집적회로들(330)을 포함한다.
예를 들어 집적화된 데이터 드라이버 집적회로(320)와 게이트 드라이버 집적회로(330) 각각은 데이터 TCP(Tape Carrier Package) 및 게이트 TCP 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 표시패널(310)에 접속되거나 COG(Chip On Glass) 방식으로 표시패널(310) 상에 실장될 수 있다. 여기서 TCP를 통해 TAB 방식으로 표시패널(310)에 접속되는 데이터 드라이버 집적회로들(320)과, 게이트 드라이버 집적회로들(330)은 TCP에 접속된 PCB(Printed Circuit Board, 342)에 형성된 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 구동전압들을 공급받음과 아울러 상호 접속된다.
또한, 도 4에 도시된 바와 같이, 표시패널(310)에는 각 데이터 라인(DL)들로부터 연장되어 각 데이터 라인(DL)들에 데이터 신호(D1, D2, ...)를 전달하는 데이터 패드들(324)과, 게이트 라인(GL)으로부터 연장되어 각 게이트 라인(GL)들에 게이트 신호(G1, G2, ...)를 전달하는 게이트 패드들(334)이 위치하게 된다.
표시패널(310)에 실장되는 게이트 드라이버 집적회로들(330)에 접속되는 신호라인들과 데이터 드라이버 집적회로들(320)에 접속되는 신호라인들은 기판(312)에 라인 온 글래스(Line On Glass; 이하 LOG라 함) 방식으로 형성될 수 있다.
또한, 게이트 드라이버 집적회로들(330)에 접속되는 신호라인들과 데이터 드라이버 집적회로들(320)에 접속되는 신호라인들은 상호 접속됨과 아울러 콘트롤러(340) 및 전원공급부(350)로부터의 제어 신호들 및 구동전압들을 공급받게 된다.
구체적으로, 표시패널(310)의 모서리부에는 게이트 드라이버 집적회로(330)에 공급되는 게이트 제어신호나 게이트 구동신호들을 전송하기 위한 전송라인군(336)이 위치하게 된다.
특히, 하나의 데이터 TCP(332)에는 표시패널(310) 상의 전송라인군(336)에 전기적으로 접속되는 제 1 게이트 구동신호 전송라인들(326)이 추가적으로 형성된다.
제 1 게이트 구동신호 전송라인들(326)은 PCB(342)를 경유하여 컨트롤러(340) 및 전원공급부(350)로부터 공급되는 게이트 구동신호들을 전송라인군(336)에 공급하게 된다.
한편, 게이트 TCP(332)에는 게이트 드라이버 집적회로(330)가 실장되고, 게이트 드라이버 집적회로(330)와 전기적으로 접속된 제 2 게이트 구동신호 전송라인들(338) 및 출력패드를 포함하는 출력라인들(339a)이 형성된다.
제 2 게이트 구동신호 전송라인들(338)은 표시패널(310) 상의 전송라인군(336)과 전기적으로 접속되고, 출력패드들은 표시패널(310) 상의 게이트 패드들(334)과 전기적으로 접속된다.
게이트 드라이버 집적회로들(330)은 입력되는 제어신호들에 응답하여 게이트신호, 즉 게이트 하이전압(Vgh)를 게이트 라인(GL)들에 순차적으로 공급한다. 또한 게이트 드라이버 집적회로들(330)은 게이트 하이전압(Vgh)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(Vgl)를 게이트 라인들(GL)에 공급한다.
여기서, 전송라인군(336)은, 도 4에 도시된 바와 같이, 게이트 로우전압(Vgh), 그라운드 전압신호(GND), 게이트 하이전압 (Vgh), 전원신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 인에이블 신호(GOE), 게이트 쉬프트 클럭신호(GSC), 게이트 스타트 펄스(GSP)와 같이 컨트롤러로부터 공급되는 게이트 제어신호들 각각을 공급하는 라인들을 포함할 수 있다. 도 4에는 전송라인군(336)에 포함되는 라인들을 도시하였으나, 전송라인군(336)에 포함되는 라인들의 순서는 임의로 변경될 수 있다.
전송라인군(336)의 양단에는 제1 및 제2 신호전송패드들(336c, 336d)이 배치되어 있다.
도 3에 도시한 바와 같이 제 2 게이트 구동신호 전송라인들(338)은 인접한 게이트 TCP(332a)에 실장된 게이트 드라이버 집적회로들(330a)과 전기적으로 접속된 다른 전송라인군(337)과 전기적으로 접속되어 있다. 다른 전송라인군(337)도 전술한 전송라인군(336)과 동일하게 다양한 게이트 제어신호들을 인접한 게이트 드라이버 집적회로들(330 a)에 공급한다. 다시 말해 두개의 인접한 드라이버 집적회로들 사이에는 전술한 다른 전송라인군(337)이 배치될 수 있다.도 2를 참조하여 전술한 바와 같이 쉬프트 레지스터에 포함되는 스테이지 회로는 제1 및 제2게이트 하이전압들(Vgh_o, Vgh_e)을 프레임별로 교차시켜 게이트 라인(GL)에 공급한다. 따라서, 신호라인군(336)은 게이트 하이전압(Vgh)을 공급하는 신호라인들로 제1 및 제1 및 제2게이트 하이전압들(Vgh_o, Vgh_e)을 공급하는 제1 및 제2게이트 하이전압 라인들(336a, 336b)를 포함한다. 동일하게 다른 신호라인군(337)도 게이트 하이전압(Vgh)을 공급하는 신호라인들로 제1 및 제1 및 제2게이트 하이전압들(Vgh_o, Vgh_e)을 공급하는 제1 및 제2게이트 하이전압 라인들(336a, 336b)를 포함한다.
구조적으로 전송라인군(336)의 제1게이트 하이전압 라인(336a)과 제2게이트 하이전압 라인(336b)은 표시패널(310)에 포함되는 픽셀에 포함되는 공통전극(314)과 모서리부에서 일부 중첩된다. 후술하는 바와 같이 제2게이트 하이전압 라인(336b)이 공통전극(314)와 중첩되는 면적이 제1게이트 하이전압 라인(336a)이 공통전극(314)와 중첩되는 면적보다 클 수 있다.
전술한 다른 전송라인군(337)의 제1게이트 하이전압 라인(336a)과 제2게이트 하이전압 라인(336b)은 표시패널(310)에 포함되는 픽셀에 포함되는 공통전극(314)과 모서리부에서 일부 중첩된다. 전술한 전송라인군(336)과 동일하게 다른 전송라인군(337)에 포함되는 제2게이트 하이전압 라인(336b)이 공통전극(314)와 중첩되는 면적이 제1게이트 하이전압 라인(336a)이 공통전극(314)와 중첩되는 면적보다 클 수 있다.
이하에서 전송라인군(336)의 제1,2게이트 하이전압 라인(336a, 336b)와 공통전극(314)의 관계를 설명하나, 제1,2게이트 하이전압 라인(336a, 336b)와 공통전극(314)의 중첩되는 형태만 다를 뿐 전술한 다른 전송라인군(337)도 동일하게 적용될 수 있다.
도 5a는 일 실시예에 따른 표시장치에서 도 4의 A영역의 평면도이다. 도 5b는 도 5a의 AA'선 단면도이다.
도 5a및 도 5b를 참조하면, 표시패널(310)에서 기판(312) 상에 제1절연막(315)이 위치할 수 있다. 제1절연막(315) 상에는 전술한 제1게이트 하이전압 라인(336a)과 제2게이트 하이전압 라인(336b)이 배치되어 있다. 제1게이트 하이전압 라인(336a)과 제2게이트 하이전압 라인(336b) 상에 제2절연막(317)이 위치할 수 있다. 제2절연막(317) 상에 제1게이트 하이전압 라인(336a)과 제2게이트 하이전압 라인(336b)에 각각 대응하는 위치에 제1연결라인(316a)과 제2연결라인(316b)을 포함하는 연결라인(316)이 위치할 수 있다.
단면상으로 제1연결라인(316a)의 일부와 제2연결라인(316b)의 전부 상에 픽셀의 공통전극(314)이 위치할 수 있다. 제1연결라인(316a)의 일부는 공통전극(314)과 접촉하고 있다. 제2연결라인(316b)의 전부는 공통전극(314)과 접촉하고 있다. 제1연결라인(316a)과 제2연결라인(316b) 상에는 제3절연막(318)이 위치할 수 있다.
도 5a에 도시한 바와 같이 제1게이트 하이전압 라인(336a)의 폭(W1)이 제2게이트 하이전압 라인(336b)의 폭(W2)보다 클 수 있다. 제1연결라인(316a)의 폭(W3)는 제1게이트 하이전압 라인(336a)의 폭(W1)보다 작다. 제2연결라인(316b)의 폭(W4)은 제2게이트 하이전압 라인(336b)의 폭(W2)과 실질적으로 동일(W2=W4 또는 W2
Figure 112015076936685-pat00001
4))하거나, 공정 마진 범위에서 다를 수 있다(W2=W4+△α, △α:: 공정 마진). 후자의 경우로 제2게이트 하이전압 라인(336b)를 제조하는 데 사용되는 마스크의 개구부의 폭과 제2연결라인(316b)을 제조하는 데 사용되는 마스크의 개구부의 폭이 동일 또는 실질적으로 동일하나, 제조 공정의 차이나 공정 마진 등에 의해 제2연결라인(316b)의 폭은 제2게이트 하이전압 라인(336b)의 폭(W2)과 다른 수 있다.
본 명세서에서 길이나 폭, 면적이 "동일 또는 실질적으로 동일"하는 것은 공정 마진 범위에서 길이나 폭, 면적이 다른 것도 포함하는 것으로 해석된다.
제1연결라인(316a)의 폭(W3)은 제2연결라인(316b)의 폭(W4)과 동일 또는 실질적으로 동일할 수 있다.
단면상으로 공통전극(314)이 제1게이트 하이전압 라인(336a)과 일부만 중첩되고, 제2게이트 하이전압 라인(336b)과 전부 중첩되고, 제1게이트 하이전압 라인(336a)의 폭(W1)이 제2게이트 하이전압 라인(336b)의 폭(W2)보다 크지만, 공통전극(314)과 각각 접촉하는 제1연결라인(316a)의 폭(W3)과 제2연결라인(316b)의 폭(W4)이 동일 또는 실질적으로 동일하여, 공통전극(314)/제1연결라인(316a)과 제1게이트 하이전압 라인(336a)이 중첩되는 면적(S1)은 공통전극(314)/제2연결라인(316b)과 제2게이트 하이전압 라인(336b)이 중첩되는 면적(S2)과 동일 또는 실질적으로 동일할 수 있다.
도 6a는 다른 실시예에 따른 표시장치에서 도 4의 A영역의 평면도이다. 도 6b는 도 6a의 AA'선 단면도이다.
6a및 도 6b를 참조하면, 단면상으로 제1연결라인(316a)의 일부와 제2연결라인(316b)의 전부 상에 픽셀의 공통전극(314)이 위치할 수 있다. 제1연결라인(316a)의 일부는 공통전극(314)과 접촉하고 있다. 제2연결라인(316b)의 전부는 공통전극(314)과 접촉하고 있다.
도 6a에 도시한 바와 같이 제1게이트 하이전압 라인(336a)의 폭(W1)이 제2게이트 하이전압 라인(336b)의 폭(W2)과 동일할 수 있다. 제1연결라인(316a)의 폭(W3)는 제1게이트 하이전압 라인(336a)의 폭(W1)과 동일할 수 있다. 제2연결라인(316b)의 폭(W4)은 제2게이트 하이전압 라인(336b)의 폭(W2)과 실질적으로 동일(W2=W4 또는 W2
Figure 112015076936685-pat00002
W4))할 수 있다. 제1연결라인(316a)의 폭(W3)은 제2연결라인(316b)의 폭(W4)과 동일 또는 실질적으로 동일할 수 있다.
단면상으로 공통전극(314)이 제1게이트 하이전압 라인(336a)과 일부만 중첩되고, 제2게이트 하이전압 라인(336b)과 전부 중첩되고, 공통전극(314)과 각각 접촉하는 제1연결라인(316a)의 폭(W3)과 제2연결라인(316b)의 폭(W4)이 동일 또는 실질적으로 동일하여, 공통전극(314)/제1연결라인(316a)과 제1게이트 하이전압 라인(336a)이 중첩되는 면적(S1)은 공통전극(314)/제2연결라인(316b)과 제2게이트 하이전압 라인(336b)이 중첩되는 면적(S2)과 동일 또는 실질적으로 동일할 수 있다.
도 7은 또 다른 실시예에 따른 표시장치에서 도 4의 A영역의 평면도이다.
도 7을 참조하면, 제1연결라인(316a)의 일부와 제2연결라인(316b)의 전부 상에 픽셀의 공통전극(314)이 위치할 수 있다. 제1연결라인(316a)의 일부는 공통전극(314)과 접촉하고 있다. 제2연결라인(316b)의 전부는 공통전극(314)과 접촉하고 있다.
제1게이트 하이전압 라인(336a)의 폭(W1)이 제2게이트 하이전압 라인(336b)의 폭(W2)보다 작을 수 있다. 제1연결라인(316a)의 폭(W3)는 제1게이트 하이전압 라인(336a)의 폭(W1)과 동일 또는 실질적으로 동일할 수 있다. 제2연결라인(316b)의 폭(W4)은 제2게이트 하이전압 라인(336b)의 폭(W2)과 동일 또는 실질적으로 동일할 수 있다. 결과적으로, 제1연결라인(316a)의 폭(W3)은 제2연결라인(316b)의 폭(W4)보다 작다.
단면상으로 공통전극(314)이 제1게이트 하이전압 라인(336a)과 일부만 중첩되고, 제2게이트 하이전압 라인(336b)과 전부 중첩되고, 제1게이트 하이전압 라인(336a)의 폭(W1)이 제2게이트 하이전압 라인(336b)의 폭(W2)보다 작지만, 공통전극(314)과 각각 접촉하는 제1연결라인(316a)의 길이(L3)가 제2연결라인(316b)의 길이(L4)보다 길어, 공통전극(314)/제1연결라인(316a)과 제1게이트 하이전압 라인(336a)이 중첩되는 면적(S1=W3*L3)은 공통전극(314)/제2연결라인(316b)과 제2게이트 하이전압 라인(336b)이 중첩되는 면적(S2=W4*L4)과 동일 또는 실질적으로 동일할 수 있다.
도 5a 내지 도 7을 참조하여 설명한, 제1연결라인(316a)과 제2연결라인(316b)은 동일한 재료로 구성될 수 있으나, 서로 다른 재료로 구성될 수도 있다. 제1연결라인(316a)과 제2연결라인(316b)은 도 3에 도시한 표시패널(310)에 포함되는 픽셀(P)을 구성하는 하나의 층과 동일한 재료로 구성되고 동일한 공정에 의해 형성될 수 있다. 예를 들어 제1연결라인(316a)과 제2연결라인(316b)은 픽셀(P)을 구성하는 트랜지스터의 소스/드레인과 동일한 재료로 구성되고, 트랜지스터의 소스/드레인을 형성하는 공정에 형성될 수 있다. 다른 예로 1연결라인(316a)과 제2연결라인(316b)은 픽셀(P)을 구성하는 화소전극과 동일한 재료로 구성되고, 화소전극을 형성하는 공정에 형성될 수 있다.
도 8은 도 3의 표시패널의 모서리부의 전송라인군의 제1 및 제2게이트 하이전압 라인들에 대한 개략적인 구성도이다. 설명의 편의를 위해 도 8에서 전송라인군에 포함되는 다른 라인들 및 다른 패드들을 생략하였다.
도 8에 도시된 바와 같이, 또다른 실시예에 따른 표시장치(400)는 게이트 하이전압(Vgh)을 공급하는 신호라인들로 제1 및 제1 및 제2게이트 하이전압들(Vgh_o, Vgh_e)을 공급하는 제1 및 제2게이트 하이전압 라인들(436a, 436b)를 포함한다. 제1 및 제2게이트 하이전압 라인들(436a, 436b)은 공통전극(414) 방향으로 둔각으로 구부려진 형상일 수 있다. 제1 및 제2게이트 하이전압 라인들(436a, 436b)의 양단에는 제1 및 제2 게이트 하이전압 패드들(436c, 436d)이 배치되어 있다.
구조적으로 제1게이트 하이전압 라인(336a)과 제2게이트 하이전압 라인(336b)은 표시패널(310)에 포함되는 픽셀(P)에 포함되는 공통전극(314)과 모서리부에서 일부 중첩될 수 있다.
도 9a는 일 실시예에 따른 표시장치에서 도 8의 B영역의 평면도이다. 도 9b는 도 9a의 BB'선 단면도이다.
도 9a및 도 9b를 참조하면, 기판(412) 상에 제1절연막(415)이 위치할 수 있다. 제1절연막(415) 상에는 전술한 제1게이트 하이전압 라인(436a)과 제2게이트 하이전압 라인(436b)이 배치되어 있다. 제1게이트 하이전압 라인(436a)과 제2게이트 하이전압 라인(436b) 상에 제2절연막(417)이 위치할 수 있다. 제2절연막(417) 상에 제1게이트 하이전압 라인(436a)과 제2게이트 하이전압 라인(436b)에 각각 대응하는 위치에 제1연결라인(416a)과 제2연결라인(416b)을 포함하는 연결라인(416)이 위치할 수 있다.
단면상으로 제1연결라인(416a)의 일부와 제2연결라인(416b)의 전부 상에 픽셀의 공통전극(414)이 위치할 수 있다. 제1연결라인(316a)의 일부는 공통전극(414)과 접촉하고 있다. 제2연결라인(416b)의 전부는 공통전극(414)과 접촉하고 있다. 제1연결라인(416a)과 제2연결라인(416b) 상에는 제3절연막(418)이 위치할 수 있다.
도 8 및 도 9a에 도시한 바와 같이 제1연결라인(416a)은 제1게이트 하이전압 라인(436a)의 예각으로 구부려진 전체 형상과 실질적으로 동일한 형상으로 배치될 수 있다. 제2연결라인(416b)은 제2게이트 하이전압 라인(436b)의 예각으로 구부려진 전체 형상과 실질적으로 동일한 형상으로 배치될 수 있다.
제1게이트 하이전압 라인(436a)의 폭(W1)이 제2게이트 하이전압 라인(436b)의 폭(W2)과 동일할 수 있다. 제1연결라인(416a)의 폭(W3)는 제1게이트 하이전압 라인(436a)의 폭(W1)과 동일할 수 있다. 제2연결라인(416b)의 폭(W4)은 제2게이트 하이전압 라인(436b)의 폭(W2)과 실질적으로 동일(W2=W4 또는 W2
Figure 112015076936685-pat00003
W4))할 수 있다. 제1연결라인(416a)의 폭(W3)은 제2연결라인(416b)의 폭(W4)과 동일 또는 실질적으로 동일할 수 있다.
단면상으로 공통전극(414)이 제1게이트 하이전압 라인(436a)과 일부만 중첩되고, 제2게이트 하이전압 라인(436b)과 전부 중첩되지만, 공통전극(414)과 각각 접촉하는 제1연결라인(416a)의 폭(W3)과 제2연결라인(416b)의 폭(W4)이 동일 또는 실질적으로 동일하여, 공통전극(414)/제1연결라인(416a)과 제1게이트 하이전압 라인(436a)이 중첩되는 면적(S1)은 공통전극(314)/제2연결라인(316b)과 제2게이트 하이전압 라인(436b)이 중첩되는 면적(S2)과 동일 또는 실질적으로 동일할 수 있다.
도 10a 및 도 10b는 다른 예들에 따른 도 9a의 BB'선 단면도들이다.
전술한 예에서 연결전극(416)은, 제1연결라인(416a)과 제2연결라인(416b)을 포함하고, 양자가 서로 분리되어 있는 것을 설명하였으나, 도 10a 및 도 10b에 도시한 바와 같이 제1연결라인(416a)과 제2연결라인(416b)이 서로 연결되어 있거나, 제1연결라인(416a)의 일부만 존재할 수도 있다.
도 10a에 도시한 바와 같이 도 9b에서 제1연결라인(416a)과 제2연결라인(416b)이 서로 연결된 하나의 연결라인(416)을 포함할 수 있다. 연결라인(416)의 일부는 공통전극(414)와 접촉되어 있다. 다시 말해 연결라인(416)은 제2게이트 하이전압 라인(436b)으로부터 공통전극(414)의 끝단까지 연장되고, 공통전극(414)의 끝단부터 제1게이트 하이전압 라인(436a)의 끝단까지 연장되어 있다. 따라서, 연결라인(416)의 일부와 제2게이트 하이전압 라인(436b)의 중첩영역2와, 연결라인(416)의 다른 일부와 제1게이트 하이전압 라인(436b)의 중첩영역1이 실질적으로 동일할 수 있다.
도 10b에 도시한 바와 같이 도 9a에서 제1연결라인(416a)에 대응하는 연결라인(416)만 존재하고 연결라인(416)의 일부는 공통전극(414)와 접촉되어 있을 수도 있다. 다시 말해 연결라인(416)은 공통전극(414)의 끝단부터 제1게이트 하이전압 라인(436a)의 끝단까지 연장되어 있다. 연결라인(416)은 공통전극(414)으로부터 제1게이트 하이전압 라인(436a)과 중첩되지 않는 방향에만 위치하며, 공통전극(414)과 제1게이트 하이전압 라인(436a) 및 게이트 하이전압 라인(436b)과 중첩하는 방향에는 위치하지 않을 수 있다.
공통전극(414)의 일부와 제2게이트 하이전압 라인(436b)의 중첩영역4와, 공통전극(414)의 다른 일부 및 연결라인(416)과 제1게이트 하이전압 라인(436b)의 중첩영역3이 실질적으로 동일할 수 있다.
도 5a 내지 도 7을 참조하여 설명한 연결라인(316)은 제1연결라인(316a)과 제2연결라인(316b)가 도 9에 도시한 바와 같이 서로 분리된 것으로 설명하였으나, 도 10a및 도 10b에 도시한 바와 같이 제1연결라인(316a)과 제2연결라인(316b)이 연결되거나 제1연결라인(316a)만 존재하는 연결라인(316)일 수 있다.
한편, 도 8 내지 도 10b를 참조하여 설명한 연결라인(416)의 제1연결라인(416a)과 제2연결라인(416b)의 폭이 도 6a 및 도 6b에 도시한 바와 같이 각각 제1게이트 하이전압 라인(436a) 및 제2하이전압 라인(436b)의 폭과 동일한 것으로 설명하였으나, 도 5a, 도 5b, 도 7a 및 도 7b에 도시한 바와 같이 제1게이트 하이전압 라인(436a) 및 제2하이전압 라인(436b)의 폭이 서로 다르고, 제1연결라인(416a)과 제2연결라인(416b)의 폭이 서로 동일하거나 다를 수 있다.
도 11은 비교예에 따른 표시장치에서, 연결라인이 배치되지 않은 표시패널의 모서리부의 전송라인군의 제1 및 제2게이트 하이전압 라인들에 대한 개략적인 구성도이다. 도 12a는 도 11의 C영역의 평면도이다. 도 12b는 도 12a의 CC'선 단면도들이다.
도 11, 도 12a 및 도 12b를 참조하면, 비교예에 따른 표시장치(500)는 기판(412) 상에 제1절연막(415), 제1게이트 하이전압 라인(436a)과 제2게이트 하이전압 라인(436b), 제2절연막(417), 공통전극(414)이 위치하고, 제1게이트 하이전압 라인(436a)과 제2게이트 하이전압 라인(436b)은 예각으로 구부려진 형상이고, 제1게이트 하이전압 라인(436a)과 제2게이트 하이전압 라인(436b)의 양쪽 끝에 제1 및 제2 게이트 하이전압 패드들(436c, 436d)이 배치된 것을 도 9, 도 10a 및 도 10b를 참조하여 설명한 또다른 실시예에 따른 표시장치(400)와 동일할 수 있다.
비교예에 따른 표시장치(500)는, 도 9, 도 10a 및 도 10b를 참조하여 설명한 또다른 실시예에 따른 표시장치(400)와 다르게, 연결라인(416)을 포함하지 않는다.
비교예에 따른 표시장치(500)는 공통전극(414)과, 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)이 각각 중첩되는 중첩영역들 또는 중첩되는 면적들이 다를 수 있다. 이 차이로 인해 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)과 공통전극(414) 사이 유도되는 기생 캐패시턴스들이 다르고 RC 로드의 차이가 발생할 수 있다.
또한 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)과 공통전극(414) 사이 유도되는 기생 캐패시턴스들이 다르고 RC 로드의 차이가 발생할 수 있다. 이러한 기생 캐패시턴스들이 다르고 RC 로드의 차이가 발생하므로 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)의 편차에 따라 발생하는 홀수번째와 짝수번째의 프레임들의 가로선 얼룩이 발생할 수 있다.
그런데, 전술한 실시예에 따른 표시장치(400)는 (1)제1연결라인(416a)과 제2연결라인(416) 및 공통전극(414)으로 이루어지거나, (2)연결라인(416) 및 공통전극(414)으로 이루어지거나, (3)제1연결라인(416a) 및 공통전극(414)으로 이루어진 도체와, 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)이 중첩되는 중첩영역들 또는 중첩되는 면적들이 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)과 공통전극(414) 사이 유도되는 기생 캐패시턴스들을 같게 해 줄 수 있다. 또한 공통전극(414)의 공정 편차에도 공통전극(414)과 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b) 사이 RC 로드(Load)에 영향을 주지 않도록 하여, 제1게이트 하이전압 라인(436a) 및 제2게이트 하이전압 라인(436b)의 편차에 따라 발생하는 홀수번째와 짝수번째의 프레임들의 가로선 얼룩을 개선할 수 있다.
전술한 실시예들에 따르면, 두개의 게이트 하이전압 라인들의 형상이나 위치, 구조 등의 차이에 무관하게 두개의 게이트 하이전압 라인들을 통해 동일한 게이트 하이전압을 공급할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 데이터 구동부 130: 게이트 구동부
140: 컨트롤러 314, 414, 514: 공통전극
316, 416: 연결라인 316a, 416a: 제1연결라인
316b, 416b: 제2연결라인
336a, 436a, 536a: 제1게이트 하이전압 라인
336b, 436b, 536b: 제2게이트 하이전압 라인

Claims (11)

  1. 둘이상의 데이터 라인들 및 둘 이상의 게이트 라인들이 교차하는 각 픽셀영역에 배치되는 둘 이상의 픽셀들;
    상기 픽셀들에 공통적으로 배치된 공통전극;
    제1게이트 하이전압을 공급하고 상기 공통전극과 일부가 중첩되는 제1게이트 하이전압 라인;
    제2게이트 하이전압을 공급하고 상기 공통전극과 일부가 중첩되는 제2게이트 하이전압 라인; 및
    상기 공통전극과 접촉하며, 상기 공통전극으로부터 상기 공통전극과 상기 제1게이트 하이전압 라인이 중첩되지 않는 방향으로 연장된 연결라인을 포함하는 표시장치.
  2. 제1항에 있어서,
    상기 제2게이트 하이전압 라인은 상기 제1게이트 하이전압 라인보다 상기 공통전극과 중첩되는 면적이 큰 표시장치.
  3. 제1항에 있어서,
    상기 제1게이트 하이전압 라인의 폭이 상기 제2게이트 하이전압 라인의 폭보다 크며, 상기 연결라인의 폭은 상기 제2게이트 하이전압 라인의 폭과 동일한 표시장치.
  4. 제1항에 있어서,
    상기 제1게이트 하이전압 라인의 폭은 상기 제2게이트 하이전압 라인의 폭과 동일하며, 상기 연결라인의 폭은 상기 제2게이트 하이전압 라인의 폭과 동일한 표시장치.
  5. 제1항에 있어서,
    상기 제1게이트 하이전압 라인의 폭이 상기 제2게이트 하이전압 라인의 폭보다 작으며, 상기 연결라인의 폭은 상기 제1게이트 하이전압 라인의 폭과 동일하며, 상기 제1게이트 하이전압 라인 방향으로 연장된 표시장치.
  6. 제1항에 있어서,
    상기 연결라인은 상기 제1게이트 하이전압 라인 상에 위치하는 제1연결라인과, 상기 제2게이트 하이전압 라인 상에 위치하는 제2연결라인으로 분리된 표시장치.
  7. 제1항에 있어서,
    상기 연결라인은 상기 제1게이트 하이전압 라인 및 상기 제2게이트 하이전압 라인 상에 위치하는 표시장치.
  8. 제1항에 있어서,
    상기 연결라인은 상기 공통전극으로부터 상기 제1게이트 하이전압 라인과 중첩되지 않는 방향에만 위치하며, 상기 공통전극과 상기 제1게이트 하이전압 라인 및 상기 제2게이트 하이전압 라인과 중첩하는 방향에는 위치하지 않는 표시장치.
  9. 제1항에 있어서,
    상기 공통전극 및 상기 연결라인이 각각 제1게이트 하이전압 라인 및 상기 제2게이트 하이전압 라인과 중첩되는 면적이 동일한 표시장치.
  10. 제1항에 있어서,
    상기 공통전극 및 상기 연결라인과 제1게이트 하이전압 라인 사이의 캐패시턴스가 상기 공통전극 및 상기 연결라인과 상기 제2게이트 하이전압 라인 사이의 캐패시턴스와 동일한 표시장치.
  11. 제1항에 있어서,
    상기 연결라인의 형상은 상기 제1게이트 하이전압 라인과 상기 제2게이트 하이전압 라인의 형상과 동일하며, 상기 상기 제1게이트 하이전압 라인과 상기 제2게이트 하이전압 라인 상에 위치하는 표시장치.
KR1020150111868A 2015-08-07 2015-08-07 표시장치 KR102392889B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150111868A KR102392889B1 (ko) 2015-08-07 2015-08-07 표시장치
US15/229,450 US9711538B2 (en) 2015-08-07 2016-08-05 Display device
CN201610641029.7A CN106448530B (zh) 2015-08-07 2016-08-05 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150111868A KR102392889B1 (ko) 2015-08-07 2015-08-07 표시장치

Publications (2)

Publication Number Publication Date
KR20170018259A KR20170018259A (ko) 2017-02-16
KR102392889B1 true KR102392889B1 (ko) 2022-05-03

Family

ID=58052648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150111868A KR102392889B1 (ko) 2015-08-07 2015-08-07 표시장치

Country Status (3)

Country Link
US (1) US9711538B2 (ko)
KR (1) KR102392889B1 (ko)
CN (1) CN106448530B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645333B1 (ko) * 2016-08-23 2024-03-12 삼성디스플레이 주식회사 표시장치
US20180322839A1 (en) * 2017-05-05 2018-11-08 HKC Corporation Limited Display panel and display apparatus using same
KR102379779B1 (ko) * 2017-11-30 2022-03-28 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933447B1 (ko) 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 게이트 구동 방법 및 장치
KR100995639B1 (ko) 2003-12-30 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481465B2 (ja) * 1998-07-14 2003-12-22 シャープ株式会社 アクティブマトリクス基板の集合基板
KR20020057227A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정표시장치 및 그에 따른 구동방법
KR100900537B1 (ko) * 2002-08-23 2009-06-02 삼성전자주식회사 액정 표시 장치, 그 검사 방법 및 제조 방법
KR100895311B1 (ko) * 2002-11-19 2009-05-07 삼성전자주식회사 액정 표시 장치 및 그 검사 방법
KR100977218B1 (ko) * 2003-10-20 2010-08-23 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR101191445B1 (ko) * 2005-09-30 2012-10-16 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101793176B1 (ko) * 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
KR101757722B1 (ko) * 2010-08-09 2017-07-17 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101487700B1 (ko) * 2013-06-28 2015-01-29 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102114751B1 (ko) * 2013-10-29 2020-05-26 엘지디스플레이 주식회사 내장형 게이트 드라이버

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933447B1 (ko) 2003-06-24 2009-12-23 엘지디스플레이 주식회사 액정 표시 패널의 게이트 구동 방법 및 장치
KR100995639B1 (ko) 2003-12-30 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
CN106448530A (zh) 2017-02-22
US20170040345A1 (en) 2017-02-09
US9711538B2 (en) 2017-07-18
CN106448530B (zh) 2019-08-20
KR20170018259A (ko) 2017-02-16

Similar Documents

Publication Publication Date Title
CN106932979B (zh) 阵列基板和包括其的显示装置
KR102460556B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
US20170052635A1 (en) Display Device and Method for Driving Same
US9571089B2 (en) Built-in gate driver
KR102007814B1 (ko) 표시장치와 그 게이트 구동회로의 제어 방법
KR102354076B1 (ko) 터치 디스플레이 장치, 게이트 구동 회로 및 게이트 구동 회로의 구동 방법
CN111048024B (zh) 显示设备和显示面板
JP6479917B2 (ja) 表示装置
US9208741B2 (en) Display panel
KR20180072922A (ko) 유기발광표시패널, 유기발광표시장치
EP3040770A1 (en) Pad structure and display device having the same
KR101888911B1 (ko) 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드
KR102392889B1 (ko) 표시장치
US20130147775A1 (en) Display device
US8587577B2 (en) Signal transmission lines for image display device and method for wiring the same
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR20180067948A (ko) 시프트 레지스터 및 이를 포함하는 게이트 구동회로
US10839749B2 (en) Display device and controller
KR20200068286A (ko) 피드백 제어 회로, 터치 디스플레이 패널 및 터치 디스플레이 장치
KR20220090821A (ko) 구동 회로 및 디스플레이 장치
KR102626514B1 (ko) 디스플레이 장치
KR102467881B1 (ko) Oled 표시패널
KR102420492B1 (ko) 시리얼 인터페이스를 이용한 레벨 쉬프터부를 갖는 디스플레이 장치
KR20160078692A (ko) 유기발광표시장치 및 그 구동방법
KR102495831B1 (ko) 게이트 구동부, 표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant