KR102387087B1 - Method of manufacturing supporting substrate for semiconductor light emittin device - Google Patents

Method of manufacturing supporting substrate for semiconductor light emittin device Download PDF

Info

Publication number
KR102387087B1
KR102387087B1 KR1020180062279A KR20180062279A KR102387087B1 KR 102387087 B1 KR102387087 B1 KR 102387087B1 KR 1020180062279 A KR1020180062279 A KR 1020180062279A KR 20180062279 A KR20180062279 A KR 20180062279A KR 102387087 B1 KR102387087 B1 KR 102387087B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020180062279A
Other languages
Korean (ko)
Other versions
KR20180063014A (en
Inventor
안상정
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160054162A external-priority patent/KR20170124361A/en
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to KR1020180062279A priority Critical patent/KR102387087B1/en
Publication of KR20180063014A publication Critical patent/KR20180063014A/en
Priority to KR1020220044923A priority patent/KR102538039B1/en
Application granted granted Critical
Publication of KR102387087B1 publication Critical patent/KR102387087B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제2 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 면으로부터 제2 면 측을 향하는 홈을 형성하는 단계; 홈에 인서트를 삽입 및 고정시켜 제1 기판을 관통하는 통로를 형성하는 단계;로서, 통로는 방열 통로 및 전기 통로 중 적어도 하나로 기능하는, 통로를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법에 관한 것이다.The present disclosure provides a method of manufacturing a support substrate for a semiconductor light emitting device, the method comprising: preparing a first substrate having a first surface and a second surface opposite to the second surface; forming a groove from the first surface toward the second surface; A semiconductor device comprising: inserting and fixing an insert into the groove to form a passage passing through the first substrate; wherein the passage functions as at least one of a heat dissipation passage and an electrical passage. It relates to a method of manufacturing a support substrate for use.

Description

반도체 발광소자용 지지 기판을 제조하는 방법{METHOD OF MANUFACTURING SUPPORTING SUBSTRATE FOR SEMICONDUCTOR LIGHT EMITTIN DEVICE}Method of manufacturing a support substrate for a semiconductor light emitting device TECHNICAL FIELD

본 개시(Disclosure)는 전체적으로 반도체 발광소자용 지지 기판 및 이를 제조하는 방법에 관한 것으로, 특히 전기적 패스 및/또는 열적 패스가 형성된 반도체 발광소자용 지지 기판 및 이를 제조하는 방법에 관한 것이다. 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.The present disclosure generally relates to a support substrate for a semiconductor light emitting device and a method of manufacturing the same, and more particularly, to a support substrate for a semiconductor light emitting device having an electrical path and/or a thermal path formed thereon, and a method of manufacturing the same. The semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device. A group 3 nitride semiconductor is composed of a compound composed of Al(x)Ga(y)In(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1). In addition, a GaAs-based semiconductor light emitting device used for red light emission may be exemplified.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, background information related to the present disclosure is provided, and they do not necessarily mean prior art (This section provides background information related to the present disclosure which is not necessarily prior art).

도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극(901,902,903), 그리고 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)을 포함한다. 전극(901)은 반사막으로 기능하며, 전극(902)은 베리어(barrier)로 기능하고, 전극(903)은 외부 전극과의 본딩을 원활히 하는 기능을 한다. 이러한 형태의 반도체 발광소자 칩은 전극(800) 및 전극(903)이 SMD 타입 패키지, PCB(Printed Circuit Board), COB(Chip-on Board), 서브마운트 등에 (와이어 본딩에 의하지 않고) 직접 연결되는 형태이며, 플립 칩(Flip Chip)이라 일컫는다.1 is a view showing an example of a semiconductor light emitting device chip presented in US Patent No. 7,262,436, the semiconductor light emitting device chip is a substrate 100, an n-type semiconductor layer 300 grown on the substrate 100, n The active layer 400 grown on the semiconductor layer 300, the p-type semiconductor layer 500 grown on the active layer 400, the p-type semiconductor layer 500 formed on the p-type semiconductor layer 500 and for reflecting light toward the substrate 100 It includes layered electrodes 901 , 902 , and 903 , and an electrode 800 serving as a bonding pad on the etched and exposed first semiconductor layer 300 . The electrode 901 functions as a reflective film, the electrode 902 functions as a barrier, and the electrode 903 functions to facilitate bonding with an external electrode. In this type of semiconductor light emitting device chip, the electrode 800 and the electrode 903 are directly connected (without wire bonding) to an SMD type package, a printed circuit board (PCB), a chip-on board (COB), a submount, etc. It is in the form of a flip chip (Flip Chip).

도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. n형 반도체층(300)과 p형 반도체층(500)은 각각 복수의 층으로 구성될 수 있으며, 바람직하지는 않지만 버퍼층(200)과 투광성 도전막(600)은 생략될 수 있고, n형 반도체층(300)과 p형 반도체층(500)의 위치는 서로 바뀔 수 있다.2 is a view showing an example of a semiconductor light emitting device chip presented in Japanese Patent Application Laid-Open No. 2006-120913, wherein the semiconductor light emitting device chip includes a substrate 100, a buffer layer 200 grown on the substrate 100, and a buffer layer ( 200) an n-type semiconductor layer 300 grown on the n-type semiconductor layer 300, an active layer 400 grown on the n-type semiconductor layer 300, a p-type semiconductor layer 500 grown on the active layer 400, a p-type semiconductor layer 500 The light-transmitting conductive layer 600 formed thereon and having a current diffusion function, the p-side bonding pad 700 formed on the light-transmitting conductive layer 600 , and the n-side bonding pad formed on the etched and exposed n-type semiconductor layer 300 . (800). In addition, a distributed Bragg reflector (DBR) and a metal reflective film 904 are provided on the transmissive conductive film 600 . The n-type semiconductor layer 300 and the p-type semiconductor layer 500 may each consist of a plurality of layers, and although not preferred, the buffer layer 200 and the light-transmitting conductive film 600 may be omitted, and the n-type semiconductor layer The positions of the (300) and the p-type semiconductor layer 500 may be interchanged.

도 3은 국제 공개특허공보 WO2014/014298호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되며 활성층(400)에서 생성된 빛을 반사하도록 형성된 비도전성 반사막(900; 예: DBR), 비도전성 반사막(900) 위에 형성되는 전극(700)과 전극(800)을 포함한다. 전극(700)과 전극(800)은 각각 도통부(710)와 도통부(810)를 통해 n형 반도체층(300)과 p형 반도체층(500)과 전기적으로 연통(electrical communication)한다.3 is a view showing an example of a semiconductor light emitting device chip presented in International Patent Application Laid-Open No. WO2014/014298, wherein the semiconductor light emitting device chip includes a substrate 100 , a buffer layer 200 grown on the substrate 100 , and a buffer layer 200 . ) on the n-type semiconductor layer 300 grown on the n-type semiconductor layer 300 , the active layer 400 grown on the n-type semiconductor layer 300 , the p-type semiconductor layer 500 grown on the active layer 400 , the p-type semiconductor layer 500 on A translucent conductive film 600 that is formed and has a current diffusion function, a non-conductive reflective film 900 formed on the transmissive conductive film 600 and formed to reflect the light generated by the active layer 400 (eg DBR), a non-conductive reflective film ( It includes an electrode 700 and an electrode 800 formed on the 900 . The electrode 700 and the electrode 800 are in electrical communication with the n-type semiconductor layer 300 and the p-type semiconductor layer 500 through the conductive portion 710 and the conductive portion 810, respectively.

도 4는 일본 공개특허공보 제2001-358371호에 도시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자 칩은 기판(100), 기판(100) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 p측 전극(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 전극(800)을 포함한다. 전극(700)과 전극(800) 사이에는 절연막(9)이 구비되어 있다. 반도체 발광소자는 반도체 발광소자 칩에 더하여, 몸체(1), 몸체(1)에 형성된 리드 프레임(2,3), 리드 프레임(2,3) 위에서 공동(4)을 형성하는 몰드부(5) 그리고 반도체 발광소자 칩을 둘러싸는 봉지제(1000)를 포함한다. 봉지제(1000)에는 형광체, 광산란제 등이 포함될 수 있다. 전극(700,800)은 접합층(7)을 통해 리드 프레임(2,3)에 고정된다. 전극(700,800)과 리드 프레임(2,3)의 전기적 연결에는 스터드 범프를 이용한 접합, 도전 접착제를 이용한 접합, 솔더링을 이용한 접합, 유테틱 본딩 등의 방법이 이용될 수 있으며, 특별한 제한이 있는 것은 아니다.4 is a view showing an example of the semiconductor light emitting device shown in Japanese Patent Application Laid-Open No. 2001-358371. The semiconductor light emitting device chip is a substrate 100 and an n-type semiconductor layer 300 grown on the substrate 100. , the active layer 400 grown on the n-type semiconductor layer 300 , the p-type semiconductor layer 500 grown on the active layer 400 , the p-side electrode 700 formed on the p-type semiconductor layer 500 , and etched It includes an n-side electrode 800 formed on the exposed n-type semiconductor layer 300 . An insulating film 9 is provided between the electrode 700 and the electrode 800 . In addition to the semiconductor light emitting device chip, the semiconductor light emitting device includes a body (1), lead frames (2,3) formed in the body (1), and a mold portion (5) forming a cavity (4) on the lead frames (2,3) And it includes an encapsulant 1000 surrounding the semiconductor light emitting device chip. The encapsulant 1000 may include a phosphor, a light scattering agent, and the like. The electrodes 700 and 800 are fixed to the lead frames 2 and 3 through the bonding layer 7 . Methods such as bonding using stud bumps, bonding using a conductive adhesive, bonding using soldering, eutectic bonding, etc. may be used for electrical connection between the electrodes 700 and 800 and the lead frames 2 and 3, and there are special limitations. not.

도 5는 종래의 반도체 발광소자의 다른 예를 나타내는 도면으로서, 반도체 발광소자 칩의 기판(100)이 리드 프레임(2)에 고정된 상태에서 와이어(8)를 이용하여, 리드 프레임(2,3)과 전기적으로 연결된 형태의 반도체 발광소자가 제시되어 있다. 와이어 본딩을 이용하는 경우에, 소자내에 열이 발생해도, 복수의 반도체층(300,400,500)과 리드 프레임(2,3) 사이에 기판(100)이 존재하므로 반도체로 된 복수의 반도체층(300,400,500)과 금속으로 된 리드 프레임(2,3) 사이에 열팽창의 차이가 있어도, 복수의 반도체층(300,400,500)의 크랙 또는 깨짐을 방지할 수 있다. 일반적으로 이러한 형태의 칩을 래터럴 칩(Lateral Chip)이라 일컫는다. 예를 들어, 3족 질화물 반도체 발광소자의 경우에, 복수의 반도체층(300,400,500)의 전체 두께는 10㎛이하이며, 기판(100; 예: 사파이어)의 두께는 80~150㎛인 것이 일반적이다.5 is a view showing another example of a conventional semiconductor light emitting device, in a state in which the substrate 100 of the semiconductor light emitting device chip is fixed to the lead frame 2 using the wire 8, the lead frames 2 and 3 ) and a semiconductor light emitting device electrically connected to the present invention. In the case of using wire bonding, even if heat is generated in the device, since the substrate 100 exists between the plurality of semiconductor layers 300, 400, 500 and the lead frame 2, 3, a plurality of semiconductor layers 300, 400, 500 made of a semiconductor and a metal Even if there is a difference in thermal expansion between the lead frames 2 and 3 made of In general, this type of chip is referred to as a lateral chip. For example, in the case of a group III nitride semiconductor light emitting device, the total thickness of the plurality of semiconductor layers 300 , 400 , and 500 is 10 μm or less, and the thickness of the substrate 100 (eg, sapphire) is generally 80 to 150 μm.

도 4로 돌아가서, 반도체 발광소자 칩이 플립 칩 본딩된 경우에, 복수의 반도체층(300,400,500)이 리드 프레임(2,3)을 직접 마주하게 되며, 발열로 인해 금속으로 된 리드 프레임(2,3)이 팽창되면, 복수의 반도체층(300,400,500)에 크랙 또는 깨짐이 발생할 가능성이 높아지게 된다. 또한 최근에는 래터럴 칩에 비해 고전류로 구동이 가능한 플립 칩의 사용이 확대되고 있으며, 고전류 즉, 고전력(high power)을 사용하는 칩의 경우에, 소자내 발열량이 많아 복수의 반도체층(300,400,500)의 크랙 또는 깨짐이 문제가 될 가능성이 더욱 커지고 있다 하겠다.Returning to FIG. 4 , when the semiconductor light emitting device chip is flip-chip bonded, the plurality of semiconductor layers 300 , 400 , 500 directly face the lead frames 2 and 3 , and the metal lead frames 2 and 3 due to heat generation. ) is expanded, the possibility of cracks or cracks occurring in the plurality of semiconductor layers 300 , 400 , and 500 increases. In addition, in recent years, the use of flip chips that can be driven with high current compared to lateral chips is expanding, and in the case of a chip using a high current, that is, high power, the amount of heat generated in the device is large, so that a plurality of semiconductor layers (300, 400, 500) Cracks or cracks are more likely to become a problem.

도 19는 종래의 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자가 예시되어 있다. 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되며 제1 도전성을 제1 반도체층(300; 예: Si 도핑된 GaN), 제1 반도체층(300) 위에 성장되며 전자와 정공의 재결합을 이용하여 빛을 생성하는 활성층(400; 예: InGaN/(In)GaN 다중양자우물구조), 활성층(400) 위에 성장되며 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500; 예: Mg 도핑된 GaN), 제2 반도체층(500) 위에 형성되는 전극(700), 제2 반도체층(500)과 활성층(400)이 메사식각되어 노출된 제1 반도체층(300) 위에 형성되는 전극(800), 그리고 보호막(900)을 포함한다. 보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략될 수도 있다. 바람직하게는, 반도체층(300,400,500)의 막질 향상을 위한 버퍼층(200)과, 원활한 전류 확산을 위한 전류 확산 전극(600; 예: ITO)이 구비된다. 제1 반도체층(300; 예: Si 도핑된 GaN)과 제2 반도체층(500; 예: Mg 도핑된 GaN)의 위치는 바뀔 수 있다.19 is a view showing an example of a conventional semiconductor light emitting device, in which a group III nitride semiconductor light emitting device is exemplified. The group III nitride semiconductor light emitting device is grown on the substrate 100 , the substrate 100 , and has a first conductivity, and is grown on the first semiconductor layer 300 (eg, Si-doped GaN) and the first semiconductor layer 300 . An active layer 400 (eg, InGaN/(In)GaN multi-quantum well structure) that generates light by using recombination of holes, a second semiconductor layer grown on the active layer 400 and having a second conductivity different from the first conductivity ( 500; for example: Mg-doped GaN), the electrode 700 formed on the second semiconductor layer 500, the second semiconductor layer 500 and the active layer 400 are mesa-etched to expose the first semiconductor layer 300 It includes an electrode 800 formed thereon, and a protective layer 900 . The passivation layer 900 is formed of a material such as silicon dioxide, and may be omitted. Preferably, the buffer layer 200 for improving the film quality of the semiconductor layers 300 , 400 , and 500 and the current spreading electrode 600 (eg, ITO) for smooth current diffusion are provided. The positions of the first semiconductor layer 300 (eg, Si-doped GaN) and the second semiconductor layer 500 (eg, Mg-doped GaN) may be changed.

도 20은 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(500), 성장 기판이 제거된 측에 형성된 전극(800), 반도체층(500)에 전류를 공급하는 한편 반도체층(300,400,500)을 지지하는 지지 기판(S), 그리고 지지 기판(S)에 형성된 전극(700)을 포함한다. 전극(800)은 와이어 본딩을 이용해 외부와 전기적으로 연결된다.20 is a view showing an example of a vertical semiconductor light emitting device disclosed in U.S. Patent No. 5,008,718. The semiconductor light emitting device includes a semiconductor layer 300 having a first conductivity, and an active layer that generates light through recombination of electrons and holes. 400, the semiconductor layer 500 having a second conductivity different from the first conductivity, the electrode 800 formed on the side from which the growth substrate is removed, and the semiconductor layer 500 while supplying current to the semiconductor layers 300, 400, and 500 It includes a supporting substrate (S) supporting it, and an electrode (700) formed on the supporting substrate (S). The electrode 800 is electrically connected to the outside using wire bonding.

도 21은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(500)을 포함한다. 전류는 제1 반도체층(300)과 전기적으로 연통하는 전극 또는 전기적 연결(810)과, 제2 반도체층(500)과 전기적으로 연통하는 전극(700)에 의해 공급된다. 전극 또는 전기적 연결(810)은 비아 홀(H)을 통해 제1 반도체층(300)과 전기적으로 연결되어, 보호막 또는 절연층(910)에 의해 타 반도체층(400,500)과 전기적으로 절연되어 있다. 전극(700)은 전류 확산 전극 또는 금속 반사막(610; 예: TIO, Ag, Al)을 통해 제2 반도체층(500)과 전기적으로 연결되어 있다. 전극(700)은 와이어 본딩을 이용해 외부와 전기적으로 연결된다. 다만, 도 2에 도시된 반도체 발광소자와 달리, 전극(800; 도 2 참조)이 제1 반도체층(300) 위에 형성되어 있지 않으므로, 전극(800)에 의한 광 흡수를 방지하고, 와이어에 의한 광 흡수를 줄일 수 있게 된다.21 is a view showing an example of a semiconductor light emitting device disclosed in US Patent No. 8,008,683, wherein the semiconductor light emitting device includes a semiconductor layer 300 having a first conductivity, and an active layer that generates light through recombination of electrons and holes. At 400 , a semiconductor layer 500 having a second conductivity different from the first conductivity is included. Current is supplied by the electrode or electrical connection 810 in electrical communication with the first semiconductor layer 300 and the electrode 700 in electrical communication with the second semiconductor layer 500 . The electrode or electrical connection 810 is electrically connected to the first semiconductor layer 300 through the via hole H, and is electrically insulated from the other semiconductor layers 400 and 500 by the protective film or insulating layer 910 . The electrode 700 is electrically connected to the second semiconductor layer 500 through a current diffusion electrode or a metal reflective film 610 (eg, TIO, Ag, Al). The electrode 700 is electrically connected to the outside using wire bonding. However, unlike the semiconductor light emitting device shown in FIG. 2 , since the electrode 800 (refer to FIG. 2 ) is not formed on the first semiconductor layer 300 , light absorption by the electrode 800 is prevented and the wire light absorption can be reduced.

도 22는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 제1 도전성을 가지는 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 반도체층(500), 전극(700), 그리고 전극(800)을 구비한다. 전극(700)은 활성층(400)에서 생성된 빛을 기판(100) 측으로 반사하는 반사막(예: Ag/Ni/Au의 적층)으로 되어 있다. 반도체 발광소자는 와이어를 이용하지 않고, 전극 패턴(1010,1020)을 구비하는 배선 기판(1000)에 접합층(7,7)을 이용하여 플립칩(Flip Chip) 본딩되어 있다.22 is a view showing another example of a conventional semiconductor light emitting device, wherein the semiconductor light emitting device includes a substrate 100, a semiconductor layer 300 having a first conductivity, and an active layer that generates light through recombination of electrons and holes ( 400 ), a semiconductor layer 500 having a second conductivity different from the first conductivity, an electrode 700 , and an electrode 800 . The electrode 700 is formed of a reflective film (eg, a stack of Ag/Ni/Au) that reflects the light generated by the active layer 400 toward the substrate 100 . The semiconductor light emitting device is flip-chip bonded to the wiring board 1000 including the electrode patterns 1010 and 1020 using bonding layers 7 and 7 without using wires.

도 23은 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 4에 도시된 반도체 발광소자와 동일한 구성을 가지지만, 기판(100; 도 4 참조)이 제거되어 있는 점에서 차이를 가진다. 그러나 이러한 형태의 반도체 발광소자는 와이어 본딩을 없애기는 하였지만, 전극(700,800)을 배선 기판(1000)에 결합한 다음에, 기판(100)을 제거하는 TFFC(Thin Flim Flip Chip) 기술로서, 고도의 칩 레벨 기술 수준을 보여주는 것이기는 하지만, 웨이퍼 레벨에서 기판(100)을 제거하는 기술이 쉽지 않음(복수의 반도체층(300,400,500)의 깨짐 없이 기판(100)을 제거하는 것이 쉽지 않음)을 보여주는 것이기도 하다.23 is a view showing another example of a conventional semiconductor light emitting device. It has the same configuration as the semiconductor light emitting device shown in FIG. 4 , but has a difference in that the substrate 100 (refer to FIG. 4 ) is removed. However, although this type of semiconductor light emitting device eliminates wire bonding, it is a TFFC (Thin Flim Flip Chip) technology that combines the electrodes 700 and 800 to the wiring board 1000 and then removes the board 100 , which is a highly advanced chip. Although it shows the level of technology, it also shows that it is not easy to remove the substrate 100 at the wafer level (it is not easy to remove the substrate 100 without breaking the plurality of semiconductor layers 300, 400, and 500). .

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Specific Contents for Implementation of the Invention'.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure (This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제2 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 면으로부터 제2 면 측을 향하는 홈을 형성하는 단계; 홈에 인서트를 삽입 및 고정시켜 제1 기판을 관통하는 통로를 형성하는 단계;로서, 통로는 방열 통로 및 전기 통로 중 적어도 하나로 기능하는, 통로를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법이 제공된다.According to one aspect according to the present disclosure (According to one aspect of the present disclosure), in a method of manufacturing a support substrate for a semiconductor device, a first substrate having a first surface and a second surface opposite to the second surface preparing; forming a groove from the first surface toward the second surface; A semiconductor device comprising: inserting and fixing an insert into the groove to form a passage passing through the first substrate; wherein the passage functions as at least one of a heat dissipation passage and an electrical passage. A method of manufacturing a support substrate for use is provided.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described at the end of 'Specific Contents for Implementation of the Invention'.

도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 3은 국제 공개특허공보 WO2014/014298호에 제시된 반도체 발광소자 칩의 일 예를 나타내는 도면,
도 4는 일본 공개특허공보 제2001-358371호에 도시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 종래의 반도체 발광소자의 다른 예를 나타내는 도면,
도 6 및 도 7은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 일 예를 나타내는 도면,
도 8 및 도 9는 본 개시에 따라 반도체 장치를 제조하는 방법의 일 예를 나타내는 도면,
도 10은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 다른 일 예를 나타내는 도면,
도 11 및 도 12는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 13은 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 14는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 15는 본 개시에 따른 반도체 장치의 또 다른 일 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 17은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 18은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면,
도 19는 종래의 반도체 발광소자의 일 예를 나타내는 도면,
도 20은 미국특허 제5,008,718호에 제시된 수직형 반도체 발광소자의 일 예를 나타내는 도면,
도 21은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 22는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23은 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 24는 본 개시에 따른 반도체 소자용 지지 기판의 또 다른 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면,
도 25는 본 개시에 따른 반도체 소자용 지지 기판을 제조하는 방법의 또 다른 일 예를 나타내는 도면.1 is a view showing an example of a semiconductor light emitting device chip presented in US Patent No. 7,262,436;
2 is a view showing an example of a semiconductor light emitting device chip presented in Japanese Patent Laid-Open No. 2006-120913;
3 is a view showing an example of a semiconductor light emitting device chip presented in International Patent Publication No. WO2014/014298;
4 is a view showing an example of the semiconductor light emitting device shown in Japanese Patent Laid-Open No. 2001-358371;
5 is a view showing another example of a conventional semiconductor light emitting device;
6 and 7 are views showing an example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure;
8 and 9 are views illustrating an example of a method of manufacturing a semiconductor device according to the present disclosure;
10 is a view showing another example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure;
11 and 12 are views illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
13 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
14 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
15 is a view showing another example of a semiconductor device according to the present disclosure;
16 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
17 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
18 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure;
19 is a view showing an example of a conventional semiconductor light emitting device;
20 is a view showing an example of a vertical semiconductor light emitting device presented in US Patent No. 5,008,718;
21 is a view showing an example of a semiconductor light emitting device presented in US Patent No. 8,008,683;
22 is a view showing another example of a conventional semiconductor light emitting device;
23 is a view showing another example of a conventional semiconductor light emitting device;
24 is a view showing another example of a support substrate for a semiconductor device according to the present disclosure and an example of a method of manufacturing the same;
25 is a view showing another example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).Hereinafter, the present disclosure will be described in detail with reference to the accompanying drawings (The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 6 및 도 7은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 일 예를 나타내는 도면으로서, 도 6에 도시된 바와 같이, 제1 기판(10)을 준비한다. 제1 기판(10)은 제1 면(11), 제2 면(12) 및 제1 면(11)과 제2 면(12)을 이어주는 측면(13)을 구비한다. 다음으로, 제1 면(11) 측에서 홈(14)을 형성한다. 홈(14)의 형상에 특별한 제한이 있는 것은 아니며, 원형, 다각형, 슬릿, 트렌치(trench) 등의 형태를 가질 수 있다. 즉, 길게 이어진 형태 또는 독립된 오목부의 형태를 가질 수 있다. 다음으로, 홈(14)에 도전부(15)를 형성한다. 바람직하게는, 도전부(15)에 도전 패드(16)를 형성한다. 도전부(15)와 도전 패드(16)는 별도의 공정으로 형성되어도 좋고, 하나의 공정으로 형성되어도 좋다.6 and 7 are views illustrating an example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure, and as shown in FIG. 6 , a first substrate 10 is prepared. The first substrate 10 includes a first surface 11 , a second surface 12 , and a side surface 13 connecting the first surface 11 and the second surface 12 . Next, a groove 14 is formed on the first surface 11 side. The shape of the groove 14 is not particularly limited, and may have a circular shape, a polygonal shape, a slit, a trench shape, or the like. That is, it may have an elongated shape or a shape of an independent concave portion. Next, the conductive portion 15 is formed in the groove 14 . Preferably, the conductive pad 16 is formed on the conductive portion 15 . The conductive portion 15 and the conductive pad 16 may be formed in a separate process or may be formed in a single process.

다음으로, 도 7에 도시된 바와 같이, 제2 기판(17)을 결합층(18)을 이용하여 제1 기판(10)에 결합한다. 다음으로, 제2 면(12) 측에서 연마 등을 통해 제1 기판(10)의 두께를 감소시킨다. 바람직하게는 도전부(15)에 도전 패드(19)를 형성한다. 제2 기판(17)이 제1 기판(10)에 직접 접착될 수 있는 물성을 가진다면, 결합층(18)은 생략될 수 있다. 필요에 따라, 도전 패드(19)를 형성하기 전 또는 후에, 제1 기판(10)에 반사층 또는 절연층(12a)을 형성할 수 있다.Next, as shown in FIG. 7 , the second substrate 17 is bonded to the first substrate 10 using the bonding layer 18 . Next, the thickness of the first substrate 10 is reduced by polishing or the like on the second surface 12 side. Preferably, a conductive pad 19 is formed on the conductive portion 15 . If the second substrate 17 has physical properties that can be directly attached to the first substrate 10 , the bonding layer 18 may be omitted. If necessary, before or after forming the conductive pad 19 , a reflective layer or an insulating layer 12a may be formed on the first substrate 10 .

도 8 및 도 9는 본 개시에 따라 반도체 장치를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 8에 도시된 바와 같이, 반도체 발광소자 칩(20)을 제1 기판(10)에 고정한다. 반도체 발광소자 칩(20)은 성장 기판(21; 예: Al2O3), 제1 도전성을 가지는 제1 반도체층(22; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(23; 예: p형 GaN), 제1 반도체층(22)과 제2 반도체층(23) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(24; 예: InGaN/(In)(Al)GaN 다중양자우물구조), 그리고 제1 반도체층(22)과 제2 반도체층(23) 각각에 전기적으로 연결되는 제1 전극(25) 및 제2 전극(26)을 구비한다. 반도체 발광소자 칩(20)은 도 1 내지 도 3에 도시된 반도체 발광소자 칩 중의 하나일 수 있으며, 플립 칩의 형태라면, 특별한 제한을 가지는 것은 아니다. 제1 전극(25)과 제2 전극(26)은 대응하는 도전부(15)에 고정된다. 도전부(15)는 전기적 통로 및 열적 통로로서 기능한다. 바람직하게는, 반도체 발광소자 칩(20)을 덮도록 봉지제(27)를 형성한다. 봉지제(27)가 형광체 및/또는 광산란제를 포함할 수 있음은 물론이다. 바람직하게는, 봉지제(27)의 일부를 제거하여 봉지제(27)의 측면이 노출되도록 한다. 이는 후술할 절단 공정에 도움을 주거나, 봉지제(27)가 반도체 발광소자 칩(20)의 형상을 따르게 하는 등을 위함이다. 봉지제(27)의 제거에는 커팅, Sawing 등의 방법이 사용될 수 있다. 또한 봉지제(27)로 반도체 발광소자 칩(20)을 덮기 전에, 제거될 봉지제(27)의 형태를 따라 틀을 미리 제1 기판(10)에 놓은 후, 봉지제(27)를 형성하는 방법도 사용할 수 있다. 각각의 전극(25,26)에 하나씩의 도전부(15)가 대응될 수도 있지만, 하나의 전극이 복수의 도전부(15)와 결합될 수 있음은 물론이다. 전극(25,26)과 도전부(15) 또는 전극(25,26)과 도전 패드(19)는 정렬된 후, 열압착을 통해 본딩될 수 있다.8 and 9 are views illustrating an example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. As shown in FIG. 8 , the semiconductor light emitting device chip 20 is fixed to the first substrate 10 . The semiconductor light emitting device chip 20 includes a growth substrate 21 (eg, Al 2 O 3 ), a first semiconductor layer 22 having a first conductivity (eg, n-type GaN), and a second conductivity different from the first conductivity. A second semiconductor layer 23 (eg, p-type GaN), an active layer 24 interposed between the first semiconductor layer 22 and the second semiconductor layer 23 and generating light through recombination of electrons and holes; eg: InGaN/(In)(Al)GaN multi-quantum well structure), and a first electrode 25 and a second electrode 26 electrically connected to the first semiconductor layer 22 and the second semiconductor layer 23, respectively to provide The semiconductor light emitting device chip 20 may be one of the semiconductor light emitting device chips shown in FIGS. 1 to 3 , and is not particularly limited as long as it is in the form of a flip chip. The first electrode 25 and the second electrode 26 are fixed to the corresponding conductive portion 15 . The conductive portion 15 functions as an electrical passage and a thermal passage. Preferably, the encapsulant 27 is formed to cover the semiconductor light emitting device chip 20 . Of course, the encapsulant 27 may include a phosphor and/or a light scattering agent. Preferably, a portion of the encapsulant 27 is removed so that the side of the encapsulant 27 is exposed. This is to help the cutting process to be described later, or to make the encapsulant 27 conform to the shape of the semiconductor light emitting device chip 20 . A method such as cutting or sawing may be used to remove the encapsulant 27 . In addition, before covering the semiconductor light emitting device chip 20 with the encapsulant 27 , the mold is placed on the first substrate 10 in advance according to the shape of the encapsulant 27 to be removed, and then the encapsulant 27 is formed. method can also be used. Although one conductive portion 15 may correspond to each of the electrodes 25 and 26 , of course, one electrode may be coupled to a plurality of conductive portions 15 . After the electrodes 25 and 26 and the conductive part 15 or the electrodes 25 and 26 and the conductive pad 19 are aligned, they may be bonded through thermocompression bonding.

다음으로, 도 9에 도시된 바와 같이, 제2 기판(17)이 제1 기판(10)으로부터 분리되어 있다. 다음으로, 반도체 발광소자 칩(20)을 포함하도록 제1 기판(10)을 절단한다. 바람직하게는, 레이저(28)를 제1 기판(10) 내부로 조사하여 크랙(29)을 형성한 다음, 브레이킹 공정을 통해, 제1 기판(10)을 절단함으로써, 반도체 발광소자 칩(20) 및 봉지제(27)에 기계적, 화학적 및/또는 열적 손상을 줄여서, 제1 기판(10)을 절단할 수 있게 된다. 쏘잉과 같이 기계적인 절단 방법을 사용하는 경우에, 제2 기판(17)을 제1 기판(10)으로부터 분리하지 않고, 제1 기판(10)을 절단하는 것도 가능하다, 제2 기판(17)을 함께 절단하는 것도 가능하지만, 제1 기판(10)만 절단한 후 제2 기판(17)을 제거하는 것이 공정상 이점을 가진다. 제2 기판(17)을 제1 기판(10)으로부터 분리하는 과정에서, 결합층(18)을 에칭 등의 방법으로 제거함으로써, 양자를 분리하는 것도 가능하다. 도 9에 제시된 예에서, 제1 기판(10)의 제2 면(12)의 일부가 노출되어 있으며, 도전 패드(19)를 포함한 도전부(15)는 봉지제(27)에 의해 덮혀 있다.Next, as shown in FIG. 9 , the second substrate 17 is separated from the first substrate 10 . Next, the first substrate 10 is cut to include the semiconductor light emitting device chip 20 . Preferably, a laser 28 is irradiated into the first substrate 10 to form cracks 29 , and then, through a breaking process, the first substrate 10 is cut by cutting the semiconductor light emitting device chip 20 . And by reducing mechanical, chemical and/or thermal damage to the encapsulant 27 , it is possible to cut the first substrate 10 . In the case of using a mechanical cutting method such as sawing, it is also possible to cut the first substrate 10 without separating the second substrate 17 from the first substrate 10, the second substrate 17 It is also possible to cut together, but removing the second substrate 17 after cutting only the first substrate 10 has a process advantage. In the process of separating the second substrate 17 from the first substrate 10, by removing the bonding layer 18 by etching or the like, it is also possible to separate both. In the example shown in FIG. 9 , a portion of the second surface 12 of the first substrate 10 is exposed, and the conductive portion 15 including the conductive pad 19 is covered with the encapsulant 27 .

도 10은 본 개시에 따라 반도체 소자용 지지 기판을 제조하는 방법의 다른 일 예를 나타내는 도면으로서, 제1 기판(10)에 제2 기판(17)을 결합하기 전에, 먼저 제1 기판(10)을 관통하도록 홈(14)을 형성하고, 다음으로 도전부(15)를 형성한 다음, 결합층(18)을 이용하여, 제1 기판(10)에 제2 기판(17)을 결합한다. 이후의 과정은 동일하다. 바람직하게는 도전부(15)의 적어도 일측에 도전 패드(16,19)가 형성되어 있다. 제1 기판(10)을 관통하지 않도록 홈(14)을 형성한 다음, 도전부(15)를 형성하고, 연마를 통해, 홈(14)이 제1 기판(10)을 관통한 형태를 가지도록 하는 것도 가능하다.10 is a view showing another example of a method of manufacturing a support substrate for a semiconductor device according to the present disclosure, before bonding the second substrate 17 to the first substrate 10, first the first substrate 10 A groove 14 is formed so as to pass through, a conductive portion 15 is formed next, and then the second substrate 17 is bonded to the first substrate 10 using the bonding layer 18 . The subsequent process is the same. Preferably, conductive pads 16 and 19 are formed on at least one side of the conductive part 15 . After the groove 14 is formed so as not to penetrate the first substrate 10 , the conductive part 15 is formed, and through polishing, the groove 14 has a shape penetrating the first substrate 10 . It is also possible to

도 11 및 도 12는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 11에 도시된 바와 같이, 제1 기판(10)에 반도체 발광소자 칩(20)을 고정하고, 다음으로, 봉지제(27)를 형성하기에 앞서, 반도체 발광소자 칩(20) 옆에 댐(30)을 먼저 형성한다. 다음으로, 봉지제(27)로 반도체 발광소자 칩(20)을 덮는다. 댐(30)은 반사막 등으로 기능한다.11 and 12 are views illustrating still another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. 11 , the semiconductor light emitting device chip 20 is fixed to the first substrate 10 , and then, before forming the encapsulant 27 , a dam is next to the semiconductor light emitting device chip 20 . (30) is formed first. Next, the semiconductor light emitting device chip 20 is covered with the encapsulant 27 . The dam 30 functions as a reflective film or the like.

다음으로, 도 12에 도시된 바와 같이, 댐(30)의 전부를 제거나 댐(30)의 일부를 제거한다. 댐(30)을 포토리지스터(PSR)와 같은 물질로와 같은 물질로 형성함으로써, 쉽게 패턴닝하는 한편, 쉽게 제거하는 것이 가능하다. 쏘잉 공정을 통해 댐(30)의 일부를 남기는 것이 가능하다. 또한 댐(30)을 반사막 기능을 갖는 백색 유기물(TiO2, SiO2 성분 포함)로 형성하는 것도 가능하다.Next, as shown in FIG. 12 , the whole of the dam 30 is removed or a part of the dam 30 is removed. By forming the dam 30 from the same material as the photoresistor (PSR), it is possible to easily pattern while easily removing it. It is possible to leave a portion of the dam 30 through the sawing process. In addition, the dam 30 may be formed of a white organic material (TiO 2 , including SiO 2 component) having a reflective film function.

도 13은 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 제2 기판(17)을 제1 기판(10)으로부터 분리하기에 앞서, 성장 기판(10)을 복수의 반도체층(22,23,24)으로부터 분리한다. 바람직하게는, 제1 전극(25)과 제2 전극(26) 사이의 공간이 절연체(31)로 메워져있다. 더욱 바람직하게는, 제2 반도체층과(23)과 제1 기판(10)이 마주하는 공간 전체가 메워져있다. 이 공간을 메우는 과정은 반도체 발광소자 칩(20)을 제조하는 과정에서 이루어지거나, 반도체 발광소자 칩(20)을 제1 전극(10)에 고정하기에 앞서서 행해질 수 있다. 또한, 제1 반도체층과(22) 상부에 투명한 접착제를 이용하여 직접 또는 간접적으로 형광체 및/또는 광산란제를 포함한 구조물(도시 생략)을 형성하는 것도 가능하다.13 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. Before separating the second substrate 17 from the first substrate 10 , the growth substrate 10 is separated from the plurality of semiconductor layers 22 , 23 , and 24 . Preferably, the space between the first electrode 25 and the second electrode 26 is filled with an insulator 31 . More preferably, the entire space where the second semiconductor layer 23 and the first substrate 10 face is filled. The process of filling this space may be performed during the manufacturing of the semiconductor light emitting device chip 20 or before fixing the semiconductor light emitting device chip 20 to the first electrode 10 . In addition, it is also possible to directly or indirectly form a structure (not shown) including a phosphor and/or a light scattering agent on the first semiconductor layer and 22 using a transparent adhesive.

도 14는 본 개시에 따라 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 8에서와 같이 제1 기판(10)에 낱개의 반도체 발광소자 칩(20)이 고정되는 것이 아니라, 제1 기판(10)에 복수의 반도체 발광소자 칩(20a,20b,20c,20d)이 하나의 성장 기판(21)을 통해 고정된다. 복수의 반도체 발광소자 칩(20a,20b,20c,20d)이 서로 배선을 통해 병렬, 직렬 또는 직병렬로 연결되어 있을 수 있음은 물론이다.14 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. As in FIG. 8 , a plurality of semiconductor light emitting device chips 20a , 20b , 20c , and 20d are not fixed to the first substrate 10 as individual semiconductor light emitting device chips 20 , but on the first substrate 10 . It is fixed through one growth substrate 21 . Of course, the plurality of semiconductor light emitting device chips 20a, 20b, 20c, and 20d may be connected to each other in parallel, series, or series-parallel through wiring.

도 15는 본 개시에 따른 반도체 장치의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 15에 도시된 반도체 발광소자는 도 6 내지 도 9에 제시된 방법에 따라 만들어진 반도체 발광소자(A)에 더하여, 도전부(15,15)가 결합되는 리드 프레임(2,3)과 반도체 발광소자(A)를 둘러싸는 봉지제(1000) 그리고 봉지제(1000)를 수용하는 몰드부(5)를 선택적으로 더 포함한다.15 is a diagram illustrating another example of a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. The semiconductor light emitting device shown in FIG. 15 includes, in addition to the semiconductor light emitting device A made according to the method shown in FIGS. 6 to 9 , the lead frames 2 and 3 to which the conductive parts 15 and 15 are coupled, and the semiconductor light emitting device. (A) encapsulating the encapsulant 1000 and optionally further comprising a mold portion 5 for accommodating the encapsulant 1000.

도 16은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 도 8에 제시된 반도체 소자와 달리, 성장 기판으로서, 3족 질화물 반도체, 즉, Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 성장 기판(21a; 예: GaN)이 사용된 예가 제시되어 있다. GaN 기판을 이용하는 반도체 소자의 경우에, 고출력, 저동작전압, 저발열 등을 특징으로 하지만, 사파이어 기판에 비해 여전히 고가여서, 원가 절감을 위해 칩 사이즈를 축소할 필요가 있으며, 칩의 크랙킹, 전극 크기로 인한 칩 크기 축소의 한계, 전류밀도 상승으로 인한 고발열 등의 문제를 야기할 수 있다. 한편, GaN의 열팽창 계수가 5.56ppm이므로, 종래의 금속(Cu, Al)으로 된 리드 프레임에 탑재되는 경우(예를 들어, Cu로 된 리드 프레임의 열팽창 계수가 16ppm이다), 3족 질화물 반도체로 된 성장 기판을 사용하는 반도체 칩과 지지 기판 간에 열팽창 계수의 차이로 인한 다양한 기계적 문제를 야기할 가능성이 높다. 도 6 내지 도 15에 걸쳐서 제시된 본 개시에 따른 반도체 소자용 지지 기판을 사용함으로써, 이러한 문제점을 해소하는 것이 가능하다. 또한 반도체 칩을 파지할 때, 발생하는 반도체 칩의 손상도 지지 기판을 이용함으로써 방지할 수 있게 된다. 바람직하게는 제1 기판(10)의 재질을 성장 기판(21a)의 재질과 열팽창 계수의 차이가 작은 재질(바람직하게는, 2ppm)로 선정함으로써, 열팽창 계수의 차이로 인해 발생할 있는 다양한 기계적 및 열적 결함을 해소하는 것이 가능하다. 예를 들어, 성장 기판(21a)이 GaN(5.56ppm)인 경우에, 세라믹 AlN(4.8ppm)를 제1 기판(10)으로 선정함으로써, 양자 간 열팽창 계수의 차이를 2ppm이내, 더욱 바람직하게는 1ppm 이내로 하는 것이 가능해진다. Al2O3 세라믹의 열팽창 계수가 6.9~7.5ppm이므로 제1 기판(10)으로 적용 가능하다. 동일 부호에 대한 설명은 제외하며, 도 7에 제시된 것과 같이, 반사층 또는 절연층(12a)이 양 전극(25,26) 사이에 구비될 수 있음은 물론이다.16 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. Unlike the semiconductor device shown in FIG. 8, as a growth substrate, a group III nitride semiconductor, that is, Al(x)Ga(y)In(1-xy)N (0≤x≤1, 0≤y≤1, 0≤ An example in which a growth substrate 21a (eg, GaN) having x+y≤1) is used is presented. In the case of a semiconductor device using a GaN substrate, it is characterized by high output, low operating voltage, low heat generation, etc., but it is still expensive compared to the sapphire substrate, so it is necessary to reduce the chip size to reduce the cost, cracking of the chip, electrode It may cause problems such as limit of chip size reduction due to size and high heat due to increase in current density. On the other hand, since the coefficient of thermal expansion of GaN is 5.56 ppm, when it is mounted on a lead frame made of a conventional metal (Cu, Al) (for example, the coefficient of thermal expansion of a lead frame made of Cu is 16 ppm), a group III nitride semiconductor It is highly likely to cause various mechanical problems due to the difference in the coefficient of thermal expansion between the semiconductor chip and the supporting substrate using the grown growth substrate. By using the support substrate for a semiconductor device according to the present disclosure presented over FIGS. 6 to 15 , it is possible to solve this problem. In addition, damage to the semiconductor chip that occurs when the semiconductor chip is gripped can also be prevented by using the support substrate. Preferably, by selecting the material of the first substrate 10 as a material having a small difference in thermal expansion coefficient from that of the growth substrate 21a (preferably, 2ppm), various mechanical and thermal effects that may occur due to the difference in thermal expansion coefficient It is possible to correct the defect. For example, when the growth substrate 21a is GaN (5.56 ppm), by selecting ceramic AlN (4.8 ppm) as the first substrate 10, the difference in the coefficient of thermal expansion between the two is within 2 ppm, more preferably It becomes possible to set it as 1 ppm or less. Since the Al 2 O 3 ceramic has a coefficient of thermal expansion of 6.9 to 7.5 ppm, it can be applied to the first substrate 10 . Except for the description of the same reference numerals, as shown in FIG. 7 , it goes without saying that a reflective layer or an insulating layer 12a may be provided between the electrodes 25 and 26 .

도 17은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 성장 기판(21a)을 이용한 수직형 칩이 제1 기판(10)에 탑재되어 있다. 제2 전극(26)이 제2 반도체층(23)에 전기적으로 연결되어 있으며, 제2 전극(26)은 와이어를 통해 도전 패드(19-1) 및 도전부(15-1)에 전기적으로 연결되어 있고, 제1 반도체층(22)은 성장 기판(21a)을 통해 도전 패드(19-2) 및 도전부(15-2)에 전기적 연결되어 있다. 성장 기판(21a)의 하부에 별도의 전극(제1 전극(25)에 해당)이 구비될 수 있으며, 성장 기판(21a)과 수직형 칩은 통상의 방법을 통해 고정될 수 있다. 동일 부호에 대한 설명을 생략한다.17 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. A vertical chip using the growth substrate 21a is mounted on the first substrate 10 . The second electrode 26 is electrically connected to the second semiconductor layer 23 , and the second electrode 26 is electrically connected to the conductive pad 19 - 1 and the conductive part 15 - 1 through a wire. and the first semiconductor layer 22 is electrically connected to the conductive pad 19-2 and the conductive part 15-2 through the growth substrate 21a. A separate electrode (corresponding to the first electrode 25) may be provided under the growth substrate 21a, and the growth substrate 21a and the vertical chip may be fixed through a conventional method. Description of the same reference numerals will be omitted.

도 18은 본 개시에 따른 반도체 장치를 제조하는 방법의 또 다른 일 예를 나타내는 도면으로서, 반도체 발광소자를 예로 하여 설명한다. 성장 기판(21a)을 이용한 레터럴 칩이 제1 기판(10)에 탑재되어 있다. 제1 전극(25)은 제1 반도체층(22)에 전기적으로 연결되어 있으며, 제2 전극(26)은 제2 반도체층(23)에 전기적으로 연결되어 있다. 제1 전극(25)은 와이어를 통해 도전 패드(19-2) 및 도전부(15-2)에 전기적으로 연결되어 있고, 제2 전극(26)은 와이어를 통해 도전 패드(19-1) 및 도전부(15-1)에 전기적으로 연결되어 있다. 바람직하게는 도전 패드(19-3) 및 도전부(15-3)가 추가로 구비되어, 반도체 칩으로부터의 방열 통로로 기능한다. 성장 기판(21a)이 도통가능한 경우에, 도전 패드(19-3)와 성장 기판(21a) 사이에 별도의 절연층이 구비될 수 있으며, 도전 패드(19-3)를 비도전성 물질로 대체하는 것도 가능하다.18 is a diagram illustrating another example of a method of manufacturing a semiconductor device according to the present disclosure, and will be described using a semiconductor light emitting device as an example. A lateral chip using the growth substrate 21a is mounted on the first substrate 10 . The first electrode 25 is electrically connected to the first semiconductor layer 22 , and the second electrode 26 is electrically connected to the second semiconductor layer 23 . The first electrode 25 is electrically connected to the conductive pad 19-2 and the conductive part 15-2 through a wire, and the second electrode 26 is connected to the conductive pad 19-1 and the conductive part 15-2 through a wire. It is electrically connected to the conductive part 15-1. Preferably, a conductive pad 19 - 3 and a conductive portion 15 - 3 are additionally provided to function as a heat dissipation passage from the semiconductor chip. When the growth substrate 21a is conductive, a separate insulating layer may be provided between the conductive pad 19-3 and the growth substrate 21a, and the conductive pad 19-3 is replaced with a non-conductive material. It is also possible

도 24는 본 개시에 따른 반도체 소자용 지지 기판의 또 다른 일 예 및 이를 제조하는 방법의 일 예를 나타내는 도면으로서, 반도체 소자용 지지 기판으로서 제1 기판(10)은 제1 면(11) 및 제1 면(11)에 대향하는 제2 면(12), 제1 면(11)으로부터 제1 기판(10) 내부로 뻗어 있는 홈(14), 그리고 홈(14)내에 삽입되어 고정되는 인서트(33)를 포함한다. 인서트(33)는 열적 통로 또는 방열 통로(thermal pass or heat-dissipating pass) 및/또는 전기 통로(electrical pass)로 기능하며, 전기 통로로서의 기능을 가질 때, 도전부(15)와 동일하게 역할한다. 홈(14)은 레이저 드릴링(Laser Ablation)에 의해 형성될 수 있으며, 이외에도 습식 에칭(Chemical Wet Etching), 건식 에칭(Dry Etching), 샌드 블라스팅(Sand Blasting), 초음파 드릴링(Ultra Sound Drilling) 등에 의해 형성될 수 있다. 홈(14)의 형상은 특별히 제한되지 않지만, 원형으로 형성될 수 있으며, 그 폭은 500㎚~500㎛인 것이 바람직하다. 폭이 500㎚ 미만인 경우에, 인서트(33)를 삽입하기가 쉽지 않은 문제점이 있으며, 폭이 500㎛를 초과하는 경우에, 제조의 과정에서 크랙이 발생할 가능성이 높아지는 문제점이 있다. 홈(14)의 갯수는 반도체 소자 당 한 개 이상인 것으로 족하고, 특히 전기 통로로 기능하는 경우에, 반도체 발광소자의 전극의 수에 대응하는 수 이상의 갯수를 가지는 것이 바람직하고, 홈(14)의 간격 및 깊이는 제1 기판(10) 위에 제조되는 소자의 종류에 따라 달라질 수 있으며, 홈(14)이 제1 면(11)으로부터 제2 면(12)까지 이어져서 제1 기판(10)을 관통할 수 있음은 물론이다.24 is a view showing another example of a support substrate for a semiconductor device and an example of a method of manufacturing the same according to the present disclosure. As a support substrate for a semiconductor device, the first substrate 10 includes a first surface 11 and A second surface 12 opposite to the first surface 11, a groove 14 extending from the first surface 11 into the first substrate 10, and an insert inserted and fixed in the groove 14 ( 33). The insert 33 functions as a thermal pass or heat-dissipating pass and/or an electrical pass, and when having a function as an electrical path, it serves the same as the conductive part 15 . . The groove 14 may be formed by laser ablation, and in addition, by chemical wet etching, dry etching, sand blasting, ultrasonic drilling, etc. can be formed. The shape of the groove 14 is not particularly limited, but may be formed in a circular shape, and the width thereof is preferably 500 nm to 500 μm. When the width is less than 500 nm, there is a problem in that it is not easy to insert the insert 33, and when the width exceeds 500 μm, there is a problem in that the possibility of cracks in the process of manufacturing increases. It is sufficient that the number of the grooves 14 is one or more per semiconductor element, and in particular, when functioning as an electric path, it is preferable to have a number equal to or greater than the number corresponding to the number of electrodes of the semiconductor light emitting element, and the spacing of the grooves 14 and the depth may vary depending on the type of device manufactured on the first substrate 10 , and the groove 14 extends from the first surface 11 to the second surface 12 and penetrates the first substrate 10 . Of course you can.

전술한 예에서, 도전부(15)가 주로 도금을 통해 형성되지만, 도금 금속 자체가 열팽창을 하는 문제점이 있고, 좁고 긴 형상의 홈(14)에서 도금 물질이 조밀하게 형성되기는 쉽지 않아 불량 이슈를 만들어 후속 공정의 복잡성을 야기해 제조상의 고비용 문제를 만들고 있어, 이를 개선할 필요가 있다. 전해도금을 예로 들면, 도금 물질(예: 구리)을 (+)극에 두고, 도금 대상을 (-)극으로 하여, 도금 대상에서 도금 물질을 환원 반응시킴으로써, 도전부(15)가 형성되는데, 이러한 방식으로는 조밀하게 도전부(15)를 구성하는데 한계가 있다.In the above-described example, the conductive portion 15 is mainly formed through plating, but there is a problem in that the plated metal itself thermally expands, and it is not easy to densely form the plating material in the narrow and elongated grooves 14, so a defect issue is solved. It creates a high cost problem in manufacturing by causing the complexity of the subsequent process, and it is necessary to improve it. Taking electroplating as an example, the conductive part 15 is formed by putting a plating material (eg, copper) at the (+) electrode, setting the plating target as a (-) electrode, and reducing the plating material in the plating target, In this way, there is a limit to densely configuring the conductive portion 15 .

본 개시에서는 막대(rod) 또는 와이어(wire) 형태의 물질(substances)로 인서트(33)를 구성함으로써, 이러한 문제점을 해소한다. ㎛-스케일의 와이어(예: Nickel wire, Cobalt Wire, Iron Wire)가 출시되고 있으며(이는 구글 검색을 통해 쉽게 찾아볼 수 있다.), 이러한 와이어를 홈(14)의 깊이에 맞게 컷팅하여 막대 형태의 인서트(33)를 만들 수 있다. 한편, 니켈, 코발트, 철 등은 강자성(ferromagnetism)을 띠는 금속 물질이므로, 막대 형상의 인서트(33)를 제1 면(11) 위에 둔 상태에서, 제2 면(12) 측에서 자석(도시 생략)을 이동시킴으로써, 인서트(33)를 홈(14)에 삽입하는 것이 가능하다. 자석을 이용하여 인서트(33)를 홈(14)에 삽입하는 기술은 미국 등록특허공보 제3,736,651호 등에 개시되어 있다. 자석을 이용하여 인서트(33)를 홈(14)에 삽입하는 경우에, 인서트(33)는 Ni, Co, Fe와 같은 강자성 물질 또는 이들 중의 하나를 포함하는 강자성 합금으로 이루어지는 것이 바람직하다. 고체상의 막대로 인서트(33)를 구성함으로써 즉, 도금을 통해 형성된 도전부(15)에 비해 조밀하게 형성된 형태로 인서트(33)를 구성함으로써, 열팽창을 억제하는 한편, 열전도율 및 전기전도율을 향상시킬 수 있게 된다. 이를 통해, 반도체 소자의 크랙, 반도체 소자와 지지 기판 간 분리(접합이 떨어짐) 등을 해소할 수 있게 된다. 막대 형태의 인서트(33)는 전체가 강자성체로 구성되어도 좋고, 그 일부가 강자성체로 구성되어도 좋고, 표면이 Ag, Au, Cu와 같은 상자성(paramagnetism) 물질로 코팅되어 있어도 좋다.In the present disclosure, by configuring the insert 33 with a rod or wire-shaped substance (substances), this problem is solved. ㎛-scale wires (eg Nickel wire, Cobalt Wire, Iron Wire) are on the market (which can be easily found through a Google search), and these wires are cut to fit the depth of the groove 14 to form a rod. of insert (33) can be made. On the other hand, since nickel, cobalt, iron, etc. are metallic materials having ferromagnetism, in a state where the rod-shaped insert 33 is placed on the first surface 11, the second surface 12 side of the magnet (shown ), it is possible to insert the insert 33 into the groove 14 . A technique for inserting the insert 33 into the groove 14 using a magnet is disclosed in US Patent No. 3,736,651 and the like. When inserting the insert 33 into the groove 14 using a magnet, the insert 33 is preferably made of a ferromagnetic material such as Ni, Co, Fe, or a ferromagnetic alloy containing one of them. By configuring the insert 33 with a solid bar, that is, by configuring the insert 33 in a form densely formed compared to the conductive part 15 formed through plating, thermal expansion is suppressed while improving thermal conductivity and electrical conductivity. be able to Through this, it is possible to solve cracks in the semiconductor device, separation between the semiconductor device and the support substrate (joint deterioration), and the like. The rod-shaped insert 33 may be entirely composed of a ferromagnetic material, a part thereof may be composed of a ferromagnetic material, and the surface may be coated with a paramagnetism material such as Ag, Au, or Cu.

또한 고체상 막대 형태의 인서트(33)를 직접 홈(14)에 삽입하는 대신에, 액체상의 연속적으로 이어진 물질을 홈(14)에 삽입하여 인서트(33)를 형성하는 것도 가능하다. 이를 위하여, 도 5에 도시된 바와 같이, 반도체 소자와 리드 프레임(2,3)을 전기적으로 연결하는 와이어(8)의 본딩에 이용되는 와이어 본딩법 및 와이어 본더가 이용될 수 있다. 와이어 본딩법 및 와이어 본더는 반도체 분야에서 널리 사용되고 있는 것으로서 추가적인 설명은 생략한다. 와이어 본딩을 이용함으로써, 조밀하게 배치된 홈(14)에, 저비용으로 연속적으로 이어진 액체상 와이어 형태의 인서트(33)를 홈(14)에 삽입하는 것이 가능해진다. 이러한 형태의 인서트(33)는 와이어 본딩에 적합한 Au, Au 합금, Ag, Ag 합금, Cu, Cu-합금, Al, Al-합금 등으로 이루어질 수 있다.In addition, instead of directly inserting the solid rod-shaped insert 33 into the groove 14, it is also possible to form the insert 33 by inserting a liquid continuous material into the groove 14. To this end, as shown in FIG. 5 , a wire bonding method and a wire bonder used for bonding the wire 8 electrically connecting the semiconductor device and the lead frames 2 and 3 may be used. The wire bonding method and the wire bonder are widely used in the semiconductor field, and further description will be omitted. By using wire bonding, it becomes possible to insert an insert 33 in the form of a liquid wire continuously connected into the groove 14 at a low cost into the densely arranged groove 14 . The insert 33 of this type may be made of Au, an Au alloy, Ag, Ag alloy, Cu, Cu-alloy, Al, Al-alloy, etc. suitable for wire bonding.

또한 인서트(33)는 고반사성 및/또는 고방열 특성을 가지는 금속 파우더 및/또는 합금 파우더, 고방열 특성을 가지는 세라믹 파우더(예: AlN, BN, SiC, AlSiC), 또는 이들과 유기 바인더를 혼합물을 홈(14)에 삽입한 후 열처리함으로써 형성될 수 있다. 이러한 물질을 홈(14)에 삽입하는 데는 봉지제의 도포에 이용되는 디스펜서(dispenser)가 이용될 수 있다. 이 경우, 후술할 고정 물질(34)을 별도로 사용하지 않고, 인서트(33)를 홈(14)에 고정할 수 있는 이점을 가지며, 제1 면(11)을 연마하는 후속 공정을 생략할 수도 있다. 고반사성 및 고방열 물질로는 Al, Ag, Rh, Pt, Pd, Au, Cr, Ni, Mo, Ti, Cu으로 된 금속 또는 적어도 이들 중 1가지 금속 이상을 결합한 합금을 예로 들 수 있다.In addition, the insert 33 is a metal powder and/or alloy powder having high reflectivity and/or high heat dissipation properties, ceramic powder having high heat dissipation properties (eg, AlN, BN, SiC, AlSiC), or a mixture of these and an organic binder It can be formed by inserting into the groove 14 and then heat-treating. A dispenser used for applying the encapsulant may be used to insert the material into the groove 14 . In this case, without separately using the fixing material 34 to be described later, the insert 33 can be fixed to the groove 14 , and the subsequent process of grinding the first surface 11 may be omitted. . Examples of the highly reflective and high heat dissipation material include metals made of Al, Ag, Rh, Pt, Pd, Au, Cr, Ni, Mo, Ti, Cu, or an alloy combining at least one of these metals.

도금 또는 PVD법 등에 의하지 않고, 인서트(33)를 형성하는 경우에, 인서트(33)를 홈(14)에 고정하거나 홈(14)을 메울(filling) 필요가 있다. 이를 위해, 홈(14)에 인서트(33)를 삽입하기 전 또는 후에 고정 물질(34)을 형성한다. 도 24에, 인서트(33)를 삽입한 후에 고정 물질(34)을 형성하는 과정을 나타내었다. 고정 물질(34)을 도포(예: 스핀 코팅)하고, 건조 또는 열처리함으로써, 인서트(33)를 홈(14)에 삽입 및 고정할 수 있게 된다. 이러한 고정 물질(34)로 SOC(Spin-on-Glass), BCB(Benzocyclobutene), PR(Photoresist), Epoxy-based Polymers, Silicone, Parylene, SU-8 등의 유기물계 저 유전 물질(low k dielectric)이 이용될 수 있다. 또한 고정 물질(34) 경우, 유기물계 저 유전 물질 이외에도 효과적인 열 방출을 꾀하기 위해 점성이 있는 액상 물질에 열전도도가 높은 금속, 합금, 세라믹 분말 입자 형태를 포함한 페이스트(paste) 형태를 갖는 물질도 바람직하다.When the insert 33 is formed without plating or PVD method, it is necessary to fix the insert 33 to the groove 14 or to fill the groove 14 . To this end, the fixing material 34 is formed before or after inserting the insert 33 into the groove 14 . In FIG. 24 , the process of forming the fixing material 34 after inserting the insert 33 is shown. By applying the fixing material 34 (eg, spin coating), drying or heat treatment, the insert 33 can be inserted and fixed in the groove 14 . As the fixing material 34, organic low-k dielectric materials such as Spin-on-Glass (SOC), Benzocyclobutene (BCB), Photoresist (PR), Epoxy-based Polymers, Silicone, Parylene, SU-8, etc. This can be used. In addition, in the case of the fixing material 34, in addition to the organic low dielectric material, in order to achieve effective heat dissipation, a material having a paste form including high thermal conductivity metal, alloy, and ceramic powder particles in a viscous liquid material is also preferable. Do.

이와는 별도로 Al, Ag, Rh, DBR(distributed Brag reflector), ODR(omni directional reflector)와 같은 고반사성 및/또는 고열전도성 물질(35)을 홈(14)에 먼저 형성하고, 인서트(33)와 SOG와 같은 고정 물질(34)을 홈(14)에 삽입한 후, 열처리함으로써, 인서트(33)를 홈(14)에 고정하는 것도 가능하다.Separately, a highly reflective and/or highly thermally conductive material 35 such as Al, Ag, Rh, DBR (distributed Brag reflector), ODR (omni directional reflector) is first formed in the groove 14, and the insert 33 and SOG It is also possible to fix the insert 33 to the groove 14 by inserting the fixing material 34 into the groove 14 and then heat-treating it.

한편, 고전력, 고온 및 고압 환경에서 반도체 소자(전력 소자 및 반도체 광소자(반도체 발광소자, 반도체 수광소자) 등))와 함께 제1 기판(10)이 사용되는 경우에, 제1 기판(10)의 재질에 따라 기생정전용량이 생겨 누설 전류가 흐를 수 있으며, 제1 기판(10)과 인서트(33) 간의 열팽창계수(CTE) 차이로 인해서 제1 기판(10) 깨지는 현상(Crack)이 쉽게 일어날 수 있다. 이러한 문제점은 고정 물질(34)로 SOC(Spin-on-Glass), BCB(Benzocyclobutene), PR(Photoresist), Epoxy-based Polymers, Silicone, Parylene, SU-8 등의 유기물계 저 유전 물질(low k dielectric)을 사용함으로써, 일부 개선할 수 있지만, 제1 기판(10)의 물질로서, 고출력 및 고온, 고압 환경에서 사용가능한 1500℃ 이상의 녹는점을 갖는 전기절연성 산화물(Oxide; Al2O3, ZnO), 전기절연성 질화물(Nitride; AlN, Si3N4, GaN, AlGaN), 전기절연성 탄화물(Carbide; SiC, AlSiC)의 단결정(single crystalline), 다결정(poly crystalline), 소결 공정을 거쳐 만들어진 복합체(sintered composite)를 이용함으로써, 제1 기판(10)의 전기절연성을 통해 기생정전용량 발생 및 누설 전류를 방지하고, 높은 녹는점을 통해 고온에서도 안정적인 물성을 유지할 수 있게 되어, 인서트(33)와 고정 물질(34)로서 다양한 재질을 사용할 수 있는 이점을 가지게 된다.On the other hand, when the first substrate 10 is used together with a semiconductor device (power device and semiconductor optical device (semiconductor light emitting device, semiconductor light receiving device, etc.)) in a high power, high temperature and high pressure environment, the first substrate 10 Depending on the material of can This problem is solved by organic low-k materials such as Spin-on-Glass (SOC), Benzocyclobutene (BCB), Photoresist (PR), Epoxy-based Polymers, Silicone, Parylene, and SU-8 as the fixing material 34 . dielectric) can be partially improved, but as a material of the first substrate 10, an electrically insulating oxide (Oxide; Al 2 O 3 , ZnO) having a melting point of 1500° C. or higher usable in high-power, high-temperature, and high-pressure environments ), electrically insulating nitride (Nitride; AlN, Si 3 N 4 , GaN, AlGaN), electrically insulating carbide (Carbide; SiC, AlSiC) single crystalline, poly crystalline, composite made through the sintering process ( By using sintered composite), it is possible to prevent parasitic capacitance generation and leakage current through electrical insulation of the first substrate 10, and to maintain stable physical properties even at high temperatures through a high melting point, insert 33 and fixed As the material 34, various materials can be used.

또한 단결정인 또는 투광성을 가지는 제1 기판(10)을 이용하는 경우에, 도 9에 제시된 것과 같이, 레이저를 제1 기판(10)의 내부에 조사하여, 절단하는 이점을 가질 수 있게 된다.In addition, in the case of using the single crystal or the first substrate 10 having light-transmitting properties, as shown in FIG. 9 , it is possible to have the advantage of cutting by irradiating a laser into the interior of the first substrate 10 .

도 25에 도시된 바와 같이, 인서트(33)를 홈(14)에 삽입하기에 앞서, 고정 물질(34)을 먼저 홈(14)에 형성하는 것도 가능하다. 이러한 방법의 이점은 레이저 드릴링 등에 의해 형성되는 홈(14)의 거친 표면을 덮은 상태에서 인서트(33)를 삽입할 수 있어, 인서트(33)의 삽입을 용이하게 할 수 있다는 것이다. 이후 인서트(33)가 삽입되고, 건조 또는 열처리를 통해, 인서트(33)가 고정 물질(34)과 함께 홈(14)에 고정될 수 있다. 이 경우에도 고정 물질(34)은 전술한 물질들로 구성될 수 있지만, 이들에 접합성을 가지는 금속 물질을 추가하여 도포함으로써, 건조 또는 열처리 이전에 (또는 열처리를 생략하고) 인서트(33)의 고정 및 와이어 본딩을 용이하게 할 수 있다. 접합성 금속 물질을 직접 증착하는 것도 가능하다. 도 25에 도시된 예에 있어서, 고정 물질(34)을 형성한 후에, 인서트(33)를 삽입하기에 앞서, 홈(14) 내부에 형성된 고정 물질(34)을 남겨두고, 제1 면(11) 위에 존재하는 고정 물질(34)을 미리 제거하는 것도 가능하다. 이 경우에, 인서트(33) 삽입 후 열처리를 통해 접합성 금속 물질과 인서트(33)의 고정을 강화할 수 있음은 물론이다. 세라믹 파우더를 이용하는 경우에도, 고정 물질(34)을 홈(14)에 먼저 삽입할 수 있음도 물론이며, 접합성 금속 물질 및/또는 고반사성 물질(35)의 증착 공정/고정 물질(34)의 형성 공정/인서트(33)의 삽입 공정의 순서가 적절히 바뀔 수 있음도 물론이다(예: 접합성 금속 물질 및/또는 고반사성 물질(35)의 증착 공정 -> 인서트(33)의 삽입 공정 -> 고정 물질(34)의 형성 공정).As shown in FIG. 25 , before inserting the insert 33 into the groove 14 , it is also possible to first form the fixing material 34 in the groove 14 . The advantage of this method is that the insert 33 can be inserted while covering the rough surface of the groove 14 formed by laser drilling or the like, thereby facilitating the insertion of the insert 33 . Then, the insert 33 is inserted, and through drying or heat treatment, the insert 33 may be fixed to the groove 14 together with the fixing material 34 . Even in this case, the fixing material 34 may be composed of the above-described materials, but by adding and applying a metal material having bonding properties thereto, the insert 33 is fixed before drying or heat treatment (or omitting heat treatment). and wire bonding may be facilitated. Direct deposition of the bonding metal material is also possible. In the example shown in FIG. 25 , after forming the fixing material 34 , before inserting the insert 33 , leaving the fixing material 34 formed inside the groove 14 , the first side 11 ), it is also possible to remove the fixing material 34 present thereon in advance. In this case, of course, it is possible to strengthen the bonding between the metal material and the insert 33 through heat treatment after inserting the insert 33 . Even when ceramic powder is used, the fixing material 34 may be inserted into the groove 14 first, and of course, the deposition process of the bonding metal material and/or the highly reflective material 35/formation of the fixing material 34 . It goes without saying that the order of the process/insertion process of the insert 33 may be appropriately changed (eg, the deposition process of the bonding metal material and/or the highly reflective material 35 -> the inserting process of the insert 33 -> the fixing material) (34) forming process).

접합성을 가지는 물질은 예를 들어, 300℃ 이하의 녹는점을 갖는 저융점 금속 Sn, In, Zn, Ga 이들 중 적어도 1종 이상 포함한 합금 또는 페이스트로 이루어질 수 있으며, 5㎛ 이하의 미세립자 형태를 갖는 powder 저융점 금속 및/또는 고융점 금속 및/또는 유기 바인더(binder) 등을 균일한 점성 혼합물로 제조한 다음 dispensing하고 열처리함으로써 형성될 수 있다.The material having the bondability may be made of an alloy or paste containing at least one of Sn, In, Zn, Ga, a low-melting-point metal having a melting point of 300° C. or less, or a paste, and has a form of fine particles of 5 μm or less. It can be formed by preparing a low-melting-point metal and/or a high-melting-point metal and/or an organic binder into a uniform viscous mixture, and then dispensing and heat treatment.

고정 물질(34) 및/또는 고반사성 물질(35)을 먼저 홈(14)에 삽입함으로써, 홈(14)의 크기를 드릴링과 별도로 조절할 수 있게 되어, ㎛-스케일 단위에서 이루어지는 인서트(33)의 삽입 공정에 있어서, 정밀성을 부여할 수 있는 이점도 가진다. 즉, 홈(14)의 크기를 드릴링과 별도로 스핀 코팅, 증착 등의 방법으로 정밀하게 조절할 수 있게 된다.By first inserting the fixing material 34 and/or the highly reflective material 35 into the groove 14, the size of the groove 14 can be adjusted separately from drilling, so that In the insertion process, it also has the advantage of being able to provide precision. That is, it is possible to precisely control the size of the groove 14 by a method such as spin coating, deposition, or the like, separately from drilling.

도 24로 다시 돌아와서, 홈(14)에 인서트(33)와 고정 물질(34)이 삽입되고 고정된 후에, 필요에 따라, 제1 면(11) 측에서 제1 기판(10)의 일부가 제거될 수 있다. 이러한 제거 공정을 통해, 제1 면(11) 위에 위치하는 고정 물질(34)이 제거되고, 인서트(33)와 홈(14)의 높이가 동일해질 수 있다. 이러한 제거는 연마(polishing)를 통해 이루어질 수 있다.24, after the insert 33 and the fixing material 34 are inserted and fixed in the groove 14, if necessary, a part of the first substrate 10 is removed from the first surface 11 side. can be Through this removal process, the fixing material 34 positioned on the first surface 11 may be removed, and the height of the insert 33 and the groove 14 may be the same. This removal may be accomplished through polishing.

필요에 따라, 인서트(33)에 반도체 소자와의 안정적인 전기적 및/또는 물리적 접촉을 위해 패드(16; 전기 통로로 기능하는 경우에 도전 패드)가 구비될 수 있다. 마찬가지로, 도 7에 도시된 바와 같이, 연마를 거쳐 제2 면(12) 측에도 패드(19; 전기 통로로 기능하는 경우에 도전 패드)가 구비될 수 있다. 앞선 여러 공정들에 있어서, 제1 면(11) 측에 도 7에 도시된 바와 같은 제2 기판(17)이 사용될 수 있음은 물론이다(제2 면(12) 측에 제2 기판(17)을 구비할 수 있음도 물론이다). 고정 물질(34)의 형성 없이, 패드(16) 및/또는 패드(19)가 인서트(33)를 홈(14)에 고정하는 것도 가능하다.If necessary, the insert 33 may be provided with a pad 16 (conductive pad when functioning as an electrical path) for stable electrical and/or physical contact with the semiconductor device. Similarly, as shown in FIG. 7 , a pad 19 (conductive pad in the case of functioning as an electrical path) may be provided on the second surface 12 side through polishing. Of course, in the above various processes, the second substrate 17 as shown in FIG. 7 may be used on the first side 11 side (the second substrate 17 on the second side 12 side) Of course, it is also possible to provide). It is also possible for the pad 16 and/or the pad 19 to secure the insert 33 to the groove 14 without the formation of the securing material 34 .

도 24 및 도 25에 제시된 지지 기판의 재질로서, 고출력 및 고온, 고압 환경에서 사용가능한 1500℃ 이상의 녹는점을 갖는 전기절연성 산화물(Oxide; Al2O3, ZnO), 전기절연성 질화물(Nitride; AlN, Si3N4, GaN, AlGaN), 전기절연성 탄화물(Carbide; SiC, AlSiC)의 단결정(single crystalline), 다결정(poly crystalline), 소결 공정을 거쳐 만들어진 복합체(sintered composite)가 특히 적합하며, 이는 지지되는 반도체 소자의 물질 구성, 열팽창 계수, 요구되는 전기적 및 방열적 사양 등에 의해 결정될 수 있다. 고출력 및 고온 고압 환경에서 사용가능한 1500℃ 이상의 녹는점을 갖는 전기절연성 기판을 이용함으로써, 인서트(33)가 전기 통로로 기능하는 경우에, 인서트(33) 간의 발생된 기생정전용량으로 인해 기판(예: 실리콘 기판)을 통한 전기 누설 등에 대한 염려없이 지지 기판을 제조하는 것이 가능해진다. 참고로, 실리콘이 1414℃, Al2O3가 2040℃, AlN가 2200℃, SiC가 2500℃, Si3N4가 1900℃ 정도의 녹는점을 가진다.As a material of the support substrate shown in FIGS. 24 and 25, an electrically insulating oxide (Oxide; Al 2 O 3 , ZnO), an electrically insulating nitride (Nitride; AlN) having a melting point of 1500 ° C or higher usable in high power and high temperature and high pressure environments , Si 3 N 4 , GaN, AlGaN), single crystal (single crystalline), poly crystalline (poly crystalline), and sintered composite of electrically insulating carbide (SiC, AlSiC) are particularly suitable, which It may be determined by a material composition of a supported semiconductor device, a coefficient of thermal expansion, and required electrical and heat dissipation specifications. By using an electrically insulating substrate having a melting point of 1500° C. or higher that can be used in a high-power and high-temperature and high-pressure environment, when the insert 33 functions as an electrical path, the substrate (eg, : It becomes possible to manufacture a support substrate without worrying about electric leakage or the like through a silicon substrate). For reference, silicon has a melting point of 1414 ℃, Al 2 O 3 2040 ℃, AlN 2200 ℃, SiC 2500 ℃, Si 3 N 4 has a melting point of about 1900 ℃.

한편, 막대 형상의 인서트(33)와 고정 물질(34)을 함께 혼합한 상태로 제1 기판(10)에 도포하여, 자석을 통해 인서트(33)를 홈(14)에 삽입함으로써, 인서트(33)가 제1 면(11) 및 홈(14)으로부터 이탈하는 것을 확실히 방지할 수 있게 된다. 예를 들어, 인서트(33)가 홈(14)에 삽입된 후, 스핀 코팅을 통해 고정 물질(34)을 도포하는 것에, 이 회전에 의해 인서트(33)가 제1 면(11) 또는 홈(14)으로부터 이탈할 수 있는데, 이를 방지할 수 있게 된다.On the other hand, by applying the rod-shaped insert 33 and the fixing material 34 to the first substrate 10 in a mixed state, and inserting the insert 33 into the groove 14 through a magnet, the insert 33 ) can be reliably prevented from being separated from the first surface 11 and the groove 14 . For example, after the insert 33 is inserted into the groove 14, in applying a fixing material 34 through spin coating, by this rotation, the insert 33 is moved to the first surface 11 or the groove ( 14), which can be prevented.

본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described.

(1) 반도체 발광소자를 제조하는 방법에 있어서, 제1 면 및 제1 면에 대향하는 제2 면을 가지며, 제1 면 측으로부터 제2 면 측으로 향하는 제1 홈 및 제2 홈을 가지고, 제1 홈 및 제2 홈 각각에 도전부가 형성되어 열팽창시 제1 홈 및 제2 홈이 각각의 도전부의 열팽창을 제한할 수 있는 제1 기판을 준비하는 단계; 제1 면 측에서 결합층을 통해 제1 기판에 제2 기판을 결합하는 단계; 그리고, 성장 기판, 성장 기판에 성장되는 복수의 반도체층으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층, 그리고 제1 반도체층과 제2 반도체층 각각에 전기적으로 연결되는 제1 전극 및 제2 전극을 가지는 반도체 발광소자 칩을 제2 면 측에서 제1 기판에 고정하는 단계;로서, 제1 전극 및 제2 전극 각각을 제1 홈의 도전부와 제2 홈의 도전부에 고정하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(1) A method of manufacturing a semiconductor light emitting device, having a first surface and a second surface opposite to the first surface, and having a first groove and a second groove directed from the first surface side to the second surface side; preparing a first substrate in which conductive portions are formed in each of the first and second grooves to limit thermal expansion of the conductive portions by the first and second grooves during thermal expansion; bonding the second substrate to the first substrate through the bonding layer on the first side side; A growth substrate, a plurality of semiconductor layers grown on the growth substrate, a first semiconductor layer having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, a first semiconductor layer and a second semiconductor layer A semiconductor light emitting having a plurality of semiconductor layers interposed therebetween and having an active layer generating light through recombination of electrons and holes, and first and second electrodes electrically connected to the first semiconductor layer and the second semiconductor layer, respectively A method comprising: fixing the device chip to the first substrate from the second surface side; fixing each of the first electrode and the second electrode to the conductive part of the first groove and the conductive part of the second groove; A method of manufacturing a semiconductor light emitting device.

제1 기판(10)은 세라믹 기판, Al2O3 결정 기판, AlN 결정 기판, HTCC, LTCC, Al2O3 혼합물 또는 세라믹, Al2O3-ZrO2 혼합물 또는 세라믹, AlN 혼합물 또는 세라믹 등으로 이루어질 수 있다.The first substrate 10 is a ceramic substrate, Al 2 O 3 crystal substrate, AlN crystal substrate, HTCC, LTCC, Al 2 O 3 mixture or ceramic, Al 2 O 3 -ZrO 2 mixture or ceramic, AlN mixture or ceramic, etc. can be done

도전부(15)를 홈(14)에 위치시킴으로써, 주로 금속 재질로 이루어지는 도전부(15)의 열팽창을 억제할 수 있다.By locating the conductive part 15 in the groove 14, thermal expansion of the conductive part 15 mainly made of a metal material can be suppressed.

제1 기판(10)의 두께는 10㎛이상 2000㎛인 것이 좋다. 너무 얇으면 지지 기판으로 역할하기가 쉽지 않기 때문이다. 바람직하게는 30㎛에서 500㎛의 두께를 가진다. 너무 두꺼우면 이후 연마 공정 등에서 불필요한 공정 시간을 초래한다.The thickness of the first substrate 10 is preferably 10 μm or more and 2000 μm. If it is too thin, it is not easy to serve as a support substrate. Preferably, it has a thickness of 30 μm to 500 μm. If it is too thick, unnecessary processing time is caused in a subsequent polishing process or the like.

예를 들어, 홈(14)은 30㎛ 폭을 가질 수 있으며, 그 길이는 전극(25,26)의 길이에 따라 달라질 수 있다. 하나의 전극(25)이 복수의 홈(14)에 대응할 수 있음은 물론이다. 홀(hole) 형태를 가지는 경우에, 한변의 길이가 200㎛ 이하인 것이 적절하다. 홈(14)은 30㎛이상 200㎛이하의 폭을 가지는 것이 바람직하다. 지나치게 작으면 방열 특성이 나빠지고, 지나치게 커지면, 제1 기판(10)이 깨질 수 있다. 기본적으로 홈(14)의 크기를 전극(25,26)의 형상에 따라 달라질 수 있다. 예를 들어, 홈(14)의 깊이가 연마된 후의 제1 기판(10)의 두께보다 10% 정도 크게 되도록 형성할 수 있다.For example, the groove 14 may have a width of 30 μm, and the length may vary depending on the length of the electrodes 25 and 26 . Of course, one electrode 25 may correspond to the plurality of grooves 14 . In the case of having a hole shape, it is appropriate that the length of one side is 200 μm or less. The groove 14 preferably has a width of 30 μm or more and 200 μm or less. If it is too small, the heat dissipation characteristic may deteriorate, and if it is too large, the first substrate 10 may be cracked. Basically, the size of the groove 14 may vary depending on the shape of the electrodes 25 and 26 . For example, the depth of the groove 14 may be formed to be about 10% greater than the thickness of the first substrate 10 after being polished.

도전 패드(16)를 포함하는 도전부(15)는 예를 들어, E-Beam, Sputter를 이용하여 씨앗층(seed layer)을 형성한 다음, 도금을 통해 형성할 수 있다. 도금 물질로는 Cu, Ni, Au, Ag, In, Sn 등을 예로 들 수 있다. Ag, Cu계 전도성 paste를 이용하는 것도 가능하다. 이외에도, Graphite, CNT, AlN, SiC가 포함된 전기전도성 paste를 이용할 수 있다. 도전 패드(16)는 Au, Ag, Pt, Pd, Cu, Ni, Cr, Sn, In, Zn, Ti, TiW 중의 어느 하나 또는 이들의 조합으로 형성할 수 있으며, 이들 물질을 이용하여 복수의 층으로 형성될 수 있고, 도전부(15)와 함께 또는 별도로 형성하는 것이 가능하다. 또한 도전 패드(16)를 Ag, Cu계 전도성 페이스트로 형성하는 것도 가능하다. 도전부(15) 및/또는 도전 패드(16)를 제1 기판(10)과 제2 기판(17)을 결합한 다음 형성할 수 있음은 물론이다. 한편, 도금을 통해 통해 1차적으로 도전부(15)의 일부를 형성한 다음, 남은 부분은 도전성 페이스트로 채우는 방법을 채택할 수 있다. 이는 도금 금속의 경우에 작은 전기저항을 가진다는 이점이 있지만, 도금 금속 자체가 열팽창을 하는 문제점이 있으므로, 도전성 페이스트과 함께 사용함으로써, 높은 전기전도도와 열팽창 억제를 함께 고려하기 위함이다.The conductive part 15 including the conductive pad 16 may be formed by, for example, forming a seed layer using an E-beam or sputter and then plating. Examples of the plating material include Cu, Ni, Au, Ag, In, Sn, and the like. It is also possible to use Ag, Cu-based conductive paste. In addition, an electrically conductive paste containing graphite, CNT, AlN, and SiC can be used. The conductive pad 16 may be formed of any one or a combination of Au, Ag, Pt, Pd, Cu, Ni, Cr, Sn, In, Zn, Ti, and TiW, or a plurality of layers using these materials. may be formed, and it is possible to form together with or separately from the conductive part 15 . It is also possible to form the conductive pad 16 with Ag or Cu-based conductive paste. It goes without saying that the conductive portion 15 and/or the conductive pad 16 may be formed after bonding the first substrate 10 and the second substrate 17 . Meanwhile, a method may be adopted in which a portion of the conductive portion 15 is primarily formed through plating, and then the remaining portion is filled with a conductive paste. This has the advantage of having a small electrical resistance in the case of the plated metal, but since the plated metal itself has a problem of thermal expansion, it is used together with a conductive paste to consider both high electrical conductivity and suppression of thermal expansion.

제2 기판(17)은 전기 절연성 물질로 형성할 수 있으며, 예를 들어, 유리, 사파이어, Al2O3 혼합물, Al2O3-ZrO2 혼합물, AlN 혼합물, 실리콘, 산화물 세라믹 등을 이용할 수 있다. 제2 기판(17)을 결합층(18)을 통해 제1 기판(10)에 결합할 수도 있지만, 제1 기판(10)에 제2 기판(17)을 증착 등의 방법으로 형성하는 방법도 있다. 이렇게 형성된 제2 기판(17)은 에칭을 통해 제거될 수 있다. 제2 기판(17)을 제1 기판(10)과 동일한 물질로 형성함으로써, 양자간 열팽창 계수를 맞출 수 있다. 예를 들어, 제1 기판(10)과 제2 기판(17) 모두를 사파이어로 형성할 수 있다.The second substrate 17 may be formed of an electrically insulating material, for example, glass, sapphire, Al 2 O 3 mixture, Al 2 O 3 -ZrO 2 mixture, AlN mixture, silicon, oxide ceramic, etc. may be used. there is. The second substrate 17 may be bonded to the first substrate 10 through the bonding layer 18 , but there is also a method of forming the second substrate 17 on the first substrate 10 by vapor deposition or the like. . The second substrate 17 thus formed may be removed through etching. By forming the second substrate 17 of the same material as that of the first substrate 10 , the coefficient of thermal expansion between them can be matched. For example, both the first substrate 10 and the second substrate 17 may be formed of sapphire.

바람직하게는, 반도체 발광소자 칩(20)은 동일한 간격을 두고 고정된다.Preferably, the semiconductor light emitting device chips 20 are fixed at equal intervals.

제1 전극(25)과 제2 전극(26) 사이에는 절연체가 구비될 수 있으며, thermo-set 또는 thermo-plastic 레진을 포함하고, phenol resin, epoxy resin, BT resin, PPA, Silicon resin 등으로 이루어질 수 있다.An insulator may be provided between the first electrode 25 and the second electrode 26, and may include a thermo-set or thermo-plastic resin, and may be made of phenol resin, epoxy resin, BT resin, PPA, silicon resin, or the like. can

(2) 고정하는 단계에 앞서, 제1 기판이 제2 기판에 고정된 상태에서 제1 기판의 두께를 감소시키는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(2) prior to the fixing step, reducing the thickness of the first substrate in a state in which the first substrate is fixed to the second substrate;

(3) 감소된 제1 기판의 두께는 30㎛이상 500㎛이하인 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. 너무 얇으며 지지 기능을 하기 쉽지 않고, 너무 두꺼우면 절단 공정 등에서 어려움을 야기하고, 또한 도 15에서와 같이 패키지에 수용하기가 어려워질 수 있다.(3) A method of manufacturing a semiconductor light emitting device, characterized in that the reduced thickness of the first substrate is 30 μm or more and 500 μm or less. If it is too thin and is not easy to perform a supporting function, if it is too thick, it may cause difficulties in a cutting process and the like, and it may be difficult to accommodate it in a package as shown in FIG. 15 .

(4) 고정하는 단계에 앞서, 제2 면 측에서 도전부에 도전 패드를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법. (4) prior to the fixing step, forming a conductive pad on the conductive portion on the second surface side; the method of manufacturing a semiconductor light emitting device further comprising a.

도전 패드(19)는 도금 또는 증착을 통해서 형성될 수 있다. 도전 패드(19)는 Au, Ag, Pt, Pd, Cu, Ni, Cr, Sn, In, Zn, Ti, TiW 중의 어느 하나 또는 이들의 조합으로 형성할 수 있으며, 이들 물질을 이용하여 복수의 층으로 형성될 수 있다. 또한 도전 패드(16)를 Ag, Cu계 전도성 페이스트로 형성하는 것도 가능하다. 도전 패드(19) 사이의 제1 기판(10)에는 반사층 또는 절연층(12a)을 구비할 수 있다. 반사층(12a)으로 기능하는 경우에, 반사율이 높은 Ag, Al, Rh, Cr, Ti, TiW, Au, DBR, OBR 으로 형성할 수 있다. 절연층(12a)으로 기능하는 경우에, SiO2, TiO2, ZrO2, Al2O3, DBR, SOG(Spin On Gel), Epoxy, resin 등으로 형성할 수 있다. 반사층 또는 절연층(12a)이 양쪽의 위치하는 도전 패드(19)에 대한 절연층으로 기능하는 경우에, 도전 패드(19)의 높이보다 절연층(12a)의 높이가 더 높은 것이 바람직하다.The conductive pad 19 may be formed through plating or deposition. The conductive pad 19 may be formed of any one or a combination of Au, Ag, Pt, Pd, Cu, Ni, Cr, Sn, In, Zn, Ti, and TiW, or a plurality of layers using these materials. can be formed with It is also possible to form the conductive pad 16 with Ag or Cu-based conductive paste. A reflective layer or an insulating layer 12a may be provided on the first substrate 10 between the conductive pads 19 . When functioning as the reflective layer 12a, it may be formed of Ag, Al, Rh, Cr, Ti, TiW, Au, DBR, or OBR having high reflectivity. In the case of functioning as the insulating layer 12a, it may be formed of SiO 2 , TiO 2 , ZrO 2 , Al 2 O 3 , DBR, SOG (Spin On Gel), epoxy, resin, or the like. In the case where the reflective layer or the insulating layer 12a functions as an insulating layer for the conductive pads 19 located on both sides, it is preferable that the height of the insulating layer 12a is higher than the height of the conductive pad 19 .

(5) 제2 면 측에서, 반도체 발광소자 칩을 덮도록 봉지제를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(5) forming an encapsulant so as to cover the semiconductor light emitting device chip from the second surface side;

봉지제는 형광체 및/또는 광산란제를 포함할 수 있으며, 단층 또는 다층으로 구성될 수 있고, 각각의 층은 투명하거나, 종류를 달리하는 형광체 등을 함유할 수 있다.The encapsulant may include a phosphor and/or a light scattering agent, and may be composed of a single layer or multiple layers, and each layer may be transparent or contain different types of phosphors.

(6) 봉지제를 형성하는 단계는 봉지제의 측면을 노출하는 과정을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(6) The step of forming the encapsulant is a method of manufacturing a semiconductor light emitting device, characterized in that it includes the process of exposing the side of the encapsulant.

예를 들어, 레이저, 다이싱, 커팅 공정 등을 통하여 봉지제(27)를 일부 제거할 수 있다.For example, the encapsulant 27 may be partially removed through a laser, dicing, cutting process, or the like.

(7) 제2 기판을 제1 기판으로부터 분리하는 단계;를 더 포함하는 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(7) separating the second substrate from the first substrate; Method of manufacturing a semiconductor light emitting device, characterized in that it further comprises.

폴리싱, 습식에칭 등을 이용하여 제2 기판(17)을 제거하는 것도 가능하며, 결합층(18) 또는 제2 기판(17)이 빛에 반응하는 물질로 이루어진 경우에, 광학적인 방법(빛)으로 제거하는 것도 가능하다.It is also possible to remove the second substrate 17 using polishing, wet etching, etc., and when the bonding layer 18 or the second substrate 17 is made of a material that responds to light, an optical method (light) It is also possible to remove

(8) 분리하는 단계는 결합층을 제거하는 과정을 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(8) The method of manufacturing a semiconductor light emitting device, characterized in that the step of separating includes the step of removing the bonding layer.

결합층(18)으로 테이프를 이용할 수 있다. 또한, 금속, 산화물, 질화물 등을 증착한 다음, 이를 에칭을 통해 제거하는 방식으로 결합층(18)을 구성할 수 있다. 결합층(18)을 열 박리, 열-화학 분해, 광-화학 분해, 광-열-화합 분해가능한 물지로 형성하는 것도 가능하다.A tape may be used as the bonding layer 18 . In addition, the bonding layer 18 may be formed by depositing a metal, oxide, nitride, etc. and then removing it through etching. It is also possible to form the bonding layer 18 of a material capable of thermal peeling, thermal-chemical decomposition, photo-chemical decomposition, and photo-thermal-chemical decomposition.

(9) 반도체 발광소자 칩을 포함하도록 제1 기판을 절단하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(9) cutting the first substrate to include the semiconductor light emitting device chip; Method of manufacturing a semiconductor light emitting device comprising the further comprising.

봉지제(27) 내에 반드시 하나의 반도체 발광소자 칩(20)이 놓일 필요는 없으며, 복수의 반도체 발광소자 칩(20)이 봉지제(27) 내에 구비될 수 있다. 복수의 반도체 발광소자 칩(20)이 반드시 동일한 색을 발광해야 하는 것은 아니며, 청색, 녹색, 자외선 등 다양한 색을 발광할 수 있다. 또한 ESD 보호소자를 함께 구비하는 것도 가능하다.One semiconductor light emitting device chip 20 is not necessarily placed in the encapsulant 27 , and a plurality of semiconductor light emitting device chips 20 may be provided in the encapsulant 27 . The plurality of semiconductor light emitting device chips 20 do not necessarily emit the same color and may emit various colors such as blue, green, and ultraviolet rays. It is also possible to provide an ESD protection device together.

절단에는 Laser Ablation, Dicing Saw 등이 이용될 수 있다.For cutting, laser ablation, dicing saw, etc. may be used.

(10) 절단하는 단계에 앞서, 제1 기판 내부에 크랙을 발생시키는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(10) Prior to the step of cutting, generating a crack in the inside of the first substrate; Method of manufacturing a semiconductor light emitting device comprising a further comprising.

소위 Stealth Laser를 이용하여 크랙을 형성할 수 있다.Cracks can be formed using so-called Stealth Lasers.

(11) 도전부의 제1 면 측 및 도전부의 제2 면 측 중 적어도 하나에 도전 패드가 형성되어 있는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(11) A method of manufacturing a semiconductor light emitting device, characterized in that a conductive pad is formed on at least one of the first surface side of the conductive portion and the second surface side of the conductive portion.

(12) 제1 전극 또는 제2 전극에 복수의 도전부가 고정되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(12) A method of manufacturing a semiconductor light emitting device, characterized in that a plurality of conductive portions are fixed to the first electrode or the second electrode.

(13) 제2 면 측에서, 반도체 발광소자 칩을 덮도록 봉지제를 형성하는 단계; 그리고, 반도체 발광소자 칩을 포함하도록 제1 기판을 절단하는 단계;를 더 포함하며, 절단 후 제1 기판의 제2 면의 일부가 봉지제 없이 노출되어 있는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(13) forming an encapsulant so as to cover the semiconductor light emitting device chip on the second surface side; And, cutting the first substrate to include the semiconductor light emitting device chip; manufacturing a semiconductor light emitting device, characterized in that after cutting, a portion of the second surface of the first substrate is exposed without an encapsulant Way.

노출될 영역의 길이는 100㎛를 넘지 않는 것이 적절하다. 지나치게 넓으면 재료의 손실이 많아지고, Stealth Laser를 이용하는 경우에, 칩 간 거리가 30㎛ 정도면 공정이 가능하다.It is appropriate that the length of the region to be exposed does not exceed 100 μm. If it is too wide, material loss increases, and in the case of using a Stealth Laser, the process is possible when the distance between chips is about 30㎛.

(14) 제1 기판을 준비하는 단계에서, 도전부의 제1 면 측 및 도전부의 제2 면 측 중 적어도 하나에 도전 패드가 형성되는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(14) A method of manufacturing a semiconductor light emitting device, characterized in that in the step of preparing the first substrate, a conductive pad is formed on at least one of the first surface side of the conductive part and the second surface side of the conductive part.

(15) 제2 면 측에서, 반도체 발광소자 칩을 덮도록 봉지제를 형성하는 단계;를 더 포함하며, 봉지제를 형성하는 단계에 앞서, 제2 면 측에서 제1 기판에 반도체 발광소자 칩 옆에 댐을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자를 제조하는 방법.(15) on the second surface side, forming an encapsulant to cover the semiconductor light emitting element chip; further comprising, prior to the step of forming the encapsulant, the semiconductor light emitting element chip on the first substrate from the second surface side Forming a dam next to; Method of manufacturing a semiconductor light emitting device, characterized in that it further comprises.

댐(30)은 PR 및 Dry film을 활용할 수 있다. 반사막으로 기능하도록 할 수 있으며, EMC, White Silicone, TiO2가 포함된 Silicone 등을 활용할 수 있다.Dam 30 can utilize PR and dry film. It can function as a reflective film, and EMC, White Silicone, Silicone containing TiO 2 , etc. can be used.

(16) 반도체 소자용 지지 기판을 제조하는 방법에 있어서, 제1 면 및 제2 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계; 제1 면으로부터 제2 면 측을 향하는 홈을 형성하는 단계; 홈에 인서트를 삽입 및 고정시켜 제1 기판을 관통하는 통로를 형성하는 단계;로서, 통로는 방열 통로 및 전기 통로 중 적어도 하나로 기능하는, 통로를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(16) A method of manufacturing a support substrate for a semiconductor device, comprising: preparing a first substrate having a first surface and a second surface opposite to the second surface; forming a groove from the first surface toward the second surface; A semiconductor device comprising: inserting and fixing an insert into the groove to form a passage passing through the first substrate; wherein the passage functions as at least one of a heat dissipation passage and an electrical passage. A method for manufacturing a support substrate for

(17) 인서트는 고정 물질에 의해 홈에 고정되는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(17) A method for manufacturing a support substrate for a semiconductor device, characterized in that the insert is fixed in the groove by a fixing material.

(18) 인서트의 삽입에 앞서, 제1 면 측에서 고정 물질을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(18) prior to insertion of the insert, forming a fixing material on the first surface side;

(19) 고정 물질은 접합성을 가지는 금속을 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(19) A method of manufacturing a supporting substrate for a semiconductor device, wherein the fixing material includes a metal having bonding properties.

(20) 인서트의 삽입에 앞서, 홈에 고반사성 물질을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(20) Prior to inserting the insert, forming a highly reflective material in the groove; Method of manufacturing a support substrate for a semiconductor device comprising a.

(21) 인서트는 고체상 와이어로부터 컷트된 막대 형상을 가지는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법. 여기서, 인서트는 비록 ㎛-스케일의 크기를 가지지만, 홈은 폭보다 깊이가 긴 형상을 가지므로, 전체적으로 막대(rod) 형상이 할 수 있다.(21) A method for manufacturing a support substrate for a semiconductor device, characterized in that the insert has a rod shape cut from a solid wire. Here, although the insert has a ㎛-scale size, since the groove has a shape having a depth longer than a width, it may have a rod shape as a whole.

(22) 인서트는 액체상의 연속적으로 이어진 와이어 형태로 홈에 삽입되는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(22) A method of manufacturing a support substrate for a semiconductor device, characterized in that the insert is inserted into the groove in the form of a continuous wire in liquid phase.

(23) 인서트는 홈에 파우더를 삽입한 후, 열처리를 통해 형성되는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(23) A method of manufacturing a support substrate for a semiconductor device, characterized in that the insert is formed through heat treatment after inserting the powder into the groove.

(24) 인서트 삽입 후, 제1 면 및 제2 면 중의 적어도 하나가 연마되는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(24) A method of manufacturing a support substrate for a semiconductor device, characterized in that after insert insertion, at least one of the first surface and the second surface is polished.

(25) 인서트의 삽입 및 고정 후, 제2 면이 연마되는 것을 특징으로 하는 반도체 소자용 지지 기핀을 제조하는 방법.(25) A method of manufacturing a support gipin for a semiconductor device, characterized in that after the insert is inserted and fixed, the second surface is polished.

(26) 인서트의 삽입에 앞서, 인서트가 고정 물질과 함께 제1 면 위에 놓여지는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법(26) A method of manufacturing a support substrate for a semiconductor device, characterized in that prior to insertion of the insert, the insert is placed on the first side together with the fixing material.

(27) 제1 기판은 전기절연성 물질로 이루어지는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.(27) A method of manufacturing a support substrate for a semiconductor device, characterized in that the first substrate is made of an electrically insulating material.

(28) 전술한 실시예들의 조합.(28) Combination of the foregoing embodiments.

본 개시에 따른 하나의 반도체 소자용 지지 기판에 의하면, 반도체 소자 칩의 크랙 또는 깨짐을 방지할 수 있게 된다.According to one supporting substrate for a semiconductor device according to the present disclosure, it is possible to prevent cracks or cracks in the semiconductor device chip.

본 개시에 따른 하나의 반도체 장치에 의하면, 반도체 소자 칩의 크랙 또는 깨짐을 방지할 수 있게 된다.According to one semiconductor device according to the present disclosure, it is possible to prevent a crack or breakage of the semiconductor element chip.

본 개시에 따른 하나의 반도체 장치를 제조하는 방법에 의하면, 반도체 소자 칩의 크랙 또는 깨짐을 방지할 수 있게 된다.According to the method of manufacturing one semiconductor device according to the present disclosure, it is possible to prevent cracks or cracks in the semiconductor device chip.

본 개시에 따른 하나의 반도체 소자용 지지 기판에 의하면, 지지 기판에 도금을 통해 전기 통로 또는 방열 통로를 형성할 때의 문제점을 개선할 수 있게 된다.According to one supporting substrate for a semiconductor device according to the present disclosure, it is possible to improve the problem of forming an electrical path or a heat dissipation path through plating on the supporting substrate.

본 개시에 따른 하나의 반도체 소자용 지지 기판에 의하면, 반도체 소자와의 열팽창 계수, 격자 상수 등을 적절히 일치시키는 한편, 지지 기판에 도금을 통해 전기 통로 또는 방열 통로를 형성할 때의 문제점을 개선할 수 있게 된다. According to one support substrate for a semiconductor device according to the present disclosure, the thermal expansion coefficient, lattice constant, etc. with the semiconductor device are properly matched, while the problem of forming an electrical path or a heat dissipation path through plating on the supporting substrate can be improved. be able to

제1 기판(10), 홈(14), 도전부(15), 도전 패드(16), 반도체 발광소자 칩(20)The first substrate 10 , the groove 14 , the conductive portion 15 , the conductive pad 16 , the semiconductor light emitting device chip 20 .

Claims (12)

반도체 소자용 지지 기판을 제조하는 방법에 있어서,
제1 면 및 제2 면에 대향하는 제2 면을 가지는 제1 기판을 준비하는 단계;
제1 면으로부터 제2 면 측을 향하는 홈을 형성하는 단계;
홈에 인서트를 삽입 및 고정시켜 제1 기판을 관통하는 통로를 형성하는 단계;로서, 통로는 방열 통로 및 전기 통로 중 적어도 하나로 기능하는, 통로를 형성하는 단계; 그리고,
제1 기판의 두께를 감소시키는 단계;를 포함하고,
통로를 형성하는 단계에서, 인서트는 유기물계 저 유전 물질로 된 고정 물질을 통해 홈에 고정되며,
제1 기판은 1500℃ 이상의 녹는점을 갖는, 전기절연성 산화물, 전기절연성 질화물, 전기절연성 탄화물의 단결정, 전기절연성 탄화물의 다결정, 및 소결 공정을 거쳐 만들어진 복합체 중의 하나로 이루어지는 것을 특징으로 하는 반도체 소자용 지지 기판을 제조하는 방법.A method for manufacturing a support substrate for a semiconductor device, comprising:
preparing a first substrate having a first surface and a second surface opposite to the second surface;
forming a groove from the first surface toward the second surface;
forming a passage through the first substrate by inserting and fixing the insert in the groove; wherein the passage functions as at least one of a heat dissipation passage and an electrical passage; And,
reducing the thickness of the first substrate;
In the step of forming the passage, the insert is fixed in the groove through a fixing material made of an organic low dielectric material,
The first substrate is one of an electrically insulating oxide, an electrically insulating nitride, a single crystal of an electrically insulating carbide, a polycrystal of an electrically insulating carbide, and a composite made through a sintering process having a melting point of 1500° C. or higher Support for a semiconductor device, characterized in that A method of manufacturing a substrate. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020180062279A 2016-05-02 2018-05-31 Method of manufacturing supporting substrate for semiconductor light emittin device KR102387087B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180062279A KR102387087B1 (en) 2016-05-02 2018-05-31 Method of manufacturing supporting substrate for semiconductor light emittin device
KR1020220044923A KR102538039B1 (en) 2018-05-31 2022-04-12 Method of manufacturing supporting substrate for semiconductor light emittin device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160054162A KR20170124361A (en) 2016-05-02 2016-05-02 Method of manufacturing supporting substrate for semiconductor light emittin device
KR1020180062279A KR102387087B1 (en) 2016-05-02 2018-05-31 Method of manufacturing supporting substrate for semiconductor light emittin device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160054162A Division KR20170124361A (en) 2016-05-02 2016-05-02 Method of manufacturing supporting substrate for semiconductor light emittin device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220044923A Division KR102538039B1 (en) 2018-05-31 2022-04-12 Method of manufacturing supporting substrate for semiconductor light emittin device

Publications (2)

Publication Number Publication Date
KR20180063014A KR20180063014A (en) 2018-06-11
KR102387087B1 true KR102387087B1 (en) 2022-04-26

Family

ID=81391245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180062279A KR102387087B1 (en) 2016-05-02 2018-05-31 Method of manufacturing supporting substrate for semiconductor light emittin device

Country Status (1)

Country Link
KR (1) KR102387087B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102373099B1 (en) * 2020-03-06 2022-03-14 웨이브로드 주식회사 Light emitting device and method of manufacturing the same
KR102457271B1 (en) * 2021-03-03 2022-10-21 웨이브로드 주식회사 Method of manufacturing a supporting substrate for light emitting device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123606A (en) * 2008-11-17 2010-06-03 Seiko Instruments Inc Substrate with through electrode, and methods of manufacturing light-emitting device and substrate with through electrode
JP4936078B2 (en) * 2005-04-08 2012-05-23 マイクロン テクノロジー， インク． Semiconductor component manufacturing method and system by through wire interconnection

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032961B1 (en) * 2009-07-28 2011-05-09 주식회사 세미라인 Manufacture method of LED heat dissipation board and its structure
KR101353299B1 (en) * 2012-03-14 2014-01-22 주식회사티티엘 LED Package Structure with high efficiency and high heat radiation structure, and Manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936078B2 (en) * 2005-04-08 2012-05-23 マイクロン テクノロジー， インク． Semiconductor component manufacturing method and system by through wire interconnection
JP2010123606A (en) * 2008-11-17 2010-06-03 Seiko Instruments Inc Substrate with through electrode, and methods of manufacturing light-emitting device and substrate with through electrode

Also Published As

Publication number Publication date
KR20180063014A (en) 2018-06-11

Similar Documents

Publication Publication Date Title
JP5414579B2 (en) Semiconductor light emitting device
EP2325906B1 (en) Semiconductor light-emitting device and method for manufacturing same
JP5603813B2 (en) Semiconductor light emitting device and light emitting device
US10651337B2 (en) Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
JP2005108863A (en) Vertical gallium nitride light emitting diode and its manufacturing method
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
US20110220925A1 (en) Light emitting diode wafer-level package with self-aligning features
US20080142809A1 (en) Light emitting device having vertical structure and method for manufacturing the same
KR20130097815A (en) Semiconductor light emitting device
KR101426433B1 (en) Manufacturing method of semiconductor light emitting device
JP2017055093A (en) Semiconductor light emitting device
KR102387087B1 (en) Method of manufacturing supporting substrate for semiconductor light emittin device
KR100887758B1 (en) Flip-chip type vertical light emitting device and method of fabricating the device
KR101764129B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR102538039B1 (en) Method of manufacturing supporting substrate for semiconductor light emittin device
US11552213B2 (en) Template for growing group III-nitride semiconductor layer, group III-nitride semiconductor light emitting device, and manufacturing method therefor
KR102405836B1 (en) Template for growing iii-nitride semiconductor layer, iii-nitride semiconductor light emitting device and method for manufacturing the sames
KR20210000133A (en) Method of manufacturing supporting substrate for semiconductor optical device
KR102387082B1 (en) Supporting substrate for semiconductor device, semiconductor apparatus with the same and method of manufacturing the same
KR20170124361A (en) Method of manufacturing supporting substrate for semiconductor light emittin device
KR20170052546A (en) Semiconductor light emitting device and method of manufacturing the same
KR20180030490A (en) Method of manufacturing supporting substrate for semiconductor device
KR101114126B1 (en) Light emitting apparatus and fabrication method thereof
KR20160047306A (en) Semiconductor light emitting device and method of manufacturing the same
KR20170124766A (en) Method of manufacturing supporting substrate for semiconductor device

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right