KR102387009B1 - 데이터 스트림 처리 방법 및 네트워크 요소 디바이스 - Google Patents
데이터 스트림 처리 방법 및 네트워크 요소 디바이스 Download PDFInfo
- Publication number
- KR102387009B1 KR102387009B1 KR1020207024939A KR20207024939A KR102387009B1 KR 102387009 B1 KR102387009 B1 KR 102387009B1 KR 1020207024939 A KR1020207024939 A KR 1020207024939A KR 20207024939 A KR20207024939 A KR 20207024939A KR 102387009 B1 KR102387009 B1 KR 102387009B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- unit
- data stream
- network element
- units
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
- H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/38—Flow control; Congestion control by adapting coding or compression rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
- H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
- H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/34—Flow control; Congestion control ensuring sequence integrity, e.g. using sequence numbers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본원은 데이터 스트림 처리 방법 및 네트워크 요소 디바이스를 제공한다. 방법은, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득― 제1 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일하고, 제2 데이터 스트림은 조정된 제1 데이터 스트림임 ―하는 단계를 포함한다. 제1 네트워크 요소 디바이스는, 레이트의 조정시에, 제1 데이터 스트림에서 제1 데이터 패딩 유닛을 추가 또는 삭제하지 않는다. 이렇게 해서, 출력될 조정된 제1 데이터 스트림의 무질서가 회피될 수 있다.
Description
본원은, 그 전부가 본 명세서에 참조로 포함되는, "DATA STREAM PROCESSING METHOD AND NETWORK ELEMENT DEVICE"라는 명칭으로 2018년 2월 7일자로 중국 특허청에 출원된 중국 특허 출원 제201810122800.9호에 대한 우선권을 주장한다.
본원은 통신 기술 분야에 관한 것으로, 더 구체적으로는, 데이터 스트림 처리 방법 및 네트워크 요소 디바이스에 관한 것이다.
인터페이스 기술로서 플렉서블 이더넷(Flex Ethernet, FlexE)을 사용하는 것이 당 업계에 잘 알려져 있으며, FlexE 인터페이스 기술에 기초하여 확장되는 FlexE 클라이언트 디바이스 교환 기술도 점차 당 업계에서 채택되고 있다. 그러나, 현재의 기술적인 해법에 있어서는, 네트워크 내의 중간 노드가 레이트 매칭(rate matching)을 수행하여 서로 다른 노드들의 레이트 요건을 충족시키고 있다. 구체적으로, 네트워크 내의 중간 노드는 클라이언트 디바이스로부터의 데이터 스트림에서 아이들 코드 블록(idle code block)을 추가 또는 삭제하여 레이트 매칭을 구현할 수 있다.
따라서, 데이터 스트림에서 코드 블록들의 무질서를 어떻게 회피해야 할지가 시급하게 해결되어야 할 과제이다.
본원은 네트워크에 입력되는 데이터 스트림의 데이터 유닛 및 네트워크에 의해 출력되는 데이터 유닛이 무질서해지는 것을 회피하기 위해 데이터 스트림 처리 방법 및 네트워크 요소 디바이스를 제공한다.
제1 양태에 따르면, 본원의 실시형태는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득― 제1 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일하고, 제2 데이터 스트림은 조정된 제1 데이터 스트림임 ―하는 단계를 포함하는 데이터 스트림 처리 방법을 제공한다. 전술한 기술적인 해법에 따르면, 제1 네트워크 요소 디바이스는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정함으로써 레이트 매칭을 구현할 수 있다. 즉, 제1 네트워크 요소 디바이스는, 레이트의 조정시에, 제1 데이터 스트림에서 제1 데이터 패딩 유닛을 추가 또는 삭제하지 않는다. 이렇게 해서, 출력될 조정된 제1 데이터 스트림의 무질서가 회피될 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계 이전에, 방법은, 제1 네트워크 요소 디바이스에 의해, 제3 데이터 스트림을 취득― 제3 데이터 스트림은 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 포함하고, 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계를 더 포함하고; 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제3 데이터 스트림에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 제1 데이터 스트림을 취득하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 제2 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구(ingress) 노드 및 출구(egress) 노드를 재구성하는 것만으로 회피될 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제2 데이터 패딩 유닛을 제1 데이터 스트림에 추가― 제2 데이터 스트림은 N 개의 연속 유닛을 포함하고, N 개의 연속 유닛 중 K 개의 연속 유닛은 제2 데이터 패딩 유닛이고, N 개의 연속 유닛 중 K 개의 연속 유닛 이외의 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, K는 1보다 크거나 같은 양의 정수이고, N은 K보다 큰 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 추가 또는 삭제될 수 있는 제2 데이터 패딩 유닛들은, 추가 또는 삭제될 수 있는 제2 데이터 패팅 유닛들의 위치들을 네트워크 내의 노드들이 결정할 수 있도록, 연속적이다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 데이터 스트림은 제2 데이터 패딩 유닛을 더 포함하고, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 레이트 및 제2 레이트에 기초하여 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 제1 레이트는 제1 네트워크 요소 디바이스에 의해 수신되는 제1 데이터 스트림의 레이트이고, 제2 레이트는 제1 네트워크 요소 디바이스가 제2 데이터 스트림을 송신하는 레이트임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 제1 네트워크 요소 디바이스는 레이트 요건에 기초하여 제2 데이터 패딩 유닛을 추가 또는 삭제함으로써 레이트 매칭을 수행할 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 제1 유닛 세트는 N 개의 연속 유닛을 포함하고, 제1 유닛 세트에 포함되는 N 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K1 개의 제1 유닛을 포함하고, 제1 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, N은 2보다 크거나 같은 양의 정수이고, M1 및 K1은 1보다 크거나 같은 양의 정수이고, M1과 K1의 합은 N이고; 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 제2 유닛 세트는 N 개의 연속 유닛을 포함하고, 제2 유닛 세트에 포함되는 N 개의 연속 유닛은 M2 개의 제2 데이터 패딩 유닛 및 K2 개의 제1 유닛을 포함하고, M2는 0보다 크거나 같은 양의 정수이고, K2는 1보다 크거나 같은 양의 정수이고, M2와 K2의 합은 N이고; K1 개의 제1 유닛은 K2 개의 제1 유닛의 서브세트이거나, 또는 K2 개의 제1 유닛은 K1 개의 제1 유닛의 서브세트이거나, 또는 K2 개의 제1 데이터 유닛은 K1 개의 제1 유닛과 동일하다. 전술한 기술적인 해법에 있어서, 제1 데이터 스트림에서 데이터 유닛 세트의 수량은 조정 전후에 변경되지 않는다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 제1 유닛 세트는 N1 개의 연속 유닛을 포함하고, N1 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함하고, 제1 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, N1은 2보다 크거나 같은 양의 정수이고, M1 및 K는 1보다 크거나 같은 양의 정수이고, M1과 K의 합은 N1이고; 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 제2 유닛 세트는 N2 개의 연속 유닛을 포함하고, N2 개의 연속 유닛은 M2 개의 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함하고, M2는 0보다 크거나 같은 양의 정수이고, M2와 K의 합은 N2이다. 전술한 기술적인 해법에 있어서, 제1 데이터 스트림에서 각각의 데이터 유닛 세트에서의 제1 데이터 유닛의 수량 및 제1 패딩 유닛의 수량은 조정 전후에 변경되지 않는다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득하는 단계; 및 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱― S는 2보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 복수의 데이터 스트림을 하나의 데이터 스트림으로서 멀티플렉싱할 수 있으므로, 전송 효율이 향상될 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링(polling)을 통해 취득― 제2 유닛은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 취득된 제2 유닛들을 제1 데이터 스트림으로서 결합하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 S 개의 입력 데이터 스트림을 폴링을 통해 제1 데이터 스트림으로서 멀티플렉싱할 수 있으므로, 제1 네트워크 요소 디바이스가 멀티플렉싱 동작을 구현할 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, S 개의 제1 입력 데이터 스트림의 각각의 입력 데이터 스트림은 T 개의 데이터 유닛 세트를 포함하고, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 P 개의 데이터 유닛 세트의 모든 제2 유닛을 취득― P는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 각각의 폴링마다 입력 데이터 스트림에서 제2 유닛을 모두 취득할 수 있으므로, 제1 네트워크 요소 디바이스가 멀티플렉싱 동작을 구현할 수 있고, 각각의 입력 데이터 스트림에서 제2 유닛을 공정하게 취득할 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 Q 개의 제2 유닛을 취득― Q는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 각각의 폴링마다 입력 데이터 스트림에서 Q 개의 제2 유닛을 취득할 수 있으므로, 제1 네트워크 요소 디바이스가 멀티플렉싱 동작을 구현할 수 있고, 각각의 입력 데이터 스트림에서 제2 유닛을 공정하게 취득할 수 있다.
선택적으로, 제1 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제2 입력 데이터 스트림을 취득― S 개의 제2 입력 데이터 스트림 각각은 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 포함하고, 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, S 개의 제2 입력 데이터 스트림 각각에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 입력 데이터 스트림을 취득하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 제2 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
제2 양태에 따르면, 본원의 실시형태는 데이터 스트림 처리 방법을 제공한다. 방법은, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득― 제1 데이터 스트림은 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛을 포함함 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정― 제2 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함하고, 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일함 ―하는 단계를 포함한다. 기술적인 해법에 따르면, 네트워크에 입력되는 데이터 스트림의 데이터 유닛 및 네트워크에 의해 출력되는 데이터 유닛이 무질서해지는 것을 회피할 수 있다.
선택적으로, 제2 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제1 데이터 패딩 유닛 및 제1 데이터 유닛을 취득하고, 제2 데이터 스트림을 결정하는 단계를 포함한다.
선택적으로, 제2 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 취득하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 제2 데이터 스트림을 취득― 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 제2 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
선택적으로, 제2 양태의 가능한 구현예에 있어서, 방법은, 제1 네트워크 요소 디바이스에 의해, 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱하고, S 개의 제1 출력 데이터 스트림을 출력하는 단계를 더 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 복수의 데이터 스트림을 하나의 데이터 스트림으로서 멀티플렉싱할 수 있으므로, 네트워크의 전송 효율 및 네트워크 내의 중간 노드의 처리 효율이 향상될 수 있다.
선택적으로, 제2 양태의 가능한 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 취득하고, 제2 데이터 스트림을 결정하는 단계를 포함하고; 방법은, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 S 개의 제2 출력 데이터 스트림으로서 디멀티플렉싱하는 단계; 제1 네트워크 요소 디바이스에 의해, S 개의 제2 출력 데이터 스트림의 각각의 출력 데이터 스트림에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 출력 데이터 스트림을 취득― 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, S 개의 제1 출력 데이터 스트림을 출력하는 단계를 더 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 제2 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
제3 양태에 따르면, 본원의 실시형태는 데이터 스트림 멀티플렉싱 방법을 제공한다. 방법은, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득― S 개의 제1 입력 데이터 스트림 중 적어도 하나는 제1 데이터 유닛 및 아이들 데이터 유닛을 포함함 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림 각각에서 제1 데이터 유닛을 제1 데이터 스트림으로서 멀티플렉싱― S는 2보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱할 경우, 제1 네트워크 요소 디바이스는 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들만을 제1 데이터 스트림으로서 멀티플렉싱한다.
선택적으로, 제3 양태의 가능한 제1 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림 각각에서 제1 데이터 유닛을 제1 데이터 스트림으로서 멀티플렉싱하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 취득된 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 S 개의 입력 데이터 스트림을 폴링을 통해 제1 데이터 스트림으로서 멀티플렉싱할 수 있으므로, 제1 네트워크 요소 디바이스가 멀티플렉싱 동작을 구현할 수 있다.
선택적으로, 제3 양태의 가능한 제1 구현예에 있어서, S 개의 제1 입력 데이터 스트림의 각각의 입력 데이터 스트림은 T 개의 데이터 유닛 세트를 포함하고, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제1 유닛들을 폴링을 통해 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 P 개의 데이터 유닛 세트의 모든 제1 데이터 유닛을 취득― P는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 각각의 폴링마다 하나의 입력 데이터 스트림에서 제1 데이터 유닛을 모두 취득할 수 있으므로, 제1 네트워크 요소 디바이스가 멀티플렉싱 동작을 구현할 수 있고, 각각의 입력 데이터 스트림에서 제1 데이터 유닛을 공정하게 취득할 수 있다.
선택적으로, 제3 양태의 가능한 제1 구현예에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 매번 제1 입력 데이터 스트림에서 Q 개의 제1 데이터 유닛을 취득― Q는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 있어서, 제1 네트워크 요소 디바이스는 각각의 폴링마다 입력 데이터 스트림에서 Q 개의 제1 데이터 유닛을 취득할 수 있으므로, 제1 네트워크 요소 디바이스가 멀티플렉싱 동작을 구현할 수 있고, 각각의 입력 데이터 스트림에서 제1 데이터 유닛을 공정하게 취득할 수 있다.
제4 양태에 따르면, 본원의 실시형태는 네트워크 요소 디바이스를 더 제공하고, 네트워크 요소 디바이스는 제1 양태 또는 제1 양태의 가능한 구현예들 중 어느 하나를 구현하도록 구성되는 유닛들을 포함한다.
제5 양태에 따르면, 본원의 실시형태는 네트워크 요소 디바이스를 더 제공하고, 네트워크 요소 디바이스는 제2 양태 또는 제2 양태의 가능한 구현예들 중 어느 하나를 구현하도록 구성되는 유닛들을 포함한다.
제6 양태에 따르면, 본원의 실시형태는 네트워크 요소 디바이스를 더 제공하고, 네트워크 요소 디바이스는 제3 양태 또는 제3 양태의 가능한 구현예들 중 어느 하나를 구현하도록 구성되는 유닛들을 포함한다.
제7 양태에 따르면, 본원의 실시형태는 네트워크 요소 디바이스를 제공하고, 네트워크 요소 디바이스는 프로그램을 저장하도록 구성되는 메모리; 및 메모리에 저장된 프로그램을 실행하도록 구성되는 프로세서를 포함한다. 프로그램의 실행시에, 프로세서는 제1 양태 또는 제1 양태의 가능한 구현예들 중 어느 하나에 따른 방법을 수행하도록 구성된다. 선택적으로, 네트워크 요소 디바이스는 칩 또는 집적 회로이다.
제8 양태에 따르면, 본원의 실시형태는 네트워크 요소 디바이스를 제공하고, 네트워크 요소 디바이스는 프로그램을 저장하도록 구성되는 메모리; 및 메모리에 저장된 프로그램을 실행하도록 구성되는 프로세서를 포함한다. 프로그램의 실행시에, 프로세서는 제2 양태 또는 제2 양태의 가능한 구현예들 중 어느 하나에 따른 방법을 수행하도록 구성된다. 선택적으로, 네트워크 요소 디바이스는 칩 또는 집적 회로이다.
제9 양태에 따르면, 본원의 실시형태는 네트워크 요소 디바이스를 제공하고, 네트워크 요소 디바이스는 프로그램을 저장하도록 구성되는 메모리; 및 메모리에 저장된 프로그램을 실행하도록 구성되는 프로세서를 포함한다. 프로그램의 실행시에, 프로세서는 제3 양태 또는 제3 양태의 가능한 구현예들 중 어느 하나에 따른 방법을 수행하도록 구성된다. 선택적으로, 네트워크 요소 디바이스는 칩 또는 집적 회로이다.
제10 양태에 따르면, 본원의 실시형태는 제1 양태 또는 제1 양태의 가능한 구현예들 중 어느 하나에 따른 방법을 수행하도록 구성되는 칩을 제공한다.
제11 양태에 따르면, 본원의 실시형태는 제2 양태 또는 제2 양태의 가능한 구현예들 중 어느 하나에 따른 방법을 수행하도록 구성되는 칩을 제공한다.
제12 양태에 따르면, 본원의 실시형태는 제3 양태 또는 제3 양태의 가능한 구현예들 중 어느 하나에 따른 방법을 수행하도록 구성되는 칩을 제공한다.
제13 양태에 따르면, 본원의 실시형태는 컴퓨터-판독 가능 저장 매체를 제공한다. 컴퓨터-판독 가능 저장 매체는 명령어를 저장하고, 명령어가 컴퓨터 상에서 실행될 때, 컴퓨터는 전술한 양태들에 따른 방법을 수행할 수 있게 된다.
제14 양태에 따르면, 본원의 실시형태는 명령어를 포함하는 컴퓨터 프로그램 제품을 제공한다. 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행될 때, 컴퓨터는 전술한 양태들에 따른 방법을 수행할 수 있게 된다.
도 1은 본원의 실시형태에 따른 네트워크의 개략적인 구성도이고;
도 2는 데이터 스트림 처리 해법의 개략도이고;
도 3은 본원의 실시형태에 따른 데이터 스트림 처리 방법의 개략적인 흐름도이고;
도 4는 제1 데이터 스트림 및 제2 데이터 스트림의 개략도이고;
도 5는 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고 제2 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이고;
도 6은 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고 제2 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이고;
도 7은 본원의 실시형태에 따른 제1 데이터 스트림의 개략도이고;
도 8은 본원의 실시형태에 따른 다른 데이터 스트림 처리 방법의 개략적인 흐름도이고;
도 9는 본원의 실시형태에 따른 네트워크 요소 디바이스의 구조 블록도이고;
도 10은 본원의 실시형태에 따른 네트워크 요소 디바이스의 구조 블록도이고;
도 11은 본원의 실시형태에 따른 다른 네트워크 요소 디바이스의 구조 블록도이고;
도 12는 본원의 실시형태에 따른 다른 네트워크 요소 디바이스의 구조 블록도이고;
도 13은 아이들 64/66b 코드 블록의 개략도이고;
도 14는 데이터 유닛이 코드 블록이며 64/66b 코드 블록일 경우의 제1 데이터 유닛의 개략도이고;
도 15는 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하고 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이고;
도 16은 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하고 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이다.
도 2는 데이터 스트림 처리 해법의 개략도이고;
도 3은 본원의 실시형태에 따른 데이터 스트림 처리 방법의 개략적인 흐름도이고;
도 4는 제1 데이터 스트림 및 제2 데이터 스트림의 개략도이고;
도 5는 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고 제2 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이고;
도 6은 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고 제2 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이고;
도 7은 본원의 실시형태에 따른 제1 데이터 스트림의 개략도이고;
도 8은 본원의 실시형태에 따른 다른 데이터 스트림 처리 방법의 개략적인 흐름도이고;
도 9는 본원의 실시형태에 따른 네트워크 요소 디바이스의 구조 블록도이고;
도 10은 본원의 실시형태에 따른 네트워크 요소 디바이스의 구조 블록도이고;
도 11은 본원의 실시형태에 따른 다른 네트워크 요소 디바이스의 구조 블록도이고;
도 12는 본원의 실시형태에 따른 다른 네트워크 요소 디바이스의 구조 블록도이고;
도 13은 아이들 64/66b 코드 블록의 개략도이고;
도 14는 데이터 유닛이 코드 블록이며 64/66b 코드 블록일 경우의 제1 데이터 유닛의 개략도이고;
도 15는 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하고 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이고;
도 16은 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하고 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이다.
아래에서는, 첨부 도면을 참조하여 본원의 기술적인 해법을 설명한다.
도 1은 본원의 실시형태에 따른 네트워크의 개략적인 구성도이다. 도 1의 네트워크(100)는 입구 노드(110), 중간 노드(121), 중간 노드(122), 중간 노드(123), 및 출구 노드(130)를 포함한다. 입구 노드(110)는 하나 이상의 클라이언트 디바이스에 의해 송신되는 입력 데이터 스트림을 취득하고 취득된 입력 데이터 스트림을 중간 노드(121)에 송신할 수 있다. 중간 노드(121)는 입구 노드(110)로부터 취득한 데이터 스트림을 중간 노드(122)에 송신할 수 있다. 중간 노드(122)는 중간 노드(121)로부터 취득한 데이터 스트림을 중간 노드(123)에 송신할 수 있다. 중간 노드(123)는 중간 노드(122)로부터 취득한 데이터 스트림을 출구 노드(130)에 송신할 수 있다. 출구 노드(130)는 중간 노드(123)로부터 취득한 데이터 스트림을 하나 이상의 클라이언트 디바이스에 송신할 수 있다.
본원의 실시형태들은 도 1의 네트워크에 적용될 수 있다. 본원의 실시형태들에서의 네트워크 요소 디바이스는 도 1의 입구 노드, 중간 노드, 또는 출구 노드일 수 있다.
도 2는 데이터 스트림 처리 해법의 개략도이다. 도 2에 도시된 바와 같이, 클라이언트 디바이스 1로부터의 데이터 스트림 1, 클라이언트 디바이스 2로부터의 데이터 스트림 2, 및 클라이언트 디바이스 3으로부터의 데이터 스트림 3은 데이터 스트림 4로서 멀티플렉싱된다. 구체적으로, 데이터 스트림 1, 데이터 스트림 2, 및 데이터 스트림 3이 멀티플렉싱될 경우, 네트워크 입구 노드는 3 개의 데이터 스트림 각각으로부터 코드 블록을 연속으로 취득하고, 코드 블록들을 데이터 스트림 4로서 결합한다. 도 2에 도시된 바와 같이, 데이터 스트림 4의 처음 3 개의 코드 블록은 데이터 스트림 1에서의 코드 블록 11, 데이터 스트림 2에서의 코드 블록 21, 및 데이터 스트림 3에서의 코드 블록 31이고, 데이터 스트림 4의 4 번째 코드 블록 내지 6 번째 코드 블록은 데이터 스트림 1에서의 코드 블록 12, 데이터 스트림 2에서의 코드 블록 22, 및 데이터 스트림 3에서의 코드 블록 32이다. 데이터 스트림 1은 아이들 코드 블록 13을 포함하고, 데이터 스트림 2는 아이들 코드 블록 22를 포함하고, 데이터 스트림 3은 아이들 코드 블록 31을 포함한다. 레이트 매칭을 수행할 경우, 중간 노드는 아이들 코드 블록 13, 아이들 코드 블록 22, 및 아이들 코드 블록 31을 삭제할 수 있다. 또한, 레이트 매칭을 수행할 경우, 중간 노드는 아이들 코드 블록을 더 추가할 수 있다. 예를 들어, 중간 노드는 아이들 코드 블록 41 및 아이들 코드 블록 42를 추가할 수 있다. 데이터 스트림 5는 코드 블록 13, 22, 및 31이 삭제되고 코드 블록 41 및 42가 추가된 후의 디멀티플렉싱될 데이터 스트림이다. 데이터 스트림이 디멀티플렉싱될 경우, 출구 노드는 해당 데이터 스트림에서의 코드 블록들을 클라이언트 디바이스 1, 클라이언트 디바이스 2, 및 클라이언트 디바이스 3의 데이터 스트림들에서의 코드 블록들로서 순차적으로 사용한다. 도 2에 도시된 바와 같이, 디멀티플렉싱 이후에, 클라이언트 디바이스 1의 데이터 스트림은 데이터 스트림 6이고, 클라이언트 디바이스 2의 데이터 스트림은 데이터 스트림 7이고, 클라이언트 디바이스 3의 데이터 스트림은 데이터 스트림 8이다. 도 2에 도시된 바와 같이, 데이터 스트림 6은 데이터 스트림 3에서의 코드 블록을 더 포함하고, 데이터 스트림 7에서의 아이들 코드 블록의 위치는 변경되고, 데이터 스트림 8은 데이터 스트림 1에서의 코드 블록을 더 포함한다. 멀티플렉싱, 디멀티플렉싱, 및 레이트 매칭이 도 2에 도시된 방식으로 데이터 스트림들에 대하여 수행되면, 디멀티플렉싱 이후에 출력된 데이터 스트림들에서의 코드 블록들의 시간 순서가 무질서해진다.
유사하게, 네트워크 입구 노드가 데이터 스트림을 취득하면, 네트워크 전송 프로세스에 있어서 데이터 스트림의 시간 순서가 무질서해질 수 있다.
본원의 실시형태들에서 설명되는 네트워크 요소 디바이스는 패킷 전송 네트워크(Packet Transport Network, PTN) 디바이스, 라우터 등일 수 있다.
본원의 실시형태들에서 설명되는 데이터 유닛(제1 데이터 유닛, 데이터 유닛, 제1 데이터 패딩 유닛, 제2 데이터 패딩 유닛 등을 포함)는 해당 데이터 유닛이 64/66b 또는 8/10b와 같은 코딩 스킴을 사용해서 인코딩되기 전의 데이터 유닛(즉, 바이트)일 수 있거나, 또는 64/66b 또는 8/10b 코딩이 수행된 후의 데이터 유닛(즉, 코드 블록)일 수 있다. 즉, 64/66b 또는 8/10b와 같은 코딩 스킴을 사용해서 바이트를 인코딩하여 코드 블록을 취득할 수 있다.
네트워크 요소 디바이스는 데이터 스트림에서의 데이터 유닛을 인코딩 전에 처리할 수 있거나, 또는 데이터 스트림에서의 데이터 유닛을 인코딩 후에 처리할 수 있다. 인코딩 전에 처리되는 데이터 유닛은 바이트이고, 인코딩 후에 처리되는 데이터 유닛은 코드 블록이다.
예를 들어, 데이터 스트림이 FlexE 클라이언트(client) 기반 스위칭을 위해 참조점(reference point) 인터페이스에서 처리되면, 데이터 유닛은 코드 블록이다. 네트워크 요소 디바이스가 FlexE 타임슬롯 기반 스위칭을 위해 참조 노드 인터페이스에서 데이터 스트림을 처리하면, 데이터 유닛은 코드 블록이다. 네트워크 요소 디바이스가 x 매체 비의존 인터페이스(Medium Independent Interface, MII)에서 데이터 스트림을 처리하면, 데이터 유닛은 바이트이다. 당업자라면, xMII가 MII의 일반적인 용어임을 이해할 수 있을 것이다. 예를 들어, 레이트가 10 Gb/s인 MII는 XGMII가 될 수 있고, 레이트가 40 Gb/s인 MII는 XLGMII라고 할 수 있고, 레이트가 100 Gb/s인 MII는 CGMII라고 할 수 있다.
본원의 실시형태들에서 설명되는 아이들 데이터 유닛은 기존 프로토콜에 정의된 아이들(idle) 데이터 유닛, 예를 들면 아이들 블록 또는 아이들 바이트이다. 예를 들어, 도 13은 아이들 64/66b 코드 블록의 개략도이다. 코드 블록이 도 13의 코드 블록이라고 결정할 경우, 네트워크 요소 디바이스는 해당 코드 블록이 아이들 코드 블록이라고 결정할 수 있다. 다른 예로서 100G 이더넷이 사용되고, 아이들 바이트는 값이 0x07인 바이트일 수 있다. 즉, 바이트가 00x7(즉, 이진값이 00000111)이라고 결정할 경우, 네트워크 요소 디바이스는 해당 바이트가 아이들 바이트라고 결정할 수 있다.
일부 실시형태들에 있어서, 제1 데이터 패딩 코드 블록은 아이들 데이터 유닛일 수 있다. 이 경우, 제1 데이터 패딩 코드 블록은 전술한 아이들 데이터 유닛일 수 있다. 제2 데이터 패딩 코드 블록은 아이들 데이터 유닛과는 다르고 클라이언트 디바이스로부터의 제1 데이터 유닛로 이루어지는 데이터 유닛일 수 있다.
일부 다른 실시형태들에 있어서는, 제2 데이터 패딩 코드 블록이 아이들 데이터 유닛일 수 있다. 이 경우, 제1 데이터 패딩 코드 블록은 전술한 데이터 유닛일 수 있다. 제1 데이터 패딩 코드 블록은 아이들 데이터 유닛과는 다르고 클라이언트 디바이스로부터의 제1 데이터 유닛으로 이루어지는 데이터 유닛일 수 있다. 설명의 편의상, 아이들 데이터 유닛과는 다른 데이터 패딩 유닛을 아래에서는 비-아이들 데이터 패딩 유닛라고 한다.
예를 들어, 도 14는 데이터 유닛이 코드 블록이며 64/66b 코드 블록일 경우의 제1 데이터 유닛의 개략도이다.
데이터 유닛이 바이트일 경우, 제1 데이터 유닛은 미국 전기 전자 학회(Institute of Electrical and Electronics Engineers, IEEE) 802.3에서 지정되는 가용 바이트일 수 있다. 전송 제어(Transmit Control, TXC)가 0이고, 제1 데이터 유닛이 0x00 내지 0xFF일 경우, 100G 이더넷이 예로서 사용된다. 전송 제어(TXC)가 1일 경우, 제1 데이터 유닛은 0x00 내지 0x05, 0x06, 0x9C, 0xFB, 0xFD, 또는 0xFE일 수 있다.
선택적으로, 일부 실시형태들에 있어서, 데이터 유닛이 코드 블록일 경우, 비-아이들 데이터 패딩 유닛은 0x4B + O 코드일 수 있다. 0x6이 O 코드에 대하여 선택될 수 있다.
선택적으로, 일부 다른 실시형태들에 있어서, 데이터 유닛이 바이트일 경우, 비-아이들 데이터 패딩 유닛은 IEEE 802.3에서 지정되는 예비 바이트일 수 있다. 예를 들어, 전송 제어(TXC)가 1일 경우, 비-아이들 데이터 유닛은 0x08 내지 0x9B, 0x9D 내지 0xFA, 0xFC, 및 0xFF 중 어느 하나일 수 있다. 0x08이 예로서 사용된다. 바이트가 0x08(이진값이 00001000임)이라고 결정할 경우, 네트워크 요소 디바이스는 해당 바이트가 비-아이들 바이트라고 결정할 수 있다.
본원의 실시형태들에 있어서, 특별히 설명된 유닛 또는 데이터 유닛(예를 들어, 제1 유닛, 제2 유닛, 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛) 이외의 유닛 또는 데이터 유닛은 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛 중 어느 하나 이상일 수 있다.
도 3은 본원의 실시형태에 따른 데이터 스트림 처리 방법의 개략적인 흐름도이다.
301. 제1 네트워크 요소 디바이스는 제1 데이터 스트림을 취득하고, 제1 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함한다.
302. 제1 네트워크 요소 디바이스는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하고, 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일하고, 제2 데이터 스트림은 조정된 제1 데이터 스트림이다.
기술적인 해법에 따르면, 제1 네트워크 요소 디바이스는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정함으로써 레이트 매칭을 구현할 수 있다. 즉, 제1 네트워크 요소 디바이스는, 레이트의 조정시에, 제1 데이터 스트림에서 제1 데이터 패딩 유닛을 추가 또는 삭제하지 않는다. 이렇게 해서, 출력될 조정된 제1 데이터 스트림의 무질서가 회피될 수 있다.
제1 데이터 유닛은 클라이언트 디바이스로부터의 것이다.
선택적으로, 일부 실시형태들에 있어서, 제1 데이터 패딩 유닛은 아이들 데이터 유닛일 수 있다. 이 경우, 제1 데이터 패딩 유닛은 클라이언트 디바이스로부터의 것일 수 있거나, 또는 제1 네트워크 요소 디바이스에 의해 추가될 수 있다.
본원의 이 실시형태에서 상대 위치들이 동일하다는 것은, 임의의 데이터 유닛(예를 들어, 2 개의 제1 데이터 유닛, 2 개의 제1 데이터 패딩 유닛, 또는 하나의 제1 데이터 유닛 및 하나의 제1 데이터 패딩 유닛)에 대하여, 하나의 데이터 유닛이 항상 다른 데이터 유닛 앞에 위치된다는 것을 의미한다.
데이터 유닛 1 및 데이터 유닛 2가 제1 데이터 스트림에서의 2 개의 데이터 유닛이라고 가정한다. 제2 데이터 스트림도 데이터 유닛 1 및 데이터 유닛 2를 포함한다. 제1 데이터 스트림에서는, 데이터 유닛 1이 데이터 유닛 2 앞에 위치되고, 제2 데이터 스트림에서도, 데이터 유닛 1이 데이터 유닛 2 앞에 위치된다고 가정한다. 그러나, 제2 데이터 스트림에서는, 데이터 유닛 1과 데이터 유닛 2 사이에 적어도 하나의 제2 패딩 유닛이 있을 수 있다.
도 4는 제1 데이터 스트림 및 제2 데이터 스트림의 개략도이다. 도 4에 도시된 바와 같이, 제1 데이터 스트림은 제1 데이터 유닛 01, 제1 데이터 유닛 02, 및 제1 데이터 패딩 유닛 11을 순차적으로 포함한다. 제2 데이터 스트림은 제1 데이터 유닛 01, 제1 데이터 유닛 02, 제2 데이터 패딩 유닛 21, 제2 데이터 패딩 유닛 22, 및 제1 데이터 패딩 유닛 11을 순차적으로 포함한다. 제1 데이터 스트림 및 제2 데이터 스트림의 경우, 제1 데이터 유닛 01은 항상 제1 데이터 유닛 02 및 제1 데이터 패딩 유닛 11 앞에 위치되고, 제1 데이터 유닛 02는 항상 제1 데이터 패딩 유닛 11 앞에 위치된다는 것을 알 수 있다. 따라서, 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일하다.
제1 데이터 유닛 및 제1 데이터 패딩 유닛은 제1 데이터 스트림의 조정 전후에 변경되지 않는다. 따라서, 제1 데이터 패딩 유닛의 수량 및 제1 데이터 유닛의 수량도 변경되지 않는다는 것을 이해할 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스는 제1 데이터 스트림이 네트워크에 진입하는 입구 노드일 수 있다. 이 경우, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계 이전에, 방법은, 제1 네트워크 요소 디바이스에 의해, 제3 데이터 스트림을 취득― 제3 데이터 스트림은 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 포함하고, 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계를 더 포함하고; 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제3 데이터 스트림에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 제1 데이터 스트림을 취득하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 제2 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스는 네트워크 내의 입구 노드일 수 있거나, 또는 네트워크에서의 중간 노드일 수 있다.
예를 들어, 제1 네트워크 요소 디바이스는 네트워크 내의 입구 노드이다. 이 경우, 제1 네트워크 요소 디바이스는 제2 패딩 유닛을 제1 데이터 스트림에 추가할 수 있다. 다른 예의 경우, 제1 네트워크 요소 디바이스는 네트워크 내의 중간 노드이고, 제1 네트워크 요소 디바이스의 이전의 네트워크 요소 디바이스는 네트워크 내의 입구 노드에 의해 추가되는 모든 제2 패딩 유닛을 삭제했다. 이 경우, 제1 네트워크 요소 디바이스가 제1 데이터 스트림을 수신하는 레이트가 제1 네트워크 요소 디바이스가 제2 데이터 스트림을 송신하는 레이트보다 크면, 제1 네트워크 요소 디바이스는 제2 패딩 유닛을 제1 데이터 스트림에 더 추가할 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제2 데이터 패딩 유닛을 제1 데이터 스트림에 추가― 제2 데이터 스트림은 N 개의 연속 유닛을 포함하고, N 개의 연속 유닛 중 K 개의 유닛은 제2 데이터 패딩 유닛이고, N 개의 연속 유닛 중 K 개의 유닛 이외의 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, K는 1보다 크거나 같은 양의 정수이고, N은 K보다 큰 양의 정수임 ―하는 단계를 포함한다.
선택적으로, 일부 실시형태들에 있어서, K의 값은 미리 설정된다. 예를 들어, K의 값은 네트워크 내의 2 개의 노드 사이의 허용된 최대 주파수 차이를 충족시킬 수 있다. 구체적으로, K/N은 네트워크 내의 2 개의 노드 사이의 최대 주파수 차이와 동일할 수 있다. 예를 들어, 네트워크 내의 2 개의 노드 사이의 허용된 최대 주파수 차이가 백만분의 200이고 N의 값이 10000이라고 가정하면, K의 값은 2일 수 있다.
선택적으로, 일부 실시형태들에 있어서, K 개의 유닛은 K 개의 연속 유닛이다.
선택적으로, 일부 실시형태들에 있어서, 복수의 연속 유닛(예를 들어, K 개의 연속 유닛 또는 N 개의 연속 유닛)는 시간 도메인에서 연속적인 복수의 유닛이다.
선택적으로, 일부 실시형태들에 있어서, K 개의 연속 유닛은 N 개의 연속 유닛 중 지정된 위치에 위치되는 K 개의 연속 유닛일 수 있다. 예를 들어, 일부 실시형태들에 있어서, K 개의 연속 유닛은 N 개의 연속 유닛 중 처음 K개의 유닛일 수 있다. 즉, K 개의 연속 유닛은 N 개의 연속 유닛 중 첫 번째 유닛부터 K 번째 유닛까지이다. 다른 예의 경우, 일부 다른 실시형태들에 있어서, K 개의 연속 유닛은 N 개의 연속 유닛 중 마지막 K 개의 유닛이다. 즉, K 개의 연속 유닛은 N 개의 연속 유닛 중 (N-K+1) 번째 유닛부터 N 번째 유닛까지이다. 분명하게는, K 개의 연속 유닛은 N 개의 연속 유닛 중 다른 지정된 위치에 위치되는 K 개의 연속 유닛일 수 있다.
선택적으로, 일부 다른 실시형태들에 있어서, K 개의 유닛은 K 개의 비연속 유닛일 수 있다.
선택적으로, 일부 실시형태들에 있어서, K 개의 비연속 유닛은 N 개의 연속 유닛 중 K 개의 지정된 위치에 위치될 수 있다. 선택적으로, 일부 다른 실시형태들에 있어서, K 개의 비연속 유닛은 대안적으로 N 개의 연속 유닛 중 K 개의 무작위 위치에 위치될 수 있다.
선택적으로, 일부 실시형태들에 있어서, 네트워크 내의 2 개의 노드 사이의 허용된 최대 주파수 차이는 정수이다. 이 경우, 제2 데이터 스트림에 포함되는 유닛들은 복수의 데이터 유닛 세트로 분할될 수 있고, 각각의 데이터 유닛 세트는 제1 타입 연속 유닛을 포함한다. 제1 타입 연속 유닛은 N 개의 연속 유닛을 포함한다. N 개의 연속 유닛은 K 개의 제2 데이터 패딩 유닛을 포함한다. N 개의 연속 유닛 중 K 개의 제2 데이터 패딩 유닛 이외의 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이다. K는 1보다 크거나 같은 양의 정수이고, N은 K보다 큰 양의 정수이다.
선택적으로, 일부 다른 실시형태들에 있어서, 네트워크 내의 2 개의 노드 사이의 허용된 최대 주파수 차이는 정수가 아닐 수 있다. 이 경우, 제2 데이터 스트림에 포함되는 유닛들은 제1 타입 데이터 유닛 세트 및 제2 타입 데이터 유닛 세트로 분할될 수 있다. 제1 타입 데이터 유닛 세트 내의 각각의 데이터 유닛 세트는 제1 타입 연속 유닛을 포함할 수 있다. 제2 타입 데이터 유닛 세트 내의 각각의 데이터 유닛 세트는 제2 타입 연속 유닛을 포함할 수 있다. 제1 타입 연속 유닛은 N 개의 연속 유닛을 포함한다. N 개의 연속 유닛은 K' 개의 제2 데이터 패딩 유닛을 포함한다. N 개의 연속 유닛 중 K' 개의 제2 데이터 패딩 유닛 이외의 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이다. K'는 1보다 크거나 같은 양의 정수이고, N은 K'보다 큰 양의 정수이다. (K + K')/2N은 네트워크 내의 2 개의 노드 사이의 허용된 최대 주파수 차이와 동일하다. 제2 데이터 스트림에 포함되는 2가지 타입의 데이터 유닛 세트들은 순서대로 배열될 수 있다. 즉, 제2 데이터 스트림에서 임의의 제1 타입 데이터 유닛 세트에 인접한 데이터 유닛 세트가 제2 타입 데이터 유닛 세트이다. 유사하게, 제2 데이터 스트림에서 임의의 제2 타입 데이터 유닛 세트에 인접한 데이터 유닛 세트가 제1 타입 데이터 유닛 세트이다.
예를 들어, 네트워크 내의 2 개의 노드 사이의 허용된 최대 주파수 차이를 백만분의 150이라고 가정한다. 이 경우, 제1 타입 데이터 유닛 세트에서 N의 값은 10000일 수 있고, K의 값은 2일 수 있다. 제2 데이터 유닛 세트에서 N의 값은 10000일 수 있고, K'의 값은 1일 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스는 대안적으로 네트워크 내의 중간 노드일 수 있다. 제1 데이터 스트림은 제2 데이터 패딩 유닛을 더 포함하고, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 레이트 및 제2 레이트에 기초하여 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 제1 레이트는 제1 네트워크 요소 디바이스에 의해 수신되는 제1 데이터 스트림의 레이트이고, 제2 레이트는 제1 네트워크 요소 디바이스가 제2 데이터 스트림을 송신하는 레이트임 ―하는 단계를 포함한다.
구체적으로, 제1 레이트가 제2 레이트보다 작다고 결정될 경우, 제1 네트워크 요소 디바이스는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 감소시킬 수 있다. 제1 레이트가 제2 레이트보다 크다고 결정될 경우, 제1 네트워크 요소 디바이스는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 증가시킬 수 있다. 제1 레이트와 제2 레이트가 동일하다고 결정될 경우, 제1 네트워크 요소 디바이스는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 변경 없이 유지할 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 제1 유닛 세트는 N 개의 연속 유닛을 포함하고, 제1 유닛 세트에 포함되는 N 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K1 개의 제1 유닛을 포함한다. 제1 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, N은 2보다 크거나 같은 양의 정수이고, M1 및 K1은 1보다 크거나 같은 양의 정수이고, M1과 K1의 합은 N이다. 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 제2 유닛 세트는 N 개의 연속 유닛을 포함하고, 제2 유닛 세트에 포함되는 N 개의 연속 유닛은 M2 개의 제2 데이터 패딩 유닛 및 K2 개의 제1 유닛을 포함한다. M2는 0보다 크거나 같은 양의 정수이고, K2는 1보다 크거나 같은 양의 정수이고, M2와 K2의 합은 N이다. K1 개의 제1 유닛이 K2 개의 제1 유닛의 서브세트이거나, 또는 K2 개의 제1 유닛이 K1 개의 제1 유닛의 서브세트이거나, 또는 K2 개의 제1 데이터 유닛이 K1 개의 제1 유닛와 동일하다.
예를 들어, N의 값은 10000일 수 있고, M1의 값은 1일 수 있다. 그에 상응하여, K1의 값은 9999이다. 이 경우, 제1 데이터 스트림을 수신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이는 백만분의 100이다. 제1 레이트가 제2 레이트보다 작고, 제2 데이터 스트림을 송신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이가 백만분의 200이라고 가정하면, M2의 값은 2일 수 있다. 이 경우, K2의 값은 9998이다. K1 개의 제1 유닛은 K2 개의 제1 유닛의 서브세트이다. K1 개 중 하나의 잔여 제1 유닛이 다음 N 개의 연속 유닛에 전송될 수 있다.
다른 예의 경우, N의 값은 10000일 수 있고, M1의 값은 1일 수 있다. 그에 상응하여, K1의 값은 9999이다. 이 경우, 제1 데이터 스트림을 수신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이는 백만분의 100이다. 제1 레이트가 제2 레이트보다 크고, 제2 데이터 스트림을 송신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이가 0이라고 가정하면, M2의 값은 0일 수 있다. 이 경우, K2의 값은 10000이다. K2 개의 제1 유닛은 K1 개의 제1 유닛의 서브세트이다. K2 개 중 하나의 잔여 제1 유닛은 다음 N 개의 연속 유닛에서의 첫 번째 제1 유닛일 수 있다.
다른 예의 경우, N의 값은 10000일 수 있고, M1의 값은 1일 수 있다. 이 경우, 제1 데이터 스트림을 수신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이는 백만분의 100이다. 제1 레이트와 제2 레이트가 동일하고, 제2 데이터 스트림을 송신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이가 백만분의 100이라고 가정하면, M2의 값은 1일 수 있다.
선택적으로, 일부 다른 실시형태들에 있어서, 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 제1 유닛 세트는 N1 개의 연속 유닛을 포함하고, N1 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함한다. 제1 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, N1은 2보다 크거나 같은 양의 정수이고, M1 및 K는 1보다 크거나 같은 양의 정수이고, M1과 K의 합은 N1이다. 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 제2 유닛 세트는 N2 개의 연속 유닛을 포함하고, N2 개의 연속 유닛은 M2 개의 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함한다. M2는 0보다 크거나 같은 양의 정수이고, M2와 K의 합은 N2이다.
예를 들어, K의 값은 99970002일 수 있고, M1의 값은 9998일 수 있다. 그에 상응하여, N1의 값은 99980000이다. 이 경우, 제1 데이터 스트림을 수신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이는 백만분의 100이다. 제1 레이트가 제2 레이트보다 작고, 제2 데이터 스트림을 송신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이가 백만분의 200이라고 가정하면, M2의 값은 19998일 수 있다. 그에 상응하여, N2의 값은 99990000이다.
다른 예의 경우, K의 값은 99970002일 수 있고, M1의 값은 9998일 수 있다. 그에 상응하여, N1의 값은 99980000이다. 이 경우, 제1 데이터 스트림을 수신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이는 백만분의 100이다. 제1 레이트가 제2 레이트보다 크고, 제2 데이터 스트림을 송신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이가 0이라고 가정하면, M2의 값은 0일 수 있다. 이 경우, N2의 값은 99970002이다.
다른 예의 경우, K의 값은 99970002일 수 있고, M1의 값은 9998일 수 있다. 그에 상응하여, N1의 값은 99980000이다. 이 경우, 제1 데이터 스트림을 수신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이는 백만분의 100이다. 제1 레이트와 제2 레이트가 동일하고, 제2 데이터 스트림을 송신하기 위해 제1 네트워크 요소 디바이스에 대하여 허용되는 최대 주파수 차이가 백만분의 200이라고 가정하면, M2의 값은 9998일 수 있다. 그에 상응하여, N2의 값은 99970002이다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스는 입구 노드일 수 있다. 제1 네트워크 요소 디바이스에 의해 취득되는 제1 데이터 스트림은 하나의 데이터 스트림일 수 있다. 즉, 제1 네트워크 요소 디바이스는 하나의 클라이언트 디바이스로부터 데이터 스트림을 취득할 수 있다.
선택적으로, 일부 다른 실시형태들에 있어서, 제1 네트워크 요소 디바이스는 입구 노드일 수 있다. 제1 네트워크 요소 디바이스는 복수의 데이터 스트림을 하나의 데이터 스트림으로서 멀티플렉싱할 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득― 제2 유닛은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 취득된 제2 유닛들을 제1 데이터 스트림으로서 결합하는 단계를 포함한다.
선택적으로, 일부 실시형태들에 있어서, S 개의 제1 입력 데이터 스트림의 각각의 입력 데이터 스트림은 T 개의 데이터 유닛 세트를 포함하고, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 P 개의 데이터 유닛 세트의 모든 제2 유닛을 취득― P는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다.
도 5는 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고 제2 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이다. 도 5에 도시된 바와 같이, 2 개의 제1 입력 데이터 스트림은 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12이다. 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12는 제1 데이터 스트림 21로서 멀티플렉싱된다.
구체적으로, 도 5는 제1 입력 데이터 스트림 11에 포함되는 2 개의 데이터 유닛 세트를 도시하고, 각각의 데이터 유닛 세트는 20 개의 제2 유닛을 포함한다. 도 5는 제1 입력 데이터 스트림 12에 포함되는 2 개의 데이터 유닛 세트를 도시하고, 각각의 데이터 유닛 세트는 20 개의 제2 유닛을 포함한다.
제1 네트워크 요소 디바이스는 먼저 제1 입력 데이터 스트림 11에서 제1 데이터 유닛 세트의 모든 제2 유닛, 즉 제1 입력 데이터 스트림 11에서의 제2 유닛 00 내지 19를 취득할 수 있다. 제1 입력 데이터 스트림 11에서의 제2 유닛 00 내지 19는 제1 데이터 스트림 21에서의 제2 유닛 00 내지 19이다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 12에서 제1 데이터 유닛 세트의 모든 제2 유닛, 즉 제1 입력 데이터 스트림 12에서의 제2 유닛 00 내지 19를 취득할 수 있다. 제1 입력 데이터 스트림 12에서의 제2 유닛 00 내지 19는 제1 데이터 스트림 21에서의 제2 유닛 20 내지 39이다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 11에서 제2 데이터 유닛 세트의 모든 제2 유닛, 즉 제1 입력 데이터 스트림 11에서의 제2 유닛 20 내지 39를 취득할 수 있다. 제1 입력 데이터 스트림 11에서의 제2 유닛 20 내지 39는 제1 데이터 스트림 21에서의 제2 유닛 40 내지 59이다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 12에서 제2 데이터 유닛 세트의 모든 제2 유닛, 즉 제1 입력 데이터 스트림 12에서의 제2 유닛 20 내지 39를 취득할 수 있다. 제1 입력 데이터 스트림 12에서의 제2 유닛 20 내지 39는 제1 데이터 스트림 21에서의 제2 유닛 60 내지 79이다.
도 5에 도시된 실시형태에서 제2 유닛의 수량 및 데이터 유닛 세트의 수량은 단지 본원에서의 기술적인 해법을 당업자가 더 잘 이해할 수 있게 하려는 것이지, 제2 유닛의 수량 및 데이터 유닛 세트의 수량을 제한하려는 것이 아니라는 점을 이해할 수 있을 것이다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 Q 개의 제2 유닛을 취득― Q는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함한다.
도 6은 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고 제2 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이다. 도 6에 도시된 바와 같이, 2 개의 제1 입력 데이터 스트림은 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12이다. 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12는 제1 데이터 스트림 21로서 멀티플렉싱된다.
구체적으로, 도 6은 제1 입력 데이터 스트림 11이 5 개의 제2 유닛을 포함한다는 것을 도시한다. 도 6은 제1 입력 데이터 스트림 12가 5 개의 제2 유닛을 포함한다는 것을 도시한다.
제1 네트워크 요소 디바이스는 먼저 제1 입력 데이터 스트림 11에서 첫 번째 제2 유닛, 즉 제1 입력 데이터 스트림 11에서의 제2 유닛 00을 취득할 수 있다. 제1 입력 데이터 스트림 11에서의 제2 유닛 00은 제1 데이터 스트림 21에서의 제2 유닛 00이다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 12에서 첫 번째 제2 유닛, 즉 제1 입력 데이터 스트림 12에서의 제2 유닛 00을 취득할 수 있다. 제1 입력 데이터 스트림 12에서의 제2 유닛 00은 제1 데이터 스트림 21에서의 제2 유닛 01이다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 11에서 두 번째 제2 유닛, 즉 제1 입력 데이터 스트림 11에서의 제2 유닛 01을 취득할 수 있다. 제1 입력 데이터 스트림 11에서의 제2 유닛 01은 제1 데이터 스트림 21에서의 제2 유닛 02이다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 12에서 두 번째 제2 유닛, 즉 제1 입력 데이터 스트림 12에서의 제2 유닛 01을 취득할 수 있다. 제1 입력 데이터 스트림 12에서의 제2 유닛 01은 제1 데이터 스트림 21에서의 제2 유닛 03이다. 유사하게, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12를 제1 데이터 스트림 21로서 멀티플렉싱할 수 있다.
도 6에 도시된 실시형태에서 제2 유닛의 수량은 단지 본원에서의 기술적인 해법을 당업자가 더 잘 이해할 수 있게 하려는 것이지, 제2 유닛의 수량을 제한하려는 것이 아니라는 점을 이해할 수 있을 것이다.
설명의 편의상, 제1 데이터 스트림을 취득하기 위해 데이터 유닛 세트를 유닛으로 사용해서 S 개의 제1 입력 데이터 스트림을 폴링하는 방식(예를 들어, 도 5에 도시된 방식)을, 아래에서는 S 개의 제1 입력 데이터 스트림이 제1 데이터 스트림으로서 멀티플렉싱되는 제1 폴링 모드라고 한다. 제1 데이터 스트림을 취득하기 위해 제2 유닛을 유닛으로 사용해서 S 개의 제1 입력 데이터 스트림을 폴링하는 방식(예를 들어, 도 6에 도시된 방식)을, 아래에서는 S 개의 제1 입력 데이터 스트림이 제1 데이터 스트림으로서 멀티플렉싱되는 제2 폴링 모드라고 한다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스는 S 개의 제1 입력 데이터 스트림을 취득하고, S 개의 제1 입력 데이터 스트림 중 적어도 하나는 제1 데이터 유닛 및 아이들 데이터 유닛을 포함한다. 제1 네트워크 요소 디바이스는 S 개의 제1 입력 데이터 스트림에서 데이터 스트림의 제1 데이터 유닛들을 제1 데이터 스트림으로서 멀티플렉싱하고, S는 2보다 크거나 같은 양의 정수이다. 전술한 기술적인 해법에 기초하여, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱할 경우, 제1 네트워크 요소 디바이스는 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들만을 제1 데이터 스트림으로서 멀티플렉싱한다. 즉, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱할 경우, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림들에서 제1 데이터 유닛들을 멀티플렉싱하고 아이들 데이터 유닛들을 삭제한다.
선택적으로, 일부 실시형태들에 있어서, S 개의 제1 입력 데이터 스트림은 동일한 클라이언트 디바이스 그룹의 입력 데이터 스트림들일 수 있다.
S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 제1 데이터 스트림으로서 멀티플렉싱할 경우, 제1 네트워크 요소 디바이스는 대안적으로 제1 폴링 모드 또는 제2 폴링 모드로 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 제1 데이터 스트림으로서 멀티플렉싱할 수 있다.
도 15는 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하고 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이다. 도 15에 도시된 바와 같이, 2 개의 제1 입력 데이터 스트림은 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12이다. 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12는 제1 데이터 스트림 21로서 멀티플렉싱된다.
구체적으로, 도 15는 제1 입력 데이터 스트림 11이 하나의 데이터 유닛 세트를 포함하고, 데이터 유닛 세트가 5 개의 데이터 유닛을 포함한다는 것을 도시한다. 5 개의 데이터 유닛은 데이터 유닛 00, 데이터 유닛 01, 데이터 유닛 02, 데이터 유닛 03, 및 데이터 유닛 04이다. 도 15는 제1 입력 데이터 스트림 12가 하나의 데이터 유닛 세트를 포함하고, 데이터 유닛 세트가 5 개의 데이터 유닛을 포함한다는 것을 도시한다. 5 개의 데이터 유닛은 데이터 유닛 10, 데이터 유닛 11, 데이터 유닛 12, 데이터 유닛 13, 및 데이터 유닛 14이다. 데이터 유닛 01 및 데이터 유닛 13은 아이들 데이터 유닛이다.
제1 네트워크 요소 디바이스는 먼저 제1 입력 데이터 스트림 11에서 데이터 유닛 00, 데이터 유닛 02, 데이터 유닛 03, 및 데이터 유닛 04를 취득할 수 있다.
이어서, 제1 네트워크 요소 디바이스는 제1 입력 데이터 스트림 12에서 데이터 유닛 10, 데이터 유닛 11, 데이터 유닛 12, 및 데이터 유닛 14를 취득할 수 있다.
이렇게 해서, 제1 네트워크 요소 디바이스는 제1 폴링 모드로 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12를 제1 데이터 스트림 21로서 멀티플렉싱할 수 있다.
도 15에 도시된 실시형태에서 제1 데이터 유닛의 수량 및 데이터 유닛 세트의 수량은 단지 본원에서의 기술적인 해법을 당업자가 더 잘 이해할 수 있게 하려는 것이지, 제1 데이터 유닛의 수량 및 데이터 유닛 세트의 수량을 제한하려는 것이 아니라는 점을 이해할 수 있을 것이다.
도 16은 S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들을 폴링을 통해 취득하고 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 개략도이다. 도 16에 도시된 바와 같이, 2 개의 제1 입력 데이터 스트림은 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12이다. 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12는 제1 데이터 스트림 21로서 멀티플렉싱된다.
구체적으로, 도 16은 제1 입력 데이터 스트림 11이 5 개의 데이터 유닛을 포함한다는 것을 도시한다. 5 개의 데이터 유닛은 데이터 유닛 00, 데이터 유닛 01, 데이터 유닛 02, 데이터 유닛 03, 및 데이터 유닛 04이다. 도 16은 제1 입력 데이터 스트림 12가 5 개의 데이터 유닛을 포함한다는 것을 도시한다. 5 개의 데이터 유닛은 데이터 유닛 10, 데이터 유닛 11, 데이터 유닛 12, 데이터 유닛 13, 및 데이터 유닛 14이다. 데이터 유닛 01 및 데이터 유닛 13은 아이들 데이터 유닛이다.
제1 네트워크 요소 디바이스는 먼저 제1 입력 데이터 스트림 11에서 데이터 유닛 00을 취득하고, 이어서 제1 입력 데이터 스트림 12에서 데이터 유닛 10을 취득하고, 이어서 제1 입력 데이터 스트림 11에서 데이터 유닛 02를 취득하고, 이어서 제1 입력 데이터 스트림 12에서 데이터 유닛 11을 취득하고, 이어서 제1 입력 데이터 스트림 11에서 데이터 유닛 03을 취득하고, 이어서 제1 입력 데이터 스트림 12에서 데이터 유닛 12를 취득하고, 이어서 제1 입력 데이터 스트림 11에서 데이터 유닛 04를 취득하고, 이어서 제1 입력 데이터 스트림 12에서 데이터 유닛 14를 취득할 수 있다.
이렇게 해서, 제1 네트워크 요소 디바이스는 제2 폴링 모드로 제1 입력 데이터 스트림 11 및 제1 입력 데이터 스트림 12를 제1 데이터 스트림 21로서 멀티플렉싱할 수 있다.
도 16에 도시된 실시형태에서 제1 데이터 패딩 유닛의 수량은 단지 본원에서의 기술적인 해법을 당업자가 더 잘 이해할 수 있게 하려는 것이지, 제1 데이터 패딩 유닛의 수량을 제한하려는 것이 아니라는 점을 이해할 수 있을 것이다.
제1 데이터 스트림은 표시 정보를 더 포함할 수 있고, 표시 정보는 제1 네트워크 요소 디바이스에 의해 사용되는 폴링 모드를 표시하는 데 사용된다. 표시 정보는 각각의 데이터 유닛에 대응하는 입력 데이터 스트림을 더 표시할 수 있다. 디멀티플렉싱을 수행하는 네트워크 요소 디바이스는 표시 정보에 따라 제1 데이터 스트림을 S 개의 데이터 스트림으로 복원할 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제2 입력 데이터 스트림을 취득― S 개의 제2 입력 데이터 스트림 각각은 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 포함하고, 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, S 개의 제2 입력 데이터 스트림 각각에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 입력 데이터 스트림을 취득하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 제2 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
선택적으로, 일부 실시형태들에 있어서, S 개의 제1 입력 데이터 스트림이 멀티플렉싱된 후에 취득되는 제1 데이터 스트림은 직렬 데이터 스트림일 수 있다. 예를 들어, 도 5 및 도 6에 도시된 제1 데이터 스트림이 직렬 데이터 스트림이다.
선택적으로, 일부 다른 실시형태들에 있어서, S 개의 제1 입력 데이터 스트림이 멀티플렉싱된 후에 취득되는 제1 데이터 스트림은 병렬 데이터 스트림일 수 있다.
도 7은 본원의 실시형태에 따른 한 타입의 제1 데이터 스트림의 개략도이다. 도 5에서의 2개의 제1 입력 데이터 스트림이 여전히 예로서 사용된다. 도 7에서의 제1 데이터 스트림은 병렬 데이터 스트림이다. 도 7에 도시된 바와 같이, 제1 데이터 스트림 21에서의 제2 유닛 00 내지 19는 제1 데이터 스트림 21에서의 제2 유닛 20 내지 39와 병렬이다. 제1 데이터 스트림 21에서의 제2 유닛 40 내지 59는 제1 데이터 스트림 21에서의 제2 유닛 60 내지 79와 병렬이다. 도 7에서 제1 데이터 스트림 21에서의 제2 유닛 00 내지 19는 제1 입력 데이터 스트림 11에서의 제2 유닛 00 내지 19이다. 제1 데이터 스트림 21에서의 제2 유닛 20 내지 39는 제1 입력 데이터 스트림 12에서의 제2 유닛 00 내지 19이다. 제1 데이터 스트림 21에서의 제2 유닛 40 내지 59는 제1 입력 데이터 스트림 11에서의 제2 유닛 20 내지 39이다. 제1 데이터 스트림 21에서의 제2 유닛 60 내지 79는 제1 입력 데이터 스트림 12에서의 제2 유닛 20 내지 39이다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱하는 단계는, 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림에서 각각의 데이터 스트림의 제1 데이터 유닛을 취득하는 단계; 및 S 개의 제1 입력 데이터 스트림의 제1 데이터 유닛들을 제1 데이터 스트림으로서 결합하는 단계를 포함한다. 즉, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱할 경우, 제1 네트워크 요소 디바이스는 아이들 데이터 유닛을 스킵하고, S 개의 제1 입력 데이터 스트림에서 제1 데이터 유닛들만을 제1 데이터 스트림으로서 멀티플렉싱한다. 제1 네트워크 요소 디바이스가 아이들 데이터 유닛을 스킵하고 S 개의 제1 입력 데이터 스트림을 멀티플렉싱하는 멀티플렉싱 방식은, 제1 네트워크 요소 디바이스가 S 개의 제1 입력 데이터 스트림에서 모든 데이터 유닛을 제1 데이터 스트림으로서 멀티플렉싱하는 방식과 동일하므로, 여기서는 그 세부 내용을 다시 설명하지 않는다. 전술한 기술적인 해법에 기초하여, 제1 데이터 스트림은 아이들 데이터 유닛을 포함하지 않는다. 따라서, 아이들 데이터 유닛을 추가 또는 삭제함으로써 야기되는 무질서의 문제가 발생하지 않는다. 이 경우, 입구 노드는 레이트 조정을 위해 아이들 데이터 유닛을 직접 추가할 수 있다. 대안적으로, 네트워크 내의 중간 노드가 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 네트워크 내의 출구 노드는 아이들 데이터 유닛을 직접 삭제할 수 있다.
선택적으로, 일부 실시형태들에 있어서, S 개의 제1 입력 데이터 스트림은 동일한 사용자 그룹의 입력 데이터 스트림들일 수 있다.
선택적으로, 일부 실시형태들에 있어서, 제2 데이터 스트림은 사용자 데이터 유닛을 더 포함할 수 있다. 사용자 데이터 유닛은 사용자 정보, 운영, 관리, 및 유지(Operation Administration Maintenance, MOA) 정보, 및 자동 보호 전환(Auto Protection Switch, APS) 프로토콜 정보 중 하나 이상을 운반하는 데 사용된다. 사용자 정보는 사용자 그룹 식별자, 사용자 식별자, 및 사용자 시퀀스 정보 중 하나 이상을 포함하고, 사용자 시퀀스 정보는 사용자 그룹에 포함되는 적어도 하나의 사용자의 시간 순서를 사용자 그룹에 표시하는 데 사용된다. 이렇게 해서, 네트워크 내의 각각의 노드는 전술한 정보를 사용해서 데이터 스트림에서 데이터 유닛을 유지 및 관리할 수 있다.
도 8은 본원의 실시형태에 따른 다른 데이터 스트림 처리 방법의 개략적인 흐름도이다.
801. 제1 네트워크 요소 디바이스는 제1 데이터 스트림을 취득하고, 제1 데이터 스트림은 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛을 포함한다.
802. 제1 네트워크 요소 디바이스는 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하고, 제2 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함하고, 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일하다.
기술적인 해법에 따르면, 네트워크에 입력되는 데이터 스트림의 데이터 유닛 및 네트워크에 의해 출력되는 데이터 유닛이 무질서해지는 것을 회피할 수 있다.
도 8에 도시된 실시형태에서의 제1 네트워크 요소 디바이스는 네트워크 내의 출구 노드일 수 있다. 도 8의 방법에 따르면, 제1 네트워크 요소 디바이스에 의해 결정되는 제1 데이터 스트림은 네트워크에 입력되는 데이터 스트림과 동일하다.
제1 데이터 유닛은 클라이언트 디바이스로부터의 것이다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제1 데이터 패딩 유닛 및 제1 데이터 유닛을 취득하는 단계, 및 제2 데이터 스트림을 결정하는 단계를 포함한다. 제1 데이터 패딩 유닛은 아이들 데이터 유닛일 수 있다. 즉, 제2 데이터 스트림을 취득할 경우, 제1 네트워크 요소 디바이스는 제2 데이터 패딩 유닛을 스킵하고, 제1 데이터 스트림에서 제1 데이터 패딩 유닛 및 제1 데이터 유닛만을 취득할 수 있다.
선택적으로, 일부 다른 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 취득하는 단계; 및 제1 네트워크 요소 디바이스에 의해, 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 제2 데이터 스트림을 취득― 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계를 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 취득된 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
선택적으로, 일부 실시형태들에 있어서, 방법은, 제1 네트워크 요소 디바이스에 의해, 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱하는 단계, 및 S 개의 제1 출력 데이터 스트림을 출력하는 단계를 더 포함한다.
선택적으로, 일부 실시형태들에 있어서, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림에서 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 취득하는 단계, 및 제2 데이터 스트림을 결정하는 단계를 포함한다. 방법은, 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 S 개의 제2 출력 데이터 스트림으로서 디멀티플렉싱하는 단계; 제1 네트워크 요소 디바이스에 의해, S 개의 제2 출력 데이터 스트림의 각각의 출력 데이터 스트림에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 출력 데이터 스트림을 취득― 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계; 및 제1 네트워크 요소 디바이스에 의해, S 개의 제1 출력 데이터 스트림을 출력하는 단계를 더 포함한다. 전술한 기술적인 해법에 기초하여, 네트워크 내의 중간 노드는 여전히 종래 기술의 레이트 매칭 해법을 따를 수 있다. 즉, 전술한 기술적인 해법에 기초하여, 중간 노드는 취득된 데이터 스트림에서 아이들 데이터 유닛을 직접 추가 또는 삭제할 수 있다. 이렇게 해서, 중간 노드를 구성할 필요 없이, 출력될 조정된 제1 데이터 스트림의 무질서는 네트워크에서 입구 노드 및 출구 노드를 재구성하는 것만으로 회피될 수 있다.
도 8에서의 제1 네트워크 요소 디바이스와 도 2에서의 제1 네트워크 요소 디바이스는 서로 다른 네트워크 요소 디바이스임을 이해할 수 있을 것이다. 도 2에서의 제1 네트워크 요소 디바이스는 네트워크 내의 입구 노드 또는 중간 노드이다. 도 8에 도시된 제2 네트워크 요소 디바이스는 네트워크 내의 출구 노드이다. 설명의 편의상, 출구 노드는 도 8에서의 제1 네트워크 요소 디바이스를 나타내기 위해 사용될 수 있고, 입구 노드는 도 2에서의 제1 네트워크 요소 디바이스를 나타내기 위해 사용될 수 있다. 입구 노드는 폴링 모드를 출구 노드에 표시할 수 있다. 예를 들어, 입구 노드는 데이터 스트림에서 오버헤드(Overhead, OH)를 사용해서 폴링 모드를 출구 노드에 표시할 수 있다. 다른 예의 경우, 입구 노드는 데이터 스트림에서 다른 데이터 유닛을 사용해서 폴링 모드를 출구 노드에 표시할 수 있다. 다른 예의 경우, 입구 노드 및 출구 노는 2 가지의 폴링 모드 중 하나를 사용하도록 사전 구성될 수 있다.
예를 들어, 입구 노드는, 오버헤드를 사용함으로써, 입구 노드가 제1 폴링 모드로 S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱한다는 것을 표시할 수 있다. 이 경우, 출구 노드는 취득된 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 상응하게 디멀티플렉싱할 수 있다. 보다 구체적으로, 입구 노드는, OH를 사용함으로써, 제1 데이터 스트림에서 각각의 유닛에 대응하는 입력 데이터 스트림을 더 표시할 수 있다. 예를 들어, 입구 노드는, 제2 데이터 스트림에서 00 번째 내지 19 번째 유닛이 제1 입력 데이터 스트림 11에 대응하고, 20 번째 내지 39 번째 유닛이 제1 입력 데이터 스트림 12에 대응하고, 40 번째 내지 59 번째 유닛이 제1 입력 데이터 스트림 11에 대응하고, 60 번째 내지 79 번째 유닛이 제1 입력 데이터 스트림 12에 대응하는 등임을 표시할 수 있다. 이렇게 해서, 제2 데이터 스트림을 디멀티플렉싱할 경우, 출구 노드는 입구 노드의 표시에 따라 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱할 수 있다. 입구 노드는 제2 데이터 스트림에서 각각의 유닛에 대응하는 입력 데이터 스트림을 복수의 방식으로 표시할 수 있다. 예를 들어, 입구 노드는 각각의 유닛에 대응하는 입력 데이터 스트림을 직접 표시할 수 있다. 이렇게 해서, 출구 노드는 제2 데이터 스트림에서 각각의 유닛에 대응하는 입력 데이터 스트림을 직접 결정할 수 있다. 다른 예의 경우, 입구 노드는 제1 입력 데이터 스트림에 대응하는 제1 유닛 및 연속 유닛의 길이를 표시할 수 있다. 이렇게 해서, 출구 노드는, 입구 노드에 의해 표시되는 정보에 기초하여, 각각의 유닛에 대응하는 입력 데이터 스트림을 결정할 수 있다. 다른 예의 경우, 입구 노드는, 제1 입력 데이터 스트림이 폴링을 통해 취득될 때 취득되는 제1 유닛, 각각의 폴링마다 취득되는 유닛들의 길이, 및 폴링이 수행되는 제1 입력 데이터 스트림의 수량을 표시할 수 있다. 이렇게 해서, 출구 노드는, 입구 노드에 의해 표시되는 정보에 기초하여, 각각의 유닛에 대응하는 입력 데이터 스트림을 결정할 수 있다. 각각의 유닛에 대응하는 입력 데이터 스트림을 결정한 후에, 출구 노드는 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱할 수 있다.
유사하게, 입구 노드는, 오버헤드를 사용함으로써, 입구 노드가 제2 폴링 모드로 S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱한다는 것을 표시할 수 있다. 이 경우, 출구 노드는 취득된 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 상응하게 디멀티플렉싱할 수 있다.
도 9는 본원의 실시형태에 따른 네트워크 요소 디바이스의 구조 블록도이다. 도 9에 도시된 바와 같이, 네트워크 요소 디바이스(900)는 취득부(901) 및 처리부(902)를 포함한다. 네트워크 요소 디바이스(900)는 도 3에 도시된 실시형태에서 제1 네트워크 요소 디바이스에 의해 수행되는 단계들을 수행할 수 있다.
취득부(901)는 제1 데이터 스트림을 취득하도록 구성된다. 제1 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함한다.
처리부(902)는 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하도록 구성된다. 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일하고, 제2 데이터 스트림은 조정된 제1 데이터 스트림이다.
선택적으로, 일부 실시형태들에 있어서, 취득부(901)는 제3 데이터 스트림을 취득하도록 더 구성된다. 제3 데이터 스트림은 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 포함하고, 제2 데이터 패딩 유닛은 아이들 데이터 유닛이다. 취득부(901)는 제3 데이터 스트림에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 제1 데이터 스트림을 취득하도록 더 구성된다.
선택적으로, 일부 실시형태들에 있어서, 처리부(902)는 구체적으로 제2 데이터 패딩 유닛을 제1 데이터 스트림에 추가하도록 구성된다. 제2 데이터 스트림은 N 개의 연속 유닛을 포함하고, N 개의 연속 유닛 중 K 개의 연속 유닛은 제2 데이터 패딩 유닛이고, N 개의 연속 유닛 중 K 개의 연속 유닛 이외의 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, K는 1보다 크거나 같은 양의 정수이고, N은 K보다 큰 양의 정수이다.
선택적으로, 일부 실시형태들에 있어서, 제1 데이터 스트림은 제2 데이터 패딩 유닛을 더 포함하고, 처리부(902)는 구체적으로 제1 레이트 및 제2 레이트에 기초하여 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하도록 구성된다. 제1 레이트는 제1 네트워크 요소 디바이스에 의해 수신되는 제1 데이터 스트림의 레이트이고, 제2 레이트는 제1 네트워크 요소 디바이스가 제2 데이터 스트림을 송신하는 레이트이다.
선택적으로, 일부 실시형태들에 있어서, 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 제1 유닛 세트는 N 개의 연속 유닛을 포함하고, 제1 유닛 세트에 포함되는 N 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K1 개의 제1 유닛을 포함하고, 제1 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, N은 2보다 크거나 같은 양의 정수이고, M1 및 K1은 1보다 크거나 같은 양의 정수이고, M1과 K1의 합은 N이다. 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 제2 유닛 세트는 N 개의 연속 유닛을 포함하고, 제2 유닛 세트에 포함되는 N 개의 연속 유닛은 M2 개의 제2 데이터 패딩 유닛 및 K2 개의 제1 유닛을 포함하고, M2는 0보다 크거나 같은 양의 정수이고, K2는 1보다 크거나 같은 양의 정수이고, M2와 K2의 합은 N이다. K1 개의 제1 유닛은 K2 개의 제1 유닛의 서브세트이거나, 또는 K2 개의 제1 유닛은 K1 개의 제1 유닛의 서브세트이거나, 또는 K2 개의 제1 데이터 유닛은 K1 개의 제1 유닛과 동일하다.
선택적으로 일부 실시형태들에 있어서, 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 제1 유닛 세트는 N1 개의 연속 유닛을 포함하고, N1 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함하고, 제1 유닛은 제1 데이터 유닛 또는 제1 데이터 패딩 유닛이고, N1은 2보다 크거나 같은 양의 정수이고, M1 및 K는 1보다 크거나 같은 양의 정수이고, M1과 K의 합은 N1이다. 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 제2 유닛 세트는 N2 개의 연속 유닛을 포함하고, N2 개의 연속 유닛은 M2 개의 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함한다. M2는 0보다 크거나 같은 양의 정수이고, M2와 K의 합은 N2이다.
선택적으로, 일부 실시형태들에 있어서, 네트워크 요소 디바이스(900)는, S 개의 제1 입력 데이터 스트림을 취득하고, S 개의 제1 입력 데이터 스트림을 제1 데이터 스트림으로서 멀티플렉싱― S는 2보다 크거나 같은 양의 정수임 ―하도록 구성되는 멀티플렉싱부(903)를 더 포함할 수 있다.
선택적으로, 일부 실시형태들에 있어서, 멀티플렉싱부(903)는, 구체적으로 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고, 취득된 제2 유닛들을 제1 데이터 스트림으로서 결합― 제2 유닛은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하도록 구성된다.
선택적으로, 일부 실시형태들에 있어서, S 개의 제1 입력 데이터 스트림의 각각의 입력 데이터 스트림은 T 개의 데이터 유닛 세트를 포함하고, 멀티플렉싱부(903)는 구체적으로 매번 하나의 제1 입력 데이터 스트림에서 P 개의 데이터 유닛 세트의 모든 제2 유닛을 취득― P는 1보다 크거나 같은 양의 정수임 ―하도록 구성된다.
선택적으로, 일부 실시형태들에 있어서, 멀티플렉싱부(903)는 구체적으로 매번 하나의 제1 입력 데이터 스트림에서 Q 개의 제2 유닛을 취득― Q는 1보다 크거나 같은 양의 정수임 ―하도록 구성된다.
선택적으로, 일부 실시형태들에 있어서, 멀티플렉싱부(903)는, 구체적으로 S 개의 제2 입력 데이터 스트림을 취득하고, S 개의 제2 입력 데이터 스트림 각각에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 입력 데이터 스트림을 취득― S 개의 제2 입력 데이터 스트림 각각은 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 포함하고, 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하도록 구성된다.
취득부(901), 처리부(902), 및 멀티플렉싱부(903)의 구체적인 기능 및 유익한 효과에 대해서는, 도 3에 도시된 실시형태를 참조한다. 본 명세서에서는 세부 내용을 다시 설명하지 않는다.
도 10은 본원의 실시형태에 따른 네트워크 요소 디바이스의 구조 블록도이다. 도 10에 도시된 바와 같이, 네트워크 요소 디바이스(1000)는 취득부(1001) 및 처리부(1002)를 포함한다. 네트워크 요소 디바이스(1000)는 도 8에 도시된 실시형태에서 제1 네트워크 요소 디바이스에 의해 수행되는 단계들을 수행할 수 있다.
취득부(1001)는 제1 데이터 스트림을 취득― 제1 데이터 스트림은 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛을 포함함 ―하도록 구성된다.
처리부(1002)는 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정― 제2 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함하고, 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛의 상대 위치와 동일함 ―하도록 구성된다.
선택적으로, 일부 실시형태들에 있어서, 처리부(1002)는, 구체적으로 제1 데이터 스트림에서 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 취득하고, 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 제2 데이터 스트림을 취득― 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하도록 구성된다.
선택적으로, 일부 실시형태들에 있어서, 네트워크 요소 디바이스(1000)는, 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱하고, S 개의 제1 출력 데이터 스트림을 출력― S는 2보다 크거나 같은 양의 정수임 ―하도록 구성되는 디멀티플렉싱부(1003)를 더 포함할 수 있다. 선택적으로, 일부 실시형태들에 있어서, 처리부(1002)는 구체적으로 제1 데이터 스트림에서 제1 데이터 패딩 유닛 및 제1 데이터 유닛을 취득하고, 제2 데이터 스트림을 결정하도록 구성된다.
선택적으로, 일부 실시형태들에 있어서, 처리부(1002)는 구체적으로 제1 데이터 스트림에서 제1 데이터 유닛 및 제2 데이터 패딩 유닛을 취득하고, 제2 데이터 스트림을 결정하도록 구성된다. 네트워크 요소 디바이스는, 제1 데이터 스트림을 S 개의 제2 출력 데이터 스트림으로서 디멀티플렉싱하고, S 개의 제2 출력 데이터 스트림의 각각의 출력 데이터 스트림에서 제2 데이터 패딩 유닛을 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 출력 데이터 스트림을 취득하고, S 개의 제1 출력 데이터 스트림을 출력― 제1 데이터 패딩 유닛은 아이들 데이터 유닛이고, S는 2보다 크거나 같은 양의 정수임 ―하도록 구성되는 디멀티플렉싱부(1003)를 더 포함한다.
취득부(1001), 처리부(1002), 및 디멀티플렉싱부(1003)의 구체적인 기능 및 유익한 효과에 대해서는, 도 8에 도시된 실시형태를 참조한다. 본 명세서에서는 세부 내용을 다시 설명하지 않는다.
도 11은 본원의 실시형태에 따른 다른 네트워크 요소 디바이스의 구조 블록도이다. 도 11에서의 네트워크 요소 디바이스(1100)는 메모리(1101) 및 프로세서(1102)를 포함한다.
메모리(1101)는 프로그램을 저장하도록 구성된다.
프로세서(1102)는 메모리(1101)에 저장된 프로그램을 실행하도록 구성되고, 프로그램의 실행시에, 네트워크 요소 디바이스(1100)는 도 3의 실시형태에서 제공된 방법을 구현할 수 있게 된다.
네트워크 요소 디바이스(1100)는 소프트웨어를 사용해서 도 3의 방법의 일부 또는 전부를 구현하기 위해 사용될 수 있다.
메모리(1101)는 물리적으로 독립적인 유닛일 수 있거나, 또는 프로세서(1102)와 통합될 수 있다.
선택적으로, 도 3의 방법의 일부 또는 전부가 소프트웨어를 사용해서 구현될 경우, 네트워크 요소 디바이스(1100)는 대안적으로 프로세서(1102)만을 포함할 수 있다. 프로그램을 저장하도록 구성되는 메모리(1101)는 장치(1100) 외부에 위치된다. 프로세서(1102)는 회로/전선을 통해 메모리(1101)에 연결되고, 메모리(1101)에 저장된 프로그램을 판독 및 실행하도록 구성된다.
프로세서(1102)는 중앙 처리 장치(central processing unit, CPU), 네트워크 프로세서(network processor, NP), 또는 CPU와 NP의 조합일 수 있다.
프로세서(1102)는 하드웨어 칩을 더 포함할 수 있다. 하드웨어 칩은 주문형 집적 회로(application-specific integrated circuit, ASIC), 프로그램 가능 논리 디바이스(programmable logic device, PLD), 또는 그 조합일 수 있다. PLD는 복합 프로그램 가능 논리 디바이스(complex programmable logic device, CPLD), 필드-프로그램 가능 게이트 어레이(field-programmable gate array, FPGA), 일반 어레이 논리(generic array logic, GAL), 또는 그 임의의 조합일 수 있다.
메모리(1101)는 랜덤 액세스 메모리(random-access memory, RAM)와 같은 휘발성 메모리(volatile memory)를 포함할 수 있거나; 또는 메모리(1101)는 플래시 메모리(flash memory), 하드 디스크 드라이브(hard disk drive, HDD), 또는 솔리드-스테이트 드라이브(solid-state drive, SSD)와 같은 비휘발성 메모리(non-volatile memory)를 포함할 수 있거나; 또는 메모리(1101)는 전술한 타입의 메모리들의 조합을 포함할 수 있다.
도 12는 본원의 실시형태에 따른 다른 네트워크 요소 디바이스의 구조 블록도이다. 도 12에서의 네트워크 요소 디바이스(1200)는 메모리(1201) 및 프로세서(1202)를 포함한다.
메모리(1201)는 프로그램을 저장하도록 구성된다.
프로세서(1202)는 메모리(1201)에 저장된 프로그램을 실행하도록 구성되고, 프로그램의 실행시에, 네트워크 요소 디바이스(1200)는 도 8의 실시형태에서 제공된 방법을 구현할 수 있게 된다.
네트워크 요소 디바이스(1200)는 소프트웨어를 사용해서 도 8의 방법의 일부 또는 전부를 구현하기 위해 사용될 수 있다.
메모리(1201)는 물리적으로 독립적인 유닛일 수 있거나, 또는 프로세서(1202)와 통합될 수 있다.
선택적으로, 도 8의 방법의 일부 또는 전부가 소프트웨어를 사용해서 구현될 경우, 네트워크 요소 디바이스(1200)는 대안적으로 프로세서(1202)만을 포함할 수 있다. 프로그램을 저장하도록 구성되는 메모리(1201)는 장치(1200) 외부에 위치된다. 프로세서(1202)는 회로/전선을 통해 메모리(1201)에 연결되고, 메모리(1201)에 저장된 프로그램을 판독 및 실행하도록 구성된다.
프로세서(1202)는 중앙 처리 장치(central processing unit, CPU), 네트워크 프로세서(network processor, NP), 또는 CPU와 NP의 조합일 수 있다.
프로세서(1202)는 하드웨어 칩을 더 포함할 수 있다. 하드웨어 칩은 주문형 집적 회로(application-specific integrated circuit, ASIC), 프로그램 가능 논리 디바이스(programmable logic device, PLD), 또는 그 조합일 수 있다. PLD는 복합 프로그램 가능 논리 디바이스(complex programmable logic device, CPLD), 필드-프로그램 가능 게이트 어레이(field-programmable gate array, FPGA), 일반 어레이 논리(generic array logic, GAL), 또는 그 임의의 조합일 수 있다.
메모리(1201)는 랜덤 액세스 메모리(random-access memory, RAM)와 같은 휘발성 메모리(volatile memory)를 포함할 수 있거나; 또는 메모리(1201)는 플래시 메모리(flash memory), 하드 디스크 드라이브(hard disk drive, HDD), 또는 솔리드-스테이트 드라이브(solid-state drive, SSD)와 같은 비휘발성 메모리(non-volatile memory)를 포함할 수 있거나; 또는 메모리(1201)는 전술한 타입의 메모리들의 조합을 포함할 수 있다.
본원의 다른 양태는 컴퓨터-판독 가능 저장 매체를 제공한다. 컴퓨터-판독 가능 저장 매체는 명령어를 저장하고, 명령어가 컴퓨터 상에서 실행될 때, 컴퓨터는 도 3에 도시된 방법을 수행할 수 있게 된다.
본원의 다른 양태는 명령어를 포함하는 컴퓨터 프로그램 제품을 제공하고, 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행될 때, 컴퓨터는 도 3의 방법을 수행할 수 있게 된다.
본원의 다른 양태는 컴퓨터-판독 가능 저장 매체를 제공한다. 컴퓨터-판독 가능 저장 매체는 명령어를 저장하고, 명령어가 컴퓨터 상에서 실행될 때, 컴퓨터는 도 8의 방법을 수행할 수 있게 된다.
본원의 다른 양태는 명령어를 포함하는 컴퓨터 프로그램 제품을 제공하고, 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행될 때, 컴퓨터는 도 8에 도시된 방법을 수행할 수 있게 된다.
당업자라면, 본 명세서에 개시된 실시형태들에서 설명되는 실시예들과 조합하여, 유닛들 및 알고리즘 단계들이 전자 하드웨어에 의해, 또는 컴퓨터 소프트웨어와 전자 하드웨어의 조합에 의해 구현될 수 있음을 인식하고 있을 것이다. 기능들이 하드웨어에 의해 또는 소프트웨어에 의해 수행되는지의 여부는 기술적인 해법의 특정 용례 및 설계 제약에 의존한다. 당업자라면, 각각의 특정 용례에 대하여 설명된 기능들을 구현하기 위해 상이한 방법들을 사용할 수 있지만, 해당 구현은 본원의 범위를 벗어나는 것으로 간주되지 않아야 한다.
당업라자면, 편리하고 간략한 설명을 위해, 전술한 시스템, 장치, 및 유닛의 상세한 작업 프로세스에 대하여, 전술한 방법 실시형태들에서의 상응하는 프로세스를 참조할 것임을 명확하게 이해할 수 있으며, 여기서는 세부 내용을 다시 설명하지 않는다.
본원에서 제공되는 몇몇 실시형태들에 있어서는, 개시된 시스템, 장치, 및 방법이 다른 방식들로 구현될 수 있음을 이해해야 한다. 예를 들어, 설명된 장치 실시형태는 단지 예시일 뿐이다. 예를 들어, 유닛 구분은 단지 논리적인 기능 구분일 뿐이며, 실제 구현에 있어서는 다른 구분 방식들일 수 있다. 예를 들어, 복수의 유닛 또는 컴포넌트가 다른 시스템에 조합 또는 통합될 수 있거나, 일부 특징은 무시되거나 수행되지 않을 수도 있다. 또한, 디스플레이된 또는 논의된 상호 결합 또는 직접 결합 또는 통신 연결은 일부 인터페이스를 사용해서 구현될 수 있다. 장치들 또는 유닛들 사이의 간접 결합 또는 통신 연결은 전자적 형태, 기계적 형태, 또는 그 밖의 형태로 구현될 수 있다.
개별 부품들로서 설명된 유닛들은 물리적으로 분리될 수도, 또는 그렇지 않을 수도 있고, 유닛으로서 표시된 부품들은 물리적 유닛일 수도, 또는 그렇지 않을 수도 있고, 한 위치에 배치될 수 있거나, 또는 복수의 네트워크 유닛 상에 분포될 수도 있다. 유닛들의 일부 또는 전부는 실시형태들의 해법의 목적을 달성하기 위해 실제 요건에 기초하여 선택될 수 있다.
또한, 본원의 실시형태들에서의 기능 유닛들은 하나의 처리부에 통합될 수 있거나, 또는 해당 유닛들 각각은 물리적으로 단독으로 존재할 수 있거나, 또는 2개 이상의 유닛이 하나의 유닛으로 통합될 수 있다.
기능들이 소프트웨어 기능 유닛의 형태로 구현되고 독립적인 제품으로서 판매 또는 사용되는 경우, 해당 기능들은 컴퓨터 판독 가능 저장 매체에 저장될 수 있다. 이러한 이해에 기초하여, 본질적으로 본원의 기술적인 해법, 또는 선행 기술에 기여하는 부분, 또는 기술적인 해법의 일부는 소프트웨어 제품의 형태로 구현될 수 있다. 컴퓨터 소프트웨어 제품은 저장 매체에 저장되고, 컴퓨터 장치(개인용 컴퓨터, 서버, 또는 네트워크 장치일 수 있음)에 본원의 실시형태들에서 설명되는 방법들의 단계들의 전부 또는 일부를 수행하라고 지시하는 몇몇 명령어를 포함한다. 전술한 저장 매체는 USB 플래시 드라이브, 착탈식 하드 디스크, 리드-온리 메모리(Read-Only Memory, ROM), 랜덤 액세스 메모리(Random Access Memory, RAM), 자기 디스크, 또는 콤팩트 디스크와 같이, 프로그램 코드를 저장할 수 있는 임의의 매체를 포함한다.
전술한 설명은 단지 본원의 구체적인 구현예들이지, 본원의 보호 범위를 제한하려는 것은 아니다. 본원에 개시되는 기술적인 범위 내에서 당업자가 쉽게 알 수 있는 임의의 변형 또는 대체는 본원의 보호 범위 내에 있다. 따라서, 본원의 보호 범위는 청구항들의 보호 범위를 따르는 것으로 한다.
Claims (30)
- 데이터 스트림 처리 방법으로서,
제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득― 상기 제1 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치와 동일하고, 상기 제2 데이터 스트림은 조정된 제1 데이터 스트림임 ―하는 단계를 포함하며,
상기 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득― S는 2보다 크거나 같은 양의 정수임 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림을 상기 제1 데이터 스트림으로서 멀티플렉싱하는 단계를 포함하고,
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림을 상기 제1 데이터 스트림으로서 멀티플렉싱하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링(polling)을 통해 취득― 상기 제2 유닛은 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 취득된 제2 유닛들을 상기 제1 데이터 스트림으로서 결합하는 단계를 포함하는,
방법.
- 제1항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계 이전에, 상기 방법은,
상기 제1 네트워크 요소 디바이스에 의해, 제3 데이터 스트림을 취득― 상기 제3 데이터 스트림은 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 포함하고, 상기 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계를 더 포함하고;
상기 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제3 데이터 스트림에서 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 상기 제1 데이터 스트림을 취득하는 단계를 포함하는
방법.
- 제1항 또는 제2항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 스트림에 추가― 상기 제2 데이터 스트림은 N 개의 연속 유닛을 포함하고, 상기 N 개의 연속 유닛 중 K 개의 연속 유닛은 상기 제2 데이터 패딩 유닛이고, 상기 N 개의 연속 유닛 중 상기 K 개의 연속 유닛 이외의 유닛은 상기 제1 데이터 유닛 또는 상기 제1 데이터 패딩 유닛이고, K는 1보다 크거나 같은 양의 정수이고, N은 K보다 큰 양의 정수임 ―하는 단계를 포함하는
방법.
- 제1항 또는 제2항에 있어서,
상기 제1 데이터 스트림은 상기 제2 데이터 패딩 유닛을 더 포함하고, 상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 제1 레이트 및 제2 레이트에 기초하여 상기 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 상기 제1 레이트는 상기 제1 네트워크 요소 디바이스에 의해 수신되는 상기 제1 데이터 스트림의 레이트이고, 상기 제2 레이트는 상기 제1 네트워크 요소 디바이스가 상기 제2 데이터 스트림을 송신하는 레이트임 ―하는 단계를 포함하는
방법.
- 제4항에 있어서,
상기 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 상기 제1 유닛 세트는 N 개의 연속 유닛을 포함하고, 상기 제1 유닛 세트에 포함되는 상기 N 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K1 개의 제1 유닛을 포함하고, 상기 제1 유닛은 상기 제1 데이터 유닛 또는 상기 제1 데이터 패딩 유닛이고, N은 2보다 크거나 같은 양의 정수이고, M1 및 K1은 1보다 크거나 같은 양의 정수이고, M1과 K1의 합은 N이고; 상기 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 상기 제2 유닛 세트는 N 개의 연속 유닛을 포함하고, 상기 제2 유닛 세트에 포함되는 상기 N 개의 연속 유닛은 M2 개의 제2 데이터 패딩 유닛 및 K2 개의 제1 유닛을 포함하고, M2는 0보다 크거나 같은 양의 정수이고, K2는 1보다 크거나 같은 양의 정수이고, M2와 K2의 합은 N이며; 상기 K1 개의 제1 유닛은 상기 K2 개의 제1 유닛의 서브세트이거나, 또는 상기 K2 개의 제1 유닛은 상기 K1 개의 제1 유닛의 서브세트이거나, 또는 상기 K2 개의 제1 데이터 유닛은 상기 K1 개의 제1 유닛와 동일한
방법.
- 제4항에 있어서,
상기 제1 데이터 스트림은 제1 유닛 세트를 포함하고, 상기 제1 유닛 세트는 N1 개의 연속 유닛을 포함하고, 상기 N1 개의 연속 유닛은 M1 개의 제2 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함하고, 상기 제1 유닛은 상기 제1 데이터 유닛 또는 상기 제1 데이터 패딩 유닛이고, N1은 2보다 크거나 같은 양의 정수이고, M1 및 K는 1보다 크거나 같은 양의 정수이고, M1과 K의 합은 N1이고; 상기 제2 데이터 스트림은 제2 유닛 세트를 포함하고, 상기 제2 유닛 세트는 N2 개의 연속 유닛을 포함하고, 상기 N2 개의 연속 유닛은 M2 개의 데이터 패딩 유닛 및 K 개의 제1 유닛을 포함하고, M2는 0보다 크거나 같은 양의 정수이고, M2와 K의 합은 N2인
방법.
- 삭제
- 삭제
- 제1항에 있어서,
상기 S 개의 제1 입력 데이터 스트림 각각은 T 개의 데이터 유닛 세트를 포함하고, 상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 P 개의 데이터 유닛 세트의 모든 제2 유닛을 취득― P는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함하는
방법.
- 제1항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 매번 하나의 제1 입력 데이터 스트림에서 Q 개의 제2 유닛을 취득― Q는 1보다 크거나 같은 양의 정수임 ―하는 단계를 포함하는
방법.
- 제1항, 제9항 및 제10항 중 어느 한 항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, S 개의 제2 입력 데이터 스트림을 취득― 상기 S 개의 제2 입력 데이터 스트림 각각은 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 포함하고, 상기 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제2 입력 데이터 스트림 각각에서 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 상기 S 개의 제1 입력 데이터 스트림을 취득하는 단계를 포함하는
방법.
- 데이터 스트림 처리 방법으로서,
제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득― 상기 제1 데이터 스트림은 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛을 포함함 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정― 상기 제2 데이터 스트림은 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 포함하고, 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치는 상기 제2 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치와 동일함 ―하는 단계를 포함하며,
상기 제1 네트워크 요소 디바이스에 의해, 제1 데이터 스트림을 취득하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, S 개의 제1 입력 데이터 스트림을 취득― S는 2보다 크거나 같은 양의 정수임 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림을 상기 제1 데이터 스트림으로서 멀티플렉싱하는 단계를 포함하고,
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림을 상기 제1 데이터 스트림으로서 멀티플렉싱하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링(polling)을 통해 취득― 상기 제2 유닛은 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 포함함 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 취득된 제2 유닛들을 상기 제1 데이터 스트림으로서 결합하는 단계를 포함하는,
방법.
- 제12항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에서 상기 제1 데이터 패딩 유닛 및 상기 제1 데이터 유닛을 취득하고, 상기 제2 데이터 스트림을 결정하는 단계를 포함하는
방법.
- 제12항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 취득하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 상기 제2 데이터 스트림을 취득― 상기 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계를 포함하는
방법.
- 제12항 내지 제14항 중 어느 한 항에 있어서,
상기 방법은, 상기 제1 네트워크 요소 디바이스에 의해, 상기 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱하고, 상기 S 개의 제1 출력 데이터 스트림을 출력― S는 2보다 크거나 같은 양의 정수임 ―하는 단계를 더 포함하는
방법.
- 제12항에 있어서,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정하는 단계는,
상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 취득하고, 상기 제2 데이터 스트림을 결정하는 단계를 포함하고;
상기 방법은, 상기 제1 네트워크 요소 디바이스에 의해, 상기 제1 데이터 스트림을 S 개의 제2 출력 데이터 스트림으로서 디멀티플렉싱하는 단계;
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제2 출력 데이터 스트림 각각에서 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 출력 데이터 스트림을 취득― 상기 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하는 단계; 및
상기 제1 네트워크 요소 디바이스에 의해, 상기 S 개의 제1 출력 데이터 스트림을 출력― S는 2보다 크거나 같은 양의 정수임 ―하는 단계를 더 포함하는
방법.
- 네트워크 요소 디바이스로서,
제1 데이터 스트림을 취득― 상기 제1 데이터 스트림은 제1 데이터 유닛 및 제1 데이터 패딩 유닛을 포함함 ―하도록 구성되는 취득부;
상기 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치는 제2 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치와 동일하고, 상기 제2 데이터 스트림은 조정된 제1 데이터 스트림임 ―하도록 구성되는 처리부; 및
멀티플렉싱부를 포함하며,
상기 멀티플렉싱부는, S 개의 제1 입력 데이터 스트림을 취득하고, 상기 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고, 상기 취득된 제2 유닛들을 상기 제1 데이터 스트림으로서 결합하여 상기 S 개의 제1 입력 데이터 스트림을 상기 제1 데이터 스트림으로서 멀티플렉싱 하도록 구성되고,
S는 2보다 크거나 같은 양의 정수이고, 상기 제2 유닛은 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 포함하는,
네트워크 요소 디바이스.
- 제17항에 있어서,
상기 취득부는, 제3 데이터 스트림을 취득― 상기 제3 데이터 스트림은 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 포함하고, 상기 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하도록 더 구성되고;
상기 취득부는, 상기 제3 데이터 스트림에서 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 상기 제1 데이터 스트림을 취득하도록 더 구성되는
네트워크 요소 디바이스.
- 제17항 또는 제18항에 있어서,
상기 처리부는, 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 스트림에 추가― 상기 제2 데이터 스트림은 N 개의 연속 유닛을 포함하고, 상기 N 개의 연속 유닛 중 K 개의 연속 유닛은 상기 제2 데이터 패딩 유닛이고, 상기 N 개의 연속 유닛 중 상기 K 개의 연속 유닛 이외의 유닛은 상기 제1 데이터 유닛 또는 상기 제1 데이터 패딩 유닛이고, K는 1보다 크거나 같은 양의 정수이고, N은 K보다 큰 양의 정수임 ―하도록 더 구성되는
네트워크 요소 디바이스.
- 제17항 또는 제18항에 있어서,
상기 제1 데이터 스트림은 상기 제2 데이터 패딩 유닛을 더 포함하고, 상기 처리부는, 제1 레이트 및 제2 레이트에 기초하여 상기 제1 데이터 스트림에서 제2 데이터 패딩 유닛의 수량을 조정― 상기 제1 레이트는 상기 네트워크 요소 디바이스에 의해 수신되는 상기 제1 데이터 스트림의 레이트이고, 상기 제2 레이트는 상기 네트워크 요소 디바이스가 상기 제2 데이터 스트림을 송신하는 레이트임 ―하도록 더 구성되는
네트워크 요소 디바이스.
- 삭제
- 삭제
- 제17항에 있어서,
상기 S 개의 제1 입력 데이터 스트림 각각은 T 개의 데이터 유닛 세트를 포함하고, 상기 멀티플렉싱부는, 매번 하나의 제1 입력 데이터 스트림에서 P 개의 데이터 유닛 세트의 모든 제2 유닛을 취득― P는 1보다 크거나 같은 양의 정수임 ―하도록 더 구성되는
네트워크 요소 디바이스.
- 제17항에 있어서,
상기 멀티플렉싱부는, 매번 하나의 제1 입력 데이터 스트림에서 Q 개의 제2 유닛을 취득― Q는 1보다 크거나 같은 양의 정수임 ―하도록 더 구성되는
네트워크 요소 디바이스.
- 제17항, 제23항 및 제24항 중 어느 한 항에 있어서,
상기 멀티플렉싱부는, S 개의 제2 입력 데이터 스트림을 취득하고, 상기 S 개의 제2 입력 데이터 스트림 각각에서 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 상기 S 개의 제1 입력 데이터 스트림을 취득― 상기 S 개의 제2 입력 데이터 스트림 각각은 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 포함하고, 상기 제2 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하도록 더 구성되는
네트워크 요소 디바이스.
- 네트워크 요소 디바이스로서,
제1 데이터 스트림을 취득― 상기 제1 데이터 스트림은 제1 데이터 유닛, 제1 데이터 패딩 유닛, 및 제2 데이터 패딩 유닛을 포함함 ―하도록 구성되는 취득부;
상기 제1 데이터 스트림에 기초하여 제2 데이터 스트림을 결정― 상기 제2 데이터 스트림은 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 포함하고, 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치는 상기 제2 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛의 상대 위치와 동일함 ―하도록 구성되는 처리부; 및
멀티플렉싱부를 포함하며,
상기 멀티플렉싱부는, S 개의 제1 입력 데이터 스트림을 취득하고, 상기 S 개의 제1 입력 데이터 스트림에서 제2 유닛들을 폴링을 통해 취득하고, 상기 취득된 제2 유닛들을 상기 제1 데이터 스트림으로서 결합하여 상기 S 개의 제1 입력 데이터 스트림을 상기 제1 데이터 스트림으로서 멀티플렉싱 하도록 구성되고,
S는 2보다 크거나 같은 양의 정수이고, 상기 제2 유닛은 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 포함하는,
네트워크 요소 디바이스.
- 제26항에 있어서,
상기 처리부는, 상기 제1 데이터 스트림에서 상기 제1 데이터 패딩 유닛 및 상기 제1 데이터 유닛을 취득하고, 상기 제2 데이터 스트림을 결정하도록 더 구성되는
네트워크 요소 디바이스.
- 제26항에 있어서,
상기 처리부는, 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제1 데이터 패딩 유닛을 취득하고, 상기 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 상기 제2 데이터 스트림을 취득― 상기 제1 데이터 패딩 유닛은 아이들 데이터 유닛임 ―하도록 더 구성되는
네트워크 요소 디바이스.
- 제26항 내지 제28항 중 어느 한 항에 있어서,
상기 네트워크 요소 디바이스는, 상기 제2 데이터 스트림을 S 개의 제1 출력 데이터 스트림으로서 디멀티플렉싱하고, 상기 S 개의 제1 출력 데이터 스트림을 출력― S는 2보다 크거나 같은 양의 정수임 ―하도록 구성되는 디멀티플렉싱부를 더 포함하는
네트워크 요소 디바이스.
- 제26항에 있어서,
상기 처리부는, 상기 제1 데이터 스트림에서 상기 제1 데이터 유닛 및 상기 제2 데이터 패딩 유닛을 취득하고, 상기 제2 데이터 스트림을 결정하도록 더 구성되고;
상기 네트워크 요소 디바이스는, 상기 제1 데이터 스트림을 S 개의 제2 출력 데이터 스트림으로서 디멀티플렉싱하고, 상기 S 개의 제2 출력 데이터 스트림의 각각의 출력 데이터 스트림에서 제2 데이터 패딩 유닛을 상기 제1 데이터 패딩 유닛으로 대체하여 S 개의 제1 출력 데이터 스트림을 취득하고, 상기 S 개의 제1 출력 데이터 스트림을 출력― 상기 제1 데이터 패딩 유닛은 아이들 데이터 유닛이고, S는 2보다 크거나 같은 양의 정수임 ―하도록 구성되는 디멀티플렉싱부를 더 포함하는
네트워크 요소 디바이스.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810122800.9 | 2018-02-07 | ||
| CN201810122800.9A CN110120848B (zh) | 2018-02-07 | 2018-02-07 | 处理数据流的方法和网元设备 |
| PCT/CN2019/074488 WO2019154335A1 (zh) | 2018-02-07 | 2019-02-01 | 处理数据流的方法和网元设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200112962A KR20200112962A (ko) | 2020-10-05 |
| KR102387009B1 true KR102387009B1 (ko) | 2022-04-14 |
Family
ID=67519555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207024939A KR102387009B1 (ko) | 2018-02-07 | 2019-02-01 | 데이터 스트림 처리 방법 및 네트워크 요소 디바이스 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11606307B2 (ko) |
| EP (1) | EP3742684A4 (ko) |
| JP (1) | JP7110364B2 (ko) |
| KR (1) | KR102387009B1 (ko) |
| CN (1) | CN110120848B (ko) |
| WO (1) | WO2019154335A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112953675A (zh) * | 2019-12-10 | 2021-06-11 | 华为技术有限公司 | 一种数据传输方法、通信设备及存储介质 |
| WO2022246710A1 (zh) * | 2021-05-26 | 2022-12-01 | 华为技术有限公司 | 一种控制数据流传输的方法及通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107438029A (zh) * | 2016-05-27 | 2017-12-05 | 华为技术有限公司 | 转发数据的方法和设备 |
| WO2018000894A1 (zh) * | 2016-07-01 | 2018-01-04 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络*** |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781984B1 (en) * | 2000-08-30 | 2004-08-24 | Ciena Corporation | Techniques and architectures for implementing a data skew equalizer for data alignment in a distributed system |
| US7096462B2 (en) * | 2002-05-13 | 2006-08-22 | Microsoft Corporation | System and method for using data address sequences of a program in a software development tool |
| JP4888053B2 (ja) * | 2006-10-27 | 2012-02-29 | 富士通株式会社 | ６４ｂ／６６ｂ符号化処理用データ生成方法及び回路 |
| CN101309258B (zh) * | 2007-05-18 | 2012-11-21 | 华为技术有限公司 | 高速以太网介质无关接口码块的分发和接收方法及装置 |
| US8411677B1 (en) * | 2007-08-21 | 2013-04-02 | Qlogic, Corporation | Method and system for processing layered networking protocol packets |
| GB2454606C (en) * | 2009-02-02 | 2017-01-25 | Skype Ltd | Method of transmitting data in a communication system |
| US8848526B1 (en) * | 2011-02-24 | 2014-09-30 | Netlogic Microsystems, Inc. | Network processor with traffic shaping response bus interface |
| CN102959891B (zh) * | 2012-08-24 | 2015-07-08 | 华为技术有限公司 | 一种信号处理方法、***以及接收端 |
| US10320678B2 (en) * | 2014-03-21 | 2019-06-11 | Avago Technologies International Sales Pte. Limited | Mapping control protocol time onto a physical layer |
| CN106301678B (zh) * | 2015-06-08 | 2020-02-14 | 华为技术有限公司 | 一种数据处理的方法、通信设备及通信*** |
| US9800361B2 (en) | 2015-06-30 | 2017-10-24 | Ciena Corporation | Flexible ethernet switching systems and methods |
| US10200235B2 (en) * | 2015-10-31 | 2019-02-05 | Nicira, Inc. | Distributed database structure for logical and physical network data |
-
2018
- 2018-02-07 CN CN201810122800.9A patent/CN110120848B/zh active Active
-
2019
- 2019-02-01 WO PCT/CN2019/074488 patent/WO2019154335A1/zh unknown
- 2019-02-01 EP EP19751514.1A patent/EP3742684A4/en active Pending
- 2019-02-01 JP JP2020542652A patent/JP7110364B2/ja active Active
- 2019-02-01 KR KR1020207024939A patent/KR102387009B1/ko active IP Right Grant
-
2020
- 2020-08-04 US US16/984,578 patent/US11606307B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107438029A (zh) * | 2016-05-27 | 2017-12-05 | 华为技术有限公司 | 转发数据的方法和设备 |
| WO2018000894A1 (zh) * | 2016-07-01 | 2018-01-04 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络*** |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200366405A1 (en) | 2020-11-19 |
| KR20200112962A (ko) | 2020-10-05 |
| JP2021513780A (ja) | 2021-05-27 |
| EP3742684A1 (en) | 2020-11-25 |
| JP7110364B2 (ja) | 2022-08-01 |
| CN110120848A (zh) | 2019-08-13 |
| EP3742684A4 (en) | 2021-03-24 |
| WO2019154335A1 (zh) | 2019-08-15 |
| CN110120848B (zh) | 2022-04-05 |
| US11606307B2 (en) | 2023-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7122455B2 (ja) | トラフィック伝送方法、装置及びコンピュータ記憶媒体 | |
| JP7026802B2 (ja) | データ伝送方法、通信機器、および記憶媒体 | |
| JP6606240B2 (ja) | 放送システムにおけるマルチメディアデータの転送装置及び方法 | |
| JP5212956B2 (ja) | 同期スケジューリング方法および装置 | |
| JP6113861B2 (ja) | データ処理方法、通信ボードおよびデバイス | |
| US7649843B2 (en) | Methods and apparatus for controlling the flow of multiple signal sources over a single full duplex ethernet link | |
| KR102383297B1 (ko) | 서비스 주파수를 투명하게 전송하기 위한 방법 및 디바이스 | |
| KR102387009B1 (ko) | 데이터 스트림 처리 방법 및 네트워크 요소 디바이스 | |
| WO2011009402A1 (en) | Universal service transport transitional encoding | |
| US11349595B2 (en) | Service multiplexing method, service demultiplexing method, and related device | |
| EP4024752A1 (en) | Method and device for service processing, and storage medium | |
| KR20120056640A (ko) | Ｄｏｃｓｉｓ 데이터 전송을 위한 프레임 구성 방법 및 장치 | |
| EP4287544A1 (en) | Method for determining transmission time slot and related apparatus | |
| US9013982B2 (en) | M-pair mode protection switching | |
| JP7167345B2 (ja) | データ伝送方法、通信機器、および記憶媒体 | |
| CN104012044B (zh) | 用于分组网络中的tdm帧的压缩方法 | |
| JP3633535B2 (ja) | データ伝送装置 | |
| JP2007028051A (ja) | データ伝送装置 | |
| WO2020107298A1 (zh) | 传输通用服务传输转变编码的设备和方法 | |
| CN118055076A (zh) | 一种报文处理方法、信息处理方法及装置 | |
| CN117441301A (zh) | 用于对恒定比特率（cbr）客户端数据执行速率适配和复用以供通过城域传送网络（mtn）传输的***和方法 | |
| CN117203916A (zh) | 用于对具有固定数量空闲块的恒定比特率（cbr）客户端数据执行速率适配以供通过城域传送网络（mtn）传输的***和方法 | |
| CN117413472A (zh) | 用于对具有可变数量空闲块的恒定比特率（cbr）客户端数据执行速率适配以供通过城域传送网络（mtn）传输的***和方法 | |
| CN114915371A (zh) | 一种通信方法、设备和芯片*** | |
| JP2018007127A (ja) | 通信制御システム、通信制御方法、及び、通信制御プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |