KR102384794B1 - Amplification Semiconductor Package For communication - Google Patents

Amplification Semiconductor Package For communication Download PDF

Info

Publication number
KR102384794B1
KR102384794B1 KR1020150130156A KR20150130156A KR102384794B1 KR 102384794 B1 KR102384794 B1 KR 102384794B1 KR 1020150130156 A KR1020150130156 A KR 1020150130156A KR 20150130156 A KR20150130156 A KR 20150130156A KR 102384794 B1 KR102384794 B1 KR 102384794B1
Authority
KR
South Korea
Prior art keywords
bonding
insulator
communication
cover
metal layer
Prior art date
Application number
KR1020150130156A
Other languages
Korean (ko)
Other versions
KR20170032618A (en
Inventor
단성백
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020150130156A priority Critical patent/KR102384794B1/en
Publication of KR20170032618A publication Critical patent/KR20170032618A/en
Application granted granted Critical
Publication of KR102384794B1 publication Critical patent/KR102384794B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 통신용 증폭 반도체 패키지는, 통신용 증폭 반도체용 기판 상에 실장되며 서로 와이어 본딩으로 연결되는 능동소자와 수동소자, 상기 통신용 증폭 반도체용 기판 상에 적층되어 일체화되며 상기 능동소자와 상기 수동소자가 실장되는 실장공간을 둘러싸는 형태를 가지며 상면과 하면에 각각 접합용 금속층이 형성된 세라믹 재질의 절연체, 상기 절연체 상에 일체로 접합되고 상기 능동소자 또는 상기 수동소자와 와이어 본딩으로 연결되는 리드 프레임부재, 상기 절연체 상에 구비되어 상기 실장공간을 밀폐시키는 세라믹 재질 또는 수지 재질의 커버 리드부재를 포함하며, 상기 커버 리드부재를 상기 커버 리드부재를 상기 절연체 상에 유테틱 본딩으로 접합시켜 능동소자와 수동소자의 실장공간을 견고하게 밀폐시켜 통신용 증폭 반도체 패키지의 내구성 및 작동 신뢰성을 크게 향상시킨다. The present invention provides an amplification semiconductor package for communication, an active element and a passive element mounted on a communication amplification semiconductor substrate and connected to each other by wire bonding, stacked on the communication amplification semiconductor substrate and integrated, and the active element and the passive element are A ceramic insulator having a shape surrounding the mounting space to be mounted and having a metal layer for bonding on the upper and lower surfaces, respectively, a lead frame member integrally joined on the insulator and connected to the active element or the passive element by wire bonding; and a cover lead member made of ceramic or resin material provided on the insulator to seal the mounting space, and bonding the cover lead member to the insulator by eutectic bonding to form an active element and a passive element It greatly improves the durability and operational reliability of the communication amplification semiconductor package by tightly sealing the mounting space of the device.

Description

통신용 증폭 반도체 패키지{Amplification Semiconductor Package For communication}Amplification Semiconductor Package For communication

본 발명은 통신용 증폭 반도체 패키지에 관한 것으로 더 상세하게는 통신용 증폭 반도체의 실장공간을 견고하게 밀폐시켜 내구성 및 작동 신뢰성이 향상된 통신용 증폭 반도체에 관한 것이다.The present invention relates to an amplifying semiconductor package for communication, and more particularly, to an amplifying semiconductor for communication with improved durability and operational reliability by tightly sealing a mounting space of an amplifying semiconductor for communication.

일반적으로 통신용 증폭 반도체 패키지는 능동소자와 수동소자를 활용하여 하나의 반도체 칩 위에 고주파 회로를 구현한 것이다.In general, an amplification semiconductor package for communication uses an active element and a passive element to implement a high-frequency circuit on a single semiconductor chip.

상기 통신용 증폭 반도체 패키지는, 통신용 증폭 반도체용 기판 상에서 상기 능동소자와 상기 수동소자는 와이어 본딩으로 서로 연결되고, 상기 통신용 증폭 반도체용 기판 상에 절연체로 절연되어 장착된 리드 프레임부재에 와이어 본딩으로 연결되는 구조를 가진다.In the communication amplification semiconductor package, the active element and the passive element are connected to each other by wire bonding on a communication amplifying semiconductor substrate, and connected to a lead frame member mounted insulated with an insulator on the communication amplifying semiconductor substrate by wire bonding has a structure to be

상기 절연체는 알루미나(Al2O3) 등의 세라믹 재질로 이루어지고, 상기 통신용 증폭 반도체용 기판 상에 브레이징으로 접합되어 장착되고 있다.The insulator is made of a ceramic material such as alumina (Al 2 O 3 ), and is attached to the board for amplification semiconductor for communication by brazing.

도 1을 참고하면, 상기 절연체는 통신용 증폭 반도체용 기판(10') 상에서 능동소자(20')와 수동소자(30')의 실장공간을 둘러싸는 형상으로 형성되어 상기 통신용 증폭 반도체용 기판(10') 상에 브레이징으로 접합되어 장착된다.1, the insulator is formed in a shape surrounding the mounting space of the active element 20' and the passive element 30' on the communication amplification semiconductor substrate 10', and the communication amplification semiconductor substrate 10 ') and mounted by brazing.

또한, 상기 절연체(40')의 양측에는 상기 능동소자(20') 또는 상기 수동소자(30')와 와이어 본딩으로 연결되는 리드 프레임부재(60')가 브레이징으로 접합되고, 상기 절연체(40')의 상면으로 상기 통신용 증폭 반도체용 기판(10') 상의 실장공간 즉, 상기 절연체(40')의 내부 공간을 밀폐시키는 커버 리드부재(50')가 에폭시 등의 접착제로 부착된다.In addition, a lead frame member 60' connected to the active element 20' or the passive element 30' by wire bonding is bonded to both sides of the insulator 40' by brazing, and the insulator 40' ), a cover lid member 50' sealing the mounting space on the board 10' for the communication amplification semiconductor, that is, the inner space of the insulator 40', is attached with an adhesive such as epoxy.

그러나 상기 커버 리드부재(50')의 하부면은 평면으로 형성되고, 상기 절연체(40')의 상면도 평면으로 형성되어 에폭시 등의 접착제만으로 합성수지 재질의 상기 커버 리드부재(50')가 세라믹 재질의 상기 절연체(40')의 상면에 견고히 접착되기 어렵다. However, the lower surface of the cover lid member 50' is formed in a flat surface, and the upper surface of the insulator 40' is also formed in a flat surface. It is difficult to firmly adhere to the upper surface of the insulator 40'.

또한, 합성수지재로 제조되는 상기 커버 리드부재(50')는 세라믹 재질의 상기 절연체(40') 뿐만 아니라 금속재질의 상기 리드 프레임부재(60')의 상면과도 접착제를 통해 접착되는 구조를 가지므로 평면 상에서 에폭시 등의 접착제만으로 상기 커버 리드부재(50')가 상기 리드 프레임부재(60')의 상면에 견고히 접착되기 어렵다. In addition, the cover lead member 50' made of a synthetic resin material has a structure that is bonded to the upper surface of the lead frame member 60' made of metal as well as the insulator 40' made of ceramic material through an adhesive. Therefore, it is difficult to firmly adhere the cover lead member 50' to the upper surface of the lead frame member 60' only with an adhesive such as epoxy on a plane.

따라서, 상기 커버 리드부재(50')와 상기 절연체(40')의 접착부분 및 상기 커버 리드부재(50')와 상기 리드 프레임부재(60')의 접착 부분에서 외부 충격 등 외부요인에 의해 균열 등이 쉽게 발생될 수 있다.Accordingly, cracks caused by external factors such as external impact at the bonding portion between the cover lead member 50 ′ and the insulator 40 ′ and at the bonding portion between the cover lid member 50 ′ and the lead frame member 60 ′ etc. can easily occur.

또한, 상기 커버 리드부재(50')는 상기 절연체(40') 상에 안착되어 상기 커버 리드부재(50')를 관통하여 일단부의 일부분이 상기 통신용 증폭 반도체용 기판(10') 상의 실장공간 내에 배치되어 상기 소자와 와이어 본딩하는 부분이 되고, 타단부의 일부분이 상기 커버 리드부재(50')의 외측으로 돌출되어 외부 회로와 연결되는 부분이 된다. In addition, the cover lead member 50' is seated on the insulator 40', passes through the cover lead member 50', and a part of one end is in the mounting space on the communication amplification semiconductor substrate 10'. is disposed to be a part for wire bonding with the device, and a part of the other end protrudes to the outside of the cover lead member 50' to become a part connected to an external circuit.

즉, 상기 커버 리드부재(50')는 상기 절연체(40') 상에 안착되어 상기 커버 리드부재(50')를 관통하여 양 단부가 상기 커버 리드부재(50')를 기준으로 상기 통신용 증폭 반도체용 기판(10') 상의 실장공간 내부와 외부에 각각 배치되므로 상기 커버 리드부재(50')와 상기 커버 리드부재(50')의 사이의 접합부분에서 밀폐가 견고히 이루어지기 어려운 문제점이 있었다. That is, the cover lid member 50' is seated on the insulator 40', passes through the cover lid member 50', and both ends of the amplification semiconductor for communication are based on the cover lid member 50'. Since they are respectively disposed inside and outside the mounting space on the substrate 10' for use, there is a problem in that it is difficult to securely seal the junction portion between the cover lid member 50' and the cover lid member 50'.

특히, 상기 커버 리드부재(50')와 상기 커버 리드부재(50')의 사이 접착부분이 외부 충격에 의해 쉽게 손상되어 균열이 발생되는 경우가 빈번히 발생되고 있다.In particular, the adhesion portion between the cover lid member 50' and the cover lid member 50' is easily damaged by an external impact and thus cracks frequently occur.

이와 같은 균열이 발생하면, 통신용 증폭 반도체의 오작동이 유발되어 작동 신뢰성이 저하되며, 내구성이 크게 저하되어 빈번하게 교체가 이루어져야 하는 문제점이 있다.When such a crack occurs, a malfunction of the communication amplification semiconductor is induced, so that operational reliability is lowered, durability is greatly reduced, and frequent replacement is required.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 소자의 실장공간을 밀폐시키는 커버 리드부재를 세라믹 재질의 절연체와 유테틱 본딩으로 접합시킴으로써 통신용 증폭 반도체의 실장공간을 견고하게 밀폐할 수 있고, 내구성 및 작동 신뢰성이 향상된 통신용 증폭 반도체 패키지를 제공하는 데 그 목적이 있다.The present invention has been devised in view of the above points, and by bonding the cover lead member that seals the mounting space of the device with an insulator made of a ceramic material and eutectic bonding, it is possible to tightly seal the mounting space of the amplifying semiconductor for communication, An object of the present invention is to provide an amplification semiconductor package for communication with improved durability and operational reliability.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 통신용 증폭 반도체 패키지는, 상면과 하면이 통전되는 구조를 가지는 통신용 증폭 반도체용 기판; 상기 통신용 증폭 반도체용 기판 상에 적층되어 능동소자와 수동소자가 실장되는 실장공간을 둘러싸는 형태를 가지는 세라믹 재질의 절연체; 상기 절연체 상에 접합되고 상기 능동소자 또는 상기 수동소자와 전기적으로 연결되는 리드 프레임부재; 및 상기 절연체 상에 구비되어 상기 실장공간을 밀폐시키는 커버 리드부재를 포함하며, 상기 절연체와 상기 커버 리드부재는 유테틱 본딩으로 접합되는 것을 특징으로 한다.
그리고, 상기 절연체의 상기 커버 리드부재와 마주보는 면에는 유테틱 본딩을 위한 접합용 금속층이 구비되고, 상기 커버 리드부재의 상기 절연체와 마주보는 면에는 유테틱 본딩을 위한 커버 접합용 금속층이 구비되며, 상기 접합용 금속층과 상기 커버 접합용 금속층의 사이에는 유테틱 본딩층이 형성되어 상기 커버 리드부재를 상기 절연체 상에 접합시키는 것을 특징으로 한다.
또한, 상기 절연체는, 상기 실장공간의 내외부를 구분하는 구획벽부를 포함하며, 상기 구획벽부의 상기 커버 리드부재와 마주보는 면에는 리드 프레임 안착부와 와이어 본딩부가 함몰 형성되고, 상기 리드 프레임 안착부와 와이어 본딩부에는 상기 구획벽부를 관통하는 전극층이 형성되는 것을 특징으로 한다.
한편, 상기 커버 리드부재는 상기 구획벽부의 외측에서 상기 리드 프레임부재의 상면을 지지하는 리드 프레임지지부가 구비되는 것을 특징으로 한다.
그리고, 상기 커버 리드부재는 상면과 하면이 평면인 패널형상을 가지는 것을 특징으로 한다.
나아가, 상기 절연체의 내부에는 상면과 하면에 각각 형성된 상기 접합용 금속층을 전기적으로 연결하는 연결 도전체가 구비된 비아홀이 형성되는 것을 특징으로 한다.Communication amplification semiconductor package according to an embodiment of the present invention for achieving the above object, the communication amplification semiconductor substrate having a structure in which the upper and lower surfaces are energized; an insulator made of a ceramic material laminated on the communication amplification semiconductor substrate and having a shape surrounding a mounting space in which an active element and a passive element are mounted; a lead frame member bonded to the insulator and electrically connected to the active element or the passive element; and a cover lead member provided on the insulator to seal the mounting space, wherein the insulator and the cover lead member are joined by eutectic bonding.
A surface of the insulator facing the cover lid member is provided with a bonding metal layer for eutectic bonding, and a surface of the cover lid member facing the insulator is provided with a cover bonding metal layer for eutectic bonding. , an eutectic bonding layer is formed between the bonding metal layer and the cover bonding metal layer to bond the cover lid member on the insulator.
In addition, the insulator includes a partition wall part dividing the inside and outside of the mounting space, and a lead frame seating part and a wire bonding part are recessed on a surface of the partition wall part facing the cover lead member, and the lead frame seating part And the wire bonding portion is characterized in that the electrode layer penetrating the partition wall portion is formed.
On the other hand, the cover lead member is characterized in that the lead frame support portion for supporting the upper surface of the lead frame member on the outside of the partition wall portion is provided.
And, the cover lid member is characterized in that it has a panel shape in which upper and lower surfaces are flat.
Furthermore, it is characterized in that a via hole provided with a connecting conductor for electrically connecting the bonding metal layer formed on the upper surface and the lower surface, respectively, is formed in the insulator.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

본 발명은 유텍팅 본딩으로 커버 리드부재를 상기 절연체 상에 접합시켜 능동소자와 수동소자의 실장공간을 견고하게 밀폐시켜 통신용 증폭 반도체 패키지의 내구성 및 작동 신뢰성을 향상시키는 효과가 있다.The present invention has an effect of improving the durability and operational reliability of an amplifying semiconductor package for communication by bonding a cover lead member on the insulator by utecting bonding to tightly seal the mounting space of an active element and a passive element.

또한, 본 발명은 리드 프레임부재를 실장공간의 외측에 배치하고 커버 리드부재와 절연체를 접합시키기 위한 접합용 금속층을 통해 실장공간 내의 소자와 상기 리드프레임부재가 연결시키므로 커버 리드부재와 상기 절연체의 접합부분에서의 기밀성과 내구성을 크게 향상시키는 효과가 있다.In addition, according to the present invention, since the lead frame member is disposed outside the mounting space and the element in the mounting space and the lead frame member are connected through a bonding metal layer for bonding the cover lead member and the insulator, the cover lead member and the insulator are joined. It has the effect of greatly improving the airtightness and durability in the part.

도 1은 종래 통신용 증폭 반도체 패키지를 도시한 단면도
도 2는 본 발명에 따른 통신용 증폭 반도체 패키지의 일 실시예를 도시한 분해사시도
도 3은 도 2의 A-A'단면도
도 4는 본 발명에 따른 통신용 증폭 반도체 패키지에서 절연체를 제조하는 방법에 대한 일실시 예를 도시한 도면
도 5는 도 4의 B-B'단면도
도 6은 도 4의 D-D'단면도
도 7은 본 발명에 따른 통신용 증폭 반도체 패키지의 다른 실시예를 도시한 단면도1 is a cross-sectional view showing a conventional communication amplification semiconductor package;
2 is an exploded perspective view showing an embodiment of an amplification semiconductor package for communication according to the present invention;
3 is a cross-sectional view taken along line A-A' of FIG.
4 is a view showing an embodiment of a method of manufacturing an insulator in the amplification semiconductor package for communication according to the present invention;
5 is a sectional view taken along line B-B' of FIG.
6 is a cross-sectional view D-D' of FIG.
7 is a cross-sectional view showing another embodiment of the amplification semiconductor package for communication according to the present invention;

본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The present invention will be described in detail with reference to the accompanying drawings as follows. Here, repeated descriptions, well-known functions that may unnecessarily obscure the gist of the present invention, and detailed descriptions of configurations will be omitted. The embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for clearer description.

도 2는 본 발명에 따른 통신용 증폭 반도체 패키지의 일 실시예를 도시한 분해사시도이고, 도 3은 도 2의 A-A'단면도이다. 2 is an exploded perspective view illustrating an embodiment of an amplification semiconductor package for communication according to the present invention, and FIG. 3 is a cross-sectional view taken along line A-A' of FIG. 2 .

도 2 및 도 3을 참고하면, 본 발명의 일 실시예에 따른 통신용 증폭 반도체 패키지는 능동소자(20)와 수동소자(30)가 실장되는 통신용 증폭 반도체용 기판(10)을 포함한다.Referring to FIGS. 2 and 3 , the communication amplification semiconductor package according to an embodiment of the present invention includes a substrate 10 for communication amplification semiconductors on which an active device 20 and a passive device 30 are mounted.

상기 통신용 증폭 반도체용 기판(10)은 몰리브덴 기재의 양면에 동박을 접합시켜 제조된 것을 일 예로 하며, 상기 능동소자(20)와 상기 수동소자(30)가 실장되는 상면과 하면이 통전되는 구조를 가져 통신용 증폭 반도체 패키지에서 GND 역할을 하기에 충분한 도전성을 가지도록 다양하게 제조 가능함을 밝혀둔다. The communication amplification semiconductor substrate 10 is manufactured by bonding copper foils to both sides of a molybdenum substrate as an example. It is revealed that it can be manufactured in various ways so as to have sufficient conductivity to serve as a GND in the amplification semiconductor package for communication.

본 발명에 따른 통신용 증폭 반도체 패키지는, 상기 능동소자(20)가 LDMOS(Lateral Double diffused MOS)인 것을 일 예로 하고, 수동소자(30)로 복수의 커패시터(capacitor)인 RF 반도체인 것을 일 예로 한다. In the communication amplification semiconductor package according to the present invention, the active element 20 is an LDMOS (Lateral Double diffused MOS) as an example, and the passive element 30 is an RF semiconductor that is a plurality of capacitors. .

상기 통신용 증폭 반도체용 기판(10)의 상면에는 상기 능동소자(20)와 상기 수동소자(30)가 실장되는 실장공간을 둘러싸는 절연체(40)가 일체로 접합된다.An insulator 40 surrounding a mounting space in which the active element 20 and the passive element 30 are mounted is integrally bonded to the upper surface of the communication amplification semiconductor substrate 10 .

상기 절연체(40)는 알루미나(Al2O3) 등의 세라믹 재질로 이루어지는 것을 일 예로 한다.The insulator 40 is made of a ceramic material such as alumina (Al 2 O 3 ) as an example.

상기 절연체(40)는 상기 능동소자(20)와 상기 수동소자(30)가 실장되는 실장공간의 둘레를 막는 형태를 가지며, 상기 통신용 증폭 반도체용 기판(10)에 대응되는 형상을 가지고 복수의 프레임부가 서로 연결되어 내부에 실장공간을 형성하는 중공부가 형성된 형태를 가지는 것을 일 예로 한다.The insulator 40 has a shape that blocks the circumference of a mounting space in which the active element 20 and the passive element 30 are mounted, has a shape corresponding to the communication amplification semiconductor substrate 10, and has a plurality of frames An example is that the parts are connected to each other and have a form in which a hollow part forming a mounting space is formed therein.

상기 통신용 증폭 반도체용 기판(10)은 사각 형상을 가지는 것을 일 예로 하고, 상기 절연체(40)는 상기 통신용 증폭 반도체용 기판(10)의 각 면방향을 막아 즉, 상기 실장공간이 사방이 막힌 형태로 형성되도록 4개의 프레임이 연결된 형태를 가지는 것을 일 예로 한다.For example, the communication amplification semiconductor substrate 10 has a rectangular shape, and the insulator 40 blocks each surface direction of the communication amplification semiconductor substrate 10 , that is, the mounting space is blocked on all sides. For example, having a form in which four frames are connected to form a .

상기 절연체(40)의 상면에는 상기 능동소자(20) 및 상기 수동소자(30)를 외부회로와 연결하기 위한 리드 프레임부재(60)가 장착된다. A lead frame member 60 for connecting the active element 20 and the passive element 30 to an external circuit is mounted on the upper surface of the insulator 40 .

상기 절연체(40)는, 구획벽부(41)를 기준으로 상기 실장공간의 외측과 내측에 각각 상기 구획벽부(41)의 상면에서 함몰되어 상기 구획벽부(41)의 상면과 단차지게 리드 프레임 안착부(42)와 와이어 본딩부(43)가 형성된다.The insulator 40 is recessed from the upper surface of the partition wall part 41 on the outside and the inside of the mounting space with respect to the partition wall part 41, respectively, so that the lead frame seating part is stepped with the upper surface of the partition wall part 41. 42 and the wire bonding portion 43 are formed.

또한, 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)의 상면에는 상기 구획벽부(41)를 관통하는 전극층(100)이 형성된다.In addition, the electrode layer 100 penetrating the partition wall 41 is formed on the upper surfaces of the lead frame seating part 42 and the wire bonding part 43 .

상기 전극층(100)은 도전성 페이스트로 소결되어 형성되는 것을 일 예로 하며, 은페이스트 또는 구리페이스트로 형성된 것을 일 예로 한다. The electrode layer 100 may be formed by sintering with a conductive paste, and may be formed of silver paste or copper paste as an example.

상기 전극층(100)은 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)의 상면에서 상기 구획벽부(41)를 관통하여 상기 리드 프레임부재(60)와 상기 능동소자(20) 또는 상기 리드 프레임부재(60)와 상기 수동소자(30)를 전기적으로 연결한다.The electrode layer 100 passes through the partition wall 41 on the upper surfaces of the lead frame seating part 42 and the wire bonding part 43 to form the lead frame member 60 and the active element 20 or the The lead frame member 60 and the passive element 30 are electrically connected.

상기 전극층(100)은 상기 구획벽부(41)를 관통하여 상기 절연체(40)의 상면에서 함몰된 형태로 단차지게 형성되어 상기 절연체(40)의 상면에 형성되는 접합용 금속층(70)과 절연된다. The electrode layer 100 passes through the partition wall part 41 and is formed to be stepped in a recessed form from the upper surface of the insulator 40 , and is insulated from the bonding metal layer 70 formed on the upper surface of the insulator 40 . .

상기 리드 프레임부재(60)는 상기 구획벽부(41)를 기준으로 상기 실장공간의 외측에서 상기 리드 프레임 안착부(42) 상에 형성된 상기 전극층(100)에 브레이징 접합 또는 유테틱 본딩되어 고정된다.The lead frame member 60 is fixed by brazing bonding or eutectic bonding to the electrode layer 100 formed on the lead frame receiving part 42 from the outside of the mounting space with respect to the partition wall part 41 .

또한, 상기 능동소자(20) 또는 상기 수동소자(30)는 상기 구획벽부(41)를 기준으로 상기 실장공간의 내측에서 상기 전극층(100)과 와이어 본딩으로 연결된다. In addition, the active element 20 or the passive element 30 is connected to the electrode layer 100 by wire bonding inside the mounting space with respect to the partition wall part 41 .

상기 능동소자(20) 또는 상기 수동소자(30)는 상기 전극층(100)을 통해 상기 리드 프레임부재(60)와 전기적으로 연결된다.The active element 20 or the passive element 30 is electrically connected to the lead frame member 60 through the electrode layer 100 .

상기 절연체(40)는, 하면에 접합용 금속층(70)이 형성되고, 상기 접합용 금속층(70)을 통해 상기 통신용 증폭 반도체용 기판(10) 상에 브레이징 접합 또는 유테틱 본딩되어 장착된다. The insulator 40, a bonding metal layer 70 is formed on a lower surface, and is mounted by brazing bonding or eutectic bonding on the communication amplification semiconductor substrate 10 through the bonding metal layer 70 .

또한, 상기 절연체(40)는, 상면에 접합용 금속층(70)이 형성되고, 상기 접합용 금속층(70)을 통해 상기 실장공간을 밀폐시키는 커버 리드부재(50)와 브레이징 접합 또는 유테틱 본딩되는 것을 일 예로 한다.In addition, the insulator 40 has a bonding metal layer 70 formed on its upper surface, and is brazed or eutectic bonded to the cover lid member 50 that seals the mounting space through the bonding metal layer 70 . take it as an example.

도 4 및 도 5를 참고하면, 상기 절연체(40)는 소성 전 두개의 그린 세라믹프레임부재를 맞붙인 상태에서 소성하여 일체화함으로써 제조되는 것이다.4 and 5, the insulator 40 is manufactured by sintering and integrating two green ceramic frame members in a state in which they are bonded before firing.

더 상세하게는, 상기 절연체(40)를 제조하는 방법은, 상기 통신용 증폭 반도체용 기판(10)의 상에 형성되는 실장 공간을 둘러싸는 형상으로 성형된 제1그린 세라믹프레임부재(40a)와 상기 통신용 증폭 반도체용 기판(10)의 상에 형성되는 실장 공간을 둘러싸는 형상으로 성형되고 상기 제1그린 세라믹프레임부재(40a) 상에 적층되며 상기 제1그린 세라믹프레임부재(40a)보다 폭이 작게 형성된 구획벽부(41)가 이격되게 형성된 제2그린 세라믹프레임부재(40b)를 준비하는 그린 세라믹프레임 준비단계(S100);In more detail, the method of manufacturing the insulator 40 includes the first green ceramic frame member 40a formed in a shape surrounding the mounting space formed on the communication amplification semiconductor substrate 10 and the It is molded in a shape surrounding the mounting space formed on the substrate 10 for communication amplification semiconductor, is laminated on the first green ceramic frame member 40a, and has a width smaller than that of the first green ceramic frame member 40a. A green ceramic frame preparation step (S100) of preparing the second green ceramic frame members 40b in which the partition wall portions 41 are formed to be spaced apart;

상기 제1그린 세라믹프레임부재(40a)의 하면에 도전성 페이스트를 도포하여 접합용 금속층(70)을 형성하고 상기 구획벽부(41)가 안착되는 부분에 도전성 페이스트를 도포하여 전극층(100)을 형성하는 도전성 페이스트 도포단계(S200); 및 A conductive paste is applied to the lower surface of the first green ceramic frame member 40a to form a bonding metal layer 70, and a conductive paste is applied to a portion where the partition wall 41 is seated to form an electrode layer 100 Conductive paste application step (S200); and

상기 제1그린 세라믹프레임부재(40a)의 상면에 상기 제2그린 세라믹프레임부재(40b)를 적층하고 맞붙여 일체로 소성하는 단계(S300)를 포함한다. and stacking the second green ceramic frame member 40b on the upper surface of the first green ceramic frame member 40a, bonding them together and firing the second green ceramic frame member 40b integrally (S300).

상기 소성하는 단계(S300)를 통해 상기 제1그린 세라믹프레임부재(40a)와 상기 제2그린 세라믹프레임부재(40b)는 일체로 소성되어 상기 절연체(40)로 제조되고, 상기 도전성 페이스트는 각각 소성되어 상기 접합용 금속층(70)과 상기 전극층(100)을 형성하게 되는 것이다.Through the firing step (S300), the first green ceramic frame member 40a and the second green ceramic frame member 40b are fired integrally to form the insulator 40, and the conductive pastes are each fired Thus, the bonding metal layer 70 and the electrode layer 100 are formed.

따라서, 상기 절연체(40)는, 상기 구획벽부(41)를 기준으로 상기 실장공간의 외측과 내측에 각각 상기 구획벽부(41)의 상면에서 함몰되어 상기 구획벽부(41)의 상면과 단차지게 리드 프레임 안착부(42)와 와이어 본딩부(43)가 형성되고, 상기 리드 프레임 안착부(42)와 상기 와이어 본딩부(43)의 상면에 상기 구획벽부(41)를 관통하는 전극층(100)이 형성되는 것이다. Accordingly, the insulator 40 is recessed from the upper surface of the partition wall part 41 on the outside and the inside of the mounting space with respect to the partition wall part 41, respectively, and leads to a step difference from the upper surface of the partition wall part 41 A frame mounting part 42 and a wire bonding part 43 are formed, and the electrode layer 100 penetrating the partition wall part 41 is formed on the upper surface of the lead frame mounting part 42 and the wire bonding part 43. will be formed

또한, 상기 도전성 페이스트 도포단계(S200)는 상기 제2그린 세라믹프레임부재(40b)의 상면에 도전성 페이스트를 도포하여 접합용 금속층(70)을 형성할 수 있다.In addition, in the conductive paste application step ( S200 ), the metal layer 70 for bonding may be formed by applying a conductive paste on the upper surface of the second green ceramic frame member 40b .

상기 제2그린 세라믹프레임부재(40b)의 상면에 도포된 도전성 페이스트는 상기 소성하는 단계에서 상기 커버 리드부재(50)를 브레이징 접합 또는 유테틱 본딩으로 장착하기 위한 접합용 금속층(70)으로 형성된다. The conductive paste applied to the upper surface of the second green ceramic frame member 40b is formed as a bonding metal layer 70 for mounting the cover lid member 50 by brazing bonding or eutectic bonding in the firing step. .

또한, 상기 절연체(40)를 제조하는 방법은, 상기 소성하는 단계 후 상기 접합용 금속층(70)과 상기 전극층(100) 상에 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 되는 접합용 도금층(101)을 도금하는 단계(S500)를 더 포함할 수 있다.In addition, in the method of manufacturing the insulator 40 , a brazing bonding layer 80 or eutectic bonding layer 90 is formed on the bonding metal layer 70 and the electrode layer 100 after the firing step. The method may further include plating the plating layer 101 ( S500 ).

상기 접합용 도금층(101)은 상기 절연체(40)의 제조과정에서 도금으로 간단하게 상기 접합용 금속층(70)과 상기 전극층(100) 상에 형성되어 추후 브레이징 접합 또는 유테틱 본딩 작업 시 이를 위한 별도의 용가제를 수작업으로 도포해야 되는 번거로움을 해소하고, 통신용 증폭 반도체 패키지의 조립 공정을 단순화하여 생산성을 증대시키는 효과가 있다. The bonding plating layer 101 is simply formed on the bonding metal layer 70 and the electrode layer 100 by plating during the manufacturing process of the insulator 40, and is separately for brazing bonding or eutectic bonding in the future. It has the effect of eliminating the hassle of manually applying the solvent of

즉, 상기 접합용 금속층(70)은 세라믹 재질인 상기 절연체(40)의 소정 전 그린 세라믹 상태 즉, 상기 제1그린 세라믹프레임부재(40a)의 하면과 상기 제2그린 세라믹프레임부재(40b)의 상면에 각각 도전성 페이스트로 도포된 후 소성되어 형성된다. That is, the metal layer 70 for bonding is in the predetermined pre-green ceramic state of the insulator 40 made of a ceramic material, that is, the lower surface of the first green ceramic frame member 40a and the second green ceramic frame member 40b. It is formed by applying a conductive paste to each of the upper surfaces and then firing.

또한 상기 전극층(100)은 세라믹 재질인 상기 절연체(40)의 소정 전 그린 세라믹 상태 즉, 상기 제2그린 세라믹프레임부재(40b)의 상면 중 일부분에 각각 도전성 페이스트로 도포된 후 소성되어 형성된다. In addition, the electrode layer 100 is formed by applying a conductive paste to a portion of the top surface of the second green ceramic frame member 40b before the predetermined green ceramic state of the insulator 40 made of ceramic material, respectively, and then firing.

또한, 상기 접합용 도금층(101)은 상기 절연체(40)가 소성된 후 도금과정을 통해 도전체인 상기 접합용 금속층(70)과 상기 전극층(100) 중 노출된 부분 상 즉, 상기 구획벽부(41)를 기준으로 상기 실장공간의 외측과 내측에 위치하는 부분에 형성된다. In addition, the bonding plating layer 101 is formed on the exposed portion of the bonding metal layer 70 and the electrode layer 100, which are conductors, through a plating process after the insulator 40 is fired, that is, the partition wall portion 41 ) is formed in portions located outside and inside the mounting space based on the .

한편, 도 6을 참고하면, 상기 절연체(40)의 내부에는 상면과 하면에 각각 형성된 상기 접합용 금속층(70)을 전기적으로 연결하는 연결 도전체(44)가 구비된 비아홀(40c)이 형성되는 것이 바람직하다.On the other hand, referring to FIG. 6 , a via hole 40c provided with a connecting conductor 44 electrically connecting the bonding metal layer 70 formed on the upper and lower surfaces of the insulator 40 is formed inside the insulator 40 . it is preferable

상기 비아홀(40c)은 상기 제1그린 세라믹프레임부재(40a)와 상기 제2그린 세라믹프레임부재(40b)의 상면과 하면을 각각 관통하며 서로 연통되게 형성되고, 상기 도전성 페이스트 도포단계(S200)는 상기 비아홀(40c) 내에 도전성 페이스트를 채우고, 상기 소성하는 단계(S300)는 상기 비아홀(40c) 내 도전성 페이스트를 소성하여 상기 절연체(40)의 상면과 하면에 형성되는 상기 접합용 금속층(70)을 전기적으로 연결하는 연결 도전체(44)를 형성한다. The via hole 40c penetrates the upper and lower surfaces of the first green ceramic frame member 40a and the second green ceramic frame member 40b, respectively, and is formed to communicate with each other, and the conductive paste application step (S200) is Filling the conductive paste in the via hole 40c and firing the conductive paste in the via hole 40c (S300) is the bonding metal layer 70 formed on the upper and lower surfaces of the insulator 40 by firing the conductive paste in the via hole 40c. A connecting conductor 44 for electrically connecting is formed.

상기 비아홀(40c)은 상기 절연체(40)의 상면과 하면에 형성된 접합용 금속층(70)을 전기적으로 연결하여 상기 도금하는 단계(S500)에서 상기 접합용 도금층(101)이 상기 절연체(40)의 상면과 하면에 형성된 접합용 금속층(70) 상에 각각 균일하고 고르게 도금되어 형성될 수 있도록 한다. The via hole 40c electrically connects the bonding metal layer 70 formed on the upper and lower surfaces of the insulator 40 to form the bonding plating layer 101 in the plating step (S500) of the insulator 40. The metal layers 70 for bonding formed on the upper and lower surfaces are plated uniformly and evenly, respectively, so that they can be formed.

한편, 도 3을 다시 참고하면, 상기 절연체(40)와 상기 통신용 증폭 반도체용 기판(10) 사이 즉, 상기 접합용 금속층(70)과 상기 통신용 증폭 반도체용 기판(10) 사이에는 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 형성되어 상기 제1절연 프레임부재(41)와 상기 통신용 증폭 반도체용 기판(10)을 일체로 견고히 접합시킨다.On the other hand, referring back to FIG. 3, between the insulator 40 and the communication amplification semiconductor substrate 10, that is, between the bonding metal layer 70 and the communication amplifying semiconductor substrate 10, a brazing bonding layer ( 80) or the eutectic bonding layer 90 is formed to firmly bond the first insulating frame member 41 and the communication amplification semiconductor substrate 10 integrally.

상기 브레이징 접합층(80) 또는 유테틱 본딩층(90)은 상기 절연체(40)의 하면에 형성된 상기 접합용 도금층(101)이 용융되어 형성되는 것을 일 예로 한다.For example, the brazing bonding layer 80 or the eutectic bonding layer 90 is formed by melting the bonding plating layer 101 formed on the lower surface of the insulator 40 .

한편, 상기 리드 프레임부재(60)는 상기 구획벽부(41)의 외측에서 상기 전극층(100) 상에 브레이징 또는 유테틱 본딩으로 접합되어 고정된다.Meanwhile, the lead frame member 60 is fixed to the electrode layer 100 by brazing or eutectic bonding from the outside of the partition wall part 41 .

즉, 상기 리드 프레임부재(60)와 상기 전극층(100) 사이에는 브레이징 접합층(80) 또는 유테틱 본딩층(90)이 형성되어 상기 리드 프레임부재(60)와 상기 제1절연 프레임부재(41)를 견고히 접합시킨다. That is, a brazing bonding layer 80 or eutectic bonding layer 90 is formed between the lead frame member 60 and the electrode layer 100 so that the lead frame member 60 and the first insulating frame member 41 are formed. ) is firmly attached.

또한, 상기 실장공간에서 상기 능동소자(20) 또는 상기 수동소자(30)는 상기 구획벽부(41)의 내측에서 상기 절연체(40) 상의 상기 접합용 금속층(70) 즉, 상기 제1절연 프레임부재(41)의 상면에 형성된 상기 접합용 금속층(70)과 와이어 본딩으로 연결된다.In addition, in the mounting space, the active element 20 or the passive element 30 is the bonding metal layer 70 on the insulator 40 inside the partition wall 41, that is, the first insulating frame member. It is connected to the bonding metal layer 70 formed on the upper surface of 41 by wire bonding.

상기 리드 프레임부재(60)는 상기 접합용 금속층(70) 즉, 상기 제1절연 프레임부재(41)의 상면에 형성된 접합용 금속층(70)을 통해 브레이징 접합 또는 유테틱 본딩되어 상기 전극층(100)의 상면에 견고하게 접합 고정된다.The lead frame member 60 is brazed or eutectic bonded through the bonding metal layer 70, that is, the bonding metal layer 70 formed on the upper surface of the first insulating frame member 41, and the electrode layer 100. It is firmly bonded and fixed to the upper surface of the

상기 절연체(40)의 상면에는 상기 실장공간을 밀폐시키는 커버 리드부재(50)가 장착되며, 상기 커버 리드부재(50)는 상면과 하면이 평면인 패널형상을 가지는 것을 일 예로 한다.A cover lid member 50 for sealing the mounting space is mounted on the upper surface of the insulator 40 , and the cover lid member 50 has a panel shape in which upper and lower surfaces are flat as an example.

상기 커버 리드부재(50)는 세라믹 재질 또는 수지 재질로 형성되며 상기 절연체(40)와 유테틱 본딩이 가능하도록 커버 접합용 금속층(53)이 하부면에 형성되는 바람직하다.Preferably, the cover lid member 50 is made of a ceramic material or a resin material, and a metal layer 53 for cover bonding is formed on the lower surface to enable eutectic bonding with the insulator 40 .

상기 커버 접합용 금속층(53)은 상기 접합용 금속층(70)와 동일한 구조 즉, 소성 전 세라믹 재질의 상기 커버 리드부재(50)의 하부면에 도전성 페이스트로 인쇄되고 상기 커버 리드부재(50)와 함께 소성되어 형성된다. The metal layer 53 for cover bonding has the same structure as the bonding metal layer 70 , that is, printed with a conductive paste on the lower surface of the cover lid member 50 made of ceramic material before firing, and is formed with the cover lid member 50 and formed by firing together.

상기 접합용 금속층(70)과 상기 커버 접합용 금속층(53)은, 텅스텐 분말 또는 몰리브덴 분말을 포함한 페이스트로 형성되는 것을 일 예로 하며 상기 접합용 도금층(101)은 니켈, 구리, 은, 금 등의 금속 도금이 가능하고 도전성을 가지는 어떠한 금속도 가능함을 밝혀둔다.For example, the bonding metal layer 70 and the cover bonding metal layer 53 are formed of a paste containing tungsten powder or molybdenum powder, and the bonding plating layer 101 is made of nickel, copper, silver, gold, or the like. It should be noted that any metal that is capable of metal plating and has conductivity is possible.

또한, 상기 접합용 도금층(101)은 AuNi, AuZn, AuGe, AuSn 또는 AuAl 등의 혼합 금속층인 것을 일 예로 하며, 250℃ 내지 400℃ 내에서 가열 접합시킬 수 있는 어떠한 혼합 금속도 사용이 가능함을 밝혀둔다. In addition, the plating layer 101 for bonding is an example of a mixed metal layer such as AuNi, AuZn, AuGe, AuSn or AuAl, and any mixed metal that can be thermally bonded within 250°C to 400°C can be used put

상기 커버 리드부재(50)는 상기 절연체(40)의 상면에 유테틱 본딩으로 접합되는 것이 바람직하다.The cover lid member 50 is preferably bonded to the upper surface of the insulator 40 by eutectic bonding.

즉, 상기 커버 리드부재(50)와 상기 절연체(40)는 상기 커버 접합용 금속층(53)과 상기 접합용 금속층(70) 사이에 유테틱 본딩층(90)이 형성되어 견고하게 접합 고정되며 상기 실장공간을 완전히 밀폐시킬 수 있게 되는 것이다.That is, the cover lid member 50 and the insulator 40 are firmly bonded and fixed by forming the eutectic bonding layer 90 between the metal layer 53 for bonding the cover and the metal layer 70 for bonding. It becomes possible to completely seal the mounting space.

상기 커버 리드부재(50)는 상기 능동소자(20)와 상기 수동소자(30)가 상기 통신용 증폭 반도체용 기판(10)에 실장되고 상기 능동소자(20) 또는 상기 수동소자(30)가 상기 접합용 금속층(70)에 와이어 본딩된 후 상기 절연체(40)의 상면에 장착되므로 상기 능동소자(20) 또는 상기 수동소자(30), 와이어 본딩의 손상 등의 이유로 500℃ 이상의 브레이징 방법으로 접합하는 것이 바람직하지 않다.In the cover lid member 50, the active element 20 and the passive element 30 are mounted on the communication amplification semiconductor substrate 10, and the active element 20 or the passive element 30 is joined to the junction. After wire bonding to the metal layer 70 for use, it is mounted on the upper surface of the insulator 40. Therefore, for reasons such as damage to the active element 20 or the passive element 30, wire bonding, etc., bonding by a brazing method of 500 ° C. or higher Not desirable.

이에 상기 커버 리드부재(50)를 250℃ ~ 400℃의 가열범위를 가지는 유테틱 본딩으로 상기 절연체(40)에 접합시킴으로써 제조 중 상기 능동소자(20) 또는 상기 수동소자(30), 와이어 본딩의 손상을 방지하고, 상기 실장공간을 완전히 밀폐시킬 수 있도록 하는 것이 바람직한 것이다.Accordingly, by bonding the cover lead member 50 to the insulator 40 with eutectic bonding having a heating range of 250° C. to 400° C., the active device 20 or the passive device 30, wire bonding during manufacture It is desirable to prevent damage and to completely seal the mounting space.

상기 유체틱 본딩층은(90)은 상기 절연체(40)의 상면에 형성된 상기 접합용 도금층(101)이 용융되어 형성되는 것을 일 예로 한다.For example, the fluidic bonding layer 90 is formed by melting the bonding plating layer 101 formed on the upper surface of the insulator 40 .

한편, 도 7은 본 발명에 따른 통신용 증폭 반도체 패키지의 또 다른 실시예를 도시한 단면도로써, 상기 커버 리드부재(50)는 상기 구획벽부(41)의 외측에서 상기 리드 프레임부재(60)의 상면을 지지하는 리드 프레임지지부(52)가 구비되는 것이 바람직하다.Meanwhile, FIG. 7 is a cross-sectional view showing another embodiment of an amplification semiconductor package for communication according to the present invention, wherein the cover lead member 50 is a top surface of the lead frame member 60 from the outside of the partition wall part 41 . It is preferable that the lead frame support part 52 for supporting the is provided.

상기 리드 프레임지지부(52)는 상기 구획벽부(41)의 외측에 위치될 수 있게 상기 커버 리드부재(50)의 외측면에서 하부로 돌출되고 상기 리드 프레임부재(60)의 상면을 지지하여 상기 리드 프레임부재(60)가 상기 절연체(40) 상에서 더 견고하게 접합된 상태로 유지될 수 있도록 한다.The lead frame support part 52 protrudes downward from the outer surface of the cover lead member 50 so as to be positioned on the outside of the partition wall part 41 and supports the upper surface of the lead frame member 60 to support the lead. It allows the frame member 60 to be maintained in a more firmly bonded state on the insulator 40 .

상기 리드 프레임지지부(52)는 상기 리드 프레임부재(60)에서 접합되는 일단부 측을 접촉하여 지지함으로써 상기 리드 프레임부재(60)의 타단부 측에 하중이 가해질 경우 접합부분에서 손상이나 균열이 발생되는 것을 방지하고, 상기 리드 프레임부재(60)의 접합부분에서의 강성을 크게 증대시킨다. When a load is applied to the other end side of the lead frame member 60 by supporting the lead frame support part 52 in contact with one end side to be joined in the lead frame member 60, damage or cracking occurs at the joint part. to be prevented, and the rigidity at the joint portion of the lead frame member 60 is greatly increased.

한편, 상기 브레이징 접합층(80)은 Ag,Cu 등의 단일 금속층 또는 Ag와 Cu를 혼합한 금속층인 것을 일 예로 하며, 상기 유테틱 본딩층(90)은 AuNi, AuZn, AuGe, AuSn 또는 AuAl 등의 혼합 금속층인 것을 일 예로 하며, 250℃ 내지 400℃ 내에서 가열 접합시킬 수 있는 어떠한 혼합 금속도 사용이 가능함을 밝혀둔다.On the other hand, the brazing bonding layer 80 is a single metal layer such as Ag, Cu or a mixed metal layer of Ag and Cu as an example, and the eutectic bonding layer 90 is AuNi, AuZn, AuGe, AuSn or AuAl, etc. For example, the mixed metal layer of

본 발명은 유텍팅 본딩으로 커버 리드부재를 상기 절연체 상에 접합시켜 능동소자와 수동소자의 실장공간을 견고하게 밀폐시켜 통신용 증폭 반도체 패키지의 내구성 및 작동 신뢰성을 향상시키는 효과가 있다.The present invention has an effect of improving durability and operational reliability of a communication amplification semiconductor package by bonding a cover lead member on the insulator by bonding bonding to tightly seal the mounting space of an active element and a passive element.

또한, 본 발명은 리드 프레임부재를 실장공간의 외측에 배치하고 커버 리드부재와 절연체를 접합시키기 위한 접합용 금속층을 통해 실장공간 내의 소자와 상기 리드프레임부재가 연결시키므로 커버 리드부재와 상기 절연체의 접합부분에서의 기밀성과 내구성을 크게 향상시키는 효과가 있다.In addition, according to the present invention, since the lead frame member is disposed outside the mounting space and the element in the mounting space and the lead frame member are connected through a bonding metal layer for bonding the cover lead member and the insulator, the cover lead member and the insulator are joined. It has the effect of greatly improving the airtightness and durability in the part.

이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.Within the scope of the basic technical idea of the present invention, many other modifications are possible for those of ordinary skill in the art, and the scope of the present invention should be interpreted based on the appended claims. will be.

10 : 통신용 증폭 반도체용 기판 20 : 능동소자
30 : 수동소자 40 : 절연체
40a : 제1그린 세라믹프레임부재 40b : 제2그린 세라믹프레임부재
41 : 구획벽부 42 : 리드 프레임 안착부
43 : 와이어 본딩부 50 : 커버 리드부재
52 : 리드 프레임지지부 53 : 커버 접합용 금속층
660 : 리드 프레임부재 70 : 접합용 금속층
80 : 브레이징 접합층 90 : 유테틱 본딩층
100 : 전극층 101 : 접합용 도금층10: board for communication amplification semiconductor 20: active element
30: passive element 40: insulator
40a: first green ceramic frame member 40b: second green ceramic frame member
41: partition wall part 42: lead frame seating part
43: wire bonding unit 50: cover lead member
52: lead frame support 53: metal layer for cover bonding
660: lead frame member 70: metal layer for bonding
80: brazing bonding layer 90: eutectic bonding layer
100: electrode layer 101: plating layer for bonding

Claims (7)

상면과 하면이 통전되는 구조를 가지는 통신용 증폭 반도체용 기판;
상기 통신용 증폭 반도체용 기판 상에 적층되어 능동소자와 수동소자가 실장되는 실장공간을 둘러싸는 형태를 가지는 세라믹 재질의 절연체;
상기 절연체 상에 접합되고 상기 능동소자 또는 상기 수동소자와 전기적으로 연결되는 리드 프레임부재; 및
상기 절연체 상에 구비되어 상기 실장공간을 밀폐시키는 커버 리드부재를 포함하며,
상기 절연체와 상기 커버 리드부재는 유테틱 본딩으로 접합되는 것을 특징으로 하고,
상기 실장공간의 내외부를 구분하는 구획벽부를 포함하며,
상기 구획벽부의 상기 커버 리드부재와 마주보는 면에는 리드 프레임 안착부와 와이어 본딩부가 함몰 형성되고,
상기 리드 프레임 안착부와 와이어 본딩부에는 상기 구획벽부를 관통하는 전극층이 형성되며,
상기 커버 리드부재는 상기 구획벽부의 외측에서 상기 리드 프레임부재의 상면을 지지하는 리드 프레임지지부가 구비되는 것을 특징으로 하는 통신용 증폭 반도체 패키지.a substrate for amplifying semiconductors for communication having a structure in which an upper surface and a lower surface are energized;
an insulator made of a ceramic material laminated on the communication amplification semiconductor substrate and having a shape surrounding a mounting space in which an active element and a passive element are mounted;
a lead frame member bonded to the insulator and electrically connected to the active element or the passive element; and
and a cover lid member provided on the insulator to seal the mounting space,
The insulator and the cover lead member are joined by eutectic bonding,
It includes a partition wall for dividing the inside and outside of the mounting space,
A lead frame seating portion and a wire bonding portion are recessed on a surface of the partition wall portion facing the cover lead member,
An electrode layer penetrating the partition wall is formed in the lead frame seating portion and the wire bonding portion,
The cover lead member is an amplification semiconductor package for communication, characterized in that the lead frame support portion for supporting the upper surface of the lead frame member on the outside of the partition wall portion is provided. 제1 항에 있어서,
상기 절연체의 상기 커버 리드부재와 마주보는 면에는 유테틱 본딩을 위한 접합용 금속층이 구비되고,
상기 커버 리드부재의 상기 절연체와 마주보는 면에는 유테틱 본딩을 위한 커버 접합용 금속층이 구비되며,
상기 접합용 금속층과 상기 커버 접합용 금속층의 사이에는 유테틱 본딩층이 형성되어 상기 커버 리드부재를 상기 절연체 상에 접합시키는 것을 특징으로 하는 통신용 증폭 반도체 패키지.According to claim 1,
A bonding metal layer for eutectic bonding is provided on a surface of the insulator facing the cover lid member,
A metal layer for cover bonding for eutectic bonding is provided on a surface of the cover lid member facing the insulator,
A communication amplification semiconductor package, characterized in that a eutectic bonding layer is formed between the bonding metal layer and the cover bonding metal layer to bond the cover lid member on the insulator. 삭제delete 삭제delete 제2항에 있어서,
상기 커버 리드부재는 상면과 하면이 평면인 패널형상을 가지는 것을 특징으로 하는 통신용 증폭 반도체 패키지.3. The method of claim 2,
The cover lead member is an amplification semiconductor package for communication, characterized in that it has a panel shape in which an upper surface and a lower surface are flat. 제2항에 있어서,
상기 절연체의 내부에는 상면과 하면에 각각 형성된 상기 접합용 금속층을 전기적으로 연결하는 연결 도전체가 구비된 비아홀이 형성되는 것을 특징으로 하는 통신용 증폭 반도체 패키지. 3. The method of claim 2,
The communication amplification semiconductor package, characterized in that the via hole provided with a connecting conductor electrically connecting the metal layer for bonding formed on the upper surface and the lower surface, respectively, is formed in the insulator. 삭제delete
KR1020150130156A 2015-09-15 2015-09-15 Amplification Semiconductor Package For communication KR102384794B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150130156A KR102384794B1 (en) 2015-09-15 2015-09-15 Amplification Semiconductor Package For communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150130156A KR102384794B1 (en) 2015-09-15 2015-09-15 Amplification Semiconductor Package For communication

Publications (2)

Publication Number Publication Date
KR20170032618A KR20170032618A (en) 2017-03-23
KR102384794B1 true KR102384794B1 (en) 2022-04-18

Family

ID=58496067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150130156A KR102384794B1 (en) 2015-09-15 2015-09-15 Amplification Semiconductor Package For communication

Country Status (1)

Country Link
KR (1) KR102384794B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869857B2 (en) 2018-12-11 2024-01-09 Amosense Co., Ltd. Semiconductor package component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646091B2 (en) * 1987-08-12 1997-08-25 新光電気工業株式会社 Substrates for electronic components

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398294B2 (en) * 1997-01-21 2003-04-21 京セラ株式会社 Electronic component storage package
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646091B2 (en) * 1987-08-12 1997-08-25 新光電気工業株式会社 Substrates for electronic components

Also Published As

Publication number Publication date
KR20170032618A (en) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6496865B2 (en) Electronic component storage package, electronic device and electronic module
JPH05206356A (en) Package for integrated circuit
US9392713B2 (en) Low cost high strength surface mount package
JP6140834B2 (en) Wiring board and electronic device
JP2015035495A (en) Semiconductor device and manufacturing method of the same
US20210242099A1 (en) Electronic device mounting board, electronic package, and electronic module
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
KR102384794B1 (en) Amplification Semiconductor Package For communication
KR102403248B1 (en) Amplification Semiconductor Package For communication
JP5791283B2 (en) Electronic component storage package and electronic device including the same
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
KR102403247B1 (en) Amplification Semiconductor Package For communication
KR20170008696A (en) Board for RF Semiconductor and Manufacturing Method of the Board for RF Semiconductor, RF Semiconductor thereof
JP5812671B2 (en) Device storage package and semiconductor device including the same
US20200075495A1 (en) Electronic device mounting board, electronic package, and electronic module
JP4807098B2 (en) Package for semiconductor devices
JP6312256B2 (en) Electronic component storage package
JP2017126648A (en) Electronic module
JP6698492B2 (en) Semiconductor package and semiconductor device
JP6791743B2 (en) Lids, electronic component storage packages and electronic devices
JP7038492B2 (en) Semiconductor element storage package and semiconductor device
CN110832773B (en) Package for housing electronic component, electronic device, and electronic module
JP2010056506A (en) Mounting structure of electronic apparatus
JP6885706B2 (en) Substrate for mounting semiconductor elements and semiconductor devices
JP6680634B2 (en) Substrate for mounting semiconductor element and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right