KR102377465B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102377465B1
KR102377465B1 KR1020140194901A KR20140194901A KR102377465B1 KR 102377465 B1 KR102377465 B1 KR 102377465B1 KR 1020140194901 A KR1020140194901 A KR 1020140194901A KR 20140194901 A KR20140194901 A KR 20140194901A KR 102377465 B1 KR102377465 B1 KR 102377465B1
Authority
KR
South Korea
Prior art keywords
data
lines
line
pixel
scan
Prior art date
Application number
KR1020140194901A
Other languages
English (en)
Other versions
KR20160083445A (ko
Inventor
강경윤
김범식
오길환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140194901A priority Critical patent/KR102377465B1/ko
Publication of KR20160083445A publication Critical patent/KR20160083445A/ko
Application granted granted Critical
Publication of KR102377465B1 publication Critical patent/KR102377465B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 실시예는 용접(welding)을 위한 리페어라인이 필요없는 표시장치에 관한 것이다. 본 발명의 실시예에 따른 표시장치는 스캔신호들이 공급되는 스캔라인들, 데이터전압들이 공급되는 데이터라인들, 기준전압이 공급되는 기준전압 라인들, 및 상기 스캔라인들, 상기 데이터라인들, 및 상기 기준전압 라인들 중에서 동일한 스캔라인, 동일한 데이터라인, 및 동일한 기준전압 라인에 접속되는 복수의 서브화소들을 포함하는 화소를 구비한다.

Description

표시장치{DISPLAY DEVICE AND FABRICATION METHOD THEREOF}
본 발명의 실시예는 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 다양한 평판표시장치들(flat display devices)이 개발되고 있다. 이러한 평판표시장치들로는 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 유기발광표시장치(Organic Light Emitting Display) 등이 있다.
평판표시장치는 데이터라인들, 게이트라인들, 데이터라인들과 게이트라인들의 교차부에 형성된 다수의 화소들을 구비하는 표시패널, 게이트라인들에 게이트신호들을 공급하는 게이트 구동부, 및 데이터라인들에 데이터전압들을 공급하는 데이터 구동부를 포함한다. 다수의 화소들 각각은 게이트라인으로부터 게이트신호가 공급될때 데이터라인으로부터 데이터전압을 공급받으며, 데이터전압에 따라 소정의 밝기로 발광한다. 예를 들어, 액정표시장치의 화소들 각각은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압의 전계에 따라 액정층의 액정을 구동하여 백라이트 유닛으로부터 입사되는 빛을 투과시킴으로써 소정의 밝기로 발광할 수 있다. 또한, 유기발광표시장치의 화소들 각각은 구동 트랜지스터의 게이트 전극에 공급되는 데이터전압에 따라 유기발광다이오드로 흐르는 전류를 제어함으로써 유기발광다이오드를 소정의 밝기로 발광시킬 수 있다.
한편, 평판표시장치의 제조공정 중에 이물 등의 물질로 인해 화소가 휘점 또는 암점으로 동작하는 불량이 발생할 수 있다. 이 경우, 레이저 공정을 통해 불량화소를 리페어하는 방법이 알려져 있다.
도 1은 불량화소를 그에 인접한 화소를 이용하여 리페어하는 방법을 보여주는 일 예시도면이다. 도 1에서는 제2 화소(P2)가 불량이고, 제1 및 제3 화소(P1, P3)들이 정상인 것을 예시하였다. 또한, 도 1에서는 화소들(P1, P2, P3)이 유기발광표시장치의 화소들인 것을 예시하였다.
도 1을 참조하면, 화소들(P1, P2, P3) 각각은 구동 트랜지스터(DT)와 유기발광다이오드(OLED)를 포함한다. 제1 화소(P1)는 리페어라인(RL)을 통해 제2 화소(P2)와 연결되며, 제2 화소(P2)는 리페어라인(RL)을 통해 제3 화소(P3)와 연결된다. 리페어라인(RL)은 절단 영역(CA)에서 절단되어 있으며, 레이저로 절단 영역(CA)을 용접(welding)하는 경우 리페어라인(RL)은 절단 영역(CA)에서 연결될 수 있다.
제2 화소(P2)의 구동 트랜지스터(DT)가 불량으로 인해 정상적으로 동작하지 못하는 경우, 레이저를 이용하여 제2 화소(P2)의 유기발광다이오드(OLED)와 구동 트랜지스터(DT) 사이를 커팅(cutting)한다. 그리고 나서, 레이저를 이용하여 제3 화소(P3)로부터 연장된 리페어라인(RL)의 절단 영역(CA)을 용접한다. 이로 인해, 리페어라인(RL)은 절단 영역(CA)에서 연결되므로, 제2 화소(P2)의 유기발광다이오드(OLED)는 제3 화소(P3)에 접속될 수 있다. 따라서, 제2 화소(P2)의 유기발광다이오드(OLED)는 제3 화소(P3)의 구동 트랜지스터(DT)로부터 구동전류를 공급받을 수 있으므로, 제2 화소(P2)는 리페어될 수 있다. 하지만, 도 1과 같이 불량화소를 리페어하는 경우, 용접을 위한 리페어라인(RL)을 추가적으로 설계하여야 하는 문제가 있다.
본 발명의 실시예는 용접(welding)을 위한 리페어라인이 필요없는 표시장치를 제공한다.
본 발명의 실시예에 따른 표시장치는 스캔신호들이 공급되는 스캔라인들, 데이터전압들이 공급되는 데이터라인들, 기준전압이 공급되는 기준전압 라인들, 및 상기 스캔라인들, 상기 데이터라인들, 및 상기 기준전압 라인들 중에서 동일한 스캔라인, 동일한 데이터라인, 및 동일한 기준전압 라인에 접속되는 복수의 서브화소들을 포함하는 화소를 구비한다.
본 발명의 실시예는 동일한 스캔라인, 동일한 데이터라인, 동일한 기준전압 라인에 접속된 복수의 서브화소들을 포함하는 화소를 구비한다. 그 결과, 본 발명의 실시예는 복수의 서브화소들 중 어느 하나가 불량인 경우 불량 서브화소를 레이저를 이용하여 절단함으로써, 화소를 수리할 수 있다. 즉, 본 발명의 실시예는 레이저 절단만을 이용하여 화소를 간단하게 수리할 수 있으므로, 용접(welding)을 위한 리페어라인을 설계할 필요가 없는 장점이 있다.
또한, 본 발명의 실시예는 불량 서브화소를 포함하는 화소에 공급될 제1 디지털 비디오 데이터에 소정의 보상 데이터를 추가함으로써, 제1 디지털 비디오 데이터를 제2 디지털 비디오 데이터로 변환한다. 그 결과, 본 발명의 실시예는 불량 서브화소를 포함하는 화소의 휘도를 정상적으로 발광하는 복수의 서브화소들을 포함하는 화소의 휘도와 균일하게 맞출 수 있다.
도 1은 불량화소를 그에 인접한 화소를 이용하여 리페어하는 방법을 보여주는 일 예시도면.
도 2는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도.
도 3은 도 2의 타이밍 제어부의 일 예를 보여주는 블록도.
도 4는 도 2의 화소를 상세히 보여주는 회로도.
도 5a 및 도 5b는 도 4의 제1 서브화소가 불량인 경우 레이저 절단 위치를 보여주는 예시도면들.
도 6은 도 2의 화소를 상세히 보여주는 또 다른 회로도.
도 7은 본 발명의 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 2는 본 발명의 실시예에 따른 표시장치를 보여주는 블록도이다. 도 2를 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 타이밍 제어부(40) 및 디지털 데이터 변환부(50)를 포함한다.
본 발명의 실시예에 따른 표시장치는 스캔신호들을 스캔신호들에 순차적으로 공급하는 라인 순차 스캐닝으로 픽셀들에 데이터전압들을 공급하는 어떠한 표시장치도 포함될 수 있다. 본 발명의 실시예에 따른 표시장치는 유기발광 표시장치(Organic Light Emitting Display)로 구현되는 것이 바람직하나, 이에 한정되지 않으며, 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 전기영동 표시장치(Electrophoresis display) 중에 어느 하나로 구현될 수도 있다. 본 발명은 아래의 실시예에서 표시장치가 유기발광 표시장치로 구현된 것을 중심으로 예시하였지만, 본 발명의 표시장치는 유기발광 표시장치에 한정되지 않는 것에 주의하여야 한다.
표시패널(10)에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 기준전압 라인들(R1~Rm), 스캔라인들(S1~Sn, n은 2 이상의 양의 정수) 및 센싱신호라인들(SEN1~SENn)이 형성된다. 데이터라인들(D1~Dm) 및 기준전압 라인들(R1~Rm)은 스캔라인들(S1~Sn) 및 센싱신호라인들(SEN1~SENn)과 교차되도록 형성될 수 있다. 데이터라인들(D1~Dm)과 기준전압 라인들(R1~Rm)은 서로 나란하게 형성될 수 있다. 스캔라인들(S1~Sn)과 센싱신호라인들(SEN1~SENn)은 서로 나란하게 형성될 수 있다. 한편, 센싱신호라인들(SEN1~SENn)에 공급되는 센싱신호들이 스캔라인들(S1~Sn)에 공급되는 스캔신호들과 동일할 수 있으며, 이 경우 센싱신호라인들(SEN1~SENn)은 생략될 수 있다.
표시패널(10)의 화소(P)들 각각은 데이터라인들(D1~Dm) 중 어느 하나, 기준전압 라인들(R1~Rm) 중 어느 하나, 스캔라인들(S1~Sn) 중 어느 하나, 및 센싱신호라인들(SEN1~SENn) 중 어느 하나에 접속된다. 표시패널(10)의 화소(P)들 각각은 복수의 서브화소들을 포함할 수 있다. 본 발명의 실시예에서는 도 2와 같이 화소(P)들 각각이 두 개의 서브화소들(SP1, SP2)을 포함하는 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 본 발명의 실시예는 화소(P)들 각각이 3 개 이상의 서브화소들을 포함할 수도 있다. 또한, 도 2에서는 두 개의 서브화소들(SP1, SP2)이 상하로 배치된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 두 개의 서브화소들(SP1, SP2)은 도 4 및 도 6과 같이 좌우로 배치될 수 있다.
두 개의 서브화소들(SP1, SP2)은 동일한 데이터라인, 동일한 기준전압 라인, 동일한 스캔라인, 및 동일한 센싱신호라인에 접속될 수 있다. 이로 인해, 두 개의 서브화소들(SP1, SP2)은 동일한 데이터전압, 동일한 기준전압, 동일한 스캔신호, 동일한 센싱신호를 입력받는다. 따라서, 두 개의 서브화소들(SP1, SP2)은 서로 동일한 밝기로 발광할 수 있다.
한편, 본 발명의 실시예는 두 개의 서브화소들(SP1, SP2) 중 어느 하나에 불량이 발생하는 경우, 불량이 발생한 서브화소를 비발광하도록 만든다. 본 발명의 실시예는 화소(P)가 두 개의 서브화소들(SP1, SP2)을 포함하기 때문에, 두 개의 서브화소들(SP1, SP2) 중 어느 하나가 불량이라서 비발광하더라도, 다른 하나는 정상적으로 발광할 수 있다. 표시패널(10)의 화소(P)에 대한 자세한 설명은 도 4 및 도 6을 결부하여 후술한다.
데이터 구동부(20)는 적어도 하나의 소스 드라이브 집적회로(integrated circuit 이하 "IC"라 칭함, 21) 및 센싱부(22)를 포함한다. 도 2에서는 설명의 편의를 위해 하나의 소스 드라이브 IC(21)를 예시하였지만, 이에 한정되지 않으며, 데이터 구동부(20)는 복수의 소스 드라이브 IC(21)들을 포함할 수 있다.
소스 드라이브 IC(21)는 데이터라인들(D1~Dm)에 접속되어 데이터 전압들을 공급한다. 구체적으로, 소스 드라이브 IC(21)는 타이밍 제어부(40)로부터 디지털 비디오 데이터와 소스 타이밍 제어신호(DCS)를 입력 받는다. 소스 드라이브 IC(21)는 소스 타이밍 제어신호(DCS)에 따라 디지털 비디오 데이터를 데이터 전압으로 변환하여 데이터라인들(D1~Dm)에 공급한다.
소스 드라이브 IC(21)는 표시기간 동안 제1 디지털 비디오 데이터(DATA1) 또는 제2 디지털 비디오 데이터(DATA2)를 데이터 전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다. 제1 디지털 비디오 데이터(DATA1) 및 제2 디지털 비디오 데이터(DATA2) 각각은 화소(P)의 유기발광다이오드를 발광하기 위해 공급되는 데이터이다.
또한, 소스 드라이브 IC(21)는 센싱기간 동안 제3 디지털 비디오 데이터(DATA3)를 데이터 전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다. 제3 디지털 비디오 데이터(DATA3)는 센싱기간 동안 화소(P)의 구동 트랜지스터의 소스 전압을 센싱하기 위한 데이터이다.
센싱부(22)는 기준전압 라인들(R1~Rm)에 접속된다. 센싱부(22)는 표시기간 동안 기준전압 라인들(R1~Rm)에 기준전압을 공급한다. 기준전압은 화소(P)의 구동 트랜지스터의 소스 전극을 초기화하기 위한 전압이다. 센싱부(22)는 센싱기간 동안 기준전압 라인들(R1~Rm)에 프리차징 전압을 공급한 후 구동 트랜지스터의 소스 전압을 센싱한다. 프리차징 전압 역시 화소(P)의 구동 트랜지스터의 소스 전극을 초기화하기 위한 전압이다. 센싱부(22)는 센싱된 전압을 아날로그 디지털 컨버터(analog to digital converter)를 이용하여 디지털 데이터인 센싱 데이터(SD)로 변환하여 디지털 데이터 변환부(50)로 출력한다.
스캔 구동부(30)는 스캔신호 구동부와 센싱신호 구동부를 포함한다. 스캔신호 구동부는 스캔라인들(S1~Sn)에 접속되어 스캔신호들을 공급한다. 구체적으로, 스캔신호 구동부는 타이밍 제어부(40)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 스캔라인들(S1~Sn)에 스캔신호들을 공급한다. 스캔신호 구동부는 표시기간 동안 스캔라인들(S1~Sn)에 순차적으로 스캔신호들을 공급하고, 센싱기간 동안 어느 한 스캔라인에 스캔신호를 공급할 수 있다.
센싱신호 구동부는 센싱신호라인들(SEN1~SENn)에 접속되어 스캔신호들을 공급한다. 구체적으로, 센싱신호 구동부는 타이밍 제어부(40)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 센싱신호라인들(SEN1~SENn)에 센싱신호들을 공급한다. 센싱신호 구동부는 표시기간 동안 센싱신호라인들(SEN1~SENn)에 순차적으로 센싱신호들을 공급하고, 센싱기간 동안 어느 한 센싱라인에 센싱신호를 공급할 수 있다.
타이밍 제어부(40)는 디지털 데이터 변환부(50)로부터 제1 디지털 비디오 데이터(DATA1)를 입력받는다. 타이밍 제어부(40)는 소스 드라이브 IC(21) 및 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 소스 드라이브 IC(21)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS) 및 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS)를 포함한다.
타이밍 제어부(40)는 표시기간 동안 제1 디지털 비디오 데이터(DATA1)와 제1 디지털 비디오 데이터(DATA1)의 타이밍에 따라 생성한 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 타이밍 제어부(40)는 센싱기간 동안 내부의 메모리에 저장된 제3 디지털 비디오 데이터(DATA3)와 제3 디지털 비디오 데이터(DATA3)의 타이밍에 따라 생성한 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 타이밍 제어부(40)는 스캔 타이밍 제어신호(SCS)를 스캔 구동부(30)로 출력한다.
한편, 본 발명의 실시예는 두 개의 서브화소들(SP1, SP2) 중 어느 하나에 불량이 발생하는 경우, 불량이 발생한 서브화소(이하 "불량 서브화소"라 칭함)를 비발광하도록 만든다. 불량 서브화소를 포함하는 화소(P)는 하나의 서브화소만이 발광하는 반면에, 불량 서브화소를 포함하지 않는 화소(P)는 두 개의 서브화소들(SP1, SP2)이 발광한다. 따라서, 불량 서브화소를 포함하는 화소(P)의 휘도는 정상적으로 발광하는 두 개의 서브화소들(SP1, SP2)을 포함하는 화소(P)의 휘도보다 낮아지게 된다.
타이밍 제어부(40)는 불량 서브화소를 포함하는 화소(P)의 휘도와 정상적으로 발광하는 두 개의 서브화소들(SP1, SP2)을 포함하는 화소(P)의 휘도를 균일하게 맞추기 위해, 불량 서브화소를 포함하는 화소(P)에 공급될 제1 디지털 비디오 데이터(DATA1)를 제2 디지털 비디오 데이터(DATA2)로 변환하는 데이터 변환부를 포함할 수 있다. 이 경우, 타이밍 제어부(40)는 표시기간 동안 제2 디지털 비디오 데이터(DATA2)와 제2 디지털 비디오 데이터(DATA2)의 타이밍에 따라 생성한 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 타이밍 제어부(40)의 데이터 변환부에 대한 자세한 설명은 도 3을 결부하여 후술한다.
디지털 데이터 변환부(50)는 외부로부터 디지털 비디오 데이터(DATA)를 입력받는다. 또한, 디지털 데이터 변환부(50)는 센싱부(22)로부터 센싱 데이터(SD)를 입력받는다. 디지털 데이터 변환부(50)는 입력된 센싱 데이터(SD)로부터 화소(P)들 각각의 구동 트랜지스터의 문턱전압을 보상할 수 있는 문턱전압 보상 데이터를 산출할 수 있다. 디지털 데이터 변환부(50)는 디지털 비디오 데이터(DATA)에 문턱전압 보상 데이터를 적용하여 디지털 비디오 데이터(DATA)를 제1 디지털 비디오 데이터(DATA1)로 변환할 수 있다. 디지털 데이터 변환부(50)는 제1 디지털 비디오 데이터(DATA1)를 타이밍 제어부(40)로 출력한다. 디지털 데이터 변환부(50)는 타이밍 제어부(50)에 포함될 수 있다.
도 3은 도 2의 타이밍 제어부의 일 예를 보여주는 블록도이다. 도 3을 참조하면, 타이밍 제어부(40)는 불량 서브화소를 포함하는 화소(P)의 휘도와 정상적으로 발광하는 두 개의 서브화소들(SP1, SP2)을 포함하는 화소(P)의 휘도를 균일하게 만들기 위해, 불량 서브화소를 포함하는 화소(P)에 공급될 제1 디지털 비디오 데이터(DATA1)를 변환하는 데이터 변환부(41)와 메모리(42)를 포함할 수 있다.
메모리(42)는 불량 서브화소를 포함하는 화소(P)의 좌표값을 포함하는 좌표 데이터(CD)와 제1 디지털 비디오 데이터(DATA1)를 보상하기 위한 보상 데이터(AD)를 저장하고 있다. 메모리(42)는 좌표 데이터(CD)와 보상 데이터(AD)를 데이터 변환부(41)로 출력한다.
데이터 변환부(41)는 제1 디지털 비디오 데이터(DATA1)를 입력받고, 메모리(42)로부터 좌표 데이터(CD)를 입력받는다. 데이터 변환부(41)는 좌표 데이터(CD)에 포함된 불량 서브화소를 포함하는 화소(P)의 좌표값에 따라 불량 서브화소를 포함하는 화소(P)에 공급될 제1 디지털 비디오 데이터(DATA1)를 변환한다. 특히, 불량 서브화소를 포함하는 화소(P)의 휘도는 정상적으로 발광하는 두 개의 서브화소들(SP1, SP2)을 포함하는 화소(P)의 휘도보다 낮기 때문에, 데이터 변환부(41)는 수학식 1과 같이 불량 서브화소를 포함하는 화소(P)에 공급될 제1 디지털 비디오 데이터(DATA1)에 소정의 보상 데이터(AD)를 추가함으로써, 제1 디지털 비디오 데이터(DATA1)를 제2 디지털 비디오 데이터(DATA2)로 변환할 수 있다. 데이터 변환부(41)는 제2 디지털 비디오 데이터(DATA2)를 데이터 구동부(20)로 출력한다.
Figure 112014128414504-pat00001
수학식 1에서, DATA1(x,y)는 (x,y) 좌표의 화소(P)에 공급될 제1 디지털 비디오 데이터, CD는 보상 데이터, DATA2(x,y)는 (x,y) 좌표의 화소(P)에 공급될 제2 디지털 비디오 데이터를 의미한다. 보상 데이터(CD)는 불량 서브화소를 포함하는 화소(P)의 휘도를 정상적으로 발광하는 두 개의 서브화소들(SP1, SP2)을 포함하는 화소(P)의 휘도와 균일하게 맞추기 위한 데이터로서, 사전 실험을 통해 미리 결정될 수 있다.
한편, 메모리(42)는 불량 서브화소가 없는 경우, 불량 서브화소를 포함하는 화소(P)의 좌표값을 저장하지 않는다. 따라서, 데이터 변환부(41)는 불량 서브화소가 없는 경우, 제1 디지털 비디오 데이터(DATA1)를 그대로 데이터 구동부(20)로 출력한다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 불량 서브화소를 포함하는 화소(P)에 공급될 제1 디지털 비디오 데이터(DATA1)에 보상 데이터(CD)를 추가함으로써, 제1 디지털 비디오 데이터(DATA1)를 제2 디지털 비디오 데이터(DATA2)로 변환한다. 그 결과, 본 발명의 실시예는 불량 서브화소를 포함하는 화소(P)의 휘도를 정상적으로 발광하는 두 개의 서브화소들(SP1, SP2)을 포함하는 화소(P)의 휘도와 균일하게 맞출 수 있다.
도 4는 도 2의 화소를 상세히 보여주는 회로도이다. 도 4를 참조하면, 화소(P)들 각각은 두 개의 서브화소들, 즉 제1 및 제2 서브화소들(SP1, SP2)을 포함한다.
제1 및 제2 서브화소들(SP1, SP2)은 동일한 스캔라인, 동일한 센싱신호라인, 동일한 데이터라인, 동일한 기준전압 라인에 접속된다. 예를 들어, 제1 및 제2 서브화소들(SP1, SP2)은 도 4와 같이 제k(k는 1≤k≤n을 만족하는 양의 정수) 스캔라인(Sk), 제k 센싱신호라인(SENk), 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터라인(Dj), 및 제j 기준전압 라인(Rj)에 접속될 수 있다. 이로 인해, 제1 및 제2 서브화소들(SP1, SP2)은 동일한 스캔신호, 동일한 센싱신호, 동일한 데이터전압, 동일한 기준전압을 입력받는다. 따라서, 제1 및 제2 서브화소들(SP1, SP2)은 동일한 밝기로 발광한다.
제1 및 제2 서브화소들(SP1, SP2)은 서로 다른 고전위전압라인에 접속된다. 예를 들어, 도 4와 같이 제1 서브화소(SP1)는 제i 고전위전압라인(VDDLi)에 접속되고, 제2 서브화소(SP2)는 제i+1 고전위전압라인(VDDLi+1)에 접속될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시예에 따른 화소(P)는 동일한 스캔라인, 동일한 센싱신호라인, 동일한 데이터라인, 동일한 기준전압 라인에 접속된 제1 및 제2 서브화소들(SP1, SP2)을 포함한다. 그 결과, 본 발명의 실시예는 제1 및 제2 서브화소들(SP1, SP2) 중 어느 하나가 불량인 경우 도 5a 및 도 5b와 같이 불량 서브화소를 레이저를 이용하여 절단함으로써, 화소(P)를 수리할 수 있다. 즉, 본 발명의 실시예는 레이저 절단만을 이용하여 화소(P)를 간단하게 수리할 수 있으며, 용접(welding)을 위한 리페어라인을 설계할 필요가 없는 장점이 있다.
이하에서는, 도 4를 결부하여 제1 및 제2 서브화소들(SP1, SP2)의 실시예를 살펴본다.
먼저, 제1 서브화소(SP1)는 제1 구동 트랜지스터(DT1), 제1 및 제2 트랜지스터들(T1, T2), 제1 커패시터(C1), 및 제1 유기발광다이오드(OLED1)를 포함한다.
제1 구동 트랜지스터(DT1)는 게이트 전극의 전압에 따라 제1 유기발광다이오드(OLED1)에 공급되는 전류량을 제어한다. 제1 구동 트랜지스터(DT1)의 게이트 전극은 제1 트랜지스터(T1)의 소스 전극에 접속되고, 소스 전극은 제1 유기발광다이오드(OLED1)의 애노드 전극에 접속되며, 드레인 전극은 고전위전압이 공급되는 제i(i는 양의 정수) 고전위전압라인(VDDi)에 접속될 수 있다.
제1 유기발광다이오드(OLED1)는 제1 구동 트랜지스터(DT1)를 통해 공급되는 전류의 양에 따라 발광한다. 제1 유기발광다이오드(OLED1)의 애노드 전극은 제1 구동 트랜지스터(DT1)의 소스 전극에 접속되고, 캐소드 전극은 고전위전압보다 낮은 저전위전압이 공급되는 저전위전압라인(VSSL)에 접속될 수 있다.
제1 트랜지스터(T1)는 제k 스캔라인(Sk)의 스캔신호에 의해 턴-온되어 제j 데이터라인(Dj)의 데이터 전압을 제1 구동 트랜지스터(DT1)의 게이트 전극에 공급한다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 소스 전극은 제1 구동 트랜지스터(DT1)의 게이트 전극에 접속되며, 드레인 전극은 제j 데이터라인(Dj)에 접속될 수 있다.
제2 트랜지스터(T2)는 제k 센싱신호라인(SENk)의 센싱신호에 응답하여 제j 기준전압 라인(Rj)을 제1 구동 트랜지스터(DT1)의 소스 전극에 접속시킨다. 제2 트랜지스터(T2)의 게이트 전극은 제k 센싱신호라인(SENk)에 접속되고, 소스 전극은 제1 구동 트랜지스터(DT1)의 소스 전극에 접속되며, 드레인 전극은 제j 기준전압 라인(Rj)에 접속될 수 있다.
제1 커패시터(C1)는 제1 구동 트랜지스터(DT1)의 게이트 전극과 소스 전극 사이에 형성된다.
도 4에서는 제1 구동 트랜지스터(DT1)와 제1 및 제2 트랜지스터들(T1, T2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제1 구동 트랜지스터(DT1)와 제1 및 제2 트랜지스터들(T1, T2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 도 4에서 제1 트랜지스터(T1)는 제k 스캔라인(Sk)에 접속된 트랜지스터이므로, "스캔 트랜지스터"로 통칭될 수 있고, 제2 트랜지스터(T2)는 제k 센싱신호라인(SENk)에 접속된 트랜지스터이므로, "센싱 트랜지스터"로 통칭될 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 실시예에 따른 제1 서브화소(SP1)는 제1 유기발광다이오드(OLED1)에 구동전류를 공급하기 위한 제1 구동 트랜지스터(DT1), 제1 구동 트랜지스터(DT1)의 게이트 전극에 데이터전압을 공급하기 위한 제1 트랜지스터(T1), 제1 구동 트랜지스터(DT1)의 소스 전극에 기준전압을 공급하거나 프리차징 전압을 공급하기 위한 제2 트랜지스터(T2), 및 제1 구동 트랜지스터(DT1)의 게이트 전극과 소스 전극 간의 전압 차를 유지하기 위한 제1 커패시터(C1)를 포함한다. 그 결과, 본 발명의 실시예는 표시기간 동안 제1 구동 트랜지스터(DT1)의 게이트 전극에 발광을 위한 데이터전압을 공급하고 소스 전극에 기준전압을 공급함으로써, 제1 유기발광다이오드(OLED1)를 소정의 밝기로 발광할 수 있다. 또한, 본 발명의 실시예는 센싱기간 동안 제1 구동 트랜지스터(DT1)의 게이트 전극에 센싱을 위한 데이터전압을 공급하고 소스 전극에 프리차징 전압을 공급함으로써, 기준전압 라인을 이용하여 제1 구동 트랜지스터(DT1)의 소스전압을 센싱할 수 있다.
두 번째로, 제2 서브화소(SP2)는 제2 구동 트랜지스터(DT1), 제3 및 제4 트랜지스터들(T3, T4), 제2 커패시터(C2), 및 제2 유기발광다이오드(OLED2)를 포함한다.
제2 구동 트랜지스터(DT2)는 게이트 전극의 전압에 따라 제2 유기발광다이오드(OLED2)에 공급되는 전류량을 제어한다. 제2 구동 트랜지스터(DT2)의 게이트 전극은 제3 트랜지스터(T3)의 소스 전극에 접속되고, 소스 전극은 제2 유기발광다이오드(OLED2)의 애노드 전극에 접속되며, 드레인 전극은 고전위전압이 공급되는 제i+1 고전위전압라인(VDDi+1)에 접속될 수 있다.
제2 유기발광다이오드(OLED2)는 제2 구동 트랜지스터(DT2)를 통해 공급되는 전류의 양에 따라 발광한다. 제2 유기발광다이오드(OLED2)의 애노드 전극은 제2 구동 트랜지스터(DT2)의 소스 전극에 접속되고, 캐소드 전극은 저전위전압라인(VSSL)에 접속될 수 있다.
제3 트랜지스터(T3)는 제k 스캔라인(Sk)의 스캔신호에 의해 턴-온되어 제j 데이터라인(Dj)의 데이터 전압을 제2 구동 트랜지스터(DT2)의 게이트 전극에 공급한다. 제3 트랜지스터(T3)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 소스 전극은 제2 구동 트랜지스터(DT2)의 게이트 전극에 접속되며, 드레인 전극은 제j 데이터라인(Dj)에 접속될 수 있다.
제4 트랜지스터(T4)는 제k 센싱신호라인(SENk)의 센싱신호에 응답하여 제j 기준전압 라인(Rj)을 제2 구동 트랜지스터(DT2)의 소스 전극에 접속시킨다. 제4 트랜지스터(T4)의 게이트 전극은 제k 센싱신호라인(SENk)에 접속되고, 소스 전극은 제2 구동 트랜지스터(DT2)의 소스 전극에 접속되며, 드레인 전극은 제j 기준전압 라인(Rj)에 접속될 수 있다.
제2 커패시터(C2)는 제2 구동 트랜지스터(DT2)의 게이트 전극과 소스 전극 사이에 형성된다.
도 4에서는 제2 구동 트랜지스터(DT2)와 제3 및 제4 트랜지스터들(T3, T4)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제2 구동 트랜지스터(DT2)와 제3 및 제4 트랜지스터들(T3, T4)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 도 4에서 제3 트랜지스터(T3)는 제k 스캔라인(Sk)에 접속된 트랜지스터이므로, 제1 트랜지스터(T1)와 같이 "스캔 트랜지스터"로 통칭될 수 있고, 제4 트랜지스터(T4)는 제k 센싱신호라인(SENk)에 접속된 트랜지스터이므로, 제3 트랜지스터(T3)와 같이 "센싱 트랜지스터"로 통칭될 수 있다.
또한, 본 발명의 실시예에 따른 제2 서브화소(SP2)는 제2 유기발광다이오드(OLED2)에 구동전류를 공급하기 위한 제2 구동 트랜지스터(DT2), 제2 구동 트랜지스터(DT2)의 게이트 전극에 데이터전압을 공급하기 위한 제3 트랜지스터(T3), 제2 구동 트랜지스터(DT2)의 소스 전극에 기준전압을 공급하거나 프리차징 전압을 공급하기 위한 제4 트랜지스터(T4), 및 제2 구동 트랜지스터(DT2)의 게이트 전극과 소스 전극 간의 전압 차를 유지하기 위한 제2 커패시터(C2)를 포함한다. 그 결과, 본 발명의 실시예는 표시기간 동안 제2 구동 트랜지스터(DT2)의 게이트 전극에 발광을 위한 데이터전압을 공급하고 소스 전극에 기준전압을 공급함으로써, 제2 유기발광다이오드(OLED2)를 소정의 밝기로 발광할 수 있다. 또한, 본 발명의 실시예는 센싱기간 동안 제2 구동 트랜지스터(DT2)의 게이트 전극에 센싱을 위한 데이터전압을 공급하고 소스 전극에 프리차징 전압을 공급함으로써, 기준전압 라인을 이용하여 제2 구동 트랜지스터(DT2)의 소스전압을 센싱할 수 있다.
한편, 본 발명의 실시예는 제1 및 제2 서브화소들(SP1, SP2)이 하나의 기준전압 라인을 이용하여 제1 구동 트랜지스터(DT1)의 소스전압과 제2 구동 트랜지스터(DT2)의 소스전압을 센싱하기 때문에, 제1 구동 트랜지스터(DT1)의 소스전압과 제2 구동 트랜지스터(DT2)의 소스전압의 평균 전압을 센싱하게 된다. 본 발명의 실시예에 따른 디지털 데이터 변환부(50)는 평균 전압을 이용하여 제1 및 제2 구동 트랜지스터들(DT1, DT2)의 문턱전압을 보상할 수 있는 문턱전압 보상 데이터를 산출할 수 있으며, 문턱전압 보상 데이터를 이용하여 디지털 비디오 데이터(DATA)를 변환함으로써, 제1 및 제2 구동 트랜지스터들(DT1, DT2)의 문턱전압을 보상할 수 있다.
한편, 본 발명의 실시예에 따른 화소(P)의 제1 및 제2 서브화소들(SP1, SP2)의 화소 구조는 도 4에 도시된 바에 한정되지 않음에 주의하여야 한다. 즉, 본 발명의 실시예에 따른 화소(P)의 제1 및 제2 서브화소들(SP1, SP2)의 화소 구조는 당업자가 변경 가능한 범위 내에서 이미 공지된 다른 화소 구조로 변경될 수 있음에 주의하여야 한다.
도 5a는 도 4의 제1 서브화소가 불량인 경우 절단 위치를 보여주는 일 예시도면이다. 도 5a에는 화소(P)의 제1 및 제2 서브화소들(SP1, SP2) 중에서 제1 서브화소(SP1)가 불량인 경우 화소(P)를 수리(repair)하기 위해 레이저로 절단하는 위치가 나타나 있다.
도 5a를 참조하면, 제1 서브화소(SP1)가 불량인 경우, 레이저를 이용하여 제1 구동 트랜지스터(DT1)의 드레인 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제2 트랜지스터(T2)의 게이트 전극을 절단한다. 제1 구동 트랜지스터(DT1)의 드레인 전극을 단선하는 경우, 제1 구동 트랜지스터(DT1)의 드레인 전극과 제i 고전위전압라인(VDDLi)의 연결은 끊어진다. 이로 인해, 제1 구동 트랜지스터(DT1)의 드레인 전극에는 고전위전압이 공급되지 않으므로, 제1 유기발광다이오드(OLED1)에는 구동전류가 공급되지 않는다.
제1 트랜지스터(T1)의 게이트 전극을 절단하는 경우, 제1 트랜지스터(T1)의 게이트 전극과 제k 스캔라인(Sk)의 연결은 끊어진다. 이로 인해, 제1 트랜지스터(T1)의 게이트 전극에는 스캔신호가 공급되지 않으므로, 제1 트랜지스터(T1)는 턴-온되지 않는다. 따라서, 제1 구동 트랜지스터(DT1)의 게이트 전극에는 제j 데이터라인(Dj)의 데이터전압이 공급되지 않는다.
제2 트랜지스터(T2)의 게이트 전극을 절단하는 경우, 제2 트랜지스터(T2)의 게이트 전극과 제k 센싱신호라인(SENk)의 연결은 끊어진다. 이로 인해, 제2 트랜지스터(T2)의 게이트 전극에는 센싱신호가 공급되지 않으므로, 제2 트랜지스터(T2)는 턴-온되지 않는다. 따라서, 제1 구동 트랜지스터(DT1)의 소스 전극에는 제j 기준전압 라인(Rj)의 기준전압 또는 프리차징 전압이 공급되지 않는다.
이상에서 살펴본 바와 같이, 본 발명의 실시예는 도 5a와 같이 레이저를 이용하여 제1 구동 트랜지스터(DT1)의 드레인 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제2 트랜지스터(T2)의 게이트 전극을 절단함으로써, 제1 서브화소(SP1)를 비발광화소로 만들 수 있다. 본 발명의 실시예는 불량 서브화소인 제1 서브화소(SP1)를 비발광화소로 만들더라도, 제2 서브화소(SP2)가 정상적으로 발광하기 때문에 화소(P)를 정상적으로 발광시킬 수 있다. 그 결과, 본 발명의 실시예는 레이저 절단만을 이용하여 화소(P)를 간단하게 수리할 수 있으므로, 용접(welding)을 위한 리페어라인을 설계할 필요가 없는 장점이 있다.
또한, 본 발명의 실시예는 도 5a와 같이 레이저를 이용하여 제1 구동 트랜지스터(DT1)의 드레인 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제2 트랜지스터(T2)의 게이트 전극을 절단하는 경우, 불량이 발생한 서브화소(SP1)에 어떠한 전압도 인가되지 않으므로, 불량이 발생한 서브화소(SP1)에 인가된 전압에 의해 인접한 화소가 불특정하게 영향을 받는 것을 방지할 수 있다.
도 5b는 도 4의 제1 서브화소가 불량인 경우 레이저 절단 위치를 보여주는 일 예시도면이다. 도 5b에는 화소(P)의 제1 및 제2 서브화소들(SP1, SP2) 중에서 제1 서브화소(SP1)가 불량인 경우 화소(P)를 수리(repair)하기 위해 레이저로 절단하는 위치가 나타나 있다.
도 5b를 참조하면, 제1 서브화소(SP1)가 불량인 경우, 레이저를 이용하여 구동 트랜지스터(DT)의 드레인 전극과 제1 유기발광다이오드(OLED1)의 애노드 전극 사이를 절단한다. 이로 인해, 제1 유기발광다이오드(OLED1)에는 구동전류가 공급되지 않으므로, 제1 유기발광다이오드(OLED1)는 발광하지 않는다.
결국, 본 발명의 실시예는 레이저를 이용하여 도 5b와 같이 구동 트랜지스터(DT)의 드레인 전극과 제1 유기발광다이오드(OLED1)의 애노드 전극 사이를 절단함으로써, 제1 서브화소(SP1)를 비발광화소로 만들 수 있다. 본 발명의 실시예는 불량 서브화소인 제1 서브화소(SP1)를 비발광화소로 만들더라도, 제2 서브화소(SP2)가 정상적으로 발광하기 때문에 화소(P)를 정상적으로 발광시킬 수 있다. 그 결과, 본 발명의 실시예는 레이저 절단만을 이용하여 화소(P)를 간단하게 수리할 수 있으므로, 용접(welding)을 위한 리페어라인을 설계할 필요가 없는 장점이 있다.
도 6은 도 2의 화소를 상세히 보여주는 또 다른 회로도이다. 도 6을 참조하면, 화소(P)들 각각은 두 개의 서브화소들, 즉 제1 및 제2 서브화소들(SP1, SP2)을 포함한다.
제1 및 제2 서브화소들(SP1, SP2)은 동일한 고전위전압라인에 접속된다. 예를 들어, 도 6과 같이 제1 및 제2 서브화소들(SP1, SP2)은 제j 고전위전압라인(VDDLj)에 접속될 수 있다. 제1 및 제2 서브화소들(SP1, SP2)은 동일한 고전위전압라인에 접속되기 때문에, 도 4에 도시된 바와 같이 제1 및 제2 서브화소들(SP1, SP2)이 서로 다른 고전위전압라인에 접속되는 경우보다 화소(P)를 통과하는 배선의 개수를 줄일 수 있기 때문에, 제1 및 제2 서브화소들(SP1, SP2)의 설계 면적을 늘릴 수 있고, 개구율을 높일 수 있는 장점이 있다.
도 6에 도시된 제1 및 제2 서브화소들(SP1, SP2)은 동일한 고전위전압라인에 접속되는 것을 제외하고는 도 4에 도시된 제1 및 제2 서브화소들(SP1, SP2)과 실질적으로 동일하다. 따라서, 도 6에 도시된 제1 및 제2 서브화소들(SP1, SP2)에 대한 자세한 설명은 생략하기로 한다.
또한, 도 6에 도시된 화소(P)의 제1 및 제2 서브화소들(SP1, SP2) 중 제1 서브화소(SP1)가 불량인 경우, 화소(P)를 수리(repair)하기 위해 레이저로 절단하는 위치 역시 도 5a 및 도 5b를 결부하여 설명한 바와 실질적으로 동일하다. 따라서, 이에 대한 자세한 설명은 생략하기로 한다.
도 7은 본 발명의 실시예에 따른 표시장치의 제조방법을 보여주는 흐름도이다. 도 7을 참조하면, 본 발명의 실시예에 따른 표시장치의 제조방법은 제1 내지 제5 단계들을 포함한다. 이하에서는, 도 4, 도 5a, 도 5b, 및 도 7을 결부하여 본 발명의 실시예에 따른 표시장치의 제조방법을 상세히 설명한다.
첫 번째로, 하부기판상에 화소(P)들의 트랜지스터들을 형성한다. 화소(P)들은 도 4와 같이 동일한 스캔라인, 동일한 데이터라인, 동일한 기준전압 라인에 접속되는 제1 및 제2 서브화소들(SP1, SP2)을 포함할 수 있다. 이 경우, 하부기판상에 도 4와 같이 제1 및 제2 구동 트랜지스터들(DT1, DT2), 제1 내지 제4 트랜지스터들(T1~T4), 및 제1 및 제2 커패시터들(C1, C2)이 형성될 수 있다.
제1 및 제2 구동 트랜지스터들(DT1, DT2)과 제1 내지 제4 트랜지스터들(T1~T4) 각각은 게이트 전극, 소스 전극 및 드레인 전극을 포함할 수 있다. 제1 및 제2 구동 트랜지스터들(DT1, DT2)과 제1 내지 제4 트랜지스터들(T1~T4) 각각의 게이트 전극과 소스 전극 및 드레인 전극을 전기적으로 절연하기 위해 게이트 전극을 덮는 게이트 절연막이 형성되고, 게이트 절연막상에 소스 전극 및 드레인 전극이 형성될 수 있다. 게이트 절연막과 소스 전극 및 드레인 전극상에는 보호막이 형성될 수 있다. (S101)
두 번째로, 화소(P)들의 트랜지스터들이 정상적으로 동작하는지 검사하고, 비정상적으로 동작하는 트랜지스터를 포함하는 화소를 제1 불량화소로 판정한다. 하부기판에 마련되는 검사 패드들을 통해 트랜지스터들에 전류를 흐르게함으로써 트랜지스터들이 정상적으로 동작하는지 검사할 수 있다. (S102)
세 번째로, 레이저를 이용하여 제1 불량화소에 포함된 트랜지스터들의 전극들을 절단함으로써, 제1 불량화소를 수리한다. 예를 들어, 도 5a와 같이 제1 서브화소가 불량인 경우, 레이저를 이용하여 제1 구동 트랜지스터(DT1)의 드레인 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제2 트랜지스터(T2)의 게이트 전극이 절단될 수 있다. 또한, 제1 불량화소가 제2 서브화소인 경우, 레이저를 이용하여 제2 구동 트랜지스터(DT2)의 드레인 전극, 제3 트랜지스터(T3)의 게이트 전극, 및 제4 트랜지스터(T4)의 게이트 전극이 절단될 수 있다. (S103)
네 번째로, 화소(P)들의 유기발광다이오드들을 형성한다. 화소(P)들이 도 4와 같이 제1 및 제2 서브화소들(SP1, SP2)을 포함하는 경우, 제1 및 제2 유기발광다이오드들(OLED1, OLED2)이 형성될 수 있다.
제1 및 제2 유기발광다이오드들(OLED1, OLED2) 각각은 애노드 전극, 유기발광층 및 캐소드 전극을 포함할 수 있다. 애노드 전극은 보호막을 관통하는 콘택홀을 통해 구동 트랜지스터의 소스 전극에 접속될 수 있다. 애노드 전극상에는 유기발광층이 형성될 수 있으며, 유기발광층상에는 캐소드 전극이 형성될 수 있다. 유기발광층은 정공 수송층(hole transporting layer), 발광층(organic light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동되며, 발광층에서 서로 결합하여 발광하게 된다. 캐소드 전극상에는 봉지층이 형성될 수 있다. 봉지층은 유기발광층과 캐소드 전극에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 봉지층은 적어도 하나의 유기막 및 무기막을 포함할 수 있다. (S104)
다섯 번째로, 화소(P)들의 유기발광다이오드들이 정상적으로 점등하는지 검사하고, 비정상적으로 점등하는 유기발광다이오드를 포함하는 화소를 제2 불량화소로 판정한다. 하부기판에 마련되는 검사 패드들을 통해 소정의 신호들을 인가함으로써, 유기발광다이오드들이 정상적으로 점등하는지 검사할 수 있다. (S105)
여섯 번째로, 레이저를 이용하여 제2 불량화소에 포함된 트랜지스터들의 전극들을 절단함으로써, 제2 불량화소를 수리할 수 있다. 예를 들어, 도 5a와 같이 제1 서브화소가 불량인 경우, 레이저를 이용하여 제1 구동 트랜지스터(DT1)의 드레인 전극, 제1 트랜지스터(T1)의 게이트 전극, 및 제2 트랜지스터(T2)의 게이트 전극이 절단될 수 있다. 또한, 제1 불량화소가 제2 서브화소인 경우, 레이저를 이용하여 제2 구동 트랜지스터(DT2)의 드레인 전극, 제3 트랜지스터(T3)의 게이트 전극, 및 제4 트랜지스터(T4)의 게이트 전극이 절단될 수 있다.
또는, 레이저를 이용하여 제2 불량화소에 포함된 유기발광다이오드의 애노드 전극을 절단함으로써, 제2 불량화소를 수리할 수 있다. 예를 들어, 도 5b와 같이 제1 서브화소가 불량인 경우, 레이저를 이용하여 제1 유기발광다이오드(OLED1)의 애노드 전극이 절단될 수 있다. 또한, 제1 불량화소가 제2 서브화소인 경우, 레이저를 이용하여 제2 유기발광다이오드(OLED2)의 애노드 전극이 절단될 수 있다. (S106)
이상에서 살펴본 바와 같이, 본 발명의 실시예는 동일한 스캔라인, 동일한 데이터라인, 및 동일한 기준전압 라인에 접속되는 제1 및 제2 서브화소들을 포함하는 화소(P)들을 형성하고, 제조 공정 중에 화소(P)들 중에 불량화소가 있는지를 판단하며, 불량화소를 레이저를 이용하여 절단함으로써 화소를 수리할 수 있다. 그 결과, 본 발명의 실시예는 레이저 절단만을 이용하여 화소를 간단하게 수리할 수 있으므로, 용접(welding)을 위한 리페어라인을 설계할 필요가 없는 장점이 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 20: 데이터 구동부
21: 소스 드라이브 IC 22: 센싱부
30: 스캔 구동부 40: 타이밍 제어부
41: 데이터 변환부 42: 메모리
50: 디지털 데이터 변환부 P: 화소
SP1: 제1 서브화소 SP2: 제2 서브화소
DT1: 제1 구동 트랜지스터 OLED1: 제1 유기발광다이오드
DT2: 제2 구동 트랜지스터 OLED2: 제2 유기발광다이오드
T1: 제1 트랜지스터 T2: 제2 트랜지스터
T3: 제3 트랜지스터 T4: 제4 트랜지스터

Claims (8)

  1. 스캔신호들이 공급되는 스캔라인들;
    데이터전압들이 공급되는 데이터라인들;
    기준전압이 공급되는 기준전압 라인들; 및
    상기 스캔라인들, 상기 데이터라인들, 및 상기 기준전압 라인들 중에서 동일한 스캔라인, 동일한 데이터라인, 및 동일한 기준전압 라인에 접속되는 복수의 서브화소들을 포함하는 화소를 구비하며,
    상기 복수의 서브화소들이 모두 정상적으로 구동할 때, 상기 복수의 서브화소들 각각은 제 1 디지털 비디오 데이터를 입력 받고, 상기 복수의 서브화소들 중 어느 하나가 불량 서브화소일 때, 나머지 서브화소들은 상기 제 1 디지털 비디오 데이터와 상이한 값인 제 2 디지털 비디오 데이터를 입력 받는, 표시장치.
  2. 제 1 항에 있어서,
    센싱신호들이 공급되는 센싱신호라인들을 더 구비하고,
    상기 복수의 서브화소들은 상기 센싱신호라인들 중에서 동일한 센싱신호라인에 접속되는 표시장치.
  3. 제 2 항에 있어서,
    제1 전원전압이 공급되는 제1 전원전압 라인들을 더 구비하고,
    상기 복수의 서브화소들은 상기 제1 전원전압 라인들 중에서 동일한 제1 전원전압 라인에 접속되는 표시장치.
  4. 제 2 항에 있어서,
    제1 전원전압이 공급되는 제1 전원전압 라인들을 더 구비하고,
    상기 복수의 서브화소들은 상기 제1 전원전압 라인들 중에서 서로 다른 제1 전원전압 라인들에 접속되는 표시장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 복수의 서브화소들 각각은,
    유기발광다이오드;
    상기 유기발광다이오드와 상기 제1 전원전압 라인에 접속된 구동 트랜지스터;
    게이트 전극이 제k(k는 양의 정수) 스캔라인에 접속되고, 소스 전극이 상기 구동 트랜지스터의 게이트 전극에 접속되며, 드레인 전극이 제j(j는 양의 정수) 데이터라인에 접속된 스캔 트랜지스터;
    게이트 전극이 제k 센싱신호라인에 접속되고, 소스 전극이 상기 구동 트랜지스터의 소스 전극에 접속되며, 드레인 전극이 제j 기준전압 라인에 접속된 센싱 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극과 소스 전극에 접속된 커패시터를 포함하는 표시장치.
  6. 제 5 항에 있어서,
    상기 불량 서브화소는 비발광하는 표시장치.
  7. 제 5 항에 있어서,
    상기 복수의 서브화소들 중 어느 하나가 불량 서브화소일 때,
    상기 구동 트랜지스터의 드레인 전극과 상기 제1 전원전압 라인 간의 연결은 끊어지고, 상기 스캔 트랜지스터의 게이트 전극과 상기 제k 스캔라인 간의 연결은 끊어지며, 상기 센싱 트랜지스터의 게이트 전극과 상기 제k 센싱신호라인 간의 연결은 끊어진 표시장치.
  8. 제 2 항에 있어서,
    상기 스캔라인들에 상기 스캔신호들을 공급하는 스캔신호 구동부;
    상기 데이터라인들에 상기 데이터전압들을 공급하고, 상기 기준전압 라인들에 상기 기준전압을 공급하는 데이터 구동부; 및
    상기 센싱신호라인들에 상기 센싱신호들을 공급하는 센싱신호 구동부를 더 구비하는 표시장치.
KR1020140194901A 2014-12-31 2014-12-31 표시장치 KR102377465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140194901A KR102377465B1 (ko) 2014-12-31 2014-12-31 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140194901A KR102377465B1 (ko) 2014-12-31 2014-12-31 표시장치

Publications (2)

Publication Number Publication Date
KR20160083445A KR20160083445A (ko) 2016-07-12
KR102377465B1 true KR102377465B1 (ko) 2022-03-22

Family

ID=56504993

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194901A KR102377465B1 (ko) 2014-12-31 2014-12-31 표시장치

Country Status (1)

Country Link
KR (1) KR102377465B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI590220B (zh) * 2016-10-14 2017-07-01 友達光電股份有限公司 顯示裝置
CN109073943A (zh) * 2018-05-22 2018-12-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示设备、像素驱动电路、显示设备中驱动图像显示的方法
CN114267297B (zh) * 2021-12-16 2023-05-02 Tcl华星光电技术有限公司 像素补偿电路、方法及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471772B1 (ko) * 1997-07-11 2005-06-07 삼성전자주식회사 듀얼 스캔 구동 방식의 액정 표시 장치용 기판
KR101483626B1 (ko) * 2008-06-09 2015-01-16 삼성디스플레이 주식회사 터치 스크린 표시 장치
KR101968116B1 (ko) * 2012-12-10 2019-08-13 엘지디스플레이 주식회사 유기 전기발광 표시장치 및 그 구동방법
KR102027169B1 (ko) * 2012-12-21 2019-10-01 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102090706B1 (ko) * 2012-12-28 2020-03-19 삼성디스플레이 주식회사 디스플레이 장치, 광학 보상 시스템 및 광학 보상 방법
KR101581368B1 (ko) * 2013-05-22 2015-12-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 리페어 방법

Also Published As

Publication number Publication date
KR20160083445A (ko) 2016-07-12

Similar Documents

Publication Publication Date Title
US10720103B2 (en) Display device and driving method thereof
CN107808637B (zh) 显示装置及其驱动方法
KR102145850B1 (ko) 유기발광 디스플레이 장치와 픽셀의 리페어 방법
KR102156774B1 (ko) 유기발광 표시장치의 리페어 방법
US10909921B2 (en) Organic light emitting diode display device including driving transistor having gate electrode under semiconductor layer
US9830852B2 (en) Light emitting display apparatus, method of repairing the same and method of driving the same
US20150097872A1 (en) Organic light emitting display device
KR101794648B1 (ko) 유기발광다이오드 표시장치
TW201503084A (zh) 有機發光顯示裝置之像素
JP2005258407A (ja) 発光表示装置および発光表示装置の表示パネル，発光表示装置の駆動方法
US20100201673A1 (en) Light emitting display device and method of driving the same
US9093023B1 (en) Organic light emitting display device and pixel repairing method
US20130265290A1 (en) Display apparatus
KR20100072645A (ko) 유기전계발광표시장치와 이의 구동방법
KR102377465B1 (ko) 표시장치
KR20220130302A (ko) 표시 장치
US9997109B2 (en) Display device with reduced number of transistors and its driving method
KR102623163B1 (ko) 표시장치 및 그의 구동방법
KR102202795B1 (ko) 유기 발광 표시장치
KR102282934B1 (ko) 유기발광 표시장치와 이의 구동방법
KR20140147600A (ko) 표시패널 및 이를 포함하는 유기전계 발광표시장치
KR20160080489A (ko) 유기발광표시장치의 화소 및 이의 동작방법
US11468828B2 (en) Electroluminescent display panel having pixel driving circuit
KR102089336B1 (ko) 유기전계발광표시장치
US20230146875A1 (en) Electroluminescent display device having pixel driving circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant