KR102377463B1 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- KR102377463B1 KR102377463B1 KR1020170110178A KR20170110178A KR102377463B1 KR 102377463 B1 KR102377463 B1 KR 102377463B1 KR 1020170110178 A KR1020170110178 A KR 1020170110178A KR 20170110178 A KR20170110178 A KR 20170110178A KR 102377463 B1 KR102377463 B1 KR 102377463B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital video
- video data
- data
- timing controller
- supplied
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 출원은 버스에 불량이 발생하여 배선에 손상이 가는 것을 감지하고, 손상이 간 배선을 통해 전달되는 디지털 비디오 데이터를 전달할 수 있는 표시 장치에 관한 것이다. 본 출원에 따른 표시 장치는 데이터 구동부에 디지털 비디오 데이터와 데이터 구동부 제어 신호를 공급하는 타이밍 컨트롤러, 디지털 비디오 데이터를 생성하는 호스트 시스템, 호스트 시스템으로부터 타이밍 컨트롤러로 디지털 비디오 데이터를 전달하는 제 1 내지 제 N(N은 2 이상의 정수) 배선들, 및 호스트 시스템과 타이밍 컨트롤러 사이에 배치된 예비 배선을 포함한다. 본 출원에 따른 타이밍 컨트롤러는 디지털 비디오 데이터가 비정상적으로 공급되거나 디지털 비디오 데이터가 공급되지 않는 경우, 예비 배선을 통해 디지털 비디오 데이터를 공급받는다.The present application relates to a display device capable of detecting damage to a wiring due to a failure in a bus and transmitting digital video data transmitted through the damaged wiring. A display device according to the present application includes a timing controller that supplies digital video data and a data driver control signal to a data driver, a host system that generates digital video data, and first to N-th digital video data that transfers digital video data from the host system to the timing controller. (N is an integer greater than or equal to 2) wirings, and a spare wiring disposed between the host system and the timing controller. The timing controller according to the present application receives digital video data through a spare wiring when digital video data is abnormally supplied or digital video data is not supplied.
Description
본 출원은 표시 장치에 관한 것이다.This application relates to a display device.
정보화 사회에서 시각 정보를 영상 또는 화상으로 표시하기 위한 표시 장치 분야 기술이 많이 개발되고 있다. 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부, 타이밍 컨트롤러, 및 호스트 시스템을 구비한다. 표시 패널은 데이터 라인들, 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차부에 형성되어 게이트 라인들에 게이트 신호들이 공급될 때 데이터 라인들의 데이터 전압들을 공급받는 복수의 화소들을 포함한다.In the information society, many technologies have been developed in the field of display devices for displaying visual information as images or images. A display device includes a display panel, a gate driver, a data driver, a timing controller, and a host system. The display panel includes data lines, gate lines, and a plurality of pixels formed at intersections of data lines and gate lines to receive data voltages of the data lines when gate signals are supplied to the gate lines.
게이트 구동부는 게이트 라인들에 게이트 신호들을 공급한다. 데이터 구동부는 데이터 라인들에 데이터 전압들을 공급하는 소스 드라이버 집적회로(integrated circuit, 이하 "IC"라 칭함)들을 포함한다. 타이밍 컨트롤러는 게이트 구동부와 데이터 구동부의 동작 타이밍을 제어하고, 데이터 구동부에 디지털 비디오 데이터를 공급한다. 호스트 시스템은 타이밍 컨트롤러에 디지털 비디오 데이터를 공급한다.The gate driver supplies gate signals to the gate lines. The data driver includes source driver integrated circuits (hereinafter, referred to as “ICs”) that supply data voltages to data lines. The timing controller controls operation timings of the gate driver and the data driver, and supplies digital video data to the data driver. The host system supplies digital video data to the timing controller.
호스트 시스템과 타이밍 컨트롤러 사이에는 디지털 비디오 데이터를 전달하기 위한 복수의 배선(Lane)들이 배치된다. 복수의 배선들은 타이밍 컨트롤러와 호스트 시스템 사이에서 Vx1 인터페이스를 적용한 입출력 단자인 버스(Bus)를 통해 연결된다. Vx1 인터페이스는 빠른 속도로 복수의 입력 데이터를 처리할 수 있는 인터페이스이다.A plurality of lanes for transferring digital video data are disposed between the host system and the timing controller. A plurality of wires are connected between the timing controller and the host system through a bus, which is an input/output terminal to which a Vx1 interface is applied. The Vx1 interface is an interface that can process multiple input data at high speed.
한편, 기존에는 정전기(ESD)나 배선 간의 단락(short) 등으로 버스에 불량이 발생하여 배선에 손상이 갈 경우, 손상이 간 배선에서는 디지털 비디오 데이터를 전송할 수 없다. 또한, 손상이 간 배선을 복구하거나 수리할 수 없었다. 이에 따라, 배선의 손상되는 경우 표시 장치의 다른 구성 요소에 문제가 없더라도 표시 장치를 폐기하여야 하는 문제가 있었다.On the other hand, conventionally, if the wiring is damaged due to a defect in the bus due to static electricity (ESD) or a short circuit between wirings, digital video data cannot be transmitted through the damaged wiring. Also, the damaged wiring could not be repaired or repaired. Accordingly, when wiring is damaged, there is a problem in that the display device must be discarded even if there is no problem in other components of the display device.
본 출원은 버스에 불량이 발생하여 배선에 손상이 가는 것을 감지하고, 손상이 간 배선을 통해 전달되는 디지털 비디오 데이터를 전달할 수 있는 표시 장치를 제공하고자 한다.An object of the present application is to provide a display device capable of detecting damage to a wiring due to a defect in the bus and transmitting digital video data transmitted through the damaged wiring.
본 출원에 따른 표시 장치는 화상을 표시하는 표시 패널, 표시 패널에 데이터 전압을 공급하는 데이터 구동부, 데이터 구동부에 디지털 비디오 데이터와 데이터 구동부 제어 신호를 공급하는 타이밍 컨트롤러, 디지털 비디오 데이터를 생성하는 호스트 시스템, 호스트 시스템으로부터 타이밍 컨트롤러로 디지털 비디오 데이터를 전달하는 제 1 내지 제 N(N은 2 이상의 정수) 배선들, 및 호스트 시스템과 타이밍 컨트롤러 사이에 배치된 예비 배선을 포함한다. 본 출원에 따른 타이밍 컨트롤러는 디지털 비디오 데이터가 비정상적으로 공급되거나 디지털 비디오 데이터가 공급되지 않는 경우, 예비 배선을 통해 디지털 비디오 데이터를 공급받는다.A display device according to the present application includes a display panel displaying an image, a data driver supplying a data voltage to the display panel, a timing controller supplying digital video data and a data driver control signal to the data driver, and a host system generating digital video data , first to N-th wires (N is an integer greater than or equal to 2) for transferring digital video data from the host system to the timing controller, and a spare wire disposed between the host system and the timing controller. The timing controller according to the present application receives digital video data through a spare wiring when digital video data is abnormally supplied or digital video data is not supplied.
본 출원에 따른 표시 장치는 버스에 불량이 발생하여 배선에 손상이 가는 것을 감지하고, 손상이 간 배선을 통해 전달되는 디지털 비디오 데이터를 전달할 수 있다.The display device according to the present application may detect that a wiring is damaged due to a defect in the bus, and may transmit digital video data transmitted through the damaged wiring.
본 출원에 따른 표시 장치에서는 임의의 배선에서 고장이 발생하더라도 고장이 난 배선으로 전달되던 디지털 비디오 데이터는 자동으로 예비 배선을 통해 정상적으로 타이밍 컨트롤러로 공급되므로 사용자가 불량을 인식하지 못한다. 이에 따라, 손상된 배선의 수리가 불가능하더라도 표시 장치를 폐기하지 않고 사용할 수 있다.In the display device according to the present application, even if a failure occurs in any wiring, digital video data transmitted to the defective wiring is automatically supplied to the timing controller through the spare wiring, so that the user does not recognize the defect. Accordingly, even if the damaged wiring cannot be repaired, the display device may be used without discarding it.
도 1은 본 출원에 따른 표시 장치의 사시도이다.
도 2는 본 출원에 따른 표시 장치의 블록도이다.
도 3은 도 2의 화소를 나타낸 회로도이다.
도 4는 기존의 표시 장치의 타이밍 컨트롤러와 호스트 시스템을 나타낸 블록도이다.
도 5는 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러와 호스트 시스템을 나타낸 블록도이다.
도 6은 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러와 호스트 시스템을 보다 자세히 나타낸 블록도이다.
도 7은 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러와 제 1 내지 제 N 배선들을 상세히 나타낸 회로도이다.
도 8은 본 출원의 일 예에 따른 표시 장치의 호스트 시스템과 예비 배선을 상세히 나타낸 회로도이다.
도 9는 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러와 예비 배선을 상세히 나타낸 회로도이다.1 is a perspective view of a display device according to the present application.
2 is a block diagram of a display device according to the present application.
3 is a circuit diagram illustrating the pixel of FIG. 2 .
4 is a block diagram illustrating a timing controller and a host system of a conventional display device.
5 is a block diagram illustrating a timing controller and a host system of a display device according to an example of the present application.
6 is a block diagram illustrating in more detail a timing controller and a host system of a display device according to an example of the present application.
7 is a detailed circuit diagram illustrating a timing controller and first to Nth wirings of a display device according to an example of the present application.
8 is a detailed circuit diagram illustrating a host system and preliminary wiring of a display device according to an example of the present application.
9 is a detailed circuit diagram illustrating a timing controller and preliminary wiring of a display device according to an example of the present application.
본 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 출원은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 출원이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 출원은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present application, and a method of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present application is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only the present embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which this application belongs It is provided to fully inform the possessor of the scope of the invention, and the present application is only defined by the scope of the claims.
본 출원의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present application are exemplary, and thus the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is construed as including an error range even if there is no separate explicit description.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described with 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성요소는 본 출원의 기술적 사상 내에서 제 2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present application.
"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다."X-axis direction", "Y-axis direction", and "Z-axis direction" should not be interpreted only as a geometric relationship in which the relationship between each other is vertical, and is wider than within the scope where the configuration of the present invention can function functionally. It may mean having a direction.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.The term “at least one” should be understood to include all possible combinations of one or more related items. For example, the meaning of “at least one of the first, second, and third items” means that each of the first, second, or third items as well as two of the first, second and third items It may mean a combination of all items that can be presented from more than one.
본 출원의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present application may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be
이하, 첨부된 도면을 참조하여 본 출원의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present application will be described in detail with reference to the accompanying drawings.
도 1은 본 출원에 따른 표시 장치의 사시도이다. 도 2는 본 출원에 따른 표시 장치의 블록도이다. 도 3은 도 2의 화소를 나타낸 회로도이다. 본 출원에 따른 표시 장치는 표시 패널(110), 게이트 구동부(120), 데이터 구동부(130), 연성필름(140), 인쇄회로보드(Printed Circuit Board, PCB)(150), 연결부(160), 세트(170), 타이밍 컨트롤러(Timing Controller, T-con)(200), 및 호스트 시스템(Host System)(300)을 포함한다. 이하에서는 본 출원에 따른 표시 장치가 유기 발광 표시 장치(Organic Light Emitting Display Device)인 경우를 가정하여 설명하기로 한다.1 is a perspective view of a display device according to the present application. 2 is a block diagram of a display device according to the present application. 3 is a circuit diagram illustrating the pixel of FIG. 2 . The display device according to the present application includes a
표시 패널(110)은 하부 기판(111)과 상부 기판(112)을 포함한다. 하부 기판(111)은 플라스틱 또는 유리로 이루어진 박막 트랜지스터 기판일 수 있다. 상부 기판(112)은 플라스틱 필름, 유리 기판, 또는 보호 필름으로 이루어진 봉지 기판일 수 있다.The
하부 기판(111)은 표시 영역과 표시 영역의 주변에 마련된 비표시 영역을 포함한다. 표시 영역은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 하부 기판(111)에는 게이트 라인들(GL1~GLp, p는 2 이상의 양의 정수), 데이터 라인들(DL1~DLq, q는 2 이상의 양의 정수) 및 센싱 라인들(SL1~SLq)이 배치된다. 데이터 라인들(DL1~DLq)과 센싱 라인들(SL1~SLq)은 서로 평행하게 배치될 수 있다. 데이터 라인들(DL1~DLq) 및 센싱 라인들(SL1~SLq)은 게이트 라인들(GL1~GLp)과 교차하도록 배치될 수 있다.The
화소(P)들 각각은 유기 발광 다이오드(organic light emitting diode, OLED) 및 화소 구동부(PD)를 포함한다. 도 2에서는 설명의 편의를 위해 제 j(j는 1≤≤j≤≤q을 만족하는 양의 정수) 데이터 라인(DLj), 제 j 센싱 라인(SLj), 제 k(k는 1≤≤k≤≤p을 만족하는 양의 정수) 스캔 라인(Sk), 및 제 k 센싱 신호 라인(SSk)에 접속된 화소(P)만을 도시하였다. 제 k 스캔 라인(Sk) 및 제 k 센싱 신호 라인(SSk)은 제 k 게이트 라인(GLk)에 포함된다.Each of the pixels P includes an organic light emitting diode (OLED) and a pixel driver PD. In FIG. 2 , for convenience of explanation, a jth (j is a positive integer satisfying 1≤≤j≤≤q) data line DLj, a jth sensing line SLj, and kth (k is 1≤≤k) Only the pixel P connected to the scan line Sk and the kth sensing signal line SSk (a positive integer satisfying ≤ ≤ p) is illustrated. The k-th scan line Sk and the k-th sensing signal line SSk are included in the k-th gate line GLk.
유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기 발광 다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위 전압(ELVDD)보다 낮은 저전위 전압(ELVSS)이 공급되는 저전위 전압 라인(ELVSSL)에 접속될 수 있다.The organic light emitting diode OLED emits light according to a current supplied through the driving transistor DT. The anode electrode of the organic light emitting diode OLED is connected to the source electrode of the driving transistor DT, and the cathode electrode is connected to the low potential voltage line ELVSSL to which the low potential voltage ELVSS lower than the high potential voltage ELVDD is supplied. can be connected.
유기 발광 다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기 발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기 발광 다이오드(OLED)는 애노드 전극과 캐소드 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기 발광층으로 이동되며, 유기 발광층에서 정공과 전자가 서로 결합하여 발광하게 된다.An organic light emitting diode (OLED) may include an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. there is. In an organic light emitting diode (OLED), when a voltage is applied to an anode electrode and a cathode electrode, holes and electrons move to the organic light emitting layer through the hole transport layer and the electron transport layer, respectively, and the holes and electrons are combined with each other in the organic light emitting layer to emit light.
화소 구동부(PD)는 유기 발광 다이오드(OLED)와 제j 센싱 라인(SLj)으로 전류를 공급한다. 화소 구동부(PD)는 구동 트랜지스터(Driving Transistor)(DT), 스캔 라인(Sk)의 스캔 신호에 의해 제어되는 제 1 트랜지스터(ST1), 센싱 신호 라인(SSk)의 센싱 신호에 의해 제어되는 제 2 트랜지스터(ST2), 및 커패시터(capacitor)(C)를 포함할 수 있다.The pixel driver PD supplies current to the organic light emitting diode OLED and the j-th sensing line SLj. The pixel driver PD includes a driving transistor DT, a first transistor ST1 controlled by a scan signal of a scan line Sk, and a second transistor ST1 controlled by a sensing signal of a sensing signal line SSk. A transistor ST2 and a capacitor C may be included.
화소 구동부(PD)는 표시 모드에서 화소(P)에 접속된 스캔 라인(Sk)으로부터 스캔 신호가 공급될 때 화소(P)에 접속된 데이터 라인(DLj)의 데이터 전압(VDATA)을 공급받고, 데이터 전압(VDATA)에 따른 구동 트랜지스터(DT)의 전류를 유기 발광 다이오드(OLED)에 공급한다. 화소 구동부(PD)는 센싱 모드에서 화소(P)에 접속된 센싱 신호 라인(SSk)으로부터 센싱 신호가 공급될 때 구동 트랜지스터(DT)의 전류를 화소(P)에 접속된 센싱 라인(SLj)으로 흘린다.The pixel driver PD receives the data voltage VDATA of the data line DLj connected to the pixel P when a scan signal is supplied from the scan line Sk connected to the pixel P in the display mode, A current of the driving transistor DT according to the data voltage VDATA is supplied to the organic light emitting diode OLED. When a sensing signal is supplied from the sensing signal line SSk connected to the pixel P in the sensing mode, the pixel driver PD transfers the current of the driving transistor DT to the sensing line SLj connected to the pixel P. spill
구동 트랜지스터(DT)는 고전위 전압 라인(ELVDDL)과 유기 발광 다이오드(OLED) 사이에 마련된다. 구동 트랜지스터(DT)는 게이트 전극과 소스 전극의 전압 차에 따라 고전위 전압 라인(ELVDDL)으로부터 유기 발광 다이오드(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 제 1 트랜지스터(ST1)의 제 1 전극에 접속되고, 소스 전극은 유기 발광 다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 고전위 전압(ELVDD)이 공급되는 고전위 전압 라인(ELVDDL)에 접속될 수 있다.The driving transistor DT is provided between the high potential voltage line ELVDDL and the organic light emitting diode OLED. The driving transistor DT adjusts a current flowing from the high potential voltage line ELVDDL to the organic light emitting diode OLED according to a voltage difference between the gate electrode and the source electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first transistor ST1 , the source electrode is connected to the anode electrode of the organic light emitting diode OLED, and the drain electrode is supplied with the high potential voltage ELVDD. may be connected to the high potential voltage line ELVDDL.
제 1 트랜지스터(ST1)는 제 k 스캔 라인(Sk)의 제 k 스캔 신호에 의해 턴-온 되어 제 j 데이터 라인(DLj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제 1 트랜지스터(T1)의 게이트 전극은 제 k 스캔 라인(Sk)에 접속되고, 제 1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제 2 전극은 제 j 데이터 라인(DLj)에 접속될 수 있다. 제1 트랜지스터(ST1)는 스캔 트랜지스터로 통칭될 수 있다.The first transistor ST1 is turned on by the k-th scan signal of the k-th scan line Sk to supply the voltage of the j-th data line DLj to the gate electrode of the driving transistor DT. The gate electrode of the first transistor T1 is connected to the k-th scan line Sk, the first electrode is connected to the gate electrode of the driving transistor DT, and the second electrode is connected to the j-th data line DLj. can be The first transistor ST1 may be collectively referred to as a scan transistor.
제 2 트랜지스터(ST2)는 제 k 센싱 신호 라인(SSk)의 제 k 센싱 신호에 의해 턴-온 되어 제 j 센싱 라인(SLj)을 구동 트랜지스터(DT)의 소스 전극에 접속시킨다. 제 2 트랜지스터(ST2)의 게이트 전극은 제 k 센싱 신호 라인(SSk)에 접속되고, 제 1 전극은 제 j 센싱 라인(SLj)에 접속되며, 제 2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다. 제 2 트랜지스터(ST2)는 센싱 트랜지스터로 통칭될 수 있다.The second transistor ST2 is turned on by the k-th sensing signal of the k-th sensing signal line SSk to connect the j-th sensing line SLj to the source electrode of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the k-th sensing signal line SSk, the first electrode is connected to the j-th sensing line SLj, and the second electrode is connected to the source electrode of the driving transistor DT. can be connected. The second transistor ST2 may be collectively referred to as a sensing transistor.
커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 마련된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압 간의 차전압을 저장한다.The capacitor C is provided between the gate electrode and the source electrode of the driving transistor DT. The capacitor C stores a difference voltage between the gate voltage and the source voltage of the driving transistor DT.
도 2에서는 구동 트랜지스터(DT)와 제 1 및 제 2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제 1 및 제 2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있다. 또한, 제 1 전극은 소스 전극일 수 있고 제 2 전극은 드레인 전극일 수 있으나, 이에 한정되지 않는 것에 주의하여야 한다. 즉, 제 1 전극은 드레인 전극일 수 있고 제 2 전극은 소스 전극일 수 있다.In FIG. 2 , the driving transistor DT and the first and second transistors ST1 and ST2 are mainly described as being formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but it should be noted that the present invention is not limited thereto. The driving transistor DT and the first and second transistors ST1 and ST2 may be formed of a P-type MOSFET. In addition, it should be noted that the first electrode may be a source electrode and the second electrode may be a drain electrode, but the present invention is not limited thereto. That is, the first electrode may be a drain electrode and the second electrode may be a source electrode.
표시 모드에서, 제 k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제 j 데이터 라인(DLj)의 데이터 전압(VDATA)이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 j 센싱라인(SEj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 이로 인해, 표시 모드에서 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 유기 발광 다이오드(OLED)에 공급되며, 유기 발광 다이오드(OLED)는 구동 트랜지스터(DT)의 전류에 따라 발광한다. 이때, 데이터 전압(VDATA)은 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도를 보상한 전압이므로, 구동 트랜지스터(DT)의 전류는 구동 트랜지스터(DT)의 문턱 전압과 전자 이동도에 의존하지 않는다.In the display mode, when a scan signal is supplied to the k-th scan line Sk, the data voltage VDATA of the j-th data line DLj is supplied to the gate electrode of the driving transistor DT, and the k-th sensing signal line ( When the sensing signal is supplied to SSk), the initialization voltage of the j-th sensing line SEj is supplied to the source electrode of the driving transistor DT. Accordingly, in the display mode, the current of the driving transistor DT flowing according to the voltage difference between the voltage of the gate electrode and the voltage of the source electrode of the driving transistor DT is supplied to the organic light emitting diode OLED, and the organic light emitting diode OLED ) emits light according to the current of the driving transistor DT. In this case, since the data voltage VDATA is a voltage that compensates for the threshold voltage and electron mobility of the driving transistor DT, the current of the driving transistor DT does not depend on the threshold voltage and electron mobility of the driving transistor DT. .
센싱 모드에서, 제 k 스캔 라인(Sk)에 스캔 신호가 공급될 때 제 j 데이터 라인의 센싱 전압이 구동 트랜지스터(DT)의 게이트 전극에 공급되고, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 j 센싱 라인(SLj)의 초기화 전압이 구동 트랜지스터(DT)의 소스 전극에 공급된다. 또한, 제 k 센싱 신호 라인(SSk)에 센싱 신호가 공급될 때 제 2 트랜지스터(ST2)가 턴-온되어 구동 트랜지스터(DT)의 게이트 전극의 전압과 소스 전극의 전압 간의 전압 차에 따라 흐르는 구동 트랜지스터(DT)의 전류가 제 j 센싱 라인(SLj)으로 흐르도록 한다.In the sensing mode, when a scan signal is supplied to the k-th scan line Sk, the sensing voltage of the j-th data line is supplied to the gate electrode of the driving transistor DT, and the sensing signal is applied to the k-th sensing signal line SSk. When supplied, the initialization voltage of the j-th sensing line SLj is supplied to the source electrode of the driving transistor DT. In addition, when a sensing signal is supplied to the k-th sensing signal line SSk, the second transistor ST2 is turned on and the driving transistor DT flows according to a voltage difference between the gate electrode voltage and the source electrode voltage of the driving transistor DT. The current of the transistor DT flows to the j-th sensing line SLj.
게이트 구동부(120)는 타이밍 컨트롤러(200)로부터 게이트 구동부 제어 신호(GCS)를 입력받는다. 게이트 구동부(120)는 게이트 구동부 제어 신호(GCS)에 따라 게이트 신호들을 게이트 라인들(GL1~GLp)에 공급한다. 게이트 신호들은 스캔 신호 및 센싱 신호를 포함한다. 게이트 구동부(120)는 표시 패널(110)의 표시 영역의 일측 또는 양측 바깥쪽의 비표시 영역에 GIP(gate driver in panel) 방식으로 형성될 수 있다.The
데이터 구동부(130)는 타이밍 컨트롤러(200)로부터 보상 디지털 비디오 데이터(CDATA)와 데이터 구동부 제어 신호(DCS)를 입력받는다. 보상 디지털 비디오 데이터(CDATA)는 디지털 비디오 데이터(DATA)에 구동 트랜지스터(DT)의 문턱 전압을 보상하는 외부 보상 및 유기 발광 다이오드(OLED)의 열화 정도를 보상하는 잔상 보상을 수행하여 보정된 디지털 비디오 데이터이다. 데이터 구동부(130)는 데이터 구동부 제어 신호(DCS)에 따라 보상 디지털 비디오 데이터(CDATA)를 아날로그 데이터 전압으로 변환하여 데이터 라인들(DL1~DLq)에 공급한다. 게이트 구동부(120)에서 공급하는 스캔 신호들에 의해 데이터 전압들이 공급될 화소(P)들이 선택된다. 선택된 화소(P)들은 데이터 전압들을 공급받아 소정의 밝기로 발광한다.The
데이터 구동부(130)는 센싱 라인들(SL1~SLq)로부터 센싱 전압 또는 센싱 전류를 공급받는다. 데이터 구동부(130)는 센싱 전압 또는 센싱 전류를 이용하여 각각의 화소(P)들의 구동 트랜지스터(DT)의 문턱 전압 및 유기 발광 다이오드(OLED)의 열화 정도에 관한 정보를 포함하는 센싱 데이터(SEN)를 생성한다. 데이터 구동부(130)는 센싱 데이터(SEN)를 타이밍 컨트롤러(200)로 공급한다.The
데이터 구동부(130)는 복수의 소스 드라이버 IC(Source Driver Integrated Circuit, SDIC)(131)들을 포함한다. 소스 드라이버 IC(131)들 각각은 연성필름(140)들 각각에 실장된다. 연성필름(140)들 각각은 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용하여 TAB(Tape Automated Bonding) 방식으로 하부 기판(111) 상에 마련된 패드들 상에 부착될 수 있다. 패드들은 데이터 라인들(DL1~DLq)과 연결되어 있어, 소스 드라이버 IC(131)들은 데이터 라인들(DL1~DLq)에 연결될 수 있다.The
연성필름(140)들 각각은 칩 온 필름(Chip On Film, COF) 방식 또는 칩 온 플라스틱(chip on plastic, COP) 방식으로 마련될 수 있다. 칩 온 필름은 폴리이미드(polyimide)와 같은 베이스 필름과 베이스 필름 상에 마련된 복수의 도전성 리드선들을 포함할 수 있다. 연성필름(140)들 각각은 휘어지거나 구부러질 수 있다. 연성필름(140)들 각각은 표시 패널(110)의 하부 기판(111)과 인쇄회로보드(150)에 부착될 수 있다. Each of the
인쇄회로보드(150)는 연성필름(140)들에 부착될 수 있다. 인쇄회로보드(150)는 타이밍 컨트롤러(200)를 실장할 수 있다. 인쇄회로보드(150)는 연성 인쇄회로보드(flexible printed circuit board, FPCB)일 수 있다. 인쇄회로보드(150)는 연결부(160)를 통해 세트(170)와 연결된다.The printed
연결부(160)는 인쇄회로보드(150)와 세트(170)를 연결한다. 연결부(160)는 타이밍 컨트롤러(200)와 호스트 시스템(300) 사이에서 Vx1 인터페이스를 적용한 입출력 단자인 버스(Bus)를 포함한 복수의 배선일 수 있다. Vx1 인터페이스는 빠른 속도로 복수의 입력 데이터를 처리할 수 있는 인터페이스이다. 그러나 이에 한정되지 않고, 연결부(160)는 데이터를 전송할 수 있는 임의의 인터페이스와 임의의 입출력 단자를 포함하는 복수의 배선으로 구현될 수 있다.The
세트(170)는 표시 장치에 전원 전압들 및 구동 신호들을 공급한다. 세트(170)는 셋톱박스, 폰 시스템(Phone system), 개인용 컴퓨터(PC), 방송 수신기, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 홈 시어터 시스템 등으로 구현될 수 있다. 세트(170)는 호스트 시스템(300)을 실장할 수 있다. 세트(170)는 연결부(160)에 의해 인쇄회로보드(150)와 연결된다.The
타이밍 컨트롤러(200)는 호스트 시스템(300)으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호(TS)들을 입력받는다. 호스트 시스템(300)은 호스트 시스템은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함한다. 호스트 시스템(300)은 외부로부터 입력된 디지털 비디오 데이터(DATA)를 표시 패널(110)에 표시하기에 적합한 형식(format)으로 변환한다.The
타이밍 신호(TS)들은 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 수직 동기 신호는 1 프레임 기간을 정의하는 신호이다. 수평 동기 신호는 표시 패널(110)의 1 수평 라인의 화소(P)들에 데이터 전압들을 공급하는 데 필요한 1 수평 기간을 정의하는 신호이다. 데이터 인에이블 신호는 유효한 데이터가 입력되는 기간을 정의하는 신호이다. 도트 클럭은 소정의 짧은 주기로 반복되는 신호이다.The timing signals TS may include a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, a dot clock, and the like. The vertical sync signal is a signal defining one frame period. The horizontal synchronization signal is a signal defining one horizontal period required to supply data voltages to the pixels P of one horizontal line of the
타이밍 컨트롤러(200)는 게이트 구동부(120)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위해, 타이밍 신호(TS)들에 기초하여 게이트 구동부(120)의 동작 타이밍을 제어하기 위한 게이트 구동부 제어 신호(GCS)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 구동부 제어 신호(DCS)를 생성한다. 타이밍 컨트롤러(200)는 게이트 구동부(120)에 게이트 구동부 제어 신호(GCS)를 출력하고, 데이터 구동부(130)에 데이터 구동부 제어 신호(DCS)를 출력한다.The
타이밍 컨트롤러(200)는 데이터 구동부(130)로부터 센싱 데이터(SEN)를 입력받는다. 타이밍 컨트롤러(200)는 센싱 데이터(SEN)를 이용하여 외부 보상 및 잔상 보상을 수행할 수 있는 보상 데이터를 생성한다. 타이밍 컨트롤러는 보상 데이터를 이용하여 외부 보상 및 잔상 보상을 수행한다. 타이밍 컨트롤러(200)는 외부 보상 및 잔상 보상을 완료한 보상 디지털 비디오 데이터(CDATA)를 데이터 구동부(130)로 공급한다.The
도 4는 기존의 표시 장치의 타이밍 컨트롤러(200)와 호스트 시스템(300)을 나타낸 블록도이다.4 is a block diagram illustrating a
기존의 표시 장치는 데이터 구동부(120)에 디지털 비디오 데이터(DATA)와 데이터 구동부 제어 신호(DCS)를 공급하는 타이밍 컨트롤러(200), 디지털 비디오 데이터(DATA)를 생성하는 호스트 시스템(300), 호스트 시스템(300)으로부터 타이밍 컨트롤러(200)로 디지털 비디오 데이터(DATA)를 전달하는 제 1 내지 제 N(N은 2 이상의 정수) 배선들(L1_1~LN_2)을 포함한다.A conventional display device includes a
제 1 내지 제 N 배선들(L1_1~LN_2)들은 호스트 시스템(300)과 타이밍 컨트롤러(200) 사이를 연결한다. 제 1 내지 제 N 배선들(L1_1~LN_2)들은 연결부(160) 상에 배치된다. 제 1 내지 제 N 배선들(L1_1~LN_2)들은 타이밍 컨트롤러(200)와 호스트 시스템(300) 사이에서 Vx1 인터페이스를 적용한 입출력 단자인 버스(Bus)를 통해 연결된다. Vx1 인터페이스는 빠른 속도로 복수의 입력 데이터를 처리할 수 있는 인터페이스이다. Vx1 인터페이스에서는 하나의 디지털 비디오 데이터(DATA)를 전달하기 위해 2개의 레인(Lane)이 필요하다. 이에 따라, 제 1 내지 제 N 배선들(L1_1~LN_2)들 각각은 2개의 배선으로 이루어진다.The first to Nth wires L1_1 to LN_2 connect between the
이 때, 제 K 배선(LK_1, LK_2)이 정전기(ESD) 또는 다른 충격으로 인하여 버스에 불량이 발생하여 배선에 손상이 갈 경우, 손상이 간 제 K 배선(LK_1, LK_2)에서는 디지털 비디오 데이터(DATA)를 전송할 수 없다. 또한, 손상이 간 제 K 배선(LK_1, LK_2)은 복구하거나 수리할 수 없다. 이에 따라, 제 K 배선(LK_1, LK_2)이 손상되는 경우 표시 장치의 다른 구성 요소에 문제가 없더라도 표시 장치를 폐기하여야 한다.At this time, if the K-th wiring (LK_1, LK_2) is damaged due to a defect in the bus due to static electricity (ESD) or other impact, the damaged K-th wiring (LK_1, LK_2) uses the digital video data ( DATA) cannot be transmitted. Also, damaged K-th wirings LK_1 and LK_2 cannot be restored or repaired. Accordingly, when the K-th wirings LK_1 and LK_2 are damaged, the display device should be discarded even if there is no problem in other components of the display device.
도 5는 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러(200)와 호스트 시스템(300)을 나타낸 블록도이다.5 is a block diagram illustrating a
본 출원의 일 예에 따른 표시 장치는 호스트 시스템(300)과 타이밍 컨트롤러(200) 사이에 배치된 예비 배선(PL_1, PL_2)을 포함한다.The display device according to an example of the present application includes preliminary wirings PL_1 and PL_2 disposed between the
예비 배선(PL_1, PL_2)은 호스트 시스템(300)과 타이밍 컨트롤러(200) 사이를 연결한다. 예비 배선(PL_1, PL_2)은 연결부(160) 상에 배치된다. 예비 배선(PL_1, PL_2)은 타이밍 컨트롤러(200)와 호스트 시스템(300) 사이에서 Vx1 인터페이스를 적용한 입출력 단자인 버스(Bus)를 통해 연결된다. 이에 따라, 예비 배선(PL_1, PL_2)은 2개의 배선으로 이루어진다.The spare wirings PL_1 and PL_2 connect between the
본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 디지털 비디오 데이터(DATA)가 비정상적으로 공급되거나 디지털 비디오 데이터(DATA)가 공급되지 않는 경우, 예비 배선(PL_1, PL_2)을 통해 디지털 비디오 데이터(DATA)를 공급받는다.When the digital video data DATA is abnormally supplied or the digital video data DATA is not supplied, the
디지털 비디오 데이터(DATA)가 제 1 내지 제 N 배선들(L1_1~LN_2)들을 통해 타이밍 컨트롤러(200)로 정상적으로 공급되는 경우에는 예비 배선(PL_1, PL_2)을 통해 디지털 비디오 데이터(DATA)를 공급받을 필요가 없으므로, 예비 배선(PL_1, PL_2)을 통해 디지털 비디오 데이터(DATA)를 공급받지 않는다.When the digital video data DATA is normally supplied to the
반면, 제 K 배선(LK_1, LK_2)이 정전기(ESD) 또는 다른 충격으로 인하여 버스에 불량이 발생하여 배선에 손상이 갈 경우, 손상이 간 제 K 배선(LK_1, LK_2)에서는 디지털 비디오 데이터(DATA)를 전송할 수 없다. 이 때, 제 K 배선(LK_1, LK_2)에서 전달하여야 하는 디지털 비디오 데이터(DATA)를 예비 배선(PL_1, PL_2)을 통해 전달하는 경우 제 K 배선(LK_1, LK_2)이 손상되기 전과 동일하게 디지털 비디오 데이터(DATA)를 타이밍 컨트롤러(200)로 공급할 수 있다.On the other hand, if the K-th wiring (LK_1, LK_2) is damaged due to a defect in the bus due to static electricity (ESD) or other impact, the damaged K-th wiring (LK_1, LK_2) uses the digital video data (DATA) ) cannot be transmitted. At this time, when the digital video data DATA to be transmitted from the K-th wires LK_1 and LK_2 is transmitted through the spare wires PL_1 and PL_2, the digital video data is the same as before the K-th wires LK_1 and LK_2 are damaged. The data DATA may be supplied to the
본 출원의 일 예에 따른 표시 장치는 제 K 배선(LK_1, LK_2)에 손상이 발생하여 디지털 비디오 데이터(DATA)를 비정상적으로 전달하거나 디지털 비디오 데이터(DATA)를 전달하지 않는 경우 예비 배선(PL_1, PL_2)을 통해 디지털 비디오 데이터(DATA)를 전달한다. 이에 따라, 본 출원의 일 예에 따른 표시 장치는 제 K 배선(LK_1, LK_2)에서 고장이 발생하더라도 제 K 배선(LK_1, LK_2)으로 전달되던 디지털 비디오 데이터(DATA)는 자동으로 예비 배선(PL_1, PL_2)을 통해 정상적으로 타이밍 컨트롤러(200)로 공급되므로 사용자가 불량을 인식하지 못한다. 이에 따라, 제 K 배선(LK_1, LK_2)의 수리가 불가능하더라도 표시 장치를 폐기하지 않고 사용할 수 있다.In the display device according to an example of the present application, when the K-th wirings LK_1 and LK_2 are damaged and thus the digital video data DATA is abnormally transmitted or the digital video data DATA is not transmitted, the spare wiring PL_1, Digital video data DATA is transferred through PL_2). Accordingly, in the display device according to an example of the present application, even if a failure occurs in the K-th wirings LK_1 and LK_2, the digital video data DATA transferred to the K-th wirings LK_1 and LK_2 is automatically transferred to the preliminary wiring PL_1. , PL_2) is normally supplied to the
도 6은 본 출원의 다른 예에 따른 표시 장치의 타이밍 컨트롤러(200)와 호스트 시스템(300)을 보다 자세히 나타낸 블록도이다. 도 7은 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러(200)와 제 1 내지 제 N 배선들(L1_1~LN_2)을 상세히 나타낸 회로도이다.6 is a block diagram illustrating in more detail a
본 출원의 일 예에 따른 타이밍 컨트롤러(200)는 제 1 내지 제 N 배선들(L1_1~LN_2)로부터 공급되는 디지털 비디오 데이터(DATA)의 정상 여부를 제 1 내지 제 N 배선들(L1_1~LN_2) 각각에 대하여 확인하는 확인부(210)를 포함한다.The
확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2) 모두에 대하여 공급되는 디지털 비디오 데이터(DATA)의 정상 여부를 확인한다. 이에 따라, 확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2) 중 적어도 하나 이상의 배선에 문제가 발생하는 경우, 문제가 발생한 배선을 감지할 수 있다.The
확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2) 모두로부터 디지털 비디오 데이터(DATA)가 정상적으로 입력된 경우 호스트 시스템(300)으로 제 1 제어 신호(CON1)를 공급한다. 또한, 확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2) 중 적어도 하나 이상의 배선으로부터 디지털 비디오 데이터(DATA)가 비정상적으로 입력된 경우 호스트 시스템(300)으로 제 2 제어 신호(CON2)를 공급한다.The
제 1 제어 신호(CON1)는 타이밍 컨트롤러(200)가 정상적으로 디지털 비디오 데이터(DATA)를 공급받고 있다는 것을 나타낸다. 또한, 제 2 제어 신호(CON2)는 타이밍 컨트롤러(200)가 비정상적으로 디지털 비디오 데이터(DATA)를 공급받거나, 적어도 하나 이상의 배선들에서 디지털 비디오 데이터(DATA)를 공급받지 못하고 있다는 것을 나타낸다.The first control signal CON1 indicates that the
이에 따라, 확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2) 모두로부터 디지털 비디오 데이터(DATA)가 정상적으로 입력된 경우 정상적으로 디지털 비디오 데이터(DATA)를 공급받고 있다는 것을 호스트 시스템(300)에 알릴 수 있다. 또한, 확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2) 중 적어도 하나 이상의 배선으로부터 디지털 비디오 데이터(DATA)가 비정상적으로 입력된 경우 비정상적으로 디지털 비디오 데이터(DATA)를 공급받고 있다는 것을 호스트 시스템(300)에 알릴 수 있다.Accordingly, when the digital video data DATA is normally input from all of the first to Nth wires L1_1 to LN_2 , the
또한, 확인부(210)는 제 2 제어 신호(CON2)를 호스트 시스템(300)에 공급하여, 호스트 시스템(300)이 예비 배선(PL_1, PL_2)을 통해 디지털 비디오 데이터(DATA)를 공급하도록 내부에서 디지털 비디오 데이터(DATA) 전송 체계를 스위칭(Switching) 할 것을 알릴 수 있다.Also, the
보다 구체적으로, 본 출원의 확인부(210)는 제 1 내지 제 N 배선들(L1_1~LN_2)로부터 공급되는 디지털 비디오 데이터(DATA)의 정상 여부에 관한 확인값을 공급받아 저장하는 레지스터(211) 및 레지스터(211)로부터 확인값을 공급받아 제 1 제어 신호(CON1) 또는 제 2 제어 신호(CON2)를 출력하는 논리곱 게이트(AND logic gate)(212)를 포함한다.More specifically, the
레지스터(211)는 N개의 저장부로 구성된다. N개의 저장부 각각은 제 1 내지 제 N 배선들(L1_1~LN_2) 각각과 연결된다.The
논리곱 게이트(212)는 레지스터(211)를 구성하는 N개의 저장부 각각으로부터 N개의 확인값을 공급받는다. 논리곱 게이트(212)는 N개의 확인값 모두가 하이 로직 값(High Logic Value, 1)을 갖는 경우 하이 로직 값을 출력한다. 또한, 논리곱 게이트(212)는 N개의 확인값 중 적어도 하나 이상의 확인값이 로우 로직 값(Low Logic Value, 0)을 갖는 경우 로우 로직 값을 출력한다. 따라서, 논리곱 게이트(212)를 이용하면, 제 1 내지 제 N 배선들(L1_1~LN_2) 모두가 정상적으로 디지털 비디오 데이터(DATA)를 공급하는 경우와, 제 1 내지 제 N 배선들(L1_1~LN_2) 중 적어도 어느 하나의 배선에서 비정상적으로 디지털 비디오 데이터(DATA)를 공급하는 경우를 용이하게 구분할 수 있다.The AND
확인값은 제 1 내지 제 N 배선들(L1_1~LN_2)과 연결된 배타적 논리합 게이트(Exclusive OR gate, XOR)를 통해 생성된다. 보다 구체적으로, N개의 확인값 각각은 제 1 내지 제 N 배선들(L1_1~LN_2) 각각과 연결된 N개의 배타적 논리합 게이트들을 통해 개별적으로 생성된다. 배타적 논리합 게이트는 서로 다른 로직 값을 갖는 2개의 신호가 입력되는 경우 하이 로직 값을, 동일한 로직 값을 갖는 2개의 신호가 입력되는 경우 로우 로직 값을 출력한다.The check value is generated through an exclusive OR gate (XOR) connected to the first to Nth wirings L1_1 to LN_2 . More specifically, each of the N check values is individually generated through N exclusive OR gates connected to each of the first to Nth interconnections L1_1 to LN_2 . The exclusive-OR gate outputs a high logic value when two signals having different logic values are input and a low logic value when two signals having the same logic value are input.
제 1 내지 제 N 배선들(L1_1~LN_2) 각각은 2개의 배선을 통해 디지털 비디오 데이터들(DATA1~DATAN)을 타이밍 컨트롤러(200)에 공급한다. 이 때, 제 1 내지 제 N 배선들(L1_1~LN_2) 각각에서 배선을 분기시키고, 분기된 배선들을 N개의 배타적 논리합 게이트들로 각각 연결시킨다.Each of the first to Nth wires L1_1 to LN_2 supplies the digital video data DATA1 to DATAN to the
현재 제 1 내지 제 N 배선들(L1_1~LN_2) 각각은 중간에 버퍼(Buffer)가 있는 배선과 인버터(Inverter)가 있는 배선이 한 쌍을 이루고 있다. 따라서 정상적인 경우 제 1 내지 제 N 배선들(L1_1~LN_2) 각각을 이루는 2개의 배선에 흐르는 신호는 서로 다른 로직 값을 갖는다. 따라서, 제 1 내지 제 N 배선들(L1_1~LN_2) 각각에서 분기된 배선들을 N개의 배타적 논리합 게이트들로 각각 연결시켰으므로, 정상적으로 디지털 비디오 데이터(DATA)가 공급되는 경우 배타적 논리합 게이트는 하이 로직 값을 출력한다. 로우 로직 값을 출력하는 경우에는 해당하는 배선에 문제가 발생하였다는 것을 의미한다.Currently, each of the first to Nth wires L1_1 to LN_2 includes a pair of wires having a buffer in the middle and wires having an inverter. Accordingly, in a normal case, signals flowing through the two wires forming each of the first to Nth wires L1_1 to LN_2 have different logic values. Accordingly, since the wires branched from each of the first to N-th wires L1_1 to LN_2 are respectively connected to the N exclusive-OR gates, when digital video data DATA is normally supplied, the exclusive-OR gate has a high logic value. to output If a low logic value is output, it means that a problem has occurred in the corresponding wiring.
이에 따라, 배타적 논리합 게이트들을 이용하는 경우, 레지스터(211)에 저장된 후 논리곱 게이트(212)에 입력될 확인값들을 용이하게 생성할 수 있다.Accordingly, when the exclusive OR gates are used, it is possible to easily generate check values to be input to the
다시 도 6을 참조하면, 본 출원에 따른 타이밍 컨트롤러(200)는 제 1 내지 제 N 배선들(L1_1~LN_2) 중 디지털 비디오 데이터(DATA)를 비정상적으로 공급하거나 디지털 비디오 데이터(DATA)를 공급하지 않는 배선이 어떤 배선인지에 관한 정보인 에러 정보(ER)를 호스트 시스템(300)으로 출력하는 인터페이스부(220)를 더 포함한다.Referring back to FIG. 6 , the
인터페이스부(220)는 I2C 인터페이스를 이용하여 레지스터(211)를 읽을 수 있다. 인터페이스부(220)는 고장이 발생한 배선이 어떤 배선인지에 대한 정보를 호스트 시스템(300)으로 출력한다.The
확인부(210)만 있는 경우 제 2 제어 신호(CON2)가 출력되면 고장이 발생한 사실을 감지할 수 있으나, 고장이 발생한 배선이 어떤 배선인지에 대한 정보가 불명확할 수 있다. 본 출원은 인터페이스부(220)를 구비하여 고장이 발생한 배선이 어떤 배선인지에 대한 정보를 호스트 시스템(300)으로 정확하게 알릴 수 있다.When only the
도 8은 본 출원의 일 예에 따른 표시 장치의 호스트 시스템(300)과 예비 배선(PL_1, PL_2)을 상세히 나타낸 회로도이다.8 is a detailed circuit diagram illustrating a
본 출원에 따른 호스트 시스템(300)은 타이밍 컨트롤러(200)로부터 제 2 제어 신호(CON2)를 공급받은 경우 예비 배선(PL_1, PL_2)으로 디지털 비디오 데이터(DATA)를 공급한다.When the second control signal CON2 is supplied from the
제 2 제어 신호(CON2)를 공급받은 경우는 제 1 내지 제 N 배선들(L1_1~LN_2) 중 적어도 하나 이상의 배선이 손상된 경우에 해당한다. 손상된 배선으로 디지털 비디오 데이터(DATA)를 출력하는 경우 디지털 비디오 데이터(DATA)에 손실이 발생한다.The case in which the second control signal CON2 is supplied corresponds to a case in which at least one or more wirings among the first to Nth wirings L1_1 to LN_2 are damaged. When digital video data DATA is output through damaged wiring, digital video data DATA is lost.
본 출원에 따른 호스트 시스템(300)은 제 2 제어 신호(CON2)를 공급받은 경우 예비 배선(PL_1, PL_2)을 손상된 배선의 대체 배선으로 활용한다. 예비 배선(PL_1, PL_2)으로 디지털 비디오 데이터(DATA)를 스위칭시켜 공급하는 경우, 디지털 비디오 데이터(DATA)의 손상 없이 타이밍 컨트롤러(200)로 디지털 비디오 데이터(DATA)를 공급할 수 있다.When the second control signal CON2 is supplied, the
보다 구체적으로, 본 출원의 호스트 시스템(300)은 제 1 내지 제 N 배선들(L1_1~LN_2)과 연결된 멀티플렉서(Multiplexer)(310)를 포함한다.More specifically, the
멀티플렉서(310)는 N개의 입력 신호들과 제어 신호를 입력받는다. 멀티플렉서(310)는 제어 신호에 따라 N개의 입력들 중 어느 하나의 입력 신호를 출력한다. 본 출원의 멀티플렉서(310)는 제 1 내지 제 N 배선들(L1_1~LN_2) 배선들 각각에서 어느 하나의 배선과 연결되어 N개의 디지털 비디오 데이터들(DATA1~DATAN)을 입력 신호로 사용한다. 또한, 멀티플렉서(310)는 제어 신호로 제 2 제어 신호(CON2)를 이용한다.The
본 출원의 멀티플렉서(310)는 타이밍 컨트롤러(200)로부터 제 2 제어 신호(CON2)를 공급받은 경우 에러 정보(ER)에 따라 디지털 비디오 데이터(DATA)를 비정상적으로 공급하거나 디지털 비디오 데이터(DATA)를 공급하지 않는 배선에 공급하도록 설정된 디지털 비디오 데이터(DATA)를 예비 배선(PL_1, PL_2)으로 공급한다.When receiving the second control signal CON2 from the
본 출원은 호스트 시스템(300)에 멀티플렉서(310)를 적용하여 문제가 발생한 배선에 공급하려고 설정하였던 디지털 비디오 데이터(DATA)를 예비 배선(PL_1, PL_2)으로 용이하게 스위칭시킬 수 있다.According to the present application, by applying the
도 9는 본 출원의 일 예에 따른 표시 장치의 타이밍 컨트롤러(200)와 예비 배선(PL_1, PL_2)을 상세히 나타낸 회로도이다.9 is a detailed circuit diagram illustrating a
본 출원의 타이밍 컨트롤러(200)는 예비 배선(PL_1, PL_2)으로 공급받은 디지털 비디오 데이터(DATA)를 디지털 비디오 데이터(DATA)를 비정상적으로 공급하거나 디지털 비디오 데이터(DATA)를 공급하지 않는 배선에 공급한다.The
디지털 비디오 데이터(DATA)는 설정된 배선에 따라 순차적으로 공급된다. 따라서, 예비 배선(PL_1, PL_2)으로 공급받은 디지털 비디오 데이터(DATA)가 원래 어느 배선에서 공급되는 디지털 비디오 데이터(DATA)인지 확인하고, 그 배선으로 전달하는 경우 타이밍 컨트롤러(200)에서 보다 안정적으로 디지털 비디오 데이터(DATA)를 처리할 수 있다.The digital video data DATA is sequentially supplied according to the set wiring. Therefore, it is checked from which wire the digital video data DATA supplied to the spare wires PL_1 and PL_2 is originally supplied, and when the digital video data DATA is transmitted through the wire, the
보다 구체적으로, 타이밍 컨트롤러(200)는 제 1 내지 제 N 배선들(L1_1~LN_2)과 연결된 디멀티플렉서(Deultiplexer)(230)를 포함한다.More specifically, the
디멀티플렉서(230)는 1개의 입력 신호와 제어 신호를 입력받는다. 디멀티플렉서(230)는 제어 신호에 따라 입력 신호를 N 개의 출력 단자들 중 어느 하나로 출력한다. 본 출원의 디멀티플렉서(230)는 예비 배선(PL_1, PL_2)에서 공급받은 디지털 비디오 데이터(DATA)를 입력 신호로 사용한다. 또한, 디멀티플렉서(230)는 N개의 출력 단자로 제 1 내지 제 N 배선들(L1_1~LN_2) 각각의 배선 쌍들 중 첫 번째 배선들을 이용한다.The
본 출원의 디멀티플렉서(230)는 예비 배선(PL_1, PL_2)으로 디지털 비디오 데이터(DATA)를 공급받은 경우 에러 정보(ER)에 따라 디지털 비디오 데이터(DATA)를 공급한다. 에러 정보(ER)에는 디지털 비디오 데이터(DATA)를 공급하지 않는 배선이 어떤 배선인지에 관한 정보가 포함된다. 따라서, 디멀티플렉서(230)는 예비 배선(PL_1, PL_2)으로 공급받은 디지털 비디오 데이터(DATA)가 원래 어떤 배선으로 공급되었어야 하는지를 알 수 있다. 디멀티플렉서(230)는 예비 배선(PL_1, PL_2)으로 공급받은 디지털 비디오 데이터(DATA)를 해당하는 배선으로 전달하여, 임의의 배선이 손상되어 있더라도 타이밍 컨트롤러(200)의 입장에서는 모든 배선으로부터 정상적으로 디지털 비디오 데이터(DATA)를 공급받은 것과 같은 효과를 갖는다.The
본 출원에 따른 표시 장치는 버스에 불량이 발생하여 배선에 손상이 가는 것을 감지하고, 손상이 간 배선을 통해 전달되는 디지털 비디오 데이터를 전달할 수 있다.The display device according to the present application may detect that a wiring is damaged due to a defect in the bus, and may transmit digital video data transmitted through the damaged wiring.
본 출원에 따른 표시 장치에서는 임의의 배선에서 고장이 발생하더라도 고장이 난 배선으로 전달되던 디지털 비디오 데이터는 자동으로 예비 배선을 통해 정상적으로 타이밍 컨트롤러로 공급되므로 사용자가 불량을 인식하지 못한다. 이에 따라, 손상된 배선의 수리가 불가능하더라도 표시 장치를 폐기하지 않고 사용할 수 있다.In the display device according to the present application, even if a failure occurs in any wiring, digital video data transmitted to the defective wiring is automatically supplied to the timing controller through the spare wiring, so that the user does not recognize the defect. Accordingly, even if the damaged wiring cannot be repaired, the display device may be used without discarding it.
이상 설명한 내용을 통해 이 분야의 통상의 기술자는 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
110: 표시 패널 111: 하부 기판
112: 상부 기판 120: 게이트 구동부
130: 데이터 구동부 131: 소스 드라이버 IC
140: 연성필름 150: 인쇄회로보드
160: 연결부 170: 세트
200: 타이밍 컨트롤러 210: 확인부
211: 레지스터 212: 논리곱 게이트
220: 인터페이스부 230: 디멀티플렉서
300: 호스트 시스템 310: 멀티플렉서110: display panel 111: lower substrate
112: upper substrate 120: gate driver
130: data driver 131: source driver IC
140: flexible film 150: printed circuit board
160: connection unit 170: set
200: timing controller 210: confirmation unit
211: register 212: AND gate
220: interface unit 230: demultiplexer
300: host system 310: multiplexer
Claims (10)
상기 표시 패널에 데이터 전압을 공급하는 데이터 구동부;
상기 데이터 구동부에 디지털 비디오 데이터와 데이터 구동부 제어 신호를 공급하는 타이밍 컨트롤러;
상기 디지털 비디오 데이터를 생성하는 호스트 시스템;
상기 호스트 시스템으로부터 상기 타이밍 컨트롤러로 상기 디지털 비디오 데이터를 전달하는 제 1 내지 제 N(N은 2 이상의 정수) 배선들; 및
상기 호스트 시스템과 상기 타이밍 컨트롤러 사이에 배치된 예비 배선을 포함하며,
상기 타이밍 컨트롤러는 상기 디지털 비디오 데이터가 비정상적으로 공급되거나 상기 디지털 비디오 데이터가 공급되지 않는 경우, 상기 예비 배선을 통해 상기 디지털 비디오 데이터를 공급받으며,
상기 타이밍 컨트롤러는 상기 제 1 내지 제 N 배선들로부터 공급되는 상기 디지털 비디오 데이터의 정상 여부를 상기 제 1 내지 제 N 배선들 각각에 대하여 확인하는 확인부를 포함하는 표시 장치.a display panel for displaying an image;
a data driver supplying a data voltage to the display panel;
a timing controller supplying digital video data and a data driver control signal to the data driver;
a host system for generating the digital video data;
first to Nth (N is an integer greater than or equal to 2) wirings for transferring the digital video data from the host system to the timing controller; and
a spare wiring disposed between the host system and the timing controller;
the timing controller receives the digital video data through the spare wiring when the digital video data is abnormally supplied or the digital video data is not supplied;
wherein the timing controller includes a check unit configured to check whether the digital video data supplied from the first to Nth wires is normal for each of the first to Nth wires.
상기 제 1 내지 제 N 배선들 모두로부터 상기 디지털 비디오 데이터가 정상적으로 입력된 경우 상기 호스트 시스템으로 제 1 제어 신호를 공급하고,
상기 제 1 내지 제 N 배선들 중 적어도 하나 이상의 배선으로부터 상기 디지털 비디오 데이터가 비정상적으로 입력된 경우 상기 호스트 시스템으로 제 2 제어 신호를 공급하는 표시 장치.According to claim 1, wherein the confirmation unit,
supplying a first control signal to the host system when the digital video data is normally input from all of the first to Nth wirings;
A display device configured to supply a second control signal to the host system when the digital video data is abnormally input through at least one of the first to Nth wires.
상기 제 1 내지 제 N 배선들로부터 공급되는 상기 디지털 비디오 데이터의 정상 여부에 관한 확인값을 공급받아 저장하는 레지스터; 및
상기 레지스터로부터 상기 확인값을 공급받아 상기 제 1 제어 신호 또는 상기 제 2 제어 신호를 출력하는 논리곱 게이트를 포함하는 표시 장치.According to claim 3, wherein the confirmation unit,
a register for receiving and storing a check value regarding whether the digital video data supplied from the first to Nth wires is normal; and
and an AND gate receiving the check value from the register and outputting the first control signal or the second control signal.
상기 제 1 내지 제 N 배선들과 연결된 배타적 논리합 게이트를 통해 생성된 표시 장치.According to claim 4, wherein the confirmation value,
A display device generated through an exclusive-OR gate connected to the first to Nth wirings.
상기 제 1 내지 제 N 배선들 중 상기 디지털 비디오 데이터를 비정상적으로 공급하거나 상기 디지털 비디오 데이터를 공급하지 않는 배선이 어떤 배선인지에 관한 정보인 에러 정보를 상기 호스트 시스템으로 출력하는 인터페이스부를 더 포함하는 표시 장치.The method of claim 3, wherein the timing controller comprises:
Display further comprising an interface unit for outputting error information, which is information on which wiring among the first to Nth wirings abnormally supplying the digital video data or not supplying the digital video data, to the host system Device.
상기 타이밍 컨트롤러로부터 상기 제 2 제어 신호를 공급받은 경우 상기 예비 배선으로 상기 디지털 비디오 데이터를 공급하는 표시 장치.The method of claim 3, wherein the host system comprises:
The display device supplies the digital video data to the preliminary wiring when the second control signal is supplied from the timing controller.
상기 제 1 내지 제 N 배선들과 연결된 멀티플렉서를 포함하며,
상기 멀티플렉서는 상기 타이밍 컨트롤러로부터 상기 제 2 제어 신호를 공급받은 경우 상기 에러 정보에 따라 상기 디지털 비디오 데이터를 비정상적으로 공급하거나 상기 디지털 비디오 데이터를 공급하지 않는 배선에 공급하도록 설정된 디지털 비디오 데이터를 상기 예비 배선으로 공급하는 표시 장치.The method of claim 6, wherein the host system,
and a multiplexer connected to the first to Nth wires,
When the second control signal is supplied from the timing controller, the multiplexer supplies digital video data set to abnormally supply the digital video data or to a wiring that does not supply the digital video data according to the error information to the preliminary wiring display device supplied by
상기 예비 배선으로 공급받은 상기 디지털 비디오 데이터를 상기 디지털 비디오 데이터를 비정상적으로 공급하거나 상기 디지털 비디오 데이터를 공급하지 않는 배선에 공급하는 표시 장치.The method of claim 1, wherein the timing controller comprises:
A display device for supplying the digital video data supplied through the preliminary wiring to a wiring that abnormally supplies the digital video data or does not supply the digital video data.
제 1 내지 제 N 배선들과 연결된 디멀티플렉서를 포함하며,
상기 디멀티플렉서는 상기 예비 배선으로 상기 디지털 비디오 데이터를 공급받은 경우 상기 에러 정보에 따라 상기 디지털 비디오 데이터를 공급하는 표시 장치.The method of claim 6, wherein the timing controller comprises:
and a demultiplexer connected to the first to Nth wirings,
The demultiplexer supplies the digital video data according to the error information when the digital video data is supplied through the preliminary wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170110178A KR102377463B1 (en) | 2017-08-30 | 2017-08-30 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170110178A KR102377463B1 (en) | 2017-08-30 | 2017-08-30 | Display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190023841A KR20190023841A (en) | 2019-03-08 |
KR102377463B1 true KR102377463B1 (en) | 2022-03-21 |
Family
ID=65800463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170110178A KR102377463B1 (en) | 2017-08-30 | 2017-08-30 | Display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102377463B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010078870A (en) * | 2008-09-25 | 2010-04-08 | Sharp Corp | Display device, and television system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170037300A (en) * | 2015-09-25 | 2017-04-04 | 엘지디스플레이 주식회사 | Image display device and driving method thereof |
KR20170062573A (en) * | 2015-11-27 | 2017-06-08 | 삼성디스플레이 주식회사 | Display device |
KR102380458B1 (en) * | 2015-11-30 | 2022-03-31 | 엘지디스플레이 주식회사 | Display device |
KR102429137B1 (en) * | 2015-12-31 | 2022-08-03 | 엘지디스플레이 주식회사 | Organic light emitting display device and method for driving the same |
-
2017
- 2017-08-30 KR KR1020170110178A patent/KR102377463B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010078870A (en) * | 2008-09-25 | 2010-04-08 | Sharp Corp | Display device, and television system |
Also Published As
Publication number | Publication date |
---|---|
KR20190023841A (en) | 2019-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107665673B (en) | Organic light emitting display device and driving method thereof | |
CN110853555B (en) | Detection system and method for detecting display unit by using same | |
US9734786B2 (en) | Source drive integrated circuit and display device including the same | |
KR102429137B1 (en) | Organic light emitting display device and method for driving the same | |
KR102448353B1 (en) | Display device | |
KR102480138B1 (en) | Display device | |
KR102319202B1 (en) | Organic light emitting display device | |
KR102425237B1 (en) | Organic light emitting display device and its driving method | |
KR102407410B1 (en) | Organic light emitting display device | |
KR102377463B1 (en) | Display device | |
KR20180025384A (en) | Organic light-emitting display device, controller and method for driving thereof | |
KR102384137B1 (en) | Organic light emitting display device | |
KR102650360B1 (en) | Display device and driving method thereof | |
KR102453658B1 (en) | Organic light emitting diode display device and its driving method | |
KR102607405B1 (en) | Light emitting display apparatus | |
KR20150051392A (en) | Organic light emitting diode display device and method for aging the same | |
KR102560233B1 (en) | Organic light emitting display apparatus | |
KR102660242B1 (en) | Display device and its driving method | |
KR102415860B1 (en) | Display device | |
KR20170080219A (en) | Display device and inspection method thereof | |
KR102507960B1 (en) | Display device | |
KR20160083370A (en) | Display Device | |
KR102565235B1 (en) | Display device | |
KR102451384B1 (en) | Display device | |
KR102565597B1 (en) | Organic light emitting display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |