KR102377416B1 - Display Device - Google Patents
Display Device Download PDFInfo
- Publication number
- KR102377416B1 KR102377416B1 KR1020170083254A KR20170083254A KR102377416B1 KR 102377416 B1 KR102377416 B1 KR 102377416B1 KR 1020170083254 A KR1020170083254 A KR 1020170083254A KR 20170083254 A KR20170083254 A KR 20170083254A KR 102377416 B1 KR102377416 B1 KR 102377416B1
- Authority
- KR
- South Korea
- Prior art keywords
- shield
- thin film
- film transistor
- shield layer
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H01L51/5237—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
Abstract
본 발명은 박막 트랜지스터의 전기적 특성을 유지하고 고해상도 픽셀을 설계할 수 있는 표시장치에 관한 것이다. 본 발명의 일 실시예에 따른 표시장치는 기판, 데이터 구동부, 쉴드 전원라인 및 쉴드층을 포함한다. 기판은 복수의 화소를 포함하는 액티브 영역 및 액티브 영역 이외의 베젤 영역을 포함한다. 데이터 구동부는 베젤 영역의 일측에 위치한다. 쉴드 전원라인은 데이터 구동부로부터 액티브 영역의 적어도 일측으로 연장된다. 쉴드층은 액티브 영역과 중첩되며, 쉴드 전원라인과 연결된다. 쉴드층은 복수의 화소에 각각 위치한 적어도 하나의 박막 트랜지스터와 중첩된다.The present invention relates to a display device capable of designing high-resolution pixels while maintaining electrical characteristics of a thin film transistor. A display device according to an embodiment of the present invention includes a substrate, a data driver, a shield power line, and a shield layer. The substrate includes an active area including a plurality of pixels and a bezel area other than the active area. The data driver is located at one side of the bezel area. The shield power line extends from the data driver to at least one side of the active region. The shield layer overlaps the active region and is connected to the shield power line. The shield layer overlaps with at least one thin film transistor respectively positioned in the plurality of pixels.
Description
본 발명은 표시장치에 관한 것으로, 보다 자세하게는 박막 트랜지스터의 전기적 특성을 유지하고 고해상도 픽셀을 설계할 수 있는 표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device capable of designing high-resolution pixels while maintaining electrical characteristics of a thin film transistor.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms. The display device field has rapidly changed to a thin, light, and large-area Flat Panel Display Device (FPD) that replaces a bulky cathode ray tube (CRT). Flat panel displays include Liquid Crystal Display Device (LCD), Plasma Display Panel (PDP), Organic Light Emitting Display Device (OLED), and Electrophoretic Display Device. : ED), etc.
이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플라스틱 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동이 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다. Among them, the organic light emitting display device is a self-luminous device that emits light by itself, and has advantages of fast response speed, luminous efficiency, luminance, and viewing angle. In particular, the organic light emitting display device can be formed on a flexible plastic substrate, and can be driven at a lower voltage and consume less power than a plasma display panel or an inorganic electroluminescence (EL) display. It has the advantage of being small and the color is excellent.
유기발광표시장치는 패시브 매트릭스 타입(Passive Matrix type)과 액티브 매트릭스 타입(Active Matrix type)로 대별된다. 액티브 매트릭스 타입의 유기발광표시장치는 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터들이 배치된다. 박막 트랜지스터는 기판 상에 게이트 절연막을 사이에 두고 반도체층과 게이트 전극이 대향하여 배치되고, 반도체층에 각각 접속되는 소스 전극과 드레인 전극을 포함한다. 박막 트랜지스터는 소스 전극과 드레인 전극을 통해 반도체층의 채널에 이동하는 캐리어(carrier)를 게이트 전극의 전압으로 조절하여 온/오프하는 원리로 작동된다. 따라서, 박막 트랜지스터는 주변의 전압이나 정전기 등으로부터 영향을 쉽게 받기 때문에 박막 트랜지스터의 특성이 변화되는 문제가 있다.The organic light emitting display device is roughly divided into a passive matrix type and an active matrix type. In an active matrix type organic light emitting display device, thin film transistors allocated in a pixel area arranged in a matrix manner are disposed. The thin film transistor has a semiconductor layer and a gate electrode disposed to face each other with a gate insulating film interposed therebetween, and includes a source electrode and a drain electrode respectively connected to the semiconductor layer. The thin film transistor operates on the principle of turning on/off by adjusting the voltage of the gate electrode to a carrier moving in the channel of the semiconductor layer through the source electrode and the drain electrode. Therefore, since the thin film transistor is easily affected by the surrounding voltage or static electricity, there is a problem in that the characteristics of the thin film transistor are changed.
본 발명은 박막 트랜지스터의 전기적 특성을 유지하고 고해상도 픽셀을 설계할 수 있는 표시장치를 제공한다.The present invention provides a display device capable of designing high-resolution pixels while maintaining electrical characteristics of a thin film transistor.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 기판, 데이터 구동부, 쉴드 전원라인 및 쉴드층을 포함한다. 기판은 복수의 화소를 포함하는 액티브 영역 및 액티브 영역 이외의 베젤 영역을 포함한다. 데이터 구동부는 베젤 영역의 일측에 위치한다. 쉴드 전원라인은 데이터 구동부로부터 액티브 영역의 적어도 일측으로 연장된다. 쉴드층은 액티브 영역과 중첩되며, 쉴드 전원라인과 연결된다. 쉴드층은 복수의 화소에 각각 위치한 적어도 하나의 박막 트랜지스터와 중첩된다.In order to achieve the above object, a display device according to an embodiment of the present invention includes a substrate, a data driver, a shield power line, and a shield layer. The substrate includes an active area including a plurality of pixels and a bezel area other than the active area. The data driver is located at one side of the bezel area. The shield power line extends from the data driver to at least one side of the active region. The shield layer overlaps the active region and is connected to the shield power line. The shield layer overlaps with at least one thin film transistor respectively positioned in the plurality of pixels.
박막 트랜지스터는 구동 박막 트랜지스터이다.The thin film transistor is a driving thin film transistor.
쉴드층은 일 방향으로 배치된 제1 쉴드라인 및 상기 제1 쉴드라인과 교차하는 제2 쉴드라인을 포함한다.The shield layer includes a first shield line disposed in one direction and a second shield line intersecting the first shield line.
박막 트랜지스터는 제1 쉴드라인과 제2 쉴드라인의 교차부와 중첩된다.The thin film transistor overlaps the intersection of the first shield line and the second shield line.
박막 트랜지스터는 제1 쉴드라인과 중첩되고, 제2 쉴드라인과 이격된다.The thin film transistor overlaps the first shield line and is spaced apart from the second shield line.
쉴드층은 메쉬 형태로 이루어진다.The shield layer is formed in the form of a mesh.
쉴드 전원라인과 쉴드층은 베젤 영역에 형성된 관통홀을 통해 연결된다.The shield power line and the shield layer are connected through a through hole formed in the bezel area.
쉴드층은 일 방향으로 배치된 복수의 제1 쉴드라인들로만 이루어진다.The shield layer consists only of a plurality of first shield lines arranged in one direction.
쉴드층은 스트라이프 형태로 이루어진다.The shield layer is formed in a stripe shape.
쉴드층은 플레이트 형태로 이루어진다.The shield layer is formed in the form of a plate.
쉴드층은 액티브 영역보다 크게 이루어진다.The shield layer is made larger than the active area.
또한, 본 발명의 일 실시예에 따른 표시장치는 기판, 박막 트랜지스터, 쉴드 전원라인 및 쉴드층을 포함한다. 기판은 복수의 화소를 포함하는 액티브 영역 및 액티브 영역 이외의 베젤 영역을 포함한다. 박막 트랜지스터는 기판의 액티브 영역 상에 위치하되 복수의 화소에 각각 위치한다. 쉴드층은 기판과 적어도 하나의 박막 트랜지스터 사이에 위치한다. 쉴드 전원라인은 기판의 베젤 영역 상에 위치한다. 베젤 영역에서 쉴드층과 쉴드 전원라인이 연결된다.In addition, the display device according to an embodiment of the present invention includes a substrate, a thin film transistor, a shield power line, and a shield layer. The substrate includes an active area including a plurality of pixels and a bezel area other than the active area. The thin film transistor is positioned on the active region of the substrate and is positioned in each of the plurality of pixels. The shield layer is positioned between the substrate and the at least one thin film transistor. The shield power line is located on the bezel area of the substrate. In the bezel area, the shield layer and the shield power line are connected.
본 발명의 실시예들에 따른 유기발광표시장치는 데이터 구동부로부터 쉴드층에 전원을 인가하여, 소스 전극과 게이트 전극 사이에 걸리는 전압에 차이가 발생하지 않도록 할 수 있다. 또한, 본 발명은 액티브 영역 외부에서 관통홀을 통해 쉴드 전원라인과 쉴드층을 연결함으로써, 액티브 영역 내의 화소의 크기를 줄일 수 있어 고해상도의 화소를 설계할 수 있다. 이와 더불어 각 화소마다 형성되던 관통홀의 개수를 현저하게 줄일 수 있어 공정 편차를 줄일 수 있다.In the organic light emitting display device according to embodiments of the present invention, power is applied to the shield layer from the data driver to prevent a difference in voltage applied between the source electrode and the gate electrode. In addition, according to the present invention, by connecting the shield power line and the shield layer through a through hole outside the active region, the size of the pixel in the active region can be reduced, so that a high-resolution pixel can be designed. In addition, since the number of through-holes formed for each pixel can be remarkably reduced, process variations can be reduced.
또한, 본 발명은 데이터 구동부에서 전원을 인가하기 때문에 NMOS 또는 PMOS의 박막 트랜지스터의 구조나 모델 또는 패널 특성에 대응하여 쉴드층에 인가되는 전압을 조절할 수 있어 박막 트랜지스터의 특성을 최적화할 수 있다.In addition, according to the present invention, since the data driver applies power, the voltage applied to the shield layer can be adjusted according to the structure or model of the NMOS or PMOS thin film transistor or the panel characteristics, thereby optimizing the characteristics of the thin film transistor.
도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 화소의 회로 구성을 나타낸 제1 예시도.
도 3은 화소의 회로 구성을 나타낸 제2 예시도.
도 4는 본 발명의 제1 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 5는 도 4의 A 영역을 확대한 평면도.
도 6은 도 4의 A 영역을 확대한 다른 예의 평면도.
도 7은 도 5의 절취선 I-I'에 따라 절취한 단면도.
도 8은 본 발명의 제2 실시예에 따른 유기발광표시장치의 평면도.
도 9는 본 발명의 다른 제2 실시예에 따른 유기발광표시장치의 평면도.
도 10은 비교예의 구동 박막 트랜지스터의 전계 분포를 나타낸 도면.
도 11은 실시예 2의 구동 박막 트랜지스터의 전계 분포를 나타낸 도면. 1 is a schematic block diagram of an organic light emitting diode display;
2 is a first exemplary diagram illustrating a circuit configuration of a pixel;
3 is a second exemplary diagram illustrating a circuit configuration of a pixel;
4 is a plan view illustrating an organic light emitting display device according to a first embodiment of the present invention.
5 is an enlarged plan view of area A of FIG. 4 ;
6 is a plan view of another example in which area A of FIG. 4 is enlarged;
7 is a cross-sectional view taken along line II' of FIG. 5;
8 is a plan view of an organic light emitting display device according to a second exemplary embodiment of the present invention.
9 is a plan view of an organic light emitting display device according to another second embodiment of the present invention.
Fig. 10 is a view showing an electric field distribution of a driving thin film transistor of a comparative example;
Fig. 11 is a view showing the electric field distribution of the driving thin film transistor according to the second embodiment;
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다. 또한, 위치 관계에 대한 설명의 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 ‘직접’ 또는 ‘접하여’가 함께 이용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. Like reference numerals refer to substantially identical elements throughout. In the following description, if it is determined that a detailed description of a known technology or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. In addition, the component names used in the following description may be selected in consideration of ease of writing the specification, and may be different from the component names of the actual product. In addition, in the case of the description of the positional relationship, for example, when the positional relationship of the two parts is described as 'on', 'on', 'on', 'next to', ' One or more other parts may be positioned between the two parts unless the terms 'directly' or 'adjacent' are used together.
본 발명에 따른 표시장치는 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 제1 전극과 제2 전극 사이에 유기물로 이루어진 발광층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다. An organic light emitting display device, a liquid crystal display device, an electrophoretic display device, etc. can be used as the display device according to the present invention. In the present invention, the organic light emitting display device will be described as an example. An organic light emitting display device includes a light emitting layer made of an organic material between a first electrode and a second electrode. Therefore, the hole supplied from the first electrode and the electron supplied from the second electrode combine in the light emitting layer to form an exciton, a hole-electron pair, and emit light by the energy generated when the exciton returns to the ground state. It is a light emitting display device.
본 발명에 따른 박막 트랜지스터는, 반도체층이 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어진다. 다결정 반도체 물질은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용할 수 있다. 또는 유기발광표시장치에서 화소 내 구동 박막 트랜지스터로 적용하는 것이 좋다. 산화물 반도체 물질은 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 본 발명에서는 다결정 반도체 물질을 포함하는 구동 박막 트랜지스터를 예로 설명한다. 그러나 본 발명은 이에 한정되지 않으며 구동 박막 트랜지스터 외의 스위칭 박막 트랜지스터 등에 사용될 수 있다. In the thin film transistor according to the present invention, the semiconductor layer is made of a polycrystalline semiconductor material or an oxide semiconductor material. Since the polycrystalline semiconductor material has high mobility (100 cm 2 /Vs or more), low energy consumption, and excellent reliability, it can be applied to a gate driver and/or a multiplexer (MUX) for driving devices driving thin film transistors. Alternatively, it is preferable to apply it as a driving thin film transistor in a pixel in an organic light emitting display device. Since the oxide semiconductor material has a low off-current, it is suitable for a switching thin film transistor having a short on-time and a long off-time. In addition, since the off current is small, the voltage holding period of the pixel is long, which is suitable for a display device requiring low-speed driving and/or low power consumption. In the present invention, a driving thin film transistor including a polycrystalline semiconductor material will be described as an example. However, the present invention is not limited thereto, and may be used for a switching thin film transistor other than a driving thin film transistor.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 화소의 회로 구성을 나타낸 제1 예시도이고, 도 3은 화소의 회로 구성을 나타낸 제2 예시도이다. 1 is a schematic block diagram of an organic light emitting display device, FIG. 2 is a first exemplary diagram illustrating a circuit configuration of a pixel, and FIG. 3 is a second exemplary diagram illustrating a circuit configuration of a pixel.
도 1을 참조하면, 유기발광표시장치는 영상 처리부(10), 타이밍 제어부(20), 데이터 구동부(30), 게이트 구동부(40) 및 표시 패널(50)을 포함한다. Referring to FIG. 1 , the organic light emitting display device includes an
영상 처리부(10)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(10)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(10)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.The
타이밍 제어부(20)는 영상 처리부(10)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.The
타이밍 제어부(20)는 구동신호에 기초하여 게이트 구동부(40)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(20)는 제어 회로기판에 IC 형태로 형성된다.The
데이터 구동부(30)는 타이밍 제어부(20)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(20)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(30)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(30)는 기판 상에 IC 형태로 부착된다.The
게이트 구동부(40)는 타이밍 제어부(20)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(40)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(40)는 게이트 회로기판에 IC 형태로 형성되거나 표시 패널(50)에 게이트인패널(Gate In Panel) 방식으로 형성된다.The
표시 패널(50)은 데이터 구동부(30) 및 게이트 구동부(40)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시 패널(50)은 영상을 표시하는 화소들(P)을 포함한다.The
도 2를 참조하면, 하나의 화소는 스위칭 박막 트랜지스터(S_TFT), 구동 박막 트랜지스터(D_TFT) 및 유기발광다이오드(OLED)를 포함한다. 유기발광다이오드(OLED)는 구동 박막 트랜지스터(D_TFT)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.Referring to FIG. 2 , one pixel includes a switching thin film transistor (S_TFT), a driving thin film transistor (D_TFT), and an organic light emitting diode (OLED). The organic light emitting diode OLED operates to emit light according to a driving current formed by the driving thin film transistor D_TFT.
스위칭 박막 트랜지스터(S_TFT)는 제1 게이트 라인(GL1)을 통해 공급된 게이트 신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 박막 트랜지스터(D_TFT)는 커패시터(Cst)에 저장된 데이터 전압에 따라 고전위 전원라인(VDD)과 저전위 전원라인(GND) 사이로 구동 전류가 흐르도록 동작한다. 도시하지 않았지만, 추가적으로 보상회로를 더 포함할 수 있다. 보상회로는 구동 박막 트랜지스터(D_TFT)의 문턱전압 등을 보상하기 위한 회로이다. 또한, 스위칭 박막 트랜지스터(S_TFT)나 구동 박막 트랜지스터(D_TFT)에 연결된 커패시터(Cst)는 보상회로 내부로 위치할 수 있다. 보상회로는 하나 이상의 박막 트랜지스터와 커패시터로 구성될 수 있으나 특별히 한정되지 않는다.The switching thin film transistor S_TFT performs a switching operation so that a data signal supplied through the first data line DL1 is stored as a data voltage in the capacitor Cst in response to a gate signal supplied through the first gate line GL1 . . The driving thin film transistor D_TFT operates so that a driving current flows between the high potential power line VDD and the low potential power line GND according to the data voltage stored in the capacitor Cst. Although not shown, it may further include a compensation circuit. The compensation circuit is a circuit for compensating for the threshold voltage of the driving thin film transistor D_TFT. Also, the capacitor Cst connected to the switching thin film transistor S_TFT or the driving thin film transistor D_TFT may be located inside the compensation circuit. The compensation circuit may be composed of one or more thin film transistors and capacitors, but is not particularly limited.
또한, 도 3에 도시된 바와 같이, 보상회로(CC)가 포함된 경우 화소에는 보상 박막 트랜지스터를 구동함과 더불어 특정 신호나 전원을 공급하기 위한 신호라인과 전원라인 등이 더 포함된다. 추가된 신호라인은 화소에 포함된 보상 박막 트랜지스터를 구동하기 위한 제1-2 게이트 라인(GL1a, GL1b)으로 정의될 수 있다. 그리고 추가된 전원라인은 화소의 특정 노드를 특정 전압으로 초기화하기 위한 초기화 전원라인(INIT)으로 정의될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.In addition, as shown in FIG. 3 , when the compensation circuit CC is included, the pixel further includes a signal line and a power supply line for driving the compensation thin film transistor and supplying a specific signal or power. The added signal line may be defined as the first and second gate lines GL1a and GL1b for driving the compensation thin film transistor included in the pixel. In addition, the added power line may be defined as an initialization power line INIT for initializing a specific node of a pixel to a specific voltage. However, this is only an example and is not limited thereto.
한편, 도 3에서는 하나의 화소에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터 구동부(30) 등과 같이 화소의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 화소는 기본적으로 스위칭 박막 트랜지스터(S_TFT), 구동 박막 트랜지스터(D_TFT), 커패시터 및 유기발광 다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T2C, 7T1C, 7T2C 등으로 다양하게 구성될 수도 있다.Meanwhile, in FIG. 3 , the compensation circuit CC is included in one pixel as an example. However, when the subject of compensation is located outside the pixel, such as the
또한, 도 3에서는 보상회로(CC)가 스위칭 박막 트랜지스터(S_TFT)와 구동 박막 트랜지스터(D_TFT) 사이에 위치하는 것으로 도시하였지만, 구동 박막 트랜지스터(D_TFT)와 유기발광 다이오드(OLED) 사이에도 더 위치할 수도 있다. 보상회로(CC)의 위치와 구조는 도 3에 한정되지 않는다.In addition, although the compensation circuit CC is illustrated as being positioned between the switching thin film transistor S_TFT and the driving thin film transistor D_TFT in FIG. 3, it may be further positioned between the driving thin film transistor D_TFT and the organic light emitting diode (OLED). may be The position and structure of the compensation circuit CC are not limited to FIG. 3 .
이하, 본 발명의 실시예들에 따른 유기발광표시장치에 대해 설명하기로 한다. 하기에서는 전술한 도 2에 도시된 2T1C의 기본 구조를 예로 설명하기로 한다. 그러나, 본 발명은 다양한 화소 구조에 모두 적용 가능하다.Hereinafter, organic light emitting display devices according to embodiments of the present invention will be described. Hereinafter, the basic structure of 2T1C shown in FIG. 2 will be described as an example. However, the present invention is applicable to various pixel structures.
<제1 실시예><First embodiment>
도 4는 본 발명의 제1 실시예에 따른 유기발광표시장치를 나타낸 평면도이고, 도 5는 도 4의 A 영역을 확대한 평면도이며, 도 6은 도 4의 A 영역을 확대한 다른 예의 평면도이고, 도 7은 도 5의 절취선 I-I'에 따라 절취한 단면도이다.4 is a plan view showing an organic light emitting display device according to a first exemplary embodiment of the present invention, FIG. 5 is an enlarged plan view of area A of FIG. 4 , and FIG. 6 is a plan view of another example enlarged area A of FIG. , FIG. 7 is a cross-sectional view taken along line II' of FIG. 5 .
도 4를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치(100)는 기판(110) 상에 화상을 구현하는 액티브 영역(A/A)과 액티브 영역(A/A)을 둘러싸는 베젤 영역(B/A)을 포함한다. Referring to FIG. 4 , in the organic light emitting
액티브 영역(A/A)은 복수의 화소(P)들이 배치되어 적색(R), 녹색(G), 청색(B)의 광을 발광하여 풀 컬러(full color)를 구현한다. 본 실시예에서는 복수의 화소(P)들은 시안, 마젠타, 옐로우 화소로도 구비될 수 있으며 공지된 화소 구성이라면 모두 적용가능하다. 또한, 복수의 화소(P)들은 적색(R), 녹색(G), 청색(B)이 하나의 행에 순서대로 배열되는 스트라이프 방식이나, 하나의 행에 적색(R)이 배열되고 다음 행에 녹색(G)이 배열되고 그 다음 행에 청색(B)이 배열될 수도 있고, 펜타일(pentile) 방식으로도 배열될 수 있다. 베젤 영역(B/A)은 액티브 영역(A/A)을 둘러싸는 영역으로 광이 발광하지 않는 영역이다. 베젤 영역(B/A)은 액티브 영역(A/A)의 화소(P)들을 구동하기 위한 구동 소자용 게이트 구동부(GIP), 데이터 구동부(D-IC) 등이 포함될 수 있다. In the active area A/A, a plurality of pixels P are disposed to emit red (R), green (G), and blue (B) light to realize a full color. In the present embodiment, the plurality of pixels P may also include cyan, magenta, and yellow pixels, and any known pixel configuration may be applied. In addition, the plurality of pixels P have a stripe method in which red (R), green (G), and blue (B) are sequentially arranged in one row, but red (R) is arranged in one row and then in the next row. Green (G) may be arranged and blue (B) may be arranged in the next row, or may be arranged in a pentile manner. The bezel area B/A is an area surrounding the active area A/A and is an area in which no light is emitted. The bezel area B/A may include a gate driver GIP and a data driver D-IC for driving the pixels P of the active area A/A.
액티브 영역(A/A) 외곽에는 데이터 구동부(D-IC)로부터 쉴드층(BSM)에 전원을 인가하는 쉴드 전원라인(VSM)이 위치한다. 쉴드 전원라인(VSM)은 액티브 영역(A/A)을 둘러싸고, 베젤 영역(B/A)에서 쉴드층(BSM)에 각각 컨택하여 연결된다. 도 4에서는 쉴드 전원라인(VSM)이 액티브 영역(A/A)을 완전히 둘러싸는 것으로 도시하고 설명하였으나, 쉴드 전원라인(VSM)은 액티브 영역(A/A)의 적어도 일측에 배치될 수도 있다. A shield power line VSM for applying power to the shield layer BSM from the data driver D-IC is positioned outside the active area A/A. The shield power line VSM surrounds the active area A/A, and contacts and connects to the shield layer BSM in the bezel area B/A, respectively. Although the shield power line VSM has been illustrated and described as completely surrounding the active area A/A in FIG. 4 , the shield power line VSM may be disposed on at least one side of the active area A/A.
쉴드층(BSM)은 액티브 영역(A/A)과 베젤 영역(B/A)에 배치되며 액티브 영역(A/A)의 복수의 화소(P)들과 중첩되어 배치되는 것으로, 특히 복수의 화소(P)들에 각각 구비된 구동 박막 트랜지스터과 중첩되어 배치된다. 쉴드층(BSM)은 전술한 쉴드 전원라인(VSM)으로부터 전원이 인가되어, 구동 박막 트랜지스터의 전기적 특성이 변화되는 것을 방지한다. 보다 구체적인 작용에 대해서는 후술하기로 한다. 쉴드층(BSM)은 복수의 쉴드라인들(SML1, SML2)을 포함하며, 가로 방향으로 배치된 제1 쉴드라인(SML1)과 세로 방향으로 배치된 제2 쉴드라인(SML2)을 포함한다. 쉴드층(BSM)은 복수의 제1 및 제2 쉴드라인들(SML1, SML2)이 직교하여 메쉬(mesh) 형태로 배치된다. 본 발명에서는 액티브 영역(A/A)에 제1 쉴드라인(SML1)과 제2 쉴드라인(SML2)의 총 11개의 쉴드라인들(SML1, SML2)이 메쉬 형태로 배치된 쉴드층(BSM)을 도시하였다. 그러나 도 4는 설명의 편의를 위해 간략히 도시된 것으로, 쉴드층(BSM)은 액티브 영역(A/A)에 배치된 모든 화소(P)들에 배치되어, 모든 구동 박막 트랜지스터와 중첩된다고 이해하면 될 것이다.The shield layer BSM is disposed in the active area A/A and the bezel area B/A and overlaps the plurality of pixels P in the active area A/A, in particular, the plurality of pixels The driving thin film transistors respectively provided in (P) are overlapped and disposed. The shield layer BSM prevents changes in electrical characteristics of the driving thin film transistor when power is applied from the above-described shield power line VSM. A more specific action will be described later. The shield layer BSM includes a plurality of shield lines SML1 and SML2, and includes a first shield line SML1 disposed in a horizontal direction and a second shield line SML2 disposed in a vertical direction. In the shield layer BSM, the plurality of first and second shield lines SML1 and SML2 are orthogonal to each other and are disposed in a mesh shape. In the present invention, a shield layer BSM in which a total of 11 shield lines SML1 and SML2 of the first shield line SML1 and the second shield line SML2 are arranged in a mesh form in the active area A/A is formed. shown. However, FIG. 4 is schematically illustrated for convenience of explanation, and it should be understood that the shield layer BSM is disposed on all the pixels P disposed in the active area A/A and overlaps all the driving thin film transistors. will be.
보다 구체적인 쉴드층(BSM)과 쉴드 전원라인(VSM)의 배치를 살펴보기 위해, 도 5를 참조한다.In order to examine the arrangement of the shield layer BSM and the shield power line VSM in more detail, refer to FIG. 5 .
도 5를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치(100)는 기판(110) 상에 게이트 라인(GL), 게이트 라인(GL)과 교차하는 데이터 라인(DL) 및 전원 라인(VL)이 배치되어 하나의 화소(P)를 구성한다. 본 발명의 화소(P)는 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(VL)의 교차로 구획된 내부 영역을 의미한다. 도면에는 화소(P)의 아래 부분에 게이트 라인(GL)이 배치되지 않은 것으로 도시되었으나, 인접한 화소의 게이트 라인이 존재하기 때문에 화소(P)가 정의될 수 있다.Referring to FIG. 5 , in the organic light emitting
본 발명의 화소에는 스위칭 박막 트랜지스터(S_TFT), 구동 스위칭 박막 트랜지스터(D_TFT) 및 커패시터(Cst)가 배치되고, 구동 스위칭 박막 트랜지스터(D_TFT)가 연결된 유기발광 다이오드(미도시)가 배치된다. 스위칭 스위칭 박막 트랜지스터(S_TFT)는 화소를 선택하는 기능을 한다. 스위칭 스위칭 박막 트랜지스터(S_TFT)는 반도체층(121), 게이트 라인(GL)으로부터 분기된 게이트 전극(123), 데이터 라인(DL)으로부터 분기된 소스 전극(124), 그리고 드레인 전극(126)을 포함한다. 커패시터(Cst)는 스위칭 스위칭 박막 트랜지스터(S_TFT)의 드레인 전극(126)과 연결된 커패시터 하부전극(127)과 전원 라인(VL)에 연결된 커패시터 상부전극(128)을 포함한다. 구동 스위칭 박막 트랜지스터(D_TFT)는 스위칭 스위칭 박막 트랜지스터(S_TFT)에 의해 선택된 화소의 제1 전극을 구동하는 역할을 한다. 구동 스위칭 박막 트랜지스터(D_TFT)는 반도체층(120), 커패시터 하부전극(127)에 연결된 게이트 전극(130), 전원 라인(VL)으로부터 분기된 소스 전극(140) 및 드레인 전극(145)을 포함한다. 유기발광 다이오드(미도시)는 구동 스위칭 박막 트랜지스터(D_TFT)의 드레인 전극(145)에 연결된 제1 전극(160), 제1 전극(160) 상에 형성된 발광층을 포함하는 유기막층(미도시) 및 제2 전극(미도시)을 포함한다. In the pixel of the present invention, a switching thin film transistor S_TFT, a driving switching thin film transistor D_TFT, and a capacitor Cst are disposed, and an organic light emitting diode (not shown) to which the driving switching thin film transistor D_TFT is connected is disposed. The switching switching thin film transistor S_TFT serves to select a pixel. The switching switching thin film transistor S_TFT includes a
그리고 구동 박막 트랜지스터(D_TFT)의 반도체층(120) 하부에는 쉴드층(BSM)이 위치한다. 구체적으로 반도체층(120) 하부에 제1 쉴드라인(SML1)과 제2 쉴드라인(SML2)이 교차하여 형성된 교차부(CRO)가 위치한다. 쉴드층(BSM)의 교차부(CRO)는 적어도 반도체층(120)의 전체 면적과 중첩되도록 위치한다. 반면, 인접한 다른 화소(우측에 배치된 화소)에는 쉴드층(BSM)의 제1 쉴드라인(SML1)이 위치하고, 제2 쉴드라인(SML2)은 위치하지 않는다. A shield layer BSM is positioned under the
본 발명의 실시예에서, 어느 화소(P)는 쉴드층(BSM)의 제1 쉴드라인(SML1)과 제2 쉴드라인(SML2)이 모두 배치되고, 다른 어느 화소(P)는 쉴드층(BSM)의 제1 쉴드라인(SML1) 또는 제2 쉴드라인(SML2) 중 어느 하나가 배치될 수 있다. 예를 들어, 가로 방향으로 배치된 복수의 화소들 중에서 첫번째 화소에는 제1 쉴드라인과 제2 쉴드라인이 모두 배치될 수 있고, 두번째 화소에는 제1 쉴드라인만 배치될 수 있으며, 세번째 화소에는 다시 제1 쉴드라인과 제2 쉴드라인이 배치될 수도 있다. 이를 규칙화하면, 제1 쉴드라인과 제2 쉴드라인이 배치된 화소들 사이에 제1 쉴드라인만 배치된 화소가 1개, 2개 또는 3개 이상 반복되어 배치될 수도 있다. 그러나, 본 발명은 이에 한정되지 않으며 다양한 구조로 제1 쉴드라인과 제2 쉴드라인이 배치될 수 있으며, 적어도 모든 화소의 구동 박막 트랜지스터에 쉴드층이 배치된다면, 제1 쉴드라인과 제2 쉴드라인의 배치는 어떠하여도 무방하다.In the embodiment of the present invention, in a certain pixel P, both the first shield line SML1 and the second shield line SML2 of the shield layer BSM are disposed, and in the other pixel P, the shield layer BSM is disposed. ) of the first shield line SML1 or the second shield line SML2 may be disposed. For example, among the plurality of pixels arranged in the horizontal direction, both the first shield line and the second shield line may be disposed in the first pixel, only the first shield line may be disposed in the second pixel, and again in the third pixel A first shield line and a second shield line may be disposed. If this is regularized, one, two, or three or more pixels on which only the first shield line is disposed may be repeatedly disposed between the pixels on which the first shield line and the second shield line are disposed. However, the present invention is not limited thereto, and the first shield line and the second shield line may be disposed in various structures, and if a shield layer is disposed on at least the driving thin film transistors of all pixels, the first shield line and the second shield line Any arrangement of the
한편, 도 5와는 달리, 본 발명의 쉴드층(BSM)은 구동 박막 트랜지스터(D_TFT)와 중첩되되, 그 크기가 더 확대될 수도 있다. Meanwhile, unlike FIG. 5 , the shield layer BSM of the present invention overlaps the driving thin film transistor D_TFT, but the size thereof may be further enlarged.
도 6을 참조하면, 전술한 도 5에서는 쉴드층(BSM)이 구동 박막 트랜지스터(D_TFT)를 커버할 수 있을 정도의 크기로 이루어졌지만, 쉴드층(BSM)은 스위칭 박막 트랜지스터(S_TFT) 뿐만 아니라 커패시터(Cst)까지도 커버할 수 있는 크기로 이루어질 수 있다. 구체적으로 쉴드층(BSM)의 교차부(CRO)는 플레이트 형태로 이루어져 스위칭 박막 트랜지스터(S_TFT), 구동 박막 트랜지스터(D_TFT) 및 커패시터(Cst)와 중첩된다. 다만, 교차부(CRO)는 데이터 라인(DL), 게이트 라인(GL) 및 전원 라인(VL)과 중첩되지 않는다. 데이터 라인(DL)과 전원 라인(VL)에는 제1 쉴드라인(SML1)이 중첩되고, 게이트 라인(GL)은 제2 쉴드라인(SML2)이 중첩된다. 따라서, 데이터 라인(DL), 게이트 라인(GL) 및 전원 라인(VL)과 쉴드층(BSM)이 중첩하여 발생하는 기생 커패시터를 최소화할 수 있다. Referring to FIG. 6 , in FIG. 5 , the shield layer BSM has a size large enough to cover the driving thin film transistor D_TFT, but the shield layer BSM includes a capacitor as well as the switching thin film transistor S_TFT. It may be made of a size that can cover even (Cst). Specifically, the cross section CRO of the shield layer BSM has a plate shape and overlaps the switching thin film transistor S_TFT, the driving thin film transistor D_TFT, and the capacitor Cst. However, the crossing portion CRO does not overlap the data line DL, the gate line GL, and the power line VL. The first shield line SML1 overlaps the data line DL and the power line VL, and the second shield line SML2 overlaps the gate line GL. Accordingly, a parasitic capacitor generated by overlapping the data line DL, the gate line GL, the power line VL and the shield layer BSM may be minimized.
전술한 본 발명의 제1 실시예에서 도시한 쉴드층(BSM)의 형상들은 일예들일 뿐, 본 발명은 이에 한정되지 않는다. 본 발명에서 쉴드층(BSM)의 교차부(CRO)의 크기는 적어도 구동 박막 트랜지스터(D_TFT)와 중첩된다면 어떠한 크기를 가져도 무방하다. The shapes of the shield layer BSM illustrated in the first embodiment of the present invention described above are only examples, and the present invention is not limited thereto. In the present invention, the size of the cross section CRO of the shield layer BSM may have any size as long as it overlaps at least the driving thin film transistor D_TFT.
이하, 도 5의 절취선 I-I'로 자른 구조를 나타낸 단면도인 도 7을 참조하여 본 발명의 유기발광표시장치를 자세히 설명하기로 한다.Hereinafter, the organic light emitting diode display of the present invention will be described in detail with reference to FIG. 7 , which is a cross-sectional view showing the structure cut along the cut line II′ of FIG. 5 .
도 7을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치(100)는 기판(110) 상에 구동 박막 트랜지스터(D_TFT)와 구동 박막 트랜지스터(D_TFT)에 연결된 유기발광 다이오드(OLED)가 위치한다.Referring to FIG. 7 , in the organic light emitting
보다 자세하게, 기판(110)은 유리, 플라스틱 또는 금속 등으로 이루어진다. 본 발명에서 기판(110)은 플라스틱으로 이루어지되 구체적으로 폴리이미드(Polyimide) 기판일 수 있다. 따라서, 본 발명의 기판(110)은 플렉서블(flexible)한 특성을 가진다. 기판(110)은 액티브 영역(A/A)과 액티브 영역(A/A) 이외의 베젤 영역(B/A)을 포함한다. 기판(110) 상에 제1 버퍼층(112)이 위치한다. 제1 버퍼층(112)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하는 역할을 한다. 제1 버퍼층(112)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.In more detail, the
제1 버퍼층(112) 상에 쉴드층(BSM)이 위치한다. 쉴드층(BSM)은 도전성의 물질로 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금 등의 금속이나 실리콘(Si) 등의 반도체로 이루어질 수 있다. 쉴드층(BSM)은 액티브 영역(A/A)과 베젤 영역(B/A)에 위치한다. A shield layer BSM is positioned on the
쉴드층(BSM) 상에 제2 버퍼층(116)이 위치한다. 제2 버퍼층(116)은 쉴드층(BSM)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하는 역할을 한다. 제2 버퍼층(116)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.A
제2 버퍼층(116) 상에 반도체층(120)이 위치한다. 반도체층(120)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있으며, 본 실시예에서는 산화물로 이루어진 반도체층(120)일 수 있다. 반도체층(120)은 소스 영역, 드레인 영역, 이들 사이에 위치한 채널 영역 등을 포함한다. 소스 영역과 드레인 영역은 불순물이 고 농도로 도핑된 영역으로, 박막 트랜지스터의 소스 전극과 드레인 전극이 각각 접속되는 영역이다. 불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택할 수 있고, 상기 n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등으로 이루어진 군에서 선택할 수 있다. 반도체층(120)은 NMOS 또는 PMOS의 박막 트랜지스터 구조에 따라, 채널 영역은 n형 불순물 또는 p형 불순물로 도핑될 수 있다. 본 발명의 박막 트랜지스터는 NMOS 또는 PMOS의 박막 트랜지스터가 적용가능하다.The
반도체층(120) 상에 게이트 절연막일 수 있는 제1 절연막(125)이 위치한다. 제1 절연막(125)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 제1 절연막(125) 상에 상기 반도체층(120)의 일정 영역, 즉 채널 영역과 대응되는 위치에 게이트 전극(130)이 위치한다. 게이트 전극(130)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(130)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(130)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다. A first insulating
게이트 전극(130) 상에 층간 절연막일 수 있는 제2 절연막(135)이 위치한다. 제2 절연막(135)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 상기 제2 절연막(135) 및 제1 절연막(125)의 일부 영역이 식각되어 반도체층(120)의 일부 즉 소스 영역과 드레인 영역을 노출시키는 콘택홀들(137, 138)이 위치한다. 제2 절연막(135) 상에 데이터 라인(DL), 소스 전극(140) 및 드레인 전극(145)이 위치한다. 소스 전극(140)과 드레인 전극(145)은 제2 절연막(135) 및 제1 절연막(125)을 관통하는 콘택홀들(137, 138)을 통하여 반도체층(120)과 전기적으로 연결된다. A second insulating
상기 소스 전극(140) 및 드레인 전극(145)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(140) 및 드레인 전극(145)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(140) 및 드레인 전극(145)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(120), 게이트 전극(130), 소스 전극(140) 및 드레인 전극(145)을 포함하는 구동 박막 트랜지스터(D_TFT)가 구성된다. The
베젤 영역(B/A)에서는, 제2 절연막(135) 상에 쉴드 전원라인(VSM)이 위치한다. 쉴드 전원라인(VSM)은 제2 버퍼층(116), 제1 절연막(125) 및 제2 절연막(135)을 관통하는 관통홀(139)을 통해 쉴드층(BSM)에 연결된다. 본 실시예에서는 소스 전극(140)과 동일한 층에 쉴드 전원라인(VSM)이 위치하였으나, 쉴드 전원라인(VSM)은 게이트 전극(130)과 동일한 층에 위치할 수도 있다.In the bezel area B/A, the shield power line VSM is positioned on the second insulating
구동 박막 트랜지스터(D_TFT)를 포함하는 기판(110) 전면에 제3 절연막(147)이 위치한다. 제3 절연막(147)은 하부의 박막 트랜지스터들을 보호하는 패시베이션막으로, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 제3 절연막(147)을 포함하는 기판(110) 전면에 제4 절연막(150)이 위치한다. 제4 절연막(150)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 제3 및 제4 절연막(147, 150)은 구동 박막 트랜지스터(D_TFT)의 드레인 전극(145)을 노출시키는 비어홀(155)을 포함한다. A third insulating
제4 절연막(150) 상에 제1 전극(160)이 위치한다. 제1 전극(160)은 애노드일 수 있으며, 투명도전물질 예를 들어 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등으로 이루어진다. 제1 전극(160)은 비어홀(155)을 매우며, 구동 박막 트랜지스터(D_TFT)의 드레인 전극(145)과 연결된다. 여기서, 유기발광표시장치(100)가 광이 제2 전극(180) 방향으로 방출되는 전면 발광 구조인 경우 제1 전극(160)은 반사층을 더 포함하여, ITO/반사층의 2층 구조 또는 ITO/반사층/ITO의 3층 구조로 이루어질 수 있다. 반면, 유기발광표시장치(100)가 광이 제1 전극(160) 방향으로 방출되는 배면 발광 구조인 경우 제1 전극(160)은 투명도전물질로만 이루어질 수 있다.The
상기 제1 전극(160)을 포함하는 기판(110) 상에 뱅크층(165)이 위치한다. 뱅크층(165)은 제1 전극(160)의 일부를 노출하여 화소를 정의하는 화소정의막일 수 있다. 뱅크층(165)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(165)은 제1 전극(160)을 노출하는 개구부(167)가 구비된다. A
뱅크층(165)의 개구부(167)에 의해 노출된 제1 전극(160) 상에 유기막층(170)이 위치한다. 유기막층(170)은 적어도 전자와 정공이 결합하여 발광하는 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 적어도 하나를 포함할 수 있다. The
유기막층(170)이 형성된 기판(110) 상에 제2 전극(180)이 위치한다. 제2 전극(180)은 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 본 발명의 유기발광표시장치(100)가 광이 제2 전극(180) 방향으로 방출되는 전면 발광 구조인 경우 제2 전극(180)은 광이 투과될 수 있을 정도로 얇은 두께로 이루어진다. 반면, 본 발명의 유기발광표시장치(100)가 광이 제1 전극(160) 방향으로 방출되는 배면 발광 구조인 경우 제2 전극(180)은 광이 반사될 수 있을 정도로 두꺼운 두께로 이루어진다. 따라서, 제1 전극(160), 유기막층(170) 및 제2 전극(180)을 포함하는 유기발광 다이오드(OLED)가 구성되어, 본 발명의 실시예에 따른 유기발광표시장치(100)가 이루어진다.The
전술한 유기발광표시장치(100)에서 쉴드층(BSM)에 전원이 인가되면 반도체층(120) 하부에서 폴리이미드 기판(110)으로 인해 형성되는 전계를 차폐하여 구동 박막 트랜지스터(D_TFT)의 특성이 변하는 것을 방지할 수 있다. 본 발명처럼 외부 전원을 쉴드층에 인가하는 것과는 다르게 쉴드층에 전원을 인가하는 다른 방법으로, 각 화소에서 박막 트랜지스터의 소스 전극과 쉴드층을 연결하여 쉴드층에 소스 전원을 인가하는 방법이 있다. 그러나 소스 전극에 걸리는 전압에 따라 소스 전극과 게이트 전극 사이에 걸리는 전압에 차이가 발생하게 된다. 본 발명에서는 소스 전극(140)과 쉴드층(BSM)을 연결하는 대신에 데이터 구동부(D-IC)로부터 쉴드층(BSM)에 전원을 인가하여, 소스 전극(140)과 게이트 전극(130) 사이에 걸리는 전압에 차이가 발생하지 않도록 할 수 있다.When power is applied to the shield layer BSM in the above-described organic light emitting
또한, 각 화소에서 박막 트랜지스터의 소스 전극과 쉴드층을 연결하는 구조에서, 소스 전극과 쉴드층을 연결하는 관통홀이 화소 내에 형성되기 때문에 관통홀 크기만큼 화소의 크기가 커지게 된다. 그러나 본 발명은 액티브 영역(A/A) 외부에서 관통홀(139)을 통해 쉴드 전원라인(VSM)과 쉴드층(BSM)을 연결함으로써, 액티브 영역(A/A) 내의 화소의 크기를 줄일 수 있어 고해상도의 화소를 설계할 수 있다. 이와 더불어 각 화소마다 형성되던 관통홀의 개수를 현저하게 줄일 수 있어 공정 편차를 줄일 수 있다.In addition, in a structure connecting the source electrode and the shield layer of the thin film transistor in each pixel, since a through hole connecting the source electrode and the shield layer is formed in the pixel, the size of the pixel increases by the size of the through hole. However, according to the present invention, the size of pixels in the active area A/A can be reduced by connecting the shield power line VSM and the shield layer BSM through the through
또한, 각 화소에서 박막 트랜지스터의 소스 전극과 쉴드층을 연결하는 구조에는 소스 전극에 인가되는 전압이 한정되기 때문에 쉴드층에 인가되는 전압 또한 조절할 수 없다. 그러나 본 발명은 데이터 구동부(D-IC)에서 전원을 인가하기 때문에 NMOS 또는 PMOS의 박막 트랜지스터의 구조나 모델 또는 패널 특성에 대응하여 쉴드층에 인가되는 전압을 조절할 수 있어 박막 트랜지스터의 특성을 최적화할 수 있다.In addition, since the voltage applied to the source electrode is limited in the structure connecting the source electrode and the shield layer of the thin film transistor in each pixel, the voltage applied to the shield layer cannot be adjusted either. However, in the present invention, since power is applied from the data driver (D-IC), the voltage applied to the shield layer can be adjusted in response to the structure or model of the NMOS or PMOS thin film transistor or the panel characteristics, thereby optimizing the characteristics of the thin film transistor. can
본 발명의 쉴드층(BSM)은 다양한 구조로 형성될 수 있다. 이하, 제2 실시예를 통해 쉴드층(BSM)의 다양한 구조에 대해 설명하기로 한다. 하기에서는 전술한 제1 실시예와 동일한 구성에 대해 동일한 도면부호를 붙여 그 설명을 생략하기로 한다.The shielding layer (BSM) of the present invention may be formed in various structures. Hereinafter, various structures of the shield layer BSM will be described through the second embodiment. Hereinafter, the same reference numerals are given to the same components as those of the above-described first embodiment, and descriptions thereof will be omitted.
<제2 실시예><Second embodiment>
도 8은 본 발명의 제2 실시예에 따른 유기발광표시장치의 평면도이고, 도 9는 본 발명의 다른 제2 실시예에 따른 유기발광표시장치의 평면도이다.8 is a plan view of an organic light emitting display device according to a second embodiment of the present invention, and FIG. 9 is a plan view of an organic light emitting display device according to another second embodiment of the present invention.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 유기발광표시장치(100)는 기판(110) 상에 화상을 구현하는 액티브 영역(A/A)과 액티브 영역(A/A)을 둘러싸는 베젤 영역(B/A)을 포함한다. 액티브 영역(A/A)은 복수의 화소(P)들이 배치되고, 액티브 영역(A/A) 외곽에는 데이터 구동부(D-IC)로부터 쉴드층(BSM)에 전원을 인가하는 쉴드 전원라인(VSM)이 위치한다. 쉴드 전원라인(VSM)은 액티브 영역(A/A)을 양 측에 각각 배치되어 베젤 영역(B/A)에서 쉴드층(BSM)에 각각 컨택하여 연결된다. Referring to FIG. 8 , the organic light emitting
쉴드층(BSM)은 액티브 영역(A/A)과 베젤 영역(B/A)에 배치되며 액티브 영역(A/A)의 복수의 화소(P)들과 중첩되어 배치되는 것으로, 특히 복수의 화소(P)들에 각각 구비된 구동 박막 트랜지스터과 중첩되어 배치된다. 쉴드층(BSM)은 전술한 쉴드 전원라인(VSM)으로부터 전원이 인가되어, 구동 박막 트랜지스터의 전기적 특성이 변화되는 것을 방지한다. The shield layer BSM is disposed in the active area A/A and the bezel area B/A and overlaps the plurality of pixels P in the active area A/A, in particular, the plurality of pixels The driving thin film transistors respectively provided in (P) are overlapped and disposed. The shield layer BSM prevents changes in electrical characteristics of the driving thin film transistor when power is applied from the above-described shield power line VSM.
본 실시예에서 쉴드층(BSM)은 가로 방향으로 배치된 복수의 제1 쉴드라인들(SML1)을 포함한다. 쉴드층(BSM)은 복수의 제1 쉴드라인들(SML1)이 스트라이프 형태로 배치되어, 제1 쉴드라인들(SML1)의 일측과 타측이 쉴드 전원라인(VSM)에 각각 연결된다. 본 실시예에서는 액티브 영역(A/A)에 제1 쉴드라인(SML1)이 총 9개로 배치된 것으로 도시하였으나 설명의 편의를 위해 간략히 도시된 것으로, 제1 쉴드라인(SML1)은 액티브 영역(A/A)에 배치된 모든 화소들과 중첩될 수 있는 개수로 배치될 수 있다.In the present embodiment, the shield layer BSM includes a plurality of first shield lines SML1 arranged in a horizontal direction. In the shield layer BSM, a plurality of first shield lines SML1 are arranged in a stripe shape, and one side and the other side of the first shield lines SML1 are respectively connected to the shield power line VSM. In the present embodiment, it is illustrated that a total of nine first shield lines SML1 are disposed in the active area A/A, but for convenience of explanation, the first shield line SML1 is illustrated in the active area A It may be arranged in a number that can overlap all the pixels arranged in /A).
한편, 도 9를 참조하면, 본 발명의 또 다른 제2 실시예에 따른 유기발광표시장치(100)는 액티브 영역(A/A) 외곽에는 데이터 구동부(D-IC)로부터 쉴드층(BSM)에 전원을 인가하는 쉴드 전원라인(VSM)이 위치한다. 쉴드 전원라인(VSM)은 액티브 영역(A/A)을 둘러싸도록 배치되어 베젤 영역(B/A)에서 쉴드층(BSM)에 각각 컨택하여 연결된다. Meanwhile, referring to FIG. 9 , in the organic light emitting
쉴드층(BSM)은 액티브 영역(A/A)의 복수의 화소(P)들과 중첩되어 배치되며, 특히 복수의 화소(P)들에 각각 구비된 구동 박막 트랜지스터과 중첩되어 배치된다. 본 실시예에서 쉴드층(BSM)은 액티브 영역(A/A) 전체와 중첩되도록 액티브 영역(A/A)보다 큰 플레이트(plate) 형태로 이루어진다. 따라서, 쉴드층(BSM)은 액티브 영역(A/A)과 베젤 영역(B/A) 모두에 배치된다.The shield layer BSM is disposed to overlap the plurality of pixels P of the active area A/A, and in particular, is disposed to overlap the driving thin film transistors respectively provided in the plurality of pixels P. In the present embodiment, the shield layer BSM has a plate shape larger than the active area A/A so as to overlap the entire active area A/A. Accordingly, the shield layer BSM is disposed in both the active area A/A and the bezel area B/A.
전술한 본 발명의 제2 실시예들에 따른 유기발광표시장치는 메쉬 형태 외에 스트라이프 형태와 플레이트 형태로 이루어진 쉴드층의 실시예들을 개시하였다. 제2 실시예도 전술한 제1 실시예와 동일한 효과를 나타내므로 자세한 효과는 생략하기로 한다.In the organic light emitting display device according to the above-described second embodiments of the present invention, embodiments of a shield layer having a stripe shape and a plate shape in addition to the mesh shape have been disclosed. Since the second embodiment also exhibits the same effects as the above-described first embodiment, detailed effects will be omitted.
이하, 본 발명의 비교예 및 실시예들에 따라 유기발광표시장치의 특성에 대해 실험한 데이터를 살펴보기로 한다. Hereinafter, data tested on the characteristics of an organic light emitting display device according to Comparative Examples and Examples of the present invention will be reviewed.
<비교예><Comparative example>
각 화소의 구동 박막 트랜지스터의 소스 전극이 쉴드층에 연결된 구조를 가진 유기발광표시장치를 제조하였다. An organic light emitting diode display having a structure in which a source electrode of a driving thin film transistor of each pixel is connected to a shield layer was manufactured.
<실시예 1><Example 1>
상기 도 5에서 쉴드층이 구동 박막 트랜지스터의 소스 전극과 반도체층에만 중첩되고 드레인 전극은 중첩되지 않는 구조를 가진 유기발광표시장치를 제조하였다.In FIG. 5, an organic light emitting diode display having a structure in which the shield layer overlaps only the source electrode and the semiconductor layer of the driving thin film transistor and the drain electrode does not overlap was manufactured.
<실시예 2><Example 2>
상기 도 5에 도시된 구조를 가진 유기발광표시장치를 제조하였다.An organic light emitting diode display having the structure shown in FIG. 5 was manufactured.
<실시예 3><Example 3>
상기 도 6에 도시된 구조를 가진 유기발광표시장치를 제조하였다.An organic light emitting diode display having the structure shown in FIG. 6 was manufactured.
<실시예 4><Example 4>
상기 도 9에 도시된 구조를 가진 유기발광표시장치를 제조하였다.An organic light emitting diode display having the structure shown in FIG. 9 was manufactured.
전술한 비교예 및 실시예 1 내지 3에 따라 제조된 유기발광표시장치에서 각 구성요소들과 쉴드층에 걸리는 정전용량(커패시터)을 측정하여 하기 표 1에 나타내었다. (fF는 펨토 패럿이다.)The capacitance (capacitor) applied to each component and the shield layer in the organic light emitting display devices manufactured according to the aforementioned Comparative Examples and Examples 1 to 3 was measured and shown in Table 1 below. (fF is femtofarad.)
상기 표 1을 참조하면, 비교예 대비하여 실시예 1에 따른 유기발광표시장치는 데이터 라인과 쉴드층 사이에 걸리는 정전용량이 0.4fF 증가하였고 게이트 라인과 쉴드층 사이에 걸리는 정전용량이 0.1fF 증가하였다. 비교예 대비하여 실시예 2에 따른 유기발광표시장치는 데이터 라인과 쉴드층 사이에 걸리는 정전용량이 0.2fF 감소하였고 게이트 라인과 쉴드층 사이에 걸리는 정전용량이 1.3fF 감소하였다. 비교예 대비하여 실시예 3에 따른 유기발광표시장치는 데이터 라인과 쉴드층 사이에 걸리는 정전용량이 5.0fF 증가하였고 게이트 라인과 쉴드층 사이에 걸리는 정전용량이 0.2fF 감소하였다. 비교예 대비하여 실시예 4에 따른 유기발광표시장치는 데이터 라인과 쉴드층 사이에 걸리는 정전용량이 10.4fF 증가하였고 게이트 라인과 쉴드층 사이에 걸리는 정전용량이 0.7fF 증가하였다. Referring to Table 1, in comparison with Comparative Example, in the organic light emitting display device according to Example 1, the capacitance between the data line and the shield layer increased by 0.4 fF, and the capacitance between the gate line and the shield layer increased by 0.1 fF. did Compared to the comparative example, in the organic light emitting diode display according to Example 2, the capacitance between the data line and the shield layer was reduced by 0.2 fF and the capacitance between the gate line and the shield layer was reduced by 1.3 fF. Compared to the comparative example, in the organic light emitting diode display according to Example 3, the capacitance between the data line and the shield layer increased by 5.0 fF and the capacitance between the gate line and the shield layer decreased by 0.2 fF. Compared to the comparative example, in the organic light emitting diode display according to Example 4, the capacitance between the data line and the shield layer increased by 10.4 fF and the capacitance between the gate line and the shield layer increased by 0.7 fF.
이 결과를 통해, 본 발명의 실시예들에 따른 유기발광표시장치의 각 라인들에 걸리는 정전용량이 비교예 대비 다소 증가하나, 도 5에 도시된 메쉬 형태의 쉴드층을 가진 실시예 2에서는 각 라인들에 걸리는 정전용량이 감소하는 것을 확인할 수 있었다. Through this result, the capacitance applied to each line of the organic light emitting display device according to the embodiments of the present invention slightly increased compared to the comparative example, but in Example 2 having the mesh-shaped shield layer shown in FIG. 5, each It was confirmed that the capacitance applied to the lines decreased.
한편, 전술한 비교예, 실시예 2에 따른 유기발광표시장치의 구동 박막 트랜지스터의 소스 전압에 따른 전계 분포를 측정하였다. 도 10은 비교예의 구동 박막 트랜지스터의 전계 분포를 나타낸 도면이고, 도 11은 실시예 2의 구동 박막 트랜지스터의 전계 분포를 나타낸 도면이다. 참고로, 도 10 및 도 11에서 점선은 동일한 전압 포텐셜을 가진 전계를 표시하였다.Meanwhile, electric field distribution according to the source voltage of the driving thin film transistor of the organic light emitting display device according to Comparative Example and Example 2 was measured. FIG. 10 is a view showing the electric field distribution of the driving thin film transistor of Comparative Example, and FIG. 11 is a view showing the electric field distribution of the driving thin film transistor of Example 2. As shown in FIG. For reference, dotted lines in FIGS. 10 and 11 indicate electric fields having the same voltage potential.
도 10을 참조하면, 비교예는 소스 전극과 쉴드층이 연결되어 있기 때문에 드레인 전극의 전계를 차단하고 있다. 그러나 소스 전압이 커질수록 소스 전극 방향으로 드레인 전극의 전계가 확장되고 반도체층에 서로 다른 전압 포텐셜이 작용하는 것으로 나타났다. 즉, 비교예의 쉴드층은 반도체층에 영향을 주는 전계를 차단하지 못하는 것으로 나타났다. Referring to FIG. 10 , in the comparative example, since the source electrode and the shield layer are connected, the electric field of the drain electrode is blocked. However, as the source voltage increases, the electric field of the drain electrode expands in the direction of the source electrode, and different voltage potentials act on the semiconductor layer. That is, it was found that the shield layer of the comparative example did not block the electric field affecting the semiconductor layer.
반면, 도 11을 참조하면, 실시예 2는 쉴드층이 박막 트랜지스터 전체를 커버하고 있기 때문에, 소스 전압이 커지더라도 반도체층 하부에 동일한 전압 포텐셜이 작용하는 것으로 나타났다. 이 결과를 통해, 본 발명의 실시예들은 구동 박막트랜지스터의 반도체층에 작용하는 전계가 반도체층 전체에 동일한 전압 포텐셜로 작용하고 이로써 구동 박막 트랜지스터의 전기적 특성이 변하는 것을 방지할 수 있음을 확인할 수 있다.On the other hand, referring to FIG. 11 , in Example 2, since the shield layer covers the entire thin film transistor, the same voltage potential acts under the semiconductor layer even when the source voltage increases. Through this result, it can be confirmed that the embodiments of the present invention can prevent the electric field acting on the semiconductor layer of the driving thin film transistor from being changed by the electric field acting as the same voltage potential across the semiconductor layer, thereby changing the electrical characteristics of the driving thin film transistor. .
전술한 바와 같이, 본 발명의 실시예들에 따른 유기발광표시장치는 데이터 구동부로부터 쉴드층에 전원을 인가하여, 소스 전극과 게이트 전극 사이에 걸리는 전압에 차이가 발생하지 않도록 할 수 있다. 또한, 본 발명은 액티브 영역 외부에서 관통홀을 통해 쉴드 전원라인과 쉴드층을 연결함으로써, 액티브 영역 내의 화소의 크기를 줄일 수 있어 고해상도의 화소를 설계할 수 있다. 이와 더불어 각 화소마다 형성되던 관통홀의 개수를 현저하게 줄일 수 있어 공정 편차를 줄일 수 있다.As described above, in the organic light emitting diode display according to embodiments of the present invention, power is applied to the shield layer from the data driver to prevent a difference in voltage applied between the source electrode and the gate electrode. In addition, according to the present invention, by connecting the shield power line and the shield layer through a through hole outside the active region, the size of the pixel in the active region can be reduced, so that a high-resolution pixel can be designed. In addition, since the number of through-holes formed for each pixel can be remarkably reduced, process variations can be reduced.
또한, 본 발명은 데이터 구동부에서 전원을 인가하기 때문에 NMOS 또는 PMOS의 박막 트랜지스터의 구조나 모델 또는 패널 특성에 대응하여 쉴드층에 인가되는 전압을 조절할 수 있어 박막 트랜지스터의 특성을 최적화할 수 있다.In addition, according to the present invention, since the data driver applies power, the voltage applied to the shield layer can be adjusted according to the structure or model or panel characteristics of the NMOS or PMOS thin film transistor, thereby optimizing the characteristics of the thin film transistor.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경과 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.
100 : 유기발광표시장치 110 : 기판
A/A : 액티브 영역 B/A : 베젤 영역
VSM : 쉴드 전원라인 BSM : 쉴드층
SML1 : 제1 쉴드라인 SML2 : 제2 쉴드라인100: organic light emitting display device 110: substrate
A/A : Active area B/A : Bezel area
VSM: Shield power line BSM: Shield layer
SML1: first shield line SML2: second shield line
Claims (13)
상기 기판 상부의 화소 각각에 배치된 적어도 하나의 박막 트랜지스터;
상기 기판과 상기 박막 트랜지스터 사이에 배치되고, 상기 박막 트랜지스터로 인가되는 전계를 차폐하는 쉴드층;
상기 베젤 영역의 일측에 위치하는 데이터 구동부;
상기 데이터 구동부로부터 상기 액티브 영역의 적어도 일측으로 연장되어 상기 데이터 구동부로부터 상기 쉴드층으로 전원을 인가하는 쉴드 전원라인; 및
상기 쉴드층은 상기 액티브영역에서 상기 베젤영역으로 연장되고 상기 쉴드층과 상기 쉴드 전원라인은 상기 베젤영역에서 전기적으로 접속되는 표시장치.a substrate comprising: an active area including a plurality of pixels and a bezel area positioned outside the active area;
at least one thin film transistor disposed on each of the pixels on the substrate;
a shield layer disposed between the substrate and the thin film transistor and shielding an electric field applied to the thin film transistor;
a data driver positioned at one side of the bezel area;
a shield power line extending from the data driver to at least one side of the active region to apply power from the data driver to the shield layer; and
The shield layer extends from the active region to the bezel region, and the shield layer and the shield power line are electrically connected to the bezel region.
상기 박막 트랜지스터는 구동 박막 트랜지스터인 표시장치.According to claim 1,
The thin film transistor is a driving thin film transistor.
상기 쉴드층은 제1 방향으로 배치된 제1 쉴드라인 및 상기 제1 방향과 교차하는 제2 방향으로 배치된 제2 쉴드라인을 포함하는 표시장치.According to claim 1,
The shield layer includes a first shield line disposed in a first direction and a second shield line disposed in a second direction intersecting the first direction.
상기 박막 트랜지스터는 상기 제1 쉴드라인과 상기 제2 쉴드라인의 교차부와 중첩되는 표시장치.4. The method of claim 3,
The thin film transistor overlaps an intersection of the first shield line and the second shield line.
상기 박막 트랜지스터는 상기 제1 쉴드라인과 중첩되고, 상기 제2 쉴드라인과 이격된 표시장치.4. The method of claim 3,
The thin film transistor overlaps the first shield line and is spaced apart from the second shield line.
상기 쉴드층은 메쉬 형태로 이루어진 표시장치.4. The method of claim 3,
The shield layer is a display device in the form of a mesh.
상기 쉴드 전원라인과 상기 쉴드층은 관통홀을 통해 연결된 표시장치.According to claim 1,
The shield power line and the shield layer are connected through a through hole.
상기 쉴드층은 일 방향으로 배치된 복수의 쉴드라인으로 이루어진 표시장치.According to claim 1,
The shield layer is a display device including a plurality of shield lines arranged in one direction.
상기 쉴드층은 스트라이프 형태로 이루어진 표시장치.9. The method of claim 8,
The shield layer is a display device in the form of a stripe.
상기 쉴드층은 플레이트 형태로 이루어진 표시장치.According to claim 1,
The shield layer is a display device in the form of a plate.
상기 쉴드층은 상기 액티브 영역보다 큰 표시장치.11. The method of claim 10,
The shield layer is larger than the active area.
상기 기판 상부의 상기 복수의 화소에 각각 위치하는 적어도 하나의 박막 트랜지스터;
상기 기판과 상기 적어도 하나의 박막 트랜지스터 사이에 위치하며, 상기 박막 트랜지스터로 인가되는 전계를 차폐하는 쉴드층; 및
상기 기판의 베젤 영역 상에 위치하여 상기 쉴드층과 전기적으로 접속되는 쉴드 전원라인을 포함하며,
상기 쉴드층은 상기 액티브영역에서 상기 베젤영역으로 연장되고 상기 베젤 영역에서 상기 쉴드층과 상기 쉴드 전원라인이 전기적으로 연결된 표시장치.a substrate comprising: an active area including a plurality of pixels and a bezel area positioned outside the active area;
at least one thin film transistor respectively positioned in the plurality of pixels on the substrate;
a shield layer disposed between the substrate and the at least one thin film transistor and shielding an electric field applied to the thin film transistor; and
a shield power line positioned on the bezel region of the substrate and electrically connected to the shield layer;
The shield layer extends from the active area to the bezel area, and the shield layer and the shield power line are electrically connected to each other in the bezel area.
상기 제1 화소에는 상기 제1 쉴드라인과 상기 제2 쉴드라인이 배치되고 상기 제2 화소에는 상기 제1 쉴드라인과 상기 제2 쉴드라인 중 어느 하나가 배치되는 표시장치.
According to claim 3, wherein the plurality of pixels comprises a plurality of first pixels and a plurality of second pixels,
The display device, wherein the first shield line and the second shield line are disposed in the first pixel, and any one of the first shield line and the second shield line is disposed in the second pixel.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170083254A KR102377416B1 (en) | 2017-06-30 | 2017-06-30 | Display Device |
CN201810621188.XA CN109216417B (en) | 2017-06-30 | 2018-06-15 | display device |
US16/015,566 US10629125B2 (en) | 2017-06-30 | 2018-06-22 | Display device |
KR1020220033358A KR102491450B1 (en) | 2017-06-30 | 2022-03-17 | Display Device |
KR1020230006651A KR20230015483A (en) | 2017-06-30 | 2023-01-17 | Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170083254A KR102377416B1 (en) | 2017-06-30 | 2017-06-30 | Display Device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220033358A Division KR102491450B1 (en) | 2017-06-30 | 2022-03-17 | Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20190002931A KR20190002931A (en) | 2019-01-09 |
KR102377416B1 true KR102377416B1 (en) | 2022-03-21 |
Family
ID=65017340
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170083254A KR102377416B1 (en) | 2017-06-30 | 2017-06-30 | Display Device |
KR1020220033358A KR102491450B1 (en) | 2017-06-30 | 2022-03-17 | Display Device |
KR1020230006651A KR20230015483A (en) | 2017-06-30 | 2023-01-17 | Display Device |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220033358A KR102491450B1 (en) | 2017-06-30 | 2022-03-17 | Display Device |
KR1020230006651A KR20230015483A (en) | 2017-06-30 | 2023-01-17 | Display Device |
Country Status (1)
Country | Link |
---|---|
KR (3) | KR102377416B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117406506A (en) * | 2022-01-21 | 2024-01-16 | 厦门天马微电子有限公司 | Display panel and display device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MXPA05001282A (en) * | 2002-07-31 | 2005-04-28 | Schering Aktiengsellschaft | New effector conjugates, process for their production and their pharmaceutical use. |
KR100498453B1 (en) * | 2002-11-04 | 2005-07-01 | 삼성전자주식회사 | Output buffer circuit capable of reducing skew of output data |
KR100600865B1 (en) * | 2003-11-19 | 2006-07-14 | 삼성에스디아이 주식회사 | Electro luminescence display contained EMI shielding means |
KR102084398B1 (en) * | 2013-10-23 | 2020-03-04 | 엘지디스플레이 주식회사 | Liquid crystal display device and method of fabricating the same |
KR20150077261A (en) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | Organic light emitting display device and method of manufacturing the same |
KR102183921B1 (en) * | 2014-05-08 | 2020-11-30 | 삼성디스플레이 주식회사 | Liquid crystal display |
KR101853030B1 (en) * | 2016-06-28 | 2018-04-30 | 엘지디스플레이 주식회사 | Method for fabricating Organic Light Emitting Display Device |
-
2017
- 2017-06-30 KR KR1020170083254A patent/KR102377416B1/en active IP Right Grant
-
2022
- 2022-03-17 KR KR1020220033358A patent/KR102491450B1/en active IP Right Grant
-
2023
- 2023-01-17 KR KR1020230006651A patent/KR20230015483A/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20230015483A (en) | 2023-01-31 |
KR102491450B1 (en) | 2023-01-20 |
KR20220038649A (en) | 2022-03-29 |
KR20190002931A (en) | 2019-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3503238B1 (en) | Display device | |
KR102571354B1 (en) | Electroluminescent Display Device | |
US10629125B2 (en) | Display device | |
CN107664862B (en) | Display device and method for manufacturing the same | |
KR20230144501A (en) | Display Device | |
CN111354304B (en) | Display device | |
CN107785392B (en) | Display device | |
US10741615B2 (en) | Display device | |
CN110010658B (en) | Display device | |
KR102531312B1 (en) | Display Device | |
CN111326673B (en) | Display device | |
KR102460917B1 (en) | Display Device | |
KR102572341B1 (en) | Display Device | |
KR102491450B1 (en) | Display Device | |
KR102344142B1 (en) | Display Device | |
KR102329809B1 (en) | Organic light emitting diode display | |
KR102608778B1 (en) | Display Device | |
KR102632118B1 (en) | Display device having minimized bezel | |
KR102646400B1 (en) | Display Device | |
CN114582931A (en) | Display device | |
KR20150037150A (en) | Organic light emitting diode display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |