KR102368950B1 - Display panel, display device, and operation method of display device - Google Patents

Display panel, display device, and operation method of display device Download PDF

Info

Publication number
KR102368950B1
KR102368950B1 KR1020170080528A KR20170080528A KR102368950B1 KR 102368950 B1 KR102368950 B1 KR 102368950B1 KR 1020170080528 A KR1020170080528 A KR 1020170080528A KR 20170080528 A KR20170080528 A KR 20170080528A KR 102368950 B1 KR102368950 B1 KR 102368950B1
Authority
KR
South Korea
Prior art keywords
pixel
gate
pixels
switch
activated
Prior art date
Application number
KR1020170080528A
Other languages
Korean (ko)
Other versions
KR20180115198A (en
Inventor
문영배
김정표
공기호
김지활
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/869,835 priority Critical patent/US10777114B2/en
Priority to CN201810321616.7A priority patent/CN108694907B/en
Publication of KR20180115198A publication Critical patent/KR20180115198A/en
Application granted granted Critical
Publication of KR102368950B1 publication Critical patent/KR102368950B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시 예에 따른 표시 장치는 복수의 게이트 라인들 각각과 제1 및 제2 데이터 라인들 각각과 연결된 복수의 픽셀들, 복수의 게이트 라인들을 활성화하는 게이트 드라이버, 제1 및 제2 데이터 라인들과 연결되고, 제1 및 제2 스위치 신호들에 응답하여 데이터 신호를 제1 및 제2 데이터 라인들 중 어느 하나로 제공하는 스위치 드라이버, 및 데이터 신호를 생성하고, 복수의 픽셀들 중 이전에 활성화된 제1 픽셀과 동일한 픽셀 컬러를 갖는 제2 픽셀로 데이터 신호가 제공되도록 제1 및 제2 스위치 신호들을 활성화하는 소스 드라이버를 포함한다.A display device according to an exemplary embodiment includes a plurality of pixels connected to each of a plurality of gate lines and each of the first and second data lines, a gate driver activating the plurality of gate lines, and first and second data lines. a switch driver coupled to the pixels to provide a data signal to one of the first and second data lines in response to the first and second switch signals, and a switch driver to generate a data signal and to previously activate one of the plurality of pixels and a source driver activating the first and second switch signals to provide a data signal to a second pixel having the same pixel color as the first pixel.

Description

표시 패널, 표시 장치, 및 표시 장치의 동작 방법{DISPLAY PANEL, DISPLAY DEVICE, AND OPERATION METHOD OF DISPLAY DEVICE}A display panel, a display device, and an operation method of the display device {DISPLAY PANEL, DISPLAY DEVICE, AND OPERATION METHOD OF DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로, 좀 더 상세하게는 표시 패널, 표시 장치, 및 표시 장치의 동작 방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a display panel, a display device, and a method of operating the display device.

표시 장치는 게이트 라인들, 데이터 라인들, 및 복수의 픽셀들 포함한다. 복수의 픽셀들 각각은 게이트 라인들 및 데이터 라인들과 각각 연결된다. 표시 장치는 게이트 라인들을 각각 제어하는 게이트 구동 회로 및 데이터 라인들을 각각 제어하는 데이터 구동 회로를 포함한다. 게이트 구동 회로는 복수의 게이트 라인들 각각에 게이트 신호를 제공하고, 데이터 구동 회로는 복수의 데이터 라인들 각각에 데이터 신호를 제공하고, 각 픽셀은 수신된 신호를 기반으로 영상 정보를 표시한다.The display device includes gate lines, data lines, and a plurality of pixels. Each of the plurality of pixels is respectively connected to gate lines and data lines. The display device includes a gate driving circuit for controlling each of the gate lines and a data driving circuit for controlling each of the data lines. The gate driving circuit provides a gate signal to each of the plurality of gate lines, the data driving circuit provides a data signal to each of the plurality of data lines, and each pixel displays image information based on the received signal.

최근에는, 표시 장치의 해상도가 증가함에 따라, 표시 장치를 구동하기 위한 전력 소모가 증가하고 있다. 특히, 표시 장치의 전력 소모는 소형 전자 장치(예를 들어, 스마트 폰, 태블릿 PC, IoT 장치 등)의 전력 소모에서 많은 부분을 차지한다. 따라서, 이러한 표시 장치의 전력 소모를 줄이기 위한 다양한 방법들이 연구되고 있다. Recently, as the resolution of the display device increases, power consumption for driving the display device increases. In particular, power consumption of the display device occupies a large portion of power consumption of small electronic devices (eg, smart phones, tablet PCs, IoT devices, etc.). Accordingly, various methods for reducing power consumption of the display device are being studied.

본 발명은 상술된 기술적 과제를 해결하기 위한 것으로써, 본 발명의 목적은 감소된 소모 전력을 갖는 표시 패널, 표시 장치, 및 표시 장치의 동작 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above technical problem, and an object of the present invention is to provide a display panel having reduced power consumption, a display device, and a method of operating the display device.

본 발명의 실시 예에 따른 표시 장치는 복수의 게이트 라인들 각각과 제1 및 제2 데이터 라인들 각각과 연결된 복수의 픽셀, 상기 복수의 게이트 라인들을 활성화하는 게이트 드라이버, 상기 제1 및 제2 데이터 라인들과 연결되고, 제1 및 제2 스위치 신호들에 응답하여 데이터 신호를 상기 제1 및 제2 데이터 라인들 중 어느 하나로 제공하는 스위치 드라이버, 및 상기 데이터 신호를 생성하고, 상기 복수의 픽셀들 중 이전에 활성화된 제1 픽셀과 동일한 픽셀 컬러를 갖는 제2 픽셀로 상기 데이터 신호가 제공되도록 상기 제1 및 제2 스위치 신호들 중 하나를 활성화하는 소스 드라이버를 포함한다.A display device according to an exemplary embodiment includes a plurality of pixels connected to each of a plurality of gate lines and each of the first and second data lines, a gate driver activating the plurality of gate lines, and the first and second data lines. a switch driver connected to the lines and providing a data signal to one of the first and second data lines in response to first and second switch signals; and a source driver activating one of the first and second switch signals to provide the data signal to a second pixel having the same pixel color as a previously activated first pixel.

본 발명의 실시 예에 따른 표시 장치의 동작 방법은 복수의 게이트 라인들 중 제1 게이트 라인을 활성화하는 단계, 상기 제1 게이트 라인의 활성 구간에서, 상기 제1 게이트 라인과 연결된 제1 픽셀로 데이터 신호를 제공하고, 이후에 상기 제1 게이트 라인과 연결된 제2 픽셀로 데이터 신호를 제공하는 단계, 상기 복수의 게이트 라인들 중 제2 게이트 라인을 활성화하는 단계, 및 상기 제2 게이트 라인의 활성 구간에서, 상기 제2 게이트 라인과 연결된 제3 픽셀로 데이터 신호를 제공하고, 이후에 상기 제2 게이트 라인과 연결된 제4 픽셀로 데이터 신호를 제공하는 단계를 포함한다. 상기 제3 픽셀은 상기 제2 픽셀과 동일한 데이터 라인에 연결되고 동일한 픽셀 컬러를 갖는다.The method of operating a display device according to an embodiment of the present invention includes activating a first gate line among a plurality of gate lines, and transferring data to a first pixel connected to the first gate line in an active period of the first gate line. providing a signal and thereafter providing a data signal to a second pixel connected to the first gate line; activating a second gate line among the plurality of gate lines; and an active period of the second gate line and providing a data signal to a third pixel connected to the second gate line, and then providing a data signal to a fourth pixel connected to the second gate line. The third pixel is connected to the same data line as the second pixel and has the same pixel color.

본 발명의 실시 예에 따른 표시 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들과 각각 연결된 복수의 픽셀들, 및 상기 복수의 게이트 라인들 및 상기 복수의 데이터 라인들을 활성화하여 상기 복수의 픽셀들 중 제1 픽셀을 활성화시키고, 이후에 제2 픽셀을 활성화시키는 주변 회로를 포함한다. 상기 제1 및 제2 픽셀들은 서로 다른 게이트 라인과 연결되고, 서로 동일한 데이터 라인에 연결되고, 서로 동일한 픽셀 컬러를 갖는다.A display panel according to an exemplary embodiment includes a plurality of pixels connected to a plurality of gate lines and a plurality of data lines, respectively, and a plurality of pixels by activating the plurality of gate lines and the plurality of data lines. and a peripheral circuit for activating the first pixel and activating the second pixel thereafter. The first and second pixels are connected to different gate lines, connected to the same data line, and have the same pixel color.

본 발명의 실시 예에 따른 소스 드라이버는 외부 픽셀의 픽셀 컬러에 대응하는 감마 전압을 생성하도록 구성되는 감마 전압 생성부, 및 상기 감마 전압을 기반으로 상기 외부 픽셀로 제공될 데이터 신호를 생성하는 소스 구동부를 포함하되, 상기 소스 구동부는 적어도 동일한 픽셀 컬러에 대응하는 감마 전압을 기반으로 적어도 2회 연속하여 데이터 신호를 생성한다.A source driver according to an embodiment of the present invention includes a gamma voltage generator configured to generate a gamma voltage corresponding to a pixel color of an external pixel, and a source driver configured to generate a data signal to be provided to the external pixel based on the gamma voltage wherein the source driver continuously generates the data signal at least twice based on a gamma voltage corresponding to at least the same pixel color.

본 발명의 실시 예에 따르면, 표시 장치는 게이트 라인들 및 스위치 신호들을 비순차적으로 구동할 수 있다. 이에 따라, 표시 패널 내의 캐패시터를 충전/방전하는데 소모되는 전력 및 감마 전압 변경에 따른 소모 전력이 감소될 수 있다. 따라서, 감소된 소비 전력을 갖는 표시 패널, 표시 장치, 및 표시 장치의 동작 방법이 제공된다.According to an embodiment of the present invention, the display device may drive the gate lines and the switch signals out of sequence. Accordingly, power consumption for charging/discharging the capacitor in the display panel and power consumption according to the change of the gamma voltage may be reduced. Accordingly, a display panel having reduced power consumption, a display device, and an operating method of the display device are provided.

도 1은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다.
도 2는 도 1의 픽셀의 구조를 예시적으로 보여주는 회로도이다.
도 3은 도 1의 표시 장치를 예시적으로 보여주는 블록도이다.
도 4a 내지 도 7b은 본 발명의 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도들이다.
도 8a 및 도 8b는 도 3의 소스 구동부들의 동작을 보여주는 타이밍도이다.
도 9는 도 3의 표시 장치의 동작 방법을 보여주는 순서도이다.
도 10은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다.
도 11a 및 도 11b는 도 10의 표시 장치의 동작을 설명하기 위한 도면이다.
도 12a 내지 도 12d는 본 발명의 실시 예에 따른 예시적인 픽셀 배치 또는 컬러 필터 배치를 보여주는 예시적인 도면들이다.
도 13은 본 발명의 실시 예에 따른 다양한 픽셀 배치를 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 소스 드라이버를 예시적으로 보여주는 블록도이다.
도 15는 본 발명에 따른 표시 장치가 적용된 터치 표시 장치를 예시적으로 보여주는 블록도이다.1 is a block diagram illustrating a display device according to an exemplary embodiment.
FIG. 2 is a circuit diagram exemplarily showing the structure of the pixel of FIG. 1 .
3 is a block diagram exemplarily illustrating the display device of FIG. 1 .
4A to 7B are timing diagrams for explaining a method of driving a display device according to an exemplary embodiment.
8A and 8B are timing diagrams illustrating the operation of the source drivers of FIG. 3 .
9 is a flowchart illustrating an operation method of the display device of FIG. 3 .
10 is a block diagram illustrating a display device according to an exemplary embodiment.
11A and 11B are diagrams for explaining an operation of the display device of FIG. 10 .
12A to 12D are exemplary views showing exemplary pixel arrangement or color filter arrangement according to an embodiment of the present invention.
13 is a diagram illustrating various pixel arrangements according to an embodiment of the present invention.
14 is a block diagram exemplarily showing a source driver according to an embodiment of the present invention.
15 is a block diagram exemplarily illustrating a touch display device to which a display device according to the present invention is applied.

이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.Hereinafter, embodiments of the present invention will be described clearly and in detail to the extent that those skilled in the art can easily practice the present invention.

도 1은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다. 도 1을 참조하면, 표시 장치(100)는 픽셀 어레이(110), 게이트 드라이버(120), 스위치 드라이버(130), 소스 드라이버(140), 및 컨트롤러(150)를 포함할 수 있다. 예시적으로 표시 장치(100)는 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 스마트폰, 또는 웨어러블(Wearable) 장치와 같은 소형 전자 장치 또는 고화질 TV, 모니터 등과 같은 대형 전자 제품 등에 포함될 수 있다.1 is a block diagram illustrating a display device according to an exemplary embodiment. Referring to FIG. 1 , the display device 100 may include a pixel array 110 , a gate driver 120 , a switch driver 130 , a source driver 140 , and a controller 150 . For example, the display device 100 may be a small electronic device such as a portable communication terminal, a personal digital assistant (PDA), a portable media player (PMP), a smart phone, or a wearable device, or a large electronic device such as a high-definition TV or monitor. It can be included in products.

예시적으로, 도 1에 도시된 기능 블록들은 각 구성의 기능을 구분하기 위한 것으로써, 본 발명의 기술적 사상이 도 1에 도시된 구성에 한정되는 것은 아니다. 예를 들어, 픽셀 어레이(110), 게이트 드라이버(120), 스위치 드라이버(130), 소스 드라이버(140), 및 컨트롤러(150) 각각은 별도의 반도체 다이, 칩, 또는 모듈로 구현될 수 있다. 또는 픽셀 어레이(110), 게이트 드라이버(120), 스위치 드라이버(130), 소스 드라이버(140), 및 컨트롤러(150) 중 일부 또는 전부는 하나의 반도체 다이, 칩, 또는 모듈로 구현될 수 있다.Illustratively, the functional blocks shown in FIG. 1 are for classifying functions of each configuration, and the technical spirit of the present invention is not limited to the configuration shown in FIG. 1 . For example, each of the pixel array 110 , the gate driver 120 , the switch driver 130 , the source driver 140 , and the controller 150 may be implemented as a separate semiconductor die, chip, or module. Alternatively, some or all of the pixel array 110 , the gate driver 120 , the switch driver 130 , the source driver 140 , and the controller 150 may be implemented as a single semiconductor die, chip, or module.

또는 픽셀 어레이(110), 게이트 드라이버(120), 및 스위치 드라이버(130)는 동일한 반도체 기판 상에 형성되어, 하나의 표시 패널에 포함될 수 있다. 이 때, 게이트 드라이버(120) 및 스위치 드라이버(130)는 표시 패널의 주변 회로로써 제공될 수 있다. Alternatively, the pixel array 110 , the gate driver 120 , and the switch driver 130 may be formed on the same semiconductor substrate and included in one display panel. In this case, the gate driver 120 and the switch driver 130 may be provided as peripheral circuits of the display panel.

또는 소스 드라이버(140) 및 컨트롤러(150)는 하나의 반도체 다이, 칩, 패키지, 또는 모듈로 구현될 수 있다. 또는 게이트 드라이버(120), 스위치 드라이버(130), 소스 드라이버(140) 및 컨트롤러(150)는 하나의 반도체 다이, 칩, 패키지, 또는 모듈로 구현되어 표시 장치(100)를 제어하는 표시 장치 제어기로써 제공될 수 있다. Alternatively, the source driver 140 and the controller 150 may be implemented as a single semiconductor die, chip, package, or module. Alternatively, the gate driver 120 , the switch driver 130 , the source driver 140 , and the controller 150 are implemented as a single semiconductor die, chip, package, or module as a display device controller to control the display device 100 . can be provided.

픽셀 어레이(110)는 복수의 픽셀들(PIX)을 포함할 수 있다. 복수의 픽셀들(PIX) 각각은 게이트 라인(GL) 및 데이터 라인(DL)과 연결되고, 게이트 라인(GL) 및 데이터 라인(DL)의 전압 또는 신호에 응답하여 대응하는 영상 정보를 표시하도록 구성될 수 있다. 복수의 픽셀들(PIX) 각각은 표시하는 컬러에 따라 복수의 그룹들로 구분될 수 있다. 예를 들어, 복수의 픽셀들(PIX) 각각은 주요색(primary color) 중 하나를 표시하도록 구성될 수 있다. 이 때, 주요색은 레드, 그린, 블루, 및 화이트 중 적어도 하나를 포함할 수 있다. 또는, 주요색은 마젠타, 시안, 옐로우 등과 같은 다양한 색상을 더 포함할 수 있다. 이하에서, 픽셀이 표시하는 컬러는 "픽셀 컬러"라 칭한다. 픽셀 컬러는 각 픽셀의 구성 요소 또는 각 픽셀에 포함된 컬러 필터에 따라 결정될 수 있다. The pixel array 110 may include a plurality of pixels PIX. Each of the plurality of pixels PIX is connected to the gate line GL and the data line DL, and is configured to display corresponding image information in response to a voltage or signal of the gate line GL and the data line DL. can be Each of the plurality of pixels PIX may be divided into a plurality of groups according to a color to be displayed. For example, each of the plurality of pixels PIX may be configured to display one of primary colors. In this case, the primary color may include at least one of red, green, blue, and white. Alternatively, the primary color may further include various colors such as magenta, cyan, and yellow. Hereinafter, a color displayed by a pixel is referred to as a “pixel color”. A pixel color may be determined according to a component of each pixel or a color filter included in each pixel.

예시적으로, 픽셀 어레이(110)는 유기 발광 표시 패널(OLED; organic light emitting display panel), 액정 표시 패널(LCD; liquid crystal display panel), 전기 영동 표시 패널(electrophoretic display panel), 일렉트로웨팅 디스플레이 패널(electrowetting display panel) 등과 같은 다양한 표시 패널로 구현될 수 있다. 그러나 본 발명에 따른 픽셀 어레이(110)가 이에 한정되는 것은 아니며, 본 발명에 따른 픽셀 어레이(110)는 상술된 표시 패널들 또는 다른 표시 패널들로 구현될 수 있다. 예시적으로, 액정 디스플레이 패널(LCD)을 포함하는 표시 장치(100)는 편광자(미도시), 백라이트 유닛(미도시) 등을 더 포함할 수 있다.For example, the pixel array 110 includes an organic light emitting display panel (OLED), a liquid crystal display panel (LCD), an electrophoretic display panel, and an electrowetting display panel. (electrowetting display panel) may be implemented as various display panels. However, the pixel array 110 according to the present invention is not limited thereto, and the pixel array 110 according to the present invention may be implemented with the above-described display panels or other display panels. For example, the display device 100 including a liquid crystal display panel (LCD) may further include a polarizer (not shown), a backlight unit (not shown), and the like.

게이트 드라이버(120)는 컨트롤러(150)의 제어에 따라 복수의 게이트 라인들(GL)을 제어하도록 구성될 수 있다. 예를 들어, 게이트 드라이버(120)는 컨트롤러(150)의 제어에 따라, 복수의 게이트 라인들(GL) 각각으로 게이트 신호를 제공하도록 구성될 수 있다. 예시적으로, 게이트 신호는 대응하는 게이트 라인과 연결된 픽셀들(PIX)을 활성화시키기 위한 신호를 가리킬 수 있다. The gate driver 120 may be configured to control the plurality of gate lines GL under the control of the controller 150 . For example, the gate driver 120 may be configured to provide a gate signal to each of the plurality of gate lines GL under the control of the controller 150 . For example, the gate signal may indicate a signal for activating the pixels PIX connected to the corresponding gate line.

스위치 드라이버(130)는 복수의 데이터 라인들(DL)을 통해 복수의 픽셀들(PIX)과 연결될 수 있다. 스위치 드라이버(130)는, 컨트롤러(150)의 제어에 따라, 소스 드라이버(140)로부터의 데이터 신호를 대응하는 데이터 라인(DL)으로 제공하도록 구성될 수 있다. 예를 들어, 스위치 드라이버(130)는 2:1, 3:1, 또는 n:1의 디멀티플렉서 형태로 구현될 수 있다. 스위치 드라이버(130)는 컨트롤러(150)로부터의 스위치 신호(SW)에 응답하여, 소스 드라이버(140)로부터 제공된 데이터 신호(DATA)를 어느 하나의 데이터 라인(DL)으로 제공하도록 스위치 동작을 수행할 수 있다.The switch driver 130 may be connected to the plurality of pixels PIX through the plurality of data lines DL. The switch driver 130 may be configured to provide a data signal from the source driver 140 to a corresponding data line DL under the control of the controller 150 . For example, the switch driver 130 may be implemented in the form of a 2:1, 3:1, or n:1 demultiplexer. The switch driver 130 performs a switch operation to provide the data signal DATA provided from the source driver 140 to any one data line DL in response to the switch signal SW from the controller 150 . can

소스 드라이버(140)는 컨트롤러(150)의 제어에 따라 복수의 픽셀들(PIX)로 제공될 데이터 신호(DATA)를 생성할 수 있다. 생성된 데이터 신호(DATA)는 스위치 드라이버(130)를 통해 복수의 픽셀들(PIX)로 제공될 수 있다.The source driver 140 may generate the data signal DATA to be provided to the plurality of pixels PIX under the control of the controller 150 . The generated data signal DATA may be provided to the plurality of pixels PIX through the switch driver 130 .

컨트롤러(150)는 복수의 픽셀들(PIX) 각각이 대응하는 영상 정보를 표시하도록, 게이트 드라이버(120), 스위치 드라이버(130), 및 소스 드라이버(140)를 제어하도록 구성될 수 있다. 컨트롤러(150)는 게이트 드라이버(120), 스위치 드라이버(130), 및 소스 드라이버(140)를 제어하기 위한 다양한 제어 신호들(예를 들어, 수직 동기 신호, 수평 동기 신호 등)을 생성하는 타이밍 컨트롤러(TCON; timing controller)일 수 있다. 예시적으로, 비록 도면에 명확하게 도시되지는 않았으나, 컨트롤러(150)는 소스 드라이버(140)에 포함될 수 있고, 소스 드라이버(140)는 컨트롤러(150)의 동작(예를 들어, 스위치 신호(SW)의 제어)을 수행하도록 구성될 수 있다.The controller 150 may be configured to control the gate driver 120 , the switch driver 130 , and the source driver 140 so that each of the plurality of pixels PIX displays corresponding image information. The controller 150 is a timing controller that generates various control signals (eg, a vertical synchronization signal, a horizontal synchronization signal, etc.) for controlling the gate driver 120 , the switch driver 130 , and the source driver 140 . (TCON; timing controller). For example, although not clearly shown in the drawings, the controller 150 may be included in the source driver 140 , and the source driver 140 operates the controller 150 (eg, the switch signal SW ) can be configured to perform the control of).

예시적으로, 표시 장치(100)는 게이트 라인(GL) 및 스위치 신호(SW)를 제어함으로써, 복수의 픽셀들(PIX) 중 활성 픽셀을 선택할 수 있다. 이 때, 활성 픽셀은 소스 드라이버(140)로부터의 데이터 신호에 응답하여 영상 정보를 표시하는 픽셀을 가리킨다. 즉, 특정 픽셀(제1 픽셀이라 칭함.)을 활성화시키기 위하여, 표시 장치(100)는 제1 픽셀과 연결된 게이트 라인(GL)을 활성화하고, 제1 픽셀과 연결된 데이터 라인(DL)으로 데이터 신호(DATA)가 제공되도록 스위치 신호(SW)를 제어할 수 있다. 이와 같은 게이트 라인(GL) 및 스위치 신호(SW)의 제어를 통해 소스 드라이버(140)로부터의 데이터 신호(DATA)가 제1 픽셀로 제공될 수 있다. 표시 장치(100)는 상술된 동작을 반복 수행하여, 복수의 픽셀들(PIX) 각각이 대응하는 데이터 신호(DATA)에 대한 영상 정보를 표시하도록 구성될 수 있다.For example, the display device 100 may select an active pixel from among the plurality of pixels PIX by controlling the gate line GL and the switch signal SW. In this case, the active pixel refers to a pixel displaying image information in response to a data signal from the source driver 140 . That is, in order to activate a specific pixel (referred to as a first pixel), the display device 100 activates the gate line GL connected to the first pixel, and transmits a data signal to the data line DL connected to the first pixel. The switch signal SW may be controlled to provide DATA. The data signal DATA from the source driver 140 may be provided to the first pixel through the control of the gate line GL and the switch signal SW. The display device 100 may be configured to repeatedly perform the above-described operation so that each of the plurality of pixels PIX displays image information about the corresponding data signal DATA.

본 발명의 실시 예에 따른 표시 장치(100)는 영상 정보를 표시하는데 요구되는 전력 소모가 최소화될 수 있도록 게이트 라인(GL) 및 스위치 신호(SW)를 제어할 수 있다. 예를 들어, 표시 장치(100)는 동일한 픽셀 컬러를 갖는 픽셀들이 연속하여 또는 인접하여 표시되도록, 게이트 라인(GL)을 활성화할 수 있다. 또는, 표시 장치(100)는 동일한 픽셀 컬러를 갖는 픽셀들이 연속하여 또는 인접하여 표시되도록 스위치 신호(SW)를 활성화할 수 있다. 이 때, 동일한 컬러의 픽셀들은 동일한 데이터 라인과 연결된 픽셀들일 수 있다.The display device 100 according to an embodiment of the present invention may control the gate line GL and the switch signal SW so that power consumption required to display image information can be minimized. For example, the display device 100 may activate the gate line GL so that pixels having the same pixel color are displayed consecutively or adjacently. Alternatively, the display device 100 may activate the switch signal SW so that pixels having the same pixel color are displayed consecutively or adjacently. In this case, the pixels of the same color may be pixels connected to the same data line.

표시 장치(100)가 동일한 픽셀 컬러를 갖는 픽셀들이 연속하여 또는 인접하여 표시되도록 게이트 라인(GL) 또는 스위치 신호(SW)를 제어함으로써, 데이터 라인(DL) 또는 스위치 드라이버(130) 내의 캐패시터를 충/방전하는데 소모되는 전력 또는 소스 드라이버(140) 상에서 픽셀 컬러 변경에 따른 전력 소모를 감소시킬 수 있다. 본 발명에 따른 표시 장치(100)의 게이트 라인(GL) 및 스위치 신호(SW)에 대한 제어 방법은 이하의 도면들을 참조하여 더욱 상세하게 설명된다. The display device 100 controls the gate line GL or the switch signal SW so that pixels having the same pixel color are displayed consecutively or adjacently to charge the capacitor in the data line DL or the switch driver 130 . / It is possible to reduce power consumption for discharging or power consumption according to a pixel color change on the source driver 140 . A method of controlling the gate line GL and the switch signal SW of the display device 100 according to the present invention will be described in more detail with reference to the following drawings.

도 2는 도 1의 픽셀의 구조를 예시적으로 보여주는 회로도이다. 도 2를 참조하여, 하나의 픽셀(PIX)에 대한 구조가 설명되나, 다른 픽셀들 또한 도 2의 픽셀(PIX)과 유사한 구조를 가질 수 있다. 또한, 도 2를 참조하여 OLED(organic light emitting display) 픽셀의 구조가 예시적으로 설명된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 픽셀(PIX)의 구조는 다양한 형태로 구현될 수 있다.FIG. 2 is a circuit diagram exemplarily showing the structure of the pixel of FIG. 1 . Although the structure of one pixel PIX is described with reference to FIG. 2 , other pixels may also have a structure similar to that of the pixel PIX of FIG. 2 . Also, a structure of an organic light emitting display (OLED) pixel will be exemplarily described with reference to FIG. 2 . However, the scope of the present invention is not limited thereto, and the structure of the pixel PIX may be implemented in various forms.

도 1 및 도 2를 참조하면, 픽셀(PIX)은 선택 트랜지스터(SEL), 구동 트랜지스터(DRV), 캐패시터(CAP), 및 유기발광 소자(OLED)를 포함할 수 있다. 예시적으로, 도 2의 픽셀(PIX)은 2개의 트랜지스터들(SEL, DRV)을 포함하는 픽셀 구조이나, 본 발명의 범위가 이에 한정되는 것은 아니다.1 and 2 , a pixel PIX may include a selection transistor SEL, a driving transistor DRV, a capacitor CAP, and an organic light emitting diode OLED. For example, the pixel PIX of FIG. 2 has a pixel structure including two transistors SEL and DRV, but the scope of the present invention is not limited thereto.

유기발광 소자(OLED)의 애노드는 구동 트랜지스터(DRV)를 통해 제1 전원전압(ELVDD)을 수신한다. 유기발광 소자(OLED)의 캐소드는 제2 전원전압(ELVSS)을 수신한다. 선택 트랜지스터(SEL)는 게이트 라인(GL)에 인가된 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 캐패시터(CAP)는 선택 트랜지스터(SEL)로부터 수신한 데이터 신호에 대응하는 전압을 충전하거나 또는 방전한다. 구동 트랜지스터(DRV)는 캐패시터(CAP)에 저장된 전압에 대응하여 유기발광 소자(OLED)에 흐르는 구동전류를 제어한다. 예시적으로, 제2 전원 전압(ELVss)은 접지 전압일 수 있다. 유기발광 소자(OLED)는 구동전류에 따라 발광한다. 예시적으로, 유기발광 소자(OLED)는 구현방식에 따라 레드(red), 그린(green), 블루(blue), 또는 화이트(white) 중 어느 하나의 색(즉, 픽셀 컬러)을 표현하도록 구성될 수 있다.The anode of the organic light emitting diode OLED receives the first power voltage ELVDD through the driving transistor DRV. The cathode of the organic light emitting diode OLED receives the second power voltage ELVSS. The selection transistor SEL outputs a data signal applied to the data line DL in response to a signal applied to the gate line GL. The capacitor CAP charges or discharges a voltage corresponding to the data signal received from the selection transistor SEL. The driving transistor DRV controls a driving current flowing through the organic light emitting diode OLED in response to the voltage stored in the capacitor CAP. For example, the second power voltage ELVss may be a ground voltage. The organic light emitting diode (OLED) emits light according to a driving current. For example, the organic light emitting diode (OLED) is configured to express any one color (ie, pixel color) of red, green, blue, or white according to an implementation method. can be

도 3은 도 1의 표시 장치를 예시적으로 보여주는 블록도이다. 도면의 간결성 및 설명의 편의를 위하여, 복수의 픽셀들은 4 x 4의 어레이 형태로 배열된 것으로 가정한다. 또한, 복수의 픽셀들 각각에 대하여, 대응하는 픽셀 컬러를 기반으로 참조번호가 부여된다. 즉, 픽셀 컬러가 레드인 픽셀들에 대하여 "RD"의 참조 기호가 부여되고, 픽셀 컬러가 그린인 픽셀들에 대하여 "GR"의 참조 기호가 부여되고, 픽셀 컬러가 블루인 픽셀들에 대하여 "BL"의 참조 기호가 부여된다. 즉, 각 픽셀에 부여된 참조 기호는 단순히 픽셀 컬러를 표현하기 위한 것으로써, 이러한 참조 기호가 본 발명의 기술적 사상을 제한하는 것은 아니다. 3 is a block diagram exemplarily illustrating the display device of FIG. 1 . For the sake of brevity and convenience of description, it is assumed that the plurality of pixels are arranged in a 4×4 array. Also, for each of the plurality of pixels, a reference number is assigned based on the corresponding pixel color. That is, the reference symbol of "RD" is given to pixels whose pixel color is red, the reference symbol of "GR" is given to pixels whose pixel color is green, and the reference symbol of "GR" is given to pixels whose pixel color is blue. The reference symbol of "BL" is given. That is, the reference symbol assigned to each pixel is for simply expressing the color of the pixel, and the reference symbol does not limit the technical idea of the present invention.

또한, 도면의 간결성을 위하여, 게이트 드라이버(120)는 도 3에서 생략된다. 그러나 복수의 게이트 라인들(GL1~GL4)이 게이트 드라이버(120)에 제어될 수 있음이 이해될 것이다. 또한, 스위치 드라이버(130)는 제1 및 제2 스위치 회로들(131, 132)을 포함하고, 제1 및 제2 스위치 회로들(131, 132) 각각은 2:1 디멀티플렉서인 것으로 가정한다. 이러한 스위치 드라이버(130)의 구성은 본 발명의 실시 예를 간결하고 명확하게 설명하기 위한 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다.Also, for the sake of brevity of the drawing, the gate driver 120 is omitted from FIG. 3 . However, it will be understood that the plurality of gate lines GL1 to GL4 may be controlled by the gate driver 120 . Also, it is assumed that the switch driver 130 includes first and second switch circuits 131 and 132 , and each of the first and second switch circuits 131 and 132 is a 2:1 demultiplexer. The configuration of the switch driver 130 is for concisely and clearly explaining the embodiment of the present invention, and the scope of the present invention is not limited thereto.

도 1 및 도 3을 참조하면, 픽셀 어레이(110)는 복수의 픽셀들(RD11, GR12, BL13, GR14, BL21, GR22, RD23, GR24, RD31, GR32, BL33, GR34, BL41, GR42, RD43, GR44)을 포함할 수 있다. 복수의 픽셀들은 도 3에 도시된 바와 같이, 펜타일 구조(pentile structure)로 배열될 수 있다. 그러나, 도 3에 도시된 픽셀 배치는 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 1 and 3 , the pixel array 110 includes a plurality of pixels RD11, GR12, BL13, GR14, BL21, GR22, RD23, GR24, RD31, GR32, BL33, GR34, BL41, GR42, RD43, GR44). The plurality of pixels may be arranged in a pentile structure as shown in FIG. 3 . However, the pixel arrangement shown in FIG. 3 is exemplary, and the scope of the present invention is not limited thereto.

복수의 픽셀들 각각은 제1 내지 제4 게이트 라인들(GL1~GL4) 및 제1 내지 제4 데이터 라인들(DL1~DL4)과 각각 연결된다. 복수의 픽셀들 각각은 대응하는 게이트 라인에 의해 활성화되고, 활성화된 픽셀들은 대응하는 데이터 라인의 전압에 응답하여 대응하는 픽셀 컬러를 표시할 수 있다.Each of the plurality of pixels is connected to the first to fourth gate lines GL1 to GL4 and the first to fourth data lines DL1 to DL4, respectively. Each of the plurality of pixels may be activated by a corresponding gate line, and the activated pixels may display a corresponding pixel color in response to a voltage of the corresponding data line.

예시적으로, 도 3에 도시된 복수의 픽셀들(RD11, GR12, BL13, GR14, BL21, GR22, RD23, GR24, RD31, GR32, BL33, GR34, BL41, GR42, RD43, GR44) 각각은 서브 픽셀들일 수 있다. 일부 서브 픽셀들은 하나의 다양한 색상을 표현할 수 있는 하나의 픽셀(one pixel)을 구성할 수 있다. 그러나, 이하에서 본 발명의 실시 예들을 모호하게 하지 않기 위하여, 하나의 픽셀 컬러를 표현하는 소자에 대하여, 픽셀이라 칭하기로 한다. 그러나, 본문에 기재된 픽셀은 서브-픽셀일 수 있으며, 복수의 서브 픽셀들은 단일 픽셀을 구성할 수 있음이 이해될 것이다. For example, each of the plurality of pixels RD11, GR12, BL13, GR14, BL21, GR22, RD23, GR24, RD31, GR32, BL33, GR34, BL41, GR42, RD43, GR44 shown in FIG. 3 is a sub-pixel can take Some sub-pixels may constitute one pixel capable of expressing one variety of colors. However, hereinafter, in order not to obscure the embodiments of the present invention, an element expressing one pixel color will be referred to as a pixel. However, it will be understood that a pixel described herein may be a sub-pixel, and a plurality of sub-pixels may constitute a single pixel.

제1 및 제2 스위치 회로들(131, 132) 각각은 제1 내지 제4 데이터 라인들(DL1~DL4)과 연결되고, 제1 및 제2 스위치 신호들(SW1, SW2)에 응답하여 스위치 동작을 수행할 수 있다.Each of the first and second switch circuits 131 and 132 is connected to the first to fourth data lines DL1 to DL4 and performs a switch operation in response to the first and second switch signals SW1 and SW2 can be performed.

예를 들어, 제1 스위치 회로(131)는 트랜지스터들(T11, T12)을 포함할 수 있다. 트랜지스터(T11)의 일단은 제1 데이터 라인(DL1)과 연결되고, 타단은 제1 단자(TM1)와 연결되고, 게이트는 제1 스위치 신호(SW1)를 수신하도록 구성된다. 트랜지스터(T11)는 제1 스위치 신호(SW1)에 응답하여 제1 단자(TM1)의 신호(또는 전압)를 제1 데이터 라인(DL1)으로 제공한다. 트랜지스터(T12)의 일단은 제2 데이터 라인(DL2)과 연결되고, 타단은 제1 단자(TM1)와 연결되고, 게이트는 제2 스위치 신호(SW2)를 수신하도록 구성된다. 트랜지스터(T12)는 제2 스위치 신호(SW2)에 응답하여 제1 단자(TM1)의 신호(또는 전압)를 제2 데이터 라인(DL2)으로 제공한다.For example, the first switch circuit 131 may include transistors T11 and T12 . One end of the transistor T11 is connected to the first data line DL1 , the other end is connected to the first terminal TM1 , and a gate is configured to receive the first switch signal SW1 . The transistor T11 provides a signal (or voltage) of the first terminal TM1 to the first data line DL1 in response to the first switch signal SW1 . One end of the transistor T12 is connected to the second data line DL2 , the other end is connected to the first terminal TM1 , and a gate is configured to receive the second switch signal SW2 . The transistor T12 provides a signal (or voltage) of the first terminal TM1 to the second data line DL2 in response to the second switch signal SW2 .

유사하게, 제2 스위치 회로(132)는 트랜지스터들(T21, T22)를 포함할 수 있다. 트랜지스터(T21)의 일단은 제3 데이터 라인(DL3)과 연결되고, 타단은 제2 단자(TM2)와 연결되고, 게이트는 제1 스위치 신호(SW1)를 수신하도록 구성된다. 트랜지스터(T21)는 제1 스위치 신호(SW1)에 응답하여 제2 단자(TM2)의 신호(또는 전압)를 제3 데이터 라인(DL3)으로 제공한다. 트랜지스터(T22)의 일단은 제4 데이터 라인(DL4)과 연결되고, 타단은 제2 단자(TM2)와 연결되고, 게이트는 제2 스위치 신호(SW2)를 수신하도록 구성된다. 트랜지스터(T22)는 제2 스위치 신호(SW2)에 응답하여 제2 단자(TM2)의 신호(또는 전압)를 제4 데이터 라인(DL4)으로 제공한다.Similarly, the second switch circuit 132 may include transistors T21 and T22. One end of the transistor T21 is connected to the third data line DL3 , the other end is connected to the second terminal TM2 , and a gate is configured to receive the first switch signal SW1 . The transistor T21 provides a signal (or voltage) of the second terminal TM2 to the third data line DL3 in response to the first switch signal SW1 . One end of the transistor T22 is connected to the fourth data line DL4 , the other end is connected to the second terminal TM2 , and a gate is configured to receive the second switch signal SW2 . The transistor T22 provides a signal (or voltage) of the second terminal TM2 to the fourth data line DL4 in response to the second switch signal SW2 .

상술된 바와 같이, 제1 및 제2 스위치 회로들(131, 132) 각각은 제1 및 제2 스위치 신호들(SW1, SW2)에 응답하여 제1 및 제2 단자들(TM1, TM2) 및 제1 내지 제4 데이터 라인들(DL1~DL4) 사이를 스위치하는 2:1 MUX 형태로 구현될 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 스위치 회로들은 n:1(단, n은 2보다 큰 정수)의 MUX 형태로 구현될 수 있다. As described above, each of the first and second switch circuits 131 and 132 includes the first and second terminals TM1 and TM2 and the first and second terminals TM1 and TM2 in response to the first and second switch signals SW1 and SW2. It may be implemented in the form of a 2:1 MUX that switches between the first to fourth data lines DL1 to DL4. However, the scope of the present invention is not limited thereto, and the switch circuits may be implemented in the form of an MUX of n:1 (where n is an integer greater than 2).

소스 드라이버(140)는 제1 및 제2 소스 구동부들(SD1, SD2)(source driving units)을 포함할 수 있다. 제1 및 제2 소스 구동부들(SD1, SD2) 각각은 제1 및 제2 단자들(TM1, TM2)과 연결되고, 제1 및 제2 단자들(TM1, TM2)을 통해 대응하는 데이터 신호를 제공하도록 구성될 수 있다. The source driver 140 may include first and second source driving units SD1 and SD2 (source driving units). Each of the first and second source drivers SD1 and SD2 is connected to the first and second terminals TM1 and TM2 and receives a corresponding data signal through the first and second terminals TM1 and TM2. can be configured to provide.

예시적으로, 제1 게이트 라인(GL1)과 연결된 픽셀들(RD11, GR12, BL13, GR14)이 영상 정보를 표시하는 동작이 설명된다. 제1 게이트 라인(GL1)과 연결된 픽셀들(RD11, GR12, BL13, GR14)이 영상 정보를 표시하기 위하여, 우선, 제1 게이트 라인(GL1)이 활성화된다. 이 때, "게이트 라인이 활성화되는 것"은 게이트 라인과 연결된 각 픽셀의 선택 트랜지스터(SEL)(도 2 참조)가 턴-온되도록, 게이트 라인으로 턴-온 전압을 제공하는 것을 의미한다.For example, an operation in which the pixels RD11 , GR12 , BL13 , and GR14 connected to the first gate line GL1 display image information will be described. In order for the pixels RD11 , GR12 , BL13 , and GR14 connected to the first gate line GL1 to display image information, first, the first gate line GL1 is activated. In this case, "activating the gate line" means providing a turn-on voltage to the gate line so that the selection transistor SEL (refer to FIG. 2 ) of each pixel connected to the gate line is turned on.

제1 게이트 라인(GL1)의 활성 구간에서, 제1 및 제2 스위치 신호들(SW1, SW2)이 순차적으로 활성화됨으로써, 제1 게이트 라인들(GL1)과 연결된 픽셀들(RD11, GR12, BL13, GR14)로 대응하는 데이터 신호가 제공될 수 있다. 예를 들어, 제1 스위치 신호(SW1)가 활성화되는 경우, 제1 스위치 회로(131)에 의해 제1 단자(TM1)와 제1 데이터 라인(DL1)이 연결되고, 제2 스위치 회로(132)에 의해 제2 단자(TM2)와 제3 데이터 라인(DL3)이 연결된다. 이에 따라, 1 소스 구동부(SD1)는 RD11 픽셀에 대응하는 데이터 신호를 제공할 수 있고, 제2 소스 구동부(SD2)는 BL13 픽셀에 대응하는 데이터 신호를 제공할 수 있다.In the active period of the first gate line GL1 , the first and second switch signals SW1 and SW2 are sequentially activated, so that the pixels RD11 , GR12 , BL13 connected to the first gate lines GL1 are A corresponding data signal may be provided to GR14). For example, when the first switch signal SW1 is activated, the first terminal TM1 and the first data line DL1 are connected by the first switch circuit 131 , and the second switch circuit 132 is connected to the second switch circuit 132 . , the second terminal TM2 and the third data line DL3 are connected. Accordingly, the first source driver SD1 may provide a data signal corresponding to the RD11 pixel, and the second source driver SD2 may provide a data signal corresponding to the BL13 pixel.

이후에, 제2 스위치 신호(SW2)가 활성화되는 경우, 제1 스위치 회로(131)에 의해 제1 단자(TM1)와 제2 데이터 라인(DL2)이 연결되고, 제2 스위치 회로(132)에 의해 제2 단자(TM2) 및 제4 데이터 라인(DL4)이 연결된다. 이에 따라, 제1 소스 구동부(SD1)는 GR12 픽셀에 대응하는 데이터 신호를 제공할 수 있고, 제2 소스 구동부(SD2)는 GR14 픽셀에 대응하는 데이터 신호를 제공될 수 있다. Thereafter, when the second switch signal SW2 is activated, the first terminal TM1 and the second data line DL2 are connected by the first switch circuit 131 to the second switch circuit 132 . Thus, the second terminal TM2 and the fourth data line DL4 are connected. Accordingly, the first source driver SD1 may provide a data signal corresponding to the GR12 pixel, and the second source driver SD2 may provide a data signal corresponding to the GR14 pixel.

상술된 바와 같이, 게이트 라인들(GL1~GL4) 및 스위치 신호들(SW1, SW2)을 제어함으로써, 복수의 픽셀들 각각이 데이터 신호와 대응하는 영상 정보(또는 컬러)를 표시할 수 있다. As described above, by controlling the gate lines GL1 to GL4 and the switch signals SW1 and SW2, each of the plurality of pixels may display image information (or color) corresponding to the data signal.

예시적으로, 복수의 픽셀들 각각이 영상 정보를 표시하는 동안, 다양한 요인으로 인하여, 전력이 소모될 수 있다. 예를 들어, 제1 및 제2 소스 구동부들(SD1, SD2) 각각은 제1 및 제2 단자들(TM1, TM2)을 통해 데이터 신호를 제공할 수 있다. 이 때, 스위치 신호들(SW1, SW2)이 변경될 경우, 표시될 픽셀의 픽셀 컬러가 변경되기 때문에, 제1 및 제2 소스 구동부들(SD1, SD2) 각각으로부터의 데이터 신호 레벨이 변경될 수 있다.For example, while each of the plurality of pixels displays image information, power may be consumed due to various factors. For example, each of the first and second source drivers SD1 and SD2 may provide a data signal through the first and second terminals TM1 and TM2 . In this case, when the switch signals SW1 and SW2 are changed, since the pixel color of the pixel to be displayed is changed, the data signal level from each of the first and second source drivers SD1 and SD2 may be changed. there is.

이러한 데이터 신호 레벨 변경에 의해, 제1 및 제2 단자들(TM1, TM2)과 연결된 배선의 전압이 충전 또는 방전될 것이다. 이와 같은 제1 및 제2 단자들(TM1, TM2)에서의 충전 또는 방전은 도 3에 도시된 바와 같이 제1 및 제2 단자들(TM1, TM2)에 연결된 배선들의 캐패시터들(CA1, CA2)로 표현될 수 있다. 즉, 제1 및 제2 소스 구동부들(SD1, SD2)의 데이터 신호 레벨 변화에 의해 충/방전되는 전력은 캐패시터들(CA1, CA2)의 충/방전 전력으로 표현될 수 있다. The voltage of the wiring connected to the first and second terminals TM1 and TM2 may be charged or discharged by the data signal level change. Such charging or discharging at the first and second terminals TM1 and TM2 is performed by the capacitors C A1 and C of the wires connected to the first and second terminals TM1 and TM2 as shown in FIG. 3 . A2 ) can be expressed. That is, the power charged/discharged by the data signal level change of the first and second source drivers SD1 and SD2 may be expressed as the charging/discharging power of the capacitors C A1 and C A2 .

마찬가지로, 제1 내지 제4 데이터 라인들(DL1~DL4) 각각에서, 활성화된 게이트 라인이 변경되는 경우, 제1 및 제2 소스 구동부들(SD1, SD2) 각각으로부터의 데이터 신호 레벨이 변경될 수 있다. 이러한 데이터 신호 레벨의 변경에 의해, 제1 내지 제4 데이터 라인들(DL1~DL4) 각각의 전압이 충전 또는 방전될 것이다. 이와 같은 데이터 라인의 충/방전 전력은 도 3에 도시된 바와 같이, 제1 내지 제4 데이터 라인들(DL1~DL4) 각각과 연결된 캐패시터들(CB1~CB4)로 표현될 수 있다. 즉, 제1 내지 제4 데이터 라인들(DL1~DL4) 각각을 충/방전하는데 소모되는 전력은 캐패시터들(CB1~CB4)의 충/방전 전력으로 표현될 수 있다.Similarly, when the activated gate line is changed in each of the first to fourth data lines DL1 to DL4, the data signal level from each of the first and second source drivers SD1 and SD2 may be changed. there is. The voltage of each of the first to fourth data lines DL1 to DL4 may be charged or discharged by the change in the data signal level. As shown in FIG. 3 , the charging/discharging power of the data line may be expressed by capacitors C B1 to C B4 connected to each of the first to fourth data lines DL1 to DL4 . That is, power consumed to charge/discharge each of the first to fourth data lines DL1 to DL4 may be expressed as charging/discharging power of the capacitors C B1 to C B4 .

예시적으로, 캐패시터들(CA1, CA2) 및 캐패시터들(CB1~CB4)에 의해 충/방전되는 전력을 최소화함으로써, 표시 장치(100)의 소모 전력을 최소화할 수 있다. 본 발명에 따른 표시 장치(100)는 복수의 게이트 라인들(GL1~GL4) 및 복수의 스위치 신호들(SW1, SW2)을 비순차적으로 제어함으로써, 상술된 캐패시터들(CA1, CA2) 및 캐패시터들(CB1~CB4)에 의해 충/방전되는 전력을 최소화할 수 있다. 본 발명에 따른 표시 장치(100)의 구동 방법은 이하의 타이밍도들을 참조하여 더욱 상세하게 설명된다.For example, power consumption of the display device 100 may be minimized by minimizing the power charged/discharged by the capacitors C A1 and C A2 and the capacitors C B1 to C B4 . The display device 100 according to the present invention provides the above-described capacitors C A1 , C A2 and Power charged/discharged by the capacitors C B1 to C B4 may be minimized. A method of driving the display device 100 according to the present invention will be described in more detail with reference to the following timing diagrams.

도 4a 내지 도 7b는 본 발명의 실시 예에 따른 표시 장치의 구동 방법을 설명하기 위한 타이밍도들이다. 도 4a 내지 도 7b의 타이밍도들 각각의 가로축은 시간을 가리킨다. 이하에서, 간결한 설명을 위하여, 도 3의 픽셀들 중 제1 및 제2 데이터 라인들(DL1, DL2)과 연결된 픽셀들(즉, RD11, GR12, BL21, GR22, RD31, GR32, BL41, GR42), 제1 스위치 회로(131), 및 제1 소스 구동부(SD1)를 기준으로 표시 장치(100)의 구동 방법이 설명된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 다른 픽셀들, 다른 스위치 회로들, 다른 소스 구동 회로들 또한 도 4a 내지 도 7b를 참조하여 설명되는 방식과 유사하게 동작할 수 있다.4A to 7B are timing diagrams for explaining a method of driving a display device according to an exemplary embodiment. The horizontal axis of each of the timing diagrams of FIGS. 4A to 7B indicates time. Hereinafter, for concise description, pixels connected to the first and second data lines DL1 and DL2 among the pixels of FIG. 3 (ie, RD11, GR12, BL21, GR22, RD31, GR32, BL41, GR42) , the first switch circuit 131 , and a method of driving the display device 100 based on the first source driver SD1 will be described. However, the scope of the present invention is not limited thereto, and other pixels, other switch circuits, and other source driving circuits may also operate similarly to the manner described with reference to FIGS. 4A to 7B .

예시적으로, 도 4a 내지 도 7b의 타이밍도들 각각에서, 제1 섹션은 제1 내지 제4 게이트 라인들(GL1~GL4)의 전압 레벨(또는 게이트 신호)을 나타내고, 제2 섹션은 제1 및 제2 스위치 신호들(SW1, SW2)의 레벨 및 활성 픽셀을 나타내고, 제3 섹션은 각 픽셀들에 의해 표시될 영상 정보의 컬러에 따른 제1 소스 구동부(SD1)의 전압 레벨을 가리킨다.For example, in each of the timing diagrams of FIGS. 4A to 7B , the first section indicates voltage levels (or gate signals) of the first to fourth gate lines GL1 to GL4 , and the second section includes the first and the level of the second switch signals SW1 and SW2 and the active pixel, and the third section indicates the voltage level of the first source driver SD1 according to the color of image information to be displayed by each pixel.

예시적으로, 제3 섹션에서, 레드(Red)의 참조 기호는 픽셀들에 의해 표시될 영상 정보(또는 표시되는 화면)가 레드 색상임을 가리키는 것을 의미하며, 레드(Red)의 참조 기호에 대응하는 타이밍도는 레드 색상의 영상 정보가 표시되는 경우에서, 제1 소스 구동부(SD1)의 출력 전압을 가리킬 수 있다. 그린, 블루, 마젠타, 시안, 및 옐로우의 참조 기호들 각각은 대응하는 색상의 영상 정보가 출력되는 경우의 제1 소스 구동부(SD1)의 전압 레벨을 가리킬 수 있다. Illustratively, in the third section, a reference symbol of Red indicates that image information to be displayed by pixels (or a screen displayed) is red, and a reference symbol of Red The timing diagram may indicate the output voltage of the first source driver SD1 when red image information is displayed. Each of green, blue, magenta, cyan, and yellow reference symbols may indicate a voltage level of the first source driver SD1 when image information of a corresponding color is output.

예시적으로, 레드 색상의 영상 정보가 표시되는 경우, 픽셀 컬러가 레드인 픽셀(즉, RD 픽셀)만 발광되고, 나머지 다른 픽셀들(즉, GR 픽셀, BL 픽셀)은 발광하지 않도록 동작될 것이다. 마찬가지로, 그린(Green)의 참조 기호에서, GR 픽셀만 발광되고, RD 픽셀 및 BL 픽셀은 발광하지 않도록 동작하며, 블루(Blue)의 참조 기호에서, BL 픽셀만 발광되고, RD 픽셀 및 GR 픽셀은 발광하지 않도록 동작하며, 마젠타(Magenta)의 참조 기호에서, RD 픽셀 및 BL 픽셀만 발광되고, GR 픽셀은 발광하지 않도록 동작하며, 시안(Cyan) 참조 기호에서, GR 픽셀 및 BL 픽셀만 발광되고, RD 픽셀은 발광하지 않도록 동작하며, 옐로우(Yellow) 참조 기호에서, RD 픽셀 및 GR 픽셀만 발광되고, BL 픽셀은 발광하지 않도록 동작될 것이다. For example, when image information of a red color is displayed, only a pixel having a red pixel color (ie, an RD pixel) is emitted, and other pixels (ie, a GR pixel, a BL pixel) are operated so that light is not emitted. . Similarly, in the reference symbol of Green, only the GR pixel is illuminated, the RD pixel and the BL pixel are operated not to emit light, and in the reference symbol of Blue, only the BL pixel is illuminated, and the RD pixel and the GR pixel are operates not to emit light, in the reference symbol of Magenta, only the RD pixel and the BL pixel are emitted, the GR pixel is operated not to emit light, in the reference symbol of Cyan, only the GR pixel and the BL pixel are emitted; The RD pixel will be operated not to emit light, and in the Yellow reference symbol, only the RD pixel and the GR pixel will be illuminated, and the BL pixel will be operated not to emit light.

예시적으로, 도 4a 내지 도 7b의 타이밍도들에서, 각 픽셀들은 로우 레벨(L)의 신호에 응답하여 활성화 또는 발광하는 것으로 가정한다. 예를 들어, 제1 게이트 라인(GL1)이 활성화된 경우, 제1 게이트 라인(GL1)의 레벨은 로우 레벨(L)이다. 제1 스위치 회로(131)는 제1 스위치 신호(SW1)의 로우 레벨(L)의 신호에 응답하여, 제1 소스 구동부(SD1)로부터의 데이터 신호를 RD11 픽셀로 제공할 수 있다. 즉, 제1 게이트 라인(GL1) 및 제1 스위치 신호(SW1)가 모두 로우 레벨(L)인 경우, RD11 픽셀이 활성화된다. 이 때, 제1 소스 구동부(SD1)로부터의 데이터 신호가 로우 레벨(L)인 경우, RD11 픽셀은 발광하여, 레드 색상의 픽셀 컬러를 표시하고, 데이터 신호가 하이 레벨(H)인 경우, RD11 픽셀은 발광하지 않을 수 있다.For example, in the timing diagrams of FIGS. 4A to 7B , it is assumed that each pixel is activated or emits light in response to a low-level (L) signal. For example, when the first gate line GL1 is activated, the level of the first gate line GL1 is the low level L. The first switch circuit 131 may provide the data signal from the first source driver SD1 to the RD11 pixel in response to the low level signal of the first switch signal SW1 . That is, when both the first gate line GL1 and the first switch signal SW1 are at the low level L, the RD11 pixel is activated. At this time, when the data signal from the first source driver SD1 is at the low level (L), the RD11 pixel emits light to display a red pixel color, and when the data signal is at the high level (H), the RD11 pixel RD11 A pixel may not emit light.

예시적으로, 도 4a 내지 도 7b의 타이밍도들에서, 각 신호들, 전압의 로우 레벨(L) 또는 하이 레벨(H)은 서로 상대적인 값일 수 있다. 즉, 제1 게이트 라인(GL1)의 로우(L)/하이(H) 레벨들은 제1 스위치 신호(SW1)의 로우(L)/하이(H) 신호들 또는 제1 소스 구동부(SD1)의 로우(L)/하이(H) 신호들의 레벨과 다를 수 있다. For example, in the timing diagrams of FIGS. 4A to 7B , the low level (L) or the high level (H) of each signal and voltage may be relative to each other. That is, the low (L)/high (H) levels of the first gate line GL1 are the low (L)/high (H) signals of the first switch signal SW1 or the low levels of the first source driver SD1 . It may be different from the level of the (L)/high (H) signals.

즉, 상술된 바와 같이, 도 4a 내지 도 7b에 도시된 타이밍도는 단순히 본 발명의 기술적 사상을 용이하게 설명하기 위한 예시적인 것이며, 본 발명의 범위가 이에 한정되는 것은 아니다. 또한, 실제 신호들의 파형들은 도 4a 내지 도 7b에 도시된 파형들로부터 변형될 수 있음이 잘 이해될 것이다.That is, as described above, the timing diagrams shown in FIGS. 4A to 7B are merely exemplary for easily explaining the technical idea of the present invention, and the scope of the present invention is not limited thereto. Also, it will be well understood that the waveforms of the actual signals may be modified from the waveforms shown in FIGS. 4A-7B .

또한 이하에서, 설명의 편의를 위하여, "특정 게이트 라인이 활성화되는 것"은 게이트 라인과 연결된 픽셀들의 선택 트랜지스터가 턴-온되도록 특정 게이트 라인으로 게이트 신호(즉, 로우 레벨의 신호)가 제공되는 것을 의미하는 것으로 가정한다. 또한, 특정 스위치 신호가 활성화되는 것은 특정 스위치 신호와 대응되는 데이터 라인으로 데이터 신호가 제공되도록, 로우 레벨(L)인 특정 스위치 신호가 스위치 회로로 제공되는 것을 의미하는 것으로 가정한다. 또한, 특정 픽셀이 활성화되는 것은 특정 픽셀과 연결된 게이트 라인이 활성화되고, 특정 스위치 신호가 활성화되어 특정 픽셀과 연결된 데이터 라인으로 데이터 신호가 제공되는 것을 의미하는 것으로 가정한다.In addition, hereinafter, for convenience of description, “activation of a specific gate line” means that a gate signal (ie, a low-level signal) is provided to a specific gate line so that the selection transistors of pixels connected to the gate line are turned on. assumed to mean In addition, it is assumed that activation of a specific switch signal means that a specific switch signal having a low level (L) is provided to the switch circuit so that the data signal is provided to a data line corresponding to the specific switch signal. Also, it is assumed that activation of a specific pixel means that a gate line connected to the specific pixel is activated, and a specific switch signal is activated to provide a data signal to a data line connected to the specific pixel.

또한, 이하에서, 설명의 편의를 위하여, 제1 단자(TM1)와 연결된 캐패시터(CA1)는 구동 캡(driving cap.)이라 칭하고, 제1 및 제2 데이터 라인들(DL1, DL2)과 연결된 캐패시터들(CB1, CB2)은 제1 및 제2 라인 캡들(line cap.)이라 칭한다. 이러한 구동 캡(driving cap.) 및 라인 캡들(line cap.)은 표시 장치 내에 존재하는 기생 캐패시터들일 수 있다.Also, hereinafter, for convenience of description, the capacitor C A1 connected to the first terminal TM1 is referred to as a driving cap, and is connected to the first and second data lines DL1 and DL2 . The capacitors C B1 and C B2 are referred to as first and second line caps. The driving cap and the line caps may be parasitic capacitors present in the display device.

예시적으로, 구동 캡(CA1) 및 제1 및 제2 라인 캡들(CB1, CB2)을 방전하는 것은 전력을 소모하지 않거나 또는 캡들(CA1, CB1, CB2)을 방전하는데 소모되는 전력은 캡들(CA1, CB1, CB2)을 충전하는데 소모되는 전력과 비교하여 매우 작기 때문에, 표시 장치(100)의 소비 전력은 캡들(CA1, CB1, CB2)을 충전하는데 소모되는 전력만 고려된다. Illustratively, discharging the driving cap C A1 and the first and second line caps C B1 , C B2 consumes no power or is consumed in discharging the caps C A1 , C B1 , C B2 . Since the used power is very small compared to the power consumed to charge the caps C A1 , C B1 , C B2 , the power consumption of the display device 100 is used to charge the caps C A1 , C B1 , C B2 ). Only the power consumed is taken into account.

그러나 이러한 용어의 한정들 또는 설명의 편의를 위한 가정들은 단순히 본 발명의 기술적 사상을 명확하고 용이하게 설명하기 위한 것으로써, 본 발명의 범위가 이러한 용어들 또는 가정들에 한정되는 것은 아니다.However, the limitations of these terms or assumptions for convenience of explanation are merely for clearly and easily explaining the technical idea of the present invention, and the scope of the present invention is not limited to these terms or assumptions.

먼저, 도 1, 도 3, 및 도 4a를 참조하면, 게이트 드라이버(120)는 제1 내지 제4 게이트 라인들(GL1~GL4)을 순차적으로 활성화시킬 수 있다. 예를 들어, 도 4a의 제1 섹션에 도시된 바와 같이, 게이트 드라이버(120)는 제0 시점(t0)에서, 제1 게이트 라인(GL1)을 활성화하고, 제1 시점(t1)에서, 제2 게이트 라인(GL2)을 활성화하고, 제2 시점(t2)에서, 제3 게이트 라인(GL3)을 활성화하고, 제3 시점(t3)에서, 제4 게이트 라인(GL4)을 활성화할 수 있다. First, referring to FIGS. 1, 3, and 4A , the gate driver 120 may sequentially activate the first to fourth gate lines GL1 to GL4 . For example, as shown in the first section of FIG. 4A , the gate driver 120 activates the first gate line GL1 at a zeroth time point t0, and at a first time point t1, a second The second gate line GL2 may be activated, the third gate line GL3 may be activated at a second time point t2 , and the fourth gate line GL4 may be activated at a third time point t3 .

제1 내지 제4 게이트 라인들(GL1~GL4) 각각의 활성 구간에서, 제1 스위치 회로(131)는 제1 및 제2 스위치 신호들(SW1, SW2)에 응답하여 동작할 수 있다. 이 때, 제1 및 제2 스위치 신호들(SW1, SW2)은 제1 내지 제4 게이트 라인들(GL1~GL4) 각각의 활성 구간에서, 서로 교번하여 (또는 순차적으로) 제공될 수 있다.In the active period of each of the first to fourth gate lines GL1 to GL4 , the first switch circuit 131 may operate in response to the first and second switch signals SW1 and SW2 . In this case, the first and second switch signals SW1 and SW2 may be provided alternately (or sequentially) in an active period of each of the first to fourth gate lines GL1 to GL4 .

예를 들어, 제1 게이트 라인(GL1)의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다. 제2 게이트 라인(GL2)의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다. 마찬가지로, 제3 및 제4 게이트 라인들(GL3, GL4) 각각의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다.For example, in the active period of the first gate line GL1 , the first switch signal SW1 may be activated, and then the second switch signal SW2 may be activated. In the active period of the second gate line GL2 , the first switch signal SW1 may be activated, and thereafter, the second switch signal SW2 may be activated. Similarly, in each of the active periods of the third and fourth gate lines GL3 and GL4 , the first switch signal SW1 may be activated, and then the second switch signal SW2 may be activated.

상술된 바와 같이, 제1 내지 제4 게이트 라인들(GL1~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)이 활성화되는 경우, 픽셀들은 RD11 → GR12 → BL21 → GR22 → RD31 → GR32 → BL41 → GR42의 순서로 활성화될 것이다.As described above, when the first to fourth gate lines GL1 to GL4 and the first and second switch signals SW1 and SW2 are activated, pixels RD11 → GR12 → BL21 → GR22 → RD31 → GR32 → BL41 → GR42 will be activated.

도 4a의 제3 섹션에서, 레드(Red) 색상의 영상 정보가 표시되는 경우를 참조하여, 제1 소스 구동부(SD1)의 동작을 설명하기로 한다. 앞서 설명된 바와 같이, 레드(Red) 색상의 영상 정보를 표시하기 위하여, 제1 소스 구동부(SD1)는 RD 픽셀만 발광되고, 나머지 GR 픽셀 및 BL 픽셀은 발광되지 않도록 데이터 신호를 제공할 것이다.In the third section of FIG. 4A , an operation of the first source driver SD1 will be described with reference to a case in which image information of a red color is displayed. As described above, in order to display image information of a red color, the first source driver SD1 may provide a data signal so that only the RD pixel is emitted and the remaining GR and BL pixels do not emit light.

예를 들어, 제0 시점(t0)에서, 제1 및 제2 라인 캡들(CB1, CB2)은 모두 하이 레벨 상태인 것으로 가정한다. RD11 픽셀의 활성 구간에서, 제1 데이터 라인(DL1) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 RD11 픽셀이 발광하도록, 로우 레벨(L)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1) 및 제1 라인 캡(CB1)은 로우 레벨이 방전될 것이다.For example, it is assumed that all of the first and second line caps C B1 and C B2 are in a high level state at a time 0 t0 . In the active period of the RD11 pixel, the first data line DL1 and the first terminal TM1 are connected, and the first source driver SD1 provides a low-level (L) data signal so that the RD11 pixel emits light. will be. At this time, the driving cap C A1 and the first line cap C B1 may be discharged to a low level.

이후에, GR12 픽셀의 활성 구간에서, 제2 데이터 라인(DL2) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 GR12 픽셀이 발광하지 않도록 하이 레벨(H)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1)은 RD11 픽셀의 활성 구간에서 로우 레벨(L)로 방전된 상태이고, 제2 라인 캡(CB2)은 하이 레벨이다. 즉, 제1 소스 구동부(SD1)는 구동 캡(CA1)을 하이 레벨(H)로 충전하기 위한 전력을 소모할 것이다. 이 때 소모되는 전력은 구동 캡(CA1)의 용량으로 표현될 수 있다. Thereafter, in the active period of the GR12 pixel, the second data line DL2 and the first terminal TM1 are connected, and the first source driver SD1 generates a high level (H) data signal so that the GR12 pixel does not emit light. will provide At this time, the driving cap C A1 is discharged to the low level L in the active period of the RD11 pixel, and the second line cap C B2 is at the high level. That is, the first source driver SD1 will consume power for charging the driving cap C A1 to the high level H. At this time, the power consumed may be expressed as the capacity of the driving cap C A1 .

이후에, BL21 픽셀의 활성 구간에서, 제1 데이터 라인(DL1) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 BL21 픽셀이 발광하지 않도록 하이 레벨(H)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1)은 GR12 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이고, 제1 라인 캡(CB1)은 RD11 픽셀의 활성 구간에서 로우 레벨(L)로 방전된 상태이다. 즉, 제1 소스 구동부(SD1)는 제1 라인 캡(CB1)을 하이 레벨(H)로 충전하기 위한 전력을 소모할 것이다. Thereafter, in the active period of the BL21 pixel, the first data line DL1 and the first terminal TM1 are connected, and the first source driver SD1 generates a high level (H) data signal so that the BL21 pixel does not emit light. will provide At this time, the driving cap C A1 is charged to a high level (H) in the active period of the GR12 pixel, and the first line cap C B1 is discharged to a low level (L) in the active period of the RD11 pixel. is the state That is, the first source driver SD1 will consume power for charging the first line cap C B1 to the high level H.

이후에, GR22 픽셀의 활성 구간에서, 제2 데이터 라인(DL2) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 GR22 픽셀이 발광하지 않도록 하이 레벨(H)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1)은 BL21 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이고, 제2 라인 캡(CB2)은 GR12 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이다. 즉, 제1 소스 구동부(SD1)는 구동 캡(CA1) 및 제2 라인 캡(CB2)을 충전하기 위한 전력을 소모하지 않는다.Thereafter, in the active period of the GR22 pixel, the second data line DL2 and the first terminal TM1 are connected, and the first source driver SD1 generates a high level (H) data signal so that the GR22 pixel does not emit light. will provide At this time, the driving cap C A1 is charged to the high level (H) in the active period of the BL21 pixel, and the second line cap C B2 is charged to the high level (H) in the active period of the GR12 pixel. is the state That is, the first source driver SD1 does not consume power for charging the driving cap C A1 and the second line cap C B2 .

이후에, RD31 픽셀의 활성 구간에서, 제1 데이터 라인(DL1) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 RD31 픽셀이 발광하도록 로우 레벨(L(의 데이터 신호를 제공할 것이다. 이 때, 제1 소스 구동부(SD1)는 구동 캡(CA1) 및 제1 라인 캡(CB1)을 로우 레벨로 방전시킬 것이다. Thereafter, in the active period of the RD31 pixel, the first data line DL1 and the first terminal TM1 are connected, and the first source driver SD1 applies a low level (L) data signal so that the RD31 pixel emits light. In this case, the first source driver SD1 may discharge the driving cap C A1 and the first line cap C B1 to a low level.

이후에, GR32 픽셀의 활성 구간에서, 제2 데이터 라인(DL2) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 GR32 픽셀이 발광하지 않도록 하이 레벨(H)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1)은 RD31 픽셀의 활성 구간에서 로우 레벨(L)로 방전된 상태이고, 제2 라인 캡(CB2)은 GR22 픽셀의 활성 구간에서, 하이 레벨(H)로 충전된 상태이다. 즉, 제1 소스 구동부(SD1)는 구동 캡(CA1)을 하이 레벨(H)로 충전하기 위한 전력을 소모할 것이다.Thereafter, in the active period of the GR32 pixel, the second data line DL2 and the first terminal TM1 are connected, and the first source driver SD1 generates a high level (H) data signal so that the GR32 pixel does not emit light. will provide At this time, the driving cap C A1 is discharged to a low level (L) in the active period of the RD31 pixel, and the second line cap C B2 is charged to a high level (H) in the active period of the GR22 pixel. is in a state of being That is, the first source driver SD1 will consume power for charging the driving cap C A1 to the high level H.

이후에, BL41 픽셀 및 GR42 픽셀의 활성 구간들에서, 제1 소스 구동부(SD1)는 BL41 픽셀 및 GR42 픽셀이 발광하지 않도록, 하이 레벨의 데이터 신호를 제공하며, 제1 라인 캡(CB1)을 하이 레벨(H)로 충전하기 위한 전력을 소모한다. BL41 픽셀 및 GR42 픽셀들의 활성 구간들은 BL21 픽셀 및 GR22 픽셀의 활성 구간들과 유사하므로 이에 대한 설명은 생략된다.Thereafter, in the active periods of the BL41 pixel and the GR42 pixel, the first source driver SD1 provides a high-level data signal so that the BL41 pixel and the GR42 pixel do not emit light, and closes the first line cap C B1 . It consumes power for charging to a high level (H). Since active periods of the BL41 pixel and the GR42 pixels are similar to the active periods of the BL21 pixel and the GR22 pixel, a description thereof will be omitted.

상술된 바와 같이, 레드(Red) 색상의 영상 정보를 표시하기 위하여, 제1 내지 제4 게이트 라인들(GL1~GL4)이 활성화되는 동안, 제1 소스 구동부(SD1)는 2CA1+2CB1의 전력을 소모하는 것으로 표현될 수 있다. 도면의 명확성을 위하여, 전력이 소모되는 구간(즉, 캡의 충전 구간)은 굵은 실선으로 도 4a에서 표현된다. As described above, in order to display image information of a red color, while the first to fourth gate lines GL1 to GL4 are activated, the first source driver SD1 operates at a rate of 2C A1 +2C B1 . It can be expressed in terms of power consumption. For clarity of the drawing, a section in which power is consumed (ie, a charging section of the cap) is represented in FIG. 4A by a thick solid line.

마찬가지로, 그린(Green), 블루(Blue), 마젠타(Magenta), 시안(Cyan), 및 옐로우(Yellow) 색상들 각각의 영상 정보를 표시하는 경우, 도 4a에 도시된 바와 같이, 직전에 활성화된 픽셀에 대한 데이터 신호(또는 픽셀 컬러)에 따라 구동 캡(CA1)을 충전하는데 전력이 소모될 수 있고, 동일한 데이터 라인과 연결된 픽셀들 중 마지막 활성화된 픽셀에 대한 데이터 신호(또는 픽셀 컬러)에 따라 제1 및 제2 라인 캡들(CB1, CB2)을 충전하는데 전력이 소모될 수 있다. 표 1은 도 4a에 도시된 각 표시 색상에 따른 소모 전력을 보여주는 표이다.Similarly, when displaying image information of each of green, blue, magenta, cyan, and yellow colors, as shown in FIG. 4A , as shown in FIG. 4A , the Power may be consumed to charge the driving cap C A1 according to the data signal (or pixel color) for the pixel, and to the data signal (or pixel color) for the last activated pixel among the pixels connected to the same data line. Accordingly, power may be consumed to charge the first and second line caps C B1 and C B2 . Table 1 is a table showing power consumption according to each display color shown in FIG. 4A .

표시 색상display color 레드Red 그린green 블루blue 마젠타magenta 시안draft 옐로우yellow 표시 픽셀
RD/GR/BL/GRdisplay pixel
RD/GR/BL/GR L/H/H/HL/H/H/H H/L/H/LH/L/H/L H/H/L/HH/H/L/H L/H/L/HL/H/L/H H/L/L/LH/L/L/L L/L/H/LL/L/H/L 소모 전력power consumption 2CA1+2CB1 2C A1 +2C B1 4CA1 4C A1 2CA1+2CB1 2C A1 +2C B1 4CA1 4C A1 2CA1+2CB1 2C A1 +2C B1 2CA1+2CB1 2C A1 +2C B1

표 1을 참조하면, 표시 색상은 복수의 픽셀들에 의해 표시되는 영상 정보의 색상을 가리키고, 표시 픽셀은 표시 색상에 따라 발광하는 픽셀의 픽셀 컬러를 가리킨다. 이때, 로우 레벨(L)로 표현되는 픽셀은 발광하고, 하이 레벨(H)로 표시되는 픽셀은 발광하지 않는다. 소모 전력은 표시 색상에 따라 소모되는 전력을 가리킨다. Referring to Table 1, a display color indicates a color of image information displayed by a plurality of pixels, and a display pixel indicates a pixel color of a pixel that emits light according to the display color. In this case, the pixel represented by the low level (L) emits light, and the pixel represented by the high level (H) does not emit light. Power consumption refers to power consumed according to a display color.

4개의 게이트 라인들(GL1~GL4)에 활성화되는 동안, 2개의 데이터 라인들(DL1, DL2)을 구동할 때, 소모되는 전력은 표 1과 같을 수 있다. 도 4a에 도시되고 표 1에 기재된 바와 같이, 구동 캡(CA1)은 직전에 활성화된 픽셀에 대한 데이터 신호의 레벨(또는 픽셀 컬러)에 따라 충전 또는 방전되고, 제1 및 제2 라인 캡들(CB1, CB2)은 동일한 데이터 라인과 연결된 픽셀들 중 최근에 활성화된 픽셀(또는 마지막 픽셀)에 대한 데이터 신호(또는 픽셀 컬러)에 따라 충전 또는 방전될 수 있다.Power consumed when the two data lines DL1 and DL2 are driven while the four gate lines GL1 to GL4 are activated may be shown in Table 1 . As shown in FIG. 4A and listed in Table 1, the driving cap C A1 is charged or discharged according to the level (or pixel color) of the data signal for the immediately activated pixel, and the first and second line caps ( C B1 , C B2 may be charged or discharged according to a data signal (or pixel color) for a recently activated pixel (or a last pixel) among pixels connected to the same data line.

예시적으로 도 4b의 실시 예는 도 4a의 실시 예와 달리, 활성화되는 게이트 라인들이 변경되는 구간이 생략된 실시 예를 보여준다. 예를 들어, 도 4a의 실시 예에서는, 제1 게이트 라인(GL1)이 비활성화되고, 소정의 시간이 경과한 이후에, 제2 게이트 라인(GL2)이 활성화될 수 있다.Exemplarily, the embodiment of FIG. 4B shows an embodiment in which a section in which activated gate lines are changed is omitted, unlike the embodiment of FIG. 4A . For example, in the embodiment of FIG. 4A , the first gate line GL1 may be deactivated, and after a predetermined time elapses, the second gate line GL2 may be activated.

그러나 도 4b의 실시 예에 따르면, 제1 게이트 라인(GL1)이 비활성화된 직후에, 제2 게이트 라인(GL2)이 활성화될 수 있다. 즉, 도 4b의 실시 예에 따르면, GL1 → GL2 → GL3 → GL4의 순서로 게이트 라인들이 연속하여(또는 중간 시간 없이) 활성화될 수 있다. 예시적으로, 제1 및 제2 스위치 신호들(SW1, SW2)은 게이트 라인들 각각의 활성화 구간에서 도 4a를 참조하여 설명된 바와 유사하게 동작할 수 있다. 도 4b의 실시 예에서, 상술된 점을 제외하고, 나머지 동작 방식은 도 4a와 동일하므로 이에 대한 상세한 설명은 생략된다. However, according to the embodiment of FIG. 4B , immediately after the first gate line GL1 is deactivated, the second gate line GL2 may be activated. That is, according to the embodiment of FIG. 4B , the gate lines may be continuously activated (or without an intermediate time) in the order of GL1→GL2→GL3→GL4. For example, the first and second switch signals SW1 and SW2 may operate similarly to those described with reference to FIG. 4A in the activation period of each of the gate lines. In the embodiment of FIG. 4B , except for the points described above, the remaining operation method is the same as that of FIG. 4A , and thus a detailed description thereof will be omitted.

다음으로, 도 1, 도 3, 및 도 5a를 참조하면, 게이트 드라이버(120)는 제1 내지 제4 게이트 라인들(GL1~GL4)을 비순차적으로 활성화시킬 수 있다. 예시적으로, 제1 내지 제4 게이트 라인들(GL1~GL4)이 비순차적으로 활성화되는 것은 물리적으로 정렬된 순서(예를 들어, 상위 게이트 라인에서 하위 게이트 라인의 순서)와 다르게 활성화되는 것을 의미한다. 예를 들어, 도 4a를 참조하여 설명된 실시 예에서는, GL1 → GL2 → GL3 → GL4의 순서로 게이트 라인들이 순차적으로 (즉, 물리적으로 정렬된 순서로) 활성화되었으나, 도 5a의 실시 예에서는 GL1 → GL2 → GL4 → GL3의 순서로 게이트 라인들이 비순차적으로 (즉, 물리적으로 정렬된 순서와 다르게) 활성화될 수 있다.Next, referring to FIGS. 1, 3, and 5A , the gate driver 120 may non-sequentially activate the first to fourth gate lines GL1 to GL4 . For example, non-sequential activation of the first to fourth gate lines GL1 to GL4 means that they are activated differently from a physically aligned order (eg, an order of an upper gate line to a lower gate line). do. For example, in the embodiment described with reference to FIG. 4A , the gate lines are sequentially activated (that is, in a physically aligned order) in the order of GL1 → GL2 → GL3 → GL4, but in the embodiment of FIG. 5A , GL1 In the order of → GL2 → GL4 → GL3, the gate lines can be activated out of sequence (ie different from the physically ordered order).

예시적으로, 도 5a의 실시 예에 따르면, 연속으로 활성화되는 게이트 라인들은 서로 물리적으로 인접하지 않을 수 있다. 예를 들어, 도 5a에 도시된 실시 예에 따르면, 제2 게이트 라인(GL2)이 활성화되고, 이후에 제4 게이트 라인(GL4)이 활성화될 수 있다. 이 때, 제2 및 제4 게이트 라인들(GL2, GL4)은 서로 연속하여 활성화되나, 서로 물리적으로 인접하지 않은 게이트 라인들이다. For example, according to the embodiment of FIG. 5A , gate lines that are continuously activated may not be physically adjacent to each other. For example, according to the embodiment illustrated in FIG. 5A , the second gate line GL2 may be activated, and then the fourth gate line GL4 may be activated. In this case, the second and fourth gate lines GL2 and GL4 are sequentially activated, but are not physically adjacent to each other.

예시적으로, 도 5a의 실시 예에 따른 게이트 라인들(GL1~GL4)의 활성화 순서는 게이트 드라이버(120)의 구성을 변경하거나 또는 게이트 라인들(GL1~GL4)의 연결 순서를 변경함으로써 구현될 수 있다.For example, the activation order of the gate lines GL1 to GL4 according to the embodiment of FIG. 5A may be implemented by changing the configuration of the gate driver 120 or changing the connection order of the gate lines GL1 to GL4. can

제1 및 제2 스위치 신호들(SW1, SW2)은 도 4a를 참조하여 설명된 바와 유사하게, 제1 내지 제4 게이트 라인들(GL1~GL4) 각각의 활성 구간에서, 순차적으로 (즉, SW1 → SW2의 순서로) 활성화될 수 있다.The first and second switch signals SW1 and SW2 are sequentially (ie, SW1 ) in the active period of each of the first to fourth gate lines GL1 to GL4 , similar to that described with reference to FIG. 4A . → SW2)) can be activated.

도 5a에 도시된 바와 같이, 게이트 라인들(GL1~GL4) 및 스위치 신호들(SW1, SW2)이 구동되는 경우, RD11 → GR12 → BL21 → GR22 → BL41 → GR42 → RD31 → GR32의 순서로 픽셀들이 활성화될 수 있다. As shown in FIG. 5A , when the gate lines GL1 to GL4 and the switch signals SW1 and SW2 are driven, pixels are displayed in the order of RD11 → GR12 → BL21 → GR22 → BL41 → GR42 → RD31 → GR32. can be activated.

앞서 설명된 바와 유사하게, 도 5a의 제3 섹션에서, 레드(Red) 색상의 영상 정보가 표시되는 경우를 참조하여, 제1 소스 구동부(SD1)의 동작을 설명하기로 한다. Similarly as described above, in the third section of FIG. 5A , the operation of the first source driver SD1 will be described with reference to a case in which image information of a red color is displayed.

레드(Red) 색상의 영상 정보가 표시되는 경우, RD 픽셀만 발광하고, 다른 픽셀들(GR 픽셀, BL 픽셀)은 발광하지 않도록 각 픽셀로 데이터 신호가 제공될 것이다. RD11 픽셀, GR12 픽셀, BL21 픽셀, 및 GR22 픽셀들의 활성 구간들에서, 제1 소스 구동부(SD1)는 RD11 픽셀만 발광하도록 데이터 신호를 제공할 수 있다. 이 때, 제1 소스 구동부(SD1)는 구동 캡(CA1) 및 제1 라인 캡(CB1)을 충전하기 위한 전력을 소모할 것이다. 도 5a의 RD11 픽셀, GR12 픽셀, BL21 픽셀, 및 GR22 픽셀들의 활성 구간들의 동작은 도 4a의 RD11 픽셀, GR12 픽셀, BL21 픽셀, 및 GR22 픽셀들의 활성 구간들의 동작과 동일함으로, 이에 대한 상세한 설명은 생략된다.When image information of a red color is displayed, a data signal is provided to each pixel so that only the RD pixel emits light and other pixels (GR pixel, BL pixel) do not emit light. In the active periods of the RD11 pixel, the GR12 pixel, the BL21 pixel, and the GR22 pixel, the first source driver SD1 may provide a data signal so that only the RD11 pixel emits light. At this time, the first source driver SD1 will consume power for charging the driving cap C A1 and the first line cap C B1 . The operation of the active periods of the RD11 pixel, GR12 pixel, BL21 pixel, and GR22 pixel of FIG. 5A is the same as that of the active period of the RD11 pixel, GR12 pixel, BL21 pixel, and GR22 pixel of FIG. 4A. is omitted.

도 5a에 도시된 바와 같이, 게이트 라인들의 활성 순서가 변경됨(즉, GL1 → GL2 → GL4 → GL3의 순서로 활성화됨)에 따라, GR22 픽셀의 활성 구간 이후에, BL41 픽셀이 활성화될 수 있다. BL41의 활성 구간에서, 제1 소스 구동부(SD1)는 BL41 픽셀이 발광하지 않도록 하이 레벨(H)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1)은 GR22 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이고, 제1 라인 캡(CB1)은 BL21 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이다. 즉, 제1 소스 구동부(SD1)가 BL41 픽셀로 하이 레벨(H)의 데이터 신호를 제공하기 위하여, 구동 캡(CA1) 및 제1 라인 캡(CB1)에 대한 충전이 요구되지 않는다.As shown in FIG. 5A , as the activation order of the gate lines is changed (that is, activated in the order of GL1 → GL2 → GL4 → GL3), after the active period of the GR22 pixel, the BL41 pixel may be activated. In the active period of BL41, the first source driver SD1 may provide a high level (H) data signal so that the BL41 pixel does not emit light. At this time, the driving cap C A1 is charged to the high level (H) in the active period of the GR22 pixel, and the first line cap C B1 is charged to the high level (H) in the active period of the BL21 pixel. is the state That is, in order for the first source driver SD1 to provide the high level (H) data signal to the BL41 pixel, charging of the driving cap C A1 and the first line cap C B1 is not required.

마찬가지로, GR42 픽셀의 활성 구간에서, 제1 소스 구동부(SD1)는 GR42 픽셀이 발광하지 않도록 로우 레벨(H)의 데이터 신호를 제공할 것이다. 이 때, 구동 캡(CA1)은 BL41 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이고, 제2 라인 캡(CB2)은 GR22 픽셀의 활성 구간에서 하이 레벨(H)로 충전된 상태이므로, 별도의 충전이 요구되지 않는다.Similarly, in the active period of the GR42 pixel, the first source driver SD1 may provide a low level (H) data signal so that the GR42 pixel does not emit light. At this time, the driving cap C A1 is charged to the high level (H) in the active period of the BL41 pixel, and the second line cap C B2 is charged to the high level (H) in the active period of the GR22 pixel. Because it is in a state, a separate charging is not required.

이후에, RD31 픽셀 및 GR32 픽셀의 활성 구간들에서, 소스 구동부(SD1)는 구동 캡(CA)을 하이 레벨(H)로 충전하는데 전력을 소모한다. RD31 픽셀 및 GR32 픽셀의 활성 구간들은 RD11 픽셀 및 GR12 픽셀의 활성 구간들과 유사하므로 이에 대한 상세한 설명은 생략된다. Thereafter, in the active periods of the RD31 pixel and the GR32 pixel, the source driver SD1 consumes power to charge the driving cap CA to the high level H. Since the active periods of the RD31 pixel and the GR32 pixel are similar to the active periods of the RD11 pixel and the GR12 pixel, a detailed description thereof will be omitted.

도 5a에 도시된 실시 예에 따르면, 레드(Red) 색상의 영상 정보를 표시하기 위하여, 제1 내지 제4 게이트 라인들(GL1~GL4)이 활성화되는 동안, 제1 소스 구동부(SD1)는 2CA1+CB1의 전력을 소모하는 것으로 표현될 수 있다. 도면의 명확성을 위하여, 전력이 소모되는 구간(즉, 캡의 충전 구간)은 굵은 실선으로 도 5a에서 표현된다. According to the embodiment illustrated in FIG. 5A , in order to display image information of a red color, while the first to fourth gate lines GL1 to GL4 are activated, the first source driver SD1 operates at 2C It can be expressed as consuming the power of A1 +C B1 . For clarity of the drawing, a section in which power is consumed (ie, a charging section of the cap) is represented in FIG. 5A by a thick solid line.

다른 색상들, 예를 들어, 그린(Green), 블루(Blue), 마젠타(Magenta), 시안(Cyan), 및 옐로우(Yellow) 색상들을 표시하는데 소모되는 전력 또한 도 5a에서 굵은 실선으로 표시된다. 도 5a에 굵은 실선으로 표시된 소모 전력은, 직전에 활성화된 픽셀에 대한 데이터 신호(또는 픽셀 컬러)에 따라 구동 캡(CA1)을 충전하는데 소모되는 전력이거나 또는 동일한 데이터 라인과 연결된 픽셀들 중 마지막 활성화된 픽셀에 대한 데이터 신호(또는 픽셀 컬러)에 따라 제1 및 제2 라인 캡들(CB1, CB2)을 충전하는데 소모되는 전력일 수 있다. 도 5a의 실시 예에 따른 각 색상을 표시하는데 소모되는 전력은 표 2와 같을 수 있다. Power consumed to display other colors, for example, Green, Blue, Magenta, Cyan, and Yellow colors is also indicated by a thick solid line in FIG. 5A . The power consumption indicated by the thick solid line in FIG. 5A is the power consumed to charge the driving cap C A1 according to the data signal (or pixel color) for the immediately activated pixel or the last of the pixels connected to the same data line It may be power consumed to charge the first and second line caps C B1 and C B2 according to the data signal (or pixel color) for the activated pixel. Power consumed to display each color according to the embodiment of FIG. 5A may be as shown in Table 2.

표시 색상display color 레드Red 그린green 블루blue 마젠타magenta 시안draft 옐로우yellow 표시 픽셀
RD/GR/BL/GRdisplay pixel
RD/GR/BL/GR L/H/H/HL/H/H/H H/L/H/LH/L/H/L H/H/L/HH/H/L/H L/H/L/HL/H/L/H H/L/L/LH/L/L/L L/L/H/LL/L/H/L 소모 전력power consumption 2CA1+CB1 2C A1 +C B1 4CA1 4C A1 2CA1+CB1 2C A1 +C B1 4CA1 4C A1 2CA1+CB1 2C A1 +C B1 2CA1+CB1 2C A1 +C B1

표 2에 대한 설명 및 참조 기호는 표 1을 참조하여 설명되었으므로, 이에 대한 설명은 생략된다. 표 1 및 표 2를 참조하면, 게이트 라인들을 비순차적으로 활성화시킴으로써, 동일한 데이터 라인(예를 들어, 제1 데이터 라인(DL1))과 연결된 픽셀들 중 동일한 픽셀 컬러를 갖는 픽셀들이 서로 인접하여 활성화될 수 있다. 이에 따라, 라인 캡(예를 들어 제1 라인 캡(CB1))을 충전하는데 소모되는 전력이 감소될 수 있다.Since the description and reference symbols for Table 2 have been described with reference to Table 1, a description thereof will be omitted. Referring to Tables 1 and 2, by non-sequentially activating gate lines, pixels having the same pixel color among pixels connected to the same data line (eg, the first data line DL1) are activated adjacent to each other. can be Accordingly, power consumed to charge the line cap (eg, the first line cap C B1 ) may be reduced.

예를 들어, 도 5a의 실시 예에서 제1 데이터 라인(DL1)과 연결된 픽셀들만 고려하면, 픽셀들은 RD11 → BL21 → BL41 → RD31의 순서로 활성화된다. 이 때, BL 픽셀이 발광하는 색상(즉, 블루(Blue))을 표시할 경우, 제1 라인 캡(CB1)을 충전하는데 소모되는 전력이 도 4a의 실시 예와 비교하여 감소될 수 있다. 즉, 동일한 데이터 라인과 연결된 픽셀들 중 동일한 픽셀 컬러를 갖는 픽셀들이 서로 연속하여 또는 인접하여 활성화되도록 게이트 라인들을 비순차적으로 활성화시킴으로써, 소모 전력(즉, 라인 캡(CB1)을 충전하는데 소모되는 전력)을 감소시킬 수 있다. For example, considering only the pixels connected to the first data line DL1 in the embodiment of FIG. 5A , the pixels are activated in the order of RD11 → BL21 → BL41 → RD31. In this case, when the BL pixel displays a light-emitting color (ie, blue), power consumed to charge the first line cap C B1 may be reduced compared to the embodiment of FIG. 4A . That is, by activating the gate lines non-sequentially so that pixels having the same pixel color among pixels connected to the same data line are activated sequentially or adjacent to each other, power consumption (ie, line cap C B1 ) is consumed to charge. power) can be reduced.

예시적으로 도 5b의 실시 예는 도 5a의 실시 예와 달리, 활성화되는 게이트 라인들이 변경되는 구간이 생략된 실시 예를 보여준다. 예를 들어, 도 5a의 실시 예에서는, 제1 게이트 라인(GL1)이 비활성화되고, 소정의 시간이 경과한 이후에, 제2 게이트 라인(GL2)이 활성화될 수 있다.Exemplarily, the embodiment of FIG. 5B shows an embodiment in which a section in which activated gate lines are changed is omitted, unlike the embodiment of FIG. 5A . For example, in the embodiment of FIG. 5A , the first gate line GL1 may be deactivated, and after a predetermined time elapses, the second gate line GL2 may be activated.

그러나 도 5b의 실시 예에 따르면, 제1 게이트 라인(GL1)이 비활성화된 직후에, 제2 게이트 라인(GL2)이 활성화될 수 있다. 즉, 도 5b의 실시 예에 따르면, GL1 → GL2 → GL4 → GL3의 순서로 게이트 라인들이 연속하여(또는 중간 시간, 지연 시간 없이) 활성화될 수 있다. 예시적으로, 제1 및 제2 스위치 신호들(SW1, SW2)은 게이트 라인들 각각의 활성화 구간에서 도 5a를 참조하여 설명된 바와 유사하게 동작할 수 있다. 도 5b의 실시 예에서, 상술된 점을 제외하고, 나머지 동작 방식은 도 5a와 동일하므로 이에 대한 상세한 설명은 생략된다. However, according to the embodiment of FIG. 5B , immediately after the first gate line GL1 is deactivated, the second gate line GL2 may be activated. That is, according to the embodiment of FIG. 5B , the gate lines may be continuously activated (or without an intermediate time or delay time) in the order of GL1→GL2→GL4→GL3. For example, the first and second switch signals SW1 and SW2 may operate similarly to those described with reference to FIG. 5A in the activation period of each of the gate lines. In the embodiment of FIG. 5B , except for the points described above, the remaining operation method is the same as that of FIG. 5A , and thus a detailed description thereof will be omitted.

다음으로, 도 1, 도 3, 및 도 6a을 참조하면, 도 6a의 제1 섹션에 도시된 바와 같이, 게이트 드라이버(120)는 제1 내지 제4 게이트 라인들(GL1~GL4)을 순차적으로 활성화할 수 있다. 제1 내지 제4 게이트 라인들(GL1~GL4)이 순차적으로 활성화되는 동안, 도 6a의 제2 섹션에 도시된 바와 같이, 제1 및 제2 스위치 신호들(SW1, SW2)이 비순차적으로 활성화될 수 있다.Next, referring to FIGS. 1, 3, and 6A , as shown in the first section of FIG. 6A , the gate driver 120 sequentially connects the first to fourth gate lines GL1 to GL4. can be activated. While the first to fourth gate lines GL1 to GL4 are sequentially activated, as shown in the second section of FIG. 6A , the first and second switch signals SW1 and SW2 are non-sequentially activated can be

예시적으로, 스위치 신호들(SW1, SW2)이 비순차적으로 활성화되는 것은 순환 순서(cyclic order)가 아닌 임의의 순서로 활성화되는 것을 의미한다. 예를 들어, 도 4a에 도시된 제1 및 제2 스위치 신호들(SW1, SW2)의 활성화 순서는 순환 순서에 따른 것이다. For example, non-sequential activation of the switch signals SW1 and SW2 means that they are activated in an arbitrary order, not in a cyclic order. For example, the activation order of the first and second switch signals SW1 and SW2 shown in FIG. 4A is in accordance with a circulation order.

그러나, 도 6a에 도시된 실시 예에 따르면, 제1 게이트 라인(GL1)의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다. 제2 게이트 라인(GL2)의 활성 구간에서, 제2 스위치 신호(SW2)가 활성화되고, 이후에 제1 스위치 신호(SW1)가 활성화될 수 있다. 제3 게이트 라인(GL3)의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다. 제4 게이트 라인(GL4)의 활성 구간에서, 제2 스위치 신호(SW1)가 활성화되고, 이후에 제1 스위치 신호(SW1)가 활성화될 수 있다. 즉, 제1 내지 제4 게이트 라인들(GL1~GL4)이 순차적으로 활성화되는 동안, 제1 및 제2 스위치 신호들(SW1, SW2)은 [SW1 → SW2] → [SW2 → SW1] → [SW1 → SW2] → [SW2 → SW1]의 순서로(즉, 비순차적으로) 활성화될 수 있다.However, according to the embodiment illustrated in FIG. 6A , in the active period of the first gate line GL1 , the first switch signal SW1 may be activated, and then the second switch signal SW2 may be activated. In the active period of the second gate line GL2 , the second switch signal SW2 may be activated, and thereafter, the first switch signal SW1 may be activated. In the active period of the third gate line GL3 , the first switch signal SW1 may be activated, and then the second switch signal SW2 may be activated. In the active period of the fourth gate line GL4 , the second switch signal SW1 may be activated, and thereafter, the first switch signal SW1 may be activated. That is, while the first to fourth gate lines GL1 to GL4 are sequentially activated, the first and second switch signals SW1 and SW2 are [SW1 → SW2] → [SW2 → SW1] → [SW1 → SW2] → [SW2 → SW1] can be activated (ie non-sequentially).

이 경우, 픽셀들은 RD11 → GR12 → GR22 → BL21 → RD31 → GR32 → GR42 → BL41의 순서로 활성화될 것이다. 도 4a 및 도 5a를 참조하여 설명된 바와 유사하게, 제1 소스 구동부(SD1)는 다양한 색상을 표시하기 위하여 대응하는 픽셀로 대응하는 데이터 신호를 제공하도록 구성될 수 있다. 각 표시 색상에 대하여, 구동 캡(CA1) 및 제1 라인 캡(CB1)을 충전하는 구간은 도 6a의 제3 섹션에서 굵은 실선으로 표시된다. 표시 색상들 각각에 대하여, 소스 구동부(SD1)가 대응하는 데이터 신호를 제공하는 구성, 구동 캡(CA1) 및 제1 라인 캡(CB1)을 충전하는 구성 등은 도 4a 및 도 5a의 실시 예들과 픽셀들의 활성화되는 순서를 제외하고 유사하므로 이에 대한 상세한 설명은 생략된다. 도 6a의 실시 예에 따른 각 표시 색상을 표시하는데 소모되는 전력은 표 3과 같을 수 있다. In this case, the pixels will be activated in the following order: RD11 → GR12 → GR22 → BL21 → RD31 → GR32 → GR42 → BL41. Similar to that described with reference to FIGS. 4A and 5A , the first source driver SD1 may be configured to provide corresponding data signals to corresponding pixels to display various colors. For each display color, a section for filling the driving cap C A1 and the first line cap C B1 is indicated by a thick solid line in the third section of FIG. 6A . For each of the display colors, a configuration in which the source driver SD1 provides a corresponding data signal, a configuration in which the driving cap C A1 and the first line cap C B1 are charged, etc. are illustrated in FIGS. 4A and 5A . Since they are similar to the examples except for the order in which pixels are activated, a detailed description thereof will be omitted. The power consumed to display each display color according to the embodiment of FIG. 6A may be as shown in Table 3.

표시 색상display color 레드Red 그린green 블루blue 마젠타magenta 시안draft 옐로우yellow 표시 픽셀
RD/GR/BL/GRdisplay pixel
RD/GR/BL/GR L/H/H/HL/H/H/H H/L/H/LH/L/H/L H/H/L/HH/H/L/H L/H/L/HL/H/L/H H/L/L/LH/L/L/L L/L/H/LL/L/H/L 소모 전력power consumption 2CA1+2CB1 2C A1 +2C B1 2CA1 2C A1 2CA1+2CB1 2C A1 +2C B1 2CA1 2C A1 2CA1+2CB1 2C A1 +2C B1 2CA1+2CB1 2C A1 +2C B1

표 3에 대한 설명 및 참조 기호는 표 1을 참조하여 설명되었으므로, 이에 대한 설명은 생략된다.Since the description and reference symbols for Table 3 have been described with reference to Table 1, a description thereof will be omitted.

도 4a 및 도 5a의 실시 예들과 비교하여, 도 6a의 실시 예에서는, GR 픽셀들이 연속하여 활성화될 수 있다. 예를 들어, GR12 픽셀 및 GR22 픽셀은 서로 연속으로 활성화되고, GR32 픽셀 및 GR42 픽셀은 서로 연속하여 활성화된다. 이 경우, GR 픽셀이 발광하는 색상을 표시하는데 소모되는 전력(다시 말해서, 구동 캡(CA1)을 충전하는데 소모되는 전력)이 감소될 수 있다. Compared with the embodiments of FIGS. 4A and 5A , in the embodiment of FIG. 6A , GR pixels may be continuously activated. For example, the GR12 pixel and the GR22 pixel are activated sequentially with each other, and the GR32 pixel and the GR42 pixel are activated sequentially with each other. In this case, power consumed to display the color emitted by the GR pixel (that is, power consumed to charge the driving cap C A1 ) may be reduced.

즉, 표 3 및 도 6a을 참조하면, 동일한 픽셀 컬러를 갖는 픽셀들이 서로 연속하여 표시되도록, 스위치 신호들(SW1, SW2)이 비순차적으로 활성화될 수 있다. 이에 따라, 구동 캡(CA1)을 충전하는데 소모되는 전력이 감소될 수 있다.That is, referring to Table 3 and FIG. 6A , the switch signals SW1 and SW2 may be non-sequentially activated so that pixels having the same pixel color are sequentially displayed. Accordingly, power consumed to charge the driving cap C A1 may be reduced.

예시적으로 도 6b의 실시 예는 도 6a의 실시 예와 달리, 활성화되는 게이트 라인들이 변경되는 구간이 생략된 실시 예를 보여준다. 예를 들어, 도 6a의 실시 예에서는, 제1 게이트 라인(GL1)이 비활성화되고, 소정의 시간이 경과한 이후에, 제2 게이트 라인(GL2)이 활성화될 수 있다.Exemplarily, the embodiment of FIG. 6B shows an embodiment in which a section in which activated gate lines are changed is omitted, unlike the embodiment of FIG. 6A . For example, in the embodiment of FIG. 6A , the first gate line GL1 may be deactivated, and after a predetermined time elapses, the second gate line GL2 may be activated.

그러나 도 6b의 실시 예에 따르면, 제1 게이트 라인(GL1)이 비활성화된 직후에, 제2 게이트 라인(GL2)이 활성화될 수 있다. 즉, 도 6b의 실시 예에 따르면, GL1 → GL2 → GL3 → GL4의 순서로 게이트 라인들이 연속하여(또는 중간 시간 없이) 활성화될 수 있다. 예시적으로, 제1 및 제2 스위치 신호들(SW1, SW2)은 게이트 라인들 각각의 활성화 구간에서 도 6a를 참조하여 설명된 바와 유사하게 동작할 수 있다. 도 6b의 실시 예에서, 상술된 점을 제외하고, 나머지 동작 방식은 도 6a와 동일하므로 이에 대한 상세한 설명은 생략된다. However, according to the embodiment of FIG. 6B , immediately after the first gate line GL1 is deactivated, the second gate line GL2 may be activated. That is, according to the embodiment of FIG. 6B , the gate lines may be continuously activated (or without an intermediate time) in the order of GL1→GL2→GL3→GL4. For example, the first and second switch signals SW1 and SW2 may operate similarly to those described with reference to FIG. 6A in the activation period of each of the gate lines. In the embodiment of FIG. 6B , except for the above-mentioned points, the remaining operation method is the same as that of FIG. 6A , and thus a detailed description thereof will be omitted.

다음으로, 도 1, 도 3, 및 도 7a을 참조하면, 도 7a의 제1 섹션에 도시된 바와 같이, 게이트 드라이버(120)는 제1 내지 제4 게이트 라인들(GL1~GL4)을 비순차적으로 활성화할 수 있다. 예를 들어, 게이트 드라이버(120)는 도 5a를 참조하여 설명된 바와 유사하게, GL1 → GL2 → GL4 → GL3의 순서로 게이트 라인들을 비순차적으로 활성화시킬 수 있다.Next, referring to FIGS. 1, 3, and 7A , as shown in the first section of FIG. 7A , the gate driver 120 non-sequentially connects the first to fourth gate lines GL1 to GL4. can be activated with For example, the gate driver 120 may non-sequentially activate the gate lines in the order of GL1 -> GL2 -> GL4 -> GL3, similar to that described with reference to FIG. 5A .

도 7a의 제2 섹션에 도시된 바와 같이, 제1 내지 제4 게이트 라인들(GL1~GL4)이 비순차적으로 활성화되는 동안, 제1 및 제2 스위치 신호들(SW1, SW2)은 비순차적으로 활성화될 수 있다. 예를 들어, 제1 게이트 라인(GL1)의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다. 제2 게이트 라인(GL2)의 활성 구간에서, 제2 스위치 신호(SW2)가 활성화되고, 이후에 제1 스위치 신호(SW1)가 활성화될 수 있다. 제4 게이트 라인(GL4)의 활성 구간에서, 제1 스위치 신호(SW1)가 활성화되고, 이후에 제2 스위치 신호(SW2)가 활성화될 수 있다. 제3 게이트 라인(GL3)의 활성 구간에서, 제2 스위치 신호(SW2)가 활성화되고, 이후에 제1 스위치 신호(SW1)가 활성화될 수 있다.As shown in the second section of FIG. 7A , while the first to fourth gate lines GL1 to GL4 are non-sequentially activated, the first and second switch signals SW1 and SW2 are non-sequentially activated. can be activated. For example, in the active period of the first gate line GL1 , the first switch signal SW1 may be activated, and then the second switch signal SW2 may be activated. In the active period of the second gate line GL2 , the second switch signal SW2 may be activated, and thereafter, the first switch signal SW1 may be activated. In the active period of the fourth gate line GL4 , the first switch signal SW1 may be activated, and then the second switch signal SW2 may be activated. In the active period of the third gate line GL3 , the second switch signal SW2 may be activated, and thereafter, the first switch signal SW1 may be activated.

즉, 제1 및 제2 스위치 신호들(SW1, SW2)은, 도 6a을 참조하여 설명된 바와 유사하게, [SW1 → SW2] → [SW2 → SW1] → [SW1 → SW2] → [SW2 → SW1]의 순서로 활성화될 수 있다. 이 때, 픽셀들은 RD11 → GR12 → GR22 → BL21 → BL41 → GR42 → GR32 → RD31의 순서로 활성화될 수 있다. That is, the first and second switch signals SW1 and SW2 are similar to those described with reference to FIG. 6A , [SW1 → SW2] → [SW2 → SW1] → [SW1 → SW2] → [SW2 → SW1 It can be activated in the order of ]. In this case, the pixels may be activated in the order of RD11 → GR12 → GR22 → BL21 → BL41 → GR42 → GR32 → RD31.

도 7a의 제3 섹션에 도시된 레드(Red) 색상의 영상 정보가 표시되는 경우를 참조하여, 제1 소스 구동부(SD1)의 동작을 설명하기로 한다. RD11 픽셀의 활성 구간에서, 제1 데이터 라인(DL1) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 RD11 픽셀을 발광시키기 위하여, 로우 레벨(L)의 데이터 신호를 제1 단자(TM1)로 제공한다. 이에 따라, 구동 캡(CA1) 및 제1 라인 캡(CB1)은 로우 레벨로 방전될 것이다.An operation of the first source driver SD1 will be described with reference to a case in which image information of a red color is displayed in the third section of FIG. 7A . In the active period of the RD11 pixel, the first data line DL1 and the first terminal TM1 are connected, and the first source driver SD1 generates a low-level (L) data signal to emit light in the RD11 pixel. 1 terminal (TM1) is provided. Accordingly, the driving cap C A1 and the first line cap C B1 may be discharged to a low level.

이후에, GR12 픽셀의 활성 구간에서, 제2 데이터 라인(DL2) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 GR12 픽셀을 발광시키지 않기 위하여, 하이 레벨(H)의 데이터 신호를 제1 단자(TM1)로 제공한다. 이때, 구동 캡(CA1)은 로우 레벨(L) 상태이므로, 제1 소스 구동부(SD1)는 구동 캡(CA1)을 하이 레벨(H)로 충전하기 위한 전력을 소모할 것이다.Thereafter, in the active period of the GR12 pixel, the second data line DL2 and the first terminal TM1 are connected, and the first source driver SD1 generates a high level of H in order not to emit the GR12 pixel. A data signal is provided to the first terminal TM1. At this time, since the driving cap C A1 is in the low level (L) state, the first source driving unit SD1 will consume power to charge the driving cap C A1 to the high level (H).

이후에, GR22 픽셀의 활성 구간에서, 제2 데이터 라인(DL2) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 GR22 픽셀을 발광시키지 않기 위하여, 하이 레벨(H)의 데이터 신호를 제1 단자(TM1)로 제공한다. 이 때, 구동 캡(CA1) 및 제2 라인 캡(CB2)은 이미 하이 레벨(H) 상태이므로, 별도의 충전 전력이 소모되지 않는다.Thereafter, in the active period of the GR22 pixel, the second data line DL2 and the first terminal TM1 are connected, and the first source driver SD1 operates at a high level (H) so as not to emit light in the GR22 pixel. A data signal is provided to the first terminal TM1. At this time, since the driving cap C A1 and the second line cap C B2 are already in the high level (H) state, separate charging power is not consumed.

이후에, BL21 픽셀의 활성 구간에서, 제1 데이터 라인(DL1) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 BL21 픽셀을 발광시키지 않기 위하여, 하이 레벨(H)의 데이터 신호를 제1 단자(TM1)로 제공한다. 이 때, 제1 라인 캡(CB1)은 RD11 픽셀의 활성 구간에서 로우 레벨로 방전되었으므로, 제1 라인 캡(CB1)을 하이 레벨로 충전하는데 전력이 소모된다.Thereafter, in the active period of the BL21 pixel, the first data line DL1 and the first terminal TM1 are connected, and the first source driver SD1 operates at a high level (H) in order not to emit the BL21 pixel. A data signal is provided to the first terminal TM1. At this time, since the first line cap C B1 is discharged to a low level during the active period of the RD11 pixel, power is consumed to charge the first line cap C B1 to a high level.

이후에, BL41 픽셀, GR42 픽셀, 및 GR32 픽셀의 활성 구간들에서, 제1 소스 구동부(SD1)는 BL41 픽셀, GR42 픽셀, 및 GR32 픽셀을 발광시키지 않기 위하여, 하이 레벨(H)의 데이터 신호를 제1 단자(TM1)로 제공한다. 이 때, 구동 캡(CA1), 및 제1 및 제2 라인 캡들(CB1, CB2)은 이미 하이 레벨(H) 상태이므로, 별도의 충전 전력이 소모되지 않는다. Thereafter, in the active periods of the BL41 pixel, the GR42 pixel, and the GR32 pixel, the first source driver SD1 receives a high-level (H) data signal in order not to emit the BL41 pixel, the GR42 pixel, and the GR32 pixel. It is provided to the first terminal TM1. At this time, since the driving cap C A1 and the first and second line caps C B1 and C B2 are already in the high level (H) state, separate charging power is not consumed.

이후에, RD31 픽셀의 활성 구간에서, 제1 데이터 라인(DL1) 및 제1 단자(TM1)가 연결되고, 제1 소스 구동부(SD1)는 RD31 픽셀이 발광하도록 로우 레벨(L)의 데이터 신호를 제1 단자(TM1)로 제공한다. 이 때, 구동 캡(CA1) 및 제1 라인 캡(CB1)은 로우 레벨로 방전될 것이다.Thereafter, in the active period of the RD31 pixel, the first data line DL1 and the first terminal TM1 are connected, and the first source driver SD1 receives a low-level (L) data signal so that the RD31 pixel emits light. It is provided to the first terminal TM1. At this time, the driving cap C A1 and the first line cap C B1 may be discharged to a low level.

상술된 바와 같이, 도 7a에 도시된 실시 예에 따르면, 레드(Red) 색상의 영상 정보를 표시하는 경우, 제1 내지 제4 게이트 라인들(GL1~GL4)이 비순차적으로 활성화될 때, 구동 캡(CA1) 및 제1 및 제2 라인 캡들(CB1, CB2)을 충전하는데 소모되는 전력은 CA1+CB1으로 표현될 수 있다. 즉, 게이트 라인들 및 스위치 신호들을 비순차적으로 활성화시킴으로써, 소비 전력이 감소될 수 있다.As described above, according to the embodiment illustrated in FIG. 7A , when displaying image information of a red color, when the first to fourth gate lines GL1 to GL4 are non-sequentially activated, driving Power consumed to charge the cap C A1 and the first and second line caps C B1 and C B2 may be expressed as C A1 +C B1 . That is, by activating the gate lines and the switch signals out of sequence, power consumption can be reduced.

앞 서 설명된 바와 유사하게, 직전에 활성화된 픽셀의 픽셀 컬러(또는 대응하는 데이터 신호)에 따라 구동 캡(CA1)을 충전하는데 전력이 소모될 수 있고, 동일한 데이터 라인과 연결된 픽셀들 중 마지막 활성화된 픽셀의 픽셀 컬러(또는 대응하는 데이터 신호)에 따라 라인 캡들(CB1, CB2)을 충전하는데 전력이 소모될 수 있다. 도 7a의 실시 예에 따른 각 표시 색상을 표시하는데 소모되는 전력은 표 4와 같을 수 있다. Similar to as previously described, power may be consumed to charge the driving cap C A1 according to the pixel color (or corresponding data signal) of the immediately activated pixel, the last of the pixels connected to the same data line Power may be consumed to charge the line caps C B1 and C B2 according to the pixel color (or corresponding data signal) of the activated pixel. Power consumed to display each display color according to the embodiment of FIG. 7A may be as shown in Table 4.

표시 색상display color 레드Red 그린green 블루blue 마젠타magenta 시안draft 옐로우yellow 표시 픽셀
RD/GR/BL/GRdisplay pixel
RD/GR/BL/GR L/H/H/HL/H/H/H H/L/H/LH/L/H/L H/H/L/HH/H/L/H L/H/L/HL/H/L/H H/L/L/LH/L/L/L L/L/H/LL/L/H/L 소모 전력power consumption CA1+CB1 C A1 +C B1 2CA1 2C A1 CA1+CB1 C A1 +C B1 2CA1 2C A1 CA1+CB1 C A1 +C B1 CA1+CB1 C A1 +C B1

표 4에 대한 설명 및 참조 기호는 표 1을 참조하여 설명되었으므로, 이에 대한 설명은 생략된다.Since the description and reference symbols for Table 4 have been described with reference to Table 1, a description thereof will be omitted.

표 1 내지 표 4를 참조하면, 도 7a의 실시 예에 따르면, 도 4a 내지 도 6a를 참조하여 설명된 실시 예들과 비교하여, 각 색상의 영상 정보를 표시하는데 소모되는 전력이 감소된다. 즉, 게이트 라인들 및 스위치 신호들이 비순차적으로 제어됨으로써, 동일한 픽셀 컬러를 갖고, 동일한 데이터 라인과 연결된 픽셀들이 연속하여 활성화됨으로써 전력 소모가 감소될 수 있다. Referring to Tables 1 to 4, according to the embodiment of FIG. 7A , compared to the embodiments described with reference to FIGS. 4A to 6A , power consumed to display image information of each color is reduced. That is, since the gate lines and the switch signals are non-sequentially controlled, pixels having the same pixel color and connected to the same data line are continuously activated, thereby reducing power consumption.

예시적으로 도 7b의 실시 예는 도 7a의 실시 예와 달리, 활성화되는 게이트 라인들이 변경되는 구간이 생략된 실시 예를 보여준다. 예를 들어, 도 7a의 실시 예에서는, 제1 게이트 라인(GL1)이 비활성화되고, 소정의 시간이 경과한 이후에, 제2 게이트 라인(GL2)이 활성화될 수 있다.Exemplarily, the embodiment of FIG. 7B shows an embodiment in which a section in which activated gate lines are changed is omitted, unlike the embodiment of FIG. 7A . For example, in the embodiment of FIG. 7A , the first gate line GL1 may be deactivated, and after a predetermined time elapses, the second gate line GL2 may be activated.

그러나 도 7b의 실시 예에 따르면, 제1 게이트 라인(GL1)이 비활성화된 직후에, 제2 게이트 라인(GL2)이 활성화될 수 있다. 즉, 도 7b의 실시 예에 따르면, GL1 → GL2 → GL4 → GL3의 순서로 게이트 라인들이 연속하여(또는 중간 시간, 지연 시간 없이) 활성화될 수 있다. 예시적으로, 제1 및 제2 스위치 신호들(SW1, SW2)은 게이트 라인들 각각의 활성화 구간에서 도 7a를 참조하여 설명된 바와 유사하게 동작할 수 있다. 도 7b의 실시 예에서, 상술된 점을 제외하고, 나머지 동작 방식은 도 7a와 동일하므로 이에 대한 상세한 설명은 생략된다. However, according to the embodiment of FIG. 7B , immediately after the first gate line GL1 is deactivated, the second gate line GL2 may be activated. That is, according to the embodiment of FIG. 7B , the gate lines may be continuously activated in the order of GL1 → GL2 → GL4 → GL3 (or without an intermediate time or delay time). For example, the first and second switch signals SW1 and SW2 may operate similarly to those described with reference to FIG. 7A in the activation period of each of the gate lines. In the embodiment of FIG. 7B , except for the above-mentioned points, the rest of the operation method is the same as that of FIG. 7A , and thus a detailed description thereof will be omitted.

즉, 본 발명의 실시 예에 따르면, 표시 장치(100)는 마지막 픽셀과 동일한 픽셀 컬러를 갖는 픽셀(즉, 현재 픽셀)이 활성화되도록 게이트 라인들 및 스위치 신호들을 비순차적으로 제어할 수 있다. 이 때, 마지막 픽셀은 직전에 활성화된 게이트 라인과 연결된 픽셀들 중 마지막으로 활성화된 픽셀을 가리킨다. 현재 픽셀은 마지막 픽셀과 동일한 픽셀 컬러를 갖고, 동일한 데이터 라인에 연결된 픽셀을 가리킬 수 있다. 이와 같이 게이트 라인들 및 스위치 신호들이 비순차적으로 활성화됨으로써, 구동 캡(CA1) 및 라인 캡들(CB1, CB2)을 충전하는데 소모되는 전력이 감소될 수 있다.That is, according to an embodiment of the present invention, the display device 100 may non-sequentially control the gate lines and the switch signals so that a pixel having the same pixel color as the last pixel (ie, a current pixel) is activated. In this case, the last pixel indicates the last activated pixel among pixels connected to the last activated gate line. The current pixel has the same pixel color as the last pixel, and may refer to a pixel connected to the same data line. As such, as the gate lines and the switch signals are non-sequentially activated, power consumed to charge the driving cap C A1 and the line caps C B1 and C B2 may be reduced.

도 8a 및 도 8b는 도 3의 소스 구동부들의 동작을 보여주는 타이밍도이다. 도 8a 및 도 8b를 참조하여, 제1 및 제2 소스 구동부들(SD1, SD2)의 감마 전압 변경에 의한 전력 소모가 설명된다. 예시적으로, 도 8a 및 도 8b의 타이밍도의 가로축은 시간을 가리킨다. 도 8a 및 도 8b의 제1 섹션은 제1 내지 제4 게이트 라인들(GL1~GL4)의 전압 레벨 또는 게이트 신호를 가리키고, 제2 섹션은 제1 및 제2 스위치 신호들(SW1, SW2)의 전압 레벨을 보여주고, 제3 섹션은 제1 및 제2 소스 구동부들(SD1, SD2)에 의해 제공되는 데이터 신호와 대응되는 감마 전압의 타입(즉, 레드(RD), 그린(GR), 또는 블루(BL))을 가리킨다.8A and 8B are timing diagrams illustrating the operation of the source drivers of FIG. 3 . Power consumption by changing the gamma voltage of the first and second source drivers SD1 and SD2 will be described with reference to FIGS. 8A and 8B . Exemplarily, the horizontal axis of the timing diagrams of FIGS. 8A and 8B indicates time. A first section of FIGS. 8A and 8B indicates a voltage level or a gate signal of the first to fourth gate lines GL1 to GL4, and a second section of the first and second switch signals SW1 and SW2 The voltage level is displayed, and the third section indicates the type of gamma voltage corresponding to the data signal provided by the first and second source drivers SD1 and SD2 (ie, red (RD), green (GR), or blue (BL)).

예시적으로, 도 3의 제1 및 제2 소스 구동부들(SD1, SD2)은 감마 전압 생성기(미도시)로부터 감마 전압을 수신하고, 수신된 감마 전압을 사용하여 데이터 신호를 제공하도록 구성될 수 있다. 이 때, 감마 전압은 활성 픽셀의 픽셀 컬러에 따라 다를 수 있다. 이 때, 활성 픽셀의 픽셀 컬러에 따라 감마 전압이 변경되고, 이로 인하여, 소스 드라이버(140)에서 아날로그 전력이 소모될 수 있다. 즉, 활성 픽셀들의 픽셀 컬러가 자주 변경될수록, 감마 전압 변경에 의한 전력 소모가 증가할 수 있다.For example, the first and second source drivers SD1 and SD2 of FIG. 3 may be configured to receive a gamma voltage from a gamma voltage generator (not shown) and provide a data signal using the received gamma voltage. there is. In this case, the gamma voltage may be different according to the pixel color of the active pixel. In this case, the gamma voltage is changed according to the pixel color of the active pixel, and thus analog power may be consumed in the source driver 140 . That is, as the pixel color of the active pixels is frequently changed, power consumption due to the gamma voltage change may increase.

앞서 설명된 바와 유사하게, 도 8a는 게이트 라인들의 활성 구간 사이에 소정의 시간이 존재하는 실시 예를 보여주고, 도 8b는 게이트 라인들이 연속하여 활성화되는 실시 예를 보여준다. 이와 같은 구성은 앞서 설명되었으므로 이에 대한 상세한 설명은 생략된다. 이하에서는, 설명의 중복을 피하기 위하여 도 8a를 참조하여 본 발명의 실시 예가 설명된다. Similar to the above description, FIG. 8A shows an embodiment in which a predetermined time exists between the active periods of the gate lines, and FIG. 8B shows an embodiment in which the gate lines are continuously activated. Since such a configuration has been described above, a detailed description thereof will be omitted. Hereinafter, an embodiment of the present invention will be described with reference to FIG. 8A in order to avoid duplication of description.

도 1, 도 3 및 도 8a을 참조하면, 도 8a의 제1 섹션에 도시된 바와 같이, 게이트 드라이버(120)는 제1 내지 제4 게이트 라인들(GL1~GL4)을 비순차적으로 활성화시킬 수 있다. 도 8a의 제2 섹션에 도시된 바와 같이, 제1 및 제2 스위치 신호들(SW1, SW2)은 비순차적으로 활성화될 수 있다. 제1 내지 제4 게이트 라인들(GL1~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)의 활성화 순서는 도 7a 또는 도 7b의 실시 예와 동일하므로 이에 대한 상세한 설명은 생략된다.1, 3, and 8A , as shown in the first section of FIG. 8A , the gate driver 120 may non-sequentially activate the first to fourth gate lines GL1 to GL4. there is. As shown in the second section of FIG. 8A , the first and second switch signals SW1 and SW2 may be activated out of sequence. Since the activation order of the first to fourth gate lines GL1 to GL4 and the first and second switch signals SW1 and SW2 is the same as that of the embodiment of FIG. 7A or 7B , a detailed description thereof will be omitted.

도 8a의 제3 섹션에 도시된 바와 같이, 제1 및 제2 소스 구동부들(SD1, SD2)은 제1 내지 제4 게이트 라인들(GL1~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)의 활성화 순서에 따라, 활성 픽셀의 픽셀 컬러와 대응되는 데이터 신호를 제공하도록 구성될 수 있다.As shown in the third section of FIG. 8A , the first and second source drivers SD1 and SD2 are connected to the first to fourth gate lines GL1 to GL4 and the first and second switch signals SW1 . , SW2) may be configured to provide a data signal corresponding to the pixel color of the active pixel according to the activation order.

예를 들어, 제1 게이트 라인(GL1) 및 제1 스위치 신호(SW1)의 활성 구간에서, 제1 소스 구동부(SD1)는 레드(RD) 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력하고, 제2 소스 구동부(SD2)는 블루(BL) 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력한다. 이후에, 제1 게이트 라인(GL1) 및 제2 스위치 신호(SW2)의 활성 구간에서, 제1 소스 구동부(SD1) 및 제2 소스 구동부(SD2)는 그린(GR) 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력한다.For example, in the active period of the first gate line GL1 and the first switch signal SW1 , the first source driver SD1 outputs a data signal using a gamma voltage corresponding to the red color RD, , the second source driver SD2 outputs a data signal using a gamma voltage corresponding to a blue color. Thereafter, in the active period of the first gate line GL1 and the second switch signal SW2 , the first source driver SD1 and the second source driver SD2 generate a gamma voltage corresponding to the green color GR. to output the data signal.

이와 유사하게, 제1 소스 구동부(SD1)는 제2 내지 제4 게이트 라인들(GL2~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)의 활성화 순서에 따라, GR → BL → BL → GR → GR → RD의 순서로 각 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력한다. 제2 소스 구동부(SD2)는 제2 내지 제4 게이트 라인들(GL2~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)의 활성화 순서에 따라, GR → RD → RD → GR → GR → BL의 순서로 각 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력한다.Similarly, according to the activation order of the second to fourth gate lines GL2 to GL4 and the first and second switch signals SW1 and SW2, the first source driver SD1 is configured to GR → BL → BL In the order of → GR → GR → RD, the data signal is output using the gamma voltage corresponding to each color. The second source driver SD2 is GR → RD → RD → GR → GR according to the activation order of the second to fourth gate lines GL2 to GL4 and the first and second switch signals SW1 and SW2 → Outputs a data signal using the gamma voltage corresponding to each color in the order of BL.

상술된 바와 같이, 직전 활성 픽셀의 픽셀 컬러와 동일한 픽셀 컬러를 갖는 픽셀이 활성화되도록 제1 내지 제4 게이트 라인들(GL1~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)이 비순차적으로 활성화되기 때문에, 제1 및 제2 소스 구동부들(SD1, SD2)에서 사용되는 감마 전압의 변경횟수가 감소될 수 있다.As described above, the first to fourth gate lines GL1 to GL4 and the first and second switch signals SW1 and SW2 are non-interactive so that a pixel having the same pixel color as that of the immediately preceding active pixel is activated. Since they are sequentially activated, the number of changes in the gamma voltage used in the first and second source drivers SD1 and SD2 may be reduced.

좀 더 상세한 예로써, 비록 도면에 도시되지는 않았으나, 도 4a에 도시된 게이트 라인들 및 스위치 신호들의 활성화 순서에 따르면, 제1 소스 구동부(SD1)는 RD → GR → BL → GR → RD → GR → BL → GR의 순서로 각 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력할 것이다. 이 때, 활성 픽셀의 픽셀 컬러 변경에 따른 감마 전압의 변경 횟수는 7회일 것이다.As a more detailed example, although not shown in the drawings, according to the activation order of the gate lines and the switch signals shown in FIG. 4A , the first source driver SD1 is RD → GR → BL → GR → RD → GR In the order of → BL → GR, the data signal will be output using the gamma voltage corresponding to each color. In this case, the number of times the gamma voltage is changed according to the pixel color change of the active pixel may be 7 times.

그러나, 도 8에 도시된 실시 예에 따르면, 제1 소스 구동부(SD1)는 RD → GR → GR → BL → BL → GR → GR → RD의 순서로 각 색상과 대응되는 감마 전압을 사용하여 데이터 신호를 출력한다. 이 때, 활성 픽셀의 픽셀 컬러 변경에 따른 감마 전압의 변경 횟수는 4회이다. 즉, 제1 내지 제4 게이트 라인들(GL1~GL4) 및 제1 및 제2 스위치 신호들(SW1, SW2)을 비순차적으로 활성화시킴으로써, 픽셀 컬러 변경에 따른 감마 전압의 변경 횟수가 감소될 수 있다. 이로 인하여, 감마 전압 변경에 따른 전력 소모를 감소시킬 수 있다. However, according to the embodiment shown in FIG. 8 , the first source driver SD1 uses a gamma voltage corresponding to each color in the order of RD → GR → GR → BL → BL → GR → GR → RD to signal a data signal. to output In this case, the number of times the gamma voltage is changed according to the pixel color change of the active pixel is 4 times. That is, by activating the first to fourth gate lines GL1 to GL4 and the first and second switch signals SW1 and SW2 non-sequentially, the number of changes in the gamma voltage according to the pixel color change can be reduced. there is. Accordingly, it is possible to reduce power consumption according to the change of the gamma voltage.

도 9는 도 3의 표시 장치의 동작 방법을 보여주는 순서도이다. 간결한 설명을 위하여, 하나의 소스 구동부(SD1) 및 2개의 데이터 라인(DL1, DL2)의 구성을 참조하여 표시 장치(100)의 동작 방법이 설명된다. 또한, 간결한 설명을 위하여, 표시 장치(100)가 하나의 프레임을 표시하는 동작 방법이 설명된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 복수의 데이터 라인들, 복수의 소스 구동부들로 확장될 수 있음은 잘 이해될 것이다.9 is a flowchart illustrating an operation method of the display device of FIG. 3 . For concise description, an operating method of the display device 100 will be described with reference to the configuration of one source driver SD1 and two data lines DL1 and DL2 . Also, for concise description, an operating method of displaying one frame by the display device 100 will be described. However, it will be understood that the scope of the present invention is not limited thereto, and may be extended to a plurality of data lines and a plurality of source drivers.

도 3 및 도 9를 참조하면, S110 단계에서, 표시 장치(100)는 복수의 게이트 라인들(GL) 중 하나의 게이트 라인을 활성화할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 게이트 드라이버(120)는 복수의 게이트 라인들 중 하나의 게이트 라인을 활성화시킬 수 있다. 3 and 9 , in operation S110 , the display device 100 may activate one gate line among the plurality of gate lines GL. For example, as described above, the gate driver 120 may activate one of the plurality of gate lines.

S120 단계에서, 표시 장치(100)는 게이트 라인의 활성 구간에서, 제1 및 제2 데이터 라인들(DL1, DL2)을 통해 대응하는 데이터 신호를 제공할 수 있다. 예를 들어, 활성화된 게이트 라인이 제1 게이트 라인(GL1)인 경우, 제1 소스 구동부(SD1)는 제1 데이터 라인(DL1)을 통해, RD11 픽셀로 대응하는 데이터 신호를 제공하고, 이후에, 제2 데이터 라인(DL2)을 통해 GR12 픽셀로 대응하는 데이터 신호를 제공할 수 있다. 이 때, 대응하는 데이터 신호가 RD11 픽셀 및 GR12 픽셀의 순서로 제공되도록, 제1 및 제2 스위치 신호들(SW1, SW2)이 활성화될 수 있다.In operation S120 , the display device 100 may provide a corresponding data signal through the first and second data lines DL1 and DL2 in the active period of the gate line. For example, when the activated gate line is the first gate line GL1 , the first source driver SD1 provides a corresponding data signal to the RD11 pixel through the first data line DL1 and thereafter , a data signal corresponding to the GR12 pixel may be provided through the second data line DL2 . In this case, the first and second switch signals SW1 and SW2 may be activated so that corresponding data signals are provided in the order of the RD11 pixel and the GR12 pixel.

S130 단계에서, 표시 장치(100)는 남은 게이트 라인들 중 다음 픽셀(next pixel)과 연결된 다음 게이트 라인을 활성화시킬 수 있다. 이 때, 다음 픽셀은 마지막 픽셀과 동일한 픽셀 컬러를 갖고, 마지막 픽셀과 동일한 데이터 라인에 연결된다. 마지막 픽셀은 직전에 활성된 게이트 라인의 활성 구간에서 마지막에 활성화된 픽셀일 수 있다.In operation S130 , the display device 100 may activate the next gate line connected to the next pixel among the remaining gate lines. At this time, the next pixel has the same pixel color as the last pixel and is connected to the same data line as the last pixel. The last pixel may be the last activated pixel in the active period of the previously activated gate line.

예를 들어, S120 단계에서 설명된 바와 같이, 제1 게이트 라인(GL1)이 활성화된 경우, RD11 픽셀이 활성화되고, 이후에 GR12 픽셀이 활성화될 수 있다. 이때, GR12 픽셀은 마지막 활성화된 픽셀(즉, 마지막 픽셀)일 수 있다. 이 경우, 다음 픽셀은 마지막 픽셀(즉, GR12 픽셀)과 동일한 픽셀 컬러(즉, 그린)를 갖고, 동일한 데이터 라인(즉, 제2 데이터 라인(DL2))에 연결된 GR22 픽셀일 수 있다. 표시 장치(100)의 게이트 드라이버(120)는 다음 픽셀(즉, GR22 픽셀)과 연결된 다음 게이트 라인(즉, 제2 게이트 라인(GL2))을 활성화시킬 수 있다.For example, as described in operation S120 , when the first gate line GL1 is activated, the RD11 pixel may be activated, and then the GR12 pixel may be activated. In this case, the GR12 pixel may be the last activated pixel (ie, the last pixel). In this case, the next pixel may be a GR22 pixel that has the same pixel color (ie, green) as the last pixel (ie, the GR12 pixel) and is connected to the same data line (ie, the second data line DL2). The gate driver 120 of the display device 100 may activate the next gate line (ie, the second gate line GL2 ) connected to the next pixel (ie, the GR22 pixel).

S140 단계에서, 표시 장치(100)는 다음 게이트 라인의 활성 구간에서, 다음 픽셀로 데이터 신호가 먼저 제공되도록, 제1 및 제2 데이터 라인들(DL1, DL2)을 통해 데이터 신호를 제공할 수 있다.In operation S140 , the display device 100 may provide the data signal through the first and second data lines DL1 and DL2 so that the data signal is first provided to the next pixel in the active period of the next gate line. .

예를 들어, S130 단계에서 설명된 바와 같이, 다음 픽셀은 GR22 픽셀일 수 있다. 이 경우, 다음 게이트 라인(즉, 제2 게이트 라인(GL2))의 활성 구간에서, 제2 스위치 신호(SW2)가 먼저 활성화됨으로써, 다음 픽셀(즉, GR22 픽셀)로 데이터 신호가 먼저 제공될 수 있다. 이후에, 제1 스위치 신호(SW1)가 활성화됨으로써, BL21 픽셀로 데이터 신호가 제공될 수 있다.For example, as described in step S130, the next pixel may be a GR22 pixel. In this case, in the active period of the next gate line (ie, the second gate line GL2), the second switch signal SW2 is activated first, so that the data signal can be first provided to the next pixel (ie, the GR22 pixel). there is. Thereafter, as the first switch signal SW1 is activated, a data signal may be provided to the BL21 pixel.

S150 단계에서, 표시 장치(100)는 모든 게이트 라인들이 활성화되었는지 판별할 수 있다. 모든 게이트 라인들이 활성화되지 않은 경우(즉, 활성화되지 않은 게이트 라인이 남은 경우), 표시 장치(100)는 S130 단계 및 S140 단계의 동작들을 반복 수행할 수 있다.In operation S150 , the display device 100 may determine whether all gate lines are activated. When all of the gate lines are not activated (ie, non-activated gate lines remain), the display device 100 may repeatedly perform operations S130 and S140.

예를 들어, S130 단계로 돌아가서, 표시 장치(100)는 남은 게이트 라인들 중 다음 게이트 라인을 활성화할 수 있다. 이 때, 앞서 설명된 바와 같이, 다음 게이트 라인은 다음 픽셀과 연결되고, 다음 픽셀은 마지막 픽셀과 동일한 데이터 라인에 연결되고, 동일한 픽셀 컬러를 갖는다.For example, returning to step S130 , the display device 100 may activate a next gate line among the remaining gate lines. At this time, as described above, the next gate line is connected to the next pixel, the next pixel is connected to the same data line as the last pixel, and has the same pixel color.

좀 더 상세한 예로써, 제2 게이트 라인(GL2)의 활성 구간에서 마지막 픽셀은 BL21 픽셀이다. 이 때, BL21 픽셀과 동일한 픽셀 컬러(즉, 블루)를 갖고, 동일한 데이터 라인(즉, 제1 데이터 라인(DL1))과 연결된 BL41 픽셀이 다음 픽셀일 수 있다. 이에 따라, 표시 장치(100)는 다음 픽셀(즉, BL41 픽셀)과 연결된 다음 데이터 라인(즉, 제4 데이터 라인(DL4))을 활성화할 수 있다. 이후에, S140 단계에서, 표시 장치(100)는 다음 픽셀(즉, BL41 픽셀)로 데이터가 먼저 제공되도록 스위치 신호들(SW1, SW2)을 제어하고, 데이터 신호를 제공할 수 있다. As a more detailed example, the last pixel in the active period of the second gate line GL2 is the BL21 pixel. In this case, the BL41 pixel having the same pixel color (ie, blue) as the BL21 pixel and connected to the same data line (ie, the first data line DL1) may be the next pixel. Accordingly, the display device 100 may activate the next data line (ie, the fourth data line DL4 ) connected to the next pixel (ie, the BL41 pixel). Thereafter, in operation S140 , the display device 100 may control the switch signals SW1 and SW2 to provide data to the next pixel (ie, the BL41 pixel) first, and provide the data signal.

모든 게이트 라인들이 활성화된 경우, 표시 장치(100)는 하나의 프레임에 대한 표시 동작을 종료할 수 있다. 예시적으로, 표시 장치(100)는 S110 단계 내지 S150 단계를 반복 수행함으로써, 복수의 프레임을 표시할 수 있다.When all gate lines are activated, the display device 100 may end a display operation for one frame. For example, the display device 100 may display a plurality of frames by repeatedly performing steps S110 to S150 .

상술된 바와 같이, 본 발명에 따른 표시 장치(100)는 마지막 픽셀과 동일한 픽셀 컬러를 갖는 현재 픽셀과 연결된 게이트 라인을 활성화하고, 마지막 활성 픽셀과 동일한 픽셀 컬러를 갖는 픽셀로 먼저 데이터 신호가 제공되도록 스위치 신호들을 활성화시킴으로써, 표시 장치(100) 내의 구동 캡(CA) 또는 라인 캡(CB)에서 사용되는 전력 소모를 감소시킬 수 있다. 뿐만 아니라, 동일한 픽셀 컬러를 갖는 픽셀들이 연속하여 또는 인접하여 활성화되도록 게이트 라인들 및 스위치 신호들을 활성화함으로써, 감마 전압 변경에 따른 전력 소모를 감소시킬 수 있다. As described above, the display device 100 according to the present invention activates the gate line connected to the current pixel having the same pixel color as the last pixel, and provides a data signal to the pixel having the same pixel color as the last active pixel. By activating the switch signals, power consumption used in the driving cap CA or the line cap C B in the display device 100 may be reduced. In addition, by activating gate lines and switch signals so that pixels having the same pixel color are sequentially or adjacently activated, power consumption according to a gamma voltage change can be reduced.

도 10은 본 발명의 실시 예에 따른 표시 장치를 보여주는 블록도이다. 도면의 간결성 및 설명의 편의를 위하여, 중복되는 구성 요소 및 이에 대한 설명은 생략된다. 도 10을 참조하면, 표시 장치(200)는 픽셀 어레이(210), 스위치 드라이버(230), 및 소스 드라이버(240)를 포함할 수 있다. 비록 도면에 도시되지는 않았으나, 표시 장치(200)는 게이트 드라이버, 컨트롤러 등과 같은 구성 요소들을 더 포함할 수 있다.10 is a block diagram illustrating a display device according to an exemplary embodiment. For conciseness of the drawings and convenience of description, overlapping components and descriptions thereof are omitted. Referring to FIG. 10 , the display device 200 may include a pixel array 210 , a switch driver 230 , and a source driver 240 . Although not shown in the drawings, the display device 200 may further include components such as a gate driver and a controller.

픽셀 어레이(210)의 복수의 픽셀들(PIX) 각각은 복수의 게이트 라인들(GL1~GLm) 및 복수의 데이터 라인들(DL1~DLn)과 연결된다. 픽셀 어레이(210) 및 복수의 픽셀들(PIX)은 앞서 설명되었으므로, 이에 대한 상세한 설명은 생략된다. Each of the plurality of pixels PIX of the pixel array 210 is connected to a plurality of gate lines GL1 to GLm and a plurality of data lines DL1 to DLn. Since the pixel array 210 and the plurality of pixels PIX have been described above, a detailed description thereof will be omitted.

도 1 내지 도 9의 스위치 드라이버(130)(또는 스위치 회로)와 달리, 스위치 드라이버(230)는 복수의 데이터 라인들(DL1~DLn)을 통해 복수의 픽셀들(PIX)과 연결되고, 소스 드라이버(240)의 소스 구동부(SD)로부터 제1 단자(TM1)를 통해 데이터 신호를 수신하도록 구성된 스위치 회로(231)를 포함한다. 스위치 회로(231)는 스위치 신호(SW)에 응답하여, 제1 단자(TM1)를 통해 수신되는 신호를 복수의 데이터 라인들(DL1~DLm) 중 어느 하나로 제공하도록 구성된다. 즉, 스위치 회로(231) 는 n:1 MUX(단, n은 2보다 큰 정수)의 형태로 구현될 수 있다. Unlike the switch driver 130 (or switch circuit) of FIGS. 1 to 9 , the switch driver 230 is connected to the plurality of pixels PIX through the plurality of data lines DL1 to DLn, and the source driver and a switch circuit 231 configured to receive a data signal from the source driver SD of 240 through the first terminal TM1 . The switch circuit 231 is configured to provide a signal received through the first terminal TM1 to one of the plurality of data lines DL1 to DLm in response to the switch signal SW. That is, the switch circuit 231 may be implemented in the form of an n:1 MUX (where n is an integer greater than 2).

비록 도면에 도시되지는 않았으나, 스위치 드라이버(230)는 n:1 MUX 형태로 구현된 복수의 스위치 회로들을 더 포함할 수 있고, 소스 드라이버(240)는 복수의 소스 구동부(SD)를 더 포함할 수 있다. Although not shown in the drawings, the switch driver 230 may further include a plurality of switch circuits implemented in the form of an n:1 MUX, and the source driver 240 may further include a plurality of source drivers SD. can

도 11a 및 도 11b는 도 10의 표시 장치의 동작을 설명하기 위한 도면이다. 간결한 설명을 위하여, 앞서 설명된 내용 또는 구성에 대한 상세한 설명은 생략된다. 또한, 도면의 간결성 및 설명의 편의를 위하여, 제1 내지 제6 게이트 라인들(GL1~GL6) 및 제1 내지 제3 데이터 라인들(DL1~DL3)과 연결된 픽셀들의 형태를 기준으로 표시 장치(200)의 동작 방법이 설명된다. 또한, 각 픽셀은 대응하는 컬러 필터의 참조 기호(RD, GR, 또는 BL)를 부여한다.11A and 11B are diagrams for explaining an operation of the display device of FIG. 10 . For concise description, a detailed description of the above-described content or configuration is omitted. In addition, for the sake of brevity and convenience of explanation, the display device ( 200) is described. Also, each pixel is given a reference symbol (RD, GR, or BL) of the corresponding color filter.

또한, 스위치 회로(231)는 3:1 MUX 형태인 것으로 가정한다. 즉, 스위치 회로(231)는 제1 내지 제3 스위치 신호들(SW1~SW3)에 응답하여 제1 내지 제3 데이터 라인들(DL1~DL3) 중 하나로 소스 구동부(SD)로부터의 데이터 신호를 제공하도록 구성된다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니다.In addition, it is assumed that the switch circuit 231 is in the form of a 3:1 MUX. That is, the switch circuit 231 provides the data signal from the source driver SD to one of the first to third data lines DL1 to DL3 in response to the first to third switch signals SW1 to SW3 . is configured to However, the scope of the present invention is not limited thereto.

또한, 앞서 설명된 바와 같이, 도 11a는 게이트 라인들의 활성 구간 사이에 소정의 시간이 존재하는 실시 예를 보여주고, 도 11b는 게이트 라인들이 연속하여 활성화되는 실시 예를 보여준다. 설명의 중복을 피하기 위하여, 이와 같은 구성은 앞서 설명되었으므로 이에 대한 상세한 설명은 생략되며, 이하에서는 도 11a를 참조하여 본 발명의 실시 예가 설명된다.Also, as described above, FIG. 11A shows an embodiment in which a predetermined time exists between the active periods of the gate lines, and FIG. 11B shows an embodiment in which the gate lines are continuously activated. In order to avoid duplication of description, since such a configuration has been described above, a detailed description thereof will be omitted, and an embodiment of the present invention will be described below with reference to FIG. 11A.

도 11a을 참조하면, 표시 장치(200)는 제1 내지 제6 게이트 라인들(GL1~GL6)을 비순차적으로 활성화시킬 수 있다. 예를 들어, 표시 장치(200)는 GL1 → GL3 → GL2 → GL4 → GL6 → GL5의 순서로 게이트 라인들을 활성화시킬 수 있다.Referring to FIG. 11A , the display device 200 may non-sequentially activate the first to sixth gate lines GL1 to GL6 . For example, the display device 200 may activate the gate lines in the order of GL1 → GL3 → GL2 → GL4 → GL6 → GL5.

표시 장치(200)는 제1 내지 제6 게이트 라인들(GL1~GL6)의 활성 구간들에서, 제1 내지 제3 스위치 신호들(SW1~SW3)을 비순차적으로 활성화시킬 수 있다. 예를 들어, 표시 장치(200)는 제1 내지 제6 게이트 라인들(GL1~GL6)의 활성 구간들에서, [SW1 → SW2 → SW3] → [SW3 → SW1 → SW2] → [SW2 → SW3 → SW1] → [SW1 → SW2 → SW3] → [SW3 → SW1 → SW2] → [SW2 → SW3 → SW1]의 순서로 제1 내지 제3 스위치 신호들(SW1~SW3)을 활성화시킬 수 있다. The display device 200 may non-sequentially activate the first to third switch signals SW1 to SW3 in the active periods of the first to sixth gate lines GL1 to GL6 . For example, in the active sections of the first to sixth gate lines GL1 to GL6, the display device 200 may display [SW1 → SW2 → SW3] → [SW3 → SW1 → SW2] → [SW2 → SW3 → SW1] → [SW1 → SW2 → SW3] → [SW3 → SW1 → SW2] → [SW2 → SW3 → SW1] in the order of the first to third switch signals SW1 to SW3 may be activated.

이 때, 제1 내지 제6 게이트 라인들(GL1~GL6)이 활성화되는 순서는, 앞서 설명된 바와 같이, 마지막 활성 픽셀과 동일한 데이터 라인에 연결되고, 동일한 픽셀 컬러를 갖는 픽셀에 연결된 게이트 라인이 활성화되도록 결정될 수 있다. 예를 들어, 제1 게이트 라인(GL1)의 활성 구간에서 마지막 활성 픽셀은 제3 데이터 라인(DL3)과 연결된 BL13 픽셀이다. 이 경우, 제3 데이터 라인(DL3)과 연결되고 동일한 픽셀 컬러를 갖는 BL33 픽셀과 연결된 제3 게이트 라인(GL3)이 활성화될 수 있다. 마찬가지로, 제3 게이트 라인(GL3)의 활성 구간에서 마지막 활성 픽셀은 제2 데이터 라인(DL2)과 연결된 GR32 픽셀이다. 이 경우, 제2 데이터 라인(DL2)과 연결되고 동일한 픽셀 컬러를 갖는 GR22 픽셀과 연결된 제2 게이트 라인(GL2)이 활성화될 수 있다.In this case, the order in which the first to sixth gate lines GL1 to GL6 are activated is, as described above, the gate line connected to the same data line as the last active pixel and the gate line connected to the pixel having the same pixel color. may be determined to be activated. For example, in the active period of the first gate line GL1 , the last active pixel is a BL13 pixel connected to the third data line DL3 . In this case, the third gate line GL3 connected to the third data line DL3 and connected to the BL33 pixel having the same pixel color may be activated. Similarly, in the active period of the third gate line GL3 , the last active pixel is the GR32 pixel connected to the second data line DL2 . In this case, the second gate line GL2 connected to the second data line DL2 and connected to the GR22 pixel having the same pixel color may be activated.

상술된 방식에 따라, 표시 장치(200)는 마지막 활성 픽셀과 동일한 데이터 라인에 연결되고, 동일한 픽셀 컬러를 갖는 픽셀에 연결된 게이트 라인이 활성화되도록 제1 내지 제6 게이트 라인들(GL1~GL6)을 활성화시킬 수 있다.According to the above-described method, the display device 200 connects the first to sixth gate lines GL1 to GL6 to be connected to the same data line as the last active pixel and to activate the gate line connected to the pixel having the same pixel color. can be activated.

제1 내지 제3 스위치 신호들(SW1~SW3)이 활성화되는 순서는, 앞서 설명된 바와 같이, 직전에 활성화된 마지막 픽셀과 동일한 픽셀 컬러를 갖는 픽셀로 데이터 신호가 제공되도록 결정될 수 있다. 예를 들어, 제1 게이트 라인(GL1)의 활성 구간에서 마지막 활성 픽셀은 BL13 픽셀이다. 이에 따라, 제3 게이트 라인(GL3) 게이트 라인의 활성 구간에서, 동일한 픽셀 컬러(즉, 블루)를 갖는 BL33 픽셀로 데이터 신호가 먼저 제공되도록, 제3 스위치 신호(SW3)가 먼저 활성화될 수 있다. 마찬가지로, 제2 게이트 라인(GL2)의 활성 구간에서, 이전의 마지막 픽셀(즉, GR32 픽셀)과 동일한 픽셀 컬러(즉, 그린)을 갖는 GR22 픽셀로 데이터 신호가 먼저 제공되도록, 제2 스위치 신호(SW2)가 먼저 활성화될 수 있다.The order in which the first to third switch signals SW1 to SW3 are activated may be determined such that the data signal is provided to a pixel having the same pixel color as the last pixel activated immediately before, as described above. For example, the last active pixel in the active period of the first gate line GL1 is a BL13 pixel. Accordingly, in the active period of the third gate line GL3 , the third switch signal SW3 may be activated first so that the data signal is first provided to the BL33 pixel having the same pixel color (ie, blue). . Similarly, in the active section of the second gate line GL2, the second switch signal ( SW2) can be activated first.

상술된 제1 내지 제6 게이트 라인들(GL1~GL6) 및 제1 내지 제3 스위치 신호들(SW1~SW3)의 활성화 순서에 따르면, 픽셀들은 [RD11 → GR12 → BL13] → [BL33 → RD31 → GR32] → [GR22 → RD23 → BL21] → [BL41 → GR42 → RD43] → [RD63 → BL61 → GR62] → [GR52 → BL53 →RD51]의 순서로 활성화될 것이다. 이 경우, 앞서 설명된 바와 같이, 동일한 데이터 라인과 연결되고, 동일한 픽셀 컬러를 갖는 픽셀들이 인접하여 활성화되기 때문에 구동 캡 및 라인 캡들을 충전하는데 소모되는 전력 및 감마 전압의 변경에 의한 전력 소모가 감소된다.According to the activation order of the first to sixth gate lines GL1 to GL6 and the first to third switch signals SW1 to SW3, the pixels are [RD11 → GR12 → BL13] → [BL33 → RD31 → GR32] → [GR22 → RD23 → BL21] → [BL41 → GR42 → RD43] → [RD63 → BL61 → GR62] → [GR52 → BL53 → RD51]. In this case, as described above, since the pixels connected to the same data line and having the same pixel color are activated adjacently, the power consumed for charging the driving cap and the line caps and the power consumption due to the change of the gamma voltage are reduced. do.

도 12a 내지 도 12d는 본 발명의 실시 예에 따른 예시적인 픽셀 배치 또는 컬러 필터 배치를 보여주는 도면들이다. 도면의 간결성을 위하여, 픽셀 배치를 설명하는데 불필요한 구성 요소들은 생략된다. 또한, 설명의 편의를 위하여, 도면 상에 도시된 픽셀 배치에 대한 상세한 설명은 생략된다. 12A to 12D are diagrams illustrating exemplary pixel arrangement or color filter arrangement according to an embodiment of the present invention. For the sake of brevity of the drawings, components unnecessary for describing the pixel arrangement are omitted. In addition, for convenience of description, detailed description of the pixel arrangement illustrated in the drawings will be omitted.

먼저 도 12a를 참조하면, 픽셀 어레이(310a)는 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 대응하는 픽셀 컬러를 갖고, 도 12a에 도시된 바와 같이 배치될 수 있다. 예를 들어, 픽셀 어레이(310a)의 제1 행에서, 픽셀들은 RD11, GR12, BL13, 및 GR14의 순서로 배열될 수 있고, 제2 행에서, 픽셀들은 BL21, GR22, RD23, 및 GR24의 순서로 배열될 수 있다. 마찬가지로, 제3 및 제4 행들에서, 픽셀들은 도 12a에 도시된 바와 같이 배열될 수 있다. 예시적으로, 도 12a를 참조하여 설명된 픽셀 어레이(310a)은 펜타일 구조의 픽셀 배치를 포함할 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니다.Referring first to FIG. 12A , the pixel array 310a may include a plurality of pixels. Each of the plurality of pixels has a corresponding pixel color, and may be disposed as shown in FIG. 12A . For example, in the first row of the pixel array 310a, the pixels may be arranged in the order of RD11, GR12, BL13, and GR14, and in the second row, the pixels are arranged in the order of BL21, GR22, RD23, and GR24 can be arranged as Likewise, in the third and fourth rows, the pixels may be arranged as shown in FIG. 12A . For example, the pixel array 310a described with reference to FIG. 12A may include a pentile-structured pixel arrangement. However, the scope of the present invention is not limited thereto.

다음으로, 도 12b를 참조하면, 픽셀 어레이(310b)는 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 대응하는 픽셀 컬러를 갖고, 도 12b에 도시된 바와 같이 배치될 수 있다. 예시적으로, 도 12b에 도시된 픽셀 어레이(310b)에 따르면, 게이트 라인들 및 스위치 신호들을 순차적으로 제공하더라도, 본 발명에 따른 전력 소모 감소의 효과를 기대할 수 있다. 예를 들어, 도 4a를 참조하여 설명된 바와 같이, 스위치 회로가 2:1 MUX 구조이고, 게이트 라인들 및 스위치 신호들이 순차적으로 제공되는 경우, 도 12에 도시된 픽셀 어레이(310)에 따르면, 픽셀들은 RD11 → GR12 → GR21 → BL22 → BL31 → GR32 → GR41 → RD42의 순서로 활성화될 수 있다. 이 경우, 동일한 픽셀 컬러를 갖는 픽셀들이 서로 인접하여 활성화되기 때문에, 표시 패널 상의 캡(특히, 구동 캡(CA))을 충전하는데 소모되는 전력 소모가 감소될 뿐만 아니라, 감마 전압 변경에 따른 전력 소모도 감소될 수 있다. Next, referring to FIG. 12B , the pixel array 310b may include a plurality of pixels. Each of the plurality of pixels has a corresponding pixel color, and may be arranged as shown in FIG. 12B . For example, according to the pixel array 310b illustrated in FIG. 12B , even if gate lines and switch signals are sequentially provided, the effect of reducing power consumption according to the present invention can be expected. For example, as described with reference to FIG. 4A , when the switch circuit has a 2:1 MUX structure, and gate lines and switch signals are sequentially provided, according to the pixel array 310 shown in FIG. 12 , Pixels can be activated in the following order: RD11 → GR12 → GR21 → BL22 → BL31 → GR32 → GR41 → RD42. In this case, since pixels having the same pixel color are activated adjacent to each other, power consumption for charging the cap on the display panel (particularly, the driving cap CA ) is reduced as well as power according to the gamma voltage change. Consumption can also be reduced.

다음으로, 도 12c를 참조하면, 픽셀 어레이(310c)는 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 대응하는 픽셀 컬러를 갖고, 도 12c에 도시된 바와 같이 배치될 수 있다. 예시적으로, 도 12c에 도시된 픽셀 어레이(310c)에 따르면, 도 6a를 참조하여 설명된 바와 같이, 게이트 라인들을 순차적으로 제공하고, 스위치 신호들을 비순차적으로 제공하더라도, 본 발명에 따른 전력 소모 감소의 효과를 기대할 수 있다. 예를 들어, 도 6a를 참조하여 설명된 바와 같이, 스위치 회로가 2:1 MUX 구조이고, 게이트 라이들이 순차적으로, 그리고 스위치 신호들이 비순차적으로 제공되는 경우, 픽셀들은 RD11 → GR12 → GR22 → BL21 → BL31 → GR32 → GR42 → RD41의 순서로 활성화될 수 있다. 이 경우, 동일한 데이터 라인과 연결된 동일한 픽셀 컬러를 갖는 픽셀들이 서로 인접하여 활성화되기 때문에, 표시 패널 상의 캡(즉, 구동 캡(CA) 및 라인 캡(CB))을 충전하는데 소모되는 전력 소모가 감소될 뿐만 아니라, 감마 전압 변경에 따른 전력 소모도 감소될 수 있다.Next, referring to FIG. 12C , the pixel array 310c may include a plurality of pixels. Each of the plurality of pixels has a corresponding pixel color, and may be arranged as shown in FIG. 12C . Exemplarily, according to the pixel array 310c shown in FIG. 12C , as described with reference to FIG. 6A , even if the gate lines are sequentially provided and the switch signals are provided out of sequence, power consumption according to the present invention A reduction effect can be expected. For example, as described with reference to FIG. 6A , when the switch circuit has a 2:1 MUX structure, the gate lines are sequentially provided, and the switch signals are provided out of sequence, the pixels are RD11 → GR12 → GR22 → BL21 It can be activated in the order of → BL31 → GR32 → GR42 → RD41. In this case, since pixels having the same pixel color connected to the same data line are activated adjacent to each other, power consumption consumed to charge the caps (ie, the driving cap C A and the line cap C B ) on the display panel. not only can be reduced, but also power consumption according to the change of the gamma voltage can be reduced.

다음으로, 도 12d를 참조하면, 픽셀 어레이(310d)는 복수의 픽셀들을 포함할 수 있다. 복수의 픽셀들 각각은 대응하는 픽셀 컬러를 갖고, 도 12c에 도시된 바와 같이 배치될 수 있다. 예시적으로, 도 12d에 도시된 픽셀 어레이(310d)에 따르면, 도 5a를 참조하여 설명된 바와 같이, 게이트 라인들을 비순차적으로 제공하고, 스위치 신호를 순차적으로 제공하더라도, 본 발명에 따른 전력 소모 감소의 효과를 기대할 수 있다. 예를 들어, 도 5a를 참조하여 설명된 바와 같이, 스위치 회로가 2:1 MUX 구조이고, 게이트 라이들이 비순차적으로, 그리고 스위치 신호들이 순차적으로 제공되는 경우, 픽셀들은 RD11 → GR12 → GR21→ BL22 → BL41 → GR42 → GR31 → RD32의 순서로 활성화될 수 있다. 이 경우, 동일한 픽셀 컬러를 갖는 픽셀들이 서로 인접하여 활성화되기 때문에, 표시 패널 상의 캡(특히, 구동 캡(CA))을 충전하는데 소모되는 전력 소모가 감소될 뿐만 아니라, 감마 전압 변경에 따른 전력 소모도 감소될 수 있다.Next, referring to FIG. 12D , the pixel array 310d may include a plurality of pixels. Each of the plurality of pixels has a corresponding pixel color, and may be arranged as shown in FIG. 12C . Exemplarily, according to the pixel array 310d shown in FIG. 12D , as described with reference to FIG. 5A , even if the gate lines are provided out of sequence and the switch signal is sequentially provided, power consumption according to the present invention A reduction effect can be expected. For example, as described with reference to FIG. 5A , when the switch circuit has a 2:1 MUX structure, the gate lines are non-sequential, and the switch signals are sequentially provided, the pixels are RD11 → GR12 → GR21 → BL22 It can be activated in the order of → BL41 → GR42 → GR31 → RD32. In this case, since pixels having the same pixel color are activated adjacent to each other, power consumption for charging the cap on the display panel (particularly, the driving cap CA ) is reduced as well as power according to the gamma voltage change. Consumption can also be reduced.

즉, 상술된 바와 같이, 본 발명의 기술적 사상은 펜타일 구조의 픽셀 배치뿐만 아니라, 다양한 픽셀 배치를 통해 구현될 수 있음이 잘 이해될 것이다. 예시적으로, 표시 장치가 LCD 장치로 구현되는 경우, 도 12a 내지 도 12d에 도시된 픽셀 배치는 컬러 필터 어레이(CFA; color filter array)를 나타낼 수 있다. That is, as described above, it will be well understood that the technical idea of the present invention can be implemented through various pixel arrangements as well as the pixel arrangement of the pentile structure. For example, when the display device is implemented as an LCD device, the pixel arrangement illustrated in FIGS. 12A to 12D may represent a color filter array (CFA).

도 13은 본 발명의 실시 예에 따른 다양한 픽셀 어레이의 구조를 보여주는 도면이다. 도 13을 참조하면, 본 발명에 따른 픽셀 어레이는 다양한 형태의 픽셀 배치로 구현될 수 있다. 예를 들어, 본 발명에 따른 픽셀 어레이는 도 1 내지 도 12를 참조하여 설명된 바와 같은 펜타일 구조로 배열된 픽셀들을 포함할 수 있다.13 is a diagram illustrating a structure of various pixel arrays according to an embodiment of the present invention. Referring to FIG. 13 , the pixel array according to the present invention may be implemented with various types of pixel arrangements. For example, the pixel array according to the present invention may include pixels arranged in a pentile structure as described with reference to FIGS. 1 to 12 .

또한, 픽셀 어레이(410a)는 스트라이프 구조로 배열된 픽셀들을 포함할 수 있다. 또는 픽셀 어레이(410b)는 S-스트라이프 구조로 배열된 픽셀들을 포함할 수 있다. 또는, 픽셀 어레이(410c)는 델타 구조 또는 다이아몬드 구조로 배열된 픽셀들을 포함할 수 있다. 즉, 본 발명에 따른 픽셀 어레이의 구조는 특정 구조에 한정되지 않으며, 다양한 픽셀 배열 또는 구조로 변형될 수 있다. Also, the pixel array 410a may include pixels arranged in a stripe structure. Alternatively, the pixel array 410b may include pixels arranged in an S-stripe structure. Alternatively, the pixel array 410c may include pixels arranged in a delta structure or a diamond structure. That is, the structure of the pixel array according to the present invention is not limited to a specific structure, and may be modified into various pixel arrays or structures.

도 14는 본 발명의 실시 예에 따른 소스 드라이버를 예시적으로 보여주는 블록도이다. 도 14를 참조하면, 소스 드라이버(1000)(디스플레이 구동 집적 회로(DDI; Displaying Driving IC)라 불림.)는 소스 구동부(1100), 감마 전압 생성부(1200), 전원 생성부(1300), 디스플레이 메모리(1400), 및 타이밍 컨트롤러(1500)를 포함할 수 있다.14 is a block diagram exemplarily showing a source driver according to an embodiment of the present invention. Referring to FIG. 14 , the source driver 1000 (referred to as a display driving integrated circuit (DDI)) includes a source driver 1100 , a gamma voltage generator 1200 , a power generator 1300 , and a display. It may include a memory 1400 and a timing controller 1500 .

소스 구동부(1100)는 복수의 픽셀들로 제공될 데이터 신호를 생성하도록 구성될 수 있다. 감마 전압 생성부(1200)는 소스 구동부(1100)가 데이터 신호를 생성하는데 필요한 감마 전압들을 생성하도록 구성될 수 있다. 전원 생성부(1300)는 소스 드라이버(1000)(또는 소스 드라이버가 포함된 표시 장치)에서 사용되는 전원(AVDD_OUT)을 생성하도록 구성될 수 있다. 디스플레이 메모리(1400)는 외부(예를 들어, CPU, GPU, 그래픽 제어 장치 등)로부터 수신된 영상 정보를 저장하도록 구성될 수 있다. 타이밍 컨트롤러(1500)는 외부로부터의 제어 신호(CTRL)에 응답하여 소스 드라이버(1000)의 제반 동작을 제어하도록 구성될 수 있다. 제어 신호(CTRL)는 제어 신호는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호 및 클럭 신호들을 포함할 수 있다. 타이밍 컨트롤러(1500)는 제어 신호(CTRL)에 동기하여, 소스 구동부(1100), 게이트 드라이버(미도시), 및 스위치 드라이버(미도시)의 동작을 제어할 수 있다. 예시적으로, 타이밍 컨트롤러(1500)는 앞서 설명된 스위치 드라이버를 제어하기 위한 스위치 신호들(SW)을 출력하도록 구성될 수 있다.The source driver 1100 may be configured to generate a data signal to be provided to a plurality of pixels. The gamma voltage generator 1200 may be configured to generate gamma voltages necessary for the source driver 1100 to generate a data signal. The power generator 1300 may be configured to generate power AVDD_OUT used by the source driver 1000 (or a display device including the source driver). The display memory 1400 may be configured to store image information received from an external (eg, CPU, GPU, graphic control device, etc.). The timing controller 1500 may be configured to control overall operations of the source driver 1000 in response to an external control signal CTRL. The control signal CTRL may include a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, a data enable signal, and clock signals. The timing controller 1500 may control operations of the source driver 1100 , the gate driver (not shown), and the switch driver (not shown) in synchronization with the control signal CTRL. For example, the timing controller 1500 may be configured to output the switch signals SW for controlling the above-described switch driver.

앞서 설명된 본 발명의 실시 예들에 따르면, 표시 장치는 마지막 활성 픽셀과 동일한 픽셀 컬러를 갖는 픽셀과 연결된 게이트 라인을 활성화하고, 마지막 활성 픽셀과 동일한 픽셀 컬러를 갖는 픽셀로 먼저 데이터 신호가 제공되도록 스위치 신호들을 활성화시킬 수 있다. 예시적으로, 게이트 라인의 활성화 순서 또는 스위치 신호의 활성화 순서는 소스 드라이버(1000) 또는 소스 드라이버(1000)의 타이밍 컨트롤러(1500)에 의해 수행될 수 있다. 소스 드라이버(1000)는 게이트 라인의 활성화 순서 또는 스위치 신호의 활성화 순서에 따라, 활성 픽셀에 대응하는 데이터 신호를 출력하도록 구성될 수 있다.According to the above-described embodiments of the present invention, the display device activates a gate line connected to a pixel having the same pixel color as the last active pixel, and switches so that a data signal is first provided to a pixel having the same pixel color as the last active pixel Signals can be activated. For example, the activation order of the gate line or the activation order of the switch signal may be performed by the source driver 1000 or the timing controller 1500 of the source driver 1000 . The source driver 1000 may be configured to output a data signal corresponding to an active pixel according to an activation order of a gate line or an activation order of a switch signal.

도 15는 본 발명에 따른 표시 장치가 적용된 터치 표시 장치를 예시적으로 보여주는 블록도이다. 도 15를 참조하면, 터치 표시 장치(2000)는 표시 패널(2100), DDI(2200)(Display Driving IC), 터치 패널(2300), 및 TDI(2400)(Touch Driving IC)를 포함할 수 있다. 15 is a block diagram exemplarily illustrating a touch display device to which a display device according to the present invention is applied. Referring to FIG. 15 , the touch display device 2000 may include a display panel 2100 , a display driving IC (DDI 2200 ), a touch panel 2300 , and a touch driving IC (TDI 2400 ). .

표시 패널(2100)은 도 1 내지 도 14를 참조하여 설명된 픽셀 어레이를 포함할 수 있다. 또는 표시 패널(2100)은 도 1 내지 도 14를 참조하여 설명된 픽셀 어레이, 게이트 드라이버, 또는 스위치 드라이버를 포함할 수 있다.The display panel 2100 may include the pixel array described with reference to FIGS. 1 to 14 . Alternatively, the display panel 2100 may include the pixel array, gate driver, or switch driver described with reference to FIGS. 1 to 14 .

DDI(2200)는 표시 패널(2100)에 포함된 복수의 픽셀들을 제어하여, 복수의 픽셀들을 통해 영상 정보를 표시할 수 있다. 예시적으로, DDI(2200)는 도 1 내지 도 14를 참조하여 설명된 소스 드라이버일 수 있다. 예시적으로, 표시 패널(2100) 및 DDI(2200)는 도 1 내지 도 14를 참조하여 설명된 동작 방법을 기반으로 영상 정보를 표시할 수 있다. The DDI 2200 may control a plurality of pixels included in the display panel 2100 to display image information through the plurality of pixels. For example, the DDI 2200 may be the source driver described with reference to FIGS. 1 to 14 . For example, the display panel 2100 and the DDI 2200 may display image information based on the operation method described with reference to FIGS. 1 to 14 .

터치 패널(2300)은 사용자의 터치를 감지하기 위한 복수의 터치 전극들을 포함한다. TDI(2400)는 복수의 터치 전극 상의 신호 변화 또는 캐패시턴스 변화를 감지하여, 사용자의 터치를 감지하도록 구성될 수 있다.The touch panel 2300 includes a plurality of touch electrodes for sensing a user's touch. The TDI 2400 may be configured to detect a user's touch by sensing a change in signal or a change in capacitance on the plurality of touch electrodes.

예시적으로, 터치 패널(2300)은 표시 패널(2100)의 상부에 형성되는 아웃-셀 또는 온-셀 타입으로 구현될 수 있다. 또는 표시 패널(2100) 및 터치 패널(2300)은 동일한 반도체 기판 상에 형성되는 인-셀 타입으로 형성될 수 있다. 예시적으로, DDI(2200) 및 TDI(2300)는 하나의 집적 회로(즉, TDDIC(touch & display driving IC))로 구현되어 표시 패널(2100) 및 터치 패널(2300)을 구동할 수 있다. For example, the touch panel 2300 may be implemented as an out-cell or on-cell type formed on the display panel 2100 . Alternatively, the display panel 2100 and the touch panel 2300 may be formed in an in-cell type formed on the same semiconductor substrate. For example, the DDI 2200 and the TDI 2300 may be implemented as one integrated circuit (ie, a touch & display driving IC (TDDIC)) to drive the display panel 2100 and the touch panel 2300 .

상술된 바와 같이, 본 발명의 실시 예에 따른 표시 장치는 게이트 라인들 및 스위치 신호들을 비순차적으로 활성화시킬 수 있다. 이 때, 표시 장치는 마지막 활성 픽셀과 동일한 데이터 라인에 연결되고 동일한 픽셀 컬러를 갖는 픽셀과 연결된 게이트 라인이 활성화되도록 게이트 라인들을 활성화시킨다. 또한, 표시 장치는 마지막 활성 픽셀과 동일한 픽셀 컬러를 갖는 픽셀로 데이터 신호가 먼저 제공되도록 스위치 신호들을 활성화시킨다. 이에 따라, 표시 패널 상의 캡을 충전하는데 필요한 전력 소모 및 감마 전압 변경에 따른 전력 소모를 감소시킬 수 있다. 따라서, 소비 전력이 감소된 표시 장치 및 그것의 동작 방법이 제공된다.As described above, the display device according to an embodiment of the present invention may activate gate lines and switch signals out of sequence. At this time, the display device activates the gate lines so that the gate line connected to the same data line as the last active pixel and connected to the pixel having the same pixel color is activated. Also, the display device activates the switch signals so that the data signal is first provided to a pixel having the same pixel color as the last active pixel. Accordingly, it is possible to reduce power consumption required for charging the cap on the display panel and power consumption due to a change in gamma voltage. Accordingly, a display device with reduced power consumption and an operating method thereof are provided.

상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.The above are specific embodiments for carrying out the present invention. The present invention will include not only the above-described embodiments, but also simple design changes or easily changeable embodiments. In addition, the present invention will include techniques that can be easily modified and implemented using the embodiments. Accordingly, the scope of the present invention should not be limited to the above-described embodiments and should be defined by the claims and equivalents of the claims of the present invention as well as the claims to be described later.

100: 표시 장치 110: 픽셀 어레이
120: 게이트 드라이버 130: 스위치 드라이버
140: 소스 드라이버100: display device 110: pixel array
120: gate driver 130: switch driver
140: source driver

Claims (21)

복수의 게이트 라인들 및 복수의 데이터 라인들과 연결된 픽셀 어레이를 포함하는 표시 패널을 제어하는 디스플레이 구동 회로에 있어서,
상기 복수의 게이트 라인들을 선택적으로 구동하도록 구성된 게이트 드라이버;
상기 디스플레이 패널로 데이터를 제공하도록 구성된 소스 드라이버; 및
상기 복수의 데이터 라인들로 상기 데이터를 선택적으로 제공하도록 구성된 상기 표시 패널의 스위치 드라이버를 제어하는 스위치 신호들을 생성하도록 구성된 컨트롤러를 포함하고,
상기 스위치 드라이버는 복수의 스위치 회로들을 포함하고,
상기 복수의 스위치 회로들 각각은 상기 복수의 데이터 라인들 중 적어도 3개의 데이터 라인들과 연결되고, 상기 스위치 신호들에 응답하여, 상기 적어도 3개의 데이터 라인들 중 하나를 선택하도록 구성되고,
상기 스위치 드라이버는 상기 복수의 게이트 라인들의 활성 구간 동안, 상기 복수의 스위치 회로들 각각을 비순차적으로 활성화시키도록 구성되고,
상기 컨트롤러는, 상기 복수의 게이트 라인들이 비순차적으로 활성화되고 상기 복수의 데이터 라인들 중 동일한 데이터 라인에 연결된 동일한 픽셀 컬러를 갖는 픽셀들이 순차적으로 활성화되도록 상기 게이트 드라이버를 제어하고 상기 스위치 신호들을 생성하도록 구성되고,
상기 복수의 데이터 라인들 중 하나에 연결된 적어도 2개의 픽셀들의 픽셀 컬러는 서로 다른 디스플레이 구동 회로.
A display driving circuit for controlling a display panel including a pixel array connected to a plurality of gate lines and a plurality of data lines, the display driving circuit comprising:
a gate driver configured to selectively drive the plurality of gate lines;
a source driver configured to provide data to the display panel; and
a controller configured to generate switch signals for controlling a switch driver of the display panel configured to selectively provide the data to the plurality of data lines;
The switch driver includes a plurality of switch circuits,
each of the plurality of switch circuits is connected to at least three data lines of the plurality of data lines and is configured to select one of the at least three data lines in response to the switch signals;
The switch driver is configured to non-sequentially activate each of the plurality of switch circuits during an active period of the plurality of gate lines,
The controller controls the gate driver and generates the switch signals so that the plurality of gate lines are activated out of sequence and pixels having the same pixel color connected to the same data line among the plurality of data lines are sequentially activated composed,
and pixel colors of at least two pixels connected to one of the plurality of data lines are different from each other.
 제 1 항에 있어서,
상기 컨트롤러는 상기 복수의 데이터 라인들 각각이 활성화될 때마다 상기 복수의 데이터 라인들이 동일한 순서로 활성화되도록 상기 게이트 드라이버를 제어하고 상기 스위치 신호들을 생성하도록 구성된 디스플레이 구동 회로.
The method of claim 1,
and the controller is configured to control the gate driver and generate the switch signals so that the plurality of data lines are activated in the same order whenever each of the plurality of data lines is activated.
 제 2 항에 있어서,
상기 컨트롤러는 제1 내지 제3 스위치 신호들을 생성하도록 구성된 디스플레이 구동 회로.
3. The method of claim 2,
and the controller is configured to generate first to third switch signals.
 제 3 항에 있어서,
상기 표시 패널은 연속적으로 배치된 제1 게이트 라인, 제2 게이트 라인, 제3 게이트 라인, 제4 게이트 라인, 제5 게이트 라인, 및 제6 게이트 라인을 포함하고,
상기 컨트롤러는 상기 제1 게이트 라인, 상기 제3 게이트 라인, 상기 제2 게이트 라인, 상기 제4 게이트 라인, 상기 제6 게이트 라인, 및 상기 제5 게이트 라인의 순서로 활성화되도록 상기 게이트 드라이버를 제어하도록 구성된 디스플레이 구동 회로.
4. The method of claim 3,
the display panel includes a first gate line, a second gate line, a third gate line, a fourth gate line, a fifth gate line, and a sixth gate line which are sequentially disposed;
the controller controls the gate driver to be activated in the order of the first gate line, the third gate line, the second gate line, the fourth gate line, the sixth gate line, and the fifth gate line Constructed display driving circuit.
 제 1 항에 있어서,
상기 표시 패널은 연속적으로 배치된 제1 게이트 라인, 제2 게이트 라인, 제3 게이트 라인, 제4 게이트 라인, 제5 게이트 라인, 및 제6 게이트 라인을 포함하고,
상기 컨트롤러는 상기 제1 게이트 라인, 상기 제3 게이트 라인, 상기 제2 게이트 라인, 상기 제4 게이트 라인, 상기 제6 게이트 라인, 및 상기 제5 게이트 라인의 순서로 활성화되도록 상기 게이트 드라이버를 제어하도록 구성된 디스플레이 구동 회로.
The method of claim 1,
the display panel includes a first gate line, a second gate line, a third gate line, a fourth gate line, a fifth gate line, and a sixth gate line which are sequentially disposed;
the controller controls the gate driver to be activated in the order of the first gate line, the third gate line, the second gate line, the fourth gate line, the sixth gate line, and the fifth gate line Constructed display driving circuit.
 복수의 게이트 라인들 및 복수의 데이터 라인들과 연결된 픽셀 어레이를 포함하는 표시 패널을 제어하는 디스플레이 구동 회로에 있어서,
상기 복수의 게이트 라인들을 선택적으로 구동하도록 구성된 게이트 드라이버;
상기 표시 패널로 데이터를 제공하도록 구성된 소스 드라이버; 및
상기 복수의 데이터 라인들로 상기 데이터를 선택적으로 제공하는 상기 표시 패널의 스위치 드라이버를 제어하는 스위치 신호들을 생성하도록 구성된 컨트롤러를 포함하고,
상기 스위치 드라이버는 복수의 스위치 회로들을 포함하고,
상기 복수의 스위치 회로들 각각은 상기 복수의 데이터 라인들 중 적어도 3개의 데이터 라인들과 연결되고, 상기 스위치 신호들에 응답하여 상기 적어도 3개의 데이터 라인들 중 하나의 데이터 라인을 선택하도록 구성되고,
상기 스위치 드라이버는 상기 복수의 게이트 라인들의 활성 구간들에서 상기 복수의 스위치 회로들을 비순차적으로 활성화시키도록 구성되고,
상기 복수의 게이트 라인들은 비순차적으로 활성화되고,
상기 컨트롤러는, 상기 복수의 데이터 라인들이 상기 복수의 게이트 라인들 중 현재 활성화된 게이트 라인에 대하여 제1 순서로 활성화되고, 상기 복수의 데이트 라인들 중 다음으로 활성화된 게이트 라인에 대하여 상기 제1 순서와 다른 제2 순서로 활성화되고, 상기 복수의 데이터 라인들 중 동일한 데이터 라인에 연결되고 활성화되는 픽셀들의 순서는 동일한 픽셀 컬러를 갖는 적어도 2개의 픽셀들이 연속으로 활성화되는 것을 포함하도록, 상기 게이트 드라이버를 제어하고 상기 스위치 신호를 생성하도록 구성된 디스플레이 구동 회로.
A display driving circuit for controlling a display panel including a pixel array connected to a plurality of gate lines and a plurality of data lines, the display driving circuit comprising:
a gate driver configured to selectively drive the plurality of gate lines;
a source driver configured to provide data to the display panel; and
a controller configured to generate switch signals for controlling a switch driver of the display panel that selectively provides the data to the plurality of data lines;
The switch driver includes a plurality of switch circuits,
each of the plurality of switch circuits is connected to at least three data lines of the plurality of data lines and is configured to select one data line of the at least three data lines in response to the switch signals;
The switch driver is configured to non-sequentially activate the plurality of switch circuits in active sections of the plurality of gate lines,
The plurality of gate lines are activated out of sequence,
The controller is configured to enable the plurality of data lines in a first order with respect to a currently activated gate line among the plurality of gate lines, and in the first order with respect to a next activated gate line among the plurality of data lines. the gate driver is activated in a second order different from a display driving circuit configured to control and generate the switch signal.
 제 6 항에 있어서,
상기 적어도 2개의 픽셀들은 연속으로 활성화되는 디스플레이 구동 회로.
7. The method of claim 6,
a display driving circuit in which the at least two pixels are continuously activated.
 표시 장치에 있어서,
복수의 픽셀들을 포함하는 픽셀 어레이, 상기 픽셀 어레이와 연결된 복수의 게이트 라인들, 및 상기 픽셀 어레이와 연결된 복수의 데이터 라인들을 포함하는 표시 패널;
상기 복수의 데이터 라인들로 데이터를 선택적으로 제공하도록 구성된 스위치 드라이버; 및
상기 복수의 데이터 라인들을 선택적으로 구동하고, 상기 표시 패널로 상기 데이터를 제공하고, 상기 스위치 드라이버를 제어하는 스위치 신호들을 생성하도록 구성된 디스플레이 구동 회로를 포함하고,
상기 스위치 드라이버는 복수의 스위치 회로들을 포함하고,
상기 복수의 스위치 회로들 각각은 상기 복수의 데이터 라인들 중 적어도 3개의 데이터 라인들과 연결되고, 상기 스위치 신호들에 응답하여, 상기 적어도 3개의 데이터 라인들 중 하나를 선택하도록 구성되고,
상기 스위치 드라이버는 상기 복수의 게이트 라인들의 활성 구간들에서, 상기 복수의 스위치 회로들을 비순차적으로 활성화시키도록 구성되고,
상기 디스플레이 구동 회로는, 상기 복수의 게이트 라인들이 비순차적으로 활성화되고, 상기 복수의 데이터 라인들 중 동일한 데이터 라인과 연결되고 활성화되는 픽셀들의 순서가 동일한 픽셀 컬러를 갖는 적어도 2개의 픽셀들이 순차적으로 활성화되는 것을 포함하도록, 상기 복수의 게이트 라인들을 선택적으로 구동하고 상기 스위치 신호들을 생성하도록 구성되고,
상기 복수의 데이터 라인들 중 하나에 연결된 적어도 2개의 픽셀들의 픽셀 컬러들은 서로 다른 표시 장치.
In the display device,
a display panel including a pixel array including a plurality of pixels, a plurality of gate lines connected to the pixel array, and a plurality of data lines connected to the pixel array;
a switch driver configured to selectively provide data to the plurality of data lines; and
a display driving circuit configured to selectively drive the plurality of data lines, provide the data to the display panel, and generate switch signals for controlling the switch driver;
The switch driver includes a plurality of switch circuits,
each of the plurality of switch circuits is connected to at least three data lines of the plurality of data lines and is configured to select one of the at least three data lines in response to the switch signals;
the switch driver is configured to non-sequentially activate the plurality of switch circuits in active periods of the plurality of gate lines;
In the display driving circuit, the plurality of gate lines are non-sequentially activated, and at least two pixels connected to the same data line among the plurality of data lines and having the same pixel color are sequentially activated in the order of activated pixels. configured to selectively drive the plurality of gate lines and generate the switch signals,
Pixel colors of at least two pixels connected to one of the plurality of data lines are different from each other.
 제 8 항에 있어서,
상기 디스플레이 패널은 OLED 표시 패널인 표시 장치.
9. The method of claim 8,
The display panel is an OLED display panel.
 제 8 항에 있어서,
상기 픽셀 어레이는 펜타일(pentile) 어레이인 표시 장치.
9. The method of claim 8,
The pixel array is a pentile array.
 제 8 항에 있어서,
상기 픽셀 어레이에 포함된 상기 복수의 픽셀들 중 제1 행의 픽셀들은 순차적으로 배열된 레드 픽셀, 그린 픽셀, 블루 픽셀, 및 그린 픽셀을 포함하고, 상기 복수의 픽셀들 중 상기 제1 행과 인접한 제2 행의 픽셀들은 순차적으로 배열된 그린 픽셀, 블루 픽셀, 그린 픽셀, 및 레드 픽셀을 포함하는 표시 장치.
9. The method of claim 8,
Pixels in a first row among the plurality of pixels included in the pixel array include red pixels, green pixels, blue pixels, and green pixels sequentially arranged, and among the plurality of pixels adjacent to the first row The pixels in the second row include a green pixel, a blue pixel, a green pixel, and a red pixel sequentially arranged.
 제 8 항에 있어서,
상기 픽셀 어레이에 포함된 상기 복수의 픽셀들 중 제1 행의 픽셀들은 순차적으로 배열된 레드 픽셀, 그린 픽셀, 블루 픽셀, 및 그린 픽셀을 포함하고, 상기 복수의 픽셀들 중 상기 제1 행과 인접한 제2 행의 픽셀들은 순차적으로 배열된 블루 픽셀, 그린 픽셀, 레드 픽셀, 및 그린 픽셀을 포함하는 표시 장치.
9. The method of claim 8,
Pixels in a first row among the plurality of pixels included in the pixel array include red pixels, green pixels, blue pixels, and green pixels sequentially arranged, and among the plurality of pixels adjacent to the first row The pixels in the second row include a blue pixel, a green pixel, a red pixel, and a green pixel sequentially arranged.
 제 8 항에 있어서,
상기 픽셀 어레이는 스트라이프 픽셀 구조를 포함하는 표시 장치.
9. The method of claim 8,
wherein the pixel array includes a stripe pixel structure.
 제 8 항에 있어서,
상기 픽셀 어레이는 S-스트라이프 픽셀 구조를 포함하는 표시 장치.
9. The method of claim 8,
wherein the pixel array includes an S-stripe pixel structure.
 제 8 항에 있어서,
상기 픽셀 어레이는 델타 픽셀 구조를 포함하는 표시 장치.
9. The method of claim 8,
wherein the pixel array includes a delta pixel structure.
 제 8 항에 있어서,
상기 디스플레이 구동 회로는, 상기 복수의 게이트 라인들 각각이 활성화될 때마다 동일한 순서로 상기 복수의 데이터 라인들이 활성화되도록, 상기 복수의 게이트 라인들을 선택적으로 구동하고 상기 스위치 신호들을 생성하는 표시 장치.
9. The method of claim 8,
The display driving circuit is configured to selectively drive the plurality of gate lines and generate the switch signals so that the plurality of data lines are activated in the same order whenever each of the plurality of gate lines is activated.
 제 16 항에 있어서,
상기 디스플레이 구동 회로는 제1 내지 제3 스위치 신호들을 생성하도록 구성된 표시 장치.
17. The method of claim 16,
The display driving circuit is configured to generate first to third switch signals.
 삭제delete 삭제delete 삭제delete 삭제delete
KR1020170080528A 2017-04-11 2017-06-26 Display panel, display device, and operation method of display device KR102368950B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/869,835 US10777114B2 (en) 2017-04-11 2018-01-12 Display panel, display device, and operation method of display device
CN201810321616.7A CN108694907B (en) 2017-04-11 2018-04-11 Control integrated circuit for display panel, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170046853 2017-04-11
KR20170046853 2017-04-11

Publications (2)

Publication Number Publication Date
KR20180115198A KR20180115198A (en) 2018-10-22
KR102368950B1 true KR102368950B1 (en) 2022-03-04

Family

ID=64102567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170080528A KR102368950B1 (en) 2017-04-11 2017-06-26 Display panel, display device, and operation method of display device

Country Status (1)

Country Link
KR (1) KR102368950B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107674B1 (en) * 2005-05-30 2012-01-30 엘지디스플레이 주식회사 Demultiplexer of Liquid Crystal Display and Driving Method thereof
US20100141693A1 (en) * 2007-04-24 2010-06-10 Tae-Joong Lee Organic light-emitting display apparatus and method for driving the same
KR102219667B1 (en) * 2014-09-17 2021-02-24 엘지디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR20180115198A (en) 2018-10-22

Similar Documents

Publication Publication Date Title
CN108694907B (en) Control integrated circuit for display panel, and display device
US10546540B1 (en) Displays with multiple scanning modes
TWI716757B (en) Oled display panel and oled display device comprising the same
US10078980B2 (en) Data driver, display driving circuit, and operating method of display driving circuit
EP3929993A1 (en) Display panel and drive method therefor, and display apparatus
KR100491205B1 (en) Display
KR102512480B1 (en) Display device
EP3174039A1 (en) Display device and method for manufacturing the same
KR102135451B1 (en) Electronic Device, Driver of Display Device, Communications Device including thereof and Display System
KR102419979B1 (en) Display device, electronic device, and toggling circuit
CN110853576B (en) Display substrate and display device
US11488527B2 (en) Display device capable of discharging residual charges
US11120748B2 (en) Display device
KR20210082702A (en) Display device, driving circuit and driving method
KR102368950B1 (en) Display panel, display device, and operation method of display device
KR102581718B1 (en) Display device
CN113129826A (en) Organic light emitting diode display device and driving method thereof
EP4038604A1 (en) Display panel structure with uni-color data lines
US11996046B2 (en) Display panel and operation method thereof
CN219738515U (en) Display device
KR20190078181A (en) Display device and method of driving thereof
KR102681064B1 (en) Organic light emitting diode display device
WO2023240522A1 (en) Display panel assembly and driving method therefor, and display apparatus
KR102473508B1 (en) Organic light emitting display device
KR20240065845A (en) Touch display device and display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right