KR102366782B1 - 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 - Google Patents

마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 Download PDF

Info

Publication number
KR102366782B1
KR102366782B1 KR1020197002911A KR20197002911A KR102366782B1 KR 102366782 B1 KR102366782 B1 KR 102366782B1 KR 1020197002911 A KR1020197002911 A KR 1020197002911A KR 20197002911 A KR20197002911 A KR 20197002911A KR 102366782 B1 KR102366782 B1 KR 102366782B1
Authority
KR
South Korea
Prior art keywords
layer
light
low
nitridation
mask
Prior art date
Application number
KR1020197002911A
Other languages
English (en)
Other versions
KR20190033546A (ko
Inventor
히로아키 시시도
야스타카 호리고메
Original Assignee
호야 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호야 가부시키가이샤 filed Critical 호야 가부시키가이샤
Publication of KR20190033546A publication Critical patent/KR20190033546A/ko
Application granted granted Critical
Publication of KR102366782B1 publication Critical patent/KR102366782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G03F1/58—Absorbers, e.g. of opaque materials having two or more different absorber layers, e.g. stacked multilayer absorbers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G03F7/2006—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light using coherent light; using polarised light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2053—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a laser
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70008—Production of exposure light, i.e. light sources
    • G03F7/70025—Production of exposure light, i.e. light sources by lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Drying Of Semiconductors (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

본 발명에 의한 마스크 블랭크는, 투광성 기판 상에 차광막을 구비한다. 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며, 고질화층과 저질화층으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조를 포함한다. 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된다. 고질화층은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이상이다. 저질화층은, 질소의 함유량이 50 원자％ 미만이고, 두께가 상기 고질화층의 두께의 2배 이상이다.

Description

마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
본 발명은, 마스크 블랭크, 그 마스크 블랭크를 이용하여 제조된 전사용 마스크 및 그 제조 방법에 관한 것이다. 또, 본 발명은, 상기의 전사용 마스크를 이용한 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 포토리소그래피법을 이용하여 미세 패턴의 형성이 행해지고 있다. 통상, 이 미세 패턴의 형성에는 몇 장의 전사용 마스크가 사용된다. 반도체 디바이스의 패턴을 미세화함에 있어서는, 전사용 마스크에 형성되는 마스크 패턴의 미세화에 더하여, 포토리소그래피에서 사용되는 노광 광원의 파장의 단파장화가 필요해진다. 근래, 반도체 디바이스를 제조할 때의 노광 광원에 ArF 엑시머 레이저(파장 193nm)를 적용하는 경우가 증가해 오고 있다.
전사용 마스크는, 투광성 기판 상에 전사 패턴을 갖는 박막을 구비한 구성의 것이 일반적이다. 특허문헌 1에서는, 포토마스크(전사용 마스크)의 박막에 몰리브덴 실리사이드(MoSi)계 재료가 적용된 것이 개시되어 있다. 그러나, 특허문헌 1에 개시되어 있는 바와 같이, 이 MoSi계 막은, ArF 엑시머 레이저의 노광광에 대한 내성(이른바 ArF 내광성)이 낮다는 것이 근래 판명되어 있다.
한편, 특허문헌 2에서는, SiNx의 위상 시프트막을 구비하는 위상 시프트 마스크가 개시되어 있고, 특허문헌 3에서는, SiN계 재료의 위상 시프트막은 높은 ArF 내광성을 갖는 것이 확인된 것이 기록되어 있다. 다른 한편, 특허문헌 4에는, 차광막의 흑(黑)결함 부분에 대하여, 이불화크세논(XeF2) 가스를 공급하면서, 그 부분에 전자선을 조사함으로써 흑결함 부분을 에칭하여 제거하는 결함 수정 기술(이하, 이와 같은 전자선 등의 하전(荷電) 입자를 조사하여 행하는 결함 수정을 단지 EB 결함 수정이라고 한다.)이 개시되어 있다.
일본국 특개2010-217514호 공보 일본국 특개평8-220731호 공보 일본국 특개2016-18192호 공보 일본국 특표2004-537758호 공보
특허문헌 3에 개시되어 있는 바와 같이, SiN계 재료의 박막은 높은 ArF 내광성을 갖고 있다. 특허문헌 3에서는, SiN계 재료의 박막을 위상 시프트 마스크의 위상 시프트막에 적용하고 있지만, SiN계 재료의 박막을 바이너리 마스크의 차광막에 적용하는 것을 검토해 보았다. 차광막은, 위상 시프트막과는 요구되는 광학 특성이 크게 다르다. 차광막은, 소정의 광학 농도를 보다 얇은 막두께로 만족시키는 것이 바람직하다고 여겨지고 있다. 그래서, 질소 함유량을 극력 줄인 SiN계 재료의 단층 구조의 박막을 차광막에 적용하는 것을 검토해 보았다. 그러나, 이와 같은 차광막을 갖는 마스크 블랭크는, 그 마스크 블랭크를 이용하여 전사용 마스크를 제조하는 과정에서 차광막의 흑결함 부분에 대하여 EB 결함 수정을 행할 때에, 차광막과 투광성 기판의 경계를 검출하기 위한 에칭 종점의 검출이 용이하지 않다는 문제가 발생하는 것이 판명되었다.
EB 결함 수정에서는, 흑결함에 대하여 전자선을 조사했을 때에, 조사를 받은 부분으로부터 방출되는 오제 전자, 2차 전자, 특성 X선, 후방 산란 전자 중 적어도 하나를 검출하고, 그 변화를 관찰함으로써 수정의 종점을 검출하고 있다. 예를 들면, 전자선의 조사를 받은 부분으로부터 방출되는 오제 전자를 검출하는 경우에는, 오제 전자 분광법(AES)에 의해, 주로 재료 조성의 변화를 관찰하고 있다. 또, 2차 전자를 검출하는 경우에는, 주사형 전자현미경(SEM) 상(像)으로부터 주로 표면 형상의 변화를 관찰하고 있다. 또한, 특성 X선을 검출하는 경우에는, 에너지 분산형 X선 분광법(EDX)이나 파장 분산 X선 분광법(WDX)에 의해, 주로 재료 조성의 변화를 관찰하고 있다. 후방 산란 전자를 검출하는 경우에는, 전자선 후방 산란 회절법(EBSD)에 의해, 주로 재료의 조성이나 결정 상태의 변화를 관찰하고 있다.
특허문헌 3에 개시되어 있는 바와 같이, SiNx의 위상 시프트막의 패턴을 구비한 위상 시프트 마스크에 대하여 EB 결함 수정을 행하는 경우, 위상 시프트막과 투광성 기판 사이에서의 종점 검출은, 막두께 방향에 있어서의 수정의 진행에 수반하는 질소의 검출 강도의 저하로부터 산소의 검출 강도의 상승으로의 변화를 관찰하여 판정하게 된다. 그러나, EB 결함 수정 시의 처리실 내는 거의 진공의 상태가 되지만, 그래도 질소나 산소의 검출은 외란(外亂) 등의 영향을 받기 쉽다. SiN계 재료의 위상 시프트막의 경우는, 적은 질소 함유량으로는 EB 결함 수정 시의 질소의 검출 강도를 얻기 어렵다. 마찬가지로, 질소 함유량이 적은 SiN계 재료의 단층 구조로 이루어지는 차광막의 경우도, EB 결함 수정 시에 있어서의 질소의 검출 강도가 낮아, 종점 검출이 용이하지 않다.
이 문제를 고려하여, 차광막을 질소 함유량이 많은 질화 규소로 이루어지는 층과 질소 함유량이 적은 질화 규소로 이루어지는 층의 2층 구조로서 검증해 보았다. 그 결과, EB 결함 수정 시의 종점 검출의 감도를 향상시킬 수는 있었다. 그러나, EB 결함 수정을 행한 개소의 차광막의 측벽 형상을 확인한바, 질소 함유량이 많은 층의 측벽에 비하여 질소 함유량이 적은 층의 측벽이 크게 파고들어 제거되어 버리고 있었다. 즉, 차광막의 EB 결함 수정을 행한 개소의 패턴의 측벽 형상에 큰 단차가 발생하고 있고, 이와 같은 큰 단차는, 차광막의 패턴의 CD(Critical Dimension) 정밀도의 저하로 이어지기 때문에 문제가 되고 있었다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것이며, 투광성 기판 상에 차광막을 구비한 마스크 블랭크에 있어서, 차광막을 질소 함유량이 많은 SiN계 재료로 형성되는 고질화층과 질소 함유량이 적은 SiN계 재료로 형성되는 저질화층의 적층 구조로 한 경우라도, 차광막의 EB 결함 수정을 행한 개소의 패턴 측벽 형상에 발생하는 단차가 저감되어 있는 마스크 블랭크를 제공하는 것을 목적으로 하고 있다.
또, 본 발명은, 이 마스크 블랭크를 이용하여 제조되는 전사용 마스크를 제공하는 것을 목적으로 하고 있다.
또한, 본 발명은, 이와 같은 전사용 마스크를 제조하는 방법을 제공하는 것을 목적으로 하고 있다.
그리고, 본 발명은, 이와 같은 전사용 마스크를 이용한 반도체 디바이스의 제조 방법을 제공하는 것을 목적으로 하고 있다.
상기의 과제를 해결하기 위해, 본 발명은 이하의 구성을 갖는다.
(구성 1)
투광성 기판 상에, 차광막을 구비한 마스크 블랭크로서,
상기 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며,
상기 차광막은, 고질화층과 저질화층으로 이루어지는 1세트(組)의 적층 구조를 3세트 이상 갖는 구조를 포함하고,
상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료, 또는 상기 재료에 반(半)금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성되며,
상기 고질화층은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이하이며,
상기 저질화층은, 질소의 함유량이 50 원자％ 미만이고,
상기 저질화층의 두께는, 상기 고질화층의 두께의 2배 이상인 것을 특징으로 하는 마스크 블랭크.
(구성 2)
상기 고질화층 및 저질화층은, 동일 구성 원소로 이루어지는 것을 특징으로 하는 구성 1에 기재한 마스크 블랭크.
(구성 3)
상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료로 형성되어 있는 것을 특징으로 하는 구성 1 또는 2에 기재한 마스크 블랭크.
(구성 4)
상기 적층 구조는, 투광성 기판측으로부터 고질화층과 저질화층이 이 순서로 적층되어 있는 것을 특징으로 하는 구성 1 내지 3 중 어느 것에 기재한 마스크 블랭크.
(구성 5)
상기 차광막은, 상기 투광성 기판으로부터 가장 떨어진 위치에, 규소, 질소 및 산소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층을 구비하는 것을 특징으로 하는 구성 1 내지 4 중 어느 것에 기재한 마스크 블랭크.
(구성 6)
상기 차광막 상에, 하드 마스크막을 구비하는 것을 특징으로 하는 구성 1 내지 5 중 어느 것에 기재한 마스크 블랭크.
(구성 7)
투광성 기판 상에, 전사 패턴을 갖는 차광막을 구비한 전사용 마스크로서,
상기 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며,
상기 차광막은, 고질화층과 저질화층으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조를 포함하고,
상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성되며,
상기 고질화층은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이하이며,
상기 저질화층은, 질소의 함유량이 50 원자％ 미만이고,
상기 저질화층의 두께는, 상기 고질화층의 두께의 2배 이상인 것을 특징으로 하는 전사용 마스크.
(구성 8)
상기 고질화층 및 저질화층은, 동일 구성 원소로 이루어지는 것을 특징으로 하는 구성 7에 기재한 전사용 마스크.
(구성 9)
상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료로 형성되어 있는 것을 특징으로 하는 구성 7 또는 8에 기재한 전사용 마스크.
(구성 10)
상기 적층 구조는, 투광성 기판측으로부터 고질화층과 저질화층이 이 순서로 적층되어 있는 것을 특징으로 하는 구성 7 내지 9 중 어느 것에 기재한 전사용 마스크.
(구성 11)
상기 차광막은, 상기 투광성 기판으로부터 가장 떨어진 위치에, 규소, 질소 및 산소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층을 구비하는 것을 특징으로 하는 구성 7 내지 10 중 어느 것에 기재한 전사용 마스크.
(구성 12)
구성 6에 기재한 마스크 블랭크를 이용한 전사용 마스크의 제조 방법으로서,
드라이 에칭에 의해 상기 하드 마스크막에 전사 패턴을 형성하는 공정과,
상기 전사 패턴을 갖는 하드 마스크막을 마스크로 하는 드라이 에칭에 의해 상기 차광막에 전사 패턴을 형성하는 공정과,
상기 하드 마스크막을 제거하는 공정을 구비하는 것을 특징으로 하는 전사용 마스크의 제조 방법.
(구성 13)
구성 7 내지 11 중 어느 것에 기재한 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
(구성 14)
구성 12에 기재한 전사용 마스크의 제조 방법에 의해 제조된 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
본 발명의 마스크 블랭크는, 차광막이 고질화층과 저질화층으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조를 포함하고, 고질화층 및 저질화층이 규소 및 질소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성되며, 고질화층의 질소의 함유량이 50 원자％ 이상이고, 또한 두께가 10nm 이하이며, 저질화층의 질소의 함유량이 50 원자％ 미만이고, 저질화층의 두께가 고질화층의 두께의 2배 이상인 것을 특징으로 하고 있다. 이와 같은 구조의 마스크 블랭크로 함으로써, 차광막의 ArF 내광성을 높이면서, 차광막에 대하여 EB 결함 수정을 행하였을 때의 차광막과 투광성 기판 사이의 종점 검출을 하기 쉽게 할 수 있어, EB 결함 수정을 행한 개소의 차광막의 패턴 측벽 형상에 발생하는 단차를 저감할 수 있다.
또, 본 발명의 전사용 마스크는, 전사 패턴을 갖는 차광막이 상기의 본 발명의 마스크 블랭크의 차광막과 마찬가지의 구성으로 하고 있는 것을 특징으로 하고 있다. 이와 같은 전사용 마스크로 함으로써, 차광막의 ArF 내광성이 높은 것에 더하여, 이 전사용 마스크의 제조 도중에 차광막의 흑결함 부분에 대하여 EB 결함 수정을 행한 경우에 있어서도, 흑결함 부분의 종점을 검출하기 쉬워, 흑결함 근방의 투광성 기판의 표면이 과도하게 굴입(掘入)되는 것을 억제할 수 있다. 또, 이 EB 결함 수정을 행한 개소의 차광막의 패턴 측벽 형상에 발생하는 단차를 저감할 수 있다. 이 때문에, 본 발명의 전사용 마스크는 높은 전사 정밀도를 갖는다.
도 1은 본 발명의 실시형태에 있어서의 마스크 블랭크의 구성을 나타내는 단면도이다.
도 2는 본 발명의 실시형태에 있어서의 전사용 마스크의 제조 공정을 나타내는 단면도이다.
우선, 본 발명의 완성에 이른 경위를 서술한다. 본 발명자들은, 마스크 블랭크의 차광막을 질소 함유량이 많은 SiN계 재료(질소 함유량이 50 원자％ 이상)로 형성되는 고질화층과 질소 함유량이 적은 SiN계 재료(질소 함유량이 50 원자％ 미만)로 형성되는 저질화층의 적층 구조로 하고, ArF 내광성을 대폭으로 높이면서, EB 결함 수정을 행하였을 때의 차광막과 투광성 기판 사이의 종점 검출을 하기 쉽게 한 경우에 있어서, 차광막의 EB 결함 수정을 행한 개소의 패턴 측벽 형상에 발생하는 단차를 저감하는 수단에 대해서 예의 연구를 행하였다.
처음에, 포이즌 모드의 성막 조건으로 형성된 질소 함유량이 많은 SiN계 재료의 고질화층과 메탈 모드의 성막 조건으로 형성된 질소 함유량이 적은 SiN계 재료의 저질화층의 각각에 있어서의 EB 결함 수정의 수정 레이트(피(被)수정층의 두께/수정 시간＝단위시간당 피수정층의 수정량(단위시간당 피수정층의 제거되는 두께). 이하 동일)를 측정했다. 구체적으로는, 투광성 기판 상에 포이즌 모드의 성막 조건으로 질소 함유량이 많은 SiN 막만 형성하고, 그 SiN 막에 대하여 EB 결함 수정을 행하여, 고질화층의 수정 레이트를 측정했다. 다음으로, 다른 투광성 기판 상에 메탈 모드의 성막 조건으로 질소 함유량이 적은 SiN 막만 형성하고, 그 SiN 막에 대하여 EB 결함 수정을 행하여, 저질화층의 수정 레이트를 측정했다. 그 결과, 질소 함유량이 적은 SiN계 재료의 저질화층의 수정 레이트는, 질소 함유량이 많은 SiN계 재료의 고질화층의 수정 레이트에 비하여 대폭으로 빠른 것이 판명되었다.
규소계 재료막의 EB 결함 수정은, XeF2 등의 비여기(非勵起) 상태의 가스가 그 흑결함 부분에 흡착되고, 가스 중의 불소가 분리되어, 그 불소가 비교적 저비점의 규소의 불화물을 생성하여 휘발한다는 메커니즘을 이용한 것이다. EB 결함 수정은, 흑결함 부분의 박막에 전자선을 조사하여 그 흑결함 부분의 규소를 여기시킨다. 이것에 의해, 흑결함 부분 이외의 규소보다도 불화물을 생성하기 쉽게 하여, 흑결함 부분의 규소를 우선적으로 휘발시켜, 흑결함을 제거할 수 있다.
이 EB 결함 수정은, 흑결함 부분의 차광막의 표면으로부터 차광막과 투광성 기판의 계면을 향하여 제거해가는 것이다. EB 결함 수정 시, 비여기 상태의 불소계 가스는, 흑결함 부분에 대하여 공급되지만, 필연적으로 그 불소계 가스는 흑결함 부분의 주변에도 공급된다. 이 때문에, 비여기 상태의 불소계 가스의 흡착은, 흑결함 부분의 차광막의 표면에 흡착할 뿐만 아니라, 패턴 측벽에도 흡착한다. 또, EB 결함 수정 시, 전자선은, 흑결함 부분의 차광막의 표면에 조사되어, 그 표면 근방의 규소가 가장 여기되지만, 측벽측의 영역의 규소도 어느 정도 여기된다.
투광성 기판 상에, SiN계 재료의 고질화층과 저질화층이 이 순서로 적층된 차광막의 패턴의 흑결함 부분에 대하여 EB 결함 수정을 행하는 경우, 전자선은 저질화층의 표면을 향하여 조사되기 때문에, 저질화층의 표면으로부터 저질화층과 고질화층의 계면을 향하는 방향(층의 두께 방향)에서 우선적으로 제거된다. 흑결함 부분의 저질화층이 제거된 후에는, 전자선이 조사되는 고질화층의 표면이 우선적으로 제거된다. 이때, 흑결함 부분이 제거된 후의 저질화층의 패턴 측벽에도 비여기 상태의 불소계 가스가 흡착한다. 이 불소계 가스가 흡착하고 있는 저질화층의 부분은, 전자선의 영향을 강하게 받기 때문에, 규소가 어느 정도 여기한 상태가 되기 쉽다. 이 때문에, 흑결함 부분이 제거된 후에 노출하는 저질화층의 패턴 측벽은,층의 두께 방향의 수정 레이트에 비하여 느린 수정 레이트이기는 하지만, 흑결함 부분의 차광막에 대한 EB 결함 수정이 끝날 때까지의 동안에, 측벽으로부터 패턴의 내측을 향하여 의도하지 않은 제거가 계속되는 것은 피하기 어렵다. SiN계 재료의 고질화층과 저질화층이 적층된 적층 구조를 갖는 차광막의 패턴의 흑결함 부분에 대하여 EB 결함 수정을 행하였을 때에, 그 패턴 측벽에 단차가 발생하는 것은, 이상과 같은 메커니즘에 기인하는 것이라고 생각된다.
차광막의 흑결함 부분에 대한 EB 결함 수정 시에, 저질화층의 패턴 측벽이 과도하게 제거되는 메커니즘으로부터 생각하면, 차광막의 흑결함을 EB 결함 수정으로 제거하는 시간을 단축할 수 있으면, 저질화층의 패턴 측벽이 계속 제거되는 시간이 짧아져, EB 결함 수정 후에 있어서의 차광막의 패턴 측벽의 단차의 발생을 저감할 수 있다고 할 수 있다. 상기의 검증 결과로부터, 질소 함유량이 적은 SiN계 재료의 저질화층의 수정 레이트에 비하여, 질소 함유량이 많은 SiN계 재료의 고질화층의 수정 레이트가 대폭으로 느린 것이 이미 판명되어 있다. 그래서, 본 발명자들은, SiN계 재료의 고질화층의 수정 레이트를 향상시키는 수단에 대해서 연구를 행하였다. 그 결과, 저질화층과 고질화층의 조합의 수를 1세트(2층 구조)의 적층 구조로 한 차광막에 비하여, 저질화층과 고질화층의 조합의 수를 3세트(6층 구조)의 적층 구조로 한 차광막 쪽이, EB 결함 수정의 수정 레이트가 분명히 빠른 것이 판명되었다.
2층 구조의 차광막에 있어서의 고질화층의 막두께와 6층 구조의 차광막에 있어서의 3개의 고질화층의 합계 막두께의 차이는 거의 없고, 2층 구조의 차광막에 있어서의 저질화층의 막두께와 6층 구조의 차광막에 있어서의 3개의 저질화층의 합계 막두께와의 차이도 거의 없었던 점에서, 2층 구조의 차광막과 6층 구조의 차광막 사이에서의 EB 결함 수정의 수정 레이트의 차이는, 계산상은 거의 없을 것이었다. 이 결과에 입각하여, 고질화층과 저질화층의 조합을 2세트 설치한 구조(4층 구조)의 차광막을, 고질화층의 합계 막두께와 저질화층의 합계 막두께가 모두 2층 구조 및 6층 구조의 차광막과 거의 동일해지도록 조정하여 투광성 기판의 위에 형성하고, 그 차광막에 대하여 EB 결함 수정을 행하여, EB 결함 수정의 수정 레이트를 측정했다. 그 결과, 이 4층 구조의 차광막과 2층 구조의 차광막 사이에서의 EB 결함 수정의 수정 레이트의 차이는 상당히 작고, 6층 구조의 차광막과 4층 구조의 차광막 사이에서의 EB 결함 수정의 수정 레이트와 같은 현저한 차이로는 되지 않았다. 4층 구조의 차광막과 6층 구조의 차광막 사이에서의 차이점은, 고질화층과 저질화층의 두께 이외에는 거의 없다.
본 발명자들은, 이 결과에 입각하여, 고질화층과 저질화층의 조합을 3세트 이상 갖는 구조의 차광막에 있어서의 고질화층과 저질화층의 각 막두께의 최적의 조건에 대해서 연구를 행하였다. 그 결과, 고질화층의 두께를 10nm 이하로 하고, 저질화층의 두께를 고질화층의 두께의 2배 이상으로 함으로써, EB 결함 수정 시의 패턴 측벽에 발생하는 단차의 발생을 저감하면서, 차광막의 원하는 차광 성능(광학 농도)을 확보한 다음 차광막의 전체 막두께를 그 차광막에 미세 패턴을 형성하는 것이 가능한 정도의 두께로 억제할 수 있다는 결론에 이르렀다.
즉, 본 발명의 마스크 블랭크는, 투광성 기판 상에 차광막을 구비한 마스크 블랭크로서, 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며, 차광막은, 고질화층과 저질화층으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조를 포함하고, 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성되며, 고질화층은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이하이며, 저질화층은, 질소의 함유량이 50 원자％ 미만이고, 저질화층의 두께는, 상기 고질화층의 두께의 2배 이상인 것을 특징으로 하는 것이다.
상기의 구성의 차광막으로 함으로써, EB 결함 수정의 수정 레이트가 빨라지는 이유에 대해서 검토한바, 이하의 것에 의한 것으로 추찰된다. 또, 이하의 추찰은, 본 발명의 출원 시점에 있어서의 본 발명자들의 추측에 의거한 것이며, 본 발명의 범위를 하등 제한하는 것은 아니다. 차광막을 포함하는 마스크 블랭크에 있어서의 패턴 형성용의 박막은, 에칭으로 패턴을 형성했을 때의 패턴 엣지 러프니스가 양호해지는 등의 이유로부터 아몰퍼스 구조인 것이 가장 바람직하다고 여겨지고 있다. 그 박막을 아몰퍼스 구조로 하는 것이 어려운 조성인 경우는, 아몰퍼스 구조와 미결정(微結晶) 구조가 혼재한 상태로 하는 경우도 있다.
규소계 재료막의 EB 결함 수정은, XeF2 등의 비여기 상태의 가스 중의 불소가 그 흑결함 부분에 흡착되고, 가스 중의 불소가 분리되어, 그 불소가 비교적 저비점의 규소의 불화물을 생성하여 휘발한다는 메커니즘을 이용한 것이다. EB 결함 수정은, 흑결함 부분의 박막에 전자선을 조사하여 그 흑결함 부분의 규소를 여기시킨다. 이것에 의해, 흑결함 부분 이외의 규소보다도 불화물을 생성하기 쉽게 하여, 흑결함 부분의 규소를 우선적으로 휘발시켜, 흑결함을 제거할 수 있다. EB 결함 수정의 경우, 흑결함 부분의 규소가 결정 구조를 갖고 있지 않은, 즉 아몰퍼스 구조인 편이 규소의 불화물을 생성하기 쉬워, 흑결함 부분이 제거되기 쉬운 경향이 있다.
차광막의 저질화층은, 질소 함유량이 50 원자％ 미만이고, 질소 함유량이 50 원자％ 이상인 고질화층에 비하면 층 내의 규소가 아몰퍼스 구조로 되어 있는 비율이 비교적 크다고 생각된다. 이 때문에, 동일 질화 규소계 재료라도 저질화층은, 고질화층에 비하여 EB 결함 수정의 수정 레이트가 대폭으로 빨라지는 것으로 생각된다. 한편, 질소 함유량이 50 원자％ 이상인 고질화층은, 층 내의 규소가 미결정 구조로 되어 있는 비율이 비교적 크다.
본 발명의 6층 구조의 차광막은, 2개의 저질화층 사이에 끼인 고질화층이 적어도 2개 존재한다. 그 끼인 고질화층은, 스퍼터링법에 의해 그 하측의 저질화층의 표면에 스퍼터 입자가 입사하여 퇴적해 감으로써 형성된다. 이때, 하측의 저질화층과 고질화층 사이에, 두께는 상당히 얇지만(0.1∼2nm 정도) 저질화층의 구성 원소와 고질화층의 구성 원소가 혼재하는 혼합 영역이 형성된다. 혼합 영역은, 그 영역 내의 규소가 아몰퍼스 구조로 되어 있는 비율이 고질화층에 비하여 높아진다. 마찬가지로, 고질화층이 형성된 상태에서 스퍼터링법에 의해 상측의 저질화층이 형성될 때, 그 고질화층과 상측의 저질화층 사이에도 혼합 영역이 형성된다. 이들 혼합 영역은, 고질화층보다도 층 내의 규소가 아몰퍼스 구조로 되어 있는 비율이 높은 점에서, 고질화층에 비하여 EB 결함 수정의 수정 레이트가 빨라지는 것으로 생각된다. 이들 혼합 영역의 두께는, 고질화층 및 저질화층의 두께가 바뀜으로써 크게 바뀌는 것은 아니다. 또, 이들 혼합 영역은, 차광막에 대하여 후술의 가열 처리 또는 광조사 처리를 행하였을 때에 조금이기는 하지만 커진다.
4층 구조의 차광막의 경우, 6층 구조의 차광막에 비하여, 저질화층과 고질화층이 접하는 수가 적기 때문에, 혼합 영역이 형성되는 수가 적다. 6층 구조의 차광막과 4층 구조의 차광막에서 고질화층의 합계의 두께를 동일하게 한 경우라도, 혼합 영역을 제외한 고질화층의 합계의 두께는, 4층 구조의 차광막에 비하여 6층 구조의 차광막 쪽이 상당히 얇아진다. 이 때문에, 혼합 영역을 제외한 고질화층의 합계의 두께를 EB 결함 수정으로 제거하는 시간은, 4층 구조의 차광막의 경우에 비하여, 6층 구조의 차광막 쪽이 대폭으로 짧아지는 것으로 추측된다.
다음으로, 본 발명의 각 실시형태에 대해서 설명한다. 도 1은, 본 발명의 실시형태에 관계되는 마스크 블랭크(100)의 구성을 나타내는 단면도이다. 도 1에 나타내는 마스크 블랭크(100)는, 투광성 기판(1) 상에, 차광막(2) 및 하드 마스크막(3)이 이 순서로 적층된 구조를 갖는다.
투광성 기판(1)은, 합성 석영 유리 외에, 석영 유리, 알루미노실리케이트 유리, 소다 라임 유리, 저열팽창 유리(SiO2-TiO2 유리 등) 등으로 형성할 수 있다. 이들 중에서도, 합성 석영 유리는, ArF 엑시머 레이저광(파장 193nm)에 대한 투과율이 높아, 마스크 블랭크의 투광성 기판을 형성하는 재료로서 특히 바람직하다.
차광막(2)은, 바이너리 마스크의 차광막의 패턴에 요구되는 차광 성능을 만족시키기 위해서는, ArF 엑시머 레이저의 노광광(이하, ArF 노광광이라고 한다.)에 대한 광학 농도가 2.5 이상인 것이 요구된다. 차광막(2)은, ArF 노광광에 대한 광학 농도가 2.8 이상이면 바람직하고, 3.0 이상이면 보다 바람직하다.
본 발명의 차광막(2)은, 고질화층(22)과 저질화층(21)으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조(6층 구조)가 적어도 포함된다. 도 1의 차광막(2)은, 고질화층(22)과 저질화층(21)으로 이루어지는 1세트의 적층 구조를 5세트 구비하는 것이다. 이 차광막(2)은, 투광성 기판(1)측으로부터 고질화층(22)과 저질화층(21)이 이 순서로 적층된 1세트의 적층 구조를 5세트 구비하고, 최상의 저질화층(21)의 위에 최상층(23)이 추가로 적층된 구조를 갖고 있다.
고질화층(22) 및 저질화층(21)은, 규소 및 질소로 이루어지는 재료, 또는 규소 및 질소로 이루어지는 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된다. 고질화층(22) 및 저질화층(21)에는, ArF 노광광에 대한 내광성이 저하하는 요인이 될 수 있는 전이 금속은 함유하지 않는다. 또, 고질화층(22) 및 저질화층(21)에는, 전이 금속을 제외한 금속 원소에 대해서도, ArF 노광광에 대한 내광성이 저하하는 요인이 될 수 있는 가능성은 부정할 수 없기 때문에, 함유시키지 않는 것이 바람직하다. 고질화층(22) 및 저질화층(21)은, 규소에 더하여, 어느 반금속 원소를 함유해도 된다. 반금속 원소로는, 붕소, 규소, 게르마늄, 비소, 안티몬 및 텔루르 등을 들 수 있다. 이 반금속 원소 중에서도, 붕소, 게르마늄, 안티몬 및 텔루르로부터 선택되는 1 이상의 원소를 함유시키면, 스퍼터링 타겟으로서 이용하는 규소의 도전성을 높이는 것을 기대할 수 있기 때문에, 바람직하다.
고질화층(22) 및 저질화층(21)은, 질소에 더하여, 어느 비금속 원소를 함유해도 된다. 여기서, 본 발명에 있어서의 비금속 원소는, 협의의 비금속 원소(질소, 탄소, 산소, 인, 유황, 셀렌), 할로겐 및 귀(貴)가스를 포함하는 것을 말한다. 이 비금속 원소 중에서도, 탄소, 불소 및 수소로부터 선택되는 1 이상의 원소를 함유시키면 바람직하다. 고질화층(22) 및 저질화층(21)은, 산소의 함유량을 10 원자％ 이하로 억제하는 것이 바람직하고, 5 원자％ 이하로 하는 것이 보다 바람직하며, 적극적으로 산소를 함유시키는 것을 하지 않는(X선 광전자 분광법 등에 의한 조성 분석을 행하였을 때에 검출 하한치 이하.) 것이 더욱 바람직하다. 질화 규소계 재료막에 산소를 함유시키면, 소쇠(消衰) 계수(k)가 크게 저하하는 경향이 있으며, 차광막(2)의 전체의 두께가 두꺼워져 버린다. 또, 고질화층(22) 및 저질화층(21)은, 규소 및 질소의 합계 함유량이 97 원자％ 이상인 것이 바람직하고, 98 원자％ 이상이면 보다 바람직하다.
투광성 기판(1)은, 합성 석영 유리 등의 SiO2를 주성분으로 하는 재료로 형성되어 있는 것이 일반적이다. 고질화층(22) 및 저질화층(21) 중 어느 것이 투광성 기판(1)의 표면에 접하여 형성되는 경우, 그 층이 산소를 함유하면, 산소를 포함하는 질화 규소계 재료막의 조성과 유리의 조성과의 차이는 작아진다. 그러면, 차광막(2)에 패턴을 형성할 때에 행해지는 불소계 가스에 의한 드라이 에칭에 있어서, 투광성 기판(1)에 접하는 층(고질화층(22) 또는 저질화층(21))과 투광성 기판(1)과의 사이에서 에칭 선택성을 얻기 어려워진다는 문제가 발생하는 경우가 있다.
고질화층(22) 및 저질화층(21)은, 귀가스를 함유해도 된다. 귀가스는, 반응성 스퍼터링으로 박막을 성막할 때에 성막실 내에 존재함으로써 성막 속도를 크게 하여, 생산성을 향상시킬 수 있는 원소이다. 이 귀가스가 플라스마화하여, 타겟에 충돌함으로써 타겟으로부터 타겟 구성 원소가 튀어나와, 도중, 반응성 가스를 도입하면서, 투광성 기판(1) 상에 적층되어 박막이 형성된다. 이 타겟 구성 원소가 타겟으로부터 튀어나와, 투광성 기판에 부착하기까지의 동안에 성막실 중의 귀가스가 조금 도입된다. 이 반응성 스퍼터링에서 필요시 되는 귀가스로서 바람직한 것으로는, 아르곤, 크립톤, 크세논을 들 수 있다. 또, 박막의 응력을 완화하기 위해, 원자량이 작은 헬륨, 네온을 박막에 적극적으로 도입하게 할 수 있다.
고질화층(22)의 질소 함유량은, 50 원자％ 이상인 것이 요구된다. 이와 같은 고질화층(22)은, EB 결함 수정의 종점 검출 시에 있어서의 고질화층(22)의 질소의 검출 강도가 높아, 산화 규소를 주성분으로 하는 투광성 기판과의 사이에서 종점 검출을 하기 쉽다. 고질화층(22)의 질소 함유량은, 52 원자％ 이상이면 바람직하다. 또, 고질화층(22)의 질소 함유량은, 57 원자％ 이하이면 바람직하고, 55 원자％ 이하이면 보다 바람직하다.
저질화층(21)의 질소 함유량은, 50 원자％ 미만인 것이 요구된다. 이것은, 차광막(2)에 요구되는 차광 성능을 보다 얇은 전체 막두께로 확보하기 위함이다. 저질화층(21)의 질소 함유량은, 48 원자％ 이하이면 바람직하고, 45 원자％ 이하이면 보다 바람직하다. 또, 저질화층(21)의 질소 함유량은, 20 원자％ 이상이면 바람직하고, 25 원자％ 이상이면 보다 바람직하다. 한편, EB 결함 수정 시에 있어서의 저질화층(21)과 고질화층(22) 사이의 수정 레이트 차가 너무 커지지 않도록 하는 것을 고려하면, 저질화층(21)의 질소 함유량을 20 원자％ 이상으로 하는 것이 요망된다.
고질화층(22) 및 저질화층(21)은, 동일 구성 원소로 이루어지는 것이 바람직하다. 고질화층(22) 및 저질화층(21) 중 어느 것이 다른 구성 원소를 포함하고, 이들이 접하여 적층되어 있는 상태로 가열 처리 또는 광조사 처리가 행해진 경우나 ArF 노광광의 조사가 행해진 경우, 그 다른 구성 원소가 그 구성 원소를 포함하고 있지 않은 측의 층으로 이동하여 확산할 우려가 있다. 그리고, 고질화층(22) 및 저질화층(21)의 광학 특성이, 성막 당초로부터 크게 바뀌어 버릴 우려가 있다. 또, 특히 그 다른 구성 원소가 반금속 원소인 경우, 고질화층(22) 및 저질화층(21)을 다른 타겟을 이용하여 성막하지 않으면 안 되게 된다.
고질화층(22) 및 저질화층(21)은, 규소 및 질소로 이루어지는 재료로 형성하는 것이 바람직하다. 또, 귀가스는, 박막에 대하여 러더퍼드 후방산란 분광법(RBS)이나 X선 광전자 분광법(XPS)과 같은 조성 분석을 행하여도 검출하는 것이 곤란한 원소이다. 이 때문에, 상기의 규소 및 질소로 이루어지는 재료에는, 귀가스를 함유하는 재료도 포함하고 있다고 간주할 수 있다.
고질화층(22)은, 두께가 10nm 이하인 것이 요구된다. 고질화층(22)의 두께를 10nm 이하로 함으로써, EB 결함 수정의 수정 레이트를 빠르게 할 수 있다. 고질화층(22)의 두께는, 9nm 이하이면 바람직하고, 8nm 이하이면 보다 바람직하다. 한편, 고질화층(22)의 두께는, 2nm 이상인 것이 바람직하고, 3nm 이상이면 보다 바람직하다. 고질화층(22)의 두께가 2nm 미만이면, EB 결함 수정의 종점 검출 시에 있어서의 고질화층(22)의 질소의 검출 강도가 저하할 우려가 있다.
저질화층(21)은, 그 두께가 고질화층(22)의 두께의 2배 이상인 것이 요구된다. 차광막(2)에 요구되는 차광 성능을 보다 얇은 전체 막두께로 확보하려면, 차광 성능이 상대적으로 높은 저질화층(21)의 두께를 차광 성능이 상대적으로 낮은 고질화층(22)의 두께의 2배 이상으로 하는 것이 필요해진다. 한편, 저질화층(21)은, 그 두께가 고질화층(22)의 두께의 10배 이하이면 바람직하고, 8배 이하이면 보다 바람직하며, 5배 이하이면 더욱 바람직하다. 이것은, EB 결함 수정 시에 차광막(2)의 패턴 측벽에 있어서의 저질화층(21)의 파고 듦이 커질 우려가 있기 때문이다.
차광막(2)에 있어서의 고질화층(22)과 저질화층(21)으로 이루어지는 적층 구조의 세트 수는, 3세트(합계 6층) 이상인 것이 요구된다. 그 적층 구조의 세트 수는, 4세트(합계 8층) 이상이면 보다 바람직하다. 또, 차광막(2)에 있어서의 고질화층(22)과 저질화층(21)으로 이루어지는 적층 구조의 세트 수는, 10세트(합계 20층) 이하이면 바람직하고, 9세트(합계 18층) 이하이면 보다 바람직하며, 8세트(합계 16층) 이하이면 더욱 바람직하다. 상기한 바와 같이, EB 결함 수정 시의 종점 검출의 관점에서 고질화층(22)에 요구되는 최저 막두께가 정해져 있어, 적층 구조의 세트 수가 10세트 이상이 되면 차광막(2)의 전체 막두께에 대한 고질화층(22)의 비율이 높아진다. 이 경우, 차광막(2)의 전체 막두께를 얇게 하면서, 원하는 차광 성능을 확보할 수 없게 된다. 차광막(2)에 있어서의 고질화층(22) 및 저질화층(21)의 두께는, 적층 구조에 있어서의 각층에서, 동일 두께로 할 수 있고, 다른 두께로 할 수도 있다.
고질화층(22)은, 저질화층(21)에 비하여 Si-N 결합으로 이루어지는 미결정 구조의 존재 비율이 높아진다. 또, 저질화층(21)은, 고질화층(22)에 비하여 Si의 아몰퍼스 구조의 존재 비율이 높아진다. 이 때문에, 고질화층(22)과 저질화층(21) 사이에서 형성되는 혼합 영역은, 그 혼합 영역을 제외한 고질화층(22)의 영역에 비하여, Si의 아몰퍼스 구조의 존재 비율이 높아진다. 또, 상기의 혼합 영역은, 그 혼합 영역을 제외한 고질화층(22)의 영역에 비하여, Si-N 결합으로 이루어지는 미결정 구조의 존재 비율이 낮아진다. 이와 같은 내부 구조를 갖는 혼합 영역은, 고질화층(22)에 비하여 EB 결함 수정의 수정 레이트가 빨라진다. 또, 혼합 영역의 두께는, 0.1nm 이상, 2nm 이하의 범위 내인 것이 바람직하다.
차광막(2)에 있어서의 고질화층(22)과 저질화층(21)은, 다른 막을 개재하지 않고, 직접 서로 접하여 적층되는 구조인 것이 바람직하다. 고질화층(22)과 저질화층(21) 사이에 혼합 영역을 형성시켜, 차광막(2)의 EB 결함 수정에 대한 수정 레이트를 빠르게 할 수 있다.
차광막(2)에 대한 EB 결함 수정의 관점에서는, 고질화층(22)과 저질화층(21)으로 이루어지는 적층 구조는, 투광성 기판(1)측으로부터 고질화층(22)과 저질화층(21)이 이 순서로 적층되어 있는 것이 바람직하다. 투광성 기판(1)은, 산화 규소를 주성분으로 하는 재료로 형성되어 있다. 질화 규소계 재료로 형성된 차광막(2)에 대하여 EB 결함 수정을 행할 때의 차광막(2)과 투광성 기판(1) 사이에서의 에칭 종점 검출에서는, 에칭의 진행에 수반하는 질소의 검출 강도의 저하로부터 산소의 검출 강도의 상승에의 변화를 관찰하여 판정하게 된다. 이 점을 고려하면, 차광막(2)의 투광성 기판(1)과 접하는 측의 층은, 질소 함유량이 많은 고질화층(22)을 배치한 편이, EB 결함 수정 시의 에칭 종점 검출에는 유리하다.
한편, 질화 규소계 재료의 차광막(2)에 드라이 에칭으로 패턴을 형성할 때, 투광성 기판(1)에 대한 드라이 에칭의 에칭 레이트가 비교적 작은, SF6와 같은 불소계 가스가 이용되는 것이 일반적이다. SF6와 같은 불소계 가스에 의한 드라이 에칭에 대해서는, 질소 함유량이 많은 고질화층(22) 쪽이 투광성 기판(1)과의 사이에서의 에칭 선택성을 높일 수 있다. 차광막(2)에 대한 드라이 에칭의 관점에서는, 고질화층(22)과 저질화층(21)으로 이루어지는 적층 구조는, 투광성 기판(1)측으로부터 고질화층(22)과 저질화층(21)이 이 순서로 적층되어 있는 것이 바람직하다.
고질화층(22)은, ArF 노광광에 대한 굴절률(n)이 2.4 이상(바람직하게는 2.5 이상)이고, 소쇠 계수(k)가 1.0 미만(바람직하게는 0.9 이하, 보다 바람직하게는 0.7 이하, 더욱 바람직하게는 0.4 이하)인 재료로 형성되어 있는 것이 바람직하다. 또, 저질화층(21)은, 굴절률(n)이 2.2 미만(바람직하게는 2.1 이하, 보다 바람직하게는 2.0 이하)이고, 또한 소쇠 계수(k)가 1.2 이상(바람직하게는 1.4 이상, 보다 바람직하게는 1.5 이상)인 재료로 형성되어 있는 것이 바람직하다.
박막의 굴절률(n) 및 소쇠 계수(k)는, 그 박막의 조성만으로 정해지는 것은 아니다. 그 박막의 막 밀도 및 결정 상태 등도, 굴절률(n) 및 소쇠 계수(k)를 좌우하는 요소이다. 이 때문에, 반응성 스퍼터링으로 박막을 성막할 때의 여러 조건을 조정하여, 그 박막이 원하는 굴절률(n) 및 소쇠 계수(k)가 되도록 성막한다. 고질화층(22) 및 저질화층(21)을, 상기의 굴절률(n) 및 소쇠 계수(k)의 범위로 하려면, 반응성 스퍼터링으로 성막할 때에, 귀가스와 반응성 가스의 혼합 가스의 비율을 조정하는 것에만 한정되지 않는다. 반응성 스퍼터링의 성막 조건은, 성막실 내의 압력, 타겟에 인가하는 전력, 타겟과 투광성 기판 사이의 거리 등의 위치 관계 등 다방면에 걸친다. 또, 이들 성막 조건은 성막 장치에 고유의 것이며, 형성되는 박막이 원하는 굴절률(n) 및 소쇠 계수(k)가 되도록 적절히 조정되는 것이다.
고질화층(22) 및 저질화층(21)은, 스퍼터링에 의해 형성되지만, DC 스퍼터링, RF 스퍼터링 및 이온 빔 스퍼터링 등의 어느 스퍼터링도 적용 가능하다. 도전성이 낮은 타겟(규소 타겟, 반금속 원소를 함유하지 않는 또는 반금속 원소의 함유량이 적은 규소 화합물 타겟 등)을 이용하는 경우에 있어서는, RF 스퍼터링이나 이온 빔 스퍼터링을 적용하는 것이 바람직하지만, 성막 레이트를 고려하면, RF 스퍼터링을 적용하는 것이 보다 바람직하다.
마스크 블랭크(100)를 제조하는 방법은, 고질화층 형성 공정과 저질화층 형성 공정을 갖는 것이 바람직하다. 고질화층 형성 공정은, 규소 타겟 또는 규소에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 이루어지는 타겟을 이용하고, 질소계 가스와 귀가스를 포함하는 스퍼터링 가스 중에서의 반응성 스퍼터링에 의해, 투광성 기판 상(1)에 고질화층(22)을 형성한다. 저질화층 형성 공정은, 규소 타겟 또는 규소에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 이루어지는 타겟을 이용하고, 질소계 가스와 귀가스를 포함하는 스퍼터링 가스로서, 고질화층 형성 공정 때보다도 질소계 가스의 혼합 비율이 낮은 스퍼터링 가스 중에서의 반응성 스퍼터링에 의해, 고질화층(22) 상에 저질화층(21)을 형성한다.
또, 이 마스크 블랭크(100)의 제조 방법에 있어서는, 고질화층 형성 공정에서 사용되는 스퍼터링 가스는, 성막이 불안정해지는 경향을 갖는 전이 모드가 되는 질소계 가스의 혼합 비율의 범위보다도 많은 질소계 가스의 혼합 비율, 이른바 포이즌 모드(반응 모드)가 선정되고, 저질화층 형성 공정에서 사용되는 스퍼터링 가스는, 전이 모드가 되는 질소계 가스의 혼합 비율의 범위보다도 적은 질소계 가스의 혼합 비율, 이른바 메탈 모드가 선정되는 것이 바람직하다. 또, 포이즌 모드, 전이 모드 및 메탈 모드에 관한 사항은, 상기 특허문헌 3의 위상 시프트막의 고질화층과 저질화층을 스퍼터링으로 성막하는 경우와 마찬가지이다.
고질화층 형성 공정 및 저질화층 형성 공정에서 이용되는 질소계 가스는, 질소를 함유하는 가스이면 어느 가스도 적용 가능한다. 상기한 바와 같이, 고질화층(22) 및 저질화층(21)은, 산소 함유량을 낮게 억제하는 것이 바람직하기 때문에, 산소를 함유하지 않는 질소계 가스를 적용하는 것이 바람직하고, 질소 가스(N2 가스)를 적용하는 것이 보다 바람직하다. 또, 고질화층 형성 공정 및 저질화층 형성 공정에서 이용되는 귀가스는, 어느 귀가스도 적용 가능하다. 이 귀가스로서 바람직한 것으로는, 아르곤, 크립톤, 크세논을 들 수 있다. 또, 박막의 응력을 완화하기 위해, 원자량이 작은 헬륨, 네온을 박막에 적극적으로 도입하게 할 수 있다.
차광막(2)은, 투광성 기판(1)으로부터 가장 떨어진 위치에, 규소, 질소 및 산소로 이루어지는 재료, 또는 이 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층(23)을 구비하는 것이 바람직하다. 산소를 적극적으로 함유시키지 않고, 또한 질소를 함유시킨 규소계 재료막은, ArF 노광광에 대한 내광성은 높지만, 산소를 적극적으로 함유시킨 규소계 재료막에 비하여 내약성이 낮은 경향이 있다.
차광막(2)의 투광성 기판(1)측과는 반대측의 최상층(23)으로서, 산소를 적극적으로 함유시키지 않고, 또한 질소를 함유시킨 고질화층(22) 또는 저질화층(21)을 배치한 마스크 블랭크(100)의 경우, 그 마스크 블랭크(100)로부터 제작한 전사용 마스크에 대하여 마스크 세정을 행하는 것이나 대기 중에서의 보관을 행하는 것에 의해, 차광막(2)의 표층이 산화해가는 것을 회피하는 것은 어렵다. 차광막(2)의 표층이 산화하면, 박막의 광학 특성이 성막 시의 광학 특성으로부터 크게 바뀌어 버린다. 특히, 차광막(2)의 최상층(23)으로서 저질화층(21)을 설치한 구성의 경우에는, 저질화층(21)이 산화하는 것에 의한 차광 성능의 저하는 커져 버린다. 고질화층(22) 및 저질화층(21)의 적층 구조의 위에, 추가로 규소, 질소 및 산소로 이루어지는 재료, 또는 이 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층(23)을 설치함으로써, 고질화층(22) 및 저질화층(21)의 표면 산화를 억제할 수 있다.
규소, 질소 및 산소로 이루어지는 재료, 또는 이 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층(23)은,층의 두께 방향에서 거의 동일 조성인 구성 외에, 층의 두께 방향에서 조성 경사진 구성(최상층(23)이, 투광성 기판(1)으로부터 멀어져감에 따라 층 중의 산소 함유량이 증가해 가는 조성 경사를 갖는 구성)도 포함된다. 층의 두께 방향에서 거의 동일 조성인 구성의 최상층(23)에 적합한 재료로는, SiO2나 SiON을 들 수 있다. 층의 두께 방향에서 조성 경사진 구성의 최상층(23)으로는, 투광성 기판(1)측이 SiN이고, 투광성 기판(1)으로부터 멀어져감에 따라 산소 함유량이 증가하여 표층이 SiO2 또는 SiON인 구성인 것이 바람직하다.
최상층(23)은, 스퍼터링에 의해 형성되지만, DC 스퍼터링, RF 스퍼터링 및 이온 빔 스퍼터링 등 중 어느 스퍼터링도 적용 가능하다. 도전성이 낮은 타겟(규소 타겟, 반금속 원소를 함유하지 않는 또는 반금속 원소의 함유량이 적은 규소 화합물 타겟 등)을 이용하는 경우에 있어서는, RF 스퍼터링이나 이온 빔 스퍼터링을 적용하는 것이 바람직하지만, 성막 레이트를 고려하면, RF 스퍼터링을 적용하는 것이 보다 바람직하다.
또, 마스크 블랭크(100)의 제조 방법에서는, 규소 타겟 또는 규소에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 이루어지는 타겟을 이용하고, 귀가스를 포함하는 스퍼터링 가스 중에서의 스퍼터링에 의해, 차광막(2)의 투광성 기판(1)으로부터 가장 떨어진 위치에 최상층(23)을 형성하는 최상층 형성 공정을 갖는 것이 바람직하다. 또한, 이 마스크 블랭크(100)의 제조 방법에서는, 규소 타겟을 이용하고, 질소 가스와 귀가스로 이루어지는 스퍼터링 가스 중에서의 반응성 스퍼터링에 의해, 차광막(2)의 투광성 기판(1)으로부터 가장 떨어진 위치에 최상층(23)을 형성하고, 상기 최상층(23)의 적어도 표층을 산화시키는 처리를 행하는 최상층 형성 공정을 갖는 것이 보다 바람직하다. 이 경우에 있어서의 최상층(23)의 표층을 산화시키는 처리로는, 대기 중 등의 산소를 함유하는 기체 중에 있어서의 가열 처리, 대기 중 등의 산소를 함유하는 기체 중에서의 플래시 램프 등의 광조사 처리, 오존이나 산소 플라스마를 최상층(23)에 접촉시키는 처리 등을 들 수 있다.
최상층(23)의 형성에는, 규소 타겟 또는 규소에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 이루어지는 타겟을 이용하고, 질소 가스와 산소 가스와 귀가스를 포함하는 스퍼터링 가스 중에서의 반응성 스퍼터링에 의해 형성하는 최상층 형성 공정을 적용할 수 있다. 이 최상층 형성 공정은, 층의 두께 방향에서 거의 동일 조성인 구성의 최상층(23) 및 조성 경사진 구성의 최상층(23) 중 어느 형성에도 적용할 수 있다. 또, 최상층(23)의 형성에는, 이산화 규소(SiO2) 타겟 또는 이산화 규소(SiO2)에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 이루어지는 타겟을 이용하고, 귀가스를 포함하는 스퍼터링 가스 중에서의 스퍼터링에 의해 형성하는 최상층 형성 공정을 적용할 수 있다. 이 최상층 형성 공정도, 층의 두께 방향에서 거의 동일 조성인 구성의 최상층(23)과 조성 경사진 구성의 최상층(23) 중 어느 형성에도 적용할 수 있다.
마스크 블랭크(100)에 있어서, 차광막(2) 상에 하드 마스크막(3)을 구비하는 것이 바람직하다. 차광막(2)은, 소정의 광학 농도를 확보하는 기능이 필수이기 때문에, 그 두께를 저감하려면 한계가 있다. 하드 마스크막(3)은, 그 바로 아래의 차광막(2)에 패턴을 형성하는 드라이 에칭이 끝날 때까지의 동안에, 에칭 마스크로서 기능할 수 있을 만큼의 막의 두께가 있으면 충분하고, 기본적으로 광학 특성상의 제한을 받지 않는다. 이 때문에, 하드 마스크막(3)의 두께는 차광막(2)의 두께에 비하여 대폭으로 얇게 할 수 있다. 그리고, 유기계 재료의 레지스트막은, 이 하드 마스크막(3)에 패턴을 형성하는 드라이 에칭이 끝날 때까지의 동안에, 에칭 마스크로서 기능할 만큼의 막의 두께가 있으면 충분하므로, 종래보다도 대폭으로 레지스트막의 두께를 얇게 할 수 있다.
하드 마스크막(3)은, 크롬을 함유하는 재료로 형성되는 것이 바람직하다. 이 하드 마스크막(3)을 형성하는 크롬을 함유하는 재료로는, 크롬 금속 외에, 크롬에 산소, 질소, 탄소, 붕소 및 불소로부터 선택되는 1 이상의 원소를 함유하는 재료를 들 수 있다. 하드 마스크막(3)은, 두께가 20nm 이하이면 바람직하고, 15nm 이하이면 보다 바람직하다. 또, 하드 마스크막(3)은, 두께가 2nm 이상이면 바람직하고, 3nm 이상이면 보다 바람직하다.
도 2에, 본 발명의 실시형태인 마스크 블랭크(100)로부터 전사용 마스크(바이너리 마스크)(200)를 제조하는 공정의 단면 모식도를 나타낸다.
본 발명의 전사용 마스크(200)는, 투광성 기판(1) 상에, 전사 패턴을 갖는 차광막(2)(차광 패턴(2a))을 구비한 전사용 마스크로서, 차광막(2)은 ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며, 그 차광막(2)은 고질화층(22)과 저질화층(21)으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조를 포함하고, 고질화층(22) 및 저질화층(21)은, 규소 및 질소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성되며, 고질화층(22)은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이하이며, 저질화층(21)은, 질소의 함유량이 50 원자％ 미만이고, 저질화층(21)의 두께는, 고질화층(22)의 두께의 2배 이상인 것을 특징으로 하는 것이다.
이 전사용 마스크(200)는, 상기의 마스크 블랭크(100)와 마찬가지의 기술적 특징을 갖고 있다. 그러므로, 전사용 마스크(200)에 있어서의 투광성 기판(1), 차광막(2)의 고질화층(22), 저질화층(21) 및 최상층(23)에 관한 사항에 대해서는, 상기의 마스크 블랭크(100)와 마찬가지이다.
또, 본 발명의 전사용 마스크(200)의 제조 방법은, 상기의 마스크 블랭크(100)를 이용하는 것으로서, 드라이 에칭에 의해 하드 마스크막(3)에 전사 패턴을 형성하는 공정과, 전사 패턴을 갖는 하드 마스크막(3)(하드 마스크 패턴(3a))을 마스크로 하는 드라이 에칭에 의해 차광막(2)에 전사 패턴을 형성하는 공정과, 전사 패턴을 갖는 하드 마스크막(3)(하드 마스크 패턴(3a))을 제거하는 공정을 구비하는 것을 특징으로 한다.
이와 같은 전사용 마스크(200)는, ArF 내광성이 높아, ArF 엑시머 레이저의 노광광이 적산 조사된 후의 것이라도, 차광 패턴(2a)의 CD 변화(두꺼워짐)를 작은 범위에 억제할 수 있다. 근래의 DRAM hp32nm 세대에 대응하는 미세 패턴을 갖는 전사용 마스크(200)를 제조하는 경우, 마스크 블랭크(100)의 차광막(2)에 드라이 에칭에 의해 전사 패턴을 형성한 단계에서, 흑결함 부분이 전혀 없다는 케이스는 상당히 적다. 또, 상기의 미세 패턴을 갖는 차광막(2)의 흑결함 부분에 대하여 행하는 결함 수정에는, EB 결함 수정이 적용되는 경우가 많다. 저질화층과 고질화층의 조합의 수를 1세트(2층 구조) 또는 2세트(4층 구조)의 적층 구조로 한 차광막에 비하여, 저질화층과 고질화층의 조합의 수를 3세트(6층 구조) 이상의 적층 구조로 한 차광막 쪽이, 혼합 영역이 형성되는 수가 많아(혼합 영역의 합계 두께가 커서), EB 결함 수정의 수정 레이트가 현저하게 빠르다. 이것에 더하여, 차광막(2)의 고질화층(22)은, EB 결함 수정에 대한 수정 레이트가 느리지만, 고질화층의 두께를 10nm 이하로 함으로써 EB 결함 수정에 필요로 하는 수정 시간이 단축된다. 이 때문에, 차광막(2)의 흑결함 부분에 대하여 EB 결함 수정을 행하였을 때에, 수정 후의 차광막(2)의 패턴 측벽 형상에 발생하는 단차가 충분히 저감되어 있어, 그 수정 후의 전사용 마스크(200)는 높은 전사 정밀도를 갖는다.
이러한 점에서, ArF 엑시머 레이저를 노광광으로 하는 노광 장치의 마스크 스테이지에, 흑결함 부분에 대하여 EB 결함 수정이 행해지고, 추가로 적산 조사가 행해진 후의 전사용 마스크(200)를 세트하여, 반도체 기판 상의 레지스트막에 전사 패턴(2a)을 노광 전사해도, 반도체 기판 상의 레지스트막에 설계 사양을 충분히 만족시키는 정밀도로 패턴을 전사할 수 있다.
이하, 도 2에 나타내는 제조 공정에 따라, 전사용 마스크(200)의 제조 방법의 일례를 설명한다.
우선, 마스크 블랭크(100)에 있어서의 하드 마스크막(3)에 접하여, 레지스트막을 스핀 도포법에 의해 형성했다. 다음으로, 레지스트막에 대하여, 차광막(2)에 형성해야 할 전사 패턴(차광 패턴)을 노광 묘화하고, 추가로, 현상 처리 등의 소정의 처리를 행하여, 전사 패턴을 갖는 레지스트 패턴(4a)을 형성했다(도 2(a)). 계속해서, 레지스트 패턴(4a)을 마스크로 하여, 염소계 가스와 산소 가스의 혼합 가스를 이용한 드라이 에칭을 행하여, 하드 마스크막(3)에 전사 패턴을 형성(하드 마스크 패턴(3a))했다(도 2(b)).
다음으로, 레지스트 패턴(4a)을 제거하고 나서, 하드 마스크 패턴(3a)을 마스크로 하여, 불소계 가스를 이용한 드라이 에칭을 행하여, 차광막(2)에 전사 패턴을 형성(차광 패턴(2a))했다(도 2(c)). 추가로, 염소계 가스와 산소 가스의 혼합 가스를 이용한 드라이 에칭을 행하여 하드 마스크 패턴(3a)을 제거하고, 세정 등의 소정의 처리를 거쳐, 전사용 마스크(바이너리 마스크)(200)를 얻었다(도 2(d)).
상기의 드라이 에칭에서 사용되는 염소계 가스로는, Cl이 포함되어 있으면 특별히 제한은 없다. 예를 들면, 염소계 가스로서, Cl2, SiCl2, CHCl3, CH2Cl2, CCl4, BCl3 등을 들 수 있다. 또, 상기의 드라이 에칭에서 사용되는 불소계 가스로는, F가 포함되어 있으면 특별히 제한은 없다. 예를 들면, 불소계 가스로서, CHF3, CF4, C2F6, C4F8, SF6 등을 들 수 있다. 특히, C를 포함하지 않는 불소계 가스는, 유리 재료의 투광성 기판(1)에 대한 에칭 레이트가 비교적 낮기 때문에, 투광성 기판(1)에의 데미지를 보다 줄일 수 있다.
또한, 본 발명의 반도체 디바이스의 제조 방법은, 상기의 전사용 마스크(200) 또는 상기의 마스크 블랭크(100)를 이용하여 제조된 전사용 마스크(200)를 이용하여, 반도체 기판 상의 레지스트막에 패턴을 노광 전사하는 것을 특징으로 하고 있다. 본 발명의 전사용 마스크(200)나 마스크 블랭크(100)는, 상기한 바와 같은 효과를 갖기 때문에, ArF 엑시머 레이저를 노광광으로 하는 노광 장치의 마스크 스테이지에, 흑결함 부분에 대하여 EB 결함 수정이 행해지고, 추가로 ArF 엑시머 레이저의 노광광이 적산 조사된 후의 본 발명의 전사용 마스크(200)를 세트하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사해도, 반도체 기판 상의 레지스트막에 설계 사양을 충분히 만족시키는 정밀도로 패턴을 전사할 수 있다. 이 때문에, 이 레지스트막의 패턴을 마스크로 하여, 하층 막을 드라이 에칭하여 회로 패턴을 형성한 경우, 정밀도 부족에 기인하는 배선 단락(短絡)이나 단선(斷線)이 없는 고정밀도의 회로 패턴을 형성할 수 있다.
실시예
이하, 실시예에 의해, 본 발명의 실시형태를 더욱 구체적으로 설명한다.
(실시예 1)
[마스크 블랭크의 제조]
주표면의 치수가 약 152mm×약 152mm이고, 두께가 약 6.25mm인 합성 석영 유리로 이루어지는 투광성 기판(1)을 준비했다. 이 투광성 기판(1)은, 단면(端面) 및 주표면이 소정의 표면 거칠기로 연마되고, 그 후, 소정의 세정 처리 및 건조 처리가 실시된 것이었다.
다음으로, 매엽식 RF 스퍼터 장치 내에 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 크립톤(Kr), 헬륨(He) 및 질소(N2)의 혼합 가스(유량비 Kr:He:N2＝1:11:3, 압력＝0.092Pa)를 스퍼터링 가스로 하고, RF 전원의 전력을 2.8kW로 해서, 반응성 스퍼터링(RF 스퍼터링)에 의해, 투광성 기판(1) 상에 규소 및 질소로 이루어지는 고질화층(22)(Si:N＝44 원자％:56 원자％)을 5nm의 두께로 형성했다. 다른 투광성 기판의 주표면에 대하여, 동일 조건으로 고질화층(22)만을 형성하고, 분광 엘립소미터(J.A.Woollam사 제조 M-2000D)를 이용하여 이 고질화층(22)의 광학 특성을 측정한바, 파장 193nm에 있어서의 굴절률(n)이 2.56, 소쇠 계수(k)가 0.36이었다.
또, 이 고질화층(22)을 성막할 때에 이용한 조건은, 그 사용한 매엽식 RF 스퍼터 장치에서 사전에, 스퍼터링 가스에 있어서의 Kr 가스, He 가스 및 N2 가스의 혼합 가스 중의 N2 가스의 유량비와, 성막 속도와의 관계를 검증하여, 포이즌 모드(반응 모드)의 영역에서 안정적으로 성막할 수 있는 유량비 등의 성막 조건을 선정하고 있다. 또, 고질화층(22)의 조성은, X선 광전자 분광법(XPS)에 의한 측정에 의해 얻어진 결과이다. 이하, 다른 막에 관해서도 마찬가지이다.
다음으로, 매엽식 RF 스퍼터 장치 내에, 고질화층(22)이 적층된 투광성 기판(1)을 설치하고, 규소(Si) 타겟을 이용하며, 크립톤(Kr), 헬륨(He) 및 질소(N2)의 혼합 가스(유량비 Kr:He:N2＝1:11:1, 압력＝0.037Pa)를 스퍼터링 가스로 하고, RF 전원의 전력을 2.8kW로 해서, 반응성 스퍼터링(RF 스퍼터링)에 의해, 고질화층(22) 상에 규소 및 질소로 이루어지는 저질화층(21)(Si:N＝62 원자％:38 원자％)을 19nm의 두께로 형성했다. 다른 투광성 기판의 주표면에 대하여, 동일 조건으로 저질화층(21)만을 형성하고, 분광 엘립소미터(J.A.Woollam사 제조 M-2000D)를 이용하여 이 저질화층(21)의 광학 특성을 측정한바, 파장 193nm에 있어서의 굴절률(n)이 1. 64, 소쇠 계수(k)가 1.86이었다.
또, 이 저질화층(21)을 성막할 때에 이용한 조건은, 그 사용한 매엽식 RF 스퍼터 장치에서 사전에, 스퍼터링 가스에 있어서의 Kr 가스, He 가스 및 N2 가스의 혼합 가스 중의 N2 가스의 유량비와, 성막 속도와의 관계를 검증하여, 메탈 모드의 영역에서 안정적으로 성막할 수 있는 유량비 등의 성막 조건을 선정하고 있다.
이상의 순서에 의해, 투광성 기판(1)의 표면에 접하여, 고질화층(22)과 저질화층(21)이 이 순서로 적층된 1세트의 적층 구조를 형성했다. 다음으로, 이 1세트의 적층 구조가 형성된 투광성 기판(1)의 저질화층(21)의 표면에 접하여, 마찬가지의 순서로 고질화층(22)과 저질화층(21)의 적층 구조를 추가로 2세트 형성했다.
다음으로, 고질화층(22)과 저질화층(21)의 적층 구조를 3세트 구비하는 투광성 기판(1)을 매엽식 RF 스퍼터 장치 내에 설치하고, 고질화층(22)을 형성할 때와 동일 성막 조건으로, 투광성 기판(1)측으로부터 가장 먼 저질화층(21)의 표면에 접하여 최상층(23)을 5nm의 두께로 형성했다. 이상의 순서에 의해, 투광성 기판(1) 상에, 고질화층(22)과 저질화층(21)의 적층 구조를 3세트 갖고, 그 위에 최상층(23)을 갖는, 합계 7층 구조의 차광막(2)을 합계 막두께 77nm로 형성했다.
다음으로, 이 차광막(2)이 형성된 투광성 기판(1)에 대하여, 대기 중에 있어서 가열 온도 500℃, 처리 시간 1시간의 조건으로 가열 처리를 행하였다. 가열 처리 후의 차광막(2)의 ArF 엑시머 레이저의 광의 파장(약 193nm)에 있어서의 광학 농도를 측정한바, 2.93이었다.
다른 투광성 기판(1)에 대하여, 마찬가지의 순서로 가열 처리를 행한 후의 차광막(2)을 형성하고, 차광막(2)의 단면을 TEM(Transmission Electron Microscope)으로 관찰한바, 최상층(23)은, 투광성 기판(1)측으로부터 멀어짐에 따라, 산소 함유량이 증가하고 있는 조성 경사를 갖는 구조로 되어 있었다. 또, 고질화층(22)과 저질화층(21)의 계면(5개) 근방에 각각 1nm 전후의 혼합 영역이 있는 것이 확인되었다.
다음으로, 매엽식 DC 스퍼터 장치 내에 가열 처리 후의 차광막(2)이 형성된 투광성 기판(1)을 설치하고, 크롬(Cr) 타겟을 이용하며, 아르곤(Ar) 및 질소(N2) 혼합 가스를 스퍼터링 가스로 하여, 반응성 스퍼터링(DC 스퍼터링)에 의해, 차광막(2)의 표면에 접하여, CrN으로 이루어지는 하드 마스크막(3)(Cr:N＝75 원자％:25 원자％)을 5nm의 두께로 형성했다. 또한, 하드 마스크막(3)을 차광막(2)의 어닐 처리보다도 낮은 온도로 어닐함으로써, 차광막(2)의 막 응력에 영향을 주지 않고 하드 마스크막(3)의 응력이 극력 낮아지도록(바람직하게는 막 응력이 실질 제로로 되도록) 조정했다. 이상의 순서에 의해, 투광성 기판(1) 상에, 7층 구조의 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 1의 마스크 블랭크(100)를 이용하여, 이하의 순서로 실시예 1의 전사용 마스크(바이너리 마스크)(200)를 제작했다.
처음에, 스핀 도포법에 의해, 하드 마스크막(3)의 표면에 접하여, 전자선 묘화용 화학 증폭형 레지스트로 이루어지는 레지스트막을 막두께 80nm로 형성했다. 다음으로, 이 레지스트막에 대하여, 차광막(2)에 형성해야 할 전사 패턴을 전자선 묘화하고, 소정의 현상 처리 및 세정 처리를 행하여, 전사 패턴을 갖는 레지스트 패턴(4a)을 형성했다(도 2(a)). 또, 이때, 전자선 묘화한 전사 패턴에는, 차광막(2)에 흑결함이 형성되도록, 본래 형성되어야 할 전사 패턴 외에 프로그램 결함을 더해 두었다.
다음으로, 레지스트 패턴(4a)을 마스크로 하여, 염소와 산소의 혼합 가스(가스 유량비 Cl2:O2＝4:1)를 이용한 드라이 에칭을 행하여, 하드 마스크막(3)에 전사 패턴(하드 마스크 패턴(3a))을 형성했다(도 2(b)). 다음으로, 레지스트 패턴(4a)을 제거했다. 계속해서, 하드 마스크 패턴(3a)을 마스크로 하여, 불소계 가스(SF6와 He의 혼합 가스)를 이용한 드라이 에칭을 행하여, 차광막(2)에 전사 패턴을 형성(차광 패턴(2a))했다(도 2(c)). 또한, 염소와 산소의 혼합 가스(가스 유량비 Cl2:O2＝4:1)를 이용한 드라이 에칭을 행하여, 하드 마스크 패턴(3a)을 제거하고, 세정 등의 소정의 처리를 거쳐, 전사용 마스크(바이너리 마스크)(200)를 얻었다(도 2(d) 참조).
제조한 실시예 1의 바이너리 마스크인 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치했던 개소의 차광 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, EB 결함 수정의 수정 레이트가 높아, 투광성 기판(1)에 대한 차광 패턴(2a)의 수정 레이트 비가 2.7로 높았다.
또, 상기의 실시예 1과 마찬가지의 순서로 다른 전사용 마스크를 제조하고, 차광 패턴(2a)의 프로그램 결함의 흑결함에 대하여 EB 결함 수정을 행하였다. 그리고, 그 EB 결함 수정을 행한 개소의 차광 패턴(2a)의 측벽을 TEM으로 관찰한바, 저질화층(21)의 과잉 수정에 의한 차광 패턴(2a)의 측벽의 단차는 작아, 바이너리 마스크로서 허용 범위 내였다.
다음으로, 이 EB 결함 수정 후의 실시예 1의 전사용 마스크(200)의 차광 패턴(2a)에 대하여, ArF 엑시머 레이저광을 적산 조사량 20kJ/㎠로 조사하는 처리를 행하였다. 이 조사 처리의 전후에 있어서의 차광 패턴(2a)의 CD 변화량은, 2nm 정도이며, 전사용 마스크(200)로서 사용 가능한 범위의 CD 변화량이었다. EB 결함 수정 및 ArF 엑시머 레이저광의 조사 처리를 행한 후의 실시예 1의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 기판 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상(轉寫像)의 시뮬레이션을 행하였다.
이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비하여 손색이 없는 것이었다. 이 결과로부터, EB 결함 수정 및 ArF 엑시머 레이저의 적산 조사를 행한 후의 실시예 1의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 기판 상의 레지스트막에 노광 전사했다고 하더라도, 최종적으로 반도체 기판 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다.
(실시예 2)
[마스크 블랭크의 제조]
실시예 2의 마스크 블랭크(100)는, 차광막(2)을 변경한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다. 구체적으로는, 실시예 2의 차광막은, 고질화층(22)의 두께를 2.5nm로, 저질화층(21)의 두께를 11.5nm로 하고, 이 고질화층(22)과 저질화층(21)의 적층 구조를 합계 5세트 형성하며, 최상층(23)의 두께를 2.5nm로 했다. 즉, 투광성 기판(1) 상에, 고질화층(22)과 저질화층(21)의 적층 구조를 5세트 갖고, 그 위에 최상층(23)을 갖는, 합계 11층 구조의 차광막(2)을 합계 막두께 72.5nm로 형성했다.
이 실시예 2의 경우에 있어서도, 차광막(2)이 형성된 투광성 기판(1)에 대하여, 대기 중에 있어서 가열 온도 500℃, 처리 시간 1시간의 조건으로 가열 처리를 행하였다. 가열 처리 후의 차광막(2)의 ArF 엑시머 레이저의 광의 파장(약 193nm)에 있어서의 광학 농도를 측정한바, 3.00이었다.
다른 투광성 기판(1)에 대하여, 마찬가지의 순서로 가열 처리를 행한 후의 차광막(2)을 형성하고, 차광막(2)의 단면을 TEM으로 관찰한바, 최상층(23)은, 투광성 기판(1)측으로부터 멀어짐에 따라, 산소 함유량이 증가하고 있는 조성 경사를 갖는 구조로 되어 있었다. 또, 고질화층(22)과 저질화층(21)의 계면(9개) 근방에 각각 1nm 전후의 혼합 영역이 있는 것이 확인되었다.
이상의 순서에 의해, 투광성 기판(1) 상에, 11층 구조의 차광막(2) 및 하드 마스크막(3)이 적층된 구조를 구비하는 실시예 2의 마스크 블랭크(100)를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 실시예 2의 마스크 블랭크(100)를 이용하여, 실시예 1과 마찬가지의 순서로, 실시예 2의 전사용 마스크(200)를 제조했다. 제조한 실시예 2의 바이너리 마스크인 전사용 마스크(200)에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치했던 개소의 차광 패턴(2a)에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, EB 결함 수정의 수정 레이트가 높아, 차광 패턴(2a)과 투광성 기판(1) 사이의 수정 레이트 비가 3.3으로 높았다.
또, 상기의 실시예 2와 마찬가지의 순서로 다른 전사용 마스크를 제조하고, 차광 패턴(2a)의 프로그램 결함의 흑결함에 대하여 EB 결함 수정을 행하였다. 그리고, 그 EB 결함 수정을 행한 개소의 차광 패턴(2a)의 측벽을 TEM으로 관찰한바, 저질화층(21)의 과잉 수정에 의한 차광 패턴(2a)의 측벽의 단차는 작아, 바이너리 마스크로서 허용 범위 내였다.
다음으로, 이 EB 결함 수정 후의 실시예 2의 전사용 마스크(200)의 차광 패턴(2a)에 대하여, ArF 엑시머 레이저광을 적산 조사량 20kJ/㎠로 조사하는 처리를 행하였다. 이 조사 처리의 전후에 있어서의 차광 패턴(2a)의 CD 변화량은, 2nm 정도이며, 전사용 마스크(200)로서 사용 가능한 범위의 CD 변화량이었다. EB 결함 수정 및 ArF 엑시머 레이저광의 조사 처리를 행한 후의 실시예 2의 전사용 마스크(200)에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 기판 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다.
이 시뮬레이션의 노광 전사상을 검증한바, 설계 사양을 충분히 만족하고 있었다. 또, EB 결함 수정을 행한 부분의 전사상은, 그 이외의 영역의 전사상에 비하여 손색이 없는 것이었다. 이 결과로부터, EB 결함 수정 및 ArF 엑시머 레이저의 적산 조사를 행한 후의 실시예 2의 전사용 마스크(200)를 노광 장치의 마스크 스테이지에 세트하고, 반도체 기판 상의 레지스트막에 노광 전사했다고 하더라도, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴은 고정밀도로 형성할 수 있다고 할 수 있다.
(비교예 1)
[마스크 블랭크의 제조]
비교예 1의 마스크 블랭크는, 차광막을 변경한 것 이외에는, 실시예 1의 마스크 블랭크(100)와 마찬가지의 순서로 제조되었다. 구체적으로는, 비교예 1의 차광막은, 투광성 기판의 표면에 접하여, 실시예 1과 동일 순서로 고질화층을 12nm의 두께로 형성하고, 그 고질화층의 표면에 접하여 저질화층을 54nm의 두께로 형성하고, 추가로 최상층을 13nm의 두께로 형성하여, 합계 막두께를 79nm의 3층 구조로 했다.
이 비교예 1의 경우에 있어서도, 차광막이 형성된 투광성 기판에 대하여, 대기 중에 있어서 가열 온도 500℃, 처리 시간 1시간의 조건으로 가열 처리를 행하였다. 가열 처리 후의 차광막의 ArF 엑시머 레이저의 광의 파장(약 193nm)에 있어서의 광학 농도를 측정한바, 2.96이었다.
다른 투광성 기판에 대하여, 마찬가지의 순서로 가열 처리를 행한 후의 차광막을 형성하고, 차광막의 단면을 TEM으로 관찰한바, 최상층은, 투광성 기판측으로부터 멀어짐에 따라, 산소 함유량이 증가하고 있는 조성 경사를 갖는 구조로 되어 있었다. 또, 저질화층과 고질화층의 계면 근방에 1nm 전후의 혼합 영역이 있는 것이 확인되었다. 이상의 순서에 의해, 투광성 기판 상에, 3층 구조의 차광막 및 하드 마스크막이 적층된 구조를 구비하는 비교예 1의 마스크 블랭크를 제조했다.
[전사용 마스크의 제조]
다음으로, 이 비교예 1의 마스크 블랭크를 이용하여, 실시예 1과 마찬가지의 순서로, 비교예 1의 전사용 마스크를 제조했다. 제조한 비교예 1의 바이너리 마스크인 전사용 마스크에 대하여 마스크 검사 장치에 의해 마스크 패턴의 검사를 행한바, 프로그램 결함을 배치했던 개소의 차광 패턴에 흑결함의 존재가 확인되었다. 그 흑결함 부분에 대하여 EB 결함 수정을 행한바, EB 결함 수정의 수정 레이트가 낮아, 차광 패턴과 투광성 기판 사이의 수정 레이트 비가 2.0로 낮았다.
또, 상기의 비교예 1과 마찬가지의 순서로 다른 전사용 마스크를 제조하고, 차광 패턴의 프로그램 결함의 흑결함에 대하여 EB 결함 수정을 행하였다. 그리고, 그 EB 결함 수정을 행한 개소의 차광 패턴의 측벽을 TEM으로 관찰한바, 저질화층의 과잉 수정에 의한 차광 패턴의 측벽의 단차가 커서, 바이너리 마스크의 허용 범위 내를 넘고 있었다.
다음으로, 이 EB 결함 수정 후의 비교예 1의 전사용 마스크의 차광 패턴에 대하여, ArF 엑시머 레이저광을 적산 조사량 20kJ/㎠로 조사하는 처리를 행하였다. 이 조사 처리의 전후에 있어서의 차광 패턴의 CD 변화량은, 2nm 정도이며, 전사용 마스크로서 사용 가능한 범위의 CD 변화량이었다. EB 결함 수정 및 ArF 엑시머 레이저광의 조사 처리를 행한 후의 비교예 1의 전사용 마스크에 대하여, AIMS193(Carl Zeiss사 제조)을 이용하여, 파장 193nm의 노광광으로 반도체 기판 상의 레지스트막에 노광 전사했을 때에 있어서의 전사상의 시뮬레이션을 행하였다.
이 시뮬레이션의 노광 전사상을 검증한바, EB 결함 수정을 행한 부분 이외에서는, 대체로 설계 사양을 충분히 만족하고 있었다. 그러나, EB 결함 수정을 행한 부분의 전사상은, 차광 패턴의 측벽의 단차에 기인하는 전사 불량이 발생하는 레벨의 것이었다. 이 결과로부터, EB 결함 수정을 행한 후의 비교예 1의 전사용 마스크를 노광 장치의 마스크 스테이지에 세트하고, 반도체 기판 상의 레지스트막에 노광 전사한 경우, 최종적으로 반도체 디바이스 상에 형성되는 회로 패턴에는, 회로 패턴의 단선이나 단락이 발생하는 것이 예상된다.
또, 실시예 1과 마찬가지의 순서로, 고질화층과 저질화층의 조합을 2세트 설치한 구조(4층 구조)의 차광막을, 고질화층의 합계 막두께와 저질화층의 합계 막두께가 모두 2층 구조 및 6층 구조의 차광막과 거의 동일해지도록 조정하여 투광성 기판의 위에 형성하고, 그 차광막에 대하여 EB 결함 수정을 행하여, EB 결함 수정의 수정 레이트를 측정했다. 그 결과, 이 4층 구조의 차광막과 2층 구조의 차광막 사이에서의 EB 결함 수정의 수정 레이트의 차이는 상당히 작아, 6층 구조의 차광막과 4층 구조의 차광막 사이에서의 EB 결함 수정의 수정 레이트와 같은 현저한 차이로는 되지 않는 것을 확인했다.
1: 투광성 기판 2: 차광막
21: 저질화층 22: 고질화층
23: 최상층 2a: 차광 패턴
3: 하드 마스크막 3a: 하드 마스크 패턴
4a: 레지스트 패턴 100: 마스크 블랭크
200: 전사용 마스크

Claims (14)

  1. 투광성 기판 상에, 차광막을 구비한 마스크 블랭크로서,
    상기 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며,
    상기 차광막은, 고질화층과 저질화층으로 이루어지는 1세트(組)의 적층 구조를 3세트 이상 갖는 구조를 포함하고,
    상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료, 또는 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소와 규소와 질소로 이루어지는 재료로 형성되며,
    상기 고질화층은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이하이며,
    상기 저질화층은, 질소의 함유량이 50 원자％ 미만이고,
    상기 저질화층의 두께는, 상기 고질화층의 두께의 2배 이상인 것을 특징으로 하는 마스크 블랭크.
  2. 제 1 항에 있어서,
    상기 고질화층 및 저질화층은, 동일 구성 원소로 이루어지는 것을 특징으로 하는 마스크 블랭크.
  3. 제 1 항에 있어서,
    상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료로 형성되어 있는 것을 특징으로 하는 마스크 블랭크.
  4. 제 1 항에 있어서,
    상기 적층 구조는, 투광성 기판측으로부터 고질화층과 저질화층이 이 순서로 적층되어 있는 것을 특징으로 하는 마스크 블랭크.
  5. 제 1 항에 있어서,
    상기 차광막은, 상기 투광성 기판으로부터 가장 떨어진 위치에, 규소, 질소 및 산소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층을 구비하는 것을 특징으로 하는 마스크 블랭크.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 차광막 상에, 하드 마스크막을 구비하는 것을 특징으로 하는 마스크 블랭크.
  7. 투광성 기판 상에, 전사 패턴을 갖는 차광막을 구비한 전사용 마스크로서,
    상기 차광막은, ArF 엑시머 레이저의 노광광에 대한 광학 농도가 2.5 이상이며,
    상기 차광막은, 고질화층과 저질화층으로 이루어지는 1세트의 적층 구조를 3세트 이상 갖는 구조를 포함하고,
    상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료, 또는 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소와 규소와 질소로 이루어지는 재료로 형성되며,
    상기 고질화층은, 질소의 함유량이 50 원자％ 이상이고, 두께가 10nm 이하이며,
    상기 저질화층은, 질소의 함유량이 50 원자％ 미만이고,
    상기 저질화층의 두께는, 상기 고질화층의 두께의 2배 이상인 것을 특징으로 하는 전사용 마스크.
  8. 제 7 항에 있어서,
    상기 고질화층 및 저질화층은, 동일 구성 원소로 이루어지는 것을 특징으로 하는 전사용 마스크.
  9. 제 7 항에 있어서,
    상기 고질화층 및 저질화층은, 규소 및 질소로 이루어지는 재료로 형성되어 있는 것을 특징으로 하는 전사용 마스크.
  10. 제 7 항에 있어서,
    상기 적층 구조는, 투광성 기판측으로부터 고질화층과 저질화층이 이 순서로 적층되어 있는 것을 특징으로 하는 전사용 마스크.
  11. 제 7 항에 있어서,
    상기 차광막은, 상기 투광성 기판으로부터 가장 떨어진 위치에, 규소, 질소 및 산소로 이루어지는 재료, 또는 상기 재료에 반금속 원소 및 비금속 원소로부터 선택되는 1 이상의 원소를 함유하는 재료로 형성된 최상층을 구비하는 것을 특징으로 하는 전사용 마스크.
  12. 제 6 항에 기재한 마스크 블랭크를 이용한 전사용 마스크의 제조 방법으로서,
    드라이 에칭에 의해 상기 하드 마스크막에 전사 패턴을 형성하는 공정과,
    상기 전사 패턴을 갖는 하드 마스크막을 마스크로 하는 드라이 에칭에 의해 상기 차광막에 전사 패턴을 형성하는 공정과,
    상기 하드 마스크막을 제거하는 공정을 구비하는 것을 특징으로 하는 전사용 마스크의 제조 방법.
  13. 제 7 항 내지 제 11 항 중 어느 한 항에 기재한 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  14. 제 12 항에 기재한 전사용 마스크의 제조 방법에 의해 제조된 전사용 마스크를 이용하여, 반도체 기판 상의 레지스트막에 전사 패턴을 노광 전사하는 공정을 구비하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020197002911A 2016-07-25 2017-06-22 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법 KR102366782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016145298 2016-07-25
JPJP-P-2016-145298 2016-07-25
PCT/JP2017/022984 WO2018020913A1 (ja) 2016-07-25 2017-06-22 マスクブランク、転写用マスク、転写用マスクの製造方法及び半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
KR20190033546A KR20190033546A (ko) 2019-03-29
KR102366782B1 true KR102366782B1 (ko) 2022-02-23

Family

ID=61015783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197002911A KR102366782B1 (ko) 2016-07-25 2017-06-22 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법

Country Status (6)

Country Link
US (1) US10712655B2 (ko)
JP (1) JP6567604B2 (ko)
KR (1) KR102366782B1 (ko)
SG (1) SG11201811413QA (ko)
TW (1) TWI712850B (ko)
WO (1) WO2018020913A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725371B1 (ko) * 2006-01-13 2007-06-07 삼성전자주식회사 다층의 차광 패턴을 포함하는 포토마스크와 그 제조방법 및블랭크 포토마스크
JP2009122566A (ja) 2007-11-19 2009-06-04 Dainippon Printing Co Ltd 低反射型フォトマスクブランクスおよびフォトマスク
JP2014137388A (ja) 2013-01-15 2014-07-28 Hoya Corp マスクブランク、位相シフトマスクおよびこれらの製造方法
KR101506888B1 (ko) * 2013-10-02 2015-03-30 주식회사 에스앤에스텍 블랭크 마스크 및 포토마스크
JP2017161889A (ja) 2016-03-02 2017-09-14 信越化学工業株式会社 フォトマスクブランク、及びフォトマスクの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286103B2 (ja) 1995-02-15 2002-05-27 株式会社東芝 露光用マスクの製造方法及び製造装置
KR100504549B1 (ko) * 2000-12-19 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6753538B2 (en) 2001-07-27 2004-06-22 Fei Company Electron beam processing
JP4707922B2 (ja) * 2002-04-26 2011-06-22 Ｈｏｙａ株式会社 ハーフトーン型位相シフトマスクブランク及びハーフトーン型位相シフトマスク
US7011910B2 (en) 2002-04-26 2006-03-14 Hoya Corporation Halftone-type phase-shift mask blank, and halftone-type phase-shift mask
WO2004005216A1 (ja) * 2002-07-09 2004-01-15 Kenichiro Miyahara 薄膜形成用基板、薄膜基板、光導波路、発光素子、及び発光素子搭載用基板
JP4883278B2 (ja) * 2006-03-10 2012-02-22 信越化学工業株式会社 フォトマスクブランク及びフォトマスクの製造方法
JP2010217514A (ja) 2009-03-17 2010-09-30 Toppan Printing Co Ltd フォトマスクの製造方法
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
JP5714266B2 (ja) * 2009-08-25 2015-05-07 Hoya株式会社 マスクブランク、転写用マスクおよびこれらの製造方法
JP2011150202A (ja) * 2010-01-22 2011-08-04 Seiko Epson Corp 多階調露光マスク
CN104903792B (zh) * 2013-01-15 2019-11-01 Hoya株式会社 掩膜板坯料、相移掩膜板及其制造方法
JP6408790B2 (ja) 2013-05-31 2018-10-17 Hoya株式会社 反射型マスクブランク、反射型マスク及びその製造方法、並びに半導体装置の製造方法
KR101887323B1 (ko) * 2014-03-18 2018-08-09 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크 및 반도체 디바이스의 제조 방법
JP6153894B2 (ja) 2014-07-11 2017-06-28 Hoya株式会社 マスクブランク、位相シフトマスク、位相シフトマスクの製造方法及び半導体デバイスの製造方法
JP6313678B2 (ja) * 2014-07-14 2018-04-18 Hoya株式会社 マスクブランクの製造方法、位相シフトマスクの製造方法および半導体デバイスの製造方法
JP6104852B2 (ja) * 2014-07-14 2017-03-29 Hoya株式会社 マスクブランクの製造方法、位相シフトマスクの製造方法および半導体デバイスの製造方法
JP2016035559A (ja) * 2014-08-04 2016-03-17 信越化学工業株式会社 ハーフトーン位相シフト型フォトマスクブランク及びその製造方法
WO2016158649A1 (ja) * 2015-03-27 2016-10-06 Hoya株式会社 マスクブランク、位相シフトマスク及び位相シフトマスクの製造方法、並びに半導体装置の製造方法
JP6341129B2 (ja) * 2015-03-31 2018-06-13 信越化学工業株式会社 ハーフトーン位相シフトマスクブランク及びハーフトーン位相シフトマスク
JP6558326B2 (ja) * 2016-08-23 2019-08-14 信越化学工業株式会社 ハーフトーン位相シフトマスクブランクの製造方法、ハーフトーン位相シフトマスクブランク、ハーフトーン位相シフトマスク及びフォトマスクブランク用薄膜形成装置
KR102431557B1 (ko) * 2016-09-26 2022-08-11 호야 가부시키가이샤 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
JP6733464B2 (ja) * 2016-09-28 2020-07-29 信越化学工業株式会社 ハーフトーン位相シフトマスクブランク及びハーフトーン位相シフトマスク

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725371B1 (ko) * 2006-01-13 2007-06-07 삼성전자주식회사 다층의 차광 패턴을 포함하는 포토마스크와 그 제조방법 및블랭크 포토마스크
JP2009122566A (ja) 2007-11-19 2009-06-04 Dainippon Printing Co Ltd 低反射型フォトマスクブランクスおよびフォトマスク
JP2014137388A (ja) 2013-01-15 2014-07-28 Hoya Corp マスクブランク、位相シフトマスクおよびこれらの製造方法
KR101506888B1 (ko) * 2013-10-02 2015-03-30 주식회사 에스앤에스텍 블랭크 마스크 및 포토마스크
JP2017161889A (ja) 2016-03-02 2017-09-14 信越化学工業株式会社 フォトマスクブランク、及びフォトマスクの製造方法

Also Published As

Publication number Publication date
SG11201811413QA (en) 2019-02-27
TW201805717A (zh) 2018-02-16
TWI712850B (zh) 2020-12-11
JP6567604B2 (ja) 2019-08-28
US10712655B2 (en) 2020-07-14
US20190317394A1 (en) 2019-10-17
WO2018020913A1 (ja) 2018-02-01
KR20190033546A (ko) 2019-03-29
JP2018022138A (ja) 2018-02-08

Similar Documents

Publication Publication Date Title
JP6599281B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
TWI684822B (zh) 空白遮罩、相位移轉遮罩及半導體元件之製造方法
KR102416957B1 (ko) 마스크 블랭크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
JP6153894B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法及び半導体デバイスの製造方法
TWI760353B (zh) 光罩基底、相位偏移光罩、相位偏移光罩之製造方法及半導體裝置之製造方法
KR102431557B1 (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
KR102625449B1 (ko) 마스크 블랭크, 마스크 블랭크의 제조 방법, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
KR20120044342A (ko) 마스크 블랭크 및 전사용 마스크와 전사용 마스크의 제조 방법
JP6321265B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法及び半導体デバイスの製造方法
WO2018100958A1 (ja) マスクブランク、転写用マスク、転写用マスクの製造方法及び半導体デバイスの製造方法
JP6430155B2 (ja) マスクブランク、位相シフトマスク、位相シフトマスクの製造方法および半導体デバイスの製造方法
KR102389121B1 (ko) 마스크 블랭크, 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
WO2019188397A1 (ja) マスクブランク、位相シフトマスク及び半導体デバイスの製造方法
TWI791688B (zh) 光罩基底、相移光罩及半導體裝置之製造方法
JP6505891B2 (ja) マスクブランク、位相シフトマスクおよびこれらの製造方法
KR102366782B1 (ko) 마스크 블랭크, 전사용 마스크, 전사용 마스크의 제조 방법 및 반도체 디바이스의 제조 방법
JP2018132686A (ja) マスクブランク、転写用マスク、転写用マスクの製造方法および半導体デバイスの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right